

# AVR054 : 内蔵RC発振器の走行時校正

## 要点

- UART経由での内蔵RC発振器の校正
- 単一同期バイトでの目的周波数の $\pm 2\%$ 以内への同期/校正
- 代替としての2重同期バイトでの目的周波数の $\pm 1\%$ 以内への走行時同期/校正
- 調整可能なRC発振器付きの全てのAVRに対する支援
- 正しい同期/校正に必要なとされる50%デューティサイクル
- 低費用クロック元での動作条件変化に強いUART通信が可能

## 1. 序説

この応用記述はUART経由で内蔵RC発振器を校正する方法を記述します。使用される方法では毎回のメッセージフレームの開始で従節点(ノード)が主節点に同期化されます。これは例えば内蔵RC発振器のような安価なクロック元で走行している時でも、指定された限度内のホーレートで他の節点と通信することを従節点に許します。

既存AVRマイクロコントローラの大多数は内蔵RC発振器で走行する能力を提供します。内蔵RC発振器周波数は殆どのAVRでデバイスに対するデータシートで指定された周波数の $\pm 1\%$ 以内へ走行時に校正することができます。この特徴は同期目的に理想的で、外部発振器に比べて重要な費用節約を提供します。

この実装が内蔵RC発振器の周波数を変えるのに同期信号を使用し、更にUART部のホーレートを調整することに注意してください。この場合に於ける用語の「同期」と「校正」は本質的に同じことを意味し、同義で使用されます。語句の選択は単に目的に対する関連にすぎません。

## 2. 動作の理屈 – 内蔵RC発振器

製品に於ける内蔵RC発振器は5Vまたは3.3Vのどちらかで校正されます。校正中に使用される動作電圧についての情報に関しては個別デバイスのデータシートを参照してください。工場校正の精度は $\pm 3\%$ または $\pm 10\%$ 以内です(データシートを参照してください)。精度に対する設計の要求がATMELによる工場での標準校正によって提供され得るものを越える場合、RC発振器の第2校正を実行することが可能です。これを行うことにより、5.0版の内蔵RC発振器に対して $\pm 1\%$ 以内の周波数精度を得ることが可能です。従って第2校正は発振器の精度改善または周波数の仕立て上げを実行することができます。

### 2.1. クロック選択

AVRのヒューズ設定は使用されるシステムクロック元を制御します。内蔵RC発振器を使用するには対応するヒューズ設定が選択されなければなりません。ヒューズの概要はデータシートで利用可能です。

### 2.2. 基準周波数

後続項はAVRマイクロコントローラで利用可能な内蔵RC発振器の概要を提供します。

いくつかのAVRは1つのRC発振器を持ち、一方他はそれらから選ぶための4つまでの異なるRC発振器を持ちます。周波数は1MHz~9.6MHzの範囲です。十分な精度の内蔵RC発振器にするためにAVRのI/O領域内に発振校正(OSCCAL)レジスタが存在します。OSCCALレジスタは1バイト幅です。このレジスタの目的は発振器周波数の調整を可能にすることです。この調整はRC発振器を校正する時に利用可能です。

ATMELがデバイスを校正するとき、校正バイトがデバイスの識票列に格納されます。RC発振器周波数が工程に依存するため、この校正バイトはデバイス毎に変わり得ます。デバイスが複数の発振器を持つ場合、RC発振器の各々に対する校正バイトが識票列に格納されます。

既定のRC発振器校正バイトは殆どのデバイスに於いて始動で自動的に識票列から取得されてOSCCALレジスタ内に複写されます。例えば、ATmega8の既定クロック設定は1MHz内蔵RC発振器で、このデバイスについては1MHz RC発振器に対応する校正バイトが始動で自動的に設定されます。ヒューズが変えられ、その結果として既定設定の代わりに4MHz発振器が使用される場合、校正バイトは手動でOSCCALレジスタに設定されなければなりません。識票列から4MHz校正バイトを読み、従ってそれをフラッシュメモリまたはEEPROMの位置へ格納するのに書き込みツールを使用することができます。主プログラムは走行時にこの位置を読んでOSCCAL内に複写します。

(訳注) 本書での表記「UART」は非同期直列通信を指し、当然USART部にも適用されます。



8ビット AVR<sup>®</sup>  
マイクロコントローラ

## 応用記述

本書は一般の方々の便宜のため有志により作成されたもので、ATMEL社とは無関係であることを御承知ください。しおりのはじめにでの内容にご注意ください。

Rev. 2563C-04/08, 2563CJ3-12/13

## 2.3. RC発振器概要

発振器の基準周波数は分周されていない発振器周波数として定義されます。

経歴を通してAVRマイクロコントローラで様々なRC発振器が利用可能です。RC発振器の概要とデバイス例が表1-1で見えます。このデバイス一覧は発振器形式によって分類され、そしてこれは発売時期によるそれらの分類とも大体等価です。調整可能な発振器付きのデバイスだけがこの表で一覧にされます。支援されるデバイスの完全な一覧についてはソースコード内の“device\_specific.h”ヘッダファイルを参照してください。

表2-1. 発振器周波数とデバイス例付き各種内蔵RC発振器の特徴 (発振器版による分類)

発振器版番号	代表デバイス	RC発振器周波数 (MHz)	CKDIV8	CLKPR
1.1	ATtiny12	1.2	×	×
1.2	ATtiny15	1.6	×	×
2.0	ATmega163	1.0	×	×
3.0	ATmega8	1.0, 2.0, 4.0, 8.0	×	×
3.1	ATmega64	1.0, 2.0, 4.0, 8.0	×	XDIV (注1)
4.0	ATmega169 (注2)	8.0	○	○
4.1	ATtiny13	4.8, 9.6	○	○
4.2	ATtiny2313	4.0, 8.0	○	○
5.0	ATmega169P	8.0	○	○

注1: 前置分周レジスタはこれらのデバイスでXDIVと名付けられています(訳補:分周係数もCLKPRと異なります)。

注2: ATmega169改訂A~E、ATmega169Pは5.0版発振器を使用します。

### 2.3.1. 1.x版発振器

この版は校正することができるAVR用の最初の内蔵RC発振器です。これは1.2MHzから1.6MHzに渡る周波数で提供されます。校正バイトは識票列に格納されていますが、始動で自動的に設定されません。OSCCALレジスタの設定は走行時にファームウェアによって処理されなければなりません。この版に於ける発振器周波数は動作電圧と温度に大きく依存します。

### 2.3.2. 2.x版発振器

この版は1.0MHzの周波数で提供されます。発振器周波数と動作電圧、温度間の依存性は1.x版と比べてかなり低減されています。

### 2.3.3. 3.x版発振器

発振器システムは多数の発振器周波数を提供するために拡張されています。1,2,4,8MHzの周波数を持つ4つの異なるRC発振器がデバイスに存在します。この版は識票列から1MHzの校正バイトを自動的に設定するのが特徴です。4つの異なるRC発振器が存在する事実のため、識票列に4つの異なる校正バイトが格納されています。既定の1MHz以外の周波数が望まれる場合、OSCCALレジスタは走行時に対応する校正バイトを設定されるべきです。

### 2.3.4. 4.x版発振器

8MHzの単一周波数が4.0版で提供されます。後期の4.x版についてはATtiny2313に対して4MHzと8MHz、ATtiny13に対して4.8MHzと9.6MHzの2つの周波数が提供されます。OSCCALレジスタは変更され、その結果として選択した発振器に対する周波数調整に7ビットだけが使用されます。MSBは使用されません。既定校正值の自動設定が存在し、CLKPRはCKDIV8ヒューズに従って自動的に設定されます。


### 2.3.5. 5.x版発振器

8MHzの単一周波数が5.0版で提供されます。OSCCALレジスタ内の全8ビットが発振器周波数調整に使用されます。既定校正值の自動設定とシステムクロック前置分周器が存在します。OSCCALレジスタは2つの部分に分割されています。OSCCALのMSBは2つの重なっている周波数範囲の1つを選び、一方下位側7ビットはこの範囲内で周波数を調整するのに使用されます。

## 2.4. 発振器特性

内蔵RC発振器の周波数は温度と動作電圧に依存します。この依存性の例は図1-1.で見られ、そしてこれはATmega169(改訂A~E)の8MHz RC発振器の周波数を示します。この図から見られるように、周波数は温度上昇で増加し、動作電圧上昇で僅かに減少します。これらの特性はデバイス毎に変わるでしょう。特定デバイスの詳細についてはそのデータシートを参照してください。

図1-1. 温度と動作電圧による影響と発振器周波数 (ATmega169(改訂A~E)8MHz内蔵RC発振器周波数 対 動作電圧)



調整可能な発振器付きの全デバイスは発振器周波数を調整するためのOSCCALレジスタを持ちます。OSCCALの値増加は周波数に於いて“擬似単調”増加に帰着します。これを擬似単調と呼ぶ理由はOSCCAL値の或る単一増加に関して、周波数が増加しない、または僅かに減少するからです。けれども、次の単一増加は常に再び周波数を増加します。換言すると、OSCCALレジスタを1増加することは周波数を増加しないかもしれませんが、OSCCAL値を2増加することは常に周波数を増加します。この情報は与えられた周波数に合致する最良の校正値を見つける時に大いに関係します。OSCCAL値と発振器周波数間に関連する擬似単調の例は図1-2.で見られ、そしてこれはATmega169の8MHz RC発振器です。ATmega169でOSCCALレジスタが発振器の調整に7ビットだけを使用するので(ATmega169Pでは8ビット)、最高周波数はOSCCAL=127に対応します。図1-3.で示されるようにOSCCALのMSBが2つの周波数範囲の1つを選択するため、5.x版発振器はこの記述と少し違います。周波数範囲の各々の内(MSB一定)で、5.x版発振器は他の版の発振器と同じ擬似単調特性を示します。

図1-2. OSCCAL値の関数としてのATmega169校正付きRC発振器周波数 (8MHz内蔵RC発振器周波数 対 OSCCAL値)





図1-3. ATmega169P校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



全ての調整可能な発振器について、データシートで指定された基準周波数を10%よりもっと外れる発振器の調整は推奨されないことに注意することが重要です。この理由はデバイスの内部タイミングがRC発振器周波数依存だからです。

RC発振器の基本特性を知れば、何れかの動作電圧と何れかの温度に於いて±1%の精度で基準周波数の10%以内で与えられた周波数にRC発振器を校正する効率的な校正ルーチンを作ることが可能です。

## 2.5. 周波数安定時間

新しいOSCCAL値が設定されてしまうと、新しい周波数で安定させるために内蔵RC発振器に対して幾らかの時間がかかり得ます。この安定時間はRC発振器の各版で変わります。通常、発振器はOSCCALでの大きな変更よりも小さな変更に対してより早く安定します。この安定時間は5μsよりも長いことは決してありません。校正に関してどんな周波数測定をするのにも先立って、発振器を新しい周波数で安定させて置いてください。

## 3. UART同期法

信頼に足る通信は内蔵RC発振器のような安価なクロック元を使用する時でも可能です。このようなクロック元の固有の不正確さと環境依存特性のため、同期手段内に同期判定が含まれなければなりません。

1つの主節点(ノード)と多数の従節点から成る網(ネットワーク)では主節点にバス上の全ての通信を制御する責任があります。バス上にメッセージ フレームを送ることによって通信が発生します。フレーム ヘッダで始まる毎回のメッセージ フレームは主節点によって開始されます。ヘッダはBREAKとSYNCHの様式で始まり、バス上でのどの通信にも先立って主装置に同期することを従装置で可能にします。BREAK/SYNCH様式は以下から成ります。

- BREAK (中断) 信号：最低13ビット時間の優性(Low)値。図3-1をご覧ください。
- BREAK DELIMITER (中断分離子)：最低1ビット時間の劣性(High)値。図3-1をご覧ください。
- SYNCH (同期) バイト：\$55が送信されます。開始と停止のビットを含み、これは0101010101のビット様式送信の結果になります。図3-2をご覧ください(送出ビット順がLSB先行であることを注意してください)。

図3-1. BREAK信号





図3-2. SYNCHバイト



SYNCHバイト後、識別子が送信されます。識別子はバス上のデータ送信をどの従節点が支援されるのかと、何の情報に従節点に要求されるのかを唯一的に定義します。

以降ではSYNCH中の2つの下降端間の信号が同期周期と呼ばれます。この用語の使用で、SYNCHバイトは5つの同期周期から成ります。



## 4. 2分検索と近傍検索

3つの異なる校正/同期法がこの応用記述に記述されています。3つ全てに共通するのはOSCCAL値が計算される方法です。

### 4.1. 検索法

2分検索は指定された精度制限内で内蔵RC発振器に望む周波数を生成させるOSCCAL値を計算するのに使用されます。

#### 4.1.1. 2分検索

2分検索は以下の方法で動きます。

1. 検索範囲の中央のOSCCAL値で始めて下さい。
2. 段階量を検索範囲の1/4に設定してください。
3. 現在の周波数が高すぎるかまたは低すぎるかを判定してください。
4. 現在の周波数が高すぎるならばOSCCALから段階量を引き、低すぎるならばOSCCALに段階量を足してください。周波数が精度制限内なら、OSCCALを変更しないでください。
5. 段階量を2で割ってください。
6. 段階量が0なら、検査は完了です。検索を中止するか、または(後で記述される)近傍検索へ飛んでください。
7. 手順3.へ飛んでください。

この検索法は厳密に単調な関連を持つデータを検索する時(最悪実行時間になる時)に最適です。既知のように、OSCCALと結果の発振器周波数間の関連は完全な単調ではありません。けれども、それは最適なOSCCAL値の近隣の値を探すための最も効率的な方法である2分検索に対して十分な近さです。この位置から最適値を探すのは容易です。

#### 4.1.2. 近傍検索

これを行うには近接値が調べられなければなりません。クロック周波数に於ける増加は2以上の値によるOSCCAL増加時に保証されるため、段階量が1の時の最終繰り返しでだけ問題が予測されます。この場合では増加されたOSCCAL値がクロック周波数での減少の結果、またその逆も同様になるかもしれません。同じ方向でのもう1つ(都合2)は望む方向での周波数変更を保証します。けれどもこの段階が計数器に対する充分大きな最終段階の影響を与えるかもしれません。従って、最適なOSCCAL値を得ることを確実にするため、もう1つの段階までも行われるべきです。そしてそれらの繰り返しの各々のタイマ/カウンタ0値が保存され、望むクロック周期数と比較されます。望む周波数に最も近いクロック周波数を生じるOSCCAL値が使用されます。これは近傍検索として参照されます。

#### 4.1.3. SYNCH信号での2分検索の使用

SYNCHパルスは5つの同期周期から成ります。完全な同期周期を測定して新しいOSCCAL値を計算し、そしてそれを再び試行する場合、2回だけの2分検索繰り返しが可能です。測定後に計算が実行されなければならず、新しいOSCCAL値は設定されなければならず、そして発振器は新しい周波数での安定を許されなければなりません。

その代わりとして、現在の発振器周波数を計算するのに、RXD線がLowの時のビット時間を測定することができます。そしてRXD線がHighの時の残された時間は新しいOSCCAL値を計算するのに使用され、そして発振器を新しい値で安定にさせます。主装置でのLowとHighのビット時間は50%のデューティサイクルを要求する長さに等しいことが必要です。これは大部分のUARTに関する場合です。

実行され得る最大検索繰り返し数がバスに送信された同期周期数と等しいことに注意してください。

#### 4.1.4. 範囲(検索対象数)

式4-1.は2分検索の間でのOSCCAL値の最大変化を示します。

式4-1. 2分検索の間でのOSCCALの最大変化

$$C_{max} = \sum_{i=0}^{n-1} 2^i = 2^n - 1$$

ここでの $C_{max}$ は最大変化、 $n$ は繰り返し数です。そして1つの2分検索の総範囲は $r=2 \times C_{max}-1=2^{n+1}-1$ 値(個)に及びます。

近傍検索が使用される場合、同期の最後で2つの同期周期がそれに対して予約されなければなりません。それらは2分検索に利用可能な周期から減じられなければなりません。8ビットのOSCCALレジスタの範囲全体を網羅するためには、2分検索での7回の繰り返しが必要とされ、7つの同期周期を使用します。近傍検索が含まれるなら、もう2つの周期が必要とされ、合計9つにさせます。7ビットのOSCCALレジスタに対応する値は近傍検索なしで6、近傍検索付きで8です。

#### 4.1.5. 精度

検索の精度は使用される検索方法に依存します。

2分検索だけが使用される場合、最適なOSCCAL値が常に見つかるとは限りません。けれども、見つけた周波数は目的周波数の±1%に校正できるデバイスに対して、望む周波数の未だ±2%以内であるべきです。2分検索が単独で使用されるとき、検索は望む精度制限内のシステムクロック周波数が得られた時に中止されます。これはOSCCALと内蔵RC発振器周波数間の擬似単調関係による最後の段階での問題を避けるために行われるべきです(訳補: そうでなければOSCCAL値の微小振動で無限反復の可能性がありません)。

2分検索に加えて近傍検索が使用されるとき、同期の時間での最適なOSCCAL値はそれが検索範囲の内側にあれば常に見つかります。そして結果のクロック周波数はこの精度内に校正できるデバイスに関して、望む周波数の±1%以内でしょう。これを成し遂げるために、完全な一致が得られた、換言すると、同期信号がLowの区間中に測定されたCPU周期数が望むCPUクロック周期数と正確に一致する場合に検索が中止されるだけです。例えば望むものにより近いクロック周波数を生成するOSCCAL値があったとしても、その違いを測定することはできません。従って更なる検索は必要ありません。

#### 4.2. 単一SYNCHバイト同期法

同期バイトは5つの同期周期から成り、そしてこれは2分検索の5回の繰り返しに匹敵します。そして同期中に検索できる最大OSCCAL範囲は $r=2^6-1=63$ 値です。結果としての検索範囲が非常に制限されるため、単一SYNCHバイト同期法が使用される時に近傍検索を使用することは推奨されません。2分検索によって63個のOSCCAL値が網羅されますが、これは可能な値の意義深い分割(検索)で、それは望む周波数の±2%以内への校正が可能です。

OSCCALは毎回の同期に先立って既定値に設定されるべきです。

#### 4.3. 2重SYNCHバイト同期

近傍検索付きで8ビットのOSCCALレジスタの全範囲を検索するには、近傍検索に対する2同期周期に加えて、2分検索に対する7同期周期が必要とされます。これは9同期周期、殆ど(開始ビットと停止ビットを含む)2同期バイトに匹敵し、これはOSCCALレジスタ全体の検索を実行することに耐えられ、データシートで指定された温度と電圧の全範囲での動作をデバイスに許します。OSCCAL値の全範囲を検索し得るために、毎回の同期に先立ってOSCCALは最大OSCCAL値の1/2値を格納されるべきです。

この方法を使用するには単一SYNCHバイトが2つの連続的な同期バイトに置き換えられなければなりません。この2連SYNCHバイト中の全てのビット時間は等しくなければなりません。

#### 4.4. 再送フレーム同期

この同期手順は単一バイト同期手順と非常に類似しています。違いは従節点(ノード)が1回の試行で主節点に同期できることを保証されないことです。最初の同期試行が不十分な場合、主節点は従節点からのデータを正しく受信できません。この場合にはメッセージフレーム間に主装置がバス上に新しいBREAK/SYNCHを発行します。この繰り返されたBREAK/SYNCH信号に続く識別子が割り込まれたメッセージフレームの識別子と等しければ、これは最後に同期を失敗した従装置への信号です。この場合は従装置が既定OSCCAL値を格納することなく新しい同期を開始し、そして再び送信を試みます。既定OSCCAL値は最後の送信が成功した時にだけ格納されるべきです。

再送フレーム同期法は全OSCCAL範囲の検索を可能にしますが、既定から遠いOSCCAL値に対して検索する時に多数の試行を必要とし得ます。

#### 4.5. 校正/同期法の選び方

同期を実行するのにかかる最悪時間が上手く定義されているため、単一SYNCHバイト同期法は実時間応用に対して上手く適合されます。

増された精度が必要とされる場合、2重SYNCHバイト同期法が推奨されます。この方法も単一SYNCHバイト同期法と同じ実時間特性で処理します。

応用が温度と供給電圧での大きな変化を扱わなければならないけれども、殆どの時間は一定条件で動作する場合、再送フレーム同期が良好な代替になり得ます。けれども、最悪同期時間が平均的な同期時間よりもっと長いので、実時間応用に対しては推奨されません。

近傍検索を実装するには追加コードが必要とされるため、これは追加の精度が現実に必要とされる時にだけ使用されるべきです。

## 5. 実装

本項はAVRに実装することができる走行時校正法を記述します。

### 5.1. ハードウェア

UART部は単一**SYNCH**パルス実装に対して良好な選択になります。この応用記述はこの実装にUARTを使用しますが、どの汎用入出力ピンも使用することができます。

タイミングを楽にするために外部割り込み0(INT0)がエッジ検出に使用されます。従って同期タイミングを容易にするために、UARTのRXDピンがINT0ピンに接続されなければなりません。

### 5.2. ソフトウェア

後続項に於いて走行時校正を行うのに必要なファームウェアが記述されます。

#### 5.2.1. 初期化

AVRがリセットされると、以下のように形態設定されなければなりません。

- UARTを初期化してください。
- INT0ピンを形態設定してください。
- 必要なら、EEPROMまたはフラッシュメモリから既定**OSCCAL**値を読んでください。

#### 5.2.2. BREAK信号の検出

**BREAK**信号は2つの方法で検出することができます。

AVRが休止形態のとき、INT0はLowレベルでの起動に設定されなければなりません。**BREAK**信号はバス上に**SYNCH**パルスが発行される前にAVRを起すのに十分な長さです。UARTのRXDピンがINT0ピンに接続されているので、**BREAK**がINT0割り込み処理ルーチン(ISR)によって扱われるのを保証するために、UART受信部は休止形態へ移行する前に禁止されるべきです。

AVRが走行しているとき、**BREAK**信号を検出するために“受信完了割り込み”が許可されなければなりません。UARTはバス上に送信されつつあるパルスとして**BREAK**信号の解釈を試みるでしょうが、その時に停止ビットが検出されないため、**BREAK**信号の長さがフレーミング異常にさせるでしょう。これはU(S)ART制御/状態レジスタ(**USR**または**UCSRA**)内の“受信完了”(RXC)と“フレーミング異常”(FE)のフラグを設定(1)にさせます。“受信完了割り込み要求”が許可されているので、これはUART受信完了割り込み処理ルーチン(ISR)を走行させます。そして**FE**フラグは**BREAK**信号が発行されたことを示します。

この形態設定はINIT0 ISRまたはUART RXC ISRのどちらでも、**BREAK**信号が検出される直ぐに走行することを保証します。図5-1をご覧ください。“キャラクタ処理”部と“同期実行”部はこれらのISRに含まれるべき機能を参照しますが、それらは**BREAK**検出に関係しません。“同期実行”部は実際に校正/同期を行う部分です。この部分は次項で網羅されます。“**SYNCH**用準備”部は図5-2.で示されます。これは両割り込み処理ルーチンに共通で、割り込み処理ルーチン内での関数呼び出しを避けるためにマクロとして実装されます。

図5-1. UART RXCとINT0の割り込み処理ルーチンでのBREAK検出





図5-2. “SYNCH用準備”マクロ



### 5.2.3. 同期

単一SYNCHバイト同期法と2重SYNCHバイト同期法に対する流れ図は図5-3と図5-4.で示されます。再送フレーム同期法はそれが単一SYNCHバイト同期法への小さな変更を必要とするだけなので、ここで示されません。

この資料で記述される同期手法はSYNCH信号中にRXD線でホーレートを測定し、望むクロック周波数と/またはホーレートを得るために内蔵RC発振器の周波数を変更します。UARTホーレートレジスタは同期中に決して変更されません。

BREAK信号が検出された後、デバイスはSYNCHバイトを処理するために準備すべきです。同期はINT0割り込み処理ルーチン(ISR)で実行されます。タイミングが絶対的に正しいことが同期手法に関して重要です。従ってより高い優先権を持つ全ての割り込みが同期中に禁止され、割り込みが既定でAVRによって禁止されるISRの実行中を除き、“全割り込み許可”(I)ビットは同期中何時も設定(I)されなければなりません。

バス上のビット時間毎のクロック周期数を計数するのに8ビットタイマ/カウンタ0が使用されます。ホーレートに対する高いクロック周波数の比率での走行時、8ビットは1ビット時間中のクロック周期を計数するのに充分ではないかもしれません。それなら第9ビットとしてタイマ/カウンタ0溢れフラグを使用することができます。

INT0割り込み処理ルーチン(ISR)がBREAK検出と同期タイミングの両方を実行するため、BREAKが検出された後で“breakDetected”全域フラグ変数が(真に)設定されます。そしてこのフラグは同期処理が終了された時に解除されます。

第2の全域フラグ変数“nextSynchState”は実際の同期を制御するために用いられます。このフラグの値はバス上で次のエッジが検出された時にどの同期状態へ移行するかを決めます。測定(M)、2分検索(B)、近傍検索(N)の3つの状態が使用されます。

“nextSynchState”はバス上で上昇端を待つ時にMが設定されます。この状態でINT0割り込み処理ルーチン(ISR)へ移行すると、タイマ/カウンタ0がリセットされ、INT0は上昇端での起動に設定されます。そして“nextSynchState”フラグはBかNのどちらかの状態に変更されます。

バス上で上昇端を待つ時に“nextSynchState”フラグはBまたはNに変更されます。これらの状態でINT0割り込み処理ルーチン(ISR)へ移行すると、タイマ/カウンタ0の値が読まれ、“nextSynchState”フラグに対応する検索の1回の繰り返しが実行されます。これは検査のための新しいOSCCAL値に帰着します。これが検索の最終繰り返しでないなら、“nextSynchState”フラグはMに設定され、INT0が下降端での起動に設定されます。

このようにしてこの方法は同期が終了されるまで状態間を切り換えます。

### 5.2.4. タイミングの精度

INT0割り込み処理ルーチン(ISR)が走行する度にタイマ/カウンタ0が読みとリセットの両方を行われるのは、図5-3と図5-4.の流れ図から知ることができます。毎回の測定繰り返しの始めでタイマ/カウンタをリセットし、毎回の評価的繰り返しの始めでそれを読むことがもっと直感的かもしれないでしょう。けれどもこれはコードの煩雑さを増し、それをより大きくより遅くさせ、予測可能なタイミングを低めるでしょう。同期が正しいことを確実にするために、読み込み宣言とリセット宣言間の周期数が正確に得られることが極めて重要です。

タイマ/カウンタ0が8ビット動作で使用されるなら、INT0割り込み処理ルーチン(ISR)内でのタイマ/カウンタの停止と開始は現実的に必要ありません。この場合はタイマ/カウンタが時間初期化で開始されなければなりません。けれども、第9ビットとして溢れフラグが使用される場合、非分断操作としての第9ビットの読み込みを保証するために、タイマ/カウンタレジスタと溢れフラグがリセットされる間、タイマ/カウンタは停止されなければなりません。

図5-3. 単一SYNCHバイト同期法-流れ図







図5-4. 2重SYNCHバト同期法-流れ図



## 6. 動作成功の条件

後続項は望む校正精度を得るために従うべきいくつかの重要な指針を一覧にします。

### 6.1. タイミング精度

タイマ/カウンタ0は整数値を計数するだけなので、切り捨て誤差が誘引されます。この切り捨てによって誘引される不正確さはクロック周波数に対するボーレートの比率によって制限されます。この比率の低減がもっと正確なタイミングに帰着します。1%の周波数精度を得るにはこの比率が0.01よりも小さくしなければなりません。これは19200bpsのボーレートが最低2MHzのクロック周波数を必要とすることを意味します。

### 6.2. OSCCAL溢れ

測定は校正中にOSCCALレジスタが変更される時に溢れが起こらないことを保証するように作られていません。走行時に溢れ検査を行う必要がないので、これは故意に行われています。その代わりとしてプログラミング時に於いて既定OSCCAL値がEEPROMまたはフラッシュメモリに格納される時にそれを調べることが推奨されます。検索範囲がOSCCAL溢れの危険に足る大きさなら、結果として溢れが起き得ないようにEEPROMに格納される既定OSCCAL値を変更してください。これは単一SYNCHバイト同期法だけに適用します。

### 6.3. UARTボーレート生成

通信に対するUART部の使用に於いて、全てのクロック周波数で望むボーレートに一致することが常に可能な訳ではありません。この不正確さをなくすために、校正目標周波数に於いて望むボーレートが正確に生成できることを保証してください。例えば、正確な2MHzのクロック周波数で走行するとき、誤差7%よりも低い19.2kbpsのUARTボーレートを得ることは不可能です。正確な2,150,400Hzのクロック周波数で19.2kbpsのボーレートは正確に生成することができます。この場合、意図が19.2kbpsで通信することなら、2MHzに対する校正が無駄になるでしょう。

### 6.4. タイマ/カウンタ分解能

選択したタイマ/カウンタの分解能が同期信号のLow区間中に全てのクロック周期を計数するのに充分なことが極めて重要です。必要とされる分解能は最高クロック周波数/ボーレートの比率によって指示されます。同期中に例えクロック周波数が最高値に到達してもタイマ/カウンタの分解能が充分なことを保証してください。

### 6.5. 5.0版発振器

5.0版発振器でのOSCCALレジスタは2つの部分に分割されているため、2分検索法は範囲全体を検索するのに適していません。これに含まれるソースコードはOSCCALレジスタの半分だけの検索を支援します。活かす半分はコンパイル時に指示されなければなりません。範囲全体が検索を必要とする場合、レジスタの半分に対して1つの検索が実行されなければならず、そしてその結果は最適なOSCCAL値を選ぶために比較されなければなりません。この方法は含まれるソースコードに実装されていませんが、含まれるソースコードへの小さな変更で行うことができます。

## 7. コード資料と始める前に

ソースコードに含まれるdoxygen資料は即時開始の指針、コンパイラとプロジェクトの設定、支援デバイスについての情報を含みます。ソースは[www.atmel.com/products/avr/](http://www.atmel.com/products/avr/) からダウンロードすることができます。資料は'[readme.html](#)'ファイルを開くことによってアクセスされます。



## 本社

### *Atmel Corporation*

2325 Orchard Parkway  
San Jose, CA 95131  
USA  
TEL 1(408) 441-0311  
FAX 1(408) 487-2600

## 国外営業拠点

### *Atmel Asia*

Unit 1-5 & 16, 19/F  
BEA Tower, Millennium City 5  
418 Kwun Tong Road  
Kwun Tong, Kowloon  
Hong Kong  
TEL (852) 2245-6100  
FAX (852) 2722-1369

### *Atmel Europe*

Le Krebs  
8, Rue Jean-Pierre Timbaud  
BP 309  
78054 Saint-Quentin-en-  
Yvelines Cedex  
France  
TEL (33) 1-30-60-70-00  
FAX (33) 1-30-60-71-11

### *Atmel Japan*

104-0033 東京都中央区  
新川1-24-8  
東熱新川ビル 9F  
アトメル ジャパン株式会社  
TEL (81) 03-3523-3551  
FAX (81) 03-3523-7581

## 製品窓口

### ウェブサイト

[www.atmel.com](http://www.atmel.com)

### 技術支援

[avr@atmel.com](mailto:avr@atmel.com)

### 販売窓口

[www.atmel.com/contacts](http://www.atmel.com/contacts)

### 文献請求

[www.atmel.com/literature](http://www.atmel.com/literature)

お断り: 本資料内の情報はATMEL製品と関連して提供されています。本資料またはATMEL製品の販売と関連して承諾される何れの知的所有権も禁反言あるいはその逆によって明示的または暗示的に承諾されるものではありません。ATMELのウェブサイトに位置する販売の条件とATMELの定義での詳しい説明を除いて、商品性、特定目的に関する適合性、または適法性の暗黙保証に制限せず、ATMELはそれらを含むその製品に関連する暗示的、明示的または法令による如何なる保証も否認し、何ら責任がないと認識します。たとえATMELがそのような損害賠償の可能性を進言されたとしても、本資料を使用できない、または使用以外で発生する(情報の損失、事業中断、または利益の損失に関する制限なしの損害賠償を含み)直接、間接、必然、偶然、特別、または付随して起こる如何なる損害賠償に対しても決してATMELに責任がないでしょう。ATMELは本資料の内容の正確さまたは完全性に関して断言または保証を行わず、予告なしでいつでも製品内容と仕様の変更を行う権利を保留します。ATMELはここに含まれた情報を更新することに対してどんな公約も行いません。特に別の方法で提供されなければ、ATMEL製品は車載応用に対して適当ではなく、使用されるべきではありません。ATMEL製品は延命または生命維持を意図した応用での部品としての使用に対して意図、認定、または保証されません。

© Atmel Corporation 2008. 全権利予約済 ATMEL®、ロゴとそれらの組み合わせ、AVR®とその他はATMEL Corporationの登録商標または商標またはその付属物です。他の用語と製品名は一般的に他の商標です。

### © HERO 2013.

本応用記述はATMELのAVR054応用記述(doc2564.pdf Rev.2564C-04/08)の翻訳日本語版です。日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意識されている部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

必要と思われる部分には( )内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。