

AVR083 : ATmega16によるATmega163置換

要点

- ATmega16でのATmega163障害修正
- 名称変更
- タイマ/カウンタへの改良
- A/D変換器への改良
- UARTへの改良
- 電気的特性への変更
- EEPROM書き込みタイミングでの変更
- プログラミング インターフェースでの変更
- ヒューズ設定
- 発振器と起動遅延選択
- ウォッチドッグ タイマへの変更
- JTAGインターフェース
- 自己プログラミング
- その他関連

1. 序説

この応用記述はATmega16への既存設計変換でのATmega163使用者を援助するための手引きです。機能変更に加えてATmega16の電気的特性は製造技術変更による動作周波数の上昇を含めて異なります。詳細情報についてはデータシートを調べてください。

2. ATmega16でのATmega163障害修正

ATmega163データシートでの以下の項目はATmega16に適用しません。障害のより多くの詳細情報についてはATmega163障害情報を参照してください。

注: これらの障害のいくつかはATmega163の最終版で修正されています。これらはどのATmega163設計からも容易に変換するために、未だ参照されます。

2.1. 割り込み応答時間の増加

ATmega16での全命令は割り込み可能で、割り込みが活性(有効)になるまで繰り返す目的に対し、2語命令が後続する繰り返しの場合にも沈黙固定化しません。

2.2. 割り込みがTWIパワーダウンを中止

TWIパワーダウン動作はもはや他の割り込みによって割り込まれず、TWIはパワーダウン中割り込みが起きる時にアイドル状態に戻りません。

2.3. TWI主装置はバス線上のスパイクを受け入れない

ATmega16のデジタル濾波器は誤った開始条件を起動するスパイクでの問題をなくします。加えて開始条件が不正に受信された場合、今やそれはSDA線がアイドル状態になる時にバス異常状態符号とTWINTの設定(1)を生成します。故に以前の沈黙固定化状態は解消されています。

2.4. TWCR書き込み操作が直ぐに繰り返されると無視される

ATmega16でのTWCRレジスタへの連続的な書き込み操作は期待通りに動き、間にNOPを挿入する必要はありません。

2.5. 位相基準でないPWM

ATmega16の全タイマ/カウンタは位相基準PWMを生成するように再設計されています。

2.6. TWIは従装置動作で速度制限される

従装置動作での速度制限はATmega16に適用しません。ATmega16の従装置でのCPUクロック周波数は、データシートで記述されるようにSCL周波数より高い、最低16倍でなければなりません。



8ビット **AVR**[®]
マイクロコントローラ

応用記述

本書は一般の方々の便宜のため有志により作成されたもので、ATMEL社とは無関係であることを御承知ください。しおりのはじめにでの内容にご注意ください。

Rev. 2517G-10/09, 2517GJ2-01/14

3. 名称変更

以下の制御ビットは変更された名称を持ちますが、ATmega163としてのアクセス時、同じ位置と機能を持ちます。

表3-1. 変更されたビット名

ATmega163 でのビット名	ATmega16 でのビット名	I/Oレジスタ (ATmega163)	備考
PWMn(0)	WGMn0	TCCRn(A)	()内の0とAは16ビット タイマ/カウンタのみ
PWMn1	WGMn1	TCCRnA	
CTCn	WGMn2	TCCRn(B)	()内のBは16ビット タイマ/カウンタのみ
CHR9	UCSZ2	UCSRB	
OR	DOR	UCSRA	
ASB	RWWSB	SPMCR	
ASRE	RWWSRE	SPMCR	
ADFR	ADATE	ADCSR	

以下のI/Oレジスタは変更された名称を持ちますが、ATmega163としてのアクセス時、同じ位置と機能を含みます。

表3-2. 変更されたレジスタ名

ATmega163 でのレジスタ名	ATmega16 でのレジスタ名	備考
GIMSK	GICR	
MCUSR	MCUCSR	
UBRRHI	UBRRH	I/O位置は2つのレジスタへのアクセスを与えます。3頁の「UARTへの改良」をご覧ください。
ADCSR	ADCSRA	
UCR	UCSR0B	
UBRR	UBRR0L	
ADCSR	ADCSRA	

4. タイマ/カウンタへの改良

改良と付加機能についての詳細に関してはデータシートを参照してください。以下の特徴が追加されています。

- ・PWM動作での可変上限(TOP)値
- ・タイマ/カウンタ0が比較機能とPWMで拡張
- ・タイマ/カウンタ1に対し、位相基準PWM動作に加えて位相/周波数基準PWM動作

4.1. PWM動作でのOCRの更新 (全タイマ/カウンタに適用)

PWM動作で比較出力レジスタに書かれた値はタイマ/カウンタが上限(TOP)値に到達するまで、物理的に比較値として使用されません。この時点の解釈がATmega163とATmega16間で異なります。ATmega163での新規OCR値はタイマ/カウンタが上限(TOP)値を持つ位置の周期で使用されます。ATmega16ではタイマ/カウンタ値TOPが比較値の更新に使用されます。換言すると、下降計数でタイマ/カウンタがTOP-1値を持つ位置の周期で最初に活性(有効)にします。

5. A/D変換器への改良

ATmega16でのA/D変換器は差動と増幅した測定を支援します。

6. UARTへの改良

ATmega163でのUARTはATmega16でUSARTに置換されています。ATmega16のUSARTは次の1つの例外付きでATmega163のUARTと互換です。2段の受信レジスタがFIFOとして働きます。以下が留意されなければなりません。

- 第2緩衝レジスタが追加されています。2つの緩衝レジスタは巡回FIFO緩衝部として動作します。従ってUDRは到着データ毎に1度だけ読まれなければなりません。最も重要なのは異常フラグ(FEとDOR)とデータ第9ビット(RXB8)が受信緩衝部内でデータと共に緩衝されることです。従って、この状態ビットは常にUDRレジスタが読まれる前に読まれなければなりません。さもなければ、この異常状態は失われます。
- 今や受信部シフトレジスタは第3緩衝段として働きます。これは緩衝レジスタが一杯なら新規開始ビットを検出するまで、受信したデータが直列シフトレジスタに留まるのを許すことによって行われます。従ってUSARTはデータオーバラン(DOR)状態に、より耐えます。

UBRRHIレジスタは両デバイスで同じアドレスに配置されます。けれどもこのアドレスはATmega16でUCSRCレジスタによって共用されます。このアドレスでアクセスするUBRRHまたはUCSRCレジスタをURSELビットが選択します。URSELビットの0書き込みがUBRRHレジスタを選択するため、この動きはATmega163への過去互換です。

その他の小さな違いはATmega163のUARTで1、ATmega16のUSARTで0となる、RXB8の初期値です。

7. 電気的特性への変更

ATmega16はATmega163と異なる製法で製造されており、従って電気的特性はこれらのデバイス間で違います。電気的特性での更なる詳細についてはデータシートを調べてください。

8. EEPROM書き込みタイミングへの変更

ATmega163でのEEPROM書き込み時間は校正付き内蔵RC発振器で2048周期かかります。ATmega16でのEEPROM書き込み時間は校正付き内蔵RC発振器で8448周期かかります。これは両デバイスでシステムクロックのクロック元と周波数に無関係です。この校正付き内蔵RC発振器は両デバイスで1.0MHzに校正されている仮定です。

注: OSCCALレジスタ内での値変更は校正付き内蔵RC発振器の周波数、故にEEPROM書き込み時間に影響を及ぼします。

9. プログラミング インターフェース

並列プログラミング法が変更されています。並列動作で、ATmega16はEEPROMのページ書き込みを支援します。並列プログラミングに対するタイミングの必要条件が変更されています。詳細についてはATmega16データシートをご覧ください。

STK500はATmega16の実装書き込み(ISP)と並列プログラミングの両方を支援します。

10. ヒューズ設定

ATmega16はATmega163より多くのヒューズを含みます。表10-1はATmega163互換ヒューズ設定を示します。いくつかのヒューズは後続章で更に記述されます。

表10-1. ATmega163とATmega16でのヒューズ比較

ヒューズ	ATmega163 既定設定	ATmega16 既定設定	ATmega163 互換設定	ヒューズ	ATmega163 既定設定	ATmega16 既定設定	ATmega163 互換設定
OCDEN	-	1	1	BODLEVEL	1	1	1
JTAGEN	-	0	1 (注2)	BODEN	1	1	1
SPIEN	0	0	0	SUT1	-	1	(注4)参照
CKOPT	-	1	0 (注3)	SUT0	-	0	(注4)参照
EESAVE	1	1	1	CKSEL3	0	0	(注4)参照
BOOTSZ1	1	0	1	CKSEL2	0	0	(注4)参照
BOOTSZ0	1	0	1	CKSEL1	1	0	(注4)参照
BOOTRST	1	1	1	CKSEL0	0	1	(注4)参照

注1: '-'はそのヒューズがATmega163に存在しないことを表します。

注2: 4頁の「JTAGインターフェース」をご覧ください。

注3: 4頁の「発振器と起動遅延選択」をご覧ください。

注4: CKSELヒューズはATmega163とATmega16両方で利用可能です。けれどもSUTとCKSELの設定はATmega16への移行時に再考されるべきです。4頁の「発振器と起動遅延選択」をご覧ください。

11. 発振器と起動遅延選択

ATmega163でのCKSELヒューズは活動する発振器と起動遅延間隔の両方を選択します。ATmega16では活動する発振器とその周波数範囲がCKSELヒューズによって選択され、一方SUTヒューズが与えられた発振器に対する起動遅延を選びます。従ってATmega163からのヒューズ設定はATmega16へ移す時に再考されなければなりません。適切な起動値を見つけるには、ATmega16データシートの「システム クロックとクロック任意選択」章の指針に従ってください。

ATmega163での水晶用発振器はXTAL2出力から付加クロック緩衝器を駆動する能力があります。ATmega16で、これはCKOPTヒューズがプログラム(0)される時にだけ可能です。この動作での発振器は電源電圧幅の振幅出力を持ちますが、より高い電力消費を犠牲にします。従って電源電圧幅振幅が必要とされる時にだけ、このヒューズをプログラム(0)してください。

12. ウォッチドッグ タイマへの変更

ATmega16でのウォッチドッグ発振器周波数は全供給電圧に対して1.0MHzに近い周波数です。ATmega163でのウォッチドッグ発振器の代表的な周波数は5Vで1.0MHzに近い周波数ですが、VCCの減少で計時完了時間が増します。これは(ウォッチドッグ発振器周期数の項目で)ウォッチドッグ タイマに対する計時完了時間選択がATmega16への設計移転時に再考されなければならないことを意味します。更なる情報についてはATmega16用データシートを参照してください。

13. JTAGインターフェース

ATmega16はプログラミング、境界走査(Boundary-scan)、内蔵デバッグに使用できる、JTAGインターフェースを提供します。詳細についてはデータシートを参照してください。デバイスはJTAGインターフェースを通すプログラミングを許すために、JTAGENヒューズがプログラム(0)されて出荷されます。ATmega163互換のためには本ヒューズが消去(非プログラム(1))されなければなりません(されない場合、4つピンがI/Oピンの代わりに検査入出力ポート(TAP)専用に使われます)。M161CヒューズはJTAGENヒューズを無効にしません。

内蔵デバッグ機能が許可される場合、全休止形態で主クロックが継続的に走行することに注意してください。これは総消費電流に対して重要な一因になるでしょう。従ってOCDENヒューズは必要でなければ禁止(非プログラム(1))されるべきです。

14. 自己プログラミング

ATmega16とATmega163の両方は自己プログラミングを支援します。ATmega163でのCPUはページ消去とページ書き込み中の両方で停止されます。ATmega16でのCPUはフラッシュ メモリの書き中の読み不可(NRWW:No-Read-While-Write)領域をプログラミング(書く)時だけ停止されます。SPMCRレジスタのSPMENビットは両デバイスで自動的に解除(0)されます。これはATmega163用のポートローダが消去または書き込み動作の完了に対してポーリングなしに書けることを意味します。これがその条件なら、ATmega16へのコード移転は新規のページ消去、ページ書き込み、施錠ビット書き込み命令を開始する前に、SPMENに対してポーリングするコードで書き直す必要があります。

ATmega16で書き中読み可(RWW:Read-While-Write)領域が消去または書かれると、この領域はそれを読む前に再許可されなければなりません。例えこれが将来のデバイスとの互換性に対してだけ必要とされるにしても、同じ勧告がATmega163に対して指摘されます。ATmega163は(これが自動的に起きるため)、例えRWW領域が許可されていなくても、現実にRWW領域から読めます。これはATmega16に対する場合ではありません。RWW領域はSPMアクセス後、そこから読むことができるように許可されなければなりません。従ってATmega163データシートでのRWW領域の許可に関する勧告に従わない場合、ATmega163のコードはATmega16で多くが不正となるように違って実行するかもしれません。更に、SPMCRレジスタでのビット名変更にご注意ください(2頁の表3-1.「変更されたビット名」をご覧ください)。

とは言え、ATmega163用データシートは将来デバイスとの互換性に対してこのポーリング操作を推奨し、この勧告に従っている限り、そのポートローダは修正なしにATmega16で使用できます。

15. その他関連

ATmega16の識票バイトはATmega163で使用していたものと異なります。設計移転時、ATmega16の識票使用を確認してください。

EEPROM書き込みアクセスがパワーダウン休止形態移行前に完了されなければならないことに注意してください。さもなければシステム発振器は継続して走行し、追加電流を流します。



本社

Atmel Corporation

2325 Orchard Parkway
San Jose, CA 95131
USA
TEL 1(408) 441-0311
FAX 1(408) 487-2600

国外営業拠点

Atmel Asia

Unit 1-5 & 16, 19/F
BEA Tower, Millennium City 5
418 Kwun Tong Road
Kwun Tong, Kowloon
Hong Kong
TEL (852) 2245-6100
FAX (852) 2722-1369

Atmel Europe

Le Krebs
8, Rue Jean-Pierre Timbaud
BP 309
78054 Saint-Quentin-en-
Yvelines Cedex
France
TEL (33) 1-30-60-70-00
FAX (33) 1-30-60-71-11

Atmel Japan

104-0033 東京都中央区
新川1-24-8
東熱新川ビル 9F
アトメル ジャパン株式会社
TEL (81) 03-3523-3551
FAX (81) 03-3523-7581

製品窓口

ウェブサイト

www.atmel.com

技術支援

avr@atmel.com

販売窓口

www.atmel.com/contacts

文献請求

www.atmel.com/literature

お断り: 本資料内の情報はATMEL製品と関連して提供されています。本資料またはATMEL製品の販売と関連して承諾される何れの知的所有権も禁反言あるいはその逆によって明示的または暗示的に承諾されるものではありません。ATMELのウェブサイトに位置する販売の条件とATMELの定義での詳しい説明を除いて、商品性、特定目的に関する適合性、または適法性の暗黙保証に制限せず、ATMELはそれらを含むその製品に関連する暗示的、明示的または法令による如何なる保証も否認し、何ら責任がないと認識します。たとえATMELがそのような損害賠償の可能性を進言されたとしても、本資料を使用できない、または使用以外で発生する(情報の損失、事業中断、または利益の損失に関する制限なしの損害賠償を含み)直接、間接、必然、偶然、特別、または付随して起こる如何なる損害賠償に対しても決してATMELに責任がないでしょう。ATMELは本資料の内容の正確さまたは完全性に関して断言または保証を行わず、予告なしでいつでも製品内容と仕様の変更を行う権利を保留します。ATMELはここに含まれた情報を更新することに対してどんな公約も行いません。特に別の方法で提供されなければ、ATMEL製品は車載応用に対して適当ではなく、使用されるべきではありません。ATMEL製品は延命または生命維持を意図した応用での部品としての使用に対して意図、認定、または保証されません。

© Atmel Corporation 2009. 全権利予約済 ATMEL®、ロゴとそれらの組み合わせ、AVR®とその他はATMEL Corporationの登録商標または商標またはその付属物です。他の用語と製品名は一般的に他の商標です。

© HERO 2014.

本応用記述はATMELのAVR083応用記述(doc2517.pdf Rev.2517G-10/09)の翻訳日本語版です。日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意識されている部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。