

AVR1307 : XMEGA USARTの使い方

要点

- USARTの初期設定と使用
- コード例
 - ・ ポーリングUSART
 - ・ 割り込み制御USART

1. 序説

USART(Universal Synchronous Asynchronous Receiver Transmitter)はコンピュータ、端末、その他装置間の直列通信での核となる要素です。

本応用記述はXMEGA®で非同期動作でのUSARTの初期設定と使用の方法を記述します。ポーリングと割り込み制御の両方のUSART応用に対してコードのドライバと例が含まれています。ポーリング版は全てのキャラクタ長(5~9ビット)を支援し、9ビットキャラクタを支援するために割り込みに基づく版が修正され得る方法に対する例としても扱います。割り込みに基づくドライバは5~8ビットキャラクタだけを支援します。

本応用記述は送信部と受信部のクロックが独立で同期されていない非同期動作を網羅します。


2. 動作の理屈

UART通信はキャラクタに基き、キャラクタは5,6,7,8,9ビットで定義されます。キャラクタは開始ビットが先行し、1つまたは2つの停止ビットが後続します。開始ビットは常に信号線のHighアイドル状態と逆のLowです。

パリティビットを含むことは任意選択で、そしてこれはデータキャラクタの後、停止ビットの前に配置されます。パリティビットは単独ビットの誤り検出を提供しますが、複数ビットの誤りに対する効果はより劣ります。

図2-1は1開始ビット、8データビット、1パリティビット、2停止ビットを含む標準的なデータ転送を図解します。

図2-1. 代表的なデータ送信



2.1. XMEGA USART部署

XMEGAのUSARTは既定でUART(非同期)動作に設定されています。送信と受信は個別に許可され、転送は対応するフラグのポーリングを使用して、または割り込みルーチンによって実装することができます。9ビットキャラクタ長使用時を除いて、USARTの使用は少しの落とし穴しかありません。

9ビットキャラクタを使用する場合に特別な注意が祓われなければなりません。データ受信に関しては第9ビット(RXB8)が状態レジスタ(USARTxn.STATUS)に配置され、USARTから受信したデータを読む時に含まれなければなりません。USARTxn.DATAレジスタの読み込み後にRXCIFフラグが解除(0)されるので、データレジスタ(USARTxn.DATA)からの下位バイトの前にRXB8が読まれなければなりません。

データ送信に関しては第9ビット(TXB8)が制御レジスタB(USARTxn.CTRLB)に配置されています。USARTxn.DATAへの下位バイト書き込みが送信を起動し、故にTXB8が先に書かれなければなりません。

2.1.1. 緩衝部

USARTは送信(TX)と受信(RX)の両方向で2重緩衝されています。I/Oピンに接続されたRXとTXのシフトレジスタに加えて、RXとTXの両方に対して2つの緩衝レジスタがあります。1つの緩衝部はDATAレジスタとして参照され、もう一方は緩衝レジスタとして参照されます。通常動作の間はDATAレジスタだけをアクセスし、データはDATAレジスタとシフトレジスタ間をハードウェアによって自動的に移動されます。RXとTXのDATAレジスタは同じ物理アドレスを共有しますが、読み込みは受信DATAレジスタをアクセスし、書き込みは送信DATAレジスタをアクセスします。




8ビット AVR®
マイクロコントローラ

応用記述

本書は一般の方々の便宜のため有志により作成されたもので、ATMEL社とは無関係であることを御承知ください。しおりのはじめにでの内容にご注意ください。

Rev. 8049A-02/08, 8049AJ4-03/14

図2-2. USART緩衝



完全なキャラクタがシフトレジスタに受信されると、それが緩衝部に複写され、シフトレジスタは第2(または第3)のキャラクタを受信する準備が整います。**DATAレジスタ**の読み込みなしに3キャラクタが受信された場合、第4キャラクタがシフトレジスタ内のキャラクタの損失を引き起こし、第3バイトが失われることに注意してください。この場合、緩衝部溢れフラグ(**USARTxn.STATUS**の**BUFOVF**)が設定(1)されます。従ってデータ損失を避けるために応用は十分に速くデータを読まなければならない、そしてこれは追加のソフトウェア緩衝または割り込みに基いたドライバを必要とするかもしれません。

送信緩衝部は受信緩衝部のような3段のFIFO緩衝部で、緩衝部初段がシフトレジスタに複写されて送信が開始されると直ぐに、第3バイト書き込みに対して開放されます。

2.1.2. フラグ

受信完了(**RXCIF**)、送信完了(**TXCIF**)、データレジスタ空(**DREIF**)に対するフラグはUSART操作で重要です。

RXCIFフラグは受信緩衝部内に未読データがある時に設定(1)され、受信緩衝部が空の時に解除(0)されます。**RXCIF**フラグはデータ読み込みによって解除(0)され、手動でフラグを解除(0)する必要はありません。**TXCIF**は送信シフトレジスタ内の枠組み全体がシフト出力され、新しいデータが送信緩衝部内に現在存在しない時に設定(1)されます。**DREIF**フラグは送信緩衝部(**USARTxn.DATA**)が追加データに対して空き場所があることを示します。

TXCIFと**DREIF**は同じ様に思えるかもしれませんが、データ転送の速度向上に利用することができる小さな違いがあります。**TXCIF**は送信緩衝部が空でUSARTが送信シフトレジスタ内の全データの送信を完了するまで設定(1)されません。これに反して**DREIF**は緩衝部が更なるデータに対し空き場所がある時、既に設定(1)されます。これは全データが送信される前に新規データを緩衝部内に満たすことができ、そして送信される各キャラクタ間での小さな休止を避けることができることを意味します。

3つのフラグ全てが割り込みを生成するのに使用できます。

2.1.3. ホーレート選択

USARTxn.BAUDCTRLA/Bレジスタの**BSEL11~0**ビットによって制御されるホーレートクロック発生器に加えて、XMEGAは**USARTxn.BAUDCTRLB**の上位ニブルに配置された**BSCALE3~0**ビットを持ち、これは数学的なホーレートクロック設定を制御します。

BSCALEを0に設定した場合、ホーレート発生器は追加の尺度調整なしで動作し、ホーレートは**式2-1**に従って**BSEL11~0**によって設定されます。

式2-1. 周波数計算、周波数生成動作

$$f_{\text{BAUD}} = \frac{f_{\text{PER}}}{16 \times (\text{BSEL} + 1)}$$

標準動作だけを使用することによって広いホーレート選択が達成できますが、**BSCALE3~0**ビットがもっと柔軟性を加えます。これらのビットの(0を除く)-7~+7間のどれかへの設定が数学的なクロック尺度調整を許可し、利用可能なホーレートを拡大します。ホーレート尺度係数と倍速動作のより多くの情報に関してはXMEGA手引書をご覧ください。

2.2. DMA転送

XMEGAのDMA機能はUSARTにデータの転送を許します。これはより大きな塊が送受信される時のCPU負荷を減らすのに用いることができます。DMAはデータの塊の転送完了時に割り込みを生成するように設定することができます。

DMAについてのより多くの情報に関してはAVR1304応用記述をご覧ください。

3. USARTドライバ

本応用記述はCで実装された基本ドライバの一括ソースコードを含みます。それはIAR Embedded Workbench[®]コンパイラで書かれています。

このドライバが高い可読性と周辺機能部署の使用法の一般的な例として書かれていることに注意してください。ドライバ内の多くの関数は速度と容量をもっと効率的にするためにマクロとして実装されています。CPUに集中的な応用では割り込みに基いたドライバが優位性を示します。割り込みで制御されたドライバの使用によって、CPUはデータが送受信されたかを調べる必要がありませんが、これが起きる時に自動的に通知されるでしょう。

ポーリング対割り込み駆動のドライバ選択は応用依存で、度々データ転送に用いられる規約に依存します。

(ポーリングと割り込みの)例内のコードはいくつかの値を送出して、受信値が送出値と等しいことを調べます。これはポートCのI/Oピン2と3間に戻し用の短絡線を使用して検査することができます。

3.1. ファイル

一括ソースコードは次の4つのファイルから成ります。

- `usart_driver.c` : ホールディングドライバソースファイル
- `usart_driver.h` : ホールディングドライバヘッダファイル
- `usart_example_polled.c` : ホールディングドライバを使用するコード例
- `usart_example_interrupt.c` : 割り込みドライバを使用するコード例

3.2. 9ビットキャラクタ版

ホールディングドライバだけが9ビットキャラクタ支援に作られています。いくつかの小さな変更で割り込みドライバもまたそれを支援できます(3.3項をご覧ください)。ホールディングドライバは`USART_PutChar`と`USART_GetChar`の特別版を含みます。これらの9ビット版は全てを9ビットで扱うように改造した`USART_NineBits_PutChar`と`USART_NineBits_GetChar`です。

3.3. 割り込みドライバ

応用に適合する割り込みドライバを保証するのにいくつかの改造が行われるかもしれません。

3.3.1. 緩衝

割り込み制御ドライバで9ビットキャラクタの支援が必要とされるなら、コード例に関してホールディングドライバをご覧ください。第9ビットの読み書きに加えて、下の例証のように9ビット値を保持するために緩衝部の拡大が重要です。

```
typedef struct Buffer
{
    uint16_t RX[USART_RX_BUFFER_SIZE];
    uint16_t TX[USART_TX_BUFFER_SIZE];
    uint8_t RX_Head, RX_Tail;
    uint8_t TX_Head, TX_Tail;
} Buffer_t;
```

3.3.2. 割り込み処理ルーチン

例はUSART C0を使用して書かれています。他のどれかのUSARTが使用されるべきなら、下のUSART C0に基いてそれらに対する同様の割り込み処理ルーチンを追加することを覚えて置いてください。

```
#pragma vector=USARTC0_RXC_vect
__interrupt void USARTC0_RxcIsr(void)
{
    USART_Rxc(&USART_C0);
}


#pragma vector=USARTC0_DRE_vect
__interrupt void USARTC0_DreIsr(void)
{
    USART_Dre(&USART_C0);
}
```

割り込み処理ルーチンは引数として正しいUSARTへのポイントで共通処理部(`USART_Rxc`と`USART_Dre`)を呼び出すべきです。

3.3.3. 環状緩衝

図3-1は割り込み制御ドライバで使用する環状緩衝の形式を図解します。環状緩衝は環状を想像した配列です。緩衝部への書き込みは書く度毎に進行方向へ1段移動し、最後を通過する時に始めから再び開始します。読み込みは同じ方法で移動し、データが書き込みと同じまたはより速い速度で読まれる限り、緩衝部は待ち行列(キュー)のように働きます。時間に関してデータが読むよりも速く書かれた場合、緩衝部は満杯になるでしょう。

図3-1. N要素の容量での環状緩衝



3.4. Doxygen資料化

全てのソースファイルはDoxygenを使用する自動資料生成用に準備されています。Doxygenは特別なキーワードを使用してソースコードを分析することによって、ソースコードから資料を作成するツールです。Doxygenについてのより多くの詳細に関しては<http://www.doxygen.org>を訪ねてください。予めコンパイルされたDoxygen資料は本応用記述に伴うソースコードと共に供給され、ソースコードフォルダの`readme.html`ファイルから利用可能です。



本社

Atmel Corporation

2325 Orchard Parkway
San Jose, CA 95131
USA
TEL 1(408) 441-0311
FAX 1(408) 487-2600

国外営業拠点

Atmel Asia

Unit 1-5 & 16, 19/F
BEA Tower, Millennium City 5
418 Kwun Tong Road
Kwun Tong, Kowloon
Hong Kong
TEL (852) 2245-6100
FAX (852) 2722-1369

Atmel Europe

Le Krebs
8, Rue Jean-Pierre Timbaud
BP 309
78054 Saint-Quentin-en-
Yvelines Cedex
France
TEL (33) 1-30-60-70-00
FAX (33) 1-30-60-71-11

Atmel Japan

104-0033 東京都中央区
新川1-24-8
東熱新川ビル 9F
アトメル ジャパン株式会社
TEL (81) 03-3523-3551
FAX (81) 03-3523-7581

製品窓口

ウェブサイト

www.atmel.com

技術支援

avr@atmel.com

販売窓口

www.atmel.com/contacts

文献請求

www.atmel.com/literature

お断り: 本資料内の情報はATMEL製品と関連して提供されています。本資料またはATMEL製品の販売と関連して承諾される何れの知的所有権も禁反言あるいはその逆によって明示的または暗示的に承諾されるものではありません。ATMELのウェブサイトに位置する販売の条件とATMELの定義での詳しい説明を除いて、商品性、特定目的に関する適合性、または適法性の暗黙保証に制限せず、ATMELはそれらを含むその製品に関連する暗示的、明示的または法令による如何なる保証も否認し、何ら責任がないと認識します。たとえATMELがそのような損害賠償の可能性を進言されたとしても、本資料を使用できない、または使用以外で発生する(情報の損失、事業中断、または利益の損失に関する制限なしの損害賠償を含み)直接、間接、必然、偶然、特別、または付随して起こる如何なる損害賠償に対しても決してATMELに責任がないでしょう。ATMELは本資料の内容の正確さまたは完全性に関して断言または保証を行わず、予告なしでいつでも製品内容と仕様の変更を行う権利を保留します。ATMELはここに含まれた情報を更新することに対してどんな公約も行いません。特に別の方法で提供されなければ、ATMEL製品は車載応用に対して適当ではなく、使用されるべきではありません。ATMEL製品は延命または生命維持を意図した応用での部品としての使用に対して意図、認定、または保証されません。

© Atmel Corporation 2008. 全権利予約済 ATMEL®、ロゴとそれらの組み合わせ、AVR®とその他はATMEL Corporationの登録商標、XMEGA®とその他は商標またはその付属物です。他の用語と製品名は一般的に他の商標です。

© HERO 2014.

本応用記述はATMELのAVR1307応用記述(doc8049.pdf Rev.8049A-02/08)の翻訳日本語版です。日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意識されている部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。