# AVR302: ソフトウェアTWI従装置インターフェース

## 要点

- 割り込み基準
- どの7ビット アドレスも与えることが可能な装置(10ビットに拡張可能)
- 標準動作と高速動作(400kbps)を支援
- "待ち状態"の容易な挿入
- アイドル動作からの起動支援
- コード量160語(最大)


## 序説

消費者、電気通信、電子工業での使用に関する簡単且つ費用効率的な内部ICバスの要求がTWIバスの開発へ導きました。今日、TWIバスは多数の周辺機能(IC)とマイクロ コントローラで実装され、それは低速応用に於いて良い選択にします。AT90S1200はTWI用の専用ハードウェアを持ちませんが、柔軟な入出力と高い処理速度のため、効率的なソフトウェアTWI従装置インターフェースを容易に実装することができます。AT90S1200はソフトウェアで高速(400kbps)TWI動作を実行することができる、(訳補:原書執筆時点に於いて)これまでに知られている唯一の8ビットMCUです。

## 動作の理屈


TWIハ、スは1つのデータ(SDA)線と1つのクロック(SCL)線から成る2線同期直列インターフェースです。オープントレイン/コレクタ出力を使うことにより、TWIハ、スはどの製造製法(CMOS、ハ、イポーラ、その他)も支援します。

TWIハ、スはハ、スの制御を行う能力がある1つ以上の装置を接続することができる複数主装置ハ、スです。主装置だけがSCLとSDAの両線を駆動でき、一方従装置はSDA線でデータを出力することだけを許されます。



データ転送は常にハ、ス主装置によって始められます。SCLがHighの間のSDAでのHighからLowへの遷移が開始条件(または再送開始条件)に定義されています。開始条件は常に(固有の)7 ビット従装置アドレスとその後のデータ方向ビットが後続します。アドレス指定された従装置は1/ロック周期の間、SDAをLowに保持することによって直ぐに応答します。主装置がどの応答も受信しなかった場合、その転送は終了されます。データ方向ビットに依存して、主装置または従装置は直ぐにSDA線へ8ビットのデータを送信します。そして受信する装置はデータに対して応答します。主装置よって再送開始条件と停止条件が発行される前に単一方向で複数バイトを転送することができます。転送は主装置が停止条件を発行する時に終了されます。停止条件はSCLがHighの間のSDAでのLowからHighへの遷移によって定義されます。

いくつかの他の機能が実行されてしまうまで、従装置がやって来るデータを処理することができない場合、主装置に待ち状態を強制するためにSCLをLowに保持することができます。



SDA線上のデータの変更は**図2**.で示されるようにSCLのLow区間の間でだけ許されます。これは開始条件と停止条件の定義の直接的な結果です。もっと詳細な説明とタイミング仕様は[1]で得られます(訳注:原書にて参照先なし)。



8ビット **AV**P® マイクロ コントローラ

応用記述

本書は一般の方々の便宜のため有志により作成されたもので、 Atmel社とは無関係であることを 御承知ください。しおりのはじめ にでの内容にご注意ください。

Rev. 0951B-05/02, 0951BJ3-04/21





# 接続

両TWI線(SDAとSCL)は従ってオープントレインまたはオープンコレクタ出力の双方向でなければなりません。各線はプルアップ抵抗経由で供給電圧へ接続されなければなりません。そして線を駆動する接続された装置が何もない時に線はHigh(論理1)で、1つ以上が線をLowに駆動する場合に論理0です。




図3.はTWIバスへAVRマイクロ コントローラを接続する方法を示します。Rpの値はVCCとバス容量に依存します(代表的には4.7k $\Omega$ )。SDAが INT0に接続されるため、開始条件が検知される時にSDAの下降端が割り込みを起します。

# 実装

この応用記述で提供されるTWI従装置の実装は2つの主な部分に分けられます。これれはリセット直後に実行される特別な初期化手順と割り込み処理ルーチンです。流れ図が図4.と図5.で示されます。

"TWI\_init"初期化ルーチン(図4.)はポートDと外部割り込み0の必要な初期化を実行します。プログラムコード内で示されるポート初期化は、DDRDとPORTDの両レジスタがリセット後に0なので現実的に無効なことに注意してください。けれどもポートDの他のピンが初期化を必要とするなら、それはここで行うことができます。


初期化が終わると、ルーチンは初回開始条件待機の専念繰り返しへ移行します。これはバスが(動きがなく)開放でない場合に必ずしも開始条件を示さないSDAのHighからLowへの遷移のために行われます。従って、SDAとSCLの両方が監視されます。


開始条件が検出されると、最初の転送を処理して割り込みを許可する(INTO)割り込み処理ルーチンを呼び出します。

割り込み処理ルーチン(流れ図は図5.で示されます)は2つのルーチン、"TWI\_wakeup"と"TWI\_skip"の組み合わせです。ルーチンの結合はコート・量低下を果たします。

"TWI\_wakeup"は開始条件(INT0のエッシ・割り込み)を検知して、TWIハス上でのデータ転送を処理します。このルーチンには使用者が自身のコート・を追加することができる2つの重要な位置があります。1つの部分は来るデータを処理し、他は出て行くデータを処理します。プログラムコート・に於いて、これらの部分は"ここに使用者コート・を挿入してください。"で注釈されます。受信したデータまたは送信すべきデータは"TWIdata"レシ、スタに配置されなければなりません。

"TWI\_skip"はTWIバス上のデータ転送がこの装置をアドレス指定していない状況を処理します。バスが開放でない場合に<mark>開始条件</mark>(または<mark>停止条件</mark>)に関してSDAとSCLが監視されなければならないことを思い出してください。この実装に於いて8 SCLクロック、換言すると1 バイトを計数するのにタイマ/カウンタ0が使われます。タイマ/カウンタ0溢れ割り込みを使うことにより、1バイトが転送される間の処理時間が開放されます。タイマ/カウンタ溢れが起きると、"TWI\_skip"が呼び出され、新しい条件検査が行われます。





# 性能表

	項目	值
	コート・量(語)	160
	実行周期数	N/A
	使用レジスタ	下位レジスタ=0、上位レジスタ=5、全体レジスタ変数=5
使	5用周辺機能	2つの入出力ピン、タイマ/カウンタ0
传	<b>吏用割り込み</b>	タイマ/カウンタ0溢れ割り込み、外部割り込み0

# 使用レジスタ

本実装に於いて、"temp","etemp","T Wldata","TWladr","TWlstat"の5つのレシ、スタだけが使われます。両一時レジスタは割り込み使用者コートの内部で自由に使えます。

レシ、スタ	説明
R16 - "temp"	内部一時レジズタ
R17 - "etemp"	内部一時レジスタ
R18 - "TWIdata"	現在の送信または受信の値。割り込み使用者コート・内側でのみ有効。
R19 – "TWIadr"	現在のTWIアドレスと方向ビット。他の目的に使わないでください。
R20 - "TWIstat"	SREG退避用。





# 心得と警告

初期化が行われる前にバスが開放(非活動)なことを応用が保証するなら、提供されたTWIルーチンは量を減らすことができます。例としてこれはTWIバスをアクセスする前に電源投入後概ね20ms、全ての主装置を待たせることによって行うことができます。これはSCLとSDAの両方を採取するのと同時に最初の開始条件を待つ必要をなくし、開放されたバスを保証します。そして初期化は割り込み許可だけから成ります。この手順は12命令を減少します。

別の量削減方法は割り込み処理ルーチンをポーリングルーチンに置き換えることによって可能です。けれどもこれは他の勤めに対する処理時間の減少のために推奨されません。

データの出入りの処理は時間が重要です。データの出入りを処理するコード部分が時間を費やしすぎる場合、使用者は待ち状態を挿入すべきです(推奨量についてはプログラムコードを参照)。標準速TWI動作についてはクリスタル周波数を上げることも可能です。

待ち状態挿入手順は次のとおりです。

- 1. 待ち状態を始めるために使用者コートの直前でSCL線をLowに強制してください。
- 2. 使用者コードを行ってください。
- 3. SCL線を開放することによって使用者コードを終了してください。

SBI DDRD、DDD4 ; 待ち状態を始めるためにSCLをLowに強制。

CBI DDRD, DDD4 ; 待ち状態を取り去るためにSCLを開放。

# 結び

この応用記述は多目的TWI周辺装置としてのAT90S1200実装方法を示します。標準動作TWI転送(100kHz)は3MHzまたはより速いクリスタル発振子またはセラミック振動子を使うことによって支援され、一方高速動作(400kHz)は16MHzクリスタル発振子に対してだけ支援されます。 バスの動きを検知するための割り込み使用は、装置がアクセスされない時に処理資源を開放します。



### 本社

#### Atmel Corporation

2325 Orchard Parkway San Jose, CA 95131, USA TEL 1(408) 441-0311 FAX 1(408) 487-2600

## 国外営業拠点

#### Atmel Asia

Unit 1-5 & 16, 19/F BEA Tower, Millennium City 5 418 Kwun Tong Road Kwun Tong, Kowloon Hong Kong TEL (852) 2245-6100 FAX (852) 2722-1369

### Atmel Europe

Le Krebs
8, Rue Jean-Pierre Timbaud
BP 309
78054 Saint-Quentin-en-Yvelines
Cedex
France
TEL (33) 1-30-60-70-00
FAX (33) 1-30-60-71-11

#### Atmel Japan

104-0033 東京都中央区 新川1-24-8 東熱新川ビル 9F アトメル ジャパン株式会社 TEL (81) 03-3523-3551 FAX (81) 03-3523-7581

## 製造拠点

#### Memory

2325 Orchard Parkway San Jose, CA 95131, USA TEL 1(408) 441-0311 FAX 1(408) 436-4314

#### Microcontrollers

La Chantrerie

2325 Orchard Parkway San Jose, CA 95131, USA TEL 1(408) 441-0311 FAX 1(408) 436-4314

BP 70602 44306 Nantes Cedex 3 France TEL (33) 2-40-18-18-18 FAX (33) 2-40-18-19-60

#### ASIC/ASSP/Smart Cards

Zone Industrielle 13106 Rousset Cedex France TEL (33) 4-42-53-60-00 FAX (33) 4-42-53-60-01

1150 East Cheyenne Mtn. Blvd. Colorado Springs, CO 80906, USA TEL 1(719) 576–3300 FAX 1(719) 540–1759

Scottish Enterprise Technology Park Maxwell Building East Kilbride G75 0QR Scotland TEL (44) 1355–803–000

FAX (44) 1355-242-743

#### RF/Automotive

Theresienstrasse 2 Postfach 3535 74025 Heilbronn Germany TEL (49) 71-31-67-0 FAX (49) 71-31-67-2340

1150 East Cheyenne Mtn. Blvd. Colorado Springs, CO 80906, USA TEL 1(719) 576–3300 FAX 1(719) 540–1759

#### **Biometrics**

BP 123 38521 Saint-Egreve Cedex France TEL (33) 4-76-58-47-50 FAX (33) 4-76-58-47-60

Avenue de Rochepleine

### 文献請求

www.atmel.com/literature

#### © Atmel Corporation 2002.

Atmel製品は、ウェブサイトとにあるAtmelの定義、条件による標準保証で明示された内容以外の保証はありません。本製品は改良のため予告なく変更される場合があります。いかなる場合も、特許や知的技術のライセンスを与えるものではありません。Atmel製品は、生命維持装置の重要部品などのような使用を認めておりません。

本書中の<sup>®</sup>、™はAtmelの登録商標、商標です。 本書中の製品名などは、一般的に商標です。

## © HERO 2021.

本応用記述はAtmelのAVR302応用記述(doc0951.pdf Rev.0951B-05/02)の翻訳日本語版です。日本語では不自然となる重複する 形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている部分もあります。必要に応じて一部 加筆されています。頁割の変更により、原本より頁数が少なくなっています。

必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。