

AVR128DB28/32/48/64

AVR® DB系統


序説

AVR[®] DBマイクロコントローラ系統のAVR128DB28/32/48/64マイクロコントローラは24MHzまでのクロック速度で動くハードウェア乗 算器を持つAVR[®] CPUを使います。これらは128Kバイトのフラッシュメモリ、16KバイトのSRAM、512バイトのEEPROMを備え てます。このマイクロコントローラは28、32、48、64ピン外囲器が利用可能です。AVR[®] DB系統は事象システム、正確なアナログ 部分系、進化したデジタル周辺機能を含む柔軟で低電力な基本設計を持つMicrochipの最新技術を使います。


AVR[®] DB系概要

下図はピン数変種とメモリ量で並べてAVR® DBデバイスを示します。

- ・これらのデバイスが完全なピンと機能の互換のため、垂直方向移植はコード変更なしで可能です。
- ・左への水平方向移植はピン数、従って利用可能な機能を減らします。



AVR® DB系のデバイスの名前は次のように復号されます。



(訳注)・本書はAVR128DB28/32/48/64シリコン障害とデータシート説明(DS80000915D)の内容を含みます。

・原書に対して断りなく最新情報に更新している場合があります。

本書は一般の方々の便宜のため有志により作成されたもので、Microchip社とは無関係であることを御承知ください。しおりの[はじめに]での内容にご注意ください。

メモリ概要

下表は系統全体のメモリ概要を示しますが、この先の文書はAVR128DB28/32/48/64だけを記述します。

表1. メモリ概要

、モリ形式	AVR32DB28/32/48	AVR64DB28/32/48/64	AVR128DB28/32/48/64
フラッシュ メモリ	32Kハイト	64Kハ イト	128Kハイト
SRAM	4Kハ [*] イト	8Kハ [*] イト	16Kハ イト
EEPROM		512ハ・イト	
使用者列		32 가 イト	

周辺機能概要

下表はAVR DB系統全体の周辺機能概要を示しますが、この先の文書はAVR128DB28/32/48/64だけを記述します。

表2. 周辺機能概要								
機能項目	AVR128DB28 AVR64DB28 AVR32DB28	AVR128DB32 AVR64DB32 AVR32DB32	AVR128DB48 AVR64DB48 AVR32DB48	AVR128DB64 AVR64DB64				
	28	32	48	64				
最大動作周波数 (MHz)		2	24					
16ビット タイマ/カウンタA型 (TCA)		-	1	2	2			
16ビット タイマ/カウンタB型 (TCB)		:	3	4	5			
12ビット タイマ/カウンタD型 (TCD)				1				
実時間計数器 (RTC)			· · · · · · · · · · · · · · · · · · ·	1				
USART		:	3	5 6				
SPI			2	2				
TWI (I ² C)	(注1)	1		2				
12ビット差動ADC (チャネル数)		1 (9)	1 (13) 1 (18) 1 (22)					
10ビットDAC(出力数)		1 (1)						
アナログ比較器 (AC)		$\begin{array}{c c} 3 \\ \hline 1 \\ 2 \\ 3 \\ \end{array}$						
0交差検出器 (ZCD)		1 2						
周辺機能接触制御器 (PTC) (自己容量/相互容量チャ	ネル数)	-						
演算增幅器 (OPAMP)			2		3			
注文論理回路(LUT数)		4	4 6					
ウォッチト`ック` タイマ (WDT)		1						
事象システムチャネル数			3		10			
汎用入出力 (GPIO) (入力数/出力数)	(注2)	22/21	26/25	41/40	55/54			
т°−Ъ		PA7~0 PC3~0 PD7~1 PF6,1,0	PA7~0 PC3~0 PD7~1 PF6~0	PA7~0 PB5~0 PC7~0 PD7~0 PE3~0 PF6~0	PA7~0 PB7~0 PC7~0 PD7~0 PE7~0 PF6~0 PG7~0			
外部割り込み		22	26	41	55			
CRC走査 (CRCSCAN)				1				
統一プログラム/デバッグ インターフェース (UPDI)	ラム/デベッグインターフェース (UPDI) 1							

注1: TWI/I²Cは主装置と従装置を異なるピンで同時に動かすことができます。

<u>注2</u>: PF6/RESETピンは入力専用です。

特徴

- AVR® CPU
 - 単一周期I/Oレジスタ アクセス
 - 2段階の割り込み制御器
 - 2周期ハートウェア乗算器
 - 供給電圧範囲:1.8~5.5V
- ・メモリ
 - 実装自己書き換え可能な128Kバイト(64K語)のフラッシュメモリ
 - 512バイトのEEPROM
 - 16KバイトのSRAM
 - チップ消去間もデータを保持してデバイスが施錠中でも書くことができる不揮発性メモリ内の32バイトの使用者列
 - 書き込み/消去耐久性
 - ・ フラッシュ メモリ 1,000回
 - EEPROM 100,000回
 - データ保持力:55℃で40年
- ・システム
 - 電源ONリセット(POR)回路
 - 使用者設定可能な基準を持つ低電圧検出器(BOD)
 - BOD基準越えで設定可能な基準での割り込みを持つ電圧水準監視部(VLM)
 - クロック障害検出
 - クロック任意選択
 - ・24MHzまで選択可能な周波数を持つ高精度内部発振器(OSCHF)
 - 内部発振器精度を改善する自動調整
 - ・タイマ/カウンタD型の高周波数動作のための48MHzまでの内部PLL (PLL)
 - ・超低電力(ULP)内部32.768kHz発振器(OSC32K)
 - ・外部32.768kHzクリスタル用発振器 (XOSC32K)
 - ・外部クロック入力
 - ・クロック障害検出を持つ外部高周波数クリスタル用発振器(XOSCHF)
 - 単一ピンの統一プログラム/デバッグ インターフェース (UPDI)
 - 3つの休止動作形態
 - ・即時起き上がりのために全ての周辺機能が走行しているアイドル
 - ・選んだ周辺機能の構成設定可能な動作を持つスタンバイ
 - ・完全なデータ保持力を持つパワーダウン
- ・周辺機能
 - PWMと波形生成用に3つの比較チャネルを持つ最大2つの16ビットタイマ/カウンタA型 (TCA)
 - 捕獲と信号測定用に捕獲入力を持つ最大5つの16ビットタイマ/カウンタB型(TCB)
 - 電力制御に最適化された1つの12ビットPWMタイマ/カウンタD型(TCD)
 - 外部クリスタルまたは内部発振器で走行することができる1つの16ビット実時間計数器 (RTC)
 - 最大6つのUSART
 - ・任意選択動作形態: RS-485、LIN従装置、主装置SPI、IrDA
 - ・分数ボーレート生成器、自動ボーレート、フレーム開始検出
 - 主装置/従装置動作形態を持つ2つの直列周辺インターフェース(SPI)
 - 2重アドレス一致を持つ最大2つの2線インターフェース (TWI)
 - ・独立した主装置と従装置の動作(2元動作)
 - Philips I²C互換
 - ・標準動作(Sm, 100kHz)
 - ・高速動作(Fm, 400kHz)
 - ・高速動作プラス (Fm+, 1MHz) (注: Fm+は2.7V以上の供給電圧(VDD)に対してだけ支援されます。)
 - CPUから独立して予測可能な周辺機能相互合図用の事象システム
 - 最大6つの設定可能な参照表(LUT)を持つ構成設定可能な注文論理回路(CCL)
 - 12ビット、130kspsの1つの差動A/D変換器 (ADC)
 - 窓比較機能を持つ3つのアナログ比較器 (AC)
 - 1つの10ビットD/A変換器 (DAC)
 - 最大3つの0交差検出器 (ZCD)
 - 各々が外部部品なしで多くの有用な構成設定を許す内部梯子型抵抗を持つ最大3つの演算増幅器を持つアナログ信号調節 (OPAMP)周辺機能

- 複数の内部基準電圧
 - 1.024V
 - 2.048V
 - 2.500V
 - 4.096V
 - ・外部電圧参照基準 (VREFA)
 - ・供給電圧 (VDD)
- 自動化された巡回冗長検査(CRC)フラッシュプログラム メモリ走査
- 窓動作を持つウォッチドッグ タイマ (WDT)と独立したチップ 上発振器
- 全ての汎用ピンでの外部割り込み
- ・I/Oと外囲器
 - ポートC入出力での複数電圧入出力(MVIO)
 - 選択可能な入力電圧閾値
 - 最大で55/54本の設定可能なI/O線
 - 28ピンのSPDIP、28リードのSSOP、28リードのSOIC
 - 32パッドのVQFN 5×5mmと32リードのTQFP 7×7mm
 - 48ハット・のVQFN 5×5mmと48リート・のTQFP 7×7mm
 - 64パッドのVQFN 9×9mmと64リードのTQFP 10×10mm
- ・温度範囲
- 工業 : -40~85℃
- 拡張:-40~125℃

	序説	••••••1
	AVR [®]	[®] DB系概要 •••••••1
		川概要 ・・・・・・・・・・・・・・・・・・・・・・・・2
		周辺機能概要・・・・・・・・・・・・・・・・・・・2
	特徴	
1.	構成	3 X ····· 8
2.	ピン酢	
۷.	2.1.	28E [°] /SPDIP·28J- [*] SSOP/SOIC ······9
	2.2.	32 /\°yk [*] VQFN•32 ¹ / ₂ ⁴ /
	2.3.	48/\°yh`VQFN•48IJ-h`TQFP ····· 10
	2.4.	64/\°yh`VQFN•64'J=h`TQFP •••••••10
3.	λ .Η	カタ重化レ考察
υ.	<u>ЛШ</u> 31	カ多重化と考察 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
4	0.1. n_L*	
4.	4.1.	- 般的な指針
	4.1. 4.2.	- 版的な指針 13 電源用接続・・・・・・・・・・・・・・・・・・・・・・13
	4.2. 4.3.	<u>电源用</u> 接続·······13 RESET用接続······14
	4.3. 4.4.	UPDI7 [°] ロケ [*] ラミンケ [*] 用接続 ·······14
	4.5.	外部クリスタル発振子接続・・・・・・・・・・・・・・・・15
	4.6.	外部其進雷圧接続
5.	電源	外部基準電圧接続・・・・・・・・・・・・ 16 ・・・・・・・・・・・・・・・・・・・・・・・・
J.	电//示	電力区域 ······ 17
	5.2.	電圧調整哭
	5.3.	電圧調整器 ······17 電源投入 ······17
6.	規定	18
0.	6.1.	数字表記法 ······18
	6.2.	秋子 次記 (2) 18 18 18 18 18 18 18 18 18 18 18 18 18
	6.3.	周波数と時間
	6.4.	周波数と時間 18 レジスタとビット 19
	6.5.	ADCパ ^ラ メータ定義・・・・・・・・・・・・・・・・・・・・・・・・20
7.		[®] CPU
	7.1.	特徵 · · · · · · · · · · · · · · · · · · ·
	7.2.	概要 •••••• 21
	7.3.	基本構成 ••••••• 21
	7.4.	機能的な説明 ······ 22
	7.5.	レジスタ要約 ・・・・・・・・・・・・・・・・・・25
	7.6.	レジスタ説明 ・・・・・・・・・・・・・・・・・・・・・26
8.	メモリ	レシスダ要約 レジスタ説明 26 28 概要・28 メモリ配置 28
	8.1.	概要 •••••• 28
	8.2.	メモリ配置 ······28
	8.3.	実装書き換え可能なフラッシュ プログラム メモリ・・・・ 28
	8.4.	SRAM データ メモリ ····· 28
	8.5.	EEPROMデータ メモリ 29
	8.6.	SIGROW - 識票列 29 USERROW - 使用者列 32
	8.7.	USERROW - 使用者列 ······ 32
	8.8.	FUSE - 構成設定と使用者のヒュース [*] ······ 32
	8.9.	LOCK - メモリ領域アクセス保護 ・・・・・・ 38
-	8.10.	LOCK - メモリ領域アクセス保護 ····································
9.	GPR	- 汎用レジスタ・・・・・・・・・・・・・・・・・・・・・・・ 41
	9.1.	レジスタ要約 ····································
	9.2.	レン A X 記 ·································
10.	周辺	機能と基本構造 ・・・・・・・・・・・・・・・・・・ 44 周辺機能アドレス配置 ・・・・・・・・・・・・・・・・・・・・・44
	10.1.	周辺磯能アトレス配置 ・・・・・・・・・・・・・・・・・44 周辺磯能アトレス配置
		割り込み、79配置 ・・・・・・・・・・・・・・・・ 45
4.4	10.3.	
11.	NVM	CTRL - 不揮発性メモリ制御器・・・・・・ 48

	11.1.	特徴 ・・・・・・・・・・・・・・・・・・・・・・ 48
	11.2.	概要 •••••••••••••••••••••••
	11.3.	機能的な説明・・・・・・・・・・・・・・・・・・・ 48
	11.4.	レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・54
	11.5.	レジスタ要約 ······ 54 レジスタ調明 ····· 55
12.		TRL - クロック制御器 ・・・・・・・・・・・59
12.		HRL - 7477市川山山谷
	12.1.	特徴 ····································
	12.2.	概要
	12.3.	機能的な説明 ・・・・・ 60
	12.4.	レジスタ要約 ······ 65 レジスタ説明 ····· 66
	12.5.	レシスタ記明 ・・・・・・・・・・・・・・・・・・・・・・・66
13.	SLPC	TRL - 休止制御器 ······ 73
	13.1.	特徴
	13.2.	概要 •••••• 73
	13.3.	機能的な説明 ······ 73
	13.4.	レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・・・76
	13.5.	レジスタ説明 ····································
14.	RSTC	TRL - リセット制御器 ・・・・・・・・・・ 78
• • •	14.1.	特徴
	14.2.	概要 •••••• 78
	14.3.	機 機能的な説明 ····································
	14.4.	レジスタ要約 ····································
	14.5.	レジスタ説明 ······ 82
15.	CPUI	
15.		
	15.1. 15.2.	特徴 ····· 83 概要 ···· 83
	15.2. 15.3.	概要 機能的な説明 ····· 83
	15.3. 15.4.	機能的な説明 レジスタ要約 87
	10.4.	
	155	
10	15.5.	レジスタ説明 ······ 88
16.	EVSY	レジスタ説明 ・・・・・ 88 S - 事象システム ・・・・・ 90
16.	EVSY 16.1.	レジスタ説明 ・・・・・・・・・・・・・・・・・・ 88 S - 事象システム ・・・・・・・・・・・・・・・・・・・・・・ 90 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・90
16.	EVSY 16.1. 16.2.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90
16.	EVSY 16.1. 16.2. 16.3.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91
16.	EVSY 16.1. 16.2. 16.3. 16.4.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95
	EVSY 16.1. 16.2. 16.3. 16.4. 16.5.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96
16. 17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96
	EVSY 16.1. 16.2. 16.3. 16.4. 16.5.	レジスタ説明 S - 事象システム 特徴 概要 少、スタ要約 レジスタ要約 レジスタ要約 レジスタ説明 の 新しジスタ要約 ロック の の の の の の の の の の の の の
	EVSY 16.1. 16.2. 16.3. 16.4. 16.5.	レジスタ説明 S - 事象システム 特徴 概要 少、スタ要約 レジスタ要約 レジスタ要約 レジスタ説明 の 新しジスタ要約 ロック の の の の の の の の の の の の の
	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96 MUX - ホート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102
	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96 MUX - ホート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96 MUX - ホート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホート多重化器 100 概要 100 レジスタ要約 102 ートシスタ要約 102 ボスタ要約 102 ボスタ要約 102 マート/Oピン構成設定 106 特徴 106 概要 106 概要 106
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホート多重化器 100 概要 100 レジスタ要約 102 - I/Oピン構成設定 106 特徴 106 概要 106 機能的な説明 107
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2.	レジスタ説明 88 IS - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96 MUX - ホ°-ト多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/OE°ン構成設定 106 機能的な説明 107 レジスタ要約 - PORTx 111
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3.	レジスタ説明 88 IS - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホ°-ト多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/OE°ン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 111
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4.	レジスタ説明 88 IS - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホ°-ト多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/OE°ン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 111
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5.	レジスタ説明 88 IS - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホ°-ト多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/OE°ン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 111
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/Oピン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 112 レジスタ要約 - VPORT× 112 レジスタ要約 - VPORT× 120 - 複数電圧入出力 122
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/Oピン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 112 レジスタ要約 - VPORT× 112 レジスタ要約 - VPORT× 120 - 複数電圧入出力 122
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO 19.1.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/Oピン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 112 レジスタ要約 - VPORT× 112 レジスタ要約 - VPORT× 120 - 複数電圧入出力 122
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO 19.1. 19.2.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホ°ート多重化器 100 概要 100 レジスタ説明 101 レジスタ説明 102 - I/OE°ン構成設定 106 特徴 106 概要 107 レジスタ要約 - PORTx 111 レジスタ説明 - PORTx 111 レジスタ説明 - PORTx 112 レジスタ説明 - VPORTx 112 レジスタ説明 - VPORTx 122 特徴 122 特徴 122 機要 122 機能的な説明 122 機能的な説明 122
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO 19.1. 19.2. 19.3.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホ°ート多重化器 100 概要 100 レジスタ説明 101 レジスタ説明 102 - I/OE°ン構成設定 106 特徴 106 概要 107 レジスタ要約 - PORTx 111 レジスタ説明 - PORTx 111 レジスタ説明 - PORTx 112 レジスタ説明 - VPORTx 112 レジスタ説明 - VPORTx 122 特徴 122 特徴 122 機要 122 機能的な説明 122 機能的な説明 122
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO 19.1. 19.2. 19.3. 19.4.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホ°ート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/OE°ン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 112 レジスタ要約 - VPORT× 112 レジスタ要約 - VPORT× 122 特徴 122 特徴 122 機要 122 特徴 123 レジスタ要約 125 レジスタ要約 125 レジスタ要約 125
17. 18. 19.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO 19.1. 19.2. 19.3. 19.4. 19.5.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96 MUX - ホ°ート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/OE°ン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 112 レジスタ要約 - VPORT× 112 レジスタ要約 - VPORT× 122 特徴 122 特徴 122 機要 122 特徴 123 レジスタ要約 125 レジスタ要約 125 レジスタ要約 125
17.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO 19.1. 19.2. 19.3. 19.4. 19.5. BOD	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96 MUX - ホ°ート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/OE°ン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 112 レジスタ要約 - VPORT× 112 レジスタ要約 - VPORT× 122 特徴 122 特徴 122 機要 122 特徴 123 レジスタ要約 125 レジスタ要約 125 レジスタ要約 125
17. 18. 19.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO 19.1. 19.2. 19.3. 19.4. 19.5. BOD 20.1.	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ説明 96 MUX - ホ°ート多重化器 100 概要 100 レジスタ要約 101 レジスタ要約 102 - I/OE°ン構成設定 106 特徴 106 概要 106 機能的な説明 107 レジスタ要約 - PORT× 111 レジスタ要約 - PORT× 112 レジスタ要約 - VPORT× 112 レジスタ要約 - VPORT× 122 特徴 122 特徴 122 機要 122 特徴 123 レジスタ要約 125 レジスタ要約 125 レジスタ要約 125
17. 18. 19.	EVSY 16.1. 16.2. 16.3. 16.4. 16.5. PORT 17.1. 17.2. 17.3. PORT 18.1. 18.2. 18.3. 18.4. 18.5. 18.6. 18.7. MVIO 19.1. 19.2. 19.3. 19.4. 19.5. BOD	レジスタ説明 88 S - 事象システム 90 特徴 90 概要 90 機能的な説明 91 レジスタ要約 95 レジスタ要約 96 MUX - ホ°ート多重化器 100 概要 100 レジスタ説明 101 レジスタ説明 102 - I/OE°ン構成設定 106 特徴 106 概要 107 レジスタ要約 - PORTx 111 レジスタ説明 - PORTx 111 レジスタ説明 - PORTx 112 レジスタ説明 - VPORTx 112 レジスタ説明 - VPORTx 122 特徴 122 特徴 122 機要 122 機能的な説明 122 機能的な説明 122

AVR128DB28/32/48/64


204 レジスタ亜約	
20.4. レンス/夏川 20.5 しいてね道田 130	
20.4. レジスタ要約 129 20.5. レジスタ説明 130 21. VREF - 基準電圧 133	
21. VREF - 基準電圧 · · · · · · · · · · · · · · · · · · ·	
21.1. 特徴 133	
21.2. 概要 ······ 133	
21.3 . 機能的な説明 ······ 133	
21.4. レジスタ要約 134 21.5. レジスタ説明 135	
22 . WDT – ウォッチトック タイマ ····· 137	
22.1 . 特徴 ···································	
22.2. 概要 ····· 137	
22.3 . 機能的な説明 ・・・・・・・・・・・・・・・・・・・・・・・137	
22.4. レジスタ要約・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・140	
22.5. レジスタ説明 ・・・・・・・・・・・・・・・・・・・・・・・141	
23 . TCA - 16ビット タイマ/カウンタA型 ・・・・・ 142	
23.1. 特徴 ···································	
23.2 概要 · · · · · · · · · · · · · · · · · ·	
23.3. 機能的な説明 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・144	
23.4. レジスタ要約 - 標準動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
23.5. レジスタ説明 - 標準動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
23.6. レジスタ要約 - 分割動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
23.7. レジスタ説明 - 分割動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
24. TCB - 16ビット タイマ/カウンタB型・・・・・・・・・ 168	
24.1. 特徴 168	
24.2. 概要 ······ 168	
24.3 . 機能的な説明 ·······169	
24.4. レジスタ要約 ······ 174	
24.5. レジスタ説明 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
25. TCD - 12ビット タイマ/カウンタD型・・・・・・・・ 180	
25.1. 特徴 ···································	
25.1 . 符徵 25.2 . 概要 ······ 180	
25.3 . 機能的な説明 ······ 181	
25.4. レジスタ要約 ······ 196	
25.5. レジスタ説明 ······ 197	
26. RTC - 実時間計数器 ······ 207	
26.1. 特徵 207	
20.1 . 将做 207 26.2 . 概要 207	
26.3 . クロック ····· 207	
20.4. 1000 (成化的な読み) 200	
26.4. RTCの機能的な説明 208 26.5. PITの機能的な説明 208 26.6. クリスタル誤差修正 209 26.7. 事象 209 26.8. 割り込み 210 26.9. 休止形態動作 210 26.10. 同期 210 26.11. デバッグ操作 210 26.12. レジスタ要約 211 26.13. レジスタ説明 212	
20.0. 77、77、77、77、20.5	
20.7. 事家 20.7 26.8 割し込み 210	
26.0 休止形能動作	
26.10 同期	
20.10. 同 <u>病</u> 210 26.11 デバック操作 ····································	
26.12 以 24 英語 210 211	
26.13 レジス々道田	
27. USART - 万能同期非同期送受信器 · · · · · 218	
27. USART - 刀能问题非问题达受信品·····218 27.1 . 特徵······218	
27.1 . 特徵 ······ 218 27.2 . 概要 ······ 218	
27.2 . 概要 27.3 . 機能的な説明 ······ 219	
27.3. 機能的な説明 219 27.4. レジスタ要約 ······ 228	
27.4. レジスタ要約 ····································	
28. SPI - 直列周辺インターフェース・・・・・・・・・・・・・・・・・・238	
20. 5ビー 国外1月辺1ノダーノエーム・・・・・238	
28.1 . 特徴 ···································	
28.2. 概要	
28.3. 機能的な説明 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・239 28.4. レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・245	
28.4. レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・ 245	

	28.5.	レジスタ説明 ······ 246
29.	TWI –	2線インターフェース 250 特徴 250
	29.1.	特徴
	29.2.	概要 •••••• 250
	29.3.	機能的な説明 ······ 251
	29.4.	レジスタ要約 ····································
	29.5.	レシズタ説明 ······ 260
30.	CRCS	SCAN - 巡回冗長検査メモリ走査 ・・・・ 270
	30.1.	特徴 ····· 270 概要 ····· 270
	30.2.	概要 •••••• 270
	30.3.	機能的な説明 270 レジスタ要約 273 レジスタ説明 274
	30.4.	レジスタ要約 ・・・・・・・・・・・・・・・・・273
	30.5.	
31.	CCL -	- 構成設定可能な注文論理回路・・・276
	31.1.	特徴 ······ 276 概要 ····· 276
	31.2.	概要 ••••• 276
	31.3.	機能的な説明 ************************************
	31.4.	機能的な説明 277 レジスタ要約 282 レジスタ説明 283
	31.5.	レジスタ記明
32.		アナログ比較器・・・・・・・・・・・ 287 特徴・・・・・・287
	32.1.	
	32.2. 32.3.	概要 ····· 287 機能的な説明 ···· 288
	32.3. 32.4.	後能的な説明 レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	32.5.	レジスタ説明 ····································
33.	ADC	- A/D変換器 ······ 294
00.	33.1.	特徴
	33.2.	概要 ······ 294
	33.3.	機能的な説明
	33.4.	レジスタ要約
	33.5.	レジスタ要約 ····································
34.	DAC	- D/A変換器 ······ 311
	34.1.	特徴 ····· 311
	34.2.	概要
	34.3.	機能的な説明 ······ 311
	34.4.	レジスタ要約 ······ 313
	34.5.	レジスタ説明 314
35.		AP - アナログ信号調整 ・・・・・・・・・・ 315
	35.1.	特徴 ····································
	35.2.	概要 ····· 315 機能的な説明 ····· 316
	35.3.	機能的な説明 いたまた 316
	35.4. 35.5.	しジスタ要約 323 レジスタ説明 324
26	35.5. ZCD -	- 0交差検出器 ······ 328
30.	36.1.	- U父左快山岙 328 特徴
	36.1. 36.2.	特徴 ····································
	36.3.	機機能的な説明328
	36.4.	
	36.5.	レジスタ要約 ····································
37		- 統一フ [°] ロケ [*] ラム/デバック [*] インターフェース・335
07.	37.1.	特徴 335
	37.2.	特徴 ······ 335 概要 ····· 335
	27.2	<u>地台に広力ナ≳=台口日</u> 997
	37.4.	レジスタ要約 ······ 349
	37.5.	レシ[·]スタ説明 ······· 350
38.	命令-	機能的な説明 レジスタ要約 レジスタ説明・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
39.	電気的	的特性 ······ 355
	39.1.	お断り・・・・・・・・・・・・・・・・・・・・・・・355

	39.2.	絶対最大定格 ····································
	39.3.	標準動作条件 ••••••••••••••••••••••••••••••••••••
	39.4.	供給電圧 ····································
	39.5.	消費電力 ····· 357
	39.6.	周辺機能消費電力 ······ 358
	39.7.	入出力ピン ······359
	39.8.	メモリ プログラミング仕様 ・・・・・ 360
	39.9.	温度仕様 ・・・・・ 360
	39.10.	CLKCTRL
	39.11.	RSTCTRL
	39.12.	VREF
	39.13.	USART
	39.14.	SPI
	39.10.	TWI
	39.10.	AC
	39.17.	ADC
	39 19	DAC
	39.20	OPAMP
	39.21.	ZCD
	39.22.	UPDI
40.	特性医	₹
	40.1.	
	40.2.	周辺機能消費電力 ····· 374
	40.3.	CLKCTRL 380
	40.4.	リセット制御器 ・・・・・・・・・・・・・・・・・・・・・ 380
	40.5.	入出力ピン・・・・・・・・・・・・・・・・・ 384
	40.6.	VREF
	40.7.	ADC
	40.8.	温度感知器
	40.9.	AC
		DAC
		ZCD
4.1		青報······408
		青秋 408 客図 410
42.	外囲者	
	42.1.	オンライン外囲器図 ······ 410 A 国際まー情報 410
	4Z.Z.	外囲 奋 衣 亦 悄 報 410
	42.3. 121	オリットの協協会 410 外囲器表示情報 410 28ビンSPDIP 412 28リート、SOIC 413 28リート、SSOP 414 32ハット、VQFN 415
	42.4.	281/ + SOID
	42.6	32/\vert voter 415
	42.7.	32パット VQFN 濡れ性側面 ······ 416
	42.8.	32 ¹ / ₂ + [*] TQFP
	42.9.	32IJ−ドTQFP 417 48∧°ッドVQFN 418
	42.10.	48パット VQFN 濡れ性側面 ・・・・・・・・・・ 419
	42.11.	48IJ−ト*TQFP 420 64ハ*ット*VQFN 421
	42.12.	64 אַ אָר VQFN 421
	42.13.	64ハット VQFN 濡れ性側面 ・・・・・・ 422
	42.14.	64' J- h [*] TQFP • • • • • • • • • • • • • • • • • • •
43.	障害的	64パット [*] VQFN 濡れ性側面・・・・・・・422 64リート [*] TQFP・・・・・・・・・・・・・・・・・・・・・・・423 青報・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
44.	データシ	/-ト改訂履歴 ······432
	44.1.	改訂A - 2020年8月 ····· 432
	44.2.	改訂B - 2023年1月 ······ 432 情報 ····· 435
Mic	rochip	情報 ····· 435
	Micro	chipウェブ サイト ••••••••••••••••••••••••••••••••••••
	製品変	変更通知サービス ・・・・・・・・・・・・・・・・・ 435
	お客様	美支援 ・・・・・・・・・・・・・・・・・・・・・・・・ 435
	製品調	載別システム・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・

Microchipデバイス コード保護機能 法的通知		
商標 • • • • • • • • • • • • • • • • • • •	•••••• 43	6
品質管理システム・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・		


1. 構成図




2. ピン配置

2.1. 28ピンSPDIP・28リート SSOP/SOIC






2.3. 48パッドVQFN・48リードTQFP



2.4. 64パッドVQFN・64リードTQFP



3. 入出力多重化と考察

3.1. 入出力多重化

VQFN64/ TQFP64	VQFN48/ TQFP48	VQFN32/ TQFP32	SPDIP28/ SOIC28/ SSOP28	ピン名 (<u>注</u> 1,2)	特殊	ADC0 (注5)	ACn	DACn	OPAMP	ZCDn	UARTn	SPIn	TWIn (注4)	тса0	TCA1	TCBn	TCD0	EVSYS	CCL- LUTn
62	44	30	22	PA0	XTALHF1 EXTCLK						0,TxD			WO0					0,IN0
63	45	31	23	PA1	XTALHF2						0,RxD			WO1					0,IN1
64	46	32	24	PA2	TWI FM+ TWI FM+						0,XCK 0,XDIR		0,SDA(MS) 0,SCL(MS)	WO2 WO3		0,WO 1,WO		EVOUTA	0,IN2
1 2	47 48	1 2	25 26	PA3 PA4	I WI FNI+						0,XDIR 0,TxD	0,MOSI	0,5CL(M5)	WO3 WO4		1,00	WOA		0,OUT
3	1	3	27	PA5							0,RxD	0,MISO		WO5			WOB		
4 5	2	4 5	28 1	PA6 PA7	CLKOUT		n,OUT			n,OUT	0,XCK 0,XDIR	0,SCK 0, SS					WOC WOD	EVOUTA	0,OUT
6	-	-	-	VDD	OLNOOT		11,001			11,001	0,110111	0,00					HOD	Lioom	
7	-	-	-	GND							9 T D			NVO0	NUCO				4 1010
<mark>8</mark> 9	4 5	-	-	PB0 PB1							3,TxD 3,RxD			WO0 WO1	WO0 WO1				4,IN0 4,IN1
10	6	-	-	PB2	TWI						3,XCK		1,SDA(MS)	WO2	WO2			EVOUTB	4,IN2
11 12	7 8	-	-	PB3 PB4	TWI						3,XDIR 3,TxD	1,MOSI	1,SCL(MS)	WO3 WO4	WO3 WO4	2,WO	WOA		4,OUT
12	9	-	-	PB5							3,RxD	1,MISO		WO4 WO5	WO4 WO5	3,WO	WOA		<u> </u>
14	-	-	-	PB6							3,XCK	1,SCK	1,SDA(S)				WOC		4,OUT
15 16	- 10	- 6	- 2	PB7 PC0							3,XDIR 1,TxD	1,SS 1,MOSI	1,SCL(S)	WO0		2,WO	WOD	EVOUTB	1,IN0
17	11	7	3	PC1							1,TXD 1,RxD	1,MISO		WO1		3,WO			1,IN0 1,IN1
18	12	8	4	PC2	TWI FM+						1,XCK	1,SCK	0,SDA(MS)	WO2				EVOUTC	1,IN2
19 20	13 14	9 10	5 6	PC3 VDDIO2	TWI FM+						1,XDIR	1, SS	0,SCL(MS)	WO3					1,OUT
20	15	-	-	GND															
22	16	-	-	PC4							1,TxD	1,MOSI		WO4	WO0				
23 24	17 18	-	-	PC5 PC6			n,OUT				1,RxD 1.XCK	1,MISO 1,SCK	0.SDA(S)	WO5	WO1 WO2				1,OUT
25	19	-	-	PC7			.,			n,OUT	1,XDIR	1,55	0,SCL(S)					EVOUTC	1,001
26	20	-	- 7	PD0		AIN0	n,AINN1		0 IND	0.7CIN				WO0					2,IN0
27 28	21 22	11 12	8	PD1 PD2		AIN1 AIN2	n,AINP0		0,INP 0,OUT	0,ZCIN				WO1 WO2				EVOUTD	2,IN1 2,IN2
29	23	13	9	PD3		AIN3	0,AINN0		0,INN					WO3					2,OUT
30	24	14	10	PD4		AIN4	1,AINP1 1,AINP2 2,AINP1		1,INP					WO4					
31	25	15	11	PD5		AIN5	1,AINN0		1,OUT					WO5					
32	26	16	12	PD6		AIN6	n,AINP3	OUT											2,OUT
33	27	17	13	PD7	VREFA	AIN7	0,AINN2 1,AINN2 2,AINN0/2		1,INN									EVOUTD	
34 35	28 29	18 19	14 15	AVDD GND															<u> </u>
36	30	-	-	PE0		AIN8	0,AINP1				4,TxD	0,MOSI		WO0					
37	31	-	-	PE1		AIN9	2,AINP2		2,INP		4,RxD	0,MISO		WO1					
38 39	32 33	-	-	PE2 PE3		AIN10 AIN11	0,AINP2		2,OUT 2,INN	1,ZCIN	4,XCK 4,XDIR	0,SCK 0, SS		WO2 WO3				EVOUTE	
40	-	-	-	PE4		AIN11 AIN12			2,11VIN	1,20IN	4,7DIK 4,7xD	0,00		WO3 WO4	WO0				
41	-	-	-	PE5		AIN13					4,RxD			WO5	WO1				
42 43	-	-	-	PE6 PE7		AIN14 AIN15				2,ZCIN	4,XCK 4,XDIR				WO2			EVOUTE	
44	34	20	16	PF0		AIN16				2,2011	2,TxD			WO0			WOA	2,0015	3,IN0
45	35	21	17	PF1	XTAL32K2						2,RxD		1.00 (1.00)	WO1			WOB	EVOLUTE	3,IN1
46 47	36 37	22 23	-	PF2 PF3	TWI FM+ TWI FM+	AIN18 AIN19					2,XCK 2,XDIR		1,SDA(MS) 1,SCL(MS)	WO2 WO3			WOC WOD	EVOUTF	3,IN2 3,OUT
48	38	24	-	PF4		AIN20					2,TxD		.,(WO4		0,WO			.,
49	39	25	-	PF5	DECET	AIN21					2,RxD			WO5		1,WO			
50 51	40 41	26 27	18 19	PF6(注6) UPDI	RESET UPDI														
52	-	-	-	PG0							5,TxD			WO0	WO0				5,IN0
53	-	-		PG1							5,RxD			WO1	WO1			EVOLITO	5,IN1
54 55	-	-	-	PG2 PG3							5,XCK 5,XDIR			WO2 WO3	WO2 WO3	4,WO		EVOUTG	5,IN2 5,OUT
56	42	28	20	VDD							-,								_,
57	43	29	21	GND DC4							5 T D	0.1(00)		WOA	WOA		WOA		
58 59	-	-	-	PG4 PG5							5,TxD 5,RxD	0,MOSI 0,MISO		WO4 WO5	WO4 WO5		WOA WOB		
60	-	-	-	PG6							5,XCK	0,SCK					WOC		5,OUT
61	-	-	-	PG7							5,XDIR	0, SS					WOD	EVOUTG	

注1: ピン名はポートの実体(A,B,C,~)となるxとピン番号のnを持つPxn形式です。信号の表記法はPORTx_PINnです。全てのピンを事象入力として使うことができます。

注2: 全てのピンは外部割り込みとして使うことができ、各ポートのPx2とPx6のピンは完全な非同期検出を持ちます。

注3:赤文字は代替ピン位置。代替位置選択については「PORTMUX - ポート多重器」章を参照してください。

注4~6は次頁へ

注4: TWIピンは主装置または従装置のピンとして使える場合にMS、従装置ピンとしてだけ使える場合にSと記されます。
 (訳補:既定ピンは代替1ピンでもあり、茶文字のピンは2元動作時の既定従装置ピンでもあります。詳細はここを参照)
 注5: AIN16~21(緑文字)は差動測定用ADC負入力として使うことができません。

注6: 入力専用

4. ハート・ウェアの指針

本章はAVR 8ビットマイクロコントローラを使って電気的な回路図を設計して再検討するための指針を含みます。ここで提示される情報は 最も一般的な話題の簡単な概要です。より詳細な情報は本章の該当箇所で一覧にされる応用記述で見つけることができます。 本章は以下の話題を網羅します。

- ・一般的な指針
- ・電源用接続
- ・ RESET 用接続
- ・UPDI (統一プログラム/デバッグ インターフェース)用接続
- ・外部クリスタル発振子接続
- VREF(外部基準電圧)接続

4.1. 一般的な指針

未使用ピンはそれら各々に半田付けペッドに半田付けされなければなりません。半田付けペッドは回路に接続されてはなりません。 ポート ピンはリセット後にそれらの既定状態です。消費電力を減らすには「PORT - I/Oピン構成設定」章の推奨に従ってください。 全ての値は代表値で、回路設定に対する開始点としてだけ扱います。

更なる情報については以下の応用記述を参照してください。

- ・AVR040 電磁適合性(EMC)設計の考察
- AVR042 ハート・ウェア設計の考察

4.1.1. 中央パッド付き外囲器に対する特別な考慮

平板外囲器はしばしば裏に配置された露出パット'を備え、しばしば中央パット'または放熱パット'として参照されます。このパット'は電気的にチップの内部回路に接続されませんが、機械的に内部基材に接合されます。それは放熱材として扱うだけでなく、機械的な安定性の追加も提供します。このパット'は接地面が印刷回路基板(PCB)の最良の放熱基材(最大の銅箔領域)のため、GNDに接続されなければなりません。

4.2. 電源用接続

電源設計の基本と詳細はこれらの指針の範囲の向こう側にあります。この題目についてより多くの詳細な情報に関してはこの章の始めで言及した応用記述をご覧ください。

雑音分離(デカップ)コンテンサは各供給ビン対(VDDまたは他の電力供給ビンとそれに対応するGNDビン)に対してマイクロコントローラの近くに 配置されなければなりません。雑音分離コンテンサがマイクロコントローラから遠すぎる場所に配置される場合、雑音の増加と放射妨害波の 増加に帰着する高電流閉路を形成するかもしれません。

各供給ピン対(電力入力ピンと接地ピン)は独立した雑音分離コンデンサを持たなければなりません。

雑音分離コンデンサをマイクロコントローラと同じPCBの側に配置することが推奨されます。空間がそれを許さない場合、ビアを通して他の側に雑音分離コンデンサを配置することができますが、供給ピンとの距離が可能な限り短く保つことを確実にしてください。

基板が(数10MHz以上の)高周波数雑音を経験している場合、上で記述した雑音分離コンデンサと並列に第2のセラミック型コンデンサを追加 してください。この第2のコンデンサを主雑音分離コンデンサの傍らに配置してください。


電源回路からの基板配置で、最初に雑音分離コンデンサへの電力と戻りの布線を、その後にデバイスのピンへ走らせ、雑音分離コンデンサ が電力連鎖で最初になることを保証してください。同様にコンデンサと電力ピン間の布線長を最短に保ち、それによってPCB布線インダク タンスを減らすことが重要です。

本章の始めで言及したように、例で使われる全ての値は代表値です。実際の設計は他の値を必要とするかもしれません。

4.2.1. デジタル電源

より多ピン数の外囲器型についてはいくつかの VDDピンと対応するGNDピンがあります。マイクロコン トローラの全てのVDDピンは内部的に接続されてい ます。VDDピンの各々に同じ電圧が印加されなけ ればなりません。

右図はデベイスのVDDピンへの推奨電源接続を示します。



代表値(推奨):

C1:0.1µF(主雑音分離コンデンサ) C2:1000pF~0.01µF(HF雑音分離コンデンサ) C3(*):1µF(雑音分離コンデンサ - 任意選択)

->


重要:頻繁にVDDをON/OFFする、または高速なVDD過渡応答を経験する系については電源のスリューレート(上昇/下降速度) がスリューレート限度を超える場合、雑音分離コンデンサ(C3)の追加が推奨されます。電源のスリューレート限度については「電気 的特性」で供給電圧部分を参照してください。

4.2.2. アナロク 電源

これらのデバイスは将来の互換性のために独立したアナログ供給電圧ピン(AVDD)を持ちます。このデバイスではAVDDとVDDの電力領域が内部的に接続されています。

右図はデベイスのAVDDピンに電源を接続するための推奨を示します。






代表値(推奨):

C1:0.1μF(主雑音分離コンテ^{*}ンサ) C2:1000pF~0.01μF(HF雑音分離コンテ^{*}ンサ) C3^(*):1μF(雑音分離コンテ^{*}ンサ - 任意選択)

重要: 頻繁にVDDをON/OFFする、または高速なVDD過渡応答を経験する系については電源のスリューレート(上昇/下降速度) がスリューレート限度を超える場合、雑音分離コンデンサ(C3)の追加が推奨されます。電源のスリューレート限度については「電気 的特性」で供給電圧部分を参照してください。

4.2.3. 複数電圧入出力

この付加的な複数電圧入出力(MVIO)電源入力 ピンと対応する接地ピンは他のどの電源ピン対とも 同じように扱われなければならず、ピン対へ独立 した雑音分離コンデンサを接続し、可能な限り短い ピンからの配線距離を保ってください。



右図はデバイスのVDDIO2ピンに電源を接続するための推奨を示します。

■ 要: 頻繁にVDDIO2をON/OFFする、または高速なVDDIO2過渡応答を経験する系については電源のスリューレート(上昇/下降 速度)がスリューレート限度を超える場合、雑音分離コンデンサ(C3)の追加が推奨されます。電源のスリューレート限度については 「電気的特性」で供給電圧部分を参照してください。

4.3. RESET 用接続

デバイスのRESETピンは内部プルアップ抵抗付きLow活性で、ピンの外部 的なLow引き込みはデバイスのリセットになります。外部プルアップ抵抗は通 常必要とされません。

右図はデバイスへの外部リセット切替器接続の推奨を示します。

濾波コンデンサ短絡は系を害し得る尖頭雑音を発生するかもしれません。これを防ぐための切替器と直列の抵抗は濾波コンデンサを安全に放 電することができ、サージ(瞬間大)電流を防ぎます。



高電圧指定変更でのUPDI許可

RESETピンに高電圧を印加することによって禁止されたUPDIを許可することが可能です。こような高電圧パルスが印加されるかもしれない場合、リセット回路設計とRESETピンに接続されるどの部品にも注意してください。 より多くの詳細については「UPDIプログラミング用接続」項と「UPDI」章をご覧ください。

4.4. UPDIプログラミング用接続

統一プログラム/デバッグ インターフェース(UPDI)接続は外部プログラミングとチップ上デバッグ(OCD)用の単線インターフェースを提供します。本項は 信号規約の詳細やUPDI周辺機能の機能ではなく、物理的な接続それ自身に関連します。これらの詳細は「UPDI」章で記述されま す。


推奨UPDI接続はその最初の紹介から変更されました。この理由のため、両接続が以降で記述され、UPDI接続v1と名付けられた初期のUPDI接続配置図と同時に新しいUPDI接続配置図はUPDI接続v2と名付けられます。2つの接続間の違いはv2用接続での RESET信号の内包です。

<mark>4.4.1</mark>. UPDI接続v1

これは(Atmel ICEのような)古いプログラミング ツールによって使われるUPDI接続用の初期配置図でした。

UPDI接続v1は100mil(2.54mm)2×3の6ピン ヘッダです。例えプログラミングに3つのピンだけを使うとしても、このコネクタを使う殆どのツールが 100mil(2.54mm)2×3の6ピン コネクタで配給されるため、2×3ヘッダを使うことが推奨されます。

次図はUPDI接続v1を使うデバイスへのUPDI接続の推奨を示します。




VDDとGND間の雑音分離コンデンサは可能な限りピン対の近くに配置されなければなりません。例えUPDIコネクタが回路内に含められなくても、雑音分離コンデンサを含めてください。

4.4.2. UPDI接続v2

この接続はどのAVRデバイスにも対応しますが、100mil(2.54mm)2×3ヘッダを持つAtmel-ICEやAtmel Powerデバッカのような古い書き込み器/デバッガを持つ使用者に関して調整ケーブルを必要とします。この接続プログラミンク゛ツールのPICkit 4™インサーキット デバッガに直接対応します。

UPDI接続v2は100mil(2.54mm)1×4の4ピン ヘッタです。例え多くのAVRデバイスをプログラミングするのに3つのピンで充分でも、含まれる べきRESET信号を許す100mil 1列4ピン ヘッダを使うことが推奨されます。これはPICkit 4書き込み器にも対応します。 次図はデバイスへUPDIコネクタを接続するための推奨を示します。



VDDとGND間の雑音分離コンデンサは可能な限りピン対の近くに配置されなければなりません。例えUPDIコネクタが回路内に含められなくても、雑音分離コンデンサを含めてください。

設計や誤りにより、適切なヒュースを書くことによってUPDIを禁止することが有り得ます。UPDI禁止の詳細については「メモリ」章の「FUSE」項をご覧ください。一部のデバイスについて、UPDIを禁止することができないことに注意してください。

UPDIを許可するにはRESETピンに高電圧パルスが印加されなければなりません。RESETピンへの高電圧パルス印加法の詳細については「UPDI」章をご覧ください。

RESETビンが他の部品に接続されている場合、回路の設計で追加の注意をしてください。RESETビンに高電圧パルスが印加される場合、この線に接続された他の部品が損傷するかもしれません。この場合、設計は高電圧パルスが印加される前に回路からそれらの部品の切断を許さなければなりません。これの一例は取り外し可能なジャンパで有り得ます。

注: プログラム/デバッグインターフェース禁止(PDID)を特徴とするデバイスでは、PDID機能が有効にされた後にRESETピンを使ってUPDIを再 許可することはできません。

4.5. 外部クリスタル発振子接続

外部発振子の使用と発振器回路の設計はVDD、動作温度範囲、クリスタル型式と製造業者、負荷容量、回路配置とPCB材料のような 多くの変数があるため重要です。基本的な発振器回路設計を手助けするいくつかの代表的な指針が本項で提示されます。

- ・例え最良の性能の発振器回路と高品質のクリスタルでも、組立の間に使われる配置と材料が注意深く考慮されなければ、上手く行きません。
- ・クリスタル回路はデバイスと同じ基板の側に配置されなければなりません。クリスタル回路を可能な限り各々の発振器ピン近くに配置し、 長い布線を避けてください。これは寄生容量を減らして雑音と漏話に対する耐性を増します。負荷容量を基板の同じ側でクリスタル の隣に配置してください。ソケットを使わないでください。
- ・周辺回路から絶縁するためにクリスタル回路の周りに接地した銅箔領域を配置してください。回路基板が両面を持つなら、裏面層の 銅箔領域はクリスタル回路を網羅するベタ領域でなければなりません。表面層の銅箔領域はクリスタル回路周辺でビアの使用によって 裏面層に接続されなければなりません。
- ・接地した銅箔領域の内側にどんな信号布線や電力布線も走らせないでください。クリスタル線の近くでのデジタル線、特にクロック線の 配線を避けてください。

- ・両面PCBを使う場合、クリスタルの下のどの配線も避けてください。多層PCBについてはクリスタル線の下の信号配線を避けてください。
- ・塵や湿度は寄生容量を増やして信号絶縁を減らします。保護皮膜が推奨されます。
- ・望まれるような発振器性能を保証するため、成功する発振器設計は良い動作条件の仕様、初期試験での部品選択段階、実際の 動作条件での試験が必要とされます。

発振器と発振器回路設計についてより多くの詳細情報に関しては以下の応用記述をご覧ください。

- ・AN2648 AVR®マイクロコントローラ用32kHzクリスタルの選択と試験
- ・AN949 発振器を動かす

4.5.1. XTAL32K(外部32.768kHzクリスタル発振子)接続


超低電力32.768kHz発振器は一般的に1µWを大幅に下回って消費し、従って回路を流れる電流は極端に小さいです。クリスタル周波 数は容量性負荷に大きく依存します。


発振器の過駆動を防ぐために直列抵抗(Rs)が必要とされるかもしれません。発振器駆動部での利得は低周波数発振子に対して時々高すぎるかもしれず、Rsでのインピーダンス追加で利得を下げることができます。過駆動は信号が飽和(切り取りまたは押し潰)されるため、発振器を正しくない振幅にさせます。クリスタルの過駆動は回路を高調波へ飛ばせることも有り得ます。

右図は外部32.768kHzクリスタル発振子を接続する方法を示します。

4.5.2. XTALHF(外部HFクリスタル発振子)接続

右図は外部高周波数クリスタル発振子を接続する方法を示します。






4.6. 外部基準電圧接続


設計が外部基準電圧の使用を含む場合、一般的な推奨は参照基準と並列に接続される適切な コンデンサを使うことです。参照基準の本質と濾波されるのが必要な電気的雑音の形式がコンデンサ の値を与えます。

使われる外部参照基準電圧の形式に依存して追加の濾波部品が必要とされるかもしれません。



5. 電源

5.1. 電力区域



注: AVR[®] DB系統のデバイスについてAVDDは内部的にVDDに接続されています(独立した電力区域ではありません)。 AVR[®] DB系統のデバイスは以下の電源ピンでいくつかの電力区域を持ちます。

領域	ピン	説明				
VDD	VDD	入出力線、XOSCHF、内部電圧調整器に給電				
VDD	AVDD	入出力線、XOSC32K(外部32.768kHz用発振器)、アナログ周辺機能に給電				
VDDIO2	VDDIO2	任意選択でVDDと違う電圧で入出力線に給電				

全てのVDDとAVDDのピンに対して同じ電圧が印加されなければなりません。この共通電圧はデータシートでVDDとして参照されます。 接地(GND)ピンはVDD、AVDD、VDDIO2に対して共通です。

デバイス入出力ピンの一部分はVDDIO2によって給電することができます。この電力区域はVDDから独立しています。更なる情報については「複数電圧入出力」章を参照してください。

配置と雑音分離の推奨については「ハードウェアの指針」章を参照してください。

5.2. 電圧調整器

デバイスはVDDCORE区域に給電する内部電圧調整器を持ちます。この区域はデジタル論理回路と内部発振器の殆どを持ちます。電 圧調整器はCPUが活動または休止動作の時に消費電力の釣り合いをとります。更なる情報については「SLPCTRL - 休止制御器」 章を参照してください。

5.3. 電源投入

正しい動作を保証するため電源投入中にAVDDはVDD電圧に接近して増加しなければなりません。

デバイスが単一供給動作に構成設定される場合、VDDIO2電圧はVDDとも密接に上昇しなければなりません。2元供給動作では正しい 動作に影響を及ぼすことなく何時でもVDDIO2電圧を増加または減少することができます。 更なる情報については「MVIO - 複数電圧 入出力」章を参照してください。

電源ONリセット(POR)と低電圧検出器(BOD)はVDDを監視し、電圧水準が各々の電圧閾値未満の場合に系をリセットに保ちます。更なる 情報については「RSTCTRL – リセット制御器」と「BOD – 低電圧検出器」の章を参照してください。

電圧閾値の更なる情報については「電気的特性」章を参照してください。

<mark>6</mark>. 規定

6.1. 数字表記法

表6-1. 数字表記法	ż.
シンホール	説明
165	10進数値
0b0101	2進数値(<mark>訳注</mark> :本書ではCコートが例内以外では不使用)
' 0101 '	明白な場合に接頭辞で与えられる2進数値(<mark>訳注</mark> :本書では基本的に赤文字で表現)
0x3B24	16進数値(訳注:本書ではCコート、例内以外では不使用、代わりに\$接頭辞で「\$3B24」形式で表記)
Х	未知またはどうでもよい値を表す。
Z	信号またはバスのどちらかに対して高インピーダンス(浮き)状態を表す。(訳注:本書では「Hi-Z」と表記)

6.2. メモリの大きさと形式

表6-2. メモリの大きさとビット速度

シンホール	説明
Kバイト	キロ ハイト (2 ¹⁰ =1024ハイト)
Mバイト	メカ [*] ハ [*] イト (2 ²⁰ =1024Kハ [*] イト)
Gバイト	ギガ バイト (2 ³⁰ =1024Mバイト)
b	ビット(2進数値の'0'または'1')(<mark>訳注</mark> :本書では基本的に不使用、直接「ビット」と表記)
В	バイト(8ビット)(<mark>訳注</mark> :本書では基本的に不使用、直接「バイト」と表記)
1kビット/s	1,000ビット/s速度 (1,024ビット/sではない)
1Mビット/s	1,000,000ビット/s速度
1Gビット/s	1,000,000,000ビット/s速度
word	16ビット(<mark>訳注</mark> :本書では「語」と表記)

6.3. 周波数と時間

表6-3. 周波数と時間

シンホ゛ル	説明						
kHz	1kHz=10 ³ Hz=1,000Hz						
MHz	1MHz=10 ⁶ Hz=1,000,000Hz						
GHz	1GHz=10 ⁹ Hz=1,000,000,000Hz						
ms	1ms=10 ⁻³ s=0.001秒						
μs	1µs=10 ⁻⁶ s=0.000001秒						
ns	1ns=10 ⁻⁹ s=0.00000001秒						

6.4. レシ スタとビット

表6-4. レジスタとビットの簡略記法

シンホール	説明
R/W	読み書きアクセス可能なレジスタビット。このビットに対して読み書きすることができます。
R	読み込み専用アクセス可能なレジスタビット。このビットを読むことだけできます。書き込みは無視されます。
W	書き込み専用アクセス可能なレジスタビット。このビットを書くことだけできます。このビットの読み込みは未定義の値を返します。
ビット領域	ビット名は大文字で支援されます(例:INTMODE)。
ビット領域[n:m]	ビットn~m(n>m)のビットの組。(<mark>訳注</mark> :本書では不使用、「FIELDn~m」形式で表記) (例:PINA[3:0] <mark>(</mark> 不使用)=PINA3~0(本書表記)={PINA3,PINA2,PINA1,PINA0}
予約	予約されたビット、ビット領域、ビット領域値は使われず、将来に使うために予約されます。将来のデバイスとの互換性のため、そのレジスタが書かれ時に予約ビットに常に'0'を書いてください。予約ビットは読む時に常に'0'を返します。
周辺機能n	少数の周辺機能の実体が存在する場合、周辺機能名は1つの実体を識別するために単一番号によって後続されます。例:USARTnはUSART単位部の全実体の集合で、一方でUSART3はUSART単位部の1つの特定実体を指定します。
周辺機能x	少数の周辺機能の実体が存在する場合、周辺機能名は1つの実体を識別するために単一大文字(A~Z)によって後続されます。例:PORTxはPORT単位部の全実体の集合で、一方でPORTBはOIRT単位部の1つの特定実体を指定します。
リセット	電源ONリセット後のレシ、スタの値。これはデバッグ制御レシ、スタを除き、周辺機能のソフトウェアリセットを実行した後の周辺機能のレシ、スタの値でもあります。
	SET/CLR/TGL接尾辞を持つレジスタは「読み-変更-書き」操作を行うことなく、レジスタ内のビットの設定(1)と解除(0)を使用者に許します。各SET/CLR/TGLレジスタはそれが影響を及ぼすレジスタと対にされます。レジスタ対の両レジスタは読む時に同じ値を返します。
SET/CLR/TGL	例: PORT周辺機能に於いて、OUTとOUTSETのレジスタがこのようなレジスタ対を形成します。OUTの内容は OUTSETへの書き込みによって変更されます。OUTとOUTSETの読み込みは同じ値を返します。
	CLRレジスタ内のビットへの'1'書き込みは両レジスタで対応するビットを解除(0)します。
	SETレジスタ内のビットへの'1'書き込みは両レジスタで対応するビットを設定(1)します。
	TGLレジスタ内のビットへの'1'書き込みは両レジスタで対応するビットを反転します。

6.4.1. ヘッダ ファイルからのレジスタ アクセス

供給されるCへッダ、ファイルでレジスタをアドレス指定するには以下の規則が適用されます。

1. レジスタはく周辺機能実体名>.<レジスタ名>、例えば、CPU.SREG、USART2.CTRLA、PORTB.DIRによって識別されます。

- 2. 周辺機能名は「周辺機能と基本構造」章の「周辺機能アトレス配置」で与えられます。
- 3. <周辺機能実体名>は周辺機能名の何れかのnまたはxを正しい実体識別子で置き換えることによって得られます。
- 4. 周辺機能レジスタに予め定義された値を割り当てる時に、その値は次のような規則に従って構築されます。 〈周辺機能名〉_〈ビット領域名〉_〈ビット領域値〉_gc

<周辺機能名>は<周辺機能実体名>ですが、どの実体識別子も取り去られます。

くビット領域値>は周辺機能レジスタのビット領域を記述する「レジスタ説明」章内の表の「名称」列で見つけることができます。

例6-1.レジスタ割り当て

// EVSYSチャネル0はTCB3のOVF事象によって駆動されます。 EVSYS. CHANNEL0 = EVSYS_CHANNEL0_TCB3_0VF_gc;

// USART0のRXMODEは2倍速伝送を使います。

USARTO. CTRLB = USART_RXMODE_CLK2X_gc;

注: 違う動作形態に於いて異なるレジスター式を持つ周辺機能に対して、<周辺機能実体名>と<周辺機能名>は動作形態名が後続さ れなければならず、例えば以下です。

// 標準(SINGLE)動作のTCA0は周波数動作で波形生成器を使います。 TCA0. SINGLE. CTRL=TCA_SINGLE_WGMODE_FRQ_gc;

6.5. ADCパラーメータ定義

理想nt゙ット シングル エンドA/D変換はGNDとVREF間を2ⁿ段階(LSB)で電圧を直線的に変換します。最低値符号は'0'として読まれ、最 高値符号は2ⁿ-1として読まれます。いくつかの項目は理想的な動きからの偏差を記述します。

変位(オフセット)誤差

利得誤差

積分非直線性誤差 (INL)

微分非直線性誤差 (DNL)

理想遷移点(差0.5 LSB)と比べた最初の遷移(\$000から\$001)の偏差 です。 理想値:0LSB

変位(オフセット)誤差補正後、利得誤差は理想遷移(最大1.5 LSB以

下)と比べた最後の遷移(例えば、10ビットADCについては\$3FEから


変位(オフセット)誤差と利得誤差の補正後、INLは何れかの符号に対

\$3FF)の偏差として見出されます。理想値:0LSB

する理想遷移と比べた実際の遷移の最大偏差です。

隔)の最大偏差です。理想値:0LSB

理想值:0LSB







図6-3. 積分非直線性誤差 出力符号 入力電圧 VREF

理想符号幅(1 LSB)から実際の符号幅(隣接する2つの遷移間の間 図6-4. 微分非直線性誤差



量子化誤差

有限数の符号への入力電圧の量子化のため、入力電圧範囲(1 LSB幅)は同じ値に符号化します。常に ± 0.5 LSB

何れかの符号に対して理想遷移点と比べた(非補正の)実際の遷移の最大偏差です。これは全ての前 絶対精度 述の誤差の複合作用です。理想値:±0.5 LSB

7. AVR[®] CPU

7.1. 特徴

- ・8ビット、高性能AVR RISC CPU
- 135個の命令
- ハート・ウェア乗算器
- ・ALUに直接続される32個の8ビット レジスタ
- ・RAM内のスタック
- ・I/Oメモリ空間でアクセス可能なスタックポインタ
- ・64Kハイトまでの統一されたメモリの直接アドレス指定
- ・8,16,32ビット演算に対する効率的な支援
- ・システムの危険に対する構成設定変更保護機能
- ・ 生来のチップ 上デバッカ (OCD: On Chip Debugger)支援
 - 2つのハート・ウェア中断点(ブレークポイント)
 - 流れ変更、割り込みとソフトウェア中断点
 - スタック ポインタ(SP)レジスタ、プログラム カウンタ(PC)、ステータス レジスタ(SREG)の走行時読み出し
- 停止動作でレジスタファイル読み書き可能

7.2. 概要


AVR CPUはメモリをアクセスし、計算を実行し、周辺機能を制御し、プログラム メモリ上の命令を実行し、そして割り込みを処理することができます。

7.3. 基本構成

性能と並列処理を最大化するため、AVR CPUはプログラムとデータ に対して独立したバスを持つハーバート「基本設計を使います。プロ グラムメモリ内の命令は単一段のパイプラインで実行されます。1つ の命令が実行されつつあるのと同時に、次の命令がプログラムメモ リから予め取得されます。これはクロック周期毎に実行されることを 命令に許します。

全てのAVR命令の要約については「命令一式要約」章を参照してください。





7.3.1. 算術論理演算部 (ALU)

算術論理演算部(ALU)は作業レシ、スタ間または定数と作業レシ、スタ間の演算と論理の操作を支援します。また、単一レシ、スタ操作を実行することができます。

ALUはレシ、スタファイル内の32個全ての汎用作業レシ、スタと直結で動きます。作業レシ、スタ間または、作業レシ、スタと即値被演算子間の算術 操作が単一クロック周期で実行され、結果がレシ、スタファイルに格納されます。算術または論理の操作後、ステータスレシ、スタ(CPU.SREG)は 操作の結果についての情報を反映するように更新されます。

ALU操作は算術、論理、ビット操作の3つの主な分野に分けられます。8ビットと16ビットの両方の算術演算が支援され、命令一式は効率的な32ビット算術演算の実装を許します。ハードウェア乗算器は符号付きと符号なしの乗算そして固定小数点形式を支援します。

7.3.1.1. ハート・ウェア乗算器

乗算器は2つの8ビット数値を16ビットの結果に乗算する能力です。ハードウェア乗算器は符号付きと符号なしの整数と固定小数点数の 種々の変種を支援します。

- ・符号付き/符号なし整数の乗算
- ・符号付き/符号なし固定小数点数の乗算
- ・符号付きと符号なしの整数乗算
- ・符号付きと符号なしの固定小数点数乗算

乗算は2 CPUクロック周期かかります。

7.4. 機能的な説明

7.4.1. プログラムの流れ

リセット後、CPUはフラッシュ プログラム メモリ内の最下位アドレスの\$0000から命令を実行します。プログラム カウンタ(PC)は取得されるべき次の命 令をアドレス指定します。

CPUはプログラムの流れを条件付きと条件なしで変えることができアドレス空間全体を直接位置指定できる能力がある命令を支援します。殆どのAVR命令は16ビット語形式を使い、限定数(の命令)は32ビット形式を使います。

割り込みとサブルーチン呼び出しの間、復帰アドレスのPC(値)が語ポインタとしてスタックに格納されます。スタックは一般的なデータSRAMに置かれ、必然的にスタック量は総SRAM量とSRAMの使い方によってのみ制限されます。スタックポインタ(SP)リセット後、SPは内部SRAMの最上位アドレスを指し示します。SPはI/Oメモリ空間で読み書きアクセス可能で、多数のスタックまたはスタック領域の容易な実装を許します。データSRAMはAVR CPUで支援される5種類のアドレス指定動作を通して容易にアクセスすることができます。詳細については「命令一式要約」 をご覧ください。


7.4.2. 命令実行タイミング

AVR CPUはCPUクロック(CLK_CPU)によってクロック駆動されます。内部クロック分周は全く適用されません。 右図はハーハート・基本構造と高速アクセスレシ、スタファイルの概念によって許される並列での命令の取得と実行を示します。これは高い効率を持つ最大1 MIPS/ MHzの性能を許す基本的なパイフ°ラインの概念です。

右図はレジスタファイルに対する内部タイミングの概念を示します。単一クロック周期で、2つのレジスタオペランドを使うALU操作が実行され、その結果が転送先レジスタに格納されます。

図7-2. 並列の命令取得と命令実行 T1 T2





7.4.3. ステータス レシ スタ

ステータスレジスタ(CPU.SREG)は最も直前に実行した算術または論理の命令の結果についての情報を含みます。この情報は条件付き 操作を実行するためプログラムの流れを変えるのに使うことができます。

CPU.SREGは「命令一式要約」章で詳述されるように、全てのALU操作後に更新され、多くの場合で専用比較命令を使う必要を取り 去り、高速でもっと簡潔なコードに帰着します。CPU.SREGは割り込み処理ルーチン(ISR)への移行や復帰の時に自動的に保存や回復が 行われません。従って、CPU(流れ)状態切り替え間でのステータスレジスタ維持は使用者定義ソフトウェアによって処理されなければなりま せん。CPU.SREGはI/Oメモリ空間でアクセス可能です。

7.4.4. スタックとスタック ホペンタ

スタックは割り込みとサブルーチン呼び出し後の復帰アドレスの格納に使われます。一時データを格納するのにも使うことができます。スタック ポ インタ(SP)は常にスタックの先頭(訳注:次に使われるべき位置)を指し示します。SPによって示されるアドレスがスタック ポインタ(CPU.SP)レシ、スタ に格納されます。CPU.SPはI/Oメモリ空間でアクセス可能な2つの8ビットレシ、スタとして実装されます。

データは表7-1.で与えられる命令を使って、または割り込みを実行することによってスタックに対して押し込みと取り出しが行われます。ス タックは上位から下位のメモリ位置へ伸びます。これはスタックへのデータ押し込み時にSPが減り、スタックからのデータ取り出し時にSPが増す ことを意味します。SPはリセット後に内部SRAMの最上位アトレスへ自動的に設定されます。スタックが変更される場合、SRAM開始アトレス以 上を指すように設定されなければならず、何れかのサフルーチン呼び出しが実行される前と割り込みが許可される前に定義されなけれ ばなりません(SRAM開始アトレスについてはメモリ章の「SRAMデータメモリ」項をご覧ください)。SPの詳細については次表をご覧ください。

表7-1. スタック ポインタ命令

命令	スタック ホペインタ	内容
PUSH	-1	データがスタック上に押し込まれます。
CALL,ICALL,RCALL	-2	サブルーチン呼び出しまたは割り込みでの戻りアドレスがスタック上に押し込まれます。
POP	+1	データがスタックから引き出されます。
RET,RETI	+2	サブルーチンまたは割り込みからの復帰での戻りアドレスがスタックから引き出されます。

割り込みまたはサブルーチン呼び出しの間、復帰アドレスが語として自動的にスタックへ格納され、SPは、2、減少されます。復帰アドレスは2ハイトから成り、下位ハイト(LSB)がスタック(の上位側番地)で先に押し込まれます。例として、\$0006のハイトホインタ復帰アドレスはスタック上に(1ビット右移動した)\$0003として保存され、プログラムメモリ内の4番目の16ビット命令を指し示します。復帰アドレスは(割り込みからの復帰時に)RETIと(サブルーチン呼び出しからの復帰時に)RETの命令でスタックから取り出され、SPは、2、増やされます。

データがPUSH命令でスタックに押し込まれる時にSPは'1'減らされ、POP命令を使ってスタックからデータが取り出される時に'1'増やされます。

ソフトウェアからSPを更新する時の破損を防ぐため、SPL書き込みは最大4命令間または次のI/Oメモリ書き込みまでのどちらか速い方で 自動的に割り込みを禁止します。

7.4.5. レジスタファイル

レジスタファイルはCPUによって使われる32個の8ビット汎用作業レ ジスタから成ります。レジスタファイルはテータメモリから独立したアトレ ス空間に置かれます。

作業レジスタで動く全てのCPU命令はレジスタファイルに対して直接 且つ単一のアクセスを持ちます。定数の算術と論理の演算命令 (SBCI、SUBI、CPI、ANDI、ORI、LDI)のような命令によってアクセ スすることができる作業レジスタにいくつかの制限が適用されま す。これらの命令はレジスタファイルの後半の作業レジスタ(R16~ R31)に適用します。更なる詳細についてはAVR命令一式手引 書をご覧ください。

図7-4. AVR® CPU 汎用作業レジスタ

	7 0	アドレス					
	R0	\$00					
	R1	\$01					
	R2	\$02					
	2						
	R13	\$0D					
	R14	\$0E					
汎用	R15	\$0F					
作業	R16	\$10					
レジスタ	R17	\$11					
ファイル	2						
	R26	\$1A	Xレジスタ 下位バイト 上位バイト				
	R27	\$1B					
	R28	\$1C	Yレジスター下位バイト				
	R29	\$1D	102 ハクト 上位バイト				
	R30	\$1E	Zレジスター下位バイト				
	R31	\$1F	上位バイト				

7.4.5.1. X,Y,Z レシ スタ

R26~R31の作業レジスタはそれらの汎用の使い方に属する付加 機能を持ちます。

これらのレシ`スタはデータメモリの間接アト`レス指定用の16ビットアト`レ ス ポインタ形式にすることができます。これら3つのアト`レスレシ`スタ はXレシ`スタ、Yレシ`スタ、Zレシ`スタと呼ばれます。Zレシ`スタはプログラム メモリ用アト`レス ポインタとして使うこともできます。

下位側レジスタのアドレスは最下位ハイト(LSB)を保持し、上位側レジスタのアドレスは最上位ハイト(MSB)を保持します。各種LD/ST系命令で、これらのアドレスレジスタは固定変位、自動増加、自動減少として機能することができます。詳細については「命令一式要約」章をご覧ください。

図7-5. X,Y,Zレジスタ

	ビット(個別)	7	R27	0	7	R26	0
	Χ レジスタ		XH (上位)			XL (下位)	
	ビット(Xレシ`スタ)	15		8	7		0
	ビット(個別)	7	R29	0	7	R28	0
	Υ レジスタ		YH (上位)			YL (下位)	
	ビット(Xレシ`スタ)	15		8	7		0
	ビット(個別)	7	R31	0	7	R30	0
	Z レジ スタ		ZH (上位)			ZL (下位)	
	ビット(Xレシ`スタ)	15		8	7		0
l		10		0	•		v

7.4.5.2. 拡張ポインタ

64Kハイトを超えるプログラムメモリをアクセスするにはアドレスポインタが16ビットよりも大きくなければなりません。これは1つのアドレス拡張I/Oレ ジスタ(RAMPZ)を内部Zポインタと連結することによって行われます。Zポインタ拡張(RAMPZ)レジスタは24ビットアドレスまたはアドレスポインタの 最上位ハイト(MSB)を保持します。

このアドレス拡張レジスタは64Kハイトよりも大きなプログラムメモリを持つデバイスでだけ利用可能です。拡張ポインタが必要とされるデバイスついて、デバイスのプログラムとデータのメモリ空間全体をアドレス指定するのに必要とされるビット数だけが実装されます。

図7-6. 結合したRAMPZ+Zレジスタ

ビット(個	別)_	7	0	7	0	7	0
		RAMPZ		ZH		ZL	
ビット(Zポイ:	ンタ) 2	23	16	15	8	7	0

7.4.6. 構成設定変更保護 (CCP) (Configuration Change Protection)

システムの重要なI/Oレシ、スタ設定が予期せぬ変更から保護されます。フラッシュ自己プログラミングが予期せぬ実行から保護されます。これ は構成設定変更保護(CCP)レジ、スタによって全体的に処理されます。

保護されたI/Oレジスタまたはビットへの変更や、保護された命令の実行は、CPUがCCPレジスタへ識票を書いた後でだけ可能です。各 種識票はCCP(CPU.CCP)レジスタの説明で一覧にされます。

I/Oレジスタ保護に関する1つと自己プログラミング保護に関する1つで、2つの操作形態があります。

7.4.6.1. 構成設定保護されたI/Oレジスタへの書き込み操作手順

CCPによって保護されたレジスタへ書くには以下の手順が必要とされます。

- 1. ソフトウェアはCPU.CCPレジスタのCCPビット領域に保護されたI/Oレジスタの変更を許可する識票を書きます。
- 2.4命令内で、ソフトウェアは保護されたレジスタに適切なデータを書かなければなりません。殆どの保護されたレジスタは書き込み許可/変 更許可/施錠のビットも含みます。このビットはデータが書かれるのと同じ操作で'1'を書かれなければなりません。

保護された変更はCPUがI/Oレシ[、]スタまたはデータメモリへの書き込み操作を実行する場合、フラッシュメモリやNVMCTRLやEEPROM への取得/格納アクセスが行われる場合、またはSLEEP命令が実行される場合に、直ちに禁止(無効に)されます。

7.4.6.2. 自己プログラミングの実行手順

自己プログラミングを実行する(NVM制御器の指令レジスタへの書き込みの実行)には以下の手順が必要とされます。

- 1. ソフトウェアはCCP(CPU.CCP)レジスタにSPM識票を書くことによって自己プログミングを一時的に許可します。
- 2.4命令内で、ソフトウェアは適切な命令を実行、またはNVM指令(NVMCTRL.CTRLAレジスタ)に対する変更を行わなければなりません。保護された変更はCPUがフラッシュメモリやNVMCTRLやEEPROMへのアクセスを実行する場合、またはSLEEP命令が実行される場合に、直ちに禁止(無効に)されます。

7.4.7. チップ上ティッグ能力

AVR CPUは生来のチップ上デバッグ(OCD)支援を含みます。これはCPU状態についての特性分析と詳細な情報を許すためのいくつかの強力なデバッグ能力を含みます。CPU状態を変えてコード実行を再開することが可能です。また、ハードウェアプログラムカウンタ中断点、命令の流れ変更での中断点、割り込みでの中断点、ソフトウェア中断点(BREAK命令)のような通常のデバッグ能力が存在します。 OCDについての詳細に関しては「UPDI - 統一プログラム/デバッグ インターフェース」章を参照してください。

7.5. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ヒット3	ビット2	ビット1	ビットロ
+\$00 ~	予約									
+\$03	1、)(2)									
+\$04	ССР	7~0			1	CCF	27~0	1		
+\$05 ~	予約									
+\$0A	1.									
+\$0B	RAMPZ	7~0				RAMI	PZ7~0	1		
+\$0C	予約									
+\$0D	CD	7~0	0 SP7~0							
+\$0E	SP 15~8 SP15~8									
+\$0F	SREG	7~0	Ι	Т	Н	S	V	Ν	Z	С

7.6. レジスタ説明

7.6.1. CCP - 構成設定変更保護レジスタ (Configuration Change Protection register)

変 归	称:CCP 位:+\$04 zyh:\$00 資:-				C								
	ビット	7	6	5	4	3	2	1	0				
		CCP7~0											
	アクセス種別	J R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
	リセット値	0	0	0	0	0	0	0	0				

● ビット7~0 - CCP7~0:構成設定変更保護 (Configuration Change Protection)

このビット領域への正しい識票書き込みは後続する4 CPU命令実行内での保護されたI/Oレジスタの変更または保護された命令の実 行を許します。

これらの周期の間は全ての割り込みが無視されます。これらの周期完了後、割り込みはCPUによって自動的に処理されます。どの保留割り込みもそれらのレベルと優先権に従って実行されます。

保護されたI/Oレジスタの識票が書かれると、CCP0は保護機能が許可されている限り'1'を読みます。

保護された自己プログラミング識票が書かれると、CCP1は保護機能が許可されている限り、1'を読みます。

CCP7~2は常に'0'を読みます。

7.6.2. RAMPZ - Zホ インタ拡張レジスタ (Extended Z-Pointer Register)

名称:RAMPZ

変位 : +\$0B

リセット : \$00

特質:-

このレジスタは64Kハイトよりも大きなデータメモリを持つデバイスでデータメモリ空間全体の(LD/LDD/ST/STD)間接アドレス指定のためにZレジ スタと連結されます。デバイスが64Kハイトを超えるプログラムメモリを支援する場合、ELPM/SPM命令を使ってプログラムメモリ全体をアドレス指 定するためにRAMPZレジスタはZポインタを拡張します。ELPM/SPM命令の使い方に関するより多くの詳細については命令一式要約を 参照してください。

このレジスタはデバイスのデータメモリとプログラムメモリが64Kバイト以下の場合に利用できません。

ビット	7	6	5	4	3	2	1	0			
	RAMPZ7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

• ビット7~0 - RAMPZ7~0 : Zポインタ拡張アドレス ビット (Extended Z-pointer Address Bits)

これらのビットはRAMPZと16ビットのZレジスタによって作成される24ビットアトレスの最上位ハイト(MSB)を保持します。各デハイスに対して利 用可能なデータとプログラムのメモリをアトレス指定するのに必要とされるビット数だけが実装されます。未使用ビットは常に'0'を読みます。 注: LPM命令はRAMPZ設定によって影響を及ぼされません。

7.6.3. SP – スタック ホ°インタ (Stack Pointer)

名称:SP(SPH,SPL)

変位:+\$0D

リセット : \$7FFF

特質 :-

CPU.SPレジスタはスタックの先頭を指示するスタックポインタを保持します。リセット後、SPは内部SRAM最高アトレスを指示します。

各デバイスに対して利用可能なSRAMをアドレス指定するのに必要とされるビット数だけが実装されます。未使用ビットはスタック ポインタが常にSRAMを指示するように設定されます。

CPU.SPHとCPU.SPLのレシブスタ対は16ビット値のCPU.SPを表します。下位バイト[7~0](接尾辞L)は変位原点でアクセス可能です。上位バイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ソフトウェアからSPを更新する時の破損を防ぐため、CPU.SPLへの書き込みは後続する4命令間、または次のI/Oメモリ書き込みまでのどちらか速い方で割り込みを自動的に禁止します。

値	名称	説明
\$9D	SPM	自己プログラミング許可
\$D8	IOREG	保護されたI/Oレジスタ解錠

ヒット	15	14	13	12	11	10	9	8
					SP14~8			
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	1	1	1	1	1	1	1
ビット	7	6	5	4	2	0	1	0
	1	. 0	5			·		
	- /		- 4		\ ~			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

• ビット14~8 - SP14~8 : スタック ホインタ上位バイト (Stack Pointer high byte)

これらのビットは16ビットレジスタの上位バイトを保持します。

• ビット7~0 - SP7~0 : スタック ホペンタ下位バイト (Stack Pointer low byte)

これらのビットは16ビットレジスタの下位バイトを保持します。

7.6.4. SREG - ステータス レジスタ (Status Register)

名称:SREG

変位 : \$0F

リセット : \$00

特質 :-

ステータス レジ スタは最も直前に実行した算術または論理の命令の結果についての情報を含みます。このレジ スタ内のビットとそれらが各 種命令によってどう影響されるかについての詳細に関しては「命令一式要約」章をご覧ください。

ビット	7	6	5	4	3	2	1	0
	Ι	Т	Н	S	V	Ν	Ζ	C
アクセス種別	R/W							
リセット値	0	0	0	0	0	0	0	0

● ビット7 - I: 全体割り込み許可 (Global Interrupt Enable Bit)

このビットへの'1'書き込みはデバイスでの割り込みを許可します。

このビットへの'0'書き込みは周辺機能の個別割り込み許可設定に関わらず、デバイスでの割り込みを禁止します。

このビットは割り込み処理ルーチン(ISR)移行中にハートウェアによって解除(0)されず、RETI命令が実行される時に設定(1)されません。 このビットはSEIとCLIの命令でソフトウェアによって設定(1)と解除(0)を行うことができます。

I/Oレジ゙スタを通したIビットの変更はそのアクセスでの1周期の待ち状態に帰着します。

ビット6 – T: 転送ビット (Transfer Bit)

ビット複写命令のビット取得(BLD)とビット格納(BST)は操作するための転送元または転送先としてTビットを使います。

• Ľット5 – H : ハーフキャリー フラク (Half Carry Flag)

このフラグはこれを支援する算術操作でハーフキャリーがある時に設定(1)されます。ハーフキャリーはBCD演算に有用です。

• ビット4 - S : 符号7ラク (Sign Flag)

このフラグは常に負(N)フラグと2の補数溢れ(V)フラグ間の排他的論理和(XOR)です。

ビット3 - V: 2の補数溢れフラグ (2's Complement Overflow Flag)

このフラグはこれを支援する算術操作で溢れがある時に設定(1)され、さもなければ解除(0)されます。

ビット2 - N: 負7ラグ (Negative Flag)

このフラグは算術及び論理の操作で負の結果の時に設定(1)され、さもなければ解除(0)されます。

• ビット1 - Z : ゼロ フラグ (Zero Flag)

このフラグは算術及び論理の操作でゼロ(0)の結果の時に設定(1)され、さもなければ解除(0)されます。

• ビット0 - C : キャリー フラク (Carry Flag)

このフラグは算術及び論理の操作でキャリー(またはボロー)がある時に設定(1)され、さもなければ解除(0)されます。

<mark>8</mark>. メモリ

8.1. 概要

AVR128DB28/32/48/64デバイスの主なメモリはSRAMデータメモリ、EEPROMデータメモリ、フラッシュプログラムメモリです。加えて、周辺機能レジスタがI/Oメモリ空間に置かれます。

8.2. メモリ配置

下図はAVR[®] DB系統の最大メモリに対するメモリ配置を示します。更なる詳細については後続する項と周辺機能アドレス割り当て表を参照してください。

	⊐−ド空間	データ空間			_
\$0000		I/Oメモリ	\$0000∼\$103F	単一周期I/Oレシブスタ	\$0000~\$003F
			\$1040~\$104F	拡張I/Oレジスタ	\$0040~\$103F
		施錠(LOCK) ヒューズ(FUSE)	1040^{3}		
\$0800 	00 ア [°] ログ [・] ラム用	使用者列(USERROW) 識票列(SIGROW)	\$1080~\$109F \$1100~\$117F		
	フラッシュ メモリ 128Kハブイト	EEPROM 512ハベイト	\$1400~\$15FF		
\$1000 	00	(予約)	\$1600 ~ \$3FFF		
\$1800	0	 SRAM 16Kハイト	\$4000 ~ \$7FFF		
¥ \$1FFF	F	割り当て フラッシュ メモリ 32Kバイト	\$8000~\$FFFF		

8.3. 実装書き換え可能なフラッシュ プログラム メモリ

AVR128DB28/32/48/64はプログラム記憶用に実装書き換え可能なチップ上の128Kハイトのフラッシュメモリを含みます。全てのAVR命令が 16または32のビット幅のため、このフラッシュメモリは16ビットデータ幅で構成されます。書き込み保護のため、フラッシュプログラムメモリ空間は ブートコート、領域、応用コート、領域、応用データ領域の3つの領域に分けることができます。1つの領域に置かれたコート、は別の領域のアトレ スへの書き込みを制限されるかもしれません。プログラムカウンタ(PC)はプログラムメモリ全体をアトレス指定することができます。

更なる詳細に関してはコートの大きさ(CODESIZE)とブートの大きさ(BOOTSIZE)の記述と「不揮発性メモリ制御器」章を参照してください。

プログラム カウンタはプログラム メモリ全体をアトレス指定することができます。フラッシュ メモリを書くための手順は「NVMCTRL - 不揮発性メモリ 制御器」周辺機能記述で詳細に記述されます。

フラッシュメモリの各32Kハイト領域はデータ空間に割り当てられてLD/S T系命令でアクセスできます。LD/ST系命令についてフラッシュメモリは アトレス\$8000~\$FFFFに割り当てられます。フラッシュメモリ空間全体 はLPM/SPM系命令でアクセスすることができます。LPM/SPM系命 令についてフラッシュメモリ開始アトレスは\$00000です。

特性	AVR128DB28/32/48/64						
量	128K^ㆍイト						
ヘージ容量	512バイト						
ページ数	256						
データ空間での開始アドレス	\$8000						
コード空間での開始アドレス	\$00000						

8.4. SRAMデータ メモリ

SRAMメモリの主な仕事は応用データを格納することです。SRAMからコードを実行することは不可能です。

リセット後、プログラム スタックはSRAMの最後に置かれます。

表8-2. SRAM0	<u>表8-2. SRAMの物理的な特性</u>							
特性 AVR128DB28/32/48/64								
量	16Kハ・イト							
開始アドレス	\$4000							
終了アドレス	\$7FFF							

8.5. EEPROMデータメモリ

EEPROMメモリの仕事は不揮発性応用データを格納することです。EEPROMメモリは 単一と複数のバイ・読み書きを支援します。 EEPROMは不揮発性メモリ制御器(NV MCTRL)によって制御されます。

表8-3. EEPROMの物理的な特性

特性	AVR128DB28/32/48/64
量	512 시 거 나
開始アドレス	\$1400

8.6. SIGROW - 識票列

識票列(SIGROW)ヒューズの内容は予め書かれていて読み込み専用です。SIGROWは 表8-4. デバイスID デバイスID、通番、校正値のような情報を保持します。

全てのAVR128DB28/32/48/64デバイスはデバイスを識別する3バイトのデバイスIDを持ち ます。デバイスIDは統一プログラム/デバッグ インターフェースを使って、また、デバイスが施錠さ れている時にも読むことができます。AVR128DB28/32/48/64デバイス用のデバイスIDは 右表で与えられる3つの識票バイトから成ります。

デバイス名	識票バイト アドレスと値					
77174	\$0000	\$0001	\$0002			
AVR128DB64	\$1E	\$97	\$0B			
AVR128DB48	\$1E	\$97	\$0C			
AVR128DB32	\$1E	\$97	\$0D			
AVR128DB28	\$1E	\$97	\$0E			

8.6.1. 識票列要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	DEVICEID0	$7 \sim 0$				DEVIC	EID7~0	1	1	
+\$01	DEVICEID1	$7 \sim 0$		1		DEVIC	EID7~0	1	1	
+\$02	DEVICEID2	7~0				DEVIC	EID7~0	1	1	
+\$03	予約									
+\$04	TEMPEENICEO	7~0				TEMPSE	ENSE7~0	1	1	
+\$05	TEMPSENSE0	$15 \sim 8$				TEMPSE	NSE15~8	1		
+\$06	TEMPEENICEI	7~0				TEMPSE	ENSE7~0	1	1	
+\$07	TEMPSENSE1	$15 \sim 8$				TEMPSE	NSE15~8	1	1	
+\$08										
+\$0F	予約									
+\$10	SERNUM0	7~0				SERNU	JM7~0	1	1	
\sim										
+\$1F	SERNUM15	7~0				SERNU	JM7~0	1	1	1

8.6.2. 識票列説明

8.6.2.1. DEVICEIDn - **ว**้ทำัสเDn (Device ID n)

名称:DEVICEID0:DEVICEID1:DEVICEID2

変位 : +\$00 : +\$01 : +\$02

リセット:[デバイスIDの識票バイトn]

特質 :-

各デ[゙]ベイスはデ[゙]ベイスとメモリ量、ピン数のようなそれの特性を識別するデ[゙]ベイスIDを持ちます。これはデ[゙]ベイスを識別するのに使うことがで き、従って、ソフトウェアによって利用可能な機能です。 デベイスIDはSIGROW.DEVICEID2~0の3^{^゙}イトから成ります。

ヒット	7	6	5	4	3	2	1	0
				DEVIC	EID7~0			
アクセス種別	R	R	R	R	R	R	R	R
Jセット値	Х	Х	Х	Х	х	Х	Х	Х

• ビット7~0 - DEVICEID7~0 : デバイスIDのバイトn (Byte n of the Device ID)

8.6.2.2. TEMPSENSEn - 温度感知器校正n (Temperature Sensor Calibration n)

名称:TEMPSENSE0L:TEMPSENSE0H:TEMPSENSE1L:TEMPSENSE1H

変位:+\$04 :+\$05 :+\$06 :+\$07

リセット: [温度感知器校正値]

特質 :-

温度感知器校正値はチップ上温度感知器での温度測定に対する修正係数を含みます。SIGROW.TEMPSENSE0は利得/傾斜に対する(符号なし)修正係数で、SIGROW.TEMPSENSE1は変位(オフセット)に対する(符号付き)修正係数です。

ビット	15	14	13	12	11	10	9	8				
		TEMPSENSE15~8										
アクセス種別	R	R	R	R	R	R	R	R				
リセット値	Х	Х	х	Х	Х	Х	Х	Х				
ビット	7	6	5	4	3	2	1	0				
				TEMPSE	ENSE7~0							
アクセス種別	R	R	R	R	R	R	R	R				
リセット値	Х	Х	х	Х	Х	Х	Х	Х				

● ビット15~0 - TEMPSENSE15~0:温度感知器校正語n (Temperature Sensor Calibration word n)

このビット領域に格納された値の使用方法の記述については「A/D変換器」章を参照してください。

8.6.2.3. SERNUMn - 通番バ什n (Serial Number Byte n)

名称 : SERNUM0 ~ SERNUM15 変位 : +\$10 ~ +\$1F リセット : [デバイス通番のバイトn]

特質:-

各デバイスは固有のIDを表す個別の通番を持ちます。これは在野で特定デバイスを識別するのに使うことができます。通番はSIGROW. SERNUM15~0の16バイトから成ります。

ビット	7	6	5	4	3	2	1	0
				SERNU	JM7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	Х	Х	Х	Х	Х	Х	Х	Х

● ビット7~0 - SERNUM7~0 : 通番のバイトn (Serial Number Byte n)

8.7. USERROW - 使用者列

AVR128DB28/32/48/64は使用者列(USERROW)と呼ばれる特別な32バイト メモリ領域を持ちます。USERROWは最終製品データ用に 使うことができ、チップ消去の影響を及ぼされません。例えデバイスが施錠されていても、統一プログラム/デバッグ インターフェース(UPDI)に よって書くことができ、これは他のどのメモリへのアクセスもなしに最終構成設定の記憶を許します。デバイスが施錠される時にUPDIはUSE RROWの内容を読むことを許されません。

CPUは通常のフラッシュメモリとしてこれを読み書きすることができます。更なる詳細については「システムメモリアドレス割り当て」表を参照してください。

8.8. FUSE - 構成設定と使用者のヒュース

ヒューズは不揮発性メモリの一部で、工場校正とデバイス構成設定を保持します。ヒューズはデバイス電源投入から利用可能です。ヒューズは CPUまたはUPDIによって読むことができますが、UPDIによってのみ設定または解除を行うことができます。ヒューズに格納された構成 設定値は始動手順の最後でそれら各々の目的対象レジスタに書かれます。

周辺機能構成設定用のヒューズは予め書かれていますが、使用者によって変えることができます。構成設定ヒューズで変えられた値はリ セット後にだけ有効です。

注: ヒューズを書く時に全ての予約ビットは'0'を書かれなければなりません。

8.8.1. ヒュース 要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	WDTCFG	$7 \sim 0$		WINDO	₩3~0	1		PERIC	DD3~0	
+\$01	BODCFG	$7 \sim 0$		LVL2~0	1	SAMPFREQ	ACTI	VE1,0	SLEI	EP1,0
+\$02	OSCCFG	$7 \sim 0$						CLKS	EL3~0	
+\$03	予約									
+\$04	予約									
+\$05	SYSCFG0	$7 \sim 0$	CRCS	RC1,0	CRCSEL		RSTPINCFG			EESAVE
+\$06	SYSCFG1	$7 \sim 0$				MVSYS	CFG1,0		SUT2~0	
+\$07	CODESIZE	$7 \sim 0$				CODES	IZE7~0		1	
+\$08	BOOTSIZE	7~0				BOOTS	SIZE7~0		I	

8.8.2. ヒュース 説明

8.8.2.1. WDTCFG - ウォッチトック タイマ構成設定 (Watchdog Timer Configration)

名称:WDTCFG

変位 : +\$00

既定:\$00

特質 :-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
[WINDO	0W3∼0			PERIC	D3~0	
アクセス種別	R	R	R	R	R	R	R	R
既定值	0	0	0	0	0	0	0	0

● ビット7~4 - WINDOW3~0 : ウォッチト゛ック゛窓制限時間周期 (Watchdog Window Timeout Period)

この値は電源ONまたはリセット後の始動手順の最後でウォッチドッグ制御A(WDT.CTRLA)レジスタの窓期間(WINDOW)ビット領域に設定されます。

• ビット3~0 - PERIOD3~0: ウォッチトック 制限時間周期 (Watchdog Timeout Period)

この値は電源ONまたはリセット後の始動手順の最後でウォッチドッグ制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット領域に設定されます。

8.8.2.2. BODCFG - 低電圧検出器構成設定 (Brown-out Detector Configration)

名称:BODCFG

変位 : +\$01

既定:\$00

特質 :-

このヒュース、レジスタのビット値は始動で対応するBOD構成設定レジスタに書かれます。

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
		LVL2~0		SAMPFREQ	ACT	VE1,0	SLEI	EP1,0
アクセス種別	R	R	R	R	R	R	R	R
既定値	0	0	0	0	0	0	0	0

• ビット7~5 - LVL2~0 : BOD基準 (BOD Level)

この値はリセット中にBOD制御B(BOD.CTRLB)レジスタのBOD基準(LVL)ビット領域に設定されます。

值	000	001	010	011	その他
名称	BODLEVEL0	BODLEVEL1	BODLEVEL2	BODLEVEL3	-
説明	1.9V	2.45V	2.70V	2.85V	(予約)

注: 説明内の値は代表値です。 更なる詳細については「電気的特性」章を参照してください。

● ビット4 - SAMPFREQ : BOD採取周波数 (BOD Sample Frequency)

この値はリセット中にBOD制御A(BOD.CTRLA)レジスタの採取周波数(SAMPFREQ)ビットに設定されます。 更なる詳細については「BOD - 低電圧検出器」章を参照してください。

ſī	直	0	1
名	称	128HZ	32HZ
説	.明	採取周波数は128Hzです。	採取周波数は32Hzです。

• ビット3,2 - ACTIVE1,0:活動とアイドルでのBOD動作形態 (BOD Operation Mode in Active and Idle)

この値はリセット中にBOD制御A(BOD.CTRLA)レジスタの活動/アイト・ル時動作(ACTIVE)ビット領域に設定されます。 更なる詳細について は「BOD - 低電圧検出器」章を参照してください。

値	0 0	0 1	10	11
名称	DISABLE	ENABLE	SAMPLE	ENABLEWAIT
説明	BOD禁止	継続動作でBOD許可	採取動作でBOD許可	継続動作でBOD許可。実行は起き上がりで BODが走行するまで停止されます。

● ビット1,0 - SLEEP1,0 : 休止でのBOD動作形態 (BOD Operation Mode in Sleep)

この値はリセット中にBOD制御A(BOD.CTRLA)レジスタのスタンバイ/パワーダウン時動作(SLEEP)ビット領域に設定されます。 更なる詳細につ いては「BOD - 低電圧検出器」章を参照してください。

值	0 0	01	10	11
名称	DISABLE	ENABLE	SAMPLE	-
説明	BOD禁止	継続動作でBOD許可	採取動作でBOD許可	(予約)

8.8.2.3. OSCCFG - 発振器構成設定 (Oscillator Configration)

名称 : OSCCFG

変位:+\$02

既定:\$00

特質 :-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ヒット	7	6	5	4	3	2	1	0
						CLKS	EL3~0	
アクセス種別	R	R	R	R	R	R	R	R
既定值	0	0	0	0	0	0	0	0

• ビット3~0 - CLKSEL3~0 : クロック選択 (Clock Select)

このビット領域はデバイスの既定発振器を制御します。

值	0 0 0 0	0 0 0 1	その他
名称	OSCHF	OSC32K	-
説明	内部高周波数発振器でデバイス走行	内部32.768kHz発振器でデバイス走行	(予約)

8.8.2.4. SYSCFG0 - システム構成設定0 (System Configration 0)

名称:SYSCFG0

変位:+\$05

既定:\$C0

特質:-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
	CRCS	RC1,0	CRCSEL		RSTPINCFG			EESAVE
アクセス種別	R	R	R	R	R	R	R	R
既定値	1	1	0	0	0	0	0	0

• ビット7,6 - CRCSRC1,0 : CRC供給元 (CRC Source)

このビット領域はリセット初期化中にフラッシュ メモリのどの領域がCRCSCAN周辺機能によって検査されるかを制御します。機能についてのより多くの情報に関しては「CRCSCAN」章をご覧ください。

值	0 0	01	10	11
名称	FLASH	BOOT	BOOTAPP	NOCRC
説明	全フラッシュ メモリ (ブート、応用コード、応用データ)のCRC	ブート領域のCRC	応用コードと ブートの領域のCRC	CRCなし

• ビット5 - CRCSEL : CRC動作形態選択 (CRC Mode Selection)

このビットはCRCSCAN周辺機能によって実行されるCRCの形式を制御します。機能についてのより多くの情報に関しては「CRCSCA N」章をご覧ください。

値	0	1
名称	CRC16	CRC32
説明	CRC-16-CCITT	CRC-32 (IEEE 802.3)

• ビット3 - RSTPINCFG : リセット ピン構成設定 (Reset Pin Configuration at Start-Up)

このビットはリセットピンのピン構成設定を制御します。

值	0	1
名称	INPUT	RESET
説明	外部リセットなし	PF6で許可されるプルアップ付き外部リセット

• ビット0 - EESAVE : チップ消去中EEPROM保存 (EEPROM Saved during chip erase)

このビットはチップ消去中にEEPROMが消去されるか保存されるかを制御します。

値	0	1
名称	DISABLE	ENABLE
説明	チップ消去中にEEPROMが消去されます。	デバイスが施錠されているか否かに関わらず、 チップ消去中にEEPROMは保存されます。

8.8.2.5. SYSCFG1 - システム構成設定1 (System Configration 1)

名称:SYSCFG1

- **変位** : +\$06
- 既定 : \$08

特質 :-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
[MVSYS	CFG1,0		SUT2~0	
アクセス種別	R	R	R	R	R	R	R	R
既定値	0	0	0	0	1	0	0	0

• ビット4,3 - MVSYSCFG1,0: MVIOシステム構成設定 (MVIO System Configuration)

このビット領域は電源動作を制御します。

值	0 0	0 1	1 0	11
名称	-	DUAL	SINGLE	-
説明	(予約)	2元供給構成で使われるデバイス	単一供給構成で使われるデバイス	(予約)

● ビット2~0 - SUT2~0: 始動時間 (Start Up Time)

このビット領域は電源ONとコート、実行間の始動時間を制御します。

値	000	001	010	011	100	101	110	111
説明	0ms	1ms	2ms	4ms	8ms	16ms	32ms	64ms

8.8.2.6. CODESIZE - コードの大きさ (Code Size)

名称: CODESIZE

変位 : +\$07

既定:\$00

特質:-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0	
	CODESIZE7~0								
アクセス種別	R	R	R	R	R	R	R	R	
既定値	0	0	0	0	0	0	0	0	

• ビット7~0 - CODESIZE7~0 : コート 領域の大きさ (Code Section Size Configuration)

このビット領域は512バイトの塊でブート コード(BOOT)領域と応用コード(APPCODE)領域を合わせた大きさを定義します。より多くの詳細に ついては「NVMCTRL - 不揮発性メモリ制御器」章を参照してください。

注: ブートの大きさ(FUSE.BOOTSIZE)が\$00の場合、フラッシュ メモリ全体がブート コート領域として設定され、FUSE.CODESIZEの値は使われません。

8.8.2.7. BOOTSIZE - ブートの大きさ (Boot Size)

名称:BOOTSIZE

- **変位** : +\$08
- 既定:\$00

特質 :-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
				BOOTI	END7~0			
アクセス種別	R	R	R	R	R	R	R	R
既定值	0	0	0	0	0	0	0	0

• ビット7~0 - BOOTSIZE7~0: ブート領域の大きさ (Boot Section Size)

このビット領域は512パイトの塊でブート領域の大きさを制御します。 \$00の値はブートコート 領域としてフラッシュ メモリ全体を定義します。より 多くの詳細については「NVMCTRL - 不揮発性メモリ制御器」章を参照してください。

8.9. LOCK - メモリ領域アクセス保護

デバイスはメモリが統一プログラム/デバッグ インターフェース(UPDI)を用いて読むことができないように施錠することができます。この施錠はFUS Eデータを含み、フラッシュ メモリ(フ'ート コート、、応用コート、、応用データの全領域)、SRAM、EEEPROMを保護し、デバッカ インターフェースを用いた 応用のデータやコートの読み込みを防ぎます。応用内からの通常のメモリ アクセスは未だ許されます。

デバイスは施錠鍵(LOCK.KEY)レジスタに無効な鍵を書くことによって施錠されます。

	CPU	アクセス	UPDIアクセス			
メモリ領域	読み	書き	読み	書き		
フラッシュ メモリ	0/0	0/0	O/×	O/×		
SRAM	0/0	0/0	O/X	O/X		
EEPROM	0/0	0/0	O/×	O/\times		
使用者列(USERROW)	0/0	0/0	O/×	○/○ (<mark>注2</mark>)		
識票列(SIGROW)	0/0	\times / \times	O/×	\times / \times		
ヒュース (FUSE)	0/0	×/×	O/X	×/×		
施錠(LOCK)	0/0	\times / \times	O/×	O/\times		
レジスタ	0/0	0/0	O/X	O/X		

表8-5	解錠動作	/施錠動作での)メモリ アクヤス	$(\sim / \sim$	は解錠時/	′ 施錠時	注1)

注1: 表で×と記された読み込み操作が成功に見えるかもしれませんが、データは無効です。従って、UPDIを通 すどのコート 確認の試みもこれらのメモリ領域で失敗します。

注2: 施錠動作でUSERROWはヒューズ書き込み指令を用いて書くことはできますが、現在のUSERROW値を読む ことができません。

(訳注) 視認性から原書の表8-5.と表8-6.は表8-5.として纏めました。

重要: デベイスを解錠する唯一の方法はチップ消去(CHIPERASE)を実行することです。応用データは保持されません。

8.9.1. 施錠要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00		$7 \sim 0$			1	, KEA	7~0	1	1	
+\$01	KEY	$15 \sim 8$			1	KEY	15~8	1	1	
+\$02	NE I	23~16			1	KEY2	23~16	1	1	
+\$03		31~24				KEY3	31~24		ı — — — — — — — — — — — — — — — — — — —	

8.9.2. 施錠説明

8.9.2.1. KEY - 施錠鍵 (Lock Key)

名称:KEY

変位 : +\$00

リセット:初期工場値=\$5CC5C55C

特質:-

ビット	31	30	29	28	27	26	25	24				
				KEY3	1~24							
アクセス種別	R	R	R	R	R	R	R	R				
リセット値	Х	Х	х	Х	Х	Х	Х	Х				
ヒット	23	22	21	20	19	18	17	16				
		KEY23~16										
アクセス種別	R	R	R	R	R	R	R	R				
リセット値	Х	Х	х	Х	Х	Х	Х	Х				
ヒット	15	14	13	12	11	10	9	8				
				KEY	15~8							
アクセス種別	R	R	R	R	R	R	R	R				
リセット値	Х	Х	х	Х	Х	Х	Х	Х				
ビット	7	6	5	4	3	2	1	0				
				KEY	7~0							
アクセス種別	R	R	R	R	R	R	R	R				
リセット値	Х	Х	Х	Х	Х	Х	Х	Х				

• ビット31~0 - KEY31~0 : 施錠鍵 (Lock Key)

このビット領域はデバイスが施錠されるか否かのどちらかかを制御します。

值	\$5CC5C55C	その他
名称	UNLOCKED	LOCKED
説明	デバイスは解錠されています。	デバイスは施錠されています。

8.10. I/Oメモリ

AVR128DB28/32/48/64デバイスの全てのI/Oと周辺機能はI/Oメモリ空間に配置されます。更なる詳細については周辺機能アドレス割り 当て表を参照してください。

将来のデバイスとの互換性のため、予約ビットを含むレジスタが書かれる場合、予約されたビットは'0'を書かれなければなりません。予約されたI/Oメモリアトレスは決して書かれてはなりません。

8.10.1. 単一周期I/Oレジスタ

\$00~\$3Fに及ぶI/OメモリはINまたはOUTの命令を使って単一周期CPU命令によってアクセスすることができます。 単一周期I/Oレジスタで利用可能な周辺機能は次のとおりです。

・ VPORTx (仮想ポート)

- 更なる詳細については「I/Oピン構成設定」章を参照してください。

・ GPR (汎用レジスタ)

- 更なる詳細については「汎用レジスタ」章を参照してください。

- CPU
- 更なる詳細については「AVR CPU」章を参照してください。

\$00~\$1Fに及ぶ単一周期I/Oレジスタ(VPORTxとGPR)はSBIまたはCBIの命令を用いて直接ビットアクセスも可能です。これらの単一周 期I/Oレジスタでは、SBISまたはSBICの命令を用いることによって単一ビットを調べることができます。

更なる詳細については「命令一式要約」章を参照してください。

8.10.2. 拡張I/Oレジスタ

\$0040~\$103Fに及ぶI/Oメモリ空間は32個の汎用作業レジスタ(R0~R31)とI/Oメモリ空間の間でデータを転送するLD/LDS/LDDまたは ST/STS/STDの命令によってのみアクセスすることができます。

更なる詳細については周辺機能アドレス割り当て表と「命令一式要約」章を参照してください。

8.10.3. 16ビット レシ スタのアクセス


AVR128DB28/32/48/64デバイス用のレジスタの殆どは8ビットレジスタですが、このデバイスは少数の16ビットレジスタも特徴です。AVRデータ バスが8ビットの幅を持つため、16ビットのアクセスは2つの読みまたは書きの操作を必要とします。AVR128DB28/32/48/64デバイスの全て の16ビットレジスタは一時(TEMP)レジスタを通して8ビットバスに接続されます。


16ビット書き込み操作については、16ビットレジスタの下位ハイトレジスタ(例えば、DAT AL)が上位ハイトレジスタ(例えば、DATAH)に先立って書かれなければなりません。 下位ハイトレジスタ書き込みは16ビットレジスタ書き込み動作図の左側で示されるよう に、下位ハイトレジスタの代わりに一時(TEMP)レジスタへの書き込みに帰着します。16 ビットレジスタの上位ハイトレジスタが書かれると、16ビットレジスタ書き込み動作図の右 側で示されるように、同じクロック周期でTEMPが16ビットレジスタの下位ハイトに複写さ れます。

16ビット読み込み操作については、16ビットレジスタの下位パイトレジスタ(例えば、DAT AL)が上位パイトレジスタ(例えば、DATAH)に先立って読まれなければなりません。 下位パイトレジスタが読まれると、16ビットレジスタ読み込み動作図の左側で示されるように、同じクロック周期で16ビットレジスタの上位パイトレジスタがTEMPに複写されます。 上位パイトレジスタ読み込みは16ビットレジスタ読み込み動作図の右側で示されるよう に、上位パイトレジスタの代わりに一時(TEMP)レジスタからの読み込みに帰着します。

記述された機構はレジスタが読みまたは書きされた時に16ビットレジスタの上位と下位のハイトが常に同時にアクセスされることを保証します。

16ビット読み書き操作の間に割り込みが起動され、割り込み処理ルーチンで同じ周辺 機能内の16ビットレジスタがアクセスされる場合、割り込みは時限手順を不正にし得ま す。これを防ぐため、16ビットレジスタを読みまたは書きする前に割り込みを禁止して ください。代わりに、割り込み処理ルーチンで一時レジスタを先に読んで、16ビットアクセス 後に復元することができます。





8.10.4. 24ビットと32ビットのレシズタのアクセス

24ビットと32ビットのレジスタについては、24ビットレジスタ用に2つの一時レジスタと32ビットレジスタ用に3つの一時レジスタがあることを除き、16 ビットレジスタに対して記述されたのと同じ方法で行われます。レジスタに書く時は最上位ハイトが最後に書かれなければならず、レジスタを 読む時は最下位ハイトが先に読まれなければなりません。

9. GPR - 汎用レジスタ

AVR128DB28/32/48/64デバイスは4つの汎用レジスタを提供します。これらのレジスタはどんな情報を格納するのにも使うことができ、それらは特に全域変数と割り込みフラグを格納するのに有用です。この汎用レジスタのビットに対して暗黙的または明示的な意味は適用されません。ビット値の解釈はソフトウェアによって決められます。

アドレス範囲\$0C~\$1Fに属す汎用レジスタはSBI、CBI、SBIS、SBICの命令を用いて直接ビットアクセス可能です。

9.1. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	GPR0	7~0		GPR7~0						
+\$01	GPR1	7~0		GPR7~0						
+\$02	GPR2	7~0		GPR7~0						
+\$03	GPR3	7~0		GPR7~0						

9.2. レジスタ説明

9.2.1. GPRn - 汎用レジスタn (General Purpose Register n)

名称 :GPR0	: GPR1	: GPR2	: GPR3
変位 : +\$00	: +\$01	: +\$02	: +\$03
リセット : \$00			

特質:-

これらはビットアクセス可能なI/Oメモリ空間で全域変数やフラグのようなデータを格納するのに使うことができる汎用レジスタです。

Ľ"	7	6	5	4	3	2	1	0			
	GPR7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

• ビット7~0 - GPR7~0:汎用レジスタn バイト (General Purpose Register Byte)

10. 周辺機能と基本構造

10.1. 周辺機能アドレス配置

アドレス配置は各周辺機能に対する基準アドレスを示します。各周辺機能に対する完全なレシ、スタ記述と要約については各々の周辺機 能章を参照してください。

表10-1. 周辺機能アドレス配置

基準アドレス	名称	説明	28ピン	32ピン	48ピン	64Ľ°
\$0000	VPORTA	仮想ポートA	0	0	0	0
\$0004	VPORTB	仮想ポートB	×	×	0	0
\$0008	VPORTC	仮想ポートC	0	0	0	0
\$000C	VPORTD	仮想ポートD	0	0	0	0
\$0010	VPORTE	仮想ポートE	×	×	0	0
\$0014	VPORTF	仮想ポートF	0	0	0	0
\$0018	VPORTG	仮想ポートG	×	×	×	0
\$001C	GPR	汎用レジスタ	0	0	0	0
\$0030	CPU	CPU	0	0	0	0
\$0040	RSTCTRL	リセット制御器	0	0	0	0
\$0050	SLPCTRL	休止制御器	0	0	0	0
\$0060	CLKCTRL	クロック制御器	0	0	0	0
\$00A0	BOD	低電圧検出	0	0	0	0
\$00B0	VREF	基準電圧	0	0	0	0
\$00C0	MVIO	MVIO制御器	0	0	0	0
\$0100	WDT	ウォッチトッグ タイマ	0	0	0	0
\$0110	CPUINT	割り込み制御器	0	0	0	0
\$0120	CRCSCAN	巡回冗長検査メモリ走査	0	0	0	0
\$0140	RTC	実時間計数器	0	0	0	0
\$01C0	CCL	構成設定可能な注文論理回路	0	0	0	0
\$0200	EVSYS	事象システム	0	0	0	0
\$0400	PORTA	ポートA構成設定	0	0	0	0
\$0420	PORTB	ポートB構成設定	×	×	0	0
\$0440	PORTC	ポートC構成設定	0	0	0	0
\$0460	PORTD	ポートD構成設定	0	0	0	0
\$0480	PORTE	ポートE構成設定	×	×	0	0
\$04A0	PORTF	ポートF構成設定	0	0	0	0
\$04C0	PORTG	ポートG構成設定	×	×	×	0
\$05E0	PORTMUX	ポート多重器	0	0	0	0
\$0600	ADC0	A/D変換器0	0	0	0	0
\$0680	AC0	アナログ比較器0	0	0	0	0
\$0688	AC1	アナログ比較器1	0	0	0	0
\$0690	AC2	アナログ比較器2	0	0	0	0
\$06A0	DAC0	D/A変換器0	0	0	0	0
\$06C0	ZCD0	0交差検出器0	0	0	0	0
\$06C8	ZCD1	0交差検出器1	×	×	0	0
\$06D0	ZCD2	0交差検出器2	×	×	×	0
\$0700	OPAMP	アナログ信号調整	0	0	0	0
\$0800	USART0	万能同期非同期送受信器0	0	0	0	0
\$0820	USART1	万能同期非同期送受信器1	0	0	0	0
\$0840	USART2	万能同期非同期送受信器2	0	0	0	0
\$0860	USART3	万能同期非同期送受信器3	×	×	0	0
\$0880	USART4	万能同期非同期送受信器4	×	×	0	0
\$08A0	USART5	万能同期非同期送受信器5	×	×	×	0

表10-1 (続き). 周辺機能アトレス配置 基準アドレス 説明 名称 28ピン 32ピン 48ピン 64ピン \$0900 TWI0 2線インターフェース0 \bigcirc \bigcirc Ο \bigcirc 2線インターフェース1 \bigcirc \bigcirc \bigcirc \$0920 \times TWI1 \$0940 SPI0 直列周辺インターフェース0 Ο Ο \bigcirc Ο \$0960 SPI1 直列周辺インターフェース1 \bigcirc Ο 0 \bigcirc \$0A00 TCA0 タイマ/カウンタA型0 \bigcirc \bigcirc 0 \bigcirc TCA1 タイマ/カウンタA型1 \bigcirc \$0A40 Х Х \bigcirc \$0B00 TCB0 タイマ/カウンタB型0 \bigcirc \bigcirc \bigcirc \bigcirc Ο \$0B10 TCB1 タイマ/カウンタB型1 \bigcirc \bigcirc \bigcirc タイマ/カウンタB型2 \bigcirc \bigcirc \bigcirc \$0B20 TCB2 \bigcirc \bigcirc \$0B30 TCB3 タイマ/カウンタB型3 Х Х \bigcirc \$0B40 TCB4 タイマ/カウンタB型4 Х Х \times \bigcirc \$0B80 TCD0 タイマ/カウンタD型0 \bigcirc \bigcirc \bigcirc \bigcirc \$0F00 SYSCFG システム構成設定 \bigcirc \bigcirc \bigcirc Ο \$1000 不揮発性メモリ制御器 \bigcirc \bigcirc \bigcirc \bigcirc NVMCTRL

表10-2. システム メモリ アト・レス配置

基準アトレス	名称	説明	28ピン	32ピン	48ピン	64ピン
\$1040	LOCK	施錠ビット	0	0	0	0
\$1050	FUSE	使用者構成設定	0	0	0	0
\$1080	USERROW	使用者列	0	0	0	0
\$1100	SIGROW	識票列	0	0	0	0

10.2. 割り込みべり外配置

割り込みベクタの各々は下表で示されるように1つの周辺機能実体に接続されます。周辺機能は1つ以上の割り込み元を持ち得ます。 利用可能な割り込み元のより多くの詳細については各々の周辺機能の「機能的な説明」の「割り込み」項をご覧ください。

割り込み条件が起こると、例え割り込みが許可されていなくても、周辺機能の割り込み要求フラグ(周辺機能名.INTFLAGS)レジスタで割り込み要求フラグが設定(1)されます。

割り込みは周辺機能の割り込み制御(周辺機能名.INTCTRL)レジスタで対応する割り込み許可ビットを書くことによって許可または禁止にされます。

割り込み要求は対応する割り込みが許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求を生成するには 割り込みが全体的に許可されなければなりません。割り込み要求はその割り込み要求フラグが解除(0)されるまで活性に留まります。割 り込み要求フラグを解除(0)する方法の詳細については周辺機能のINTFLAGSレジスタをご覧ください。

<^ かり 番号	へ [*] クタ アト [*] レス (語)	周辺機能 (名称)	説明	28 ピン	32 ピン	48 ピン	64 ピン
0	\$0000	RESET	リセット	0	0	0	0
1	\$0002	NMI	以下に対して利用可能な遮蔽不可割り込み: ・CRCSCAN ・CFD	0	0	0	0
2	\$0004	BOD_VLM	電圧水準監視器割り込み	0	0	0	0
3	\$0006	CLKCTRL_CFD	外部クリスタル発振器/クロック元障害割り込み (CFD)	0	0	0	0
4	\$0008	MVIO_MVIO	複数電圧入出力割り込み	0	0	0	0
5	\$000A	RTC_CNT	実時間計数器の溢れまたは比較一致の割り込み	0	0	0	0
6	\$000C	RTC_PIT	実時間計数器の周期割り込み (PIT)	0	0	0	0
7	\$000E	CCL_CCL	構成設定可能な注文論理回路割り込み	0	\bigcirc	\bigcirc	\bigcirc
8	\$0010	PORTA_PORT	ポートA外部割り込み	0	\bigcirc	\bigcirc	0
9	\$0012	TCA0_OVF TCA0_LUNF	標準: タイマ/カウンタA型溢れ割り込み 分割: タイマ/カウンタA型下位下溢れ割り込み	0	0	0	0
10	\$0014	TCA0_HUNF	標準:未使用 分割:タイマ/カウンタA型上位下溢れ割り込み	0	0	0	0
11	\$0016	TCA0_CMP0 TCA0_LCMP0	標準: タイマ/カウンタA型比較0割り込み 分割: タイマ/カウンタA型下位比較0割り込み	0	0	0	0
12	\$0018	TCA0_CMP1 TCA0_LCMP1	標準: タイマ/カウンタA型比較1割り込み 分割: タイマ/カウンタA型下位比較1割り込み	0	0	0	0

番号	アドレス (語)					48	64
	アレス(語)	(名称)	説明	ピン	32 ピン	ピン	Ŀν
13	\$001A	TCA0_CMP2	標準:タイマ/カウンタA型比較2割り込み	0	0	0	0
1.4	¢001C	TCA0_LCMP2 TCB0 INT	分割: タイマ/カウンタA型下位比較2割り込み タイマ/カウンタB型捕獲/溢れ割り込み				
14	\$001C \$001E	TCB0_INT TCB1_INT	タイマ/ カリンタB空捕獲/ 溢れ割り込み タイマ/カウンタB型捕獲/溢れ割り込み	0	$\left \begin{array}{c} 0 \\ 0 \end{array} \right $	0	0
$\frac{15}{16}$	\$001E \$0020	TCD0_OVF	クイマ/カワンクロ空油後/1位10日のビスク タイマ/カウンタD型溢れ割り込み	0	$\overline{0}$	$\overline{0}$	0
17	\$0020	TCD0_TRIG	タイマ/カウンクローン(All 19)のの タイマ/カウンタD型起動割り込み	0	0	$\overline{0}$	0
18	\$0022	TWI0_TWIS	2線インターフェース従装置割り込み	$\overline{0}$	0	$\overline{0}$	0
19	\$0026	TWI0_TWI9	2線インターフェース主装置割り込み	0	0	$\overline{0}$	0
20	\$0028	SPI0_INT	直列周辺インターフェース割り込み	0	Ō	Õ	Ō
21	\$002A	USART0_RXC	万能同期非同期送受信器受信完了割り込み	0	0	0	0
22	\$002C	USART0_DRE	万能同期非同期送受信器データレジスタ空割り込み	Ō	Ō	Ō	Ō
23	\$002E	USART0_TXC	万能同期非同期送受信器送信完了割り込み	0	0	0	0
24	\$0030	PORTD_PORT	ポートD外部割り込み	0	0	0	0
25	\$0032	AC0_AC	アナログ比較器割り込み	0	0	0	0
26	\$0034	ADC0_RESRDY	A/D変換器結果準備可割り込み	0	0	0	0
27	\$0036	ADC0_WCMP	A/D変換器窓比較割り込み	0	0	0	0
28	\$0038	ZCD0_ZCD	0交差検出器割り込み	\bigcirc	\bigcirc	0	0
29	\$003A	AC1_AC	アナログ比較器割り込み	\bigcirc	\bigcirc	0	0
30	\$003C	PORTC_PORT	ポートC外部割り込み	\bigcirc	\bigcirc	0	0
31	\$003E	TCB2_INT	タイマ/カウンタB型捕獲/溢れ割り込み	\bigcirc	\bigcirc	0	0
32	\$0040	USART1_RXC	万能同期非同期送受信器受信完了割り込み	\bigcirc	\bigcirc	0	0
33	\$0042	USART1_DRE	万能同期非同期送受信器データレジスタ空割り込み	\bigcirc	\bigcirc	0	0
34	\$0044	USART1_TXC	万能同期非同期送受信器送信完了割り込み	\bigcirc	0	0	0
35	\$0046	PORTF_PORT	ポートF外部割り込み	\bigcirc	\bigcirc	0	0
36	\$0048	NVMCTRL_EE	不揮発性メモリ制御器EEPROM準備可割り込み	\bigcirc	0	0	0
37	\$004A	SPI1_INT	直列周辺インターフェース割り込み	\bigcirc	\bigcirc	0	0
38	\$004C	USART2_RXC	万能同期非同期送受信器受信完了割り込み	\bigcirc	0	0	0
39	\$004E	USART2_DRE	万能同期非同期送受信器データレジスタ空割り込み	\bigcirc	0	0	0
40	\$0050	USART2_TXC	万能同期非同期送受信器送信完了割り込み	\bigcirc	\bigcirc	0	0
41	\$0052	AC2_AC	アナログ比較器割り込み	\bigcirc	0	0	0
42	\$0054	TWI1_TWIS	2線インターフェース従装置割り込み	\times	0	0	0
43	\$0056	TWI1_TWIM	2線インターフェース主装置割り込み	\times	0	0	0
44	\$0058	TCB3_INT	タイマ/カウンタB型捕獲/溢れ割り込み	\times	\times	0	0
45	\$005A	PORTB_PORT	ホートB外部割り込み	\times	\times	0	0
46	\$005C	PORTE_PORT	ポートE外部割り込み	\times	\times	0	0
47	\$005E	TCA1_OVF	標準:タイマ/カウンタA型溢れ割り込み	×	×	0	0
11	ΨυυυΕ	TCA1_LUNF	分割: タイマ/カウンタA型下位下溢れ割り込み	~			
48	\$0060		標準: 未使用	X	×	0	0
10	φυσου	TCA1_HUNF	分割:タイマ/カウンタA型上位下溢れ割り込み	~			
49	\$0062	TCA1_CMP0	標準:タイマ/カウンタA型比較0割り込み	×	×	0	0
10	+•••• -	TCA1_LCMP0	分割: タイマ/カウンタA型下位比較0割り込み				
50	\$0064	TCA1_CMP1	標準:タイマ/カウンタA型比較1割り込み	×	×	0	0
		TCA1_LCMP1	分割: タイマ/カウンタA型下位比較1割り込み				
51	\$0066	TCA1_CMP2	標準:タイマ/カウンタA型比較2割り込み	×	×	\circ	0
		TCA1_LCMP2	分割: タイマ/カウンタA型下位比較2割り込み			0	_
52	\$0068	ZCD1_ZCD	0交差検出器割り込み	×	×	0	0
53	\$006A	USART3_RXC	万能同期非同期送受信器受信完了割り込み	X	X	0	0
54	\$006C	USART3_DRE	万能同期非同期送受信器データレジスタ空割り込み	X	X	0	0
55	\$006E	USART3_TXC	万能同期非同期送受信器送信完了割り込み	X	X	0	0
56	\$0070	USART4_RXC	万能同期非同期送受信器受信完了割り込み	X	X	\bigcirc	0
57	\$0072	USART4_DRE	万能同期非同期送受信器データレジスタ空割り込み	X	X	\bigcirc	0
58	\$0074	USART4_TXC	万能同期非同期送受信器送信完了割り込み	X	X	0	0
59	\$0076	PORTG_PORT	ホートG外部割り込み	X	X	X	0
60	\$0078	ZCD2_ZCD	0交差検出器割り込み なっための期間は獲少なわたりの3.7	X	X	X	0
61	\$007A	TCB4_INT	タイマ/カウンタB型捕獲/溢れ割り込み	X	X	X	0
62	\$007C \$007E	USART5_RXC USART5_DRE	万能同期非同期送受信器受信完了割り込み 万能同期非同期送受信器データレジスタ空割り込み	× ×	× ×	×	0
63						I X	1 ()

10.3. SYSCFG - システム構成設定

システム構成設定は部品の改訂IDを含みます。この改訂IDはCPUから読め、部品の改訂間での応用変更の実装に対してそれを有用にします。

10.3.1. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	予約									
+\$01	REVID	$7 \sim 0$	MAJOR3~0			MINOR3~0				

10.3.2. レジスタ説明

10.3.2.1. REVID - デバイス改訂IDレジスタ (Device Revision ID Register)

名称:REVID

変位 : +\$01

リセット:[改訂ID]

特質 :-

このレジスタは読み込み専用でデバイス改訂IDを与えます。

ヒ [*] ット	7	6	5	4	3	2	1	0	
	MAJOR3~0				MINOR3~0				
アクセス種別	R	R	R	R	R	R	R	R	
リセット値	Х	Х	Х	Х	Х	Х	Х	Х	

● ビット7~4 - MAJOR3~0 : 主改訂 (Major Revision)

このビット領域はデバイスに対する主改訂を含みます。\$1=A、\$2=B、以下同様です。

● ビット3~0 - MINOR3~0 : 副改訂 (Minor Revision)

このビット領域はデバイスに対する副改訂を含みます。\$0=0、\$1=1、以下同様です。

11. NVMCTRL - 不揮発性メモリ制御器


11.1. 特徴

- 統一されたメモリ
- ・実装プログラミング可能
- ・自己プログラミングとブートローダ支援
- ・書き込み保護に対して構成設定可能な領域
- ブートローダョートまたは応用コート用のブート領域
- 応用コード用の応用コード領域
- 応用コート・またはデータ記憶用の応用データ領域
- ・工場書き込みされたデータ用の識票列
 - 各デバイス型式用のID
 - 各デバイス用の通番
 - 工場校正された周辺機能用の校正バイト
- ・応用データ用の使用者列
 - ソフトウェアから読み書き可能
 - 施錠されたデバイスでUPDIから書き込み可能
 - チップ消去後も保持される内容

11.2. 概要

NVM制御器(NVMCTRL)はCPUと不揮発性メモリ(フラッシュ メモリ、EEPROM、識票列、使用者列、ヒューズ)間のインターフェースです。これらは 給電されない時にそれらの値を保持する再書き込み可能なメモリ部です。フラッシュ メモリは主にプログラム記憶に使われますが、データ記録 に使うこともできます。EEPROM、識票列、使用者列、ヒューズはもっぱらデータ記憶に使われます。

11.2.1. 構成図



11.3. 機能的な説明

11.3.1. メモリ構成

11.3.1.1. フラッシュ メモリ

フラッシュメモリはページの組に分けられます。ページはフラッシュメモリを消去する時の最小アトレス指定可能単位です。同時にページ全体または複数ページを消去することだけが可能です。書き込みはバイトまたは語毎に行うことができます。1つのページは512バイトから成ります。

フラッシュ メモリは各々が可変ページ数から成る3つの領域に分けることができます。これらの領域は次とおりです。

ブート ローダコード(BOOT)領域

完全な書き込みアクセスを持つフラッシュメモリ領域。ブートローダ、ソフトウェアが使われるなら、この領域に置かれなければなりません。

応用コード(APPCODE)領域

限定された書き込みアクセスを持つフラッシュメモリ領域。実行可能な応用コートは通常、この領域に置かれます。

応用データ(APPDATA)領域

書き込みアクセスを持たないフラッシュメモリ領域。定数は通常、この領域に置かれます。

交差書き込み保護

安全性のため、コートが現在実行しているフラッシュ メモリの領域へ書くことは不可能です。APPCODE領域へ書くコートはBOOT領域から 実行されることが必要で、APPDATAに書くコートはBOOT領域またはAPPDATA領域のどちらかから実行される必要があります。

表11-1. 自己プログラミングに対する書き込み保護(書き込み可/CPU停止)									
<u>処理されつつある</u> プ ^ロ がうム実行領域	воот	APPCODE	APPDATA	EEPROM					
воот	×/-	0/0	0/0	O/X					
APPCODE	×/-	×/-	0/0	O/X					
APPDATA	×/-	×/-	×/-	×/ -					

(訳注)

視認性のため本表の形式を変更して います。?/?形式は(書き込み可/CPU 停止)の有無を表します。

領域容量

これらの領域の大きさはブートの大きさ(FUSE.BOOTSIZE)ヒューズとコート の大きさ(FUSE.CODESIZE)ヒューズによって設定されます。ヒューズは512 パイトの塊単位で領域容量を選びます。BOOT領域はFLASHSTARTからBOOTENDに達します。APPCODE領域はBOOTEND直後からAPPE NDまで広がります。残りの領域がAPPDATA領域です。

FUSE.BOOTSIZEが'0'を書かれた場合、フラッシュメモリ全体がBOOT領域と見做されます。FUSE.CODESIZEが'0'を書かれ、FUSE.BOOTSEI ZEが>0の場合、APPCODE領域はBOOTENDからフラッシュメモリの最後 までを走ります(APPDATA領域なし)。

FUSE.CODESIZE≦FUSE.BOOTSIZEだと、APPCODE領域は取り去られ、APPDATAがBOOTENDからフラッシュメモリの最後までを走ります。

図11-2. フラッシュ メモリ領域と位置

BOOT領域	FLASHSTART : \$00000 BOOTEND : (BOOTSIZE×512)-1
APPCODE領域	APPEND : (CODESIZE \times 512)-1
APPDATA領域	FLASHEND

表11-2. フラッシュ メモリ領域の構成設定

BOOTSIZE	CODESIZE	BOOT領域	APPCODE領域	APPDATA領域
0	0	0~FLASHEND	_	_
>0	0	0~BOOTEND	BOOTEND~FLASHEND	_
>0	≦BOOTEND	0~BOOTEND	_	BOOTEND~FLASHEND
> 0	>BOOTEND	0~BOOTEND	BOOTEND~APPEND	APPEND~FLASHEND

ブート ローダ ソフトウェアがない場合、応用コート用にBOOT領域を使うことが推奨されます。

- 注: 1. リセット後、既定ベクタ表位置はAPPCODE領域の始めです。BOOT領域の始めに割り込みベクタ表を再配置することによってBO OT領域で走っているコートで周辺機能割り込みを使うことができます。それは制御A(CPUINT.CTRLA)レジスタの割り込みベクタ 選択(IVSEL)ビットを設定(1)することによって行われます。詳細については「CPUINT - CPU割り込み制御器」章を参照してくだ さい。
 - 2. BOOTSIZE/CODESIZEのヒュース。設定からの結果としてBOOTEND/APPENDがデバイスのFLASHENDを超える場合、対応する ヒュース。設定は無視され、既定値が使われます。既定値については「メモリ」章の「FUSE - 構成設定と使用者のヒュース」」を参照し てください。

例11-1. フラッシュ メモリ領域の大きさの例

FUSE.BOOTSIZEが**\$0**4を書かれ、FUSE.CODESIZEが**\$0**8を書かれた場合、最初の4×512パイトがBOOTで、次の4×512パイトがAPPCODE、そして残りのフラッシュメモリがAPPDATAです。

フラッシュ メモリ保護

交差書き込み保護に加えて、NVMCTRLはフラッシュメモリ領域への望まれないアクセスを避けるための安全機構を提供します。例えCPU が決してBOOT領域に書くことできないにしても、制御B(NVMCTRL.CTRLB)レジスタのブート領域読み込み保護(BOOTRP)ビットはBOO T領域からのコート、の読み込みと実行の防止を提供します。このビットはBOOT領域で実行されるコートからだけ設定(1)することができ、 BOOT領域を去る時にだけ有効になります。

各々、応用コート、と応用データの領域の更なる更新を防ぐために設定(1)することができる、制御B(NVMCTRL.CTRLB)レシ、スタの他の2つの書き込み保護(応用コート、領域書き込み保護(APPCODEWP)と応用データ領域書き込み保護(APPDATAWP))があります。

11.3.1.2. EEPROM

EEPROMは512バイトの不揮発性メモリ領域で、消去/書き込みでバイトの粒度を持ちます。1/2/4/8/16/32バイトの塊で消去することができますが、書き込みは1度に1バイトでだけ行われます。1操作でバイパ消去と書き込みを行うこともできます。

11.3.1.3. 識票列

識票列は各マイクロコントローラ デバイス型式と製造された各デバイスに対する通番を識別するデバイスIDを含みます。通番はデバイスに対す る製造ロット番号、ウェハ番号、デバイスのウェハ座標から成ります。識票列はCPUまたはUPDIインターフェースによって読むことができますが、 書き込みや消去はできません。

11.3.1.4. 使用者列

使用者列は32バイトです。この領域は校正/構成設定のデータや通番のような様々なデータを格納するのに使うことができます。この領域はチップ消去によって消去されません。

使用者列領域はCPUから読み書きすることができます。この領域は解錠されたデバイスでUPDIから読むことができ、例え施錠されたデ バイスでも、UPDIを通して書くことができます。

11.3.1.5. ヒュース゛

ヒューズはデバイス構成設定値を含み、始動手順最後でそれらの目的対象レジスタに複写されます。

ヒューズはCPUまたはUPDIによって読むことができますが、UPDIによってだけ、書くまたは解除することができます。

11.3.2. メモリ アクセス


読み/書き操作に対し、フラッシュ メモリはコート 空間またはCPUデータ空間のどちらかでアクセスすることができます。フラッシュ メモリはコート 空間 使用時にLPMとSPM系命令を通してアクセス可能です。

加えて、フラッシュメモリはCPUデータ空間を通してアクセスされる時にハイトアクセス可能で、SRAM、EEPROM、I/Oレシブスタと同じアトレス空間と 命令を共用することを意味し、アセンフリ言語でLD/ST系命令を使ってアクセス可能です。

「メモリ配置」項で示されるように、LPMとSPM系命令についてはアドレス\$0000がフラッシュ メモリの開始ですが、LDとST系命令については それが\$8000です。

コート 空間でのフラッシュ メモリ アト レス指定

コート、空間でのフラッシュメモリへの読み書きアクセスについて、LPM/SPM系命令アクセスに対して使われるアトレスホインタを作成するのに RAMPZレジスタがZレジスタと連結されます。



7ラッシュメモリがヘージで構成され、語(ワード)でアクセスされるため、図11-3.で示されるように、アトレスポインタは2つの領域を持つように扱う ことができます。ヘージ内の語アトレス(FWORD)はアトレスポインタの下位側ビットによって保持され、同時にアトレスポインタの上位側ビットが7 ラッシュ ヘージ アトレス(FPAGE)を保持します。FPAGEとFWORDは併せて、フラッシュメモリ内の語への絶対アトレスを保持します。 7ラッシュ メモリはコート'空間書き込み操作に対して語アクセスされるため、アトレスポインタの最下位ビット(ビット0)は無視されます。 7ラッシュ メモリ読み込み操作については1度に1ハイトが読まれます。これに関して語アトレス内の上位ハイトと下位ハイトを選ぶためにアトレス ポインタの最下位ビット(ビット0)が使われます。このビットが'0'ならば下位ハイトが読まれ、このビットが'1'ならば上位ハイトが読まれます。 ー旦プログラミング操作を始めると、アトレスはラッチされ、アトレスポインタは更新して他の操作に使うことができます。

CPUデータ空間でのフラッシュ メモリ アドレス指定

データ空間でのフラッシュメモリ領域は32Kバイトだけを持ちます。32Kバイトよりも大きなフラッシュメモリ量を持つデバイスについては、フラッシュメ モリが32Kバイトの塊に分割されます。これらの塊は制御B(NVMCTRL.CTRLB)レジスタのデータ空間に割り当てられるフラッシュメモリ領域 (FLMAP)ビット領域を使ってデータ空間に割り当てられます。

CPUデータ空間でのフラッシュメモリへの読み書きアクセスに対しては、1度に1バイトをアクセスするためLD/ST系命令が使われます。

領域に書く時はバ小単位

11.3.2.1. 読み込み

フラッシュ メモリ読み込みはメモリ割り当てに従ったアドレスを持つプログラム メモリ取得(LPM)系命令または取得型(LD*)系命令を用いて行わ れます。EEPROMと識票列の読み込みはLD*系命令を用いて行われます。書き込みまたは消去が進行中の間の読み込み操作実行 は進行中の操作が完了するまで保留にされます。

11.3.2.2. プログラミング(書き込み)

フラッシュ メモリ書き込みは1度に1バイトまたは1語を書くことによって行われます。 格納型(<mark>ST</mark>)系命令を用いるCPUからの書き込みは1度 に1バイトを書く一方で、プログラムメモリ格納(SPM)命令は1度に1語を書きます。

NVM指令一式は複数のフラッシュ メモリ消去操作を支援します。32ページまでを同時に消去することができます。消去操作の時間は消去 されるページ数に依存します。

EEPROM消去は1操作に於いてバイド単位で32バイトまでの消去の可能性を持ちます。EEPROMは1度に1バイトを書かれ、同じ操作で1 バイトの消去と書き込みを行う任意選択を持ちます。

使用者列は通常のフラッシュ メモリとして消去/書き込みされます。消去操作が使われると、使用者列全体が1度で消去されます。使用者 列書き込みはバ仆単位です。

ヒューズ書き込みはEEPROM書き込みと同じですが、UPDIインターフェース経由でだけ実行することができます。

表11-3. プログラミン	長11−3. プログラミング単位								
メモリ領域	消去単位	書き込み単位	注1: CPUデータ空間メモリ割り当て領域に書く時はバイト単位						
フラッシュ メモリ配列	ヘ゜ージ゛	語 (<mark>注1</mark>)	<mark>注2</mark> : 1ページは32バイト						
EEPROM配列	バイト	バイト	注3: 施錠されたデバイスでUPDIから書く時はヘージ単位						
使用者列	ページ [、] (注2)	バイト (注3)							
ヒュース゛	バイト	バイト							

11.3.2.3. 指令動作

メモリ配列の読み込みはLD/LPM系命令(注)を用いて処理されます。

フラッシュメモリ(CHER)またはEEPROM(EECHER)の全体消去は制御A(NVMCTRL.CTRLA)レジスタに指令を書くことによって開始されま す。他の書き込み/消去操作は単にNVMCTRL.CTRLAレジスタに指令を書くことによって許可され、ST/SPM系命令(注)を用いてメモリ 配列に書くことが後続されなければなりません。

注: LPM/SPM系命令はEEPROMに使えません。

NVMCTRL.CTRLAレジスタに指令を書くには以下の手順の実行が必要です。

- 1. 状態(NVMCTRL.STATUS)レジスタの多忙(EEBUSYとFBUSY)フラグを読むことによってどの直前の操作も完了されていることを確認 してください。
- 2. NVM制御A(NVMCTRL.CTRLA)レジスタを解錠するために構成設定変更保護(CPU.CCP)レジスタに適切な鍵を書いてください。
- 3. 次の4命令内で制御A(NVMCTRL.CTRLA)レジスタの指令(CMD)ビット領域に望む指令値を書いてください。

NVMで書き込み/消去の操作を実行するには以下の手順が必要とされます。

- 1. 状態(NVMCTRL.STATUS)レジスタの多忙(EEBUSYとFBUSY)フラグを読むことによってどの直前の操作も完了されていることを確認 してください。
- 2. 任意選択: CPUデータ空間でフラッシュメモリをアクセスする場合、制御B(NVMCTRL.CTRLB)レジスタのデータ空間に割り当てられたフラッ シュメモリ領域(FLMAP)ビット領域を書くことによって対応する32Kハイトフラッシュメモリ領域を割り当ててください。
- 3. 前で記述されたようにNVMCTRL.CTRLAレジスタに望む指令値を書いてください。
- 4. ST/SPM系命令を用いてデータ空間/コード空間の正しいアドレスに書いてください。
- 5. 任意選択: 複数の書き込み操作が必要とされる場合、手順4.へ行ってください。
- 6. 現在の指令を解消するためにNVMCTRL.CTRLAレジスタにNOOPまたはNPCMD指令を書いてください。

11.3.2.3.1. フラッシュ書き込み動作

フラッシュ制御器のフラッシュ書き込み(FLWR)動作は書き込み操作を開始するためにフラッシュ メモリ配列への書き込みを許可します。 NVM CTRL.CTRLAレジスタでFLWR動作が許可されている間にいくつかの書き込みを行うことができます。FLWR動作が許可されると、ST 系命令は1度に1バイトを書く一方で、SPM命令は1度に1語を書きます。

アドレスに対して書き込みが実行される前に、その内容が消去されることが必要です。

11.3.2.3.2. フラッシュ ヘージ 消去動作

フラッシュ ページ消去(FLPER)動作はページを消去するためにメモリ配列への各書き込みを許します。 フラッシュメモリへの消去操作はCPUを停止します。

11.3.2.3.3. フラッシュ複数ページ 消去動作

フラッシュ複数ヘージ消去(FLMPERn)動作は複数ヘージを消去するためのメモリ配列への各書き込みを許します。FLMPERn許可時、2、 4、8、16、32ヘージの消去から選ぶことが可能です。

どの複数フラッシュ ヘージが消去されるかを定義している時に、ヘージ アドレスの下位ビットが無視されます。例としてFLMPER4を使うと、 \$08~\$0B範囲内のどのヘージの消去も、範囲内の全てのヘージの消去を引き起こします。

表11-4. フラッシュ複	表11-4. フラッシュ複数ベージ消去						
CMD	消去ページ数	説明					
FLMPER2	2	FPAGEn~1に合致するページが消去されます。FPAGE0の値は無視されます。					
FLMPER4	4	FPAGEn~2に合致するページが消去されます。FPAGE1~0の値は無視されます。					
FLMPER8	8	FPAGEn~3に合致するページが消去されます。FPAGE2~0の値は無視されます。					
FLMPER16	16	FPAGEn~4に合致するページが消去されます。FPAGE3~0の値は無視されます。					
FLMPER32	32	FPAGEn~5に合致するページが消去されます。FPAGE4~0の値は無視されます。					

注: FPAGEはフラッシュ メモリ消去を行う時のページ番号です。詳細については図11-3.を参照してください。

11.3.2.3.4. EEPROM書き込み動作

EEPROM書き込み(EEWR)動作は書き込み操作に対してEEPROM配列を許可します。制御A(NVMCTRL.CTRLA)レジスタでEEWR動 作が許可されている間にいくつかの書き込みを行うことができます。EEWR動作が許可されると、ST系命令での書き込みは1度に1バイ トを実行します。

EEPROM書き込み時、CPUはコート、実行を続けます。EEPROM消去/書き込みが完了する前に新しい取得/格納操作が開始された場合、CPUが停止されます。

アドレスに対して書き込みが実行される前に、その内容の消去が必要です。

11.3.2.3.5. EEPROM消去/書き込み動作

EEPROM消去/書き込み(EEERWR)動作は消去操作直後に続く書き込み操作をEEPROM配列に許可します。NVMCTRL.CTRLAレ ジスタでEEERWR動作が許可されている間にいくつかの消去/書き込みを行うことができます。EEERWR動作が許可されると、ST系命 令での書き込みは1度に1バイトを実行します。

EEPROM消去/書き込み時、CPUはコート、実行を続けます。

EEPROM消去/書き込みが完了する前に新しい取得/格納命令が開始された場合、CPUが停止されます。

11.3.2.3.6. EEPROM / 小消去動作

EEPROMバイ
消去(EEBER)動作は選んだバイトを消去するためにメモリ配列への各書き込みを許します。消去されたバイトはEEPROMアトレスに書かれた値に関わらず、常に、FFを読み戻します。

EEPROM消去時、CPUはフラッシュメモリからの走行を続けることができます。EEPROMが多忙中にCPUが消去または書き込みの操作を 開始した場合、CPUは現在の操作を終えるまで停止されます。

11.3.2.3.7. EEPROM複数バイト消去動作

EEPROM複数バイト消去(EEMBER)動作は1つの操作でいくつかのバイトの消去を許します。選んだバイトを消去するためにメモリ配列への各書き込みを許します。EEMBER動作許可時、1つの操作で2、4、8、16、32ページの消去から選ぶことが可能です。

どの複数EEPROM位置が消去されるかを定義している時に、アドレスの下位ビットが無視されます。例えば、8バイト消去を行っている間、\$18~\$1F範囲内のどのバイトのアドレス指定も、範囲内のバイト全体の消去に帰着します。

表11-5. EEPROM複数ヘーシ消去						
消去バイ教	説明					
2	ADDRn~1に合致するアドレスのバイトが消去されます。ADDR0の値は無視されます。					
4	ADDRn~2に合致するアドレスのバイトが消去されます。ADDR1~0の値は無視されます。					
8	ADDRn~3に合致するアドレスのバイトが消去されます。ADDR2~0の値は無視されます。					
16	ADDRn~4に合致するアドレスのバイトが消去されます。ADDR3~0の値は無視されます。					
32	ADDRn~5に合致するアドレスのバイトが消去されます。ADDR4~0の値は無視されます。					
	<mark>消去バイト数</mark> 2 4 8 16					

表11-5. EEPROM複数ページ消去

注: ADDRはEEPROM消去を行う時に書かれるアドレスです。

EEPROM消去中にCPUはフラッシュメモリから命令の実行を続けることができます。EEPROMが多忙中にCPUが消去または書き込みの 操作を開始した場合、NVMCTRL単位部がバス上での待機を与え、CPUは現在の操作を終えるまで停止されます。

11.3.2.3.8. チップ 消去指令

チップ消去(CHER)指令はフラッシュメモリとEEPROMを消去します。EEPROMはシステム構成設定0(FUSE.SYSCFG0)のチップ消去中EEPRO M保存(EESAVE)ヒューズが設定(1)される場合、不変にされます。 デバイスが施錠された場合、EESAVEビットに関わらず、EEPROMはチップ消去によって常に消去されます。制御B(NVMCTRL.CTRLB)レジスタの読み書き保護(フート領域読み込み保護(BOOTRP)、応用コート、領域書き込み保護(APPCODEWP)、応用データ領域書き込み保護(APPDATAWP))のビットは操作を妨げません。全てのフラッシュメモリとEEPROMはこの指令後に\$FFを読み戻します。

この指令はUPDIからだけ開始することができます。

11.3.2.3.9. EEPROM消去指令

EEPROM消去(EECHER)指令はEEPROMを消去します。全てのEEPROMは操作後に\$FFを読み戻します。CPUはEEPROM消去の間、停止されます。

11.3.3. フラッシュ メモリ/EEPROM化け防止

CPUとフラッシュメモリ/EEPROMの正しい動作に対して供給電圧が低すぎる場合、フラッシュメモリとEEPROMの書き込みや消去はメモリ化け を起こし得ます。これらの問題はフラッシュメモリ/EEPROMを使う基板上程度の系と同じです。動作電圧が充分高いことを保証するため に内部または外部の低電圧検出器(BOD:Brown-Out Detector)を使うことが推奨されます。

次のような2つの状況は電圧が低すぎる時にフラッシュ メモリ/EEPROM化けが引き起こすかもしれません。

1. フラッシュ メモリへの通常の書き込み手順を正しく動くために最低電圧を必要とします。

2. 供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。

チップ消去はヒューズを消しません。チップ消去指令を開始する前にBODがヒューズによって許可されている場合、チップ消去中、自動的に それが以前に構成設定されていた基準で許可されます。

最大周波数対VDDについては「電気的特性」章を参照してください。

注意:以下の対策を取ると、フラッシュ メモリ/EEPROM化けを避けるかもしれません。

- ・不十分な電力供給電圧の期間中、デバイスをリセットに保ってください。内部低電圧検出器(BOD)を許可することによってこれを行ってください。
- ・BOD基準近くでEEPROMへの書き込み開始を防ぐのにBODでの電圧水準監視部(VLM)を使うことができます。
- ・内部BODの検出基準が必要とする検出基準と一致しない場合、外部VDDリセット保護回路を使うことができます。書き 込み操作が進行中の間にリセットが起こる場合、その書き込み操作は中止されます。

11.3.4. 割り込み

表11-6.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
EEREADY	NVM	新規の書き込み/消去の操作に対してEEPROMが準備可

割り込み条件が起こると、割り込み要求フラグ(NVMCTRL.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。

割り込み元は割り込み許可(NVMCTRL.INTCTRL)レジスタで対応するビットに書くことによって許可または禁止にされます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細についてはNVMCTRL.INTFLAGSレジスタを ご覧ください。

11.3.5. 休止形態動作

進行中のNVM書き込み/消去操作が全くなければ、NVMCTRLはシステムが休止動作形態へ移行する時に休止動作形態へ移行します。

システムが休止動作形態へ移行する時にNVM書き込み/消去操作が進行中の場合、NVM部、NVMCTRL、周辺機能クロックはその操作が終了されるまでONに留まり、一旦操作が完了されると、自動的にOFFへ切り替えます。これはパワーダウン休止動作を含む全ての休止動作形態に対して有効です。

NVM準備可割り込みはアイドル休止動作からだけデバイスを起き上がらせます。

11.3.6. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレシスタがCCP下です。

<u>表11-7. NVMCTRL - 構成設定変更保護下のレジスタ</u>						
レジスタ	鍵種別					
NVMCTRL.CTRLA	SPM					
NVMCTRL.CTRLB	IOREG					

11.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	$7 \sim 0$				1	CMD6~0	· · · ·		
+\$01	CTRLB	7~0	FLMAPLOCK		FLM	AP1,0		APPDATAWP	BOOTRP	APPCODEWP
+\$02	STATUS	$7 \sim 0$			ERROR2~0	1			EEBUSY	FBUSY
+\$03	INTCTRL	$7 \sim 0$								EEREADY
+\$04	INTFLAGS	$7 \sim 0$								EEREADY
+\$05	予約									
+\$06	DATA	$7 \sim 0$				DAT	A7~0	· · ·		
+\$07	DATA	$15 \sim 8$				DATA	A15~8	· · ·		
+\$08		$7 \sim 0$			1	ADD	R7~0	, , , , , , , , , , , , , , , , , , ,		
+\$09	ADDR	$15 \sim 8$				ADDI	R15~8	· · ·		
+\$0A		23~16				ADDR	23~16	· · ·		

11.5. レジスタ説明

11.5.1. CTRLA - 制御A (Control A)

- 名称 : CTRLA
- **変位** : +\$00

リセット: \$00

特質:構成設定変更保護

ヒット	7	6	5	4	3	2	1	0
アクセス種別	R	R/W						
リセット値	0	0	0	0	0	0	0	0

ビット6~0 - CMD6~0:指令 (Command)

指令を許可または発行するにはこのビット領域に書いてください。チップ消去とEEPROM消去の指令は指令を書く時に開始します。その他は消去または書き込みの操作を許可します。操作はアドレス位置に格納命令を行うことによって開始されます。

1つの指令から別の指令への変更は常に無指令(NOCMD)または無操作(NOOP)の指令を通して行わなければなりません。フラッシュメモリやEEPROMが多忙の間に(NOCMDやNOOPを除く)プログラミング指令を書こうとした場合、状態(NVMCTRL.STATUS)レジスタの異常符号(ERROR)ビット領域で指令衝突異常が合図されます。

值	名称	説明
000 0000 (\$00)	NOCMD	無指令
000 0001 (\$01)	NOOP	無操作
000 0010 (\$02)	FLWR	フラッシュメモリ書き込み許可
000 1000 (\$08)	FLPER	フラッシュメモリ ヘージ消去許可
000 1001 (\$09)	FLMPER2	フラッシュ メモリ 2ヘ゜ージ消去許可
000 1010 (\$0A)	FLMPER4	フラッシュ メモリ 4ヘ゜ージ消去許可
000 1011 (\$0B)	FLMPER8	フラッシュ メモリ 8ヘ゜ージ消去許可
000 1100 (\$0C)	FLMPER16	フラッシュ メモリ 16ヘ゜ージ消去許可
000 1101 (\$0D)	FLMPER32	フラッシュ メモリ 32ページ 消去許可
001 0010 (\$12)	EEWR	EEPROM書き込み許可
001 0011 (\$13)	EEERWR	EEPROM消去/書き込み許可
001 1000 (\$18)	EEBER	EEPROMバイト消去許可
001 1001 (\$19)	EEMBER2	EEPROM 2 [×] 小消去許可
001 1010 (\$1A)	EEMBER4	EEPROM 4バイト消去許可
001 1011 (\$1B)	EEMBER8	EEPROM 8户们消去許可
001 1100 (\$1C)	EEMBER16	EEPROM 16 ^小 小消去許可
001 1101 (\$1D)	EEMBER32	EEPROM 32 ^小 小消去許可
010 0000 (\$20)	CHER	フラッシュ メモリとEEPROMを消去。 EEPROMはEESAVEヒュースが設定(1)の場合に飛ばされます(UPDIアクセスのみ)。
011 0000 (\$30)	EECHER	EEPROM消去
その他	_	(予約)

11.5.2. CTRLB - 制御B (Control B)

- 名称 : CTRLB
- **変位** : +\$01

リセット : \$30

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
FLMAPLOCK		FLMAP1,0			APPDATAWP	BOOTRP	APPCODEWP	
アクセス種別	R/W	R	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	1	1	0	0	0	0

• ビット7 - FLMAPLOCK : フラッシュ メモり割り当て施錠 (Flash Mapping Lock)

このビットへの'1'設定はデータ空間に割り当てるフラッシュメモリ領域(FLMAP1,0)の更なる更新を防ぎます。このビットはリセットによってのみ解除(0)できます。

• ビット5,4 - FLMAP1,0 : データ空間に割り当てるフラッシュ メモリ領域 (Flash Section Mapped into Data Space)

フラッシュ メモリの(32Kハ'仆の塊で)どの部分がCPUテータ空間の一部として割り当てられてLD/ST系命令を通してアクセス可能かを選びます。

このビット領域は構成設定変更保護下ではありません。

値	0 0	0 1	10	11
名称	SECTION0	SECTION1	SECTION2	SECTION3
割り当てられるフラッシュ メモリ部分 (128KB)	0~32	32~64	64~96	96~128

● ビット2 - APPDATAWP : 応用データ領域書き込み保護 (Application Data Section Write Protection)

このビットへの'1'書き込みは応用データ領域への更なる更新を防ぎます。

● ビット1 - BOOTRP : ブート領域読み込み保護 (Boot Section Read Protection)

このビットへの'1'書き込みはブート領域を読み込みと命令取得から防ぎます。他のフラッシュメモリ領域から読み込みが発行された場合、'0'を返します。BOOT領域からの命令取得はNOP命令を返します。このビットはBOOT領域からだけ書くことができ、リセットによってのみ解除(0)することができます。読み込み保護はこのビットが(1を)書かれた後にBOOT領域を去る時にだけ有効です。

● ビット0 - APPCODEWP : 応用コート、領域書き込み保護 (Application Code Section Write Protection)

このビットへの'1'書き込みは応用コート、領域への更なる更新を防ぎます。このビットはリセットによってのみ解除(0)することができます。

11.5.3. STATUS - 状態 (Status)

名称 : STATUS 変位 : +\$02 リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
			ERROR2~0				EEBUSY	FBUSY
アクセス種別	R	R/W	R/W	R/W	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット6~4 - ERROR2~0: 異常符号 (Error Code)

異常符号ビット領域は最後の異常発生を示します。このビット領域はそれに'0'を書くことによって解除することができます。

値	000	001	010	0 1 1	その他
名称	NONE	INVALIDCMD	WRITEPROTECT	CMDCOLLISION	-
説明	異常なし	選んだ命令が 不支援	保護された領域を 書く試み	既に書き込み/消去指令が進行中に 新しい書き込み/消去指令を選択	(予約)

• ビット1 - EEBUSY : EEPROM多忙 (EEPROM Busy)

このビットはEEPROMプログラミング操作が進行中の時に'1'を読みます。

• ビット0 - FBUSY : フラッシュ メモリ多忙 (Flash Busy)

このビットはフラッシュメモリプログラミング操作が進行中の時に'1'を読みます。

11.5.4. INTCTRL - 割り込み制御 (Interrupt Control)


変 リ	称 :INTCTRL 6位 :+\$03 2ット : \$00 5質 :-	,							
	ビット	7	6	5	4	3	2	1	0
									EEREADY
	アクセス種別	R	R	R	R	R	R	R	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット0 - EEREADY : EEPROM準備可割り込み許可 (EEPROM Ready Interrupt)

このビットへの'1'書き込みはEEPROMが新しい書き込み/消去操作の準備が整ったことを示す割り込みを許可します。

これは割り込み要求7ラグ(INTFLAGS)レジスタのEEPROM準備可割り込み要求(EEREADY)7ラグが、11、に設定されている時にだけ起動 されるレベル割り込みです。このNVM指令が発行される前にEEREADYフラグが解除(0)されないため、この割り込みはEEPROM書き込 み/消去操作を起動する前に許可されてはなりません。この割り込みは割り込み処理部で禁止されなければなりません。

11.5.5. INTFLAGS - 割り込み要求7ラグ (Interrupt Flags)



• ビット0 - EEREADY : EEPROM準備可割り込み要求フラグ (EEREADY Interrupt Flag)

EEPROM割り込み用割り込み要求フラグ。このビットはこれに'1'を書くことによって解除(0)されます。

11.5.6. DATA - 7⁻-9 (Data)

名称: DATA (DATAH, DATAL)

変位 : +\$06

リセット : \$0000

特質 :-

NVNCTRL.DATAHとNVMCTRL.DATALのレジスタ対は16ビット値のNVMCTRL.DATAを表します。下位ハイト[7~0](接尾辞L)は変位 原点でアクセス可能です。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

Ľ'ット	15	14	13	12	11	10	9	8				
		DATA15~8										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	0	0	0	0	0	0	0	0				
ビット	7	6	F	4	0	0	1	0				
	1	0	5	4 	3 A7~0		1					
				DAL	47~0	•						
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	0	0	0	0	0	0	0	0				

ビット15~0 - DATA15~0: データ値 (Data Register)

データレジスタはフラッシュメモリ、EEPROM、またはNVMCTRLからの最後の読み込み値を含みます。EEPROMアクセスにはDATA7~0だけが使われます。

11.5.7. ADDR - アドレス (Address)

名称: ADDR (ADDR2, ADDR1, ADDR0)

変位 : +\$08

リセット: \$000000

特質 :-

NVNCTRL.ADDR0、NVMCTRL.ADDR1、NVMCTRL.ADDR2は24ビット値のNVMCTRL.ADDRを表します。下位ハイト[7~0](接尾辞 0)は変位原点でアクセス可能です。上位ハイト[15~8](接尾辞1)は変位+1でアクセスすることができます。拡張ハイト[23~16](接尾辞2)は変 位+2でアクセスすることができます。

ヒット	23	22	21	20	19	18	17	16				
	ADDR23~16											
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	0	0	0	0	0	0	0	0				
ビット	15	14	13	12	11	10	9	8				
				ADDF	215~8							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	0	0	0	0	0	0	0	0				
۲ ۲ ۳	7	6	5	4	3	2	1	0				
				ADD	₹7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	0	0	0	0	0	0	0	0				

ビット23~0 - ADDR23~0:アドレス値 (Address)

アドレス レジスタはアクセスされた最後のメモリ位置のアドレスを含みます。メモリをアクセスするのに必要とされるビット数だけが使われます。

12. CLKCTRL - クロック制御器

12.1. 特徴


- ・周辺機能によって要求される時に自動的に許可される全てのクロックとクロック元
- 内部発振器
 - 24MHzまでの内部高周波数発振器(OSCHF)
 - 32.768kHz超低電力発振器(OSC32K)
 - 2倍または3倍のクロック逓倍器を持つ48MHzまでの位相固定化閉路(PLL)
- ・内部発振器精度を改善するための自動調整
- ・外部クロック任意選択
 - 32.768kHzクリスタル用発振器(XOSC32K)
 - 高周波数クリスタル用発振器(XOSCHF)
- 外部クロック ・ 主なクロック機能
 - 安全な走行時切り替え
 - 1~64の範囲の分周係数を持つ前置分周器
 - 内部供給元への自動クロック切り替えを持つクロック障害検出

12.2. 概要

クロック制御器(CLKCTRL)は利用可能な発振器からのクロック信号を制御、分配、前置分周し、内部と外部のクロック元を支援します。 CLKCTRLはデバイス上の全ての周辺機能に実装された自動クロック要求システムに基づきます。周辺機能は必要とされるクロックを自動的 に要求します。多数のクロック元が利用可能な場合、その要求は正しいクロック元に配線されます。

主クロック(CLK_MAIN)はCPU、SRAM、それとI/Oバスに接続される全ての周辺機能よって使われます。主クロック元を選んで前置分周す ることができます。いくつかの周辺機能は主クロックと同じクロック元を共用し、または主クロック領域と非同期に動きます。

12.2.1. 構成図



クロック システムは主クロックと主クロックから派生したクロック、更にいくつかの非同期クロックから成ります。

- ・主クロック(CLK_MAIN)は常に活動動作とアイドル休止動作で動きます。必要とされる場合はスタンバイ休止動作でも動きます。
- ・CLK_MAINはクロック制御器によって前置分周されて分配されます。
 - CLK_CPUはCPUと不揮発性メモリ制御器(NVMCTRL)周辺機能によって使われます。
 - CLK_PERはSRAMと非同期クロック下で一覧にされない全ての周辺機能によって使われ、CLKOUTピンに配線することもできます。
 - 全てのクロック元を主クロックとして使うことができます。

・主クロック領域に対して非同期に動くクロック

- CLK_RTCは実時間計数器(RTC)と周期的割り込み計時器(PIT)に使われ、RTC/PITが許可される時に要求されます。 CLK_RTC用のクロック元はこの周辺機能が禁止されている場合にだけ変更することができます。
- CLK_WDTはウォッチドック゛タイマ(WDT)によって使われます。WDTが許可される時に要求されます。
- CLK_BODは低電圧検出器(BOD)によって使われます。BODが採取動作で許可される時に要求されます。代替クロック元はヒュー ズによって制御されます。
- CLK_TCDはタイマ/カウンタD型(TCD)によって使われます。TCDが許可される時に要求されます。この周辺機能が禁止されている場合にだけクロック元を変更してください。

- クロック障害検出器(CFD:Clock Failure Detector)は外部のクリスタルまたはクロック元での障害を検出する非同期機構です。

主クロック領域用のクロック元は主クロック制御A(CLKCTRL.MCLKCTRLA)レジスタのクロック選択(CLKSEL)ビット領域に書くことによって構成 設定されます。このレジスタは構成設定変更保護(CCP)を持ち、CLKSELビット領域に書くのに先立って構成設定変更保護(CCP)レジスタ に適切な鍵が書かれなければなりません。非同期クロック元は各々の周辺機能内のレジスタによって構成設定されます。

12.2.2. 信号説明

信号	形式	説明
CLKOUT	デジタル出力	CLK_PER出力
XTALHF1	アナログ入力	外部クロック元(EXTCLK)または高周波数クリスタルの1つのピン用の入力
XTALHF2	アナログ出力	高周波数クリスタルの1つのピン用の出力
XTAL32K1	アナログ入力	外部クロック元(EXTCLK)または32.768kHzクリスタルの1つのピン用の入力
XTAL32K2	アナログ出力	32.768kHzクリスタルの1つのピン用の出力

より多くの詳細については「入出力多重化」項を参照してください。

12.3. 機能的な説明

12.3.1. 初期化

クロック元を主クロックとして初期化するには以下のこれらの手順に従うことが必要です。

- 1. 任意選択: 各々のクロック元のCTRLAレジ、スタのスタンハイ時走行(RUNSTDBY)ビットに'1'を書くことによって常に動くことをクロックに強制してください。
- 2. 対応するクロック元のCTRLAレジスタで必要とされるようにクロック元を構成設定し、当て嵌まるなら、許可ビットに'1'を書くことによってク ロック元を許可してください。
- 3. 任意選択: RUNSTDBYビットが'1'の場合、CLKCTRL.MCLKSTATUSで当該状態ビットをポーリングすることによってクロック元が安定 するのを待ってください。
- 4. 以下の補助手順は主クロック周波数が許された最大クロック周波数を決して超えないような順番で実行されることが必要です。
 - a. 必要とされるなら、主クロック制御B(CLKCTRL.MCLKCTRLB)レジスタで前置分周器分周値(PDIV)ビット領域に書いて前置分周 器許可(PEN)ビットに'1'を書くことによってクロック元周波数を分周してください。
 - b. 主クロック制御A(CLKCTRL.MCLKCTRLA)レシ^{*}スタのクロック選択(CLKSEL)ヒ^{*}ット領域で主クロックとして構成設定したクロック元を選ん でください。
- 5. 主クロック状態(CLKCTRL.MCLKSTATUS)レジスタの主クロック発振器変更(SOSC)ビットをポーリングすることによって主クロック変更を待ってください。
- 6. 任意選択: クロック元のCTRLAレシブスタのRUNSTDBYビットを解除(0)してください。

12.3.2. 主クロック選択と前置分周器

利用可能な全ての発振器と外部クロック(EXTCLK)は主クロック(CLK_MAIN)用の主クロック元として使うことができます。主クロック元はソフトウェ アから選択可能で、標準動作の間に安全に変更することができます。

構成設定変更保護機構は安全でないクロック切り替えを防ぎます。より多くの詳細については「構成設定変更保護(CCP)」項を参照してください。


許可されると、クロック障害検出機構はクロック障害で内部クロック元へ安全に切り替えることを保証します。

外部クロック元の選択では選んだクロック元への切り替えはその外部クロックで端(エッジ)が検出される場合だけに起こります。充分なクロック 端数が検出されるまで、切り替えは起きず、リセットを実行することなしに再び別のクロック元へ変更することはできません。

進行中のクロック元切り替えは主クロック状態(CLKCTRL.MCLKSTATUS)レジスタの主クロック発振器変更(SOSC)フラク によって示されます。 外部クロック元の安定性はCLKCTRL.MCLKSTATUSの各々の状態(外部クロック状態(EXTS)と32.768kHzクリスタル用発振器状態(XOSC3 2KS))のビットによって示されます。 ⚠注意

外部クロック元がCLK_MAIN供給元として使われている間に機能しなくなった場合、供給元はCFDが許可されている場合に だけ既定の始動クロック元になります。CFDで許可されていない場合はウォッチト、ック、タイマ(WDT)だけがシステムリセットを提供する ことができます。より多くの詳細につては「クロック障害検出(CFD)」項を参照してください。

CLK_MAINはデバイスの周辺機能(CLK_PER)に よって使われるのに先立って前置分周器へ供 給されます。前置分周器は1段だけを持ち、1~ 64の係数でCLK_MAINを分周します。 図12-2. 主クロックと前置分周器



12.3.3. リセット後の主クロック

どのリセット後も、主クロック(CLK_MAIN)は発振器構成設定(FUSE.OSCCFG)ヒューズのクロック選択(CLKSEL)ビット領域に依存して4MHzの 既定周波数で動くOSCHF、またはOSC32Kのどちらかによって提供されます。リセット後に可能な周波数の詳細についてはFUSE.OSC CFGヒューズの記述を参照してください。

12.3.4. クロック元

全ての内部クロック元はそれらが周辺機能によって要求される時に自動的に許可されます。外部クリスタルに基づくクルスタル用発振器はこれらがクロック元として扱うことができるのに先立って許可されなければなりません。

- ・XOSC32K発振器は32.768kHzクリスタル用発振器制御A(CLKCTRL.XOSC32KCTRLA)レシ、スタの許可(ENABLE)ビットに'1'を書くことによって許可されます。
- XOSCHF発振器は高周波数/リスタル用発振器制御A(CLKCTRL.XOSCHFCTRLA)レジ^{*}スタの許可(ENABLE)と^{*}ットに'1'を書くことに よって許可されます。

リセット後、デバイスは内部の高周波数発振器または32.768kHz発振器から走行を始めます。 主クロック状態(CLKCTRL.MCLKSTATUS)レジスタの各々の状態ビットはクロック元が走行していて安定かを示します。

12.3.4.1. 内部発振器

内部発振器は走行するのにどんな外部部品も必要としません。精度と電気的特性については「電気的特性」章を参照してください。

12.3.4.1.1. 内部高周波数発振器 (OSCHF)

OSCHFは1、2、3、4と4の倍数で24MHzまでの出力周波数を支援し、これは主クロック、周辺機能クロック、または位相固定化閉路(PLL) への入力として使うことができます。

12.3.4.1.2. 32.768kHz発振器 (OSC32K)

32.768kHz発振器は超低電力(ULP)動作に最適化されています。外部クリスタル用発振器に比べて下げられた精度を犠牲にして消費 電力が減らされています。

この発振器は実時間計数器(RTC)、ウォッチドッグタイマ(WDT)、低電圧検出器(BOD)のために1.024kHzまたは32.768kHzのックロックを提供します。また、この発振器は主クロック(CLK_MAIN)へ32.768kHzクロックを提供することができます。

この発振器の始動時間については「電気的特性」章を参照してください。

12.3.4.2. 外部クロック元

これらの外部クロック元が利用可能です。

- ・XTALHF1とXTALHF2のピンは高周波数クリスタル用発振器(XOSCHF)を駆動するための専用にされます。
- ・クリスタル用発振器に代わりに、XTALHF1は外部クロック元を受け入れるように構成設定することができます。
- ・XTAL32K1とXTAL32K2のピンは32.768kHzクリスタル用発振器(XOSC32K)を駆動するための専用にされます。
- ・ クリスタル用発振器の代わりに、XTAL32K1は外部クロック元を受け入れるように構成設定することができます。

12.3.4.2.1. 高周波数クリスタル用発振器 (XOSCHF)

この発振器は以下の2つの入力任意選択を支援します。

- ・ クリスタルはXTALHF1とXTALHF2のピンに接続されます。
- ・XTALHF1に接続された32MHzまでで走行する外部クロック

入力任意選択はXOSCHF制御A(CLKCTRL.XOSCHFCTRLA)レジスタの供給元選択(SELHF)ビットへの書き込みによって構成設定されなければなりません。

最大クリスタル周波数はXOSCHFCTRLAの周波数範囲(FRQRANGE)ビット領域への書き込みによって構成設定されなければならず、これはクリスタルを駆動するための充分な電力が発振器に配給されることを保証します。

XOSCHFはXOSCHFCTRLAの許可(ENABLE)ビットに'1'を書くことによって許可されます。許可されると、XOSCHFによって使われる 汎用入出力(GPIO)ピンの構成設定はXTALHF1とXTALHF2のピンのため無効にされます。発振器は要求された時に走行を開始する ように許可されることが必要です。

与えられたクリスタル用発振器の始動時間はCLKCTRL.XOSCHFCTRLAのクリスタル始動時間(CSUTHF)ビット領域への書き込みによって 調節することができます。

XOSCHFがXTALHF1で外部クロックを使うように構成設定されると、始動時間は2周期に固定されます。

12.3.4.2.2. 32.768kHzクリスタル用発振器 (XOSC32K)

この発振器は以下の2つの入力任意選択を支援します。

- ・ クリスタルはXTAL32K1とXTAL32K2のピンに接続されます。
- ・XTAL32K1に接続された32.768kHzで走行する外部クロック

XOSC32K制御A(CLKCTRL.XOSC32KCTRLA)レジスタの供給元選択(SEL)ビットを書くことによって入力任意選択を構成設定してください。

XOSC32KはCLKCTRL.XOSC32KCTRLAの許可(ENABLE)ビットに'1'を書くことによって許可されます。許可されると、XOSC32Kによって使われる汎用入出力(GPIO)ピンの構成設定はXTAL32K1とXTAL32K2のピンため無効にされます。発振器は要求された時に 走行を開始するように許可されることが必要です。

与えられたクリスタル用発振器の始動時間はXOSC32KCTRLAのクリスタル始動時間(CSUT)ビット領域への書き込みによって調節することができます。

XOSC32KがXTAL32K1で外部クロックを使うように構成設定されると、始動時間は2周期に固定されます。

12.3.5. 位相固定化閉路 (PLL)

PLLはPLL制御A(CLKCTRL.PLLCTRLA)レジスタのPLL用供給元選択(SOURCE)ビットによって定義されるクロック元の周波数を増すの に使うことができます。PLLの最低入力周波数は16MHzで、最大出力周波数は48MHzです。

初期化:

1. 入力として使われるクロック元を許可してください。

- 2. CLKCTRL.PLLCTRLAのSOURCEを望むクロック元に構成設定してください。
- 3. PLLCTRLAの逓倍係数(MULFAC)ビット領域に望む逓倍係数を書くことによってPLLを許可してください。
- 4. PLLが望む周波数で固定化されたことを示す、主クロック状態(CLKCTRL.MCLKSTATUS)レジスタのPLL状態(PLLS)ビットが'1'になるのを待ってください。

利用可能な接続については「CLKCTRL - クロック制御器」章の「構成図」図を参照してください。

12.3.6. 手動調整と自動調整

手動または外部発振器に対する自動のどちらかでOSCHFの出力周波数を調節してください。

手動調整


内部高周波数発振器調節(OSCHFTUNE)レジスタの使用者周波数調節(TUNE)ビット領域を書くことによってOSCHFの出力周波数を 上下に調節してください。内部高周波数発振器制御A(OSCHFCTRLA)レジスタの自動調整許可(AUTOTUNE)ビットは'0'に留まらな ければなりません。

外部クリスタル発振器に対する自動調整

OSCHF出力周波数は外部32.768kHzクリスタル発振子に対して自動的に調節することによって安定化することができます。OSCHFCT RLAレジスタのAUTOTUNEビットで外部発振子(='1')を選ぶことによって自動調整を許可してください。これはOSCHFTUNEレジスタを

施錠して手動調整を不能にします。OSCHFTU NEレジスタはAUTOTUNEが禁止される時に最新 のTUNE値で更新されます。

詳細については「電気的特性」章を参照してく ださい。




12.3.7. クロック障害検出 (CFD)

クロック障害検出(CFD:Clock Failure Detection)は外部のクリスタル発振子やクロック元が動かない場合に動作を続けることをデバイスに許します。CFDは主クロック制御C(CLKCTRL.MCLKCTRLC)レジスタのクロック障害検出許可(CFDEN)ビットに'1'を書くことによって許可されます。監視可能な発振器とクロック元についてはクロック障害検出(CFD)構成図をご覧ください。

12.3.7.1. CFD動作

CFD機能は選んだ発振器/クロックで端を調べることによって動かない発振器やクロック元を検出します。特定時間内で端が検出されない場合、CFD状態が発行され、割り込みを起動するか、または安定な内部クロッ元への切り替えをデバイスに強制します。

CFD機能が許可されると、主クロック制御C(CLKCTRL.MCLKCTRLC)レジスタのク ロック障害検出元(CFDSRC)ビット領域で選ばれた供給元を監視します。休止での CFDは選んだ供給元が活性である場合にだけ許可されます。




CFD状態が起きた場合、主クロック割り込み要求フラク(CLKCTRL.MCLKINTFLAGS)レジスタのCFD割り込み要求フラクが設定(1)されます。割り込みが許可される場合、割り込み要求が発行されます。主クロック割り込み制御(CLKCTRL.MCLKINTCTRL)レジスタの割り込み型(INTTYPE)と、ットは標準割り込みまたは遮蔽不可割り込み(NMI)のどちらが発行されるかを決めます。

NMIが選ばれ、複数の割り込み元がNMIに設定される場合、どの供給元が割り込みを生成したかを知るためベクタを調べることが必要です。

監視されるクロック元が主クロックでそれが動かない場合、それで動く全てが停止します。これが起きた場合、CFD状態は始動クロック元を 選ぶように主クロック制御A(CLKCTRL.MCLKCTRLA)レジスタのクロック選択(CLKSEL)ビット領域を上書きし、これはそれのリセット周波数に 戻されます。

始動クロックは電源ONリセット(POR)後にシステムが走るクロックとして定義されます。この始動クロック元はヒュースによって定義されます。 CFD事象によってCLKSELが無効にされると、CLKOUT信号が禁止されます。



12.3.7.2. 状態解消

CFD状態はリセット後に解消され、監視される供給元が再び交互切り替えを開始するか、または主クロック割り込み要求フラク(CLKCTRL. MCLKINTFLAGS)レジスタのクロック障害検出割り込み要求(CFD)フラクが設定(1)されます。障害状態に出会う限り、10 OSC32K周期毎 に割り込みが起動します。それらの繰り返される割り込みが不要なら、主クロック割り込み制御(CLKCTRL.MCLKINTCTRL)レジスタのクロック障害検出割り込み許可(CFD)と「ットに'0'を書いてください。それが監視されている主クロックの場合、既定始動クロックに戻すことが再び主クロックに交互切り替えを開始させ、この状態を解消します。

12.3.7.3. CFD試験

主クロック制御C(CLKCTRL.MCLKCTRLC)レジスタのクロック障害検出試験(CFDTST)ビットはクロック障害検出器でクロック障害を起動するのに使うことができます。使用事例に応じて、クロック障害検出器を試験する2つの異なる動作形態があります。

12.3.7.3.1. 主クロックへの影響なしでのCFD試験

この動作形態は走行時の使用が意図されます。主クロックに影響しないよう、主クロック制御C(CLKCTRL.MCLKCTRLC)レジスタのクロック 障害検出試験(CFDTST)ビットが書かれる時にCLKCTRL.MCLKCTRLCのクロック障害検出供給元(CFDSRC)ビット領域は主クロックと違う クロック元に構成設定されなければなりません。CFDSRCは'00'以外でなければなりません。主クロック割り込み要求フラグ(CLKCTR L.MCLKINTFLAGS)レジスタのCFD割り込み要求(CFD)フラグが設定(1)されますが、主クロックは始動クロック元に変わりません。

クロック障害検出器が主クロックを監視し、クロック障害検出器の走行時検査が必要とされる場合、以下の手順を行うことが必要です。

- 1. CLKCTRL.MCLKCTRLCのクロック障害検出許可(CFDEN)ビットに'0'を書くことによってクロック障害検出器を禁止し、CFDSRCビット に'00'以外の数値を書くことによって供給元を直接的に発振器へ変更してください。
- 2. このフラグを解除するためにCLKCTRL.MCLKINTFLAGSのCFD割り込み要求フラグに'1'を書いてください。
- 3. CFDTSTビットに'1'を書き、CFDENビットに'1'を書くことによって再びクロック障害検出器を許可してください。
- 4. クロック障害作業を調べるためにCLKCTRL.MCLKINTFLAGSのCFDビットが設定(1)されるのを待ってください。
- 5. CFDビットに'0'を書くことによってクロック障害検出器を禁止し、CFDSRCビット領域に'00'を書くことによって再び供給元を主クロック に変更してください。
- 6. CFDTSTビットに'0'を書き、CFDENビットに'1'を書くことによってクロック障害検出器を再び許可してください。

12.3.7.3.2. CFD試験と主クロックを始動クロック元へ変更

主クロック制御C(CLKCTRL.MCLKCTRLC)レジスタのクロック障害検出元(CFDSRC)ビット領域が'00'の値を持ち、主クロックが監視される場合、MCLKCTRLCのクロック障害検出試験(CFDTST)ビットへの'1'書き込みは主クロックを始動クロック元へ変更する障害を起動します。

12.3.8. 休止形態動作

クロック元が使用または要求されないと、それは止まります。各々の発振器の制御A(CLKCTRL.[発振器種別名]CTRLA)レジスタのスタン ハイ時走行(RUNSTDBY)どットに'1'を書くことによって直接クロック元を要求することが可能です。これはパワーダウン休止動作を除き、そ の発振器を絶えず走行させます。更に、このビットが'1'を書かれると、クロック元が周辺機能によって要求される時に、発振器の始動時 間が取り去られます。

主クロックは活動動作とアイドル休止動作で常に動きます。スタンハイ休止動作では、どれかの周辺機能がこれを要求する、または各々の発振器の制御A(CLKCTRL.[発振器種別名]CTRLA)レジスタのRUNSTDBYビットが'1'を書かれる場合にだけ主クロックが動きます。

パワーダウン休止動作では全ての不揮発性メモリ(NVM)操作が完了された後に主クロックが停止します。休止動作形態のより多くの詳細に ついては「SLPCTRL - 休止制御器」章を参照してください。

休止でクロック障害検出(CFD)は選んだ供給元が活動の場合にだけ許可されます。リセット後、CFDは監視される発振器の始動時間(SUT)が経過されるのと等しい時間まで障害探索を始めません。

12.3.9. 構成設定変更保護 (CCP)

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレジスタがCCP下です。

表12-1. CLKCTRL - 構成設定変更保護下のレジスタ

	休護トのレクスタ
レシ゛スタ	鍵種別
CLKCTRL.MCLKCTRLA	
CLKCTRL.MCLKCTRLB	
CLKCTRL.MCLKCTRLC	
CLKCTRL.MCLKINTCTRL	
CLKCTRL.OSCHFCTRLA	IOREG
CLKCTRL.PLLCTRLA	
CLKCTRL.OSC32KCTRLA	
CLKCTRL.XOSC32KCTRLA	
CLKCTRL.XOSCHFCTRLA	

12.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	MCLKCTRLA	$7 \sim 0$	CLKOUT					CLKS	EL3~0	
+\$01	MCLKCTRLB	7~0					PDIV3~0			PEN
+\$02	MCLKCTRLC	$7 \sim 0$					CFDS	RC1,0	CFDTST	CFDEN
+\$03	MCLKINTCTRL	$7 \sim 0$	INTTYPE							CFD
+\$04	MCLKINTFLAGS	7~0								CFD
+\$05	MCLKSTATUS	7~0			PLLS	EXTS/XOSCHFS	XOSC32KS	OSC32KS	OSCHFS	SOSC
+\$06 	予約									
+\$08	OSCHFCTRLA	$7 \sim 0$	RUNSTDBY			FRQS	EL3~0			AUTOTUNE
+\$09	OSCHFTUNE	$7 \sim 0$	-		1	TUN	E7~0			
+\$0A ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	予約									
+\$10	PLLCTRLA	7~0	RUNSTDBY	SOURCE					MULF	AC1,0
+\$11 ~~ +\$17	予約									
+\$18	OSC32KCTRLA	$7 \sim 0$	RUNSTDBY							
+\$19 ~~ +\$1B	予約									
+\$1C	XOSC32KCTRLA	7~0	RUNSTDBY		CSU	T1,0		SEL	LPMODE	ENABLE
+\$1D ~~ +\$1F	予約									
+\$20	XOSCHFCTRLA	$7 \sim 0$	RUNSTDBY		CSUT	HF1,0	FRQRA	NGE1,0	SELHF	ENABLE

12.5. レジスタ説明

12.5.1. MCLKCTRLA - 主クロック制御A (Main Clock Control A)

名称:MCLKCTRLA

変位 : +\$00

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
	CLKOUT					CLKS	EL3~0	
アクセス種別	R/W	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - CLKOUT : 主クロック出力 (Main Clock Out)

このビットは主クロックが動いている時に主クロックが主クロック出力(CLKOUT)ピンで利用可能か否かを制御します。 このビットはこれに'0'が書かれる時か、または供給元として主クロックでクロック障害検出(CFD)状態が起きた時に解除(0)されます。 このビットはこれに'1'が書かれる時に設定(1)されます。

値	0	1
説明	主クロックはCLKOUTピンで利用不能です。	主クロックはCLKOUTピンで利用可能です。

• ビット3~0 - CLKSEL3~0 : クロック選択 (Clock Select)

このビット領域は主クロック(CLK_MAIN)用の供給元を選びます。

值	0 0 0 0	0001	0 0 1 0	0 0 1 1	その他
名称	OSCHF	OSC32K	XOSC32K	EXTCLK	_
説明	内部高周波数 発振器	32.768kHz 内部発振器	XOSC32KCTRLAのSELビットに 応じて32.768kHz外部クロックまたは 32.768kHz外部クリスタル用発振器	XOSCHFCTRLAのSELHFビット に応じて外部クロックまたは 外部高周波数クリスタル用発振器	(予約)

12.5.2. MCLKCTRLB - 主クロック制御B (Main Clock Control B)

名称: MCLKCTRLB

変位 : +\$01

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
[PDI	/3~0		PEN
アクセス種別	R	R	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット4~1 - PDIV3~0:前置分周器分周値 (Prescaler Division)

このビット領域は前置分周器許可(PEN)ビットが'1'の時に主クロック(CLK_MAIN)前置分周器の分周比を制御します。

値	0000	0001	0010	0011	0100	0101	1000	1001	1010	1011	1100	その他
名称	2X	4X	8X	16X	32X	64X	6X	10X	12X	24X	48X	-
説明(CLK_MAIN分周数)	2	4	8	16	32	64	6	10	12	24	48	(予約)

注:入力周波数(CLK_MAIN)の構成設定と前置分周器設定は許された最大周波数の周辺機能クロック(CLK_PER)やCPUクロック(CLK_C PU)を超えてはなりません。更なる情報については「電気的特性」章を参照してください。

● ビットO - PEN : 前置分周器許可 (Prescaler Enable)

このビットは主クロック(CLK_MAIN)前置分周器が許可されるか否かを制御します。

値	0	1
説明	CLK_MAIN前置分周器禁止	CLK_MAIN前置分周器許可、分周比は前置分周器 分周値(PDIV)ビット領域によって制御されます。

12.5.3. MCLKCTRLC - 主クロック制御C (Main Clock Control C)

名称:MCLKCTRLC

変位 : +\$02

リセット : \$00

特質:構成設定変更保護

ヒット	7	6	5	4	3	2	1	0
					CFDS	RC1,0	CFDTST	CFDEN
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3,2 - CFDSRC1,0 : クロック障害検出元 (Clock Failure Detection Source)

このビット領域はクロック障害検出許可(CFDEN)ビットが'1'の時にどのクロック元が監視されるかを制御します。

值	0 0	01	1 0	11
名称	CLKMAIN	XOSCHF	XOSC32K	-
説明	主クロック	外部高周波数発振器	外部32.768kHz発振器	(予約)

注: このビット領域はCFDENビットが'1'で、主クロック割り込み制御(CLKCTRL.MCLKINTCTRL)レシ、スタのクロック障害検出割り込み許可 (CFD)ビットと割り込み型(INTTYPE)ビットの両方が'1'の時に読み込み専用です。このビットはシステムリセットが起こるまで読み込み専 用に留まります。

● ビット1 - CFDTST : クロック障害検出試験 (Clock Failure Detection Test)

このビットはCFD機能の試験を制御します。このビットへの'0'書き込みはこのビットを解除(0)して進行中のCFD試験障害状態を解消します。このビットへの'1'書き込みはこのビットを設定(1)してCFD障害状態を強制します。

值	0	1				
説明	CFD機能の進行中試験なし	CFD障害状態が強制されます。				

• ビット0 - CFDEN : クロック障害検出許可 (Clock Failure Detection Enable)

このビットはCFDが許可されるか否かを制御します。

値	0	1
説明	CFDは禁止	CFDは許可

注: このビット領域はCFDENビットが'1'で、主クロック割り込み制御(CLKCTRL.MCLKINTCTRL)レシ、スタのクロック障害検出割り込み許可 (CFD)ビットと割り込み型(INTTYPE)ビットの両方が'1'の時に読み込み専用です。このビットはシステムリセットが起こるまで読み込み専 用に留まります。

12.5.4. MCLKINTCTRL - 主クロック割り込み制御 (Main Clock Interrupt Control)

名称:MCLKINTCTRL

変位:+\$03

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
[INTTYPE							CFD
アクセス種別	R/W	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - INTTYPE : 割り込み型 (Interrupt Type)

このビットはCFD割り込みの型を制御します。

値	0	1
名称	INT	NMI
説明	通常割り込み	遮蔽不可割り込み

注: このビット領域は主クロック制御C(CLKCTRL.MCLKCTRLC)レシ、スタのクロック障害検出許可(CFDEN)ビットが'1'で、クロック障害検出割 り込み許可(CFD)ビットとこのビットの両方が'1'の時に読み込み専用です。このビットはシステムリセットが起こるまで読み込み専用に留 まります。

● ビット0 - CFD : クロック障害検出割り込み許可 (Clock Failure Detection Interrupt Enable)

このビットはCFD割り込みが許可されるか否かを制御します。

値	0	1
説明	CFD割り込みは禁止	CFD割り込みは許可

注: このビット領域は主クロック制御C(CLKCTRL.MCLKCTRLC)レジスタのクロック障害検出許可(CFDEN)ビットが'1'で、割り込み型(INTT YPE)ビットとこのビットの両方が'1'の時に読み込み専用です。このビットはシステムリセットが起こるまで読み込み専用に留まります。

12.5.5. MCLKINTFLAGS - 主クロック割り込み要求フラク (Main Clock Interrupt Flag)

名称:MCLKINTFLAGS

変位:+\$04

リセット : \$00

特質 :-

アクセス種別 R </th <th>ビット</th> <th>7</th> <th>6</th> <th>5</th> <th>4</th> <th>3</th> <th>2</th> <th>1</th> <th>0</th>	ビット	7	6	5	4	3	2	1	0
									CFD
	アクセス種別	R	R	R	R	R	R	R	R/W
$1 \frac{1}{2} $	リセット値	0	0	0	0	0	0	0	0

● ビット7 - CFD : クロック障害検出割り込み要求フラク (Clock Failure Detection Interrupt Flag)

このビットはこれに'1'を書くことによって解除(0)されます。このフラグはクロック障害が検出された時に設定(1)されます。このビットへの'0' 書き込みは無効です。このビットへの'1'書き込みはクロック障害検出割り込み要求(CFD)フラグを解除(0)します。

12.5.6. MCLKSTATUS - 主クロック状態 (Main Clock Status)

名称	: MCLKSTATUS	

- **変位** : +\$05
- リセット : \$00
- 特質:-

ヒット	7	6	5	4	3	2	1	0
			PLLS	EXTS/XOSCHFS	XOSC32KS	OSC32KS	OSCHFS	SOSC
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット5 - PLLS : PLL状態 (PLL Status)

值	0	1
説明	PLLは動いていません。	PLLは動いています。

• ビット4 - EXTS/XOSCHFS : 外部クリスタル/クロック状態 (External Crystal/Clock Status)

值	0	1
説明	外部高周波数発振器制御A(CLKCTRL.XOSCHFCTRLA)レジスタの 供給元選択(SELHF)ビットが'0'の時に外部高周波数クリスタルは安定 ではありません。 SELHFビットが'1'の時に外部高周波数クロックは動いていません。	

• ビット3 - XOSC32KS : 32.768kHzクリスタル用発振器状態 (32.768kHz External Crystal Oscillator Status)

值	0	1
説明	外部32.768kHz発振器制御A(CLKCTRL.XOSC32KCTRLA)レシ [*] スタ の供給元選択(SEL)ビットが [*] 0 [*] の時に外部32.768kHzクリスタルは安定 ではありません。 SELビットが [*] 1 [*] の時に外部32.768kHzクロックは動いていません。	

● ビット2 - OSC32KS : 内部32kHz超低電力発振器状態 (32.768kHz Ultra Low-Power Internal Oscillator Status)

値	0	1
説明	OSC32Kは安定ではありません。	OSC32Kは安定です。

● ビット1 - OSCHFS : 内部高周波数発振器状態 (Internal High-Frequency Osillator Status)

値	0	1
説明	OSCHFは安定ではありません。	OSCHFは安定です。

● ビット0 - SOSC : 主クロック発振器変更 (Main Clock Oscillator Changing)

値	0	1
説明	CLK_MAIN用クロック元は切り替えを体験していません。	CLK_MAIN用クロック元は切り替えを体験し、 新供給元が安定すると直ぐに変更します。

12.5.7. OSCHFCTRLA - 内部高周波数発振器制御A (Internal High-Frequency Oscillator Control A)

名称: OSCHFCTRLA

変位 : +\$08

リセット : \$0C

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY			FRQS	EL3~0			AUTOTUNE
アクセス種別	R/W	R	R/W	R/W	R/W	R/W	R	R/W
リセット値	0	0	0	0	1	1	0	0

• ビット7 - RUNSTDBY : スタンハイ時走行 (Run Standby)

このビットは内部高周波数発振器(OSCHF)が常に動くか否かを制御します。

値	0	1
説明	OSCHF発振器は周辺機能または主クロックによって 要求される時にだけ動きます。(注1)	OSCHF発振器は常に活動動作及び アイト・ルとスタンハゴイの休止動作で動きます。(注2)

注1: 要求する周辺機能や主クロックは発振器始動時間を考慮しなければなりません。

注2: 発振器信号は要求された場合にだけ利用可能で、2 OSCHF周期後に利用可能です。

● ビット5~2 - FRQSEL3~0: 周波数選択 (Frequency Select)

このビット領域は内部高周波数発振器(OSCHF)の出力周波数を制御します。

值	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	その他
名称	1MHz	2MHz	3MHz	4MHz	-	8MHz	12MHz	16MHz	20MHz	24MHz	-
説明 (出力)	1MHz	2MHz	3MHz	4MHz(既定)	(予約)	8MHz	12MHz	16MHz	20MHz	24MHz	(予約)

• ビットO - AUTOTUNE : 自動調整許可 (Auto-Tune Enable)

このビットは内部高周波数発振器(OSCHF)の32.768kHzクリスタルでの自動調整機能が許可されるか否かを制御します。

値	0	1
説明	OSCHF発振器の自動調整機能が禁止されます。	OSCHF発振器の自動調整機能が許可されます。

12.5.8. OSCHFTUNE - 内部高周波数発振器調節 (Internal High-Frequency Oscillator Tune)

名称: OSCHFTUNE

変位 : +\$09

リセット : \$00

特質 :-

<u> ビット</u>	7	6	5	4	3	2	1	0
				TUN	E7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - TUNE7~0 : 使用者周波数調節 (User Frequency Tuning)

このビット領域は内部高周波数発振器(OSCHF)の出力周波数の手動調節を制御します。周波数は発振器の目標周波数から32段階 下または31段階上へ調節することができます。従って、レジスタの受け入れ可能な入力値範囲は-32~+31です。

このビット領域の6ビット値が符号付き(2の補数)形式で表され、ビット5がビット6と7に反映されるため、ビット6と7への書き込みは無効です。

AVR128DB28/32/48/64

注: 内部高周波数発振器制御A(OSCHFCTRLA)レジスタの自動調整許可(AUTOTUNE)ビットが許可される場合、TUNE値は施錠され ます。AUTOTUNEが禁止されると、このビット領域が自動調整動作からの最新調整値で更新される前に最大3µsと3主クロック周期 かかります。

12.5.9. PLLCTRLA - PLL制御A (PLL Control A)

名称: PLLCTRLA

- 変位 : +\$10 リセット : \$00
- **特質**:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY	SOURCE					MULF	AC1,0
アクセス種別	R/W	R/W	R	R	R	R	R/W	R/W
Jセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY:スタンハイ時走行 (Run Standby)

このビットは位相固定化閉路(PLL)が常に動くか否かを制御します。

值	0	1
説明	PLLは周辺機能によって要求される場合にだけ 動きます。(<mark>注1</mark>)	PLLは常に活動動作及び アイト・ルとスタンバイの休止動作で動きます。(注2)
<u>注</u> 1: 要求する周辺	辺機能はPLL始動時間とPLL供給元始動時間を考慮した	なければなりません。

注2: 発振器信号は要求された場合にだけ利用可能で、2 PLL周期後に利用可能です。

• ビット6 - SOURCE : PLL用供給元選択 (Select Soutce for PLL)

このビットは位相固定化閉路(PLL)クロック元を制御します。

值	0	1
名称	OSCHF	XOSCHF
説明	PLL供給元として内部高周波数発振器	PLL供給元として外部高周波数クロックまたは外部高周波数発振器

• ビット1,0 - MULFAC1,0 : 逓倍係数 (Multiplication Factor)

このビット領域は位相固定化閉路(PLL)に対する倍率を制御します。

值	0 0	01	10	11
名称	DISABLE	2x	3x	-
説明	PLL禁止	2逓倍	3逓倍	(予約)

12.5.10. OSC32KCTRLA - 内部32.768kHz発振器制御A (Internal 32.768kHz Oscillator Control A)

名称: OSC32KCTRLA

変位 : +\$18

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
F	RUNSTDBY							
アクセス種別	R/W	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

ビット1 - RUNSTDBY : スタンハイ時走行 (Run Standby)

このビットは内部32.768kHz発振器(OSC32K)が常に動くかどうかを制御します。

値	0	1		
説明	OSC32K発振器は周辺機能または主クロックによって 要求される時にだけ動きます。(注1)	OSC32K発振器は常に活動動作及びアイドル、 スタンバイ、パワーダウンの休止動作で動きます。(注2)		
注1: 要求する周辺機能や主クロックは発振器始動時間を考慮しなければなりません。				
<mark>注2</mark> : 発振器信号	は要求された場合にだけ利用可能で、4 OSC32K周期後	後に利用可能です。		

12.5.11. XOSC32KCTRLA - 外部32.768kHzクリスタル用発振器制御A (External 32.768kHz Crystal Oscillator Control A)

名称:XOSC32KCTRLA

変位 : +\$1C

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
I	RUNSTDBY		CSU	T1,0		SEL	LPMODE	ENABLE
アクセス種別	R/W	R	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY : スタンハイ時走行 (Run Standby)

このビットは許可(ENABLE)ビットが'1'の時に32.768kHzクリスタル用発振器(XOSC32K)がどの動作で常に動くかどうかを制御します。

値	直	0	1
説	明	XOSC32K発振器は活動動作とアイドル休止動作で周辺機能 または主クロックによって要求される時にだけ動きます。(注1)	

注1: 要求する周辺機能や主クロックは発振器始動時間を考慮しなければなりません。

注2: 発振器信号は要求された場合にだけ利用可能で、初期クリスタル始動時間が既に終わった場合、最大3 XOSC32K周期後に 利用可能です。

● ビット5,4 - CSUT1,0 : クリスタル始動時間 (Crystal Start-Up Time)

このビット領域は供給元選択(SEL)ビットが'0'の時に32.768kHzクリスタル用発振器(XOSC32K)始動時間を制御します。

値	0 0	01	1 0	11
名称	1K	16K	32K	64K
説明	1K周期	16K周期	32K周期	64K周期

注: このビット領域は許可(ENABLE)ビットまたは主クロック状態(CLKCTRL.MCLKSTATUS)レシ、スタのXOSC32K状態(XOSC32KS)ビットが '1'の時に読み込み専用です。

● ビット2 - SEL : 供給元選択 (Source Select)

このビットは32.768kHzクリスタル用発振器(XOSC32K)の供給元を制御します。

値	0	1
説明	XTAL32K1とXTAL32K2のピンに接続した外部クリスタル	XTAL32K1ピンでの外部クロック

注: このビットは許可(ENABLE)ビットまたは主クロック状態(CLKCTRL.MCLKSTATUS)レジスタのXOSC32K状態(XOSC32KS)ビットが '1'の 時に読み込み専用です。

● ビット1 - LPMODE : 低電力動作 (Low-Power Mode)

このビットは32.768kHzクリスタル用発振器(XOSC32K)が低電力動作かどうかを制御します。

注:低電力動作許可はクリスタルの始動時間を増し得ます。直列抵抗と全体容量を減らすためにクリスタル実装を変えるか、または低電力動作を禁止することによってこれを軽減してください。

値	0	1
説明	低電力動作禁止	低電力動作許可

ビット0 - ENABLE : 許可 (Enable)

このビットは32.768kHzクリスタル用発振器(XOSC32K)が許可されるかどうかを制御します。

值	0	1
説明	XOSC32K発振器禁止	XOSC32K発振器許可、各々の発振器ピンに対する通常のピン操作を無効にします。

12.5.12. XOSCHFCTRLA - 外部高周波数クリスタル用発振器制御A (External High-Frequency Oscillator Control A)

名称:XOSCHFCTRLA

変位 : +\$20

リセット : \$00

特質:構成設定変更保護

<u> ビット</u>	7	6	5	4	3	2	1	0
R	RUNSTDBY		CSUT	HF1,0	FRQRA	NGE1,0	SELHF	ENABLE
アクセス種別	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY : スタンハイ時走行 (Run Standby)

このビットは許可(ENABLE)ビットが'1'の時に外部高周波数発振器(XOSCHF)が常に動くか否かを制御します。

値	0	1
説明	XOSCHF発振器は周辺機能または主クロックによって 要求される時にだけ動きます。(注1)	XOSCHF発振器は常に活動動作及び アイトルとスタンハイの休止動作で動きます。(注2)

注1: 要求する周辺機能や主クロックは発振器始動時間を考慮しなければなりません。

注2: 発振器信号は要求された場合にだけ利用可能で、初期クリスタル始動時間が既に終わった場合、2 XOSCHF周期後に利用可能です。

● ビット5,4 - CSUTHF1,0 : クリスタル始動時間 (Crystal Start-Up Time)

このビット領域は供給元選択(SELHF)ビットが'0'の時に外部高周波数発振器(XOSCHF)の始動時間を制御します。

値	0 0	01	10	11
名称	256	1K	4K	-
説明	256周期	1K周期	4K周期	(予約)

注: このビット領域は許可(ENABLE)ビットまたは主クロック状態(CLKCTRL.MCLKSTATUS)レシ、スタのXOSCHF状態(XOSCHFS)ビットが '1'の時に読み込み専用です。

● ビット3,2 - FRQRANGE1,0 : 周波数範囲 (Frequency Range)

このビット領域は外部クリスタルに対して支援される最大周波数を制御します。選んだ範囲が大きいほど発振器による消費電流が大きくなります。

値	0 0	01	10	11
名称	8M	16M	24M	32M
説明	最大8MHzクリスタル周波数	最大16MHzクリスタル周波数	最大24MHzクリスタル周波数	最大32MHzクリスタル周波数

注: 支援される最大CLK_CPU周波数よりも高い周波数のクリスタルが主クロックとして使われる場合、主クロック制御B(CLKCTRL.MCLKCT RLB)レジスタの前置分周器分周値(PDIV)ビット領域に適切な構成設定を書くことによって分周することが必要です。

● ビット1 - SELHF : 供給元選択 (Source Select)

このビットは外部高周波数発振器(XOSCHF)の供給元を制御します。

值	0	1
名称	XTAL	EXTCLK
説明	XTALHF1とXTALHF2のピンでの外部クリスタル	XTALHF1ピンでの外部クロック

注: このビット領域は許可(ENABLE)ビットまたは主クロック状態(CLKCTRL.MCLKSTATUS)レシブスタのXOSCHF状態(XOSCHFS)ビットが '1'の時に読み込み専用です。

● ビット0 - ENABLE : 許可 (Enable)

このビットは外部高周波数発振器(XOSCHF)が許可されるか否かを制御します。

值	0	1
説明	XOSCHF発振器禁止	XOSCHF発振器許可、各々の発振器ピンに対する標準ピン操作を無効にします。

13. SLPCTRL - 休止制御器

13.1. 特徴

- ・消費電力と機能を調節するための電力管理
- ・3つの休止動作形態
 - アイドル
 - スタンバイ
 - ハ°ワータ゛ウン
- ・周辺機能をONまたはOFFとして構成設定できる、構成設定可能なスタンバイ動作形態

13.2. 概要

休止動作は節電のためにデバイス内の周辺機能とクロック領域を停止するのに使われます。休止制御器(SLPCTRL)は活動動作と休止 動作間の移行を制御して処理します。


ソフトウェアが実行される1つの活動動作と3つの休止動作で利用可能な4つの動作形態があります。利用可能な休止動作形態はアイト ル、スタンハブイ、パワーダウンです。

全ての動作形態が利用可能で活動動作から移行することができます。活動動作ではCPUが応用コードを実行しています。デバイスが休止動作形態へ移行すると、プログラム実行が停止されます。応用コードは移行する休止動作形態と時を決めます。

休止からデバイスを起こすのに割り込みが使われます。利用可能な割り込み起動元は構成設定された休止動作形態に依存します。 割り込みが起こると、デバイスが起き上がり、SLEEP命令の後の最初の命令から通常のプログラム実行を続けるのに先立って、割り込み 処理ルーチンを実行します。どのリセットもデバイスを休止動作形態の外へ連れ出します。

レジスタファイル、SRAM、レジスタの内容は休止の間、保持されます。休止中にリセットが起きた場合、デバイスはリセットして開始し、リセット ベクタから実行します。

13.2.1. 構成図



13.3. 機能的な説明

13.3.1. 初期化

デバイスを休止動作形態に置くには以下のこれらの手順に従ってください。

1. 休止からデバイスを起こすことができる割り込みを構成設定して許可してください。全体割り込みも許可してください。

警告 休止へ行く時に許可された割り込みが全くない場合、デバイスは再び起き上がることができません。リセットだけがデバイス に動作の継続を許します。

2. 制御A(SLPCTRL.CTRLA)レジスタの休止動作形態(SMODE)ビット領域と休止許可(SEN)ビットを書くことにより、移行する休止動作を 選んで休止制御器を許可してください。

デバイスを休止にするにはSLEEP命令が実行されなければなりません。

13.3.2. 電圧調整器構成設定

電圧調整器はコア電圧を調整するのに使われます。この調整器は消費電力、休止からの起き上がり時間、最大クロック速度が釣り合うように構成設定することができます。

電圧調整器制御(SLPCTRL.VREGCTRL)レジスタは調整器始動時間と消費電力を構成設定するのに使われます。SLPCTRL.VREGC TRLの電力動作選択(PMODE)ビット領域はOSC32Kが許可された唯一の発振器でデバイスが休止動作の時に調整器を標準動作に切 り替えさせるように設定することができます。標準動作では調整器がより少ない電力を消費しますが、制限された量の電流だけを供給 することができ、低クロック周波数だけを許します。

次の電圧調整器電力動作の1つを選ぶことができます。

表13-1. 電圧調整器電力動作説明

電圧調整器電力動作	説明	条件	活動/アイドル	スタンバイ/パワーダウン
挿淮(AUTO)	活動動作とアイドル動作で最大性能	外部クロックまはた高速発振器	最大性能	低電力
標準 (AUTO) 活動!	古動動作とブイトル動作で取入性能	32.768kHz発振器	低電力	低電力
性能 (FULL)	全動作(活動動作と休止動作)で最大 性能、全休止動作から高速始動	-	最大性能	最大性能

13.3.3. 動作

13.3.3.1. 休止動作

消費電力を減らすために3つの異なる休止動作形態を許可することができます。

- **71ドル** CPUはコート・実行を停止し、消費電力減少になります。 全ての周辺機能が動いて全ての割り込み元はデバイスを起こすことができます。
- スタンハイ 周辺機能やクロックに対してスタンハイ休止動作で走行が許可されていない限り、全ての高周波数クロックが停止されます。これは対応するスタンハイ時走行(RUNSTDBY)ビットに'1'を書くことによって許可されます。消費電力は許可される機能に依存します。

一部の割り込み元がデバイスを起こすことができます(注)。

パワーダウン 全ての高周波数クロックが停止され、アイドル休止動作よりも低い消費電力になります。70℃を超える温度で動く時に、電圧 調整器制御(SLPCTRL.VREGCTRL)レジスタの高温低漏れ許可(HTLLEN)ビットに'1'を書くことによって更に消費電力を 減らすことができます。

一部の周辺機能が動いていて、一部の割り込み元がデバイスを起こすことができます(注)。



キ12-2 国辺機能に対する休止動作活動概要

重要:予測不能な動きを避けるため、高温低漏れ許可が有効にされる時にTWIアドレス一致とCCLの起き上がり元は禁止されなければなりません。

注: 更なる情報については以下の休止動作活動表を参照してください。

起き上がり時間が各種休止動作によってどう影響を及ぼされるかについては「起き上がり時間」項を参照してください。

	休止動作で活動					
周辺機能	アイト゛ル	スタンバイ	パ゚ワータ゛ウン			
	711770	×32/14	HTLLEN=0	HTLLEN=1		
CPU	×	×	×	×		
RTC	0	〇 (注1,2)	〇 (<mark>注2</mark>)	〇 (注2)		
WDT, BOD, EVSYS	0	0	0	0		
CCL、ACn、ADCn、DACn、OPAMP、ZCDn、TCAn、TCBn	0	○ (注1)	×	×		
他の全周辺機能	0	×	×	×		

注1: スタンハイ休止動作で動く周辺機能については対応する周辺機能のスタンハイ時走行(RUNSTDBY)ビットが設定(1)されなければ なりません。

注2: スタンハイ休止動作ではRTC機能だけがRUNSTDBYビットの設定(1)が必要とされます。 パワーダウン休止動作ではPIT機能だけが 利用可能です。

表13-3. クロック元に対する休止動作活動概要							
		休止動	り作で活動				
ሳਧック元	アイト゛ル	スタンバイ	パ゚ワーダウン				
	11510	スダノハ 1	HTLLEN=0	HTLLEN=1			
主クロック元	0	○ (注1)	×	×			
RTCクロック元	0	〇 (注1,2)	〇 (<mark>注2</mark>)	〇 (<mark>注2</mark>)			
WDT発振器、BOD発振器(注3:採取動作のみ)	0	0	0	0			
CCLクロック元	0	○ (注1)	×	×			
TCDクロック元	0	×	×	×			

注1: スタンバイ休止動作で動く周辺機能は対応する周辺機能のスタンバイ時走行(RUNSTDBY)ビットの設定(1)が必要です

注2: スタンハイ休止動作ではRTC機能だけがRUNSTDBYビットの設定(1)が必要とされます。 パワーダウン休止動作ではPIT機能だけが 利用可能す。

表13-4.休止動作起こし元

		休止動作で活動					
起こし元	アイト゛ル	スタンバイ	パワー	·ダウン			
	711770	×32/14	HTLLEN=0	HTLLEN=1			
PORTピン割り込み	0	0	○(注1)	〇 (<mark>注</mark> 1)			
BOD VLM、MVIOの割り込み	0	0	0	0			
RTC割り込み	0	〇 (注2,3)	○ (注3)	〇 (注3)			
TWIアドレス一致割り込み	0	0	0	X			
CCL割り込み	0	0	○ (注4)	X			
TCAn、TCBn、ADCn、ACn、ZCDnの割り込み	0	○ (注2)	×	X			
USARTフレーム開始	×	0	×	X			
他の全ての割り込み	0	×	×	×			

注1:入出力ピンは「PORT」章の「非同期感知ピン特性」に従って構成設定されなければなりません。

注2: スタンバイ休止動作で動く周辺機能については対応する周辺機能のスタンバイ時走行(RUNSTDBY)ビットが設定(1)されなければなりません。

- 注3: スタンハイ休止動作ではRTC機能だけがRUNSTDBYビットの設定(1)が必要とされます。 パワーダウン休止動作ではPIT機能だけが 利用可能です。
- **注4**: CCLはLUTnを通す経路が非同期(LUTn制御A(LUTnCTRLA)レジスタで濾波器選択(FILTSEL)='00'且つ端検出(EDGEDE T)='0')の場合にだけデバイスを起き上がらせることができます。

13.3.3.2. 起き上がり時間

デバイスに対する標準起き上がり時間は6主クロック周期(CLK_PER)と加えて主クロック元が開始するのにかかる時間、それと調整器が OFFに切り替えられていた場合、調整器が開始するのにかかる時間です。

- ・アイドル休止動作では追加の起き上がり時間をなくすために主クロック元が走行を維持します。
- ・スタンバイ休止動作では周辺機能の構成設定に依存して主クロックが走行するかもしれません。
- ・ パワーダウン休止動作では低電圧検出器(BOD)、ウォッチトック タイマ(WDT)、周期的割り込み計時器(PIT)でクロックが使われる場合に内部32.768kHz低電力発振器(OSC32K)と実時間クロック(CLK_RTC)だけが動くかもしれません。他の全てのクロック元はOFFです。

各種クロック元に対する始動時間は「CLKCTRL - クロック制御器」章で記述されます。

標準起き上がり時間に加えて、コードを実行するのに先立ってBODが準備を整えるまでデバイスを待たせることが可能です。これは BOD構成設定(FUSE.BODCFG)ヒューズの活動とアイドルでのBO

D動作形態(ACTIVE)ビット領域に'11'を書くことによって行われ ます。標準起き上がり時間の前にBODが準備を整える場合、総 起き上がり時間は同じです。BODが標準起き上がり時間よりも 長くかかる場合、起き上がり時間はBODが準備を整えるまで延 長されます。これは何時コートが実行されようとも正しい供給電 圧を保証します。

1210 0. 作山	衣13−5.1 休止期作と始期時间						
休止動作	始動時間						
アイドル	6クロック周期						
スタンバイ	67ロック周期 + (OSC始動時間 + 調整器始動時間)						
ハ [°] ワータ [・] ウン	67ロック周期 + (OSC始動時間 + 調整器始動時間)						

13.3.4. デバッグ操作

走行時のデバッグ間、この周辺機能は標準動作を続けます。SLPCTRLはデバッグ操作の中断によってのみ影響を及ぼされます。中断が起きた時にSLPCTRLが休止動作形態の場合、例え保留割り込み要求が全くなくても、デバイスは起き上がってSLPCTRLは活動動作になります。

周辺機能が割り込みまたは同様のものを通してCPUによる定期的な助けを必要とするように構成設定された場合、停止したデバックでの間に不適切な動作やデータ損失の可能性があります。

13.3.5. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらのレジスタへ書くには最初に構成設定変更保護(CPU.CC P)レジスタへ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレジスタがCCP下です。

表13-6. SLPCTRL - 構成設定変更保護下のレジスタ					
レジスタ	鍵種別				
SLPCTRL.VREGCTRL	IOREG				

13.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	$7 \sim 0$						SMODE2~0		SEN
+\$01	VREGCTRL	7~0				HTLLEN	PMODE2~0			

13.5. レジスタ説明

13.5.1. CTRLA - 制御A (Control A)

名称	:	CTRLA
赤八		1000

変位 : +\$00 リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
						SMODE2~0	1	SEN
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3~1 - SMODE2~0:休止動作形態 (Sleep Mode)

これらのビット書き込みは休止許可(SEN)ビットが'1'を書かれ、SLEEP命令が実行される時に望む休止動作形態を選びます。

值	0 0 0	0 0 1	010	その他
名称	IDLE	STANDBY	PDOWN	-
説明	アイドル休止動作許可	スタンバイ休止動作許可	パワーダウン休止動作許可	(予約)

● ビット0 - SEN : 休止許可 (Sleep Enable)

選んだ休止動作にマイクロコントローラを移行させるためにSLEEP命令が実行される前に、このビットは'1'を書かれなけばなりません。

13.5.2. VREGCTRL - 電圧調整器制御 (Voltage Regulator Control)

名称:VREGCTRL

変位 : +\$01

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
[HTLLEN			PMODE2~0	
アクセス種別	R	R	R	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット4 - HTLLEN : 高温低漏れ許可 (High-Temperature Low Leakege Enable)

このビットは70℃を超える温度で動作している時に漏れ電流が減らされるか否かを制御します。

	値	0	1		
ſ	名称	OFF	ON		
	説明	高温低漏れ禁止(1)	高温低漏れ許可(<mark>2,3</mark>)		

告 1. スタンハイ休止動作へ入る場合、このビットは'0'でなければなりません。

2. これは電力動作選択(PMODE)がAUTOに設定される時にだけ有効で、パワーダウン休止動作に対してだけ使われなけれ ばなりません。

3. このビットに'1'を書く前にTWIアトレス一致とCCLの起き上がり元が禁止されなければなりません。

● ビット2~0 - PMODE2~0 : 電力動作選択 (Power Mode Select)

このビット領域は電圧調整器の駆動能力を制御します。

	値	0 0 0	0 0 1	その他
ſ	名称	AUTO	FULL	-
	説明	調整器は32.768kHz発振元が選ばれている限り、活動とアイドルの動作で最大性能で動きます。深い休止動作で節電します。	全動作で最大性能電圧調整器駆動 能力。休止動作からより速い始動。	(予約)

14. RSTCTRL - リセット制御器


14.1. 特徴

- ・デバイスをリセット後の初期状態に復帰
- ・直前のリセット元を識別
- ・電源リセット元:
 - 電源ONリセット(POR)
 - 低電圧検出器(BOD) リセット
- ・使用者リセット元
 - 外部リセット(RESET)
 - ウォッチット ック タイマ(WDT) リセット
 - ソフトウェア リセット(SWRST)
 - 統一プログラム/デバッグ インターフェース(UPDI) リセット

14.2. 概要

リセット制御器(RSTCTRL)はデバイスのリセットを管理します。リセット要求を受け取ると、デバイスを初期状態に設定し、そしてソフトウェアによる 識別をリセット元に許します。リセット制御器はソフトウェアリセット(SWRST)を発行するのにも使うことができます。

14.2.1. 構成図



14.2.2. 信号説明

信号	形式	説明
RESET	デジタル入力	外部リセット(Low活性)
UPDI	デジタル入力	統一プログラム/デバッグ インターフェース

14.3. 機能的な説明

14.3.1. 初期化

RSTCTRLは常に許可されますが、リセット元のいくつかはそれらがリセットを要求し得る前に(ヒュース またはソフトウェアのどちらかによって)許可されなければなりません。

ヒュース、または識票列から自動的に設定されるデバイスのレジスタが更新されます。どの供給元からのリセット後も、プログラム カクンタは\$0000 に設定されます。

14.3.2. 動作

14.3.2.1. リセット元

どれかのリセット後、リセットを起こした供給元はリセット フラク(RSTCTRL.RSTFR)レシ[、]スタで見つかります。ソフトウェア応用でこのレシ[、]スタを読むこ とによって直前のリセット元を識別することができます。

供給元に基づいて次のように2つのリセット形式があります。

・電源リセット元:

・使用者リセット元:

- 電源ONリセット (POR)

- 外部リセット(RESET) - ウォッチト`ック゛タイマ(WDT)リセット
- 低電圧検出器 (BOD) リセット
- ソフトウェア リセット (SWRST)
- 統一プログラム/デバッグ インターフェース (UPDI) リセット

14.3.2.1.1. 電源ONリセット (POR)

電源ONJセット(POR)は論理回路とメモリの安全な始動を保証 することが狙いです。チップ上の検出回路が常に許可され、 これを生成します。PORはVDDが上昇する時に活性にさ れ、VDDがPOR閾値電圧(VPOR+)未満である限り活性リセット を与えます。このリセットは始動してリセット初期化手順が終了さ れるまで持続されます。ヒュースが始動時間(SUT)を決めま す。VDDが検出基準(VPOR-)未満に落ちる時にリセットは遅延 もなしに再び活性にされます。



14.3.2.1.2. 低電圧検出器 (BOD) リセット

低電圧検出器(BOD)は使用者によって許可されることが必要です。BODは電圧が設定した閾値未満に落ちた時にコート、実行を防ぎ、応用によって必要とされる速度で発振器が動くのに必要とさ 図14-3.低電圧検出器リセット

れる電圧水準を保証し、低い電圧水準のためのコード化けを 避けます。

BODはシステムリセットを発行して電圧水準が設定した閾値を 超えて増えるまで開放しません。チップ上のBOD回路はそれ を一定の起動基準と比べることによって動作中にVDD水準 を監視します。BODに対する起動基準はBOD構成設定(FU SE.BODCFG)ヒューズによって選ばれなければなりません。




14.3.2.1.3. 外部リセット (RESET)

RESETピンは短い立ち下がりパルスをなくす雑音濾波器を必要とします。入力濾波はRESETが最小時間量の間Lowの時にだけ外部リセット事象が発行されることを保証します。RESET信号の最小 図14-4. 外部リセット特性


パルス幅については「電気的特性」章をご覧ください。


外部リセットはシステム構成設定0(FUSE.SYSCFG0)ヒュース、のリ セット ピン構成設定(RSTPINCFG)ビット領域を構成設定するこ とによって許可されます。

許可されると、外部リセットはRESETビンがLowである限り、リセットを要求します。デバイスはRESETビンが再びHighになるまでリセットに留まります。



ウォッチト、ック、タイマ(WDT)はプログラムの動作を監視するシステム機能です。ソフトウェアが設定された制限時間期間に従ってWDTを処理しなければ、ウォッチト、ック、リセットが発行されます。「WD T - ウォッチト、ック、タイマ」章でより多くの詳細を見つけてください。







14.3.2.1.5. ソフトウェア リセット

ソフトウェア リセットはソフトウェアからシステム リセットを発行することを可能にします。ソフトウェア リセット レシ[']スタ(RSTCTRL.SWRR)のソフト ウェア リセット許可(SWRST)ビットへの'1'書き込みがリセットを生成します。

リセット手順はビットが書かれた直後に始まります。





14.3.2.1.6. 統一フ[°]ログ[•]ラム/テ^{*}バッグ^{*} インターフェース (UPDI) リセット

統一プログラム/デバック「インターフェース(UPDI)は外部的なプログラミングとデバックがを行う間にデバイスをリセットするのに使われる独立したリセット 元を含みます。このリセット元は外部のデバッカンと書き込み器からだけアクセス可能です。「UPDI - 統一プログラム/デバック゛インターフェース」章 でより多くの詳細を見つけてください。

14.3.2.1.7. リセットによって影響を及ぼされる領域

以下の論理回路領域は様々なリセットによって影響を及ぼされます。

表14-1. 様々なリセットによって影響を及ぼされる論理回路領域

リセット形式	POR	BOD	ソフトウェア リセット	外部リセット	WDTリセット	UPDIリセット
ヒュース・再設定	0	0	0	0	0	0
UPDIのリセット	0	×	×	×	×	×
他の揮発性論理回路のリセット	0	0	0	0	0	0

14.3.2.2. リセット時間

リセット時間は2つの部分に分けることができます。

最初の部分はリセット元のどれかが活性の時です。この部分はリセット元の入力に依存します。外部リセットはRESETビンがLowである限り活性です。電源ONリセット(POR)と低電圧リセット(BOD)は供給電圧がリセット元閾値未満の時に活性です。

2つ目の部分は全てのリセット元が解放される時で、デバイスの内部リセット初期化が行われます。電源リセット元がリセットを引き起こした場合、この時間はシステム構成設定1(FUSE.SYSCFG1)ヒューズの始動時間(SUT)ビット領域設定によって与えられる始動時間で増されます。内部リセット初期化時間は巡回冗長検査メモリ走査(CRCSCAN)が始動で動くように構成設定される場合にも増やされます。この構成設定はシステム構成設定0(FUSE.SYSCFG0)ヒューズのCRC元(CRCSRC)ビット領域で変更することができます。

14.3.3. 休止形態動作

RSTCTRLは活動動作と全ての休止動作で動作します。

14.3.4. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレジスタがCCP下です。

表14-2. RSTCTRL - 構成設定変更保護下のレジスタ			
レジスタ	鍵種別		
RSTCTRL.SWRR	IOREG		

14.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	RSTFR	7~0			UPDIRF	SWRF	WDRF	EXTRF	BORF	PORF
+\$01	SWRR	7~0								SWRST

14.5. レジスタ説明

14.5.1. RSTFR - リセット フラク レシ スタ (Reset Flag Register)

名称 : RSTFR

変位:+\$00

リセット : '00xx xxxx'

特質:-

リセット フラク は各々のフラク に'1'を書くことによって解除(0)することができます。全てのフラク は電源ONリセットフラク (PORF)を除き、電源 ONリセット(POR)によって解除(0)されます。全てのフラク は電源ONリセットフラク (PORF)と低電圧検出リセットフラク (BORF)を除き、低電圧検 出リセット(BOR)によって解除(0)されます。

ヒット	7	6	5	5 4 3		2	1	0
			UPDIRF	SWRF	WDRF	EXTRF	BORF	PORF
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	Х	Х	Х	Х	Х	Х

ビット5 - UPDIRF: UPDIリセット フラク (UPDI Reset Flag)
 このビットはUPDIリセットが起きた場合に'1'に設定されます。

ビット4 - SWRF: ソフトウェア リセット フラク (Software Reset Flag)
 このビットはソフトウェア リセットが起きた場合に'1'に設定されます。

ビット3 - WDRF: ウォッチト・ック・リセット フラク・(Watchdog Reset Flag)
 このビットはウォッチト・ック・リセットが起きた場合に'1'に設定されます。

- ビット2 EXTRF: 外部リセット フラク (External Reset Flag)
 このビットは外部リセットが起きた場合に'1'に設定されます。
- ビット1 BORF: 低電圧検出リセット フラグ (Brownout Reset Flag)
 このビットは低電圧検出リセットが起きた場合に'1'に設定されます。
- ビット0 PORF: 電源ONリセット フラグ (Power-On Reset Flag)
 このビットは電源ONリセットが起きた場合に'1'に設定されます。

14.5.2. SWRR - ソフトウェア リセット レジスタ (Software Reset Register)

名称 : SWRR 変位 : +\$01 リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
								SWRST
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ב'ייוע - SWRST : אין אין (Software Reset)

このビットが'1'を書かかれると、ソフトウェア リセットが起こります。 このビットは常に'0'として読みます。

15. CPUINT - CPU割り込み制御器

15.1. 特徴

- ・短くて予測可能な割り込み応答時間
- ・ 各割り込みに対する独立した構成設定とベクタ アドレス
- ・段位とベクタ アドレスによる割り込み優先順位付け
- ・2つの割り込み優先段位:0(標準)と1(高)
 -割り込み要求の1つを優先段位1割り込みとして割り当て可能
 -優先段位0割り込みに対する任意選択のラウンドロビン優先機構
- ・重要な機能用の遮蔽不可割り込み(NMI:Non-Maskable Interrupt)
- ・応用領域またはブート ローダ領域に任意選択で配置される割り込みベクタ
- ・選択可能な簡潔ベクタ表(CVT)

15.2. 概要

割り込み要求は周辺機能内側の状態変化を合図し、プログラム実行を変えるのに使うことができます。周辺機能は1つ以上の割り込み を持ちます。全てが個別に許可されて構成設定されます。

割り込みが許可されて構成設定されると、割り込み条件が発生する時に割り込み要求を生成します。

CPU割り込み制御器(CPUINT)は割り込み要求を優先順位付けして処理します。割り込みが許可されて割り込み条件が起こると、CP UINTはその割り込み要求を受け取ります。その割り込みの優先段位と何れかの進行中の割り込みの優先段位に基づいて、割り込み 要求は応答されるか、またはそれが優先権を持つまで保留を保たれるかのどちらかです。割り込み処理部から戻った後、プログラム実 行は割り込みが起きた前の場所から続け、どの保留割り込みも1命令実行後に扱われます。

CPUINTは重要な機能に対するNMI、1つの選択可能な高優先権割り込み、標準優先権割り込みに対する任意選択のラウンドロビン計 画機構を提供します。ラウンドロビン計画は一定時間内で全ての割り込みを処理することを保証します。

15.2.1. 構成図

図15-1. CPUINT構成図			
周辺機能1 割り込み要求	→ 優先権	割り込み制御器	CPU "RETI"
))	復号器 ~ STATUS	4	CPU割り込み応答 CPU割り込み要求 CPU
周辺機能2 割り込み要求	→ LVL1VEC	全体割り込み許可 CPU.SREG	起き上がり 休止 制御器
]	

15.3. 機能的な説明

15.3.1. 初期化

以下の順で割り込みを初期化してください。

- 1. 任意選択: 制御A(CPUINT.CTRLA)レジスタの割り込みベクタ選択(IVSEL)ビットを使って望む割り込みベクタの位置を構成設定してください。
- 2. 任意選択: CPUINT.CTRLAレジスタの簡潔ベクタ表(CVT)ビットに'1'を書くことによって簡潔ベクタ表を許可してください。
- 3. 任意選択: CPUINT.CTRLAレジスタのラウント[゛]ロヒン優先権許可(LVL0RR)ビットに'1'を書くことによってラウント[゛]ロヒンによるヘ[゛]クタの優先 順位付けを許可してください。
- 4. 任意選択: 段位1優先権保持割り込みベックタ(CPUINT.LVL1VEC)レシ、スタでの割り込みベックタに割り込みベックタ番号を書くことによって 優先段位1のベックタを選んでください。
- 5. 任意選択:割り込み優先段位0(LVL0PRI)レジスタを構成設定することによってLVL0割り込みの優先順位を変更してください。
- 6. 各周辺機能内で割り込み条件を構成設定し、周辺機能の割り込みを許可してください。
- 7. CPUステータス レジスタ(CPU.SREG)の全体割り込み許可(I)ビットに'1'を書くことによって全体的に割り込みを許可してください。

15.3.2. 動作

15.3.2.1. 許可、禁止とりセット

割り込みの全体許可はCPUステータス レジスタ(CPU.SREG)の全体割り込み許可(I)ビットに'1'を書くことによって行われます。割り込みを 全体的に禁止するには、CPU.SREGのIビットに'0'を書いてください。

望む割り込み線は周辺機能の割り込み制御([周辺機能名].INTCTRL)レジスタに書くことによって各々の周辺機能でも許可されなければなりません。

割り込み要求フラグは割り込みが実行された後で自動的に解除(0)されません。各々の割り込み要求フラグ(INTFLAGS)レジスタ記述が特定のフラグをどう解除(0)するかの情報を提供します。

15.3.2.2. 割り込みベクタ位置

望む割り込み、ケクタの位置は制御A(CPUINT.CTRLA)レジスタの割り込み、ケクタ選択(IVSEL)ビットに依存します。可能な位置については CPUINT.CTRLAのIVSEL記述を参照してください。


プログラムが決して割り込み元を許可しなければ、割り込みベクタは使われず、それらの場所に通常のプログラム コードを置くことができます。

15.3.2.3. 割り込み応答時間


最小割り込み応答時間は右表で表されます。

表15-1. 最小割り込み応答時間								
進行処理内容	フラッシュ メモリ量>8Kバイト	フラッシュ メモリ量≦8Kバイト						
進行中の命令終了	1周期	1周期						
PCをスタックに格納	2周期	2周期						
割り込み処理部へ飛ぶ	3周期 (JMP)	2周期(<mark>RJMP</mark>)						


スタックにプログラム カウンタが押し込まれた後、割り込み用のプログラム ベクタが実行されます。以下の図をご覧ください。



複数周期命令の実行中に割り込みが起きる場合、次図で示されるように、割り込みが処理される前にこの命令が完了されます。



デバイスが休止動作形態の時に割り込みが起こる場合、次図で示されるように、割り込み実行応答時間は5クロック周期増やされます。 また、応答時間は選んだ休止動作からの始動時間によっても増やされます。



プログラム カウンタの大きさに依存して、割り込み処理ルーチンからの復帰は4~5クロック周期かかります。これらのクロック周期の間、プログラムカウンタがスタックから取り出され、スタック ポインタが増やされます。

注:8Kバイト以下のフラッシュメモリを持つデバイスはJMPの代わりにRJMPを使い、2クロック周期だけかかります。

15.3.2.4. 割り込み優先権

全ての割り込みベクタは次表で示されるように、3つの可能な優先段位の1つに割り当てられます。高優先元からの割り込み要求は標準優先元からのどの進行中の割り込み処理部にも割り込みます。高優先割り込み処理部から戻ると、標準優先割り込み処理部の実行が再開します。

表15-2.割り込み優先段位

優先権	段位	供給元
最高	遮蔽不可割り込み (NMI)	デバイス依存で静的割り当て
\sim	段位1(高優先権)	1つのベクタが段位1として任意選択で使用者選択可能
最低	段位0(標準優先権)	残りの割り込みべかタ

15.3.2.4.1. NMI - 遮蔽不可割り込み

NMIはCPUステータスレジスタ(CPU.SREG)の全体割り込み許可(I)ビット設定に関わらず実行されます。NMIは決してIビットを変えません。 他の割り込みがNMI処理部に割り込むことはできません。複数のNMIが同時に要求された場合、優先権は最下位アトレスが最高優先 権を持つ割り込みへ、クタアトレスに従った静的優先権です。

どの割り込みが遮蔽不可かはデバイス依存で、構成設定の対象ではありません。遮蔽不可割り込みはそれらが使われ得る前に許可されなければなりません。利用可能なNMI元についてはデバイスの割り込みベクタ配置表を参照してください。

15.3.2.4.2. 高優先割り込み

優先段位1保持割り込み、^クタ(CPUINT.LVL1VEC)レジスタに割り込み、^クタ番号を書くことによって1つの割り込み要求を段位1(高優先)に割り当てることが可能です。この割り込み要求は他の(標準優先)割り込み要求よりも高い優先権を持ちます。優先段位1割り込みは段位0割り込み処理部に割り込みます。

15.3.2.4.3. 標準優先割り込み


NMI以外の全ての割り込み、「クタは既定で優先段位0(標準)に割り当てられます。これらの、「クタの1つを高優先、「クタとして割り当てることによってこれを覆すかもしれません。デバイスは多くの標準優先、「クタを持ち、それらのいくつかが同時に保留中かもしれません。どの保留中標準優先割り込みを先に処理するかを選ぶために静的とラウント「ロビンの異なる2つの計画機構が利用可能です。

IVECは「周辺機能と基本構造」章で一覧にされるような割り込み、ウタ割り当てです。以下の項は計画機構を説明するのにIVECを使います。IVEC0はリセット、ウタ、IVEC1はNMI、ウタ、以下同様です。n+1要素を持つ、ウタ表では最高、ウタ番号を持つ、ウタがIVECnと示されます。リセット、遮蔽不可割り込み、それと高段位割り込みはIVEC割り当てに含まれますが、常に標準優先割り込みを超えて優先されます。

15.3.2.4.3.1. 静的計画

いくつかの段位0割り込み要求が同時に保留中の場合、最高優先権を持つ1つが 先行する実行のために計画されます。右図は最低アドレスを持つ割り込みへクタが最 高優先権を持つ既定構成設定を説明します。

図15-5. 既定静的計画



15.3.2.4.3.2. 変更した静的計画

既定優先権は割り込み優先段位の(CPUINT.LVL0PRI)レジスタにヘクタ番号を書くことによって変更することができます。右図で示されるように、次の割り込みヘクタがLVLの割り込み内で最高優先権を持ちます。

ここで、値YはY+1の割り込み、クタが最高優先権を持つようにCPUINT.LVL0PRIへ書かれています。この場合、優先権はもはや最低アドレスが最高優先権を持たないように丸め、常に最高優先権を持つRESETとNMIを含めないことに注意してください。

利用可能な割り込み要求とそれらの割り込みへ、クタ番号についてはデバイスの「割り込み~、クタ配置」を参照してください。

図15-6. CPUINT.LVL0PRI≠0時静的計画




15.3.2.4.3.3. ラウント・ロビン計画

静的計画は処理されることからいくつかの割り込み要求を妨げる かもしれません。これを避けるため、CPUINTは標準優先(LVL0) 割り込みに対してラウンドロビン計画を提供します。ラウンドロビン計画 ではCPUINT.LVL0PRIレジスタが最後に応答した割り込み、クタ番 号を格納します。このレジスタは最後に応答した割り込み、クタが 最低優先権を持ち、ハードウェアによって自動的に更新されます。 以下の図はIVEC Y応答後とIVEC Y+1応答後の優先順を説明し ます。

LVL0割り込み要求に対するラウントⁱロビン計画は制御A(CPUINT.C TRLA)レジスタのラウントⁱロビン優先権許可(LVL0RR)ビットに'1'を書く ことによって許可されます。

図15-7. ラウント・ロビン計画



15.3.2.5. 簡潔ベクタ表

簡潔ベクタ表(CVT)は全ての段位0割り込みが同じベクタ番号を共用することによって簡潔なコード書きを許すための機能です。従って、 割り込みは同じ割り込み処理ルーチン(ISR)を共用します。これは割り込み処理部を減らし、それによって応用コードに使うことができるメモ リを開放します。

制御A(CPUINT.CTRLA)レジスタの簡潔ベクタ表(CVT)ビットに'1'を書くことによってCVTが許可されると、ベクタ表は以下のこれら3つの 割り込みベクタを含みます。

1. ベクタ アドレス1の遮蔽不可割り込み(NMI)

2. ベクタ アドレス2の優先段位1(LVL1)割り込み

3. ベクタアドレス3の全ての優先段位0(LVL0)割り込み

この機能は限定されたメモリを持つデバイスと少数の割り込み生成部を使う応用に最適です。

15.3.3. デバッグ操作

段位1割り込み使用時、段位1優先権を持つ割り込みの繰り返しで応用を立往生させるかもしれないため、割り込み処理ルーチンが正し く構成設定される事を確実にすることが重要です。

CPUINT状態(CPUINT.STATUS)レジスタを読むことにより、応用が正しいRETI(割り込み復帰)命令を実行されているか知ることが可能です。CPUINT.STATUSレジスタは割り込み処理部の最後でRETI命令が実行される時にCPUINTが正しい割り込み段位に戻ることを保証する状態情報を含みます。割り込みからの復帰はCPUINTを割り込みに入る前に持っていた状態に戻します。

15.3.4. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレジスタがCCP下です。

表15-3. CPUINT - 構成設定変更保護下のレジスタ							
レジスタ	鍵種別						
CPUINT.CTRLAのIVSELとCVT	IOREG						

15.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	CTRLA	7~0		IVSEL	CVT					LVL0RR
+\$01	STATUS	7~0	NMIEX						LVL1EX	LVL0EX
+\$02	LVL0PRI	7~0		LVL0PRI7~0						
+\$03	LVL1VEC	7~0				LVL1V	/EC7~0	1	1	

15.5. レジスタ説明

15.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位:+\$00

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
		IVSEL	CVT					LVL0RR
アクセス種別	R	R/W	R/W	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - IVSEL : 割り込み 、うタ選択 (Interrupt Vector Select)

フラッシュメモリ全体がブート領域として構成設定されると、このビットは無視されます。

値	0	1				
説明	望む割り込み~クタの位置はブート領域の直後(注)	望む割り込みベクタの位置はブート領域の先頭				
<u>注</u> : システム リセットはIVSELビット値に関わらず、プログラム カクンタを\$0000にリセットさせます。						

• ビット5 - CVT : 簡潔ベクタ表 (Compact Vector Table)

値	0	1
説明	簡潔ベクタ表機能禁止	簡潔ベクタ表機能許可

ビット0 - LVLORR : ラウント・ロビン優先権許可 (Round-Robin Priority Enable)

このビットは構成設定変更保護機構によって保護されません。

値	0	1
=O HH		優先段位0割り込み要求に対してラウント [・] ロビン優先機 構が許可されます。

15.5.2. STATUS - 状態 (Status)

名称	:	STATUS
変位	:	+\$01

リセット: \$00

特質:-

ビット	7	6	5	4	3	2	1	0
	NMIEX						LVL1EX	LVL0EX
アクセス種別	R/W	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - NMIEX : 遮蔽不可割り込み実行中 (Non-Maskable Interrupt Executing)

このフラグは遮蔽不可割り込みが実行中の場合に設定(1)されます。このフラグは割り込み処理部から(RETIで)戻る時に解除(0)されます。

● ビット1 - LVL1EX : 段位1割り込み実行中 (Level 1 Interrupt Executing)

このフラグは優先段位1割り込みが実行中の時か、またはその割り込み処理部がNMIによって割り込まれている時に設定(1)されます。 このフラグは割り込み処理部から(RETIで)戻る時に解除(0)されます。

• ビット0 - LVL0EX : 段位0割り込み実行中 (Level 0 Interrupt Executing)

この7ラグは優先段位0割り込みが実行中の時か、またはその割り込み処理部が優先段位1割り込みかNMIによって割り込まれている時に設定(1)されます。この7ラグは割り込み処理部から(RETIで)戻る時に解除(0)されます。

15.5.3. LVLOPRI - 割り込み優先段位0 (Interrupt Priority Level 0)

名称 : LVL0PR 変位 : +\$02 リセット : \$00 特質 : -	Ι							
ビット	7	6	5	4	3	2	1	0
				LVL0	PRI7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
N -								

● ビット7~0 - LVL0PRI7~0:割り込み優先段位0 (Interrupt Priority Level 0)

このレジスタはLVL0割り込みの優先権を変更するのに使われます。より多くの情報については「標準優先割り込み」項をご覧ください。

15.5.4. LVL1VEC - 優先段位1保持割り込みべりタ (Interrupt Vector with Priority Level 1)

名称 : LV 変位 : +\$0 リセット : \$00 特質 : -)3							
ビット	7	6	5	4	3	2	1	0
				LVL1V	EC7~0			
アクセス種	重別 R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット	直 0	0	0	0	0	0	0	0

● ビット7~0 - LVL1VEC7~0: 優先段位1保持割り込みベクタ (Interrupt Vector with Priority Level 1)

このビット領域は高められた優先段位1(LVL1)を持つ単一ベクタの番号を含みます。このビット領域が\$00の値を持つ場合、ベクタはLVL1 を持ちません。その結果として、LVL1割り込みは禁止されます。

16. EVSYS - 事象システム

16.1. 特徴

- ・周辺機能から周辺機能への直接的な合図のためのシステム
- ・周辺機能は周辺機能事象への直接的な生成、使用、反応が可能
- ・短くて予測可能な応答時間
- ・最大6つの平行事象チャネルを利用可能
- ・各チャネルは1つの事象生成部によって駆動され、複数の事象使用部を持つことが可能
- ・事象は殆どの周辺機能とソフトウェアによって送ることや受け取ることが可能
- ・事象システムは活動動作、アイドルとスタンバイの休止動作で動作

16.2. 概要


事象システム(EVSYS)は周辺機能から周辺機能への直接的な合図を許します。それはCPUを使うことなく、事象チャネルを通して或る周辺機能(事象生成部)での変化で別の周辺機能(事象使用部)での活動を起動することを許します。それは自律の周辺機能制御と相互作用、そして多数の周辺機能単位部での活動の同期タイシクがをも許す、周辺機能間の短くて予測可能な応答時間を提供するように設計されます。従って、EVSYS周辺機能はコアから独立した周辺機能(CIPs:Core Independent Peripherals)の実装を可能にします。 また、それはソフトウェアの複雑さ、大きさ、実行時間を減らすための強力な道具です。

事象生成部の状態の変化は事象として参照され、通常、周辺機能の割り込み条件の1つに対応します。事象は専用の事象経路網を 用いて他の周辺機能へ直接送ることができます。各チャネルの配線は事象生成と使用を含め、ソフトウェアで構成設定されます。

各チャネルでは1つの事象だけを配線することができます。複数の周辺機能が同じチャネルからの事象を使うことができます。


EVSYSはA/D変換器、アナログ比較器、入出力ポートピン、実時間計数器、タイマ/カウンタ、構成設定可能な注文論理回路のような周辺機能を直接的に接続することができます。事象はソフトウェアから生成することもできます。

16.2.1. 構成図



構成図は事象チャネルの動作を示します。入力でチャネルn生成部選択(EVSYS.CHANNELn)によって制御される多重器はどの事象元を 事象チャネルに配線するかを選びます。各事象チャネルは2つの副チャネル、1つの非同期副チャネルと1つの同期副チャネルを持ちます。同期使 用部は同期副チャネルを聴取し、非同期使用部は非同期副チャネルを聴取します。

非同期元からの事象信号は同期副チャネルに配線される前に事象システムによって同期化されます。同期使用部によって使われる非同期事象信号は同期部を通る伝搬を保証するために最低1周辺機能クロック周期間持続しなければなりません。同期部は事象発生時に依存してそのような事象を2~3クロック周期遅らせます。



16.2.2. 信号説明

信号	形式	説明
EVOUTx	デジタル出力	事象出力、入出力ポート毎に1出力

16.3. 機能的な説明

16.3.1. 初期化

事象を使うには、事象システム、生成する周辺機能とその事象を使う周辺機能が適切に構成設定されなければなりません。

- 1. 生成する周辺機能を適切に構成設定してください。例えば、生成する周辺機能が計時器の場合、望む事象が生成されるように 前置分周、比較レジスタなどを設定してください。
- 2. 事象使用部周辺機能を適切に構成設定してください。例えば、ADCが事象使用部の場合、ADCの前置分周器、分解能、変換時間などを設定し、事象の受け取りで開始するようにADC変換を構成設定してください。
- 3. 事象システムを望む供給元に構成設定してください。この例では計時器比較一致を望む事象チャネルへです。これは例えば、チャネル0 生成部選択(EVSYS.CHANNEL0)レジスタへ書くことによって達成されるチャネル0かもしれません。
- 4. 対応する使用部nチャネル多重器(EVSYS.USERn)レジスタへ書くことによってこのチャネルを聴取するようにADCを構成設定してください。

16.3.2. 動作

16.3.2.1. 事象使用部多重器構成設定

各事象使用部はどの事象チャネルを聴取するかを選ぶ1つの専用事象使用部多重器を持ちます。応用は対応する使用部nチャネル入力 選択(EVSYS.USERn)レジスタを書くことによってこれらの多重器を構成設定します。

16.3.2.2. 事象システム チャネル

キャット ナナシャナ 市色の性性

事象チャネルは事象生成部の1つに接続することができます。

各事象チャネルの供給元は各々のチャネルn生成部選択(EVSYS.CHANNELn)レジスタを書くことによって構成設定されます。

16.3.2.3. 事象生成部

各事象チャネルは同時にどれか1つだけを選ぶことができるいくつかの可能な事象生成部を持ちます。チャネルに対する事象生成部は 各々のチャネルn生成部選択(EVSYS.CHANNELn)レジスタを書くことによって選ばれます。既定では、チャネルがどの事象生成部にも接続 されません。事象生成の詳細については対応する周辺機能の記述を参照してください。

生成される事象はデバイスの周辺機能クロック(CLK_PER)に対して同期または非同期のどちらかです。非同期事象は周辺機能クロックの 標準端外で生成することができ、システムが選ばれたクロック周波数よりも速く応答することを示唆します。非同期事象はクロックが動いてい ない時のデバイスが休止動作の間に生成することもできます。

生成されたどの事象も、パルス事象またはレベル事象のどちらかとして分類されます。両方の場合で、事象は下表に従う特性で同期または非同期のどちらかにすることができます。

	表16-1. 生成された事家の特性						
事象型	同期/非同期	説明					
パルス	同期	1クロック周期持続するCLK_PERから生成された事象					
	非同期	1クロック周期持続するCLK_PER以外のクロックから生成された事象					
	同期	複数クロック周期持続するCLK_PERから生成された事象					
レヘル	非同期	クロックなし(例えば、ピンまたは比較器)で生成された事象、または複数クロック周期持続するCLK_PER以外のクロックから生成された事象					

信頼性があって予測可能な動作を保証するため、生成された事象と意図する事象使用部の両方の特性が考慮されなければなりません。

次表はこのデバイス系統に対して利用可能な事象生成部を示します。

表16-2. 事象生成部						
生	成部名	説明	事象型	生成クロック領域	事象長	
周辺機能	事象	DU90	尹 承王	工成加加限级		
UPDI	SYNCH	同期(SYNCH)文字	レヘッル	CLK_UPDI	CLK_UPDIに同期した UPDI受信入力でのSYNCH文字	
MVIO	VDDIO2OK	VDDIO2がOK		非同期	VDDIO2がOKの時にHigh	
	OVF	溢れ	パルス		1 CLK_RTC周期	
	CMP	比較一致	~ // // /		I CLK_KIC向舟	
	PIT_DIV8192	8196前置分周したRTCクロック			8196前置分周したRTCクロックで与えられる	
	PIT_DIV4096	4096前置分周したRTCクロック			4096前置分周したRTCクロックで与えられる	
RTC	PIT_DIV2048	2048前置分周したRTCクロック		CLK_RTC	2048前置分周したRTCクロックで与えられる	
NIC .	PIT_DIV1024	1024前置分周したRTCクロック	レヘッル		1024前置分周したRTCクロックで与えられる	
	PIT_DIV512	512前置分周したRTCクロック			512前置分周したRTCクロックで与えられる	
	PIT_DIV256	256前置分周したRTCクロック			256前置分周したRTCクロックで与えられる	
	PIT_DIV128	128前置分周したRTCクロック			128前置分周したRTCクロックで与えられる	
	PIT_DIV64	64前置分周したRTCクロック			64前置分周したRTCクロックで与えられる	
CCL	LUTn	LUT出力レヘル	レベル	非同期	CCL構成設定に依存	
ACn	OUT	比較器出力レヘブル		开问为	AC出力レベルで与えられる	
ADCn	RESRDY	結果準備可	パルス	CLK_PER	1 CLK_PER周期	
PTC	RESRDY	結果準備可			I CLK_FER/ALM	
ZCDn	OUT	ZCD出力レヘル	レヘッル	非同期	ZCD出力レヘールで与えられる	
OPAMPn	READY	演算增幅器準備可	パルス	CLK_PER	1 CLK_PER周期	
PORTx	PINn	ピン レヘ [*] ル		非同期	ピンレベルで与えられる	
USARTn	ХСК	USARTホーレート クロック	レヘッル	CLK_PER	最小2 CLK_PER周期	
SPIn	SCK	SPI主装置クロック				
	OVF_LUNF	溢れ/下位バイト計時器下溢れ				
	HUNF	上位バイト計時器下溢れ				
TCAn	CMP0_LCMP0	比較チャネル0一致/下位ハイト 計時器比較チャネル0一致				
	CMP1_LCMP1	比較チャネル1一致/下位バイト 計時器比較チャネル1一致		CLK_PER	1 CLK_PER周期	
	CMP2_LCMP2	比較チャネル2一致/下位ハイト 計時器比較チャネル2一致	パルス			
TCBn	CAPT	CAPT7ラグ設定(1)				
TODI	OVF	溢れ				
	CMPBCLR	計数器CMPBCLR一致				
TCDn	CMPASET	計数器CMPASET一致			1 CLK_TCD周期	
TCDn	CMPBSET	計数器CMPBSET一致		CLK_TCD		
	PROGEV	設定可能な事象出力			1 CLK_TCD_SYNC周期	

16.3.2.4. 事象使用部

聴取する事象チャネルは事象使用部を構成設定することによって選ばれます。事象使用部は周辺機能クロックに対して同期または非同期のどちらかの事象信号を必要とするかもしれません。非同期事象使用部はクロックが動いていない時の休止動作で事象に応答することができます。このような事象は周辺機能クロックの標準端外で応答することができ、事象使用部がクロック周波数よりも速く応答することを示唆します。各周辺機能の必要条件の詳細については対応する周辺機能の記述を参照してください。

殆どの事象使用部はやって来る事象信号に基づいて対応する周辺機能で活動を起動するための端またはレベルの検出を実装しま す。両方の場合で、やって来る事象が周辺機能クロック(CLK_PER)から生成されることを必要とする同期、またはそうでない非同期のど ちらかにすることができます。いくつかの非同期事象使用部は事象入力検出が適用されず、事象信号を直接使います。各種事象使 用部特性が次表で全般的に記述されます。

表16-3. 事象	表16-3. 事象使用部の特性						
入力検出	同期/非同期	説明					
端	同期	事象使用部は事象端で起動され、やって来る事象がCLK_PERから生成されることを必要とします。					
平面	非同期	事象使用部は事象端で起動され、非同期検出または内部同期部を持ちます。					
レヘッル	同期	事象使用部は事象レベルで起動され、やって来る事象がCLK_PERから生成されることを必要とします。					
	非同期	事象使用部は事象レベルで起動され、非同期検出または内部同期部を持ちます。					
検出なし	非同期	事象使用部は事象信号を直接使います。					

下表はこのデバイス系統に対して利用可能な事象使用部を示します。

表16-4. 事象使用部

使用	部名	説明	7. 古	
周辺機能	入力	武功	入力検出	同期/非同期
CCL	LUTnx	LUT入力xまたはクロック信号	検出なし	
ADCn	START	事象でのADC開始	端	非同期
EVSYS	EVOUTx	事象信号をピンヘ転送	検出なし	
USARTn	IRDA	IrDA動作入力	レヘブル	
		正事象端で計数	端	
	CNTA	両事象端で計数	2400	
	UNIA	事象信号がHighの間計数		
TCAn		事象レベルが計数方向を制御(Low時上昇、High時下降)	レベル	
ICAI		事象レヘルが計数方向を制御(Low時上昇、High時下降)		
	CNTB	正事象端で計数器再始動	端	同期
	CNID	両事象端で計数器再始動		
		事象信号がHighの間再始動	レヘブル	
		制限時間検査		
		事象で計数捕獲		
	CAPT	計数捕獲周波数測定		
TCBn		計数捕獲パルス幅測定	端	
		計数捕獲周波数/パルス幅測定		
		単発		両方
	COUNT	事象で計数		同期
TCDn	INPUTA	障害または捕獲	レベルまたは端	
	INPUTB		· · · · · · · · · · · · · · · · · · ·	非同期
	ENABLE	OPAMP許可	端	
OPAMPn	DISABLE	OPAMP禁止	un~	
	DUMP	積分動作に対するOPAMPのVout破棄(C放電)	レヘル	同期
	DRIVE	標準動作でOPAMP駆動		

16.3.2.5. 同期化

事象は周辺機能クロックに対して同期または非同期のどちらかにすることができます。各事象システム チャネルは2つの副チャネル、1つの非同期副チャネルと1つの同期副チャネルを持ちます。

非同期副チャネルは生成部からの事象出力と同じです。事象生成部が周辺機能クロックに対して非同期な信号を生成する場合、非同期 副チャネル上の信号は非同期です。事象生成部が周辺機能クロックに対して同期する信号を生成する場合、非同期副チャネル上の信号も 同期になります。

事象生成部が周辺機能クロックに対して同期する信号を生成する場合、同期副チャネルは生成部からの事象出力と同じです。事象生成 部が周辺機能クロックに対して非同期な信号を生成する場合、この信号は同期副チャネルに配線される前に先立って同期化されます。 それが起きる時に依存して、同期化は2または3 クロック周期によって事象を遅らせます。事象システムは事象チャネルに対して非同期生成 部が選ばれる場合にこの同期化を自動的に実行します。

16.3.2.6. ソフトウェア事象

応用はソフトウェア事象を生成することができます。チャネルn上のソフトウェア事象はソフトウェア事象(EVSYS.SWEVENTx)レシ、スタのソフトウェア事象 チャネル選択(SWEVENTxn)ビットに、1、を書くことによって発行されます。ソフトウェア事象は事象システムチャネルでパルスとして現れ、1クロック周 期間、現在の事象システム値を反転します。

事象使用部は事象を生成する周辺機能によって引き起こされるそれらと違わないものとしてソフトウェア事象を見ます。

16.3.3. 休止形態動作

構成設定されると、事象システムは全ての休止動作形態で動作します。それが周辺機能クロックを必要とするため、ソフトウェア事象は1つの 例外を示します。

非同期事象使用部はスタンバイ休止動作でそれらのクロック走行なしで事象に応答することができます。同期事象使用部は事象に応答 できるよう、動いているそれらのクロックを必要とします。このような使用部はアイバル休止動作と、適切なレシ、スタでスタンバイ時走行(RUNST DBY)ビットを設定(1)することによってスタンバイ動作で動くように構成設定された場合のスタンバイ休止動作でだけ動きます。

非同期事象生成部はそれらのクロック走行なし、即ち、スタンハイ休止動作で事象を生成することができます。同期事象生成部は事象を 生成できるよう、動いているそれらのクロックを必要とします。このような生成部はアイトル休止動作と、適切なレジスタでスタンハイ時走行(RU NSTDBY)ビットを設定(1)することによってスタンハイ動作で動くように構成設定された場合のスタンハイ休止動作でだけ動きます。

16.3.4. デバッグ動作

この周辺機能はデベッグ動作へ移行することによって影響を及ぼされません。

16.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ヒット3	ビット2	ビット1	ビットロ
+\$00	SWEVENTA	7~0		1	1	SWEVE	NTA7~0	1		
+\$01	SWEVENTB	7~0		1	1	SWEVE	NTB7~0	1		
+\$02 ~	予約									
+\$0F	1 10									
+\$10	CHANNEL0	$7 \sim 0$		1	1	CHAN	NEL7~0	1		
+\$11	CHANNEL1	$7 \sim 0$		1	1	CHAN	NEL7~0			
+\$12	CHANNEL2	7~0				CHAN	NEL7~0	1		
+\$13	CHANNEL3	$7 \sim 0$		ı I	ı I	CHAN	VEL7~0			
+\$14	CHANNEL4	7~0		ı I		CHAN	VEL7~0	,		
+\$15	CHANNEL5	7~0				CHAN	NEL7~0			
+\$16	CHANNEL6	7~0		·		CHAN	VEL7~0			
+\$17	CHANNEL7	7~0				CHAN	VEL7~0	·		
+\$18	CHANNEL8	$7 \sim 0$				CHAN	NEL7~0			
+\$19	CHANNEL9	7~0				CHAN	NEL7~0			
+\$1A ∼	予約									
+\$1F	1 10									
+\$20	USER0	7~0				USEF	₹7 ~ 0	I		
\sim	\sim	\sim				~		1		
+\$55	USER53	7~0		1		USEF	₹7~0			1

16.5. レジスタ説明

16.5.1. SWEVENTx - ソフトウェア事象 (Software Events)

名称:SWEVENTA:SWEVENTB

変位:+\$00 :+\$01

リセット : \$00

特質 :-

対応する事象チャネルでソフトウェア事象を生成するにはこのレジスタのビットに'1'を書いてください。EVSYS.SWEVENTAレジスタのビット7~0 は事象チャネル7~0に対応します。利用可能な事象チャネルの番号が8~15(訳補:本デ゛バイスは8と9)の場合、それらはビットnが事象チャネル 8+nであるEVSYS.SWEVENTBレジスタで利用可能です。

利用可能な事象システムチャネル数については「周辺機能概要」項を参照してください。

ビット	7	6	5	4	3	2	1	0
	SWEVENTx7~0							
アクセス種別	W	W	W	W	W	W	W	W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - SWEVENTx7~0 : ソフトウェア事象チャネル選択 (Software Event Channel Select)

このビット群のビットへの'1'書き込みは1周辺機能クロック周期間、事象チャネル上の信号を反転することによって対応する事象チャネルで単 一パルス事象を生成します。

16.5.2. CHANNELn - チャネルn生成部選択 (Channel n Generator Selection)

名称: CHANNELn

変位:+\$10+n [n=0~9]

リセット : \$00

特質 :-

各チャネルは1つの事象生成部に接続することができます。全ての生成部が全てのチャネルに接続できる訳ではありません。どの生成部 供給元が各チャネルに配線することができ、この配線を達成するのにEVSYS.CHANNELnに書かれるべき生成部値を知るには下表を参 照してください。EVSYS.CHANNELnへの値\$00書き込みはそのチャネルをOFFにします。

利用可能な事象システムチャネル数については「周辺機能概要」項を参照してください。

ビット	7	6	5	4	3	2	1	0
				CHANI				
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

● ビット7~0 - CHANNEL7~0 : チャネル生成部選択 (Channel Generator Selection)

各ビット群構成設定に対応する指定生成部名は下表からの周辺機能と出力を「周辺機能_出力」のように結合することによって与えら れます。

	生成部				
値		称	同期/ 非同期	説明	チャネル可用性
	周辺機能	出力			
\$01	UPDI	SYNCH	同期	同期(SYNCH)文字検出の上昇端	
\$05	MVIO	MDDIO2OK		VDDIO2がOK	全チャネル
\$06		OVF		計数器溢れ	主,) 11/1/1/
\$07		CMP		比較一致	
\$08		PIT_DIV8192		8192前置分周されたRTCクロック	
\$09		PIT_DIV4096		4096前置分周されたRTCクロック	偶数チャネル専用
\$0A	RTC	PIT_DIV2048		2048前置分周されたRTCクロック	内奴/ YY// 守用
\$0B	RIC	PIT_DIV1024		1024前置分周されたRTCクロック	
\$08		PIT_DIV512		512前置分周されたRTCクロック	
\$09		PIT_DIV256	非同期	256前置分周されたRTCクロック	奇数チャネル専用
\$0A		PIT_DIV128	州内旁	128前置分周されたRTCクロック	可致分孙仲守用
\$0B		PIT_DIV64		64前置分周されたRTCクロック	
\$10		LUT0			
\$11		LUT1			
\$12	CCL	LUT2		LUT出力レベル	全チャネル
\$13	UCL	LUT3			王丁平小川
\$14		LUT4 (注1)			
\$15		LUT5 (<mark>注1</mark>)			
次頁へ続く					

<u>前</u> 頁から続く					
	生成部		同期/		
値	名		非同期	説明	チャネル可用性
	周辺機能	出力	9F1H1770		
\$20	AC0				
\$21	AC1	OUT	非同期	比較器出力レベル	
\$22	AC2				_
\$24	ADC0	RESRDY	同期	結果準備可	
\$30	ZCD0		-1		全チャネル
\$31	ZCD1 (注1)	OUT	非同期	ZCD出力レベル	
\$32	ZCD2 (注1)				
\$34 \$35	OPAMP0 OPAMP1	READY	同期	OPAMP準備可	
\$35 \$36	OPAMP1 OPAMP2	KEAD I	旧旁	OFAMF 华浦 ··J	
\$40~\$47	PORTA				
\$48~\$4F	PORTB (注1)				チャネル0と1専用
\$40~\$47	PORTC				
\$48~\$4F	PORTD	PIN0~PIN7	非同期	ピンレヘル (注2)	チャネル2と3専用
$$40 \sim 47	PORTE (注1)	11110 11111	711-4791		
\$48~\$4F	PORTF				チャネル4と5専用
$$40 \sim 47	PORTG (注1)				チャネル6と7専用
\$60	USART0				
\$61	USART1				
\$62	USART2	VOV		SPI主装置動作と同期USART主装置動作での	
\$63	USART3 (注1)	ХСК		クロック信号	
\$64	USART4 (注1)				
\$65	USART5 (注1)				
\$68	SPI0	SCV		SPI主装置クロック信号	
\$69	SPI1	SCK		561主表世2692165	
\$80		OVF_LUNF		溢れ/下位バイト計時器下溢れ	
\$81		HUNF		上位バイ計時器下溢れ	
\$84	TCA0	CMP0_LCMP0		比較チャネル0一致/下位ハイト計時器比較チャネル0一致	
\$85		CMP1_LCMP1		比較チャネル1一致/下位バイト計時器比較チャネル1一致	
\$86		CMP2_LCMP2		比較チャネル2一致/下位バイト計時器比較チャネル2一致	
\$88		OVF_LUNF	同期	溢れ/下位バイ計時器下溢れ	
\$89		HUNF		上位バイ計時器下溢れ	
\$8C	TCA1 (<mark>注1</mark>)	CMP0_LCMP0		比較チャネル0一致/下位バイト計時器比較チャネル0一致	全チャネル
\$8D		CMP1_LCMP1		比較チャネル1一致/下位ハイト計時器比較チャネル1一致	
\$8E		CMP2_LCMP2		比較チャネル2一致/下位ハイト計時器比較チャネル2一致 CAPT割り込み要求フラグ設定(1)(注3)	
\$A0	TCB0	CAPT OVF		CAP1割9込み要求/7/設定(1)(注3) 計数器溢れ	
\$A1 \$A2		CAPT		計	
\$A2 \$A3	TCB1	OVF		CAP1割5込み要求///設定(1)(注3) 計数器溢れ	
\$A3 \$A4		CAPT		同 <u>(1)</u> CAPT割り込み要求フラグ設定(1)(注3)	
\$A5	TCB2	OVF		計数器溢れ	
\$A6		CAPT		CAPT割り込み要求7ラグ設定(1)(注3)	
\$A7	TCB3 (注1)	OVF		計数器溢れ	
\$A8		CAPT		CAPT割り込み要求フラグ設定(1)(注3)	
\$A9	TCB4 (<mark>注1</mark>)	OVF		計数器溢れ	
\$B0		CMPBCLR		計数器がCMPBCLRと一致	
\$B1	TODA	CMPASET		計数器がCMPASETと一致	
\$B2	TCD0	CMPBSET	非同期	計数器がCMPBSETと一致	
\$B3		PROGEV		設定可能な事象出力	

注1: 全ての周辺機能の実体が全てのピン数で利用可能な訳ではありません。詳細については「周辺機能と基本構造」章を参照してください。 注2: ポート ピンからの事象は入力駆動部が禁止されている場合に'0'です。

注3: 計時器の動作形態がCAPTフラグを掲げる時を決めます。詳細については「TCB - 16ビット タイマ/カウンタB型」章をご覧ください。

16.5.3. USERn - 使用部nチャネル多重器 (User Channel Mux)

名称 : USERn 変位 : +\$20+n [n=0~53]

기년 : \$00

特質 :-

各事象使用部は1つの事象チャネルに接続することができ、いくつかの使用部を同じチャネルに接続することができます。下表はそれらの 対応する使用部ID番号と名称と共に全ての事象システム使用部を一覧にします。使用部名称は次表からの周辺機能と入力と共に USERを「USER周辺機能入力」のように結合することによって与えられます。

使用部	使用	部名称		
番号	周辺機能	入力	同期/非同期	説明
0 (\$0)		LUT0A		CCL LUT0事象入力A
1 (\$1)		LUT0B		CCL LUT0事象入力B
2 (\$2)		LUT1A		CCL LUT1事象入力A
3 (\$3)		LUT1B		CCL LUT1事象入力B
4 (\$4)		LUT2A		CCL LUT2事象入力A
5 (\$5)	CCI	LUT2B		CCL LUT2事象入力B
6 (\$6)	CCL	LUT3A		CCL LUT3事象入力A
7 (\$7)		LUT3B		CCL LUT3事象入力B
8 (\$8)		LUT4A (注1)		CCL LUT4事象入力A
9 (\$9)		LUT4B (注1)		CCL LUT4事象入力B
10 (\$A)		LUT5A (注1)	非同期	CCL LUT5事象入力A
11 (\$B)		LUT5B (注1)		CCL LUT5事象入力B
12 (\$C)	ADC0	START		事象でADC開始
13 (\$D)		EVOUTA		事象出力(ピン出力)A
14 (\$E)		EVOUTB (注1)		事象出力(ピン出力)B
15 (\$F)		EVOUTC		事象出力(ピン出力)C
16 (\$10)	EVSYS	EVOUTD		事象出力(ピン出力)D
17 (\$11)	2.515	EVOUTE (注1)		事象出力(ピン出力)E
18 (\$12)		EVOUTE (注1) EVOUTF (注1)		事象出力(ピン出力)F
19 (\$13)		EVOUTG (注1)		事象出力(ピン出力)G
20 (\$14)	USART0			USARTO IrDA事象入力
20(\$14) 21(\$15)	USART1			USART1 IrDA事象入力
22 (\$16)	USART2			USART2 IrDA事象入力
23 (\$17)	USART3 (注1)	IRDA		USART3 IrDA事象入力
24 (\$18)	USART4 (注1)			USART4 IrDA事象入力
25 (\$19)	USART5		同期	USART5 IrDA事象入力
26 (\$1A)	05/11/15	CNTA		事象で計数または計数方向制御
27 (\$1B)	TCA0	CNTB		事象で再始動または計数方向制御
28 (\$1C)		CNTA		事象で計数または計数方向制御
29 (\$1D)	TCA1 (注1)	CNTB		事象で再始動または計数方向制御
30 (\$1E)		CAPT	両方 (<mark>注2</mark>)	開始、停止、捕獲、再始動または計数器解消
31 (\$1F)	TCB0	COUNT	同期	事象で計数
32 (\$20)		CAPT	両方 (注2)	開始、停止、捕獲、再始動または計数器解消
33(\$21)	TCB1	COUNT	同期	事象で計数
33(321) 34(\$22)		CAPT	両方 (注2)	開始、停止、捕獲、再始動または計数器解消
35 (\$23)	TCB2	COUNT	同期	坂山、伊山、川波、丹如町よんは同 気益時日
36 (\$24)		CAPT	両方 (<mark>注2</mark>)	開始、停止、捕獲、再始動または計数器解消
37 (\$25)	TCB3 (<mark>注1</mark>)	CAPI	同期	開始、停止、捕獲、丹如勤よには計数益胜伯 事象で計数
38 (\$26)		CAPT	両方 (注2)	開始、停止、捕獲、再始動または計数器解消
39 (\$27)	TCB4 (<mark>注1</mark>)	COUNT	同期	坂和、停止、1117後、円知勤よんには同気益時日
40 (\$28)		INPUTA	回为	· デ 小 、 口 3A
40 (\$28) 41 (\$29)	TCD0	INPUTA	非同期	障害または捕獲
41 (\$29) 42 (\$2A)		ENABLE		OPAMP許可
42 (\$2A) 43 (\$2B)		DISABLE	<u>非问知</u> 同期	OPAMP計可 OPAMP禁止
	OPAMP0		旧州	
44 (\$2C)		DUMP	北回期	積分動作に対するOPAMPのVOUT破棄(C放電) 標準動作でOPAMP駆動
45 (\$2D)		DRIVE	非同期	
46 (\$2E)		ENABLE	日世	OPAMP許可 OPAMP林止
47 (\$2F)	OPAMP1	DISABLE	同期	OPAMP禁止 巷()動作に対するOPAMPのVourr独立(C対電)
48 (\$30)		DUMP	- 나 (==) ++0	積分動作に対するOPAMPのVouT破棄(C放電)
49 (\$31)		DRIVE	非同期	標準動作でOPAMP駆動
50 (\$32)		ENABLE		OPAMP許可 OPAMP林山
51 (\$33)	OPAMP2	DISABLE	同期	OPAMP禁止 ない動作におよれてOPAN (Porviour) ない動作におよれてOPAN (Porviour) ないたいたいではない。
52 (\$34)		DUMP	非同期	積分動作に対するOPAMPのVOUT破棄(C放電)
53 (\$35)		DRIVE		標準動作でOPAMP駆動
注1:全ての	周辺機能実体が	全てのピン数に対し	て利用可能な訳	ではありません。詳細については「周辺機能と基本構造」章を参照してくださ

注1: 全ての周辺機能実体が全てのピン数に対して利用可能な訳ではありません。詳細については「周辺機能と基本構造」章を参照してください。

<u>注2</u>: 計時器動作形態に依存

AVR128DB28/32/48/64

ビット	7	6	5	4	3	2	1	0	
	USER7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット7~0 - CHANNEL7~0: 使用部チャネル選択 (User Channel Selection)

使用部がどの事象システムチャネルに接続するかを構成設定します。

ſ	値	0	1∼10 (= n)	その他
	説明	OFF、チャネルはこの事象システム使用部に未接続	事象使用部はチャネルn-1に接続されます。	(予約)

17. PORTMUX - ポート多重器

17.1. 概要

ポート多重器(PORTMUX)はピンの機能を許可または禁止、または既定と代替のピン位置の変更のどちらも行うことができます。利用可能な任意選択はPORTMUXレジスタ配置で詳細に記述され、実際のピンと特性に依存します。 利用可能な機能については「入出力多重化と考察」章を参照してください。

17.2. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	EVSYSROUTEA	$7 \sim 0$		EVOUTG	EVOUTF	EVOUTE	EVOUTD	EVOUTC	EVOUTB	EVOUTA
+\$01	CCLROUTEA	$7 \sim 0$			LUT5	LUT4	LUT3	LUT2	LUT1	LUT0
+\$02	USARTROUTEA	$7 \sim 0$	USAR	T31,0	USAR	T21,0	USAR	T11,0	USAR	T01,0
+\$03	USARTROUTEB	$7 \sim 0$					USAR	T51,0	USAR	T41,0
+\$04	SPIROUTEA	$7 \sim 0$					SPI	11,0	SPI	01,0
+\$05	TWIROUTEA	$7 \sim 0$					TWI	11,0	TWI	01,0
+\$06	TCAROUTEA	$7 \sim 0$				TCA12~0	1		TCA02~0	
+\$07	TCBROUTEA	7~0				TCB4	TCB3	TCB2	TCB1	TCB0
+\$08	TCDROUTEA	$7 \sim 0$							TCD02~0	
+\$09	ACROUTEA	7~0						AC2	AC1	AC0
+\$0A	ZCDROUTEA	7~0						ZCD2	ZCD1	ZCD0

17.3. レジスタ説明(訳注:本項の各表などは可能な限り各々の共通部分を纏めました。)

17.3.1. EVSYSROUTEA - 事象システム ピン位置 (Event System Pin Position)

名称: EVSYSROUTEA

変位 : +\$00

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		EVOUTG	EVOUTF	EVOUTE	EVOUTD	EVOUTC	EVOUTB	EVOUTA
アクセス種別	R	R/W						
リセット値	0	0	0	0	0	0	0	0

● ビット6~0 - EVOUTx : 事象出力x (Event Output x)

これらのビットは事象出力x用ピン位置を制御します。(訳補:事象出力xの既定はポートxの2番ピン、代替はポートxの7番ピン)

值	0	1				
名称	DEFAULT	ALT1				
説明	G:PG2, F:PF2, E:PE2, D:PD2, C:PC2, B:PB2, A:PA2	G:PG7, F:なし, E:PE7, D:PD7, C:PC7, B:PB7, A:PA7				

17.3.2. CCLROUTEA - CCL LUTnL[°]ン位置 (CCL LUTn Pin Position)

変位:+\$01

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
[LUT5	LUT4	LUT3	LUT2	LUT1	LUT0
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット5~0 - LUTn : CCL LUTn信号 (CCL LUTn Signals) (訳補:LUT5~0はポートG,B,F,D,C,Aに対応)

これらのビットはCCL LUTn信号用ピン位置を制御します。(訳補:OUTのみ代替可で、既定は対応ポートの3番ピン、代替は6番ピン)

值	0	1				
名称	DEFAULT	ALT1				
説明	5:PG3, 4:PB3, 3:PF3, 2:PD3, 1:PC3, 0:PA3	5:PG6, 4:PB6, 3:なし, 2:PD6, 1:PC6, 0:PA6				

17.3.3. USARTROUTEx - USARTnピン位置 (USARTn Pin Position)

名称 : USARTROUTEA : USARTROUTEB

変位:+\$02 :+\$03

リセット : \$00

特質:-

ヒ [*] ット	7	6	5	4	3	2	1	0
USARTRUTEA	USAI	RT31,0	USAR	T21,0	USAR	T11,0	USAR	T01,0
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
USARTRUTEB					USAR	T51,0	USAR	T41,0
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0/3~0 - USARTn1,0 : USARTn信号 (USART n Signals) (訳補:USART5~0はポートG,E,B,F,C,Aに対応) これらのビット領域はUSARTn信号用ピン位置を制御します。

AVR128DB28/32/48/64

	<u>値</u> 名称		0 0	0 1	10	11
			DEFAULT	ALT1	-	NONE
		TxD	5:PG0, 4:PE0, 3:PB0, 2:PF0, 1:PC0, 0:PA0	5:PG4, 4:PE4, 3:PB4, 2:PF4, 1:PC4, 0:PA4		13.5.1%
	説明			5:PG5, 4:PE5, 3:PB5, 2:PF5, 1:PC5, 0:PA5		どのピン
	記明	XCK	5:PG2, 4:PE2, 3:PB2, 2:PF2, 1:PC2, 0:PA2	5:PG6, 4:PE6, 3:PB6, 2:なし, 1:PC6, 0:PA6		接続なし
		XDIR	5:PG3, 4:PE3, 3:PB3, 2:PF3, 1:PC3, 0:PA3	5:PG7, 4:PE7, 3:PB7, 2:なし, 1:PC7, 0:PA7		13/196.20

17.3.4. SPIROUTEA - SPIntン位置 (SPIn Pin Position)

名称:SPIROUTEA

変位:+\$04

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[SPI	11,0	SPI	01,0
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3~0 - SPIn1,0 : SPIn信号 (SPI n Signals)

これらのビット領域はSPIn用ピン位置を制御します。

	值		0 0	01	1 0	11
ſ	名称	7	DEFAULT	ALT1	ALT2	NONE
		MOSI	1:PC0, 0:PA4	1:PC4, 0:PE0	1:PB4, 0:PG4	
	説明	MISO	1:PC1, 0:PA5	1:PC5, 0:PE1	1:PB5, 0:PG5	どのピンへも接続なし
	記明	SCK	1:PC2, 0:PA6	1:PC6, 0:PE2	1:PB6, 0:PG6	とのレインも接続なし
		SS	1:PC3, 0:PA7	1:PC7, 0:PE3	1:PB7, 0:PG7	

17.3.5. TWIROUTEA - TWInビン位置 (TWIn Pin Position)

名称:TWIROUTEA

変位 : +\$05

リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
					TW111,0		TWI01,0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3~0 - TWIn1,0 : TWIn信号 (TWI n Signals)

これらのビット領域はTWIn用ピン位置を制御します。

	值 名称		0 0	01 (注)	10 (注)	11
ſ			DEFAULT	ALT1	ALT2	-
ſ	説明	SDA	1:PF2/PB2, 0:PA2/PC2	1:PF2/ <mark>PB6</mark> , 0:PA2/ <mark>PC6</mark>	1:PB2/PB6, 0:PC2/PC6	(予約)
	記り	SCL	1:PF3/PB3, 0:PA3/PC3	1:PF3/ <mark>PB7</mark> , 0:PA3/ <mark>PC7</mark>	1:PB3/PB7, 0:PC3/PC7	(1、水り)

(訳注)各ピン名の記載は(標準動作の主/従装置または2元動作の主装置のピン)/(2元動作の従装置のピン)です。

注:代替での2元動作の従装置ピンのPB6,7とPC6,7(赤文字)ピンは標準動作と高速動作だけです。標準汎用入出力駆動部特性が適用されます。

17.3.6. TCAROUTEA - TCAntッン位置 (TCAn Pin Position)

変位	: TCAROU : +\$06 : \$00 : -	JTEA
	ビット	7

ビット	7	6	5	4	3	2	1	0
				TCA12~0			TCA02~0	
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット5~3,2~0 - TCAn2~0 : TCAn信号 (TCAn Signals)

これらのビット領域はTCAn用ピン位置を制御します。

值	000	001	010	011	100	101	110	111
名称	PORTA PORTB	PORTB PORTC	PORTC PORTE	PORTD PORTG	PORTE -	PORTF -	PORTG -	-
説明	PAn=WOn PBn=WOn	PBn=WOn PC4+n=WOn	PCn=WOn PE4+n=WOn	PDn=WOn PGn=WOn	PEn=WOn -	PFn=WOn -	PGn=WOn -	(予約)

(訳注) 名称と説明の項は上段がTCA0、下段がTCA1です。基本的にPx0=WO0、Px1=WO1、以下同様に対応しますが、TCA1のPORTCとPORTEは例外で、各々Px4=WO0~Px6=WO2までで、WO3~WO5は存在しません。

17.3.7. TCBROUTEA - TCBnL°ン位置 (TCBn Pin Position)

名称:TCBROUTEA

変位:+\$07

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[TCB4	TCB3	TCB2	TCB1	TCB0
アクセス種別	R	R	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット4~0 - TCBn : TCBn出力 (TCBn Output)

これらのビットはTCBn出力用ピン位置を制御します。

値	0	1	
名称	DEFAULT	ALT1	
説明	4:PG3, 3:PB5, 2:PC0, 1:PA3, 0:PA2	4:PC6, 3:PC1, 2:PB4, 1:PF5, 0:PF4	

17.3.8. TCDROUTEA - TCDntン位置 (TCDn Pin Position)

名称:TCDROUTEA

変位:+\$08

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
							TCD02~0	
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット2~0 - TCD0 : TCD0信号 (TCD0 Signals)

このビット領域はTCD0信号用ピン位置を制御します。

值	000	001	010	011	その他			
名称	DEFAULT	ALT1	ALT2	ALT3	_			
説明	PA4, PA5, PA6, PA7	PB4, PB5, PB6, PB7	PF0, PF1, PF2, PF3	PG4, PG5, PG6, PG7	(予約)			
(訳注)説明項の言	(訳注)説明項の記載は左から順にWOA、WOB、WOC、WODに対応します。							

17.3.9. ACROUTEA - ACnt°ン位置 (ACn Pin Position)

変位 リセッ	尓 : ACROU 左 : +\$09 小 : \$00 € : -	UTEA							
	ビット	7	6	5	4	3	2	1	0
							AC2	AC1	AC0
	アクセス種別	R	R	R	R	R	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

• ビット2~0 - ACn : ACn出力 (ACn Output)

これらのビットはACn出力用ピン位置を制御します。

值	0	1	
名称	DEFAULT	ALT1	
説明	2:PA7, 1:PA7, 0:PA7	2:PC6, 1:PC6, 0:PC6	

17.3.10. ZCDROUTEA - ZCDnL°ン位置 (ZCDn Pin Position)

名称:ZCDROUTEA

変位 : +\$0A

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
						ZCD2	ZCD1	ZCD0
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット2~0 - ZCDn : 0交差検出器n出力 (Zero-Cross Detector n Output)

これらのビットはZCDn出力用ピン位置を制御します。

値	0	1	
名称	DEFAULT	ALT1	
説明	2:PA7, 1:PA7, 0:PA7	2:PC7, 1:PC7, 0:PC7	

18. PORT - I/Oピン構成設定

18.1. 特徴

- ・個別構成設定を持つ汎用入出力ピン
 - プルアッフ゜
 - 反転I/O
- 入力電圧閾値
- ・割り込みと事象を持つ入力
 - 両端感知
 - 上昇端感知
 - 下降端感知
 - Lowレヘル感知
- ・ポート毎の任意選択スリューレート制御
- ・全休止動作形態からデバイスを起き上がらせることができる非同期ピン変化感知
- ・ポートピンへの効率的で安全なアクセス
 - 専用の切り換え、解除(0)、設定(1)用レジスタ通したハートウェア読み-変更-書き(RMW)
 - ビットアクセス可能なI/Oメモリ空間への度々使われるポートレジスタ割り当て(仮想ポート)

18.2. 概要

デバイスの入出力ピンはPORT周辺機能レジスタの実体によって制御されます。各PORT実体は最大8つの入出力ピンを持ちます。PORT はPORTA、PORTB、PORTCなどと名付けられます。どのピンが何のPORTの実体によって制御されるかを見るには「入出力多重化と 考察」章を参照してください。PORT実体と対応する仮想PORT実体の基準アドレスは「周辺機能と基本構造」章で一覧にされます。

各ポート ピンは出力としてそのピンを許可して出力状態を定義するためにデータ方向(PORTx.DIR)とデータ出力値(PORTx.OUT)のレジスタ で対応するビットを持ちます。例えば、PORTA実体のDIR3とOUT3はPA3ピンを制御します。


PORTビンの入力値は周辺機能クロック(CLK_PER)に同期され、その後にデータ入力値(PORTx.IN)としてアクセス可能にされます。ビンが入力または出力のどちらとして構成設定されても、このビン値は常に読むことができます。

PORTは選択可能なピン変化条件に対して割り込みと事象と共に非同期の入力感知も支援します。非同期ピン変化感知はCLK_PER が停止される休止動作を含み、割り込みを起動して休止からデバイスを起き上がらせることができることを意味します。

全てのピン機能はピン毎に個別に構成設定可能です。ピンは駆動値や入力と感知の構成設定の安全で正しい変更のためにハードウェア 読み-変更-書き(RMW:Read-Modify-Write)機能を持ちます。

PORTピン構成設定は他のデバイス機能の入力と出力の選択も制御します。

18.2.1. 構成図



18.2.2. 信号説明

信号	形式	説明
Pxn	入出力	PORTxのn入出力ピン

18.3. 機能的な説明

18.3.1. 初期化

リセット後、例えクロック走行がなくても、全ての出力がトライステート(Hi-Z)にされ、デジタル入力緩衝部が許可されます。 ポート動作を初期化する時に以下の手順は全て任意選択です。

- ・データ方向設定(PORTx.DIRSET)またはデータ方向解除(PORTx.DIRCLR)のレジスタのビットに各々'1'を書くことによってPxnピンに対して出力駆動部を許可または禁止にしてください。
- ・出力値設定(PORTx.OUTSET)または出力値解除(PORTx.OUTCLR)のレジスタのビットに'1'を書くことによってPxnビンに対する出力駆動部を各々HighまたはLowの水準に設定してください。
- ・入力値(PORTx.IN)レジスタのビットnを読むことによってPxnピンの入力を読んでください。
- ・ピンn制御(PORTx.PINnCTRL)レジスタでPxnピンに対して個別ピン構成設定と割り込み制御を構成設定してください。

重要:最低消費電力のため、未使用ピンとアナログ入力または出力として使われるピンのデジタル入力緩衝部を禁止してください。 許可されたデジタル入力緩衝部を持つピンについては可能な限り素早いHighとLowの電圧閾値間遷移が推奨されます。

デバッガに接続するのに使われるそれらのような特定ピンは、それらの特殊機能によって必要とされるため、違う様に構成設定されるでしょう。

18.3.2. 動作

⇒

18.3.2.1. 基本機能

各ピン群(x)はそれ自身のPORTレジスター式を持ちます。入出力(Pxn)ピンはPORTx内のレジスタによって制御することができます。

出力としてピン番号nを使うには、データ方向(PORTx.DIR)レジスタのビットnに'1'を書いてください。これはデータ方向設定(PORTx.DIRSE T)レジスタのビットnに'1'を書くことによっても行うことができ、これはその群内の他のピンの構成設定の妨害を避けます。出力値(PORT x.OUT)レジスタのビットnは望む出力値が書かれなければなりません。

同様に、出力値設定(PORTx.OUTSET)レジスタのビットへの'1'書き込みはPORTx.OUTレジスタの対応するビットを'1'に設定します。出 力値解除(PORTx.OUTCLR)レジスタのビットへの'1'書き込みはPORTx.OUTレジスタのそのビットを'0'に解除します。出力値切り替え (PORTx.OUTTGL)または入力値(PORTx.IN)のレジスタのビットへ'1'書き込みはPORTx.OUTレジスタ内のそのビットを論理反転します。

ピンを入力として使うには出力駆動部を禁止するためにPORTx.DIRレジスタのビットnが'0'を書かれなければなりません。これはデータ方 向解除(PORTx.DIRCLR)レジスタのビットnに'1'を書くことによっても行うことができ、これはその群内の他のピンの構成設定の妨害を避 けます。入力値はピンn制御(PORTx.PINnCTRL)レジスタの入力/感知構成設定(ISC)ビット領域が入力禁止(INPUT_DISABLE)に設定さ れない限り、PORTx.INレジスタのビットnから読むことができます。

データ方向切り替え(PORTx.DIRTGL)での'1'書き込みはPORTx.DIRでそのビットを切り替え、対応するピンの方向を切り替えます。

18.3.2.2. ポート構成設定

ピンn制御(PORTx.PINnCTRL)レシズタは全てのPORTxピンに対するスリューレート制限を構成設定するのに使われます。

スリューレート制限はPORTx.CTRLのスリューレート制限許可(SRL)ビットに'1'を書くことによって許可されます。更なる詳細については「電気的特性」章を参照してください。

18.3.2.3. ピン構成設定

ピンの反転I/O、プルアップ、入力感知を構成設定するのにピンn制御(PORTx.PINnCTRL)レジスタを使ってください。ピンn用の制御レジスタはハイトアトレスのPORTx+\$10+nです。

各々のn番ピンの全ての入力と出力はPORTx.PINnCTRLの反転I/O許可(INVEN)ビットに'1'を書くことによって反転することができます。INVENが'1'の時は、このピンに対してPORTx.IN/OUT/OUTSET/OUTCLRレジスタが反転操作になります。

INVENビットの交互切り替えは、このピンを使う全ての周辺機能によって検出することができるピンでの変化端(エッシゾ)を引き起こし、許可されていれば割り込みまたは事象によって見られます。

PORTx.PINnCTRLの入力基準選択(INLVL)ビットはピンnに対する入力電圧閾値を制御します。供給電圧から導き出したシュミットトリカ 閾値またはTTL基準の選択が利用可能です。

入力閾値はPORTx.INレジスタのビットnの値を決めるのと、機能が許可されていれば割り込み状態を起こす基準でも重要です。

ピンnの入力プルアップはPORTx.PINnCTRLのプルアップ許可(PULLUPEN)ビットに'1'を書くことによって許可されます。プルアップは例え PULLUPENビットが'1'でも、ピンが出力として構成設定されると、切断されます。

ピン割り込みはPORTx.PINnCTRLの入力/感知構成設定(ISC)ビット領域に書くことによってピンnに対して許可されます。更なる詳細については「18.3.3.割り込み」を参照してください。

ビンn用のデジタル入力緩衝部はISCビット領域にINPUT_DISABLE設定を書くことによって禁止することができます。これは消費電力を 減らしてピンがアナログ入力として使われる場合に雑音を減らすでしょう。INPUT_DISABLEに構成設定されている間、PORTx.INのビットn は入力同期部が禁止されるため変わりません。

18.3.2.4. 複数ピン構成設定

複数ピン構成設定機能は1操作で複数のポートピンを構成設定できます。先に望むピンの構成設定が複数ピン構成設定(PORTx.PINC ONFIG)レジスタに書かれ、選んだ変更するピンでの複数ピン制御系(PORTx.PINCTRLUPD/SET/CLR)レジスタ書き込みが後続し、1度の書き込みで8つまでのピンに対する構成設定(PORTx.PINnCTRL)変更を許します。

助言: PORTx.PINCONFIGレジスタは全てのホートに反映され、複数ホートに渡る単一設定の使用を許します。PORTx.PINCTRL UPD/SET/CLR)ジスタは反映されず、構成設定は各ホートに対して書かれなければなりません。

複数ピン構成設定に対して、ポート ピンは以下のレジスタへの書き込みによって構成設定して変更することができます。

耒18-1	複数ピン構成設定レジスタ	
1210 1.	1を死しノ1円ル 武 にレノ ハノ	

レジスタ	説明			
PORTx.PINCONFIG	複数のPINCTRLレジスタへ同時構成設定準備のためPINnCTRL(ISC,PULLUPEN,INLVL,INVEN)設定			
PORTx.PINCTRLUPD	PINCTRLUPDレジスタビットへの'1'書き込みがPINCONFIGレジスタ内容をPINnCTRLレジスタに複写。			
	PINCTRLSETレジスタのビットへの'1'書き込みはPINCONFIGレジスタで'1'に設定されたビットに従ってPIN			
(注1)	nCTRLレジスタの個別ビットを設定(1)します。			
PORTx.PINCTRLCLR	PINCTRLCLRレジスタのビットへの'1'書き込みはPINCONFIGレジスタで'1'に設定されたビットに従ってPIN			
(<u>注</u> 2)	nCTRLレジスタの個別ビットを解除(0)します。			

注1:0でないISCビット領域の構成設定にPINCTRLSETを使うと、PINCONFIGとPINnCTRLのレジスタでのビット単位論理和(OR)になります。これは予期せぬ設定を与えるかもしれません。

注2: 0でないISCビット領域の構成設定にPINCTRLCLRを使うと、PINCONFIGとPINnCTRLのレジスタでのビット単位反転論理積(AN D)になります。これは予期せぬ設定を与えるかもしれません。

以下のコート・断片は数個のホートの複数PINnCTRLレジスタ構成設定法を実演します。PINCONFIGレジスタが全てのホートに渡って反映されるため、この例ではホートAに1度書くだけで充分なことに注意してください。

PORTA.PINCONFIG = PORT_ISC_INPUT_DISABLE_gc; /* PINnCTRLレジスタへ設定するための設定 */ PORTA.PINCTRLUPD = 0xff; PORTB.PINCTRLUPD = 0xff; PORTC.PINCTRLUPD = 0xff; PORTD.PINCTRLUPD = 0xff; PORTE.PINCTRLUPD = 0xff;

18.3.2.5. 仮想ポート

仮想ポートレジスタは最も頻繁に使われる通常のポートレジスタを単一周期ビットアクセスを持つI/Oレジスタ空間に割り当てます。仮想ポートレジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポート

レジスタが属す拡張I/Oレジスタ空間で使うことができないビット操作命令のよう なメモリ特定命令を許します。右表はPORTとVPORTのレジスタ間の割り当て を示します。

注:通常のPORTレジスタのアクセス直後に単一周期I/O命令を使って割り当 てられたVPORTレジスタをアクセスするのを避けてください。これは単一周 期I/O命令アクセスが通常のPORTレジスタアクセスよりも速いためメモリ衝突 を起こすかもしれません。

表18−2. 仮想ポート割り当て				
通常ポート レジスタ	割り当てられる仮想ポートレジスタ			
PORTx.DIR	VPORTx.DIR			
PORTx.OUT	VPORTx.OUT			
PORTx.IN	VPORTx.IN			
PORTx.INTFLAGS	VPORTx.INTFLAGS			

18.3.2.6. 周辺機能優先

USART、ADC、計時器のような周辺機能は入出力ピンに接続されるでしょう。このような周辺機能は通常、ポート多重器(PORTMUX)またはその周辺機能内の多重器よって選択可能な基本と任意選択の1つ以上の代替入出力ピン接続を持ちます。このような周辺機能を構成設定して許可することにより、I/Oピン構成設定(PORT)によって制御される通常の汎用入出力ピンの動きは周辺機能に依存する方法で覆されます。いくつかの周辺機能はPORTレジスタの全てを覆さないかもしれず、入出力ピン操作のいくつかの面の制御をPORT単位部に残します。

周辺機能優先の情報については各周辺機能の記述を参照してください。周辺機能によって覆されないポートのどのピンも汎用入出力 ピンとしての動作を続けます。

18.3.2.7. 複数電圧入出力

1つ以上のポートピン群がVDDIO2電力区域に接続され、それらのピンで異なる入出力供給電圧を許します。更なる情報については 「MVIO - 複数電圧入出力」章を参照してください。

18.3.3. 割り込み

表18-3.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
PORTx		PORTx.INTFLAGSのINTnはPORTx.PINnCTRLの入力/感知構成設定(ISC)ビットによって構成設定されるとおりに掲げられます。

各PORTビンnは割り込み元として構成設定することができます。各割り込みはビンn制御(PORTx.PINnCTRL)レジスタの入力/感知構成 設定(ISC)へ書くことによって個別に許可または禁止することができます。

割り込み条件が起こると、周辺機能の割り込み要求フラグ(PORTx.INTFLAGS)レジスタで対応する割り込み要求(INTn)フラグが設定(1)されます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

割り込み設定の設定または変更時、次のこれらの点を考慮してください。

- ・入力/感知構成設定(ISC)が変更されるのと同じ周期で反転I/O許可(INVEN)ビットが切り替えられる場合、反転切り替えによって引き起こされる端は割り込み要求を引き起こさないかもしれません。
- ・ビンに対する入力基準選択(INLVL)の変更は関連する割り込みと周辺機能単位部が禁止されている間に実行されなければなりません。単位部が活動中の閾値変更はそのピンでの実際の電圧値と無関係に、入力での一時的な状態遷移を生成するかもしれません。
- ・割り込み同期中にISCへ書くことによって入力が禁止される場合、例えそれが違う割り込み設定で再許可されても、その特定割り 込みが再許可で要求されるかもしれません。
- ・割り込み同期中にISCへ書くことによって割り込み設定が変更される場合、その割り込みが要求されないかもしれません。

18.3.3.1. 非同期感知ピン特性

全てのポート ピンは選択可能なピン変化条件に対する割り込みを持つ完全な非同期の入力感知を支援します。完全な非同期ピン変化 感知は割り込みを起動して、周辺機能クロック(CLK_PER)が停止される動作形態を含めて全ての休止動作からデバイスを起き上がらせ ることができますが、一方で下表により部分的非同期ピン変化感知が制限されます。どのピンが完全な同期ピン変化感知を支援するか の更なる詳細については「入出力多重化と考察」章をご覧ください。

表18-4. 感知ビンの動き比較

特性	部分的非同期ピン	完全な非同期ピン
CLK_PER走行の休止動作 からデバイス起き上がり	全ての割り込み感知構成設定から	全ての割り込み構成設定
CLK_PER停止の休止動作 からデバイス起き上がり	BOTHEDGESまたはLEVELの割り込み感知構成設定からだけ	から
CLK_PER走行で割り込みを 起動するための最小パルス幅	最小1 CLK_PER周期	
CLK_PER停止で割り込みを 起動するための最小パルス幅		1 CLK_PER周期未満
割り込み"沈黙時間"	前回から3 CLK_PER周期間、新しい割り込みはありません。	

注: 部分的非同期入力ピンがCLK_PER停止での休止からの起き上がりに使われる場合、要求されたレベルは割り込みを起動するための起き上がりを完了するため、MCUに対して充分長く保持されなければなりません。レベルが消滅した場合、MCUはどの生成した割り込みもなしに起き上がり得ます。

18.3.4. 事象

PORTは以下の事象を生成することができます。

_ <u>表18</u> −5. P	表18-5. PORTxの事象生成部										
生成部名			事象型	生成する	事象の長さ						
周辺機能	事象	言元 9月	争豕空	クロック領域	事家の長さ						
PORTx	PINn	ピン レヘブル	レヘル	非同期	ピンレベルによって与えられます。						


全てのポート ピンが非同期事象システム生成部です。ポートはデベイスにあるポート ピンの数の事象生成部を持ちます。ポートからの各事象シ ステム出力はデジタル入力駆動部が許可される場合に対応するピンに存在する値です。ピン入力駆動部が禁止される場合、対応する事 象システム出力は'0'です。

ポートは事象入力を持ちません。事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照し てください。

18.3.5. 休止形態動作

割り込みと入力の同期化の例外を除き、全てのピン構成設定は休止動作と無関係です。全てのピンはデバイスを休止から起き上がらせることができます。更なる詳細についてはポート割り込み部分をご覧ください。

ポートに接続された周辺機能は各々の周辺機能のデータシート部分で記述される休止動作によって影響を及ぼされ得ます。



18.3.6. デバッグ操作

ポートはデバッグ動作でのCPU停止時に通常動作を続けます。ポートが割り込みまたは同様のものを通してCPUによって定期的に処理 されるのを必要とするように構成設定する場合、デバッグ中に不正な動作やデータ損失が起こるかもしれません。

18.4. レジスタ要約 - PORTx

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	DIR	7~0				DIR	7~0			
+\$01	DIRSET	7~0				DIRSE	ET7~0			
+\$02	DIRCLR	$7 \sim 0$				DIRCI	LR7~0			
+\$03	DIRTGL	$7 \sim 0$				DIRT	GL7~0			
+\$04	OUT	$7 \sim 0$				OUT	Γ7~0			
+\$05	OUTSET	$7 \sim 0$				OUTS	ET7~0			
+\$06	OUTCLR	$7 \sim 0$				OUTC	LR7~0			
+\$07	OUTTGL	$7 \sim 0$				OUTT	GL7~0			
+\$08	IN	$7 \sim 0$				IN7	7~0			
+\$09	INTFLAGS	$7 \sim 0$			1	INT	7~0			
+\$0A	PORTCTRL	$7 \sim 0$								SRL
+\$0B	PINCONFIG	$7 \sim 0$	INVEN	INLVL			PULLUPEN		ISC2~0	
+\$0C	PINCTRLUPD	$7 \sim 0$				PINCTRI	LUPD7~0			
+\$0D	PINCTRLSET	$7 \sim 0$				PINCTR	LSET7~0			
+\$0E	PINCTRLCLR	$7 \sim 0$				PINCTRI	LCLR7~0			
+\$0F	予約									
+\$10	PIN0CTRL	$7 \sim 0$	INVEN	INLVL			PULLUPEN		ISC2~0	
+\$11	PIN1CTRL	$7 \sim 0$	INVEN	INLVL			PULLUPEN		ISC2~0	
+\$12	PIN2CTRL	$7 \sim 0$	INVEN	INLVL			PULLUPEN		ISC2~0	
+\$13	PIN3CTRL	$7 \sim 0$	INVEN	INLVL			PULLUPEN		ISC2~0	
+\$14	PIN4CTRL	$7 \sim 0$	INVEN	INLVL			PULLUPEN		ISC2~0	
+\$15	PIN5CTRL	7~0	INVEN	INLVL			PULLUPEN		ISC2~0	
+\$16	PIN6CTRL	7~0	INVEN	INLVL			PULLUPEN		ISC2~0	
+\$17	PIN7CTRL	7~0	INVEN	INLVL			PULLUPEN		ISC2~0	

18.5. レシ スタ説明 - PORTx

18.5.1. DIR - データ方向 (Data Direction)

名称	:	DIR
変位	:	+\$00

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0			
	DIR7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値											

ビット7~0 - DIR7~0:データ方向 (Data Direction)

このビット領域は各PORTxピンに対する出力駆動部を制御します。

このビット領域はデジタル入力緩衝部を制御しません。ピンn(Pxn)用のデジタル入力緩衝部はピンn制御(PORTx.PINnCTRL)の割り込み/ 感知構成設定(ISC)ビット領域で構成設定することができます。

下表はこのビット領域で各ビットnに対して利用可能な構成設定を示します。

値	0	1
説明	Pxnは入力専用ピンとして構成、出力駆動部は禁止	Pxnは出力ピンとして構成、出力駆動部は許可

18.5.2. DIRSET - データ方向設定 (Data Direction Set)

名称: DIRSET

変位:+\$01

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1
				DIRSE	ET7~0		
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0

● ビット7~0 - DIRSET7~0: データ方向設定(Data Direction Set)

このビット領域は読みー変更ー書き操作を使わず、各PORTxピンに対する出力駆動部を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはデータ方向(PORTx.DIR)の対応するビットを設定(1)し、ピンn(Pxn)を出力ピンとして構成設定し て出力駆動部を許可します。

このビット領域の読み込みはPORTx.DIRの値を返します。

18.5.3. DIRCLR - データ方向解除 (Data Direction Clear)

名称	: DIRCLR	
変位	: +\$02	
リセット	: \$00	

特質 :-

ヒット	7	6	5	4	3	2	1	0		
	DIRCLR7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット7~0 - DIRCLR7~0:データ方向解除 (Data Direction Clear)

このビット領域は読みー変更ー書き操作を使わず、各PORTxピンに対する出力駆動部を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはデータ方向(PORTx.DIR)の対応するビットを解除(0)し、ピンn(Pxn)を入力専用ピンとして構成設 定して出力駆動部を禁止します。

このビット領域の読み込みはPORTx.DIRの値を返します。

0

R/W

0

18.5.4. DIRTGL - データ方向切り替え (Data Direction Toggle)

名称	:	DIRTGL
変位	:	+\$03
リセット	:	\$00

特質:-

ビット	7	6	5	4 DIRTO	3 GL7~0	2	1	0
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - DIRTGL7~0: データ方向切り替え (Data Direction Toggle)

このビット領域は読みー変更ー書き操作を使わず、各PORTxピンに対する出力駆動部を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはデータ方向(PORTx.DIR)の対応するビットを反転切り替えします。 このビット領域の読み込みはPORTx.DIRの値を返します。

18.5.5. OUT - 出力值 (Output Value)

名称	:	OUT
H 1 1		· · ·

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
				OUT	<u>7~0</u>			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - OUT7~0 : 出力値 (Output Value)

このビット領域は各PORTxピンに対する出力駆動部レベルを制御します。

この構成設定は対応するピンに対して駆動部(PORTx.DIR)が許可される時にだけ出力に影響を及ぼします。

下表はこのビット領域の各ビットnに対して利用可能な構成設定を示します。

値	0	1
説明	ピンn(Pxn)出力はLowに駆動されます。	Pxn出力はHighに駆動されます。

18.5.6. OUTSET - 出力值設定 (Output Value Set)

名称: OUTSET

変位 : +\$05

リセット : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
	OUTSET7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - OUTSET7~0 : 出力値設定 (Output Value Set)

このビット領域は読み-変更-書き操作を使わず、各PORTxピンに対する出力駆動部レベルを制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを設定(1)し、ピンn(Pxn)に対する出力をHighに駆動するように構成設定します。

このビット領域の読み込みはPORTx.OUTの値を返します。

18.5.7. OUTCLR - 出力值解除(Output Value Clear)

名称	: OUTCLR
変位	: +\$06
	

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
				OUTC	LR7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - OUTCLR7~0 : 出力値解除 (Output Value Clear)

このビット領域は読みー変更ー書き操作を使わず、各PORTxピンに対する出力駆動部レベルを制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを解除(0)し、ピンn(Pxn)に対する出力をLowに駆動するように構成設定します。

このビット領域の読み込みはPORTx.OUTの値を返します。

18.5.8. OUTTGL - 出力値切り替え (Output Value Toggle)

名称:OUTTGL

変位 : +\$07

リセット : \$00

特質 :-

<u> ビット</u>	7	6	5	4	3	2	1	0
				OUTT	GL7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - OUTTGL7~0 : 出力値切り替え (Output Value)

このビット領域は読みー変更ー書き操作を使わず、各PORTxビンに対する出力駆動部レベルを制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを反転切り替えします。 このビット領域の読み込みはPORTx.OUTの値を返します。

18.5.9. IN - 入力值 (Input Value)

名称	:	IN
変位	:	+\$08

リセット: \$00

,_____ 特質:-

ビット	7	6	5	4	3	2	1	0
	IN7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - IN7~0 : 入力値 (Input Value)

このビット領域はデジタル入力緩衝部が許可される時ににPORTxピンの状態を示します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを反転切り替えします。

デジダル入力緩衝部が禁止される場合、入力は採取されず、ビット値は変わりません。ピンn(Pxn)用のデジタル入力緩衝部はピンn制御(P ORTx.PINnCTRL)レジスタの入力/感知構成設定(ISC)ビット領域で構成設定することができます。

下表はこのビット領域の各ビットnで利用可能な状態を示します。

値	0	1
説明	Pxnでの電圧水準はLowです。	Pxnでの電圧水準はHighです。

18.5.10. INTFLAGS - 割り込み要求フラヴ (Interrupt Flags)

変位	: INTFLAGS : +\$09 : \$00 : -
	L'mb

<u> ビット</u>	7	6	5	4	3	2	1	0		
		INT7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット7~0 - INT7~0 : ピン割り込み要求フラク (Interrupt Pin Flag)

ピン割り込み要求フラグはそれに、1'を書くことによって解除(0)されます。

ピン割り込み要求フラグはピンn(Pxn)の変化または状態がピンn制御(PORTx.PINnCTRL)のそのピンの入力/感知構成設定(ISC)に一致 する時に設定(1)されます。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはピンn割り込み要求フラグを解除(0)します。

18.5.11. PORTCTRL - ホ[°]ート制御 (Port Control)

名称: PORTCTRL

変位 : +\$0A

リセット : \$00

特質:-

このレジスタはこのホートに対するスリューレート制限許可ビットを含みます。

ビット	7	6	5	4	3	2	1	0
[SRL
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビットO - SRL : スリューレート制限許可 (Slew Rate Limit Enable)

このビットはPORTxの全てのピンに対してスリューレート制限を制御します。

値		0	1
説明	仴	PORTxの全ピンに対してスリューレート制限が禁止	PORTxの全ピンに対してスリューレート制限が許可

18.5.12. PINCONFIG - 複数ピン構成設定 (Multi-Pin Configuration)

名称: PINCONFIG

変位:+\$0B

リセット : \$00

特質 :-

ポート単位部のより速い構成設定のため、複数構成設定書き込みは単一周期でポートのいくつかのピンの構成設定を許します。特に多ピン数のデバイスで、この機能はPORTピン構成設定操作をかなり速めることができます。

このレジスタへの書き込みはPORTxに対するピンn制御(PORTx.PINnCTRL)レジスタを更新するため、複数ピン制御系(PORTx.PINCTRL)UPD/SET/CLR)レジスタのどれかへの書き込みが後続されるでしょう。

このレジスタは全てのPORTx単位部に渡って反映されます。

ビット	7	6	5	4	3	2	1	0
	INVEN	INLVL			PULLUPEN		ISC2~0	
アクセス種別	R/W	R/W	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - INVEN : 反転I/O許可 (Inverted I/O Enable)

このビットはピンnに対する入力と出力が反転されるか否かを制御します。

値	0	1
説明	入出力値は反転されません。	入出力値は反転されます。

● ビット6 - INLVL : 入力基準選択 (Input Level Select)

このビットはポート入力読み込みと割り込み条件に使われるピンnに対する入力電圧閾値を制御します。

値	0	1
名称	ST	TTL
説明	供給水準から導き出されたシュミットトリガ	TTL基準

• ビット3 - PULLUPEN : プルアッフ°許可 (Pullup Enable)

このビットはピンが入力専用として構成設定される時にピンnの内部プルアップが許可される否かを制御します。

値	0	1
説明	プルアップ禁止	プルアップ許可

● ビット2~0 - ISC2~0:入力/感知構成設定 (Input/Sense Configuration)

このビット領域はピンnの入力と感知の構成設定を制御します。感知構成設定はポート割り込みを起動するピン条件を決めます。

値	名称	説明
000	INTDISABLE	割り込み禁止、けれどもデジタル入力緩衝部許可
001	BOTHEDGES	両端感知で割り込み許可
010	RISING	上昇端感知で割り込み許可
011	FALLING	下降端感知で割り込み許可
100	INPUT_DISABLE	割り込みとデジタル入力緩衝部を禁止(注1)
101	LEVEL	Lowレヘル感知で割り込み許可(注2)
11x	_	(予約)
	しし のこうごかして 土河	(****) (新知が林山される担合 1 力値(DODT-1Ni)にバフルのビットのは再新されませ)

注1: ピンnのデジタル入力緩衝部が禁止される場合、入力値(PORTx.IN)レジスタのビットnは更新されません。

注2: LEVEL割り込みはピンがLowに留まる限り継続的に起動し続けます。

18.5.13. PINCTRLUPD - 複数ピン制御更新許可 (Multi-Pin Control Update Mask)

名称: PINCTRLUPD

変位:+\$0C

リセット : \$00

特質 :-

ポート単位部のより速い構成設定のため、複数構成設定書き込みは単一周期でいくつかのポートピンの構成設定を許します。特に多ピン数のデバイスで、この機能はPORTピン構成設定操作をかなり速めることができます。

ビット	7	6	5	4	3	2	1	0		
[PINCTRLUPD7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

● ビット7~0 - PINCTRLUPD7~0: 複数ピン制御更新許可 (Multi-Pin Control Update Mask)

このビット領域は各レジスタに対する個別書き込みを使わず、個別ピンn制御(PORTx.PINnCTRL)レジスタに複数ピン構成設定(PORTx.PI NCONFIG)レジスタ内容の複写を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはPORTx.PINCONFIGレジスタ内容を対応するPORTx.PINnCTRLレジスタに複写します。 このビット領域の読み込みは常に0を返します。

18.5.14. PINCTRLSET - 複数ピン制御設定許可 (Multi-Pin Control Set Mask)

名称: PINCTRLSET

変位 : +\$0D

リセット : \$00

特質 :-

ポート単位部のより速い構成設定のため、複数構成設定書き込みは単一周期でいくつかのポートピンの構成設定を許します。特に多ピン数のデバイスで、この機能はPORTピン構成設定操作をかなり速めることができます。

AVR128DB28/32/48/64

ビット	7	6	5	4	3	2	1	0		
			PINCTRLSET7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

ビット7~0 - PINCTRLSET7~0: 複数ピン制御設定許可 (Multi-Pin Control Set Mask)

このビット領域は各レジスタに対する個別読みー変更ー書きし操作を使わず、個別ピンn制御(PORTx.PINnCTRL)レジスタでの複数ビット設 定を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは複数ピン構成設定(PORTx.PINCONFIG)レジスタで'1'に設定されているビットに従ってPORT x.PINnCTRLレジスタの個別ビットを設定します。

このビット領域の読み込みは常に0を返します。

18.5.15. PINCTRLCLR - 複数ピン制御解除許可 (Multi-Pin Control Clear Mask)

名称: PINCTRLCLR

変位:+\$0E

リセット : \$00

リセット値

特質 :-

ポート単位部のより速い構成設定のため、複数構成設定書き込みは単一周期でいくつかのポートピンの構成設定を許します。特に多ピ ン数のデバイスで、この機能はPORTピン構成設定操作をかなり速めることができます。

ビット	7	6	5	4	3	2	1	0		
[PINCTRLCLR7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

● ビット7~0 - PINCTRLCLR7~0 : 複数ピン制御解除許可 (Multi-Pin Control Clear Mask)

このビット領域は各レジスタに対する個別読みー変更ー書きし操作を使わず、個別ピンn制御(PORTx.PINnCTRL)レジスタでの複数ビット解 除を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは複数ピン構成設定(PORTx.PINCONFIG)レジスタで'1'に設定されているビットに従ってPORT x.PINnCTRLレジスタの個別ビットを解除します。

このビット領域の読み込みは常に0を返します。

0

17.5.16. PINnCTRL - ビンn制御 (Pin n Control)

茤リ	3称 : PIN0CTR を位 : +\$10 セット : \$00 持質 : -	L : PIN1CTRL : +\$11	: PIN2CTRL : +\$12		: PIN4CTI : +\$14	RL : PIN5CTRL : +\$15	: PIN6CTRL : +\$16	: PIN7CTRL : +\$17	
	ヒット	7	6	5	4	3	2	1	0
		INVEN I	NLVL		F	PULLUPEN	I	SC2~0	
	アクセス種別	R/W	R/W	R	R	R/W	R/W	R/W	R/W

0

● ビット7 - INVEN:反転I/O許可 (Inverted I/O Enable)

このビットはピンnに対する入力と出力が反転されるか否かを制御します。

0

値	0	1
説明	入出力値は反転されません。	入出力値は反転されます。

0

0

0

0

● ビット6 - INLVL:入力基準選択 (Input Level Select)

このビットはポート入力読み込みと割り込み条件に使われるピンnに対する入力電圧閾値を制御します。

0

	値	0	1				
名	S称	ST	TTL				
彭	说明	供給水準から導き出されたシュミットトリカ	TTL基準				

• ビット3 - PULLUPEN : プルアッフ 許可 (Pullup Enable)

このビットはヒンが入力専用として構成設定される時にピンnの内部プルアップが許可される否かを制御します。

値	0	1
説明	プルアップ禁止	プルアップ許可

● ビット2~0 - ISC2~0:入力/感知構成設定 (Input/Sense Configuration)

このビット領域はピンnの入力と感知の構成設定を制御します。感知構成設定はポート割り込みを起動する方法を決めます。

値	名称	説明
000	INTDISABLE	割り込み禁止、けれどもデジタル入力緩衝部許可
001	BOTHEDGES	両端感知で割り込み許可
010	RISING	上昇端感知で割り込み許可
011	FALLING	下降端感知で割り込み許可
100	INPUT_DISABLE	割り込みとデジタル入力緩衝部を禁止(注1)
101	LEVEL	Lowレヘル感知で割り込み許可(注2)
11x	_	(予約)

注1: ピンnのデジタル入力緩衝部が禁止される場合、入力値(PORTx.IN)レジスタのビットnは更新されません。

注2: LEVEL割り込みはピンがLowに留まる限り継続的に起動し続けます。

18.6. レジスタ要約 - VPORTx

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	DIR	$7 \sim 0$		DIR7~0						
+\$01	OUT	$7 \sim 0$		OUT7~0						
+\$02	IN	$7 \sim 0$				IN7	Z∼0	1	1	I
+\$03	INTFLAGS	$7 \sim 0$				INT	7~0	1	1	

18.7. レシズタ説明 - VPORTx

18.7.1. DIR - データ方向 (Data Direction)

名称 : DIR

変位:+\$00

リセット : \$00

特質 :-

仮想ポートレジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポートレジスタが属す拡張I/Oレジスタ空間で使うことができないビット操作命令のようなメモリ特定命令を許します。

ビット	7	6	5	4	3	2	1	0	
	DIR7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

ビット7~0 - DIR7~0: データ方向 (Data Direction)

このビット領域は各PORTxピンに対する出力駆動部を制御します。

このビット領域はデジタル入力緩衝部を制御しません。ビンn(Pxn)用のデジタル入力緩衝部はビンn制御(PORTx.PINnCTRL)レジスタの割り 込み/感知構成設定(ISC)ビット領域で構成設定することができます。

下表はこのビット領域で各ビットnに対して利用可能な構成設定を示します。

値	0	1
説明	Pxnは入力専用ピンとして構成、出力駆動部は禁止	Pxnは出力ピンとして構成、出力駆動部は許可

18.7.2. OUT - 出力值 (Output Value)

名称:OUT

変位 : +\$01

リセット : \$00

特質 :-

仮想ポートレジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポートレジスタが属す拡張I/Oレジスタ空間で使うことができないビット操作命令のようなメモリ特定命令を許します。

ビット	7	6	5	4	3	2	1	0	
[OUT7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット7~0 - OUT7~0 : 出力値 (Output Value)

このビット領域は各PORTxピンに対する出力駆動部レベルを制御します。

この構成設定は対応するピンに対して駆動部(PORTx.DIR)が許可される時にだけ出力に影響を及ぼします。

下表はこのビット領域の各ビットnに対して利用可能な構成設定を示します。

値	0	1
説明	ピンn(Pxn)出力はLowに駆動されます。	Pxn出力はHighに駆動されます。

18.7.3. IN - 入力值 (Input Value)

名称 : IN

変位:+\$02

リセット : \$00

特質 :-

仮想ポート レジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポート レジスタが属す拡張I/Oレジスタ空間で使うことが できないビット操作命令のようなメモリ特定命令を許します。

Ľット	7	6	5	4	3	2	1	0
	IN7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - IN7~0 : 入力値 (Input Value)

このビット領域はデジタル入力緩衝部が許可される時ににPORTxピンの状態を示します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを反転切り替えします。

デジダル入力緩衝部が禁止される場合、入力は採取されず、ビット値は変わりません。ピンn(Pxn)用のデジタル入力緩衝部はピンn制御(P ORTx.PINnCTRL)レジスタの入力/感知構成設定(ISC)ビット領域で構成設定することができます。

下表はこのビット領域の各ビットnに対して利用可能な構成設定を示します。

值	0	1
説明	Pxnでの電圧水準はLowです。	Pxnでの電圧水準はHighです。

18.7.4. INTFLAGS - 割り込み要求フラグ (Interrupt Flag)

名称 : INTFLAGS

変位 : +\$03

リセット : \$00

特質 :-

仮想ポートレジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポートレジスタが属す拡張I/Oレジスタ空間で使うことができないビット操作命令のようなメモリ特定命令を許します。

ヒット	7	6	5	4	3	2	1	0	
	INT7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット7~0 - INT7~0 : ピン割り込み要求フラク (Interrupt Pin Flag)

ピン割り込み要求フラグはそれに、1、を書くことによって解除(0)されます。

ピン割り込み要求フラグはピンn(Pxn)の変化または状態がピンn制御(PORTx.PINnCTRL)のそのピンの入力/感知構成設定(ISC)に一致 する時に設定(1)されます。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはピンn割り込み要求フラグを解除(0)します。

19. MVIO - 複数電圧入出力

19.1. 特徴

- ・デバイス入出力ピンの1群をVDDIO2によって給電可能
- ・VDDIO2はVDD供給から独立して上昇と下降が可能
- ・ヒューズによって決められる単一供給または2元供給の構成設定
- ・供給構成設定と無関係なポートアクセスと周辺機能優先
- ・VDDIO2供給状態ビット
- ・VDDIO2供給状態変化に対する割り込みと事象
- ・VDDIO2供給電圧測定用ADCチャネル

19.2. 概要

MVIO機能は入出力ピンの1群に残りの入出力ピン以外と異なる入出力電圧区域によって給電されることを許し、異なる電圧基準で動いている外部部品の通信や制御のための外部基準変換器を持つ必要をなくします。VDDIO2電力ピンに印加される電圧はMVIO能力を持つI/Oピンに供給する一方で、VDDピンに印加される電圧は通常の入出力ピンに供給されます。

MVIOは2つの供給動作の1つで構成設定することができます。


- ・単一供給動作、MVIO能力を持つ入出力ピンはMVIO能力を持たないピンと同じ電圧基準、即ち、VDDから給電されます。使用者はVDDIO2ピンをVDDピンに接続しなければなりません。
- ・2元供給動作、MVIO能力を持つ入出力ピンはVDDピンに供給される電圧と違うかもしれないVDDIO2電圧によって供給されます。

構成設定ヒューズがMVIO供給動作を決めます。VDDIO2の電力の有無は状態レジスタのビットによって合図されます。この状態ビットは対応する割り込みと事象の機能を持ちます。

MVIOピンは通常の入出力ピン、例えば、汎用入出力(GPIO)、直列通信(USART,SPI,I²C)、PWM周辺機能に接続された入出力ピンと同じデジタル動作の能力があります。入力シュミット トリガ基準は「電気的特性」章で記述されるようにVDDIO2電圧に従って尺度調整されます。

分圧されたVDDIO2電圧がADCへの入力として利用可能です。

19.2.1. 構成図



19.2.2. 信号説明

信号	形式	説明
VDD	電力供給	VDDIOと他の電力区域用電力ピン
VDDIO2	電力供給	VDDIO2用電力ピン
PORTx7~0	入出力	VDDIOによって給電されるポートピン
PORTy7~0	入出力	VDDIO2によって給電されるポート ピン

19.3. 機能的な説明

19.3.1. 初期化

これらの手順に従うことによってMVIOを2元動作で初期化してください。

- 1. 複数電圧システム構成設定(MVSYSCFG)ヒューズを2元供給構成設定にしてください。
- 2. 任意選択: 割り込み制御(MVIO.INTCTRL)レジスタでVDDIO2割り込み許可(VDDIO2IE)ビットに'1'を書いてください。
- 3. VDDIO2電圧が動作に対して許容範囲内かを調べるために状態(MVIO.STATUS)レジスタのVDDIO2状態(VDDIO2S)ビットを読んで ください。
- 4. VDDIO2によって給電されるポートピンを構成設定して使ってください。

MVSYSCFGヒューズが単一供給構成に書かれている場合、VDDIO2状態ビットは'1'として読まれ、VDDIO2割り込み要求(VDDIO2IF) フラグは'0'として読まれます。

19.3.2. 動作

19.3.2.1. 電源順序

システムは2元供給動作に構成設定される時にMVIOに対して以下の電力昇降の筋書きを支援します。

- VDDIO2前のVDDIOの供給昇降
- ・VDDIO前のVDDIO2の供給昇降
- ・VDDIO2の電力消失と復活
- VDDIOの電力消失と復活

どちらかの電力区域が電力を失うと、MVIO入出力ピンはHi-Zにされます。VDDIO2が電力を取り戻した場合、ピンはPORTレジスタの現 在の構成設定を再設定します。VDDIOが電力を失った場合、デバイスはリセットし、ポートは再初期化されなければなりません。VDDとVD DIO2の電源閾値については「電気的特性」章を参照してください。

注: 周辺機能がMVIOピンに接続される時にピンがHi-Zにされる時にも動作を続けます。周辺機能と入出力ピンの正しく動作を確実に するために状態(MVIO.STATUS)レジスタのVDDIO2状態(VDDIO2S)フラグが監視されなければなりせん。

19.3.2.2. 電圧測定

VDDIO2はADCへの内部入力チャネルとして利用可能です。

- 1. ADCに対して参照基準電圧を構成設定してください。
- 2. ADCへの正入力としてVDDIO2を選んでください。
- 3. シングル エント ADC 変換を走らせてください。
- 4. 右式を使って電圧を計算してください。

19.3.3. 事象

MVIOは以下の事象を生成することができます。

	表19-1. MVIOでの事家生成部									
生	成部名	説明	事象型	生成クロック領域	車角 星					
周辺機能	事象	武明	争豕空	主成フロッフ損現	事象長					
MVIO	VDDIO2OK	VDDIO2水準が閾値越え	レヘッル	非同期	状態(MVIO.STATUS)レジスタのVDDIO2状態 (VDDIO2S)ビットによって与えられます。					

MVIOは事象使用部を持ちません。事象型と事象システムの構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を 参照してください。

19.3.4. 割り込み

表19-2.利用可能な割り込みベクタと供給元

名称	ベクタ説明	割り込みフラグ	条件
MVI) VDDIO2割り込み	VDDIO2IF	VDDIO2S切り替わり

状態(MVIO.STATUS)レシ、スタのVDDIO2状態(VDDIO2S)ヒットの変化は割り込みを起動することができます。この割り込みは割り込み 制御(MVIO.INTCTRL)レジスタのVDDIO2割り込み許可(VDDIO2IE)ビットに書くことによって許可または禁止することができます。

割り込み条件が起こると、割り込み要求フラク(MVIO.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。

割り込み元は割り込み制御(MVIO.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

ADC分解能

VDDIO2 = <u>ADC結果×VAD</u>CREF×10

19.3.5. 休止形態動作

複数電圧システム構成設定(MVSYSCFG)ヒューズによって許可されると、この単位部は全ての休止動作で動きます。

19.3.6. デバッグ操作

デバッグ動作でCPUが停止されると、MVIOは標準動作を続けます。MVIOが割り込みまたは同様なものを通してCPUによって定期的な処理を必要とするように構成設定される場合、デバッグ中に不正な動作やデータ損失になるかもしれません。

19.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	INTCTRL	$7 \sim 0$								VDDIO2IE
+\$01	INTFLAGS	$7 \sim 0$								VDDIO2IF
+\$02	STATUS	7~0								VDDIO2S

0 DDIO2IF R/W

0

19.5. レジスタ説明

19.5.1. INTCTRL - 割り込み制御 (Interrupt Control)

変	新 : INTCTRL 2位 : +\$00 セット : \$00 持質 : -								
	ヒット	7	6	5	4	3	2	1	0
									VDDIO2IE
	アクセス種別	R	R	R	R	R	R	R	R/W
	リセット値	0	0	0	0	0	0	0	0

• ビット0 - VDDIO2IE : VDDIO2割り込み許可 (VDDIO2 Interrupt Enable)

このビットはVDDIO2状態変化に対する割り込みが許可されるか否かを制御します。

值	0	1
説明	VDDIO2割り込み禁止	VDDIO2割り込み許可

19.5.2. INTFLAGS - 割り込み要求フラグ (Interrupt Flags)

: INTFLA : +\$01 : \$00 : -	AGS							
ビット	7	6	5	4	3	2	1	
								VD
クセス種別	R	R	R	R	R	R	R	
Jセット値	0	0	0	0	0	0	0	

• ビット0 - VDDIO2IF : VDDIO2割り込み要求フラグ(VDDIO2 Interrupt Flag)

このフラグはこれに'1'を書くことによって解除(0)されます。このフラグはMVIO.STATUSのVDDIO2状態(VDDIO2S)ビットが値を変える時 に設定(1)されます。このビットへの'0'書き込みは無効です。このビットへの'1'書き込みはVDDIO2割り込み要求フラグを解除(0)しま す。

19.5.3. STATUS - 状態 (Status)

名称:STATUS

- **変位** : +\$02
- ሀセット : \$00

特質 :-

名 変 い り 行 質

P

ビット	7	6	5	4	3	2	1	0
[VDDIO2S
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット0 - VDDIO2S : VDDIO2状態 (VDDIO2 Status)

このビットはVDDIO2電圧水準の状態を示します。このビットへの書き込みは無効です。

ł	値	0	1
討	7 80		VDDIO2供給電圧は動作に対して許容範囲内です。 MVIOピンは対応するPORTレジスタから設定されます。

20. BOD - 低電圧検出器 (BOD:Brownout Detector)

20.1. 特徴

- ・低電圧検出は設定可能な基準未満での動作を避けるために電源を監視します。
- ・利用可能な3つの動作形態
 - 継続動作で許可
 - 採取動作で許可
 - 禁止
- ・活動動作と休止動作に対して独立した動作形態を選択
- ・割り込みを持つ電圧水準監視部(VLM)
- ・BOD基準に比例した設定可能なVLM基準


20.2. 概要

低電圧検出器(BOD)は電源を監視して供給電圧を設定可能な低電圧閾値基準と比べます。低電圧閾値基準はシステム リセットを生成 する時を定義します。電圧水準監視部(VLM)も電源を監視してそれをBOD閾値よりも高い閾値と比べます。そしてVLMは供給電圧 がBOD閾値に近づいている時に"早期警告"として割り込み要求を生成することができます。VLM閾値基準はBOD閾値基準の%超え として表現されます。

BODは主にヒューズによって制御され、使用者によって許可されなければなりません。スタンハイ休止動作とパワーダウン休止動作で使われる動作形態は標準プログラム実行で変えることができます。VLMは更にI/Oレジスタによっても制御されます。

有効にされると、BODはBODが継続的に活動する許可動作形態で、またはBODが供給電圧水準を検査するのに与えられた周期で 一時的に活動にされる採取動作形態で動作することができます。

20.2.1. 構成図



20.3. 機能的な説明

20.3.1. 初期化

BOD設定はリセットの間にヒュースから設定されます。活動動作とアイドル休止動作でのBOD基準と動作形態はヒュースによって設定され、 ソフトウェアによって変更することができません。スタンバイ休止動作とパワーダウン休止動作での動作形態はヒュースによって設定され、ソフトウェ アによって変更することができます。

電圧水準監視部機能は割り込み制御(BOD.INTCTRL)レジスタのVLM割り込み許可(VLMIE)ビットに'1'を書くことによって許可することができます。VLM割り込みはBOD.INTCTRLレジスタのVLM構成設定(VLMCFG)ビットを書くことによって構成設定されます。割り込みは供給電圧が上または下のどちらかからVLM閾値を横切る時に要求されます。

VLM機能はBOD動作に従います。BODが禁止された場合、VLMは例えVLMIEが'1'でも許可されません。BODが採取動作を使う 場合、VLMも採取にされます。VLM割り込み許可時、割り込み要求フラク'はVLMCFGが\$2と等しい場合に常に設定(1)され、VLMCF Gが\$0または\$1に構成設定される場合に設定(1)されるかもしれません。

VLM閾値はVLM制御A(BOD.VLMCTRLA)レジズタのVLM基準(VLMLVL)ビットを書くことによって定義されます。

20.3.2. 割り込み

1	表20-1. 利用	表20−1.利用可能な割り込みベクタと供給元								
	名称	ベクタ説明	条件							
	VLM	電圧水準監視部	割り込み制御(BOD.INTCTRL)レジスタのVLM構成設定(VLMCFG)ビットによって構成されるよう に供給電圧がVLM閾値を横断							

VLM割り込みはCPUがデバッグ動作で停止されている場合に実行されません。

割り込み条件が起こると、周辺機能の割り込み要求フラグ(BOD.INTFLAGS)レジ゙スタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(BOD.INTCTRL)レジ゙スタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

20.3.3. 休止形態動作

各種休止動作でのBOD構成設定はヒュース、によって定義されます。活動動作とアイドル休止動作で使われる動作形態はBOD構成設定 (FUSE.BODCFG)の活動とアイドルでのBOD動作形態(ACTIVE)ヒュース、によって定義され、これは制御A(BOD.CTRLA)レジスタの活動/ アイドル時動作(ACTIVE)ヒット領域に設定されます。スタンハイ休止動作とハ^のワーダウン休止動作で使われる動作形態はFUSE.BODCFGの 休止でのBOD動作形態(SLEEP)ヒュース、によって定義され、これは制御A(BOD.CTRLA)レジスタのスタンハイ/ハ^のワーダウン時動作(SLEEP) ビット領域に設定されます。

活動動作とアイドル休止動作(即ち、BOD.CTRLAのACTIVE)での動作形態はソフトウェアによって変えることができません。スタンバイ休止 動作とパワーダウン休止動作での動作形態は制御A(BOD.CTRLA)レジスタの休止(SLEEP)ビット領域への書き込みによって変えることが できます。

デバイスがスタンハイ休止動作またはハ[®]ワーダウン休止動作へ行く時に、BODはBOD.CTRLAのSLEEPによって定義されるように動作形態 を変更します。デバイスがスタンハイまたはハ[®]ワーダウンの休止動作から起き上がる時に、BODは制御A(BOD.CTRLA)レジスタのACTIVEビッ ト領域によって定義される動作形態で動きます。

20.3.4. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレジスタがCCP下です。

表20-2. BOD - 構成設定変更保護下のレジスタ

レジスタ	鍵種別		
BOD.CTRLAのSLEEPとSAMPFREQのビット	IOREG		

20.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	$7 \sim 0$				SAMPFREQ	ACTI	VE1,0	SLEI	EP1,0
+\$01	CTRLB	$7 \sim 0$							LVL2~0	
+\$02	→ 44									
+ 307	予約									
+\$08	VLMCTRLA	7~0							VLML	VL1,0
+\$09	INTCTRL	$7 \sim 0$						VLMC	FG1,0	VLMIE
+\$0A	INTFLAGS	7~0								VLMIF
+\$0B	STATUS	7~0								VLMS

20.5. レジスタ説明

20.5.1. CTRLA - 制御A (Control A)

名称 : CTRLA

- **変位** : +\$00
- **リセット**: FUSE.BODCFGヒューズから設定

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
				SAMPFREQ	ACTI	VE1,0	SLEI	EP1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	Х	Х	Х	Х	Х

• ビット4 - SAMPFREQ : 採取周波数 (Sample Frequency)

このビットはBOD採取周波数を制御します。

リセット値はFUSE.BODCFGのBOD採取周波数(SAMPFREQ)ビットから取得/設定されます。

値	0	1
説明	採取周波数は128Hzです。	採取周波数は32Hzです。

ビット3,2 - ACTIVE1,0:活動/アイトル時動作(Active)

これらのビットはデバイスが活動動作とアイドル休止動作の時のBOD動作形態を選びます。

リセット値はFUSE.BODCFGの活動とアイドルでのBOD動作形態(ACTIVE)ビットから取得/設定されます。

これらのビットは構成設定変更保護(CCP)下ではありません。

値	0 0	0 1	10	11
名称	DIS	ENABLED	SAMPLE	ENWAKE
説明	禁止	継続動作で許可	採取動作で許可	継続動作で許可。実行は起き上がりでBODが動くまで停止

ビット1,0 - SLEEP1,0 : スタンハ・イ/パワータ・ウン時動作 (Sleep)

これらのビットはデバイスがスタンバイとパワーダウンの休止動作の時のBOD動作形態を選びます。

リセット値はFUSE.BODCFGの休止でのBOD動作形態(SLEEP)ビットから取得/設定されます。

值	0 0	01	10	11
名称	DIS	ENABLED	SAMPLED	-
説明	禁止	継続動作で許可	採取動作で許可	(予約)

20.5.2. CTRLB - 制御B (Control B)

名称 : CTRLB

変位 : +\$01

リセット: FUSE.BODCFGヒューズから設定

特質 :-

ヒット	7	6	5	4	3	2	1	0
							LVL2~0	
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	х	Х	Х

• ビット2~0 - LVL2~0 : BOD基準 (BOD Level)

このビット領域はBOD閾値基準を制御します。

リセット値はBOD構成設定(FUSE.BODCFG)ヒューズのBOD基準(LVL)ビットから取得/設定されます。

值	0 0 0	001	010	011	その他
名称	BODLEVEL0	BODLEVEL1	BODLEVEL2	BODLEVEL3	-
代表値	1.90V	2.45V	2.70V	2.85V	(予約)

注:・BODLEVEL0はチップ消去中だけ許可されます。通常動作中のこのビット領域への'0'書き込みはBOD禁止と同じです。

・代表値列の値は代表値です。更なる詳細については「電気的特性」章を参照してください。

20.5.3. VLMCTRLA - VLM制御A (VLM Control A)

- 名称: VLMCTRLA
- **変位** : +\$08
- **リセット** : \$00
- 特質:-

ヒット	7	6	5	4	3	2	1	0
							VLMI	_VL1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット1,0 - VLMLVL1,0 : VLM基準 (VLM Level)

これらのビットはBOD閾値(BOD.CTRLBのLVL)に相対する電圧水準監視部(VLM)閾値を選びます。

值	0 0	01	10	11
名称	OFF	5ABOVE	15ABOVE	25ABOVE
説明	VLM禁止	BOD閾値+5%がVLM閾値	BOD閾値+15%がVLM閾値	BOD閾値+25%がVLM閾値

20.5.4. INTCTRL - 割り込み制御 (Interrupt Control)

名称 : INTCTRL

変位 : +\$09

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
						VLMC	CFG1,0	VLMIE
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット2,1 - VLMCFG1,0 : VLM構成設定 (VLM Configuration)

これらのビットはどの出来事がVLM割り込みを起動するかを選びます。

値	0 0	01	10	11
名称	FALLING	RISING	BOTH	-
説明	VDDがVLM閾値未満へ下降	VDDがVLM閾値越えへ上昇	VDDがVLM閾値を横切る	(予約)

• ビット0 - VLMIE : VLM割り込み許可 (VLM Interrupt Enable)

このビットへの'1'書き込みは電圧水準監視部(VLM)割り込みを許可します。

20.5.5. INTFLAGS - VLM割り込み要求フラク (VLM Interrupt Flag)

名称 : INTFLAGS 変位 : +\$0A リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
								VLMIF
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - VLMIF : VLM割り込み要求フラグ (VLM Interrupt Flag)

このフラグは割り込み制御(BOD.INTCTRL)レジスタのVLM構成設定(VLMCFG)ビットによって構成設定されるように、VLMからの起動が 与えられる時に設定(1)されます。このフラグはBODが許可されている時にだけ更新されます。

20.5.6. STATUS - VLM状態 (VLM Status)

名称 :ST	ATUS
---------------	------

- **変位** : +\$0B
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
								VLMS
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - VLMS : VLM状態 (VLM Status)

このビットはBODが許可されている時にだけ有効です。

值	0	1
名称	ABOVE	BELOW
説明	電圧はVLM閾値基準越えです。	電圧はVLM閾値基準未満です。

21. VREF - 基準電圧

21.1. 特徴


- ・設定可能な基準電圧源
 - A/D変換器0(ADC0)用に1つの参照基準
 - D/A変換器0(DAC0)用に1つの参照基準
 - 全てのアナログ比較器(ACn)用に1つの参照基準
- ・各参照基準元は以下の電圧を支援
 - **-** 1.024V
 - 2.048V
 - 4.096V
 - 2.500V
 - VDD
 - VREFA

21.2. 概要

基準電圧(VREF)周辺機能はいくつかの周辺機能によって使われる基準電圧源用の制御レジスタを提供します。VREF周辺機能の適切なレジスタを書くことによってADC0、DAC0、ACnに対する基準電圧を選ぶことができます。

基準電圧源は周辺機能によって要求される時に自動的に許可されます。使用者は基準電圧源を許可することができ、従って、ADC 0参照基準(VREF.ADC0REF)、DAC0参照基準(VREF.DAC0REF)、アナログ比較器参照基準(VREF.ACREF)で各々の参照基準常時 ON(ALWAYSON)ビットに'1'を書くことによって未使用供給元の自動禁止を無効にすることができます。これは増される消費電力を犠牲にして始動時間を減らします。

21.2.1. 構成図



21.3. 機能的な説明

21.3.1. 初期化

既定構成設定はADC0、DAC0、ACのどれかが基準電圧を要求する時に各々の供給元を許可します。既定の基準電圧は1.024Vで すが、ADC0参照基準(ADC0REF)、DAC0参照基準(DAC0REF)、アナログ比較器参照基準(ACREF)のレジスタで各々の参照基準選択 (REFSEL)ビット領域を書くことによって構成設定することができます。

21.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	ADC0REF	$7 \sim 0$	ALWAYSON						REFSEL2~0	
+\$01	予約									
+\$02	DAC0REF	7~0	ALWAYSON						REFSEL2~0	
+\$03	予約									
+\$04	ACREF	7~0	ALWAYSON						REFSEL2~0	

21.5. レジスタ説明

21.5.1. ADCOREF - ADCO参照基準 (ADC0 Reference)

名称	: ADCOREF
----	-----------

- **変位** : +\$00
- リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
I	ALWAYSON						REFSEL2~0	
アクセス種別	R/W	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - ALWAYSON : 参照基準常時ON (Reference Always ON)

このビットはADC0の参照基準が常時ONか否かを制御します。

値	0	1
説明	参照基準は必要とされる時に自動的に許可されます。	参照基準は常にONです。

● ビット2~0 - REFSEL2~0:参照基準選択 (Reference Select)

このビット領域はA/D変換器0(ADC0)用の基準電圧水準を制御します。

値	0 0 0	$0 \ 0 \ 1$	010	$0\ 1\ 1$	$1 \ 0 \ 0$	$1 \ 0 \ 1$	110	111
名称	1V024	2V048	4V096	2V500	-	VDD	VREFA	-
説明	内部1.024V 参照基準(<mark>注</mark>)	内部2.048V 参照基準(<mark>注</mark>)	内部4.096V 参照基準(<mark>注</mark>)	内部2.500V 参照基準(<mark>注</mark>)	(予約)	参照基準 としてVDD	VREFAピンからの 外部参照基準	(予約)

注: 内部参照基準に対して与えられる値は代表値なだけです。 更なる詳細については「電気的特性」章を参照してください。

21.5.2. DACOREF - DACO参照基準 (DAC0 Reference)

- 名称:DACOREF
- **変位** : +\$02
- **リセット** : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
F	ALWAYSON						REFSEL2~0	
アクセス種別	R/W	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - ALWAYSON : 参照基準常時ON (Reference Always ON)

このビットはDAC0の参照基準が常時ONか否かを制御します。

値	0	1
説明	参照基準は必要とされる時に自動的に許可されます。	参照基準は常にONです。

● ビット2~0 - REFSEL2~0 : 参照基準選択 (Reference Select)

このビット領域はD/A変換器0(DAC0)用の基準電圧水準を制御します。

値	000	001	010	011	100	101	110	111
名称	1V024	2V048	4V096	2V500	-	VDD	VREFA	-
説明	内部1.024V 参照基準(<mark>注</mark>)	内部2.048V 参照基準(<mark>注</mark>)	内部4.096V 参照基準(<mark>注</mark>)	内部2.500V 参照基準(<mark>注</mark>)	(予約)	参照基準 としてVDD	VREFAピンからの 外部参照基準	(予約)

注: 内部参照基準に対して与えられる値は代表値なだけです。 更なる詳細については「電気的特性」章を参照してください。

21.5.3. ACREF - アナログ比較器参照基準 (Anolog Comparator Reference)

名称	: ACREF
赤凸	• ±¢04

- **変位**:+\$04
- リセット : \$00
- 特質:-

ビット	7	6	5	4	3	2	1	0
	ALWAYSON						REFSEL2~0	
アクセス種別	R/W	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - ALWAYSON : 参照基準常時ON (Reference Always ON)

このビットは全ACの参照基準が常時ONか否かを制御します。

 値
 0
 1

 説明
 参照基準は必要とされる時に自動的に許可されます。
 参照基準は常にONです。

● ビット2~0 - REFSEL2~0:参照基準選択(Reference Select)

このビット領域は全アナログ比較器(ACn)用の基準電圧水準を制御します。

值	000	001	010	011	100	$1 \ 0 \ 1$	110	111
名称	1V024	2V048	4V096	2V500	_	VDD	VREFA	-
説明	内部1.024V 参照基準(<mark>注</mark>)	内部2.048V 参照基準(<mark>注</mark>)	内部4.096V 参照基準(<mark>注</mark>)	内部2.500V 参照基準(<mark>注</mark>)	(予約)	参照基準 としてVDD	VREFAt ² ンからの 外部参照基準	(予約)

注: 内部参照基準に対して与えられる値は代表値なだけです。 更なる詳細については「電気的特性」章を参照してください。

22. WDT – ウォッチト・ック タイマ

22.1. 特徴

- ・時間超過前にウォッチトッグタイマが解消されない場合にシステム リセットを発行
- ・独立した発振器を用いる周辺機能クロックからの非同期動作
- ・32.768kHz超低電力発振器(OSC32K)の1.024kHz出力を使用
- ・8msから8sまで11種の選択可能な時限期間
- ・2つの動作形態
 - 標準動作
 - 窓動作
- ・望まれない変更を防ぐための構成設定施錠

22.2. 概要


ウォッチドック「タイマ(WDT)は正しいフ[®]ログラム動作を監視するためのシステム機能です。許可されると、WDTは構成設定可能な時限期間で 継続的に計時器を動かします。WDTが制限期間内にリセットされなければ、システム リセットを発行し、これは暴走や停滞されたコードのよう な状況からの回復をシステムに許します。WDTはソフトウェアからWDR(Watchdog Timer Reset)命令を実行することによってリセットされま す。

上で記述されたような標準動作に加えて、WDTは窓動作を持ちます。窓動作はWDTがリセットされなければならない間の制限時間内 側の時間幅または"窓"を定義します。WDTが速すぎまたは遅すぎでこの窓の外側でリセットされた場合、システムリセットが発行されま す。標準動作に比べ、窓動作はコート、異常が一定のWDR実行を引き起こす状況を捕らえることができます。

許可されると、WDTは活動動作と全ての休止動作で動きます。これが非同期の(CPUから独立したクロック元から動く)ため、例え主クロッ クが動かなくても、動作を継続してシステムリセットを発行することができます。

WDTは構成設定変更保護(CCP)機構と施錠機能を持ち、WDT設定が事故によって変更され得ないことを保証します。

22.2.1. 構成図



22.3. 機能的な説明

22.3.1. 初期化

1. WDTは制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット領域に0以外の値が書かれる時に許可されます。

2. 任意選択: 窓形態動作を許可するにはWDT.CTRLAレジスタの窓(WINDOW)ビット領域に0以外の値を書いてください。

制御A(WDT.CTRLA)レシ[゙]スタの全ビットと状態(WDT.STATUS)レシ[゙]スタの施錠(LOCK)ビットは構成設定変更保護機構によって書き込み 保護されます。

ウォッチトック構成設定(FUSE.WDTCFG)ヒュースはWDT.CTRLAレジスタのリセット値を定義します。FUSE.WDTCFGのウォッチトック制限時間 周期(PERIOD)ビット領域が0以外なら、起動時にWDTが許可されてWDT.STATUSレジスタのLOCKビットが設定(1)されます。

22.3.2. クロック

1.024kHzクロック(CLK_WDT)は内部超低電力発振器(OSC32K)から供給されます。超低電力設計のため、この発振器はデバイスで特徴 とされる他の発振器よりもかなり不正確で、従って正確な時限期間はデバイス毎に変わるかもしれません。全てのデバイスに対して使われる時限期間が有効なことを保証するため、WDTを使うソフトウェア設計時にこの変化が考慮されなければなりません。

WDTクロック(CLK_WDT)は周辺機能クロックに対して非同期です。この非同期性のため、WDT制御A(WDT.CTRLA)レジスタへの書き込みはクロック領域間の同期が必要とされます。更なる詳細については「22.3.6.同期」を参照してください。

適時WDTリセット システム リセット

10 15 20 25 30 35

WDT時間経過

► t(ms)

(WDR)

TOWDT≒16ms ← TOWDT→

<mark>22.3.3</mark>. 動作

22.3.3.1. 標準動作

標準動作操作では、WDTに単一制限期間が設定されます。WDTが定義された時限期間中にWDR命令を用いてソフトウェアからリセットされない場合、WDTはシステム リセッ トを発行します。

WDTがWDR命令を用いてソフトウェアによってリセットされる時毎に新しいWDT時限期間が開始されます。

制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット領域に書くことによって8ms から8sまで選択可能な11個の可能なWDT時限期間(TOWDT)があります。

右図は標準動作でのWDT操作に対する代表的なタイミング体系を示します。 標準動作は制御A(WDT.CTRLA)レジスタの窓期間(WINDOW)ビット領域が'0000'で ある限り許可されます。


22.3.3.2. 窓動作

窓動作操作では、WDTが次のような2つの異なる制限期間、閉鎖窓制限期間(TOWDTW)と開放窓制限期間(TOWDT)を使います。

- TOWDTWはWDTをリセットされるべきではない8msから8sまでの持続期間 を定義します。この期間の間にWDTがリセットされた場合、WDTはシステムリ セットを発行します。
- ・TOWDTも8msから8sで、WDTをリセットすることができる(すべき)間の開放 持続期間を定義します。開放期間は常に閉鎖期間に続き、故に時限期 間の総持続期間は閉鎖窓と開放窓の時限期間の合計です。

窓動作許可時、またはデバッグ動作の外に出る時に、窓は最初のWDR命令後に活性(有効)にされます。

右図は窓動作でのWDT操作に対する代表的なタイシング体系を示します。 窓動作は制御A(WDT.CTRLA)レジスタの窓期間(WINDOW)ビット領域に0以 外の値を書くことで許可され、'0000'を書くことで禁止されます。



22.3.3.3. 意図しない変更の防止

WDTはWDT設定に対して意図しない変更を避けるために次のような2つの安全機構を提供します。

- ・WDT制御レジスタ変更のために時限書き込み手順を使う構成設定変更保護(CCP)機構。更なる詳細については「22.3.7.構成設 定変更保護」を参照してください。
- ・状態(WDT.STATUS)レジネタの施錠(LOCK)ビットに'1'を書くことによる構成設定の施錠。このビットが'1'の時に制御A(WDT.CTRL A)レジネタは変更することができません。LOCKビットはソフトウェアで'1'を書くことだけができるのに対し、デバイスがそれに'0'を書くこと ができるにはデバックが動作が必要です。結果としてWDTはソフトウェアから禁止することができません。
- **注**: WDT構成設定はリセット後にヒューズから設定されます。制限期間(PERIOD)ビット領域が0以外に設定される場合、WDT.STATUSレジ スタで自動的にLOCKビットが設定(1)されます。

22.3.4. 休止形態動作

WDTは供給元クロックが活性であるどの休止動作形態でも動作を続けます。

22.3.5. デバッグ操作

走行時のデベッグ時、この周辺機能は標準動作を続けます。デベッグ動作形態でのCPU停止はこの周辺機能の標準動作を停止します。

デ゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙デ゙゙がが動作形態でのCPU停止時、WDT計数器はリセットされます。

WDTが窓動作で動いていてCPUを開始すると、最初の閉鎖窓制限時間は禁止され、標準動作制限時間が実行されます。

図22−2.標準動作操作

5

WDT計数

22.3.6. 同期

WDTクロック領域と周辺機能クロック領域間が非同期なため、制御A(WDT.CTRLA)レジスタは書かれた時に同期されます。状態(WDT.ST ATUS)レジスタの同期化多忙(SYNCBUSY)フラグは進行中の同期化があるかを示します。

SYNCBUSY=1の間のWDT.CTRLAレジスタ書き込みは許されません。

以下のビット領域は書かれた時に同期化されます。

- ・制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット
- ・WDT.CTRLAレシ[゙]スタの窓期間(WINDOW)ヒ[゙]ット

WDR命令は同期するのに2~3周期のWDTクロックが必要です。

22.3.7. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレシスタがCCP下です。

CCPによって保護されるビット/レジスタの一覧は以下です。

- ・制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット
- ・制御A(WDT.CTRLA)レシブスタの窓期間(WINDOW)ビット
- ・状態(WDT.STATUS)レシブスタの施錠(LOCK)ビット

表22-1. WDT -	構成設定変更保護	下のレジスタ

レジスタ	鍵種別
WDT.CTRLA	IOREG
WDT.STATUSのLOCKビット	IOREG

22.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	$7 \sim 0$		WINDO	0W3∼0	1		PERIC)D3~0	
+\$01	STATUS	$7 \sim 0$	LOCK							SYNCBUSY

22.5. レジスタ説明

22.5.1. CTRLA - 制御A (Control A)

名称 : CTRLA

変位 : +\$00

リセット: FUSE.WDTCFGからの値

特質:構成設定変更保護

ヒ [*] ット	7	6	5	4	3	2	1	0
		WINDO	DW3~0			PERIC	D3~0	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	Х	Х	Х	Х	Х	Х	Х	Х

ビット7~4 - WINDOW3~0:窓期間 (Window)

これらのビットへの0以外の値の書き込みが窓動作を許可し、それに応じて閉鎖期間の持続期間を選びます。

このビットは以下のように任意選択で施錠保護されます。

・状態(WDT.STATUS)レジスタの施錠(LOCK)ビットが'1'の場合、全ビットが変更保護されます(アクセス=R)。

・WDT.STATUSレジスタのLOCKビットが'0'の場合、全ビットを変更することができます(アクセス=R/W)。

值	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	その他
名称	OFF	8CLK	16CLK	32CLK	64CLK	128CLK	256CLK	512CLK	1KCLK	2KCLK	4KCLK	8KCLK	-
説明		7.8125ms	15.625ms	31.25ms	62.5ms	0.125s	0.250s	0.500s	1.0s	2.0s	4.0s	8.0s	(予約)
注: 32.768kHz超低電力発振器(OSC32K)精度に関する特定情報については「電気的特性」章を参照してください。													

• ビット3~0 - PERIOD3~0: 制限期間 (Period)

これらのビットへの0以外の値の書き込みがWDTを許可し、それに応じて標準動作での制限期間を選びます。窓動作でのこれらのビットは開放窓の持続期間を選びます。

このビットは以下のように任意選択で施錠保護されます。

・状態(WDT.STATUS)レジスタの施錠(LOCK)ビットが'1'の場合、全ビットが変更保護されます(アクセス=R)。

・WDT.STATUSレジスタのLOCKビットが'0'の場合、全ビットを変更することができます(アクセス=R/W)。

值	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	その他
名称	OFF	8CLK	16CLK	32CLK	64CLK	128CLK	256CLK	512CLK	1KCLK	2KCLK	4KCLK	8KCLK	-
説明	-	7.8125ms	15.625ms	31.25ms	62.5ms	0.125s	0.250s	0.500s	1.0s	2.0s	4.0s	8.0s	(予約)
注: 32.768kHz超低電力発振器(OSC32K)精度に関する特定情報については「電気的特性」章を参照してください。													

22.5.2. STATUS - 状態 (Status)

名称:STATUS

変位:+\$01

リセット : \$00

特質:LOCKビットは構成設定変更保護

ビット	7	6	5	4	3	2	1	0
[LCOK							SYNCBUSY
アクセス種別	R/W	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット7 - LOCK : 施錠 (Lock)

このビットの'1'書き込みは制御A(WDT.CTRLA)レジスタを書き込み保護にします。

このビットに'1'を書くことだけが可能です。このビットはデバッグ動作でだけ解除(0)することができます。

ウォッチトック、タイマ構成設定(WDTCFG)ヒュース、のウォッチト、ック、制限時間周期(PERIOD)値が0と違う場合、自動的に施錠が設定されます。 このビットは構成設定変更保護(CCP)下です。

• ビット0 - SYNCBUSY : 同期化多忙 (Synchronization Busy)

このビットはWDT.CTRLAレジスタを書いた後にデータが周辺機能クロック領域からWDTクロック領域へ同期化されつつある間、設定(1)され ます。

このビットは同期化終了後に解除(0)されます

このビットは構成設定変更保護(CCP)下ではありません。

23. TCA - 16ビット タイマ/カウンタA型

23.1. 特徴

- 16ビットタイマ/カウンタ
- ・3つの比較チャネル
- ・2重緩衝されたタイマ定期間設定
- ・2重緩衝された比較チャネル
- ・波形生成:
- 周波数生成
- 単一傾斜PWM(パルス幅変調)
- 2傾斜PWM
- ・事象での計数
- ・計時器溢れ割り込み/事象
- ・比較チャネル当たり1つの比較一致
- ・分割動作での2つの8ビットタイマ/カウンタ

23.2. 概要

柔軟な16ビットタイマ/カウンタA型(TCA)は正確なプログラム実行タイミング、周波数と波形の生成、指令実行を提供します。

TCAは基本計数器と比較チャネルの組から成ります。基本計数器はクロック周期または事象を計数するのに使うことができ、またクロック周期をどう計数するかを事象に制御させます。それは方向制御を持ち、タイミングに周期設定を使うことができます。比較チャネルは基本計数器と共に、比較一致制御、周波数生成、パルス幅波形変調を実行するのに使うことができます。


動作形態に依存して、計数器は各タイマ/カウンタ クロックまたは事象入力で解消、再設定、増加、減少されます。

タイマ/カウンタは任意選択の前置分周を持つ周辺機能クロックから、または事象システムからクロック駆動と計時をすることができます。事象シス テムは方向制御または動作の同期にも使うことができます。

既定で、TCAは16ビットタイマ/カウンタです。このタイマ/カウンタは各々3つの比較チャネルを持つ2つの8ビットタイマ/カウンタに分割する分割動作 機能を持ちます。使う動作形態に応じて、レジスタのアドレス付けや、ビット遮蔽と群構成設定の使用は以降のように、レジスタに対してTC An.SINGLE.REGISTERまたはTCAn.SPLIT.REGISTER、ビット遮蔽と群構成設定の例としてTCA_SINGLE_CLKSEL_DIV1_gcまたはTC A_SPLIT_CLKSEL_DIV1_gcのどちらかとして行われます。


本章でレジスタはTCAn.REGISTERとしてアドレス付けされます。

下図は密接に関連する(青枠の(訳注:原書は灰色の))周辺機能単位部を伴う16ビットタイマ/カウンタの構成図を示します。



23.2.1. 構成図

下図はこのタイマ/カウンタの詳細な構成図を示します。




計数(TCAn.CNT)レジスタ、定期と比較(TCAn.PERとTCAn.CMPn)のレジスタ、それらに対応する(TCAn.PERBUFとTCAn.CMPnBUF)の 緩衝レジスタは16ビットレジスタです。全ての緩衝レジスタは緩衝部が新しい値を含む時を示す緩衝有効(BV)フラグを持ちます。

標準動作の間、計数器値は計数器がTOPまたはBOTTOMに達したかどうかを決めるために0と定期(PER)値と継続的に比較されます。計数器値はTCAn.CMPnレジスタとも比較されます。

タイマ/カウンタは割り込み要求、事象を生成したり、計数器(TCAn.CNT)レジスタがTOP、BOTTOM、またはCMPnに達することによって起動された後に波形出力を変更することができます。起動後、割り込み要求、事象、波形出力変更は次のCLK_TCA周期で起こります。

下図で示されるように、CLK_TCAは前置分周された周辺機能クロックか、または事象システムからの事象のどちらかです。



23.2.2. 信号説明

信号	形式	説明
WOn	デジタル出力	波形出力

23.3. 機能的な説明

23.3.1. 定義

以下の定義は文書全体を通して使われます。

表23-1. タイマ	//カウンタ定義
名称	説明
BOTTOM	計数器が底(BOTTOM)に到達し、それが\$0000になる時
MAX	計数器が最大(MAXimum)に到達し、それが全て1になる時
TOP	計数器が頂上(TOP)に到達し、それが計数の流れで最高値と等しくなる時
UPDATE	更新条件一致、波形生成動作に依存してタイマ/カウンタがBOTTOMまたはTOPに到達する時。有効な緩衝値を持つ 緩衝されるレジネタは制御E(TCAn.CTRLE)レジスタの更新施錠(LUPD)ビットが設定(1)されていない限り更新されます。
CNT	計数器レジスタ値
CMP	比較レジスタ値
PER	定期(周期)レジスタ値

一般的に用語の計時器はタイマ/カウンタが周期的クロック刻みを計数する時に使われます。用語の計数器は入力信号が散発的または不規則なクロック刻みを持つ時に使われます。後者は事象計数時の場合に有り得ます。

23.3.2. 初期化

基本動作でタイマ/カウンタの使用を開始するには以下のようにこれらの手順に従ってください。

- 1. 定期(TCAn.PER)レジスタにTOP値を書いてください。
- 2. 制御A(TCAn.CTRLA)レシブタの許可(ENABLE)ビットに'1'を書くことによって周辺機能を許可してください。計数器はTCAn.CTRL Aレシブスタのクロック選択(CLKSEL)ビット領域で設定した前置分周器に従ったクロック刻みの計数を開始します。
- 3. 任意選択: 事象制御(TCAn.EVCTRL)レジスタの事象入力での計数器事象入力A許可(CNTAEI)ビットに'1'を書くことにより、クロック 刻みに代わって事象が計数されます。
- 4. 計数値は計数(TCAn.CNT)レジスタの計数(CNT)ビット領域から読むことができます。


23.3.3. 動作

23.3.3.1. 標準動作

標準動作では計数器がTOPまたはBOTTOMに達するまで、制御E(TCAn.CTRLE)レジスタの方向(DIR)ビットによって選ばれる方向でクロック刻みを計数します。制御A(TCAn.CTRLA)レジスタのクロック選択(CLKSEL)ビット領域に従って前置分周した周辺機能クロック(CLK_PER)がクロック刻みを与えます。

計数器が上昇計数中にTOPに達すると、計数器は次のクロック刻みで'0'に丸められます。下降計数時、計数器はBOTTOMに達した時に定期(TCAn.PER)レジスタ値で再設定されます。

計数器が走行している時に計数(TCAn.CNT)レジスタの計数 値を変更することが可能です。TCAn.CNTレジスタへの書き 込みアクセスは計数、解消、再設定よりも高い優先権を持ち、 直ちに行われます。計数器の方向はTCAn.CTRLEレジスタ のDIRビットに書くことによって標準動作の間でも変更するこ とができます。




23.3.3.2. 2重緩衝

定期(TCAn.PER)レシブスタ値と比較n(TCAn.CMPn)レジブスタ値は全て2重緩衝(TCAn.PERBUFとTCAn.CMPnBUF)されます。

各々の緩衝レジスタは緩衝レジスタが対応する定期または比較のレジスタ内に複写することができる有効な(新しい)値を含むことを示す、制御F(TCAn.CTRLF)レジスタ内の緩衝有効(BV)フラグ(PERBVとCMPnBV)を持ちます。定期レジスタと比較nレジスタが比較動作に使われる時に、BVフラグはデータが緩衝レジスタに書かれる時に設定(1)され、UPDATE条件で解除(0)されます。この図は比較レジスタに関して示します。

TCAn.CMPnとTCAn.CMPnBUFのレシブスタはI/Oレシブスタとして利用可能で、緩衝レシブスタの初期化と迂回、2重緩衝機能を許します。



23.3.3.3. 周期変更

- 計数器の周期は新しいTOP値を定期(TCAn.PER)レジスタ へ書くことによって変更されます。
- 緩衝なし:2重緩衝を使わない場合、どんな周期変更も 直ちに行われます。

図23-6. 緩衝なし周期変更 現CNTより高い新TOP値PER書き込み 計数器丸め MAX ○″更新″ CNT BOTTOM 現CNTより低い新TOP値PER書き込み 計数(TCAn.CNT)と定期(TCAn.PER)のレジスタが継続的に 図23-7. 緩衝なし2傾斜動作 比較されるため、計数器丸めは緩衝なしでの上昇計数時 現CNTより高い新TOP値PER書き込み 計数器丸め のどの動作形態でも起こり得ます。現在のTCAn.CNTより MAX も低い新しいTOP値をTCAn.PERに書く場合、計数器は ○″更新″ CNT TOP -- воттом 現CNTより低い新TOP値PER書き込み 図23-8. 緩衝使用周期変更 現CNTより高い新TOP値PER書き込み ○″更新″ (PERBUF値でPER更新) CNT TOP -- BOTTOM 現CNTより低い新TOP値PER書き込み

緩衝有り:2重緩衝を使うと、緩衝部は何時でも書けて、 未だ正しい動作を維持します。右図の2傾斜 動作に対して示されるように、定期(TCAn.P ER)レシブスタは常に"更新"(UPDATE)条件で更 新されます。これは丸めと奇数波形の生成を 防ぎます。

比較一致が起こるのに先立って先に丸めを行うでしょう。

注:他に指定されない場合、TCA動作を示す図では緩衝 が使われます。

23.3.3.4. 比較チャネル

各比較nチャネルは計数器(TCAn.CNT)値を比較n(TCAn.CMPn)レジスタと継続的に比較します。TCAn.CNTとTCAn.CMPnが等しい場 合、比較器は一致を合図します。この一致は次の計時器クロック周期で比較チャネルの割り込み要求フラグ(INTFLAGS.CMPn)を設定(1) し、任意選択の割り込みが生成されます。

比較n緩衝(TCAn.CMPnBUF)レジスタは定期緩衝(TCAn.PERBUF)レジスタのものと等価な能力を持つ2重緩衝を提供します。2重緩衝 はUPDATE条件に従って、計数の流れのTOPまたはBOTTOMのどちらかに対して緩衝値でのTCAn.CMPnレジスタの更新を同期化し ます。同期化は不具合なしの出力のために奇数長の発生、非対称パルスを防ぎます。


CMPnBUFの値はUPATE条件でCMPnに移動され、次の計数から計数器(TCAn.CNT)値と比較されます。

23.3.3.4.1. 波形生成

比較チャネルは対応するポートピンでの波形生成に使うことができます。接続されたポートピンで波形を見ることができるようにするには、 以下の必要条件が完全に満たされなければなりません。

- 1. 制御B(TCAn.CTRLB)レジスタの波形生成動作(WGMODE)ビット領域を書くことによって波形設定動作形態が選ばれなければなり ません。
- 2. 使われる比較チャネルが許可(TCAn.CTRLBレジスタの比較n許可(CMPnEN)=1に)されなければならず、これは対応するピンに対する 出力値を指定変更します。代替ピンはポート多重器(PORTMUX)を構成設定することによって選ぶことができます。詳細については 「PORTMUX - ポート多重器」章を参照してください。
- 3. 連携するポート ピンに対する方向は出力としてポート周辺機能で構成設定されなければなりません。
- 4. 任意選択: 連携するポート ピンに反転波形出力を許可してください。 詳細については 「PORT I/Oピン構成設定」 章を参照してく ださい。
- 注:標準動作では利用可能な波形出力はWO0~2だけです。WO3~5を使うには分割動作が許可されなければなりません。

23.3.3.4.2. 周波数(FRQ)波形生成



ここでNは使われる前置分周数(制御A(TCAn.CTRLA)レシ、スタのクロック選択(CLKSEL)ビット領域参照)を表し、fcLK_PERは周辺機能クロック 周波数です。

生成される波形の最大周波数はTCAn.CMP0レジスタが0(\$0000)を書かれて前置分周が全く使われない(TCAn.CTRLAのCLKSEL= 0、N=1の)時に周辺機能クロック周波数(fCLK_PER)の半分です。

追加の波形出力WOnを得るにはTCAn.CMP1とTCAn.CMP2のレジスタを使ってください。波形WOnは同一またはWO0に対する変位のどちらかで有り得ます。この変位はTCAn.CMPn、TCAn.CNT、計数方向によって動かすことができます。秒での変位(tOffset)は下表の式を使って計算することができます。この式はCMPn<CMP0の時にだけ有効です。

表23−2. 変位式概要							
式	計数方向	CMPn対CNTの状態	変位				
	上昇	CMPn≧CNT	WO0に先行するWOn				
$t_{Offset} = \left(\frac{CMP0 - CMPn}{CMP0 + 1}\right) \left(\frac{T}{2}\right)$	下降	CMP0≦CNT	WO0に後行するWOn				
		CMP0>CNTでCMPn>CNT	WO0に後行するWOn				
$t_{om} = (CMPn+1)(T)$	上昇	CMP0 <cnt< th=""><th>WO0に後行するWOn</th></cnt<>	WO0に後行するWOn				
$t_{Offset} = \left(\frac{1}{CMP0+1}\right) \left(\frac{1}{2}\right)$	下降	CMP0≦CNT	WO0に先行するWOn				

右図は両式を使うことができるWOn用の先行と後 行の変位を示します。正しい式は計数方向と計 時器が許可される、またはCMPnが変更される時 のCMPn対CNTの状態によって決められます。

図23-10. 上昇計数時の変位





図23-11. 波形出力反転



右図は走行時中のCMPn変更が波形をどう反転 し得るかを示します。

23.3.3.4.3. 単一傾斜PWM生成

単一傾斜PWM生成に関して、TCAn.PERレジスタが周期(T)を制御する一方で、TCAn.CMPnレジスタ値は生成する波形のデューティサイクルを制御します。下図は計数器がどうBOTTOMからTOPへ計数し、その後にBOTTOMから再開するかを示します。波形生成器出力はBOTTOMで設定(1)され、TCAn.CNTとTCAn.CMPnのレジスタ間の比較一致で解除(0)されます。


CMPn=BOTTOMはWOnで静的なLow信号を生じ、一方 でCMPn>TOPはWOnで静的なHigh信号を生じます。

定期(TCAn.PER)レジスタはPWM分解能を定義します。最 小分解能は2ビット(TCAn.PER=\$0003)で、最大分解能は 16ビット(TCAn.PER=MAX)です。

次式は単一傾斜PWMに対するビットでの正確な分解能 (R_{PWM_SS})を計算します。

 $R_{\text{PWM}_SS} = \frac{\log(\text{PER}+1)}{\log(2)}$

単一傾斜PWM周波数(fPWM_SS)は周期設定(TCAn.PE R)、周辺機能クロック周波数(fCLK_PER)、TCA前置分周器 (TCAn.CTRLAレシ^{*}スタのCLKSELL^{*}ット領域)に依存しま す。それは使う前置分周数をNが表す右式によって計算 されます。



23.3.3.4.4. 2傾斜PWM生成

2傾斜PWM生成に関して、定期(TCAn.PER)レシ^{*}スタが周期(T)を制御する一方で、比較n(TCAn.CMPn)レシ^{*}スタ値は波形生成(WG)出 力のデューティサイクルを制御します。

下図は2傾斜PWMに対して計数器がBOTTOMからTOPへそしてその後にTOPからBOTTOMへどう繰り返し計数するかを示します。 波形生成器出力はBOTTOMで設定(1)され、上昇計数時の比較一致で解除(0)され、下降計数時の比較一致で設定(1)されます。


CMPn=BOTTOMはWOnで静的なLow信号を生じ、一方 でCMPn=TOPはWOnで静的なHigh信号を生じます。

定期(TCAn.PER)レジスタはPWM分解能を定義します。最 小分解能は2ビット(TCAn.PER=\$0003)で、最大分解能は 16ビット(TCAn.PER=MAX)です。

次式は2傾斜PWMに対する正確な分解能(RPWM_DS)を 計算します。

PWM周波数(fpwm Ds)はTCAn.PERレジスタでの周期設

$$R_{\text{PWM}_{\text{DS}}} = \frac{\log(\text{PER}+1)}{\log(2)}$$



定、周辺機能 f_{PUV} 周波数(f_{CLK_PER})、TCAn.CTRLA νi 、スタのCLKSELL'ット領域で選ばれる前置 分周器に依存します。それは右式によって計算することができます。 $f_{PWM_DS} = \frac{f_{CLK_PER}}{2N \times PER}$


ここでNは使う前置分周数を表します。

2傾斜PWMの使用は単一傾斜PWM動作と比較して周期毎に倍の計時器増加数のため、概ね半分の最大動作周波数になります。

23.3.3.4.5. 波形生成に関するホート無効化

ポートピンで利用可能な波形生成を行うには、対応するポートピンの方向が出力として設定(方向(PORTx.DIR)レジスタの方向(DIRn)=1 に)されなければなりません。TCAは比較チャネルが許可(制御B(TCAn.CTRLB)レジスタの比較n許可(CMPnEN)=1に)され、波形生成動 作が選ばれる時にポートピン値を覆します。

下図はTCAに関するポート無効化を示します。タイマ/カウンタ比較チャネルは対応するポート ピン(Pxn)でのポート ピン出力値(PORTx.OUTレシ゛ スタのOUTn)を無効にします。ポート ピンでの反転I/O許可(PORTx.PINnCTRLレシ、スタのINVEN=1)は対応するWG出力を反転します。



23.3.3.5. タイマ/カウンタ指令

周辺機能の状態を直ちに変更するために、ソフトウェアによって1組の指令を発行することができます。これらの指令は更新、再始動、リ セットの信号の直接制御を与えます。指令は制御E設定(TCAn.CTRLESET)レジスタの指令(CMD)ビット領域に各々の値を書くことによっ て発行されます。

更新(UPDATE)指令はUPDATE指令が制御E(TCAn.CTRLESET/CLR)レジスタの更新施錠(LUPD)ビットの状態によって影響を及ぼされないことを除き、更新条件が起こる時と同じ効果を持ちます。

ソフトウェアは再始動(RESTART)指令を発行することによって現在の波形周期の再始動を強制することができます。この場合は計数器と 全ての波形出力が'0'に設定されます。

リセット(RESET)指令は全てのタイマ/カウンタレジスタをそれらの初期値に設定します。RESET指令はタイマ/カウンタが走行していない(TCAn. CTRLAレジスタの許可(ENABLE)=0の)時にだけ発行することができます。

23.3.3.6. 分割動作 - 2つの8ビット タイマ/カウンタ


分割動作概要

分割動作はTCAで計時器とPWMチャネルの数を倍にするために提供されます。この分割動作では、各々がPWM生成用に3つの比較 チャネルを持つ2つの独立した8ビット計時器として働きます。分割動作は単一傾斜下降計数でだけ動きます。事象で制御される操作は 分割動作で支援されません。

右図は分割動作での単一傾斜PWM生成を示します。波形生成部出力はBOTTOMで解除(0)され、計数器値(TCAn.xCNT)と比較n(TCAn.xCMPn)のレジスタ間の比較一致で設定(1)です。

CMPn=BOTTOMやCMPn>TOPはWOnでの固定Low信 号を生じます。

分割動作の有効化はいくつかのレジスタとレジスタビットの 機能を変更します。この変更は独立したレジスタ割り当て で記述されます(「23.6. レジスタ要約 - 分割動作」をご覧 ください)。




標準動作と比べた分割動作の違い

- ・計数
 - 下降計数専用
 - 下位バイトタイマ/カウンタ(TCAn.LCNT)レジスタと上位バイトタイマ/カウンタ(TCAn.HCNT)レジスタは独立です。
- ・波形生成

- 単一傾斜PWM専用(TCAn.CTRLBレジスタのWGMODE=SINGLESLOPE)

- ・割り込み
 - 下位バイト タイマ/カウンタ(TCAn.LCNT)レジスタに対する変更なし
 - 上位バイトタイマ/カウンタ(TCAn.HCNT)レジスタに対する下溢れ割り込み
 - 比較n上位バイト(TCAn.HCMPn)レジスタに対する比較割り込みと割り込み要求フラグなし
- •事象活動:不適合
- ・緩衝レジスタと緩衝有効フラグ:不使用
- ・レシブスタ アクセス:全てのレジスタに対してバイト アクセス

構成図



分割動作初期化

標準動作と分割動作の間を移る時に、いくつのレジスタとビットの機能が変わりますが、それらの値は変わりません。この理由のため、予期せぬ動きを避けるため、動作を変更する時に周辺機能を禁止(TCAn.CTRLAレジスタのENABLE=0)して、ハートリセット(制御E設定(T CAn.CTRLESET)レジスタの指令(CMD)=RESET)を行うことが推奨されます。

ハードリセット後に基本的な分割動作でタイマ/カウンタの使用を開始するには、以下のこれらの手順に従ってください。

- 1. 制御D(TCAn.CTRLD)レジスタの分割動作許可(SPLITM)ビットに'1'を書くことによって分割動作を許可してください。
- 2. 定期(TCAn.H/LPER)レジスタにTOP値を書いてください。
- 3. 制御A(TCAn.CTRLA)レシ[、]スタの許可(ENABLE)ビットに'1'を書くことによって周辺機能を許可してください。計数器はTCAn.CTRL Aレシ[・]スタのクロック選択(CLKSEL)ビット領域に従ってクロック刻みを計数します。
- 4. 計数器値は計数(TCAn.H/LCNT)レジスタの計数(H/LCNT)ヒット領域から読むことができます。

分割動作の有効化はいくつかのレジスタとレジスタビットの機能の変更に帰着します。この変更は分離したレジスタ配置で記述されます。

23.3.4. 事象

TCAは下表で記述される事象を生成することができます。TCAn_HUNFを除く全ての生成部は標準動作と分割動作の操作間で共有 されます。生成部名は生成部が各動作で次のように表す特定信号を示します。標準動作での溢れと分割動作での下位パイト下溢れ に対応するOVF_LUNF。同じことがCMPn_LCMPnに適用されます。

表23-3. TCAでの事象生成部

生	成部名	説明	事象型	生成クロック領域	事象長
周辺機能	事象	武功	争豕空	主成フロッフ隕攻	尹豕文
	OVF_LUNF	標準動作: 溢れ 分割動作: 下位バ仆計時器下溢れ			
	HUNF	標準動作:利用不可 分割動作:上位バ仆計時器下溢れ			
TCAn	CMP0_LCMP0	標準動作:比較チャネル0一致 分割動作:下位バイト計時器比較チャネル0一致	パルス	CLK_PER	1 CLK_PER周期
	CMP1_LCMP1	標準動作:比較チャネル1一致 分割動作:下位バイト計時器比較チャネル1一致			
	CMP2_LCMP2	標準動作:比較チャネル2一致 分割動作:下位バイト計時器比較チャネル2一致			

注: 事象生成の条件は標準動作と分割動作の両方に対して割り込み要求フラク(TCAn.INTFLAGS)レジスタで対応する割り込み要求フ ラグを掲げるそれらと同じです。

TCAは入力事象での検出と活動のために2つの事象使用部を持ちます。下表は事象使用部とそれらの関連機能を記述します。

表23-4. TC	表23-4. TCAでの事象使用部								
使用		説明	入力検出	同期/非同期					
周辺機能	入力	נקיזמ							
		正事象端で計数	端						
	CNTA	両事象端で計数	山山						
	CNIA	事象信号がHighの間計数							
TCAn		事象レベルが計数方向を制御、Lowの時に上昇、Highの時に下降	レヘッル	同期					
TCAII		事象レベルが計数方向を制御、Lowの時に上昇、Highの時に下降		问为					
	CNTB	正事象端で計数器再始動	端						
	CNID	両事象端で計数器再始動	凹面						
		事象信号がHighの間再始動	レヘッル						

上表で記述される特定の活動は事象制御(TCAn.EVCTRL)レジスタの事象活動(EVACTA、EVACTB)ビットに書くことによって選ばれます。入力事象はTCAn.EVCTRLの事象入力での計数許可(CNTAEI、CNTBEI)ビットに'1'を書くことによって許可されます。

EVACTAとEVACTBの両方が計数方向を制御するように構成設定される場合、事象信号は計数方向を決めるために論理和(OR)されます。そのため上向きに計数するには計数器に対して両事象入力がLow('0')でなければなりません。

注: 1. 事象入力は分割動作で使われません。

2. レベル入力検出での事象活動は事象周波数が計時器の周波数未満の場合にだけ確実に動きます。

事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

23.3.5. 割り込み

表23-5.標準動作で利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
OVF	溢れ割り込み	計数器がTOPまたはBOTTOMに到達
CMP0	比較チャネル0割り込み	計数器値と比較0レジスタ間の一致
CMP1	比較チャネル1割り込み	計数器値と比較1レジスタ間の一致
CMP2	比較チャネル2割り込み	計数器値と比較2レジスタ間の一致

表23-6. 分割動作で利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
LUNF	下位バイト下溢れ割り込み	下位バイ計時器がBOTTOMに到達
HUNF	上位バイト下溢れ割り込み	上位バイ計時器がBOTTOMに到達
LCMP0	比較チャネル0割り込み	計数器値と下位バイト比較0レジスタ間の一致
LCMP1	比較チャネル1割り込み	計数器値と下位バイト比較1レジスタ間の一致
LCMP2	比較チャネル2割り込み	計数器値と下位バイト比較2レジスタ間の一致

割り込み条件が起こると、周辺機能の割り込み要求フラグ(TCAn.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(TCAn.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

23.3.6. 休止形態動作

TCAは既定でスタンハイ休止動作に於いて禁止されます。休止動作に入ると直ぐに停止されます。この単位部は制御A(TCAn.CTRL A)レジスタのスタンハイ時走行(RUNSTDBY)ビットが'1'を書かれる場合にスタンハイ休止動作で完全な動作に留まることができます。 全ての動作はハ[®]ワーダウン休止動作で停止します。

23.4. レジスタ要約 - 標準動作

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY					CLKSEL2~0)	ENABLE
+\$01	CTRLB	7~0		CMP2EN	CMP1EN	CMP0EN	ALUPD	V	VGMODE2~	0
+\$02	CTRLC	7~0						CMP2OV	CMP1OV	CMP0OV
+\$03	CTRLD	7~0								SPLITM
+\$04	CTRLECLR	7~0					CM	D1,0	LUPD	DIR
+\$05	CTRLESET	7~0					CM	D1,0	LUPD	DIR
+\$06	CTRLFCLR	7~0					CMP2BV	CMP1BV	CMP0BV	PERBV
+\$07	CTRLFSET	7~0					CMP2BV	CMP1BV	CMP0BV	PERBV
+\$08	予約									
+\$09	EVCTRL	$7 \sim 0$]	EVACTB2~()	CNTBEI		EVACTA2~()	CNTAEI
+\$0A	INTCTRL	$7 \sim 0$		CMP2	CMP1	CMP0				OVF
+\$0B	INTFLAGS	$7 \sim 0$		CMP2	CMP1	CMP0				OVF
+\$0C	▼ \$/5									
+\$0D	予約									
+\$0E	DBGCTRL	7~0								DBGRUN
+\$0F	TEMP	7~0				TEM	P7~0			
+\$10										
+\$1F	予約									
+\$20		7~0				CNT	7~0			
+\$21	CNT	$15 \sim 8$					15~8	l		
+\$22		10 0								
+\$25	予約									
+\$25		7~0				DEE	27~0			
+\$20+ $$27$	PER	$15 \sim 8$					15~8			
+\$28		$7 \sim 0$		l			P7∼0	+		l
+\$29	CMP0	$15 \sim 8$		l			15~8	l		
+\$2A		$7 \sim 0$					P7∼0	l		
+\$2B	CMP1	$15 \sim 8$					15~8	ł		
+\$2C		7~0					27~0	l		
+\$2D	CMP2	15~8					15~8	+		
+\$2E										
+\$35	予約									
+\$35		7~0				PERBI	UF7~0			
+\$30	PERBUF	$15 \sim 8$					JF15~8	ł	l	
+\$37		$7 \sim 0$		I			UF7~0	l	l	
+\$39	CMP0BUF	15~8					JF15~8			
+\$39 +\$3A		10^{-0}					UF15~8 UF7~0	l		
+\$3A +\$3B	CMP1BUF	$15 \sim 8$					UF1~0 JF15~8			
+\$3D +\$3C		$7 \sim 0$		I			UF7~0	l	l	
+\$3C +\$3D	CMP2BUF	$15 \sim 8$					JF15~8	ł	1	
TasD		10~~8		L	L	CMPBU	8~61,15~8	1	1	

23.5. レジスタ説明 - 標準動作

23.5.1. CTRLA - 制御A (Control A) - 標準/分割動作共通

名称 : CTRLA

- **変位** : +\$00
- リセット : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
I	RUNSTDBY					CLKSEL2~0		ENABLE
アクセス種別	R/W	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7 - RUNSTDBY: スタンハイ時走行 (Run Standby)

このビットへの'1'書き込みはこの周辺機能にスタンバイ休止動作での走行を許します。

● ビット3~1 - CLKSEL2~0: クロック選択 (Clock Select)

これらのビットはタイマ/カウンタに対するクロック周波数を選びます。

[值	000	001	010	011	100	101	110	111
ſ	名称	DIV1	DIV2	DIV4	DIV8	DIV16	DIV64	DIV256	DIV1024
	説明 (f _{TCA} =)	<i>f</i> clk_per	fclk_per/2	fclk_per/4	fclk_per/8	fclk_per/16	fclk_per/64	fclk_per/256	<i>f</i> clk_per/1024

ビット0 - ENABLE : 許可 (Enable)

値	0	1
説明	周辺機能は禁止されます。	周辺機能は許可されます。

23.5.2. CTRLB - 制御B (Control B) - 標準動作

名称	:	CTRLB
- H 141	•	UTRED

変位 : +\$01

リセット : \$00

特質:-

<u> ビット</u>	7	6	5	4	3	2	1	0
		CMP2EN	CMP1EN	CMP0EN	ALUPD		WGMODE2~0))
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6~4 - CMPnEN : 比較n許可 (Compare n Enable)

FRQ(周波数)とPWMの波形生成動作で比較n許可(CMPnEN)ビットはWOnに対応するピンでの波形出力を利用可能にします。

值	0	1				
説明	波形出力WOnは対応するピンで利用できません。	波形出力WOnは対応するピンの出力値を 無効にします。				

● ビット3 - ALUPD : 更新自動施錠 (Auto Lock Update)

更新自動施錠ビットは制御E(TCAn.CTRLE)レジスタの更新施錠(LUPD)ビットを制御します。ALUPDが'1'を書かれると、全ての許可さ れた比較チャネルの緩衝部有効(CMPnBV)ビットが'1'になるまでLUPDビットが'1'に設定されます。(前行の)この条件がLUPDを解除(0) します。

これは緩衝値が比較n(CMPn)レジスタに転送され、LUPDビットが再び'1'に設定される後続するUPDATE条件まで解除(0)に留まります。これは許可された全ての比較緩衝部が書かれるまで、比較n緩衝(CMPnBUF)レジスタ値がCMPnレジスタに転送されないことを保証 します。

值	0	1
説明	TCAn.CTRLEレジスタのLUPDビットは 自動的に変えられません。	TCAn.CTRLEレシ [゛] スタのLUPDビットは 自動的に設定 <mark>(1</mark>)/解除(0)されます。

● ビット2~0 - WGMODE2~0: 波形生成動作 (Waveform Generation Mode)

このビット領域は波形生成動作を選び、計数器の計数進行、TOP値、UPDATE条件、割り込み条件、生成される波形の形式を制御します。

標準形態の動作では波形生成が全く実行されません。他の全ての動作形態に対して対応する比較n許可(CMPnEN)ビットを設定(1) する場合、波形生成部出力がポートピンに直結されるだけです。ポートピンの方向は出力として設定されなければなりません。

	値		000	001	010	011	100	101	1 1 0	111
	名称		NORMAL	FRQ	_	SINGLESLOPE	_	DSTOP	DSBOTH	DSBOTTOM
		動作	標準	周波数	(予約)	1傾斜PWM	(予約)	2傾斜PWM	2傾斜PWM	2傾斜PWM
	説明	TOP	PER	CMP0	-	PER	-	PER	PER	PER
Ē	市元リリ	更新	TOP(<mark>注</mark>)	TOP(<mark>注</mark>)	-	BOTTOM	-	BOTTOM	BOTTOM	BOTTOM
		OVF	TOP(<mark>注</mark>)	TOP(<mark>注</mark>)	_	BOTTOM	-	TOP	ТОРとВОТТОМ	BOTTOM

注: 上昇計数時

23.5.3. CTRLC - 制御C (Control C) - 標準動作

名称:CTRLC

変位 : +\$02

リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
						CMP2OV	CMP1OV	CMP0OV
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット2 - CMP2OV : 比較2出力値 (Compare Output Value 2)

CMP0OVをご覧ください。

• ビット1 - CMP1OV : 比較1出力値 (Compare Output Value 1)

CMP0OVをご覧ください。

• ビット0 - CMP0OV : 比較0出力値 (Compare Output Value 0)

CMPnOVビットはタイマ/カウンタが許可されない時に波形生成(WG)部の出力値への直接アクセスを許します。これはタイマ/カウンタが走行していない時にWG出力値を設定(1)または解除(0)するのに使われます。

注: この出力をハット・へ接続時、制御B(TCAn.CTRLB)レシ、スタの比較n許可(CMPnEN)ビットが設定(1)されない限り、これらのビットの指 定変更は動きません。この出力をCCLへ接続時、TCAn.CTRLBレシ、スタのCMPnENビットは迂回されます。

23.5.4. CTRLD - 制御D (Control D) - 標準/分割動作共通

名称 : CTRLD 変位 : +\$03 リセット : \$00 特質 : -								
ビット	7	6	5	4	3	2	1	0
								SPLITM
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット0 - SPLITM : 分割動作許可 (Enalbe Split Mode)

このビットはタイマ/カウンタを分割動作形態に設定し、2つの8ビットタイマ/カウンタとして動きます。標準16ビット動作と比べてレシ、スタ割り当てが変わります。

23.5.5. CTRLECLR - 制御E解除 (Control Register E Clear) - 標準動作

名称:CTRLECLR

変位 : +\$04

リセット : \$00

特質 :-

そのビット位置に'1'を書くことによって個別ビットを解除(0)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ヒット	7	6	5	4	3	2	1	0
					CMI	D1,0	LUPD	DIR
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3,2 - CMD1,0:指令 (Command)

このビット領域はタイマ/カウンタの更新、再始動、リセットのソフトウェア制御に使われます。指令ビット領域は常に'0'として読みます。

值	0 0	01	1 0	11
名称	NONE	UPDATE	RESTART	RESET
説明	指令なし	強制更新	強制再始動	強制ハート リセット (TCAが許可の場合は無効)

● ビット1 - LUPD : 更新施錠 (Lock Update)

更新施錠は更新を実行するのに先立って全ての緩衝部が有効であることを保証するのに使うことができます。

值	0	1
		例えUPDATE条件が起きても、緩衝されるレジスタの更新は実行されません。この設定は指令ビット領域によって発行される更新を妨げません。

● ビット0 - DIR : 計数方向 (Counter Direction)

通常、このビットは波形生成動作または事象活動によってハートウェアで制御されますが、ソフトウェアからも変更することができます。

值	0	1
説明	計数器は上昇計数(増加)	計数器は下降計数(減少)

23.5.6. CTRLESET - 制御E設定 (Control Register E Set) - 標準動作

名称: CTRLESET

変位 : +\$05

リセット : \$00

特質 :-

そのビット位置に'1'を書くことによって個別ビットを設定(1)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ビット	7	6	5	4	3	2	1	0
					CMI	D1,0	LUPD	DIR
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3,2 - CMD1,0:指令 (Command)

このビット領域はタイマ/カウンタの更新、再始動、リセットのソフトウェア制御に使われます。指令ビット領域は常に'0'として読みます。

值	0 0	0 1	10	11
名称	NONE	UPDATE	RESTART	RESET
説明	指令なし	強制更新	強制再始動	強制ハート リセット (TCAが許可の場合は無効)

● ビット1 - LUPD : 更新施錠 (Lock Update)

更新を施錠することは更新を実行するのに先立って全ての緩衝部が有効であることを保証します。

値	0	1
		例えUPDATE条件が起きても、緩衝されるレジスタの更新は実行されません。この設定は指令ビット領域によって発行される更新を妨げません。

● ビット0 - DIR : 計数方向 (Counter Direction)

通常、このビットは波形生成動作または事象活動によってハートウェアで制御されますが、ソフトウェアからも変更することができます。

値	0	1
説明	計数器は上昇計数(増加)	計数器は下降計数(減少)

23.5.7. CTRLFCLR - 制御F解除 (Control Register F Clear) - 標準動作専用

名称:CTRLFCLR

変位:+\$06

リセット : \$00

特質:-

そのビット位置に'1'を書くことによって個別ビットを解除(0)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

<u> ビット</u>	7	6	5	4	3	2	1	0
					CMP2BV	CMP1BV	CMP0BV	PERBV
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット3 - CMP2BV : 比較2緩衝有効 (Compare 2 Buffer Valid)

CMP0BVをご覧ください。

● ビット2 - CMP1BV : 比較1緩衝有効 (Compare 1 Buffer Valid)

CMP0BVをご覧ください。

● ビット1 - CMP0BV : 比較1緩衝有効 (Compare 0 Buffer Valid)

CMPnBVビットは新しい値が対応する比較n緩衝(TCAn.CMPnBUF)レジスタに書かれた時に設定(1)されます。これらのビットはUPDATE 条件で自動的に解除(0)します。

● ビット0 - PERBV : 定期緩衝有効 (Period Buffer Valid)

このビットは新しい値が定期緩衝(TCAn.PERBUF)レジスタに書かれた時に設定(1)されます。このビットはUPDATE条件で自動的に解除(0)します。

23.5.8. CTRLFSET - 制御F設定 (Control Register F Set) - 標準動作専用

名称:CTRLFSET

- **変位** : +\$07
- リセット : \$00

特質:-

そのビット位置に'1'を書くことによって個別ビットを設定(1)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ビット	7	6	5	4	3	2	1	0
[CMP2BV	CMP1BV	CMP0BV	PERBV
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット3 - CMP2BV : 比較2緩衝有効 (Compare 2 Buffer Valid)

CMP0BVをご覧ください。

● ビット2 - CMP1BV : 比較1緩衝有効 (Compare 1 Buffer Valid)

CMP0BVをご覧ください。

● ビット1 - CMP0BV : 比較1緩衝有効 (Compare 0 Buffer Valid)

CMPnBVビットは新しい値が対応する比較n緩衝(TCAn.CMPnBUF)レジスタに書かれた時に設定(1)されます。これらのビットはUPDATE 条件で自動的に解除(0)します。

● ビット0 - PERBV : 定期緩衝有効 (Period Buffer Valid)

このビットは新しい値が定期緩衝(TCAn.PERBUF)レジスタに書かれた時に設定(1)されます。このビットはUPDATE条件で自動的に解除(0)します。

23.5.9. EVCTRL - 事象制御 (Event Control) - 標準動作専用

名称	: EVCTRL

- **変位**:+\$09
- **リセット** : \$00
- 特質:-

ビット	7	6	5	4	3	2	1	0
		EVACTB2~0		CNTBEI		EVACTA2~0		CNTAEI
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~5 - EVACTB2~0 : 事象活動B (Event Action B)

これらのビットは或る事象条件で計数器が取る活動を定義します。

値	名称	説明
000	NONE	活動なし
011	UPDOWN	前置分周したクロック周期か、事象入力A用設定に従って一致する事象を計数。事象信号は計数方向を制御し、Lowの時に上昇、Highの時に下降。方向は計数器計数時にラッチされます。
100	RESTART_POSEDGE	正事象端で計数器再始動
101	RESTART_ANYEDGE	両事象端で計数器再始動
1 1 0	RESTART_HIGHLVL	事象信号がHighの間、計数器再始動
その他	-	(予約)

● ビット4 - CNTBEI : 計数器事象入力B許可 (Enable Counter Event Input B)

値		0	1
説明	月	計数器事象入力Bは禁止	計数器事象入力BはEVACTBビット領域に従って許可

● ビット3~1 - EVACTA2~0:事象活動A (Event Action A)

これらのビットは或る事象条件で計数器が取る活動を定義します。

値	名称	説明
000	CNT_POSEDGE	正事象端で計数
001	CNT_ANYEDGE	両事象端で計数
010	CNT_HIGHLVL	事象信号がHighの間、前置分周されたクロック周期を計数
011	UPDOWN	前置分周されたクロック周期を計数。事象信号は計数方向を制御し、Lowの時に上昇、Highの時に下降。方向は計数器計数時にラッチされます。
その他	_	(予約)

● ビット0 - CNTAEI : 計数器事象入力A許可 (Enable Counter Event Input A)

値	0	1
説明	計数器事象入力Aは禁止	計数器事象入力AはEVACTAビット領域に従って許可

23.5.10. INTCTRL - 割り込み制御 (Interrupt Control) - 標準動作

名称	:	INTCTRL
----	---	---------

- **変位** : +\$0A
- リセット : \$00
- 特質:-

ビ ット	7	6	5	4	3	2	1	0
		CMP2	CMP1	CMP0				OVF
アクセス種別	R	R/W	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - CMP2:比較チャネル2割り込み許可 (Compare Channel 2 Interrupt Enable)

CMP0をご覧ください。

• ビット5 - CMP1:比較チャネル1割り込み許可 (Compare Channel 1 Interrupt Enable) CMP0をご覧ください。

ビット4 - CMP0:比較チャネル0割り込み許可(Compare Channel 0 Interrupt Enable)
 CMPnビットへの'1'書き込みはチャネルnからの比較割り込みを許可します。

ビット0 - OVF:上下溢れ割り込み許可(Timer Overflow/Underflow Interrupt Enable)
 OVFビットへの'1'書き込みは上下溢れ割り込みを許可します。

23.5.11. INTFLAGS - 割り込み要求フラグ(Interrupt Flag Register) - 標準動作

名称 : INTFLAGS

変位:+\$0B

リセット : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
[CMP2	CMP1	CMP0				OVF
アクセス種別	R	R/W	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - CMP2:比較チャネル2割り込み要求フラク (Compare Channel 2 Interrupt Flag)

CMP0をご覧ください。

● ビット5 - CMP1 : 比較チャネル1割り込み要求フラグ(Compare Channel 1 Interrupt Flag)

CMP0をご覧ください。

• ビット4 - CMP0:比較チャネル0割り込み要求フラク (Compare Channel 0 Interrupt Flag)

比較割り込み要求(CMPn)フラグは対応する比較チャネルでの比較一致で設定(1)されます。全ての動作形態に対して、CMPnフラグは計数(TCAn.CNT)レジスタと対応する比較(TCAn.CMPn)レジスタ間で比較一致が起こる時に設定(1)されます。CMPnフラグは自動的に解除(0)されません。そのビット位置に'1'を書くことによってだけ解除(0)されます。

● ビット0 - OVF : 上下溢れ割り込み要求フラグ(Timer Overflow/Underflow Interrupt Flag)

このフラグは波形生成動作(WGMODE)設定に依存して、TOP(上溢れ)またはBOTTOM(下溢れ)のどちらかで設定(1)されます。OVF7 ラグは自動的に解除(0)さません。このビット位置に'1'を書くことによってだけ解除(0)されます。

23.5.12. DBGCTRL - デバッグ制御 (Debug Control) - 標準/分割動作共通

変位:+\$0E

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - DBGRUN : デバッグ時走行 (Run in Debug)

値	0	1
説明	TCAはデバッグ動作中断で停止し、事象を無視	TCAはCPU停止中のデバッグ動作中断で走行継続

23.5.13. TEMP - 一時レジスタ (Temporary bits for 16-bit Access) - 標準動作専用

名称:TEMP

変位:+\$0F

リセット : \$00

特質 :-

一時レジスタはこの周辺機能の16ビットレジスタへの16ビット単一周期アクセスのためにCPUによって使われます。このレジスタはこの周辺機能の全ての16ビットレジスタに対して共通でソフトウェアによって読み書きすることができます。16ビットレジスタの読み書きのより多くの詳細については「メモリ」章の「16ビットレジスタのアクセス」を参照してください。

AVR128DB28/32/48/64

ビット	7	6	5	4	3	2	1	0
				TEM	P7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - TEMP7~0: 一時値 (Temporary Bits for 16-bit Access)

23.5.14. CNT - 計数 (Counter Register) - 標準動作

名称:CNT (CNTH,CNTL)

変位 : +\$20

リセット : \$0000

特質:-

TCAn.CNTHとTCAn.CNTLのレジスタ対は16ビット値のTCAn.CNTを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8
				CNT	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
				CNT	7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット15~8 - CNT15~8 : 計数値上位バイ (Counter high byte)

このビット領域は16ビット計数レジスタの上位ハイトを保持します。

• ビット7~0 - CNT7~0 : 計数値下位バ仆 (Counter low byte)

このビット領域は16ビット計数レジスタの下位バイトを保持します。

23.5.15. PER - 定期 (Period Register) - 標準動作

名称: PER (PERH, PERL)

変位 : +\$26

リセット: \$FFFF

特質:-

TCAn.PERレジスタは周波数波形生成(FRQ)を除く全ての動作形態でタイマ/カウンタの16ビットTOP値を含みます。

TCAn.PERHとTCAn.PERLのレジスタ対は16ビット値のTCAn.PERを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。 上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8
				PER	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1
ヒット	7	6	5	4	3	2	1	0
				PER	7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

● ビット15~8 - PER15~8: 定期値上位バイ (Periodic high byte) このビット領域は16ビット定期レジスタの上位バイトを保持します。

ビット7~0 - PER7~0: 定期値下位バイト (Periodic low byte)
 このビット領域は16ビット定期レジスタの下位バイトを保持します。

23.5.16. CMPn - 比較n (Compare n Register) - 標準動作

名称: CMP0 (CMP0H, CMP0L): CMP1 (CMP1H, CMP1L): CMP2 (CMP2H, CMP2L)

リセット : \$0000

特質:-

このレジスタは継続的に計数器値と比較します。通常、比較器からの出力は波形を生成するのに使われます。

TCAn.CMPnレジスタはUPDATE条件発生時に対応する比較緩衝(TCAn.CMPnBUF)レジスタからの緩衝値で更新されます。

TCAn.CMPnHとTCAn.CMPnLのレジスタ対は16ビット値のTCAn.CMPnを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8
				CMF	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
				CMI	P7∼0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット15~8 - CMP15~8 : 比較値上位バ仆 (Compare high byte)

このビット領域は16ビット比較レジスタの上位バイトを保持します。

● ビット7~0 - CMP7~0 : 比較値下位バイト (Compare low byte)

このビット領域は16ビット比較レジスタの下位バイトを保持します。

23.5.17. PERBUF - 定期緩衝 (Period Buffer Register) - 標準動作

名称: PERBUF (PERHBUF, PERBUFL)

変位 : +\$36

リセット : \$FFFF

特質 :-

このレジスタは定期(TCAn.PER)レジスタの緩衝部として扱います。CPUまたはUPDIからのこのレジスタ書き込みは制御F(TCAn.CTRLF)レジスタの定期緩衝有効(PERBV)フラグを設定(1)します。

TCAn.PERBUFHとTCAn.PERBUFLのレジスタ対は16ビット値のTCAn.PERBUFを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8
				PERBL	JF15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1
ビット	7	6	5	4	3	2	1	0
				PERBU	JF7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

● ビット15~8 - PERBUF15~8: 定期緩衝値上位バ仆 (Period Buffer high byte)

このビット領域は16ビット定期緩衝レジスタの上位バイトを保持します。

● ビット7~0 - PERBUF7~0 : 定期緩衝値下位バ仆 (Period Buffer low byte)

このビット領域は16ビット定期緩衝レジスタの下位バイトを保持します。

23.5.18. CMPnBUF - 比較n緩衝 (Compare n Buffer Register) - 標準動作

名称: CMP0BUF (CMP0BUFH, CMP0BUFL): CMP1BUF (CMP1BUFH, CMP1BUFL): CMP2BUF (CMP2BUFH, CMP2BUFL) 変位:+\$38 :+\$3A :+\$3C リセット: \$0000

特質 :-

このレジスタは連携する比較(TCAn.CMPn)レジスタに対する緩衝部として扱います。CPUまたはUPDIからのこれらのどれかのレジスタ書き込みは制御F(TCAn.CTRLF)レジスタの対応する比較緩衝有効(CMPnBV)フラグを設定(1)します。

TCAn.CMPnBUFHとTCAn.CMPnBUFLのレジスタ対は16ビット値のTCAn.CMPnBUFを表します。下位ハイト[7~0](接尾辞L)は変位原 点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ヒット	15	14	13	12	11	10	9	8
				CMPBU	JF15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
	•			CMPB	UF7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット15~8 - CMPBUF15~8:比較緩衝値上位ハイト(Compare Buffer high byte) これらのビットは16ビット比較緩衝レジスタの上位ハイトを保持します。

● ビット7~0 - CMPBUF7~0 : 比較緩衝値下位バイト (Compare Buffer low byte)

これらのビットは16ビット比較緩衝レジスタの下位バイトを保持します。

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY					CLKSEL2~0		ENABLE
+\$01	CTRLB	7~0		HCMP2EN	HCMP1EN	HCMP0EN		LCMP2EN	LCMP1EN	LCMP0EN
+\$02	CTRLC	7~0		HCMP2OV	HCMP1OV	HCMP0OV		LCMP2OV	LCMP1OV	LCMP0OV
+\$03	CTRLD	7~0								SPLITM
+\$04	CTRLECLR	7~0					CMI	D1,0	CMD	EN1,0
+\$05	CTRLESET	7~0					CMI	D1,0	CMD	EN1,0
+\$06 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	予約									
+\$0A	INTCTRL	7~0		LCMP2	LCMP1	LCMP0			HUNF	LUNF
+ \$0 B	INTFLAGS	7~0		LCMP2	LCMP1	LCMP0			HUNF	LUNF
+\$0C ~~ +\$0D	予約									
+\$0E	DBGCTRL	7~0								DBGRUN
+\$0F ~~+\$1F	予約									
+\$20	LCNT	7~0			1	LCN	T7~0		1	
+\$21	HCNT	7~0			1	HCN	T7~0		1	
+\$22 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	予約									
+\$26	LPER	7~0			1	LPEI	R7~0		1	
+\$27	HPER	$7 \sim 0$			ı I	HPE	R7~0		I	
+\$28	LCMP0	7~0			ı I	LCM	P7~0		I 	1
+\$29	HCMP0	7~0				HCM	P7~0		ı 	ı
+\$2A	LCMP1	7~0				LCM	P7~0			
+\$2B	HCMP1	7~0				HCM	P7~0			
+\$2C	LCMP2	7~0				LCM	P7~0			
+\$2D	HCMP2	7~0				НСМ	P7~0		1	

23.6. レジスタ要約 - 分割動作

23.7. レジスタ説明 - 分割動作

23.7.1. CTRLA - 制御A (Control A) - 標準/分割動作共通

名称:CTRLA

- **変位** : +\$00
- リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
I	RUNSTDBY					CLKSEL2~0		ENABLE
アクセス種別	R/W	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7 - RUNSTDBY: スタンハイ時走行 (Run Standby)

このビットへの'1'書き込みはこの周辺機能にスタンバイ休止動作での走行を許します。

• ビット3~1 - CLKSEL2~0 : クロック選択 (Clock Select)

これらのビットはタイマ/カウンタに対するクロック周波数を選びます。

[値	000	001	010	011	100	101	110	111
	名称	DIV1	DIV2	DIV4	DIV8	DIV16	DIV64	DIV256	DIV1024
	説明 (f _{TCA} =)	<i>f</i> clk_per	fclk_per/2	fclk_per/4	fclk_per/8	fclk_per/16	fclk_per/64	fclk_per/256	<i>f</i> clk_per/1024

ビット0 - ENABLE : 許可 (Enable)

値		0	1
説明	月	周辺機能(TCA)は禁止されます。	周辺機能(TCA)は許可されます。

23.7.2. CTRLB - 制御B (Control B) - 分割動作

名称 : CTRLB

変位 : +\$01

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		HCMP2EN	HCMP1EN	HCMP0EN		LCMP2EN	LCMP1EN	LCMP0EN
アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - HCMP2EN:上位バイト比較2許可(High-byte Compare 2 Enable) HCMP0ENをご覧ください。

● ビット5 - HCMP1EN : 上位バイト比較1許可 (High-byte Compare 1 Enable) HCMP0ENをご覧ください。

• ビット4 - HCMP0EN : 上位バイ比較0許可 (High-byte Compare 0 Enable)

FRQまたはPWM波形生成動作形態でのHCMPnENt゙ット設定(1)は対応するWOn+3ピンに対するポート出力(PORTx.OUT)レジスタを無効にします。

● ビット2 - LCMP2EN:下位バイ比較2許可(Low-byte Compare 2 Enable)

LCMP0ENをご覧ください。

● ビット1 - LCMP1EN : 下位バイ比較1許可 (Low-byte Compare 1 Enable) LCMP0ENをご覧ください。

• ビット0 - LCMP0EN : 下位バイ比較0許可 (Low-byte Compare 0 Enable)

FRQまたはPWM波形生成動作形態でのLCMPnENビット設定(1)は対応するWOnビンに対するポート出力(PORTx.OUT)レジスタを無効 にします。 23.7.3. CTRLC - 制御C (Control C) - 分割動作

- 名称:CTRLC
- **変位** : +\$02
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
		HCMP2OV	HCMP1OV	HCMP0OV		LCMP2OV	LCMP10V	LCMP0OV
アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - HCMP2OV : 上位バイト比較2出力値 (High-byte Compare 2 Output Value) HCMP0OVをご覧ください。

• ビット5 - HCMP1OV : 上位バイト比較1出力値 (High-byte Compare 1 Output Value) HCMP0OVをご覧ください。

● ビット4 - HCMP0OV : 上位バ仆比較0出力値 (High-byte Compare 0 Output Value)

HCMPnOVビットはタイマ/カウンタが許可されない時に波形生成部の出力値への直接アクセスを許します。これはタイマ/カウンタが走行していない時にWOn+3出力値を設定(1)または解除(0)するのに使われます。

• ビット2 - LCMP2OV: 下位バイト比較2出力値 (Low-byte Compare 2 Output Value) LCMP0OVをご覧ください。

• ビット1 - LCMP10V: 下位バイト比較1出力値 (Low-byte Compare 1 Output Value) LCMP00Vをご覧ください。

• ビット0 - LCMP0OV : 下位バイト比較0出力値 (Low-byte Compare 0 Output Value)

LCMPnOVE^{*}ットはタイマ/カウンタが許可されない時に波形生成部の出力値への直接アクセスを許します。これはタイマ/カウンタが走行していない時にWOn出力値を設定(1)または解除(0)するのに使われます。

注: この出力がパットに接続される時に、制御B(TCAn.CTRLB)レジスタの上位/下位パイト比較n許可(xCMPnEN)ビットが設定(1)されな い限り、これらのビットの上書きは動きません。この出力がCCLに接続される場合、TCAn.CTRLBレジスタのxCMPnENビットは迂回さ れます。

23.7.4. CTRLD - 制御D (Control D) - 標準/分割動作共通

|--|

- **変位** : +\$03
- リセット : \$00

特質:-

アクセス種別 R R R R R R R R R R R R R/W リセット値 0	ビット	7	6	5	4	3	2	1	0
リセット値 0 0 0 0 0 0 0 0 0	アクセス種別	R	R	R	R	R	R	R	R/W
	リセット値	0	0	0	0	0	0	0	0

• ビット0 - SPLITM : 分割動作許可 (Enalbe Split Mode)

このビットはタイマ/カウンタを分割動作形態に設定し、2つの8ビットタイマ/カウンタとして動きます。標準16ビット動作と比べてレシ、スタ割り当てが変わります。

23.7.5. CTRLECLR - 制御E解除 (Control Register E Clear) - 分割動作

名称:CTRLECLR

変位:+\$04

リセット : \$00

特質 :-

そのビット位置に'1'を書くことによって個別ビットを解除(0)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ビット	7	6	5	4	3	2	1	0
					CMD1,0		CMDEN1,0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3,2 - CMD1,0:指令 (Command)

このビット領域はタイマ/カウンタの再始動とリセットのソフトウェア制御に使われます。指令ビットは常に'0'として読みます。

値	0 0	01	10	11
名称	NONE	-	RESTART	RESET
説明	指令なし	(予約)	強制再始動	強制ハート・リセット (TCAが許可の場合は無効)

• ビット1,0 - CMDEN1,0: 指令許可 (Command enable)

このビット領域はCMDビットによって与えられた指令がどのタイマ/カウンタに適用するかを構成設定します。

値	0 0	01	1 0	11	
名称	NONE	-	-	BOTH	
説明	なし	(予約)	(予約)	指令は上下バイトの両 タイマ/カウンタに対して適用	

23.7.6. CTRLESET - 制御E設定 (Control Register E Set) - 分割動作

名称: CTRLESET

変位 : +\$05

リセット : \$00

特質:-

そのビット位置に'1'を書くことによって個別ビットを設定(1)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ビット	7	6	5	4	3	2	1	0
[CMI	D1,0	CMDEN1,0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3,2 - CMD1,0:指令 (Command)

このビット領域はタイマ/カウンタの再始動とリセットのソフトウェア制御に使われます。指令ビット領域は常に'0'として読みます。CMDビット領域は 指令許可(CMDEN)ビットと共に使われなければなりません。リセット指令を使うには下位ハイトと上位ハイトの両タイマ/カウンタ(BOTH)で選ば れたCMDENを必要とします。

值	0 0	01	10	11
名称	NONE	-	RESTART	RESET
説明	指令なし	(予約)	強制再始動	強制ハート リセット (TCAが許可の場合は無効)

● ビット1,0 - CMDEN1,0 : 指令許可 (Command enable)

このビット領域はCMDビットによって与えられた指令がどのタイマ/カウンタに適用するかを構成設定します。

値	0 0	01	1 0	11
名称	NONE	_	-	BOTH
説明	なし	(予約)	(予約)	指令は上下バイトの両 タイマ/カウンタに対して適用

23.7.7. INTCTRL - 割り込み制御 (Interrupt Control) - 分割動作

名称: INTCTRL

変位 : +\$0A

リセット : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
		LCMP2	LCMP1	LCMP0			HUNF	HUNF
アクセス種別	R	R/W	R/W	R/W	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6 - LCMP2 : 下位バイト比較2割り込み許可 (Low-byte Compare Channel 2 Interrupt Enable)

LCMP0をご覧ください。

• ビット5 - LCMP1 : 下位バイト比較1割り込み許可 (Low-byte Compare Channel 1 Interrupt Enable) LCMP0をご覧ください。

• ビット4 - LCMP0: 下位バイト比較0割り込み許可 (Low-byte Compare Channel 0 Interrupt Enable) LCMPnビットへの'1'書き込みは下位バイト比較チャネルn割り込みを許可します。

ビット1 - HUNF: 上位バイト下溢れ割り込み許可 (High-byte Underflow Interrupt Enable)
 HUNFビットへの'1'書き込みは上位バイト下溢れ割り込みを許可します。

ビット0 - LUNF: 下位バイト下溢れ割り込み許可 (Low-byte Underflow Interrupt Enable)
 LUNFビットへの'1'書き込みは下位バイト下溢れ割り込みを許可します。

23.7.8. INTFLAGS - 割り込み要求フラグ(Interrupt Flag Register) - 分割動作

名称 : INTFLAGS 変位 : +\$0B リセット : \$00 特質 : -

ビット	7	6	5	4	3	2	1	0
[LCMP2	LCMP1	LCMP0			HUNF	HUNF
アクセス種別	R	R/W	R/W	R/W	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - LCMP2 : 下位バイト比較2割り込み要求7ラグ (Low-byte Compare Channel 2 Interrupt Flag) LCMP0フラク 記述をご覧ください。

• ビット5 - LCMP1:下位バイト比較1割り込み要求フラク (Low-byte Compare Channel 1 Interrupt Flag) LCMP0フラグ記述をご覧ください。

● ビット4 - LCMP0 : 下位バイト比較0割り込み要求フラグ(Low-byte Compare Channel 0 Interrupt Flag)

下位バイ比較割り込み要求(LCMPn)フラグは対応する下位バイト計時器の比較チャネルでの比較一致で設定(1)されます。

全ての動作形態に対して、LCMPnフラグは下位バイト計数(TCAn.LCNT)レジスタと対応する下位バイト比較n(TCAn.LCMPn)レジスタ間で 比較一致が起こる時に設定(1)されます。LCMPnフラグは自動的に解除(0)されないのでソフトウェアが解除(0)しなければなりません。この ビット位置への'1'書き込みがこれを行います。

● ビット1 - HUNF : 上位バイト下溢れ割り込み要求フラグ(High-byte Underflow Interrupt Flag)

このフラグは上位ハイト計時器のBOTTOM(下溢れ)条件で設定(1)されます。HUNFは自動的に解除(0)されず、ソフトウェアによって解除(0)されることが必要です。このビット位置への'1'書き込みがこれを行います。

● ビット0 - LUNF : 下位バイト下溢れ割り込み要求フラグ(Low-byte Underflow Interrupt Flag)

このフラグは下位ハイト計時器のBOTTOM(下溢れ)条件で設定(1)されます。LUNFは自動的に解除(0)されず、ソフトウェアによって解除(0)されることが必要です。このビット位置への'1'書き込みがこれを行います。

23.7.9. DBGCTRL - デバッグ制御 (Debug Control) - 標準/分割動作共通

名称 : DBGCTI 変位 : +\$0E リセット : \$00 特質 : -	RL							
ヒット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN : デバッグ時走行 (Run in Debug)

値	0	1
説明	TCAはデベッグ動作中断で停止し、事象を無視	TCAはCPU停止中のデバッグ動作中断で走行継続

23.7.10. LCNT - 下位バ (Low-byte Timer Counter Register) - 分割動作

名称 : LCNT

変位 : +\$20

リセット : \$00

特質 :-

TCAn.LCNTレジスタは下位ハイト計時器用計数値を含みます。CPUとUPDIの書き込みアクセスはこの計数器の計数、解消、再設定を超える優先権を持ちます。

ビット _	7	6	5	4	3	2	1	0
				LCN	T7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - LCNT7~0 : 下位バイ計時器用計数値 (Counter Value for low-byte timer)

このビット領域は下位バイト計時器の計数器値を定義します。

23.7.11. HCNT - 上位バイ計数 (High-byte Timer Counter Register) - 分割動作

名称:HCNT

変位 : +\$21

リセット : \$00

特質 :-

TCAn.HCNTレジスタは上位ハイト計時器用計数値を含みます。CPUとUPDIの書き込みアクセスはこの計数器の計数、解消、再設定を超える優先権を持ちます。

ビット	7	6	5	4	3	2	1	0
				HCN	T7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - HCNT7~0 : 上位バ 小計時器用計数値 (Counter Value for high-byte timer)

このビット領域は上位ハイト計時器の計数器値を定義します。

23.7.12. LPER - 下位バイト定期 (Low-byte Timer Period Register) - 分割動作

名称:LPER

- **変位**:+\$26
- **リセット** : \$FF

特質 :-

TCAn.LPERレシズタは下位バイ計時器用TOP値を含みます。

ヒット	7	6	5	4	3	2	1	0
				LPE	R7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

● ビット7~0 - LPER7~0 : 下位バイ計時器用定期値 (Period value low-byte timer)

このビット領域は下位バイト計時器用TOP値を保持します。

23.7.13. HPER - 上位バイ定期 (High-byte Timer Period Register) - 分割動作

名称 : HPER

変位 : +\$27

リセット : \$FF

特質 :-

TCAn.HPERレジスタは上位バイト計時器用TOP値を含みます。

ヒット	7	6	5	4	3	2	1	0
				HPE	R7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

● ビット7~0 - HPER7~0:上位バイト計時器用定期値 (Period value high-byte timer)

このビット領域は上位バイト計時器用TOP値を保持します。

23.7.14. LCMPn - 下位バイト比較n (Low-byte Compare Register n) - 分割動作

名称 : LCMP0 : LCMP1 : LCMP2 変位 : +\$28 : +\$2A : +\$2C リセット : \$00 特質 : -

TCAn.LCMPnレシ[、]スタは下位ハ[・]仆用比較チャネルnの比較値を表します。このレシ[、]スタは下位ハ[・]仆計時器(TCAn.LCNT)の計数器値と継続的に比較されます。通常、比較器からの出力はその後に波形を生成するのに使われます。

ビット	7	6	5	4	3	2	1	0
				LCM	İP7∼0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - LCMP7~0:下位バイ比較n値 (Compare value of channel n)

このビット領域はTCAn.LCNTと比較されるチャネルnの下位バイル比較値を保持します。

23.7.15. HCMPn - 上位バイ比較n (High-byte Compare Register n) - 分割動作

名称:HCMP0:HCMP1:HCMP2

変位:+\$29 :+\$2B :+\$2D

リセット:\$00 特質 :-

行頁:-

TCAn.HCMPnレジスタは上位ハイト用比較チャネルnの比較値を表します。このレジスタは上位ハイト計時器(TCAn.HCNT)の計数器値と継続的に比較されます。通常、比較器からの出力はその後に波形を生成するのに使われます。

ビット	7	6	5	4	3	2	1	0
				HCM	IP7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - HCMP7~0 : 上位バイ比較n値 (Compare value of channel n)

このビット領域はTCAn.HCNTと比較されるチャネルnの上位バイト比較値を保持します。

24. TCB - 16ビット タイマ/カウンタB型


24.1. 特徴

- ・16ビット計数器動作形態
 - 周期的割り込み
 - 制限時間検査
 - 計数捕獲
 - ・事象での捕獲
 - ·周波数測定
 - ・パルス幅測定
 - ・周波数とパルス幅の測定
 - 32ビット捕獲
 - 単発
- 8ビット パルス幅変調(PWM)
- ・事象入力での雑音消去器
- ・TCA0との同期動作

24.2. 概要

16ビット タイマ/カウンタB型(TCB)の能力は周波数と波形の生成、デジタル信号の時間と周波数の測定を持つ事象での計数捕獲を含みます。TCBは基本計数器と各動作形態が独特な機能を提供する8つの異なる動作形態の1つに設定することができる制御論理回路から成ります。基本計数器は任意選択の前置分周を持つ周辺機能クロックによってクロック駆動されます。

24.2.1. 構成図




このタイマ/カウンタは周辺機能クロック(CLK_PER)、16ビットタイマ/カウンタA型(CLK_TCAn)、事象システム(EVSYS)からクロック駆動することができます。

制御A(TCBn.CTRLA)レシ[、]スタのクロック選択(CLKSEL)ヒット領域はクロック入力(CLK_TCB)として前置分周器出力の1つを直接、または事象チャネルを選びます。

TCAnからのクロックを使うタイマ/カウンタ設定はそのTCAnと同期して動くことをタイマ/カウンタに許します。

EVSYSを使って、何れかの入出力ピンでの外部クロック信号のようなどの外部事象供給元も計数器クロック入力または制御論理回路入力として使うことができます。事象活動で制御される動作使用時、クロック選択は計数器入力として事象チャネルを使うように設定してください。



24.2.2. 信号説明

信号	形式	説明
WO	デジタル非同期出力	波形出力

24.3. 機能的な説明

24.3.1. 定義

右の定義は文書全体を通して使われます。

注: 一般的に用語の'計時器'はタイマ/カウンタが周 期的クロック刻みを計数する時に使われます。 用語の'計数器'は入力信号が散発的または 不規則なクロック刻みを持つ時に使われます。

表24-1. タイマ/カウンタ定義

友野	====
名称	説明
BOTTOM	計数器は\$0000になる時にBOTTOMに到達します。
MAX	計数器は\$FFFFになる時に最大に到達します。
TOP	計数器が計数の流れで最高値と等しくなる時にTOPに達します。
CNT	計数器(TCBn.CNT)レジスタ値
CCMP	捕獲/比較(TCBn.CCMP)レジスタ値

24.3.2. 初期化

既定でTCBは周期的割り込み動作です。これの使用を開始するには以下のようにこれらの手順に従ってください。

- 1. 比較/捕獲(TCBn.CCMP)レジスタにTOP値を書いてください。
- 2. 任意選択: 制御B(TCBn.CTRLB)レジスタの比較/捕獲出力許可(CCMPEN)ビットに'1'を書いてください。これは対応するPORT出 カレジスタの値を無効にして対応するピンでの波形出力を利用可能にします。
- 3. 制御A(TCBn.CTRLA)レシ^{*}スタの許可(ENABLE)ビットに'1'を書くことによって計数器を許可してください。計数器はTCBn.CTRLAレ ジ^{*}スタのクロック選択(CLKSEL)ビット領域で設定した前置分周器に従ったクロック刻みの計数を開始します。
- 4. 計数値は計数(TCBn.CNT)レジスタから読むことができます。周辺機能はCNT値がTOPに達する時に捕獲(CAPT)割り込みと事象 を生成します。

a. 比較/捕獲レジスタが現在のCNTよりも低い値に変更される場合、周辺機能はMAXまで計数して丸めを行います。

b. MAXで溢れ(OVF)割り込みと事象が生成されます。


24.3.3. 動作

24.3.3.1. 動作形態

計時器は以降の部分で記述される8つの異なる動作形態の1つで動くように構成設定することができます。端検出を保証するために 事象パルスは1システム クロック周期より長いことが必要です。

24.3.3.1.1. 周期的割り込み動作

周期的割り込み動作では計数器が捕獲(TOP)値ま で計数してBOTTOMから再開します。CAPT割り込 みと事象はCNTがTOPと等しい時に生成されます。 TOPがCNTよりも低い値に更新された場合、MAX 到達でOVFの割り込みと事象が生成され、計数器 はBOTTOMから再開します。




24.3.3.1.2. 制限時間検査動作

制限時間検査動作では事象入力チャネルで検出した最初の信号端で計数器が計数を開始し、次の信号端で停止します。CNTは停止端後静止(凍結状態)に留まり、計数器は新しい開始端で再開します。

この動作は事象使用部として構成設定されたTCB を必要とし、事象部分で説明されます。

開始と停止の端は事象制御(TCBn.EVCTRL)レジス タの事象端(EDGE)ビットによって決められます。第2 端前にCNTがTOPに到達する場合、CAPT割り込 みと事象が生成されます。TOPがCNTよりも低い値 に更新された場合、MAX到達でOVF割り込みと同 時に事象が生成され、計数器はBOTTOMから再開 します。凍結状態での計数(TCBn.CNT)レジスタまた は比較/捕獲(TCBn.CCMP)レジスタの読み込み、ま たは状態(TCBn.STATUS)レジスタの走行(RUN)ビット 書き込みは無効です。




24.3.3.1.3. 事象での捕獲動作

事象での捕獲動作では計数器がBOTTOMからMAXへ計数します。事象検出時、計数(TCBn.CNT)レジスタ値は比較/捕獲(TCBn.C CMP)レジスタに転送され、CAPT割り込みと事象が生成されます。事象端検出部は上昇端または下降端のどちらかで捕獲を起動する ように構成設定することができます。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。

右図は事象入力信号の下降端で計数捕獲するように 構成設定した捕獲部を示します。CAPT割り込み要求7 ラグは比較/捕獲(TCBn.CCMP)レジスタの下位バイ読み 込み後、自動的に解除(0)されます。CNTがMAXの時に OVF割り込みと事象が生成されます。

重要:他のどれかの動作からこの動作へ移行す る時に計数器(TCBn.CNT)レジスタに\$0000 を書くことが推奨されます。



24.3.3.1.4. 計数捕獲周波数測定動作

計数捕獲周波数動作ではTCBが事象入力信号の正端 または負端のどちらかで計数器値を捕獲して再始動し ます。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。

CAPT割り込み要求フラクは比較/捕獲(TCBn.CCMP)レジスタの下位ハイト読み込み後、自動的に解除(0)されま


す。CNTがMAXの時にOVF割り込みと事象が生成されます。

右図は上昇端で働くように構成設定された時のこの動 作を図解します。

24.3.3.1.5. 計数捕獲パルス幅測定動作

計数捕獲パルス幅測定動作では計数捕獲パルス幅測定 が正端で計数器を再始動し、割り込み要求が生成され るのに先立って次の下降端で捕獲します。CAPT割り込 み要求7ラグは比較/捕獲(TCBn.CCMP)レジスタの下位 パ化読み込み後、自動的に解除(0)されます。CNTが MAXの時にOVF割り込みと事象が生成されます。計時 器は自動的に上昇端と下降端の方向を切り替えます が、正しい動きのために20ロック周期の最小端間分離が 必要とされます。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。





計数捕獲周波数/パルス幅測定動作では事象入力信号で正端が検出された時に計時器が計数を開始します。後続する下降端で計


数値が捕獲されます。計数器は事象入力信号の2つ目の上昇端が検出された時に停止してCAPT割り込み要求75グを設定(1)します。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。

比較/捕獲(TCBn.CCMP)レジスタの下位ハイト読み込み 後、CAPT割り込み要求フラケが自動的に解除(0)され、 新しい捕獲手順の準備が整います。従って、計数(TCB n.CNT)レジスタは事象入力信号の次の正端でBOTTOM にリセットされるため、比較/捕獲レジスタの前に読んでくだ さい。CNTがMAXの時にOVF割り込みと事象が生成さ れます。







24.3.3.1.7. 単発動作

接続された事象チャネルで上昇端または下降端が観測される毎に比較/捕獲(TCBn.CCMP)レジスタによって定義される持続時間を持つ パルスを生成するのに単発動作を使ってください。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。

計数器が止まると、出力ピンがLowに設定されます。接続した事象チャネルで事象が検出された場合、計時器はリセットしてBOTTOMから TOPまでの計数を開始し、同時にその出力をHighに駆動します。計数器が計数しているかを見るのに状態(TCBn.STATUS)レジスタの 走行(Run)ビットを読んでください。一旦CNTの値がCCMPレジスタに達すると、計数器は計数を止めます。同時に出力ピンが最小1計数 器クロック(CLK_TCB)周期間Low状態に移ります。この期間中に起きる新しいどの事象も無視されます。これに続き、新しい事象を受け てから出力がHighに設定されるまでに2周辺機能クロック(CLK_PER)周期の遅延があります。事象制御(TCBn.EVCTRL)レジスタの事象 端(EDGE)ビットが、1、を書かれると、どの端も計数器の開始を起動できます。EDGEビットが、0、なら、正端だけが開始を起動します。

計数器は例え事象による起動がなくてもこの周辺機能が許可されると、またこの周辺機能が許可されている間に事象制御(TCBn.EV CTRL)レジスタ内の事象端(EDGE)ビットが変更された場 図24 0 単発動体


合、直ぐに計数を開始し、これは計数(TCBn.CNT)レジス タにTOP値を書くことによって防がれます。同様の動き はTCBn.EVCTRLレジスタ内のEDGEL'ットが '1'と同時に この単位部が許可される場合にも見られます。計数レジ スタへのTOP値書き込みはこれも防ぎます。


制御B(TCBn.CTRLB)レジスタの非同期許可(ASYNC)ビットが'1'を書かれた場合、計時器は到着事象に対して非同期に反応します。事象端は出力信号を直ちに設定(1)させます。計数器は未だ事象が受け取られた後の完全な2クロック周期で計数を開始し、結果として2~3クロック周期の遅延が観測されます。

24.3.3.1.8. 8ビットPWM動作

TCBは各16ビット比較/捕獲(TCBn.CCMPHとTCBn.CC MPL)レジスタ対が個別の比較レジスタとして使われる8ビット PWM動作で動くように構成設定することができます。 CCMPLは周期(T)を制御し、同時にCCMPHは波形の デューティサイクルを制御します。計数器はBOTTOMから CCMPLまで継続的に計数し、出力はBOTTOMで設定 (1)され、計数器がCCMPHに達する時に解除(0)されま す。

CCMPHは出力がHighに駆動される間のクロック数です。 CCMPL+1が出力パルス周期で、この+1の結果として1ク ロック周期の遅延が観測されます。





24.3.3.2. 出力

計時器同期と出力論理レヘルは選んだ制御B(TCBn.CTRLB)レシ、スタの計時器動作(CNTMODE)と、ット領域に依存します。単発動作で は信号生成が到着事象に対して非同期に起こるようにタイマ/カウンタを構成設定(TCBn.CTRLBの非同期許可(ASYNC)と、ット=1に)するこ とができます。

その後、出力信号はTCBクロックに同期化される代わりに到着事象で直ちに設定(1)されます。計数器の同期遅延のため、波形出力は TOP値によって定義されたよりも3~4 CLK_TCB周期長くHighに設定されます。

TCBn.CTRLBの比較/捕獲出力許可(CCMPEN)ビットの'1'書き込みが波形出力を許可します。これは対応するポート出力レジスタでの 値を無効にして対応するピンで波形出力を利用可能にします。

下表は各種構成設定と出力でのそれらの影響を一覧にします。

表24-2. 出	表24−2. 出力構成設定								
CCMPEN CNTMODE ASYNC			出力						
	単発動作 —		出力は計数器開始時にHigh、計数器停止時にLowです。						
1			出力は事象到着時にHigh、計数器停止時にLowです。						
1	8ビットPWM動作	非適用	8ビットPWM動作						
	その他の動作	非適用	TCBn.CTRLBレジスタの比較/捕獲ピン初期値(CCMPINIT)ビットが初期出力レヘ゛ルを選択						
0	非適用	非適用	出力なし						

周辺機能が許可されている間の動作変更は予期せぬ出力を生成し得るため推奨されません。計時器構成設定中に割り込み要求フラグが設定(1)される可能性があります。周辺機能構成設定後にタイマ/カウンタ割り込み要求フラグ(TCBn.INTFLAGS)レジスタを解除(=0)することが推奨されます。

24.3.3.3. 32ビット計数捕獲

真の32ビット計数捕獲として動くように2つの16ビットタイマ/カウンタB型(TCBn)を結合することができます。

1つのTCBは下位2¹/1^{*}/1^{*}を計数します。一旦この計数器がMAXに達すると、溢れ(OVF)事象が生成され、計数器は丸められます。2 つ目のTCBはこれらのOVF事象を計数するように構成設定され、従って上位2⁻¹/1^{*}を提供します。32[±]/1^{*}計数器値は2つの計数器値 から連結されます。

32ビット計数器として機能するには、以下の項で記述されるように2つのTCBとシステムを設定してください。

システム構成設定

- ・応用の必要条件に従って下位側TCB用計数入力のために供給元(TCA、事象、CLK_PER)を構成設定してください。
- ・下位側TCB(事象生成部)からのOVF事象を上位側TCB(事象使用部)に配線するように事象システムを構成設定してください。
- ・同じ捕獲事象(CAPT)生成部を両TCBに配線するように事象システムを構成設定してください。

下位側計数器の構成設定

- ・制御A(CTRLA)レジスタのクロック選択(CLKSEL)ビット領域に書くことによって構成設定した計数入力を選んでください。
- ・計数捕獲動作の1つを選ぶように制御B(CTRLB)レジスタの計時器動作(CNTMODE)ビット領域を書いてください。
- ・CTRLAの2つのタイマ/カウンタ連結(CASCADE)ビットは'0'でなければなりません。

上位側計数器の構成設定

- ・CTRLAの2つのタイマ/カウンタ連結(CASCADE)ビットに'1'を書くことによって32ビット動作を許可してください。
- ・CTRLAレジスタのクロック選択(CLKSEL)ビット領域を書くことによってクロック入力として事象を選んでください。
- ・下位側TCBと同じ計数捕獲動作を選ぶように制御B(CTRLB)レジスタの計時器動作(CNTMODE)ビット領域を書いてください。

32ビット計数器値捕獲

32ビット計数器値を取得するには両TCBにCAPT事象を送ってください。両TCBは同じ捕獲動作で動いており、故に各々が各々の比較/捕獲(CCMP)レジスタで現在の計数器値(CNT)を捕獲します。32ビット捕獲値は2つのCCMPレジスタの連結によって形成されます。

例24-1. 下位側計数器としてTCB0、上位側計数器としてTCB1の使い方

TCB0は計数入力を数え、TCB1はTCB0からのOVF事象を数えます。両TCBは事象での計数捕獲動作です。

CAPT事象が生成され、それらの現在のCNT値をそれら各々のCCMPレジスタに複写させます。2つの異なるCASCADEビット値が 正しいCAPT事象タイングを許します。

捕獲した32ビット値はTCB1.CCMP(上位側)とTCB0.CCMP(下位側)で連結されます。

	捕獲要求		
TCB0 - 下位側計数器		→ TCB1 - 上位側計数器	
CTRLA.CASCADE=0		CTRLA.CLKSEL=EVENT	
CTRLB.CNTMODE=CAPT	事象システム	CTRLA.CASCADE=1	32ビット捕獲値
CNT		CTRLB.CNTMODE=CAPT	TCB1.CCMP TCB0.CCMP
=MAX	OVF >		ハイト3 ハイト2 ハイト1 ハイト0 (MSB) (LSB)

24.3.3.4. 雑音消去器

雑音消去器は簡単なデジタル濾波器の仕組みを用いることによって雑音耐性を改善します。事象制御(TCBn.EVCTRL)レジスタの雑音 濾波器(FILTER)ビットが許可されると、周辺機能は事象チャネルを監視して最後の4つの観測試料の記録を維持します。4つの連続する 試料が等しければ、その入力は安定と見做され、その信号は端検出器に供給されます。

許可されると、雑音消去器は入力に印加された変化と入力比較レジスタの更新の間に4システム クロック周期の付加遅延をもたらします。 雑音消去器は周辺機能クロックを使い、従って、前置分周器によって影響を及ぼされません。

24.3.3.5. タイマ/カウンタA型との同期

TCBは制御A(TCBn.CTRLA)レシ[、]スタのクロック選択(CLKSEL)ビット領域に'10'を書くことによってタイマ/カウンタA型(TCAn)のクロック(CLK_T CA)を使うように構成設定することができます。この設定でTCBはTCAnで選んだ同じクロック元で計数します。

制御A(TCBn.CTRLA)レシ[゛]スタの同期更新(SYNCUPD)ヒットが'1'を書かれると、TCB計数器はTCAn計数器が再始動する時に再始動します。

24.3.3.6. ポート無効化

制御B(TCBn.CTRLB)レシ^{*}スタの比較/捕獲出力許可(CCMPEN)ビットに'1'を書くことが波形出力を許可し、対応するPORT出力レシ^{*}スタ での値を無効にして対応するピンで波形出力を利用可能にします。

24.3.4. 事象

TCBは以下の表で記述される事象を生成することができます。

表24-3. TCBでの事象生成部					
生	戓部名	説明	事象型	生成クロック領域	車角目
周辺機能	事象	■元 9 月	争承空	主成フロッフ頃域	事象長
TCBn	CAPT	CAPTフラグ設定(1)	パルス		1 CLK_PER周期
TCDII	OVF	OVFフラグ設定(1)	~ // ∧	CLK_PER	I CLK_FEK问势

CAPTとOVFの事象を生成するための条件はタイマ/カウンタ割り込み要求フラグ(TCBn.INTFLAGS)レジスタで対応する割り込み要求フラグ を掲げるそれらと同じです。事象使用部と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照し てください。

TCBは下表で記述される事象を受け取ることができます。

表24-4. TCBでの事象使用部と利用可能な事象活動

使	用部名	説明	入力検出	同期/非同期
周辺機能	入力	記が明	入力検出	回朔/ 非回朔
		制限時間検査		
		事象で計数捕獲		
	CADT	計数捕獲周波数測定		同期
TCBn	CAPT	計数捕獲パルス幅測定	端	
		計数捕獲周波数/パルス幅測定		
		単発		両方
	COUNT	事象で計数		同期

CAPTとCOUNTは入力事象で検出して働くTCB事象使用部です。

COUNT事象使用部は制御A(TCBn.CTRLA)レジ^{*}スタのクロック選択(CLKSEL)ヒ^{*}ット領域をEVENTに変更することによってこの周辺機能 で許可され、それによって事象システムを設定します。

事象制御(TCBn.EVCTRL)レジスタの捕獲事象入力許可(CAPTEI)ビットが'1'を書かれた場合、やって来る事象は制御B(TCBn.CTRL B)レジスタの計時器動作(CNTMODE)ビット領域とTCBn.EVCTRLレジスタの事象端選択(EDGE)ビットによって定義されたような事象活動になります。事象は認知されるために最低1 CLK_PER周期間留まらなければなりません。

単発動作に対して非同期動作が許可された場合、事象は端起動され、1周辺機能クロック周期よりも短い事象入力で変更を捕獲します。

24.3.5. 割り込み

_表24-5. 利用可能な割り込みベクタと供給元						
名称	ベクタ説明	条件				
CAPT	エクロ実用います。	動作形態に依存。TCBn.INTFLAGSレジスタのCAPTの記述をご覧ください。				
OVF	TCB割り込み	タイマ/カウンタがMAXからBOTTOMへ溢れ。				

割り込み条件が起こると、周辺機能の割り込み要求フラグ(TCBn.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(TCBn.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

24.3.6. 休止形態動作

TCBは既定でスタンバイ休止動作に於いて禁止されます。休止動作へ移行すると直ぐに停止されます。

制御A(TCBn.CTRLA)レジスタのスタンバイ時走行(RUNSTDBY)ビットが'1'を書かれた場合、この単位部は完全な動作をすることができます。

全ての動作はパワーダウン休止動作で停止されます。

24.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0		RUNSTDBY	CASCADE	SYNCUPD		CLKSEL2~0)	ENABLE
+\$01	CTRLB	7~0		ASYNC	CCMPINIT	CCMPEN		C	NTMODE2~	0
+\$02	マック									
~ +\$03	予約									
+\$04	EVCTRL	7~0		FILTER		EDGE				CAPTEI
+\$05	INTCTRL	7~0							OVF	CAPT
+\$06	INTFLAGS	7~0							OVF	CAPT
+\$07	STATUS	7~0								RUN
+\$08	DBGCTRL	7~0								DBGRUN
+\$09	TEMP	$7 \sim 0$		1	1	TEM	P7~0	1	1	1
+\$0A	CNT	7~0		1		CNT	7~0	1	1	
+\$0B	CNI	$15 \sim 8$		1	1	CNT	15~8	1	1	
+\$0C	ССМР	7~0				ССМ	IP7~0		ı — — — — — — — — — — — — — — — — — — —	
+\$0D	COMP	$15 \sim 8$		1	1	CCM	P15~8	i	1	1

24.5. レジスタ説明

24.5.1. CTRLA - 制御A (Control A)

名称 : CTRLA 変位 : +\$00

夏位:+\$00 リセット:\$00

特質:-

ヒット	7	6	5	4	3	2	1	0
		RUNSTDBY	CASCADE	SYNCUPD		CLKSEL2~0		ENABLE
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値				0	0	0	0	0

• ビット6 - RUNSTDBY : スタンハイ時走行 (Run Standby)

このビットへの'1'書き込みはこの周辺機能にスタンバイ休止動作での走行を許します。

• ビット5 - CASCADE : 2つのタイマ/カウンタ連結 (Cascade Two Timer/Counters)

このビットに'1'を書くと、事象システムを使う32ビット動作用に2つの16ビットタイマ/カウンタB型(TCBn)の連結を許可します。このビットは上位2 ハイト(MSB)に使われるタイマ/カウンタに対して'1'でなければなりません。このビットが'1'の時は捕獲(CAPT)用に選ばれた事象元が1周 辺機能クロック周期遅らされ、事象システム経由で2つの計数器を連結する時の繰り上げ伝搬遅延を補償します。

• ビット4 - SYNCUPD : 同期更新 (Synchronize Update)

このビットが'1'を書かれると、TCBはTCAnが再始動または溢れる時に必ず再始動し、これはPWM周期での捕獲を同期化できます。 クロック元としてTCAnが選ばれた場合、TCBはそのTCAnが再始動した時に再始動します。他のクロック選択に対してはTCA0と共に再 始動します。

• ビット3~1 - CLKSEL2~0 : クロック選択 (Clock Select)

これらビットの書き込みはこの周辺機能用のクロック元を選びます。

値	000	001	010	011	100	101	110	111
名称	DIV1	DIV2	TCA0	TCA1	_	_	_	EVENT
説明	CLK_PER	CLK_PER/2	TCA0からの CLK_TCA	TCA1からの CLK_TCA	(予約)	(予約)	(予約)	事象入力の 正端

ビット0 - ENABLE : 許可 (Enable)

このビットに'1'を書くことがタイマ/カウンタB型周辺機能を許可します。

24.5.2. CTRLB - 制御B (Control B)

名称 : CTRLB 変位 : +\$01

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		ASYNC	CCMPINIT	CCMPEN		(CNTMODE2~	0
アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - ASYNC : 非同期許可 (Asynchronous Enable)

このビットに'1'を書くことが単発動作でTCB出力信号の非同期更新を許します。

値	0	1
説明	出力は計数器の同期後開始時にHighになります。	出力は事象到着時にHighになります。

● ビット5 - CCMPINIT : 比較/捕獲ピン初期値 (Compare/Capture Pin Initial Value)

このビットはピン出力が使われる時にピンの初期出力値を設定するのに使われます。このビットは8ビットPWM動作と単発動作で無効で す。

値	0	1
説明	初期のピン状態はLowです。	初期のピン状態はHighです。

● ビット4 - CCMPEN : 比較/捕獲出力許可 (Compare/Capture Output Enable)

このビットへの'1'書き込みは波形出力を許可します。これはそのピンに設定された方向に関わらず、対応するピンで波形出力を利用可能にし、対応するPORT出力レジスタの値を無効にします。

値	0	1
説明	対応ピンで波形出力は許可されません。	波形出力は対応ピンの出力値を上書きします。

● ビット2~0 - CNTMODE2~0 : 計時器動作 (Timer Mode)

このビット領域への書き込みは計時器動作を選びます。

値	0 0 0		001	010		011	
名称	INT		TIMEOUT	CAPT			FRQ
説明	周期的割り込み動作	制	限時間検査動作	事象での計数捕獲動作		計数捕獲周波数測定動作	
値	100		1 0	1	1	10	111
名称	PW		FRQ	PW	SINGLE		PWM8
説明	計数捕獲パルス幅測定	動作	計数捕獲周波数/	パルス幅測定動作	単列	ě動作	8ビットPWM動作

24.5.3. EVCTRL - 事象制御 (Event Control)

名称	:	EVCTRI
----	---	--------

変位 : +\$04

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
		FILTER		EDGE				CAPTEI
アクセス種別	R	R/W	R	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6 - FILTER : 捕獲入力雑音消去濾波器許可 (Input Capture Noise Cancellation Filter)

このビットに'1'を書くことが捕獲入力雑音消去部を許可します。

● ビット4 - EDGE : 事象端選択 (Event Edge)

このビットは事象端を選ぶのに使われます。このビットの影響は制御B(TCBn.CTRLB)レシブタで選んだ計数動作(CNTMODE)に依存します。"ー"は事象や端がこの動作で無効なことを意味します。

計数動作	EDGE	正(上昇)端	負(下降)端
周期的割り込み動作	0		
同期に割り込み到日	1	-	-
制限時間検査動作	0	計数開始	計数停止
前欧时间恢道到旧	1	計数停止	計数開始
事象での計数捕獲動作	0	計数値を捕獲、割り込み	-
事家での計数捕獲期件	1	-	計数値を捕獲、割り込み
計数捕獲周波数測定動作	0	計数値を捕獲/解消/再開、割り込み	_
可数相爱问仅数例是到旧	1	-	計数値を捕獲/解消/再開、割り込み
計数捕獲パルス幅測定動作	0	計数値を解消/再開	計数値を捕獲、割り込み
司 叙信授 / // 小阳 (四) 仁 9) [ト	1	計数値を捕獲、割り込み	計数値を解消/再開
計数捕獲周波数/パルス幅測定動作	0	第1正端で計数値を解消/再開、後続する	る負端で捕獲、第2正端で停止と割り込み
可数11100问仪数/ / / / / / 阳侧足到下	1	第1負端で計数値を解消/再開、後続する	る正端で捕獲、第2負端で停止と割り込み
単発動作	0	計数開始	
中元 期1F	1	計数開始	計数開始
8ビットPWM動作	0		
OU YFFW MBJ/F	1		

• ビットO - CAPTEI : 捕獲事象入力許可 (Capture Event Input Enable)

このビットに'1'を書くことがTCBに対する事象入力捕獲を許可します。

24.5.4. INTCTRL - 割り込み制御 (Interrupt Control)

名称	:	INTCTRL
赤莅		+\$05

- **変位** : +\$05 リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
							OVF	CAPT
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット1 - OVF : 溢れ割り込み許可 (Overflow Interrupt Enable)

このビットに'1'を書くことが溢れでの割り込みを許可します。

• ビット0 - CAPT : 捕獲割り込み許可 (Capture Interrupt Enable) このビットに'1'を書くことが捕獲での割り込みを許可します。

24.5.5. INTFLAGS - 割り込み要求フラグ (Interrupt Flags)

	: INTFLAGS : +\$06
リセット	

特質:-

ビット	7	6	5	4	3	2	1	0
[OVF	CAPT
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット1 - OVF: 溢れ割り込み要求フラク (Overflow Interrupt Flag)

このビットは溢れ割り込み発生時に設定(1)されます。このフラグはタイマ/カウンタがMAXからBOTTOMに丸められる時に必ず設定(1)され ます。

このビットはこのビット位置に'1'を書くことによって解除(0)されます。

● ビット0 - CAPT : 捕獲割り込み要求7ラグ (Capture Interrupt Flag)

このビットは捕獲割り込み発生時に設定(1)されます。割り込み条件は制御B(TCBn.CTRLB)レジスタの計数動作(CNTMODE)ビット領域 に依存します。

このビットはこれに'1'を書くことによって、または捕獲動作で比較/捕獲(CCMP)レジスタが読まれた時に解除(0)されます。

計数器動作	割り込み設定条件	TOP值	CAPT
周期的割り込み動作			
制限時間検査動作	計数器がTOPに達した時に設定(1)	CCMP	CNT=TOP
単発動作			
計数捕獲周波数	捕獲レジスタを設定して計数器再始動時端で設定(1)、フラグは捕		事象でCNTをCCMPに複写、
測定動作	獲読み込み時に解除(<mark>0</mark>)		計数再開(CNT=BOTTOM)
事象での	事象が起きて捕獲レジスタが設定される時に設定(1)、フラグは捕		
計数捕獲動作	獲読み込み時に解除(0)	_	
計数捕獲パルス幅	捕獲レジスタを設定して計数器再始動時端で設定(1)、直前端で		事象でCNTをCCMPに複写、
測定動作	計数器初期化、フラグは捕獲読み込み時に解除(0)		計数継続
計数捕獲周波数/	計数器停止時の第2(正/負)端で設定(1)、フラグは捕獲読み込		
パルス幅測定動作	み時に解除(<u>0</u>)		
8ビットPWM動作	計数器がCCMPLに達した時に設定(1)	CCMPL	CNT=CCMPL

<mark>24.5.6. STATUS - 状態</mark> (Status)

名称 : STATUS 変位 : +\$07 リセット : \$00 特質 : -								
ビット	7	6	5	4	3	2	1	0
								RUN
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット0 - RUN : 走行 (Run)

計数器が走行している時にこのビットが'1'に設定されます。計数器が停止されると、このビットが'0'に解除されます。 このビットは読み込み専用でUPDIによって設定することはできません。

24.5.7. DBGCTRL - デバッグ制御 (Debug Control)

名称 : DBGCTF 変位 : +\$08 リセット : \$00 特質 : -								
ビット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN: デバック時走行 (Debug Run)

値	0	1
説明	中断デバッグ動作で停止され事象を無視	中断デベッグ動作でCPU停止時に走行継続

24.5.8. TEMP - 一時レジスタ (Temporary Value)

名称:TEMP

変位:+\$09

リセット : \$00

特質 :-

ー時レジスタはこの周辺機能の16ビットレジスタへの16ビット単一周期アクセスのためにCPUによって使われます。このレジスタはこの周辺機能の全ての16ビットレジスタに対して共通で、ソフトウェアによって読み書きすることができます。16ビットレジスタ読み書きのより多くの詳細については「メモリ」章の「16ビットレジスタのアクセス」を参照してください。

ビット	7	6	5	4	3	2	1	0
				TEM	P7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - TEMP7~0 : 一時値 (Temporary Value)

24.5.9. CNT - 計数 (Count)

名称 : CNT (CNTH,CNTL) 変位 : +\$0A リセット : \$0000

特質 :-

TCBn.CNTHとTCBn.CNTLのレシ^{*}スタ対は16ビット値のTCBn.CNTを表します。下位ハ^{*}イト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハ^{*}イト[15~8](接尾辞H)は変位+1でアクセスすることができます。

CPUとUPDIの書き込みアクセスはレジスタの内部更新を超える優先権を持ちます。

ビット	15	14	13	12	11	10	9	8
				CNT	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
				CNT	7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット15~8 - CNT15~8 : 計数値上位バイ (Count Value high)

これらのビットは16ビット計数レジスタの上位ハイトを保持します。

● ビット7~0 - CNT7~0 : 計数値下位バ仆 (Count Value low)

これらのビットは16ビット計数レジスタの下位バイトを保持します。

24.5.10. CCMP - 比較/捕獲 (Compare/Capture)

名称:CCMP(CCMPH,CCMPL)

変位 : +\$28

リセット : \$0000

特質 :-

TCBn.CCMPHとTCBn.CCMPLのレジスタ対は16ビット値のTCBn.CCMPを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

このレジスタは動作形態に依存して異なる機能を持ちます。

・捕獲動作に対して、これらのレジスタは捕獲発生時に捕獲された計数器の値を含みます。

- ・周期的割り込み、制限時間検査、単発の動作でこのレジスタはTOP値として働きます。
- ・8ビットPWM動作ではTCBn.CCMPHとTCBn.CCMPLは2つの独立した比較レジスタとして働きます。波形の周期がCCMPLによって制 御される一方で、CCMPHがデューティサイクルを制御します。

14	13	12	11	10	9	8
CCMP15~8						
R/W	R/W	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0
C	F	4	0	0	1	0
6	5	4 	3 127~0		1	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0
	R/W 0 6 R/W	R/W R/W 0 0 6 5 R/W R/W	R/W R/W R/W 0 0 0 6 5 4 CCM CCM	CCMP15~8 R/W R/W R/W 0 0 0 6 5 4 3 CCMP7~0 R/W R/W R/W	CCMP15~8 R/W R/W R/W R/W 0 0 0 0 0 6 5 4 3 2 CCMP7~0 CCMP7~0 R/W R/W R/W	CCMP15~8 R/W R/W R/W R/W 0 0 0 0 0 6 5 4 3 2 1 CCMP7~0 CCMP7~0 R/W R/W R/W

● ビット15~8 - CCMP15~8:比較/捕獲値上位バイト(Compare/Capture Value high byte) これらのビットは16ビットの比較/捕獲/TOP値の上位バイを保持します。

● ビット7~0 - CCMP7~0 : 比較/捕獲値下位バイト (Compare/Capture Value low byte)

これらのビットは16ビットの比較/捕獲/TOP値の下位バイトを保持します。

25. TCD - 12ビット タイマ/カウンタD型

25.1. 特徴

- 12ビットタイマ/カウンタ
- ・設定可能な前置分周器
- ・2重緩衝された比較レジスタ
- 波形生成
 - -1傾斜動作
 - -2傾斜動作
 - 4傾斜動作
 - -2重勾配動作
- ・2つの独立した入力チャネル
- ・ソフトウェアと捕獲に基づく入力
- ・入力事象に対する設定可能な濾波器
- ・外部事象での条件付き波形生成
 - 障害処理
 - 入力抑止
 - 過負荷保護機能
- ハートウェアによる緊急停止
- ・半ブリッジと全ブリッジの出力を支援


25.2. 概要

タイマ/カウンタD型(TCD)は非同期計数器、前置分周器と、比較、捕獲、制御の論理回路から成る高性能な波形制御器です。 TCDは周辺機能クロックに対して非同期のクロックで動くことができる計数器を含みます。これは任意選択の沈黙時間を持つ独立した2

つの出力を生成することができる比較論理回路を含みます。それは捕獲と決定論的障害制御のため、事象システムに接続されます。タイマ/カウンタは比較一致と溢れで割り込みと事象を生成することができます。

このデバイスはTCD周辺機能の1つの実体であるTCD0を提供します。

25.2.1. 構成図




TCDコアは周辺機能クロックに対して非同期です。タイマ/カウンタは各々独立した波形出力を持つ2つの比較/捕獲単位部から成ります。この単位部の1つからの出力に等しくすることができる2つの追加波形出力もあります。各比較/捕獲単位部に対して、各々の周辺機能レジスタ(TCDn.CMPASET、TCDn.CMPASET、TCDn.CMPBSET、TCDn.CMPBCLR)で格納される比較レジスタの対があります。

標準動作中、計数器値は継続して比較レジスタと比較されます。これは割り込みと事象の両方を生成するのに使われます。

TCDは2つの入力事象に対して独立して選ばれる10種の入力動作で入力事象を使うことができます。入力動作は入力事象が出力に どう影響を及ぼすかと、事象発生時に計数器がTCD周回のどこへ行かなければならないかを定義します。

TCDは前置分周することができる4つの異なるクロック元から選ぶことができます。下で示されるように、独立した制御を持つ3つの異なる前置分周器があります。

図25-2. クロック選択と前置分周器の概要



TCD同期部クロックは他の単位部クロックから独立し、TCD領域とI/O領域間のより早い同期を許します。

計数器に対する総前置分周は次のとおりです。

同期前置分周器(SYNCPRES)分周係数×計数器前置分周器(CNTPRES)分周係数

遅延前置分周器は入力抑止/遅延事象出力機能に利用されるクロックの前置分周に使われます。この前置分周器は独立して構成設定することができ、計数器機能から独立した範囲と精度の設定を許します。同期前置分周器と計数器前置分周器は制御A(TCDn.C TRLA)レジスタで構成設定することができる一方で、遅延前置分周器は遅延制御(TCDn.DLYCTRL)レジスタで構成設定することができます。

25.2.2. 信号説明

信号	形式	説明
WOA	デジタル出力	TCD波形出力A
WOB	デジタル出力	TCD波形出力B
WOC	デジタル出力	TCD波形出力C
WOD	デジタル出力	TCD波形出力D

25.3. 機能的な説明

25.3.1. 定義

以下の定義はこの文書を通して使われます。

表25-1. タイマ/カウンタ	定義
名称	説明
TCD周回	計数器が同じ場所に戻される前に通って行くことが必要が4つの状態の連続した流れ
入力抑止	TCD周回の選択可能な部分で設定可能な時間の間、事象入力を無視ための機能
非同期出力制御	事象発生時に瞬時に出力を上書きすることを許します。これは回復不能障害を処理するのに使われます。
1傾斜	計数器はTCD周回中に1度、0にリセットされます。
2傾斜	計数器はTCD周回中に2度、0にリセットされます。
4傾斜	計数器はTCD周回中に4度、0にリセットされます。
2重勾配	計数器はTCD周回中に0と選んだ頂上値間を上昇と下降の両方で計数します。
入力動作	与えられた入力事象に基づいて出力特性を変更する予め定義された設定

25.3.2. 初期化

TCDを初期化するには次のとおりです。

- 1. 制御A(TCDn.CTRLA)レジスタでクロック元と前置分周器を選んでください。
- 2. 制御B(TCDn.CTRLB)レジスタで波形生成動作を選んでください。
- 3. 任意選択: 他の静的レジスタを望む機能に構成設定してください。
- 4. 比較(TCDn.CMPxSET/CLR)レジスタに初期値を書いてください。
- 5. 任意選択: 他の2重緩衝されたレジスタに望む値を書いてください。
- 6. 状態(TCDn.STATUS)レジスタの許可準備可(ENRDY)ビットが'1'に設定されているのを確実にしてください。
- 7. 制御A(TCDn.CTRLA)レジスタの許可(ENABLE)ビットに'1'を書くことによってTCDを許可してください。

25.3.3. 動作

25.3.3.1. レジスタ同期区分

殆どのI/OレジスタはTCDコア クロック領域に対して同期されることが必要で、これは各種レジスタ区分に対して違うように行われます。

表25-2. レジスタの区分				
許可と指令のレジスタ	2重緩衝されるレジスタ	静的レジスタ	読み込み専用レジスタ	標準I/Oレジスタ
TCDn.CTRLA (ENABLEビット)	TCDn.DLYCTRL	TCDn.CTRLA (<mark>注1</mark>) (ENABLEを除く全ビット)	TCDn.STATUS	TCDn.INTCTRL
TCDn.CTRLE	TCDn.DLYVAL	TCDn.CTRLB	TCDn.CAPTUREA	TCDn.INTFLAGS
	TCDn.DITCTRL	TCDn.CTRLC	TCDn.CAPTUREB	
	TCDn.DITVAL	TCDn.CTRLD		
	TCDn.DBGCTRL	TCDn.EVCTRLA		
	TCDn.CMPASET	TCDn.EVCTRLB		
	TCDn.CMPACLR	TCDn.INPUTCTRLA		
	TCDn.CMPBSET	TCDn.INPUTCTRLB		
	TCDn.CMPBCLR	TCDn.FAULTCTRL (<mark>注2</mark>)		

注1: TCDn.CTRLAレジスタのビットはENABLEビットの例外を除き、許可保護されます。これらは先にENABLEビットが'0'を書かれた時にだけ書くことができます。

注2: このレジスタはそれの値設定の変更に対して時限書き込み手順を必要とする構成設定変更保護機構によって保護されます。

指令と許可のレジスタ

クロック領域間の同期のため、状態(TCDn.STATUS)レシ[、]スタの許可準備可(ENRDY)ビットが'1'の間にだけ制御A(TCDn.CTRLA)レシ[、]スタの許可(ENABLE)ビットを変更することが可能です。

制御E(TCDn.CTRLE)レジスタは、TCDが許可された時で、既に同期化が進行中でない限り、TCDコア領域に対して自動的に同期化さ れます。新しい指令を書くことが可能なことを確かめるには、TCDn.STATUSレジスタの指令準備可(CMDRDY)ビットが'1'か調べてくだ さい。TCDn.CTRLEは指令が送られる時にそれ自身を解除(0)する瞬発(ストローブ)レジスタです。

2重緩衝されるレジスタ

2重緩衝されるレジスタはTCDが許可されて2つのクロック領域間の同期が進行中でない間に標準I/O書き込みで更新することができます。2重緩衝されるレジスタを更新することが可能なことを確かめるためにTCDn.STATUSレジスタのCMDRDYビットが'1'であることを調べてください。この値は同期指令が送られた時またはTCDが許可された時にTCDコア領域に同期化されます。

表25-3. 同期指令発行

同期発行ビット	2重緩衝レジスタ更新
CTRLC.AUPDATE	TCDn.CMPBCLRHレシズタが書かれる度毎に同期化がTCD周回の最後で発生
CTRLE.SYNC (注)	SYNCビットがTCD領域に同期されると直ぐに1度発生
CTRLE.SYNCEOC (注)	次のTCD周回の最後で1度発生
注. 同期が既に進行中の	<u>男会 その活動け無効です</u>

注: 同期が既に進行中の場合、その活動は無効です。

静的レジスタ

静的レジスタはTCDが許可されている間に更新することができません。従って、これらのレジスタはTCDを許可する前に構成設定されな ければなりません。TCDが許可されているかを知るには、制御A(TCDn.CTRLA)レジスタの許可(ENABLE)ビットが'1'として読めるか調 べてください。

標準I/Oと読み込み専用のレジスタ

標準I/Oと読み込み専用のレジスタは領域間のどの同期化によっても制約されません。読み込み専用レジスタは同期状態についてとコア 領域からの同期された値を通知します。

25.3.3.2. 波形生成動作

TCDは制御B(TCDn.CTRLB)レジスタの波形生成動作(WGMODE)ビット領域によって制御される4つの異なる波形生成動作を提供します。波形生成動作は次のとおりです。

・1傾斜動作 ・2傾斜動作 ・4傾斜動作 ・2重勾配動作


波形生成動作はTCD周回中に計数器がどう計数するかと比較値が波形にどう影響するかを決めます。TCD周回は以下のこれらの 状態に分けられます。

・WOA 沈黙時間 (DTA) ・WOA ON時間 (OTA) ・WOB 沈黙時間 (DTB) ・WOB ON時間 (OTB)


比較A設定(TCDn.CMPASET)、比較A解除(TCDn.CMPACLR)、比較B設定(TCDn.CMPBSET)、比較B解除(TCDn.CMPBCLR)の比較値が各状態の最後と次の開始の時を定義します。

25.3.3.2.1. 1傾斜動作

1傾斜動作ではTCD計数器が比較B解除(TCDn.CMPBCLR)レジスタ値に達するまで上昇計数します。その後にTCD周回が完了されて計数器は新しいTCD周回を始める\$000から再始動します。TCD周回の周期は次のとおりです。




下の左図ではCMPASET<CMPACLR<CMPBSET<CMPBCLRです。1傾斜動作で、これはON時間中の重複出力を避けるために必要とされます。下の右図はCMPBSET<CMPASET<CMPACLR<CMPBCLRの例で、ON時間中の重複出力を持ちます。



CMPBCLRとの一致は常に全出力解除に帰着します。他の比較値のどれかがCMPBCLRよりも大きければ、それらの関連する効果は決して起きません。CMPACLRがCMPASET値よりも小さい場合、その解除値は無効です。


25.3.3.2.2. 2傾斜動作

2傾斜動作ではTCD計数器が比較A解除(TCDn.CMPACLR)レジスタ値 に達するまで上昇計数し、そしてリセットして比較B解除(TCDn.CMPBC LR)レジスタ値に達するまで上昇計数します。その後にTCD周回が完了 され、計数器は新しいTCD周回を始める\$000から再始動します。TCD 周回の周期は以下によって与えられます。



右図ではCMPASET<CMPACLRとCMPBSET<CMPBCLRです。これ は出力をHighにさせます。CMPBSETとCMPBCLR値と比べてCMPAS ETとCMPACLRに制限はありません。

2傾斜動作で上書き機能を使わずに重複出力を得ることは不可能で す。例えCMPASET/CMPBSET>CMPACLR/CMPBCLRでも、計数器 はCMPACLR/CMPBCLRでリセットし、決してCMPASET/CMPBSETに 達しません。



 $T_{\text{TCD_cycle}} = \frac{2 \times (\text{CMPBCLR}+1)}{c}$

*f*clk tcd cnt

25.3.3.2.3. 4傾斜動作

4傾斜動作でのTCD周回は以下のこの様式です。

- 1. TCD周回はTCD計数器が0から比較A設定(TCDn.CMPASET)レジ スタ値に達するまで上昇計数し、そして0にリセットすることで始まりま す。
- 2. TCD計数器は比較A解除(TCDn.CMPACLR)レジスタ値に達するま で上昇計数し、そして0にリセットします。
- 3. TCD計数器は比較B設定(TCDn.CMPBSET)レジスタ値に達するま で上昇計数し、そして0にリセットします。
- 4. TCD計数器は比較B解除(TCDn.CMPBCLR)レジスタ値に達するま で上昇計数し、そして0にリセットすることによってTCD周回を終わり ます。

TCD周回の周期は以下によって与えられます。

$T_{TCD cycle} = \frac{(CMPASET+1+CMPACLR+1+CMPBSET+1+CMPBCLR+1)}{(CMPASET+1+CMPACLR+1+CMPBSET+1+CMPBCLR+1)}$

fclk tcd cnt

それらに依存性がないため、比較値に関して制限はありません。

4傾斜動作で上書き機能を使わずに重複出力を得ることは不可能です。

25.3.3.2.4. 2重勾配動作

2重勾配動作でのTCD周回は比較B解除(TCDn.CMPBCLR)レジスタ値から0への下降計数、 そして再びCMPBCLRレジスタ値への上昇計数から成り、これは右のようなTCD周回周期を与 えます。

WOA出力はTCD計数器が下降計数して比較A設定(CMPASET)レジスタ値と一致する時に設定(1)されます。WOAはTCD計数器が上 昇計数してCMPASETレジスタ値と一致する時に解除(0)されます。


WOB出力はTCD計数器が上昇計数して比較B設定(CMPBSET)レジスタ値と一致する時に設定(1)されます。WOBはTCD計数器が下 降計数してCMPBSETレジスタ値と一致する時に解除(0)されます。

出力はCMPASET>CMPBSETの場合に重なります。

比較A解除(CMPACLR)レジスタは2重勾配動作で使われません。CMPACLRレジスタへの値書き込みは無効です。

2重勾配動作でTCDを開始すると、TCD計数器はCMPBCLRレジスタ値で始まって下降計数します。最初の周回で、WOBは上昇計数 時にTCD計数器がCMPBSETレジスタ値と一致するまで設定(1)されません。


制御E(TCDn.CTRLE)レジスタのTCD周回の最後で禁止発動(DISEOC)ビットが設定(1)されると、TCDはそのTCD周回の最後で自動的 に禁止されます。



25.3.3.3. TCD禁止

TCDの禁止は以下のような2つの異なる方法で行うことができます。

- 1. 制御A(TCDn.CTRLA)レジスタの許可(ENABLE)ビットに'0'を書くことによります。これはTCDコア領域に同期される時に直ぐに禁止 されます。
- 2. 制御E(TCDn.CTRLE)レジスタのTCD周回の最後で禁止発動(DISEOC)ビットに'1'を書くことによります。これはTCD周回の最後で TCDを禁止します。



25.3.3.4. TCD入力


TCDは事象システムに接続された2つの入力、入力Aと入力Bを持ちます。各々の入力は対応する出力(WOAとWOB)に接続される機能を持ちます。この機能は事象制御(TCDn.EVCTRLAとTCDn.EVCTRLB)レジスタと入力制御(TCDn.INPUTCTRLAとTCDn.INPUTCTRLB)レジスタによって制御されます。

入力事象を許可するには、対応する事象制御(TCDn.EVCTRLAまたはTCDn.EVCTRLB)レジスタの事象入力起動許可(TRIGEI)ビット に'1'を書いてください。この入力は既定で障害検出として使われますが、それらは捕獲起動としても使うことができます。捕獲起動を 許可するには、対応する事象制御(TCDn.EVCTRLAまたはTCDn.EVCTRLB)レジスタの事象活動(ACTION)ビットに'1'を書いてくださ い。障害検出を禁止するには、対応する入力制御(TCDn.INPUTCTRLAとTCDn.INPUTCTRLB)レジスタの入力動作(INPUTMODE) ビット領域が'0000'を書かれなければなりません。

障害検出には10種の異なる入力動作があります。この2つの入力は入力Aによってのみ支援される入力抑制を除き、同じ機能を持ちます。入力抑制は遅延制御(TCDn.DLYCTRL)レジスタと遅延値(TCDn.DLYVAL)レジスタによって構成設定されます。

この入力は事象システムに接続されます。事象供給元とTCD入力間の接続は事象システムで構成設定されなければなりません。





入力事象受け取りとそれを処理して出力を上書きする間にTCD同期部クロックで2~3クロック周期の遅延があります。非同期事象検出を 使う場合、出力は入力処理の外側で瞬時に上書きされます。

25.3.3.4.1. 入力抑制

入力抑制機能はTCD周回の選択可能な部分で設定可能な時間の間、入力事象を遮蔽します。入力抑制は出力での変化発生直後に起動される"偽"入力事象を遮蔽するのに使うことができます。

入力抑制は遅延制御(TCDn.DLYCTRL)レジスタの遅延選択(DLYSEL)ビット領域を構成設定することによって許可することができます。 起動元はTCDn.DLYCTRLレジスタの遅延起動元(DLYTRIG)ビット領域によって選ばれます。

入力抑制は遅延クロックに使われます。起動後、計数器は遅延値(TCDn.DLYVAL)レジスタの遅延値(DLYVAL)まで上昇計数します。その後、入力抑制がOFFにされます。TCD遅延クロックは同期クロック(CLK_TCD_SYNC)の前置分周された版です。分周係数は遅延制御(TCDn.DLYCTRL)レジスタの遅延前置分周器(DLYPRESC)ビット領域によって設定されます。入力抑制の持続時間は以下によって与えられます。



入力抑制は設定可能な出力事象と同じ論理回路を使います。この理由のため同時に両方を使うことはできません。

25.3.3.4.2. デジタル濾波器

事象入力x用のデジタル濾波器は対応する事象制御(TCDn.EVCTRLAとTCDn.EVCTRLB)レジスタの事象構成設定(CFG)ビットに'01' (FILTERON)を書くことによって許可されます。デジタル濾波器が許可されると、4 TCD計数器クロック周期未満継続するどのパルスも濾波 されます。従って、やって来る事象上のどの変化も、それが入力処理論理回路に影響を及ぼすのに先立って4計数器クロック周期かか ります。

25.3.3.4.3. 非同期事象検出

入力事象で非同期事象検出を許可するには、事象制御(TCDn.EVCTRLAとTCDn.EVCTRLB)レジスタの事象構成設定(CFG)ビット領域がそれに応じて構成設定されなければなりません。

非同期事象検出は入力事象発生時に出力を非同期に上書きすることを可能にします。入力事象が何を行うかは入力動作に依存します。事象が同期クロック(CLK_TCD_SYNC)に同期化される時に出力が直接上書きされ、同時に計数器の流れが変更されます。 非同期事象検出とデジタル濾波器を同時に使うことは不可能です。

25.3.3.4.4. ソフトウェア指令

次表はTCD単位部に対する指令を示します。

表25-4. ソフトウェア指令

起動	ソフトウェア指令
TCDmCTRLEレシ [*] スタのSYNCEOCヒ [*] ット	TCD周回の最後で2重緩衝されたレジスタを更新
TCDmCTRLEレシ [゛] スタのSYNCヒ [゛] ット	2重緩衝されたレジスタを更新
TCDmCTRLEレシ [゛] スタのRESTARTビット	TCD計数器を再始動
TCDmCTRLEレジスタのSCAPTUREAヒット	捕獲A(TCDn.CAPTUREAH/L)レジスタに捕獲
TCDmCTRLEレジスタのSCAPTUREBビット	捕獲B(TCDn.CAPTUREBH/L)レジスタに捕獲

25.3.3.4.5. 入力動作

使用者は10種の入力動作を選ぶことができます。選択は入力制御(TCDn.INPUTCTRLAとTCDn.INPUTCTRLB)レジスタの入力動作 (INPUTMODE)ビット領域を書くことによって行われます。

25.3.3.4.5.1. 入力動作の有効性

全ての入力動作が全ての波形生成動作で動く訳ではありません。下表は各種入力動作でどの波形生成動作が有効かを示します。

表25-5. 入力動作の有効	表25-5. 入力動作の有効性													
INPUTMODE	1傾斜動作	2傾斜動作	4傾斜動作	2重勾配動作										
0 0 0 0	有効	有効	有効	有効										
0001	有効	有効	有効	使用禁止										
0010	使用禁止	有効	有効	使用禁止										
0011	使用禁止	有効	有効	使用禁止										
0100	有効	有効	有効	有効										
0101	使用禁止	有効	有効	使用禁止										
0110	使用禁止	有効	有効	使用禁止										
0111	有効	有効	有効	有効										
1000	有効	有効	有効	使用禁止										
1001	有効	有効	有効	使用禁止										
1010	有効	有効	有効	使用禁止										

25.3.3.4.5.2. 入力動作0:入力活動なし

入力動作0での入力は出力に影響を及ぼしませんが、許可されていれば、それらは未だ捕獲と割り込みを起動することができます。

図25-10.入	力動作の)												
	DTA	OTA	DTB	ОТВ	DTA	OTA	DTB	ОТВ	DTA	OTA	DTB	OTB	DTA	
WOA			1				1				1			
WOB					1				ļ				1	
入力A														
入力B			1						 			 		

25.3.3.4.5.3. 入力動作1:出力停止、逆の比較周回へ飛んで待機

入力動作1での入力事象は出力信号を停止し、逆側沈黙時間へ飛び、TCD計数器が続けるのに先立って入力事象がLowになるまで待ちます。

入力動作1が入力Aで使われた場合、事象はTCDが沈黙時間A(DTA)またはON時間A(OTA)の場合にだけ影響し、WOA出力に影響するだけです。事象が終わると、TCD計数器は沈黙時間B(DTB)で始まります。

図25-11. 人力Aでの人力動作	Έ1			
DTA OTA	DTB OTB DT	A OTA 待機	DTB OTB	DTA OTA DTB OTB
WOA	1			
WOB				
入力A			-7	
入力B				
ЛЛБ				

入力動作1が入力Bで使われた場合、事象はTCDが沈黙時間B(DTB)またはON時間B(OTB)の場合にだけ影響し、WOB出力に影響 するだけです。事象が終わると、TCD計数器は沈黙時間A(DTA)で始まります。

図25-12.入:	図25-12. 入力Bでの入力動作1														
	DTA	OTA	DTB	OTB	DTA	OTA	DTB	OTB	待機	DTA	OTA	DTB	ОТВ		
WOA					ļ		1		 			1			
WOB					1					[
入力A															
入力B										<u> </u>					

25.3.3.4.5.4. 入力動作2:出力停止、逆の比較周回を実行して待機

入力動作2での入力事象は出力信号を停止し、逆側の沈黙時間とON時間を実行し、そしてその後にTCD計数器が続けるのに先立って入力事象がLowになるまで待ちます。逆側の沈黙時間とON時間が終わる前にその入力が終わった場合、待機はありませんが、逆側の沈黙時間とON時間が続きます。

入力動作2が入力Aで使われた場合、事象はTCDが沈黙時間A(DTA)またはON時間A(OTA)の場合にだけ影響し、WOA出力に影響するだけです。

図25-13. 入力	』25-13. 入力Aでの入力動作2													
1	DTA	OTA	DTB	OTB	DTA	OTA	DTB	OTB	待機	DTA	OTA	DTB OTB		
WOA _]					1		
WOB L					1	(1	_(!				
入力A														
入力B														

入力動作2が入力Bで使われた場合、事象はTCDが沈黙時間B(DTB)またはON時間B(OTB)の場合にだけ影響し、WOB出力に影響

図25-14.入力Bでの入力動作2

するだけです。

I	DTA	OTA	DTB	ОТВ	DTA	OTA	DTB	ОТВ	DTA	OTA	待機	DTB	ОТВ
WOA												-	
WOB													
入力A													
入力B												1	

© 2023 Microchip Technology Inc.とその子会社

25.3.3.4.5.5. 入力動作3:出力停止、障害活性の間、逆の比較周期を実行

入力動作3での入力事象は出力信号を停止し、障害/入力が活性である限り、各々逆側の沈黙時間とON時間を実行します。入力が開放されると、進行中の沈黙時間やON時間が終わってその後に通常の流れが始まります。

入力動作3が入力Aで使われた場合、事象はTCDが沈黙時間A(DTA)またはON時間A(OTA)の場合にだけ影響します。

図25-15.入	カAでの	入力動作	⊨ 3										
	DTA	OTA	DTB	OTB	DTA	OTA	DTB	OTB	DTB	OTB	DTA	OTA	DTB
WOA													
WOB					1	((1		
入力A													
入力B					1					1			

入力動作3が入力Bで使われた場合、事象はTCDが沈黙時間B(DTB)またはON時間B(OTB)の場合にだけ影響します。

図25-16.入	カBでの)入力動]作3										
	DTA	OTA	DTB	OTB	DTA	OTA	DTA	OTA	DTB	ОТВ	DTA	OTA	DTB
WOA			1										1
WOB													
入力A									1				
入力B													1

25.3.3.4.5.6. 入力動作4: 全出力停止、周波数維持

入力動作4が使われると、入力Aと入力Bの両方が同じ機能を与えられます。入力事象は事象が活性である限り出力を非活性にします。この動作での事象によってTCD計数器は影響を及ぼされません。

ž	図25-17. 入力動作4		
	DTA	OTA	DTB OTE

DTA	OTA	DTB OTB	DTA O	TA DTB	OTB DTA	OTA	DTB OTB
WOA				<u> </u>			1
WOB		_					
入力A/B							

25.3.3.4.5.7. 入力動作5:全出力停止、障害活性の間、沈黙時間を実行

入力動作5が使われると、入力Aと入力Bの両方が同じ機能を与えられます。入力事象は出力を停止してそれがON時間の間に起きた場合に逆側の沈黙時間を開始します。事象が沈黙時間の間に起きた場合、沈黙時間は次のON時間が開始を予定されるまで続きます。けれども、入力が未だ活性の場合、周回は他の沈黙時間で続きます。事象が活性である限り、沈黙時間の(交互)切り替えが起きます。入力事象が停止すると、進行中の沈黙時間は終了し、通常の流れで次のON時間が続きます。

DTA OTA DTB OTB DTA OTA DTB DTA DTB DTA DTB DTA DTB OTB DTA	
WOA	
WOB	
入力A/B	

25.3.3.4.5.8. 入力動作6:出力停止、次の比較周回へ飛んで待機

入力動作6が使われると、入力Aと入力Bの両方が同じ機能を与えられます。入力事象は出力を停止してこれがON時間の間に起きた場合に逆側の沈黙時間へ飛びます。事象が沈黙時間の間に起きた場合、開始すべき次のON時間まで続けます。事象が活性である限り、TCD計数器は待機します。入力事象が停止すると、次の沈黙時間が開始し、通常の流れが続きます。

図25-19. 入力動作6

WOA DTA OTA DTB 待機 DTA OTA 待機 DTB OTB DTA OTA DTB									
WOA		DTA	OTA E	DTB 待機	DTA OTA	待機	DTB OT	b DTA	OTA DTB
		WOA]			
WOB		WOB			5 (
						l		i i	
入力A/B	入	カA/B							

25.3.3.4.5.9. 入力動作7:全出力停止、ソフトウェア活動待ち

入力動作7が使われると、入力Aと入力Bの両方が同じ機能を与えられます。入力事象は出力とTCD計数器を停止します。これは再始動指令が与えられるまで停止されます。(制御E(TCDn.CTRLE)レジスタの再始動発動(RESTART)ビットで)再始動指令が与えられた時に入力事象が未だHighなら、再び直ぐに停止します。TCD計数器が再始動する時は常に沈黙時間Aから開始します。

図25-20. 入力動作7

DTA	OTA J	DTB OTB	DTA OTA	待機	DTA	OTA	DTB
WOA							
WOB				ソフトウェア再始動指令			
入力A/B							

25.3.3.4.5.10. 入力動作8: エッシ(端)で出力停止、次の比較周回へ飛ぶ

入力動作8では、対応する出力がONの間の入力事象での正端が出力を停止してTCD計数器を逆側の沈黙時間に飛ばします。 入力Aで入力動作8が使われ、ON時間Aの間に入力事象で正端が起きた場合、TCD計数器は沈黙時間Bへ飛びます。

図25-21. 入	力Aでの	入力動作	₩8										
	DTA	OTA	DTB	ОТВ	DTA	OTA	DTB	OTB	DTA	OTA	DTB	OTB	DTA
WOA			1								7		Г
WOB						(
入力A					 		<u>n</u>						

入力Bで入力動作8が使われ、ON時間Bの間に入力事象で正端が起きた場合、TCD計数器は沈黙時間Aへ飛びます。

図25-22. 入力Bでの入力動作8

DTA	OTA DTB	OTB DTA	OTA	DTB OTB	DTA OTA	DTB OTB DTA
WOA						
WOB					1	
<u> </u>		1	÷			
		┝───┦┖───	1			+ +

25.3.3.4.5.11. 入力動作9: エッシ(端)で出力停止、周波数維持

入力動作9では対応する出力がONの間の入力事象での正端がON時間の残りの間、出力を停止させます。TCD計数器は事象によって影響を及ぼされず、出力だけが影響を及ぼされます。

入力Aで入力動作9が使われ、ON時間Aの間に入力事象で正端が起きた場合、ON時間の残りの間も出力がOFFになります。

図25-23.入	力Aでの	入力動作	乍9											
	DTA	OTA	DTB	OTB	DTA	OTA	DTB	OTB	DTA	O	ΓА	DTB	OTB	
WOA			1											
WOB						(
7 + 1														
入力A						1				L				-
入力B						1								<u> </u>

入力Bで入力動作9が使われ、ON時間Bの間に入力事象で正端が起きた場合、ON時間の残りの間も出力がOFFになります。

図25-24. 入	力Bでの	入力動作	F9										
	DTA	OTA	DTB	OTB	DTA	OTA	DTB	ОТВ	DTA	OTA	DTB	OTB	
WOA	F		1								1		
WOB				<u> </u>									
入力A			(
入力B								- 					

25.3.3.4.5.12. 入力動作10:レベルで出力停止、周波数維持

入力動作10での入力事象はこの入力が活性である限り対応する出力を停止にさせます。対応する出力でON時間でなければならない間にこの入力がLowになった場合、出力はON時間の残りの間、非活性(OFF)になります。TCD計数器は事象によって影響を及ぼされず、出力だけが影響を及ぼされます。

入力Aで入力動作10が使われて入力事象が起きた場合、WOAはその事象が続く限りOFFになります。ON時間の間に開放された場合、ON時間の残りの間もOFFになります。

<u>a</u> zu	20. 77.			FIU											
		DTA	OTA	DTB	OTB	DTA	OTA	ł	DTB	OTB	DTA	OTA	DTB	ОТВ	
	WOA	ſ]											
	WOB						(
	7											_			
	入力A														
	入力B														

図25-25. 入力Aでの入力動作10

入力Bで入力動作10が使われて入力事象が起きた場合、WOBはその事象が続く限りOFFになります。ON時間の間に開放された場合、ON時間の残りの間はOFFになります。

図25-26. 入力Bでの入力動作10 DTA OTA DTA OTA DTA OTA DTB DTB DTB OTB OTB OTB WOA WOB 入力A 入力B

25.3.3.4.5.13. 入力動作要約

表25-6.は先行する項のタイング図で図解されるような条件を要約します。

表25-6. 入力動作要約

INPUTMODE	起動元⇒影響を 及ぼされる出力	障害ON/活性	障害開放/不活性
0000	-	活動なし	活動なし
0001		現ON時間終了、待機	他の比較の沈黙時間で開始
0010	入力A⇒WOA 入力B⇒WOB	現ON時間終了、他の比較周回を実行、待機	現在の比較の沈黙時間で開始
0011		現ON時間実行、その後他の比較周回を繰り返し実行	現在の比較周回を再許可
0100		出力を非活性	-
0101	入力A⇒{WOA,WOB}	沈黙時間のみ実行	-
0110	入力B⇒{WOA,WOB}	ON時間終了、待機	他の比較の沈黙時間で開始
0 1 1 1		ON時間終了、ソフトウェア活動待機	現在の比較の沈黙時間で開始
1000		現ON時間終了、他の沈黙時間で継続	_
1001	入力A⇒WOA 入力B⇒WOB	現ON時間を妨げて手順継続	_
1010		起動元活性の間、手順の最後までON時間不活性	_
その他	_	_	_

注: 各事象入力で異なる動作を使う時に起こり得る矛盾を考慮し、予期せぬ結果を避けるため、TCDが単一の計数器であることを 忘れないでください。

25.3.3.5. ディサ・リンク

前置分周器/周期選択の制限のために望む周波数を達成するのが不可能な場合、望む周波数に近づけて波形変動を減らすのに ディザを使うことができます。

ディザは各周回に対して計数器の小数誤差を累積します。この分数誤差が溢れる(訳補:1を超える)と、周回の選んだ部分に付加周 期が追加されます。

例25-1.10MHzクロックから75kHzを生成

計時器クロック周波数が10MHzの場合、それは計時器に100nsの分解能を与えます。そして、出力周波数は13,333nsの周期を意味する75kHzです。この周期は133.33周回を必要とするため、100ns分解能で達成することができません。出力期間は133周回(75.188kHz)または134周回(74.626kHz)のどちらかに設定することができます。

75kHzの平均出力周波数を得るためにファームウェアに於いて手動で2つの周波数間の周期を変更(毎回の第3期間を134周回に変更)することが可能です。ディザは誤差(0.33周回)を累積することによってこれを自動的に行うことができます。累積器は累積された誤差が1クロック周期よりも大きい時を計算します。それが起きた時に計時器周回に付加周期が追加されます。


使用者はディザ制御(TCDn.DITCTRL)レジスタのディザ選択(DITHERSEL)ビットに書くことによっ | てディザが追加されるTCD周回内の以下の場所を選ぶことができます。 [

- ・ ON時間B
- ・ ON時間AとB
- ・沈黙時間B
- ・沈黙時間AとB

ディザがTCD周回時間にどれ位影響を及ぼすかは使う波形生成動作に依存します(**表25-7**.をご覧ください)。ディザは2重勾配動作で 支援されません。

表25-7.動作に依存するTCD周回へのディザ追加

波形生成動作	TCDn.DITCTRLの DITHERSEL	TCD周回への 追加TCDクロック周期	波形生成動作	TCDn.DITCTRLの DITHERSEL	TCD周回への 追加TCDクロック周期
	ON時間B	1		ON時間B	1
1傾斜動作	ON時間AとB	1	4傾斜動作	ON時間AとB	2
TIUTHIE	沈黙時間B	0	生理求性的作用	沈黙時間B	1
	沈黙時間AとB	0		沈黙時間AとB	2
	ON時間B	1		ON時間B	不支援
2傾斜動作	ON時間AとB 2 2重勾配動作		ON時間AとB	不支援	
2194赤针到11户	沈黙時間B	0	∠里 △ 印 助↑F	沈黙時間B	不支援
	沈黙時間AとB	0		沈黙時間AとB	不支援



TCD周回へ追加されるTCD/ロック周期数の違いはTCD周回で使われる比較値の異なる数によって起こります。例えば1傾斜動作は 制御B解除(CMPBCLR)だけがTCD周回時間に影響を及ぼします。

TCD周回に付加周期が全く追加されないディザ制御(TCDn.DITCTRL)レジスタのディザ選択(DITHERSEL)構成設定に対して、補償は後続する出力状態を短くすることによって達せられます。

例25-2.1傾斜動作でのDITHERSEL

DITHERSELが沈黙時間Bを選ぶ1傾斜動作では、ディザ溢れ発生時に沈黙時間Bが増やされ、ON時間Bを1周期減らします。

25.3.3.6. TCD計数器捕獲

TCD計数器は周辺機能クロックと非同期で、故に計数器の値を直接読み出すことができません。これは2つの方法でI/Oクロック領域に同期してTCD計数器値を捕獲することが可能です。

- ・入力事象での捕獲値
- ・ソフトウェア捕獲

捕獲論理回路はTCD計数器値を捕獲してI/Oクロック領域に同期することができる捕獲A(CAPTUREA)と捕獲B(CAPTUREB)の2つの 独立した捕獲部を含みます。CAPTUREA/Bは入力事象A/Bまたはソフトウェアによって起動することができます。

捕獲値は先に捕獲下位(TCDn.CAPTUREAL/TCDn.CAPTUREBL)のレジスタ、その後に捕獲上位(TCDn.CAPTUREAH/TCDn.CAP TUREBH)のレジスタを読むことによって得ることができます。

入力事象によって起動される捕獲

入力事象での捕獲を許可するには、事象入力を構成設定する時に各々の事象制御(TCDn.EVCTRLAまたはTCDn.EVCTRLB)レジ スタで事象活動(ACTION)ビットに'1'を書いてください。

捕獲が起こると、割り込み要求フラグ(TCDn.INTFLAGS)レジスタで起動割り込み要求(TRIGA/B)フラグが掲げられます(=1)。対応する TRIGA/B割り込みは割り込み制御(TCDn.INTCTRL)レジスタで各々の起動割り込み許可(TRIGAまたはTRIGB)ビットに'1'を書くことに よって許可することができます。TCDn.INTFLAGSレジスタでTRIGAまたはTRIGBのポーリングにより、捕獲(CAPTUREAまたはCAPTURE B)値が利用可能なことを知り、先に捕獲下位(TCDn.CAPTUREALまたはTCDn.CAPTUREBL)、その後に捕獲上位(TCDn.CAPTUR EAHまたはTCDn.CAPTUREBH)のレジスタを読むことによってその値を読み出すことができます。

例25-3. PWM捕獲

PWM捕獲を実行には、事象AとBの両方をPWM信号を含む同じ非同期事象チャネルに接続してください。PWM信号での情報を得るには、1つの事象入力をその信号の上昇端を捕獲するように構成設定してください。他の事象入力をその信号の下降端を捕獲するように構成設定してください。	比較値 CMPBCLR CMPBSET CMPACLR CMPACLR CMPASET CMPASET CMPASET 注黙時間A ON時間A 沈黙時間B ON時間B
	WOA
	WOB
	TRIGA TRIGA TRIGA
	TRIGB TRIGB TRIGB
	入力B
	注·▲·事象記動 ▲·割り込み記動

ソフトウェアによって起動される捕獲

ソフトウェアは制御E(TCDn.CTRLE)レジスタで各々のソフトウェア捕獲A/B発動(SCATPUREx)ビットに'1'を書くことによってTCD値を捕獲する ことができます。この指令が実行されて状態(TCDn.STATUS)レジスタの指令準備可(CMDRDY)ビットが再び'1'を読む時に、CAPTURE A/B値が利用可能です。今やこれは先に捕獲下位(TCDn.CAPTUREALまたはTCDn.CAPTUREBL)、その後に捕獲上位(TCDn.CA PTUREAHまたはTCDn.CAPTUREBH)のレジスタを読むことによって読むことができます。

入力動作と共の捕獲の使い方

捕獲機能は入力動作と共に使うことができます。そして同じ事象が選んだ入力動作に依存して計数器の捕獲と計数の流れでの変更の起動の両方を行います。

例25-4.入力事象捕獲による1傾斜動作リセット

1 傾斜動作では入力事象によって計数器をリセットすることができま す。これを達成するには事象Bを使い、入力制御B(TCDn.INPUTCT RLB)レジスタの入力動作(INPUTMODE)ビット領域に\$08を書いてくだ さい。	比較值 CMPBCLR CMPBSET CMPACLR CMPASET
	DTA OTA DTB DTA OTA 入力B

25.3.3.7. 出力制御

出力は障害制御(TCDn.FAULTCTRL)レジスタに書くことによって構成設定されます。

TCDn.FAULTCTRLレジスタの比較x許可(CMPxEN)ビットは各種出力を許可します。TCDn.FAULTCTRLレジスタの比較x値(CMPx)ビット は障害が起動された時に出力値を設定します。

TCDそれ自身は2つの異なる出力、WOAとWOBを生成します。2つの追加出力、WOCとWODは制御C(TCDn.CTRLC)レジスタの比較C/D出力選択(CMPCSELとCMPDSEL)ビットを書くことによってWOAまたはWOBのどちらに接続されるかをソフトウェアによって構成設定することができます。

制御C(TCDn.CTRLC)レジスタの比較出力値上書き(CMPOVR)ビットに'1'を書くことによってTCD計数器の状態に基づいて出力を上書きすることができます。そして制御D(TCDn.CTRLD)レジスタの比較x値(CMPAVALとCMPBVAL)ビット領域に書くことによって各種の沈黙時間とON時間での出力値を選ぶことができます。

1傾斜動作使用時、WOAは出力を設定するのに沈黙時間A(DTA)とON時間A(OTA)に対する構成設定だけを使います。WOBは出力を設定するのに沈黙時間B(DTB)とON時間B(OTB)の値だけを使います。

(入力動作での)障害検出と共に上書き機能を使う時に、TCDn.FAULTCTRLレジスタのCMPA(WOC/DがWOAと等しければそれとCM PC/D)ビットはTCDn.CTRLDレジスタのCMPAVALのビット2と0と等しくなければなりません。そうでなければ、障害が検出された後の最初の周回は出力で不正な極性を持ち得ます。同じことがTCDn.FAULTCTRLレジスタのCMPB(WOC/DがWOBと等しければCMPC/D)ビットにも適用され、TCDn.CTRLDレジスタのCMPBVALのビット2と0に等しくなければなりません。

入力事象が直ちに出力信号に影響を及ぼすことができるTCDの非同期の特質のため、ピンでどの負荷も持たない出力でnsのスパイク を発生する危険があります。この事例は'0'以外のどれかの入力動作で入力事象が起動する時に起きます。このスパイク値は常にTC Dn.FAULTCTRLレジスタによって与えられるCMPx値の方向です。

25.3.4. 事象

TCDは次表で記述される事象を生成することができます。

表25-8. ICD Cの事家生成部							
生成部名		説明	事象型	生成クロック領域	古 色 目		
周辺機能	事象		争 豕空	主成フロック頑塡	事象長		
	CMPBCLR	計数器CMPBCLR一致					
TCDa	CMPASET	計数器CMPASET一致	パルス		1 CLK_TCD周期		
TCDn	CMPBSET	計数器CMPBSET一致		CLK_TCD			
	PROGEV	設定可能な事象出力 (<mark>注</mark>)			1 CLK_TCD_SYNC周期		

注: 起動元と(CMPACLRを含む)全ての比較一致を選ぶことができます。また、0~255 TCD遅延周期で出力事象を遅らせることが可能です。

計数器一致に基づく3つの事象はTCD計数器クロックで1クロック周期間続く事象瞬発信号(ストローブ)を直接生成します。設定可能な出力 事象はTCD同期部クロックで1クロック周期間続く事象瞬発信号を生成します。

TCDは次表で記述される事象を受け取ることができます。

表25-9. TCDでの事象使用部と利用可能な事象活動

使用部名		説明	入力検出	同期/非同期
周辺機能	入力	武明	八刀俠出	□舟/非回舟
		出力停止、逆の比較周回へ飛んで待機		
		出力停止、逆の比較周回を実行して待機		
		出力停止、障害が活性の間、逆の比較周期を実行		
		全出力停止、周波数維持	レヘル	
TCDn	INPUTA/INPUTB	全出力停止、障害が活性の間、沈黙時間を実行		両方
TCDII	INPUTA/INPUTD	全出力停止、次の比較周回へ飛んで待機		μη <i>)</i> /)
		全出力停止、ソフトウェア活動待ち		
		ェッジ(端)で出力停止、次の比較周回へ飛ぶ	端	
		ェッジ(端)で出力停止、周波数維持	少而	
		レベルで出力停止、周波数維持	レヘブル	

入力Aと入力Bは入力事象を検出して反応するTCD事象使用部です。入力事象それらの構成設定方法についての追加情報は「25. 3.3.4. TCD入力」項で見つけることができます。事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象シス テム」章を参照してください。

25.3.4.1. 設定可能な出力事象

設定可能な出力事象(PROGEV)は起動元選択と遅延用の入力抑制と同じ論理回路を使います。従って機能的に独立して構成設定 することは不可能です。入力抑制機能が使われた場合、出力事象を遅らせることはできず、入力抑制に使われる起動元は出力事象 にも使われます。

PROGEVは遅延制御(TCDn.DLYCTRL)と遅延値(TCDn.DLYVAL)のレジスタで構成設定されます。出力事象を0~256 TCD遅延クロック周期遅らせることが可能です。遅延出力事象機能はTCD遅延クロックを使い、起動元が事象として送り出すのに先立ってDLYVAL値に達するまで計数します。TCD遅延クロックはTCD同期クロック(CLK_TCD_SYNC)の前置分周版で分周係数はTCDn.DLYCTRLレジスタの遅延前置分周器(DLYPRESC)ビットによって設定されます。出力事象はn=DLYPRESC × DLYVALのCLK_TCD_SYNCクロック周期よって遅らされます。 $t_{DELAY} = \frac{DLYPRESC × DLYVAL}{for w non-name}$

fcLK_TCD_SYNC ←DLYPREC×DLYVALクロック周期→ CLK_TCD_SYNC 事象の引き金 PROGEV	YPRESC×DLYVAL	図25-28. 設定可能な出力事象タイミング
	∫CLK_TCD_SYNC	CLK_TCD_SYNC 事象の引き金

25.3.5. 割り込み

表25-10.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
OVF	溢れ割り込み	TCDが1 TCD周回を終了
TRIG	起動元割り込み	・TRIGA : 事象入力Aで ・TRIGB : 事象入力Bで

割り込み条件が起こると、周辺機能の割り込み要求フラク(TCDn.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(TCDn.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

様々な割り込み要求条件が割り込みベクタによって支援される時に、割り込み要求は割り込み制御器に対して1つの結合された割り込み要求へ共に論理和(OR)されます。使用者はどの割り込み条件が存在するかを決めるために周辺機能のINTGLAGSレジスタを読まなければなりません。

25.3.6. 休止形態動作

TCDはアイドル動作で動き、スタンバイとパワーダウンの休止動作に入る時に停止されます。

25.3.7. デバッグ操作

デバッグ動作でのCPUの扱いは周辺機能の標準動作を停止します。この周辺機能はデバッグ制御(TCDn.DBGCTRL)レジスタのデバッグ 時走行(DBGRUN)ビットに'1'を書くことによって停止されたCPUでの動作を強制することができます。

TCDn.DBGCTRLの障害検出(FAULTDET)ビットが'1'を書かれ、CPUがデバッグ動作で停止されると、両入力事象チャネルで事象/障害が作成されます。これらの事象/障害は中断する限り持続し、例えば、外部部品欠落を強制することにより、デバッグ動作での保護として扱うことができます。

周辺機能が割り込みまたは同様なものを通してCPUによって定期的な処理を必要とするように構成設定される場合、停止したデバッ が中に不正な動作やデータ損失になるかもしれません。

25.3.8. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらのレジスタへ書くには最初に構成設定変更保護(CPU.CC P)レジスタ〜与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへの書き込みを試みることは、それを無変化のままにします。

右のレジスタがCCP下です。

表25-11. TCDでの構成設定変更保護下のレジスタ					
レジスタ	鍵種別				
TCD.FAULTCTRL	IOREG				

25.4. レジスタ要約

変位	略称	ビット位置	ビット7	ヒット6	ヒット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0		CLKS			RES1,0		PRES1,0	ENABLE
+\$01	CTRLB	7~0								DDE1,0
+\$02	CTRLC	7~0	CMPDSEL	CMPCSEL			FIFTY		AUPDATE	
+\$03	CTRLD	7~0		CMPBV	/AL3~0			CMPA	/AL3~0	
+\$04	CTRLE	7~0	DISEOC			SCAPTUREB	SCAPTUREA		SYNC	SYNCEOC
+\$05	0 III D		DIDLOC						511(C	51110E00
\sim	予約									
+\$07	EVCTRLA	7~0	CE	G1,0		EDGE		ACTION		TRIGEI
+\$08		$7\sim0$								
+\$09	EVCTRLB	1~0	CFG	Ġ1,0		EDGE		ACTION		TRIGEI
+\$0A ∼	予約									
+\$0B										
+\$0C	INTCTRL	7~0					TRIGB	TRIGA		OVF
+\$0D	INTFLAGS	7~0					TRIGB	TRIGA		OVF
+\$0E	STATUS	7~0	PWMACTB	PWMACTA					CMDRDY	ENRDY
+\$0F	予約									
100 C	INPUTCTRLA	7~0						INPUTM		
+\$11	INPUTCTRLB	7~0						INPUTM	ODE3~0	
+\$12	FAULTCTRL	$7 \sim 0$	CMPDEN	CMPCEN	CMPBEN	CMPAEN	CMPD	CMPC	CMPB	CMPA
+\$13	予約									
+\$14	DLYCTRL	7~0			DLYPF	ESC1,0	DLYT	RIG1,0	DLYS	EL1,0
+\$15	DLYVAL	7~0		1		DLYV	AL7~0	I	1	
+\$16										
+\$17	予約									
+\$18	DITCTRL	7~0							DITHE	RSEL1,0
+\$19	DITVAL	7~0						DITH		
+\$1A										
+\$1D	予約									
+\$1D +\$1E	DBGCTRL	7~0						FAULTDET		DBGRUN
+\$1F	DDGCTRL	1 0						INCLIDEI		DUCKON
\sim	予約									
+\$21										
+\$22	CAPTUREA	7~0				CAPTU	REA7~0			
+\$23		15~8				G 4 D 7 4		CAPTU	REA11~8	l
+\$24	CAPTUREB	7~0			CAPTUREB7~0		CAPTUREB11~8			
+\$25		15~8						CAPTU	REB11~8	
+\$26 ~	予約									
+\$27	3 71.3									
+\$28	CMPASET	7~0				CMPAS	SET7~0	1		
+\$29	CIVIL ASE I	15~8						CMPAS	ET11~8	
+\$2A	CMPACLR	7~0				CMPAC	CLR7~0			
+\$2B	CWIFACLK	15~8						CMPAC	LR11~8	
+\$2C	CMDREET	7~0				CMPBS	SET7~0			
+\$2D	CMPBSET	15~8						CMPSE	ET11~8	
+\$2E		7~0				CMPBO	CLR7~0			
+\$2F	CMPBCLR	15~8						CMPBC	LR11~8	

25.5. レジスタ説明

25.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位:+\$00

リセット : \$00

特質 :ENABLEビットを除き、許可保護

<u> ビット</u>	7	6	5	4	3	2	1	0
		CLKS	EL1,0	CNTP	RES1,0	SYNCE	RES1,0	ENABLE
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6,5 - CLKSEL1,0 : クロック選択 (Clock Select)

クロック選択ビット領域はTCDクロックのクロック元を選びます。

值	0 0	01	1 0	11
名称	OSCHF	PLL	EXTCLK	CLKPER
説明	内部高周波数発振器	PLL	外部クロックまたは外部クリスタル用発振器	前置分周後主クロック(CLK_PER)

● ビット4,3 - CNTPRES1,0 : 計数器前置分周器 (Counter Prescaler)

計数器前置分周器ビット領域はTCD計数器クロックの分周係数を選びます。

值	0 0	01	1 0	11
名称	DIV1	DIV4	DIV32	-
説明	1分周(分周なし)	4分周	32分周	(予約)

• ビット2,1 - SYNCPRES1,0:同期前置分周器 (Syncronization Prescaler)

同期前置分周器ビット領域はTCDクロックの分周係数を選びます。

值	0 0	01	1 0	11
名称	DIV1	DIV2	DIV4	DIV8
説明	1分周(分周なし)	2分周	4分周	8分周

ビット0 - ENABLE : 許可 (Enable)

このビットに書くと、それは自動的にTCDクロック領域に同期されます。

このビットはこのビットの同期化が進行中でない限り変更することができます。状態(TCDn.STATUS)レジスタの許可準備可(ENRDY)ビット をご覧ください。

このビットは許可保護されません。

値	0	1
名称	NO	YES
説明	TCDは禁止されます。	TCDは許可されて動きます。

25.5.2. CTRLB - 制御B (Control B)

名変児	称:CTRLB 位:+\$01 zyh:\$00 "質:-								
	ניאַר	7	6	5	4	3	2	1	0
								WGMC	DDE1,0
	アクセス種別	R	R	R	R	R	R	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

• ビット1,0 - WGMODE1,0:波形生成動作 (Waveform Generation Mode)

このビット領域は波形生成を選びます。

AVR128DB28/32/48/64

値	0 0	01	1 0	11
名称	ONERAMP	TWORAMP	FOURRAMP	DS
説明	1傾斜動作	2傾斜動作	4傾斜動作	2重勾配動作

25.5.3. CTRLC - 制御C (Control C)

名称 : CTRLC

変位:+\$02

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	CMPDSEL	CMPCSEL			FIFTY		AUPDATE	CMPOVR
アクセス種別	R/W	R/W	R	R	R/W	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - CMPDSEL : 比較D出力選択 (Compare D Output Select)

このビットはどの波形が出力Dに接続されるかを選びます。

值	0	1
名称	PWMA	PWMB
説明	波形A	波形B

• ビット6 - CMPCSEL : 比較C出力選択 (Compare C Output Select)

このビットはどの波形が出力Cに接続されるかを選びます。

	値	0	1
1	名称	PWMA	PWMB
Ē	説明	波形A	波形B

• ビット3 - FIFTY : 50%波形 (Fifty Percent Waveform)

FIFTY='1'の場合、比較A設定(TCDn.CMPASET)または比較B設定(TCDn.CMPBSET)のどちらかへの書き込みは両レジスタに書かれます。比較A解除(TCDn.CMPACLR)と比較B解除(TCDn.CMPBCLR)に対する場合も同じです。

• ビット1 - AUPDATE : 自動更新 (Automatically Update)

このビットが'1'を書かれた場合、比較B解除上位(TCDn.CMPBCLRH)レジスタが書かれた後でTCD周回の最後での同期が自動的に要求されます。

50%波形が許可(FIFTY='1')される場合、比較A解除上位(TCDn.CMPACLRH)または比較B解除上位(TCDn.CMPBCLRH)のどちら かのレジズタへの書き込みはTCD周回の最後での同期を要求します。

● ビット0 - CMPOVR : 比較出力値上書き (Compare Output Value Override)

このビットが'1'を書かれると、波形出力AとBの既定値は制御D(TCDn.CTRLD)レジスタの活性状態の比較x値(CMPxVAL)ビット領域に 書かれた値によって上書きされます。より多くの詳細については「25.5.4. 制御D(CTRLD)レジスタ」記述をご覧ください。

25.5.4. CTRLD - 制御D (Control D)

名称 : CTRLD **変位** : +\$03

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		CMPB	/AL3~0			CMPAV	/AL3~0	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット3~0,7~4 - CMPAVAL3~0,CMPBVAL3~0:(活性状態の)比較x値 (Compare x Value (in active state))

このビット領域はTCD周回で対応する状態に対するPWMx信号の論理値を設定します。これらの設定は制御C(TCDn.CTRLC)レジスタの比較出力値上書き(CMPOVR)ビットが'1'を書かれる場合にだけ有効です。

表25-12.2傾斜動作と4傾斜動作

CMPxVAL	DTA	ΟΤΑ	DTB	OTB
PWMA	CMPAVAL0	CMPAVAL1	CMPAVAL2	CMPAVAL3
PWMB	CMPBVAL0	CMPBVAL1	CMPBVAL2	CMPBVAL3

1傾斜動作で使われる時に、WOAは出力を設定するのに沈黙時間A(DTA)とON時間A(OTA)だけを使います。WOBは出力を設定 するのに沈黙時間B(DTB)とON時間B(OTB)だけを使います。

表25-13. 1傾斜動作								
CMPxVAL	DTA	ΟΤΑ	DTB	ОТВ				
PWMA	CMPAVAL1	CMPAVAL0	-	-				
PWMB	-	-	CMPBVAL3	CMPBVAL2				

25.5.5. CTRLE - 制御E (Control E)

名称 : CTRLE

変位:+\$04

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	DISEOC			SCAPTUREB	SCAPTUREA	RESTART	SYNC	SYNCEOC
アクセス種別	R/W	R	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - DISEOC : TCD周回の最後で禁止発動 (Disable at End of TCD Cycle Strobe)

このビットが'1'を書かれると、TCDはTCD周回の最後で自動的に禁止されます。

状態(TCDn.STATUS)レシブスタの許可準備可(ENRDY)ビットはTCDが禁止されるまで'0'に留まることに注意してください。

このビットへの書き込みはTCD領域と制御A(TCDn.CTRLA)レジスタの許可(ENABLE)ビットでの進行中の同期化がない場合にだけ影響 を及ぼします。TCDn.STATUSレジスタのENRDYビットをご覧ください。

• ビット4 - SCAPTUREB : ソフトウェア捕獲B発動 (Software Capture B strobe)

このビットが'1'を書かれると、TCDクロック領域への同期化が起こると直ぐに捕獲B(TCDn.CAPTUREBH/L)レジスタに対するソフトウェア捕獲が起動されます。

このビットへの書き込みは進行中の指令の同期がない場合にだけ影響を及ぼします。状態(TCDn.STATUS)レジスタの指令準備可(CM DRDY)ビットをご覧ください。

• ビット3 - SCAPTUREA : ソフトウェア捕獲A発動 (Software Capture A strobe)

このビットが'1'を書かれると、TCDクロック領域への同期化が起こると直ぐに捕獲A(TCDn.CAPTUREAH/L)レシ、スタに対するソフトウェア捕獲が起動されます。

このビットへの書き込みは進行中の指令の同期がない場合にだけ影響を及ぼします。状態(TCDn.STATUS)レジスタの指令準備可(CM DRDY)ビットをご覧ください。

● ビット2 - RESTART : 再始動発動 (Restart Strobe)

このビットが'1'を書かれると、このビットがTCD領域に同期されると直ぐにTCD計数器の再始動が実行されます。

このビットへの書き込みは進行中の指令の同期がない場合にだけ影響を及ぼします。状態(TCDn.STATUS)レジスタの指令準備可(CM DRDY)ビットをご覧ください。

• ビット1 - SYNC : 同期発動 (Synchronize Strobe)

このビットが'1'を書かれると、このビットがTCD領域に同期されると直ぐに2重緩衝されるレジスタがTCD領域に設定されます。 このビットへの書き込みは進行中の指令の同期がない場合にだけ影響を及ぼします。状態(TCDn.STATUS)レジスタの指令準備可(CM DRDY)ビットをご覧ください。

● ビット0 - SYNCEOC : TCD周回の最後で同期発動 (Synchronize End of TCD Cycle Strobe)

このビットが'1'を書かれると、次のTCD周回の最後で2重緩衝されるレジスタがTCD領域に設定されます。

このビットへの書き込みは進行中の指令の同期がない場合にだけ影響を及ぼします。状態(TCDn.STATUS)レジスタの指令準備可(CM DRDY)ビットをご覧ください。

25.5.6. EVCTRLx - 事象制御x (Event Control x) (訳注:xはAまたはB)

変位	: EVCTRLA : +\$08 : \$00 : -	: EVCTRLB : +\$09
	ビット	7

ビット _	7	6	5	4	3	2	1	0
	CF	Ģ1,0		EDGE		ACTION		TRIGEI
アクセス種別	R/W	R/W	R	R/W	R	R/W	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7,6 - CFG1,0: 事象構成設定 (Event Configuration)

捕獲入力雑音消去器が活性化(FILTERON)されると、事象入力が濾波されます。この濾波機能はその出力の変更のために起動ピンの連続する4つの等しい値の採取が必要です。従って雑音消去器が許可(FILTERON)される時に捕獲は4クロック周期遅らされます。 非同期事象が許可(ASYNCON)されると、事象入力は出力に直接影響を及ぼします。

值	0 0	0 1	10	11
名称	NEITHER	FILTERON	ASYNCON	-
説明	濾波器と非同期事象どちらもなし	捕獲入力雑音消去濾波器許可	非同期事象出力修飾許可	(予約)

● ビット4 - EDGE : エッシ(端)選択 (Edge Selection)

このビットは事象入力の有効端またはレベルを選ぶのに使われます。

值	0	1
名称	FALL_LOW	RISE_HIGH
説明	事象入力の下降端またはLowレヘルが 捕獲または障害活動を起動します。	事象入力の上昇端またはHighレヘルが 捕獲または障害活動を起動します。

● ビット2 - ACTION : 事象活動 (Event Action)

このビットは事象入力での捕獲を許可します。既定により、この入力は入力制御x(TCDn.INPUTCTRLx)レジスタの入力動作(INPUTMO DE)に依存して障害を起動します。事象入力で捕獲を起動することも可能です。

値	0	1
名称	FAULT	CAPTURE
説明	事象入力が障害を起動	事象入力が障害と捕獲を起動

• ビット0 - TRIGEI : 事象入力起動許可 (Trigger Event Input Enable)

このビットに'1'を書くことは入力x(x=A/B)に対する起動元としての事象を許可します。

25.5.7. INTCTRL - 割り込み制御 (Interrupt Control)

名称:INTCTRL 変位:+\$0C リセット:\$00 特質:-

ビット	7	6	5	4	3	2	1	0
					TRIGB	TRIGA		OVF
アクセス種別	R	R	R	R	R/W	R/W	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3 - TRIGB: 起動B割り込み許可 (Trigger B Interrupt Enable)

このビットに'1'を書くことが起動入力Bを受け取った時の割り込みを許可します。

● ビット2 - TRIGA : 起動A割り込み許可 (Trigger A Interrupt Enable)

このビットに'1'を書くことが起動入力Aを受け取った時の割り込みを許可します。

● ビット0 - OVF : 計数器溢れ割り込み許可 (Counter Overflow)

このビットに'1'を書くことが流れ手順の再始動割り込みまたは溢れ割り込みを許可します。

(訳注)原書でのEVCTRLAとEVCTRLBのレジスタはEVCTRLxとして纏めました。

25.5.8. INTFLAGS - 割り込み要求フラグ (Interrupt Flags)

変位	: INTFLAGS : +\$0D : \$00 : -
	レ*1

ビット	7	6	5	4	3	2	1	0
					TRIGB	TRIGA		OVF
アクセス種別	R	R	R	R	R/W	R/W	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3 - TRIGB : 起動B割り込み要求フラグ (Trigger B Interrupt Flag)

起動B割り込み要求(TRIGB)フラクは起動Bまたは捕獲B条件で設定(1)されます。このフラクはこのビット位置に'1'に書くことによって解除(0)されます。

• ビット2 - TRIGA : 起動A割り込み要求フラグ (Trigger A Interrupt Flag)

起動A割り込み要求(TRIGA)フラグは起動Aまたは捕獲A条件で設定(1)されます。このフラグはこのビット位置に'1'に書くことによって解除(0)されます。

• ビット0 - OVF : 計数器溢れ割り込み要求フラグ(Counter Overflow Interrupt Flag)

溢れフラグ(OVF)はTCD周回の最後で設定(1)されます。このフラグはこのビット位置に'1'に書くことによって解除(0)されます。

25.5.9. STATUS - 状態 (Status)

名称 : STATUS **変位** : +\$0E

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	PWMACTB	PWMACTA					CMDRDY	ENRDY
アクセス種別	R/W	R/W	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット7 - PWMACTB : BでのPWM活動 (PWM Activity on B)

このビットはWOB出力が'0'から'1'または'1'から'0'に切り替わる度毎にハードウェアによって設定(1)されます。 この状態ビットは新しいPWM活動が検出され得る前に'1'を書くことでソフトウェアによって解除(0)されなければなりません。

• ビット6 - PWMACTA : AでのPWM活動 (PWM Activity on A)

このビットはWOA出力が'0'から'1'または'1'から'0'に切り替わる度毎にハードウェアによって設定(1)されます。 この状態ビットは新しいPWM活動が検出され得る前に'1'を書くことでソフトウェアによって解除(0)されなければなりません。

● ビット1 - CMDRDY : 指令準備可 (Command Ready)

この状態ビットは指令がTCDクロック領域に同期され、システムが新しい指令を受け取るための準備が整った時を知らせます。 以下の活動がCMDRDYビットを解除(0)します。

- 1. 制御E(TCDn.CTRLE)レジスタのTCD周回の最後で同期発動(SYNCEOC)の瞬発(ストローブ)
- 2. TCDn.CTRLEレジスタの同期発動(SYNC)の瞬発(ストローブ)
- 3. TCDn.CTRLEレシ、スタの再始動発動(RESTART)の瞬発(ストローブ)
- 4. TCDn.CTRLEレシ`スタのソフトウェア捕獲A発動(SCAPTUREA)の捕獲A瞬発(ストローフ`)
- 5. TCDn.CTRLEレシ^{*}スタのソフトウェア捕獲B発動(SCAPTUREB)の捕獲B瞬発(ストローブ)
- 6. 制御C(TCDn.CTRLC)レジスタの自動更新(AUPDATE)が'1'を書かれ、捕獲B解除上位(TCDn.CMPBCLRH)レジスタへの書き込み

● ビット0 - ENRDY : 許可準備可 (Enable Ready)

この状態ビットは制御A(TCDn.CTRLA)レジスタの許可(ENABLE)値がTCDクロック領域に同期され、再び書かれる準備が整った時を知ら せます。

以下の活動がENRDYビットを解除(0)します。

- 1. TCDn.CTRLAレジスタの許可(ENABLE)ビットへの書き込み
- 2. 制御E(TCDn.CTRLE)レジスタのTCD周回の最後で禁止発動(DISEOC)の瞬発(ストローブ)
- 3. デバック 制御 (TCDn.DBGCTRL) レジスタのデバック 時走行 (DBGRUN) ビットが '1' でなく、チップ 上デバック (OCD) 作業で中断に行く

25.5.10. INPUTCTRLx - 入力制御x (Input Control x) (訳注:xはAまたはB)

変 リ	和 : INPUT(2位 : +\$10 セット : \$00 評質 : -	CTRLA : INF : +\$1							
	ビット	7	6	5	4	3	2	1	0
							INPUTM	ODE3~0	
	アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット3~0 - INPUTMODE3~0 : 入力動作 (Input Mode)

値	名称	説明
0000	NONE	入力は活動なし
0001	JMPWAIT	出力停止、逆の比較周回へ飛んで待機
0010	EXECWAIT	出力停止、逆の比較周回を実行して待機
0011	EXECFAULT	出力停止、障害が活性の間、逆の比較周期を実行
0100	FREQ	全出力停止、周波数維持
0101	EXECDT	全出力停止、障害が活性の間、沈黙時間を実行
0110	WAIT	全出力停止、次の比較周回へ飛んで待機
0111	WAITSW	全出力停止、ソフトウェア活動待ち
1000	EDGETRIG	ェッジ(端)で出力停止、次の比較周回へ飛ぶ
1001	EDGETRIGFREQ	エッジ(端)で出力停止、周波数維持
1010	LVLTRIGFREQ	レベルで出力停止、周波数維持

25.5.11. FAULTCTRL - 障害制御 (Fault Control)

名称 : FAULTCTRL

変位:+\$12

リセット: ヒューズから設定 特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
	CMPDEN	CMPCEN	CMPBEN	CMPAEN	CMPD	CMPC	CMPB	CMPA
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	Х	Х	Х	Х	х	Х	Х	Х

• ビット4,5,6,7 - CMPxEN : 比較x許可 (Compare x Enable)

これらのビットは(WOx)ピンで比較x(CPMx)ビットからの波形出力を許可します。

• ビット0,1,2,3 - CMPx : 比較x値 (Compare Value x)

これらのビットは障害状態の既定状態を定義します。障害が起き、各々の比較x許可(CMPxEN)ビットが許可されていると、各波形出力 (WOx)ピンはCMPxと同じ状態を取ります。

(訳注) 原書でのINPUTCTRLAとINPUTCTRLBのレジスタはINPUTCTRLxとして纏めました。

25.5.12. DLYCTRL - 遅延制御 (Delay Control)

名称	:	DLYCTRI
変位	:	+\$14
リセット	:	\$00
特質	:	-

ビット	7	6	5	4	3	2	1	0
			DLYPR	ESC1,0	DLYT	RIG1,0	DLYS	EL1,0
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット5,4 - DLYPRESC1,0 : 遅延前置分周器 (Delay Prescaler)

このビット領域は入力抑制または出力事象遅延に対する前置分周器設定を制御します。

值	0 0	01	1 0	11
名称	DIV1	DIV2	DIV4	DIV8
説明	1分周(分周なし)	前置分周器2分周	前置分周器4分周	前置分周器8分周

• ビット3,2 - DLYTRIG1,0: 遅延起動元 (Delay Trigger)

このビット領域は入力抑制または出力事象遅延の起動を制御します。

值	0 0	01	10	11
名称	CMPASET	CMPACLR	CMPBSET	CMPBCLR
説明	CMPASETが遅延を起動	CMPACLRが遅延を起動	CMPBSETが遅延を起動	CMPBCLR(周回の最後) が遅延を起動

● ビット1,0 - DLYSEL1,0 : 遅延選択 (Delay Select)

このビット領域は遅延の引き金、遅延前置分周器、遅延値によって制御される機能を選びます。

値	0 0	0 1	1 0	11
名称	OFF	INBLANK	EVENT	-
説明	遅延機能不使用	入力抑制	設定可能な出力事象	(予約)

25.5.13. DLYVAL - 遅延值 (Delay Value)

名称:DLYVAL

- **変位** : +\$15
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
				DLYV	AL7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - DLYVAL7~0 : 遅延値 (Delay Value)

このビット領域はいくつかの前置分周されたTCDクロック周期数で入力抑制/出力事象遅延時間または事象出力同期遅延を構成設定します。

25.5.14. DITCTRL - ディザ制御 (Dither Control)

名称	:	DITCTR
名称	:	DITCTR

- **変位** : +\$18
- リセット : \$00
- 特質 :-

ヒット	7	6	5	4	3	2	1	0
							DITHE	RSEL1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット1,0 - DITHERSEL1,0:ディザ選択 (Dither Select)

このビット領域はTCD周回のどの状態がディザ機能の恩恵を受けるかを選びます。「25.3.3.5. ディザリング」項をご覧ください。

值	0 0	01	10	11
名称	ONTIMEB	ONTIMEAB	DEADTIMEB	DEADTIMEAB
説明	ON時間Bの傾斜	ON時間AとBの傾斜	沈黙時間Bの傾斜	沈黙時間AとBの傾斜

25.5.15. DITVAL - ディザ値 (Dither Value)

名称:DITVAL

変位 : +\$19

リセット : \$00

特質 :-

ビ ット	7	6	5	4	3	2	1	0
						DITHI	ER3~0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3~0 - DITHER3~0: ディザ 値 (Dither Value)

このビット領域はディザ制御(TCDn.DITCTRL)レジスタのディザ選択(DITHERSEL)ビット領域に従ってON時間またはOFF(沈黙)時間の分 数調整を構成設定します。DITHER値は各TCD周回の最後で4ビットの累積器に加算されます。累積器が溢れると、周波数調整が起 こります。

DITHEREⁱット領域は2重緩衝され、故に新しい値は更新条件発生時に複写されます。

25.5.16. DBGCTRL - デバッグ制御 (Debug Control)

名称	: DBGCTRL
亦位	・+\$1日

変位 : +\$1E リセット : \$00

特質:-

行頁:-

ビット	7	6	5	4	3	2	1	0
[FAULTDET		DBGRUN
アクセス種別	R	R	R	R	R	R/W	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット2 - FAULTDET : 障害検出 (Fault Detection)

このビットはデバッグ動作で停止時に周辺機能がどう動くかを定義します。

值	0	1
名称	NONE	FAULT
説明	デバッグ動作でTCDが停止された場合、 全く障害を生成しません。	デバッグ動作でTCDが停止された場合、 障害が生成され、両起動フラグが設定(1)されます。

ビット0 - DBGRUN : デバック 時走行 (Debug Run)

'1'を書かれると、周辺機能はCPUが停止された時にデバッグ動作で動作を続けます。

値	0	1
説明	デバッグ動作中断で周辺機能は停止して事象を無視	CPU停止時のデバッグ動作中断で走行を継続

25.5.17. CAPTUREx - 捕獲x (Capture x) (訳注:xはAまたはB)

名称: CAPTUREA (CAPTUREAH, CAPTUREAL): CAPTUREB (CAPTUREBH, CAPTUREBL)

変位 : +\$22

リセット: \$0000

特質:-

TCDn.CAPTURExHとTCDn.CAPTURExLのレジスタ対は12ビット値のTCDn.CAPTURExを表します。下位ハイト[7~0](接尾辞L)は変位 原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

捕獲動作に関して、これらのレジスタはCPUに対する第2緩衝レベルとアクセス点を構成します。TCDn.CAPTURExレジスタは更新条件発生時に緩衝部の値で更新されます。CAPTUREAレジスタは起動元Aまたはソフトウェア捕獲Aが起きた時のTCD計数器値を含みます。CAPTUREBレジスタは起動元Bまたはソフトウェア捕獲Bが起きた時のTCD計数器値を含みます。

TCD計数器値はソフトウェアまたは事象のどちらかによってCAPURExに同期化されます。

捕獲レジスタはこのレジスタの上位バイトが読まれるまで新しい捕獲データの更新を妨げられます。

ヒット	15	14	13	12	11	10	9	8	
						CAPTU	REx11~8		
アクセス種別	R	R	R	R	R	R	R	R	
リセット値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
	CAPTUREx7~0								
アクセス種別	R	R	R	R	R	R	R	R	
リセット値	0	0	0	0	0	0	0	0	

● ビット11~0 - CAPTUREx11~0 : 捕獲x値 (Capture x Value)

25.5.18. CMPxSET - 比較x設定 (Compare Set x) (訳注:xはAまたはB)

名称: CMPASET (CMPASETH, CMPASETL): CMPBSET (CMPBSETH, CMPBSETL)

変位 : +\$28

:+\$2C

リセット: \$0000

特質 :-

TCDn.CMPxSETHとTCDn.CMPxSETLのレジスタ対は12ビット値のTCDn.CMPxSETを表します。下位ハイト[7~0](接尾辞L)は変位原点 でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

このレジスタは計数器値と継続的に比較されます。その後、比較器からの出力は波形を生成するのに使われます。

<u> ビット</u>	15	14	13	12	11	10	9	8
						CMPxS	ET11~8	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
<u>ـــــــــــــــــــــــــــــــــــ</u>	7	6	5	4	3	2	1	0
				CMPxS	ET7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット11~0 - CMPxSET11~0:比較x設定(Compare x Set)

このビット領域は比較レジスタの値を保持します。

(訳注) 原書でのCAPTUREAとCAPTUREBのレジスタはCAPTUREx、CMPASETとCMPBSETのレジスタはCMPxSETとして纏めました。

25.5.19. CMPxCLR - 比較x解除 (Compare Clear x) (訳注:xはAまたはB)

名称: CMPACLR (CMPACLRH, CMPACLRL): CMPBCLR (CMPBCLRH, CMPBCLRL)

リセット: \$0000

特質:一

TCDn.CMPxCLRHとTCDn.CMPxCLRLのレジスタ対は12ビット値のTCDn.CMPxCLRを表します。下位ハイト[7~0](接尾辞L)は変位原 点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

このレジスタは計数器値と継続的に比較されます。その後、比較器からの出力は波形を生成するのに使われます。

:+\$2E

ヒット	15	14	13	12	11	10	9	8	
						CMPxC	LR11~8		
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
	CMPxCLR7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット11~0 - CMPxCLR11~0:比較x解除(Compare x Clear)

このビット領域は比較レジスタの値を保持します。

(訳注) 原書でのCMPACLRとCMPBCLRのレジスタはCMPxCLRとして纏めました。

26. RTC - 実時間計数器

26.1. 特徴

- ・16ビット分解能
- ・選択可能なクロック元
- ・設定可能な15ビット クロック前置分周
- 1つの比較レジスタ
- ・1つの定期レジスタ
- ・定期上昇溢れでの計数器解消
- ・任意選択の上昇溢れと比較一致での割り込み/事象
- ・周期的な割り込みと事象
- ・クリスタル誤差修正

26.2. 概要

RTC周辺機能は実時間計数器(RTC:Real-Time Couter)と周期的割り込み計時器(PIT:Priodic Interrupt Timer)の2つのタイシング機能を提供します。

PIT機能はRTC機能から独立して許可することができます。

RTC - 実時間計数器

RTCは計数レジスタで(前置分周された)クロック周期を計数し、計数レジスタの内容を定期レジスタ及び比較レジスタと比較します。

RTCは比較一致または溢れで割り込みと事象の両方を生成することができます。計数器値が比較レジスタ値と等しい後の最初の計数で比較割り込みや事象を、計数器値が定期レジスタ値と等しい後の最初の計数で溢れ割り込みや事象を生成します。溢れは計数器値を0にリセットします。

RTC周辺機能は時間の経緯を保つよう、一般的に低電力休止動作形態を含み継続して動きます。これは規則的な間隔で休止動作 形態からデバイスを起き上がらせたり、デバイスに割り込むことができます。

基準クロックは代表的に外部クリスタルからの32.768kHz出力です。RTCは外部クロック信号、32.768kHz内部発振器(OSC32K)、または32 分周されたOSC32Kからもクロック駆動することができます。


RTC周辺機能は計数器へ至る前に基準クロックを下げることができる設定可能な15ビットの前置分周器を含みます。RTCに対して広範囲の分解能と時間限度を構成設定することができます。32.768kHzのクロック元とで、最大分解能は30.5µsで、時間限度期間は2sまでにすることができます。1sの分解能とで、最大時間限度期間は18時間よりも多くなります(65536s)。

RTCは外部クリスタル選択を用いる動作時のクリスタル誤差修正を支援します。修正のために外部的に校正された値が使われます。ソフト ウェアはRTCを±1ppmで調整することができ、最大調整は±127ppmです。RTC修正動作はクリスタル誤差を考慮するために前置分周器 を(計数を飛ばすことによる)加速または(余分な計数を追加することによる)減速のどちらかを行います。

PIT - 周期的割り込み計時器

PITはRTC機能と同じクロック元を使い、毎回の第nクロック周期で割り込み要求やレベル事象を生成することができます。nは割り込みに対して4,8,16,~32768、事象に対して64,128,256,~8192から選ぶことができます。

26.2.1. 構成図



26.3. クロック

周辺機能クロック(CLK_PER)は前置分周器設定と無関係に計数器値を読むためにRTCクロック(CLK_RTC)よりも最低4倍速いことが必要とされます。

32.768kHzクリスタルは必要とされる何れかの負荷容量と共にXTAL32K1とXTAL32K2のピンに接続することができます。代わりに、外部 デジタル クロックをXTAL32K1ピンに接続することができます。

26.4. RTCの機能的な説明

RTC周辺機能は実時間計数器(RTC)と周期的割り込み計時器(PIT)の2つのタイジング機能を提供します。

26.4.1. 初期化

RTC周辺機能と望む活動(割り込み要求、出力事象)を許可する前に、RTCを動かすためにRTC計数器用の供給元クロックが構成設定されなければなりません。

26.4.1.1. CLK_RTCクロック構成設定

CLK_RTCを構成設定するには以下のこれらの手順に従ってください。

1. クロック制御器(CLKCTRL)周辺機能で望む発振器を必要とされる動作に構成設定してください。

2. それに応じてクロック選択(RTC.CLKSEL)レジスタのクロック選択(CLKSEL)ビット領域を書いてください。

CLK_RTCクロック構成設定はRTCとPITの両機能によって使われます。

26.4.1.2. RTC構成設定

RTCを動かすには以下のこれらの手順に従ってください。

- 1. 比較(RTC.CMP)レジスタに比較値、定期(RTC.PER)レジスタに溢れ値を設定してください。
- 2. 割り込み制御(RTC.INTCTRL)レジスタで各々の割り込み許可(CMP,OVF)ビットに'1'を書くことによって望む割り込みを許可してください。
- 3. 制御A(RTC.CTRLA)レジスタで前置分周器(PRESCALER)ビット領域に望む値を書くことによってRTC内部前置分周器を構成設定してください。
- 4. RTC.CTRLAレジスタでRTC周辺機能許可(RTCEN)ビットに'1'を書くことによってRTCを許可してください。

26.4.2. 操作 - RTC

26.4.2.1. 許可と禁止

RTCは制御Aレジスタ(RTC.CTRLA)レシ、スタのRTC周辺機能許可(RTCEN)ビットに'1'を書くことによって許可されます。RTCはRTC.CT RLAのRTCENビットに'0'を書くことによって禁止されます。

26.5. PITの機能的な説明

RTC周辺機能は実時間計数器(RTC)と周期割り込み計時器(PIT)の2つのタイシグ機能を提供します。

26.5.1. 初期化

PITを動かすには以下のこれらの手順に従ってください。

- 1. 「26.4.1.1. CLK_RTC/puy/構成設定」項で記述されるようにRTC/puy/(CLK_RTC)を構成設定してください。
- 2. 周期割り込み計時器割り込み制御(RTC.PITINTCTRL)レジスタの周期割り込み許可(PI)ビットに'1'を書くことによって割り込みを許可してください。
- 3. 周期割り込み計時器制御A(RTC.PITCTRLA)レジスタで周期(PERIOD)ビット領域に望む値と周期割り込み計時器許可(PITEN)ビット に'1'を書くことによって割り込み周期を選んでPITを許可してください。

26.5.2. 操作 - PIT

26.5.2.1. 許可と禁止

PITは周期割り込み計時器制御A(RTC.PITCTRLA)レジスタの周期割り込み計時器許可(PITEN)ビットに'1'を書くことによって許可されます。PITはRTC.PITCTRLAのPITENビットに'0'を書くことによって禁止されます。

26.5.2.2. PIT割り込みタイミング

初回割り込みのタイミング

PITとRTCの両機能は前置分周器内側の同じ計数器で動き、下で記述されるように構成設定することができます。

- ・RTC割り込み周期は定期(RTC.PER)レジスタを書くことによって構成設定されます。
- PIT割り込み周期は周期割り込み計時器制御A(RTC.PITCTRLA)レジスタの周期(PERIOD)ビット領域を書くことによって構成設定されます。

前置分周器は両機能がOFF(RTC.CTRLAのRTC周辺機能許可(RTCEN)ビットとRTC.PITCTRLAの周期割り込み計時器許可(PITE N)ビットが0)の時にOFFですが、どちらかの機能が許可されると動きます(即ち、内部計数器が計数します)。この理由のため、最初の PIT割り込みとRTC計数刻みのタイミングは未知(許可と完全な周期間の何時か)です。


継続動作

初回割り込み後、PITは完全なPIT周期信号に帰着する1/2 PIT周期毎の交互切り替えを続けます。

例26-1. PERIOD=CYC16に対するPITタイミング図

RTC.PITCTRLAでのPERIOD=CYC16に対して、PITは事実上前置分周器計数器ビット3の状態に従い、故に結果の割り込み出 力は16 CLK_RTC周回の周期を持ちます。

初回PIT割り込みとPITENへの'1'書き込み間の時間は実質的に0と(n CLK_RTC周期の)PIT周期間で変わり得ます。PIT許可と それの初回出力間の正確な遅延は前置分周器の計数段階に依存し、下で示される初回割り込みは先行する時間窓内側の何 処かでPITENへ'1'を書くことによってもたらされます。



26.6. クリスタル誤差修正

RTCとPIT用の前置分周器は制御A(RTC.CTRLA)レジスタの周波数修正許可(CORREN)ビットが'1'の時にクリスタル周波数校正(CALIB) レジスタからのppm誤差値を使うことによってクリスタル クロックの内部周波数修正を行うことができます。

CALIBレジスタは周波数誤差についての情報に基づき、使用者によって書かれなければなりません。100万周期間隔を通して分散してRTC.CALIBレジスタ内の誤差修正値(ERROR)ビット領域で与えられる値に等しいいくつかの周期を追加または削除することによって修正操作を実行してください。

計数(RTC.CNT)レジスタを通して利用可能なRTC計数値またはPIT間隔はこのクロック修正を反映します。

修正機能を禁止した場合、進行中の修正周回はこの機能が禁止されるのに先立って完了されます。

注: 負の修正でこの機能を使う場合、最小前置分周構成設定は2分周(DIV2)です。

26.7. 事象

RTCは次表で記述される事象を生成することができます。

表26-1. RTC事象生成部

生		説明	市名刊		事象長	
周辺機能	事象	武 95	事象型	生成クロック領域	● ● ● 承 反	
	OVF	溢れ	ハ°ルス		1 CLK_RTC周期	
	CMP	比較一致				
	PIT_DIV8192	8196前置分周したRTCクロック			8196前置分周したRTCクロックで与えられる	
	PIT_DIV4096	4096前置分周したRTCクロック			4096前置分周したRTCクロックで与えられる	
RTC	PIT_DIV2048	2048前置分周したRTCクロック			2048前置分周したRTCクロックで与えられる	
RIC	PIT_DIV1024	1024前置分周したRTCクロック	レヘッル	CLK_RTC	1024前置分周したRTCクロックで与えられる	
	PIT_DIV512	512前置分周したRTCクロック			512前置分周したRTCクロックで与えられる	
	PIT_DIV256	256前置分周したRTCクロック			256前置分周したRTCクロックで与えられる	
	PIT_DIV128	128前置分周したRTCクロック			128前置分周したRTCクロックで与えられる	
	PIT_DIV64	64前置分周したRTCクロック			64前置分周したRTCクロックで与えられる	

OVFとCMPの事象を生成するための条件は割り込み要求フラク´(RTC.INTFLAGS)レジスタで対応する割り込み要求フラグを掲げるそれらと同じです。

事象使用部と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

26.8. 割り込み

表26-2.利用可能な割り込みベクタと供給元

名称	へ、クタ説明	条件
RTC	実時間計数器溢れと 比較一致割り込み	 ・溢れ(OVF) : 計数器が定期(RTC.PER)レジスタからの値に達して0に丸められる ・比較一致(CMP) : 計数器(RTC.CNT)レジスタからの値と比較(RTC.CMP)レジスタからの 値間で一致
PIT	周期割り込み計時器割り込み	RTC.PITCTRLAのPERIODビット領域で構成設定したように時間周期通過

割り込み条件が起こると、周辺機能の割り込み要求フラク(RTC.INTFLAGS, RTC.PITINTFLAGS)レジスタで対応する割り込み要求フラ グが設定(1)されます。

割り込み元は周辺機能の割り込み制御(RTC.INTCTRL, RTC.PITINTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能の(PIT)INTFLAGSレジ スタをご覧ください。

注: ・ RTCはRTC用のRTC.INTFLAGSとPIT用のRTC.PITINTFLAGSの2つのINTFLAGSレジスタを持ちます。

・RTCはRTC用のRTC.INTCTRLとPIT用のRTC.PITINTCTRLの2つのINTCTRLレジスタを持ちます。

26.9. 休止形態動作

RTCはアイトル休止動作で動作を続けます。制御Aレジスタ(RTC.CTRLA)のスタンバイ時走行(RUNSTDBY)ビットが設定(1)なら、スタンバイ休止動作で走行します。

PITはどの休止動作形態でも動作を続けます。

26.10. 同期

RTCとPITは共に非同期で、周辺機能クロック(CLK_PER)から独立した違うクロック元(CLK_RTC)で動きます。制御と計数レジスタ更新に関して、更新されたレジスタ値がレジスタで利用可能になる前、または構成設定変更が各々RTCやPITに影響を及ぼすまで、RTCクロックや周辺機能クロックで多少の周期数がかかります。この同期時間はレジスタ説明項で各レジスタに対して記述されます。

いくつかのRTCレシ[゙]スタに関して、状態(RTC.STATUS)レシ[゙]スタで同期多忙(CMPBUSY, PERBUSY, CNTBUSY, CTRLABUSY)フラク[゙]が 利用可能です。

周期割り込み計時器制御A(RTC.PITCTRLA)レジスタについては、周期割り込み計時器状態(RTC.PITSTATUS)レジスタでPIT制御A同期多忙(CTRLBUSY)フラグが利用可能です。

言及したレジスタへ書く前にこれらのフラグを調べてください。

26.11. デバッグ操作

デバッグ制御(DBGCTRL)レジスタのデバッグ時走行(DBGRUN)ビットが'1'の場合、RTCは標準動作を続けます。DBGRUNが'0'でCPU が停止された場合、RTCは動作を停止してどの到着事象も無視します。

周期割り込み計時器デバッグ制御(PITDBGCTRL)レジスタのデバッグ時走行(DBGRUN)ビットが'1'の場合、PITは標準動作を続けます。 デバッグ動作に於いてDBGRUNが'0'でCPUが停止された場合、PIT出力はLowです。その時にPIT出力がHighだったなら、中断から 再始動する時に割り込み要求フラグを設定(1)するために新しい正端が起きます。結果は標準動作中に起こらない追加のPIT割り込み です。中断でPIT出力がLowだったなら、PITは追加の割り込みなしでLowを再開します。

26.12. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット 5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY		PRESCA	LER3~0		CORREN		RTCEN
+\$01	STATUS	7~0					CMPBUSY	PERBUSY	CNTBUSY	CTRLABUSY
+\$02	INTCTRL	$7 \sim 0$							CMP	OVF
+\$03	INTFLAGS	7~0							CMP	OVF
+\$04	TEMP	7~0				TEM	P7~0		ı I	
+\$05	DBGCTRL	$7 \sim 0$								DBGRUN
+\$06	CALIB	$7 \sim 0$	SIGN				ERROR6~0		1	
+\$07	CLKSEL	$7 \sim 0$							CLKS	EL1,0
+\$08	CNT	7~0				CNT	7~0		·	
+\$09	CIVI	$15 \sim 8$				CNT	15~8			
+\$0A	PER	7~0				PER7~0			· 	
+\$0B	I LIX	$15 \sim 8$				PER	15~8		· 	
+\$0C	CMP	7~0				CMI	P7~0			
+\$0D	CIVII	$15 \sim 8$				CMP	15~8		·	
+\$0E ∼	予約									
+\$0F	1、氷刀									
+\$10	PITCTRLA	7~0			PERIC)D3~0				PITEN
+\$11	PITSTATUS	7~0								CTRLBUSY
+\$12	PITINTCTRL	7~0								PI
+\$13	PITINTFLAGS	7~0								PI
+\$14	予約									
+\$15	PITDBGCTRL	7~0								DBGRUN

26.13. レジスタ説明

26.13.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位:+\$00

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY		PRESCA	LER3~0		CORREN		RTCEN
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7 - RUNSTDBY: スタンハイ時走行 (Run Standby)

值	0	1
説明	スタンバイ休止動作でRTC禁止	スタンバイ休止動作でRTC許可

● ビット6~3 - PRESCALER3~0:前置分周器 (Prescaler)

これらのビットはCLK_RTCクロック信号の前置分周を定義します。

値	0000	0001	0010	0011	0100	0101	0110	0111
名称	DIV1	DIV2	DIV4	DIV8	DIV16	DIV32	DIV64	DIV128
説明	CLK_RTC/1	CLK_RTC/2	CLK_RTC/4	CLK_RTC/8	CLK_RTC/16	CLK_RTC/32	CLK_RTC/64	CLK_RTC/128
値	$1 \ 0 \ 0 \ 0$	1001	1010	1011	1100	1101	1110	1111
名称	DIV256	DIV512	DIV1024	DIV2048	DIV4096	DIV8192	DIV16384	DIV32768
説明	CLK_RTC/256	CLK_RTC/512	CLK_RTC/1024	CLK_RTC/2048	CLK_RTC/4096	CLK_RTC/8192	CLK_RTC/16384	CLK_RTC/32768

● ビット2 - CORREN : 周波数修正許可 (Frequency Correction Enablee)

值	0	1
説明	周波数修正禁止	周波数修正許可

• ビット0 - RTCEN : RTC周辺機能許可 (RTC Peripheral Enable)

値	0	1
説明	RTC周辺機能禁止	RTC周辺機能許可

重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前に状態(RTC.STATUS)レジスタの制御A同期多忙(CTRLABUSY)フラグが解除(0)されて いるのを確認しなければなりません。

26.13.2. STATUS - 状態 (Status)

名称:STATUS 変位:+\$01 リセット:\$00

特質:-

ビット	7	6	5	4	3	2	1	0
					CMPBUSY	PERBUSY	CNTBUSY	CTRLABUSY
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3 - CMPBUSY : 比較同期多忙 (Compare Synchronization Busy)

このビットはRTCがRTCクロック領域で比較(RTC.CMP)レジスタを同期中多忙の時に'1'です。

• ビット2 - PERBUSY : 定期同期多忙 (Period Synchronization Busy)

このビットはRTCがRTCクロック領域で定期(RTC.PER)レジスタを同期中多忙の時に'1'です。

● ビット1 - CNTBUSY : 計数器同期多忙 (Counter Synchronization Busy)

このビットはRTCがRTCクロック領域で計数(RTC.CNT)レジスタを同期中多忙の時に'1'です。

0 OVF R/W 0

• ビット0 - CTRLABUSY : 制御A同期多忙 (Control A Synchronization Busy)

このビットはRTCがRTCクロック領域で制御A(RTC.CTRLA)レジスタを同期中多忙の時に'1'です。

26.13.3. INTCTRL - 割り込み制御 (Interrupt Control)

茤リ	3称 : INTCTF を位 : +\$02 セット : \$00 持質 : -	RL		-					
	ビット	7	6	5	4	3	2	1	
								CMP	
	アクセス種別	R	R	R	R	R	R	R/W	
	リセット値	0	0	0	0	0	0	0	

● ビット1 - CMP : 比較一致割り込み許可 (Compare Match Interrupt Enable)

比較一致での(即ち、計数(RTC.CNT)レジスタ値が比較(RTC.CMP)レジスタ値と一致した時の)割り込みを許可します。

値	0	1
説明	比較一致割り込みは禁止されます。	比較一致割り込みは許可されます。

• ビット0 - OVF : 溢れ割り込み許可 (Overflow Interrupt Enable)

計数器溢れでの(即ち、計数(RTC.CNT)レジスタ値が定期(RTC.PER)レジスタ値と一致して0に丸められる時の)割り込みを許可します。

値	0	1
説明	溢れ割り込みは禁止されます。	溢れ割り込みは許可されます。

26.13.4. INTFLAGS - 割り込み要求フラグ (Interrupt Flag)

l	名称 : INTFLA 変位 : +\$03 リセット : \$00 持質 : -	GS							
	ビット	7	6	5	4	3	2	1	0
								CMP	OVF
	アクセス種別	R	R	R	R	R	R	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット1 - CMP : 比較一致割り込み要求フラグ(Compare Match Interrupt Flag)

このフラグは計数(RTC.CNT)レジスタ値が比較(RTC.CMP)レジスタ値と一致した時に設定(1)されます。 このビットへの'1'書き込みがこのフラグを解除(0)します。

• ビット0 - OVF : 溢れ割り込み要求フラグ (Overflow Interrupt Flag)

このフラグは計数(RTC.CNT)レジスタ値が定期(RTC.PER)レジスタ値と一致して0に丸められる時に設定(1)されます。 このビットへの'1'書き込みがこのフラグを解除(0)します。

26.13.5. TEMP - 一時レジスタ (Temporary)

名称:TEMP

変位 : +\$04

リセット : \$00

特質:-

一時レジスタはこの周辺機能の16ビットレジスタへの16ビット単一周期アクセスのためにCPUによって使われます。このレジスタはこの周辺機能の全ての16ビットレジスタに対して共通でソフトウェアによって読み書きすることができます。「メモリ」章の「16ビットレジスタのアクセス」を参照してください。

ヒット	7	6	5	4	3	2	1	0
				TEM	P7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7~0 - TEMP7~0: 一時値 (Temporary)
 16ビットレジスタでの読み書き操作用一時レジスタ

26.13.6. DBGCTRL - デバッグ制御 (Debug Control)

名称:DBGCTF 変位:+\$05 リセット:\$00 特質:-	RL							
ビット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN : デバック時走行 (Debug Run)

値	0	1
説明	RTCはデバッグ動作中断で停止し、事象を無視	RTCはCPU停止中のデベッグ動作中断で走行継続

26.13.7. CALIB - クリスタル周波数校正 (Crystal Frequency Calibration)

名称:CALIB

変位 : +\$06

リセット : \$00

特質 :-

このレジスタは行う修正形式と誤差値を格納します。このレジスタは外部校正や温度校正に基づく誤差値でソフトウェアによって書かれます。

ビット	7	6	5	4	3	2	1	0
	SIGN							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - SIGN : 誤差修正符号ビット (Error Correction Sign Bit)

このビットは修正の方向を示すのに使われます。

値	0	1
説明	前置分周器により遅く計数させる正修正	前置分周器により速く計数させる負修正。 これは最小前置分周器構成設定がDIV2であることが必要

• ビット6~0 - ERROR6~0 : 誤差修正値 (Error Correction Value)

各100万RTCクロック周期間隔に対する修正クロック数(ppm)

26.13.8. CLKSEL - クロック選択 (Clock Selection)

名称:CLKSEL

変位 : +\$07

リセット:\$00 特質:-

侍貿 :-

ビット	7	6	5	4	3	2	1	0
							CLKS	EL1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット1,0 - CLKSEL1,0: クロック選択 (Clock Select)

これらのビット書き込みはRTCクロック(CLK_RTC)用の供給元を選びます。

RTCをXOSC32KまたはXTAL32K1での外部クロックのどちらかで使うように構成設定すると、XOSC32Kは許可されることが必要で、クロック制御器のXOSC32K制御A(CLKCTRL.XOSC32KCTRLA)レジスタの供給元選択(SEL)ビットとスタンハイ時走行(RUNSTDBY)ビットはそれに応じて構成設定されなければなりません。

ſ	直	0 0	01	1 0	11
名	称	OSC32K	OSC1K	XTAL32K	EXTCLK
説	明	OSC32Kからの 32.768kHz	OSC32Kからの 1.024kHz	XOSC32Kからの32.768kHzまたは XTAL32K1ピンからの外部クロック	EXTCLKピンからの 外部クロック

26.13.9. CNT - 計数 (Count)

名称: CNT (CNTH, CNTL)

変位 : +\$08

リセット : \$0000

特質 :-

RTC.CNTHとRTC.CNTLのレジスタ対は16ビット値のRTC.CNTを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ヒ [*] ット	15	14	13	12	11	10	9	8
				CNT	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
				CNT	7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット15~8 - CNT15~8 : 計数値上位バ仆 (Counter high byte)

これらのビットは16ビット計数レジスタの上位バイトを保持します。

• ビット7~0 - CNT7~0:計数値下位バイ (Counter low byte)

これらのビットは16ビット計数レジスタの下位バイを保持します。

重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前に状態(RTC.STATUS)レジスタの計数器同期多忙(CNTBUSY)フラグが解除(0)されてい るのを確認しなければなりません。

26.13.10. PER - 定期 (Period)

名称: PER (PERH, PERL)

変位 : +\$0A

リセット : \$FFFF

特質:-

RTC.PERHとRTC.PERLのレシブスタ対は16ビット値のRTC.PERを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8
				PER	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1
ヒット	7	6	5	4	3	2	1	0
Γ			0	PEF	27~0		1	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

● ビット15~8 - PER15~8 : 定期値上位バ仆 (Periodic high byte)

これらのビットは16ビット定期レジスタの上位ハイトを保持します。

● ビット7~0 - PER7~0: 定期値下位バ仆 (Periodic low byte)

これらのビットは16ビット定期レジスタの下位ハイトを保持します。



重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前に状態(RTC.STATUS)レジスタの定期同期多忙(PERBUSY)フラグが解除(0)されている のを確認しなければなりません。

26.13.11. CMP - 比較 (Compare)

名称:CMP(CMPH,CMPL)

変位:+\$0C

リセット : \$0000

特質 :-

RTC.CMPHとRTC.CMPLのレシネタ対は16ビット値のRTC.CMPを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。 上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8
				CMP	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
				CMF	P7∼0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット15~8 - CMP15~8:比較値上位バイ (Compare high byte)

これらのビットは16ビット比較レジスタの上位ハイトを保持します。

• ビット7~0 - CMP7~0:比較値下位バイト (Compare low byte)

これらのビットは16ビット比較レシズタの下位バイトを保持します。

重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前に状態(RTC.STATUS)レジスタの比較同期多忙(CMPBUSY)フラグが解除(0)されている のを確認しなければなりません。

26.13.12. PITCTRLA - 周期割り込み計時器制御A (Peiodic Interrupt Timer Control A)

名称:;PITCTRLA

- **変位**:+\$10
- **リセット** : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
			PERI	OD3~0				PITEN
アクセス種別	R	R/W	R/W	R/W	R/W	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6~3 - PERIOD3~0 : 周期 (Period)

このビット領域は各割り込み間のRTCクロック周期数を選びます。

値	0000	0001	0010	0011	0100	0101	0110	0111
名称	OFF	CYC4	CYC8	CYC16	CYC32	CYC64	CYC128	CYC256
説明	割り込みなし	4周期	8周期	16周期	32周期	64周期	128周期	256周期
値	$1 \ 0 \ 0 \ 0$	1001	1010	1011	1100	1101	1110	1111
名称	CYC512	CYC1024	CYC2048	DIV4096	CYC8192	CYC16384	CYC32768	-
説明	512周期	1024周期	2048周期	4096周期	8192周期	16384周期	32768周期	(予約)

● ビット0 - PITEN : 周期割り込み計時器許可 (Periodic Interrupt Timer Enable)

このビットへの'1'書き込みがPITを許可します。

値	0	1
説明	周期割り込み計時器禁止	周期割り込み計時器許可

重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前にPIT状態(RTC.PITSTATUS)レジスタのPIT制御A同期多忙(CTRLBUSY)フラグが解除 (0)されているのを確認しなければなりません。 26.13.13. PITSTATUS - 周期割り込み計時器状態 (Periodic Interrupt Timer Status)

名称 : PITST 変位 : +\$11 リセット : \$00 特質 : -	ATUS							
ビット	7	6	5	4	3	2	1	0
								CTRLBUSY
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - CTRLBUSY : PIT制御A同期多忙 (PITCTRLA Synchronization Busy)

このビットはRTCがRTCクロック領域で周期割り込み計時器制御A(RTC.PITCTRLA)レジスタを同期中多忙の時に'1'です。

26.13.14. PITINTCTRL - PIT割り込み制御 (PIT Interrupt Control)

名称 : PITINTCTRL 変位 : +\$12 リセット : \$00 特質 : -ビット 7 6

ヒット	7	6	5	4	3	2	1	0
								PI
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット0 - PI: 周期割り込み許可 (Periodic Interrupt)

値	0	1
説明	周期割り込み禁止	周期割り込み許可

26.13.15. PITINTFLAGS - PIT割り込み要求フラグ (PIT Interrupt Flag)

名称	: PITINTFLAGS
変位	: +\$13
リセット	: \$00
特質	: -

ヒット	7	6	5	4	3	2	1	0
								PI
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - PI : 周期割り込み要求フラグ (Periodic Interrupt Flag)

このフラグは周期割り込みが発行される時に設定(1)されます。

'1'書き込みがこのフラグを解除(0)します。

26.13.16. PITDBGCTRL - 周期割り込み計時器デバッグ制御 (Periodic Interrupt Timer Debug Control)

名称	: PITDBGCTRL
変位	: +\$15
リセット	: \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
[DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN : デバッグ時走行 (Debug Run)

値	0	1
説明	デバッグ動作中断で周辺機能は停止して事象を無視	CPU停止時のデバッグ動作中断で走行を継続

27. USART - 万能同期/非同期送受信器

27.1. 特徴

- ・全二重操作
- ・半二重操作
- 単線動作
- RS-485動作
- ・非同期と同期の操作
- ・5,6,7,8,9のデータビットと1または2の停止ビットを持つ直列フレーム支援
- ・分数ボーレート発生器
 - どの周辺機能クロック周波数からも望むボーレートを生成可
- 外部発振器不要
- ・組み込みの誤り検出と修正の仕組み
 - 奇数/偶数パリティ生成器とパリティ検査
 - 緩衝部オーハランとフレーム異常検出
- 不正開始ビット検出とデジタル低域通過濾波器を含む雑音濾波
- ・以下の独立した割り込み
 - 送信完了
 - 送信データレジスタ空
 - 受信完了
- ・主装置SPI動作
- ・複数プロセッサ通信動作
- ・フレーム開始検出
- ・IrDA®適合パルス変調/復調用赤外線通信(IRCOM)単位部
- ・LIN従装置支援


27.2. 概要

万能同期/非同期直列送受信器(USART:Universal Synchronous and Asynchronuos serial Receiver and Transmitter)は高速で柔軟 な直列通信周辺機能です。USARTは複数の形式の応用と通信装置に対応することができるいくつかの異なる動作形態を支援しま す。例えば、単線半二重動作は少ピン数応用が望まれる時に有用です。通信はフレームに基づき、フレーム形式は広範囲の規格を支援 するように直すことができます。

USARTは両方向で緩衝され、フレーム間でのどんな遅延もなしに継続するデータ転送を許します。受信と送信の完了に対する独立した割り込みは完全な割り込み駆動通信を許します。

送信部は2段の書き込み緩衝部、移動レジスタ、それと各種フレーム形式用の制御論理回路から成ります。受信部は2段の受信緩衝部と 移動レジスタから成ります。受信したデータの状態情報は異常検査に対して利用可能です。データとクロックの再生部は非同期データ受信中 の頑強な同期と雑音濾波を保証します。

27.2.1. 構成図



27.2.2. 信号説明

信号	形式	説明
ХСК	入出力	同期動作用クロック
XDIR	出力	RS485用送信許可
TxD	入出力	送信線(と単線動作での受信線)
RxD	入力	受信線

27.3. 機能的な説明

27.3.1. 初期化

全二重動作:

- 1. ボーレート(USARTn.BAUD)を設定してください。
- 2. フレーム構成と動作形態(USARTn.CTRLC)を設定してください。
- 3. TxDピンを出力として構成設定してください。
- 4. 送信部と受信部を許可してください(USARTn.CTRLB)。
- 注:・割り込み駆動USART操作について、初期化の間は全体割り込みが禁止されなければなりません。
 - ・ボーレートまたはフレーム構成の変更を伴う再初期化を行う前に、そのレジスタが変更される間に進行中の送信がないことを確実にしてください。

単線半二重動作:

- 1. 内部的にTxDをUSART受信部に接続してください(制御A(USARTn.CTRLA)レジスタの折り返し動作許可(LBME)ビット)。
- 2. RxD/TxDピン用の内部プルアップを許可してください(ピンn制御(PORTx.PINnCTRL)レジスタのプルアップ許可(PULLUPEN)ビット)。
- 3. オープンドレイン動作を許可してください(制御B(USARTn.CTRLB)レシズタのオープンドレイン動作許可(ODME)ビット)。
- 4. ボーレート(USARTn.BAUD)を設定してください。
- 5. フレーム構成と動作形態(USARTn.CTRLC)を設定してください。
- 6. 送信部と受信部を許可してください(USARTn.CTRLB)。
- 注:・オープンドレイン動作が許可されると、TxDビンはハードウェアによって自動的に出力に設定されます。
 - ・割り込み駆動USART操作について、初期化の間は全体割り込みが禁止されなければなりません。
 - ・ボーレートまたはフレーム構成の変更を伴う再初期化を行う前に、そのレジスタが変更される間に進行中の送信がないことを確実にしてください。

27.3.2. 動作

27.3.2.1. フレーム形式

USARTデータ転送はフレームに基づきます。フレームは開始ビットで始まり、データビットの1文字が後続します。許可されたなら、データビット後で最初の停止ビットの前にハッリティビットが挿入されます。フレームの停止ビット後、直ちに次のフレームを後続するか、または通信線をアイドル (High)状態に戻すかのどちらかにすることができます。USARTは有効なフレーム形式として以下の組み合わせ全てを受け入れます。


- ・1つの開始ビット
- 5, 6, 7, 8, 9 ビット データ
- ・奇数または偶数パリティビット、またはなし
- ・1つまたは2つの停止ビット

下図は可能なフレーム形式の組み合わせを図解します。[]付きビットは任意選択です。

図27-2. フレーム構成	
(IDLE) St D0 X D1 X D2 X D3 X D	04 X [D5] X [D6] X [D7] X [D8] X [P] / Sp1 [Sp2] (St/IDLE)
<	— 1 7V-4 ————
St :開始ビット(常にLow) Dn : データ ビット(0~8) P : ハッリティ ビット(偶数または奇数)	Spn :停止ビット(常に <mark>High</mark>) IDLE: RxDまたはTxDの通信線で転送なし(常にHigh)

27.3.2.2. クロック生成

データビットの移動と採取に使われるクロックは内部的な分数ボーレート発生器または外部的な転送クロック(XCK)ピンから生成されます。



27.3.2.2.1. 分数ボーレート発生器

USARTがクロック元としてXCK入力を使わない動作ではクロックを生成するのに分数ボーレート生成器が使われます。ボーレートは秒毎のビット 数(bps)の言葉で与えられ、ボーレート(USARTn.BAUD)レジスタを書くことによって構成設定されます。ボーレート(fBAUD)は周辺機能クロック (fcLK PER)をBAUDレジスタによって決められる分割係数で分割することによって生成されます。

分数ボーレート発生器はfBAUDで割り切れない場合に対応するハードウェアが特徴です。通常、この状況は丸め誤差をもたらします。分数ボーレート発生器は表27-1.の式で実行されるように、6ビット左移動した望む分割係数を含むBAUDレジスタを期待します。そして下位6ビットは望む除数の小数部を保持します。望むボーレートにより近い近似を達成するため動的にfBAUDを調節するのにBAUDレジスタの小数部を使ってください。

ボーレートをfcLK_PERよりも高くすることができないため、BAUDレジスタの整数部は最低1であることが必要です。結果は6ビット左移動されるため、対応するBAUDレジスタの最小値は64です。有効な範囲は64~65535です。

同期動作では、BAUDレジスタの10ビット整数部(BAUD15~6)だけがボーレートを決め、従って、小数部(BAUD5~0)は0を書かれなければなりません。

下表はボーレートをBAUDレジスタ用の入力値に変換するための式を一覧にします。式は分数解釈を考慮し、故にこれらの式で計算されたBAUD値はどんな追加の尺度調整もなしに直接USARTn.BAUDに書くことができます。

表27-1. ボーレート レジスタ設定計算用の式

	動作形態	条件	ボーレート (ビット/秒:bps)	USARTn.BAUDレジスタ値計算				
	非同期	$f_{\text{BAUD}} \leq \frac{f_{\text{CLK_PER}}}{S}$, USARTn.BAUD ≥ 64	$f_{\text{BAUD}} = \frac{64 \times f_{\text{CLK}}_{\text{PER}}}{S \times BAUD}$	$BAUD = \frac{64 \times f_{\text{CLK}}_{\text{PER}}}{S \times f_{\text{BAUD}}}$				
1	司期主装置	$f_{\text{BAUD}} < \frac{f_{\text{CLK},\text{PER}}}{S}$, USARTn.BAUD ≥ 64	$f_{\text{BAUD}} = \frac{f_{\text{CLK}PER}}{S \times BAUD[15 \sim 6]}$	$BAUD[15\sim 6] = \frac{f_{\text{CLK}}_{\text{PER}}}{S \times f_{\text{BAUD}}}$				

Sはビット当たりの採取数です。

- ・非同期標準動作:S=16
- ・非同期倍速動作:S=8
- ・同期動作 : S=2

27.3.2.3. データ送信

USART送信部は周期的に送信線をLowに駆動することによってデータを送ります。データ送信は送るデータを送信データ(USARTn.TXD ATALとUSARTn.TXDATAH)レジスタに設定することによって始められます。送信データレジスタのデータは送信緩衝部が一旦空になると それに移され、移動レジスタが一旦空になるとそれに進み、新しいフレームを送る準備が整います。移動レジスタがデータを設定された後、 データフレームが送信されます。

移動レジスタのフレーム全体が移動出力されてしまい、送信データや送信緩衝部に存在する新しいデータがないと、状態(USARTn.STATU S)レジスタの送信完了割り込み要求フラグ(TXCIF)ビットが設定(1)され、それが許可されていれば割り込みが生成されます。

送信データレジスタはそれらが空で新しいデータの準備が整っていることを示すUSARTn.STATUSレジスタのデータレジスタ空割り込み要求 フラグ(DREIF)ビットが設定(1)される時にだけ書くことができます。

8ビットよりも少ないフレームの使用時、送信データレジスタに書かれる上位側ビットは無視されます。制御C(USARTn.CTRLC)レジスタの文字 ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定されると、送信データ上位ハイト(TXDATAH)レジスタの前に送信データ下位 ハイト(TXDATAL)レジスタが書かれなければなりません。CHSIZEが9ビット(上位ハイト先行)に構成設定されると、TXDATALの前にTXDA TAHが書かれなければなりません。

27.3.2.3.1. 送信部禁止

送信部を禁止すると、その操作は進行中と保留中の送信が完了される、即ち、送信移動レジスタ、送信データ(USARTn.TXDATALとU SARTn.TXDATAH)レジスタ、送信緩衝レジスタが送信されるべきデータを含まない時まで有効になりません。送信部が禁止されると、もは やTxDビンを指定変更せず、PORT単位部がビン制御を取り戻します。ビンはそれの直前の設定に関わらず、ハートウェアによって自動的 に入力として構成設定されます。ビンは今やUSARTからのポート指定変更なしに標準入出力ビンとして使うことができます。

27.3.2.4. データ受信

USART受信部は検出して受信したデータを解釈するために受信線を採取します。従って、ピンの方向はデータ方向(PORTx.DIR)レジスタの対応するビットに'0'を書くことによって入力として構成設定されなければなりません。

受信部は有効な開始ビットが検出されと、データを受け入れます。開始ビットに後続する各ビットはボーレートまたはXCKクロックで採取され、フレームの最初の停止ビットが受信されるまで受信移動レジスタに移されます。第2停止ビットは受信部によって無視されます。最初の停止ビットが受信され、完全な直列フレームが受信移動レジスタに存在すると、移動レジスタの内容が受信緩衝部に移されます。状態(USARTn. STATUS)レジスタの受信完了割り込み要求フラグ(RXCIF)が設定(1)され、許可されていれば割り込みが生成されます。

RXDATAレジスタはRXCIFが設定(1)される時に応用ソフトウェアによって読むことができる2重緩衝される受信緩衝部の一部です。1フレームだけが受信されたなら、そのフレームに対するデータと状態のビットはRXDATAレジスタに直接押し込まれます。RX緩衝部に2つのフレームが存在する場合、RXDATAレジスタは最も古いフレームを含みます。

緩衝部は構成設定に応じてRXDATALまたはRXDARAHが読まれる時のどちらかでデータを移動します。移動前に両バイトを読むことができるようにデータ移動を引き起こさないレジスタが先に読まれなければなりません。制御C(USARTn.CTRLC)レジスタの文字ビット数 (CHSIZE)ビット領域が9ビット(下位バイト先行)に構成設定される時に、RXDATAHの読み込みが受信緩衝部を移動します。さもなければ、RXDATALが緩衝部を移動します。

27.3.2.4.1. 受信異常フラグ

USART受信部は送信化けを暴く異常検出機構が特徴です。これらの機構は以下を含みます。

- ・フレーム異常検出 受信したフレームが有効かどうかを管理します。
- ・緩衝部溢れ検出 受信緩衝部が満杯で新しいデータによって上書きされたためのデータ損失を示します。

・ パリティ誤り検出 - 到着フレームのパリティを計算してパリティ ビットと比べることによって到着フレームの有効性を調べます。

各異常検出機構は受信データ上位バイト(USARTn.RXDATAH)レジスタで読むことができる各々1つの異常フラグを制御します。

・フレーム異常(FERR)

- ・緩衝部溢れ(BUFOVF)
- ・ ハッリティ誤り(PERR)

異常フラグはそれらが対応するフレームと共に受信緩衝部に置かれます。RXDATALレジスタ読み込みがRX緩衝部のRXDATAバイト移動 を起動するため、異常フラグを含むRXDATAHレジスタはRXDATALレジスタに先立って読まれなければなりません。

注:制御C(USARTn.CTRLC)レシ^{*}スタの文字ビット数(CHSIZE)ビット領域が9ビット下位ハ*イト先行(9BITL)に設定される場合、RXDATALレ ジネタに代わってRXDATAHレジ^{*}スタがRXDATAハ^{*}(ト移動を起動します。その場合、RXDATALレジ^{*}スタがRXDATAHレジ^{*}スタに先立っ て読まれなければなりません。

27.3.2.4.2. 受信部禁止

受信部を禁止すると、その操作は即時です。受信緩衝部が破棄され、進行中の受信からのデータは失われます。

27.3.2.4.3. 受信緩衝部破棄

通常動作の間に受信緩衝部が破棄されなければならない場合、USARTn.RXDATAHレジスタの受信完了割り込み要求フラク(RXCIF)が解除(0)されるまでDATA位置(USARTn.RXDATAHとUSARTn.RXDATALのレジスタ)を繰り返し読んでください。

27.3.3. 通信動作形態

USARTは複数の異なる通信規約を支援する柔軟な周辺機能です。利用可能な動作形態は、同期と非同期の通信の2つの群に分けることができます。

同期通信はXCKビンを通してクロック信号を残りの装置に供給する主権があるバス上の1つの主装置に依存します。全ての装置は追加の同期機構を必要とせず、送受信両方にこの共通クロック信号を使います。

装置は同期バスで主装置または従装置のどちらかで動くように構成設定することができます。

非同期通信は共通クロック信号を使いません。代わりに、通信する装置に於いて同じボーレートで構成設定されることに頼ります。やって 来る伝送の受信時、受信する装置の周辺機能クロックでやって来る伝送を整列するのにハートウェア同期機構が使われます。

非同期に通信する時に4つの違う動作形態が利用可能です。それらの動作の1つは標準速度の倍で伝送を受信することができ、通常の16の代わりにビット毎に8回だけ採取します。他の3つの動作形態は同期論理回路の変種を使い、全て標準速度で受信します。

27.3.3.1. 同期動作

27.3.3.1.1. クロック動作

XCKピン方向は転送クロックが入力(従装置動作)か、または出力(主装置動作)かを制御します。対応するポートピン(PORTx.DIRレシ、スタの DIRn)方向は主装置動作用に出力または従装置動作用に入力に設定されなければなりません。下図で示されるように(RxDでの)デー タ入力はデータが(TxDで)送信される場所の逆端のXCKクロック端で採取されます。

I/Oピンはホート周辺機能のピンn制御(PORTx.PINnCTRL)レジスタの反 転I/O許可(INVEN)ビットに'1'を書くことによって反転することができ ます。対応するXCKホートピンに反転I/O設定を使うと、RxD採取と TxD送信に使われるXCKクロック端を選ぶことができます。反転I/Oが 禁止(INVEN=0)される場合、XCKクロック上昇端が新しいデータビットの 開始を表し、受信データはXCKクロック下降端で採取されます。反転 I/Oが許可(INVEN=1)された場合、XCKクロック下降端が新しいデータ ビットの開始を表し、受信データはXCKクロック上昇端で採取されます。



27.3.3.1.2. 外部クロック制限

USARTが同期従装置動作に構成設定されると、XCK信号は主装置によって外部的に提供されなければなりません。このクロックが外部的に提供されるため、BAUDレジスタ構成設定は転送速度に何の影響も持ちません。クロック再生成功には各上昇端と下降端に対して最低2回採取するクロック信号を必要とします。従って、同期動作形態での最大XCK速度(f_{Slave_SCK})は右式によって制限されます。

XCKクロックに細動(ジッタ)がある場合、またはHigh/Low区間のデューティサイクルが50%/50%でない場合、XCKが各端に対して最低2回採取するために、それに応じて最大XCKクロック速度が低減されなければなりません。

27.3.3.1.3. 主装置SPI動作でのUSART

USARTは複数の異なる通信インターフェースを持つ機能に構成設定されるかもしれず、それらの1つが主装置として動くことができる直列 周辺インターフェース(SPI)です。SPIは主装置に1つ以上の従装置との通信を許す4線インターフェースです。


フレーム形式

主装置SPI動作でのUSARTに対する直列フレームは常に8つのデータビットを含みます。データビットは制御C(USARTn.CTRLC)レジスタの データ順(UDORD)ビットに書くことによってLSB先行またはMSB先行のどちらかで送信されるように構成設定することができます。 SPIは開始、停止、ハッリティのビットを使わず、故に伝送フレームはデータビットだけで成り得ます。

クロック生成

同期インターフェースでの主装置になる主装置SPI動作は従装置と共有されるインターフェース クロックを生成しなければなりません。このインタフェース クロックは「27.3.2.2.1. 分数ボーレート発生器」で記述される分数ボーレート発生器を使って生成されます。

各データビットは1つの完全なクロック周期に対してデータ線をHighまたはLowに引くことによって送信されます。受信部は下図で示される ように送信部保持期間の中央でビットを採取します。これはビンn制御(PORTx.PINnCTRL)レジスタの反転I/O許可(INVEN)ビットと制御C (USARTn.CTRLC)レジスタのUSARTクロック位相(UCPHA)ビットを使ってタイミングの仕組みをどう構成設定することができるかも示します。



右表は上図を更に説明します。

表27-2. INVENビットとUCPHAビットの機能

SPI動作形態	INVEN	UCPHA	先行端 (<mark>注</mark>)	後行端 (<mark>注</mark>)			
0	0	0	上昇端、採取	下降端、送信			
1	0	1	上昇端、送信	下降端、採取			
2	1	0	下降端、採取	上昇端、送信			
3	1	1	下降端、送信	上昇端、採取			
▶, 上/字:些/→ //> /> /> /> /> /> /> /> /> /> /> /> />	地の見知の	カロッカ出ット	· 然/示地/+/////////用期/	の見然の加いが出った			

注: 先行端はクロック周期の最初のクロック端です。後行端はクロック周期の最後のクロック端です。

データ送信

主装置SPI動作でのデータ送信は「動作」項で記述されるような全般的なUSART動作と機能的に同じです。送信部割り込み要求フラグと対応するUSART割り込みも同じです。更なる記述については「27.3.2.3. データ送信」をご覧ください。

データ受信

主装置SPI動作でのデータ受信は「動作」項で記述されるような全般的なUSART動作と機能的に同じです。使われずに常に'0'として 読む受信異常フラグを除き、受信部割り込み要求フラグと対応するUSART割り込みも同じです。更なる記述については「27.3.2.4. データ 受信」をご覧ください。

主装置SPI動作でのUSART対SPI

主装置SPI動作でのUSARTは独立型SPI周辺機能と 完全な互換性があります。それらのデータフレームとタイ シング構成設定は同じです。けれども、以下のような いくつかのSPI特有特殊機能は主装置SPI動作での USARTで支援されません。

- ・書き込み衝突(WRCOL)フラグ保護
- ・倍速動作
- ·複数主装置支援

主装置SPI動作でのUSARTとSPIで使われるピンの比較が右表で示されます。

表27-3. 主装置SPI動作でのUSARTとSPIのピン比較

USART	SPI	注釈
TxD	MOSI	主装置出力
RxD	MISO	主装置入力
ХСК	SCK	機能的に同一
該当なし	SS	主装置SPI動作でのUSARTで不支援 (注)

注: 独立型SPI周辺機能について、このピンは複数主装置機能で、または専 用従装置選択として使われます。複数主装置機能は主装置SPI動作で のUSARTで利用不可で、専用従装置選択ピンは利用不可です。

27.3.3.2. 非同期動作

27.3.3.2.1. クロック再生

非同期動作使用時に共通クロック信号がないため、通信する各装置は独立したクロック信号を生成します。これらのクロック信号は行われ る通信に対して同じボーレートで動くように構成設定されなければなりません。従って、装置は同じ速度で動きますが、それらのタイミング はお互いの関係に於いて歪められています。これに対応するため、USARTはやって来る非同期直列フレームを内部的に生成したボー レート クロックと同期するハート・ウェア クロック再生部が特徴です。

下図は到着フレームの開始ビット用採取処理を図解します。これは標準と倍速の両動作(各々、'00'と'01'に構成設定された制御B(US ARTn.CTRLB)レシ、スタの受信部動作(RXMODE)ビット領域)に対するタイミングの仕組みを示します。標準動作用採取速度はボーレートの16倍、一方で倍速動作用採取速度はボーレートの8倍です(「27.3.3.2.4.倍速動作」をご覧ください)。赤帯(訳注:原文は水平矢印)は最大同期誤差を示します。最大同期誤差が倍速動作でより大きいことに注意してください。



クロック再生論理回路がアイドル(High)状態から開始ビット(Low)への下降端を検出すると、開始ビット検出手順が始められます。上図に於いて、採取1は最初の'0'読み採取を記します。その後クロック再生論理回路は有効な開始ビットが受信されたかを判断するのに3つの 連続採取(標準動作で採取8,9,10、倍速動作で採取4,5,6)を使います。2つまたは3つの採取が'0'を読む場合、開始ビットが受け入れられます。クロック再生部が同期化され、データ再生を始めることができます。2つ未満の採取が'0'を読む場合、この開始ビットは捨てられます。この処理は各開始ビット毎に繰り返されます。

27.3.3.2.2. データ再生

クロック再生と同様に、データ再生部は倍速動作または標準動作で動いているかに依存して、各々、ボーレートよりも8または16倍速い速度 で採取します。下図は受信したフレームでのビット読み取り用採取処理を示します。

図27-7. データ ビッ	トとパリテ	ィビットの	採	权														
RxD	ビットn-	-1X						Ł	: 'yŀ	n						Xt	ごット	n+1
採取位置 (RXMODE= <mark>00</mark>)	↑ 15 1	6 1 2	↑ 3	↑ 4	↑ 5	↑ 6		1		↑ 10			↑ 14	↑ 15	↑ 16	↑ 1	↑ 2	↑ 3
採取位置 (RXMODE=01)	↑ 8	1	↑ 2		↑ 3		↑ 4		↑ 5		↑ 6	1		↑ 8		↑ 1		↑ 2

受信したビットの論理レベルを判断するのにクロック再生でのように中央3採取での多数決技法が使われます。この処理は完全なフレームが 受信されるまで各ビットに対して繰り返されます。

データ再生部は最初の停止ビットだけを受け取る一方で、もっとある場合に残りを無視します。採取した停止ビットが'0'を読む場合、受 信データ上位(USARTn.RXDADAH)レジスタのフレーム異常(FERR)フラグが設定(1)されます。下図は停止ビットの採取を示します。これは最 も早く可能な次のフレームの始めも示します。

図27-8. 停止ビット。	図27-8. 停止ビットと次の開始ビットの採取											
RxD			停止	ヒビット		A B H	始ビット	C				
採取位置 (RXMODE= <mark>00</mark>)	$\uparrow \uparrow \uparrow \uparrow \uparrow \uparrow \uparrow \\ 15 16 1 2$	↑ ↑ 3 4	▲ ▲ Ł 5	$ \begin{array}{c} \uparrow \\ 6 \\ 7 \\ 8 \end{array} $	↑ 1 9	↑ ↑ ↑ ↑ ↑ 10 0/10/10/1 1	▲ ↑ ↑ 4 15 16	↑ 1 :	↑ ↑ 2 3			
採取位置 (RXMODE <mark>=01</mark>)	 ↑ 8 1 	1	↑ 3	↑ 4	↑ 5	$ \begin{array}{c} \blacklozenge \\ 6 \\ 0/1 \end{array} $	↑ 8	↑ 1	↑ 2			

新しいフレームの開始ビットを示すHighからLowへの遷移は多数決に使ったビットの最後の直後に来得ます。標準速動作については最初のLowレベル採取、上図でAと記された点で有り得ます。倍速動作については最初のLowレベルが多数決採取後の最初の採取であるB点に遅らされなければなりません。C点は公称ボーレートでの停止ビットの全長(の終点)を記します。

27.3.3.2.3. 許容誤差

内部的に生成したボーレートの速度と外部的に受信したデータ速度は理想的に同じでなければなりませんが、本来のクロック元誤差のた め、これは通常、その状況ではありません。USARTはこのような誤差を許容し、この許容の限度が時に動作範囲として知られるものを 構成します。

以下の表は許容することができる最大受信部ボーレート誤差であるUSARTの動作範囲を一覧にします。標準速動作が倍速動作よりも より高いボーレート変化の許容誤差を持つことに注意してください。

表27-4	表27-4. 標準速と倍速での受信部ボーレート推奨最大許容誤差(訳注:原書の表27-4.と表27-5.は表27-4.として纏めました。)												
D	;	標準速動作	E (RXMODE= <mark>00</mark> (NC	ORMAL))	倍速動作(RXMODE= <mark>01</mark> (CLK2X))								
D	R _{slow} (%)	R _{fast} (%)	総合許容誤差(%)	推奨許容誤差(%)	R _{slow} (%)	Rfast(%)	総合許容誤差(%)	推奨許容誤差(%)					
5	93.20	106.67	$-6.80 \sim +6.67$	± 3.0	94.12	105.66	$-5.88 \sim +5.66$	± 2.5					
6	94.12	105.79	-5.88~+5.79	± 2.5	94.92	104.92	$-5.08 \sim +4.92$	± 2.0					
7	94.81	105.11	-5.19~+5.11	± 2.0	95.52	104.35	$-4.48 \sim +4.35$	± 1.5					
8	95.36	104.58	$-4.54 \sim +4.58$	± 2.0	96.00	103.90	$-4.00 \sim +3.90$	± 1.5					
9	95.81	104.14	-4.19~+4.14	± 1.5	96.39	103.53	-3.61~+3.53	± 1.5					
10	96.17	103.78	-3.83~+3.78	± 1.5	96.70	103.23	-3.30~+3.23	± 1.0					

注: ・ D: 文字(データ)ビット数とハッリティビットの合計(D=5~10)

・Rslow: 受信部ボーレートに関連して受け入れすることができる最低到着データ速度の比率

・Rfast: 受信部ボーレートに関連して受け入れすることができる最高到着データ速度の比率

最大受信部ボーレート誤差の推奨は受信側と送信側が最大総許容誤差を等しく分けるとの仮定の元で作られました。

以下の式は到着データ速度と内部受信部ボーレートの最大比率計算に使われます。

S(D+1)	D : 文字(データ)ビット数とハ゜リティビットの合計(D=5~10)
$R_{slow} = \frac{S(D+1)}{S(D+1)+S_F-1}$	S : ビット当たりの採取数。標準速動作はS=16、倍速動作はS=8
S(D+1)+SF-1	SF : 多数決に使う最初の採取番号。標準速動作はSF=8、倍速動作はSF=4
S(D+2)	SM :多数決に使う中心の採取番号。標準速動作はSM=9、倍速動作はSM5
$R_{\text{fast}} = \frac{S(D+2)}{S(D+1) + S_{\text{M}}}$	Rslow : 受信側ボーレートに対して許容できる最低到着データ速度の比率
S(D+1)+SM	R _{fast} : 受信側ボーレートに対して許容できる最高到着データ速度の比率

27.3.3.2.4. 倍速動作

倍速動作はより低い周辺機能クロック周波数での非同期動作下でより高いボーレートを許します。この動作は制御B(USARTn.CTRLB)レ ジスタの受信部動作(RXMODE)ビット領域に'01'を書くことによって許可されます。

許可されると、「27.3.2.2.1. 分数ボーレート発生器」での式で示されるように、与えられた非同期ボーレート設定に対するボーレートが倍にさ れます。この動作では、受信部がデータ採取とクロック再生に対して(16から8に減らされた)半分の採取数を使います。これはもっと正確 なボーレート設定と周辺機能クロックを必要とします。より多くの詳細については「27.3.3.2.3. 許容誤差」をご覧ください。

27.3.3.2.5. 自動ボーレート

自動ボーレート機能は通信装置からの入力に基づいてボーレート(USARTn.BAUD)レジスタの構成設定をUSARTにさせ、これは異なるボー レートで通信する複数装置と自律的に通信することを装置に許します。USART周辺機能は標準自動ホーレート動作とLIN制限自動ホー レート動作の2つの自動ボーレート動作が特徴です。

どちらの自動ボーレート動作も下図で見られるように自動ボーレートフレームを受け取らなければなりません。

中断領域は12以上の連続Low周期が採取される時に検出 図27-9. 自動ボーレート タイミング され、これから同期領域を受信しようとすることをUSARTに 通知します。中断領域後、同期領域の開始ビットが検出され ると、周辺機能クロック速度で動く計数器が開始されます。計 数器はその後に同期領域の次の8Tbit間増やされます。全 8ビットが採取されると、計数器が停止されます。結果の計数 器値が事実上の新しいBAUDレジスタ値です。

< ──── 中断領域 ────	→ ← 同期領域>
7	
i i	$\bullet \bullet T_{\text{bit}}$

USART受信動作が(制御B(USARTn.CTRLB)レジスタの受信動作(RXMODE)ビット領域)でGENAUTOに設定されると、標準自動ホーレー ト動作が許可されます。この動作では、どの長さ(即ち、12周期よりも短くても)中断領域の検出を許すために状態(USARTn.STATUS) レジスタの中断待機(WFB)ビットを設定(1)することができます。これは現在のボーレートを知ることなく、任意の新しいボーレート設定を可能に します。測定された同期領域が有効なBAUD値(\$0064~\$FFFF)になるなら、BAUDレジスタが更新されます。

USART受信動作が(USARTn.CTRLBレジスタのRXMODEビット領域で)LINAUTO動作に設定されると、LIN形式に従います。標準自動 ボーレート動作でのWFB機能はLIN制限自動ボーレートと非互換で、これは有効な中断領域のために受信した信号が12周辺機能クロック周 期以上の間Lowでなければならないことを意味します。中断領域が検出されると、USARTは\$55である後続する同期領域文字を期待 します。2つの同期装置間のボーレートの違いに対する許容は制御D(USARTn.CTRLD)レジスタの自動ボーレート窓幅(ABW)ビットを使って 構成設定することができます。受信した同期領域文字が\$55でない場合、矛盾同期領域異常フラク(USARTn.STATUSレジスタのISFIF ビット)が設定(1)され、ボーレートは無変化です。

27.3.3.2.6. 半二重動作

半二重は2つ以上の装置が互いに通信できますが、同時に1つだけである通信の形式です。USARTは以下の半二重動作で動くよう に構成設定することができます。

- 単線動作
- ・RS-485動作

単線動作

単線動作は制御A(USARTn.CTRLA)レジスタの折り返し動作許可(LBME)を設定(1)することによって許可されます。これはTxDピンを結合TxD/RxD線にするTxDピンとUSART受信部間の内部接続を許します。RxDピンはUSART受信部から切り離され、違う周辺機能によって制御されるかもしれません。

単線動作では複数装置が同時にTxD/RxD線を操作することができます。1つの装置がピンを論理Highレヘル(VDD)に駆動し、別の装置がこの線をLow(GND)に引く場合、短絡が起きます。これに対応するため、USARTは送信部にピンを論理Highレヘルに駆動させない ようにするオープントレイン動作(制御B(USARTn.CTRLB)レジスタのオープントレイン動作許可(ODME)ビット)が特徴で、それにより、ピンをLow に引くことだけできるように制限します。内部プルアップ機能(ピンn制御(PORTx.PINnCTRL)レジスタのプルアップ許可(PULLUPEN)ビット)とこ の機能の組み合わせは線にプルアップ抵抗を通してHighを保持させ、どの装置にもLowへ引くことを許します。線がLowに引かれると、 VDDからGNDへの電流はプルアップ抵抗によって制限されます。TxDビンはオープントレイン動作が許可される時にハートウェアによって自動 的に出力に設定されます。

USARTがTxD/RxDピンへ送信している時はその送信も受け取ります。これは受信したデータが送信したデータと同じであるかを調べることによって重なっている送信の検出に使うことができます。

RS-485動作

RS-485はUSART周辺機能によって支援される通信規格です。これは通信回路の構成を定義する物理的インターフェースです。データは 通信を雑音に対して頑強にする差動信号を使って伝送されます。RS-485は制御A(USARTn.CTRLA)レジスタのRS-485動作(RS485) ビットに'1'を書くことによって許可されます。

RS-485動作は単一USART送信を対応する差動対信号に変換する外部線駆動部デバイスを支援します。これは線駆動部デバイスに対して送信または受信を許可するのに使うことができるXDIRビンの自動制御を許可します。USARTは送信している間、自動的にXDIRビンをHighに駆動し、送信完了時にLowへ引きます。このような回路の例が下図で示されます。

XDIRビンは外部線駆動部を許可するための若干の保護時間を許すため、データが移動出力される1ボーレート クロック周期前にHighになります。XDIRビンは停止ビットを含む完全なフレーム間Highに留まります。




図27-11. XDIR駆動タイミング



符号化されたRXD


復号したRXD

未符号化のTXD

符号化したTXD

RS-485動作は単線動作と互換性があります。単線動作はTxDピンを結合したTx D/RxD線にするTxDピンとUSART受信部間の内部接続を許します。RxDピンはU SART受信部から切り離され、違う周辺機能によって制御されるかもしれません。 このような回路の例が右図で示されます。

図27-12. 折り返し動作接続でのRS-485



27.3.3.2.7. IRCOM動作形態

USART周辺機能は115.2kbpsまでのボーレートに適合するIr DA[®] 1.4である赤外線通信動作(IRCOM:Infrared Commu nication mode)に構成設定することができます。許可され ると、IRCOM動作はUSARTに対して赤外線パルスの符号 化/復号を許します。

USARTは制御C(USARTn.CTRLC)レジスタの通信動作(C MODE)ビット領域に'10'を書くことによってIRCOM動作に 設定されます。TxD/RxDビン上のデータは送受信される赤 外パルスの反転値です。これはIRCOM受信部に対する入

力として事象システムからの事象チャネルを選ぶことも可能です。これは入出力ピンまたは対応するRxDピン以外の供給元からの入力の受信をIRCOMに許し、これはUSARTピンからのRxD入力を禁止します。

図27-13. 構成図

IRCOM

パルス復号

パルス符号化

事象システム 🖛 事象

USART

RxD

TxD

送信については以下のような3つのパルス変調方式が利用可能です。

- ・3/16ボーレート周期
- ・周辺機能クロック周波数に基いた設定可能な固定パルス時間
- ・パルス変調禁止

受信については論理'0'として復号されるべきパルスに対して定められた選択可能な最小Highレベル パルス幅が使われます。より短い パルスは破棄され、そのビットはパルスが全く受信されなかった場合に論理'1'に復号されます。

倍速動作はIRCOM動作が許可される時にUSARTに対して使うことができません。

27.3.4. 付加機能

27.3.4.1. パリティ

パリティ ビットはデータ フレームの有効性検査のため、USARTによって使うことができます。 ペリティ ビットは送信に於いて'1'の値を持つビット 数に基づいて送信部によって設定され、受信に於いて受信部によって管理されます。 ペリティ ビットが送信フレームと矛盾する場合、受信 部はデータ フレームが不正にされたと推測することができます。

偶数または奇数のハッリティは制御C(USARTn.CTRLC)レジスタのハッリティ動作(PMODE)ビット領域を書くことによって誤り検査用に選ぶことができます。偶数ハッリティが選ばれた場合、ハッリティビットは'1'値を持つデータビット数が奇数の場合に'1'に設定されます('1'値を持つ 総ビット数を偶数にします)。奇数ハッリティが選ばれた場合、ハッリティビットは'1'値を持つデータビット数が偶数の場合に'1'を設定します('1'を持つ総ビット数を奇数にします)。

許可されると、ハッティ検査部は到着フレーム内のデータ ビットのハッティを計算し、その結果を対応するフレームのハッティ ビットと比べます。 ハッ ティ誤りが検出された場合、受信データ上位バイト(USARTn.RXDATAH)レジスタのハッリティ誤り(PERR)フラグが設定(1)されます。

LIN制限自動ボーレート動作が許可(制御B(USARTn.CTRLB)レシブスタの受信動作(RXMODE)ビット='11')された場合、ハッリティ検査は保護された識別子領域でだけ実行されます。下の式の1つが真でなければハッリティ誤りが検出され、それがハッリティ誤り(PERR)フラグを設定(1)します。

P0 = ID0 XOR ID1 XOR ID2 XOR ID4 P1 = NOT (ID1 XOR ID3 XOR ID4 XOR ID5) 図27-14. 保護された識別子領域と識別子とパリティ ヒットの配置



27.3.4.2. フレーム開始検出

フレーム開始検出機能はデータ受信でスタンバイ休止動作から起き上がることをUSARTに許します。

RxDピンでHighからLowへの遷移が検出されると、発振器が給電されてUART周辺機能クロックが許可されます。始動後、ボーレートが発振器始動時間に関して充分遅ければ、データフレームの残りを受信することができます。発振器の始動時間は供給電圧と温度で変わります。発振器始動時間特性の詳細については「電気的特性」章を参照してください。

誤った開始ビットが検出された場合で別の供給元が起動してしまっていなければ、スタンバイ休止動作に戻ります。

フレーム開始検出は非同期動作でだけ動きます。これは制御B(USARTn.CTRLB)レシ[、]スタのフレーム開始検出許可(SFDEN)ビットを(1に)書 くことによって許可されます。デバイスがスタンバイ休止動作の間に開始ビットが検出された場合、UART開始割り込み要求フラグ(RXSIF) ビットが設定(1)されます。

UART受信完了フラグ(RXCIF)ビットとUART開始割り込み要求フラグ(RXSIF)ビットは同じ割り込み線を共用しますが、各々は専用の割り込み設定を持ちます。下表は割り込み設定に依存するUSARTフレーム開始検出動作を示します。

夜27-0.し	ISARI ルーム開始	傸山 到 TF	
SFDEN	RXSIF割り込み	RXCIF割り込み	注釈
0	Х	Х	標準動作
1	禁止		発振器はフレーム受信中にだけ給電されます。割り込みが禁止されて緩衝部溢れが 無視された場合、全ての到着データが失われます。
1	禁止	許可	システム/全てのクロックが受信完了割り込みで起き上がり(起動し)ます。
1	許可	Х	システム/全てのクロックが開始ビット検出時に起き上がり(起動し)ます。

表27-6. USARTフレーム開始検出動作

注: SLEEP命令は進行中の通信がある場合に発振器を停止しません。

27.3.4.3. 複数プロセッサ通信

複数プロセッサ通信動作(MPCM)は同じ直列バス経由で複数のマイクロコントローラ通信を持つシステムで、受信部によって処理されなければ ならない到着フレーム数を効果的に減らします。この動作は制御B(USARTn.CTRLB)レシ、スタの複数プロセッサ通信動作(MPCM)ビットに'1' を書くことによって許可されます。この動作ではフレームがアト・レスかデータのどちらのフレーム形式かを示すのにフレーム内の専用ビットが使わ れます。

受信部が5~8データビットを含むフレームを受信するように構成設定されたなら、最初の停止ビットはフレーム形式を示すのに使われます。 受信部が9データビットのフレームに構成設定されたなら、フレーム形式を示すのに第9ビットが使われます。フレーム形式(最初の停止または第 9)ビットが'1'の時にそのフレームはアトレスを含みます。フレーム形式ビットが'0'の時にそのフレームはデータフレームです。5~8ビット文字(データ) フレームが使われる場合、最初の停止ビットがフレーム形式を示すのに使われるため、送信部は2停止ビット使用に設定されなければなりま せん。

特定の従装置MCUがアドレス指定されたなら、そのMCUは後続するデータ フレームを通常のように受信し、一方他の従装置MCUは別の アドレス フレームが受信されるまでフレームを無視します。

27.3.4.3.1. 複数プロセッサ通信動作の使い方

複数プロセッサ通信動作(MPCM)でデータを交換するには次の手順を使ってください。

- 1. 全ての従装置MCUは複数プロセッサ通信動作です。
- 2. 主装置MCUはアドレス フレームを送り、全ての従装置がこのフレームを受け取って読みます。
- 3. 各従装置MCUは選択されたかを判定します。
- 4. アドレス指定されたMCUはMPCMを禁止して全てのデータフレームを受信します。他の従装置MCUはデータフレームを無視します。
- 5. アドレス指定されたMCUが最後のデータフレームを受信してしまうと、再びMPCMを許可して主装置からの新しいアドレスフレームを待たなければなりません。

その後、手順は2.からを繰り返します。

27.3.5. 事象

USARTは下表で記述される事象を生成することができます。

表27-7. USARTでの事象生成部

生	成部名	説明	事象型	生成クロック領域	事象長	
周辺機能	事象	品だり月	争外空	王成7477項域	尹豕衣	
USARTn	ХСК	SPI主装置動作と同期USART主装置動作でのクロック信号	パルス	CLK_PER	1 XCK周期	

下表は事象使用部とその関連機能を記述します。

	長27-8. USARTでの事象使用部									
使	用部名	説明	入力検出	同期/非同期						
周辺機能	入力	武明	入力検出	<u> </u>						
USARTn	IREI	USARTn IrDA事象入力	パルス	同期						

27.3.6. 割り込み

表27-9.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
RXC	受信完了割り込み	 ・受信緩衝部に未読データ有 (RXCIE) ・検出されたフレーム開始の受信 (RXSIE) ・自動ボーレート異常/矛盾同期領域割り込み要求フラグ (ISFIF)設定(1) (ABEIE)
DRE	データレジスタ空割り込み	送信緩衝部が空/新しいデータを受け取る準備可 (DREIE)
TXC	送信完了割り込み	送信移動レジスタのフレーム全体が出力され、送信緩衝部に新データ無し(TXCIE)

割り込み条件が起こると、状態(USARTn.STATUS)レジスタで対応する割り込み要求フラグが設定(1)されます。

割り込み元は制御A(USARTn.CTRLA)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細についてはUSARTn.STATUSレジスタをご覧 ください。

27.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	RXDATAL	$7 \sim 0$				DAT	A7~0			
+\$01	RXDATAH	7~0	RXCIF	BUFOVF				FERR	PERR	DATA8
+\$02	TXDATAL	7~0				DAT	A7~0	1	1	
+\$03	TXDATAH	7~0								DATA8
+\$04	STATUS	$7 \sim 0$	RXCIF	TXCIF	DREIF	RXSIF	ISFIF		BDF	WFB
+\$05	CTRLA	$7 \sim 0$	RXCIE	TXCIE	DREIE	RXSIE	LBME	ABEIE		RS485
+\$06	CTRLB	$7 \sim 0$	RXEN	TXEN		SFDEN	ODME	RXMC	DE1,0	MPCM
+\$07	CTRLC	$C 7 \sim 0$ C			PMO	DE1,0	SBMODE		CHSIZE2~0	
+φ07	CINLC	1.00	CMO	CMODE1,0				UDORD	UCPHA	
+\$08	BAUD	$7 \sim 0$		I I		BAU	1	1		
+\$09	BAUD	$15 \sim 8$		1		BAUI	D15~8	1	I	
+\$0A	CTRLD	$7 \sim 0$	ABV	V1,0						
+\$0B	DBGCTRL	$7 \sim 0$								DBGRUN
+\$0C	EVCTRL	$7 \sim 0$								IREI
+\$0D	TXPLCTRL	7~0				TXP	L7~0			
+\$0E	RXPLCTRL	7~0				1	RXPL7~0	1	1	

27.5. レジスタ説明

27.5.1. RXDATAL - 受信データ下位バル (Rceiver Data Register Low Byte)

名称:RXDATAL

変位 : +\$00

リセット : \$00

特質 :-

このレジスタはUSART受信部によって受信されたデータの下位側8ビットを含みます。USART受信部は2重緩衝され、このレジスタは常に最 も古くに受信したフレームに対するデータを示します。受信緩衝部に1フレームに対するデータだけが存在する場合、このレジスタはそのデータ を含みます。

緩衝部は構成設定に依存してRXDATALまたはRXDATAHのどちらかが読まれる時にデータを移動します。移動前に両バイトを読むことができるようにデータ移動を引き起こさないレジスタが先に読まれなければなりません。

制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定される場合、RXDATAHの読み 込みが受信緩衝部を移動します。さもなければ、RXDATALが緩衝部を移動します。

ヒ [*] ット	7	6	5	4	3	2	1	0
				DAT	A7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - DATA7~0 : 受信データ (Receiver Data Register)

27.5.2. RXDATAH - 受信データ上位ハイト (Rceiver Data Register High Byte)

名称:RXDATAH

変位 : +\$01

リセット : \$00

特質 :-

このレジネタはUSART受信部によって受信されたデータの上位側ビットだけでなく、受信したデータフレームの状態を反映する状態ビットも含みます。USART受信部は2重緩衝され、このレジスタは常に最も古くに受信したフレームに対するデータと状態ビットを示します。受信緩衝部に17レームに対するデータと状態ビットだけが存在する場合、このレジスタはそのデータと状態ビットを含みます。

緩衝部は構成設定に依存してRXDATALまたはRXDATAHのどちらかが読まれる時にデータを移動します。移動前に両バイトを読むこ とができるようにデータ移動を引き起こさないレージスタが先に読まれなければなりません。

制御C(USARTn.CTRLC)レジ゙スタの文字ビット数(CHSIZE)、ット領域が9ビット(下位ハ・イト先行)に構成設定される場合、RXDATAHの読み 込みが受信緩衝部を移動します。さもなければ、RXDATALが緩衝部を移動します。

ビット _	7	6	5	4	3	2	1	0
	RXCIF	BUFOVF				FERR	PERR	DATA8
アクセス種別	R/W	R/W	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXCIF : 受信完了割り込み要求フラグ(Receive Complete Interrupt Flag)

このフラグは受信緩衝部内に未読データがある時に設定(1)され、受信緩衝部が空の時に解除(0)されます。

● ビット6 - BUFOVF:緩衝部溢れフラグ(Buffer Overflow)

このフラグは緩衝部溢れが検出された場合に設定(1)されます。緩衝部溢れは受信緩衝部が満杯で、新しフレームが受信移動レジスタで 待っていて、新しい開始ビットが検出された時に起こります。このフラグは受信データ(USARTn.RXDATALとUSARTn.RXDATAH)レジスタ が読まれる時に解除(0)されます。

このフラグは主装置SPI動作形態で使われません。

• ビット2 - FERR : フレーム異常フラク (Frame Error)

このフラグは最初の最初の停止ビットが、0'の場合に設定(1)され、それが、1'として正しく読めた時に解除(0)されます。 このフラグは主装置SPI動作形態で使われません。

• ビット1 - PERR : パリティ誤りフラク (Parity Error)

このフラグはハ^ッリティ検査が許可され、受信したデータがハ^ッリティ誤りを持つ場合に設定(1)され、さもなければ、このフラグは解除(0)されます。 ハ^ッリティ計算の詳細については「27.3.4.1. ハ^ッリティ」を参照してください。

このフラグは主装置SPI動作形態で使われません。

• ビット0 - DATA8 : 受信データビット8 (Receiver Data Register)

9ビットの大きさのフレーム使用時、このビットは受信データの第9(最上位)ビットを保持します。

制御B(USARTn.CTRLB)レジスタの受信動作(RXMODE)ビット領域がLIN制限自動ホーレート(LINAUTO)動作に構成設定されると、この ビットは受信データがLINフレームの応答空間内かを示します。受信データが保護された識別子領域なら、このビットは解除(0)され、さもなけ れば、設定(1)されます。

27.5.3. TXDATAL - 送信データ下位バ仆 (Transmit Data Register Low Byte)

名称:TXDATAL

変位 : +\$02

リセット : \$00

特質:-

このレシ、スタに書かれたデータは自動的にTX緩衝部を通して専用の移動レシ、スタに設定されます。移動レシ、スタはビットの各々を直列に TxDピンに出力します。

9ビットの大きさのフレーム使用時、第9(最上位)ビットは送信データ上位ハイト(USARTn.TXDATAH)レシ、スタに書かれなければなりません。その場合、緩衝部は構成設定に応じて送信データ下位ハイト(USARTn.TXDATAL)レシ、スタまたは送信データ上位ハイト(USARTn.TXDATA H)レシ、スタのどちらかが書かれた時にデータを移動します。移動前に両ハイトを書くことができるようにデータ移動を引き起こさないレシ、スタ が先に書かれなければなりません。

制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定されると、送信データ上位ハイトレジスタの書き込みが送信緩衝部を移動します。さもなければ、信データ下位ハイトレジスタが緩衝部を移動します。

このレシ、スタは状態(USARTn.STATUS)レシ、スタのデータレシ、スタ空割り込み要求フラグ(DREIF)が設定(1)されている時にだけ書くことができます。

ビット	7	6	5	4	3	2	1	0
				DAT	A7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - DATA7~0:送信データ (Transmit Data Register Low Byte)

27.5.4. TXDATAH - 送信データ上位バル (Transmit Data Register High Byte)

名称:TXDATAH

変位 : +\$03

リセット : \$00

特質 :-

このレジスタに書かれたデータは自動的にTX緩衝部を通して専用の移動レジスタに設定されます。移動レジスタはビットの各々を直列に TxDピンに出力します。

9ビットの大きさのフレーム使用時、第9(最上位)ビットは送信データ上位ハイト(USARTn.TXDATAH)レジスタに書かれなければなりません。その場合、緩衝部は構成設定に応じて送信データ下位ハイト(USARTn.TXDATAL)レジスタまたは送信データ上位ハイト(USARTn.TXDATA H)レジスタのどちらかが書かれた時にデータを移動します。移動前に両ハイトを書くことができるようにデータ移動を引き起こさないレジスタ が先に書かれなければなりません。

制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定されると、送信データ上位ハイトレジスタの書き込みが送信緩衝部を移動します。さもなければ、信データ下位ハイトレジスタが緩衝部を移動します。

このレシ、スタは状態(USARTn.STATUS)レシ、スタのデータレシ、スタ空割り込み要求フラグ(DREIF)が設定(1)されている時にだけ書くことができます。

ビット	7	6	5	4	3	2	1	0
								DATA8
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - DATA8 : 送信データビット8 (Transmit Data Register High Byte)

このビットは制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)=9BITLまたは9BITHの時に使われます。

27.5.5. STATUS - 状態 (USART Status Register)

名称	:	STATUS
変位	:	+\$04
リカット	•	\$20

特質:-

ビット	7	6	5	4	3	2	1	0
	RXCIF	TXCIF	DREIF	RXSIF	ISFIF		BDF	WFB
アクセス種別	R/W	R/W	R	R/W	R/W	R	R/W	W
リセット値	0	0	1	0	0	0	0	0

● ビット7 - RXCIF : 受信完了割り込み要求フラグ(Receive Complete Interrupt Flag)

このフラグは受信緩衝部内に未読データがある時に設定(1)され、受信緩衝部が空の時に解除(0)されます。

● ビット6 - TXCIF : 送信完了割り込み要求フラグ(USART Transmit Complete Interrupt Flag)

このフラグは送信移動レジスタのフレーム全体が移動出力されてしまい、送信緩衝部と送信データ(TXDATALとTXDATAH)レジスタ内に新しいデータがない時に設定(1)されます。これに '1'を書くことによって解除(0)されます。

• ビット5 - DREIF : データレジスタ空割り込み要求フラグ(USART Data Register Empty Flag)

このフラグは送信データ(USARTn.TXDATALとUSARTn.TXDATAH)レジスタが空の時に設定(1)され、それらが送信移動レジスタ内へ未だ移されていないデータを含む時に解除(0)されます。

● ビット4 - RXSIF : 受信開始割り込み要求フラグ(USART Receive Start Interrupt Flag)

このフラグはフレーム開始検出が許可され、デベイスがスタンヘ[゙]イ休止動作で、有効な開始ビットが検出された時に設定(1)されます。これに [・]1`を書くことによって解除(0)されます。

このフラグは主装置SPI動作形態で使われません。

● ビット3 - ISFIF : 矛盾同期領域割り込み要求フラグ(Inconsistent Sync Field Interrupt Flag)

このフラグは自動ボーレートが許可されて、同期領域が与えられた有効なボーレート設定に対して速すぎる、または遅すぎる場合に設定(1) されます。USARTがLINAUTO動作に設定され、同期(SYNC)文字が\$55のデータ値と違う時にも設定(1)されます。このフラグはこれに '1'を書くことによって解除(0)されます。より多くの情報については「自動ボーレート」項をご覧ください。

• ビット1 - BDF : 中断検出フラヴ(Break Detected Flag)

このフラグは自動ボーレート動作が許可され、有効な中断(BREAK)と同期(SYNC)の文字が検出された場合に設定(1)され、次のデータが 受信された時に解除(0)されます。これに'1'を書くことによっても解除(0)することができます。より多くの情報については「自動ボーレー 」」項をご覧ください。

● ビット0 - WFB : 中断待機 (Wait For Break)

このビットの設定(1)は後続する到着フレームに対する中断(BREAK)機能用待機を許可します。このフレーム後、この機能は自動的に禁止 されます。

27.5.6. CTRLA - 制御A (Control A)

名称:CTRLA

変位 : +\$05

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[RXCIE	TXCIE	DREIE	RXSIE	LBME	ABEIE		RS485
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXCIE : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットは受信完了割り込みが許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタの受信完了割り込み要求フラク(RXCIF)ビットが設定(1)される時に起動されます。

値	0	1
説明	受信完了割り込みが禁止されます。	受信完了割り込みが許可されます。

● ビット6 - TXCIE : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットは送信完了割り込みが許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタの送信完了割り込み要求フラク(TXCIF)ビットが設定(1)される時に起動されます。

值	0	1
説明	送信完了割り込みが禁止されます。	送信完了割り込みが許可されます。

• ビット5 - DREIE : データレジスタ空割り込み許可 (Data Register Empty Interrupt Enable)

このビットはデータレジスタ空割り込み許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタのデータレジスタ空割り込み要求フラグ(DREIF)ビットが設定(1)される時に起動されます。

値	0	1
説明	データレジスタ空割り込みが禁止されます。	データレジスタ空割り込みが許可されます。

● ビット4 - RXSIE : 受信開始割り込み許可 (Receiver Start Frame Interrupt Enable)

このビットは受信開始割り込みが許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタの受信開始割り込み要求フラグ(RXSIF)ビットが設定(1)される時に起動されます。

值	0	1
説明	受信開始割り込みが禁止されます。	受信開始割り込みが許可されます。

● ビット3 - LBME : 折り返し動作許可 (Loop-back Mode Enable)

このビットは折り返し動作が許可されるか否かを制御します。許可されると、TxDピンとUSART受信部間の内部接続が作成され、RxDピ ンからUSART受信部への入力が切断されます。

値	0	1
説明	折り返し動作が禁止されます。	折り返し動作が許可されます。

● ビット2 - ABEIE : 自動ボーレート異常割り込み許可 (Auto-baud Error Interrupt Enable)

このビットは自動ボーレート異常割り込みが許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタの矛盾同期領域割り込み要求フラグ(ISFIF)ビットが設定(1)される時に起動されます。

値	0	1
説明	自動ボーレート異常割り込みが禁止されます。	自動ボーレート異常割り込みが許可されます。

• ビット0 - RS485 : RS-485動作 (RS-485 Mode)

このビットはRS-485動作が許可されるか否かを制御します。より多くの情報については「RS-485動作」項を参照してください。

値	0	1		
説明	RS-485動作が禁止されます。	RS-485動作が許可されます。		

27.5.7. CTRLB - 制御B (Control B)

名称:CTRLB

- **変位** : +\$06
- リセット : \$00
- 特質 :-

ヒット	7	6	5	4	3	2	1	0
	RXEN	TXEN		SFDEN	ODME	RXMC	DE1,0	MPCM
アクセス種別	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXEN : 受信許可 (Receiver Enable)

このビットはUSART受信部が許可されるか否かを制御します。より多くの情報については「27.3.2.4.2. 受信部禁止」項を参照してください。

値	0	1		
説明	RUSART受信部が禁止されます。	USART受信部が許可されます。		

● ビット6 - TXEN : 送信許可 (Transmitter Enable)

このビットはUSART送信部が許可されるか否かを制御します。より多くの情報については「27.3.2.3.1. 送信部禁止」項を参照してください。

值	0	1		
説明	RUSART送信部が禁止されます。	USART送信部が許可されます。		

● ビット4 - SFDEN : フレーム開始検出許可 (Start of Frame Detection Enable)

このビットはUSARTフレーム開始検出動作が許可されるか否かを制御します。より多くの情報については「27.3.4.2. フレーム開始検出」項 を参照してください。

值	0	1		
説明	RUSART送信部が禁止されます。	USART送信部が許可されます。		

• ビット3 - ODME : オープントレイン動作許可 (Open Drain Mode Enable)

このビットはオープンドレイン動作が許可されるか否かを制御します。より多くの情報については「単線動作」項を参照してください。

値	0	1		
説明	オープンドレイン動作が禁止されます。	オープンドレイン動作が許可されます。		

● ビット2,1 - RXMODE1,0 : 受信動作 (Receiver Mode)

このビット領域書き込みはUSARTの受信部動作を選びます。

- ・これらのビットへの '00' 書き込みは標準速(NORMAL)動作を許可します。制御C(USARTn.CTRLC)レジスタのUSART通信動作(CM ODE)ビット領域が非同期USART(ASYNCHRONOUS)または赤外通信(IRCOM)に構成設定される時は常にRXMODEビット領域へ '00'を書いてください。
- ・これらのビットへの '01' 書き込みは倍速(CLK2X) 動作を許可します。より多くの情報については 「27.3.3.2.4. 倍速動作」 項を参照してください。
- ・これらのビットへの '10' 書き込みは標準自動ボーレート(GENAUT)動作を許可します。より多くの情報については「自動ボーレート」項を 参照してください。
- ・これらのビットへの '11' 書き込みはLIN制限自動ボーレート(LINAUTO)動作を許可します。より多くの情報については「自動ボーレート」 項を参照してください。

值	0 0	01	10	11
名称	NORMAL	CLK2X	GENAUTO	LINAUTO
説明	標準速動作	倍速動作	標準自動ボーレート動作	LIN制限自動ボーレート動作

• ビット0 - MPCM : 複数プロセッサ通信動作 (Multi-processor Communication Mode)

このビットは複数プロセッサ通信動作が許可されるか否かを制御します。より多くの情報については「27.3.4.3. 複数プロセッサ通信」をご覧 ください。

値	0	1		
説明	複数プロセッサ通信動作が禁止されます。	複数プロセッサ通信動作が許可されます。		

27.5.8. CTRLC - 制御C - 標準動作 (Control C - Normal Mode)

名称:CTRLC

変位 : +\$07

リセット : \$03

特質 :-

このレジスタ記述は主装置SPI動作を除く全動作に対して有効です。このレジスタのUSART通信動作(CMODE)ビット領域が'MSPI'を書かれた時の正確な記述については「制御C(CTRLC) - 主装置SPI動作」レジスタをご覧ください。

ヒット	7	6	5	4	3	2	1	0
	СМО	DE1,0	PMO	DE1,0	SBMODE		CHSIZE2~0	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	1	1

• ビット7,6 - CMODE1,0 : 通信動作 (USART Communication Mode)

このビット領域はUSARTの通信動作を選びます。

これらのビットへの'11'書き込みはこのレジスタでの利用可能なビット領域が変わります。「制御C(CTRLC) - 主装置SPI動作」レジスタをご 覧ください。

値	0 0	01	10	11
名称	ASYNCHRONOUS	SYNCHRONOUS	IRCOM	MSPI
説明	非同期USART	同期USART	赤外線通信	主装置SPI

ビット5,4 - PMODE1,0: パリティ動作 (Parity Mode)

このビット領域はパリティ生成の形式を選びます。より多くの情報については「27.3.4.1. パリティ」をご覧ください。

值	0 0	01	1 0	11
名称	DISABLED	-	EVEN	ODD
説明	禁止	(予約)	許可、偶数パリティ	許可、奇数パリティ

● ビット3 - SBMODE : 停止ビット動作 (Stop Bit Mode)

このビットは送信部によって挿入される停止ビット数を選びます。受信部はこの設定を無視します。

値	0	1		
説明	1停止ビット	2停止ビット		

ビット2~0 - CHSIZE2~0:文字ビット数 (Character Size)

このビット領域はフレーム内のデータ ビット数を選びます。受信部と送信部は同じ設定を使います。9ビット文字に対しては、受信データ(RXD ATA)または送信データ(TXDATA)の下位または上位で先に読み書きするバイト順を構成設定することができます。

值	000	001	010	011	100	101	110	111
名称	5BIT	6BIT	7BIT	8BIT	-	_	9BITL	9BITH
説明	5ビット	6ビット	7ビット	8Ľ ット	(予約)	(予約)	9ビット(下位ハイト先行)	9ビット(上位ハイト先行)

27.5.9. CTRLC - 制御C - 主装置SPI動作 (Control C - Master SPI Mode)

名称 : CTRLC

変位 : +\$07

リセット : \$02

特質 :-

このレジスタ記述はUSARTが(通信動作(CMODE)がMSPIを書かれる)主装置SPI動作の時にだけ有効です。他のCMODE値ついての 正確な記述に関しては「制御C(CTRLC) - 標準動作」レジスタをご覧ください。

主装置SPI動作の完全な記述については「27.3.3.1.3. 主装置SPI動作でのUSART」をご覧ください。

ビット	7	6	5	4	3	2	1	0
[CMODE1,0					UDORD	UCPHA	
アクセス種別	R/W	R/W	R	R	R	R/W	R/W	R
リセット値	0	0	0	0	0	0	1	0

• ビット7,6 - CMODE1,0 : 通信動作 (USART Communication Mode)

このビット領域はUSARTの通信動作を選びます。

これらのビットへの'11'以外の書き込みはこのレジスタでの利用可能なビット領域が変わります。「制御C(CTRLC) - 標準動作」レジスタを ご覧ください。

値	0 0	01	10	11
名称	ASYNCHRONOUS	SYNCHRONOUS	IRCOM	MSPI
説明	非同期USART	同期USART	赤外線通信	主装置SPI

• ビット2 - UDORD : USARTデータ順 (USART Data Order)

このビットはフレーム形式を選びます。

受信部と送信部は同じ設定を使います。UDORDビットの設定変更は送受信部両方に対して進行中の全ての通信を不正にします。

値	0	1
説明	データ語のMSBが先に送信されます。	データ語のLSBが先に送信されます。

• ビット1 - UCPHA : USARTクロック位相 (USART Clock Phase)

このビットはインターフェースクロックの位相を制御します。より多くの情報については「クロック生成」項を参照してください。

值	0	1
説明	データが先行(先頭)端で採取されます。	データが後行(最終)端で採取されます。

27.5.10. BAUD – **ホ**^{*}−**レ**−**ŀ** (Baud Register)

名称: BAUD (BAUDH, BAUDL)

変位 : +\$08

リセット : \$0000

特質 :-

USARTn.BAUDHとUSARTn.BAUDLのレジスタ対は16ビット値のUSARTn.BAUDを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセス可能です。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

送信部と受信部の進行中の転送はボーレートが変更される場合に不正にされます。このレジスタへの書き込みはボーレート前置分周器の 即時更新を起動します。ボーレートの設定方法のより多くの情報については表27-1.をご覧ください。

ビット	15	14	13	12	11	10	9	8
				BAUI	D15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
				BAU	D7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット15~8 - BAUD15~8 : ボーレート上位バイト (USART Baud Rate high byte)

このビット領域は16ビットボーレートレジスタの上位バイトを保持します。

• ビット7~0 - BAUD7~0 : ボーレート下位バイト (USART Baud Rate low byte)

このビット領域は16ビットボーレートレジスタの下位バイトを保持します。

27.5.11. CTRLD - 制御D (Control D)

名称 : CTRLD 変位 : +\$0A

リセット: \$00

特質:-

ビット	7	6	5	4	3	2	1	0
[ABŴ1,0							
アクセス種別	R/W	R/W	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット7,6 - ABW1,0 : 自動ボーレート窓幅 (Auto-baud Window Size)

これらのビットはLIN制限自動ボーレート動作使用時に2つの同期する装置間のボーレートの違いに対する許容値を制御します。許容値は 毎回の2ビット間のボーレート採取数に基づきます。ボーレートが同じ時は各ビットが16回採取されるため、各ビット対間は32ボーレート採取でな ければなりません。

	值	0 0	01	10	11	
ſ	名称	WDW0	WDW1	WDW2	WDW3	
	説明	32±6 (18%許容)	32±5 (15%許容)	32±7 (21%許容)	32±8 (25%許容)	

27.5.12. DBGCTRL - デバッグ制御 (Debug Control)

名称 : DBGCTRL 変位 : +\$0B リセット : \$00 特質 : -									
ビット	7	6	5	4	3	2	1	0	
								DBGRUN	
アクセス種別	R	R	R	R	R	R	R	R/W	
リセット値	0	0	0	0	0	0	0	0	

ビット0 - DBGRUN : デバック時走行 (Debug Run)

[値	0	1
	説明	中断デバッグ動作で停止され事象を無視	中断デバッグ動作でCPU停止時に走行継続

27.5.13. EVCTRL - 事象制御 (IrDA Control Register)

名称	: EVCTRI

変位:+\$0C

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
								IREI
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビットO - IREI : IrDA事象入力許可 (IrDA Event Input Enable)

このビットはIrDA事象入力が許可されるか否かを制御します。より多くの情報については「27.3.3.2.7. IRCOM動作形態」項をご覧ください。

值	0	1
説明	IrDA事象入力が禁止されます。	IrDA事象入力が許可されます。

27.5.14. TXPLCTRL - IRCOM送信パルス長制御 (IRCOM Transmitter Pulse Length Control Register)

名称:TXPLCTRL

変位 : +\$0D

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0	
	TXPL7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット7~0 - TXPL7~0 : 送信パルス長 (Transmitter Pulse Length)

この8ビット値は送信部に対するパルス変調方式を設定します。このレジスタの設定はUSARTによってIRCOM動作が選択される場合にだけ有効で、USART送信部が許可(TXEN)される前に構成設定されなければなりせん。

値	説明
\$00	3/16ボーレート周期パルス変調が使われます。
	固定パルス長符号化が使われます。この8ビット値はパルスに対する周辺機能クロック周期数を設定します。 パルスの始め はボーレート クロックの上昇端で同期されます。
	ハ [°] ルス符号化禁止。送受信の信号はIRCOM単位部を無変化で通過します。これは半二重USART、折り返し検査、 事象チャネルからのUSART受信入力のような、IRCOM単位部を通す他の機能を許します。

1

R/W

0

0

R/W

0

2

R/W

0

 ~ 0

27.5.15. RXPLCTRL - IRCOM受信パルス長制御 (IRCOM Receiver Pulse Length Control Register)

図リ	3称 : RXPLC 2位 : +\$0E セット : \$00 持質 : -	TRL				
	ビット	7	6	5	4	3
						RXPL6
	アクセス種別	R	R/W	R/W	R/W	R/W
	リセット値	0	0	0	0	0

• ビット6~0 - RXPL7~0 : 受信ハ゜ルス長 (Receiver Pulse Length)

この7ビット値はIRCOM送受信部に対する濾波係数を設定します。このレジスタの設定はUSARTによってIRCOM動作が選択される場合にだけ有効で、USART受信部が許可(RXEN)される前に構成設定されなければなりせん。

値	説明
\$00	濾波が禁止されます。
\$01~\$7F	濾波が許可されます。RXPL+1の値は受け入れるべき受信したパルスに必要とされる採取数を表します。

28. SPI - 直列周辺インターフェース

28.1. 特徴


- ・全二重、3線同期データ転送
- ・主装置または従装置の動作
- ・LSB先行またはMSB先行のデータ転送
- ・設定可能な7つのビット速度
- ・転送の最後での割り込み要求フラグ
- ・書き込み衝突フラグ保護
- ・アイドル休止動作からの起き上がり
- ・倍速(CK/2)主装置SPI動作

28.2. 概要

直列周辺インターフェース(SPI)は3または4つのピンを用いる高速同期データ転送インターフェースです。それはAVR®デバイスと周辺装置間、また は様々なマイクロコントローラ間での全二重通信を許します。SPI周辺機能は主装置または従装置のどちらかとして構成設定することがで きます。主装置が全てのデータ転送処理を始めて制御します。

SPIを持つ主装置と従装置のデバイス間の相互接続が下の構成図で示されます。このシステムは2つの移動レジスタと主装置クロック発生器から成ります。SPI主装置は望む従装置の従装置選択(SS)信号をLowに引くことによって通信周回を始めます。主装置と従装置は送るべきデータをそれらの各々の移動レジスタに用意して、主装置はデータを交換するためにSCK線上に必要とするクロックパルスを生成します。データは常に主装置出力従装置入力(MOSI)線で主装置から従装置へ、主装置入力従装置出力(MISO)線で従装置から主装置へ移動されます。

28.2.1. 構成図



SPIは同時にデータの移動出力と入力を行う8ビット移動レジスタ周辺を構築します。データ(DATA)レジスタは物理的なレジスタではありませんが、読み書きされる時に他のレジスタに割り当てられます。送信時のデータ(SPIn.DATA)レジスタは標準動作で移動レジスタに、緩衝動作で送信緩衝レジスタに書きます。受信時のデータ(SPIn.DATA)レジスタ読み込みは標準動作で受信データレジスタを、緩衝動作で受信データ緩衝レジスタを読みます。

主装置動作ではSPIがSCKクロックを生成するクロック生成器を持ちます。従装置では受け取ったSCKクロックが同期化されて移動レジスタで データの移動を起動するように採取されます。

28.2.2. 信号説明

表28-1. 主装置動作と従装置動作での信号

信号	形	式		
16万	主装置動作 従装置動作		高兀叩	
MOSI	使用者定義 (<mark>注</mark> 1)	入力	主装置出力従装置入力	
MISO	入力	使用者定義 (<mark>注1,2</mark>)	主装置入力従装置出力	
SCK	使用者定義 (<mark>注</mark> 1)	入力	従装置クロック	
SS	使用者定義 (<mark>注</mark> 1)	入力	従装置選択	

注1: ピンのデータ方向が出力として構成設定される場合、ピンのレベルはSPIによって制御されます。

注2: SPIが従装置動作でMISOピンのデータ方向が出力として構成設定される場合、以下のようにSSピンがMISOピンを制御します。

- SSピンがLowに駆動されるなら、MISOピンはSPIによって制御されます。

- SSピンがHighに駆動されるなら、MISOピンはHi-Zにされます。

SPI単位部が許可されると、MOSI、MISO、SCK、SSピンのデータ方向は表28-1.に従って上書きされます。

28.3. 機能的な説明

28.3.1. 初期化

以下のこれらの手順によってSPIを基本機能状態に初期化してください。

- 1. ポート周辺機能でSSピンを構成設定してください。
- 2. 制御A(SPIn.CTRLA)レジスタの主/従装置選択(MASTER)ビットを書くことによってSPI主装置/従装置動作を選んでください。
- 3. 主装置動作では、SPIn.CTRLAレジスタで前置分周器(PRESC)ビットとクロック倍速(CLK2X)ビットを書くことによってクロック速度を選んで ください。
- 4. 任意選択: 制御B(SPIn.CTRLB)レジスタの動作形態(MODE)ビットに書くことによって転送動作形態を選んでください。
- 5. 任意選択: SPIn.CTRLAレジスタのデータ順(DORD)ビットを書いてください。
- 6. 任意選択: 制御B(SPIn.CTRLB)レジスタで緩衝動作許可(BUFEN)と緩衝動作受信待機(BUFWR)のビットを書くことによって緩衝動 作を構成設定してください。
- 7. 任意選択: 主装置動作での複数主装置支援を禁止するにはSPIn.CTRLBレジスタの従装置選択禁止(SSD)ビットに'1'を書いてください。
- 8. SPIn.CTRLAレジスタの許可(ENABLE)ビットに'1'を書くことによってSPIを許可してください。

28.3.2. 動作

28.3.2.1. 主装置動作

SPIが主装置動作に構成設定されると、データ(SPIn.DATA)レジスタへの書き込みが新しい転送を開始します。SPI主装置は下で説明されるように2つの動作形態、標準と緩衝で動作することができます。

28.3.2.1.1. 標準動作

標準動作で、システムは送信方向で単一緩衝され、受信方向で2重緩衝されます。これは次のようにデータ処理に影響します。

- 1. 送られるべき次のハイトは転送全体が完了される前にデータ(SPIn.DATA)レジスタに書くことができません。早すぎる書き込みは送出 されるデータの不正を引き起こし、割り込み要求フラグ(SPIn.INTFLAGS)レジスタの書き込み衝突(WRCOL)フラグが設定(1)されます。
- 2. 受信したバイトは伝送が完了した後、直ちに受信データレジスタに書かれます。
- 3. 受信データレジスタは次の伝送が緩衝される、またはデータが失われる前に読まれなければなりません。このレジスタはSPIn.DATAを 読むことによって読まれます。
- 4. 送信緩衝レジスタと受信データ緩衝レジスタは標準動作で使われません。

転送完了後、割り込み要求フラグ(SPIn.INTFLAGS)レジスタで割り込み要求フラグ(IF)が設定(1)されます。これはこの割り込みと全体割り 込みが許可されている場合に実行されるべき対応する割り込みを引き起こします。割り込み制御(SPIn.INTCTRL)レジスタの割り込み 許可(IE)ビットが割り込みを許可します。

28.3.2.1.2. 緩衝動作

緩衝動作は制御B(SPIn.CTRLB)レジスタの緩衝動作許可(BUFEN)ビットに'1'を書くことによって許可されます。SPIn.CTRLBの緩衝動 作受信待機(BUFWR)ビットは主装置動作に影響を及ぼしません。緩衝動作のシステムは送信方向で2重緩衝、受信方向で3重緩衝され ます。これは次のようにデータ処理に影響します。

- 1. 新しいハイトは割り込み要求フラグ(SPIn.INTFLAGS)レジスタのデータレジスタ空割り込み要求フラグ(DREIF)が設定(1)されている限り、 データ(SPIn.DATA)レジスタに書くことができます。最初の書き込みは直ちに送信され、後続する書き込みは送信データ緩衝レジスタへ 行きます。
- 2. 受信したバイトは伝送が完了した後、直ちに受信データレジスタと受信データ緩衝レジスタで構成される2つの記録の受信先入れ先出し(RX FIFO)待ち行列に置かれます。
- 3. RX FIFOから読むのにデータ(SPIn.DATA)レジスタが使われます。どのデータ損失も避けるため、RX FIFOは最低毎回の第2転送毎 に読まれなければなりません。

移動レジスタと送信データ緩衝レジスタの両方が空になる場合、割り込み要求フラグ(SPIn.INTFLAGS)レジスタの転送完了割り込み要求フラ グ(TXCIF)が設定(1)されます。これはこの割り込みと全体割り込みが許可されている場合に実行されるべき対応する割り込みを引き 起こします。割り込み制御(SPIn.INTCTRL)レジスタの割り込み許可(IE)ビットが転送完了割り込みを許可します。

28.3.2.1.3. 主装置動作でのSSL²ンの機能 - 複数主装置支援

主装置動作ではSPIがSSピンをどう使うのかを制御B(SPIn.CTRLB)レジスタの従装置選択禁止(SSD)ビットが制御します。

- ・SPIn.CTRLBnのSSDが'0'なら、SPIは主装置動作から従装置動作への遷移にSSEンを使うことができます。これは同じSPIハスで複数SPI主装置を許します。
- ・ SPIn.CTRLBnのSSDが'0'でSSt²ンが出力t²ンとして構成設定される場合、そのt²ンは通常の入出力として、または他の周辺機能単位部によって使うことができ、SPIシステムに影響を及ぼしません。
- ・SPIn.CTRLBnのSSDが'1'なら、SPIはSSピンを使いません。通常の入出力として、または他の周辺機能単位部によって使うことができます。

SPIn.CTRLBnのSSDビットが'0'でSSが入力ピンとして構成設定される場合、SSピンは主装置SPI動作を保証するためにHighを保たれな ければなりません。Lowレヘルは別の主装置がハスの制御を取ることを試みていると解釈されます。これはSPIを従装置に切り替えてSPI のハートウェアが以下の活動を実行します。

- 1. 制御A(SPIn.CTRLA)レジスタの主/従装置選択(MASTER)ビットが解除(0)され、SPIシステムは従装置になります。SPIピンの方向は表 28-2.の条件を満たす時に切り替えられます。
- 2. 割り込み要求フラグ(SPIn.INTFLAGS)レジスタの割り込み要求フラグ(IF)ビットが設定(1)されます。割り込みが許可されて全体割り込み が許可されているなら、その割り込みルーチンが実行されます。

<u>表28-2. SPIn.CTRLBのSSDが00の時のSSE2機能の概要</u>					
SS構成設定	SSピン レヘル	説明			
入力	High	主装置有効(選択)			
	Low	主装置無効、従装置動作へ切り替え			
出力	High	主装置有効(選択)			
ЩЛ	Low	土表直有幼稚杯			

表28-2. SPIn.CTRLBのSSDが'0'の時のSSEン機能の概要

注: デバイスが主装置動作で、2つの送信の間にSSビンがHighに留まることを保証できない場合、新しいバイトが書かれる前にSPIn.CTR LAレジスタの主/従装置選択(MASTER)ビットが調べられなければなりません。SS線のLowレベルによってMASTERビットが解除(0)され てしまった後、SPI主装置動作を再許可するには応用によって設定(1)されなければなりません。

28.3.2.2. 従装置動作

従装置動作で、SPI周辺機能は主装置からSPIクロックと従装置選択を受け取ります。従装置動作は3つの動作形態、1つの標準動作と 緩衝動作用の2つの構成設定を支援します。従装置動作で、制御論理回路はSCKビンでやって来る信号を採取します。


28.3.2.2.1. 標準動作

標準動作で、SPI周辺機能はSSE[®]ンがHighに駆動される限りアイドルに留まります。この状態ではソフトウェアがデータ(SPIn.DATA)レジスタの 内容を更新するかもしれませんが、SSE[®]ンがLowに駆動されるまで、データはSCKE[®]ンでやって来るクロック パルスによって移動されません。SSE[®]ンがLowに駆動された場合、従装置は最初のSCKクロック パルスでデータの移動を開始します。1パイトが完全に移動されると、割り 込み要求フラグ(SPIn.INTFLAGS)レジスタのSPI割り込み要求フラグ(IF)が設定(1)されます。

使用者応用は到着データを読む前にDATAレジスタに送る新しいデータの配置を続けるかもしれません。送るべき新しいバイトは(直前の) 転送全体が完了されるのに先立ってDATAに書くことができません。早すぎる書き込みは無視され、ハートウェアがSPIn.INTFLAGSレジス タの書き込み衝突(WRCOL)フラグを設定(1)します。

SSピンがHighに駆動されると、SPI論理回路は停止され、SPI従装置は新しいどのデータも受け取りません。移動レジスタ内のどの部分的に受信したパケットも失われます。

図28-2.は標準動作での送信手順を示します。値\$45がDATAレジスタに書かれますが、何故決して送信されないかに注目してください。



上図は3つの転送と、SPIが転送で多忙の間でのDATAレジスタへの1つの書き込みを示します。この書き込みは無視され、SPIn.INTFL AGSレジスタの書き込み衝突(WRCOL)フラグが設定(1)されます。

28.3.2.2.2. 緩衝動作

データ衝突を避けるため、SPI周辺機能は制御B(SPIn.CTRLB)レジスタの緩衝動作許可(BUFEN)ビットに'1'を書くことによって緩衝動作 に構成設定することができます。この動作では2つの受信緩衝部と1つの送信緩衝部を持ちます。双方は独立した割り込み要求フラグ の送信完了と受信完了を持ちます。図28-1.は追加の緩衝部を示します。緩衝動作が許可される時に2つの異なる方法で動くことが できます。制御B(SPIn.CTRLB)レジスタの緩衝動作受信待機(BUFWR)ビットは緩衝動作がどう動くかを制御します。タイシング構成図を含 みそれらがどう動くかの詳細が下で記述されます。

注:緩衝動作で従装置として動作し、SPIクロックが最大周波数に近いと、従装置は連続転送間の最初の採取端に対して時間内にデータを準備できないかもしれません。詳細については「電気的特性」の「SPI」項を参照してください。

緩衝動作受信待機(BUFWR)=0での従装置緩衝動作

従装置動作で、SPIn.CTRLBレジスタの緩衝動作受信待機(BUFWR)ビットが'0'を書かれると、使用者データの送信を開始する前に偽装 ハイトが送られます。図28-3.はこの構成設定での送信手順を示します。値\$45がデータ(SPIn.DATA)レジスタに書かれますが、何故決し て送信されないかに注目してください。





図28-3. '0'を書かれたSPIn.CTRLBのBUFWRを持つ緩衝動作でのSPIタイミング構成図

SPIn.CTRLBレジスタの緩衝動作受信待機(BUFWR)ビットが'0'を書かれると、データ(SPIn.DATA)レジスタへの全ての書き込みが送信デー タ緩衝レジスタへ行きます。上の図は\$43が直ちに移動レジスタへ送られずにデータ(SPIn.DATA)レジスタに書かれ、故に最初に送られるハ 小が偽装ハイトであることを示します。偽装ハイトの値はその時の移動レジスタにあった値に等しい値です。最初の偽装転送が完了され た後、移動レジスタに値\$43が転送されます。その後に\$44がデータ(SPIn.DATA)レジスタへ書かれて送信データ緩衝レジスタへ行きます。新 しい転送が開始され、\$43が送られます。値\$45がデータ(SPIn.DATA)レジスタに書かれますが、送信データ緩衝レジスタが\$44を含み既に 満杯で、SPIn.INTFLAGSレジスタのデータレジスタ空割り込み要求フラグ(DREIF)が'0'のため、送信データ緩衝レジスタは更新されません。 値\$45は失われます。転送(完了)後、値\$44が移動レジスタに移動されます。次の転送の間、\$46転送がデータ(SPIn.DATA)レジスタに書 かれ、\$44が送られます。転送完了後、\$46が移動レジスタに複写されて次の転送で送り出されます。

SPIn.INTFLAGSレジスタのデータレジスタ空割り込み要求フラグ(DREIF)は送信データ緩衝レジスタが書かれる毎に'0'になり、送信データ緩 衝レジスタ内の直前の値が移動レジスタに複写される時の転送後に'1'になります。SPIn.INTFLAGSレジスタの受信完了割り込み要求フラ グ(RXCIF)はDREIFフラグが'1'になった1周期後に設定(1)されます。転送完了割り込み要求フラグ(TXCIF)は移動レジスタと送信データ緩 衝レジスタで両方の値が送られてしまった時に受信完了割り込み要求フラグ(RXCIF)が設定(1)された1周期後に設定(1)されます。

緩衝動作受信待機(BUFWR)=1での従装置緩衝動作

従装置動作で、SPIn.CTRLBレジスタの緩衝動作受信待機(BUFWR)ビットが'1'を書かれると、使用者データの送信はSSピンがLowに駆 動されると直ぐに開始します。図28-4.はこの構成設定での送信手順を示します。値\$45がデータ(SPIn.DATA)レジスタに書かれますが、 何故決して送信されないかに注目してください。



データ(SPIn.DATA)レジスタへの全ての書き込みは送信データ緩衝レジスタへ行きます。上の図は値\$43がデータ(SPIn.DATA)レジスタに書か れ、SSビンがHighのためにそれが次の周回で移動レジスタに複写されることを示します。次の書き込み(\$44)は送信データ緩衝部に行き ます。最初の転送の間に値\$43が移動出力されます。上図で値\$45がデータ(SPIn.DATA)レジスタに書かれますが、SPIn.INTFLAGSレジ スタのデータレジスタ空割り込み要求フラグ(DREIF)が'0'のため、送信データ緩衝レジスタは更新されません。転送完了後、送信データ緩衝レ ジスタから値\$44が移動レジスタに複写されます。値\$46が送信データ緩衝レジスタに書かれます。次の2つの転送の間に\$44と\$46が移動 出力されます。フラグの動きは'0'に設定されたSPIn.CTRLBレジスタの緩衝動作受信待機(BUFWR)ビットでと同じです。

28.3.2.2.3. 従装置動作でのSSビンの機能

従装置選択(SS)ヒンはSPIの操作で中心的な役割を演じます。SPI動作形態とこのヒンの構成設定に応じて、これは装置を有効または 無効にするのに使うことができます。SSピンはチップ選択ピンとして使われます。

従装置動作で、SS,MOSI,SCKは常に入力です。MISOピンの動きはポート周辺機能でのピンのデータ方向構成設定とSSの値に依存しま す。SSE゚ンがLowに駆動されると、SPIは有効にされ、使用者がMISOピンのデータ方向を出力として構成設定した場合にMISOでデータ出 力をクロック駆動するためのSCKパルスを受け取る責任があります。SSピンがHighに駆動されると、SPIは無効にされ、やって来るデータを 受け取らないことを意味します。MISOピンのデータ方向が出力として構成設定される場合、MISOピンはHi-Zにされます。表28-3.はSSピ ン機能の上書きを示します。

表28-3. SSEン機能の概要							
SS構成設定	SSピン レヘブル	説明	MISOピン動作				
33件队改定	55L J VA IV	市元・9月	ポート方向=出力	ポート方向=入力			
常に入力	High	従装置無効(非選択)	Hi–Z	入力			
市に八刀	Low	従装置有効(選択)	出力	入力			

注: 従装置動作で、SPI状態機構はSSビンがHighに駆動される時にリセットされます。伝送中にSSビンがHighに駆動される場合、SPIは直 ちにデータの送受信を停止し、受信と送信の両データが失われたと見做されなければなりません。SSピンが転送の開始と終わりを合 図するのに使われるため、パケット/バイト同期を達成するのと主装置クロック発生器で同期された従装置ビット計数器を維持するのに 有用です。


28.3.2.3. データ転送形態

直列データに関してSCKの位相と極性の4つの組み合わせがあります。望む組み合わせは制御B(SPIn.CTRLB)レジスタの動作形態(MODE)とットに書くことによって選ばれます。

SPIデータ転送形式は以下で示されます。データビットはSCK信号の逆端で移動出力されてラッチされ、データ信号を安定にするための充分な時間を保証します。

先行端はクロック周期の最初のクロック端です。後行端はクロック周期の最終クロック端です。

図28-5. SPIデータ転送形態



28.3.2.4. 事象

SPIは以下の事象を生成することができます。

表28-4. SPIでの事家生成部							
生成部名		説明	事象型	生成クロック領域	市 		
周辺機能	事象		争豕空	主成7497項項	事象長		
SPIn	SCK	SPI主装置クロック	レヘッル	CLK_PER	最小2 CLK_PER周期		

SPIは事象使用部を持ちません。

事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

28.3.2.5. 割り込み

表28-5.利用可能な割り込みベクタと供給元

	名称	へ゛クタ説明	条件				
		ヘッジ記明	標準動作	緩衝動作			
	SPI	SPI割り込み	 IF : 割り込み要求割り込み WRCOL : 書き込み衝突割り込み 	 SSI: 従装置選択起動割り込み DRE: データレジスタ空割り込み TXC: 転送完了割り込み RXC: 受信完了割り込み 			

割り込み条件が起こると、周辺機能の割り込み要求フラグ(SPIn.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(SPIn.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細についてはSPIn.INTFLAGSレジスタをご覧く ださい。

28.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	CTRLA	7~0		DORD	MASTER	CLK2X		PRES	SC1,0	ENABLE
+\$01	CTRLB	7~0	BUFEN	BUFWR				SSD	MOI	DE1,0
+\$02	INTCTRL	7~0	RXCIE	TXCIE	DREIE	SSIE				IE
1000	INTFLAGS	7~0	IF	WRCOL						
+\$03	INTELAGS	7,00	RXCIF	TXCIF	DREIF	SSIF				BUFOVF
+\$04	DATA	7~0				DAT	A7~0			

28.5. レシ スタ説明

28.5.1. CTRLA - 制御A (Control A)

名称	: CTRL	A

変位:+\$00

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		DORD	MASTER	CLK2X		PRES	SC1,0	ENABLE
アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6 - DORD : データ順(Data Order)

値	0	1
説明	語のMSBが先に送信されます。	語のLSBが先に送信されます。

● ビット5 - MASTER : 主/従装置選択 (Master/Slave Select)

このビットは望む動作形態を選びます。

SSが入力として構成設定され、このビットが'1'の間にLowへ駆動される場合、このビットが解除(0)され、割り込み要求フラグ(SPIn.INTFL AGS)レジスタの割り込み要求フラグ(IF)が設定(1)されます。使用者はSPI主装置動作を再び許可するためにMASTER='1'を再び書かなければなりません。

この動きは制御B(SPIn.CTRLB)レジスタの従装置選択禁止(SSD)ビットによって制御されます。

値	0	1			
説明	SPI従装置動作選択	SPI主装置動作選択			

ビット4 - CLK2X: クロック倍速 (Clock Double)

このビットが'1'を書かれると、SPI速度(内部前置分周された後のSCK周波数)が主装置動作で2倍にされます。

值	0	1
説明	SPI速度(SCK周波数)は2倍にされません。	SPI速度(SCK周波数)は主装置動作で倍にされます。

● ビット2,1 - PRESC1,0 : 前置分周器 (Prescaler)

このビット領域は主装置動作で構成設定されるSCK速度を制御します。これらのビットは従装置動作で無効です。SCKと周辺機能クロック 周波数(fCLK_PER)間の関連は下で示されます。

SPI前置分周器の出力はクロック倍速(CLK2X)ビットに'1'を書くことによって2倍にすることができます。

値	0 0	0 1	1 0	11	
名称	DIV4	DIV16	DIV64	DIV128	
説明	CLK_PER/4	CLK_PER/16	CLK_PER/64	CLK_PER/128	

• ビット0 - ENABLE : SPI許可 (SPI Enable)

値	0	1
説明	SPI禁止	SPI許可

28.5.2. CTRLB - 制御B (Control B)

名称	:	CTRLB
変位	:	+\$01

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	BUFEN	BUFWR				SSD	MOI	DE1,0
アクセス種別	R/W	R/W	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - BUFEN : 緩衝動作許可 (Buffer Mode Enable)

このビットに'1'を書くことが緩衝動作を許可します。これは2つの受信緩衝部と1つの送信緩衝部を許可します。両方とも送信完了と 受信完了の独立した割り込み要求フラグを持ちます。

● ビット6 - BUFWR : 緩衝動作受信待機 (Buffer Mode Wait for Receive)

このビットに'0'を書くと、最初に転送されるデータは偽装採取です。

値	0	1
説明	データが移動レジスタに複写される前に 1つのSPI転送が完了されなければなりません。	SPIが許可され、SSがHighの時にデータレジスタへ書かれると、 最初の書き込みは移動レジスタへ直接行きます。

● ビット2 - SSD : 従装置選択禁止 (Slave Select Disable)

SPI主装置(制御A(SPIn.CTRLA)レジスタの主/従装置選択(MASTER)=1)として動く時にこのビットが設定(1)される場合、SS(のLow)は主装置動作を禁止しません。

値	0	1
説明	SPI主装置としての動作時、従装置選択線を許可	SPI主装置としての動作時、従装置選択線を禁止

ビット1,0 - MODE1,0 : 動作形態 (Mode)

これらのビットは転送動作形態を選びます。直列データに関してSCKの位相と極性の4つの組み合わせが下で示されます。これらのビットはクロック周期の先頭端(先行端)が上昇または下降のどちらか、データの設定と採取が先行端または後行端のどちらで起こるかを決めます。先行端が上昇の時のSCK信号はアイドル時にLowで、先行端が下降の時のSCK信号はアイドル時にHighです。

	値	0 0	01	10	11	
ſ	名称	0	1	2	3	
	説明			先行端:下降、入力採取 後行端:上昇、出力設定		

28.5.3. INTCTRL - 割り込み制御 (Interrupt Control)

名称: INTCTRL

変位:+\$02

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	RXCIE	TXCIE	DREIE	SSIE				IE
アクセス種別	R/W	R/W	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXCIE : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

緩衝動作ではこのビット(=1)が受信完了割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタの受信完了割り込み要求フラグ(RXCIF)が設定(1)される時に起動されます。非緩衝動作ではこのビットが、0、です。

● ビット6 - TXCIE : 転送完了割り込み許可 (Transter Complete Interrupt Enable)

緩衝動作ではこのビット(=1)が転送完了割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタの転送完了割り込み要求フラグ(TXCIF)が設定(1)される時に起動されます。非緩衝動作ではこのビットが、0、です。

• ビット5 - DREIE : データレジスタ空割り込み許可 (Data Register Empty Interrupt Enable)

緩衝動作ではこのビット(=1)がデータレジスタ空割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタのデータレジスタ空割り込み要求フラグ(DREIF)が設定(1)される時に起動されます。非緩衝動作ではこのビットが、0、です。

● ビット4 - SSIE : 従装置選択割り込み許可 (Slave Select trigger Interrupt Enable)

緩衝動作ではこのビット(=1)が従装置選択割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタの 従装置選択割り込み要求フラグ(SSIF)が設定(1)される時に起動されます。非緩衝動作ではこのビットが'0'です。

● ビット0 - IE : 割り込み許可 (Interrupt Enable)

このビット(=1)はSPIが緩衝動作でない時のSPI割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタでRXCIF/IFが設定(1)される時に起動されます。

28.5.4. INTFLAGS - 割り込み要求フラグ - 標準動作 (Interrupt Flags - Normal Mode)

名称 : INTFLAGS

変位 : +\$03

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[IF	WRCOL						
アクセス種別	R/W	R/W	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

ビット7 - IF:割り込み要求フラク (Interrupt Flag)

このフラグは直列転送が完了して1ハイトがデータ(SPIn.DATA)レジスタで完全に移動入出力された時に設定(1)されます。SPIが主装置動作の時にSSが入力として構成設定されてLowに駆動される場合、これもこのフラグを設定(1)します。IFはそれに'1'を書くことによって解除(0)されます。代わりに、IFはIFが設定(1)の時に最初にSPIn.INTFLAGSレジスタを読み、その後にSPIn. DATAレジスタをアクセスすることによって解除(0)することができます。

ビット6 - WRCOL : 書き込み衝突フラグ (Write Collision Flag)

WRCOLフラグはバイトが完全に送り出される前にデータ(SPIn.DATA)レジスタが書かれた場合に設定(1)されます。このフラグはWRCOLが 設定(1)の時に最初にSPIn.INTFLAGSレジスタを読み、SPIn.DATAレジスタをアクセスすることによって解除(0)されます。

28.5.5. INTFLAGS - 割り込み要求フラグ - 緩衝動作 (Interrupt Flags - Buffer Mode)

名称 : INTFLAGS

変位 : +\$03

リセット : \$00

特質 :-

ビット _	7	6	5	4	3	2	1	0
	RXCIF	TXCIF	DREIF	SSIF				BUFOVF
アクセス種別	R/W	R/W	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXCIF : 受信完了割り込み要求フラグ(Receive Complete Interrupt Flag)

このフラグは受信データ緩衝レジスタに未読データがある時に設定(1)され、受信データ緩衝レジスタが空(即ち、どの未読データも含まない)時に解除(0)されます。

割り込み駆動データ受信が使われると、受信完了割り込みルーチンはRXCIFを解除(0)するためにデータ(SPIn.DATA)レジスタから受信した データを読まなければなりません。そうしなければ、現在の割り込みから戻った直後に新しい割り込みが起きます。このフラグはこのビット 位置へ'1'を書くことによっても解除(0)することができます。

● ビット6 - TXCIF : 転送完了割り込み要求フラグ(Transfer Complete Interrupt Flag)

このフラグは送信移動レジスタ内の全データが移動出力されてしまい、送信緩衝(SPIn.DATA)レジスタに新しいデータがない時に設定(1)されます。このフラグはこのビット位置へ'1'を書くことによって解除(0)されます。

● ビット5 - DREIF : データ レジスタ空割り込み要求フラグ(Data Register Empty Interrupt Flag)

このフラグは送信データ緩衝レジスタが新しいデータを受け取る準備が整っているかどうかを示します。このフラグは送信緩衝部が空の時 に'1'で、送信緩衝部が未だ移動レジスタに移動されてしまっていない送信されるべきデータを含む時に'0'です。DREIFは送信部が準 備可なことを示すためにリセット後に解除(0)されます。

DREIFはDATAレジスタ書き込みによって解除(0)されます。割り込み駆動データ送信が使われると、データレジスタ空割り込みルーチンは DREIFを解除(0)するためにDATAレジスタに新しいデータを書くか、またはデータレジスタ空割り込みを禁止するかのどちらかを行わなけ ればなりません。そうしなければ、現在の割り込みから戻った直後に新しい割り込みが起きます。

● ビット4 - SSIF : 従装置選択割り込み要求フラグ(Slave Select Trigger Interrupt Flag)

このフラグはSPIが主装置動作でSSビンが外部的にLowへ引かれ、故にSPIが今や従装置動作で動くことを示します。このフラグは従装 置選択禁止(SSD)が'1'でない場合にだけ設定(1)されます。このフラグはこのビット位置へ'1'を書くことによって解除(0)されます。

ビット0 - BUFOVF:緩衝部溢れフラク(Buffer Overflow)

このフラグは受信データ緩衝部満杯状態のためのデータ消失を示します。このフラグは緩衝部溢れ状態が検出された場合に設定(1)され ます。緩衝部溢れは受信緩衝部が満杯(2バイト)で移動レジスタで3つ目のバイトが受信される時に起きます。送信データがなければ、緩 衝部溢れは新しい直列転送の開始前に設定(1)されません。このフラグはDATAレジスタが読まれる時か、またはこのビット位置に'1'を書 くことによって解除(0)されます。

28.5.6. DATA − **7**^{*}−**9** (Data)

名称:	: DATA
-----	--------

- **変位** : +\$04
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
	DATA7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - DATA7~0 : データ (SPI Data)

DATAレジスタはデータの送受信に使われます。このレジスタへの書き込みは主装置動作の時にデータ送信を開始し、従装置動作では送るデータを準備します。このレジスタに書かれたバイトは処理が開始された時にSPI出力線へ移動出力されます。

SPIn.DATAレジスタは物理的なレジスタではありません。構成設定された動作形態に応じて、下で記述されるように他のレジスタに割り当てられます。

・標準動作:

- DATAレジスタ書き込みは移動レジスタを書きます。
- DATAレジスタからの読み込みは受信データレジスタから読みます。
- ・緩衝動作:
 - DATAレジスタ書き込みは送信データ緩衝レジスタを書きます。
 - DATAレジスタからの読み込みは受信データ緩衝レジスタから読みます。その後に受信データレジスタの内容が受信データ緩衝レジスタ に移動されます。

29. TWI - 2線インターフェース

29.1. 特徴

- ・2線通信インターフェース
- Phillips社I²C適合
 - 標準動作
 - 高速動作
 - 高速動作+
- ・システム管理バス(SMBus)2.0適合
 - 開始条件/再送開始条件とデータビット間での調停を支援
 - ソフトウェアでのアドレス解決規約(ARP)に対する支援を許す従装置調停
 - -構成設定可能なハードウェアでのSMBus階層1制限時間
 - 二元動作に対して独立した制限時間
- ・独立した主装置と従装置の動作
 - 結合(同一ピン)と二元動作(分離ピン)
- 完全な調停支援での単一または複数の主装置バス動作
- ・従装置アドレス一致に対するハードウェア支援
 - 全ての休止動作での動作
 - 7ビットアドレス認識
 - 一斉呼び出しアドレス認識
 - アドレス範囲遮蔽または第2アドレス一致に対する支援
- ・バス雑音消去用入力濾波器
- · 簡便動作支援

29.2. 概要


2線インターフェース(TWI)は直列データ(SDA)線と直列クロック(SCL)線を持つ双方向2線通信インターフェース(バス)です。

TWIベスは1つまたは複数の従装置を1つまたは複数の主装置に接続します。ベスに接続されたどの装置も主装置、従装置、または両方として働くことができます。主装置はボーレート発生器(BRG)を使ってSCLを生成し、1つの従装置をアドレス指定してデータを送るまたは受け取るのどちらを望むかを告げることによってデータ処理を始めます。BRGは100kHzから1MHzまでの標準動作(Sm)と高速動作(Fm、Fm+)ベス周波数を生成することができます。

TWIは開始条件、停止条件、バス衝突、バス異常を検出します。協調損失、異常、衝突、クロック保持も検出され、主装置動作と従装置動作で利用可能な独立した状態フラクで示されます。

TWIは複数主装置のハス動作と調停を支援します。調停の仕組みは複数の主装置が同時にデータを送信しようとする場合を処理します。TWIは自動起動操作ができ、故にソフトウェアの複雑さを減らすことができる簡便動作も支援します。TWIは独立した許可と構成設定を持つ独立単位部として実装された主装置と従装置の同時動作を持つ2元動作を支援します。TWIはデータ交換なしに主装置が従装置をアドレス指定することができる迅速指令動作を支援します。

29.2.1. 構成図



29.2.2. 信号説明

信号	形式	説明
SCL	デジタル入出力	直列クロック線
SDA	デジタル入出力	直列データ線

29.3. 機能的な説明

29.3.1. 一般的なTWIバスの概念

TWIは以下から成る簡素な双方向2線通信バスを提供します。

・ パケット転送用の直列データ(SDA)線

・ バス クロック用の直列クロック(SCL)線

2つの線は開放コレクタ(ドレイン)線(ワイヤードAND)です。


TWIベス形態は直列ベスで複数装置を接続する簡単で効率的な方法です。ベスに接続された装置は主装置または従装置にできます。主装置だけがベスとベス通信を制御できます。

ハネに接続した各従装置に固有のアドレスが割り当てられ、主装置は従装置を制御して処理を始めるのにこれを使います。複数の主装置を同じハネに接続することができ、複数主装置環境と呼ばれます。何時でも1つの主装置だけがハネを自身のものにできるので、主装置間でハネ所有権を解決するために調停機構が提供されます。

主装置はベス上に開始条件(S)を発行することによって転送処理の開始を指示します。主装置は転送処理用のクロック信号を提供します。7ビット従装置アドレス(ADDRESS)と、主装置がデータを読みまたは書きどちらをしたいのかを表す方向(R/W)ビットを持つアドレス ペケットがその後に送られます。

アドレス指定されたI²C従装置はその後にアドレスを確認応答(ACK)し、データ パケット転送処理を始めることができます。毎回の9ビット デー タ パケットは8つのデータ ビットとそれに続き、受信側によってデータが受け取られたか否かのどちらかを示す1ビット応答から成ります。

全てのデータパケット(DATA)転送後、主装置は転送処理を終わるためにバス上で停止条件(P)を発行します。



29.3.2. TWI基本動作

29.3.2.1. 初期化

使われるなら、TWI周辺機能を許可する前に以下のビットを構成設定してください。

- ・制御A(TWIn.CTRLA)レジスタのSDA保持時間(SDAHOLD)ビット領域
- ・制御A(TWIn.CTRLA)レジスタの高速動作+(FMPEN)ビット

29.3.2.1.1. 主装置初期化

有効なTWIバス クロック周波数になる値を主装置ボーレート(TWIn.MBAUD)レジスタに書いてください。主装置制御A(TWIn.MCTRLA)レジス タのTWI主装置許可(ENABLE)ビットに'1'を書くことがTWI主装置を開始します。 バス状態をアイドル(IDLE)に強制するために主装置状態(TWIn.MSTATUS)レジスタのバス状態(BUSSTATE)ビット領域が'01'に設定されなければなりません。

29.3.2.1.2. 従装置初期化

従装置を初期化するには以下のこれらに従ってください。

1. TWI従装置を許可する前に制御A(TWIn.CTRLA)レジスタのSDA準備時間(SDASETUP)ビットを構成設定してください。

2. 従装置アドレスを従装置アドレス(TWIn.SADDR)レジスタに書いてください。

3. TWI従装置を許可するため、従装置制御A(TWIn.SCTRLA)レジスタの従装置許可(ENABLE)ビットに'1'を書いてください。 TWI従装置は主装置が開始条件を発行して従装置アドレスと一致するのを待ちます。

29.3.2.2. TWI主装置動作

TWI主装置は各ハイト後の任意選択の割り込みを持つハイト志向です。主装置の書き込みと読み込みの操作に対して独立した割り込み要求フラケがあります。割り込み要求フラケはポーリング操作にも使うことができます。専用の状態フラケが受信した(ACK)確認応答/(NA CK)否認応答(RXACK)、ハス異常(BUSERR)、調停敗退(ARBLOST)、クロック保持(CLKHOLD)、パス状態(BUSSTATE)を示します。 割り込み要求フラケが、11に設定されると、SCLはLowを強制され、応答または何れかのデータを扱う時間を主装置に与え、殆どの場合でソフトウェアの介在を必要とするでしょう。割り込み要求フラケの解除(0)がSCLを開放します。生成された割り込み数は殆どの条件を自動的に処理することによって最小に留められます。


29.3.2.2.1. クロック生成

TWIは次のような異なる周波数制限を持ついくつかの送信動作形態を支援します。

- ・100kHzまでの標準動作(Sm)
- ・400kHzまでの高速動作(Fm)
- 1MHzまでの高速動作+(Fm+)

送信動作形態に応じてそれらの周波数制限以下のTWIバス クロック周波数になる値を主装置ボーレート(TWIn.MBAUD)レジスタに書いて ください。

Low(t_{LOW})とHigh(t_{HIGH})の時間は主装置ボーレート(TWIn.MBAUD)レジスタによって決められる一方で、上昇(t_R)と下降(t_{OF})の時間はハ^{*} ス形態によって決められます。



- ・tLOWはSCLクロックのLow期間です。
- ・t_{HIGH}はSCLクロックのHigh期間です。
- ・tRは内部プルアップに対するバス インピーダンスによって決められます。詳細については「電気的特性」章を参照してください。
- ・toFはオープンドレイン電流制限とバスインピーダンスによって決められます。詳細については「電気的特性」章を参照してください。

SCLクロックの特性

SCL周波数は式29-1.によって与えられます。


SCLクロックは50/50のデューティサイクルを持つように設計され、デューティサイクルのLow部分はt_{OF}とt_{LOW}から成ります。t_{HIGH}はSCLのHigh 状態が検出されるまで始まりません。式29-2.はTWIn.MBAUDレジスタのボーレート(BAUD)ビット領域とSCL周波数の関係を示します。 式29-2.はBAUDを表すように変形(式29-3.)することができます。

式29-1. SCL周波数	式29-2. SCL周波数	式29-3. BAUD		
$f_{SCL} = \frac{1}{t_{LOW} + t_{HIGH} + t_{OF} + t_R}$ [Hz]	$f_{\text{SCL}} = \frac{f_{\text{CLK},\text{PER}}}{10 + 2 \times \text{BAUD} + f_{\text{CLK},\text{PER}} \times t_{\text{R}}}$	$BAUD = \frac{f_{CLK_PER}}{2 \times f_{SCL}} - \left(5 + \frac{f_{CLK_PER} \times t_R}{2}\right)$		

BAUD値の計算

望む速度動作(Sm、Fm、Fm+)の仕様内での動作を保証するため、これらの手順に従ってください。

- 1. 式29-3.を使ってBAUDビット領域用の値を計算してください。
- 2. 手順1.からのBAUD値を使ってtLOWを計算(式29-4.)してください。
- 3. 式29-4.からのt_{LOW}が望む動作形態で指定された最小(t_{LOW_Sm}=4700ns、t_{LOW_Fm}=1300ns、t_{LOW_Fm}=500ns)を超えるか調べてください。




- 計算されたt_{LOW}が限度を超える場合、**式29-3**.からのBAUDを使ってください。
- 限度に合わない場合、右の式29-5を使って新しいBAUD値を計算してください。 ここでのt_{LOW_mode}は動作仕様からのt_{LOW_Sm}、t_{LOW_Fm}、t_{LOW_Fm}やどれかで す。 **式29-5. BAUD** BAUD = *f*_{CLK_PER}×(T_{LOW_mode}+t_{OF})-5

29.3.2.2.2. TWIバス状態論理

バス状態論理回路は主装置動作が許可された時にTWIバス 上の動きを継続的に監視します。それはパワーダウンを含む全 ての休止動作形態で動作を続けます。

ハネ状態論理回路は開始条件と停止条件の検出器、衝突検 出、不活性パス時間超過検出、ビット計数器を含みます。これ らはハネ状態を決めるのに使われます。ソフトウェアは主装置状 態(TWIn.MSTATUS)レジスタのハス状態(BUSSTATE)ビット領域 を読むことによって現在のハス状態を得ることができます。

バス状態は未知、アイドル、使用中、所有者になることができ、 右で示される状態遷移図に従って決められます。




- 1. 未知: バス状態機構はTWI主装置が許可される時に有効です。TWI主装置許可、システム リセット実行、またはTWI主装置禁止後、 パス状態は未知です。
- 2.7(ドル: ベス状態(BUSSTATE)ビット領域に'01'を書くことによってベス状態機構をアイドル状態に入ることを強制することができます。 ベス状態論理回路を他のどの状態にも強制することはできません。最初の停止条件が検出される時に応用ソフトウェアによっ て状態が設定されなければ、ベス状態はアイドルになります。主装置制御A(TWIn.MCTRLA)レジスタの主装置不活性ベス時 間制限(TIMEOUT)ビット領域が0以外の値に構成設定される場合、ベス状態は時間超過の発生でアイドルに変わります。
- 3. 使用中: バスがアイドルの時に外部的に生成された開始条件が検出された場合、バス状態が使用中になります。 バス状態は停止条 件が検出されるか、または構成設定されている場合に制限時間超過が設定される時にアイドルへ変わります。
- 4. 所有者: バスがアイドルの時に内部的に開始条件が生成される場合、バス状態が所有者になります。妨害なしで完全な転送処理が 実行された場合、主装置は停止条件を発行し、バス状態がアイドルに戻ります。衝突が検出されて調停に敗れた場合、バ ス状態は停止条件が検出されるまで使用中になります。

29.3.2.2.3. アドレス パケット送信

主装置は7ビット従装置アドレスとR/W方向ビットと共に主装置アドレス(TWIn.MADDR)レジスタが書かれる時にハス転送処理の実行を開始します。MADDRレジスタの値がその後に主装置データ(TWIn.MDATA)レジスタへ複写されます。ハス状態が使用中の場合、TWI主装置は開始条件を発行する前にハス状態がアイドルになるまで待ちます。TWIは開始条件を発行し、移動レジスタがハス上でハイト送信動作を実行します。

調停とR/W方向ビットに依存して、アドレス パケットの送信後に4つの事例(M1~M4)の1つが起きます。



従装置がアドレス パケットに対して確認応答(ACK)で応答する場合、TWIn.MSTATUSレジスタで書き込み割り込み要求フラグ(WIF)が'1' に設定され、受信応答(RXACK)フラグが'0'に設定され、クロック保持(CLKHOLD)フラグが'1'に設定されます。WIF、RXACK、CLKHO LDのフラグは主装置状態(TWIn.MSTATUS)レジスタに配置されます。

この時点でクロック保持が有効で、SCLにLowを強制し、クロック周波数全体を低下するようにクロックのLow期間を引き延ばし、データを処理 するのに必要とされる遅延を強制してパスでの更なる活動を防ぎます。 ソフトウェアは以下の準備をすることができます。

・従装置へデータパケット送信

29.3.2.2.3.2. 事例M2 : アドレス パケット送信完了 - 方向ビット=1

従装置がアドレス ペケットに対して確認応答(ACK)で応答する場合、受信応答(RXACK)フラグが'0'に設定され、この時点で従装置がベ スを所有するため、従装置はどんな遅延もなしに主装置へのデータ送出を開始することができます。この時点でクロック保持が有効で、 SCLにLowを強制します。

ソフトウェアは以下の準備をすることができます。

・従装置から受け取ったデータパケットの読み込み

29.3.2.2.3.3. 事例M3 : アドレス パケット送信完了 - 従装置によるアドレス否認応答

従装置がアドレス パケットに応答しない場合、書き込み割り込み要求フラグ(WIF)と受信応答(RXACK)フラグが'1'に設定されます。この時 点でクロック保持が有効で、SCLにLowを強制します。

確認応答(ACK)欠落はI²C従装置が他の作業で多忙か、または休止動作で応答できないことを示し得ます。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- ・アドレスパケットの再送信
- 主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域で停止条件を発行することによって転送処理を完了、これが推奨 される活動です。

29.3.2.2.3.4. 事例M4:調停敗退またはバス異常

調停で敗れた場合、主装置状態(TWIn.MSTATUS)レジスタで書き込み割り込み要求フラグ(WIF)と調停敗退(ARBLOST)のフラグが '1' に 設定されます。SDAは禁止されてSCLが開放されます。 ハス状態が使用中に変わり、主装置はハ、ス状態がアイドルに戻るまで、もはやハ スでどの操作も実行することを許されません。

ハベス異常は調停敗退状態と同じように振舞います。この場合、WIFとARBLOSTのフラグに加えて、TWIn.MSTATUSレジスタでハベス異常 (BUSERR)フラグが'1'に設定されます。

ソフトウェアは以下の準備をすることができます。

・TWIn.MSTATUSレジスタのバス状態(BUSSTATE)ビット領域を読むことによってバス状態がアイドルに変わるまで操作を中止して待機

29.3.2.2.4. データ パケット送信

上の事例M1と仮定し、TWI主装置は主装置データ(TWIn.MDATA)レジスタへ書くことによってデータ送信を開始することができ、それは 書き込み割り込み要求フラグ(WIF)も解除(0)します。データ転送の間、主装置は衝突と異常に関してバスを継続的に監視します。データ パケット転送完了後、WIFフラグが'1'に設定されます。

送信が成功して主装置が従装置からACKビットを受け取る場合、受信応答(RXACK)フラグが'1'に設定され、従装置が新しいデータハ[®] ケットを受け取る準備が整っていることを意味します。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- ・新しいデータ パケットの送信
- ・新しいアドレスパケットの送信
- ・主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域で停止条件を発行することによって転送処理を完了

送信が成功して主装置が従装置から否認応答(NACK)ビットを受け取る場合、RXACKフラグが'1'に設定され、従装置がもっとデータを 受け取ることができないか、または必要でないことを意味します。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

・新しいアドレスパケットの送信

・主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域で停止条件を発行することによって転送処理を完了

受信応答(RXACK)フラグの状態はWIFフラグが'1'に設定され場合にだけ有効で、調停敗退(ARBLOST)とバス異常(BUSERR)のフラグ は'0'に設定されます。

送信は衝突が検出される場合、不成功になり得ます。その後、主装置は調停に敗れ、調停敗退(ARBLOST)フラグが'1'に設定されハ゛ ス状態が使用中に変わります。データ ペケット転送中の調停敗退は上の事例M4と同じように扱われます。

WIF、ARBLOST、BUSERR、RXACKのフラグは全て主装置状態(TWIn.MSTATUS)レジズタに配置されます。

29.3.2.2.5. データ パケット受信

上の事例M2と仮定し、クロックが1ハイや間開放され。従装置がバス上に1ハイトのデータを出すのを許します。主装置は従装置から1ハイトのデータを受け取り、クロック保持(CLKHOLD)フラグと共に読み込み割り込み要求フラグ(RIF)が'1'に設定されます。指令が主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域に書かれる時に、TWIn.MCTRLBレジスタの応答動作(ACKACT)ビットによって選ばれた活動が自動的にバス上で送られます。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- 主装置制御B(TWIn.MCTRLB)レジスタの応答動作(ACKACT)ビットに'0'を書くことによって確認応答(ACK)で応答し、新しいデータ パケットを受け取る準備
- ・ACKACTビットに'1'を書くことによって否認応答(NACK)で応答し、その後に新しいアドレス パケットを送信
- ACKACTビットに'1'を書くことによってNACKで応答し、その後にTWIn.MCTRLBレジスタの指令(MCMD)ビット領域で停止条件を発行することによって転送処理を完了

NACK応答はその送信中に調停が失われ得るため、成功裏に実行しないかもしれません。衝突が検出される場合、主装置は調停を 失い、調停敗退(ARBLOST)フラグが'1'に設定され、パス状態が使用中に変わります。NACK送出時に調停が失われた場合、またはこ の手順中にパス異常が起きた場合に主装置書き込み割り込み要求フラグ(WIF)が設定(1)されます。データパケット転送中の調停敗退は 前の事例M4のように扱われます。

RIF、CLKHOLD、ARBLOST、WIFのフラグは全て主装置状態(TWIn.MSTATUS)レジスタに配置されます。

注: RIFとWIFのフラグは相互排他で、同時に設定(1)され得ません。

29.3.2.3. TWI従装置動作

TWI従装置は各バイト後の任意選択の割り込みを持つバイト志向です。従装置データ用とアドレス/停止認識用に独立した割り込みフラグがあります。割り込みフラグはポーリング操作に使うこともできます。専用の状態フラグが受信した確認応答(ACK)/否認応答(NACK)、クロック保持、衝突、バス異常、R/W方向を示します。

割り込み要求フラグが'1'に設定されると、SCLはLowを強制され、応答または何かのデータを扱う時間を従装置に与え、殆どの場合でソ フトウェアの介在を必要とするでしょう。生成された割り込み数は殆どの条件の自動処理によって最小に留められます。

従装置制御A(TWIn.SCTRLA)レジスタのアトレス認識動作(PMEN)ビットは受信した全てのアトレスに応答することを従装置に許すように構成設定することができます。

29.3.2.3.1. アドレス パケット受信


TWIが従装置として構成設定されると、検出されるべき開始条件を待ちます。これが起こると、継続してアトレス パケットが受信されてアトレス一致論理回路によって調べられます。従装置は正しいアトレスに確認応答(ACK)し、従装置データ(TWIn.SDATA)レジスタにアトレスを保存します。受信したアトレスが一致しなければ、従装置は応答やアトレスの保存をせず、新しい開始条件を待ちます。

開始条件が以下によって後続されると、従装置状態(TWIn.SSTATUS)レジスタの従装置アドレス/停止割り込み要求フラグ(APIF)が'1'に 設定されます。

- ・有効なアドレスが従装置アドレス(TWIn.SADDR)レジスタのアドレス(ADDR7~1)ビット領域に格納されたアドレスと一致
- ・一斉呼び出しアドレス(\$00)で従装置アドレス(TWIn.SADDR)レジスタのアドレス(ADDR0)ビットが'1'に設定
- ・従装置アドレス遮蔽(TWIn.SADDRMASK)レシブスタでアドレス許可(ADDREN)ビットが'1'に設定され、有効なアドレスがアドレス遮蔽(ADDR MASK)ビット領域に格納されたアドレスと一致
- ・従装置制御A(TWIn.SCTRLA)レシブスタのアドレス認識動作(PMEN)ビットが'1'に設定された場合の全てのアドレス

開始条件直後の停止条件は不正操作で、従装置状態(TWIn.SSTATUS)レジスタのハス異常(BUSERR)フラグが設定(1)されます。

従装置状態(TWIn.SSTATUS)レジスタの読み/書き方向(DIR)ビットとハンス状況に応じて、アトレス パケットの受信後に続いて4つの事例(S1 ~S4)の1つが起きます。



29.3.2.3.1.1. 事例S1: アドレス パケット受け入れ - 方向ビット=0

アドレス パケット受信後に従装置によって確認応答(ACK)が送られ、従装置状態(TWIn.SSTATUS)レジスタの読み/書き方向(DIR)ビットが '0'に設定される場合、主装置が書き込み操作を指示します。

この時点でクロック保持が有効で、SCLにLowを強制し、クロック周波数全体を低下するようにクロックのLow期間を引き延ばし、データを処理 するのに必要とされる遅延を強制してバスでの更なる活動を防ぎます。 ソフトウェアは以下の準備をすることができます。

・主装置から受け取ったデータパケットの読み込み

29.3.2.3.1.2. 事例S2 : アドレス パケット受け入れ - 方向ビット=1

アドレス パケット受信後に従装置によって確認応答(ACK)が送られ、従装置状態(TWIn.SSTATUS)レシ、スタで読み/書き方向(DIR)ビットが '1'に設定される場合、主装置が読み込み操作を指示し、データ割り込み要求フラグ(DIF)が'1'に設定されます。

この時点でクロック保持が有効で、SCLにLowを強制します。

ソフトウェアは以下の準備をすることができます。

・主装置へデータパケット送信

29.3.2.3.1.3. 事例S3:停止条件受信

停止条件が受信されると、アドレス/停止条件フラグ(AP)が'0'に設定され、アドレス一致ではなく停止条件を示し、アドレス/停止割り込み要 求フラグ(APIF)が有効(1)にされます。

APとAPIFのフラグは従装置状態(TWIn.SSTATUS)レジスタに配置されます。

ソフトウェアは以下の準備をすることができます。

・新しいアドレスパケットがアドレス指定するまで待機

29.3.2.3.1.4. 事例S4 : 衝突

従装置がHighレベルのデータビットまたは否認応答(NACK)を送ることができない場合、従装置状態(TWIn.SSTATUS)レジスタの衝突(CO LL)フラグが'1'に設定されます。従装置はSDAでLow値が移動出力されないことを除き、通常動作を始めます。従装置論理回路から のデータと応答の出力が禁止されます。クロック保持は開放されます。開始条件と再送開始条件は受け入れられます。

COLLE^{*}ットはアト^{*}レス解決規約(ARP)が使われるシステムに対して意図されています。非ARP状況で検出した衝突は規約違反があってハ^{*} ス異常として扱われなければならないことを示します。

29.3.2.3.2. データ パケット受信

前の**事例S1**と仮定し、従装置はデータを受信する準備を整えなければなりません。データ パケットが受信されると、従装置状態(TWIn.SS TATUS)レジスタのデータ割り込み要求フラグ(DIF)が'1'に設定されます。指令が従装置制御B(TWIn.SCTRLB)レジスタの指令(SCMD)ビット領域に書かれる時に、TWIn.SCTRLBレジスタの応答動作(ACKACT)ビットによって選ばれた活動が自動的にバス上で送られます。 ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- TWIn.SCTRLBレシ、スタのACKACTビットに'0'を書くことによって確認応答(ACK)で応答、従装置がもっとデータを受け取る準備が 整っていることを示します。
- ・ACKACTビットに'1'を書くことによって否認応答(NACK)で応答、従装置がこれ以上データを受け取ることができず、主装置が停止 条件または再送開始条件を発行しなければならないことを示します。

29.3.2.3.3. データ パケット送信

上の事例S2と仮定し、従装置は従装置データ(TWIn.SDATA)レジスタへ書くことによってデータ送信を開始することができます。データハ[®] ケット送信が完了されると、従装置状態(TWIn.SSTATUS)レジスタのデータ割り込み要求フラグ(DIF)が'1'に設定されます。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- ・TWIn.SSTATUSレジスタの受信応答(RXACK)ビットを読むことによって主装置が確認応答(ACK)で応答したかを調べ、新しいデータ パケット送信を開始
- ・RXACKを読むことによって主装置が否認応答(NACK)で応答したかを調べ、データパケット送信を停止。主装置はNACK後に停止 条件または再送開始条件を送らなければなりません。

29.3.3. 付加機能

29.3.3.1. SMBus

TWIをSMBus環境で使う場合、主装置制御A(TWIn.MCTRLA)レジスタの不活性ハス制限時間(TIMEOUT)ビット領域が構成設定されなければなりません。これがホーレート設定に依存するため、この制限時間を設定する前に主装置ホーレート(TWIn.MBAUD)レジスタを書くことが推奨されます。

SMBus環境に対して100kHzの周波数を使うことができます。標準動作(Sm)と高速動作(Fm)に対して動作周波数はスリューレート制限された出力を持つ一方で、高速動作+(Fm+)に対しては10倍の出力駆動能力を持ちます。

TWIは制御A(TWIn.CTRLA)レジスタのSDA保持時間(SDAHOLD)ビット領域で構成設定されるSMBus互換SDA保持時間も許します。

29.3.3.1.1. SMBus仕様への適合性

ハート・ウェア仕様制限

SMBus 2.0仕様の第2章は電力断の装置は接地への漏れ経路を提供してはならないと述べられています。このデバイスに於いてSCL とSDAに使われるパッドとVDD間に置かれたESDダイオードがあります。電力断の時にVDDが接地と等価と仮定すると、それらのESDダイオードが接地への経路を提供します。

ソフトウェアでの実装

SMBus 2.0仕様の以下の要素はハードウェアで実装されません。


- ・SMBus 2.0仕様の表1は25~35msの最大クロックLow制限時間(Ttimeout)を与え、これは事象システムを使ってSCLピンをTCB周辺機能 に接続することによって実装することができます。望む制限時間値と共に制限時間検査動作でTCBを構成設定してください。
- ・第3層(網(Network)層)はパケット誤り検査(PEC:Packet Error Check)、アドレス解決規約(ARP:Address Resolution Protocol)などが特徴です。これらは必要とされる場合にソフトウェアで実装することができます。

29.3.3.2. 複数主装置

主装置はハネがアイドルなことを検出した場合にだけハネ転送処理を開始することができます。複数の主装置がハネトにある場合、他の装置が同時に転送処理を始めようとするかもしれず、結果的に複数の主装置がパネを所有することになります。TWIはSDAでHighレヘルのデータビットを送信することができず、主装置状態(TWIn.MSTATUS)レジネタのハネ状態(BUSSTATE)ビット領域が使用中に変わる場

合に主装置がバスの制御を失うような調停の仕組みを使う ことによってこの問題を解決します。調停で敗れた主装置 はバス所有権の再取得を試みる前にバスがアイドルになるま で待たなければなりません。

(図で)両装置は開始条件を発行することができますが、主装置1は主装置2がLowレヘルを送信している間にHighレヘベルとビット5)の送信を試みる時、調停に敗れます。



29.3.3.3. 簡便動作

TWIインターフェースは応用コードを簡単化してI²C規約を守るのに必要とされる使用者関係処理を最小にする簡便動作を持ちます。

TWI主装置に対し、簡便動作は主装置データ(TWIn.MDATA)レジスタが読まれると直ぐに確認応答(ACK)活動を自動的に送ります。この機能は主装置制御B(TWIn.MCTRLB)レシ、スタの応答動作(ACKACT)ビットが確認応答(ACK)に設定(=0)される時にだけ有効です。 TWI主装置はACKACTが否認応答(NACK)に設定(=1)される場合にデータレシ、スタ読み込み後に否認応答(NACK)ビットを生成しません。この機能は主装置制御A(TWIn.MCTRLA)レシ、スタの簡便動作許可(SMEN)ビットが'1'に設定される時に許可されます。

TWI従装置に対し、簡便動作は従装置データ(TWIn.SDATA)レジスタが読まれると直ぐに確認応答(ACK)活動を自動的に送ります。簡 便動作はTWInSDATAレジタが読み書きされた場合に従装置状態(TWIn.SSTATUS)レジスタのデータ割り込み要求フラグ(DIF)を自動的 に'0'に設定します。この機能は従装置制御A(TWIn.SCTRLA)レジスタの簡便動作許可(SMEN)ビットが'1'に設定される時に許可され ます。

29.3.3.4. 二元動作

TWIは主装置と従装置が同時に独立して動作する二元動作操作を支援します。この場合、制御A(TWIn.CTRLA)レジスタがTWI主装置を構成設定し、二元動作制御構成設定(TWIn.DUALCTRL)レジスタがTWI従装置を構成設定します。主装置構成設定についてのより多くの詳細に関しては「29.3.2.1.初期化」項をご覧ください。

使われる場合、TWI二元動作を許可する前に以下のビットが構成設定されなければなりません。

・DUALCTRLレシブスタのSDA保持時間(SDAHOLD)ビット領域

・DUALCTRLレシブスタの高速動作+許可(FMPEN)ビット

二元動作はDUALCTRLレジスタの二元制御許可(ENABLE)ビットに'1'を書くことによって許可することができます。

29.3.3.5. 迅速指令動作

迅速動作でのアドレス パケットのR/Wビットが指令を示します。この動作は主装置制御A(TWIn.MCTRLA)レジスタの迅速指令許可(QCEN) ビットに'1'を書くことによって許可されます。データの送受信はありません。

迅速指令はSMBus仕様で、R/Wビットを装置機能のON/OFF切り替え、または低電力待機動作の許可/禁止に使います。この動作は 自動起動操作を許してソフトウェアの複雑さ減らすことができます。

主装置が従装置から確認応答(ACK)を受け取った後、R/Wビットの値に応じて主装置読み割り込み要求フラグ(RIF)または主装置書き 割り込み要求フラグ(WIF)のどちらかが設定(1)されます。迅速指令発行後にRIFまたはWIFのフラグが設定(1)されると、TWIは主装置制 御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域を書くことによって停止(停止条件)指令を受け入れます。最後の受信応答(RXA CK)フラグと共にRIFとWIFのフラグは全て主装置状態(TWIn.MSTATUS)レジスタに配置されます。

义	29-8. 迅速指令の流れ		
	▶使用中	主装置がバス上にデータを供給	
	使用中→P}→F/ivz→FS→Fivz→R/W→→所有者→A}→P	アトレス指定された従装置がハ、ス上にデータを供給	

29.3.3.6. 10ビット アト・レス

転送処理が読みか書きかに関わらず、主装置はR/W方向ビットを'0'に設定して10ビットアトレスを送ることによって開始されなければなりません。

従装置アドレス一致論理回路はアビット アドレスと一斉呼び出しアドレスの認識を支援するだけです。主装置がTWI従装置をアドレス指定した かを決めるため、従装置アドレス一致論理回路によって従装置アドレス(TWIn.SADDR)レジスタが使われます。

TWI従装置アドレス一致論理回路は10ビットアドレスの最初のバイトの認識を支援するだけで、第2パイトはソフトェアで処理されなければなりません。10ビットアドレスの最初のバイトは従装置アドレス(TWIn.SADDR)レジスタの上位5ビットが、11110、の場合に認識されます。従って、最初のパイトは5つの指示ビット、10ビットアドレスの上位2ビット(MSb)、R/W方向ビットから成ります。それに続く主装置からの下位側バイト(LSB)はデータパケットの形式で来ます。

図29-9.10ビット アドレス転送処理	
$S \rightarrow 1 1 1 1 0 A9 A8 \overline{W} \rightarrow A \rightarrow A7 A6 A5 A4 A3 A2 A1 A0 \rightarrow A \rightarrow SW$	
✓SW ソフトウェア関連処理 ■主装置がバス上にデータを供給 ■アドレス指定された従装置がバス上にデータを供給	

29.3.4. 割り込み

表29-1.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
Slave	TWI従装置割り込み	 DIF : TWIn.SSTATUSのデータ割り込み要求フラグを'1'に設定 APIF : TWIn.SSTATUSのアドレス/停止割り込み要求フラグを'1'に設定
Master	TWI主装置割り込み	 RIF : TWIn.MSTATUSの読み込み割り込み要求フラグを'1'に設定 WIF : TWIn.MSTATUSの書き込み割り込み要求フラグを'1'に設定

割り込み条件が起こると、主装置状態(TWIn.MSTATUS)レジスタまたは従装置状態(TWIn.SSTATUS)レジスタで対応する割り込み要求フラグが設定(1)されます。

いくつかの割り込み要求条件が割り込みベクタによって支援される時に、割り込み要求は割り込み制御器に対して1つの結合された割り込み要求へ共に論理和(OR)されます。使用者はどの割り込み条件が存在するかを決めるのにTWIn.MSTATUSまたはTWIn.SSTATUSのレジスタから割り込み要求フラグを読まなければなりません。

29.3.5. 休止形態動作

ハス状態論理回路とアドレス認識ハードウェアは全ての休止動作形態で動作を続けます。TWI従装置が休止動作で開始条件に続いて従 装置アドレスが検出された場合、主クロックが利用可能になるまでの起き上がり期間の間、クロック伸長が有効です。TWI主装置は全ての 休止動作で動作を停止します。二元動作が有効な時は、開始条件がTWI従装置によって受信された時にだけTWI周辺機能が起き 上がります。

29.3.6. デバッグ操作

走行時デ・バッグの間、TWIはそれの通常動作を続けます。デ・バッグ動作でのCPU停止はTWIの通常動作を停止します。TWIはデ・バッグ 制御(TWIn.DBGCTRL)レジ、スタのデ・バッグ時走行(DBGRUN)ビットに'1'を書くことによって停止されたCPUでの動作を強制することがで きます。デ・バッグ動作でCPUが停止され、DBGRUNビットが'1'の時に、主装置データ(TWIn.MDATA)レジ、スタと従装置データ(TWIn.SDAT A)レジ、スタの読み書きは決してバス操作を起動したり、送信を引き起こしてフラグを解除(0)しません。TWIが割り込みや同様のものを通し てCPUによって定期的な処理を必要とするように構成設定される場合、停止されたデバッグの間に不正な動作やデータ損失になるかも しれません。

29.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0		INPUTLVL		SDASETUP	SDAHO	OLD1,0	FMPEN	
+\$01	DUALCTRL	$7 \sim 0$		INPUTLVL			SDAHO	OLD1,0	FMPEN	ENABLE
+\$02	DBGCTRL	$7 \sim 0$								DBGRUN
+\$03	MCTRLA	$7 \sim 0$	RIEN	WIEN		QCEN	TIMEC	DUT1,0	SMEN	ENABLE
+\$04	MCTRLB	$7 \sim 0$					FLUSH	ACKACT	MCN	ID1,0
+\$05	MSTATUS	$7 \sim 0$	RIF	WIF	CLKHOLD	RXACK	ARBLOST	BUSERR	BUSST	ATE1,0
+\$06	MBAUD	$7 \sim 0$		BAUD7~0						
+\$07	MADDR	$7 \sim 0$		1		ADD	R7~0	1	1	
+\$08	MDATA	$7 \sim 0$		1		DAT	A7~0	1	1	
+\$09	SCTRLA	$7 \sim 0$	DIEN	APIEN	PIEN			PMEN	SMEN	ENABLE
+\$0A	SCTRLB	$7 \sim 0$						ACKACT	SCM	D1,0
+ \$0 B	SSTATUS	$7 \sim 0$	DIF	APIF	CLKHOLD	RXACK	COLL	BUSERR	DIR	AP
+\$0C	SADDR	7~0		ADDR7~0						
+\$0D	SDATA	7~0				DAT	A7~0	I	I	
+\$0E	SADDRMASK	$7 \sim 0$			AI	DDRMASK6	~0	r	r	ADDREN

29.5. レシ スタ説明

29.5.1. CTRLA - 制御A (Control A)

名称	: CTRLA

変位:+\$00

リセット: \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		INPUTLVL		SDASETUP	SDAH	OLD1,0	FMPEN	
アクセス種別	R	R/W	R	R/W	R/W	R/W	R/W	R
リセット値	0	0	0	0	0	0	0	0

• ビット6 - INPUTLVL : 入力電圧遷移基準 (Input Voltage Transition Level)

このビットはI2CまたはSMBusを選びます。

値	0	1		
名称	I2C	SMBUS		
説明	I ² C入力電圧遷移基準	SMBus 3.0入力電圧遷移基準		

• ビット4 - SDASETUP : SDA準備時間 (SDA Setup Time)

このビットはSDA出力信号での充分な準備時間を保証するためにSCLが伸長されるクロック数を制御します。このビットは従装置動作で動作する時に使われます。

值	0	1
名称	4CYC	8CYC
説明	SDA準備時間は4クロック周期です。	SDA準備時間は8クロック周期です。

• ビット3,2 - SDAHOLD1,0 : SDA保持時間 (SDA Hold Time)

このビット領域はTWIに対するSDA保持時間を選びます。詳細については「電気的特性」章をご覧ください。

値	0 0	01	1 0	11
名称	OFF	50NS	300NS	500NS
説明	保持時間OFF	短保持時間	代表的条件下のSMBus 2.0仕様に合致	全方面に渡ってSMBus仕様に合致

● ビット1 - FMPEN : 高速動作+許可 (Fast Mode Plus Enable)

このビットへの'1'書き込みはTWI既定構成設定または二元動作構成設定でのTWI主装置に対して1MHzバス速度を選びます。

値	0	1
名称	OFF	ON
説明	標準動作または高速動作で動作	高速動作+で動作

29.5.2. DUALCTRL - 二元動作制御構成設定 (Dual Mode Control Configuration)

名称:DUALCTRL

変位 : +\$01

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		INPUTLVL			SDAHC	DLD1,0	FMPEN	ENABLE
アクセス種別	R	R/W	R	R	R/W	R/W	R/W	R/W
Jセット値	0	0	0	0	0	0	0	0

● ビット6 - INPUTLVL : 入力電圧遷移基準 (Input Voltage Transition Level)

このビットはI²CまたはSMBusを選びます。このビットは2元動作が許可されない場合に無視されます。

值	0	1
名称	I2C	SMBUS
説明	I ² C入力電圧遷移基準	SMBus 3.0入力電圧遷移基準

• ビット3,2 - SDAHOLD1,0 : SDA保持時間 (SDA Hold Time)

このビット領域はTWI従装置に対するSDA保持時間を選びます。「電気的特性」章もご覧ください。このビットは2元動作が許可されない 場合に無視されます。

值	0 0	01	1 0	11
名称	OFF	50NS	300NS	500NS
説明	保持時間OFF	短保持時間	代表的条件下のSMBus 2.0仕様に合致	全方面に渡ってSMBus仕様に合致

● ビット1 - FMPEN : 高速動作+許可 (FM Plus Enable)

このビットへの'1'書き込みはTWI従装置に対して1MHzベス速度を選びます。このビットは2元動作が許可されない場合に無視されます。

值	0	1
名称	OFF	ON
説明	標準動作または高速動作で動作	高速動作+で動作

• ビット0 - ENABLE : 二元制御許可 (Dual Control Enable)

このビットへの'1'書き込みがTWI二元動作構成を許可します。

29.5.3. DBGCTRL - デバッグ制御 (Debug Control)

名称	: DBGCTRL
11111	. DDOUTRL

- **変位** : +\$02
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
[DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN: デバック 時走行 (Debug Run)

詳細については「デバッグ操作」項を参照してください。

値		0	1
説明]	TWIはデバッグ動作中断で停止し、事象を無視	TWIはCPU停止中のデバッグ動作中断で走行継続

29.5.4. MCTRLA - 主装置制御A (Host Control A)

名称	:	MCTRLA
+ 1+		

- **変位** : +\$03
- **リセット** : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	RIEN	WIEN		QCEN	TIMEC)UT1,0	SMEN	ENABLE
アクセス種別	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RIEN : 読み込み割り込み許可 (Read Interrupt Enable)

TWI主装置読み込み割り込みはこのビットとステータスレジスタ(CPU.SREG)の全体割り込み許可(I)ビットが'1'に設定される場合にだけ生成されます。

このビットへの'1'書き込みは主装置状態(TWIn.MSTATUS)レジスタの主装置読み込み割り込み要求フラグ(RIF)での割り込みを許可します。RIFフラグは主装置読み込み割り込みが起きた時に'1'に設定されます。

● ビット6 - WIEN : 書き込み割り込み許可 (Write Interrupt Enable)

TWI主装置書き込み割り込みはこのビットとステータスレジ、スタ(CPU.SREG)の全体割り込み許可(I)ビットが'1'に設定される場合にだけ生成されます。

このビットへの'1'書き込みは主装置状態(TWIn.MSTATUS)レジスタの主装置書き込み割り込み要求フラグ(WIF)での割り込みを許可します。WIFフラグは主装置書き込み割り込みが起きた時に'1'に設定されます。

• ビット4 - QCEN : 迅速指令許可 (Quick Command Enable)

このビットへの'1'書き込みが迅速指令動作を許可します。迅速指令が許可されて従装置がアドレスに応答する場合、R/Wビットの値に応じて対応する読み込み割り込み要求フラグ(RIF)または書き込み割り込み要求フラグ(WIF)が設定(1)されます

ソフトウェアは主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域に(STOPを)書くことによって停止条件を発行しなければなり ません。

• ビット3,2 - TIMEOUT1,0: 不活性バス制限時間 (Inactive Bus Timeout)

このビット領域に0以外の値を設定することが不活性ハベス制限時間監視を許可します。ハベスがTIMEOUT設定よりも長い間不活性の場合、ハベス状態論理回路はアイドル状態に移行します。

値	0 0	01	1 0	11
名称	DISABLED	50US	100US	200US
説明	バス制限時間禁止: I ² C	50µs : SMBus	100µs	200µs

● ビット1 - SMEN : 簡便動作許可 (Smart Mode Enable)

このビットへの'1'書き込みが主装置簡便動作を許可します。簡便動作が許可されると、主装置データ(TWIn.MDATA)レジスタ読み込み 直後に主装置制御B(TWIn.MCTRLB)レジスタの応答動作(ACKACT)ビットに存在する値が送られます。

● ビットO - ENABLE : 主装置許可 (Enable TWI Host)

このビットへの'1'書き込みがTWIを主装置として許可します。

29.5.5. MCTRLB - 主装置制御B (Host Control B)

名称 : MCTRLB 変位 : +\$04 リセット : \$00 特質 : -

ビット	7	6	5	4	3	2	1	0
					FLUSH	ACKACT	MCN	/ID1,0
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• E'ット3 - FLUSH : 解消 (Flush)

このビットは主装置の内部状態を解消してバス状態をアイドルに変えます。TWIは主装置アドレス(TWIn.MADDR)レジスタに先立って主装置 データ(TWIn.MDATA)レジスタが書かれる場合に無効なデータを送信します。解消後の主装置アドレス(TWIn.MADDR)と主装置データ(TWI n.MDATA)への書き込みはハードウェアがSCLバス空きを検出すると直ぐに処理を開始させます。

このビットへの'1'書き込みは主装置を禁止する1クロック周期間の瞬発(ストローブ)信号を生成し、その後に主装置を再許可します。このビットへの'0'書き込みは無効です。

● ビット2 - ACKACT : 応答動作 (Acknowledge Action)

ACKACT(注)ビットはハネ状態とソフトウェア相互作用によって定義された或る条件下の主装置での動きを表します。主装置制御A(TWIn. MCTRLA)レジネタの簡便動作許可(SMEN)ビットが(1)に設定される場合、応答動作は主装置データ(TWIn.MDATA)レジネタが読まれる時 に実行されます。さもなければ指令が主装置制御B(TWIn.MCTRLB)レジネタの指令(MCMD)ビット領域に書かれなければなりません。 主装置データ(TWIn.MDATA)レジネタが書かれる時は主装置がデータを送っているため、応答動作は実行されません。

值	0	1
名称	АСК	NACK
説明	確認応答(ACK)送出	否認応答(NACK)送出

ビット1,0 - MCMD1,0:指令 (Command)

MCMD(注)ビット領域は瞬発(ストローブ)信号です。このビット領域は常に'0'として読みます。 このビット領域への書き込みは下表によって定義されるような主装置動作を起動します。

注: ACKACTビットとMCMDビット領域は同時に書くことができます。

表29-2. 指令設定

MCMD1,0	群構成設定	データ方向	説明
0 0	NOACT	×	(予約)
01	REPSTART	×	再送開始条件が後続する応答動作を実行
1.0	DECUTDANC	W	バ小書き込み操作が後続する応答動作(活動なし)を実行 (<mark>注</mark>)
10	RECVTRANS	R	バイ読み込み操作が後続する応答動作を実行
11	STOP	×	停止条件発行が後続する応答動作を実行

注: 主装置書き込み操作に対して、TWIは主装置データ(TWIn.MDATA)レジスタに書かれる新しいデータを待ちます。

注: ACKACTビットとMCMDビット領域は同時に書くことができます。

29.5.6. MSTATUS - 主装置状態 (Host Status)

名称:MSTATUS

変位 : +\$05

リセット : \$00

特質 :-

正常なTWI操作はこのレジスタが純粋に読み込み専用レジスタと見做されることが必要とされます。状態フラグの何れかの解除(0)は主装 置送信アドレス(TWIn.MADDR)レジスタ、主装置データ(TWIn.MDATA)レジスタ、主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット をアクセスすることによって間接的に行われます。

ビット 	7	6	5	4	3	2	1	0
	RIF	WIF	CLKHOLD	RXACK	ARBLOST	BUSERR	BUSST	ATE1,0
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RIF : 読み込み割り込み要求フラグ(Read Interrupt Flag)

このフラグは主装置バイト読み込み動作が完了された時に'1'に設定されます。

RIFフラグは主装置読み込み割り込みを生成することができます。主装置制御A(TWIn.MCTRLA)レジスタの読み込み割り込み許可(RIE N)ビットの記述でより多くの情報を見つけてください。

このフラグは他のいくつかのTWIレジスタがアクセスされる時に自動的に解除(0)します。RIFフラグを解除(0)するのに以下の方法のどれをも 使うことができます。

・これへの'1'書き込み

- ・主装置アドレス(TWIn.MADDR)レジスタへの書き込み
- ・主装置データ(TWIn.MDATA)レジスタの読み書き
- ・主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビットへの書き込み

• ビット6 - WIF : 書き込み割り込み要求フラグ(Write Interrupt Flag)

このフラグはどのバス異常の発生や調停敗退状況とも無関係に主装置のアドレス送信またはバイトの書き込みが完了された時に'1'に設定されます。

WIF7ラグは主装置書き込み割り込みを生成することができます。主装置制御A(TWIn.MCTRLA)レジスタの書き込み割り込み許可(WIE N)ビットの記述でより多くの情報を見つけてください。

このフラグはRIFフラグに対して上で記述された方法のどれかを使って解除(0)することができます。

• ビット5 - CLKHOLD: クロック保持 (Clock Hold)

このビットが'1'として読まれると、それは主装置がTWIクロック(SCL)を現在Lowに保持してTWIクロック周期を引き延ばしていることを示します。

このフラグはRIFフラグに対して上で記述された方法のどれかを使って解除(0)することができます。

• ビット4 - RXACK : 受信応答 (Received Acknowledge)

このビットが'0'として読まれると、それは従装置からの最新応答ビットが確認応答(ACK)で従装置がより多くのデータの準備が整っていることを示します。

このビットが'1'として読まれると、それは従装置からの最新応答ビットが否認応答(NACK)で従装置がより多くのデータの受信ができないかまたは必要でないことを示します。

● ビット3 - ARBLOST : 調停敗退 (Arbitration Lost)

このビットが'1'として読まれると、それは主装置が調停で敗れたことを示します。これは以下の場合の1つで起き得ます。

- ・Highデータビットを送信している間
- ・ 否認応答(NACK)を送信している間
- ・開始条件(S)を発行している間
- ・再送開始条件(Sr)を発行している間

このフラグはRIFフラグに対して記述される方法の1つを選ぶことによって解除(0)することができます。

ビット2 - BUSERR : バス異常 (Bus Error)

BUSERR7ラグは不正なバス状態が起きたことを示します。不正なバス操作はTWIバス線で規約違反の開始条件(S)、再送開始条件(Sr)、停止条件(P)が検出された場合に検知されます。開始条件直後に続く停止条件が規約違反の一例です。

BUSERRフラグは以下の方法の1つを選ぶことによって解除(0)することができます。

- ・これへの'1'書き込み
- ・主装置アドレス(TWIn.MADDR)レジスタへの書き込み

TWIベス異常検出部はTWI主装置回路の一部です。ベス異常が検出されるには、TWI主装置が許可(主装置制御A(TWIn.MCTRLA) レジスタのTWI主装置許可(ENABLE)ビットが'1'に)されて、主クロック周波数がSCL周波数の最低4倍でなければなりません。

• ビット1,0 - BUSSTATE1,0 : バス状態フラグ (Bus State)

このビット領域は現在のTWIハズ状態を示します。このビット領域への'01'書き込みはハズ状態をアイドルに強制します。他の全ての値は無視されます。

值	0 0	0 1	10	11	
名称	UNKNOWN	IDLE	OWNER	BUSY	
説明	未知のバス状態(未知)	アイドルのハス状態(アイドル)	このTWIがバスを制御(所有者)	多忙なバス状態(使用中)	

29.5.7. MBAUD - 主装置ボーレート (Host Baud Rate)

名称:MBAUD

変位 : +\$06

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		BAUD7~0						
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - BAUD7~0 : ホーレート (Baud Rate)

このビット領域はSCLのHighとLowの時間を得るのに使われます。主装置が禁止されている間に書かれなければなりません。主装置は 主装置制御A(TWIn.MCTRLA)レジスタのTWI主装置許可(ENABLE)ビットに'0'を書くことによって禁止されます。

SCLの周波数を計算する方法のより多くの情報については「クロック生成」項を参照してください。

29.5.8. MADDR - 主装置アドレス (Host Address)

- **変位** : +\$07
- リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
	ADDR7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - ADDR7~0 : アドレス (Address)

このレジスタは外部従装置のアドレスを含みます。このビット領域が書かれると、TWIは開始条件を発行し、移動レジスタがバス状態に応じて バス上でバ小送信動作を実行します。

このレジスタは、読み込みアクセスがバス規約に関連するどれかの操作を実行するために主装置論理回路を起動しないため、進行中の バス活動での妨害を除いて何時でも読むことができます。

主装置制御論理回路は読み書き(R/W)方向ビットとしてこのレジスタのビット0を使います。

29.5.9. MDATA - 主装置データ (Host Data)

変 リセ	称 : MDATA 位 : +\$08 2ット : \$00 :質 : -								
	ビット	7	6	5	4	3	2	1	0
	DATA7~0								
	アクセス種別	R/W							
	リセット値	0	0	0	0	0	0	0	0

ビット7~0 - DATA7~0 : データ (Data)

このビット領域はハ、スでのデータ移動出力(送信)とハ、スから受け取るデータの移動入力(受信)に使われる主装置の物理的な移動レジスタへの直接アクセスを提供します。直接アクセスはハ、小送信中にMDATAレジスタをアクセスすることができないことを意味します。

有効なデータの読み込みまたは送信されるべきデータの書き込みはクロック保持(CLKHOLD)ビットが'1'として読まれる時、または割り込み発生時にだけ成功することができます。

MDATAレジスタへの書き込みは主装置にバスでのバイド送信動作の実行を命じ、直後に従装置からの応答ビットを受け取ります。これは 主装置制御B(TWIn.MCTRLB)レジスタの応答動作(ACKACT)ビットと無関係です。書き込み操作は主装置書き込み割り込み要求フラグ (WIF)が'1'に設定されるのに先立って調停に勝つか負けるかに関わらず実行されます。

主装置制御A(TWIn.MCTRLA)レジスタの簡便動作許可(SMEN)ビットが'1'に設定され場合、MDATAレジスタへの読み込みアクセスは主装置に応答動作の実行を命じます。これは主装置制御B(TWIn.MCTRLB)レジスタの応答動作(ACKACT)ビットの設定に依存します。

注: ・WIFとRIFのフラグはACKACTが'1'に設定されている間にMDATAレジスタが読まれる場合、自動的に解除(0)されます。

- ・調停敗退(ARBLOST)とバス異常(BUSERR)のフラグは無変化のままです。
- ・WIF、RIF、ARBLOST、BUSERRのフラグはCLKHOLDビットと共に全て主装置状態(TWIn.MSTATUS)レジスタに配置されます。

29.5.10. SCTRLA - 従装置制御A (Client Control A)

名称	: SCTRLA

変位:+\$09

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	DIEN	APIEN	PIEN			PMEN	SMEN	ENABLE
アクセス種別	R/W	R/W	R/W	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - DIEN : データ割り込み許可 (Data Interrupt Enable)

このビットに'1'を書くことは従装置状態(TWIn.SSTATUS)レシ`スタのデータ割り込み要求フラク'(DIF)での割り込みを許可します。 TWI従装置データ割り込みは、このビット、DIFフラク、ステータスレシ`スタ(CPU.SREG)の全体割り込み許可(I)ビットが全て'1'の場合にだけ生成されます。

● ビット6 - APIEN : アドレス/停止条件割り込み許可 (Address or Stop Interrupt Enable)

このビットに'1'を書くことは従装置状態(TWIn.SSTATUS)レジスタのアドレス/停止条件割り込み要求フラク(APIF)での割り込みを許可します。

TWI従装置アドレス/停止条件割り込みは、このビット、APIFフラグ、ステータス レジスタ(CPU.SREG)の全体割り込み許可(I)ビットが全て'1'の場合にだけ生成されます。

注:・従装置停止条件割り込みは割り込みフラグとベクタを従装置アドレス割り込みと共有します。

・従装置制御A(TWIn.SCTRLA)レジスタの停止条件割り込み許可(PIEN)ビットは停止条件でAPIFが設定されるために'1'を書かれなければなりません。

・割り込み発生時、TWI従装置状態(TWIn.SSTATUS)レジスタのアトレス/停止条件(AP)ビットはアトレス一致か停止条件かのどちらが 割り込みを起こしたかを決めます。

● ビット5 - PIEN : 停止条件割り込み許可 (Stop Interrupt Enable)

このビットに'1'を書くことは停止条件発生時にTWI従装置状態(TWIn.SSTATUS)レジスタのアトレス/停止条件割り込み要求フラグ(APIF) が設定(1)されることを許します。主クロック周波数はこの機能を使うためにSCL周波数の最低4倍でなければなりません。

• ビット2 - PMEN : アトレス認識動作 (Address Recognition Mode)

このビットが'1'を書かれるなら、従装置アドレス一致論理回路は全ての受信アドレスに応答します。

このビットが'0'を書かれるなら、アドレス一致論理回路はどのアドレスを従装置のアドレスとして認識するかを決めるのに従装置アドレス(TWI n.SADDR)レジスタを使います。

● ビット1 - SMEN : 簡便動作許可 (Smart Mode Enable)

このビットに'1'を書くことが従装置簡便動作を許可します。簡便動作が許可されると、従装置制御B(TWIn.SCTRLB)レジスタの指令 (SCMD)ビット領域への書き込みによる指令発行または従装置データ(TWIn.SDATA)レジスタのアクセスは割り込みをリセットして動作を続けま す。簡便動作が禁止される場合、従装置は続けるのに先立って常に新しい従装置指令を待ちます。

● ビット0 - ENABLE : 従装置許可 (Enable TWI Client)

このビットに'1'を書くことがTWI従装置を許可します。

29.5.11. SCTRLB - 従装置制御B (Client Control B)

名称	: SCTRLB
変位	: +\$0A
	: \$00
特質	: -

ビット	7	6	5	4	3	2	1	0
[ACKACT	SCM	ID1,0
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット2 - ACKACT : 応答動作 (Acknowledge Action)

ACKACT(注)ビットはハンス規約状態とソフトウェア相互作用によって定義される或る条件下でのTWI従装置の動きを示します。従装置制御 A(TWIn.SCTRLA)レジスタの簡便動作許可(SMEN)ビットが'1'に設定される場合、応答動作は従装置データ(TWIn.SDATA)レジスタが読 まれる時に実行されます、さもなければ従装置制御B(TWIn.SCTRLB)レジスタの指令(SCMD)ビット領域に指令が書かれなければなりま せん。

従装置データ(TWIn.SDATA)レジスタが書かれる時は従装置がデータを送っているため、応答動作は実行されません。

值	0	1
名称	АСК	NACK
説明	確認応答(ACK)送出	否認応答(NACK)送出

ビット1,0 - SCMD1,0 : 指令 (Command)

SCMD(注)ビット領域は瞬発(ストローブ)信号です。このビット領域は常に'0'として読みます。 このビット領域への書き込みは次表によって定義されるような従装置動作を起動します。

表29-3. 指令	設定		
SCMD1,0	群構成設定	DIR(方向)	説明
0 0	NOACT	×	活動なし
0 1	-	×	(予約)
1 0		W	何れかの開始条件/再送開始条件(S/Sr)待機に先行する応答動作を実行 転送処理
10	COMPTRANS	R	何れかの開始条件/再送開始条件(S/Sr)待機 完了に使用
		W	次バ小の受信に先行する応答動作を実行
11	RESPONSE	R	アドレス割り込み要求フラグ(APIF)に対する応答で使用:従装置データ割り込み(DIF)に先行する応答動作を実行
		Λ	データ割り込み要求フラグ(DIF)に対する応答で使用:応答動作が後続するバイト読み取り 操作を実行

注: ACKACTビットとSCMDビット領域は同時に書くことができます。ACKACTは指令が起動されるのに先立って更新されます。

29.5.12. SSTATUS - 従装置状態 (Client Status)

名称	:	SSTATUS
変位	:	+\$0B
リセット	:	\$00

特質:-

ビット	7	6	5	4	3	2	1	0
	DIF	APIF	CLKHOLD	RXACK	COLL	BUSERR	DIR	AP
アクセス種別	R/W	R/W	R	R	R/W	R/W	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット7 - DIF : データ割り込み要求フラク (Data Interrupt Flag)

このフラグはバス異常なしで従装置のバイト送信またはバイト受信の操作が完了された時に'1'に設定されます。このフラグは衝突検出の 場合での不成功転送処理で'1'に設定され得ます。衝突(COLL)ビットの記述でより多くの情報を見つけてください。

DIFフラグは従装置データ割り込みを生成することができます。従装置制御A(TWIn.SCTRLA)レジスタのデータ割り込み許可(DIEN)ビットの 記述でより多くの情報を見つけてください。

このフラグは他のいくつかのTWIレジスタがアクセスされる時に自動的に解除(0)します。以下の方法のどれもDIFフラグを解除(0)するのに使うことができます。

・従装置データ(TWIn.SDATA)レジスタへの読み書き

・従装置制御B(TWIn.SCTRLB)レジスタの指令(SCMD)ビット領域への書き込み

● ビット6 - APIF : アドレス/停止条件割り込み要求フラグ (Address or Stop Interrupt Flag)

このフラグは従装置アドレスが受信された時、または停止条件によって'1'に設定されます。

APIFフラグは従装置アドレス/停止条件割り込みを生成することができます。従装置制御A(TWIn.SCTRLA)レジスタのアドレス/停止条件割り込み許可(APIEN)ビットの記述でより多くの情報を見つけてください。

このフラグはDIFフラグに対して記述される方法のどれを使っても解除(0)することができます。

• ビット5 - CLKHOLD : クロック保持 (Clock Hold)

このビットが'1'として読まれると、それは従装置がTWIクロック(SCL)を現在Lowに保持してTWIクロック周期を引き延ばしていることを示します。

このビットはアドレス(APIF)またはデータ(DIF)の割り込みが起こる時に'1'に設定されます。対応する割り込みのリセットが間接的にこのビットを'0'に設定します。

● ビット4 - RXACK : 受信応答 (Received Acknowledge)

このビットが'0'として読まれると、それは主装置からの最新応答ビットが確認応答(ACK)だったことを示します。 このビットが'1'として読まれると、それは主装置からの最新応答ビットが否認応答(NACK)だったことを示します。

• L'ット3 - COLL : 衝突 (Collision)

このビットが'1'として読まれると、それは従装置が以下の1つを行うことができなかったことを示します。

- ・SDAでのHight'ット送信。不成功転送処理の内部完了のため、その最後でデータ割り込み要求フラク(DIF)が'1'に設定されます。
- ・ 否認応答(NACK)ビット送信。従装置アトレス一致が既に起こされたために衝突が起き、結果としてアトレス/停止条件割り込み要求フラ が(APIF)が'1'に設定されます。

このビットへの'1'書き込みはCOLLフラグを解除(0)します。このフラグは何れかの開始条件(S)または再送開始条件(Sr)が検出される場合に自動的に解除(0)されます。

注: APIFとDIFのフラグは衝突を調べるのに使われ得る処理部の割り込みしか生成することができません。

● ビット2 - BUSERR : バス異常 (Bus Error)

BUSERR7ラグは不正なバス操作が起きたことを示します。不正なバス操作はTWIバス線で規約違反の開始条件(S)、再送開始条件 (Sr)、停止条件(P)が検出された場合に検知されます。開始条件直後に続く停止条件が規約違反の1つの例です。

このビットへの'1'書き込みはBUSERRフラグを解除(0)します。

TWIハネ異常検出部はTWI主装置回路の一部です。従装置によってハス異常が検出されるには、TWI二元動作またはTWI主装置が 許可され、主クロック周波数がSCL周波数の最低4倍でなければなりません。TWI二元動作は二元動作制御構成設定(TWIn.DUALCT RL)レジネタの二元制御許可(ENABLE)ビットに'1'を書くことによって許可することができます。TWI主装置は主装置制御A(TWIn.MCT RLA)レジネタのTWI主装置許可(ENABLE)ビットに'1'を書くことによって許可することができます。

• ビット1 - DIR : 読み/書き方向 (Rwad/Write Direction)

このビットは現在のTWIベス方向を示します。DIRビットはTWI主装置から受信した最後のアドレス ペケットからの方向ビット値を反映します。 このビットが゙1`として読まれると、それは主装置読み込み操作が進行中です。

このビットが'0'として読まれると、それは主装置書き込み操作が進行中です。

● ビット0 - AP : アドレス/停止条件 (Address or Stop)

TWI従装置状態(TWIn.SSTATUS)レジスタのTWI従装置アドレス/停止条件割り込み要求フラグ(APIF)が'1'に設定されると、このビットは 割り込みがアドレス検出のためかそれとも停止条件のためかを決めます。

値	0	1		
名称	STOP	ADR		
説明	停止条件がAPIFフラグでの割り込みを生成	アドレス検出がAPIFフラグでの割り込みを生成		

29.5.13. SADDR - 従装置アドレス (Client Address)

名称:SADDR

変位:+\$0C

リセット : \$00

特質 :-

۲ [°] ット	7	6	5	4 ADD	3 R7~0	2	1	0
L アクセス種別 リセット値	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

• ビット7~0 - ADDR7~0 : アドレス (Address)

従装置アドレス(TWIn.ADDR)レジスタはTWI主装置がTWI従装置をアドレス指定したかを判断する従装置アドレス一致論理回路によって使われます。アドレス パケットが受信された場合、従装置状態(TWIn.SSTATUS)レジスタのアドレス/停止条件割り込み要求フラグ(APIF)とアドレス /停止条件(AP)ビットが'1'に設定されます。

TWIn.SADDRレジズタの上位7ビット(ADDR7~1)は基本従装置アドレスを表します。

TWIn.SADDRレジスタの最下位ビット(ADDR0)はI²C規約の一斉呼び出しアトレス(\$00)の認識に使われます。この機能はこのビットが'1'に 設定される時に許可されます。

29.5.14. SDATA - 従装置データ (Client Data)

名称:SDATA

変位 : +\$0D

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0	
	DATA7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

ビット7~0 - DATA7~0 : データ (Data)

このビット領域は従装置データレジスタへのアクセスを提供します。

有効なデータの読み込みまたは送信されるべきデータの書き込みは従装置によってSCLがLowに保持される時(即ち、CLKHOLDビットが'1'に設定される時)にだけ達成することができます。割り込みの使用または割り込み要求フラグの監視によってソフトウェアが現在の規約状態の経緯を保つ場合、SDATAレジスタをアクセスするのに先だって、ソフトウェアで従装置状態(TWIn.SSTATUS)レジスタのクロック保持(CLKHOLD)ビットを調べることは不要です。

従装置制御A(TWIn.SCTRLA)レジスタの簡便動作許可(SMEN)ビットが'1'に設定される場合、クロック保持が有効の時のSDATAレジスタ 読み込みは従装置にハス操作を自動起動して応答動作を実行することを命じます。これは従装置制御B(TWIn.SCTRLB)レジスタの応 答動作(ACKACT)ビットの設定に依存します。 29.5.15. SADDRMASK - 従装置アドレス遮蔽 (Client Address Mask)

変 ル	称 : SADDR 位 : +\$0E ット : \$00 質 : -	MASK							
	ビット	7	6	5	4	3	2	1	0
	ADDRMASK6~0 AD								ADDREN
	アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

• ビット7~1 - ADDRMASK6~0:アドレス遮蔽 (Address Mask)

ADDRMASKビット領域はアドレス許可(ADDREN)ビットに依存して第2アドレス一致またはアドレス遮蔽のレシ、スタとして働きます。

ADDRENE^{*}ットが^{*}0^{*}を書かれる場合、ADDRMASKE^{*}ット領域は7E^{*}ット従装置7F^{*}レス遮蔽値を設定することができます。従装置7F^{*}レス遮蔽(TWIn.SADDRMASK)レジスタ内の各E^{*}ットはTWI従装置7F^{*}レス(TWIn.SADDR)レジスタ内の対応する7F^{*}レス E^{*}ットを遮蔽(禁止)すること ができます。この遮蔽のE^{*}ットが^{*}1^{*}を書かれるなら、7F^{*}レス一致論理回路は着信7F^{*}レス E^{*}ットと従装置7F^{*}レス(TWIn.SADDR)レジスタ内の 対応するE^{*}ット間の比較を無視します。換言すると、遮蔽されたE^{*}ットは常に一致し、7F^{*}レスの範囲の認識を可能にします。

ADDRENが'1'を書かれる場合、従装置アドレス遮蔽(TWIn.SADDRMASK)レジズタは従装置アドレス(TWIn.SADDR)レジスタに加えて第2 従装置アドレスを設定することができます。この動作では従装置が2つの独自のアドレス、従装置アドレス(TWIn.SADDR)レジスタでの1つと 従装置アドレス遮蔽(TWIn.SADDRMASK)レジスタでの別の1つを持ちます。

• ビット0 - ADDREN : アトレス許可 (Address Mask Enable)

このビットが'0'を書かれる場合、TWIn.SADDRMASKレジスタはTWIn.SADDRレジスタに対する遮蔽として働きます。

このビットが'1'を書かれる場合、従装置アドレス一致論理回路は従装置のTWIn.SADDRとTWIn.SADDRMASKのレジスタでの2つの独自のアドレスに応答します。

30. CRCSCAN - 巡回冗長検査メモリ走査

30.1. 特徴

- ・CRC-16-CCITTまたはCRC-32(IEEE 802.3)
- ・全フラッシュ メモリ領域、応用コード領域と/またはブート領域の検査
- ・選択可能な不成功でのNMI起動
- ・使用者構成設定可能な内部リセット初期化中の検査

30.2. 概要

巡回冗長検査(CRC)は重要な安全機能です。不揮発性メモリ(NVM)を走査してコードが正しいことを保証します。


デバイスはフラッシュメモリ誤りが起きた場合、コートを実行しません。コード化けが起きていないことを保証することにより、危険な状況を起こ し得る応用での潜在的な意図しない動きを避けることができます。CRC走査はフラッシュメモリ全体、フート領域だけ、フートと応用コートの 両領域を走査するように設定することができます。

CRCは予め計算されたチェックサムと比較されるチェックサムを生成します。2つのチェックサムが一致する場合、フラッシュメモリはOKで、応用コート は走行を開始することができます。

状態(CRCSCAN.STATUS)レジスタの多忙(BUSY)ビットはCRC走査が進行中か否かを示す一方で、状態(CRCSCAN.STATUS)レジスタの CRC OK(OK)ビットはチェックサム比較が一致か否かを示します。

CRCSCANはチェックサムが一致しない場合に遮蔽不可割り込み(NMI)を生成させるように設定することができます。

30.2.1. 構成図



30.3. 機能的な説明

30.3.1. 初期化

ソフトウェア(またはデバッガ経由)でCRCを許可するには、

1. 望む供給元設定を選ぶために制御B(CRCSCAN.CTRLB)レジスタの供給元(SRC)ビット領域を書いてください。

2. 制御A(CRCSCAN.CTRLA)レジスタの許可(ENABLE)ビットに'1'を書くことによってCRCSCANを許可してください。

3. CRCは3周期後に開始します。CPUはこれらの3周期の間も実行を続けます。

CRC32とCRC16の選択はヒュース、設定を通して行われます。CRCSCANはデバイスがリセットを出る前にコート、メモリ走査を実行するように構成設定することができます。この検査が失敗の場合、CPUは通常のコート、実行の開始を許されません。この機能はシステム構成設定0 (FUSE.SYSCFG0)ヒュース、のCRC供給元(CRCSRC)領域によって許可されて制御されます(より多くの情報については「ヒュース、」項をご 覧ください)。

CRCSCANが許可された場合、成功したCRC検査は以下の結果を持ちます。

- ・通常コート実行開始
- ・CRCSCAN.CTRLAレジスタのENABLEビットが'1'です。
- ・CRCSCAN.CTRLBレジスタのCRC供給元(SRC)ビット領域は検査した領域を反映します。
- ・状態(CRCSCAN.STATUS)レジスタのCRC OK(OK)フラグが'1'です。

CRCSCANが許可された場合、不成功のCRC検査は以下の結果を持ちます。

- ・通常コード実行は開始せず、CPUはコード実行を停止します。
- ・CRCSCAN.CTRLAレジスタのENABLEビットが'1'です。
- ・CRCSCAN.CTRLBレジスタのSRCビット領域は検査した領域を反映します。
- ・CRCSCAN.STATUSレジスタのOKフラグが゙0'です。
- ・この状況はデバッグインターフェースを用いて観察することができます。

30.3.2. 動作

動作時、CRCSCANはフラッシュ メモリへのアクセス優先権を持ち、完了されるまでCPUを停止します。

CRCは各16ビット取得に対して3クロック周期使います。CRCSCANは始動から走査を行うように構成設定することができます。

任意長のデータ塊に適用されるnビットCRCは長さでnビットまでのどんな単一改変(連続誤り)も検出します。より長い連続誤りについては 1-2⁻ⁿ分の1が検出されます。


CRC生成部はCRC-16-CCITT)とCRC-32(IEEE 802.3)を支援します。

多項式任意選択は次のとおりです。

• CRC-16-CCITT : $X^{16}+X^{12}+X^{5}+1$

• CRC-32 : $X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X^{11}$

CRCは検査に対して設定された領域の内容をハイト0で始めてハイト単位で読み、ハイト毎に新しいチェックサムを生成します。ハイトは最上位ビットから始めて下で描かれるような移動レジスタを通して送られます。領域の最後のハイトが正しいチェックサムを含む場合、CRCは(検査に)合格します。チェックサムかどう配置されるかについては「30.3.2.1. チェックサム」をご覧ください。チェックサムレジスタの初期値は\$FFFFです。



30.3.2.1. チェックサム

検査される領域の最後の位置に予め計算されたチェックサムが存在しなければなりません。ブート(BOOT)領域が検査されるべきなら、 チェックサムはブート領域の最後の(2または4)バイトに保存されなければなりません。応用(APPLICATION)とフラッシュ全体に対しても同様で す。表30-1.と表30-2.は各種領域に対してチェックサムがどう格納されなければならないかを明確に示します。どの領域を検査するかを 構成設定する方法については制御B(CRCSCAN.CTRLB)レジスタ記述を参照してください。

表30-1. フラッシュ メモリでの予め計算さ	れたCRC16用チェックサムの配置	
検査する領域	チ ェックサム(ビット15~8)	チェックサム(ヒ゛ット7~0)
ブート領域 (BOOT)	BOOTEND-1	BOOTEND
ブート領域(BOOT)と 応用領域(APLICATION)	APPEND-1	APPEND
全フラッシュ メモリ	FLASHEND-1	FLASHEND

表30-2. フラッシュ メモリでの予め計算されたCRC32用チェックサムの配置

検査する領域	チェックサム(ビット31~24)	ቻ ェックサム(ビット23~16)	チェックサム(ビ [゛] ット15~8)	チェックサム(ビット7~0)
ブート領域 (BOOT)	BOOTEND	BOOTEND-1	BOOTEND-2	BOOTEND-3
ブート領域(BOOT)と 応用領域(APLICATION)	APPEND	APPEND-1	APPEND-2	APPEND-3
全フラッシュ メモリ	FLASHEND	FLASHEND-1	FLASHEND-2	FLASHEND-3

30.3.3. 割り込み

表30-3.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
NMI	遮蔽不可割り込み	CRC誤り

割り込み条件が起こると、状態(CRCSCAN.STATUS)レジスタのCRC OK(OK)フラグが'0'に解除されます。

遮蔽不可割り込み(NMI)は制御A(CRCSCAN.CTRLA)レジスタの対応する許可(NMIEN)ビットに'1'を書くことによって許可されますが、 システムリセットでだけ禁止することができます。NMIはCRCSCAN.STATUSレジスタのOKフラグが解除(0)され、NMIENビットが'1'の時に生 成されます。NMI要求はシステムリセットまで活性に留まり、禁止することができません。

NMIは例え割り込みが全体的に許可されなくても起動することができます。

30.3.4. 休止形態動作

全てのCPU休止動作でCRCSCANは停止され、CPUが起き上がる時に動作を再開します。

CRCSCANは制御A(CRCSCAN.CTRLA)レジスタのCRCSCAN許可(ENABLE)ビット書き込み後3周期で動作を開始します。これらの3周期の間に休止動作へ移行することが可能です。この場合、

1. CRCSCANはCPUが起き上がるまで開始しません。

2. CRCSCANが終了された後に何れかの割り込み処理部を実行します。

30.3.5. デバッグ操作

デバッガが周辺機能やメモリ位置を読み書きする時は必ずCRCSCANが禁止されます。

デバッガがデバイスをアクセスする時にCRCSCANが多忙の場合、CRCSCANはデバッガが内部レジスタをアクセスする時、またはデバッガ切断 時に進行中の動作を再始動します。

状態(CRCSCAN.STATUS)レジスタの多忙(BUSY)ビットはデバッカがこれを禁止にさせた時にCRCSCANが多忙だった場合に'1'を読み ますが、デバッカがこれの禁止を保つ限り、どの領域も積極的に検査しません。CRCSCANを禁止することなくデバッカによって読むこと ができる同期したCRC状態ビットがデバッカがの内部レジスタ空間にあります。デバッカの内部CRC状態ビット読み込みはCRCSCANが許可 されることを確実にします。

デバッガから直接CRCSCAN.STATUSレジスタ書き込みが可能なら、

- ・CRCSCAN.STATUSレシ^{*}スタ内のBUSYビット
 - BUSYビットに'0'を書くことは(デベッガがそれを許す時にその動作を再始動しないように)進行中のCRC動作を止めます。
 - BUSYビットに'1'を書くことは制御B(CRCSCAN.CTRLB)レジスタの設定で単一検査をCRCに始めさせますが、デバッカがそれを 許すまで動きません。

CRCSCAN.STATUSレジスタのBUSYビットが'1'である限り、制御A(CRCSCAN.CTRLA)レジスタの遮蔽不可割り込み許可(NMIEN)ビットと CRCSCAN.CTRLBレジスタは変えることができません。

・CRCSCAN.STATUSレシブスタ内のOKビット

- OKビットに'0'を書くことはCRCSCAN.CTRLAレジスタのNMIENビットが'1'の場合に遮蔽不可割り込み(NMI)を起動することができます。NMIが起動された場合、CRCSCANへの書き込みが許されません。

- OKビットに'1'を書くことはCRCSCAN.STATUSレジスタのBUSYビットが'0'の時にOKビットを'1'として読ませます。

デバッガからCRCSCAN.CTRLAとCRCSCAN.CTRLBのレジスタ書き込みはCPUからの書き込みと同様に扱われます。

30.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RESET						NMIEN	ENABLE
+\$01	CTRLB	7~0							SRC1,0	
+\$02	STATUS	7~0							OK	BUSY

30.5. レジスタ説明

30.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位 : +\$00

リセット : \$00

特質:-

NMIが起動されてしまった場合、このレジスタは書き込み不可です。

ビット	7	6	5	4	3	2	1	0
	RESET						NMIEN	ENABLE
アクセス種別	R/W	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RESET : CRCSCANリセット (Reset CRCSCAN)

このビットに'1'を書くことはCRCSCANをリセットします。CRCSCANの制御と状態(CRCSCAN.CTRLA、CRCSCAN.CTRLB、CRCSCAN. STATUS)レジスタはRESETビットが'1'を書かれた後の1クロック周期で解消されます。

NMI起動許可(NMIEN)が'0'なら、このビットはCRCSCANが多忙(CRCSCAN.STATUSレシジスタの多忙(BUSY)ビットが'1')と多忙でない (BUSYビットが'0')の両方の時に書き込み可能で、直ちに有効になります。

NMIENが'1'なら、このビットはCRCSCANが多忙でない(CRCSCAN.STATUSレジスタの多忙(BUSY)ビットが'0'の)時にだけ書き込み可能です。

RESETビットは瞬発(ストローブ)ビットです。

● ビット1 - NMIEN : NMI起動許可 (Enable NMI Trigger)

このビットが'1'を書かれると、どのCRC不成功もNMIを起動します。

これはシステム リセットによってのみ解除(0)することができ、それはリセット(RESET)ビットへの書き込みによって解除(0)されません。

このビットはCRCSCANが多忙でない(CRCSCAN.STATUSレジスタの多忙(BUSY)ビットが'0'の)時に'1'へ書くことだけができます。

• ビット0 - ENABLE : CRCSCAN許可 (Enable CRCSCAN)

このビットに'1'を書くことが現在の設定でCRCSCANを許可します。これはCRC検査が完了した後でも'1'に留まりますが、再びこれに'1'を書くことが新しい検査を開始します。

このビットに'0'を書くことは無効です。

CRCSCANはCPUに通常のコート^{*}実行を始めさせる前にフラッシュ メモリ領域を確認するため、マイクロ コントローラ(MCU)始動手順中に走査を 動かすように構成設定することができます(「30.3.1. 初期化」項をご覧ください)。この機能が許可された場合、通常のコート^{*}実行が始ま ると、ENABLEL^{*}ットは'1'として読みます。

CRCSCANが進行中の検査で多忙かどうかを知るには、状態(CRCSCAN.STATUS)レジスタの多忙(BUSY)ビットをホーリングしてください。

30.5.2. CTRLB - 制御B (Control B)

名称 : CTRLB

変位 : +\$01

リセット : \$00

特質 :-

制御BレジスタはCRCに対する供給元設定を含みます。これはCRCSCANが多忙の時、またはNMIが起動されてしまった時に書き込み不可です。

ヒット	7	6	5	4	3	2	1	0
							SRO	C1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット1,0 - SRC1,0 : CRC供給元 (CRC Source)

SRCビット領域はCRCSCANによって検査されるべきフラッシュ メモリの領域を選びます。領域の大きさを構成設定するには「ヒューズ」項を参照してください。

CPUを開始させる前にフラッシュメモリ領域を確認するために、内部リセット初期化中にCRCSCANを許可することができます(「ヒュース」」項を ご覧ください)。CRCSCANが内部リセット初期化中に許可された場合、通常のコート、実行が始まると、(構成設定に依存して)FLASH、BO OTAPP、BOOTとして読み出されます。

值	0 0	01	1 0	11
名称	FLASH	BOOTAPP	BOOT	-
説明	CRCはフラッシュメモリ全体(ブート、応用 コート、、応用データの領域)で実行されます。	CRCはフラッシュのブートと応用 コードの領域で実行されます。	CRCはフラッシュのブート 領域で実行されます。	(予約)

30.5.3. STATUS - 状態 (Status)

名称 : STATUS

変位 : +\$02

リセット : \$02

特質 :-

ビット	7	6	5	4	3	2	1	0
							OK	BUSY
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	1	0

• L'yh1 - OK : CRC OK (CRC OK)

このビットが'1'として読まれると、直前のCRCは成功裏に完了しました。このビットはCRC走査が走る前に既定で'1'に設定されます。 このビットは多忙(BUSY)が'0'でなければ無効です。

ビット0 - BUSY : CRC多忙 (CRC Busy)

このビットが'1'として読まれると、CRCSCANは多忙です。単位部が多忙である限り、制御レジスタへのアクセスは制限されます。

31. CCL - 構成設定可能な注文論理回路

31.1. 特徴

- ・汎用PCB設計用接続用論理回路(glue logic)
- ・6つの設定可能な参照表(LUT)
- ・組み合わせ論理回路機能:3入力までの機能の全ての論理式
- 逐次制御器論理回路機能
 - 門付きDフリップフロップ
 - JKフリッフ°フロッフ°
 - 門付きDラッチ
 - RSラッチ
- ・柔軟な参照表(LUT)入力選択
 - 入出力
 - 事象
 - 後続LUT出力
 - 内部周辺機能
 - ・アナログ比較器
 - ・タイマ/カウンタ
 - USART
 - SPI
- ・ システム クロックまたは他の周辺機能によるクロック駆動
- ・入出力ピンまたは事象システムへ接続可能な出力
- ・各LUT出力で利用可能な任意選択の同期化器、濾波器、端検出器
- ・各LUT出力からの任意選択割り込み生成
 - 上昇端
 - 下降端
 - 両端

31.2. 概要

構成設定可能な注文論理回路(CCL:Configurable Custom Logic)はデバイスのピン、事象、他の内部周辺機能に接続することができる 設定可能な論理回路周辺機能です。CCLはデバイスの周辺機能と外部デバイス間の'接続用論理回路(glue logic)'として扱うことがで きます。CCLは外部の論理回路部品の必要を無くすことができ、CPUと無関係に応用の最も時間が重要な部分を処理するためにコア から独立した周辺機能と組み合わせることによって実時間制限を克服することで設計者を手助けすることもできます。

CCL周辺機能はいくつかの参照表(LUT:LookUp Table)を提供します。各LUTは3つの入力、真理値表、同期部/濾波器、端検出器 から成ります。各LUTは3つの入力を持つ使用者設定可能な論理式として出力を生成することができます。出力は組み合わせ的な論 理回路を用いて入力から生成され、スパイクを取り除くために濾波することができます。CCLはLUT出力での変化で割り込み要求を生 成するように構成設定することができます。

隣接LUTは特定動作を実行するように結合することができます。逐次制御器は複雑な波形を生成するのに使うことができます。

31.2.1. 構成図




表31-1. 逐次制御器とLUTの接続					
逐次制御器	偶数と奇数のLUT				
SEQ0	LUT0とLUT1				
SEQ1	LUT2とLUT3				
SEQ2	LUT4とLUT5				

31.2.2. 信号説明

信号	形式	説明
LUTn-OUT	デジタル出力	参照表からの出力
LUTn-IN2~0	デジタル入力	参照表への入力。LUTn-IN2はCLK_LUTnとして取り扱うことができます。

この周辺機能に対するピン割り当ての詳細については「入出力多重化と考察」章を参照してください。1つの信号を様々なピンに割り 当てることができます。

31.2.2.1. CCL入力選択多重器

CCL LUTへの入力として以下の周辺機能出力が利用可能です。

値	入力元	INSEL03~0	INSEL13~0	INSEL23~0			
0 0 0 0 (\$0)	MASK						
0 0 0 1 (\$1)	FEEDBACK		LUTn (帰還入力)				
0 0 1 0 (\$2)	LINK		LUTn+1 (連結)				
0 0 1 1 (\$3)	EVENTA		事象入力元A				
0 1 0 0 (\$4)	EVENTB	事象入力元B					
0 1 0 1 (\$5)	INn	LUTn-IN0	LUTn-IN1	LUTn-IN2			
0 1 1 0 (\$6)	ACn	ACOのOUT	AC1のOUT	AC2のOUT			
0 1 1 1 (\$7)	ZCDn	ZCD0のOUT	ZCD1のOUT	ZCD2のOUT			
1 0 0 0 (\$8)	USARTn (<mark>注1</mark>)	USART0のTXD	USART1のTXD	USART2のTXD			
1 0 0 1 (\$9)	SPI0 (注2)	SPI0のMOSI	SPI0のMOSI	SPI0のSCK			
1010(\$A)	TCA0	TCA0のWO0	TCA0のWO1	TCA0のWO2			
1011(\$B)	TCA1	TCA1のWO0	TCA1のWO1	TCA1のWO2			
1 1 0 0 (\$C)	TCBn	TCB0のWO	TCB1のWO	TCB2のWO			
1101(\$D)	TCD0	TCD0のWOA	TCD0のWOC				
その他	_		(予約)				

注1: CCLへのUSART接続は非同期/同期USART主装置動作でだけ動きます。

注2: CCLへのSPI接続は主装置SPI動作でだけ動きます。

31.3. 機能的な説明

31.3.1. 動作

31.3.1.1. 許可保護される構成設定

LUTと逐次制御器の構成設定は許可保護され、対応する偶数LUTが禁止(LUTn制御A(CCL.LUTnCTRLA)レジスタのLUT許可(ENA BLE)=0、n=0,2,4)される時にだけそれらを構成設定することができることを意味します。これは(再)構成設定下でCCLからの望まれない出力を抑えるための機構です。

以下のビットとレジスタが許可保護されます。

- ・逐次制御器制御n(CCL.SEQCTRLn)レジスタの逐次制御器選択(SEQSELn)
- ・CCL.LUTnCTRLAレジスタのENABLEビットを除くLUTn制御x(CCL.LUTnCTRLx)レジスタ
- ・真理値表n(CCL.TRUTHn)レジスタ

CCL.LUTnCTRLxレジスタの許可保護されたビットはCCL.LUTnCTRLAレジスタのENABLEが'1'を書かれるのと同じ時に書くことができますが、ENABLEが'0'を書かれるのと同じ時ではありません。

許可保護はレジスタ説明で許可保護された特質によって示されます。

31.3.1.2. 許可、禁止、リセット

CCLは制御A(CCL.CTRLA)レジスタの許可(ENABLE)ビットに'1'を書くことによって許可されます。CCLはそのENABLEビットに'0'を書くことによって禁止されます。


各LUTはLUT制御A(CCL.LUTnCTRLA)レジスタのLUT許可(ENABLE)ビットに'1'を書くことによって許可されます。各LUTはCCL.LU TnCTRLAレジスタのENABLEビットに'0'を書くことによって禁止されます。

31.3.1.3. 真理值表論理回路

各LUTの真理値表は3つの入力(LUTn-TRUTHSEL2~0)までの関数として組み合わせ 論理出力を生成することができます。1つのLUTを使ってどの3入力ブール論理関数の実 現も可能です。

以下のようなLUT制御レジスタの入力供給元選択ビット領域を書くことによって真理値表入力(LUTn-TRUTHSEL2~0)を構成設定してください。

- ・LUTn制御B(CCL.LUTnCTRLB)レジスタの入力0供給元選択(INSEL0)
- ・CCL.LUTnCTRLBレジスタの入力1供給元選択(INSEL1)
- ・LUTn制御C(CCL.LUTnCTRLC)レジスタの入力2供給元選択(INSEL2)



入力(LUTn-TRUTHSEL2~0)ビットの各組み合わせは下表で示されるように、真理値表 (CCL.TRUTHn)レシ[、]スタ内の1ビットに対応します。

表31-2. LUTの真理値表

LUTn-TRUTHSEL2	0	0	0	0	1	1	1	1
LUTn-TRUTHSEL1	0	0	1	1	0	0	1	1
LUTn-TRUTHSEL0	0	1	0	1	0	1	0	1
OUT	TRUTHn0	TRUTHn1	TRUTHn2	TRUTHn3	TRUTHn4	TRUTHn5	TRUTHn6	TRUTHn7



重要:論理関数が作成される時にOFFに (Lowに結合)される未使用入力を考慮 してください。

例31-1. CCL.TRUTHn=\$42に対するLUT出力

CCL.TRUTHnが\$42に構成設定される場合、LUT出力は入力が'001'または'110'の時に'1'で、他のどの組み合わせの入力に対しても'0'です。

31.3.1.4. 真理值表入力選択

入力概要


入力は個別に以下のようにすることができます。

- OFF
- ・周辺機能による駆動
- ・事象システムからの内部事象による駆動
- ・入出力ピン入力による駆動
- 他のLUTによる駆動

内部帰還入力 (FEEDBACK)


逐次制御器からの出力はそれが接続される2つのLUTに対する入力元として使うことができます。

選択(LUTnCTRLxレジスタのINSELy='0001'(FEEDBACK))されると、逐次制 御器(SEQ)出力が対応するLUTに対する入力として使われます。



連結LUT(LINK)

LINK入力任意選択(INSELy='0010')選択時、次のLUTの直接出力がLUTの入力として使われます。一般的に、LUT[n+1]がLUT[n] の入力に連結されます。LUT0は最後のLUTの入力に連結されます。



事象入力選択(EVENTx)

事象システムからの事象はLUTn制御B/C(CCL.LUTnCTRLBとCCL.LUTnCTRLC)レシ[、]スタのINSELyビット群へ書くことによってLUTへの入力として使うことができます。

I/Oピン入力 (IO)

IO(INSELy='0101')任意選択選択時、LUT入力は対応するI/Oピンに接続されます。LUTn-INyピンが配置される場所についてのより 多くの詳細に関しては「入出力多重化と考察」章を参照してください。

周辺機能

各LUTの3つの入力線での各種周辺機能はLUTn制御B/C(CCL.LUTnCTRLBとCCL.LUTnCTRLC)レジスタの入力選択y(INSELy) ビットへ書くことによって選ばれます。


31.3.1.5. 濾波器

既定によって、LUT出力はLUT入力の組み合わせ関数です。これは入力が値を変える時にいくつかの短い不具合を起こし得ます。 これらの不具合は応用の要求によって求められた場合に濾波器を通してクロック駆動することで取り除くことができます。

LUTn制御A(CCL.LUTnCTRLA)レジスタの濾 波器選択(FILTSEL)ビットはデジタル濾波器任 意選択を定義します。

FILTSEL='10'(FILTER)時、2つを超えるCL K_LUTn正端間を持続する入力だけが門付 きフリッププロップを通って出力へ渡されます。こ の出力は4 CLK_LUTn正端によって遅らされ ます。

対応するLUTが禁止された後の1クロック周期 後に全ての内部濾波器論理回路が解消さ れます。




31.3.1.6. 端検出器

端検出器はそれの入力で上昇端を検出する時にパルスを生成するのに使う ことができます。下降端を検出するため、反転する出力を提供するように真 理値表(CCL.TRUTHnレジスタ)を設定することができます。

端検出器はLUTn制御A(CCL.LUTnCTRLA)レジスタの端検出(EDGEDET) ビットに'1'を書くことによって許可されます。予測不能な動きを避けるため、 更に有効な濾波器任意選択が許可されなければなりません。

端検出はCCL.LUTnCTRLAレシ[、]スタのEDGEDETに^{'0}'を書くことによって禁止されます。LUT禁止後、対応する内部端検出器論理回路は1クロック周期後に解消されます。



31.3.1.7. 逐次制御器論理回路

各LUT対は逐次制御器に接続することができます。逐次制御器はDフリップフロップ、JKフリップフロップ、門付きDラッチ、RSラッチのどれかとして機能することができます。この機能は逐次制御器制御n(CCL.SEQCTRLn)レジスタの逐次制御器選択(SEQSELn)ビット群を書くことによって選ばれます。

逐次制御器は構成設定に依存して、LUT、濾波器、端検出器のどれかから入力を受け取ります。

逐次制御器は対応する偶数LUTと同じクロック元によってクロック駆動されます。このクロック元はLUTn制御A(CCL.LUTnCTRLA)レジスタのクロック元選択(CLKSRC)ビット群によって選ばれます。

フリッププロップ出力(OUT)はクロックの上昇端で更新されます。偶数LUTが禁止されると、ラッチは非同期に解消されます。フリッププロップリセット信号(R)は1クロック周期間許可され続けます。

門付きDフリップフロップ(DFF)

D入力は偶数LUT出力によって駆動され、G入力 は奇数LUT出力によって駆動されます。




表31-	表31-3. DFF特性						
R	G	D	OUT				
1	Х	Х	解除(<mark>0</mark>)				
0	1	1	設定(1)				
0	1	0	解除(<mark>0</mark>)				
0	0	Х	状態保持(無変化)				

JKDフリッフ[°]フロッフ[°](JK)

J入力は偶数LUT出力によって駆動され、K入力は 奇数LUT出力によって駆動されます。

図31-8. JKフリッフ [°] フロッフ [°]						
	► OUT					
CLK_LUTn ->						

表31-	表31-4. JK特性					
R	J	К	OUT			
1	Х	Х	解除(<mark>0</mark>)			
0	0	0	状態保持(無変化)			
0	0	1	解除(<mark>0</mark>)			
0	1	0	設定(1)			
0	1	1	逆へ切り替え			

門付きDラッチ(DLATCH)

D入力は偶数LUT出力によって駆動され、G入力 は奇数LUT出力によって駆動されます。

図31-9. Dフッチ		
偶数LUT	D Q	→ OUT
奇数LUT	G	

表31-5. Dラッチ特性

201						
G	D	OUT				
0	Х	状態保持(無変化)				
1	0	解除(<mark>0</mark>)				
1	1	設定(1)				

RSラッチ (RS)

S入力は偶数LUT出力によって駆動され、R入力は 奇数LUT出力によって駆動されます。

図31-10. RSラッチ							
偶数LUT	S Q → OU	Т					
奇数LUT	R						

表	表31-6. RSラッチ特性					
S	S	R	OUT			
()	0	状態保持(無変化)			
()	1	解除(<mark>0</mark>)			
]	L	0	設定(1)			
]	L	1	禁止状態			

31.3.1.8. クロック元設定

濾波器、端検出器、逐次制御器は既定で周辺機能クロック(CLK_PER)によってクロック駆動されます。それらの区部をクロック(下図のCLK_ LUTn)駆動するのに他のクロック入力を使うことも可能です。これはLUTn制御A(CCL.LUTnCTRLA)レジスタのクロック元選択(CLKSRC) ビットを書くことによって構成設定されます。

クロック元選択(CLKSRC)ビットが'001'を書かれると、対応する 濾波器と端検出器をクロック(CLK_LUTn)駆動するのにLUTn-TRUTHSEL2が使われます。逐次制御器は対の偶数LUTの CLK_LUTnによってクロック駆動されます。CLKSRCビットが'00 1'を書かれると、真理値(TRUTH)表でLUTn-TRUTHSEL2 はOFF(='0')として扱われます。

CCL周辺機能は周辺機能からの未定義出力を避けるため にクロック元を変更する間は禁止されなければなりません。

31.3.2. 割り込み

表31-7. 利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
CCL		CCL.INTCTRLnレジスタの割り込み動作形態(INTMODEn)ビットによって構成設定されたように INTFLAGSのINTnが掲げられる。

割り込み条件が起こると、周辺機能の割り込み要求フラグ(CCL.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(CCL.INTCTRLn)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

いくつかの割り込み要求条件が割り込みベクタによって支援される時に、割り込み要求は割り込み制御器に対して1つの結合された割り込み要求へ共に論理和(OR)されます。使用者はどの割り込み条件が存在するかを決めるために周辺機能のINTFLAGSレジスタを読まなければなりません。

31.3.3. 事象

CCLは下表で示される事象を生成することができます。

表31-8. CCLでの事象生成部

231 0.00	成部名	説明	事象型	生成クロック領域	市 4 日	
周辺機能	事象	高元 9月	争豕空	主成フロッフ頃域	事象長	
CCL	LUTn	LUT出力レヘブル	レヘッル	非同期	CCL構成設定に依存	

CCLは入力事象での検出と活動のために下の事象使用部を持ちます。

表31-9. CCLでの事象使用部							
使用	部名	説明	入力検出	同期/非同期			
周辺機能	入力	a元 49	入力使出	回别/ 非回别			
CCL	LUTn	LUT入力xまたはクロック信号	検出なし	非同期			

事象信号は同期化または入力検出の論理回路なしに直接LUTに渡されます。

各LUTに対して2つの事象使用部が利用可能です。それらはLUTnの制御Bと制御C(CCL.LUTnCTRLBまたはCCL.LUTnCTRLC)レ ジスタのINSELnビット群を書くことによってLUTn入力として選ぶことができます。


事象型とEVSYS構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

31.3.4. 休止形態動作

制御A(CCL.CTRLA)レジスタのスタンハイ時走行(RUNSTDBY)ビットに'1'を書くことは選んだクロック元にスタンハイ休止動作で許可されることを許します。

RUNSTDBYビットが'0'の場合、周辺機能クロックはスタンバイ休止動作で禁止されます。濾波器、端検出器、または逐次制御器が許可される場合、スタンバイ休止動作でLUT出力は'0'を強制されます。アイドル休止動作では、RUNSTDBYビットと関係なく、真理値(TRUTH) 表復号部は動作を続け、それによってLUT出力が更新されます。

LUTn制御A(CCL.LUTnCTRLA)レジスタのクロック元選択(CLKSRC)が'001'を書かれる場合、LUTn-TRUTHSEL2が常に濾波器、端検 出器、逐次制御器をクロック駆動します。休止動作形態でのLUTn-TRUTHSEL2クロックの有効性は使う周辺機能の休止設定に依存しま す。



31.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット 5	ビット4	ヒット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0		RUNSTDBY						ENABLE
+\$01	SEQCTRL0	$7 \sim 0$						SEQSE	EL03~0	1
+\$02	SEQCTRL1	$7 \sim 0$						SEQSE	EL13~0	1
+\$03	SEQCTRL2	7~0						SEQSE	EL23~0	1
+\$04	予約									
+\$05	INTCTRL0	7~0	INTMO	DE31,0	INTMC	DE21,0	INTMO	DE11,0	INTMO	DE01,0
+\$06	INTCTRL1	7~0					INTMO	DE51,0	INTMO	DDE41,0
+\$07	INTFLAGS	7~0			INT5	INT4	INT3	INT2	INT1	INT0
	LUT0CTRLA	7~0	EDGEDET	OUTEN		EL1,0		CLKSRC2~(ENABLE
	LUT0CTRLB	7~0		INSEL	.13~0				_03~0	
	LUT0CTRLC	7~0						INSEI	23~0	
+\$0B	TRUTH0	7~0					H07~0	1	I	
	LUT1CTRLA	7~0	EDGEDET	OUTEN		EL1,0		CLKSRC2~(ENABLE
	LUT1CTRLB	7~0		INSEL	.13~0				_03~0	
	LUT1CTRLC	7~0						INSEI	23~0	
+\$0F	TRUTH1	7~0					H17~0	1	I	
	LUT2CTRLA	7~0	EDGEDET	OUTEN		EL1,0		CLKSRC2~(ENABLE
	LUT2CTRLB	7~0		INSEL	.13~0			+	_03~0	
	LUT2CTRLC	7~0						INSEI	23~0	
+\$13	TRUTH2	7~0					H27~0		I	
100 C	LUT3CTRLA	7~0	EDGEDET	OUTEN		EL1,0		CLKSRC2~(ENABLE
	LUT3CTRLB	7~0		INSEL	.13~0			+	_03~0	
	LUT3CTRLC	7~0						INSEI	23~0	
+\$17	TRUTH3	7~0					H37~0	1	l	
100 C	LUT4CTRLA	7~0	EDGEDET	OUTEN		EL1,0		CLKSRC2~(ENABLE
	LUT4CTRLB	7~0		INSEL	.13~0			1	_03~0	
	LUT4CTRLC	7~0						INSEI	23~0	+
+\$1B	TRUTH4	7~0					H47~0	1		
	LUT5CTRLA	7~0	EDGEDET	OUTEN		EL1,0		CLKSRC2~0		ENABLE
100 C	LUT5CTRLB	7~0		INSEL	.13~0			1	_03~0	+
	LUT5CTRLC	7~0						INSEI	23~0	+
+\$1F	TRUTH5	$7 \sim 0$				TRUT	H57~0	1	,	1

31.5. レジスタ説明

31.5.1. CTRLA - 制御A (Control A)

名称	:	CTRLA

- **変位** : +\$00
- リセット : \$00

特質 :-

ビット	7 6 RUNSTDBY		5	4	3	2	1	0
[RUNSTDBY						ENABLE
アクセス種別	R	R/W	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - RUNSTDBY : スタンバイ時走行 (Run in Standby)

このビットに'1'を書くことがこの周辺機能にスタンバイ休止動作での走行を許可します。

值	0	1
説明	CCLはスタンバイ休止動作で動きません。	CCLはスタンバイ休止動作で動きます。

ビット0 - ENABLE : 許可 (Enable)

值	0	1
説明	周辺機能禁止	周辺機能許可

31.5.2. SEQCTRLn - 逐次制御器制御n (Sequencer Control n)

名称	: SEQCTRL0	: SEQCTRL1	: SEQCTRL2
変位	: +\$01	: +\$02	: +\$03
リセット	: \$00		
H土 665			

特質:許可保護

ビット	7	6	5	4	3	2	1	0
[SEQSE	ELn3~0	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~4,3~0 - SEQSELn3~0: 逐次制御器選択 (Sequencer Selection)

このビット群はLUT2nとLUT2n+1(SEQCTRL0がLUT0/1、SEQCTRL1がLUT2/3、SEQCTRL2がLUT4/5)に対する逐次制御器構成を 選びます。

值			010	011	100	101	110	111
名称	DISABLE	DFF	JK	DLATCH	RS	_		
説明	逐次制御器禁止	Dフリッフ°フロッフ°	JKフリッフ°フロッフ°	Dラッチ	RSラッチ		(予約)	

31.5.3. INTCTRL0 - 割り込み制御0 (Interrupt Control 0)

名称: INTCTRL0

- **変位** : +\$05
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
	INTMODE31,0		INTMODE21,0		INTMODE11,0		INTMODE01,0	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7,6、5,4、3,2、1,0 - INTMODEn1,0 : 割り込み動作形態 (Interrupt Mode)

INTMODEnのビットはLUTn-OUTに対する割り込み感知構成設定を選びます。次頁のINTCTRL1の表参照。

(訳注) 原書での31.5.2. SEQCTRL0、31.5.3. SEQCTRL1、31.5.4. SEQCTRL2は31.5.2. SEQCTRLnとして纏めました。

31.5.4. INTCTRL1 - 割り込み制御1 (Interrupt Control 1)

名称	: INTCTRL1
変位	: +\$06

- リセット: \$00
- 特質:-

۲ ۲ ۲	7	6	5	4	3	2	1	0
					INTMODE51,0		INTMODE41,0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット3,2、1,0 - INTMODEn1,0 : 割り込み動作形態 (Interrupt Mode)

INTMODEnのビットはLUTn-OUTに対する割り込み感知構成設定を選びます。

值	0 0	01	10	11
名称	INTDISABLE	RISING	FALLING	BOTH
説明	割り込み禁止	上昇端感知	下降端感知	両端感知

31.5.5. INTFLAGS - 割り込み要求フラグ(Interrupt Flags)

名称 : INTFLAGS

変位 : +\$07

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
			INT5	INT4	INT3	INT2	INT1	INT0
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット5,4,3,2,1,0 - INTn : 割り込みn要求フラク (Interrupt Flag)

INTn7ラケはLUTnの出力が割り込み制御n(CCL.INTCTRLn)レジスタで定義されるような割り込み感知動作形態と一致する時に設定(1)されます。このフラケのビット位置への'1'書き込みがこのフラケを解除(0)します。

31.5.6. LUTnCTRLA - LUTn制御A (LUT n Control A)

名称	: LUT0CTRLA	: LUT1CTRLA	: LUT2CTRLA	: LUT3CTRLA	: LUT4CTRLA	: LUT5CTRLA
変位	: +\$08	:+\$0C	: +\$10	: +\$14	: +\$18	:+\$1C
リセット	: \$00					

特質:許可保護

ビット	7	6	5	4	3	2	1	0
	EDGEDET	OUTEN	FILTSEL1,0		CLKSRC2~0			ENABLE
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - EDGEDET : 端検出 (Edge Detection)

値	0	1
説明	端検出器禁止	端検出器許可

● ビット6 - OUTEN : 出力許可 (Output Enable)

このビットはLUTnOUTピンへのLUT出力を許可します。'1'を書かれると、ポート制御器のピン構成設定が無効にされます。

値	0	1
説明	ピンへの出力禁止	ピンへの出力許可

• ビット5,4 - FILTSEL1,0 : 濾波器選択 (Filter Selection)

これらのビットはLUT出力濾波器任意選択を選びます。

值	0 0	01	10	11
名称	DISABLE	SYNCH	FILTER	_
説明	濾波器禁止	同期化器許可	濾波器許可	(予約)

• ビット3~1 - CLKSRC2~0: クロック元選択 (Clock Source Selection)

これらのビットはLUT用のクロック(CLK_LUTn)として使われる様々なクロック元を選びます。

偶数LUTのCLK_LUTnはLUT対の逐次制御器をクロック駆動するのに使われます。

值	0 0 0	0 0 1	100	101	110	その他
名称	CLKPER	LUTn-TRUTHSEL[2]	OSCHF	OSC32K	OSC1K	-
説明 (LUT駆動クロッ	CLK_PER (周辺機能クロック)	LUTn-TRUTHSEL[2]	前置分周前の内部 高周波数発振器	内部32.768kHz 発振器	32分周した内部 32.768kHz発振器	(予約)

• ビット0 - ENABLE : LUT許可 (LUT Enable)

値	0	1
説明	LUT禁止	LUT許可

31.5.7. LUTnCTRLB - LUTn制御B (LUT n Control B)

 名称:LUT0CTRLB:LUT1CTRLB:LUT2CTRLB:LUT3CTRLB:LUT4CTRLB:LUT5CTRLB

 変位:+\$09
 :+\$10

 :+\$11
 :+\$15

 :+\$19
 :+\$10

ሀセット : \$00

特質:許可保護

注:・CCLへのSPI接続は主装置SPI動作でだけ動きます。

・CCLへのUSART接続は以下の動作の1つの時にだけ動きます。

- 非同期USART

- 同期USART主装置

ビット	7	6	5	4	3	2	1	0
	INSEL13~0					INSEI	_03~0	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~4 - INSEL13~0: LUTn入力1供給元選択 (LUT n Input 1 Selection)

これらのビットはLUTnの入力1(IN1)に対する供給元を選びます。

値	名称	説明	値	名称	説明
0 0 0 0 (\$0)	MASK	なし(入力遮蔽)	1 0 0 0 (\$8)	USART1	USART1のTXD
0 0 0 1 (\$1)	FEEDBACK	LUTn出力(帰還入力)	1001(\$9)	SPI0	SPI0のMOSI
0 0 1 0 (\$2)	LINK	LUTn+1出力(連結)	1010(\$A)	TCA0	TCA0のWO1
0 0 1 1 (\$3)	EVENTA	事象入力元A	1011(\$B)	TCA1	TCA1のWO1
0 1 0 0 (\$4)	EVENTB	事象入力元B	1 1 0 0 (\$C)	TCB1	TCB1のWO
0 1 0 1 (\$5)	IN1	LUTn-IN1	1101(\$D)	TCD0	TCD0のWOB
0 1 1 0 (\$6)	AC1	AC1のOUT	その他		(予約)
0 1 1 1 (\$7)	ZCD1	ZCD1のOUT			(1、小り)

● ビット3~0 - INSEL03~0:LUTn入力0供給元選択 (LUT n Input 0 Selection)

これらのビットはLUTnの入力0(IN0)に対する供給元を選びます。

値	名称	説明	値	名称	説明
0 0 0 0 (\$0)	MASK	なし(入力遮蔽)	1000(\$8)	USART0	USART0のTXD
0 0 0 1 (\$1)	FEEDBACK	LUTn出力(帰還入力)	1001(\$9)	SPI0	SPI0のMOSI
0 0 1 0 (\$2)	LINK	LUTn+1出力(連結)	1010(\$A)	TCA0	TCA0のWO0
0 0 1 1 (\$3)	EVENTA	事象入力元A	1011(\$B)	TCA1	TCA1のWO0
0 1 0 0 (\$4)	EVENTB	事象入力元B	1 1 0 0 (\$C)	TCB0	TCB0のWO
0 1 0 1 (\$5)	IN0	LUTn-IN0	1101(\$D)	TCD0	TCD0のWOA
0 1 1 0 (\$6)	AC0	AC0のOUT	その他		(予約)
0 1 1 1 (\$7)	ZCD0	ZCD0のOUT	~~ VJ1112	_	(1/ポリ)

31.5.8. LUTnCTRLC - LUTn制御C (LUT n Control C)

名称:LUT0CTRLC:LUT1CTRLC:LUT2CTRLC:LUT3CTRLC:LUT4CTRLC:LUT5CTRLC

変位:+\$0A :+\$0E : +\$12 : +\$16 :+\$1A :+\$1E

リセット : \$00

特質:許可保護

注: ・ CCLへのSPI接続は主装置SPI動作でだけ動きます。

・CCLへのUSART接続は以下の動作の1つの時にだけ動きます。

- 非同期USART
- 同期USART主装置

ビット	7	6	5	4	3	2	1	0
						INSEI	_23~0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3~0 - INSEL23~0: LUTn入力2供給元選択(LUT n Input 2 Selection)

これらのビットはLUTnの入力2(IN2)に対する供給元を選びます。

值	名称	説明	値	名称	説明
0 0 0 0 (\$0)	MASK	なし(入力遮蔽)	1 0 0 0 (\$8)	USART2	USART2のTXD
0 0 0 1 (\$1)	FEEDBACK	LUTn出力(帰還入力)	1001(\$9)	SPI0	SPI0のSCK
0 0 1 0 (\$2)	LINK	LUTn+1出力(連結)	1010(\$A)	TCA0	TCA0のWO2
0 0 1 1 (\$3)	EVENTA	事象入力元A	1011(\$B)	TCA1	TCA1のWO2
0 1 0 0 (\$4)	EVENTB	事象入力元B	1 1 0 0 (\$C)	TCB2	TCB2のWO
0 1 0 1 (\$5)	IN2	LUTn-IN2	1101(\$D)	TCD0	TCD0のWOC
0 1 1 0 (\$6)	AC2	AC2のOUT	その他		(予約)
0 1 1 1 (\$7)	ZCD2	ZCD2のOUT		_	(1、水기)

31.5.9. TRUTHn - 真理值表n (TRUTHn)

名称:TRUTH0	: TRUTH1	: TRUTH2	: TRUTH3	: TRUTH4	: TRUTH5
変位 : +\$0B	:+\$0F	: +\$13	: +\$17	:+\$1B	:+\$1F

リセット : \$00

特質:許可保護

ビット	7	6	5	4	3	2	1	0
				TRUT	Hn7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - TRUTHn7~0: 真理値表 (Truth n Table)

これらのビットはLUTn-TRUTHSEL2~0入力に従ってLUTnの出力を決めます。

ビット名	TRU'	THn7	Hn7 TRUTHn6 TRUTHn5 TRUTHn4 TRUTHn3		TRUTHn2 TRUTHn1		TRUTHn0									
値	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
<u>説明 (注</u>)	1	111 110 101 100 011				0	10	0 (01	0 (0 (
注·入力が説明行の値の時にUUTnの出力が設定した値(値行の値(0またけ1))にたります																

32. AC - アナログ比較器

32.1. 特徴

- ・選択可能な応答時間
- ・選択可能なヒステリシス
- ・ピンで利用可能なアナログ比較器出力
- •比較器出力反転利用可能
- ・柔軟な入力選択
 - 最大4つの正入力ピン
 - 最大3つの負入力ピン
 - 内部基準電圧生成部(DACREF)
- ・以下での割り込み生成
 - 上昇端
 - 下降端
 - 両端
- ・以下での窓機能割り込み生成
 - 窓を超える信号
 - 窓内の信号
 - 窓未満の信号
 - 窓外の信号
- ·事象生成
 - 比較器出力
 - 窓機能

32.2. 概要


アナログ比較器(AC)は2つの入力の電圧水準を比較してその比較に基いたデジタル出力を与えます。ACは様々な異なる入力変化の組み合わせに基づいて割り込み要求や事象を生成するように構成設定することができます。

入力選択はアナログポートピンと内部的に生成された入力を含みます。ACデジタル出力は制御部論理回路を通って行き、事象システムとで内部的に、またはピンで外部的に使うために信号の独自化を許します。

ACの動的な動きはヒステリシス機能によって調節することができます。ヒステリシスは各応用に対する動作を最適化するために独自設定す ることができます。

個別の比較器は独立して(標準動作)または窓比較形式のために対にして(窓動作)使うことができます。

32.2.1. 構成図



32.2.2. 信号説明

信号	形式	説明
AINNn	アナログ入力	負入力n
AINPn	アナログ入力	正入力n
OUT	デジタル出力	ACの比較器出力

32.3. 機能的な説明

32.3.1. 初期化

基本的な操作については以下のこれらの手順に従ってください。

- 1. PORT周辺機能で望む入力ピンをアナログ入力として構成設定してください。
- **2.** 多重器制御(ACn.MUXCTRL)レジスタで正と負の入力多重器選択(MUXPOSとMUXNEG)ビット領域を書くことによって正と負の入力元を選んでください。

3. 任意選択: 制御A(ACn.CTRLA)レジスタの出力パット 許可(OUTEN)ビットに'1'を書くことによって出力を許可してください。

4. ACn.CTRLAレジスタのAC許可(ENABLE)ビットに'1'を書くことによってACを許可してください。

AC許可後の始動時間の間、ACの準備が整う前にAC出力を設定するのにACn.MUXCTRLレジスタのAC出力初期値(INITVAL)ビット を使うことができます。VREFが参照基準元として使われる場合、各々の参照基準元の始動時間が加算されなければなりません。AC とVREFの周辺機能の始動時間についての詳細に関しては「電気的特性」章を参照してください。

ACが禁止される時にピンがHi-Zにされて行くのを避けるため、OUTピンは出力として構成設定されなければなりません。

32.3.2. 動作

32.3.2.1. 入力ヒステリシス

入力ヒステリシスの適用は雑音に悩んでいる入力信号がお互いに近い時に出力の定常的な切り替わりを防ぐのを助けます。

入力ヒステリシスは禁止されるか、または3つのレヘルの1つを持つかのどれかにすることができます。ヒステリシスは制御A(ACn.CTRLA)レジス タのヒステリシス動作選択(HYSMODE)ビット領域に書くことによって構成設定することができます。ヒステリシス基準の代表値についての詳細 に関しては「電気的特性」章を参照してください。

30.3.2.2. 入力と参照基準の選択

ACnに対する入力選択は多重器制御(ACn.MUXCTRL)レジスタで正と負の入力多重器選択(MUXPOSとMUXNEG)ビット領域によって 制御されます。ACnの正入力についてアナログピンを選ぶことができる一方で、負入力についてはアナログピンと内部DAC参照基準電圧 (DACREF)で選択を行うことができます。可能な選択についての詳細に関しては多重器制御(ACn.MUXCTRL)レジスタ記述を参照して ください。

生成される電圧はDAC基準電圧(DACREF)レジスタ値とVREF単位部で選ばれる基準電圧に依存し、次のように計算されます。

 $VDACREF = \frac{DACREF}{256} \times VREF$

VREFAとVDDを除く内部基準電圧(VREF)は内部ハントギャップ参照基準から生成されます。

入出力ピンへの入力切替または新しい基準電圧設定後、ACnは安定のための時間を必要とします。より多くの詳細については「電気的特性」章を参照してください。

32.3.2.3. 標準動作

ACは1つの正入力と1つの負入力を持ちます。比較器の出力は正と負の入力電圧間の差が正の時に'1'、さもなければ'0'です。この出力は論理XORを通して出力(OUT)とシで利用可能です。これは多重器制御(ACn.MUXCTRL)レジスタのAC出力反転(INVERT) ビットが'1'の時にOUTピンの反転を許します。

ACn初期化中の乱雑な出力を避けてOUTピンで特定基準を設定するのに同じレジスタのAC出力初期値(INITVAL)ビットが使われます。


32.3.2.4. 電力動作

電力を気にする応用に対して、ACは消費電力と応答時間の釣り合いを持つ複数の電力動作を提供します。動作形態は制御A(AC n.CTRLA)レジスタの電力特性(POWER)ビット領域に書くことによって選ばれます。

32.3.2.5. 窓動作

各AC(即ち、ACn)は窓動作で別の比較器(即ち、ACm)と共に動くように構成設定することができます。この動作では電圧範囲(窓)が 定義され、選んだ比較器はこの範囲内か否かを示します。

制御B(ACn.CTRLB)レジスタの窓選択形態(WINSEL) ビット領域は窓比較器を作成するためにどのACm実 体が現在の比較器(ACn)に接続されるかを選びま す。使用者はACnとACmに対して多重器制御(MUX CTRL)レジスタの正入力多重器選択(MUXPOS)と負 入力多重器選択(MUXNEG)のビット領域を構成設定 する責任があり、故にそれらは右図での設定に一致 します。両ACのMUXCTRLレジスタのMUXPOSビット 領域が同じピンに構成設定されなければならないこ とに注意してください。



入力信号の状態は状態(ACn.STATUS)レシズタの窓状態(WINSTATE)フラグによって報告されます。この状態は以下が有り得ます。

- ・窓越え 入力信号は上限超えです。
- ・窓内側 入力信号は上限と下限の間です。
- ・窓未満 入力信号は下限未満です。

割り込み制御(ACn.INTCTRL)レジスタの割り込み動作(INTMODE)ビット領域は事象の起動または割り込みの要求に対してこれらの窓動作の1つを選びます。

- ・窓越え 入力信号は上限超えの時に割り込み/事象が発行されます。
- ・窓内側 入力信号は上限と下限の間の時に割り込み/事象が発行されます。
- ・窓未満 入力信号は下限未満の時に割り込み/事象が発行されます。
- ・窓外側 入力信号は上限と下限の間でない時に割り込み/事象が発行されます。

アナログ比較器状態(CMPSTATE)ビットは窓状態が選んだ割り込み動作(INTMODE)ビット領域と一致する時に'1'です。

窓割り込みは割り込み制御(ACn.INTCTRL)レジスタのアナログ比較器割り込み許可(CMP)ビットに'1'を書くことによって許可されます。

32.3.3. 事象

ACは以下の事象を生成することができます。

表32-1. ACでの事象生成部

生成部名		事象型	生成クロック領域	事象長	
周辺機能	事象	武功	争豕空	主成フロッフ隕攻	尹 豕文
ACn	OUT	比較器出力レヘル	レヘッル	非同期	AC出力レベルで与えられる

ACは事象入力を持ちません。

事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

32.3.4. 割り込み

表32-2.利用可能な割り込みベクタと供給元

名称 ベクタ説明 条件					
	СМР		AC出力は割り込み制御(ACn.INTCTRL)レジスタの割り込み動作(INTMODE)によって構成設定されるように切り替わります。		

割り込み条件が起こると、状態(ACn.STATUS)レジスタで対応する割り込み要求フラグが設定(1)されます。

割り込み元は周辺機能の割り込み制御(ACn.INTCTRL)レジスタで対応するビットを書くことによって許可または禁止にされます。

ACは比較器割り込み(CMP)を生成することができ、比較器出力切り替わりの上昇端、下降端、両端のどれかでこの割り込みを要求 することができます。これは割り込み制御(ACn.INTCTRL)レジスタの割り込み動作(INTMODE)ビット領域に書くことによって構成設定さ れます。この割り込みは割り込み制御(ACn.INTCTRL)レジスタのアナログ比較器割り込み許可(CMP)ビットに'1'を書くことによって許可さ れます。割り込み要求は割り込み要求フラグ(CMPIF)が解除(0)されるまで活性(1)に留まります。割り込み要求フラグを解除する方法の 詳細については状態(ACn.STATUS)レジスタ記述を参照してください。

32.3.5. 休止形態動作

アイドル休止動作でACは通常のように動作を続けます。

スタンハイ休止動作では、既定でACが禁止されます。制御A(ACn.CTRLA)レジスタのスタンハイ休止動作時走行(RUNSTDBY)ビットが'1' を書かれる場合、例えスタンハイ休止動作でCLK_PERが動いていなくても、ACは事象、割り込み、それとピンでのAC出力で通常のよう に動作を続けます。

パワーダウン休止動作ではACとそのパット、への出力が禁止されます。

32.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY	OUTEN		POW	ER1,0	HYSMO	ODE1,0	ENABLE
+\$01	CTRLB	7~0							WINS	EL1,0
+\$02	MUXCTRL	7~0	INVERT	INITVAL	١	MUXPOS2~()	Ν	MUXNEG2~)
+\$03 ~	予約									
+\$04	1 10									
+\$05	DACREF	7~0				DACR	EF7~0			
+\$06	INTCTRL	7~0			INTMO	DDE1,0				CMP
+\$07	STATUS	7~0	WINST	ATE1,0		CMPSTATE				CMPIF

32.5. レジスタ説明

32.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

- **変位** : +\$00
- **リセット** : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY	OUTEN		POW	ER1,0	HYSMO	DDE1,0	ENABLE
アクセス種別	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY : スタンバイ動作時走行 (Run in Standby Mode)

このビットに'1'を書くことがスタンハイ休止動作でACに動作を続けることを許します。クロックが停止されるため、割り込みと状態のフラクは 更新されません。

值	0	1
説明	スタンバイ休止動作でACは停止されます。	スタンバイ休止動作でACは動作を続けます。

• ビット6 - OUTEN : 出力パッド許可 (Output Pad Enable)

このビットに'1'を書くことがOUT信号をピンで利用可能にします。

ビット4,3 - POWER1,0: 電力特性 (Power Profile)

この設定は比較器を通る電流を制御し、ACに応答時間と消費電力の交換を許します。消費電力と応答時間については「電気的特性」章を参照してください。

值	0 0	01	1 0	11
名称	PROFILE0	PROFILE1	PROFILE2	_
説明	電力特性0(最短応答時間と最高消費)	電力特性1	電力特性2	(予約)

• ビット2,1 - HYSMODE1,0 : ヒステリシス動作選択 (Hysteresys Mode Select)

このビット領域への書き込みはAC入力に対してヒステリシスを選びます。ヒステリシス基準の代表値についての詳細に関しては「電気的特性」章を参照してください。

值	0 0	01	10	11	
名称	NONE	SMALL	MEDIUM	LARGE	
説明	ヒステリシスなし	ヒステリシス小	ヒステリシス中	ヒステリシス大	

• ビット0 - ENABLE : AC許可 (Enable AC)

このビットに'1'を書くことがACを許可します。

32.5.2. CTRLB - 制御B (Control B)

- 名称 : CTRLB
- **変位** : +\$01
- リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
								EL1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット1,0 - WINSEL1,0 : 窓選択動作 (Window Selection Mode)

このビット領域は窓動作で現在の比較器に接続されるACを選びます。

值 00		01	10	11
名称	DISABLED	UPSEL1	UPSEL2	-
説明	窓機能禁止	ACn+1接続で窓機能許可	ACn+2接続で窓機能許可	(予約)

32.5.3. MUXCTRL - 多重器制御 (Mux Control)

名称	: MUXCTRL
亦估	· +\$02

変位 : +\$02 リセット : \$00

特質:-

行貝 ·

ビット	7	6	5	4	3	2	1	0
[INVERT	INITVAL		MUXPOS2~0			MUXNEG2~0)
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - INVERT : AC出力反転 (Invert AC Output)

このビットに'1'を書くことがACの出力の反転を許可します。この反転は他の周辺機能またはシステムの一部に入力信号としてAC出力 信号を使う時に考慮されなければなりません。

• ビット6 - INITVAL : AC出力初期値 (AC Output Initial Value)

比較器の準備が整う前にAC出力が切り替わるのを避けるため、INITVALは比較器出力の初期状態を設定するのに使うことができます。

値	0	1
名称	LOW	HIGH
説明	' <mark>0</mark> 'に初期化された出力	'1'に初期化された出力

● ビット5~3 - MUXPOS2~0:正入力多重器選択 (Positive Input Mux Selection)

このビット領域への書き込みがACの正入力への入力信号を選びます。

值	0 0 0	0 0 1	010	011	その他
名称	AINP0	AINP1	AINP2	AINP3	-
説明	正入力ピン0	正入力ピン1	正入力ピン2	正入力ピン3	(予約)

● ビット2~0 - MUXNEG2~0:正入力多重器選択 (Negative Input Mux Selection)

このビット領域への書き込みがACの負入力への入力信号を選びます。

ſī	直	0 0 0	001	010	011	その他
名	称	AINN0	AINN1	AINN2	DACREF	-
説	.明	負入力ピン0	負入力ピン1	負入力ピン2	DAC参照基準電圧	(予約)

32.5.4. DACREF - DAC基準電圧 (DAC Voltage Reference)

名称: DACREF

変位 : +\$05

リセット : \$FF

特質 :-

ヒット	7	6	5	4	3	2	1	0
	DACREF7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

• ビット7~0 - DACREF7~0 : DACREFデータ値 (DACREF Data Value)

このビット領域は内部分圧器からの出力電圧を定義します。DAC基準電圧はDACREF値とVREF単位部で選ばれた基準電圧に依存し、次のように計算されます。

 $V_{DACREF} = \frac{DACREF}{256} \times V_{REF}$

32.5.5. INTCTRL - 割り込み制御 (Interrupt Control)

- 名称 : INTCTRL
- **変位** : +\$06
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
			INTMO	DDE1,0				CMP
アクセス種別	R	R	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット5,4 - INTMODE1,0 : 割り込み動作 (Interrupt Modes)

このビット領域への書き込みはAC出力のどの端か、または窓状態移行が割り込み要求を起動する時を選びます。

表32-3. 窓動作での割り込み生成

[值	0 0	01	1 0	11
ſ	名称	ABOVE	INSIDE	BELOW	OUTSIDE
	説明	越え窓動作割り込み許可	内側窓動作割り込み許可	未満窓動作割り込み許可	外側窓動作割り込み許可

表32-4. 単独比較器での割り込み生成

值	0 0	01	1 0	11
名称	BOTHEDGE	-	NEGEDGE	POSEDGE
説明	正と負の入力交差	(予約)	正入力が負入力未満へ	正入力が負入力越えへ

• ビット0 - CMP : AC割り込み許可 (AC Interrupt Enable)

このビット(='1')はAC割り込みを許可します。許可された割り込みは状態(ACn.STATUS)レジスタのAC割り込み要求フラグ(CMPIF)ビット が設定(1)される時に起動されます。

32.5.6. STATUS - 状態 (Status)

名称 : STATUS

- **変位** : +\$07
- リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
	WINST	ATE1,0		CMPSTATE				CMPIF
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7,6 - WINSTATE1,0 : 窓状態 (Window State)

窓機能が許可されると、これらの7ラグは窓に対する現在の入力信号の状態を示します。 窓動作が禁止される時は無効です。

表32-5. 窓状態設定

102 0. 心小八心山				
值	0 0	01	10	11
名称	AVOBE	INSIDE	BELOW	-
説明	窓越え	窓内	窓未満	(予約)

● ビット4 - CMPSTATE : AC状態 (AC State)

このビットが'1'の場合、OUT信号はHighです。このビットが'0'の場合、OUT信号はLowです。窓動作では、このビットが'1'の場合、窓 状態は選んだ割り込み動作(INTMODE)ビット領域と一致します。INTMODEが'OUTSIDE(外側)'の場合、'ABOVE(越え)'と'BELO W(未満)'の両方が有効な一致です。I/Oレジスタで更新されるのに(3周期の)同期化遅延を持ちます。

• ビット0 - CMPIF : AC割り込み要求フラグ (AC Interrupt Flag)

このビットはOUT信号が割り込み制御(ACn.INTCTRL)レジスタの割り込み動作(INTMODE)ビット領域での定義と一致する時に'1'です。このフラグビット位置への'1'書き込みがこのフラグを解除(0)します。

33. ADC - A/D変換器

33.1. 特徴

- 12ビット分解能
- 過採取で最大130ksps
- ・チャネル選択レジスタでの内部アナログ入力多重器
 - 22個までの入出力ピン入力
 - 内部温度感知器入力チャネル
 - 電圧参照基準入力チャネル
- DAC入力チャネル
- ・差動とシングルエンドの変換
- ・全幅(OV~VDD)の入力電圧範囲
- ・自由走行または単独の変換
- ・変換毎に128採取までの累積
- ・複数の基準電圧任意選択
- ・設定可能な入力採取期間
- ・構成設定可能な閾値と窓比較器
- ·事象起動変換
- ・変換完了での割り込みと事象

33.2. 概要

A/D変換器(ADC)は12ビット分解能で最大130kspsの採取速度を持つ12ビット逐次比較レジスタ(SAR:Successive Approximation Registe r)ADCです。ADCは多数のシンゲルエント、または差動の入力間の選択のためにアナロゲ入力多重器に接続されます。シンゲルエント、変換ではADCが選んだ入力と0V(GND)間の電圧を測定します。差動変換ではADCが選んだ2つの入力チャネル間の電圧を測定します。選ぶ入力チャネルは内部(例えば、基準電圧)または外部アナロゲ入力ピンのどれかにすることができます。

ADC変換はソフトウェアによって、または他の周辺機能から事象を配線するのに事象システム(EVSYS)を使うことによって開始することがで きます。これは入力信号の周期的な採取、特別な条件でのADC変換の起動、スタンバイ休止動作でのADC変換の起動を行うことを可 能にします。

デジタル窓比較機能は入力信号を監視するのに利用可能で、必要とされる最小のソフトウェア介在で、採取が使用者定義された閾値未 満または越え、または使用者定義された窓の内側または外側の場合にだけ割り込みを起動するように構成設定することができます。

ADC入力信号は採取中にADCへの入力電圧が一定水準で保たれることを保証する採取/保持(S/H)回路を通して供給されます。 ADCは構成設定可能な変換結果数が単一ADC結果内に累積される集中での採取(採取累積)を支援します。更に、採取された信号 から(集中内の)ADC採取周波数での折り返し雑音のどの高調波雑音からも離れたADC集中採取周波数へ調節するために採取遅延 を構成設定することができます。


ADC電圧参照基準は基準電圧(VREF)周辺機能で構成設定され、基準電圧として以下の供給元の1つを使うことができます。

・内部的に生成された複数の電圧

- ・AVDD供給電圧
- ・外部VREFt°ン(VREFA)

このデバイスはADC周辺機能の1つの実体、ADC0を持ちます。

33.2.1. 構成図



33.2.2. 信号説明

信号	形式	説明	
AINn~0	アナログ入力	変換されるべきアナログ入力	
VREFA	アナログ入力	アナログ基準電圧入力	

33.3. 機能的な説明

33.3.1. 定義

- ・変換: 選んだADC入力上のアナロク値がデジタル表現に変換される動作
- ・採取(試料): 単一ADC変換の出力(訳補:一部で採取/保持(S/H)部の採取部分)
- ・結果:結果(ADCn.RES)レジスタに置かれた値。ADC構成設定に応じてこの値は単一採取または複数累積した採取の合計です。

33.3.2. 初期化

ADC動作を初期化するには以下の手順が推奨されます。

- 1. 基準電圧(VREF)周辺機能でAC基準電圧を構成設定してください。
- 2. 任意選択: 制御A(ADCn.CTRLA)レジスタの変換動作形態(CONVMODE)ビットに書くことによってシングルエンド動作または差動動作 を選んでください。
- 3. ADCn.CTRLAレジスタの分解能選択(RESSEL)ビット領域に書くことによって分解能を構成設定してください。
- 4. 任意選択: ADCn.CTRLAレジスタの結果左揃え(LEFTADJ)ビットに'1'を書くことによって左揃えに構成設定してください。
- 5. 任意選択: ADCn.CTRLAレジスタの自由走行(FREERUN)ビットに'1'を書くことによって自由走行動作を許可してください。
- 6. 任意選択: 制御B(ADCn.CTRLB)レジスタの採取累積数選択(SAMPNUM)ビット領域を書くことによって変換毎に累積すべき採取数 を構成設定してください。
- 7. 制御C(ADCn.CTRLC)レジスタの前置分周器(PRESC)ビット領域に書くことによってADCクロック(CLK_ADC)を構成設定してください。
- 8. 多重器正選択(ADCn.MUXPOS)レジスタの多重器正選択(MUXPOS)ビット領域に書くことによって正ADC入力を選んでください。
- 9. 任意選択: 多重器負選択(ADCn.MUXNEG)レジスタの多重器負選択(MUXNEG)ビット領域に書くことによって負ADC入力を選んで ください。
- **10**. 任意選択: 事象制御(ADCn.EVCTRL)レジスタの事象入力で開始(STARTEI)ビットに'1'を書くことによって事象入力での変換開始 を許可してください。
- 11. ADCn.CTRLAレジスタのADC許可(ENABLE)ビットに'1'を書くことによってADCを許可してください。
- これらの手順に従うことが基本的な測定に対してADCを初期化します。
- VREF周辺機能の始動時間についての詳細に関しては「電気的特性」章を参照してください。

ADCはENABLEビットが'0'の時に電力を消費しません。ADCは結果(RES)レジスタから読むことができる10または12ビットの結果を生成 します。

- 注:変換中の以下のレジスタの変更は予期せぬ結果を与えるでしょう。
 - ・ADCn.CTRLAの
 - 変換動作形態(CNVMODE)ビット
 - 結果左揃え(LEFTADJ)ビット
 - 分解能選択(RESSEL)ビット領域
 - ・ADCn.CTRLBの
 - 採取累積数選択(SAMPNUM)ビット領域
 - ・ADCn.CTRLCの
 - 前置分周器(PRESC)ビット領域

33.3.3.動作

33.3.3.1. 動作形態

ADCは差動とシングルエンドの変換を支援します。これは制御A(ADCn.CTRLA)レジスタの変換動作形態(CONVMODE)ビットで構成設定されます。

動作形態は次のように2つの群に分けることができます。

- ・起動毎に1つの採取の単一変換
- ・起動毎にn変換の累積された変換、結果が累積されます。

累積された変換は12ビット変換を利用し、累積結果の切り捨て有りまたはなしで構成設定することができます。累積器は常に新しい累積変換が開始される時に0〜リセットされます。

33.3.3.2. 変換開始

ADCは制御A(ADCn.CTRLA)レシ、スタのADC許可(ENABLE)ビットに'1'を書いた後、初期化するのにt_{WARM_UP}時間が必要です。この 遅延はコート、内に手動で、または制御D(ADCn.CTRLD)レシ、スタの初期化遅延(INITDLY)ビット領域の値をf_{CLK_ADC}数で、≧t_{WARM_U} Pに構成設定することによって実装することができます。更なる情報については「電気的特性」章を参照してください。

ー旦初期化が終わると、指令(ADCn.COMMAND)レジスタの変換開始(STCONV))ビットに'1'を書くことによって変換が開始されます。 このビットは変換が進行中である限り'1'です。STCONVビットは変換中に設定(1)され、一旦変換が完了すると解除(0)されます。

変換が進行中の間に違う入力チャネルが選ばれた場合、ADCはチャネルを変更する前に現在の変換を終えます。

累積器設定に依存して、変換結果は単独採取、または採取の累積です。起動された操作が一旦終了されると、割り込み要求フラグ (ADCn.INTFLAGS)レジスタの結果準備可割り込み要求(RESRDY)フラグが設定(1)されます。割り込み制御(ADCn.INTCTRL)レジスタの 結果準備可割り込み許可(RESRDY)ビットが'1'で、全体割り込み許可(I)ビットが'1'なら、対応する割り込みベクタが実行されます。

ADCn.INTFLAGSレシ、スタのRESRDY割り込み要求フラクは例え指定された割り込みが禁止されても設定(1)され、このフラクのポーリンクに よってどの変換終了もソフトウェアで調べることを許します。従って完了での割り込みを起こすことなく変換を起動することができます。

代わりに、変換は事象によって起動することができます。これは事象制御(ADCn.EVCTRL)レジスタの事象入力で開始(STARTEI)ビット に'1'を書くことによって許可されます。事象システム(EVSYS)を通してADCに配線されたどの到着事象もADC変換を起動します。これ は予測可能な間隔または特定条件で変換を開始する方法を提供します。

ADCは事象信号の上昇端で変換を起動します。事象が起こる と、ADCn.COMMANDレジスタのSTCONVが設定(1)され、変換が 完了する時に解除(0)されます。図33-2.を参照してください。


自由走行動作では、ADCn.COMMANDレジスタでSTCONVビット に'1'を書くことによって最初の変換が開始されます。新しい変 換周回は直前の変換周回が完了された直後に開始されます。 完了された変換はADCn.INTFLAGSレジスタのRESRDYフラグを設 定(1)します。


33.3.3.3. クロック生成

ADC周辺機能は周辺機能クロック(CLK_PER)からADCクロック(CLK_ADC)を生成 する前置分周器を含みます。「電気的特性」の「ADC」項内の「ADC変換タイシン が仕様」の制限が適用されます。

前置分周は制御C(ADCn.CTRLC)レジ、スタの前置分周器(PRESC)と、ット領域に 書くことによって選ばれます。前置分周器はADC変換が始まる時に計数を始 め、新しい変換毎にリセットされます。ADC前置分周器図を参照してください。

指令(ADCn.COMMAND)レジスタの変換開始(STCONV)ビットへの'1'書き込み または事象によって変換を始める時に、その変換は1 CLK_ADCクロック周期後 に開始します。前置分周器は進行中の変換がない限り、リセットを保たれます。 これは起動から実際の変換開始まで最大2 CLK_PER周期の固定遅延を保証 します。





33.3.3.4. 変換タイミング

通常の変換は以下の順で行われます。


1. 指令(ADCn.COMMAND)レジスタの変換開始(STCONV))ビットへの'1'書き込み

- 2. 最大2 CLK_PER周期間行動開始
- 3.2 CLK_ADC周期間採取/保持(S/H)
- 4. 13.5 CLK_ADC周期間変換
- 5.2 CLK_PER周期間結果形式化


変換が完了すると、その結果は結果(ADCn.RES)レジスタで利用可能で、結果準備可割り込み要求(RESRDY)フラクが割り込み要求フラ ク(ADCn.INTFLAGS)レジスタで設定(1)されます。

33.3.3.4.1. 単独変換

下図は単独12ビットADC変換に対するタイミング図を示します。




単独変換に対する総変換時間は以下によって計算されます。



33.3.3.4.2. 累積変換

下図は累積動作で2採取を累積する時のADCに対するタイング図を示します。




累積する採取数は制御B(ADCn.CTRLB)レジスタの採取累積数選択(SAMPNUM)ビット領域で構成設定されます。変換全体の間変換開始(STCONV)ビットが設定(1)されます。n採取に対する総変換時間は以下によって与えられます。

総変換時間(12ビット) = $\frac{2}{f_{\text{CLK}_{\text{PER}}}} + n \times \left(\frac{13.5 + 2}{f_{\text{CLK}_{\text{ADC}}}} + \frac{2}{f_{\text{CLK}_{\text{PER}}}}\right)$

33.3.3.4.3. 自由走行変換

自由走行動作では、直前の変換が完了すると直ぐに新しい変換が開始されます。これは割り込み要求フラグ(ADCn.INTFLAGS)レジス タの結果準備可割り込み要求(RESRDY)ビットによって合図されます。

下図は単一(非累積)変換の自由走行動作でのADCに対するタイング図を示します。



結果準備可(RESRDY)の事象と割り込み要求フラグは各変換後に設定(1)されます。累積変換と自由走行動作を組み合わせることが可能です。

自由走行動作使用時にこれらのどの設定も安全に変更するには、自由走行動作を禁止して何れかの変更を行う前に変換の完了を 待ってください。次の変換が開始する前に再び自由走行動作を許可してください。

33.3.3.4.4. 変換時間調整

採取時間と採取長の両方は制御D(ADCn.CTRLD)レジスタの採取遅延選択(SAMPDLY)ビット領域と採取制御(ADCn.SAMPCTRL)レジ スタの採取長(SAMPLEN)ビット領域を使って調整することができます。これら両方はCLK_ADC周期数で採取時間と採取長を制御しま す。SAMPLEN増加はCLK_ADC周波数を落とすことなく高インピーダンス源の採取を許します。SAMPDLY調整はアナログ信号内の高調 波雑音から離れた採取周波数を調節することが意図されます。総採取時間は以下によって与えられます。


採取時間	_ (2	2 + SAMPDLY + SAMPLEN)	
休取时间		fclk_adc	

上の式はn採取に対する総変換時間が今や以下であることを意味します。

総変換時間(12ビット) = -	2 + n ×	(13.5 + 2 + SAMPDLY + SAMPLEN)	2
^心 友授时间(12L γ) – f_C	CLK_PER	fclk_adc	$f_{\text{CLK}_{\text{PER}}}$ /

ADCによって使われるアナログ資源のいくつかは変換を開始し得るのに先立って初期化時間を必要とします。構成設定した遅延期間の間に採取を停止することによって早まった変換の開始を防ぐのに制御D(ADCn.CTRLD)レジスタの初期化遅延(INITDLY)ビット領域を使うことができます。

下図はADCとINTDLY、SAMPDLY、SAMPLENのビット領域の使い方に対するタイミング図を示します。



33.3.3.5. 変換結果(出力形式)

アナログ/デジタル変換の結果は16ビットの結果(ADCn.RES)レジスタに書かれ、次式によって与えられます。


式33-1. シングル エント・12ビット変換	式33-2. シングル エント・10ビット変換
$RES = \frac{\text{VAINP}}{\text{VADCREF}} \times 4096 \qquad \{RES \in \mathbb{Z} : 0 \le RES \le 4095\}$	$RES = \frac{\text{VAINP}}{\text{VADCREF}} \times 1024 \{RES \in \mathbb{Z} : 0 \leq RES \leq 1023\}$
式33-3. 差動12ビット変換	式33-4. 差動10ビット変換
$RES = \frac{\text{VAINP-VAINN}}{\text{VADCREF}} \times 2048 \{RES \in \mathbb{Z} : -2048 \le RES \le 2047\}$	$RES = \frac{\text{VAINP-VAINN}}{\text{VADCREF}} \times 512 \{RES \in \mathbb{Z} : -512 \leq RES \leq 511\}$

VAINPとVAINNは正と負のADC入力でVADCREFは選んだADC電圧参照基準です。


シングル エント 変換で使われるデータ形式は符号なし1の補数、一方で差動変換については符号拡張付き2の補数が使われます。結果として、差動変換については必要とされる場合に結果レジスタの上位側ビットに符号ビットが詰められます。

既定では、変換結果が右揃えされた16ビット値として結果レジスタに格納されます。その時、下位側8ビットが結果レジスタの下位ハイトに置かれます。制御A(ADCn.CTRLA)レジスタの結果左揃え(LEFTADJ)ビットに'1'を書くことにより、値は結果レジスタの上位ハイトに上位8ビットを置くことによって左揃えされます。

次の2つの図はアナログ入力と対応するADC出力間の関係を図解します。



ここでVAINPはシングルェンドまたは内部の入力です。



シングル エンド アナログ入力がADC電圧参照基準水準を超える場合、12ビットADC結果は\$FFF(10進数の4095)になります。同様に、それ が0V未満の場合、ADC結果は\$000になります。

12ビット差動変換に対してVAINPとVAINN間の電圧差がADC電圧参照基準よりも高い場合、ADC結果は\$7FF(10進数の2047)になります。電圧差が負方向での電圧参照基準水準を超える場合、ADC結果は\$800(10進数の-2048)になります。

33.3.3.6. 累積

既定では、変換結果が右揃えされた16ビット値として結果レジスタに格納されます。下位側8ビットが結果レジスタの下位ハイトに置かれま す。制御A(ADCn.CTRLA)レジスタの結果左揃え(LEFTADJ)ビットに'1'を書くことにより、値は結果レジスタの上位ハイトに上位8ビットを置 くことによって左揃えされます。

複数連続変換からの結果を累積することができます。累積する採取数は制御B(ADCn.CTRLB)レジスタの採取累積数選択(SAMPNU M)ビット領域によって指定されます。16採取を超える累積時、結果は16ビット結果レジスタの大きさに適応するには大きすぎるかもしれま せん。溢れを避けるため、利用可能なレジスタの大きさに合うように結果の下位ビットが切り捨てられます。

次の2つの表はシングルエンドと差動の変換に対して結果(ADCn.RES)レジスタ値がどう格納されるかを示します。

表33-1. シングル エンド動作での結果形式

田柱粉	LEFTAD	J				RE	SH							RE	SL			
累積数		ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0		0	0	0	0					;	変換値	直11~	ò				
1	1					1	- - -	変換値	直11~	0		1			0	0	0	0
2	0		0	0	0		1	1	1	1	累利		2~0	1		1		
2	1					1		累利	漬値1	2~0						0	0	0
4	0		0	0		1			1	;	累積值		0					
4	1							;	累積值	直13~)						0	0
8	0		0							累利	責値1	4~0						
0	1								累利	責値1·	4∼0							0
16	0				1	1	1	1	1	」 累積値	古15。	1 D	I.	1	1	I	I	1
10	1			L	1	1	1	1	:	糸傾¶ 」	<u>∎</u> 15~	5	1	1	1	1	1	1
22 64 122	0				1	1	1	- 	り拾っ	5177	を囲れ	与估15	2.0	1			1	1
32,64,128	1				1		1	رب ال	り宿く	-94U	こ糸付	■(1月13 」	~0					

表33-2. 差動動作での結果形式

累積数	LEFTA	DJ				RESH	l							RE	SL			
糸傾奴		ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0		符	号拡	張			1			符号	付き変	医换值	i 11∼0		1		
1	1				1		符号	付き変	5換値	11~0			1		0	0	0	0
2	0		符号	拡張	1		1	1	1	符	号付;	- き累積	值12	~ 0	1	1	1	1
2	1					1	符	号付る	き累積	值12	~0	1				0	0	0
4	0		符号拡	脹						符号	付き界	素積值	13~0				1	
4	1							符号	付き界	表積值	13~0						0	0
8	0		符号拡張							号付			~ 0				1	
0	1							符	号付着	- き累積	貢值14	~ 0						0
16	0				1	1	I	I	広旦	」 付き昇	目毛枯	1 1 E - O	1	I	1	1	1	I
10	1							1	何万	N G Å	≷1月11日 □	15~0		1				
32,64,128	0				1	1	<u>ال</u>	」]り捨 ⁻	てたわ	た炊	已在当	> 用 待	荷15.			1	1	
32,04,128	1					1	<u>بر</u>	リリ治		/こ行*	タわる	* 治惧	<u>川旦</u> 15~ 」	~0	1	1		1

33.3.3.7. チャネル選択

ADCに対する入力選択は各々、多重器正選択(ADCn.MUXPOS)レジスタと多重器負選択(ADCn.MUXNEG)レジスタの多重器正選択 (MUXPOS)と多重器負選択(MUXNEG)のビット領域によって制御されます。ADCがシングルエント、変換で動く場合、MUXPOSだけが使われる一方で、差動変換では両方が使われます。

ADCn.MUXPOSレジスタのMUXPOSビット領域とADCn.MUXNEGレジスタのMUXNEGビット領域は一時レジスタを通して緩衝されます。これは入力選択が変換中の安全な個所でだけ行われることを保証します。チャネル選択は変換が開始されるまで継続的に更新されます。

ー旦変換が始まると、ADCに対して充分な採取時間を保証するためにチャネル選択は固定されます。入力チャネル選択の継続的な更新 は変換完了に先立つ最後のCLK_ADCクロック周期で再開します。次の変換は指令(ADCn.COMMAND)レジスタの変換開始(STCONV) ビットが'1'を書かれた後の次のCLK_ADCクロック上昇端で始まります。

33.3.3.8. 温度測定

チップ上の温度感知器が利用可能です。温度測定を行うには下の手順に従ってください。結果値は右揃えにされます。

- 1. VREF周辺機能に於いて、ADC参照基準として内部2.048V参照基準を選んでください。
- 2. 多重器正選択(ADCn.MUXPOS)レジスタで入力として温度感知器を選んでください。
- 3. 制御D(ADCn.CTRLD)レジスタの初期化遅延(INITDLY)ビット領域にfCLK_ADC数で≧25µsの構成設定を書くことによって初期化遅 延を構成設定してください。
- 4. 採取制御(ADCn.SAMPCTRL)レジスタの採取長(SAMPLEN)ビット領域に*f*CLK_ADC数で≧28µsの構成設定を書くことによってADC 採取長を構成設定してください。
- 5.12ビット、右揃え、シングルエンド変換を動かすことによって温度感知器出力を取得してください。
- 6. 以下で記述されるように測定結果を処理してください。

2.048[V]

VADCREE

 $SE1 \times$

測定した電圧は温度に対して殆ど直線的関係を持ちます。製法変化のため、温度感知器出力電圧は同じ温度に於いて個別デバイス間で変わります。個別補償係数は製造検査の間に測定されて識票列に格納されます。これらの補償係数は内部2.024V参照基準用に生成されます。

・SIGROW.TEMPSENSE0は温度感知器の傾斜特性を含みます。

・SIGROW.TEMPSENSE1は温度感知器の変位(オフセット)特性を含みます。

より正確な結果を達成するため、温度感知器測定の結果はデベイス製造または使用者校正からの補償値を用いて応用ソフトウェアで処理されなければなりません。(ケルビンでの)温度は次式によって計算されます。

T -	(変位-ADC結果)×傾斜
1 -	4096

識票列からの補償値を使う時は応用コートで以下のこれらの手順に従うことが推奨されます。

#define SCALING_FACTOR 4096	// 識票列の数値全体を得るのに使用
<pre>uint16_t sigrow_offset = SIGROW.TEMPSENSE1; uint16_t sigrow_slope = SIGROW.TEMPSENSE0; uint16_t adc_reading = ADCn.RES;</pre>	// 識票列から符号付変位(オフセット)読み込み // 識票列から符号なし利得/傾斜読み込み // A/D変換結果
<pre>uint32_t temp = sigrow_offset - adc_reading; temp *= sigrow_slope; temp += SCALING_FACTOR / 2; temp /= SCALING_FACTOR;</pre>	// 結果は16ビット変数を溢れることがあります。 // 次の除算で正しい丸めを保証 // 最も近いケルビン温度に丸め
<pre>uint16_t temperature_in_K = temp; int16_t temperature_in_C = temp - 273;</pre>	// 現氏温度に変換

測定精度を1ヶルビン未満に増すため、1度(ケルビン)の分数に丸めるように最後の2つの手順を直すことが可能です。1/2ヶルビンの精度 に対しては4096/4を加算して11右移動、また1/4ヶルビン精度に対しては4096/8を加算して10右移動してください。 温度測定での雑音低減のために累積が使われる場合、ADC結果は計算が行われるのに先立って12ビット値に調整されることが必要 です。

2.048V以外の別の参照基準(VADCREF)が必要とされる場合、変位と傾斜の値は次式に従って調整が必要です。

傾斜 = TEMPSENSE0× $\frac{VADCREF}{2.048[V]}$	変位 = TEMPSENS
2.048 V	

33.3.3.9. 窓比較器動作

ADCは変換または累積の出力が或る閾値越えと/または未満の時に割り込み要求フラグ(ADCn.INTFLAGS)レジスタの窓比較器割り込み要求(WCMP)フラグを立てて割り込み(WCMP)を要求することができます。利用可能な動作形態は次のとおりです。

- ・結果が閾値未満
- ・結果が閾値超え
- ・結果が窓の内側(下側閾値以上、しかし上側閾値以下)
- ・結果が窓の外側(下側閾値未満または上側閾値越え)

閾値は窓比較器下側/上側閾値(ADCn.WINLTとADCn.WINHT)レジスタに書くことによって定義されます。制御E(ADCn.CTRLE)レジス タの窓比較器動作(WINCM)ビット領域への書き込みは使う窓動作形態を選びます。

複数採取累積時、結果と閾値間の比較は最後の採取が取得された後に起きます。結果として、フラグは最終採取の累積を取った後で1度だけ掲げられます。

ADCが既に動くように構成設定されるとの仮定で、窓比較器を使うには以下のこれらの手順に従ってください。

- 1. 窓比較器下側/上側閾値(ADCn.WINLTとADCn.WINHT)レジスタを書くことによって必要とされる閾値を設定してください。
- 2. 任意選択:割り込み制御(ADCn.INTCTRL)レジスタの窓比較器割り込み許可(WCMP)ビットに'1'を書くことによって割り込み要求を 許可してください。

3. ADCn.CTRLEレジネタのWINCMビット領域に0以外の値を書くことによって窓比較器を許可して動作形態を選んでください。 累積採取時、窓比較器閾値は各採取ではなく累積された値に対して適用されます。結果の左揃えを使うことが採取数と無関係な比較値にします。

33.3.4. I/O線と接続

アナログ入力ピンとVREFピン(AINxとVREFA)はI/Oピン制御器(PORT)によって構成設定されます。

消費電力を減らすため、ADC用入力として使われるピンのデジタル入力緩衝部を禁止してください。これはI/Oピン制御器(PORT)によって構成設定されます。

33.3.5. 事象

ADCは以下の事象を生成することができます。

表33-3. ADCでの事象生成部

生	成部名	説明	事象型	生成クロック領域	事象長	
周辺機能	事象	言尤・シュ	争外空	上成7回り7項域	尹豕文	
ADCn	RESRDY	結果準備可	パルス	CLK_PER	1 CLK_PER周期	

事象を生成する条件は割り込み要求フラグ(ADCn.INTFLAGS)レンジスタで対応するフラグを掲げるそれらと同じです。 ADCは入力事象を検出して働くための1つの事象使用部を持ちます。下表は事象使用部と関連する機能を記述します。

表33-4. ADCでの事象使用部と利用可能な事象活動

使用部名		説明	入力検出	同期/非同期	
周辺機能	入力	5元197 	入力使出	同期/非同期	
ADCn	START	ADC変換開始	端	非同期	

ADCは事象制御(ADCn.EVCTRL)レジスタの事象入力で開始(STARTEI)ビットに'1'を書くことによって事象信号の上昇端で変換を開始するように構成設定することができます。事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」 章を参照してください。

事象入力起動が起こると、正端が検出され、指令(ADCn.COMMAND)レジスタの変換開始(STCONV)ビットが設定(1)され、変換が開始 します。変換が完了されると、割り込み要求フラグ(ADCn.INTFLAGS)レンジスタの結果準備可割り込み要求(RESRDY)フラグが設定(1)さ れてADCn.COMMANDのSTCONVビットが解除(0)されます。

33.3.6. 割り込み

表33-5. 利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
RESRDY	結果準備可割り込み	変換結果が結果(ADCn.RES)レジスタで利用可能です。
WCMP	窓比較器割り込み	制御E(ADCn.CTRLE)レジスタの窓比較器動作(WINCM)によって定義されるように

割り込み条件が起こると、割り込み要求フラグ(ADCn.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。

割り込み元は割り込み制御(ADCn.INTCTRL)レジスタで対応する許可ビットに書くことによって許可または禁止されます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性(1)に留まります。割り込み要求フラグを解除(0)する方法の詳細についてはADCn.INTFLAGSレジスタを 参照してください。

33.3.7. デバッグ操作

既定で、デバッグ動作でのCPU停止は周辺機能の通常動作を停止します。

この周辺機能はディッグ制御(ADCn.DBGCTRL)レジスタのディッグ時走行(DBGRUN)ビットに'1'を書くことによってCPUが停止される間の動作を強制することができます。

33.3.8. 休止形態動作

既定で、ADCはスタンバイ休止動作で禁止されます。

ADCは制御A(ADCn.CTRLA)レジズタのスタンハイ時走行(RUNSTDBY)ビットが'1'を書かれる場合にスタンハイ休止動作で完全に機能する状態に留まることができます。

この場合、ADCは活性に留まり、進行中の変換は完了され、割り込みは構成設定されるように実行されます。

スタンバイ休止動作では、ADC変換が事象システム(EVSYS)経由でだけ起動することができ、またはADCは休止移行前にソフトウェアによっ て起動された初回変更での自由走行動作でなければなりません。周辺機能クロックは必要とされる場合に要求され、変換完了後に OFFへ切り替えられます。

基準電圧元と供給基盤はスタンバイ休止動作で活性にされる時に安定のための時間が必要です。制御D(ADCn.CTRLD)レシ、スタの初期化遅延(INITDLY)と、ットに0以外の値を書くことによって最初の変換の開始に対する遅延を構成設定してください。

^{ハワーダウン}休止動作では、変換が不可能です。進行中のどの変換も停止され、休止の外に出る時に再開されます。変換の最後で結果準備可割り込み要求(RESRDY)フラグが設定(1)されますが、ADCが変換中に停止されたため、結果(ADCn.RES)レジスタの内容は無効です。 ^{ハワーダウン}休止動作に移行するのに先立って変換が完了していることを確実にすることが推奨されます。

[^]ワーダウン休止動作または(RUNSTDBYビットが解除(0)されている時の)スタンハイ休止動作から出る時はtwarm_UP時間が必要とされま す。この遅延はコートウに手動で、または制御D(ADCn.CTRLD)レジスタの初期化遅延(INITDLY)ビット領域の値をfCLK_ADC数で、tw ARM_UPに構成設定することによって実装することができます。更なる情報については「電気的特性」章を参照してください。

33.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY		CONVMODE	LEFTADJ	RESS	EL1,0	FREERUN	ENABLE
+\$01	CTRLB	7~0						S	AMPNUM2~	0
+\$02	CTRLC	$7 \sim 0$						PRES	C3~0	
+\$03	CTRLD	7~0		NITDLY2~0)			SAMPE	DLY3~0	
+\$04	CTRLE	7~0							WINCM2~0	
+\$05	SAMPCTRL	7~0		·		SAMPL	.EN7~0		· 	
+\$06	予約									
+\$07	1.34.0									
+\$08	MUXPOS	7~0				Ν	MUXPOS6~()	1	
+\$09	MUXNEG	$7 \sim 0$				Ν	MUXNEG6~()	1	
+\$0A	COMMAND	7~0							SPCONV	STCONV
+\$0B	EVCTRL	$7 \sim 0$								STARTEI
+\$0C	INTCTRL	7~0							WCMP	RESRDY
+\$0D	INTFLAGS	7~0							WCMP	RESRDY
+\$0E	DBGCTRL	7~0								DBGRUN
+\$0F	TEMP	7~0				TEM	P7~0			
+\$10	RES	7~0				RES	7~0		' 	
+\$11	ILD	$15 \sim 8$				RES	15~8			
+\$12	WINLT	7~0				WINL	T7~0			
+\$13		$15 \sim 8$				WINL	T15~8			
+\$14	WINHT	7~0				WINH	IT7~0			
+\$15	VVII VII II	$15 \sim 8$				WINH	T15~8			

33.5. レジスタ説明

33.5.1. CTRLA - 制御A (Control A)

- 名称:CTRLA
- 変位:+\$00

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY		COMVMODE	LEFTADJ	RESSE	EL1,0	FREERUN	ENABLE
アクセス種別	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY : スタンハイ時走行 (Run in Standby)

このビットはスタンバイ中にADCが未だ動くかどうかを決めます。

值	0	1
= 11 H 🗖	ADCはスタンハイ休止動作で動きません。進行中の変換はADCが休止動作に入る前に終わります。	ADCはスタンハイ休止動作で動きます。

● ビット5 - CONVMODE : 変換動作形態 (Conversion Mode)

このビットはADCがシングルエンド動作または差動動作で動くかを定義します。

値	0	1
名称	SINGLEENDED	DIFF
=		ADCは正と負の両入力が使われる差動動作で動きます。ADC結果は符号付き値として表されます。

● ビット4 - LEFTADJ : 結果左揃え (Left Adjust Result)

このビットへの'1'書き込みがADC結果の左揃えを許可します。

• ビット3,2 - RESSEL1,0: 分解能選択 (Resolution Selection)

このビット領域はADC分解能を選びます。12ビットから10ビットへ分解能を変えると、変換時間は13.5 CLK_ADC周期から11.5 CLK_AD C周期に減らされます。

値	0 0	0 1	その他
説明	12ビット分解能	10ビット分解能	(予約)

● ビット1 - FREERUN : 自由走行 (Free Running)

このビットへの'1'書き込みがADCに対して自由走行動作を許可します。最初の変換は指令(ADCn.COMMAND)レジスタの変換開始(S TCONV)ビットへ'1'を書くことによって開始されます。

• ビット0 - ENABLE : ADC許可 (ADC Enable)

值	0	1
説明	ADCは禁止されます。	ADCは許可されます。

33.5.2. CTRLB - 制御B (Control B)

変 リセ	称 : CTRLB 位 : +\$01 ット : \$00 質 : -								
	ビット	7	6	5	4	3	2	1	0
							Ç	SAMPNUM2~	0
	アクセス種別	R	R	R	R	R	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット2~0 - SAMPNUM2~0: 採取累積数選択 (Sample Accumulation Select)

このビット領域は連続するADC採取結果がどれくらい自動的に累積されるかを選びます。このビットが0よりも大きな値を書かれると、連続するADC採取結果の対応する数がADC結果(ADCn.RES)レジスタに累積されます。

AVR128DB28/32/48/64

値	000	001	010	011	100	101	110	111
名称	NONE	ACC2	ACC4	ACC8	ACC16	ACC32	ACC64	ACC128
説明	累積なし	2回の累積	4回の累積	8回の累積	16回の累積	32回の累積	64回の累積	128回の累積

33.5.3. CTRLC - 制御C (Control C)

名称:CTRLC

変位 : +\$02

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
						PRES	C3~0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3~0 - PRESC3~0:前置分周器 (Prescaler)

このビット領域は周辺機能クロック(CLK_PER)からADCクロック(CLK_ADC)への整数分周比を定義します。

	値	0000	0001	0010	0011	0100	0101	0110	0111
	名称	DIV2	DIV4	DIV8	DIV12	DIV16	DIV20	DIV24	DIV28
	説明	CLK_PER/2	CLK_PER/4	CLK_PER/8	CLK_PER/12	CLK_PER/16	CLK_PER/20	CLK_PER/24	CLK_PER/28
	値	$1 \ 0 \ 0 \ 0$	$1 \ 0 \ 0 \ 1$	1010	1011	1100	1101	その)他
Γ	名称	DIV32	DIV48	DIV64	DIV96	DIV128	DIV256	-	-
	説明	CLK_PER/32	CLK_PER/48	CLK_PER/64	CLK_PER/96	CLK_PER/128	CLK_PER/256	(予	約)

33.5.4. CTRLD - 制御D (Control D)

名称:CTRLD

変位 : +\$03

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0	
		INITDLY2~0			SAMPDLY3~0				
アクセス種別	R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット7~5 - INITDLY2~0:初期化遅延 (Initialization Delay)

このビット領域はADCを許可する、または内部基準電圧に対して変更する時に最初の採取前の初期化/始動の遅延を定義します。この遅延設定はADCの構成部分が初回変換を開始する前に準備を整えることを保証します。初期化遅延は測定を行うために深い休止から起き上がる時にも適用されます。

遅延はCLK_ADC周期数として表されます。

値	000	001	010	011	100	101	110	111
名称	DLY0	DLY16	DLY32	DLY64	DLY128	DLY256	-	-
説明 [遅延CLK_ADC周期数]	0	16	32	64	128	256	(予約)	(予約)

● ビット3~0 - SAMPDLY3~0:採取遅延選択 (Sampling Delay Selection)

このビット領域は連続するADC(の採取/保持の)採取間の遅延を定義します。これはそうでなければ採取を乱すかもしれない周期的な 雑音源を消すために、ハートウェア累積の間に使われる採取周波数の変更を許します。遅延はCLK_ADC周期として表され、ビット領域 設定によって直接的に与えられます。

值	0000	0001	0010	0011	\sim	1101	1 1 1 0	1111
名称	DLY0	DLY1	DLY2	DLY3	\sim	DLY13	DLY14	DLY15
説明 [遅延CLK_ADC周期数]	0	1	2	3	\sim	13	14	15

33.5.5. CTRLE - 制御E (Control E)

変(リセ	称 : CTRLE 位 : +\$04 ット : \$00 質 : -								
	ヒット	7	6	5	4	3	2	1	0
								WINCM2~0	
	アクセス種別	R	R	R	R	R	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット2~0 - WINCM2~0:窓比較器動作 (Window Comparator Mode)

このビット領域は窓比較器を許可して割り込み要求フラグ(ADCn.INTFLAGS)レジスタの窓比較器割り込み要求(WCMP)フラグが設定(1)さ れる時を定義します。(下表の)"結果"は(累積使用時、)累積された16ビットの結果です。WINLTとWINHTは各々、ADCn.WINLTと ADCn.WINHTのレジスタによって与えられる16ビット下側閾値と16ビット上側閾値です。

値	0 0 0	001	010	011	100	その他
名称	NONE	BELOW	ABOVE	INSIDE	OUTSIDE	-
説明	窓比較なし(既定)	結果 <winlt< th=""><th>結果>WINHT</th><th>WINLT≦結果≦WINHT</th><th>結果<winltまたは結果>WINHT</winltまたは結果></th><th>(予約)</th></winlt<>	結果>WINHT	WINLT≦結果≦WINHT	結果 <winltまたは結果>WINHT</winltまたは結果>	(予約)

33.5.6. SAMPCTRL - 採取制御 (Sample Control)

名称:SAMPCTRL

- **変位** : +\$05
- **リセット** : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
				SAMPL	EN7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - SAMPLEN7~0 : 採取長 (Sample Length)

このビット領域はこのビット領域値で与えられるCLK_ADC周期数でADC(の採取/保持の)採取時間を延長します。採取時間増加はより 高いインピーダンスを持つ供給元の採取を許します。既定で、採取時間は2 CLK_ADC周期です。総変換時間は選んだ採取長で増やさ れます。

33.5.7. MUXPOS - 多重器正選択 (Multiplexed Positive Input Selection)

名称:MUXPOS

変位:+\$08

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
					MUXPOS6~0			
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6~0 - MUXPOS6~0:多重器正選択 (MUX Selection for Positive ADC Input)

このビット領域はどのアナログ入力がADCの正入力に接続されるかを選びます。これらのビット領域が変換中に変えられる場合、その変更はこの変換が完了するまで無効です。

値	\$00~\$15		\$40	\$40 \$42		\$43		\$44		\$45
名称	AIN0~AII	N21	GND	TEMPSENSE		_	VDDDIV10		VDDIO2DIV10	
説明	ADC入力0~	·21ピン	接地	温度感知器	品	(予約)	VDD/10		VDI	DIO2/10
値	$46 \sim 47$	\$48		\$49		\$4A		\$4B		その他
名称	-	DAC) D	ACREF0		DACREF1		DACREF	F2	-
説明	(予約)	DAC	O ACO D	AC基準電圧	AC	L DAC基準電	配圧	AC2 DAC基注	準電圧	(予約)

33.5.8. MUXNEG - 多重器負選択 (Multiplexed Negative Input Selection)

変位	: MUXNEG : +\$09 : \$00 : -	
	ビット	7

ビット	7	6	5	4	3	2	1	0
					MUXNEG6~0			
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6~0 - MUXNEG6~0 : 多重器負選択 (MUX Selection for Negative ADC Input)

このビット領域はどのアナログ入力がADCの負入力に接続されるかを選びます。これらのビット領域が変換中に変えられる場合、その変更はこの変換が完了するまで無効です。

值	\$00~\$0F	\$40	\$48	その他
名称	AIN0~AIN15	GND	DAC0	-
説明	ADC入力0~15ピン	接地	DAC0	(予約)

33.5.9. COMMAND - 指令 (Command)

名称:COMMAND

変位:+\$0A

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
							SPCONV	STCONV
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット1 - SPCONV : 変換停止 (Stop Conversion)

このビットへの'1'書き込みは現在の測定を終えます。このビットは変換開始(STCONV)ビットに優先します。このビットへの'0'書き込みは 無効です。

● ビット0 - STCONV : 変換開始 (Start Conversion)

このビットへの'1'書き込みは進行中の何れかの変換が完了されると直ぐに変換を開始します。自由走行動作の場合、これは初回変換を開始します。STCONVは変換が進行中である限り'1'として読みます。変換が完了すると、このビットは自動的に解除(0)されます。 このビットへの'0'書き込みは無効です。

33.5.10. EVCTRL - 事象制御 (Event Control)

名称: EVCTRL

- **変位** : +\$0B
- **リセット** : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
								STARTEI
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - STARTEI: 事象入力開始 (Start Event Input)

このビットは変換開始用の供給元としての事象入力を許可します。このビットに'1'が書かれると、事象上昇端がADC変換を起動します。

33.5.11. INTCTRL - 割り込み制御 (Interrupt Control)

名称	: INTCTRL	_
変位	:+\$0C	
リセット	: \$00	

特質 :-

ビット	7	6	5	4	3	2	1	0
							WCMP	RESRDY
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット1 - WCMP : 窓比較器割り込み許可 (Window Comparator Interrupt Enable)

このビットへの'1'書き込みが窓比較器割り込みを許可します。

● ビット0 - RESRDY: 結果準備可割り込み許可 (Result Ready Interrupt Enable)
 このビットへの'1'書き込みが結果準備可(変換終了)割り込みを許可します。

33.5.12. INTFLAGS - 割り込み要求7ラグ (Interrupt Flags)

				, (meeneb	e 1 1000/				
変 リ1	称 : INTFLA 位 : +\$0D ?ット : \$00 質 : -	AGS							
	ビット	7	6	5	4	3	2	1	0
								WCMP	RESRDY
	アクセス種別	R	R	R	R	R	R	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット1 - WCMP : 窓比較器割り込み要求フラグ(Window Comparator Interrupt Flag)

この窓比較器割り込み要求フラグは測定が完了して結果が制御E(ADCn.CTRLE)レジスタの窓比較器動作(WINCM)によって定義される選んだ窓比較動作に合致した場合に設定(1)されます。比較は変換の最後で行われます。このフラグはこのビット位置への'1'書き込み、または結果(ADCn.RES)レジスタ読み込みのどちらかによって解除(0)されます。このビットへの'0'書き込みは無効です。

● ビット0 - RESRDY : 結果準備可割り込み要求フラグ(Result Ready Interrupt Flag)

結果準備可割り込み要求フラグは測定が完了して新しい結果の準備が整った時に設定(1)されます。このフラグはこのビット位置への'1' 書き込み、または結果(ADCn.RES)レジ゙スタ読み込みのどちらかによって解除(0)されます。このビットへの'0'書き込みは無効です。

33.5.13. DBGCTRL - デバッグ制御 (Debug Control)

名称 : DBGG 変位 : +\$0E リセット : \$00 特質 : -								
ビット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	IJ R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN: デバッグ時走行 (Debug Run)

'1'を書かれると、この周辺機能はデベッグ動作でCPUが停止される時に動作を続けます。

33.5.14. TEMP - 一時レジスタ (Temporary)

- 名称:TEMP
- **変位**:+\$0F

リセット : \$00

特質:-

一時レジスタはこの周辺機能の16ビットレジスタへの16ビット単一周期アクセスのためにCPUによって使われます。このレジスタはこの周辺機能の全ての16ビットレジスタに対して共通で、ソフトウェアによって読み書きすることができます。16ビットレジスタの読み書きのより多くの詳細については「メモリ」章の「16ビットレジスタのアクセス」を参照してください。

۲ ۲ ۳	7	6	5	4	3	2	1	0			
	TEMP7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

• ビット7~0 - TEMP7~0 : 一時値 (Temporary)

16ビットレジスタに対する読み書き用一時レジスタ。

33.5.15. RES - 結果 (Result)

名称:RES (RESH,RESL)

変位 : +\$10

リセット : \$0000

特質 :-

ADCn.RESHとADCn.RESLのレジスタ対は16ビット値のADCn.RESを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。 上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

このレジスタからの出力の詳細については「33.3.3.5. 変換結果(出力形式)」項を参照してください。

ビット	15	14	13	12	11	10	9	8		
				RES	15~8					
アクセス種別	R	R	R	R	R	R	R	R		
リセット値	0	0	0	0	0	0	0	0		
ヒット	7	6	5	4	3	2	1	0		
	RES7~0									
アクセス種別	R	R	R	R	R	R	R	R		
リセット値	0	0	0	0	0	0	0	0		

• ビット15~8 - RES15~8 : 結果上位バイ (Result High Byte)

このビット領域は最上位ビットがRES15のADCn.RESレジスタの上位バイトを構成します。

• ビット7~0 - RES7~0 : 結果下位バ仆 (Result Low Byte)

このビット領域は結果(ADCn.RES)レジスタの下位バイトを構成します。

33.5.16. WINLT - 窓比較器下側閾値 (Window Comparator Low Threshold)

名称:WINLT (WINLTH,WINLTL)

変位 : +\$12

リセット : \$0000

特質 :-

このレジスタは結果(ADCn.RES)レジスタを監視するデジタル比較器用の16ビット下側閾値です。データ形式は変換動作形態と左/右揃え設定に従わなければなりません。

ADCn.WINLTHとADCn.WINLTLのレジスタ対は16ビット値のADCn.WINLTを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセス できます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8			
	WINLT15~8										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			
ヒット	7	6	5	4	3	2	1	0			
	WINLT7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

● ビット15~8 - WINLT15~8:窓比較器下側閾値上位バイト(Window Comparator Low Threshold high byte) このビット領域は16ビットレジスタの上位バイトを保持します。

● ビット7~0 - WINLT7~0:窓比較器下側閾値下位ハイト (Window Comparator Low Threshold low byte) このビット領域は16ビットレジスタの下位ハイトを保持します。

33.5.17. WINHT - 窓比較器上側閾値 (Window Comparator High Threshold)

名称:WINHT (WINHTH,WINHTL)

変位 : +\$14

リセット : \$0000

特質 :-

このレジスタは結果(ADCn.RES)レジスタを監視するデジタル比較器用の16ビット上側閾値です。データ形式は変換動作形態と左/右揃え設定に従わなければなりません。

ADCn.WINHTHとADCn.WINHTLのレジスタ対は16ビット値のADCn.WINHTを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

15	14	13	12	11	10	9	8			
WINHT15~8										
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
0	0	0	0	0	0	0	0			
7	6	5	4	3	2	1	0			
			WINH	T7~0						
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
0	0	0	0	0	0	0	0			
	R/W 0 7 R/W	R/W R/W 0 0 7 6 R/W R/W	R/W R/W R/W 0 0 0 7 6 5 R/W R/W R/W	R/W R/W R/W R/W 0 0 0 0 7 6 5 4 R/W R/W R/W R/W	R/W R/W <th>R/W R/W R/W<th>R/W R/W R/W</th></th>	R/W R/W <th>R/W R/W R/W</th>	R/W R/W			

● ビット15~8 - WINHT15~8:窓比較器上側閾値上位ハイト (Window Comparator High Threshold high byte) このビット領域は16ビットレジスタの上位バイトを保持します。

● ビット7~0 - WINHT7~0:窓比較器上側閾値下位ハイ (Window Comparator High Threshold low byte) このビット領域は16ビットレジスタの下位ハイトを保持します。

34. DAC - D/A変換器


34.1. 特徴

- 10ビット分解能
- ・高い駆動能力
- ・DAC出力は他のアナロク周辺機能の入力として使用可能

34.2. 概要

デジタル/アナログ変換器(DAC)はデータ(DACn.DATA)レジスタに書かれたデジタル値をアナログ電圧に変換します。変換範囲はGNDと基準 電圧(VREF)で選んだ電圧参照基準間です。DACは高い駆動能力を持つ1つの連続時間出力を持ちます。データ(DACn.DATA)レジ スタに書くことによって応用からDAC変換を開始してください。

34.2.1. 構成図



34.2.2. 信号説明

信	号	形式	説明
OL	JT	アナログ出力	D/A変換器出力

34.3. 機能的な説明

34.3.1. 初期化

DACを操作するには、以下の手順が必要とされます。

- 1. 適切な参照基準選択ビットを書くことによって基準電圧(VREF)周辺機能でDAC参照基準電圧を選んでください。
- 2. DAC出力の更なる使い方を構成設定してください。
 - DAC出力を使う内部周辺機能を構成設定してください。各々の周辺機能の記述を参照してください。
 - 制御A(DACn.CTRLA)レジスタの出力緩衝部許可(OUTEN)ビットに'1'を書くことによってピンへの出力を許可してください。DAC ピン用の入力はPORT周辺機能で禁止(PORTx.PINnCTRLのISC=INPUT_DISABLEに)されなければなりません。
- 3. 初期デジタル値をデータ(DACn.DATA)レジスタに書いてください。
- 4. 制御A(DACn.CTRLA)レジスタのDAC許可(ENABLE)ビットに'1'を書くことによってDACを許可してください。

34.3.2. 動作

34.3.2.1. 許可、禁止、リセット

DACは制御A(DACn.CTRLA)レシ[゙]スタのDAC許可(ENABLE)ビットに'1'を書くことによって許可され、このビットに'0'を書くことによって 禁止されます。

34.3.2.2. 変換開始

制御A(DACn.CTRLA)レジスタのDAC許可(ENABLE)ビットが'1'の時にデータ(DACn.DATA)レジスタが書かれると、直ぐに変換が始まります。

DACn.CTRLAレジスタのENABLEビットが'0'の時のDACn.DATAレジスタ書き込みは変換を起動しません。代わりに、DACn.CTRLAレジ、スタのENABLEビットが'1'の時に変換が始まります。

34.3.2.3. DAC出力電圧(訳補:次頁の脚注をご覧ください。)

DAC周辺機能からのアナログ出力電圧はDACn.OUTピンで見つかります。詳細については「入出力多重化と考察」章をご覧ください。 次式はDAC出力電圧を定義します。

DACn出力電圧 = $\left(\frac{\text{DACn.DATA}}{1024}\right) \times \text{DAC参照基準電圧}$

DATAレジスタに入った10ビット値は正しい電圧割合を得るためにレジスタの最大値(10ビット最大値は2¹⁰=1024)によって割られなければなりません。

得られる最大値はDATA=210の時で、結果として電圧は選んだDAC参照基準電圧になります。

最小の結果はDATA=0の時で、出力は0です。

電圧出力に対する段階量は DAC参照基準電圧 Vです。

34.3.2.4. DAC出力

DACはピンへの出力と下表で示される周辺機能への入力として使うことができます。

DAC出力	周辺機能入力	注記					
非緩衝		周辺機能は非緩衝DAC出力に接続されます。「34.3.2.4.1. 内部周辺機能用供給元としての非緩衝出力」項をご覧ください。					
緩衝	アナログ信号調整(OPAMP)	周辺機能はDAC出力ピンに接続されます。「34.3.2.4.2. 緩衝出力」項をご覧ください。					

34.3.2.4.1. 内部周辺機能用供給元としての非緩衝出力

DACの非緩衝アナログ出力は制御A(DACn.CTRLA)レジスタのDAC許可(ENABLE)ビットが'1'の時に内部周辺機能に対する供給元として使うことができます。

DACの非緩衝アナログ出力だけを使う時は、DACn.CTRLAの出力緩衝部許可(OUTEN)ビットを'0'にすることができ、DAC出力ピンを 他の周辺機能によって使われるように自由にします。

34.3.2.4.2. 緩衝出力

制御A(DACn.CTRLA)レシ[゙]スタの出力緩衝部許可(OUTEN)ビットに'1'を書くことによってDACの緩衝アナログ出力を許可してください。 DAC出力緩衝部の駆動能力についての情報に関しては「電気的特性」章を参照してください。

注: 消費電力を減らすため、DAC出力ピンはPORT周辺機能でそれの禁止された入力を持たなければなりません。どのピンがDAC出力によって使われるかを判定するには「入出力多重化と考察」章を参照してください。

34.3.3. 休止形態動作

制御A(DACn.CTRLA)レジスタのスタンハイ時走行(RUNSTDBY)ビットが'1'の場合、DACはスタンハイ休止動作で動作を続けます。RUNST DBYビットが'0'の場合、DACはスタンハイ休止動作で変換を停止します。

スタンハイ休止動作で変換が停止された場合、消費電力を減らすためにDACと出力緩衝部が禁止されます。デバイスがスタンハイ休止動作を止めると、DACと(DACn.CTRLAレジスタで出力緩衝部許可(OUTEN)ビットが'1'なら)出力緩衝部が再び許可されます。従って、新しい変換が始められるのに先立って始動時間が必要とされます。

パワーダウン休止動作では、消費電力を減らすためにDACと出力緩衝部が禁止されます。

(訳注) 34.3.2.3.項で10ビットのDATAレジスタの最大値が1024とされていますが、実際は1023です。10ビットで表せる数は0~1023の1024 種で、最大値は1023です。これは理屈上の説明か、または誤りでしょう。ここでは単に0~基準電圧間を1024分割していると言 うことを説明しているだけと考えられます。他の資料でも一貫して出力値は(DATA/1024)×基準電圧と記載されているので、 実際の最高出力電圧は(1023/1024)×基準電圧と思われます。別の見方ですが、基準電圧自体の誤差を考慮すると、1 LSB の誤差は問題にならないとの考えかもしれません。

34.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	CTRLA	7~0	RUNSTDBY	OUTEN						ENABLE
+\$01	予約									
+\$02		7~0	DAT	A1,0						
+\$03	DATA	15~8				DAT	A9~2			

34.5. レジスタ説明

34.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位:+\$00

リセット : \$00

特質:-

Ľ	ット	7	6	5	4	3	2	1	0
	I	RUNSTDBY	OUTEN						ENABLE
アクセン	來種別	R/W	R/W	R	R	R	R	R	R/W
リセッ	小値 じんしょう しんしょう しんしょ しんしょ	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY : スタンバイ動作時走行 (Run in Standby Mode)

このビットが'0'を書かれた場合、デバイスがスタンバイ休止動作に入る時にDACや出力緩衝部が自動的に禁止されます。

● ビット6 - OUTEN : 出力緩衝部許可 (Output Buffer Enable)

このビットへの'1'書き込みは出力緩衝部を許可してOUT信号をピンへ送ります。

• ビットO - ENABLE : DAC許可 (DAC Enable)

このビットへの'1'書き込みがDACを許可します。

34.5.2. DATA − **7**^{*}−**9** (Data)

名称: DATA (DATAH, DATAL)

変位 : +\$02

リセット : \$0000

特質:-

DACn.DATAHとDACn.DATALのレジスタ対は次のように10ビット値のDACn.DATAを表します。

・DACn.DATA9~2 = (変位+1でアクセスすることができる) DACn.DATAH

・DACn.DATA1,0 = (変位原点でアクセスすることができる) DACn.DATAL

出力はDACn.DATAHが書かれた後に更新されます。

ビット	15	14	13	12	11	10	9	8
				DAT	A9~2			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ヒット	7	6	5	4	3	2	1	0
	DATA1,0							
アクセス種別	R/W	R/W	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

ビット15~6 - DATA9~0: データ (Data)

これらのビットはアナログ電圧に変換してDAC出力に送るデジタルデータを含みます。

35. OPAMP - アナログ信号調整


35.1. 特徴

- ・外部部品なしでのアナロク信号調整を容易にする内部梯子型抵抗器
- ・選択可能な構成設定
 - 独立型汎用演算増幅器(オペアンプ)
 - 利得1緩衝器
 - 設定可能な反転/非反転利得増幅器 (PGA: Programmable Gain Amplifier)
 - 縦列PGA接続
 - 計装増幅器
- ・入力選択
 - 入出力ピン
 - DAC
 - 接地 (GND)
 - VDD/2参照基準
 - 別の演算増幅器からの出力
 - 内部梯子型抵抗
- ・出力選択
 - 入出力ピン
 - ADC用入力として
 - AC用入力として
 - 別の演算増幅器用入力として
- ・設定完了時に内部計時器がREADY事象を生成
- 低電力支援
- 任意選択事象起動動作
- ・信号積分支援のために事象制御される放電動作
- ・ADCを使う変位と利得の校正

35.2. 概要

アナログ信号調整(OPAMP)周辺機能はnが0、1、2で示されるOPnの3つの演算増幅器(オペアンプ)が特徴です。これらの演算増幅器はア ナログ多重器と梯子型抵抗を使う柔軟な接続の仕組みと共に実装され、これは多数のアナログ信号調整構成設定にその多くが外部部 品の必要なしに達成されることを許します。各演算増幅器の非反転(+)入力での多重器は外部ピン、梯子型抵抗の摺動子位置、DAC 出力、接地(GND)、VDD/2、別の演算増幅器の出力のどれかへの接続を許します。各演算増幅器の反転(-)入力での2つ目の多重 器は外部ピン、梯子型抵抗の摺動子位置、演算増幅器の出力、DAC出力のどれかへの接続を許します。各梯子型抵抗に接続され るあと3つの多重器は柔軟な追加構成設定を提供します。これらの2つの多重器は梯子型抵抗への上下接続を選び、3つ目は摺動 子位置を選びます。

35.2.1. 構成図



35.2.2. 信号説明

信号	形式	説明
OPnINP	アナログ入力	OPn用非反転(+)入力ピン
OPnINN	アナログ入力	OPn用反転(-)入力ピン
OPnOUT	アナログ出力	OPnからの出力

35.3. 機能的な説明

35.3.1. 初期化

基本的に常にON動作のOPAMP周辺機能を初期化するには以下の手順が推奨されます。

- 1. 時間基準(OPAMP.TIMEBASE)レジスタの時間基準(TIMEBASE)ビット領域に書くことによってOPAMP周辺機能の時間基準を構成 設定してください。
- 2. 使われる各演算増幅器に対して、
 - a. 演算増幅器n入力多重器(OPAMP.OPnINMUX)を構成設定してください。
 - ・正入力用多重器(MUXPOS)ビット領域に書くことによって演算増幅器の非反転(+)入力を構成設定してください。
 - ・負入力用多重器(MUXNEG)ビット領域に書くことによって演算増幅器の反転(-)入力を構成設定してください。
 - b. 演算増幅器n梯子型抵抗多重器(OPAMP.OPnRESMUX)を構成設定してください。
 - ・上側用多重器(MUXTOP)ビット領域に書くことによって梯子型抵抗の上側抵抗への接続を選んでください。
 - ・下側用多重器(MUXBOT)ビット領域に書くことによって梯子型抵抗の下側抵抗への接続を選んでください。
 - ・ 摺動子用多重器(MUXWIP)ビット領域に書くことによって梯子型抵抗の摺動子位置を選んでください。
 - c. 演算増幅器n制御A(OPAMP.OPnCTRLA)レジスタを構成設定してください。
 - ・常時ON(ALWAYSON)ビットに'1'を書くことによって演算増幅器を常時ONに構成設定してください。
 - ・事象許可(EVENTEN)ビットに'0'を書くことによって演算増幅器に対する事象を禁止してください。
 - ・出力動作(OUTMODE)ビット領域に標準(NORMAL)設定を書くことによって標準出力動作を選んでください。
 - d. 任意選択: 演算増幅器n安定計時器(OPAMP.OPnSETTLE)レジスタの安定計時器(SETTLE)ビット領域に書くことによって許容 安定時間を構成設定してください。
- 3. 制御A(OPAMP.CTRLA)レジスタのOPAMP許可(ENABLE)ビットに'1'を書くことによってOPAMP周辺機能を許可してください。
- 4. 上の手順2のd.で構成設定された各演算増幅器に対して、演算増幅器n状態(OPAMP.OPnSTATUS)レジスタの安定(SETTLED) ビットが'1'になるを待ってください。これは演算増幅器が始動して安定が完了され、OPAMP周辺機能の使用準備が整ったことを 示します。

35.3.2. 動作

35.3.2.1. MUXPOS - 非反転(+)入力選択

図35-1.で示されるように演算増幅器の非反転(+)入力は様々な入力元から1つの入力元を選ぶことを許すアナログ多重器に接続されま す。供給元選択は演算増幅器n入力多重器(OPAMP.OPnINMUX)レジスタの正入力用多重器(MUXPOS)ビット領域を使って構成設定 されます。OPn出力が許可されている間にOPnINMUXレジスタが変更された場合、アナログ切替器の開閉のため出力信号で不具合が 起き、出力が新しい値に安定するのに先立って幾許かの時間が経過します。

OPnに対して以下の非反転入力任意選択が利用可能です。

- ・INP (OPnINP) OPn用正入力ピン
- ・WIP (OPnWIP) OPnの梯子型抵抗の摺動子
- ・DAC DAC出力(DACとDAC緩衝部が許可されなければなりません。)
- GND 接地
- VDDDIV2 VDD/2

OP1は以下の追加入力が利用可能です。

・LINKOUT (OP0OUT) - OP0出力

OP2は以下の追加入力が利用可能です。

- ・LINKOUT (OP1OUT) OP1出力
- ・LINKWIP (OPOWIP) OPOの梯子型抵抗の摺動子

35.3.2.2. MUXNEG - 反転(-)入力選択

図35-1.で示されるように演算増幅器の反転(-)入力は様々な入力元の1つを選ぶことを許すアナログ多重器にも接続されます。選択は 演算増幅器n入力多重器(OPAMP.OPnINMUX)レジスタの負入力用多重器(MUXNEG)ビット領域を使って構成設定されます。OPn出 力が許可されている間にOPnINMUXレジスタが変更された場合、アナログ切替器の開閉のため出力信号で不具合が起き、出力が新し い値に安定するのに先立って幾許かの時間が経過します。

OPnに対して以下の反転入力任意選択が利用可能です。

- ・INN (OPnINN) OPn用負入力ピン
- ・WIP (OPnWIP) OPnの梯子型抵抗の摺動子
- ・OUT (OPnOUT) OPn出力
- DAC

- DAC出力(DACとDAC緩衝部が許可されなければなりません。)

35.3.2.3. MUXTOP, MUXBOT, MUXWIP - 梯子型抵抗構成設定

梯子型抵抗と接続された3つの多重器は図35-1.で示されるように各演算増幅器に関連付けられます。これらの多重器は演算増幅器 n梯子型抵抗多重器(OPAMP.OIPnRESMUX)レジスタの上側用多重器(MUXTOP)、下側用多重器(MUXBOT)、摺動子用多重器(MU XWIP)のビット領域を使って構成設定されます。OPn出力が許可されている間にOPnRESMUXレジスタが変更された場合、アナログ切替 器の開閉のため出力信号で不具合が起き、出力が新しい値に安定するのに先立って幾許かの時間が経過します。

梯子型抵抗の上側はMUXTOPビット領域によって制御される多重器に接続されます。これは以下の信号に接続することができます。

・OFF - 多重器OFF、接続された信号なし

- 接地

- ・OUT (OPnOUT) OPn出力
- VDD VDD

梯子型抵抗の下側も多重器に接続されます。この多重器はMUXBOTビット領域によって制御され、以下の信号に接続することができます。

- OFF
- 多重器OFF、接続された信号なし
- ・INP (OPnINP) OPn用正入力ピン
- ・INN (OPnINN) OPn用負入力ピン
- ・DAC DAC出力 (DACとDAC緩衝部が許可されなければなりません。)
- GND

OP0はMUXBOTビット領域経由で利用可能な以下の追加接続を持ちます。

・LINKOUT (OP2OUT) - OP2出力

OP1はMUXBOTビット領域経由で利用可能な以下の追加接続を持ちます。

・LINKOUT (OP0OUT) - OP0出力

OP2はMUXBOTビット領域経由で利用可能な以下の追加接続を持ちます。

・LINKOUT (OP1OUT) - OP1出力

3つ目の多重器は梯子型抵抗の8つの異なる摺動子位置に接続されます。この多重器はMUXWIPL^{*}ット領域によって制御され、OPn WIP信号に上側(R2)と下側(R1)の抵抗の8つの異なる比率のどれかに接続することを許します。

- WIP0 R2/R1=1/15
- WIP1 R2/R1=1/7
- WIP2 R2/R1=1/3
- WIP3 R2/R1=1/1
- WIP4 R2/R1=5/3
- WIP5 R2/R1=3
- WIP6 R2/R1=7
- WIP7 R2/R1=15

梯子型抵抗の仕様は「電気的特性」章で見つけることができます。

35.3.2.4. 出力動作

図35-1.で示されるように演算増幅器は直接OPnOUTピンに接続される出力駆動部を持ちます。OPn用出力駆動部が許可されると、 OPnOUTピンは他の周辺機能によって駆動することができません。出力駆動部は演算増幅器n制御A(OPnCTRLA)レジスタの出力動作 (OUTMODE)ビット領域によって制御される異なる動作で動くことができます。以下の出力動作形態が利用可能です。

- ・OFF 出力駆動部は禁止されますが、DRIVEn事象によって上書きすることができます。
- ・NORMAL 出力駆動部が許可され、普通に動きます。

35.3.2.5. 入力電圧範囲とバイアス電流

全振幅入力電圧範囲が必要とされない応用ではOPAMP周辺機能を節電に構成設定することができます。電力制御(PWRCTRL)レジ スタの入力範囲選択(IRSEL)とットに'1'を書くと、演算増幅器の電圧範囲を減らし、これは消費電力も減らします。期待される電圧範囲 と消費電力についてのより多くの情報に関しては「電気的特性」章をご覧ください。

演算増幅器のバイアス電流は「電気的特性」章で入出力ポートに対して指定される漏れ電流と同じです。

35.3.2.6. 内部計時器

演算増幅器が許可されると、演算増幅器が始動して正しい機能を始めるまで幾許かの時間がかかります。この始動時間に対しては 起動時間と安定時間の2つの構成部分があります。

- 1. 起動時間は演算増幅器の内部回路が安定する前に経過を必要とする時間です。起動時間は「電気的特性」章で記述されます。 これは外部回路に依存しません。
- 2. 安定時間は演算増幅器に対して安定を許され、起動時間完了後に安定になる追加時間です。これは出力駆動部の強さと演算 増幅器出力上の負荷を含む様々な要素に依存します。

各演算増幅器は演算増幅器許可からそれが使う準備が整う間の遅延を決めるのに使われる内部計時器を持ちます。この内部計時器が正しく機能するために2つビット領域が構成設定されなければなりません。

- 1. OPAMP周辺機能の時間基準は時間基準(OPAMP.TIMEBASE)レジスタの時間基準(TIMEBASE)ビット領域に書くことによって構成 設定されなければなりません。どれ位の周辺機能クロック(CLK_PER)数が1µsに等しいかを決めてください。その数が整数なら、そ れから1を引いてTIMEBASEビット領域に書いてください。その数が整数でなければ、それを整数へ切り捨てしてTIMEBASEビット 領域に書いてください。例えば、周辺機能クロック周期が260nsの場合、3.85周期が1µsと等価です。3.85が整数ではないので3に 切り捨てられ、その後にTIMEBASEビット領域に書かれるべきです。
- 2. OPnの安定時間は演算増幅器n安定計時器(OPAMP.OPnSETTLE)レジスタの安定計時器(SETTLE)と、ット領域に書くことによって 構成設定されなければなりません。安定時間は演算増幅器の負荷を含めて様々な要素に依存するため、設計と開発の後段階 まで知ることができないかもしれません。安定時間が未知の場合、SETTLEビット領域に最大値'\$7F'(127µs)が書かれるべきで す。

使用者が設定した安定時間経過後、演算増幅器n状態(OPnSTATUS)レジスタで安定(SETTLED)ビットが'0'から'1'に変えられます。 演算増幅器が事象での許可/禁止(EVENT_ENABLED)動作の場合、READYn事象も発行されます。

OPn出力が許可されている間に演算増幅器n入力多重器(OPnINMUX)または演算増幅器n梯子型抵抗多重器(OPnRESMUX)のレジ スタが変更された場合、アナログ切替器の開閉のため出力信号で不具合が起き、出力が新しい値に安定するのに先立って幾許かの時 間が経過します。この理由のため、安定計時器はOPnINMUXまたはOPnRESMUXのレジスタへの書き込みがある時に必ず再始動しま す。

安定計時器は演算増幅器n制御A(OPnCTRLA)レジスタへの書き込みがある時にも必ず再始動します。

35.3.2.7. 許可と禁止

演算増幅器は以下の可能な3つの許可/禁止動作の1つに構成設定することができます。

- ・全ての事象禁止でソフトウェアによる許可/禁止(SW_ENABLED_WITHOUT_EVENTS動作)
- ・事象システムによる許可/禁止(EVENT_ENABLED動作)
- ・他の事象許可と共にソフトウェアによる許可/禁止 (SW_ENABLED_WITH_EVENTS動作)

SW_ENABLED_WITHOUT_EVENTS動作を選ぶには演算増幅器n制御A(OPnCTRLA)レジスタの事象許可(EVENTEN)ビットに'0'が書 かれなければなりません。SW_ENABLED_WITHOUT_EVENTS動作では演算増幅器がOPnCTRLAの常時ON(ALWAYSON)ビットに '1'を書くことによって許可されます。演算増幅器はALWAYSONビットが'1'である限り、許可に留まります。OPnCTRLAのALWAYSO Nビットへの'0'書き込みは演算増幅器を禁止します。演算増幅器はやって来る事象に応答せず、事象も生成しません。

EVENT_ENABLED動作を選ぶにはOPnCTRLAのALWAYSONビットが'0'を書かれ、EVENTENビットが'1'を書かれなければなりません。この動作では演算増幅器がENABLEn事象によって許可され、DISABLEn事象によって禁止されます。EVENT_ENABLED動作では演算増幅器が準備完了時にREADYn事象を発行します。演算増幅器はやって来るDUMPnとDRIVEnの事象にも反応します。特別な場合は次のように処理されます。

- ・ 演算増幅器が先のENABLEn事象の結果としての始動処理中にENABLEn事象を受け取る場合、最新のENABLEn事象が無視され、最初のENABLEn事象からの安定時間が経過した時にREADYn事象が発行されます。
- ・演算増幅器が既に許可されて安定が完了されている間にENABLEn事象を受け取る場合、演算増幅器は状態を変えることなく許可に留まります。この場合でのENABLEn事象直後にREADYn事象も生成されます。
- ・演算増幅器が既に禁止中にDISABLEn事象を受け取る場合、このDISABLEn事象は無視され、演算増幅器は禁止のままです。
- ・ENABLEnとDISABLEnの両事象を同時に受け取る場合、DISABLEn事象が無視され、上の場合で記述されるようにENABLEn事象が処理されます。

SW_ENABLED_WITH_EVENTS動作を選ぶにはOPnCTRLAのEVENTENビットに'1'が書かれなければなりません。SW_ENABLED_W ITH_EVENTS動作では演算増幅器がOPnCTRLAのALWAYSONビットへの'1'書き込みによって許可されます。演算増幅器はALWA YSONビットが'1'である限り、許可に留まります。演算増幅器が許可の間、やって来るDUMPnとDRIVEnの事象に反応しますが、やっ て来るENABLEnとDISABLEnの事象によって影響を及ぼされません。OPnCTRLAのALWAYSONビットへの'0'書き込みが演算増幅 器を禁止します。

35.3.2.8. 変位校正

演算増幅器の入力変位(オフセット)電圧はADCと共にDACまたは外部定電圧源を使って校正することができます。 リセット後、製造で測定した校正値がヒューズから演算増幅器n校正(OPnCAL)レジスタに読み込まれます。

- 製造で測定した校正値と違う値で演算増幅器を校正するには以下の手順を実行してください。
- ・定電圧参照基準として演算増幅器の非反転(+)入力に接続されたDACまたは外部入出力ピンを使ってください。DACが使われる場合、それとその出力緩衝部が許可されなければなりません。
- ・次のように演算増幅器を構成設定してください。
 - 演算増幅器n入力多重器(OPnINMUX)レジスタの正入力用多重器(MUXPOS)は選んだ構成元に設定してください。
 - OPnINMUX)レジスタの負入力用多重器(MUXNEG)はOPnOUTに設定し、故に演算増幅器は電圧フォロワとして機能します。
- ・選んだ構成元の電圧を測定するのにADCを使ってください。この値が校正目標になります。
- ・ADC入力多重器をOPnからの出力を選ぶように構成設定し、この電圧を測定するのにADCを使ってください。
- ・どれ位演算増幅器n校正(OPnCAL)レジスタが調節されるべきかを決めるために2つのADC測定間の差を使ってください。校正段階 量は「電気的特性」章で見つかります。

35.3.3. 事象

演算増幅器はEVENT_ENABLEDまたはSW_ENABLED_WITH_EVENTSの動作で事象を生成してやって来る事象に反応しなければ なりません。OPnに対してEVENT_ENABLED動作を選ぶには演算増幅器n制御A(OPnCTRLA)レジスタで事象許可(EVENTEN)ビット が'1'を書かれ、常時ON(ALWAYSON)ビットが'0'を書かれなければなりません。OPnに対してSW_ENABLED_WITH_EVENTS動作を 選ぶにはOPnCTRLAのEVENTENビットが'1'を書かれ、ALWAYSONビットが'1'を書かれなければなりません。

OPnは下表で記述されるような事象を生成することができます。

表35-1. OPAMPでの事象生成部									
生成部名		説明	事象型	生成クロック領域	市色目				
周辺機能	事象	品元9月	争豕空	主成フロッフ頃或	事象長				
OPAMPn	READYn	OPn準備可	パルス	CLK_PER	1 CLK_PER周期				

下表はOPnに対する事象使用部とそれらに関連する機能を記述します。

表35-2. OPAMPでの事象使用部 入力検出 使用部名 入力検出 周辺機能 入力 周辺機能 入力 BUABLEn OPn許可 端 DISABLEn OPn禁止 端 DUMPn OPnのVOUTをVINNに接続 レベル DRIVEn 標準(NORMAL動作でOPn出力駆動部を許可) レベル

事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

35.3.4. 割り込み

OPAMP周辺機能は割り込みを生成しません。

35.3.5. 休止形態動作

演算増幅器n制御A(OPnCTRLA)レジスタでスタンハイ時走行(RUNCTDBY)ビットが'0'の場合、OPnはスタンハイ休止動作で停止され、その出力駆動部が禁止されます。演算増幅器は入出力ピンの上書きを開放し、その入出力ピンの動きは標準GPIO制御を使って制御することができます。

OPnCTRLAのRUNSTDBYビットが'1'の場合、OPnはOPnCTRLAの常時ON(ALWAYSON)ビットと事象許可(EVENTEN)ビットによって 決められる許可/禁止の動きと共にスタンバイ休止動作での使用可能に留まります。

35.3.6. デバッグ操作

CPUがデ・バッグ動作で停止されると、OPAMP周辺機能のアナログ部分はCPU停止前のように動作を続けます。デ・バッグ制御(DBGCTR L)レジスタでデ・バッグ時走行(DBGRUN)ビットが'1'の場合、OPAMP周辺機能のデジタルインターフェースも通常の動作を続けます。

同期/非同期

非同期

同期

35.3.7. 使い方応用

OPAMP周辺機能は非常に柔軟で様々なアナロク信号調整応用で使うことができます。本項はそれらを達成するのに必要とされる広範囲の構成設定と多重器設定を記述します。これらの構成設定の多くは外部部品を必要としません。

右図は内部抵抗のどれにも接続されず、直接デバイスのピンに接続される演算増幅器を示します。これは全ての接続を外部的に他の 部品にすることを望む状況に対して有用です。この構成設定を達成するのに必要とされる多重器設定は次のとおりです。

	表35-3. ピンへ直接接続した演算増幅器									
	OP番号	OPnI	MUX	OPnRESMUX						
		MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP				
	OPn	INP	INN	OFF	WIP0	OFF				

右図は利得1緩衝器としても知られる電圧フォロワを示します。非反転(+)入力がピンに接続され、出力は反転(-)ピンに接続されます。この構成設定に必要とされる多重器設定は次のとおりです。 図35-3. 電圧フォロワ

表35-4. 電圧フォロワ

OP番号	OPnI	NMUX	OPnRESMUX				
	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP		
OPn	INP	OUT	OFF	WIP0	OFF		

右図は設定可能な非反転利得増幅器を示します。必要とされる多重器設定は次のとおりです。

表35-5. 非反転PGA

OP番号	OPnI	MUX	OPnRESMUX		
UP留方	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP
OPn	INP	WIP	GND	利得を決定	OUT

右図は反転PGA構成設定を示します。必要とされる多重器設定は次のとおりです。

表35-6. 反転PGA


OP番号	OPnI	MUX	OPnRESMUX			
UP留方	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP	
OPn	VDDDIV2	WIP	INN	利得を決定	OUT	

右図は演算増幅器が積分器としてどう構成設定され得るかを示します。外部コンデン サと外部抵抗が必要とされます。DUMPn事象はコンデンサを放電して積分器をリセット する切替器を閉じます。必要とされる多重器設定は次のとおりです。

表35-7. 積分器

OP#R OPnINMUX		OPnRESMUX			
OP番号	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP
OPn	VDDDIV2	INN	OFF	WIP0	OFF

右図は2つの演算増幅器から差動増幅器がどう構築 され得るかを示します。差動増幅器はV1とV2の2つ の入力信号を受け入れます。出力もOP1OUTとV2 の2つ信号から成ります。出力信号の差(VREF)は2 つの入力信号の差(V2-V1)に比例します。この構成 設定を実装するのに必要とされる多重器設定は次 のとおりです。








図35-2. 直接ピンに接続される演算増幅器









図35-5.反転PGA

図35-6.積分器

VIN — — — — — R(外部)

VDD/2



OPn

DUMPn

C(外部)

VOUT

表35-8.2つの演算増幅器を使う差動増幅器

OP番号 OPnINMUX		OPnRESMUX				
OP留亏	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP	
OP0	INP	OUT	OFF	WIP0	OFF	
OP1	INP	WIP	LINKOUT (OP0OUT)	利得を決定	OUT	

右図は2つの演算増幅器から構築された縦列非反転 PGAを示します。以下の多重器設定が必要とされます。

図35-8.2縱列非反転PGA




表35-9.2縱列非反転PGA

OP番号	OPnI	NMUX	OPnRESMUX			
UP留亏	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP	
OP0	INP	WIP	GND	利得を決定	OUT	
OP1	LINKOUT (OP0OUT)	WIP	GND	利得を決定	OUT	

右図は2つの演算増幅器から構築された縦列反転PGAを示します。必要とされる多重器設定は次のとおりです。

図35-9.2縱列反転PGA




表35-10.2縱列反転PGA

OP番号	D来号 OPnINMUX			OPnRESMUX	
OP留亏	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP
OP0	VDDDIV2	WIP	INN	利得を決定	OUT
OP1	VDDDIV2	WIP	LINKOUT (OP0OUT)	利得を決定	OUT

右図は3つの演算増幅器から構築された縦列非反転PGAを示します。以下の多重器設定が必要とされます。

図35-10.3縦列非反転PGA




表35-11.3縱列非反転PGA

OP番号	OPnIN	IMUX	OPnRESMUX				
UP留方	MUXPOS MUXNEG		MUXBOT	MUXWIP	MUXTOP		
OP0	INP	WIP	GND	利得を決定	OUT		
OP1	LINKOUT (OP0OUT)	WIP	GND	利得を決定	OUT		
OP2	LINKOUT (OP1OUT)	WIP	GND	利得を決定	OUT		

右図は3つの演算増幅器 から構築された縦列反転 PGAを示します。必要とさ れる多重器設定は次のと おりです。




表35-12.3縱列反転PGA

OP番号	OPnI	MUX		OPnRESMUX	
UP留亏	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP
OP0	VDDDIV2	WIP	INN	利得を決定	OUT
OP1	VDDDIV2	WIP	LINKOUT (OP0OUT)	利得を決定	OUT
OP2	VDDDIV2	WIP	LINKOUT (OP1OUT)	利得を決定	OUT

右図は計装増幅器として構成設定した3つの演算増 幅器を示します。以下の多重器設定が必要とされま す。

図35-12. 計装増幅器




表35-13. 計装増幅器

OP番号	OPnI	MUX	OPnRESMUX			
OP留亏	MUXPOS	MUXNEG	MUXBOT	MUXWIP	MUXTOP	
OP0	INP	OUT	GND	下表参照	OUT	
OP1	INP	OUT	OFF	WIP0	OFF	
OP2	LINKWIP (OP0WIP)	WIP	LINKOUT (OP1OUT)	下表参照	OUT	

望む利得を選ぶため、OP0とOP2と関連する梯子型抵抗を右のように 表35-14. 計装増幅器用利得選択 構成設定してください。

利得	OP0RESMUX.MUXWIP	OP2RESMUX.MUXWIP
1/15	'111' (\$7)	' <mark>000</mark> ' (\$0)
1/7	' 110 ' (\$6)	' <mark>001</mark> ' (\$1)
1/3	' <mark>101</mark> ' (\$5)	'010' (\$2)
1	' <mark>011</mark> ' (\$3)	'0 11' (\$3)
3	' <mark>010</mark> ' (\$2)	'101' (\$5)
7	' <mark>001</mark> ' (\$1)	'110' (\$6)
15	' <mark>000</mark> '(\$0)	'111' (\$7)

35.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット 5	ビット 4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0								ENABLE
+\$01	DBGCTRL	7~0								DBGRUN
+\$02	TIMEBASE	7~0				Т	IMEBASE6~	0	1	
+\$03 ~~ +\$0E	予約									
+\$0F	PWRCTRL	7~0								IRSEL
+\$10	OP0CTRLA	7~0	RUNSTDBY				OUTM	ODE1,0	EVENTEN	ALWAYSON
+\$11	OP0STATUS	7~0								SETTLED
+\$12	OP0RESMUX	7~0]	MUXWIP2~0)	1	MUXBOT2~(0	MUXT	OP1,0
+\$13	OP0INMUX	7~0		Ν	MUXNEG2~()			MUXPOS2~)
+\$14	OP0SETTLE	7~0			· · · · ·		SETTLE6~0		-	
+\$15	OP0CAL	7~0			· · · · ·	CAI	7~0		-	
+\$16 - +\$17	予約									
+\$18	OP1CTRLA	7~0	RUNSTDBY				OUTM	ODE1,0	EVENTEN	ALWAYSON
+\$19	OP1STATUS	7~0								SETTLED
+\$1A	OP1RESMUX	$7 \sim 0$]	MUXWIP2~0)	l	MUXBOT2~(0	MUXT	OP1,0
+\$1B	OP1INMUX	$7 \sim 0$		Ν	MUXNEG2~()			MUXPOS2~)
+\$1C	OP1SETTLE	$7 \sim 0$					SETTLE6~0			
+\$1D	OP1CAL	7~0			· · · · ·	CAI	7~0		-	
+\$1E ~~+\$1F	予約									
+\$20	OP2CTRLA	7~0	RUNSTDBY				OUTM	ODE1,0	EVENTEN	ALWAYSON
+\$21	OP2STATUS	7~0								SETTLED
+\$22	OP2RESMUX	7~0]	MUXWIP2~0)	l	MUXBOT2~()	MUXT	OP1,0
+\$23	OP2INMUX	7~0		Ν	MUXNEG2~()			MUXPOS2~)
+\$24	OP1SETTLE	7~0					SETTLE6~0			
+\$25	OP2CAL	7~0				CAI	7~0			

35.5. レシ スタ説明

35.5.1. CTRLA - 制御A (Control A)

名称	:	CTRLA
ᆂ		1000

変位 : +\$00 リセット : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0		
								ENABLE		
アクセス種別	R	R	R	R	R	R	R	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット0 - ENABLE : OPAMP周辺機能許可 (Enable OPAMP Peripheral)

このビットはOPAMP周辺機能が許可されるか否かを制御します。

值	0	1			
説明	OPAMP周辺機能は禁止	OPAMP周辺機能は許可			

35.5.2. DBGCTRL - デバッグ制御 (Debug Control)

図リ	4称 : DBGCT を位 : +\$01 セット : \$00 特質 : -	`RL							
	ヒット	7	6	5	4	3	2	1	0
									DBGF
	アクセス種別	R	R	R	R	R	R	R	R/V
	リセット値	0	0	0	0	0	0	0	0

• ビット0 - DBGRUN : デバッグ時走行 (Run in Debug Mode)

このビットはデ・バッグ動作でCPUが停止される時にOPAMP周辺機能のデジタルインターフェースが動作を続けるか否かを制御します。OP AMP周辺機能のアナログ部分は動作を続けます。

値	0	1
=		デバッグ動作でCPUが停止される時にOPAMP周辺機能のデジタル インターフェースは動作を続けます。

35.5.3. TIMEBASE - 時間基準 (Timebase)

名称 : TIMEBASE 変位 : +\$02 リセット : \$01 特質 : -

ビット	7	6	5	4	3	2	1	0	
			ŢIMEBASE6~0						
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	1	

● ビット6~0 - TIMEBASE6~0:時間基準 (Timebase)

このビット領域は1µs以上の時間間隔を達成するためにCLK_PER周期を計数する計数器の最大値を制御します。1µs以上のCLK_PER 周期数よりも1少ない数が書かれるべきです。これは始動と安定時間の内部タイングに使われます。

35.5.4. PWRCTRL - 電力制御 (Power Control)

名称	:	PWRCTRI
変位	:	+\$0F
リセット	:	\$00

特質 :-

ビット	7	6	5	4	3	2	1	0
								IRSEL
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット0 - IRSEL : 入力範囲選択 (Input Range Select)

このビットは演算増幅器入力電圧範囲を選びます。

值	0	1
説明		演算増幅器入力電圧範囲と消費電力が減らされます。よ り多くの情報については「電気的特性」章をご覧ください。

35.5.5. OPnCTRLA - 演算增幅器n制御A (Op Amp n Control A)

名称	: OP0CTRLA	: OP1CTRLA	: OP2CTRLA
変位	: +\$10	: +\$18	: +\$20
البطال	#00		

リセット : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
F	UNSTDBY				OUTM	ODE1,0	EVENTEN	ALWAYSON
アクセス種別	R/W	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY : スタンハイ時走行 (Run in Standby Mode)

このビットはスタンバイ休止動作で演算増幅器が機能するか否かを制御します。

値	0	1
説明	スタンバイ休止動作で、OPn禁止、出力駆動部禁止	スタンバイ休止動作で、構成設定されるように動作継続

• ビット3,2 - OUTMODE1,0 : 出力動作 (Output Mode)

このビット領域は出力駆動部の出力動作を選びます。

値	Ī	0 0	0 1	1 x
名和	称	OFF	NORMAL	-
説印	明	OPnの出力駆動部は禁止されますが、 DRIVEn事象によって無効にすることができます。	OPnの出力駆動部は標準動作で許可	(予約)

● ビット1 - EVENTEN : 事象許可 (Event Enable)

このビットは事象の受け取りと生成を許可します。

値	0	1
説明	OPnに対して事象が許可されません。	OPnに対して全ての事象が許可されます。

• ビット0 - ALWAYSON : 常時ON (Always On)

このビットは演算増幅器が常にONが否かを制御します。

値	0	1
説明	OPnは常時ONではありませんが、ENABLEn事象によって許可、 DISABLEn事象によって禁止することができます。	OPnは常時ON

35.5.6. OPnSTATUS - 演算増幅器n状態 (Op Amp n Status)

変 リ	新:OP0STA 5位:+\$11 セット:\$00 5質:-	TUS : OP1S : +\$19							
	ヒット	7	6	5	4	3	2	1	0
									SETTLED
	アクセス種別	R	R	R	R	R	R	R	R
	リセット値	0	0	0	0	0	0	0	0

● ビット0 - SETTLED : 演算増幅器安定 (Op Amp has Settled)

このビットは演算増幅器が許可または構成設定変更に関連する安定待ちの時に解除(0)されます。このビットは許された安定時間が終 了した時に設定(1)されます。

35.5.7. OPnRESMUX - 演算增幅器n梯子型抵抗多重器 (Op Amp n Resistor Ladder Multiplexer)

名称: OP0RESMUX	: OP1RESMUX	: OP2RESMUX
変位 :+\$12	: +\$1A	: +\$22
リセット : \$00		

特質 :-

ビット	7	6	5	4	3	2	1	0
	MUXWIP2~0				MUXBOT2~0	MUXTOP1,0		
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~5 - MUXWIP2~0 : 摺動子用多重器 (Multiplexer for Wiper)

このビット領域は梯子型抵抗の摺動子(可変抵抗器)位置を選びます。

值	000	001	010	011	$1 \ 0 \ 0$	101	110	111
名称	WIP0	WIP1	WIP2	WIP3	WIP4	WIP5	WIP6	WIP7
説明	R1=15R,R2=1R	R1=14R,R2=2R	R1=12R,R2=4R	R1=8R,R2=8R	R1=6R,R2=10R	R1=4R,R2=12R	R1=2R,R2=14R	R1=1R,R2=15R

● ビット4~2 - MUXBOT2~0:下側用多重器 (Multiplexer for Bottom)

このビット領域は梯子型抵抗の下側抵抗に接続されるアナログ信号を選びます。

値	000	001	010	0 1 1	100	101	その他
名称	OFF	INP	INN	DAC	LINKOUT	GND	-
説明	多重器 OFF	OPnの 正入力ピン	OPnの 負入力ピン	DAC出力(DACとDAC出力緩衝部が 許可されなければなりません。)	OPn-1出力 (<mark>注</mark>)	接地	(予約)

注: OP0に対してLINKOUTを選ぶと、MUXBOTはOP2の出力に接続されます。

● ビット1,0 - MUXTOP1,0 : 上側用多重器 (Multiplexer for Top)

このビット領域は梯子型抵抗の上側抵抗に接続されるアナログ信号を選びます。

値	0 0	01	10	11
名称	OFF	OUT	VDD	-
説明	多重器OFF	OPn出力	VDD	(予約)

35.5.8. OPnINMUX - 演算増幅器n入力多重器 (Op Amp n Input Multiplexer)

<u>変</u> リ・	4称 : OP0INMU 5位 : +\$13 セット : \$00 持質 : -	JX : OP1IN : +\$1B	MUX : OP2I : +\$23						
	ビット	7	6	5	4	3	2	1	0
				MUXNEG2~0)			MUXPOS2~0	
	アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット6~4 - MUXNEG2~0: 負入力用多重器 (Multiplexer for Negative Input)

このビット領域はOPnの反転(-)入力に接続されるアナログ信号を選びます。

値	000	001	010	0 1 1	その他
名称	INN	WIP	OUT	DAC	-
説明	OPn用 負入力ピン	梯子型抵抗の 摺動子	OPn出力 (利得1)	DAC出力(DACとDAC出力緩衝部が 許可されなければなりません。)	(予約)

• ビット2~0 - MUXPOS2~0:正入力用多重器 (Multiplexer for Positive Input)

このビット領域はOPnの非反転(+)入力に接続されるアナログ信号を選びます。

值	000	001	010	011	100	101	110	111
名称	INP	WIP	DAC	GND	VDDDIV2	LINKOUT	LINKWIP	-
説明	OPn用 正入力ピン	梯子型抵抗 の摺動子	DAC出力 (<mark>注1</mark>)	接地	VDD/2	OPn-1出力 (<mark>注2</mark>)	OP0の梯子型抵抗 の摺動子 (<mark>注3</mark>)	(予約)

注1: DACとDAC出力緩衝部が許可されなければなりません。

注2: OP1とOP2に対してだけ利用可能な設定です。

注3: OP2に対してだけ利用可能な設定です。

35.5.9. OPnSETTLE - 演算増幅器n安定計時器 (Op Amp n Settle Timer)

名称: OP0SETTLE: OP1SETTLE: OP2SETTLE

変位 :+\$14 :+\$1C :+\$	+\$24
------------------------------	-------

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
					SETTLE6~0			
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6~0 - SETTLE6~0 : 安定計時器 (Settle Timer)

このビット領域は演算増幅器出力が安定するまでに許されるµs数を指定します。この値は時間基準(TIMEBASE)レジスタと共にREADYn 事象を生成して演算増幅器n状態(OPnSTATUS)レジスタの安定(SETTLED)フラグを設定(1)する時を決める内部計時器によって使われ ます。

35.5.10. OPnCAL - 演算増幅器n校正 (Op Amp n Calibration)

名称 : OP0CAL : OP1CAL : OP2CAL 変位 : +\$15 : +\$1D : +\$25 リセット : \$00 特質 : -

ビット	7	6	5	4	3	2	1	0
				CAI	7~0			
アクセス種別	R/W							
リセット値	Х	Х	Х	Х	Х	Х	Х	Х

● ビット7~0 - CAL7~0:入力変位電圧校正 (Calibration of Input Offset Voltage)

このビット領域は演算増幅器の入力変位(オフセット)電圧を調整する校正値です。'\$00'は変位調整の負の最大値を提供し、'\$80'は変位調整なしを提供し、'\$FF'は変位調整の正の最大値を提供します。

36. ZCD - 0交差検出器

36.1. 特徴

- ・高電圧交流信号での0交差検出
- ・1つの外部抵抗器だけが必要
- ・検出器出力がピンで利用可能
- ・検出器出力の極性を反転可能
- ・以下での割り込み生成:
 - 上昇端
 - 下降端
 - 両端
- ・事象生成:
 - 検出器出力

36.2. 概要

0交差検出器(ZCD:Zero-Cross Detector)は交流電圧が接地電位近くの閾値電圧を通って交差する時を検出します。この閾値は0交 差参照基準電圧(ZCPINV)で代表値は周辺機能の電気的仕様項で見つけることができます。


ZCD入力ピン(ZCIN)から交流電圧への接続は直列電流制限抵抗(RSERIES)を通して行われなければなりません。ZCDはピンで一定電 圧を維持するためにZCD入力ピンに対して吐き出しまたは吸い込みのどちらかの電流を印加し、それによってデバイスのESD保護ダイ オードの順方向バイアスからピン電圧を保護します。印加した電圧が参照基準電圧よりも大きいと、ZCDは電流を吸い込みます。印加し た電圧が参照基準電圧よりも小さいと、ZCDは電流を吐き出します。

ZCDは以下の目的に対して交流波形を監視する時に使うことができますが、これに制限されません。

- ·周期測定
- ・正確な長期時間測定
- · 調光位相遅延駆動
- ・低EMI電力周波数切り替え

36.2.1. 構成図





36.2.2. 信号説明

信号	形式	説明
ZCIN	アナログ入力	入力
OUT	デジタル出力	出力

36.3. 機能的な説明

36.3.1. 初期化

基本的な操作については以下のこれらの手順に従ってください。


- 1. 望む入力ピンをPORT周辺機能で禁止した入力緩衝部を持つアナログ ピンとして構成設定してください。内部プルアップ抵抗も禁止さ れなければなりません。
- 2. 任意選択: 制御A(ZCDn.CTRLA)レジスタの出力ピン許可(OUTEN)ビットに'1'を書くことによって出力ピンを許可してください。
- 3. ZCDn.CTRLAのZCD許可(ENABLE)ビットに'1'を書くことによってZCDを許可してください。

ZCD許可後、ZCDの出力が無効かもしれない間の始動時間があります。始動時間はデバイスに対するZCD電気的特性を参照することによって決めることができます。

36.3.2. 動作

36.3.2.1. 外部抵抗選択

ZCDは外部電圧源と直列の電流制限抵抗(RSERIES)を必要とします。外部電圧源の頂上振幅(VPEAK)が安定と予測される場合、抵抗 値はIZCD_MAX/2の抵抗電流が予測される頂上電圧と等しい電圧降下になるように選ばれなければなりません。抵抗の電力定格は少 なくても2乗平均電圧を抵抗値で除算されたものでなければなりません。最小(VMINPEAK)と最大(VMAXPEAK)の値間で変わる頂上電 圧の処理方法は以降の「VPEAK変動の扱い」項で記述されます。



36.3.2.2. ZCD論理回路出力

状態(ZCDn.STATUS)レジスタのZCD状態(STATE)フラグは入力信号が参照基準電圧(ZCPINV)の上か下かを示します。既定で、STATE フラグは入力信号が参照基準電圧以上の時に'1'で、入力信号が参照基準電圧以下の時に'0'です。制御A(ZCDn.CTRLA)レジスタ で反転許可(INVERT)ビットに'1'を書くことでSTATEフラグの極性を逆にすることができます。INVERTビットはZCD割り込み極性にも影 響を及ぼします。

36.3.2.3. ZCPINV偏移補正

ZCDが切り替わる実際の電圧が0交差参照基準電圧です。この参照基準電圧が接地から僅かに偏移しているため、ZCDによって生成される0交差事象は真の0交差に対して早いか遅いかのどちらかで発生します。

36.3.2.3.1. 偏移電流による補正

交流波形が右図で示されるように接地に対して参照されると、 0交差は波形上昇の時に遅すぎ、波形下降の時に早すぎで 検出されます。

波形が右図で示されるようにVDDに対して参照されると、0交差は波形下降の時に遅すぎ、波形上昇の時に早すぎで検出されます。







図36-4. VDDに対して参照される正弦波




実際の偏移時間(Toffset)は既知の周波数(f)の正弦状波形に対して下で示される式を使って決めることができます。




この偏移時間はZCD入力ピンにプルアップまたはプルダウンのバイアス抵抗を追加することによって補償することができます。下図で示されるように、プルアップ抵抗は外部電圧源が接地に対して参照される時に使われます。








抵抗はZCD入力ピンにハイアスを加え、故に外部電圧源はピン電圧をZCPINV切り替え電圧に引っ張って0に行かなければなりません。 プルアップまたはプルダウンの値は下で示される式で決めることができます。



36.3.2.3.2. AC結合による補正

外部電圧源が正弦状の時は下図で示されるように、電流制限抵抗と直列のコンデンサでZCD入力ピンから外部電圧源を絶縁することに よってZCPINV偏移の影響をなくすことができます。



コンデンサに起因する位相変移はZCD出力に実際の0交差事象に先立つ切り替わりを引き起こします。この位相変移は上昇と下降の 両方の0交差に対して同じで、計時器または他の方法によってZCD切り替わりに対するCPU応答を遅らせるか、または位相変移が無 視できるほど充分大きな値のコンデンサを選ぶかのどちらかによって補償することができます。

この構成に対する直列の抵抗とコンデンサの値を決めるには、IZCD_MAX/2の頂上電流を得るためのインピーダンス(Z)を計算してください。 次に、適切で大きな無極性コンデンサを選び、外部電圧源周波数でそれのリアクタンス(Xc)を計算してください。最後に、下で示される式 を使うことによって直列抵抗(Rseries)、コンデンサ頂上電圧、位相変移を計算してください。

この技法が使われ、入力信号が存在しないと、ZCDは発振するかもしれません。発振は200kΩのような高い値の抵抗でZCD入力ピンを接地に接続することによって防ぐことができますが、この抵抗は0交差事象の検出に偏移をもたらします。

式36-4. R-C式

$Z = \frac{VPEAK}{3 \times 10^{-4}}$	VPEAK f	= 外部電圧源頂上電圧 = 外部電圧源周波数
$Xc = \frac{1}{2\pi fC}$	C R	= 直列コンデンサ = 直列抵抗
$R = \sqrt{Z^2 - Xc^2}$	$Vc \phi$	= 頂上コンデンサ電圧 = コンデンサに起因するラシアンでの0交差進相
$Vc = Xc (3 \times 10^{-4})$ $\phi = \tan^{-1} \theta \left(\frac{Xc}{R}\right)$	$T\phi$	= 実際の0交差に先立つ0交差事象時間
$T\phi = \frac{\phi}{2\pi f}$		
210		

式36−5. R−C計算例
<i>Vrms</i> = 120
$V_{PEAK} = Vrms \times \sqrt{2} = 169.7$
f = 60 [Hz]
$C = 0.1 [\mu F]$
$Z = \frac{VPEAK}{3 \times 10^{-4}} = \frac{169.7}{3 \times 10^{-4}} = 565.7 \text{ [k}\Omega\text{]}$
$X_{c} = \frac{1}{2\pi fC} = \frac{1}{2\pi \times 60 \times 10^{-7}} = 26.5 \ [k\Omega]$
$R = \sqrt{Z^2 - Xc^2} = 565.1 [k\Omega] (計算値)$
Ra = 560 [kΩ] (実使用值)
$ZR = \sqrt{Ra^2 - Xc^2} = 560.6 [\mathrm{k}\Omega]$
$IPEAK = \frac{VPEAK}{ZR} = 302.7 \times 10^{-6} [A]$
$Vc = Xc \times IPEAK = 8.0 [V]$
$\phi = \tan^{-1}\theta\left(\frac{Xc}{R}\right) = 0.047 \ [\vec{\cancel{7}}\vec{\cancel{7}}]$
$T\phi = \frac{\phi}{2\pi f} = 125.6 \text{ [}\mu\text{s]}$

36.3.2.4. VPEAK変動の扱い

+ - ... + 4 ... + +

外部電圧の頂上振幅が変わることが推測される場合、直列抵抗(RSERIES)はZCDの吐き出しと吸い込みの電流が絶対最大定格の ±IZCD_MAX以下で妥当な最小範囲以上を保つように選ばれなければなりません。ZCDに対する一般的な経験則は最大頂上電圧が 最小頂上電圧の6倍を超えてはならないことです。最大電流が±IZCD_MAXを超えず、最小が少なくても±IZCD_MAX/6であることを保証 するよう、下の式で示されるように直列抵抗を計算してください。直列抵抗に対するプルアップまたはプルダウンの補償は、プルアップ/プルダ ウンの抵抗値が頂上電圧と無関係なので、前で示されるZCDプルアップ/プルダウン抵抗式を使って決めることができます。

式36-6. 外部電圧範囲に対する直列抵抗					
$R_{SERIES} = \cdot$	VMAXPEAK – VMINPEAK				
KSERIES -	$7 imes10^{-4}$				

36.3.3. 事象

ZCDは以下の事象を生成することができます。

	表36-1. ZCD事家生成部								
生	戓部名	説明	事象型		市 4 E				
周辺機能	事象		争豕空	生成クロック領域	事象長				
ZCDn	OUT	ZCD出力レベル	レヘッル	非同期	ZCD出力レベルによって決められます。				

ZCDは事象入力がありません。事象型とL事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」を参照してください。

36.3.4. 割り込み

表36-2.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
CROSS	ZCD割り込み	ZCDn.INTCTRLのINTMODEとZCDn.CTRLAの反転許可(INVERT)によって構成設定される0 交差検出

ZCD割り込み条件が起こると、状態(ZCDn.STATUS)レジスタの交差割り込み要求フラグ(CROSSIF)が設定(1)されます。

ZCD割り込みは割り込み制御(ZCDn.INTCTRL)レジスタの割り込み動作形態(INTMODE)領域に書くことによって許可または禁止されます。

ZCD割り込み要求は割り込み元が許可され、CROSSIF7ラグが設定(1)される時に生成されます。割り込み要求は割り込み要求7ラグが解除(0)されるまで活性(1)に留まります。割り込み要求7ラグを解除(0)する方法の詳細についてはZCDn.STATUSレジスタ記述をご覧ください。

36.3.5. 休止形態動作

アイドル休止動作で、ZCDは通常のように動作を続けます。

スタンハイ休止動作で、ZCDは既定で禁止されます。制御A(ZCDn.CTRLA)レジスタのスタンハイ時走行(RUNSTDBY)ビットが'1'を書かれ る場合、ZCDは例えスタンハイ休止動作でCLK_PERが動いていなくても、割り込み生成、事象生成、ピンでのZCD出力と共に通常のよう に動作を続けます。

パワーダウン休止動作では、ピンへの出力を含めてZCDが禁止されます。

36.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY	OUTEN			INVERT			ENABLE
+\$01	予約									
+\$02	INTCTRL	7~0							INTMO	DDE1,0
+\$03	STATUS	7~0				STATE				CROSSIF

36.5. レジスタ説明

36.5.1. CTRLA - 制御A (Control A)

- 名称:CTRLA
- 変位:+\$00

リセット:\$00

特質:-

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY	OUTEN			INVERT			ENABLE
アクセス種別	R/W	R/W	R	R	R/W	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY : スタンバイ時走行 (Run in Standby)

このビットに'1'を書くことはデバイスがスタンバイ休止動作に入る時にZCDを活動に留まらせます。

• ビット6 - OUTEN : 出力ピン許可 (Output Pin Enable)

このビットに'1'を書くことがOUT信号を支援されるピンに接続します。

● ビット3 - INVERT : 反転許可 (Invert Enable)

このビットに'1'を書くことがZCD出力を反転します。

● ビット0 - ENABLE : ZCD許可 (ZCD Enable)

このビットに'1'を書くことがZCDを許可します。

36.5.2. INTCTRL - 割り込み制御 (Interrupt Control)

名称 : INTCTRL

- **変位** : +\$02
- **リセット** : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
							INTMO	DE1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット1,0 - INTMODE1,0 : 割り込み動作形態 (Interrupt Mode)

これらのビットへの書き込みはZCD OUT信号のどの端がZCD割り込み要求を起動するかを選びます。

值	0 0	01	10	11
名称	NONE	RISING	FALLING	BOTH
説明	割り込みなし	OUT信号上昇で割り込み	OUT信号下降で割り込み	OUT信号上昇と下降の両方で割り込み

36.5.3. STATUS - 状態 (Status)

名称:STATUS

変位 : +\$03

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
				STATE				CROSSIF
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット4 - STATE : ZCD状態 (ZCD State)

このビットは3周期の同期部遅延を含む、ZCDからのOUT信号の現在の状態を示します。

ビット0 - CROSSIF: 交差割り込み要求フラク (Cross Interrupt Flag)

このビットは0交差割り込み要求フラグです。このビットに'1'を書くことがこの割り込み要求フラグを解除(0)します。このビットに'0'を書くことは無効です。

37. UPDI - 統一プログラム/デバッグ インターフェース

37.1. 特徴

- ・外部プログラミングとチップ上デバッグ(OCD)用UPDI単線インターフェース
 - プログラミングに対してデバイスの専用ピンを使用
 - 操作中に汎用入出力(GPIO)ピン占有なし
 - 書き込み器に対する非同期半二重UART規約
- プログラミンク゛
 - 組み込み誤り検出と誤り識票生成
 - より速いプログミングのための応答生成無効
- ・デバッグ
 - デバイスのアドレス空間(NVM,RAM,I/O)に対するメモリ割り当てアクセス
 - デバイスのクロック周波数での制限なし
 - -制限なしの使用者プログラム中断点(ブレークポイント)
 - 2つのハートウェア中断点
 - 高度なOCD機能に対する支援
 - ・コード鑑定のためのCPUプログラムカウンタ(PC)、スタックポインタ(SP)、ステータスレジスタ(SREG)の走行時読み出し
 - ・CRCでの中断/停止状況の検出と合図
 - ・実行、停止、リセットのデバッグ命令用プログラムの流れ制御
 - システムレジスタのアクセスなしでの非干渉走行時チップ監視
 - 施錠されたデバイスでのフラッシュメモリのCRC検査結果を読むためのインターフェース

37.2. 概要

統一プログラム/デベッグ インターフェース(UPDI)は外部書き込み器とデベイスのOCD用の専用インターフェースです。

UPDIは不揮発性メモリ(NVM)空間のフラッシュメモリ、EEPROM、ヒューズ、施錠ビット、そして使用者列のプログラシングを支援します。いくつかのメモリ割り当てレジスタは許可された正しいアクセス特権(鍵、施錠ビット)でだけ、そしてOCD停止動作または特定のプログラシング動作でだけアクセス可能です。これらの動作はUPDIに正しい鍵を送ることによって解錠されます。NVM制御器経由のプログラシングとNVM制御器指令の実行については「NVMCTRL - 不揮発性メモリ制御器」章をご覧ください。


UPDIは3つの分離された規約層、UPDI物理(PHY)層、UPDIデータリンク(DL)層、UPDIアクセス(ACC)層に分割されます。既定PHY層は 接続された書き込み器/デバッガに対してUPDIピン線を渡る双方向UART通信を扱います。これは単線通信動作で到着データフレームで のデータ再生とクロック再生も提供します。受け取った命令と対応するデータはDL層によって処理され、復号された命令に基づいてACC 層との通信の準備をします。システム バスとメモリ割り当てレジスタへのアクセスはACC層を通して許されます。

プログラミングとデベッグはデータの受信と送信用の専用ピンを使う半二重インターフェースに基づく単線UARTのPHY層を通して行われます。 専用内部発振器がPHY層をクロック駆動します。

ACC層はUPDIと接続されたバス配列間のインターフェースです。この層はメモリ、NVM、周辺機能のようなシステム部へのメモリ割り当てアクセスを 持つバス配列に対してUPDI経由でのアクセスを許します。

非同期システム インターフェース(ASI:Asynchronous System Interface)はOCD、NVM、システム管理系で機能を選ぶための直接インターフェース アクセスを提供し、これはバス アクセスを要求することなく、システム情報への直接アクセスをデバッガに与えます。

37.2.1. 構成図



37.2.2. プログラム メモリ空間のアドレス指定

CPUデータ空間で、I/Oメモリ、ヒューズ、EEPROM、SRAMは\$0000 ~\$7FFFのアトレスに置かれます。加えて、(32Kハ'イトまでの)フ ラッシュメモリの部分は\$8000~\$FFFFのアトレスに割り当てること ができます。これらのアトレス(\$0000~\$FFFF)はUPDI周辺機能 によるアクセスに対しても有効です。

CPUコート^{*}空間、即ち、フラッシュメモリ全体は相対アト^{*}レス\$0000から始まるLPM/SPM命令を使ってCPUによってアクセスすることができます。UPDIによるアクセスについてはCPUデータ空間とCPUコート^{*}空間が仮想的に1つの続いたアト^{*}レス空間で、コート^{*}空間は常に\$80_000の変位アト^{*}レスで始まります。


与えられたデバイスでのメモリ空間の正確なアドレスとより多くの詳細については「メモリ」章をご覧ください。

図37-2. UPDIから見たメモリ割り当て



37.2.3. クロック

PHY層とACC層は違うクロック領域で動くことができます。PHY層クロックは専用内部発振器から得られ、ACC層クロックは周辺機能クロックと同じです。PHY層とACC層間にはクロック領域間の正しい動作を保証する同期境界があります。UPDIクロック出力周波数はASIを通して 選ばれ、UPDI許可またはリセット後の既定UPDIクロック始動周波数は4MHzです。UPDIクロック周波数はASI制御A(UPDI,ASI_CTRLA)レジ スタのUPDIクロック分周器選択(UPDICLKSEL)ビット領域を書くことによって変更することができます。



37.2.4. 物理層

PHY層は接続された書き込み器/デベッガとデベイス間の通信インターフェースです。PHY層の主な機能は次のように要約することができます。

- ・他の機能を持たないデバイス上の専用ピン
- ・UPDIピンで非同期半二重UART通信を使い、UPDI単線動作を支援
- ・内部ボーレート検出、UARTフレームでのクロックとデータの再生
- ・異常検出(パリティ、クロック再生、フレーム、システム異常)
- ・送信応答生成(ACK)
- ・動作中の異常識票の生成
- ・保護時間制御

37.2.5. ピン配置説明

右表はUPDIによって使われるピンの機能を示します。UPDI物理ピンについてのより多くの情報に関しては 「入出力多重化」項をご覧ください。


機能	ピン名		
UPDI	UPDI		

P S1 S2

37.3. 機能的な説明

37.3.1. 動作の原理

UPDIを通す通信は固定フレーム形式、クロックとデータの再生 に対する自動ボーレート検出を用いる標準USART通信に 基づきます。データフレームに加えて、通信のためにいくつ かの制御フレーム(DATA、IDLE、BREAK、SYNCH、ACK) が重要です。



- ACK (\$40)

76-7	説明
DATA	DATAフレームは常にLowの1開始(St)ビット、8データビット、偶数パリティ用の1パリティ(P)ビット、常にHighの2停止(S1とS2)ビット から成ります。パリティビットまたは停止ビットが不正な値を持つ場合、誤りが検出されてUPDIによって合図されます。UP DIでのパリティビット検査は制御A(UPDI.CTRLA)レジスタのパリティ禁止(PARD)ビットに('1'を)書くことによって禁止すること ができ、その場合、デバッカからのパリティ生成は無視されます。
IDLE	IDLEは最低12個のHighビットから成る特別なフレームで、送信線をアイトル(IDLE)状態で維持するのと同じです。
BREAK	BREAKは最低12個のLowt'ットから成る特別なフレームです。UPDIを既定状態に戻してリセットするのに使われ、代表的に 異常回復に使われます。
SYNCH	ボーレート生成部は到着する伝送に対してボーレートを設定するためにSYNCHフレームを使います。SYNCH文字は毎回の 新しい命令の前とBREAKが成功裏に送信された後でUPDIによって常に期待されます。
ACK	ACKフレームはSTまたはSTSの命令が成功裏に同期境界を渡ってバス アクセスを得られた時に必ずUPDIから送信されます。デバッガによってACKが受信されると、次の送信を開始することができます。

St

37.3.1.1. UPDI UART

通信はデバッガ/書き込み器側から開始されます。毎回の送信はSYNCH文字で開始しなければならず、これはUPDIが送信ボーレートを 再生して到着データ用にこの設定を格納するのに使うことができます。SYNCH文字によって設定されるボーレートは後続する命令とデータ のバイトの受信と送信の両方に使われます。次のSYNCH文字が命令の流れで予期される時の詳細については「UPDI命令一式」項を ご覧ください。

UPDIには書き込み可能なボーレートレジスタがなく、故にデータ バイトを採取する時のデータ再生にSYNCH文字から採取されたボーレートが 使われます。

PHY層の送信ボーレートは選んだUPDIクロックに関連付けされ、ASI制御A(UPDI.ASI_CTRLA)レシブスタのUPDIクロック分周器選択(UPDICLK

SEL)ビット領域を書くことによって調整することができます。送受信の ボーレートは自動ボーレートの精度内で常に同じです。このクロックは望む ボーレートに必要な周波数よりも速く走行しないことが推奨されます。リ セット、許可後の既定UPDICLKSEL設定は4MHzです。他のどのクロッ ク出力選択もBODが最高基準の時にだけ推奨されます。他の全て のBOD設定に対し、既定の4MHz選択が推奨されます。

UPDIボーレート生成部は送信誤差を最小にするために分数ボーレート

計数を利用します。UPDIによって 使われる固定フレーム形式での最大 と推奨される受信部転送誤差限 度は**表37-2**.で見ることができま す。

表37-2. 受信部ボーレート誤差								
テ゛ータ+ハ゜リティ ヒ゛ット	R _{slow} (%)	Rfast(%)	最大総合許容誤差(%)	推奨最大受信許容誤差(%)				
9	96.39	104.76	-3.61~+4.76	± 1.5				

UPDICLKSEL1,0

11(4MHz)-既定

0 0 (32MHz)

0 1 (16MHz)

10 (8MHz)

表37-1. UPDICLKSEL設定に基づく推奨UARTボーレート

最大推奨ボーレート

1.8 Mbps

0.9 Mbps

450kbps

225kbps

最小推奨ボーレート

600 bps

300 bps

150 bps

75bps

37.3.1.2. BREAK文字

中断(BREAK)文字はUPDIの内部状態を既定設定にリセットするのに用いられます。これは通信異常のためにUPDIが異常状態に入った場合、またはデベッカとUPDI間の同期が失われた時に有用です。

全ての場合でBREAKがUPDIによって成功裏に受信されるのを保証するため、デバッガは2つの連続するBREAK文字を送らなければ なりません。最初のBREAKはUPDIがアイドル状態の場合に検出され、(非常に低いボーレートで)UPDIが受信または送信している間にそ れが送られた場合に検出されません。けれども、これは受信(RX)に対するフレーム異常または送信(TX)に対する衝突異常を引き起こ し、進行中の操作を中止します。その後、UPDIは次のBREAKを成功裏に検出します。

BREAK受信で、ASI制御A(UPDI.ASI_CTRLA)レジスタのUPDI発振器設定が4MHzの既定UPDIクロック選択にリセットされ、これは上の「U PDICLKSEL設定に基づく推奨UARTボーレート」表に従ってUPDIのボーレート範囲を変更します。

37.3.1.2.1. 単線動作でのBREAK

単線動作で、書き込み器/デ[·]ハ[·]ッカ^{*}とUPDIは完全に同期が外れることがあり、 UPDIがそれを検出できることを保証するためにBREAK文字の最悪長を必要 とします。4MHz(250ns)の最低UPDI/Duy/速度と仮定し、16^L[·]ットに含まれ得る 8^L[·]ットSYNCH様式値の最大長は、65535×250ns=16.4ms/[·]ハ[·] イト=16.4ms/8^L[·]ッ ト=2.05ms/^L[·]ットです。

これは最低の前置分周器設定に対して2.05ms×12ビット≒24.6msの最悪 BREAK7レーム持続時間を与えます。前置分周器設定が既知なら、BREAK7 レームの時間は**表37-3**.からの値に従って緩和されます。

表37-3. 推奨中断(BREAK)文字持続時間							
UPDICLKSEL1,0	推奨BREAK文字持続時間						
0 0 (32MHz)	3.075ms						
0 1 (16MHz)	6.15ms						
1 0 (8MHz)	12.30ms						
1 1 (4MHz)	24.60ms						

37.3.1.3. SYNCH文字

同期(SYNCH)文字は8ビットを持ち、通常のUPDIフレーム形式に従います。これは'\$55'の値を持ちます。SYNCH文字は以下の2つの 主な目的を持ちます。

- 1. 禁止後にUPDIに対する許可文字として働きます。
- 2. 後続する伝送用にボーレートを設定するため、ボーレート生成部によって使われます。無効なSYNCH文字が送られた場合、次の伝送 は正しく採取されません。

37.3.1.3.1. 単線動作でのSYNCH

SYNCH文字は各新規命令の前に使われます。REPEAT命令を使う時に、SYNCH文字はREPEAT後の最初の命令の前でだけ期待 されます。

SYNCHは既知の文字で、各ビットに対する交互切り替わりの特性を通して、8ビットSYNCH様式を採取するのにどの位のUPDI/ロック周期が必要とされるかの測定をUPDIに許します。この採取を通して得られた情報は受信での非同期/ロック再生と非同期データ再生を提供するのと送信動作を行う時に接続された書き込み器のボーレートを保つのに使われます。

37.3.2. 操作

UPDIはUART通信が開始され得るのに先立って許可されなければなりません。

37.3.2.1. UPDI許可

デバイスは他の機能を持たない専用UPDIピンを持ちます。UPDI用許可手順はデバイスと無関係で以下の項で記述されます。

37.3.2.1.1. 単線許可

UPDIピンは内部プルアップ抵抗を持ち、200nsを超える間UPDIピンをLowに駆動することにより、接続された書き込み器が始動手順を始めます。

負端遷移が(複数電圧システムの場合に、高電圧領域に置かれた)端検出器にUPDIピンのLow駆動を始めさせ、故に書き込み器が線を 開放した時に要求したUPDI発振器の準備が整うまでLowに留まります。クロックに対して期待される到来時間は精度、行き過ぎ、発振 器校正の読み出しに関する発振器実装に依存します。複数電圧システムについて、線は調整器が正しい水準になるまでLowに駆動さ れ、システムは選んだ発振器の準備が整って安定な状態で通電されます。書き込み器はピンが再びHighに遷移する時を検出するため にそれを開放した後、最初にUPDIピンをポーリングしなければなりません。この遷移は端検出器がピン(プルアップ)を開放し、UPDIがSYNC H文字を受信することができることを意味します。SYNCH文字の成功裏の検出で、UPDIは許可され、最初の命令の受信に対して準 備します。

伝送許可手順は図37-5.で示され、書き込み器と端検出器に対する駆動活動期間が含まれます。"UPDIヒ℃"波形は常にヒ℃値を示します。

端検出器駆動活動期間に対して与えられる遅延は代表的に32MHz発振器での256周期間の始動時間待ち+校正読み出しです。予 測される始動時間の詳細については「電気的特性」章を参照してください。


注: 許可手順のSYNCHが最初の命令に対してボーレート生成部を準備するため、最初の許可SYNCH後に発行される最初の命令は余分なSYNCHが不要です。

端検出器の予期せぬ起動が起きた場合に許可され続けるUPDIを避けるため、UPDIは自身を自動的に禁止してそれのクロック要求を 下げます。より多くの詳細については「始動中の禁止」項をご覧ください。

UPDI許可

専用UPDIペッドはプルアップ付き入力として構成設定されます。

プルアップが検出されると、デバッガは図37-5.で示されるように、線をtDeb0間Lowに駆動することによって許可手順を始めます。



負端が検出されると、UPDIクロックが開始します。UPDIはクロックが安定してUPDIの使用準備が整うまで線のLow駆動を続けます。tupDIの時間はUPDIが許可された時の発振器の状態に応じて変わります。この時間後、データ線はUPDIによって解放され、Highに引かれます。

線がHighなことをデバッガが検出すると、UPDI通信データ速度を同期するために最初のSYNCH文字(\$55)が送られなければなりません。SYNCH文字の開始ビットが最大t_{DebZ}内に送られない場合、 UPDIは自身を禁止し、UPDI許可手順は再び始められなければなりません。タイジング違反の場合、 UPDIの意図せぬ許可を避けるためにUPDIは禁止されます。

表37-4. 図内のタイミング								
タイミング識票	最小	最大						
t _{RES}	10µs	200µs						
tupdi	10µs	200µs						
$t_{\rm Deb0}$	200ns	1µs						

 t_{DebZ}

200µs

14ms

成功裏のSYNCH文字送信後、最初の命令フレームを送信することができます。

37.3.2.2. UPDI禁止

37.3.2.2.1. 始動中の禁止

許可手順中、UPDIは無効な許可手順の場合に自身を禁止することができます。UPDIが電源管理に与えたどの要求もリセットしてUDP Iを禁止状態に設定するために実装された2つの機構があります。新しい許可手順はその後にUPDIを許可することから始めなければ なりません。

制限時間超過禁止

UPDIがそれのクロックを受け取った後に始動負端検出器がピンを開放する時、または複数電圧システムで調整器が安定でシステムが電力を持つ時、既定プルアップはPUDIピンをHighに駆動します。ピンがHighであることを書き込み器が検出せず、UPDIがピンを開放した後の 4MHz UPDIクロックでの164ms内にSYNCH文字の送信を始めない場合、UPDIは自身を禁止します。

注: 始動発振周波数はデバイス依存です。UPDIは制限時間超過を発行するのに先立ってUPDIクロックで65536周期間計数します。

不正なSYNCH様式

不正なSYNCH様式は、SYNCH文字長がUPDIボーレートレジスタが含むことができる採取数よりも長い(溢れ)、または各ビットの採取長に対して扱うことができる最小分数計数よりも短い場合に検出されます。それらのどんな異常が検出された場合も、UPDIは自身を禁止します。

37.3.2.2.2. UPDI正常禁止

書き込み器切断後にUPDIからのどの特定操作も必要としないどのプログラミングまたはデベッグの作業も制御B(UPDI.CTRLB)レジスタの UPDI禁止(UPDIDIS)ビットに('1'を)書くことによって終了されなければならず、そこでUPDIはシステム リセットを発行して自身を禁止しま す。このリセットは直前の状態と無関係にCPUを走行状態に戻します。システムに対するUPDIクロック要求も下げて全てのUPDI鍵と設定もリ セットします。

禁止操作が実行されない場合、UPDIと発振器の要求は許可に留まり、これは応用に対して消費電力増加を引き起こします。

37.3.2.3. UPDI通信異常処理

UPDIは異常の筋書きから回復する時にデバッガへ情報を提供する包括的な異常検出システムを含みます。この異常検出はパリティ誤り、 衝突異常、フレーム異常のような物理転送異常から、アクセス制限時間超過異常のようなもっと上位の異常に至る検出から成ります。利用 可能な異常識票の概要については状態B(UPDI.STATUSB)レジスタのUPDI異常識票(PESIG)ビット領域をご覧ください。

望まれないシステム通信を避けるため、UPDIは異常を検出する度、直ちに内部異常状態へ移行します。異常状態でUPDIはBREAK文 字が受信される時を除き、全ての着信データ要求を無視します。異常状態から回復する時は常に以下の手続きが適用されなければ なりません。


1. BREAK文字を送ってください。推奨されるBREAK文字の扱いについては「BREAK文字」をご覧ください。

2. 次のデータ転送に対して望むボーレートでSYNCH文字を送ってください。

- 状態B(UPDI.STATUSB)レジスタのUPDI異常識票(PESIG)ビット領域を読んで発生した異常についての情報を得るために制御/状 態取得(LDCS)命令を実行してください。
- 4. UPDIは今や異常状態から回復され、次のSYNCH文字と命令を受け取る準備が整います。

37.3.2.4. 方向変更

半二重UART動作に対して正しいタイシングを保証するため、UPDIはRX動作からTX動作へ方向を変更する時のタイシングを緩和するための組み込み保護時間機構を持ちます。保護時間は次の最初の応答ハイトの開始ビットが送出される前に複数のアイトル(IDLE)ビットが挿入されることによって表されます。アイトルビット数は制御A(UPDI.CTRLA)レジスタの保護時間値(GTVAL)ビット領域を通して構成設定することができます。各アイトルビットの持続時間は現在の送信で使われるボーレートによって与えられます。



UPDI保護時間は接続されたデベッガがUPDIからのデータを待っている時に経験する最小アイドル時間です。最大アイドル時間は制限時間と同じです。送信前のアイドル時間は同期時間+データ ベス アクセス時間が保護時間よりも長い時に意図した保護時間を超えるでしょう。

常にUPDI側で最小2保護時間ビットの挿入、デバッガ側で1保護時間周期挿入を使うことが推奨されます。

37.3.3. UPDI命令一式


UPDIを通す通信は小さな命令一式に基づきます。これらの命令はUPDIデータリンク(DL)層の一部です。UPDIレジスタがメモリ割り当てシス テム空間だけでなく、"ASIの制御と状態(CS)空間"と呼ばれる内部メモリ空間にも割り当てられるため、命令はUPDIレジスタをアクセスする のにも使われます。全ての命令はハート命令で、通信に対するボーレートを決めるためにSYNCH文字が先行されなければなりません。 送信に対するボーレート設定についての情報に関しては「UPDI UART」をご覧ください。図37-7.はUPDI命令一式の概要を与えます。

図37-7. UPDI命令一式概要								
指令 A量 D量								
LDS 0 0 0 0 x 0 x	指令							
STS 0 1 0 0 0 x 0 x	0 0 0 LDS (直接アドレス指定デ゙ータ取得)							
PTR種別 A/D量	0 0 1 LD (間接アドレス指定データ取得)							
LD 0 0 1 0 x x 0 x	0 1 0 STS (直接アドレス指定データ設定)							
ST 0 1 1 0 x x 0 x	0 1 1 ST (間接アドレス指定データ設定)							
CSアドレス	1 0 0 LDCS (LDS 制御/状態レジスタ)							
LDCS 1 0 0 0 x x x x	1 0 1 REPEAT (繰り返し指定)							
STCS 1 1 0 0 x x x x	1 1 0 STCS (STS 制御/状態レジスタ)							
D量	1 1 1 KEY (作動鍵)							
REPEAT 1 0 1 0 0 0 0 0	SIB (システム情報部選択)							
SIB K量	0 鍵受信							
KEY 1 1 1 0 0 x 0 x	1 SIB送出							
A量 (アドレス長) D量 (データ長)	K量(鍵長) PTR種別							
0 0 1 ^{····} 0 0 1 ^{····} 0 0 1 ^{····} 0 0 1 ^{····} 0	0 0 64ビット(8ヾイト) 0 0 *(ptr)(ホペンタ間接データ)							
0 1 2バイト (語) ≦64KBメモリ 0 1 2バイト (語)	0 1 128ビット(16バイト) 0 1 *(ptr++)(上記+ポインタ進行)							
1 0 3バイト >64KBメモリ 1 0 (予約)	1 0 (予約) 1 0 ptr (ポインタ レジ スタ)							
1 1 (予約) 1 1 (予約)	1 1 (予約) 1 1 (予約)							
CSアドレス (制御/状態レジスタ)								
00000STATUSA 0100(予約)(ASI)	1 0 0 0 ASI_RESET_REQ 1 1 0 0 ASI_CRC_STATUS							
0 0 0 1 STATUSB 0 1 0 1 (予約) (ASI)	1 0 0 1 ASI_CTRLA 1 1 0 1 (予約)							
0 0 1 0 CTRLA 0 1 1 0 (予約) (ASI)	1 0 1 0 ASI_SYS_CTRLA 1 1 1 0 (予約)							
0 0 1 1 CTRLB 0 1 1 ASI_KEY_STATUS	1 0 1 1 ASI_SYS_STATUS 1 1 1 1 (予約)							

37.3.3.1. LDS - 直接アドレス指定を使うデータ空間からのデータ取得

LDS命令は直列読み出しのためにシステム バスからPHY層移動レジスタ内へデータを取得するのに使われます。LDS命令は直接アドレス指定に基き、アドレスはデータ転送を開始するために命令の引数として与えられなければなりません。アドレスとデータに対して支援される最大の大きさは32ビットです。LDS命令はREPERT命令と組み合わせた時に繰り返しメモリアクセスを支援します。

LDS命令発行後、A量領域によって示されるような望むアドレス ハ イト数、続いてD量領域によって選ばれる出力データの大きさが送信さればければなりません。出力データは指定された保護時間(GT)後に発行されます。REPERT命令と組み合わせると、繰り返しの反復毎にアドレスが送られなければならず、毎回の出力データ採取後に行われることを意味します。LDSでのREPERT使用時、直接アドレス指定の規約を使うため、自動アドレス進行はありません。




命令が復号され、復号された命令によって指示されるようにアドレス バイトが受信されると、DL層は要求された全情報をACC層に同期 します。これはベス要求を処理してバスから緩衝されたデータをDL層に戻して同期し、これはUPDIからのデータ受信で考慮されなければ ならない同期化遅延を引き起こします。

37.3.3.2. STS - 直接アドレス指定を使うデータ空間へのデータ格納

STS命令はPHY層へ直列に移動されたデータをシステム バス アドレス空間へ格納するのに使われます。STS命令は直接アドレス指定に基づき、アドレスはデータ転送を開始するための命令に対する被演算子として与えられなければなりません。アドレスは被演算子の最初の組で データが次の組です。アドレスとデータの被演算子の大きさは図37-8.で提示される大きさ(量)領域で与えられます。アドレスとデータの両方 の最大の大きさは32ビットです。

STS命令はREPERT命令と組み合わせた時に繰り返しメモリ アクセスを支援します。



STS命令に関する転送規約は図37-9.で描かれ、以下のこの手順に従ってください。

- 1. アドレスを送られます。
- 2. 転送が成功した場合にUPDIから応答(ACK)が送り返されます。
- 3. STS命令で指定されるバイ数が送られます。
- 4. データが成功裏に送信されてしまった後に応答(ACK)が受信されます。

37.3.3.3. LD - 間接アドレス指定を使うデータ空間からのデータ取得

LD命令は直列読み出しのためにデータ空間からPHY層移動レジスタ内ヘデータを取得するのに使われます。LD命令は間接アドレス指定 に基き、UPDIのアドレスポインタがデータ空間読み込みアクセスに先立って書かれる必要があることを意味します。自動ポインタ事後増加動 作が支援され、LD命令がREPERT命令と共に使われる時に有用です。それはUPDIポインタレジスタからLDを行うことも可能です。アドレ スとデータの取得に対して支援される最大の大きさは32ビットです。




図37-10.は保護時間区間後にデータが受信される代表的なLD手順の例を示します。UPDIホペンタレジスタからのデータ取得は同じ転送処理規約に従います。

データ空間からのLD命令に対し、UPDIポインタレジスタを設定するのにUPDIポインタレジスタに対してST命令を使ってください。ポインタレジ スタ書き込み成功でACKが受信された後、望むデータ量被演算子でLD命令を設定してください。UPDIポインタレジスタに対する取得は LD命令で直接行われます。

37.3.3.4. ST - 間接アドレス指定を使うデータ空間へのデータ格納

ST命令はUPDI PHY移動レジスタからのデータをデータ空間へ格納するのに使われます。ST命令はPHY層へ直列に移動されるデータを 格納するのに使われます。ST命令は間接アドレス指定に基き、UPDIのアドレスポインタがデータ空間に先立って書かれる必要があることを 意味します。自動ポインタ事後増加動作が支援され、ST命令がREPERT命令と共に使われる時に有用です。ST命令はポインタレジスタ にUPDIアドレスポインタを格納するのにも使われます。アドレスとデータを格納することに対して支援される最大の大きさは32ビットです。




図37-11.はUPDIポインタレジスタへのST命令と通常のデータの格納の例を与えます。各命令の前に同期(SYNCH)文字が送られます。両方の場合でST命令が成功した場合にUPDIによって応答(ACK)が送り返されます。

UPDIポインタ レジスタを書くには、以下の手順に従ってください。

- 1. ST命令内のPTR種別領域を識別符'10'に設定してください。
- 2. アドレス量(A量)領域を望むアドレス量(長)に設定してください。
- 3. ST命令発行後、A量のバイト数のアドレスデータを送ってください。
- 4. アドレス レジスタへの書き込み成功を意味するACK文字を待ってください。

アドレス レジスタが書かれた後、データ送出が同様に行われます。

- 1. UPDIポインタ レジスタによって指定されるアドレスに書くために、ST命令内のPTR種別領域を定義'00'に設定してください。PTR種別 領域が'01'に設定されるなら、PUDIポインタは書き込みが実行された後で命令のデータ量(D量)領域に従って次のアドレスへ自動的 に更新されます。
- 2. 命令内のデータ量(D量)領域を望むデータ量(長)に設定してください。
- 3. ST命令送出後、D量のバイ教のデータを送ってください。
- 4. バス配列への書き込み成功を意味するACK文字を待ってください。

REPERT命令と共に使われる時は、アドレスレジスタを書かれるべき塊の開始アドレスで設定して、各繰り返し周回に対してアドレスを自動 的に増加するためにポインタ事後増加レジスタを使うことが推奨されます。REPERT命令使用時、各ACK受信後にデータ量(D量)バイトの データ フレームを送ることができます。

37.3.3.5. LDCS - 制御/状態レシズタ空間からのデータ取得

LDCS命令はDL層に置かれたUPDI制御/状態(CS)レジスタ空間からの直列読み出しデータをPHY層移動レジスタに取得するのに使われます。LDCS命令はアドレスが命令被演算子の一部である直接アドレス指定に基づきます。LDCS命令はUPDI CSレジスタ空間だけをアクセスすることができます。この命令はハイトアクセスだけを支援し、データ量(長)は構成設定不可です。

図37-12. LDCS命令操作										
指令 LDCS <u>1 0</u>										
CSアドレス (制御/状態レ	シブスタ)			1						
0000 STATUSA	0100(予約)(ASI)	1 0 0 0 ASI_RESET_REQ 1	1 0 0 ASI_CRC_STATUS							
0001 STATUSB	0 1 0 1 (予約) (ASI)	1 0 0 1 ASI_CTRLA 1	101(予約)							
0 0 1 0 CTRLA	0 1 1 0 (予約) (ASI)	1 0 1 0 ASI_SYS_CTRLA 1	110(予約)							
0 0 1 1 CTRLB	0 1 1 1 ASI_KEY_STATUS	1 0 1 1 ASI_SYS_STATUS 1	111(予約)							
				11						
UPDI受信 SYNCH (\$55)										
UPDI送信 Data										
/GT(保護	時間) → 🖌									

図37-12.はLDCSデータ送信の代表的な例を示します。CS空間からのデータバイルは保護時間が完了した後にUPDIから送信されます。

37.3.3.6. STCS - 制御/状態レジスタ空間へのデータ格納

STCS命令はUPDI制御/状態(CS)レジスタ空間ヘデータを格納するのに使われます。データはPHY層移動レジスタに直列で移動され、選んだCSレジスタに完全なハイトとして書かれます。STCS命令はアトレスが命令被演算子の一部である直接アトレス指定に基づきます。 STCS命令は内部UPDIレジスタ空間だけをアクセスすることができます。この命令はハイトアクセスだけを支援し、データ量(長)は構成設定不可です。

図37-	13. 5	STCS命令操作	F													
ST	指令 CSアドレス STCS 1 0 0 x x															
CS	アドレ	ス(制御/状態レ	ジフ	(ष्र)												
00	0 0	STATUSA	0	1	0) (予約)(ASI)	1 (0	0	ASI_RESET_REQ	1	1	0	0	ASI_CRC_STATUS	
00	0 1	STATUSB	0	1	0	(予約)(ASI)	1	0	0 1	ASI_CTRLA	1	1	0	1	(予約)	
00	10	CTRLA	0	1	1) (予約)(ASI)	1	0	1 (ASI_SYS_CTRLA	1	1	1	0	(予約)	
00	1 1	CTRLB	0	1	1	ASI_KEY_STATUS	1 (0	1 1	ASI_SYS_STATUS	1	1	1	1	(予約)	
UPE	UPDI受信 SYNCH STCS Data															
UPE	UPDI送信															

図37-13.はSYNCH文字と命令フレーム後に送信されるデータフレームを示します。STCS命令は直ちにデータバイトを続けることができます。 CS空間からのデータバイトは保護時間が完了した後にUPDIから送信されます。STとSTSと同様に、STCS命令から生成される応答はありません。

37.3.3.7. REPEAT - 命令繰り返し計数器設定

REPEAT命令はDL層でUPDI繰り返し計数器レジスタに繰り返し計数値を格納するのに使われます。命令がREPEATと共に使われると、REPEATが発行された後の最初の命令を除いて全ての命令でSYNCHと命令のフレームに対する規約付随作業を省略することができます。REPEATはメモリ命令(LD,ST,LDS,STS)に対して最も有用で、REPEAT命令自身を除き、全ての命令を繰り返すことができます。

データ量(D量)被演算子領域は繰り返し値の大きさを示します。256までの繰り返しだけが支援されます。REPEAT命令直後に設定される命令はRPT_0(の値)+1回発行されます。繰り返し計数器レジスタが'0'の場合、命令は1度だけ動きます。進行中の繰り返しはBRE AK文字を送ることによってのみ中止することができます。





図37-14.はポインタ事後増加操作を用いるST命令での繰り返し操作の例を与えます。REPEAT命令がRPT_0=nで送られた後、最初のST命令はSYNCHと命令のフレームで発行されます。次からのn回のST命令はST被演算子のデータ量に従ってデータバイトだけを送って応答(ACK)ハントジェーク規約を維持することによって実行されます。



LDに対して、データはLD命令後、継続的に出て来ます。最初のデータ塊での保護時間に注意してください。

間接アドレス指定(LD/ST)命令を使う場合、REPEATと組み合わされる時は常にポインタ事後増加任意選択を使うことが推奨されます。 LD/ST命令は最初の(データ量によって決められるデータバイ数の)データ塊の前にだけ必要です。さもなければ、繰り返される全てのア クセス操作で同じアドレスがアクセスされます。直接アドレス指定(LDS/STS)命令については、データが受け取られ(LDS)または送られ(STS)得 るのに先立って、命令規約で指定されるようにアドレスが常に送信されなければなりません。

37.3.3.8. KEY - 活性化鍵設定またはシステム情報部送出

KEY命令はデバイスで保護された機能を実行するために開くUPDIへの鍵(KEY)バイト通信、またはシステム情報部(SIB:System Informati on Block)を書き込み器に提供するのに使われます。鍵(KEY)によって有効にされる機能の概要ついて「鍵保護されたインターフェースの 許可」項の「鍵認証概要」表をご覧ください。KEY命令に対しては64ビット鍵(KEY)の大きさだけが支援されます。SIBに対して支援され る最大量は128ビットです。




図37-16.は鍵(KEY)の送信とSIBの受信を示します。両方の場合で、被演算子のK量領域は送受信されるフレーム数を決めます。UPDI への鍵(KEY)送出後に応答(ACK)は有りません。SIB要求時、現在の保護時間設定に従ってデータがUPDIから送信されます。


37.3.4. ブート間でのフラッシュ メモリのCRC検査

いくかのデバイスはブート処理の一部としてフラッシュメモリ内容のCRC検査走行を支援します。この検査は例えデバイスが施錠されていても 実行することができます。このCRC検査の結果はASI CRC状態(ASI_CRC_STATUS)レジスタで読むことができます。この機能のより多く の情報については「CRCSCAN - 巡回冗長検査メモリ走査」章を参照してください。

37.3.5. バ 仆間遅延

複数バイト転送(REPEATと組み合わせたLD)実行またはシステム情報部(SIB)読み出し時、出力データは継続的な流れで出て来ます。応用に依存して、受信側でデータが早過ぎで送り出されるかもしれず、次の開始ビット到着の前に処理されるべきデータに対して充分な時間がないかもしれません。

ヾイト間遅延は複数ヾイト転送間に固定数のアイドルビットを挿入することによって動きます。ヾイト間遅延を追加する理由は全てのデータ が同じ方向で進んでいる時に挿入される保護時間がないからです。 ヾイト間遅延機能は制御A(UPDI.CTRLA)レジスタのヾイト間遅延許可(IBDLY)ビットに'1'を書くことによって許可することができます。結果として、デバッガに対して採取時間を緩和するために各ヾイト間で2つの余分なアイドル ビットが挿入されます。



注: 1. △GTは保護時間挿入を表します。

- 2. SBは停止ビット用です。
- 3. IBは挿入されたバ仆間遅延です。
- 4. フレームの残りは命令とデータです。

37.3.6. システム情報部

システム情報部(SIB:System Information Block)は「KEY - 活性化鍵設定また はシステム情報部送出」からKEY命令に従ってSIBビットを設定(1)することに よって何時でも読み出すことができます。SIBは施錠ビット設定に関わらず、 常にデバッガのためにアクセス可能で、デバイスとデバッガ用のシステム要素につ いての情報提供の簡潔な形式を提供します。この情報はデバイスとの正し い通信チャネルを認識して準備することに於いて重要です。SIBの出力は ASCII符号として解釈されます。K量領域は完全なSIBを読み出す時に16 バイトに設定されなければならず、8バイトの大きさは系統IDだけを読み出す のに使うことができます。SIB形式記述とどのデータが異なる読み出し量で利 用可能かについては図37-18.をご覧ください。

12/37−18	システム情報部形式
回3/10.	

K量 (バイト)	バイト	ビット	領域名							
16	8	1 A AL	L	原场石							
0	0	6~0	$55 \sim 0$	系統ID							
0	0	7	$7 \sim 0$	(予約)							
0	×	10~8	23~0	NVM版番号							
0	×	$13 \sim 11$	23~0	OCD版番号							
0	×	14	$7 \sim 0$	(予約)							
0	×	15	$7 \sim 0$	デベッグ発振周波数							

37.3.7. 鍵保護されたインターフェースの許可

UPDI鍵機構はいくつかの内部インターフェースと機能へのアクセスを保護します。鍵を認証するには、「KEY - 活性化鍵設定またはシステム 情報部送出」で記述されるように、KEY命令を用いることによって正しい鍵データが送信されなければなりません。表37-5.は利用可能 な鍵と鍵有効で操作を行う時に必要とされる条件を記述します。

表37−5. 鍵認証概要										
鍵名	説明	動作の必要条件	リセット							
	NVMチップ消去開始。 施錠ビット解除	なし	UPDI禁止/UPDIリセット							
NVMPROG	NVMプログラミング活性	施錠ビット解除。ASIシステム状態(ASI_SYS_STATUS)レシ、スタのNVMプ。 ログラミング開始(NVMPROG)を設定(1)。	プログラミング終了/ UPDIリセット							
	施錠されたデバイスで 使用者列書き込み	施錠ビット設定。ASIシステム状態(ASI_SYS_STATUS)レジスタの使用者 列プログラミング開始(UROWPROG)を設定(1)。	鍵状態ビット書き込み/ UPDIリセット							

表37-6.はインターフェースを活性にするために移動入力され なければならない利用可能な鍵符号の概要を与えます。 鍵名

表3/-6. 鍵認訨付亏								
鍵名	鍵名 鍵符号 (LSB先行で書かれています。)							
チップ消去	\$4E564D4572617365							
NVMPROG	\$4E564D50726F6720	64ビット						
使用者列書き込み	\$4E564D5573267465							

37.3.7.1. チップ消去

チップ消去を発行するには次の手順に従わなければなりません。

- 1. KEY命令を使うことによってチップ消去鍵を入力してください。チップ消去符号については「鍵認証符号」表をご覧ください。
- 2. KEY命令を使うことによってNVMプログラミング鍵を入力してください。NVMPROG識票については「鍵認証符号」表を御覧ください。これは新たに消去されたデバイスを(有効にされている場合の)CRC失敗から守ります。
- 3. チップ消去鍵状態(CHIPER)ビットとNVMプログラミング鍵状態(NVMPROG)ビットの両方が設定(1)されていることを確認するためにASI 鍵状態(UPDI.ASI_KEY_STATUS)レジスタを読んでください。
- 4. ASIリセット要求(UPDI.ASI_RESET_REQ)レジスタのリセット要求(RESREQ)ビット領域に識票を書いてください。これはシステムリセットを発行 します。
- 5. システム リセットを解除するためにUPDI/ASI_RESET_REQレジスタに\$00を書いてください。
- 6. ASIシステム状態(UPDI.ASI_SYS_STATUS)レジスタのNVM施錠状態(LOCKSTATUS)ビットを読んでください。
- 7. チップ消去はUPDI.ASI_SYS_STATUSレシ[、]スタのLOCKSTATUSL^{*}ットが^{*}0^{*}の時に終わります。LOCKSTATUSL^{*}ットが^{*}1^{*}なら、手順5. に戻ってください。
- 8. チップ消去が成功したかを確認するためにUPDI_ASI_SYS_STATUSレジスタのチップ消去鍵失敗(ERASEFAIL)ビットを調べてください。
- 9. ERASEFAILビットが'0'なら、チップ消去は成功しました。

チップ消去成功後、施錠ビットが解除され、UPDIはシステムに対して完全なアクセス(権)を持ちます。施錠ビットが解除されるまで、UPDIはシステム、バスをアクセスすることができず、制御/状態(CS)空間操作だけを実行することができます。

▲注意 チップ消去中、BODは制御A(BOD.CTRLA)レジスタの活動/アイトル時動作(ACTIVE)ビット領域に書くことによってONを強制され、BOD構成設定(FUSE.BODCFG)ヒューズのBOD基準(LVL)ビット領域を使います。供給電圧(VDD)がその閾値基準未満の場合、デバイスはVDDが充分に増されるまで使用不能です。より多くの詳細については「BOD - 低電圧検出器」章をご覧ください。

37.3.7.2. NVMフ[°]ロク^{*}ラミンク^{*}

デハイスが解錠されているなら、UPDIを用いてNVM制御器またはフラッシュメモリに直接書くことが可能で、これはNVMプログラミング中に CPUが活性の場合に予測不能なコート゛実行になるでしょう。これを避けるため、以下のNVMプログラミング手順を実行してください。

- 1.「チップ消去」で記述されるようにチップ消去手順に従ってください。デバイスが既に解錠されているなら、本部分を飛ばしてください。
- 2. KEY命令を使うことによってNVMPROG鍵を入力してください。NVMPROG符号については表37-6.をご覧ください。
- 3. 任意選択: 鍵が認証されたかを知るためにASI鍵状態(UPDI.ASI_KEY_STATUS)レジスタのNVMプログラミング鍵状態(NVMPROG)ビットを読んでください。
- 4. ASIJセット要求(UPDI.ASI_RESET_REQ)レジズタのリセット要求(RESREQ)ビット領域に識票を書いてください。これはシステム リセットを発行 します。
- 5. システム リセットを解除するためにUPDI.ASI_RESET_REQレジスタに\$00を書いてください。
- 6. ASIシステム状態(UPDI.ASI_SYS_STATUS)レシブスタのNVMプログラミング開始(NVMPROG)ビットを読んでください。
- 7. NVMプログラミングはNVMPROGが'1'の時に開始することができます。NVMPROGが'0'なら、手順6.に戻ってください。
- 8. UPDIを通してNVMにデータを書いてください。
- 9. UPDI.ASI_RESET_REQレジスタのRESREQビット領域に識票を書いてください。これはシステムリセットを発行します。
- 10. システム リセットを解除するためにUPDI.ASI_RESET_REQレジスタに\$00を書いてください。
- 11. プログラミングは完了です。

37.3.7.3. 使用者列プログラミング

使用者列プログラミング機能は施錠されたデバイスで使用者列(USERROW)に新しい値を書くことを許します。許可されたこの機能で書き 込むには、この手順に従ってください。

- 1. KEY命令を使うことによって表37-6.で示される使用者列書き込み(UROWWRITE)鍵を入力してください。UROWWRITE符号については表37-6.をご覧ください。
- 2. 任意選択: 鍵が認証されたかを知るためにASI鍵状態(UPDI.ASI_KEY_STATUS)レジスタの使用者列書き込み鍵状態(UROWWRIT E)とットを読んでください。
- 3. ASIJセット要求(UPDI.ASI_RESET_REQ)レジズタのリセット要求(RESREQ)ビット領域に識票を書いてください。これはシステム リセットを発行 します。
- 4. システム リセットを解除するためにUPDI.ASI_RESET_REQレシ、スタに\$00を書いてください。
- 5. ASIシステム状態(UPDI.ASI_SYS_STATUS)レシブスタの使用者列プログラミング開始(UROWPROG)ビットを読んでください。
- 6. 使用者列プログラミングはUROWPROGが'1'の時に開始することができます。UROWPROGが'0'なら、手順5.に戻ってください。

- 7. 使用者列に書かれるデータは最初にRAM緩衝部に書かれなければなりません。RAMの書き込み可能な領域は32パイで、SRAM の最初の32パイトのアトレスにだけ使用者列データを書くことが可能です。このメモリ範囲外のアトレス指定は実行されない書き込みに終わります。書き込み手順の完了でデータが使用者列データに複写される時に、このデータが使用者列空間と1対1で割り当てられます。
- 8. 全ての使用者列データがSRAMに書かれると、ASIシステム制御A(UPDI.ASI_SYS_CTRLA)レジスタの使用者列書き込み終了(URO WDONE)ビットに('1'を)書いてください。
- 9. UPDI.ASI_SYS_STATUSレジスタのUROWPROGビットを読んでください。
- 10. 使用者列プログラミングはUROWPROGが'0'の時に完了されます。UROWPROGが'1'なら、手順9.に戻ってください。
- 11. ASI鍵状態(UPDI.ASI_KEY_STATUS)レジスタの使用者列書き込み鍵状態(UROWWRITE)ビットを書いてください。
- 12. ASIJセット要求(UPDI.ASI_RESET_REQ)レシ^{*}スタのリセット要求(RESREQ)ビット領域に識票を書いてください。これはシステム リセットを発行 します。
- 13. システム リセットを解除するためにUPDI.ASI_RESET_REQレシブスタに\$00を書いてください。
- 14. 使用者列プログラミングは完了です。
- この動作形態でSRAMからデータを読み戻すことはできません。SRAMの最初の32バイトへの書き込みだけが許されます。

37.3.8. 事象

UPDIは以下の事象を生成することができます。

表37-7. UPDIでの事象生成部									
生	成部名	説明	事象型	生成クロック領域	事象長				
周辺機能	事象	市式の日	争 豕空	主成フロッフ頃域					
UPDI	SYNCH	同期(SYNC)文字	レヘッル		CLK_UPDIに同期した UPDIピン入力でのSYNC文字				

この事象はSYNCH文字で検出される各正端に対してUPDIクロックで設定され、UPDIからこの事象を禁止することはできません。 UPDIに事象使用部はありません。

事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

37.3.9. 休止形態動作

UPDI PHY層は全ての休止動作と無関係に動き、UPDIはデバイスの休止状態と無関係に接続したデバッガに対して常にアクセス可能です。システムがシステム クロックをOFFにする休止動作へ入る場合、UPDIはシステム パスのアクセス及びメモリと周辺機能の読み込みができません。許可されると、UPDIはUPDIが常にデバイスの残りとの接触を持つようにシステム クロックを要求します。従って、UPDI PHY層クロックは休止動作の設定によって影響を及ぼされません。ASIシステム状態(UPDI.ASI_SYS_STATUS)レジスタのシステム領域休止中(INSLEEP)ビットを読むことにより、システム領域が休止動作かを監視することが可能です。

ASIシステム制御A(UPDI.ASI_SYS_CTRLA)レジスタのシステム クロック要求(CLKREQ)ビットを書くことにより、休止動作へ行く時に停止することからシステム クロックを守ることが可能です。このビットが設定(1)される場合、システムの休止動作状態が模倣され、例え最も深い休止動作でも、UPDIはシステム バスをアクセスして周辺機能レジスタを読むことができます。

CLKREQビットはUPDIが許可される時に既定で'1'で、これは既定操作が休止動作中にシステム クロックをON状態に保つことを意味します。

37.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ヒ ້ット2	ビット1	ビットロ
+\$00	STATUSA	$7 \sim 0$		UPDIR	EV3~0	1				
+\$01	STATUSB	$7 \sim 0$							PESIG2~0	
+\$02	CTRLA	$7 \sim 0$	IBDLY		PARD	DTD	RSD		GTVAL2~0	
+\$03	CTRLB	$7 \sim 0$				NACKDIS	CCDETDIS	UPDIDIS		
+\$04 ~~+\$06	予約									
+\$07	ASI_KEY_STATUS	7~0			UROWWRITE	NVMPROG	CHIPER			
+\$08	ASI_RESET_REQ	$7 \sim 0$		1		RSTR	EQ7~0			
+\$09	ASI_CTRLA	$7 \sim 0$							UPDICL	KSEL1,0
+\$0A	ASI_SYS_CTRLA	$7 \sim 0$							UROWDONE	CLKREQ
+\$0B	ASI_SYS_STATUS	$7 \sim 0$		ERASEFAIL	SYSRST	INSLEEP	NVMPROG	UROWPROG		LOCKSTATUS
+\$0C	ASI_CRC_STATUS	7~0						CR	C_STATUS2	~0

37.5. レジスタ説明

これらのレジスタは特別な命令でUPDIを通してだけ読み込み可能で、CPUを通して読み込み可能ではありません。

37.5.1. STATUSA - 状態A (Status A)

名称 : STATUSA

変位 : +\$00

リセット : \$30

特質 :-

ヒット	7	6	5	4	3	2	1	0
		UPDIR	EV3~0					
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	1	1	0	0	0	0

• ビット7~4 - UPDIREV3~0: UPDI改訂 (UPDI Revision)

このビット領域は現在のUPDI実装の改訂(番号)を含みます。

37.5.2. STATUSB - 状態B (Status B)

- 名称:STATUSB
- **変位**:+\$01

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
							PESIG2~0	
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット2~0 - PESIG2~0: UPDI異常識票 (UPDI Error Signature)

このビット領域はUPDI異常識票を記述し、内部UPDI異常状態発生時に設定されます。PESIGビット領域はデベッガからの読み込みで 解消されます。

表37-7. 有効な異常識票

PESIG2~0	異常形式	異常説明
000	異常なし	検出された異常なし(既定)
001	パリティ誤り	パリティビットの不正な採取
010	フレーム異常	停止ビットの不正な採取
011	アクセス層制限時間超過異常	UPDIはアクセス層からデータや応答を得られないことが有り得ます。
100	クロック再生異常	開始ビットの不正な採取
101	_	(予約)
110	バス異常	アドレス異常またはアクセス優先権異常
111	競合異常	UPDIピンでの駆動競合を示します。

37.5.3. CTRLA - 制御A (Contorl A)

名称:CTRLA

変位 : +\$02

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
[IBDLY		PARD	DTD	RSD		GTVAL2~0	
アクセス種別	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - IBDLY : バイト間遅延許可 (Inter-Byte Delay Enable)

このビットへの'1'書き込みが複数バイトLD(S)命令を行う時にUPDIから送信される各データ バイト間に固定長のバイト間遅延を許可します。固定長は2つのアイドルビットです。

ビット5 - PARD : パリティ禁止 (Parity Disable)

このビットに'1'を書くことがハッリティビットを無視することによってUPDIでのハッリティ検出を禁止します。この機能は試験中にだけ使うことが 推奨されます。

● ビット4 - DTD : 制限時間検出禁止 (Disable Time-Out Detection)

このビットに'1'を書くことがPHY層での制限時間検出を禁止し、これは指定された時間(65536 UPDIクロック周期)内にACC層からの応答を要求します。

● ビット3 - RSD : 応答符号禁止 (Response Signature Disable)

このビットに'1'を書くことがUPDIによって生成されるどの応答符号も禁止し、NVM空間に大きな塊のデータを書く時に規約の付随処理 を最小に減らします。システム バスをアクセスする時にUPDIは遅れを経験するかもしれません。遅れが予測可能な場合、応答符号を禁止 することができます。さもなければデータの消失が起こるかもしれません。

● ビット2~0 - GTVAL2~0:保護時間値 (Guard Time Value)

このビット領域は転送方向が受信から送信に切り替わる時にUPDIによって使われる保護時間値を選びます。

值	000	001	010	011	100	101	110	111
説明(保護時間:追加ビット周期数)	128(既定)	64	32	16	8	4	2	(予約)

37.5.4. CTRLB - 制御B (Contorl B)

名称 : CTRLB

変位 : +\$03

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
				NACKDIS	CCDETDIS	UPDIDIS		
アクセス種別	R	R	R	R/W	R/W	R/W	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット4 - NACKDIS : NACK応答禁止 (Disable NACK Response)

このビットに'1'を書くことがLD(S)またはST(S)操作進行中にシステム リセットが発行される時にUPDIによって送られるNACK符号を禁止します。

● ビット3 - CCDETDIS : 衝突/競合検出禁止 (Collision and Contention Detection Disable)

このビットに'1'を書くことが競合検出を禁止します。このビットへ'0'を書くことが競合検出を許可します。

ビット2 - UPDIDIS : UPDI禁止 (UPDI Disable)

このビットに'1'を書くことがUPDI PHYインターフェースを禁止します。UPDIからのクロック要求は下げられ、UPDIはリセットされます。UPDIが禁止されると、全てのUPDI PHY層構成設定と鍵がリセットされます。

37.5.5. ASI_KEY_STATUS - ASI鍵状態 (ASI Key Status)

名称 : ASI_KEY_STATUS 変位 : +\$07 リセット : \$00 特質 : -

ヒット	7	6	5	4	3	2	1	0
			UROWWRITE	NVMPROG	CHIPER			
アクセス種別	R	R	R/W	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット5 - UROWWRITE : 使用者列書き込み鍵状態 (User Row Write Key Status)

このビットは使用者列書き込み(UROWWRITE)鍵が成功裏に復号された場合に'1'に設定されます。このビットはプログラミング作業を正しくリセットするために使用者列書き込み手順の最後の部分として書かれなければなりません。

ビット4 - NVMPROG: NVMプログラミング 鍵状態 (NVM Programming Key Status)

このビットはNVMPROG鍵が成功裏に復号された場合に'1'に設定されます。このビットはNVMプログラミング手順が開始される時に解除 (0)され、ASIシステム状態(ASI_SYS_STATUS)レジスタのNVMプログラミング開始(NVMPROG)ビットが設定(1)されます。

● ビット3 - CHIPER : チッフ 消去鍵状態 (Chip Erase Key Status)

このビットはチップ消去(CHIPERASE)鍵が成功裏に復号された場合に'1'に設定されます。このビットは「チップ消去」項で記述されるチップ 消去手順の一部として発行されるリセット要求によって解除(0)されます。

37.5.6. ASI_RESET_REQ - ASIリセット要求 (ASI Reset Request)

名称: ASI_RESET_REQ

変位:+\$08

リセット : \$00

特質 :-

このアドレスにリセット識票を書く時にシステムへリセットが合図されます。

ビット	7	6	5	4	3	2	1	0			
	RSTREQ7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

● ビット7~0 - RSTREQ7~0 : リセット要求 (Reset Request)

UPDIはこのレジスタからシステムリセットを発行する時にリセットされません。

	値	\$00	\$59	その他
ſ	名称	RUN	RESET	-
	説明	リセット条件解除	標準リセット	(予約)

37.5.7. ASI_CTRLA - ASI制御A (ASI Control A)

名称:ASI_CTRLA

変位:+\$09

リセット : \$03

特質:-

ビット	7	6	5	4	3	2	1	0
							UPDICL	KSEL1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	1	1

• ビット1,0 - UPDICLKSEL1,0 : UPDIクロック分周器選択 (UPDI Clock Divider Select)

これらのビットの書き込みがUPDIクロック出力周波数を選びます。リセットと許可後の既定設定は4MHzです。可能なUPDI発振器周波数のより多くの情報については「電気的特性」章をご覧ください。

值	0 0	0 1	1 0	11
説明	32MHz UPDIクロック	16MHz UPDIクロック	8MHz UPDIクロック	4MHz UPDIクロック (既定)

37.5.8. ASI_SYS_CTRLA - ASIシステム制御A (ASI System Control A)

名称:ASI_SYS_CTRLA

変位:+\$0A

リセット : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
							UROWDONE	CLKREQ
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット1 - UROWDONE : 使用者列書き込み終了 (User Row Programming Done)

このビットは使用者列データがSRAMに書かれた時にこのビットを書いてください。このビットへの'1'書き込みはフラッシュ メモリへの使用者列 データ書き込みの処理を開始します。

UPDIによって使用者列データがSRAMに書かれる前にこのビットが('1'を)書かれた場合、CPUは書かれるデータなしで進行します。 このビットは使用者列書き込み鍵が成功裏に復号された場合にだけ書き込み可能です。

• ビット0 - CLKREQ : システム クロック要求 (Request System Clock)

このビットが'1'を書かれた場合、ASIはシステムの休止動作と無関係にシステムクロックを要求します。これは例えシステムが休止動作でも UPDIに対してACC層のアクセスを可能にします。

このビットへの'0'書き込みはクロック要求を下げます。

このビットはUPDIが許可された時に既定で設定(1)されます。

37.5.9. ASI_SYS_STATUS - ASIシステム状態 (ASI System Status)

名称 : ASI_SYS_STATUS 変位 : +\$0B リセット : \$01 特質 : -

ビット	7	6	5	4	3	2	1	0
		ERASEFAIL	SYSRST	INSLEEP	NVMPROG	UROWPROG		LOCKSTATUS
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	1

● ビット6 - ERASEFAIL : チッフ゜消去鍵失敗 (Chip Erase Key Failed)

このビットはチップ消去が失敗した場合に'1'に設定されます。このビットはリセットで'0'に設定されます。ASIリセット要求(ASI_RESET_REQ) レジスタで保持されるリセットもこのビットに影響を及ぼします。

• ビット5 - SYSRST : システム リセット活性 (System Reset Active)

このビットが'1'に設定されると、システム領域で有効なリセットがあります。このビットが'0'に設定されると、システムはリセット状態ではありません。

このビットは読み込みで'0'に設定されます。

ASIリセット要求(UPDI.ASI_RESET_REQ)レジスタで保持されるリセットもこのビットに影響を及ぼします。

• ビット4 - INSLEEP : システム領域休止中 (System Domain in Sleep)

このビットが'1'に設定されると、システム領域はアイドルまたはより深い休止動作です。このビットが'0'に設定されると、システムはどの休止動作でもありません。

ビット3 - NVMPROG : NVMプログラミング開始 (Start NVM Programming)

このビットが'1'に設定されると、UPDIからNVMプログラミングを開始することができます。 UPDIが終了される時にUPDIJセット要求(ASI_RESET_REQ)レジスタを通してリセットしてください。

• ビット2 - UROWPROG : 使用者列プログラミング開始 (Start User Row Programming)

このビットが'1'に設定されると、UPDIから使用者列プログラミングを開始することができます。

使用者列データがRAMに書かれてしまうと、ASIシステム制御A(UPDI.ASI_SYS_CTRLA)レジスタの使用者列書き込み終了(UROWDONE) ビットは('1'を)書かなければなりません。

• ビットロ - LOCKSTATUS : NVM施錠状態 (NVM Lock Status)

このビットが'1'に設定されると、デバイスは施錠されています。チップ消去が行われて施錠ビットが'0'に設定された場合、このビットは'0' として読みます。

37.5.10. ASI_CRC_STATUS - ASI CRC状態 (ASI CRC Status)

名称:ASI_CRC_STATUS 変位:+\$0C

リセット: \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
						C	$R(X \Delta X)$	~ 0
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット2~0 - CRC_STATUS2~0 : CRC実行状況 (CRC Execution Status)

このビット領域はCRC換算の状態を示します。このビット領域は(どれか1つのビットだけが'1'の)単一ビット活性符号化されます。

値	000	001	010	100	その他
説明	不許可	CRC許可、 多忙	CRC許可、 成功(OK)符号で終了	CRC許可、 失敗(FAILED)符号で終了	(予約)

38. 命令一式要約

命令一式要約はwww/microchip.com/DS40002198に置かれた「AVR命令一式手引書」の一部です。このデータシートで文書化されたデ バイスに関する詳細についてはAVRxtと呼ばれるCPU版を参照してください。

39. 電気的特性

39.1. お断り

代表値は特に指定のない限り、TA=25℃とVDD=AVDD=VDDIO2=3.0Vで測定されています。全ての最小値と最大値は特に指定のない限り、動作温度と動作電圧に渡って有効です。

一般的に与えられた値は設計指針に対してだけ考慮されなければならず、これらの値周辺の実部品変動が予想されます。

39.2. 絶対最大定格

本項で一覧にされるこれらを超える負荷はデバイスに定常的な損傷を引き起こすかもしれません。これは負荷定格だけで、本仕様の 動作部分で示されるこれらを超える他の条件やそれらでのデバイスの機能的な動作は含まれません。長時間絶対最大定格状態に晒 すことはデバイスの信頼性に影響を及ぼすかもしれません。

表39-1. 絶対最大定格

項目	条件	定格	単位
通電下の周囲温度		-40~+125	
最大接合部温度		145	°C
保存温度		-65~+150	
GNDに対するピンの電圧			
・VDDピン		-0.3~+6.5	
・VDDIO2ピン		-0.3~+6.5	
・ RESETピン		-0.3~(VDD+0.3)	V
・ MVIOピン		-0.3~(VDDIO2+0.3)	
・他の全てのピン		-0.3~(VDD+0.3)	
最大電流			
・GNDピン (注1)	$-40^{\circ}\text{C} \leq \text{TA} \leq +85^{\circ}\text{C}$	350	
	$+85^{\circ}\mathrm{C} < \mathrm{TA} \leq +125^{\circ}\mathrm{C}$	120	
・VDDピン (<u>注1</u>)	$-40^{\circ}C \leq TA \leq +85^{\circ}C$	350	
• VDDC 2 (<u>)±</u> 1)	$+85^{\circ}C < TA \leq +125^{\circ}C$	120	
・VDDIO2ピン (注1)	$-40^{\circ}C \leq TA \leq +85^{\circ}C$	350	mA
• VDDIO2C 2 (1±1)	$+85^{\circ}C < TA \leq +125^{\circ}C$	120	
・全標準I/Oピン		±50	
クランプ電流(IK)	VPIN<0またはVPIN>VDD	±20	
総消費電力 (<mark>注2</mark>)		800	mW

注1: 最大電流定格はI/Oピンにそれぞれに渡る均等な負荷分散を必要とします。デバイス外囲器消費電力特性は最大電流定格を 制限するかもしれません。デバイス仕様を計算するには「39.9. 温度特性」をご覧ください。

注2: 消費電力は次のように計算されます。PDIS=VDD×{IDD-ΣIOH}+Σ{(VDD-VOH)×IOH}+Σ(VOL×IOL)

39.3. 標準動作条件

他の全てのデバイス特性が有効であるためには、本項で一覧にされる定格内でデバイスが動作しなければなりません。

一般的な動作条件:・動作電圧:VDDMIN≦VDD≦VDDMAX

・動作温度:TA_MIN≦TA≦TA_MAX

全てのデバイスに対する標準動作条件は次のように定義されます。

表39-2. 標準動作条件

項目	シンホール	定格	単位					
VDD - 動作供給電圧 (<u>注</u>)								
工業と拡張温度	VDDMIN	+1.8	V					
工業に拡張価度	VDDMAX	+5.5	v					
TA - 動作周囲温度範囲								
工業温度	TA_MIN	-40						
上未值及	TA_MAX	+85	°C					
拡張温度	TA_MIN	-40	C					
14. 來 価 皮	TA_MAX	+125						

注:「39.4. 供給電圧」で供給電圧要素を参照してください。

39.4. 供給電圧

表39−3. 供給電圧										
シンホ゛ル	最小	代表 (†)	最大	単位	条件					
供給電圧 (注1)										
VDD	1.8	_	5.5	V						
VDDIO2	1.62	_	5.5	V						
スリューレート	-	_	0.25	V/µs	1.8V <vdd<5.5v< td=""></vdd<5.5v<>					
RAMデータ保持電圧 (<mark>注2</mark>)										
VDR	1.7	-		V	パワーダウン動作でのデバイス					
電源ONリセット開放電圧(注4)									
VPOR	-	1.6	_	V	BOD禁止 (注3)					
tpor	1	1	-	μs	BOD 宗正 (注3)					
電源ONリセット機能再開電圧	(注4)									
VPORR	-	1.25	-	V						
tporr	tPORR - 2.7 - μs									
内部電源ONリセット信号を保護	証するため	のVDD上昇	速度 (<mark>注4</mark>)							
SVDD (*)	0.05	_	_	V/ms	BOD禁止 (<mark>注3</mark>)					

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。


*: これらの要素は特性付けされますが、製造で検査されません。

注1: チップ消去中、BODLEVEL0で構成設定された低電圧検出器(BOD)がONを強制されます。供給電圧(VDD)がBODLEVEL0に 対するVBOD未満の場合、消去の試みは失敗します。

注2: これはRAMデータを失うことなく休止動作でVDDを低めることができる限度です。

注3: BOD切り替わり点情報については「39.11. RSTCTRL」項を参照してください。

<mark>注4</mark>: 図39-1.を参照してください。



39.5. 消費電力

表39-4. 活動動作とアイドル動作での消費電力

動作条件: ・禁止された周辺機能と入力禁止でLow駆動された入出力ポートで測定したシステム消費電力									
シンホ゛ル	説明	最小	代表 (†)	最大 85℃	最大 125℃	単位	条件		
		-	4.4	6	6	mA	OSCHF=24MHz		
		—	1.0	1.5	1.5	IIIA	OSCHF=4MHz		
		_	6.3	19	42	μA	OSC32K=32.768kHz		
		_	4.2	5.5	5.5	mA	EXTCLK=24MHz		
IDD	活動消費電力		0.85	1.3	1.3	IIIA	EXTCLK=4MHz		
		I	9.0	_	-	11 A	XOSC32K=32.768kHz、 XOSC32KCTRLA.LPMODE=0(低電力OFF)		
		Ι	7.5	_	-	μA	XOSC32K=32.768kHz、 XOSC32KCTRLA.LPMODE=1 (低電力ON)		
		-	2.2	3	3	mA	OSCHF=24MHz		
		- 590	590	850	850	µA mA	OSCHF=4MHz		
		-	3.5	19	40		OSC32K=32.768kHz		
		-	1.9	2.5	2.5		EXTCLK=24MHz		
IDD_IDLE	アイドル消費電力	-	450	800	800		EXTCLK=4MHz		
		-	7.5	-	-		XOSC32K=32.768kHz、 XOSC32KCTRLA.LPMODE=0(低電力OFF)		
		-	6.0	_	-		XOSC32K=32.768kHz、 XOSC32KCTRLA.LPMODE=1(低電力ON)		
		-	0.65	9	32	μA	ハ ^の ワーダウン動作またはスタンハイ動作、全周辺機能 禁止、VREGCTRL.PMODE=0 (AUTO)		
IDD_BASE	各種休止動作での 最小消費電力(<mark>注</mark> 1)	-	170	250	250		^{ハ°ワーダウン} 動作、全周辺機能禁止、 VREGCTRL.PMODE=1 (FULL)		
		-	0.8	6.8	15		パワーダウン動作、全周辺機能禁止、 VREGCTRL.PMODE=0 (AUTO)、 VREGCTRL.HTLLEN=1		
IRST	リセット消費電力	-	170	-	-		GNDに引かれたRESET		

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。 注1: 単一供給動作

39.6. 周辺機能消費電力

様々な動作形態で各種入出力周辺機能に対して追加消費電流を計算するのに下表を使ってください。いくつかの周辺機能はスタン バイ動作で動く時に許可されるべきクロックを要求します。更なる情報については周辺機能章を参照してください。

表39-5. 周辺機能消費電力(注1)

動作条件:

- ・-40℃≦TA≦125℃ (代表:25℃)
- ・ クロック元として使われた4MHzのOSCHF
- ・デバイスはスタンバイ休止動作

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件		
IDD_WDT	ウォッチト`ック` タイマ (WDT)	-	0.5	1.5		32.768kHz内部発振器		
IDD_MVIO	複数電圧入出力 (MVIO)	-	0.5	-		2元供給構成		
		_	175	320		ADCOREF許可		
IDD_VREF	参照基準電圧 (VREF)	-	71	92	-	ACREF許可 VREF=2.048V		
		-	40	62		DACREF許可		
		_	17	27	-	継続動作		
IDD_BOD	低電圧検出器 (BOD)	-	1.6	12		128Hz採取動作 IDD_OSC32Kを含む		
		-	0.95	12	-	32Hz採取動作		
IDD_TCA	16ビット タイマ/カウンタA型 (TCA)	-	6	-				
IDD_TCB	16ビットタイマ/カウンタB型 (TCB)	-	3.6	-	μA	CLK_PER=OSCHF/4=1MHz		
IDD_TCD	12ビット タイマ/カウンタD型 (TCD)	-	4.5 0.7	2	par	CLK_RTC=32.768kHz内部発振器		
				4	-	UCK_KTC-32.706KT12P3前先1版協 XOSC32Kからの1.024kHz		
IDD_RTC	実時間計数器 (RTC)	-	3.9	-		XOSC32KCTRLA.LPMODE='0'		
		_	2.1			XOSC32Kからの1.024kHz		
		_	2.1	_		XOSC32KCTRLA.LPMODE='1'		
IDD_OSCHF	内部高周波数発振器 (OSCHF)	_	160	_		4MHz走行内部発振器		
IDD_XOSCHF	高周波数クリスタル用発振器(XOSCHF)	-	360	-	-	20MHzクリスタル、CL=15pF		
IDD_OSC32K	32,768kHz内部発振器(OSC32K)	-	0.3	1.5				
IDD_XOSC32K	32,768kHzクリスタル用発振器	_	2.5	_	-	XOSC32KCTRLA.LPMODE='0' CL=9pF		
-	(XOSC32K)	-	0.5	-	<u> </u>	XOSC32KCTRLA.LPMODE= 1		
		_	_	-	nA	ADC無変換		
IDD_ADC	アナログ⇒デジタル変換器 (ADC)	_	-	-	-	ADC 60ksps (注2)		
		_	-	-	1	ADC 120ksps (注2)		
IDD_AC	アナログ比較器 (AC)	-	70 17	130 35	μA	CTRLA.POWER='00' CTRLA.POWER='01'		
IDD_AC		_	17	33		CTRLA.POWER='10'		
		_	1.0	-		IRSEL='0' 電圧フォロワ動作、VCM=VDD/2		
IDD_OPAMP	アナログ信号調整 (OPAMP)	_	0.75	_	mA	IRSEL='1' での1つのOPAMP		
		-	120	180				
IDD_DAC	デジタル⇒アナログ変換器 (DAC)	-	8	34		DAC VDACREF=VDD/2		
IDD_USART	万能同期/非同期送受信器 (USART)	-	8.2	_		9600ボーでUART許可		
IDD_SPI	直列周辺インターフェース (SPI)	-	4	-	μA	100kHzでSPI主装置		
	9泊 小力 フィッフ (TUT)	-	8	_		100kHzでTWI主装置		
IDD_TWI	2線インターフェース (TWI)	-	6	-		100kHzでTWI従装置		
IDD_NVM_ERASE	フラッシュ プログラミング - 消去	_	5.1	_	mA			
IDD_NVM_WRITE	フラッシュ プログラミング - 書き込み	-	6.0	_	IIIA			
IDD_ZCD	0交差検出器 (ZCD)	_	10	_	μA	吸い込み/吐き出し電流を除く		

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

注1:単位部だけの消費電流。マイクロ コントローラの総内部消費電力を計算するには使われる全ての周辺機能とクロック元の消費電力 値を「電気的特性」の「39.5. 消費電力」項で与えられる基本消費電力に加えてください。

注2: 自由走行動作のADC活動での平均消費電力

39.7. 入出力ピン特性

表39-6. 入出力ピン特性 (注1,5)

シンボル		ン特性 (注1,5) 説明	最小	代表 (†)	最大	単位	条	件	
Low入力	」電圧		- ~ .		-	, 122			
	_	・シュミットトリガ緩衝部	_	_	0.2VDD		PINnCTRL.INLVL='0'		
	ポート	 TTL基準 	-	-	0.8		PINnCTRL.INLVL='1',	VDD>2.7V	
VIL	TWI	・I ² C基準	-	-	0.3VDD	V	CTRLA.INPUTLVL='0'		
	ポート	・SMBus 3.0基準	-	-	0.8		CTRLA.INPUTLVL='1'		
	RESET	τ°ン	-	-	0.2VDD				
High入力	」電圧						•		
		・シュミットトリカ緩衝部	0.8VDD	—	-		PINnCTRL.INLVL='0'		
	ホート	・TTL基準	2.0	_	-		PINnCTRL.INLVL='1',		
VIH	TWI	・I ² C基準	0.7VDD	_	_	V	CTRLA.INPUTLVL='0'		
VIII	」 い い い い い い い い い い い い い	・SMBus 3.0基準	1.35	-	-	v	CTRLA.INPUTLVL='1'	, $2.5V \leq VDD \leq 5.5V$	
			1.45	-	-		0°C≦TA≦125°C	$1.8V \leq VDD \leq 5.5V$	
	RESET		0.8VDD	-	-				
入力漏材	1電流 ()	主2)		L			1		
	入出力ポート(注3)		-	±5	± 125	nA	CMD < VDM < VDD	A=85°C	
IIL				±5	±1000		高インピーダンスピン	A=125°C	
		ピン (<mark>注4</mark>) (*)	-	± 50	±200		T.	A=85°C	
プルアップ	電流						1		
IPUR	-		90	150	200	μA	VDD=3.0V、VPIN=GND		
Low出ナ							1		
VOL		出力ポート	-	-	0.6	V	VDD=3.0V、IOL=10mA		
High出ナ									
VOH		出力ポート	VDD-0.7	-	-	V	VDD=3.0V、IOH=6mA		
人出力比	ン上昇/	下降時間	_	00					
	上昇時	間	_	22	_		PINnCTRL.SRL='0'		
t _{SR}			-	45	-	ns	PINnCTRL.SRL='1'		
	下降時間		-	16	-		PINnCTRL.SRL='0' PINnCTRL.SRL='1'		
ピン容量			-	30	-		FINICIRL.SKL= 1		
して分里	溶管 - 庙	幅器出力	_	9	_				
	便异增 VREFt ⁶		_	9 7	_				
CIO	XTAL			4		pF			
	XIALC その他		_		_				
	ての他	VJLV	_	4	-				

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

注1: これらの数値はそれらがVDDまたはVDDIO2のどちらの電力区域に接続されるかに関わらず、全ての入出力ポートに対して有効です。

注2: 負(-)の電流はピンによって吐き出される電流です。

注3:入出力ポートの漏れ電流はそのピンが許可されたアナログ周辺機能の入力として使われる時にも有効です。

注4: RESETピンの漏れ電流は印加される電圧水準に大きく依存します。指定した基準は標準的な動作条件を表します。違う入力 電圧ではより高い漏れ電流が測定されるかもしれません。

注5:入力電圧閾値はMVIO(ポートC)ピンでVDDIO2、その他のピンでVDDに比例します。

39.8. メモリ フ゜ロク゛ラミンク゛仕様

表39-7. メモリ プログラミング仕様

シンボル	17 107 75 20 11 禄 説明	最小	代表 (†)	最大	単位	条件
	ROMメモリ仕様	JX J		427		木口
ED (*)	データEEPROMバイト耐久性	100000	-	_	消去/書き回数	-40°C≦TA≦+85°C
tD_RET	保持特性	-	40	_	年	
VD_RW	読みまたは消去/書き操作VDD	VDDMIN	-	VDDMAX	V	
ND_REF (*)	刷新前の総消去/書き回数(注2)	1000000	4000000	-	消去/書き回数	$-40^{\circ}C \leq TA \leq +85^{\circ}C$
td_ce	EEPROM全体消去時間	_	10	11.7	ms	
td_wre	バ仆書き込み時間	-	70	75	μs	
td_bew	バ仆消去/書き込み時間	-	10.07	-	ms	
プログラム用フ	フラッシュ メモリ仕様					
EP (*)	フラッシュ メモリ セル耐久性	1000	_	1	消去/書き回数	$-40^{\circ}C \leq TA \leq +85^{\circ}C$
tp_ret	保持特性	_	40	-	年	
VP_RD	読み操作VDD	VDDMIN	_	VDDMAX	V	
VP_REW	消去/書き操作VDD	VBOD (<mark>注1</mark>)	_	VDDMAX	v	
tp_ce	チップ消去時間	-	11	11.6	ms	
tP_PE	ページ消去時間	-	10	11.7	1115	
tp_wrd	バイト/語書き込み時間	-	70	75	μs	

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

注1: チップ[®]消去の間、BODLEVEL0で構成設定された低電圧検出器(BOD)がONを強制されます。VDD供給電圧がBODLEVEL0 に対するVBOD未満の場合、消去の試みは失敗するでしょう。

注2: EEPROM配列の完全な刷新(消去/書き込み)が必要とされる前に個々の場所を消去/書き込みできる回数

39.9. 温度仕様

表39-8. 温度仕様 シンボル 説明 代表 単位 条件 60 28ピンPDIP外囲器 (SP) 47 28リート'SOIC外囲器 (SO) 67.1 28リードSSOP外囲器 (SS) 36.1 32パット VQFN外囲器 (RXB) θ JA 周囲に対する接合部熱抵抗 58.8 °C/W 32リードTQFP外囲器(PT) 33.7 48パット VQFN外囲器 (6LX) 55.6 48リート TQFP外囲器 (PT) 64パット VQFN外囲器 (MR) 30.2 38.7 64リードTQFP外囲器 (PT) TJMAX 最大接合部温度 「絶対最大定格」項を参照してください。

注: ・消費電力は次のように計算されます。: PDIS=VDD×{IDD-ΣIOH}+Σ{(VDD-VOH)×IOH}+Σ(VOL×IOL)

・内部消費電力は次のように計算されます。: PINTERNAL=IDD×VDD、ここでIDDは出力ピンでどの負荷も駆動していないチップ単独走行に対する電流です。

・減電力(デレーティング)は次のように計算されます。: PDER=PDMAX(TJ-TA)/のJA、ここでTA=周囲温度、TJ=接合部温度

39.10. CLKCTRL

39.10.1. 内部発振器

表39-9. 内部発振器仕様 (注1)

シンボル	説明	最小	代表 (†)	最大	単位	条件
	OSCHF周波数	-	1 (注2) 2 (注2) 3 (注2)	_		
<i>f</i> oschf	精度校正された OSCHF周波数	-	$ \begin{array}{r} 4 \\ 8 \\ 12 \\ 16 \\ 20 \\ 24 \end{array} $	_	MHz	
%CAL	OSCHF調節段階量	-	0.4	-	%	
toschf st	OSCHF休止から	-	24	30		アイト・ル/スタンハイ動作、VREGCTRL.PMODE=FULL
(注3)	起き上がり始動時間	-	220	600	μs	パワーダウン動作、VREGCTRL.PMODE=AUTO
<i>f</i> osc32k	内部OSC32K周波数	29.491	32.768	36.045	kHz	
t _{osc32K_st} (注3)	OSC32K休止から 起き上がり始動時間	-	950	1000	μs	パワータウン動作、VREGCTRL.PMODE=AUTO

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

注1: これらの発振器周波数公差を保証するため、VDDとGNDは可能な限りデバイスの近くで容量性雑音分離(デカップ)されなけれ ばなりません。詳細については「ハートウェアの指針」章の「電源用接続」項をご覧ください。

注2:これらの要素は校正されていません。

注3: 起き上がり時間は起こし事象からコード実行までで測定されます。

図39-2. デバイスのVDDと温度に渡って精度校正されたOSCHF(4MHz)周波数精度



39.10.2. XOSC32K

表39-10. 32.768kHzクリスタル用発振器(XOSC32K)仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件
<i>f</i> xosc32k	周波数	-	32.768	-	kHz	
$C_{XTAL1/XTAL2}$ (*)	ピン寄生容量	-	5	-		
CL (*)	クリスタル負荷容量	-	-	18	pF	XOSC32KCTRLA.LPMODE='0'
CL (*)	グリヘクル·貝伯谷里	-	-	8		XOSC32KCTRLA.LPMODE='1'
ESR (*)	等価直列抵抗	-	100	-	kΩ	XOSC32KCTRLA.LPMODE='0'
LSK (*)	守仙但刘松饥	-	50	-	K 52	XOSC32KCTRLA.LPMODE='1'
typecon or (*)	VOCC994A動時間	-	300	_	ma	XOSC32KCTRLA.LPMODE='0'
t _{XOSC32_ST} (*)	XOSC32始動時間	-	1000	_	ms	XOSC32KCTRLA.LPMODE='1'

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.10.3. XOSCHF

表39-11. 高周波数クリスタル用発振器(XOSCHF)仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件
<i>f</i> xoschf	周波数	4	—	24	MHz	
CXTAL1/XTAL2(*)	ピン寄生容量	-	5	-	πE	
CL (*)	クリスタル負荷容量	-	12	-	pF	
		-	200	-		4MHz(XOSCHFCTRLA.FRQRANGE='00'
ESR (*)	等価直列抵抗	-	60	-	Ω	16MHz(XOSCHFCTRLA.FRQRANGE='01'
		-	40	-		24MHz(XOSCHFCTRLA.FRQRANGE='10'
t _{XOSCHF_ST} (*)	XOSCHF始動時間	-	700	_	ns	4MHzクリスタル

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。 *: これらの要素は特性付けされますが、製造で検査されません。

39.10.4. 外部クロック




表39-12. 外部クロック仕様

シンホル	説明	最小	代表 (†)	最大	単位	条件
<i>f</i> clcl	クロック周波数	-	-	24	MHz	
TCLCL	クロック周期	41.6	-	-	ns	
t _{CHCX}	High時間	-	40	-		
t _{CLCX}	Low時間	-	40	-	%	
⊿TCLCL	周期間変化時間	_	20	_		

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

39.10.5. PLL

表39-13. PLL仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件
<i>f</i> pllin	PLL入力周波数範囲	16	-	24 (*)	MI I-	
<i>f</i> pllout	PLL出力周波数範囲	32	-	48 (*)	MHz	
t _{PLLST}	PLL固定化時間	1	10	_	μs	

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.10.6. システム クロック

表39-14. システム クロック タイミング 特性

シンボル	説明	最小	代表 (†)	最大	単位	条件
<i>f</i> clk_main	主クロック周波数(<mark>注1,2</mark>)	-	-	24	MLL	
<i>f</i> cy	命令クロック周波数	-	fclk_main	-	MHz	
TCY	命令周期 (<mark>注3</mark>)	41.6	$1/f_{\rm CY}$	-	ns	

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

注1: 主クロック(CLK_MAIN)周波数は「CLKCTRL - クロック制御器」章で記述されるように、クロック選択(CLKSEL)ビット領域によって構成設定されます。

注2: 主クロック(CLK_MAIN)周波数は「39.3. 標準動作条件」で定義された電圧必要条件を満たさなければなりません。

注3: 命令周期時間(TCY)は入力発振器時間基準周期と同じです。それらの指定された限度を超えると、不正なコート*実行や予期 されるよりも高い消費電流になるかもしれません。全てのデバイスはEXTCLKビンに印加された外部クロックと共に"最小"値で動 作することを検査されます。外部クロック入力が使われる時の"最大"周期時間限度は全てのデバイスに対して"DC"(クロックなし) です。

39.11. RSTCTRL

表39-15. リセット、WDT、発振器始動計時器、起動計時器、低電圧検出器仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件
t _{RST} (*)	リセットを保証するRESETピンLowハ゜ルス幅	2.5	-	-	μs	
RRST_UP (*)	RESET ピン プルアップ 抵抗	I	35	I	kΩ	
TWDT (*)	ウォッチドック、タイマ制限時間	1	500		ma	512前置分周
TSUT (*)	起動計時器期間	I	64		ms	SUT='111'
TOST (*)	発振器始動計時器期間(注1)		1024		周期数	
		1.80	1.90	2.10		BODLEVEL0
VBOD	低電圧検出器電圧(注2)	2.30	2.45	2.65	V	BODLEVEL1
VBOD	吆电/⊥/火山卻电/⊥ (/±2)	2.55	2.70	2.90		BODLEVEL2
		2.70	2.85	3.05		BODLEVEL3
VBOD_HYS	低電圧検出器ヒステリシス	Ι	44	-	mV	
t _{bod_st}	低電圧検出器始動時間	I	1.9	-	μs	
t _{BOD_128HZ}	128Hz採取動作BOD応答時間	_	7.81	_	ma	SAMPFREQ='0'
t _{BOD_} 32Hz	32Hz採取動作BOD応答時間	-	31.25	_	ms	SAMPFREQ='1'
t _{bod_rst}	低電圧リセット応答時間	-	3	-	μs	

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

注1: 設計により、発振器始動計時器(TOST)は周波数と無関係に最初の1024周期を計数します。

注2: これらの電圧公差を保証するため、VDD、AVDD、VDDIO2は可能な限りデバイスの近くでGNDに容量性雑音分離(デカップ)され なければなりません。詳細については「ハードウェアの指針」章の「電源用接続」項をご覧ください。

表39-16. 電圧水準監視部閾値仕様

シンホール	説明	最小	代表 (†)	最大	単位	条件
		1	5	10	DOD間は	VLMLVL='01'
VDET (*)	電圧検出閾値	9	15	22	BOD閾値 越えの%	VLMLVL='10'
		19	25	32		VLMLVL='11'

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.12. VREF

表39-17. VREF仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件		
VVREF_1V024 (注)	内部電圧参照基準1.024V	-4	-	+4				
VVREF_2V048 (注)	内部電圧参照基準2.048V	-4	-	+4	0/	-40°C≦TA≦+85°C	VDD≧2.5V	
VVREF_4V096 (注)	内部電圧参照基準4.096V	-4	-	+4	%	$-40 C \ge 1A \ge +00 C$	VDD≧4.55V	
VVREF_2V500 (注)	内部電圧参照基準2.5V	-4	-	+4			VDD≧2.7V	
VVREFA (*)	VREFAピン入力電圧	1.024	-	VDD	V			
t _{INTREF} (*)	電圧参照基準変更遅延	-	2	—				
	VREF始動時間	-	10	_	μs	CLKCTRL.MCLKCTRLA=\$00または\$03		
t _{VREF_ST} (*)	∨ ℝ∟Γ ⋟□ 野川+寸 [目]	_	200	_		CLKCTRL.MCLKCTRLA=\$01または\$02		

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

注: VVREF_xVxxxシンホルはVREF.ADC0REF、VREF.DAC0REF、VREF.ACREFレシブスタの各々のREFSELビット領域値を示します。

39.13. TCD

表39-18. TCD特性

動作条件: ・最大CLK_TCD_SYNCを超えるCLK_TCD周波数は同期部クロックがこれらの仕様に合うように同期分周器(TCDn.CTRLAのSY									
NCPRES)で分周されなければなりません。									
いまれ	部用	是小		是十	畄莅	冬卅			

77M 10	武功	取小		取八	- 単位	木仁
<i>f</i> CLK_TCD_SYNC (*)	CLK_TCD_SYNC最大周波数	-	-	48	MHz	

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.14. USART

図39-4. 主装置SPI動作でのUSART - 主装置動作でのタイミング必要条件




表39-19. 主装置SPI動作でのUSART - タイミング仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件
<i>f</i> _{SCK} (*)	SCKクロック周波数	-	-	$f_{\rm CLK_PER/2}$	MHz	
T _{SCK} (*)	SCK周期	$2 \times T_{CLK_PER}$	_	-		
t _{SCKW}	SCK High/Low幅	—	$0.5 \times T_{SCK}$	-		
t _{SCKR}	SCK上昇時間	-	2.7	-		
t _{SCKF}	SCK下降時間	-	2.7	-		
t _{MIS}	SCKに対するMISO準備時間	-	10	-	ns	
t _{MIH}	SCK後MISO保持時間	-	10	-		
t _{MOS}	SCKに対するMOSI準備時間	-	0.5×T _{SCK}	-		
t _{MOH}	SCK後MOSI保持時間	-	1.0	-		

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.15. SPI




表39-20. SPI - 主装置動作でのタイミング仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件
$f_{\rm SCK}(\mathbf{*})$	SCKクロック周波数	_	_	$f_{\rm CLK_PER}/2$	MHz	
$T_{SCK}(*)$	SCK周期	$2 \times T_{CLK_PER}$	-	_		
t _{SCKW}	SCK High/Low幅	_	$0.5 \times T_{SCK}$	_		
t _{MIS}	SCKに対するMISO準備時間	_	T _{CLK_PER}	_		
t _{MIH}	SCK後MISO保持時間	_	0	_	ns	
t _{MOS}	SCKに対するMOSI準備時間	_	$0.5 \times T_{SCK}$	_		
t _{MOH}	SCK後MOSI保持時間	_	$0.5 \times T_{SCK}$	_		

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

図39-6. SPI - 従装置動作でのタイミング必要条件




表39-21. SPI - 従装置でのタイミング仕様


シンホール	説明	最小	代表 (†)	最大	単位	条件
$f_{\rm SSCK}(*)$	従装置SCKクロック周波数	-	—	$f_{\rm CLK_PER}/6$	MHz	
TSSCK (*)	従装置SCK周期	$6 \times T_{CLK_PER}$	—	-		
$t_{SSCKW}(*)$	SCK High/Low幅	$3 \times T_{CLK_PER}$	_	_		
t _{SIS} (*)	SCKに対するMOSI準備時間	0	_	_		
t _{SIH} (*)	SCK後MOSI保持時間	$3 \times T_{CLK_PER}$	_	_		
t _{SSS} (*)	SCKに対するSS準備時間	TCLK_PER	_	_	200	
t _{SSH} (*)	SCK後SS保持時間	TCLK_PER	_	_	ns	
t _{sos}	SCK後のMISO有効時間	-	t _{SR} (注)	_		$f_{\rm SSCK} \ge f_{\rm CLK_PER}/6$
1505	SUK版UMISU有別时间	_	_	_		fssck <fclk_per 6<="" th=""></fclk_per>
tsoss	SS Low後MISO準備時間	_	t _{SR} (<mark>注</mark>)	_		
tsosh	SS Low後MISO保持時間	-	t _{SR} (注)	_		

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

注:t_{SR}は入出力ピン上昇/下降時間です。

39.16. TWI



シンホル	VI - タイミング仕様 項目	最小	代表(†)	最大	単位	条件
12410	<u></u>	1.8		5.5	半回	fscl≦400kHz
VDD	供給電圧範囲	2.2 (*)	_	5.5 (*)	V	$f_{SCL} \leq 400 \text{KHz}$
		2.2 (4)		0.0(*)		よい 最大周波数は10MHzのシステ
$f_{\rm SCL}(*)$	SCLクロック周波数	-	-	1000	kHz	
		0.05\(Upp		0.4)(1/0.0		クロックを必要とします。
VHYS (*)	シュミットトリガ入力ヒステリシス電圧	0.05×VDD	-	$0.4 \times VDD$		I _{load} =5mA, VDD>2V
VOL	Low出力電圧	-	_	0.4 0.2×VDD	V	$I_{load}=3mA, VDD \ge 2V$ $I_{load}=3mA, VDD \le 2V$
		5		0.2~VDD		Iload−3IIIA, VDD≦2V
IOL (*)	Lowレベル出力電流	10	_	-	mA	VDD≧2.7V VOL=0.4V
		-	_	400		$f_{SCL} \le 100 \text{kHz}$
Св (*)	各バス線に対する容量性負荷	_	_	400	pF	$f_{SCL} \leq 100 \text{kHz}$
СВ (*)	谷八へ旅に刈りる谷里住貝何				рг	$f_{SCL} \leq 400 \text{ kHz}$ $f_{SCL} \leq 1 \text{ MHz}, \text{ VDD} \leq 2.75 \text{ V}$
		-	-	550		-
± D (4)		-	-	1000		$f_{\text{SCL}} \leq 100 \text{kHz}$
tr (*)	SDAとSCL両方の出力上昇時間	20	-	300		$f_{SCL} \leq 400 \text{kHz}$
		—	_	120		$f_{\text{SCL}} \leq 1 \text{MHz}$
+ (1)			-	250	ns	$f_{SCL} \leq 100 \text{kHz}$ 10pF <cb< td=""></cb<>
tof (*)	出力下降時間(VIHmin→VILmax)	$20 \times (VDD/5.5V)$	-	250		$JSCL \ge 400 \text{KHz}$ (400 pF
		20×(VDD/5.5V)	-	120		<i>f</i> _{SCL} ≦1MHz
tsp(*)	入力濾波による抑制尖頭雑音	0	-	50		
IL (*)	各I/Oピンの入力電流	-	_	1	μA	0.1×VDD <vi<0.9×vdd< td=""></vi<0.9×vdd<>
CI (*)	各I/Oピンの容量	-	-	10	pF	
- ()	プルアップ抵抗値	(VDD-VOL(max))/IOL	-	1000ns/(0.8473×CB)	0	$f_{\rm SCL} \leq 100 \rm kHz$
Rp (*)		(VDD-VOL(max))/IOL	-	$300 \text{ns}/(0.8473 \times \text{CB})$	Ω	$f_{\rm SCL} \leq 400 \rm kHz$
		(VDD-VOL(max))/IOL	-	$120 ns/(0.8473 \times CB)$		f _{SCL} ≦1MHz
		4.0	-	-		$f_{\rm SCL} \leq 100 \rm kHz$
thd_sta (*)	(再送)開始条件保持時間	0.6	-	-		$f_{\rm SCL} \leq 400 \rm kHz$
		0.26	-	-		$f_{\rm SCL} \leq 1 \rm MHz$
		4.7	-	-		$f_{\rm SCL} \leq 100 \rm kHz$
TLOW (*)	SCLクロックLow時間	0.6	-	-		$f_{\rm SCL} \leq 400 \rm kHz$
		0.35	-	-	μs	$f_{\rm SCL} \leq 1 \rm MHz$
		4.0	-	-	μο	$f_{\rm SCL} \leq 100 \rm kHz$
THIGH (*)	SCLクロックHigh時間	0.6	-	-		$f_{\rm SCL} \leq 400 \rm kHz$
		0.26	-	-		$f_{\rm SCL} \leq 1 \rm MHz$
		4.7	-	-		$f_{\rm SCL} \leq 100 \rm kHz$
tsu_sta (*)	再送開始条件準備時間	0.6	-	-		$f_{\rm SCL} \leq 400 \rm kHz$
		0.26	-	-		$f_{\rm SCL} \leq 1 \text{MHz}$
		-	0	-		SDAHOLD='00'
LHD_DAT (*)	データ保持時間	300	-	900		SDAHOLD='11'
		250	_	-	ns	$f_{\rm SCL} \leq 100 \rm kHz$
tsu_dat (*)	データ準備時間	100	-	-		$f_{SCL} \leq 400 \text{kHz}$
/		50	-	-		$f_{SCL} \le 1$ MHz
		4	-	-		$f_{SCL} \le 100 \text{kHz}$
tsu sto (*)	停止条件準備時間	0.6	-	-		$f_{SCL} \leq 400 \text{kHz}$
		0.26	_	-	μs	$f_{SCL} \le 100 \text{MHz}$
	停止条件→開始条件間	4.7	_	_	μο	$f_{SCL} \le 100 \text{kHz}$
tbur(*)		1.3				$f_{SCL} \leq 100 \text{kHz}$
LBUF (*)	バス開放時間	1.4				

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.17. AC

表39-23. アナログ比較器仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件	
V _{IN} (*)	入力電圧範囲	-0.2	-	VDD	V		
IL	入力漏れ電流	-	5	-	nA		
Voff	入力変位(オフセット)電圧	-11	± 5	11	mV	0.7V <vin<(vdd-0.7v)< th=""></vin<(vdd-0.7v)<>	
V OFF	八月麦位(47 とり))电圧	-15	±5	15	111 V	-0.1V <vin<(vdd-0.1v)< td=""></vin<(vdd-0.1v)<>	
CMRR	同相信号除去比	-	70	_	dB		
		-	10	_		CTRLA.HYSMODE='01' CTRLA.HYSMODE='10' CTRLA.HYSMODE='11'	
Vhyst	ヒステリシス	-	25	-	mV		
		_	50	-			
	上昇端応答時間	-	85	120		CTRLA.POWER='00'	
	下降端応答時間	-	85	120		CIRLA.FOWER-00	
t _{RESP} (*)	上昇端応答時間	-	250	350		CTRLA.POWER='01', VCM=	
CRESP (*)	下降端応答時間	-	220	300	-	VDD/2	
	上昇端応答時間	-	460	680		CTRLA.POWER='10'	
	下降端応答時間	_	430	550		CINLA.FOWER- 10	

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.18. ADC

表39-24. ADC精度仕様

- 動作条件:
- VADCREF=3.0V
- ・シングルエント変換動作でのADC
- *f*CLK_ADC=500kHz

JULK_ADC-									
シンホル	説明	最小	代表 (†)	最大	単位	条件			
NR	分解能	-	-	12	ビット				
E _{INL}	積分非直線性誤差	-1.8	0.1	1.8					
EDNL	微分非直線性誤差(注1)	-1	0.1	1	LSb				
Eoff	変位(オフセット)誤差	0	2.5	5	LSD				
Egain	利得誤差	-5	1.5	5					
	ADC参照基準電圧	1.024	_	VDD		$f_{\text{CLK_ADC}} \leq 500 \text{kHz}$			
VADCREF (*)	ADC参照圣华电压	1.8	_	VDD	V				
VAIN	全尺範囲	GND	_	VADCREF					
ZAIN	アナログ電圧源推奨インピーダンス	-	10	-	kΩ				
Rvrefa	ADC梯子状電圧参照基準インピーダンス(注2)	_	50	_	K 52				
	VDD/10分圧器精度	_	± 10	_	%	チップ上内部参照基準			
	(VDDDIV10/VDDIO2DIV10)		_10		/0	を使いADCで測定			

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

注1: ADC変換結果は決して入力の増加に伴って減少することはなく、欠落符号もありません。

注2: これは外部参照基準が選ばれた時にVREFAピンより見たインピーダンス(訳補:外から見たVREFAピン入力インピーダンス)です。

表39-25. ADC変換タイミング仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件
T _{CLK_ADC} (*)	ADCクロック周期	0.5	-	8	μs	
t _{CNV}	変換時間	-	13.5TCLK_ADC+2TCLK_PER	-	(µs)	
$f_{\rm ADC}(*)$	採取速度	8	-	130	ksps	
t _{SENSE} (*)	MUXPOS温度測定変更遅延	-	40	-		
t _{ADC_INIT} (*)	初期化時間	-	6	-	μs	

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.19. DAC

表39-26. DAC電気的仕様

動作条件:

• VREF=3.0\	• VREF=3.0V									
シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件				
VDD	供給電圧	1.8	-	5.5						
VOUT	出力電圧範囲	0.1	-	VDD-0.1	V	最大IOH(電流吐き出し)=1mA 最大IOL(電流吸い込み)=0.00				
VLSB	分解能		10	_	ビット					
VACC	絶対精度	-10	1	10	LSb					
tst	整定時間 (<mark>注1</mark>)	-	7	_	110	VDACREF=VDD, 50pF負荷	VDD=3.0V			
151	金化时间 (/エ 1)	-	10	-	μs	VDACKEF-VDD, 50印、頁例	VDD=5.5V			
INL	積分非直線性誤差	-2.3	1	2.3						
DNL	微分非直線性誤差	-0.7	0.2	0.7	LSb	$030 \leq DAC.DATA < 3D0$				
EOFF	変位(オフセット)誤差	-5	2.8	5	L20					
EGAIN	利得誤差	-3.3	-1.1	1.3						

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

注1: 整定時間はDACn.DATA9~0の'\$000'から'\$3FF'への遷移間で測定されます。

注2: DAC出力は限定された電流吸い込み能力を持ちます。これは接地に接続された抵抗性負荷に対して駆動するように設計さ れています。DAC周辺機能が電流を吸い込むかもしれないなら、DAC出力と接地間に適切な抵抗を配置することによって吸 い込み能力を増すことが推奨されます。

39.20. OPAMP

表39-27. OPAMP電気的仕様

動作条件: ・VCM=VD	D/2					
シンホル	説明	最小	代表 (†)	最大	単位	条件
GBWP	利得带域幅積	_	5.2	_	MHz	
TON	ONになるまでの時間	-	1	-	μs	
РМ	位相余裕	-	81	-	度(°)	
CD	上昇スリューレート	_	9.5	-	N/ /aaa	
SR	下降スリューレート	-	13	-	V/µs	
		-16	<±5	+16		TA= $-40 \sim 85^{\circ}C$ VDD= $1.8 \sim 5.5V$
VOS	変位	-20	<±8	+20	mV	<u>VCM</u> =−0.1~VDD+0.1V TA=−40~125°C
		-2.5	± 0.5	+2.5		VDD=3V、VCM=VDD/2、25°C
	温度での入力変位変動	-120	±30	+120	µV/°C	
	変位校正段階量	-	0.5	-	mV	
CMRR	同相信号除去比	_	77	_		
PSRR	電源電圧変動除去比	_	67	_	dB	
AOL	開路利得	-	95	-		
VICM (*)	同相入力電圧範囲	-0.3	_	VDD+0.3	V	IRSEL='0'
VICIVI (+)	问仰八刀电压靶四	-0.3	_	VDD-0.7	v	IRSEL='1'
ISC	短絡回路吐き出し電流	-	33	-	mA	
150	短絡回路吸い込み電流	-	27	-	IIIA	
Eni	雑音入力電圧	_	180	_	μVPP	f=0.1~10Hz
hetaNI	雑音入力電圧密度	-	100	-	$\mu V / \sqrt{Hz}$	f=1kHz
VO	最大出力電圧振幅	-	$0.15 \leq VO \leq VDD - 0.15$	-	V	Iload=1.5mA
RLAD	梯子型抵抗部抵抗	1	4	-	kΩ	
	VDD/2参照基準精度	-3	-	+3		
	内部梯子型抵抗の システム利得精度	-10	<±3	+10	%	反転/非反転PGA

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。

*: これらの要素は特性付けされますが、製造で検査されません。

39.21. ZCD

表39-28.0交差検出器仕様

シンホ゛ル	説明	最小	代表 (†)	最大	単位	条件
VPINZC	ZCDピン電圧	-	0.95	_	V	
IZCD_MAX	最大吐き出し/吸い込み電流	-	_	600	μΑ	
tresph	上昇端応答時間	-	500	-		
trespl	下降端応答時間	-	350	-	ns	

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。 *: これらの要素は特性付けされますが、製造で検査されません。

39.22. UPDI




表39-29. UPDIタイミング仕様

シンホール	説明	最小	最大	単位	条件
t _{RES} (*)	RESETでのハントジェーク/BREAKの持続時間	10	200		
t _{UPDI} (*)	UPDI.txd= <mark>0</mark> の持続時間	10	200	110	
t _{Deb0} (*)	デバッガ.txd= <mark>0</mark> の持続時間	0.2	1	μs	
t _{DebZ} (*)	デベッガ.txd=z(Hi-Z)の持続時間	200	14000		
frippi (H)	UPDIホ [*] ーレート	-	1.8	Maria	$0^{\circ}C \leq TA \leq +50^{\circ}C$
fupdi (*)	OPDIA F	-	0.9	Mbps	TA<0℃またはTA>+50℃

*: これらの要素は特性付けされますが、製造で検査されません。

40. 特性図


提供された図は限定数の試料に基づく統計的要約を示し、情報目的のためだけに追加されます。ここで一覧にされた性能特性は検 査も保証もされません。


いくつかの図では提示されたデータが指定された動作範囲外(例えば、指定された供給電力範囲外)かもしれず、従って保証範囲外です。

注: '代表'は25℃での分布の平均を表し、'最大'と'最小'は各々、(平均+3σ)と(平均-3σ)を表し、ここでのσは各温度範囲に渡る標準偏差です。

40.1. 消費電力

40.1.1. 活動動作








図40-5. 活動動作消費電力 対 VDD (MCLKCTRLA.CLKSEL=OSC32K)







図40−4. 活動動作消費電力 対 VDD





40.1.2. アイト・ル休止動作






図40-10. アイドル動作消費電力 対 VDD (MCLKCTRLA.CLKSEL=OSC32K)





図40-7. 7イドル動作消費電力 対 VDD (MCLKCTRLA.CLKSEL=EXTCLK, EXTCLK=24MHz)





図40-9. アイドル動作消費電力 対 VDD

(MCLKCTRLA.CLKSEL=OSCHF, OSCHF=24MHz)



40.1.3. スタンバイ休止動作





38.1.4. パワーダウン休止動作




図40-12. スタンバイ動作消費電力 対 VDD (RTC.CLKSEL=OSC32K)

3.5 4

VDD (V)

4.5 5

温度 (℃): - 25℃ 平均 - 125℃ +3σ

5.5

6


図40-14. スタンバイ動作消費電力 対 VDD


2


1.5


2.5 3














40.1.5. リセット動作での消費電力




40.2. 周辺機能消費電力


40.2.1. ADC







40.2.2. AC









40.2.3. BOD



5 5.5 6







40.2.5. メモリ フ[°]ロク^{*}ラミンク^{*}






図40-29. フラッシュ メモリ書き込み消費電力対 VDD




40.2.6. OSC32K


図40-30. OSC32K消費電力 対 VDD



40.2.7. RTC




40.2.8. TCA




40.2.9. TCB


図40-33. TCB消費電力 対 VDD




40.2.10. TCD




40.2.11. TWI








40.2.12. USART



40.2.13. VREF










6

40.3. CLKCTRL

40.3.1. OSCHF




40.3.2. XOSC32K





40.4. リセット制御器







40.4.2. 始動計時器









40.4.3. POR






図40-49. POR再装備電圧 対 温度



40.4.4. BOD

図40-50. BOD最小リセット パルス幅 対 温度










図40-54. BOD閾値 対 温度 (BODCFG.LVL=010=2.70V) 2.852.8 2.75電 圧 2.7(V)2.65 2.62.55 -60 -40 -20 0 20 40 60 80 100 120 140 温度 (℃)


図40-51. BOD応答時間 対 温度












40.5. 入出力ピン



温度 (℃): - 25℃ 平均 - 85℃ +3σ - 125℃ +3σ

温度 (℃): - 25℃ 平均 - 85℃ +3σ - 125℃ +3σ

図40-67. シュミット トリカ 付き入力 ピン - 最大 VIL 対 VDD




図40-69. シュミット トリカ 付き入力ピン - ヒステリシス 対 VDD




図40-70. I²Cトリが付き入力ピン - 最大VIL 対 VDD






図40-68. シュミット トリカ 付き入力ピン - 最小VIH 対 VDD









図40-72. SMBus付き入力ピン-最大VIL 対 VDD








図40-76. 弱プルアップ電流 VDD









図40-73. SMBus付き入力ピン-最小VIH 対 VDD



















図40-78. 出力ピン - 最小VOH 対 電流










図40-82. 出力ピン - 最小VOH 対 電流 (VDD=5.5V)




40.6. VREF

図40-83. VREF始動時間 対 VDD



40.6.1. ADCOREF







図40-87. ADCOREF電圧誤差 対 温度 (VDD=3.0V, VVREF=2.048V)






図40-89. ADCOREF電圧誤差 対 温度







図40-90. ADCOREF電圧誤差 対 温度 (VDD=5.5V, VVREF=4.096V) 3 2 1 誤 差 0 (%) -1 -2 -3 -60 -40 -20 0 $20 \ \ 40 \ \ 60 \ \ 80 \ \ 100 \ \ 120 \ \ 140$ 温度 (℃)

40.6.2. ACREF










図40-94. ACREF電圧誤差 対 温度







図40-96. ACREF電圧誤差 対 温度





40.6.3. DACOREF




















図40-103. DACOREF電圧誤差 対 温度 (VDD=3.0V, VVREF=2.5V)






40.7. ADC








温度 (℃): - 25℃ 平均 - 125℃ +3σ

図40-108. 変位(オフセット)誤差 対 採取速度 (ADCシングル エント動作, VREFA=VDD=3.0V)



AVR128DB28/32/48/64




図40-111. DNL(微分非直線性誤差) 対 VREFA (60kspsのADCシングル エント動作, VDD=3.0V, TA=125℃) 1 0.8 0.6 0.4 0.2 DNL 0 (LSb) -0.2 -0.4-0.6-0.8-11.8 2 2.2 2.4 2.6 2.8 3 VREFA (V) DNL:-低-3σ-高+3σ

図40-113. INL(積分非直線性誤差)対 VREFA (60kspsのADCシングルエンド動作, VDD=3.0V, TA=125℃)




図40-110. INL(積分非直線性誤差)対 ADC符号 (60kspsのADCシングルエンド動作, VDD=3.0V)




図40-112. DNL(微分非直線性誤差)対採取速度 (60kspsのADCシングルエント動作, VDD=3.0V, TA=125℃)






図40-114. INL(積分非直線性誤差) 対 採取速度

(60kspsのADCシングル エント 動作, VDD=3.0V, TA=125℃)



40.7.2. ADC - 12ビット差動動作








図40-119. 変位(オフセット)誤差 対 VREFA (60kspsのADC差動動作, VDD=3.6V)











図40-120. 変位(オフセット)誤差 対 採取速度 (ADC差動動作, VREFA=VDD=3.6V)



AVR128DB28/32/48/64




図40-123. DNL(微分非直線性誤差) 対 VREFA (60kspsのADC差動動作, VDD=3.6V, TA=85℃) 1 0.75 0.50.25 DNL (LSb)_-0.25 0 -0.5-0.75 $^{-1}$ 2.4 3 3.2 2.6 2.8 3.4 3.6 VREFA (V) DNL:-低-3σ-高+3σ






図40-122. DNL(微分非直線性誤差)対 VREFA (60kspsのADC差動動作, VDD=3.6V, TA=25℃)




図40-124. DNL(微分非直線性誤差)対 VREFA (60kspsのADC差動動作, VDD=3.6V, TA=125℃)





図40-126. INL(積分非直線性誤差)対 VREFA









図40-128. INL(積分非直線性誤差)対 VREFA (60kspsのADC差動動作, VDD=3.6V, TA=125℃)





40.8. 温度感知器




40.9. AC



















図40-135. 上昇端応答時間 対 VDD (VCM=VDD/2, CTRLA.POWER=10)






図40-137. 入力ヒステリシス 対 同相入力電圧 (VDD=2.0V)











図40-139. 入力ヒステリシス 対 同相入力電圧










40.10. DAC

40.10.1. DAC - 10ビット動作













図40-145. 変位(オフセット)誤差 対 温度











図40-149. INL(積分非直線性) 対 DAC符号 (VREFA=VDD=5.5V)





40.10.2. DAC - 8ビット動作
















図40-155. DNL(微分非直線性) 対 DAC符号 (VREFA=VDD=5.5V)





(VREFA=VDD=5.5V) 0.75 0.6 0.450.3 誤 0.15 差 0 (LSb) -0.15 -0.3-0.45 -0.6-0.750 32 96 128 160 192 224 25664

DACREF (DACREF7~0)

温度 (℃): --40℃ 平均 - 25℃ 平均 - 125℃ 平均

図40-157. INL(積分非直線性) 対 DAC符号

40.11. OPAMP

他に特記がない限り、代表的な図表は以下の条件に対して有効です。

- VDD=3.0V
- TA=25°C
- ・同相入力電圧(VCM)=VDD/2
- IRSEL='0'
- ・出力負荷: 10kΩ
- ・電圧フォロワ動作で内部的に接続




図40-160. VDDと温度に関する位相余裕




図40-159. 温度とVDDに関する位相余裕






図40-161. 温度とVDDに関する利得帯域幅積









© 2023 Microchip Technology Inc.とその子会社

図40-168. 周波数に関する出力インピーダンス













図40-169. 小信号非反転パルス応答









図40-173. VDD=5.5VでのVCMに関する変位(オフセット)



AVR128DB28/32/48/64

図40-174. IRSEL=1, VDD=1.8VでのVCMに関する変位(オフセット)




図40-176. IRSEL=1, VDD=5.5VでのVCMに関する変位(オフセット)




図40-178. IRSEL=1でのVCMと温度に関する変位(オフセット)






図40-175. IRSEL=1, VDD=3VでのVCMに関する変位(オフセット)








図40-179. VDD=1.8Vでの温度に関する変位(オフセット)






図40-180. VDD=3Vでの温度に関する変位(オフセット)








図40-184. VDDと温度に関する開路利得






図40-181. VDD=5.5Vでの温度に関する変位(オフセット)











図40-185. 温度とVDDに関する開路利得



AVR128DB28/32/48/64

図40-186. VDDと温度に関する吸い込み出力短絡回路電流








図40-190. IRSEL=0と1でのVDDと温度に関する待機IDD







図40-187. VDDと温度に関する吐き出し出力短絡回路電流








40.12. ZCD

図40-191. 下降端応答時間 対 VDD






図40-195.0交差検出器切り替わり電圧 対 VDD






図40-192. 上昇端応答時間 対 VDD








41. 注文情報

- ・入手可能な注文選択は以下によって見つけることができます。
 - 以下の製品頁リンクの1つをクリック
 - AVR128DB28製品頁
 - AVR128DB32製品頁
 - AVR128DB48製品頁
 - AVR128DB64製品頁
 - microchipdirect.comで製品名による検索
 - 最寄りの販売会社へのお問い合わせ
- 注: 車載級注文符号(VAO接尾辞)は要請によって設定され、入手可能な製品番号の表で一覧にされません。各々の製品頁で示さ れない車載級注文符号を要請するには最寄りのMicrochip営業担当者にお問い合わせください。

表41-1. 入手可能な製品番号						
注文符号	フラッシュ/SRAM	ピン数	外囲器形式	供給電圧	温度範囲	搬送形式
AVR128DB28T-E/SS					-40°C∼125°C	テーフ°&リール
AVR128DB28T-I/SS			SSOP		-40°C∼85°C	1-1 &J-1
AVR128DB28-E/SS			550P		-40°C∼125°C	チューフ
AVR128DB28-I/SS					-40°C∼85°C	99-
AVR128DB28T-E/SO		28			-40°C∼125°C	テーフ [°] &リール
AVR128DB28T-I/SO		20	SOIC		-40°C∼85°C) -) &) - //
AVR128DB28-E/SO			3010		-40°C∼125°C	
AVR128DB28-I/SO					-40°C∼85°C	チューブ
AVR128DB28-E/SP			SPDIP		-40°C∼125°C) _ /
AVR128DB28-I/SP			SEDIE		-40°C∼85°C	
AVR128DB32T-E/PT					-40°C∼125°C	テーフ [°] &リール
AVR128DB32T-I/PT			TQFP		$-40^{\circ}\mathrm{C}\sim\!85^{\circ}\mathrm{C}$	/ / &/ //
AVR128DB32-E/PT	128KB/16KB		1 Q11		-40°C∼125°C	トレイ
AVR128DB32-I/PT		32			-40°C∼85°C	1.6.1
AVR128DB32T-E/RXB		52			-40°C∼125°C	テーフ [°] &リール
AVR128DB32T-I/RXB			VQFN		-40°C∼85°C	/ / @) //
AVR128DB32-E/RXB			VQIIN	$1.8 \sim 5.5 V$	-40°C∼125°C	トレイ
AVR128DB32-I/RXB				1.0 0.00	-40°C∼85°C	1.6.21
AVR128DB48T-E/PT					-40°C∼125°C	テーフ [°] &リール
AVR128DB48T-I/PT			TQFP		-40°C∼85°C	/ / @/ //
AVR128DB48-E/PT			1 Q1 1		-40°C∼125°C	トレイ
AVR128DB48-I/PT		48			-40°C∼85°C	1.6.1
AVR128DB48T-E/6LX		10			-40°C∼125°C	テーフ°&リール
AVR128DB48T-I/6LX			VQFN		-40°C∼85°C	/ / @/ //
AVR128DB48-E/6LX			VQIIIV		-40°C∼125°C	トレイ
AVR128DB48-I/6LX					-40°C∼85°C	1 4 1
AVR128DB64T-E/PT	6				-40°C∼125°C	テーフ°&リール
AVR128DB64T-I/PT			TQFP		-40°C∼85°C	
AVR128DB64-E/PT			1 1 1		-40°C∼125°C	トレイ
AVR128DB64-I/PT		64			-40°C∼85°C	
AVR128DB64T-E/MR		P			$-40^{\circ}\mathrm{C}\sim125^{\circ}\mathrm{C}$	テーフ [°] &リール
AVR128DB64T-I/MR			VQFN		-40°C∼85°C	
AVR128DB64-E/MR			V QI IN		-40°C∼125°C	トレイ
AVR128DB64-I/MR					-40°C∼85°C	1 4 1



42. 外囲器図

42.1. オンライン外囲器図

最新の外囲器図については次のとおりです。

- 1. www.microchip.com/packagingへ行ってください。
- 2. 外囲器型式特定頁、例えば、VQFNへ行ってください。
- 3. 最新の外囲器図を見つけるために図番号と型式を探してください。

表42-1. 🛛	図番号		
ピン数	外囲器型式	図番号	型式
	SPDIP	C04-00070	SP
28	SOIC	C04-00052	SO
	SSOP	C04-00073	SS
	VQFN	C04-21395	RXB
32	VQFN (<mark>注</mark>)	C04-21511	QZB
	TQFP	C04-00074	PT
	VQFN	C04-00494	6LX
48	VQFN (<mark>注</mark>)	C04-00504	6MX
	TQFP	C04-00300	PT
	VQFN	C04-00154	MR
64	VQFN (<mark>注</mark>)	C04-00483	5LX
	TQFP	C04-00085	PT


注: この外囲器形式は濡れ性側面で、車載(VAO)注 文符号に使われるVQFN外囲器です。

注:最新の外囲器図についてはhttp://www.microchip.com/packagingに置かれたMicrochip外囲器仕様をご覧ください。


42.2. 外囲器表示情報

凡例: XX~X	お客様指定情報またはMicrochip部品番号
Y	年符号 (暦年の最終桁)
YY	年符号 (暦年の最後の2桁)
WW	週符号(1月第1週が'01'週です。)
NNN	英数字追跡可能性符号
e 3	無光沢錫(Sn)用鉛なしJEDEC [®] 指示子
	完全なMicrochip部品番号は1行で記すこと
ができず、	、次の行に持ち越され、従ってお客様指定
情報に利	用可能な文字数を制限します。


42.2.1. 28ピンSPDIP




42.2.2. 28^y-^{*}SOIC




42.2.3. 28リート SSOP




42.2.4. 32/\ํッドVQFN




42.2.5. 32IJ-ドTQFP




42.2.6. 48/ง ้งโ VQFN




42.2.7. 48リート TQFP



<mark>42.2.8</mark>. 64パッドVQFN




42.2.9. 64¹/₋^{*}TQFP




42.3. 28ピンSPDIP

28ピン狭幅プラスティック2列(SP) - 300mil本体 [SPDIP]



42.4. 28ピンSOIC

28リート プラスティック小型外形(SO) - 幅広、7.50mm本体 [SOIC]




Microchip Technology作図C04-2052A

Е-

Х


42.5. 28リート SSOP

28リート^{*} プラスティック縮小小外形外囲器(SS) - 5.30mm本体、2.00mm [SSOP]




42.6. 32パッドVQFN

32パット^{*}超薄型プラスティック四角平板、リート^{*}なし外囲器(RXB) - 5×5×0.9mm本体 [VQFN] 3.1×3.1mm露出パット^{*}付き、Atmel旧一般外囲器符号ZMF




42.7. 32パッドVQFN 濡れ性側面

32パット^{*}超薄型プラスティック四角平板、リート^{*}なし外囲器(QZB) - 5×5×0.9mm本体 [VQFN] 3.1mm露出パット^{*}付き、段付き濡れ性側面




42.8. 32IJ―ドTQFP

32リードプラスティック薄型四角平板外囲器(PT) - 7×7×1.0mm本体、2.00mm [TQFP] (Atmel旧一般外囲器符号AUT)




<mark>42.9</mark>. 48/\°้୬ト`VQFN

48パット^{*}超薄型プラスティック四角平板、リート^{*}なし外囲器(6LX) - 6×6×0.8mm本体 [VQFN] 4.1×4.1mm露出パット^{*}付き




42.10. 48パッドVQFN 濡れ性側面

48パット^{*}超薄型プラスティック四角平板、リート^{*}なし外囲器(6MX) - 6×6mm本体 [VQFN] 4.1×4.1mm露出パット^{*}付き、段付き濡れ性側面




<mark>42.11</mark>. 48IJ−ドTQFP

48リート^{*}薄型四角平板外囲器(PT) - 7×7×1.0mm本体 [TQFP]




42.12. 64ハ[°]ット^{*}VQFN 64ハ[°]ット^{*}フ[°]ラスティック四角平板、リート^{*}なし外囲器(MR) - 9×9×0.9mm本体 5.40×5.40mm露出ハ[°]ット^{*}付き [QFN]



42.13. 64パッドVQFN 濡れ性側面

64パット 超薄型プラスティック四角平板、リート なし外囲器(5LX) - 9×9×1.0mm本体 [VQFN] 5.4mm露出パット 付き、段付き濡れ性側面




Microchip Technology作図C04-2483-5LX改訂F

E

42.14. 64リ−ト^{*}TQFP

64リードプラスティック薄型四角平板外囲器(PT) - 10×10×1mm本体 [TQFP]



BSC:基本寸法。公差なしで示される理論的に正確な値。

Microchip Technology作図C04-2085-PT改訂E

ł

----- X1

— – Е

43. 障害情報

(訳注)原書では障害情報が独立した文書で提供されていますが、本書では便宜性のためここにも記載します。

43.1. シリコン問題要約

凡例

- 障害は適用されません。
- × 障害が適用されます。

周辺機能	などた説品	シリコン	改訂(こ対す	る有効性
向辺筬能	簡単な説明 改訂	A4(注)	A5	B0	
	43.2.1. いくつかの予約ヒュース ビットが 1'	×	-	-	
デバイス	43.2.2. VDD低下時に起こるかもしれない消費電流増加	×	×	_	
7747	43.2.3. 機能しないリセット初期化中のCRC検査	×	-	-	
	43.2.4. 特定アドレス空間への連続書き込みの場合に失われる書き込み操作	×	×	\times	
ADC	43.3.1. シングル エント 動作で増加する変位(オフセット)	X	-	-	
CCL	43.4.1. 単一LUT構成変更にCCLの禁止が必要	\times	×	-	
CCL	43.4.2. 28/32ピン デバイスで機能しないLUT3用LINK入力元選択	×	-	_	
	43.5.1. 外部クロック元準備可時に設定されない外部クロック/クリスタル状態ビット	\times	-	-	
CLKCTRL	43.5.2. 外部クロック元使用時に機能しないRUNSTDBY	×	-	-	
CLACIAL	43.5.3. 意図するように動かないPLL状態	X	×	-	
	43.5.4. 外部クリスタルでXOSCHF使用時に動かないPLL	X	×	-	
DAC	43.6.1. DAC出力緩衝部の生涯変動	X	×	-	
NVMCTRL	43.7.1. 書き込み保護された部分を消去し得るフラッシュ複数ページ消去	X	×	-	
NVMCIKL	43.7.2. 書き込み保護を遵守しないNVM_EEPROM_ERASE指令	X	×	×	
OPAMP	43.8.1. 意図するよりももっと電力を消費するOPAMP	X	-	-	
OPAMP	43.8.2. 入力範囲選択が読み出し専用	X	-	-	
PORT	43.9.1. PD0入力緩衝部が浮き状態	X	×	×	
RSTCTRL	43.10.1. UPDI許可時にリセットされないBODレジスタ	×	-	-	
SPI	43.11.1. 48ピン デバイスで機能しないSPI1用代替2ピン位置	×	×	-	
TCA	43.12.1. NORMALとFRQの動作で計数方向をリセットする再始動	×	×	_	
TCB	43.13.1. 8ビットPWM動作で16ビットレジスタとして機能するCCMPとCNTのレジスタ	X	×	-	
	43.14.1. TCD計数器前置分周器使用時に動かない非同期入力事象	X	×	-	
TOD	43.14.2. 代替ピン機能に対して全WOxを制御するCMPAEN	X	×	-	
TCD	43.14.3. 比較A値が '0' または2傾斜動作使用時に動かないTCD停止とソフトウェア再開 待ち	×	×	×	
	43.15.1. 意図するように機能しない出力ピン上書き	X	×	_	
TWI	43.15.2. 機能しない解消	X	×	×	
	43.16.1. TxDが出力構成設定時に動かない開放ドレイン動作	X	×	_	
USART	43.16.2. 活動動作で意図せず許可され得るフレーム開始検出	X	×	_	
	43.16.3. 矛盾する同期領域検出後に機能しない受信部	X	×	×	
ZCD	43.17.1. ZCD0ビットに接続された全てのZCD出力選択	X	_	_	
	ジリコンの初版です。				

注:この版がシリコンの初版です。

<mark>43.2</mark>. デバイス

43.2.1. いくつかの予約ヒュース ビットが '1'

(2020年第21週に製造された)日付符号2021とそれ以前のデバイスについて、既定ヒュース"値がデータシートに準拠していません。 ヒュース"値は下で一覧にされるように読み出されます。

- BODCFG = \$10
- ・OSCCFG = \$78 (デバイスはOSCHFクロック元を使います。)
- SYSCFG0 = \$F6
- SYSCFG1 = \$E8

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	-	-													

43.2.2. VDD低下時に起こるかもしれない消費電流増加

デバイスはVDDが2.1V未満に低下して1.9~2.1Vの範囲を保たれる場合に概ね1.5mAの消費電流増加を経験するかもしれません。これは元々VDDがより高い水準でその後に言及した電圧範囲に低下する場合にだけ起きます。

対策/対処:

VDDが影響を及ぼされる電圧範囲に向かって落ちる場合の実行からデバイスを守るため、BOD起動基準を2.2Vに設定することによっ てVDDが常に2.1V越えを保つことを保証してください。1.9~2.1Vの電圧範囲での動作が必要とされなら、VDDが2.1Vを超えて上昇 してその後に再び低下しないことを確実にしてください。与えられた電圧基準が絶対値ではなく、代表値であることに注意してくださ い。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	-													

43.2.3. 機能しないリセット初期化中のCRC検査

(2020年第48週に製造された)日付符号2048以前の資材に対し、システム構成設定0(SYSCFG0)ヒューズのCRC供給元(CRCSRC)ビット領域はリセット初期化中に無視されます。リセット初期化中にCRC検査は実行されません。CRCSCANはソフトウェアからだけ利用可能です。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	\times	-	-													

43.2.4. 特定アドレス空間への連続書き込みの場合に失われる書き込み操作

アドレス≧64へのST/STD/STS命令に続く、アドレス<64へのST/STD命令または休止制御器の制御A(SLPCTRL.CTRLA)レジスタへの書 き込みのどちらでも最後の書き込みを失います。

対策/対処:

書き込み操作の消失を避けるため、アドレス空間に応じて以下の対策の1つを使ってください。

・アドレス<64への書き込み前にNOP命令を挿入するか、またはST/STDの代わりにOUT命令を使ってください。

・SLPCTRL.CTRLAレジスタへの書き込み前にNOP命令を挿入してください。

影響を及ぼされるシリコン改訂

5	友訂	A4	A5	B0													
톪	影響	\times	X	X													

43.3. ADC - A/D変換器

43.3.1. シングル エント 動作で増加する変位(オフセット)

ADCがシングルェント動作で動く時にADCの結果は-3mV(VDD=3V、温度=25℃)の代表的な変位(オフセット)を持ちます。

VDDに対する代表的な変位変動は-0.3mV/Vで、温度に対する代表的な変位変動は-0.02mV/℃です。

対策/対処:

変位を減らすため、ADCを差動動作で使い、ADC負入力ピンを外部的にGNDへ接続してください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	-	-													

43.4. CCL - 構成設定可能な注文論理回路

43.4.1. 単一LUT構成変更にCCLの禁止が必要

LUTを再構成設定するには初めにCCL周辺機能が先に禁止(制御A(CCL.CTRLA)レジスタの許可(ENABLE)書き込み)されなければなりません。ENABLEへの'0'書き込みは全てのLUTを禁止し、再構成設定下でないLUTに影響を及ぼします。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	-													

43.4.2. 28/32ピン デバイスで機能しないLUT3用LINK入力元選択

LNK任意選択(LUT3制御C(LUT3CTRLC)のLUT3入力2供給元選択(INSEL2)が'0010')は動きません。LUT0からの出力はLUT3への入力として接続されていません。これは28ピンと32ピンのデバイスでだけ起きます。

対策/対処:

事象システムを使ってLUT0出力をLUT3入力に接続してください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	-	Ι													

43.5. CLKCTRL - クロック制御器

43.5.1. 外部クロック元準備可時に設定されない外部クロック/クリスタル状態ビット

外部クロック元が選ばれ(外部高周波数発振器制御A(XOSCHFCTRLA)レジスタの供給元選択(SELHF)が'1')、クロック元が要求されずに XOSCHFCTRLAのスタンハイ時走行(RUNSTDBY)ビットが'1'の場合、外部クロックの準備が整った時に外部クロック/クリスタル状態(EXTS)ビッ トが'1'に設定されません。

対策/対処:

EXTSビットを調べる前にRTCまたはTCDからクロックを要求してください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	\times	-	-													

43.5.2. 外部クロック元使用時に機能しないRUNSTDBY

どれかの外部クロック元使用時、外部高周波数発振器制御A(XOSCHFCTRLA)レジスタで見つかるスタンハイ時走行(RUNSTDBY)ビットは休止動作の間、ONに留まることを発振器元に強制しません。

対策/対処:

休止の間、クロック元を維持するため、外部発振器をクロック元とする周辺機能を許可してください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	-	-													

43.5.3. 意図するように動かないPLL状態

主クロック状態(MCLKSTATUS)レシ[、]スタのPLL状態(PLLS)ビットはPLL制御A(PLLCTRLA)レシ[、]スタのスタンハ[・]イ時走行(RUNSTDBY)ビットが設定(1)され、周辺機能がPLL発振器を要求していない場合、決して^{'1}'に設定されません。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	-													

43.5.4. 外部クリスタルでXOSCHF使用時に動かないPLL

PLLが外部供給元から動くよう(PLL制御A(CLKCTRL.PLLCTRLA)のPLL用供給元選択(SOURCE)が'1')に構成設定されると、PLL はXOSCHFが外部クロックを使うよう(外部高周波数発振器(CLKCTRL.XOSCHFCTRLA)の供給元選択(SELHF)が'1')に構成設定される場合にだけ動きます。外部クリスタルでは動きません。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	-													

43.6. DAC - D/A変換器

43.6.1. DAC出力緩衝部の生涯変動

DAC出力緩衝部の変位(オフセット)はデベイスがDAC出力緩衝部禁止で給電される場合、生涯に渡って変動し得ます。

対策/対処:

継続的にDAC出力緩衝部許可(制御A(DACn.CTRLA)の出力緩衝部許可(OUTEN)が'1')を保つか、またはDAC出力を測定するこ とによって補償してください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	-													

43.7. NVMCTRL - 不揮発性メモリ制御器

43.7.1. 書き込み保護された部分を消去し得るフラッシュ複数ページ消去

フラッシュ メモリ複数ヘージ消去動作使用時、選ばれたアドレス範囲内の最初のヘージだけが書き込み保護されない部分であることを確認 されます。アドレス範囲が書き込み保護された(<mark>訳補</mark>:先頭を除く)何れかの応用データ ヘージを含む場合、それらを消去します。 **対策/対処**:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	-													

43.7.2. 書き込み保護を遵守しないNVM_EEPROM_ERASE指令 (訳注:EEWPビット(CTRLBのビット3)非実装のため本項は無効)

NVM_EEPROM_ERASES指令は制御B(NVMCTRL.CTRLB)レジスタのEEPROM書き込み保護(EEWP)ビットを遵守しません。(EEPROMの)内容は消去されるべきではありませんが、消去されます。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	Α4	A5	B0													
影響	X	X	X													

43.8. OPAMP - アナログ信号調整

43.8.1. 意図するよりももっと電力を消費するOPAMP

OPAMP単位部は出力が上下端側のどちらか近くに駆動される時に指定されるよりも最大3倍多くの電流が消費されます。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	X	-	-													

43.8.2. 入力範囲選択が読み出し専用

入力範囲選択(IRSEL)ビットが読み込み専用です。アナログ信号調整(OPAMP)周辺機能が活性の時に入力電圧範囲は全振幅(電源幅一杯)です。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0												
影響	×	-	-												

43.9. PORT - I/Oピン構成設定

43.9.1. PD0入力緩衝部が浮き状態

28ピンと32ピンの外囲器のデバイスで、PD0入力緩衝部が浮いています。PD0に対する既定方向設定が入力ピンのため、これは予期せぬ消費電流を発生するかもしれません。

対策/対処:

PD0入力を禁止(ポートDピン0制御(PORTD.PIN0CTRL)レジスタの入力/感知構成設定(ISC)='100')するか、またはピンを出力として構成 設定(ポートD方向(PORTD.DIR)レジスタのビット0='1')してください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	\times													

43.10. RSTCTRL - リセット制御器

43.10.1. UPDI許可時にリセットされないBODレジスタ

BODのVLM制御(VLMCTRL)、割り込み制御(INTCTRL)、割り込み要求フラグ(INTFLAGS)のレジスタは、UPDIが許可される場合、POR 以外の他のリセット元によってリセットされません。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	-	-													

43.11. SPI - 直列周辺インターフェース

43.11.1. 48ピン デバイスで機能しないSPI1用代替2ピン位置

48ピンデバイスでSPI1用実体に対する代替2ピン位置(SPInピン位置(PORTMUX.SPIOUTEA)レジスタのSPI11,0が'10')は機能しません。 対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	_													

43.12. TCA - 16ビット タイマ/カウンタA型

43.12.1. NORMALとFRQの動作で計数方向をリセットする再始動

TCAが標準(NORMAL)または周波数(FRQ)の動作(制御B(TCAn.CTRLB)の波形生成動作(WGMODE)が'000'または'001')に構成 設定されると、強制再始動(RESTART)指令や再始動事象は計数方向を既定にリセットします。既定は上昇計数です。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	Ι													

43.13. TCB - 16ビット タイマ/カウンタB型

43.13.1. 8ビットPWM動作で16ビットレジスタとして機能するCCMPとCNTのレジスタ

TCBが8ビットPWM動作(制御B(TCBn.CTRLB)の計時器動作(CNTMODE)が、111、)で動く時に、計数(CNT)と比較/捕獲(CCMP)のレジスタに対する下位と上位のハイトは読み書きに関して16ビットレジスタとして機能します。これらは独立して読み書きすることができません。

対策/対処:

16ビットレジスタアクセスを使ってください。更なる情報についてはデータシートを参照してください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	\times	×	-													

43.14. TCD - 12ビット タイマ/カウンタD型

43.14.1. TCD計数器前置分周器使用時に動かない非同期入力事象

非同期入力事象を使うよう(事象制御x(TCDn.EVCTRLx)の事象構成設定(CFG)が'10')にTCDを構成設定し、制御A(TCDn.CTRL A)のTCD計数器前置分周器(CNTPRES)が'00'と異なると、事象を失うかもしれません。

対策/対処:

TCD計数器前置分周器の代わりにTCDn.CTRLAのTCD同期前置分周器(SYNCPRES)を使ってください。代わりに、入力事象がCLK_TCD_CNT周期よりも長い場合、同期入力事象(TCDn.EVCTRLxの事象構成設定(CFG)が'0x')を使ってください。

影響を及ぼされるシリコン改訂

改訂	A4 A	5 BC)												
影響	\times \times	(–													

43.14.2. 代替ピン機能に対して全WOxを制御するCMPAEN

TCD代替ピンが許可される(TCDnピン位置(PORTMUX.TCDROUTEA)のTCD0信号(TCD0)が'000'でない)と、全ての波形出力(WO x)が障害制御(TCDn.FAULTCTRL)の比較A許可(CMPAEN)によって制御されます。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	X	-													

43.14.3. 比較A値が '0' または2傾斜動作使用時に動かないTCD停止とソフトウェア再開待ち

TCD停止とソフトウェア再開待ち(入力制御A(TCDn.INPUTCTRLA)の入力動作(INPUTMODE)が '111')は、比較A値が '0'(比較A設定 (TCDn.CMPASET)の比較A設定(CMPASET)が '0x0')または2傾斜動作が使われる(制御B(TCDn.CTRLB)の波形生成動作(WGMO DE)が '11')の場合に動きません。

対策/対処:

比較A値(TCDn.CMPASETのCMPASET)を'0'と異なるように構成設定し、2傾斜動作を使わない(TCDn.CTRLBのWGMODE)が非 '11')でください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	\times	×	X													

43.15. TWI - 2線インターフェース

43.15.1. 意図するように機能しない出力ピン上書き

TWIが許可されると出力ピン駆動部を上書きしますが、出力値を上書きしません。ポート出力(PORTx.OUT)レジスタの値が'1'の時に SDAまたはSCLに対応するピンに対する線上の出力は常にHighです。

対策/対処:

TWIを許可するのに先立ってSCLとSDAのピンに対応するPORTx.OUTレジスタの値が'0'であることを保証してください。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	\times	-													

43.15.2. 機能しない解消

主装置制御B(TWIn.MCTRLB)の解消(FLUSH)ビットに(訳補:'1'を)書くことよる解消の発行はTWI主装置を未知のハス状態で立ち往 生させます(主装置状態(TWIn.MSTATUS)のハス状態(BUSSTATE)をご覧ください)。

対策/対処:

主装置制御A(TWIn.MCTRLA)の主装置許可(ENABLE)ビットを使って主装置を禁止して再許可してください。通常の動作はFLUSHの使用を必要としません。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	X	\times	×													

43.16. USART - 万能同期/非同期送受信器

43.16.1. TxDが出力構成設定時に動かない開放ドレイン動作

出力として構成設定されると、USARTのTxDピンは開放(オープン)ドレイン動作が許可されているか否かに関わらず、ピンをHighに駆動し 得ます。

対策/対処:

開放ドレイン動作使用時、TxDピンは方向(PORTx.DIR)の対応するビットに'0'を書くことによって入力として構成設定してください。 影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	\times	×														

43.16.2. 活動動作で意図せず許可され得るフレーム開始検出

フレーム開始検出機能はデータ受信でスタンバイ休止動作から起こすためにUSARTを許可します。

フレーム開始検出器はデバイスが活動動作で制御B(USARTn.CTRLB)レジスタのフレーム開始検出許可(SFDEN)ビットが設定(1)される時に 意図せず起動され得ます。新しいデータを受信している間に受信データ(RXDATA)レジスタが読まれる場合、状態(USARTn.STATUS)レジ スタの受信完了割り込み要求フラグ(RXCIF)が解除(0)されます。これはフレーム開始検出器を起動し、次の下降端を誤って開始ビットとし て検出します。フレーム開始検出器が開始条件を検出すると、フレーム受信が再始動され、不正な受信データに帰着します。活動動作時 にUSART受信開始割り込み要求フラグ(RXSIF)は常に、0'であることに注意してください。割り込みは起動されません。

対策/対処:

デバイスが活動動作の時はUSART制御B(USARTn.CTRLB)レジスタのフレーム開始検出許可(SFDEN)ビットに'0'を書くことによってフレーム 開始検出器を禁止してください。スタンバイ休止動作へ遷移する前にこのビットに'1'を書くことによって再びそれを許可してください。こ の対策はフレーム開始検出を再許可する時に新しくやって来るフレームを防ぐ規約に依存します。新しいフレームが既にやって来ている間 でのフレーム開始検出再許可は不正な受信データに帰着します。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	×	_													

43.16.3. 矛盾する同期領域検出後に機能しない受信部

USART受信部は状態(USARTn.STATUS)レジスタで矛盾同期領域割り込み要求フラク(ISFIF)が設定(1)されると、機能しなくなります。IS FIF割り込み要求フラグは制御B(USARTn.CTRLB)レジスタの受信動作(RXMODE)ビット領域が標準自動ボーレート動作(GENAUTO)また はLIN制限自動ボーレート動作(LINAUTO)に構成設定され、受信した同期フレームがデータシートで記述されたような条件に準拠していない 時に設定(1)されます。このフラグの解除'0'はUSART受信部を再許可しません。

対策/対処:

ISFIF割り込み要求フラグが設定'1'された時は制御B(USARTn.CTRLB)レジ゙スタの受信許可(RXEN)ビットへ最初に'0'その後に'1'を書くことによってUSART受信部を禁止して再許可してください。

影響を及ぼされるシリコン改訂

改訂	A4 A5 B0			
影響	\times \times \times			

43.17. ZCD - 0交差検出器

43.17.1. ZCD0ビットに接続された全てのZCD出力選択

ZCDnピン位置(PORTMUX.ZCDROUTEA)レジスタの0交差検出器n出力(ZCDn)ビットは0交差検出器0出力(ZCD0)ビットに接続されます。ZCD0へのどの書き込みもZCD1とZCD2にも影響を及ぼします。ZCD1やZCD2への書き込みは無効です。

対策/対処:

ZCD1やZCD2の出力をピンで利用可能にするのに事象シテムやCCLを使うことができます。

影響を及ぼされるシリコン改訂

改訂	A4	A5	B0													
影響	×	-	Ι													

44. データシート改訂履歴

注: データシートの改訂はダイ改訂とデバイス変種(注文番号の最後の文字)と無関係です。

44.1. 改訂A - 2020年8月

章	変更
文書	・初公開

44.2. 改訂B - 2023年1月

章	変更
文書全体	 ・ 文書とそれの構造の全般的な改善 ・ データシートを通して使われる用語更新 - "Master"を"Host"で置換(訳注:本書では規格に従い"主装置") - "Slave"を"Client"で置換(訳注:本書では規格に従い"従装置")
特徴	・フラッシュ メモリ消去/書き込み寿命は1000回
ピン配置	・ PF6ピンにRESETを追加
ハート・ウェアの指針	 「電源用接続」項: 主雑音分離(デカップ)コンデンサ(C1)を0.1µFに変更 高速過渡状態の系用に追加雑音分離コンデンサ(C3)を追加 「RESET用接続」項: 高電圧指定変更を使うUPDI許可用の項を追加 「UPDIプログラミング用接続」項: 新しいUPDIコネクタ(UPDIコネクタv2)用の項を追加
電源	 構成図更新(AVDDとVDDの内部接続) ・ビン説明の図を更新
AVR [®] CPU	 構成図を更新(破損矢印) 「命令実行タイミング」に単一周期ALU操作を追加 「拡張ホインタ」項を更新 より詳細にされた「構成設定変更保護(CCP)」項 RAMPZレジスタに対する説明を更新
メモリ	 メモリ配置図を更新 SRAM表を更新 「SIGROW - 識票列」項と識票列レジスタのDIVIDnを更新 システム構成設定0ヒュース、のCRCSRCビット領域を更新 システム構成設定0ヒュース、のEESAVEビットを更新 EEPROMはデバイスが施錠されているか否かに関わらずチップ、消去中に保存されます。
周辺機能と基本構造	 「割り込み、ケク配置」項と割り込み、ケク配置表を更新 「SYSCFG - システム構成設定」項とデバイス改訂IDレジスタ説明を更新 MAJORビット領域はデバイス用主改訂を含みます。\$01=A、\$02=B、以下同様
NVMCTRL	 「特徴」項を更新 「割り込み」項(表)を更新
CLKCTRL	 ・構成図を更新 ・「主クロック選択と前置分周器」項を更新、注意文 ・「自動調整」項を新しい「手動調整と自動調整」で置換して全文章を置換 ・「クロック障害検出」項を更新 ・「32.768kHzクリスタル用発振器制御Aレジ、スタ」を更新、低電力動作ビットに"注"を追加 ・「外部高周波数発振器制御Aレジ、スタ」を更新
SLPCTRL	 「電圧調整器構成設定」項(表)を更新 「休止動作」項を更新 「構成設定変更保護」項を追加 「電圧調整器制御レジスタ」を更新 HTLLENビット説明と"警告"を更新 PMODEビット領域説明を更新
RSTCTRL	 ・以下の項を更新: -「初期化」 -「構成図」
次頁へ続く	

前頁から続く 章	
RSTCTRL	- 「電源ONリセット(POR)」 - 「リセット元」
CPUINT	 ・「機能的な説明」項を更新 ・「制御A」レジスタを更新
EVSYS	 ・「チャネルn生成部選択」レジズタを更新
PORT	 「初期化」項を更新 「複数ピン構成設定」項を更新 「仮想ポート」項を更新 「複数ピン構成設定」レジスタを更新 「ピンn制御」レジスタを更新
MVIO	 ・「動作」項を更新: -「電源順序」項を更新
BOD	 ・「制御B」レジスタを更新
WDT	 ・「動作」項を更新: -「標準動作」項を更新 -「窓動作」項を更新
ТСА	 「概要」項、「構成図」副項の「タイマ/カウンタクロック構成図」図を更新 「機能的な説明」項を更新: 「周波数(FRQ)波形生成」項を更新 「分割動作 - 2つの8ビットタイマ/カウンタ」項を更新 「制御C」レジスタを更新 「事象制御」レジスタを更新 「一時」レジスタを更新 「計数 - 標準動作」レジスタを更新 「制御C」レジスタを更新 「計数 - 標準動作」レジスタを更新 「制御C」レジスタを更新
ТСВ	 「機能的な説明」項を更新: 「初期化」項を更新 「単発動作」副項とTCB.EVCTRLレジスタのEDGEビット説明を更新 TCB.EVCTRLレジスタのEDGEビットが"1"または"0"を書かれる時 「出力」項を更新 「32ビット計数捕獲」項を更新
TCD	・「機能的な説明」項と「設定可能な出力事象」副項を更新
RTC	・「RTCの機能的な説明」項と「RTC構成設定」副項を更新 ・「PITの機能的な説明」項と「初期化」副項を更新
USART	 ・「送信データ下位バイト」レジスタを更新 ・「送信データ上位バイト」レジスタを更新
TWI	 ・「TWI基本動作」項を更新 ・以下のレジスタを更新: -「制御A」 -「二元動作制御構成設定」 -「主装置制御A」 -「主装置制御B」 -「従装置制御B」
CCL	 ・以下の項を更新: 「真理値表論理回路」 「真理値表入力選択」 「クロック元設定」 ・以下のレジスタを更新: 「LUTn制御A」 「真理値表n」
AC	・「AC割り込み制御(ACn.INTCTRL)」レジスタの「INTMODE」ビット領域を更新
ADC	 ・以下の項を更新: -「変換開始」 「漂鹿測定」

前頁から続く		
章	変更	
DAC	 「DAC構成図」を更新 以下の項を更新: 「特徴」 「動作」 「DAC出力」 「DAC構成図」を更新 「DATA」レジスタを更新 	
OPAMP	 ・以下の項を更新: -「入力電圧範囲」 -「変位校正」 -「窓動作」 	
UPDI	 「プログラムメモリ空間のアトレス指定」項を追加 以下の項を更新: 「UPDI UART」 「単線許可」 以下のレジスタを更新: 「状態A」 「ASI鍵状態」 「ASIUセット要求」 「ASI制御A」 「ASIシステム状態」 「ASI CRC状態」 	
電気的特性	 検証データに基づいて章全体を更新 「メモリプログラミング仕様」を更新 フラッシュ メモリ セル寿命を1000に更新 表に注を追加 「TWI」項を更新 	
特性図	 ・章を追加 	
注文情報	・車載部品に関する注意を追加	
外囲器図	 ・濡れ性側面外囲器を追加 ・64パット VQFN外囲器図を修正 ・「外囲器表示情報」項を追加 	

Microchip情報

Microchipウェフ゛サイト

Microchipはwww.microchip.com/で当社のウェブサイト経由でのオンライン支援を提供します。このウェブサイトはお客様がファイルや情報を容易に利用可能にするのに使われます。利用可能な情報のいくつかは以下を含みます。

- ・製品支援 データシートと障害情報、応用記述と試供プログラム、設計資源、使用者の手引きとハートウェア支援資料、最新ソフトウェア配布と保管されたソフトウェア
- ・全般的な技術支援 良くある質問(FAQ)、技術支援要求、オンライン検討グループ、Microchip設計協力課程会員一覧
- ・Microchipの事業 製品選択器と注文の手引き、最新Microchip報道発表、セミナーとイベントの一覧、Microchip営業所の一覧、代理 店と代表する工場

製品変更通知サービス

Microchipの製品変更通知サービスはMicrochip製品を最新に保つのに役立ちます。加入者は指定した製品系統や興味のある開発ツールに関連する変更、更新、改訂、障害情報がある場合に必ず電子メール通知を受け取ります。

登録するにはwww.microchip.com/pcnへ行って登録指示に従ってください。

お客様支援

Microchip製品の使用者は以下のいくつかのチャネルを通して支援を受け取ることができます。


- ・代理店または販売会社
- ・最寄りの営業所
- ・組み込み解決技術者(ESE:Embedded Solutions Engineer)
- ・技術支援

お客様は支援に関してこれらの代理店、販売会社、またはESEに連絡を取るべきです。最寄りの営業所もお客様の手助けに利用できます。営業所と位置の一覧はこの資料の後ろに含まれます。

技術支援はwww.microchip.com/supportでのウェブ サイトを通して利用できます。

製品識別システム

注文する、または例えば、価格や納品の情報を得るには工場または一覧にされた販売代理店にお問い合わせください。



注: テープとリールの識別子は目録部品番号記述でだけ現れます。この識別子は注文目的に使われます。テープとリール選択で利用可能 な外囲器についてはお客様のMicrochip販売代理店で調べてください。

Microchipデバイスコート、保護機能

Microchip製品での以下のコード保護機能の詳細に注意してください。

- ・Microchip製品はそれら特定のMicrochipデータシートに含まれる仕様に合致します。
- ・Microchipは動作仕様内で意図した方法と通常条件下で使われる時に、その製品系統が安全であると考えます。
- ・Microchipはその知的所有権を尊重し、積極的に保護します。Microchip製品のコード保護機能を侵害する試みは固く禁じられ、デジ タルミレニアム著作権法に違反するかもしれません。
- ・Microchipや他のどの半導体製造業者もそれのコートの安全を保証することはできません。コート、保護は製品が"破ることができない" ことを当社が保証すると言うことを意味しません。コート、保護は常に進化しています。Microchipは当社製品のコート、保護機能を継続的 に改善することを約束します。

法的通知

この刊行物と契約での情報は設計、試験、応用とのMicrochip製品の統合を含め、Microchip製品でだけ使えます。他の何れの方法 でのこの情報の使用はこれらの条件に違反します。デバイス応用などに関する情報は皆さまの便宜のためにだけ提供され、更新に よって取り換えられるかもしれません。皆さまの応用が皆さまの仕様に合致するのを保証するのは皆さまの責任です。追加支援につ いては最寄りのMicrochip営業所にお問い合わせ頂くか、www.microchip.com/en-us/support/design-help/client-support-services で追加支援を得てください。

この情報はMicrochipによって「現状そのまま」で提供されます。Microchipは非侵害、商品性、特定目的に対する適合性の何れの黙 示的保証やその条件、品質、性能に関する保証を含め、明示的にも黙示的にもその情報に関連して書面または表記された書面ま たは黙示の如何なる表明や保証もしません。

如何なる場合においても、Microchipは情報またはその使用に関連するあらゆる種類の間接的、特別的、懲罰的、偶発的または結果的な損失、損害、費用または経費に対して責任を負わないものとします。法律で認められている最大限の範囲で、情報またはその使用に関連する全ての請求に対するMicrochipの全責任は、もしあれば、情報のためにMicrochipへ直接支払った料金を超えないものとします。生命維持や安全応用でのMicrochipデバイスの使用は完全に購入者の危険性で、購入者はそのような使用に起因する全ての損害、請求、訴訟、費用からMicrochipを擁護し、補償し、免責にすることに同意します。他に言及されない限り、Microchipのどの知的財産権下でも暗黙的または違う方法で許認可は譲渡されません。

商標

Microchipの名前とロゴ、Mcicrochipロゴ、Adaptec、AVR、AVRロゴ、AVR Freaks、BesTime、BitCloud、CryptoMemory、CryptoRF、 dsPIC、flexPWR、HELDO、IGLOO、JukeBlox、KeeLoq、Kleer、LANCheck、LinkMD、maXStylus、maXTouch、MediaLB、megaAVR、 Microsemi、Microsemiロゴ、MOST、MOSTロゴ、MPLAB、OptoLyzer、PIC、picoPower、PICSTART、PIC32ロゴ、PolarFire、Prochip De signer、QTouch、SAM-BA、SenGenuity、SpyNIC、SST、SSTロゴ、Super Flash、Symmetricom、SyncServer、Tachyon、TimeSource、ti nyAVR、UNI/O、Vectron、XMEGAは米国と他の国に於けるMicrochip Technology Incor poratedの登録商標です。

AgileSwitch、APT、ClockWorks、The Embedded Control Solutions Company、EtherSynch、Flashtec、Hyper Speed Control、Hyper Light Load、IntelliMOS、Libero、motorBench、mTouch、Powermite 3、Precision Edge、ProASIC、ProASIC Plus、ProASIC Plusロゴ、 Quiet-Wire、SmartFusion、SyncWorld、Temux、TimeCesium、TimeHub、TimePictra、TimeProvider、TrueTime、WinPath、ZLは米国 に於けるMicrochip Technology Incorporatedの登録商標です。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、Augmented Switching、BlueSky、Bo dyCom、Clockstudio、CodeGuard、CryptoAuthentication、CryptoAutomotive、CryptoCompanion、CryptoController、dsPICDEM、 dsPICDEM.net、Dynamic Average Matching、DAM、ECAN、Espresso T1S、EtherGREEN、GridTime、IdealBridge、In-Circuit Serial Programming、ICSP、INICnet、Intelligent Paralleling、IntelliMOS、Inter-Chip Connectivity、JitterBlocker、Knob-on-Display、KoD、 maxCrypto、maxView、memBrain、Mindi、MiWi、MPASM、MPF、MPLAB Certifiedロゴ、MPLIB、MPLINK、MultiTRAK、NetDetach、 Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Bloc ker、RTAX、RTG4、SAM-ICE、Serial Quad I/O、simpleMAP、SimpliPHY、SmartBuffer、SmartHLS、SMART-I.S.、storClad、SQI、Su perSwitcher、SuperSwitcher II、Switchtec、SynchroPHY、Total Endurance、Trusted Time、TSHARC、USBCheck、VariSense、Vector Blox、VeriPHY、ViewSpan、WiperLock、XpressConnect、ZENAは米国と他の国に於けるMicrochip Technology Incorporatedの商標 です。

SQTPは米国に於けるMicrochip Technology Incorporatedの役務標章です。

Adaptecロゴ、Frequency on Demand、Silicon Storage Technology、Symmcomは他の国でのMicrochip Technology Inc.の登録商標です。

GestICは他の国でのMicrochip Technology Inc.の子会社のMicrochip Technology Germany II GmbH & Co. KGの登録商標です。 ここで言及した以外の全ての商標はそれら各々の会社の所有物です。

© 2022年、Microchip Technology Incorporatedとその子会社、不許複製

品質管理システム

Microchipの品質管理システムに関する情報についてはwww.microchip.com/qualityを訪ねてください。

日本語© HERO 2024.

本データシートはMicrochipのAVR128DB28/32/48/64英語版データシート(DS40002247B-2023年1月)の翻訳日本語版です。日本語では 不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている部分もありま す。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データレジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されています。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。 原書に対して若干構成が異なるため、一部の節/項番号が異なります。



米国

世界的な販売とサービス

本社 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 技術支援: www.microchip.com/support ウェブ アトレス: www.microchip.com アトランタ Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 **オースチン** TX Tel: 512-257-3370 ボストン Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 シカゴ Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 ダラス Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 デトロイト Novi, MI Tel: 248-848-4000 ヒューストン TX Tel: 281-894-5983 インデアナポリス Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 ロサンセルス Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 D-J-NC Tel: 919-844-7510 ニューヨーク NY Tel: 631-435-6000 サンホセ CA Tel: 408-735-9110 Tel: 408-436-4270 カナダ - トロント Tel: 905-695-1980 Fax: 905-695-2078

オーストラリア - シト゛ニー Tel: 61-2-9868-6733 中国 - 北京 Tel: 86-10-8569-7000 中国 - 成都 Tel: 86-28-8665-5511 中国 - 重慶 Tel: 86-23-8980-9588 中国 - 東莞 Tel: 86-769-8702-9880 中国 – 広州 Tel: 86-20-8755-8029 中国 – 杭州 Tel: 86-571-8792-8115 中国 - 香港特別行政区 Tel: 852–2943–5100 中国 - 南京 Tel: 86-25-8473-2460 中国 - 青島 Tel: 86-532-8502-7355 中国 - 上海 Tel: 86-21-3326-8000 中国 - 瀋陽 Tel: 86-24-2334-2829 中国 - 深圳 Tel: 86-755-8864-2200 中国 – 蘇州 Tel: 86-186-6233-1526 中国 - 武漢 Tel: 86-27-5980-5300 中国 - 西安 Tel: 86-29-8833-7252 中国 - 廈門 Tel: 86-592-2388138 中国 - 珠海 Tel: 86-756-3210040

亜細亜/太平洋

イント - ハンガロール Tel: 91-80-3090-4444 イント・ニューデリー Tel: 91-11-4160-8631 イント・フネー Tel: 91-20-4121-0141 日本 - 大阪 Tel: 81-6-6152-7160 日本 - 東京 Tel: 81-3-6880-3770 韓国 - 大邱 Tel: 82-53-744-4301 韓国 – ソウル Tel: 82-2-554-7200 マレーシア – クアラルンプール Tel: 60-3-7651-7906 マレーシア ー ヘ・ナン Tel: 60-4-227-8870 フィリピン ー マニラ Tel: 63-2-634-9065 シンガポール Tel: 65-6334-8870 台湾 - 新竹 Tel: 886-3-577-8366 台湾 - 高雄 Tel: 886-7-213-7830 台湾 - 台北 Tel: 886-2-2508-8600 タイ ー バンコク Tel: 66-2-694-1351 ベトナム ー ホーチミン Tel: 84-28-5448-2100

亜細亜/太平洋

欧州

オーストリア – ウェルス Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 テンマーク - コヘンハーケン Tel: 45-4485-5910 Fax: 45-4485-2829 フィンラント – エスホー Tel: 358-9-4520-820 フランス – パリ Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 トイツ – カルヒング Tel: 49-8931-9700 ドイツ – ハーン Tel: 49-2129-3766400 トイツ - ハイルブロン Tel: 49-7131-72400 ドイツ – カールスルーエ Tel: 49-721-625370 ドイツ - ミュンヘン Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 ドイツ - ローセンハイム Tel: 49-8031-354-560 イスラエル - ラーナナ Tel: 972-9-744-7705 イタリア ー ミラノ Tel: 39-0331-742611 Fax: 39-0331-466781 イタリア ー パドバ Tel: 39-049-7625286 オランダーデルーネン Tel: 31-416-690399 Fax: 31-416-690340 ノルウェー - トロンハイム Tel: 47-72884388 ポーラント゛ー ワルシャワ Tel: 48-22-3325737 ルーマニア – ブカレスト Tel: 40-21-407-87-50 スペイン - マドリート Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 スウェーデン – イェーテホリ Tel: 46-31-704-60-40 スウェーデン – ストックホルム Tel: 46-8-5090-4654 イキ・リス – ウォーキンガム Tel: 44-118-921-5800 Fax: 44-118-921-5820