

ATmega640, ATmega640V, ATmega1280, ATmega1280V, ATmega1281, ATmega1281V, ATmega2560, ATmega2560V, ATmega2561, ATmega2561V

# megaAVR<sup>®</sup> データシート

# 序説

Microchip ATmega640/1280/1281/2560/2561はAVR<sup>®</sup>RISC構造に基づく低電力CMOS 8ビットマイクロコントローラです。 単一クロック周期での強力な命令の実行により、ATmega640/1280/1281/2560/2561はMHz当たり1 MIPSに近づく単位 処理量を達成します。これは消費電力対処理速度に対するデバイスの最適化をシステム設計者に許します。

# 特徴

- ・高性能、低消費AVR® 8ビットマイクロコントローラ
- ・進化したRISC構造
  - 完全なスタティック動作
  - 強力な131/134/136命令(多くは1周期で実行)
  - 32個の1バイト長汎用レジスタ
  - 16MHz時、16MIPSに達する高速動作
  - -2周期実行の乗算命令
- ・高耐久不揮発性メモリ部
  - 実装自己書き換え可能な64/128/256Kバイト(32/64/128K語)フラッシュ メモリ内蔵
  - 4KバイトのEEPROM
  - 8Kバイトの内蔵SRAM
  - 書き換え回数: 10,000/フラッシュ, 100,000/EEPROM
  - データ保持力: 20年/85℃, 100年/25℃
  - 個別施錠ビットを持つ任意のブート コード領域
    - ・チップ内ブートプログラムによる実装書き換え
    - ・真の書き込み中の読み出し動作
  - ソフトウェア保護用の設定可能な施錠機能
  - 64Kバイトまでの任意外部メモリ空間
- ・QTouch<sup>®</sup> ライブラリ支援
  - 容量性接触釦、滑動部、輪
  - QTouchとQMatrix®での取得
  - 最大64の感知チャネル
- ・ JTAG (IEEE 1149.1準拠) インターフェース
  - JTAG規格に従った境界走査(Boundary-Scan)能力
  - 広範囲な内蔵デバッグ機能
  - JTAGインターフェース経由でのフラッシュ、EEPROM、ヒューズ、施錠ビットのプログラミング
- 内蔵周辺機能
  - 独立した前置分周器、比較機能付き、2つの8ビットタイマ/カウンタ
  - 独立した前置分周器、比較、捕獲機能付き、4つの16ビットタイマ/カウンタ
  - 専用発振器と8ビットタイマ/カウンタによる実時間計数器(RTC)
  - 3(ATmega1281/2561)/4(ATmega640/1280/2560)つの8ビットPWM出力
  - 6(ATmega1281/2561)/12(ATmega640/1280/2560)個の2~16ビット分解能が設定可能なPWM出力
  - 比較出力変調器
  - 8(ATmega1281/2561)/16(ATmega640/1280/2560)チャネルの10ビットA/D変換器
  - 2(ATmega1281/2561)/4(ATmega640/1280/2560)つの設定可能な直列USART
  - 主装置/従装置動作SPI直列インターフェース
  - バイト対応の2線直列インターフェース
  - 設定可能な専用発振器付きウォッチトックダイマ
  - アナログ比較器
  - ピン変化での割り込みと起動復帰

本書は一般の方々の便宜のため有志により作成されたもので、Microchip社とは無関係であることを御承知ください。しおりの[はじめに]での内容にご注意ください。

 特殊マイクロ コントローラ機能 - 電源ONリセット回路と設定可能な低電圧検出器(BOD) - 校正可能な内蔵RC発振器 - 外部及び内部の割り込み - アイト・ル、A/D変換雑音低減、パワーセーブ、パワーダウン、スタンバイ、拡張スタンバイの6つの低消費動作 ・I/Oと外囲器 (ATmega1281/2561:ATmega640/1280/2560) - 54:86ビットの設定可能なI/O - 64リート TQFP、64ハット QFN/MLF:100リート TQFP、100球CBGA - RoHS適合(完全に安全) ・温度範囲 --40~85℃(工業用) 超低消費電力 - 活動動作: 500µA (1MHz,1.8V) - パワーダウン動作: 0.1µA (1.8V) 動作速度/電圧 - ATmega640/1280/1281V: • 0~4MHz/1.8~5.5V • 0~8MHz/2.7~5.5V - ATmega2560/2561V: • 0~2MHz/1.8~5.5V • 0~8MHz/2.7~5.5V - ATmega640/1280/2560/1281/2561: • 0~8MHz/2.7~5.5V • 0~16MHz/4.5~5.5V - ATmega2560/2561: •  $0 \sim 16 MHz/4.5 \sim 5.5 V$ 

# 目次

	特徴	
4		
1.	ピン配	
2.	概要	
	2.1.	構成図 ・・・・・7
	2.2.	ATmega640/1280/2560
	• •	Almegal281/2561022年い
	2.3.	ピン説明 ····· 8 10
3.	資料	
4.	コート・	<b>例について・・・・・・・・・・・・・・・・</b> 10
5.	データ	<b>保持力</b> · · · · · · · · · · · · · · · · · · ·
6.		性接触感知 •••••• 10
7.		CPU 37 ····· 11
1.	7.1.	序説
	7.1.	序號 11 構造概要 111111
	7.2. 7.3.	備坦碱安 11 ALU (Arithmetic Logic Unit) · · · · · · · 11
	7.3. 7.4.	$\lambda \overline{\tau} - 4\lambda \nu \lambda \lambda \lambda$
	7.4. 7.5.	ハーシベレクスター・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	7.5. 7.6.	<b>አር መሆን እን ን</b> ነሳ ነው። 13 <b>አያ</b> ック <b>አ</b> <sup>°</sup> <b>/ ኒዓ</b> · · · · · · · · · · · · · · · · · · ·
	7.0.	<b>命令実行タイミンク</b> ······ 14
	7.8.	リセットと割り込みの扱い ・・・・・ 15
8.	AVR	
0.	8.1.	
	8.2.	実装書き換え可能なプログラム用フラッシュ メモリ ・・・ 17 データ用SRAMメモリ ・・・・・ 17
	o.z. 8.3.	データ用EEPROMメモリ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	0.3. 8.4.	I/Oメモリ (レジスタ) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	8.5.	<b>外部メモリ インターフェース</b> ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	8.6.	メモリ関係レジスタ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・25
9.		ム クロックとクロック選択 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
9.		
	9.1.	概要 ····· 29 クロック系統とその配給 ····· 29
	9.2. 9.3.	
	9.3. 9.4.	<u>クロック元</u> ······29 クリスタル用低電力発振器 ·····30
	9.4. 9.5.	クリスタル用企電力先振器・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	9.5. 9.6.	低周波数/リスタル用発振器 ・・・・・・・・・・・・・・・・・・・・・・・・31
	9.7	<b>校正付き内蔵PC発振哭</b>
	9.7.	128kHz内部発振器       32         外部クロック信号       33         システム クロック出力緩衝部       33         タイマ/カウンタ用発振器       33         システム クロック前置分周器       33         クロック関係用レジスタ       34         管理と休止形態       35         水止形態種別       35         アイドル動作       35
	9.0. 9.9	M部内内の行号
	9.10	システム クロック出力緩衝部 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	9 1 1	<b>タイマ/カウンタ田発振器</b> ····································
	9.12	システム クロック前置分周器 ・・・・・ 33
	9.13.	クロック関係用レジスタ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
10	雷力	管理と休止形能
10.	101	休止形能種別
	10.2	<b>アイドル動作</b> ····································
	10.3.	
	10.4.	パワーダウン動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	10.5.	パ <sup>0</sup> -セーフ <sup>*</sup> 動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	10.6.	スタンバイ動作 ・・・・・・・・・・・・・・・・・・・・・・・36
	10.7.	ハ°ワーダ・ウン動作       36         ハ°ワーセーフ、動作       36         スタンハ・イ動作       36         拡張スタンハ・イ動作       36
	10.8.	雷力削減(雷力削減しジスタ) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	10.9.	消費電力の最小化       37         ①       電力管理用レジスタ         38
	10.10	). 電力管理用レジスタ ······ 38
11.	システィ	<ul> <li>電力管理用レッスター・38</li> <li>ム制御とリセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・</li></ul>
	11.1.	AVRのリセット
	11.2.	リセット元 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・40
	11.3.	内部基準電圧・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	11.4.	<b>ウ</b> ォッチト゛ック゛ <b>タイマ</b> ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ 40


	11.5.	リセット関係用レジスター・・・・・・・・・・・・・・・・・・・・・・・・44
12.		リセット関係用レジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
12.		40
	12.1.	ATmega640/1280/1281/2560/2561
	12.2.	リセットと割り込みのべう9配置 ・・・・・ 47
	12.3.	
	12.3.	応用領域とブート領域間のベクタ移動 ・・・・・ 50 ベクタ移動用レジスタ ・・・・・50
10	12.4.	
13.		割り込み 51
	13.1.	ピン変化割り込みタイミング・・・・・・・51
	13.2.	<b>外部割り込み用レジスタ</b> ····· 51
14.	入出。	<b>ጏ</b> ቱ°ート · · · · · · · · · · · · · · · · · · ·
	14.1.	<b>序説</b> ······ 55
	14.2.	標準デジタル入出力としてのポート ・・・・・ 55
	14.3.	交換ポート機能 58 I/Oホ <sup>°</sup> −ト用レジスタ 77
	14.4.	I/Oホ <sup>°</sup> ート用レシ <sup>*</sup> スタ ····· 77
15.	85 "	タイマ/カウンタO (PWM) ************************************
	15.1	特徴
	15.2.	概要 81
	15.3.	<b>タイマ/カウンタのクロック</b> ····· 82
	15.4.	計数器部 ······ 82
	15.5.	出較出力部 ······ 83
	15.5. 15.6.	比較一致出力部 ····································
	15.6. 15.7.	11载一致出力部 84 動作種別 85
		到1FF程加 83 タイマ/カウンタのタイミング 88
	15.8. 15.9.	88 8ビット タイマ/カウンタ0月レジスタ ····· 89
		8E VF V1 V/ J/ J/ V H V X X 89
16.		<b>ト タイマ/カウンタ1,3,4,5</b> ····· 93
	16.1.	特徴
	16.2.	概要 •••••• 93
	16.3.	<b>16ビット レジスタのアクセス ・・・・・・・・・・</b> 95
	16.4.	<b>タイマ/カウンタのクロック</b> 97
	16.5.	<b>計数器部 ······</b> 97
	16.6.	捕獲入力部       98         比較出力部       99
	16.7.	比較出力部 •••••• 99
	16.8.	比較一致出力部 ······101
	16.9.	動作種別 ····· 102
	16.10.	
	16.11.	<b>16ビット タイマ/カウンタ1,3,4,5 用レジ スタ ・・・・・・</b> 108
17.	917/7	http://www.http://bolden.htt
	17.1.	<b>内部/חיי/元</b> ·······················118
	17.2.	前値分周器リセット ・・・・・・・・・・・・・・・・・ 118
	17.3.	<b>外部/ロッ/元</b> ····· 118
	17.4.	同期系タイマ/カウンタ前置分周器用レジスタ ・・・・ 119
18.	比較と	同期系913/20099前置分周器用19 X9 ···· 119 出力変調器 (COM1C0A) ····· 120 概要 ···· 120 説明 ···· 120
10.	18 1	据至 ····································
	18.2	道田 ····································
10		
19.	0L 7r	
	19.1.	特徴 121
	19.2.	
	19.3.	ダイマ/ J) ノンダ(J) / L) ツリ = 1 米6 円 女/
	19.4.	<b>訂 双 奋 茚</b>
	19.5.	に 戦山 刀 部 ・・・・・・・・・・・・・・・・・・・・123
	19.6.	比較一致出刀部
	19.7.	<b>動作種別</b> 125
	19.8.	<b>タイマ/カウンタのタイミンク</b> 128
	19.9.	<b>タイマ/カウンタ2の非同期動作・・・・・・・・・・</b> 129
	19.10.	タイマ/カウンタ2の前置分周器 *********130
	19.11.	タイマ/カウンタ2 (PWM,非同期動作)121特徴121概要121タイマ/カウンタのクロック122計数器部122比較出力部123比較一致出力部124動作種別125タイマ/カウンタのタイミング128タイマ/カウンタののすいか129タイマ/カウンタの前置分周器1308ビット タイマ/カウンタ2用レジスタ131


# ATmega640/1280/1281/2560/2561

20.	SPI (j	<b>直列周辺インターフェース</b> )・・・・・・・・・136
	20.1.	直列周辺インターフェース)・・・・・・・・・136 SSピンの機能・・・・・・・・・・・・・・・・138
	20.2.	データ転送形式 ・・・・・・・・・・・・・・・・139
	20.3.	SPI用レジスタ ······140
21	USAF	<b>RT0,1,2,3</b> 142 特徵 142
	21.1	特徴
	21.2.	概要 ••••••••••••••••••••••••••••
	21.3.	<b>クロック生成</b> ····································
	21.4.	<b>7レーム形式・・・・・・・・・・・・・・・・・</b> 144
	21.5.	<b>USARTの初期化</b> ・・・・・・・・・・・・・・・・・・・・145
	21.6.	USARTのデータ送信 ····· 146
	21.7.	USARTのデータ受信 ······ 147
	21.8.	USARTのデータ受信 ・・・・・・・・・・・・・・・・・147 非同期受信 ・・・・・・150
	21.9.	複数プロセッサ通信動作 ・・・・・・・・・・・・・・・・・・・・152
	21.10.	USART用レジスタ ····································
	21.11.	USART用レジスタ ・・・・・・・・・・・・・・・・153 ボーレート設定例 ・・・・・156
22		TでのSPI動作
22.	22.1	RTでのSPI動作 ・・・・・・・・・・・・・・・ 158 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・158
	22.1.	USARTでのMSPIMとSPIの比較 ······ 158
	22.2.	<b>かついわ生成</b> 158
	22.3.	<b>クロック生成</b> 158 <b>テ<sup>・</sup>ータ転送形式とタイミンク</b> 159
	22.5.	7 7 4 2 1 2 2 1 2 2 1 2 3 1 3 1 3 3 1 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 3 1 1 3 1 1 3 1 1 3 1 1 3 1 1 3
	22.6.	<b>フレ−ム形式・・・・・</b> 159 データ転送 ・・・・・・161
	22.7.	MSPIMでのUSART用レジスタ · · · · · · · · · 162
າງ		[列インターフェース (TWI) ・・・・・・・・164
23.	<b>2</b> 预水旦 23.1.	特徴
	23.1.	7日頃 2線直列インターフェース パスの定義 ······164
	23.2. 23.3.	2家直列103-01-2、11、20定義 1104 データ転送とフレーム形式 1104
	23.3. 23.4.	複数主装置バス システムの調停と同期 ・・・・・ 166
	23.4.	
	23.5.	TWI部の概要       167         TWIの使用法       169
	23.0.	転送種別
	23.8.	複数主装置システムでのバス競合と調停・・・・・ 180
	23.9.	TWI用レジスタ・・・・・・・・・・・・・・・・・・・・・・181
24		"比較器
27.	24.1.	7707 比較器入力選択 ······ 184
	24.1.	
05		アナログ比較器用レジスタ       184         変換器       186         特徴       186         操作       187         変換の開始       187
20.		を 授 谷 180 190
	20.1.	行倒 180
	20.Z.	株1F 187 本協の問題 197
	25.3. 25.4.	武政の開始     「187     前置分周と変換タイミンク・・・・・・・・・・・・・・・・・・188     188
	25.4. 25.5.	<u> 100</u> 100 100 100
	25.5. 25.6.	がかん変更と本学电圧迭が 190
	25.0.	和日凶減100 1.50 1.50 1.50
	25.8.	<ul> <li>新置の間と変換パング</li> <li>チャネル変更と基準電圧選択</li> <li>190</li> <li>雑音低減機能</li> <li>イD変換の結果</li> <li>192</li> <li>A/D変換用レジスタ</li> <li>193</li> </ul>
06		ベンシステレン・ハン 103 インターフェースと内蔵テ・ハック・機能・・・・・ 197
20.	26.1.	11/3~ノ」~~~19100/ハッツ 10次日 197
	26.1.	特徴 ····· 197 概要 ····· 197
	26.3.	候安 検査入出力ポート (TAP:Test Access Port)・・198
	20.3. 26.4.	
	20.4.	
	26.5.	内蔵デバッグ機能の使用 199 内蔵デバッグ特殊JTAG命令 199 JTAGプログラミング能力の使用 199 参考文献 200 内蔵デバッグ用レジスタ 200
	26.6.	内蔵デバッグ特殊JTAG命令 ・・・・・・・ 199
	26.7.	JTAGプログラミング能力の使用 ・・・・・ 199
	26.8.	<b>参考文献</b> ······ 200
	26.9.	内蔵デバッグ用レジスタ ・・・・・・・・・・・・ 200
27.	IEEE	1149.1(JTAG)境界走査 ····· 201
	27.1.	1149.1(JTAG)境界走査       201         特徴       201         概要       201
	27.2.	概要 •••••• 201

	27.3.	$\overline{\tau} - \frac{1}{2} \sqrt{23}$
	27.4.	境界走査(Boundary-Scan)用JTAG命令 ··· 202
	27.5.	境界走査チェーン(Boundary-Scan Chain) ・・・・ 203
	27.6.	JTAG用レジスタ ······ 205
	27.7.	ATmega640/1280/1281
		/2560/2561の境界走査順
	27.8.	境界走査記述言語(BSDL)771ル ······ 206
28.	ブートロ	<b>コータ 支援 - RWW自己プログラミング ・・・</b> 208
	28.1.	特徴 208
	28.2.	75ッシュ メモリの応用領域とブート ローダ領域 ・・・ 208
	28.3.	書き中に読みが可能な領域と不能な領域・208
	28.4.	ブートローダ施錠ビット 210
	28.5.	自己プログラミングでのフラッシュ アドレス指定 ・・・・ 211
	28.6.	
	28.7.	<b>フラッシュ メモリの自己プログラミング</b> ・・・・・・211 <b>ブート ロータ 用レジ スタ</b> ・・・・・・217
~~		<sup>°</sup> <b>u</b> <sup>•</sup> <b>¬¬</b> <sup>°</sup> <b>¬×</b> <sup>°</sup> <sup>°</sup> ····· 218
29.		
	29.1.	<b>プログラム メモリとデータ メモリ用施錠ビット</b> ・・・・・ 218
	29.2.	Lュース <sup>*</sup> L <sup>*</sup> ット 219 識票 <sup>ハ*</sup> イト 220
	29.3.	<b>識票//</b> 1 ····· 220
	29.4.	校正パ小 220
	29.5.	<b>ペ−ジ容量</b> ····· 220
	29.6.	<b>並列プログラミンク</b> ····· 221
	29.7.	<b>並列プログラミング手順</b> ····· 222
	29.8.	直列プログラミング 230
	29.9.	直列プログラミング手順 ・・・・・ 230
	29.10.	JTAG1ンターフェース経由プログラミング ······ 233
30.	電気的	均特性 •••••• 240
	30.1.	純対最大定格       240         DC特性       240         速度勾配       241         クロック特性       242
	30.2.	<b>DC特性</b> ······ 240
	30.3.	<b>速度勾配</b> · · · · · · · · · · · · · · · · · · ·
	30.4.	<b>クロック特性</b> · · · · · · · · · · · · · · · · · · ·
	30.5.	$ シ_{\tau} = 1$
	30.6.	2線直列インターフェース特性       244         SPI タイミング特性       245         A/D変換器特性(暫定)       246         データ用外部メモリ タイミング特性       247
	30.7.	<b>SPI タイミング特性</b> ····· 245
	30.8.	A/D変換器特性(暫定) ······ 246
	30.9.	<b>データ用外部メモリ タイミング 特性</b> ・・・・・・・・・・・・・・・・ 247
31.	代表物	<b>幸性</b>
	31.1.	活動動作消費電流 ····· 250
	31.2.	<b>アイドル動作消費電流</b> ************************************
	31.3.	<b>周辺機能部供給電流</b> · · · · · · · · · · · · · · · 254
	31.4.	<b>パワーダウン動作消費電流</b> ・・・・・・・・・・・・・・254
	31.5.	<b>パワーセーフ<sup>*</sup>動作消費電流</b> ・・・・・・・・・・・・・・・・ 255
	31.6.	スタンバイ動作消費電流・・・・・・・・・・・・・・・・256
	31.7.	$F^{\nu}$ ンフ <sup>*</sup> ルアッフ <sup>*</sup> ····· 256
	31.8.	ピン駆動能力 ······ 258
	31.9.	<b>ピッ 開値ととステリシス</b>
	31.10.	低電圧検出器(BOD)閾値と 261
		アナログ比較器変位(オフセット) 201
	31.11.	<b>内部発振器周波数</b> · · · · · · · · · · · · · · · 262
	31.12.	<b>周辺機能部消費電流</b> ······ 264
	31.13.	アテロク比較器変位(オフセット)       261         内部発振器周波数       262         周辺機能部消費電流       264         リセット消費電流とリセット パルス幅       266         ?要約       268
32.	レジスタ	<b>·要約</b> · · · · · · · · · · · · · · · · · · ·
33.	命令事	<b>三約</b>
34.	注文#	<b>吉報</b> ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
35.		青報 器情報・・・・・・277
36.	障害	
37.	データシ	<b>一卜改訂履歴</b> •••••• 283

# 1. ピン配置






# ATmega640/1280/1281/2560/2561

	表1-1. CBGA ピン配列 (ATmega640/1280/2560)											
1	2	3	4	5	6	7	8	9	10			
GND	AREF	PF0	PF2	PF5	PK0	PK3	PK6	GND	VCC			
AVCC	PG5	PF1	PF3	PF6	PK1	PK4	PK7	PA0	PA2			
PE2	PE0	PE1	PF4	PF7	PK2	PK5	PJ7	PA1	PA3			
PE3	PE4	PE5	PE6	PH2	PA4	PA5	PA6	PA7	PG2			
PE7	PH0	PH1	PH3	PH5	PJ6	PJ5	PJ4	PJ3	PJ2			
VCC	PH4	PH6	PB0	PL4	PD1	PJ1	PJ0	PC7	GND			
GND	PB1	PB2	PB5	PL2	PD0	PD5	PC5	PC6	VCC			
PB3	PB4	RESET	PL1	PL3	PL7	PD4	PC4	PC3	PG2			
PH7	PG3	PB6	PL0	XTAL2	PL6	PD3	PC1	PC0	PG1			
PB7	PG4	VCC	GND	XTAL1	PL5	PD2	PD6	PD7	PG0			
	AVCC PE2 PE3 PE7 VCC GND PB3 PH7 PB7	AREF           AVCC         PG5           PE2         PE0           PE3         PE4           PE7         PH0           VCC         PH4           GND         PB1           PB3         PB4           PH7         PG3           PB3         PB4           PH7         PG3	GND         AREF         PF0           AVCC         PG5         PF1           PE2         PE0         PE1           PE3         PE4         PE5           PE7         PH0         PH1           VCC         PH4         PH6           GND         PB1         PB2           PB3         PB4         RESET           PH7         PG3         PB6           PB7         PG4         VCC	GND         AREF         PF0         PF2           AVCC         PG5         PF1         PF3           PE2         PE0         PE1         PF4           PE3         PE4         PE5         PE6           PE7         PH0         PH1         PH3           VCC         PH4         PH6         PB0           GND         PB1         PB2         PB5           PB3         PB4         RESET         PL1           PH7         PG3         PB6         PL0           PB7         PG4         VCC         GND	GND         AREF         PF0         PF2         PF5           AVCC         PG5         PF1         PF3         PF6           PE2         PE0         PE1         PF4         PF7           PE3         PE4         PE5         PE6         PH2           PE7         PH0         PH1         PH3         PH5           VCC         PH4         PH6         PB0         PL4           GND         PB1         PB2         PB5         PL2           PB3         PB4         RESET         PL1         PL3           PH7         PG3         PB6         PL0         XTAL2           PB7         PG4         VCC         GND         XTAL1	GND         AREF         PF0         PF2         PF5         PK0           AVCC         PG5         PF1         PF3         PF6         PK1           PE2         PE0         PE1         PF4         PF7         PK2           PE3         PE4         PE5         PE6         PH2         PA4           PE7         PH0         PH1         PH3         PH5         PJ6           VCC         PH4         PH6         PB0         PL4         PD1           GND         PB1         PB2         PB5         PL2         PD0           PB3         PB4         RESET         PL1         PL3         PL7           PB3         PB4         RESET         PL1         PL3         PL7           PH7         PG3         PB6         PL0         XTAL2         PL6           PB7         PG4         VCC         GND         XTAL1         PL5	GND         AREF         PF0         PF2         PF5         PK0         PK3           AVCC         PG5         PF1         PF3         PF6         PK1         PK4           PE2         PE0         PE1         PF4         PF7         PK2         PK5           PE3         PE4         PE5         PE6         PH2         PA4         PA5           PE7         PH0         PH1         PH3         PH5         PJ6         PJ5           VCC         PH4         PH6         PB0         PL4         PD1         PJ1           GND         PB1         PB2         PB5         PL2         PD0         PD5           PB3         PB4         RESET         PL1         PL3         PL7         PD4           PH7         PG3         PB6         PL0         XTAL2         PL6         PD3	GND         AREF         PF0         PF2         PF5         PK0         PK3         PK6           AVCC         PG5         PF1         PF3         PF6         PK1         PK4         PK7           PE2         PE0         PE1         PF4         PF7         PK2         PK5         PJ7           PE3         PE4         PE5         PE6         PH2         PA4         PA5         PA6           PE7         PH0         PH1         PH3         PH5         PJ6         PJ5         PJ4           VCC         PH4         PH6         PB0         PL4         PD1         PJ1         PJ0           GND         PB1         PB2         PB5         PL2         PD0         PD5         PC5           PB3         PB4         RESET         PL1         PL3         PL7         PD4         PC4           PH7         PG3         PB6         PL0         XTAL2         PL6         PD3         PC1           PB7         PG4         VCC         GND         XTAL1         PL5         PD2         PD6	GNDAREFPF0PF2PF5PK0PK3PK6GNDAVCCPG5PF1PF3PF6PK1PK4PK7PA0PE2PE0PE1PF4PF7PK2PK5PJ7PA1PE3PE4PE5PE6PH2PA4PA5PA6PA7PE7PH0PH1PH3PH5PJ6PJ5PJ4PJ3VCCPH4PH6PB0PL4PD1PJ1PJ0PC7GNDPB1PB2PB5PL2PD0PD5PC5PC6PB3PB4RESETPL1PL3PL7PD4PC4PC3PH7PG3PB6PL0XTAL2PL6PD3PC1PC0PB7PG4VCCGNDXTAL1PL5PD2PD6PD7			

注: 各ピンの機能は図1-1.で示される100ピン外囲器に関してと同じです。




注: QFN/MLF外囲器底面中央の大パットは金属で作られ、内部でGNDに接続されています。これは良好な機構的安定を保証する ため、基板に貼り付けるか、半田付けされるべきです。この中央パットが未接続の場合、基板から脱落するかもしれません。

(訳注) ATmega1281/2561はATmega 640/1280/2560のポートH,J,K,Lに相当するピンが存在しません。これらは基本的に本文中で注記されていますが、OC2Bピンに対する注記はありませんので、注意してください。

# 2. 概要

ATmega640/1280/1281/2560/2561はAVR RISC構造の低消費CMOS 8ビットマイクロコントローラです。1周期で実行する強力な命令は MHzあたり1 MIPSにも達し、実行速度対電力消費の最適化が容易に行えます。

# 2.1. 構成図



・A/D変換器とタイマ/カクンタ4及び5の完全な機能は100ピン版でだけ利用可能です。

AVR<sup>®</sup>コアは32個の汎用作業レジスタと豊富な命令群を兼ね備えています。32個の全レジスタはALU(Arithmetic Logic Unit)に直結され、 レジスタ間命令は1クロック周期で実行されます。AVR構造は現状のCISC型マイクロコントローラに対して最大10倍の単位処理量向上効果が あります。

ATmega640/1280/1281/2560/2561は次の特徴、書き込み中読める能力を持つ64/128/256Kバイトの実装書き換え可能なフラッシュメモリと4KハイトのEEPROM、8KバイトのSRAM、54/86本の汎用入出力線、32個の汎用作業レシ、スタ、実時間計数器(RTC)、比較動作やPWMを含む柔軟性のある6つのタイマ/カウンタ、2/4つのUSART、バイト対応の2線直列インターフェース、設定可能な増幅器を持つ任意選択差動入力付き8/16チャネル10ビットA/D変換器、設定可能な内部発振器付きウォッチトッグタイマ、SPI直列ポート、内蔵デバッグとプログラシング機能にも使われるIEEE標準1149.1準拠JTAG検査インターフェース、ソフトウェアで選べる6つの低消費動作機能を提供します。アイトル動作では動作を停止しますが、SRAM、タイマ/カウンタ、SPIポート、割り込み機能は有効で、動作を継続します。パワーダウン動作ではレシ、スタの内容は保護されますが、発振器が停止するため、以降のハートウェアリセットか外部割り込みまで他の全機能を禁止(無効に)します。パワーセーブ動作では非同期タイマ用発振器が動作を継続し、デバイスのその他が停止中であっても基準タイマの継続が許されます。A/D変換雑音低減動作ではA/D変換中の切り替え雑音を最小とするために、非同期タイマとA/D変換器を除く全ての周辺機能とCPUが停止します。スタンバイ動作ではクリスタル発振子/セラミック振動子用発振器が動作し、一方デバイスのその他は休止します。これは低消費電力と非常に速い起動の組み合わせを許します。拡張スタンバイ動作では主発振器と非同期タイマの両方が動作を継続します。

MicrochipはAVR®マイクロコントローラに容量性接触釦、滑動器、輪の機能を組み込むためのQTouch®ライブラリを提供します。特許権を持つ充電転移信号採取は強力な感知を提供し、接触キーの完全な反発運動報告を含み、そしてキー事象の明白な検出のための隣接キー抑制®(AKS®)技術を含みます。簡単に使えるQTouch Suiteツールチェーンはあなた自身の接触応用に対して調査、開発、そしてデバッグを許します。

本デバイスはMicrochipの高密度不揮発性メモリ技術を使って製造されています。内蔵の実装書き換え(ISP)可能なプログラム用フラッシュメ モリは規定の不揮発性メモリ書き込み器、SPI直列インターフェース経由、AVRコア上ブートプログラムの実行によって再書き込みができます。 ブートプログラムは応用領域フラッシュメモリ内の応用プログラムの読み込みにどのインターフェースでも使えます。ブート領域フラッシュメモリ内のプログ ラムは真の「書き込み中の読み出し可」動作により、応用領域フラッシュメモリ更新中も実行を継続します。モノリシックチップとの実装書き換 え可能なフラッシュメモリと、8ビットRISC型CPUの組み合わせによるATmega640/1280/1281/2560/2561は多くの組み込み制御の応用に 対して高度な柔軟性と対費用効果をもたらす強力なマイクロコントローラです。

ATmega640/1280/1281/2560/2561 AVRはCコンパイラ、マクロ アセンブラ、デバッカ、シミュレータ、インサーキット エミューレータ、評価キットを含む専用のプログラム及びシステム開発ツールで支援されます。

# 2.2. ATmega640/1280/2560とATmega1281/2561の違い

ATmega640/1280/1281/2560/2561系列内の各デバイスはメモリ容量とピン数だけが異なります。表2-1.は6つのデバイスについて各種形態の違いを一覧します。

# 表2-1. メモリ容量/形態対比表

デバイス名	フラッシュ メモリ	EEPROM	SRAM	汎用入出力 ピン数	16ビット分解能 PWMチャネル数	直列 USART	A/D変換器 チャネル数
ATmega640	64Kバイト			86	12	4	16
ATmega1280	128Kバイト			00	12	4	10
ATmega1281	1201/141	4Kバイト	8Kバイト	54	6	2	8
ATmega2560	256Kバイト			86	12	4	16
ATmega2561	2001/11			54	6	2	8

# 2.3. ピン概要

## 2.3.1. VCC

デジタル電源ピン。

#### 2.3.2. GND

接地ピン。

## **2.3.3. PA7~PA0** (ポートA)

ポートAは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートA出力緩衝部は高い吐き出しと吸い込み両 方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートAピンは電流を吐き出しま す。リセット条件が有効になるとクロックが動いていなくてもポートAピンはHi-Zにされます。

ポートAは59頁で一覧されるATmega640/1280/1281/2560/2561の様々な特殊機能も扱います。

## **2.3.4**. **PB7~PB0** (ポートB)

ポートBは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートB出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートBピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートBピンはHi-Zにされます。

ポートBは他のポートより優れた駆動能力を持ちます(訳注:該当記述が他にないため、消し忘れかもしれません)。

ポートBは60頁で一覧されるATmega640/1280/1281/2560/2561の様々な特殊機能も扱います。

## **2.3.5**. **PC7~PC0** (ポートC)

ポートCは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートC出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートCピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートCピンはHi-Zにされます。

ポートCは62頁で一覧されるATmega640/1280/1281/2560/2561の様々な特殊機能も扱います。

# **2.3.6**. **PD7~PD0** (ポートD)

ポートDは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートD出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートDビンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートDビンはHi-Zにされます。

ポートDは63頁で一覧されるATmega640/1280/1281/2560/2561の様々な特殊機能も扱います。

#### **2.3.7. PE7~PE0** (ポートE)

ポートEは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートE出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートEピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートEピンはHi-Zにされます。

ポートEは65頁で一覧されるATmega640/1280/1281/2560/2561の様々な特殊機能も扱います。

#### **2.3.8. PF7~PF0** (木°一トF)

ポートFはA/D変換器へのアナログ入力として扱います。

A/D変換器が使われない場合、ポートFは8ビット双方向入出力ポートとしても扱います。ポートビンは(ビット毎に選択される)内蔵プルアップ 抵抗を提供できます。ポートF出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活 性(有効)なら、外部的にLowへ引かれたポートFビンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートFビ ンはHi-Zにされます。JTAGインターフェースが許可されると、リセットが起きてもPF7(TDI)、PF5(TMS)、PF4(TCK)ビンのプルアップ抵抗は活性 (有効)にされます。

ポートFはJTAGインターフェース機能も扱います。

#### **2.3.9**. **PG5~PG0** (木°一トG)

ポートGは(ビット毎に選ばれる)内蔵プルアップ抵抗付き6ビット双方向入出力ポートです。ポートG出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートGビンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートGビンはHi-Zにされます。

ポートGは69頁で一覧されるATmega640/1280/1281/2560/2561の様々な特殊機能も扱います。

#### **2.3.10. PH7~PH0** (ポートH)

ポートHは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートH出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートHピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートHピンはHi-Zにされます。

ポートHは70頁で一覧されるATmega640/1280/2560の様々な特殊機能も扱います。

#### **2.3.11**. PJ7**~**PJ0 (ポートJ)

ポートJは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートJ出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートJピンは電流を吐き出します。 リセット条件が有効になるとクロックが動いていなくてもポートJピンはHi-Zにされます。

ポートJは72頁で一覧されるATmega640/1280/2560の様々な特殊機能も扱います。

# **2.3.12. PK7~PK0** (ポートK)

ポートKはA/D変換器へのアナログ入力として扱います。

A/D変換器が使われない場合、ポートKは8ビット双方向入出力ポートとしても扱います。ポートビンは(ビット毎に選ばれる)内蔵プルアップ抵抗を提供できます。ポートK出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートKビンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートKビンはHi-Zにされます。

ポートKは74頁で一覧されるATmega640/1280/2560の様々な特殊機能も扱います。

#### 2.3.13. PL7~PL0 (ポ−トL)

ポートLは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートL出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートLビンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートLビンはHi-Zにされます。

ポートLは75頁で一覧されるATmega640/1280/2560の様々な特殊機能も扱います。

#### 2.3.14 RESET

リセット入力。最小パルス幅より長いこのピンのLowレベルはクロックが動いていなくてもリセットを生成します。最小パルス幅は242頁の「システムとリ セットの特性」で得られます。より短いパルスはリセットの生成が保証されません。

# 2.3.15. XTAL1

発振器反転増幅器への入力と内部クロック操作回路への入力。

#### 2.3.16. XTAL2

発振器反転増幅器からの出力。

#### 2.3.17. AVCC

AVCCはポートF,KとA/D変換器用供給電圧(電源)ピンです。例えA/D変換が使われなくても、外部的にVCCへ接続されるべきです。 A/D変換が使われる場合、VCCから低域通過濾波器を通して接続されるべきです。

#### 2.3.18. AREF

AREFはA/D変換器用アナログ基準(電圧)ピンです。

# 3. 資料

包括的なデータシート、応用記述、開発ツール群はhttp://www.atmel.com/avrでのダウンロートで利用可能です。

# 4. コート 例について

この文書はデバイスの様々な部分の使用法を手短に示す簡単なコート`例を含みます。これらのコート`例はアセンブルまたはコンパイルに先 立ってデバイス定義ヘッダ、ファイルがインクルート`されると仮定します。全てのCコンパ゚イラ製造業者がヘッダ、ファイル内にビット定義を含めるとは限 らず、またCでの割り込みの扱いがコンパ゚イラに依存することに注意してください。より多くの詳細についてはCコンパ゚イラの資料で確認し てください。

これらのコート「例はアセンブルまたはコンハ<sup>°</sup>イルに先立ってデバイス定義ファイルがインクルート」されることが前提です。拡張I/O領域に配置した I/Oレジスタに対し、IN, OUT, SBIS, SBIC, CBI, SBI命令は拡張I/O領域へのアクセスを許す命令に置き換えられなければなりません。 代表的にはSBRS, SBRC, SBR, CBR命令と組み合わせたLDS, STS命令です。

# 5. データ保持力

信頼性証明結果はデータ保持誤り率の反映を示し、20年以上/85℃または100年以上/25℃で1PPMよりずっと小さな値です。

# 6. 容量性接触感知

QTouch®ライブラリは殆どのAVR®マイクロコントローラ上の接触感知インターフェースを実現するための使い易い解決策を提供します。QTouchライブラリはQTouchとQMatrix®採取法用の支援を含みます。

接触感知は適切なAVRマイクロコントローラ用QTouchライブラリをリンクすることによってどの応用にも追加することができます。これは接触チャ ネルと感知器を定義するのに簡単なAPIの組を使い、その後にチャネル情報を取得して接触感知器の状態を判断するために接触感知 APIを呼ぶことによって行われます。

QTouchライブラリは無料で、次の場所、www.atmel.com/qtouchlibraryのMicrochipウェブサイトからダウンロードすることができます。実装の 詳細と他の情報についてはMicrochipウェブサイトからも入手可能なQTouchライブラリ使用者の手引きを参照してください。

# 7. AVR CPU コア

# 7.1. 序説

ここでは一般的なAVRコア構造について説明します。このCPUコアの主な機能は正しいプログラム実行を保証することです。従ってCPU はメモリアクセス、計算実行、周辺制御、割り込み操作ができなければなりません。

# 7.2. 構造概要


最大効率と平行処理のため、AVRはプログラムとデータに対してメモリ とハ、スを分離するハーハート、構造を使います。プログラムメモリ内の命令 は単一段のハペイプラインで実行されます。1命令の実行中に次の命 令がプログラムメモリから事前取得されます。この概念は全部のクロック 周期で命令実行を可能にします。プログラムメモリは実装書き換え可 能なフラッシュメモリです。

高速レジスタファイルは1クロック周期アクセスの32個の8ビット長汎用レジスタを含みます。これは1クロック周期ALU(Arithmetic Logic Unit)操作を許します。代表的なALU操作では2つのオペラントがレジスタファイルからの出力で、1クロック周期内でその操作が実行され、その結果がレジスタファイルに書き戻されます。

32個中の6つのレジスタは効率的なアトレス計算ができるデータ空間ア トレス指定用に3つの16ビット長間接アトレスポインタ用レジスタとして使 用されます。これらアトレスポインタの1つはプログラム用フラッシュメモリ内 の定数表参照用アトレスポインタとしても使えます。これら16ビット長付 加機能レジスタはX,Y,Zレジスタで、本章内で後述されます。

ALUはレシ、スタ間またはレシ、スタと定数間の算術及び論理操作を支援します。単一レシ、スタ操作もALUで実行できます。算術演算操作後、操作結果についての情報を反映するためにステータスレシ、スタ(S REG)が更新されます。

プログラムの流れは条件/無条件分岐や呼び出し命令によって提供され、全アドレス空間を直接アドレス指定できます。AVR命令の多くは



16ビット語(ワート)形式です。全てのプログラムメモリのアドレスは(訳注:定数のみを除き)16または32ビット長命令を含みます。

プログラム用フラッシュメモリ空間はブートプログラム領域と応用プログラム領域の2つに分けられます。どちらの領域にも書き込み禁止や読み 書き防止用の専用施錠ビットがあります。応用フラッシュメモリ領域内に書き込むSPM命令はブートプログラム領域内に属さ(存在し)なけれ ばなりません。

割り込みやサブルーチン呼び出し中、戻りアドレスを示すプログラムカウンタ(PC)はスタックに保存されます。スタックは一般的なデータ用SRAM上に 実際には割り当てられ、従ってスタック容量は全SRAM容量とSRAM使用量でのみ制限されます。全ての使用者プログラムはリセット処理ルー チンで(サブルーチン呼び出しや割り込みが実行される前に)、スタックポインタ(SP)を初期化しなければなりません。SPはI/O空間で読み書き アクセスが可能です。データ用SRAMはAVR構造で支援される5つの異なるアドレス指定種別を通して容易にアクセスできます。

AVR構造に於けるメモリ空間は全て直線的な普通のメモリ配置です。

柔軟な割り込み部にはI/O空間の各制御レジスタとステータスレジスタ(SREG)の特別な全割り込み許可(I)ビットがあります。全ての割り込みは割り込み、ケクタ表に個別の割り込み、ケクタを持ちます。割り込みには割り込み、ケクタ表の位置に従う優先順があります。下位側割り込み、ケクタアドレスが高い優先順位です。

I/Oメモリ空間は制御レジスタ、SPI、他のI/O機能としてCPU周辺機能用の647トレスを含みます。I/Oメモリは直接またはレジスタファイルの次のデータ空間位置\$20~\$5Fとしてアクセスできます。加えてATmega640/1280/1281/2560/2561にはST/STS/STDとLD/LDS/LDD命令だけ使えるSRAM内の\$60~\$1FFに拡張I/O空間があります。

# 7.3. ALU (Arithmetic Logic Unit)

高性能なAVRのALUは32個の全汎用レジスタとの直結で動作します。汎用レジスタ間または汎用レジスタと即値間の演算操作は単一クロック周期内で実行されます。ALU操作は算術演算、論理演算、ビット操作の3つの主な種類に大別されます。符号付きと符号なし両方の 乗算と固定小数点形式を支援する乗算器(乗算命令)も提供する構造の実装(製品)もあります。詳細記述については「命令要約」章 をご覧ください。

# 7.4. ステータス レジスタ

ステータスレジスタは最も直前に実行した演算命令の結果についての情報を含みます。この情報は条件処理を行うためのプログラムの流 れ変更に使えます。ステータスレジスタは「命令一式手引書」で詳述したように、全てのALU操作後、更新されることに注目してください。 これは多くの場合でそれ用の比較命令使用の必要をなくし、高速でより少ないコート、に帰着します。

ステータス レジスタは割り込み処理ルーチン移行時の保存と割り込みからの復帰時の回復(復帰)が自動的に行われません。これはソフトウェアによって扱われなければなりません。

# 7.4.1. SREG - ステータス レジスタ (Status Register)

AVRのステータス レジスタ(SREG)は次のように定義されます。

ビット	7	6	5	4	3	2	1	0	
\$3F (\$5F)	Ι	Т	Н	S	V	Ν	Z	С	SREG
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

## ● ビット7 – I : 全割り込み許可 (Global Interrupt Enable)

全割り込み許可ビットは割り込みが許可されるために設定(1)されなければなりません。その時の個別割り込み許可制御は独立した制御レジスタで行われます。全割り込み許可ビットが解除(0)されると、個別割り込み許可設定に拘らず、どの割り込みも許可されません。I ビットは割り込みが起こった後にハートウェアによって解除(0)され、後続の割り込みを許可するために、RETI命令によって設定(1)されます。Iビットは「命令一式手引書」で記述されるようにSEIやCLI命令で応用(プログラム)によって設定(1)や解除(0)もできます。

## ● ビット6 - T : ビット変数 (Bit Copy Storage)

ビット複写命令、BLD(Bit LoaD)とBST(Bit STore)は操作したビットの転送元または転送先として、このTビットを使います。レジスタファイルのレジスタからのビットはBST命令によってTに複写でき、TのビットはBLD命令によってレジスタファイルのレジスタ内のビットに複写できます。

#### • Ľット5 – H : ハーフキャリー フラク (Half Carry Flag)

ハーフキャリー(H)フラグはいくつかの算術操作でのハーフキャリーを示します。 ハーフキャリーはBCD演算に有用です。 詳細情報については「命令 要約」記述をご覧ください。

#### ● ビット4 - S : 符号 (Sign Bit, S= N Ex-OR V)

S7ラグは常に負(N)フラグと2の補数溢れ(V)フラグの排他的論理和です。詳細情報については「命令要約」記述をご覧ください。

## • ビット3 - V : 2の補数溢れフラグ(2's Complement Overflow Flag)

2の補数溢れ(V)フラグは2の補数算術演算を支援します。詳細情報については「命令要約」記述をご覧ください。

#### ビット2 - N: 負フラク (Negative Flag)

負(N)フラグは算術及び論理操作での負の結果(MSB=1)を示します。詳細情報については「命令要約」記述をご覧ください。

#### • ビット1 – Z : セロフラク (Zero Flag)

ゼロ(Z)フラグは算術及び論理操作でのゼロ(0)の結果を示します。詳細情報については「命令要約」記述をご覧ください。

#### • Ľット0 – C : キャリー フラク (Carry Flag)

キャリー(C)フラグは算術及び論理操作でのキャリー(またはボロー)を示します。詳細情報については「命令要約」記述をご覧ください。

図7-2 AVR CPU 汎用レジスタ構成図

# 7.5. 汎用レジスタ ファイル

このレジスタファイルはAVRの増強したRISC命令群用に最適化されています。必要な効率と柔軟性を達成するために、次の入出力機構がレジスタファイルによって支援されます。

- ・1つの8ビット出力オペラントと1つの8ビットの結果入力
- ・2つの8ビット出力オペラントと1つの8ビットの結果入力
- ・2つの8ビット出力オペランドと1つの16ビットの結果入力
- ・1つの16ビット出力オペラントと1つの16ビットの結果入力

図7-2.はCPU内の32個の汎用作業レジスタの構造を示します。

レジスタファイルを操作する殆どの命令は全てのレジスタに直接アクセスし、それらの殆どは単一周期命令です。

図7-2.で示されるように各レジスタは使用者データ空間の最初の 32位置へ直接的に配置することで、それらはデータメモリアドレス も割り当てられます。例え物理的にSRAM位置として実装されて いなくてもX,Y,Zレジスタ(ポインタ)がレジスタファイル内のどのレジスタ の指示にも設定できるように、このメモリ構成は非常に柔軟なレジ スタのアクセスを提供します。

# 7.5.1. Xレシ<sup>\*</sup>スタ, Yレシ<sup>\*</sup>スタ, Zレシ<sup>\*</sup>スタ

R26~R31レジスタには通常用途の使用にいくつかの追加機能 があります。これらのレジスタはデータ空間の間接アドレス指定用の 16ビットアドレスポインタです。3つのX,Y,Z間接アドレスレジスタは図 7-3.で記載したように定義されます。

種々のアドレス指定種別で、これらのアドレスレジスタは固定変位、 自動増加、自動減少としての機能を持ちます(詳細については 「命令一式手引書」をご覧ください)。

	7 0	アトレス
	R0	\$00
	R1	\$01
	R2	\$02
	2	
	R13	\$0D
	R14	\$0E
	R15	\$0F
汎用 レジスタ	R16	\$10
ファイル	R17	\$11
2 J 1174	2	
	R26	\$1A \$1B Xレジスタ 下位ハイハ 上位ハイハ
	R27	\$1B 442 A7 上位バイト
	R28	\$1C Nuclian 下位バイト
	R29	
	R30	\$1E 71、Nap 下位バイト
	R31	\$1F 2レン Xダ 上位バイト

図7-3. X,Y,Zレシ`スタ構成図										
	15	XH (上位)		XL (下位)	0					
X レシ`スタ	7	R27 (\$1B)	0 7	R26 (\$1A)	0					
	15	YH (上位)		YL (下位)	0					
Y レシ <sup>・</sup> スタ	7	R29 (\$1D)	0 7	R28 (\$1C)	0					
	15	ZH (上位)		ZL (下位)	0					
Ζ レシ スタ	7	R31 (\$1F)	0 7	R30 (\$1E)	0					

# 7.6. スタック ホペインタ

スタックは主に一時データの保存、局所変数の保存、割り込みとサブルーチン呼び出し後の戻りアドレスの保存に使われます。スタック ポインタレ ジスタは常にこのスタックの先頭(<mark>訳注</mark>:次に使われるべき位置)を指し示します。スタックが高位メモリから低位メモリへ伸長するように実行され ることに注意してください。これはスタックへのPUSH命令はスタック ポインタを減少するという意味です。

スタック ポインタはサブルーチンや割り込みのスタックが配置されるデータSRAMのスタック領域を指し示します。データSRAM内のスタック空間はサブ ルーチン呼び出しの実行や割り込みの許可の何れにも先立ってプログラムによって定義されなければなりません。スタック ポインタは\$200以 上を指示するように設定されなければなりません。スタック ポインタの初期値は内蔵SRAMの最終アドレスです。スタック ポインタはPUSH命令 でデータがスタックに格納されると-1され、サブルーチン呼び出しや割り込みで戻りアドレスがスタックに格納されると、ATmega640/1280/1281に ついては-2、ATmega2560/2561については-3されます。スタック ポインタはPOP命令でデータがスタックから引き出されると+1され、サブルーチ ンからの復帰(RET)命令や割り込みからの復帰(RETI)命令でアドレスがスタックから引き出されると、ATmega640/1280/1281については +2、ATmega2560/2561については+3されます。

AVRのスタック ポインタはI/O空間内の2つの8ビット レシ、スタとして実装されます。実際に使われるビット数は(そのデ・バイス)実装に依存します。SPLだけが必要とされる程に小さいAVR構造の実装(デ・バイス)のデータ空間もあることに注意してください。その場合、SPHレシ、スタは存在しません。

ビット	15	14	13	12	11	10	9	8	
\$3E (\$5E)	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	SPH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	1	0	0	0	0	1	
ヒット	7	6	5	4	3	2	1	0	_
\$3D (\$5D)	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	SPL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	1	1	1	1	1	1	1	1	

# 7.6.1. RAMPZ - Zポインタ拡張レジネタ (Extended Z-pointer Register for ELPM/SPM)

ビット	7	6	5	4	3	2	1	0	
\$3B (\$5B)	-	-	-	-	-	-	RAMPZ1	RAMPZ0	RAMPZ
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

ELPMとSPM命令に対して、Zポインタは図7-4.で示されるようにRAMPZ,ZH,ZLが連結されます。LPM命令がRAMPZ設定により影響を 及ぼされないことに注意してください。

図7-4. ELPM	とSPI	Mによって使用	されるZポイ	ンタ			
	23		16 15		8 7		0
Zポインタ	7	RAMPZ	0 7	ZH	0 7	ZL	0

実際のビット数は実装に依存します。実装での未使用ビットは常に0として読みます。将来のデバイスとの互換性のため、これらのビットへ 0を書くことに注意してください。

#### 7.6.2. EIND - 間接拡張レジスタ (Extended Indirect Register)

ヒット	7	6	5	4	3	2	1	0	
\$3C (\$5C)	-	-	-	-	-	-	EIND1	EIND0	EIND
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

EICALLとEIJMP命令に対して、ルーチン/サブルーチンへの間接ポインタは図7-5.で示されるようにEIND,ZH,ZLが連結されます。ICALLと IJMP命令がEIND設定により影響を及ぼされないことに注意してください。

図7-5. EICAL	LLE	EIJMPによって	吏用される間	引接ポインタ			
	23		16 15		8 7		0
間接ポインタ	7	EIND	0 7	ZH	0 7	ZL	0


実際のビット数は実装に依存します。実装での未使用ビットは常に0として読みます。将来のデバイスとの互換性のため、これらのビットへ 0を書くことに注意してください。

# 7.7. 命令実行タイミング

本項は命令実行の一般的なアクセスタイシング の概念を記述します。AVR CPUはチップ(デ バイス)用に選んだクロック元から直接的に生 成したCPUクロック(clkCPU)によって駆動され ます。内部クロック分周は使われません。

図7-6.はハーハート、構造と高速アクセスレジスタ ファイルの概念によって可能とされる並列の 命令取得と命令実行を示します。これは機 能対費用、機能対クロック、機能対電源部に 関する好結果と対応するMHzあたり1 MIPS を達成するための基本的なパイプラインの概 念です。

図7-7.はレシブスタファイルに対する内部タイシングの概念を示します。単一クロック周期で2つのレシブスタオペラントを使うALU操作が実行され、その結果が転送先レシブスタへ書き戻されます。



結果書き戻し

# 7.8. リセットと割り込みの扱い

AVRは多くの異なる割り込み元を提供します。これらの割り込みと独立したリセット ベクタ各々はプログラム メモリ空間内に独立したプログラム ^ クタを持ちます。全ての割り込みは割り込みを許可するために、ステータス レジスタ(SREG)の全割り込み許可(I)ビットと共に論理1が書か れなければならない個別の許可ビットを割り当てられます。BLB02またはBLB12 ブート施錠ビットがプログラム(0)されると、プログラム カウンタ値 によっては割り込みが自動的に禁止されるかもしれません。この特質はソフトウェア保護を改善します。詳細については218頁の「メモリ 7° ログラミング」章をご覧ください。

既定でのプログラム メモリ空間の最下位アドレスはリセットと割り込みのベクタとして定義されます。ベクタの完全な一覧は46頁の「割り込み」で 示されます。この一覧は各種割り込みの優先順位も決めます。下位側アドレスがより高い優先順位です。リセットが最高優先順位で次が 外部割り込み要求0(INT0)です。割り込みベクタはMCU制御レジスタ(MCUCR)の割り込みベクタ選択(IVSEL)ビットの設定(1)によってブート フラッシュ領域先頭へ移動できます。より多くの情報については46頁の「割り込み」を参照してください。リセット ベクタもBOOTRSTヒューズの プログラム(0)によってブート フラッシュ領域先頭へ移動できます。208頁の「ブート ローダ支援 - 書き込み中読み出し可能な自己プログラミング」 をご覧ください。

割り込みが起こると全割り込み許可(I)ビットが解除(0)され、全ての割り込みは禁止されます。使用者ソフトウェアは多重割り込みを許可するため、全割り込み許可(I)ビットへ論理1を書けます。その後全ての許可した割り込みが現在の割り込みルーチンで割り込めます。全割り込み許可(I)ビットは割り込みからの復帰(RETI)命令が実行されると、自動的に設定(1)されます。

根本的に2つの割り込み形式があります。1つ目の形式は割り込み要求7ラグを設定(1)する事象によって起動されます。これらの割り込みでは割り込み処理ルーチンを実行するために、プログラムカウンタは対応する現実の割り込み、クタを指示し、ハードウェアが対応する割り込み要求7ラグを解除(0)します。割り込み要求7ラグは解除(0)されるべき7ラグのビット位置へ論理1を書くことによっても解除(0)できます。 対応する割り込み許可ビットが解除(0)されている間に割り込み条件が起こると、割り込み要求7ラグが設定(1)され、割り込みが許可されるか、またはこの7ラグがソフトウェアによって解除(0)されるまで記憶(保持)されます。同様に、全割り込み許可(1)ビットが解除(0)されている間に1つまたはより多くの割り込み条件が起こると、対応する割り込み要求7ラグが設定(1)されて全割り込み許可(1)ビットが設定(1)されるまで記憶され、その(I=1)後で優先順に従って実行されます。

2つ目の割り込み形式は割り込み条件が存在する限り起動し(続け)ます。これらの割り込みは必ずしも割り込み要求フラグを持っている とは限りません。割り込みが許可される前に割り込み条件が消滅すると、この割り込みは起動されません。

AVRが割り込みから抜け出すと常に主プログラムへ戻り、何れかの保留割り込みが扱われる前に1つ以上の命令を実行します。

ステータスレジスタ(SREG)は割り込みルーチンへ移行時の保存も、復帰時の再設定も自動的に行われないことに注意してください。これはソフトウェアによって扱われなければなりません。

割り込みを禁止するためにCLI命令を使うと、割り込みは直ちに禁止されます。CLI命令と同時に割り込みが起こっても、CLI命令後 に割り込みは実行されません。次例は時間制限EEPROM書き込み手順中に割り込みを無効とするために、これがどう使えるかを示し ます。

アセンフ゛リ言語プロク゛ラム例		
IN CLI SBI SBI OUT	R16, SREG EECR, EEMPE EECR, EEPE SREG, R16	; ステータス レジスタを保存 ; EEPROM書き込み手順中割り込み禁止 ; EEPROM主書き込み許可 ; EEPROM書き込み開始 ; ステータス レジスタを復帰
C言語プログラム例		
<pre>char cSREG; cSREG = SREG; disable_interrupt(); EECR  = (1&lt;<eempe); EECR  = (1&lt;<eepe); SREG = cSREG:</eepe); </eempe); </pre>		/* ステータス レジスタ保存変数定義 */ /* ステータス レジスタを保存 */ /* EEPROM書き込み手順中割り込み禁止 */ /* EEPROM主書き込み許可 */ /* EEPROM書き込み開始 */ /* ステータス レジスタを復帰 */

割り込みを許可するためにSEI命令を使うと、次例で示されるようにどの保留割り込みにも先立ってSEI命令の次の命令が実行されます。

アセンブリ言語プログラム例	
SEI SLEEP	;全割り込み許可 ;休止形態移行(割り込み待ち)
C言語プログラム例	
<pre>enable_interrupt();sleep();</pre>	/* 全割り込み許可 */ /* 休止形態移行 (割り込み待ち) */

注: SLEEP命令までは割り込み禁止、保留割り込み実行前に休止形態へ移行します。

# 7.8.1. 割り込み応答時間 (訳注) 本頁下部の注意参照

許可した全てのAVR割り込みに対する割り込み実行応答は最小5クロック周期です。5クロック周期後、実際の割り込み処理ルーチンに対するプログラム ベクタアドレスが実行されます。この5クロック周期時間中にプログラム カウンタ(PC)がスタック上に保存(プッシュ)されます。このベクタは 標準的に割り込み処理ルーチンへの無条件分岐で、この分岐は3クロック周期要します。複数周期命令実行中に割り込みが起こると、その割り込みが扱われる前に、この命令が完了されます。MCUが休止形態の時に割り込みが起こると、割り込み実行応答時間は5クロッ ク周期増やされます。この増加は選んだ休止形態からの起動時間に加えてです。

割り込み処理ルーチンからの復帰は5クロック周期要します。これらの5クロック周期中、プログラムカウンタ(PC:3ハイト)がスタックから取り戻され(ポップ)、スタックホインタは増加され(+3)、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されます。

 (訳注) 原書の本項記述はATmega2560/2561に対する記述です。「スタック ホインタ」記述のようにPCのバイト数はATmega2560/2561が3 ですが、ATmega640/1280/1281は2です。従ってATmega640/1280/1281の場合、「割り込み応答時間」記述でのクロック数5は 4、スタック ホインタ補正値+3は+2です。

# 8. AVR メモリ

この項はATmega640/1280/1281/2560/2561の各種メモリを記述します。AVR構造にはプログラムメモリ空間とデータメモリ空間の2つの主なメモリ空間があります。加えてATmega640/1280/1281/2560/2561はデータ保存用EEPROMメモリが特徴です。3つのメモリ空間全ては一般的な直線的アドレスです。

# 8.1. 実装自己書き換え(ISP: In-System Program)可能なプログラム用フラッシュ メモリ

ATmega640/1280/1281/2560/2561はプログラム保存用に、実装書き換え可能な64/128/256Kハイトのフラッシュメモリをチップ上に含みます(図8-1.参照)。全てのAVR命令が16または32ビット幅のため、このフラッシュメモリは32/64/128K×16ビットとして構成されます。ソフトウェア保護のため、フラッシュプログラムメモリ空間はブートプログラム領域と応用プログラム領域の2つに分けられます。

7ラッシュメモリは最低10,000回の消去/書き込み回数の耐久性があります。ATmega640 /1280/1281/2560/2561のプログラムカウンタ(PC)は15/16/17ビット幅で、従って32/64/1 28Kプログラムメモリ位置のアトレス指定です。フートプログラム領域の操作と関係するソフトウェ ア保護用ブート施錠ビットは208頁の「ブートローダ支援 - 書き込み中読み出し可能な自 己プログラミング」の詳細で記述されます。218頁の「メモリプログラミング」はSPI、JTAG、並 列プログラミング動作でのフラッシュメモリプログラミングの詳細な記述を含みます。

定数表は全てのプログラムメモリアドレス空間に配置できます。(LPM命令とELPM命令記述参照)

命令の取得と実行のタイミング図は14頁の「命令実行タイミング」で示されます。

# 8.2. データ用SRAM メモリ

図8-2.はATmega640/1280/1281/2560/2561のSRAMメモリ構成方法を示します。

ATmega640/1280/1281/2560/2561はINやOUT命令で予約した64位置で支援される より多くの周辺機能部を持つ複合マイクロコントローラです。SRAM(データ空間)内\$60~\$1FF の拡張I/O空間に対してLD/LDS/LDDとST/STS/STD命令だけが使えます。

下位8704データメモリ位置はレジスタファイル、I/Oメモリ、拡張I/Oメモリ、データ用内蔵SRAMに充てます。先頭の32位置はレジスタファイル、次の64位置は標準I/Oメモリ、その次の416位置は拡張I/Oメモリ、そして次の8192位置はデータ用内蔵SRAMに充てます。

任意の外部データSRAMがATmega640/1280/1281/2560/2561で使えます。このSRAM は64Kアドレス空間内の残りのアドレス領域を占有します。この領域は内蔵SRAMに続くアド レスから始まります。レジスタファイル、I/O領域、拡張I/O領域、内蔵SRAMが最下位8704ハ イトを占有するので、64K(65536)ハイトの外部メモリ使用時、56832ハイトの外部メモリが利用 可能です。外部メモリ配置の利用法の詳細については21頁の「**外部メモリインターフェース**」を ご覧ください。

アトレスが内部データメモリ領域を越えるSRAMメモリ空間をアクセスするとき、外部データSRAM は内部データメモリアクセスと同じ命令を使ってアクセスされます。内部データメモリがアクセスされ るとき、読みと書きのストローブ ビン(PG1とPG0)はそのアクセス周期中全てで無効です。外 部SRAM操作は外部メモリ制御レシ、スタA (XMCRA)の外部SRAM許可(SRE)ビットの設定(1) によって許可されます。

外部SRAMのアクセスは内蔵SRAMのアクセスに比べ1小小毎に1追加クロック周期を要します。これは(外部SRAMへの)LD,ST,LDS,STS, LDD,STD,PUSH,POP命令が1追加クロック周期を要することを意味します。スタックが外部SRAMに配置されると、割り込みやサブルーチンの 呼び出し/復帰時、3小小のプログラムカウンタ(PC)が保存(プッシュ)/復帰(ポップ)され、そして内部メモリアクセスでのパイプラインの優位性がなく なるため、3クロック周期の追加を要します。待ち状態付きで外部メモリインターフェースが使われると、1小小の外部アクセスは1,2,3待ち状態に 対し、各々(内部SRAMアクセスに対して)2,3,4追加クロック周期要します。割り込みやサブルーチンの呼び出しと復帰は1,2,3待ち状態に対 し、命令一式手引書で示される値よりも5,7,9クロック周期多く必要です。

直接、間接、変位付き間接、事前減少付き間接、事後増加付き間接の5つの異なるアドレス指定種別でデータ メモリ(空間)を網羅します。 レジスタ ファイル内のレジスタR26~R31は間接アドレス指定ポインタ用レジスタが特徴です。

直接アドレス指定はデータ空間全体に届きます。

変位付き間接動作はYまたはZレジスタで与えられる基準アドレスからの63アドレス位置に届きます。

自動の事前減少付きと事後増加付きのレジスタ間接アトレス指定動作を使う時に(使われる)X,Y,Zアトレスレシ、スタは減少(-1)または増加(+1)されます。

ATmega640/1280/1281/2560/2561の32個の汎用レジスタ、64個のI/Oレジスタ、416個の拡張I/Oレジスタ、8192ハイトのデータ用内蔵 SRAMはこれら全てのアドレス指定種別を通して全部アクセスできます。レジスタファイルは13頁の「汎用レジスタファイル」で記述されます。



図8-2. データ空間とSRAMの配置


		アドレス
レジ <sup>*</sup> スタ ファイル (32×8)	$\begin{array}{c} \text{R0} \\ \sim \\ \text{R31} \end{array}$	\$0000 ~~ \$001F
I/O レジ <sup>*</sup> スタ (64×8)	\$00 ~ \$3F	\$0020 ~ \$005F
拡張I/O レジ <sup>*</sup> スタ (416×8)	\$0060 ~ \$01FF	\$0060 ~ \$01FF
内蔵 SRAM (8192×8)	\$0200 ~ \$21FF	\$0200 ~~ \$21FF
外部 SRAM (0~55.5K×8)	\$2200 ~ \$FFFF	\$2200 ~ \$FFFF

**注**:赤字はI/Oアドレス

# 8.2.1. データ メモリ アクセス タイミンク

本節は内部メモリアクセスに対する一般的なアクセスタイミングの 概念を記述します。データ用内蔵SRAMアクセスは図8-3.で記 載されるように2 clkCPU周期で実行されます。

(訳注)内蔵SRAMのアクセスを含む代表的な命令はT1,T2の 2周期で実行され、T1で対象アドレスを取得/(算出)/ 確定し、T2で実際のアクセスが行われます。後続する (T1)は次の命令のT1です。



# 8.3. データ用EEPROMメモリ

ATmega640/1280/1281/2560/2561は4KバイトのデータEEPROMを含みます。それは単一バイトが読み書きできる分離したデータ空間として構成されます。EEPROMは最低100,000回の消去/書き込み回数の耐久性があります。CPUとEEPROM間のアクセスは以降のEEP ROMアドレスレジスタ、EEPROMデータレジスタ、EEPROM制御レジスタで詳細に記述されます。

EEPROMのSPI、JTAG、並列プログラミングの詳細記述については各々230頁の「**直列プログラミング**」、233頁の「**JTAG経由プログラミング**」、221頁の「**並列プログラミング**」をご覧ください。

#### 8.3.1. EEPROMアクセス

EEPROMアクセスレジスタはI/O空間でアクセス可能です。25頁の「メモリ関係レジスタ」をご覧ください。

EEPROMの書き込み(訳注:原文はアクセス)時間は表8-2.で与えられます。(書き込みは)自己タイシング機能ですが、使用者ソフトウェアは次 ハイトが書ける時を検知してください。使用者コートがEEPROMに書く命令を含む場合、いくつかの予防処置が取られなければなりません。厳重に濾波した電源では電源投入/切断でVCCが緩やかに上昇または下降しそうです。これはデバイスが何周期かの時間、使われるクロック周波数に於いて最小として示されるより低い電圧で走行する原因になります。これらの状態で問題を避ける方法の詳細については19頁の「EEPROMデータ化けの防止」をご覧ください。

予期せぬEEPROM書き込みを防止するため、特別な書き込み手順に従わなければなりません。この詳細については25頁の「メモリ関係レジスタ」の「EEPROM制御レジスタ」の記述を参照してください。

EEPROMが読まれると、CPUは次の命令が実行される前に4クロック周期停止されます。EEPROMが書かれると、CPUは次の命令が実行される前に2クロック周期停止されます。

EEPROMアクセスの時間に校正済み内蔵RC発振器が使われます。表8-1.はCPUからのEEPROMアクセスに対する代表的な書き込み時間を示します。

表8-1. EEPROM書き込み時間				
項目	校正付き内蔵RC 発振器周期数	代表		
EEPROM書き込み(CPU)	26,368	3.3ms		

次のコートが例はアセンブリ言語とC言語でのEEPROM消去、書き込み、または非分離書き込み関数を示します。本例は(例えば全割り込み禁止によって)割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。本例はソフトウェア内にフラッシュブート ローダが無い前提でもあります。そのようなコートが存在する場合、EEPROM書き込み関数は何れかが実行するSPM命令の完了も待たねばなりません。(訳注:共通性から次例は補足修正しています。)

アセンブリ言語プ	ログラム例			
EEPROM_WR:	SBIC RJMP	EECR, EEPE EEPROM_WR	;EEPROMプログラミング完了ならばスキップ ;以前のEEPROMプログラミング完了まで待機	
,	LDI OUT OUT OUT SBI SBI RET	R19, (0< <eepm1) (0<<eepm0)<br=""  ="">EECR, R19 EEARH, R18 EEARL, R17 EEDR, R16 EECR, EEMPE EECR, EEPE</eepm1)>	;プログラミング種別値取得(本例は非分離) ;対応プログラミング種別設定 ;EEPROMアドレス上位ハイト設定 ;EEPROMアドレス下位ハイト設定 ;EEPROM書き込み値を設定 ;EEPROM主プログラム許可ビット設定 ;EEPROMプログラミング開始(プログラム許可ビット設定) ;呼び出し元へ復帰	
C言語プログラム	例			
void EEPROM_write(unsigned int uiAddress, unsigned char ucData)				
		1< <eepe));< td=""><td>/* 以前のEEPROMプログラミング完了まで待機 */</td></eepe));<>	/* 以前のEEPROMプログラミング完了まで待機 */	

EECR = (0 << EEPM1)   (0 << EEPM0);	/* 対応プログラミング種別設定 */
EEAR = uiAddress;	/* EEPROMアドレス設定 */
EEDR = ucData;	/* EEPROM書き込み値を設定 */
EECR $\mid$ = (1< <eempe);< th=""><th>/* EEPROM主プログラム許可 */</th></eempe);<>	/* EEPROM主プログラム許可 */
$EECR = (1 \leq EEPE);$	/* EEPROMプログラミング開始 */
}	

次のコード例はアセンブリ言語とC言語でのEEPROM読み込み関数を示します。本例は割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。

アセンブリ言語フ	ログラム例		
EEPROM_RD:	SBIC RJMP	EECR, EEPE EEPROM_RD	;EEPROMプログラミング完了ならばスキップ ;以前のEEPROMプログラミング完了まで待機
,	OUT OUT SBI IN RET	EEARH, R18 EEARL, R17 EECR, EERE R16, EEDR	;EEPROMアドレス上位バイト設定 ;EEPROMアドレス下位バイト設定 ;EEPROM読み出し開始(読み込み許可ビット設定) ;EEPROM読み出し値を取得 ;呼び出し元へ復帰
C言語プログラム	例		
unsigned ch	ar EEPR	OM_read(unsigned int uiAddress)	
EEAR =	uiAddre = (1< <ee< td=""><td></td><td>/* 以前のEEPROMプログラミング完了まで待機 */ /* EEPROMアドレス設定 */ /* EEPROM読み出し開始 */ /* EEPROM読み出し値を取得,復帰 */</td></ee<>		/* 以前のEEPROMプログラミング完了まで待機 */ /* EEPROMアドレス設定 */ /* EEPROM読み出し開始 */ /* EEPROM読み出し値を取得,復帰 */

## 8.3.2. EEPROMデータ化けの防止

低VCCの期間中、正しく動作するための供給電圧がCPUとEEPROMに対して低すぎるためにEEPROMデータが化け得ます。これらの 問題はEEPROMを使う基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

EEPROMデータ化けは電圧が低すぎる時の2つの状態によって起こされ得ます。1つ目として、EEPROMへの通常の書き込み手順は 正しく動作するための最低電圧が必要です。2つ目として、供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。 EEPROMデータ化けは次の推奨設計によって容易に避けられます。

不充分な供給電源電圧の期間中、AVRのRESETを活性(Low)に保ってください。これは内蔵低電圧検出器(BOD)を許可することに よって行えます。内蔵BODの検出電圧が必要とした検出電圧と一致しない場合、外部低VCCリセット保護回路が使えます。書き込み 動作実行中にリセットが起こると、この書き込み操作は供給電源電圧が充分ならば(継続)完了されます。

# 8.4. I/O メモリ (レジスタ)

ATmega640/1280/1281/2560/2561のI/O空間定義は268頁の「レジスタ要約」で示されます。

ATmega640/1280/1281/2560/2561の全てのI/Oと周辺機能はI/O空間に配置されます。全てのI/O位置はI/O空間と32個の汎用作 業レジスタ間のデータ転送を行うLD/LDS/LDD命令とST/STS/STD命令によってアクセスされます。アドレス範囲\$00~\$1F内のI/Oレジスタは SBI命令とCBI命令の使用で直接的にビットアクセス可能です。これらのレジスタではSBISとSBIC命令の使用によって単一ビット値が検査 できます。より多くの詳細については「命令要約」章を参照してください。I/O指定命令INとOUTを使う時はI/Oアドレス\$00~\$3Fが使わ れなければなりません。LD命令とST命令を使い、データ空間としてI/Oレジスタをアクセスする時はこれらのアドレスに\$20が加算されなけれ ばなりません。

ATmega640/1280/1281/2560/2561はINやOUT命令で予約された64位置で支援されるより多くの周辺機能部を持つ複合マイクロコント ローラです。SRAM(データ空間)内\$60~\$1FFの拡張I/O領域に対してはLD/LDS/LDDとST/STS/STD命令だけが使えます。

将来のデバイスとの共通性を保つため、アクセスされる場合、予約ビットは0が書かれるべきです。予約済みI/Oメモリアトレスは決して書かれるべきではありません。

状態フラグのいくつかはそれらへ論理1を書くことによって解除(0)されます。CBIとSBI命令は他の多くのAVRの様ではなく、指定ビットだけを操作し、従って状態フラグのようなものを含むレジスタに使えることに注意してください。CBIとSBI命令は(I/Oアドレス)\$00~\$1Fのレジ スタでのみ動作します。

I/Oと周辺制御レジスタは以降の項で説明されます。

#### 8.4.1. 汎用I/Oレジスタ

ATmega640/1280/1281/2560/2561は3つの汎用I/Oレジスタを含みます。これらのレジスタはどの情報の格納にも使え、特に全体変数 や状態フラグの格納に有用です。(I/O)アドレス範囲\$00~\$1Fの汎用I/OレジスタはSBI,CBI,SBIS,SBIC命令の使用で直接ビットアクセスが 可能です。25頁の「メモリ関係レジスタ」をご覧ください。

# 8.5. 外部メモリ インターフェース

外部メモリインターフェースが提供する全ての機能で、LCD表示器やA/D、D/Aのような周辺装置や、外部SRAMやフラッシュメモリのようなメモ リデバイスへのインターフェースとしての動作に上手く仕立てられます。主な特徴を次に示します。

- ・4つの異なる待ち状態設定(含む待ち状態なし)
- ・異なる外部メモリ領域(領域容量設定可)に対する個別の待ち状態設定
- ・アドレス上位バイトに割り当てるビット数が選択可能
- ・消費電流を最小とするため、データ線のバス保持機能(任意選択)

#### 8.5.1. 概要

外部メモリ(XMEM)が許可されると、内蔵SRAMを越えるアドレス空間は割り当てた外部メモリ ピンを使うことが利用可能になります(5頁の 「ピン配置」、59頁の表14-3、、62頁の表14-9、、69頁の表14-21.をご覧ください)。メモリ設定は図8-4.で示されます。

#### 図8-4. 外部メモリと領域選択

		アドレス
内蔵メモリ		\$0000
$(8704 \times 8)$		\$21FF
	下位領域	\$2200
外部メモリ	SRW01,0	SRL2~0
$(0 \sim 55.5 \text{K} \times 8)$	上传酒标	↓ SKL2/~0
	上位領域 SRW11,0	
		\$FFFF

#### 8.5.2. 外部メモリ インターフェースの使用

このインターフェースは以下から成ります。

- ・AD7~0:交互切り替えされた下位アドレス バスとデータ バス
- ・A15~8:上位アドレス バス (ビット数設定可能)
- ・ALE : アドレス ラッチ許可信号
- RD : 読み出しストローブ信号
- WR :書き込みパローブ信号

外部メモリ(XMEM)インターフェースに関する制御ビットは外部メモリ制御レシ、スタA(XMCRA)と外部メモリ制御レシ、スタB(XMCRB)の2つのレシ、スタに 配置されます。

XMEMインターフェースが許可されると、このインターフェースに割り当てたポートに対応するデータ方向レジスタ設定を無効にします。このポートの 無効化についての詳細に関しては55頁の「入出力ポート」章の交換機能をご覧ください。XMEMインターフェースはアクセスが内部または外 部どちらかを自動的に検知します。アクセスが外部の場合、XMEMインターフェースは図8-6.(本図は待ち状態なしの波形を示す)に従ったア ドレス、データ、制御信号を出力します。ALEがHigh→Low(下降)になるとAD7~0上のアトレスが有効です。データ転送中、ALEはLowで す。XMEMインターフェースが許可されると、内部アクセスでも同様にアトレス、データ、ALEポートの動きを引き起こしますが、内部アクセス中、RDと WRストローブは切り替わりません。外部メモリインターフェースが禁止されると、標準ピンとデータ方向設定が使われます。XMEMインターフェースが 禁止される時に内蔵SRAM境界以上のアトレス空間が内蔵SRAMに割り当てられないことに注意してください。図8-5.はGがHighの時に 透過(通過:トランスペアレント)となる8ビットのラッチ(一般的には74xx573または同等品)を使うAVRと外部SRAMの接続法を図解します。

# 8.5.3. アドレス ラッチの必要性


XMEMインターフェースの高速動作のため、アドレス ラッチは4MHz/2.7V、8MHz/4V以上のシステム周波数に対し、注意して選ばれなければ なりません。これらの周波数以上の条件で動作するとき、代表的な旧デバイス74HCシリーズのラッチは不適切になります。外部メモリ インター フェースは74AHCシリーズのラッチに適応するよう設計されています。けれども主なタイミング パラメータに対応してさえいれば、多くのラッチが使 えます。アドレス ラッチについての主なパラメータは次のとおりです。

・DからQへの伝播遅延時間(tpD)

(訳注)記号はAVR側ではなく、一般的なラッチ デバイス側での記号です。

- ・G下降端に対するデータ準備時間(tsu)
- ・G下降後のデータ(アドレス)保持遅延時間(t<sub>H</sub>)

外部メモリ インターフェースはGがLowにされた後、t<sub>H</sub>=5nsの最小アドレス保持時間を保証するよう設計されています(247~249頁、**表30-11**. ~18.のt<sub>LAXX\_LD</sub>とt<sub>LAXX\_ST</sub>を参照してください)。DからQへの伝播遅延時間(t<sub>PD</sub>)は外部部品のアクセス時間必要条件を計算する時 に考慮されなければなりません。G=Low(下降)前のデータ準備時間(t<sub>SU</sub>)はALE=Low(下降)前のアドレス有効時間(t<sub>AVLLC</sub>)ーPCB配線 遅延(容量性負荷に依存)を越えてはいけません。



#### 8.5.4. プルアップとバス保持機能


AD7~0ポートのプルアップ抵抗は対応するポート レジスタが1を書かれると、活性(有効)にできます。休止形態で消費電力を削減するために、休止形態移行前にポート レジスタへ<mark>0</mark>を書くことによってプルアップを禁止することが推奨されます。

XMEMインターフェースはAD7~0線のハス保持機能も提供します。ハス保持機能は28頁の「XMCRB - 外部メモリ制御レジスタB」で記述されるようにフ<sup>°</sup>ログラムで許可と禁止ができます。許可されると、(本来)これらの線がXMEMインターフェースによりHi-Zとされる間中、ハス保持機能はAD7~0ハスで直前の値を保持します。

#### 8.5.5. タイミング

外部メモリデバイスは様々なタイシング必要条件を持ちます。これらの必要条件に合せるため、XMEMインターフェースは**表8-4**.に示される4つ の異なる待ち状態を提供します。この待ち状態選択前に外部メモリデバイスのタイシング特性を考慮することが大事です。重要なパラメータ の多くは必要条件設定に関連する外部メモリのアクセス時間です。外部メモリのアクセス時間はチップ選択とアドレスを受け取ってから、そのアド レスのデータがパス上で実際に駆動されるまでの時間で定義されます。このアクセス時間はALEパルスがLowにされてから読み出し手順中 にデータが安定にならなければならないまでの時間(247~249頁の**表30-11.~18**.のtLLRL+tRLRH-tDVRH)を超えることはできません。 各種価値状態はソフトウェアで設定されます。付加機能として、外部メモリ空間を個別に待ち状態設定できる2つの領域に分割することが 可能です。これは異なるタイミング、必要条件の2つの異なるメモリデバイスを同じXMEMインターフェースに接続することを可能にします。 XMEMインターフェースの詳細タイミングについては247頁からの**表30-11.~18**.と図30-9.~12.を参照してください。

XMEMインターフェースは非同期で、次の図の波形が内部システム クロックに関連することに注意してください。内部と外部(XTAL1)のクロック間のズレは保証されません(デバイス、温度、供給電圧間で一様でない)。従ってXMEMインターフェースは同期動作用ではありません。




#### 共通注意事項


SRWn1はSRW11(上位領域)またはSRW 01(下位領域)、SRWn0はSRW10(上位領 域)またはSRW00(下位領域)です。

[T1~Tn]は図での命令実行周期範囲 です。


Xは値変更区間を示します。

最終周期のALEは次命令がRAM(内部 または外部)をアクセスする場合だけ存在 します。また、最後の周期のアドレスとデー タの変更区間の有無も同様です。






#### 図8-9. 2待ち状態+保持1待ち状態 外部データ メモリ アクセス周期 (SRWn1=1, SRWn0=1) [T1~T6]



#### 8.5.6. 64Kバ 小未満外部メモリの全域使用

外部メモリは図8-4.で示されるように内部メモリの後に配置されるため、データ空間の最初の8704ハイトをアトレス指定するとき、外部メモリは指定されません。 外部メモリの最初の8704ハイト(外部アトレス\$0000~\$21FF)がアクセスできないと思われるかもしれません。けれども64Kハイトより小さな外部メモリを接続するとき、例えば32Kハイトで、これらの位置は単純なアトレス\$8000~\$A1FF指定によって容易にアクセスされます。外部メモリアトレスA15ビットは外部メモリに接続されず、アトレス \$8000~\$A1FFは外部メモリに対するアトレス\$0000~\$21FFとして見えます。\$A1FFを越えるアトレス指定は、これが他の(下位側)アトレスによって既にアクセスされる外部メモリ位置のアトレス指定のため推奨されません。応用ソフトウェアにとって、この外部32Kハイトメモリは\$2200~\$A1FFの1つの直線的な32Kハイトアトレス空間として見えます。これは図8-10.で図解されます。



#### 8.5.7. 外部メモリの全64Kバイト位置の使用

外部メモリは図8-4.で示されるように内部メモリの後に配置されるため、既定では外部メモリの55.5Kハイトだけが利用可能です(アトレス空間 \$0000~\$21FFは内部メモリ用に予約されます)。けれども上位アトレスビットを0で遮蔽することにより、外部メモリ全体を利用することが可 能です。これはXMMnビットを使い、アトレスの最上位側ビットをソフトウェアによって制御することで行えます。ポートCを\$00出力に設定し、上 位側ビットを標準ポート ピン動作用に開放することにより、メモリ インターフェースは\$0000~\$3FFFをアトレス指定します。以下のコート、例をご覧く ださい。

アセンフ゛リ言語フ゜ロク゛ラム例		
. EQU	OFFSET=\$4000	;切り替え点アドレス定義 ;「ポートC初期化]
LDI	R16, \$00	;ポート出力値を取得
OUT	PORTC, R16	;アドレス最上位側ビット値全 <mark>0</mark> 設定
LDI	R16, \$FF	;ポート方向全出力値を取得
OUT	DDRC, R16	;アドレス上位バイト用ポート出力設定
;		;[\$0000~\$3FFFアクセス]
LDI	R16, (1< <xmm1)< td=""><td>;PORTC7~6開放値を取得</td></xmm1)<>	;PORTC7~6開放値を取得
STS	XMCRB, R16	;PORTC7~6開放(~\$3FFF範囲設定)
LDI	R16, \$AA	;書き込み値を取得
STS	\$0001+0FFSET, R16	;外部メモリの\$0001番地に\$AA書き込み
;		;[\$4000~\$FFFF77777
LDI	R16, \$00	;最大外部メモリ(16ビット幅)値を取得
STS	XMCRB, R16	;PORTC開放なし、(~\$FFFF範囲設定)
LDI	R16, \$55	;書き込み値を取得
STS	\$0001+0FFSET, R16	;外部メモリのOFFSET+\$0001番地に\$55書き込み
C言語プログラム例		
#define OFFSET 0x4	4000	/* 切り替え点アドレス定義 */
void XRAM_example	(void)	
{		
	*p = (unsigned char *) (OFFSET +1);	/* 書き込みアドレス(ポインタ)定義 */
PORTC = 0x00;		/* アドレス最上位側ビット値全0設定 */
DDRC = 0xFF;		/* アドレス上位バイト用ポート出力設定 */
XMCRB = (1 << X)	MM1);	/* PORTC7~6開放(~\$3FFF範囲設定) */
*p = 0xAA;		/* 外部メモリの\$0001番地に\$AA書き込み */
XMCRB = 0x00;		/* PORTC開放なし、(~\$FFFF範囲設定) */
*p = 0x55;		/* 外部メモリの\$4001番地に\$55書き込み */
5		

注: 10頁の「コート<sup>・</sup>例について」をご覧ください。

メモリの多くが遮蔽され隠されているとき、この選択手段の使用は注意して用いられなければなりません。

(訳補)上の記述はXMMn設定によりバンク化動作となることを示しています。

# 8.6. メモリ関係レジスタ

# ■ EEPROM用レジスタ

8.6.1. EEARH,EEARL (EEAR) - EEPROMアドレス レジスタ (EEPROM Address Register)

ビット	15	14	13	12	11	10	9	8	
\$22 (\$42)	-	_	_	-	EEAR11	EEAR10	EEAR9	EEAR8	EEARH
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	不定	不定	不定	不定	
ヒット	7	6	5	4	3	2	1	0	_
\$21 (\$41)	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EEARL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	不定	不定	不定	不定	不定	不定	不定	不定	

## ビット15~12 - Res:予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

#### • Ε΄ット11~0 - EEAR11~0 : EEPROMアドレス (EEPROM Address)

EEPROMアドレス レジスタ(EEARHとEEARL)は4KベイトEEPROM空間のEEPROMアドレスを指定します。EEPROMデータ ベイトは0~4095間 で直線的に配されます。EEARの初期値は不定です。EEPROMがアクセスされるであろう前に適切な値が書かれねばなりません。

## 8.6.2. EEDR - EEPROMデータレジスタ (EEPROM Data Register)

ビット	7	6	5	4	3	2	1	0	_
\$20 (\$40)	(MSB)							(LSB)	EEDR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## • ビット7~0 - EEDR7~0 : EEPROMデータ (EEPROM Data)

EEPROM書き込み操作に対してEEDRはEEPROMアドレス レジスタ(EEAR)で与えたアドレスのEEPROMへ書かれるべきデータを含みます。 EEPROM読み込み操作に対してEEDRはEEARで与えたアドレスのEEPROMから読み出したデータを含みます。

## 8.6.3. EECR - EEPROM制御レジスタ (EEPROM Control Register)

ビット	7	6	5	4	3	2	1	0	
\$1F (\$3F)	-	-	EEPM1	EEPM0	EERIE	EEMPE	EEPE	EERE	EECR
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	不定	不定	0	0	不定	0	

## ビット7,6 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

• ビット5,4 - EEPM1,0 : EEPROMプログラミング種別 (EEPROM Programing Mode Bits)

#### EEPROMプログラミング種別ビット設定はEEPROMプロ 表8-2. EEPROMプログラミング種別

かうシング許可(EEPE)書き込み時にどのプログラシング 動作が起動されるかを定義します。1つの非分離 操作(旧値消去と新値書き込み)、または2つの異な る操作として消去と書き込み操作を分離してデータ をプログラムする(書く)ことが可能です。各動作に対 するプログラシング時間は**表8-2**.で示されます。EEPE が設定(1)されている間はEEPMnへのどの書き込

EEPM1	EEPM0	プログラミング時間	動作
0	0	3.4ms	1操作での消去と書き込み(非分離操作)
0	1	1.8ms	消去のみ
1	0	1.8ms	書き込みのみ
1	1	-	将来使用に予約

みも無視されます。リセット中、EEPMnビットはEEPROMがプログラミング作業中を除いて'00'にリセットされます。

#### ● ビット3 - EERIE : EEPROM操作可割り込み許可 (EEPROM Ready Interrupt Enable)

EERIEの1書き込みはステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されているなら、EEPROM操作可割り込みを許可します。EERIEの0書き込みは、この割り込みを禁止します。EEPROM操作可割り込みは不揮発性メモリ(フラッシュメモリとEEPROM)がプログラミングの準備可ならば継続する割り込みを発生します。

#### • ビット2 - EEMPE : EEPROM主プログラム許可 (EEPROM Master Program Enable)

EEMPEL<sup>i</sup>ットはEEPROMプログラム許可(EEPE)Liットの1書き込みが有効か無効かどちらかを決めます。EEMPEが設定(1)されると、4クロッ ク周期内のEEPE設定(1)は選んだアトレスのEEPROMをプログラムします。EEMPEが0なら、EEPE設定(1)は無効です。EEMPEがソフトウェア によって設定(1)されてしまうと、4クロック周期後にハート・ウェアがこのビットを0に解除します。EEPROM書き込み手順については次のEEPE 記述をご覧ください。

#### • ビット1 - EEPE : EEPROMプログラム許可 (EEPROM Program Enable)

EEPROMプログラム許可信号(EEPE)はEEPROMへのプログラシング許可信号です。EEPEが(1を)書かれると、EEPROMはEEPMnビット設定 に従ってプログラムされます。論理1がEEPEへ書かれる前にEEPROM主プログラム許可(EEMPE)ビットは1を書かれなければならず、さもな ければEEPROM書き込み(消去)は行われません。EEPROMを書くとき、次の手順に従うべきです(手順3.と4.の順番は重要ではありま せん)。

- 1. EEPROMプログラム許可(EEPE)ビットが0になるまで待ちます。
- 2. SPM制御/状態レジスタ(SPMCSR)のSPM操作許可(SPMEN)ビットが0になるまで待ちます。
- 3. 今回のEEPROMアドレスをEEPROMアドレスレジスタ(EEAR)に書きます。(任意、省略可)
- 4. 今回のEEPROMデータをEEPROMデータレジスタ(EEDR)に書きます。(任意、省略可)
- 5. EEPROM制御レシ<sup>\*</sup>スタ(EECR)のEEPROM主プログラム許可(EEMPE)ビットに1を、EEPROMプログラム許可(EEPE)ビットに0を同時に書き ます。
- 6. EEMPEビット設定後4クロック周期内にEEPROMプログラム許可(EEPE)ビットへ論理1を書きます。

CPUがフラッシュメモリ書き込み中、EEPROMはプログラム(書き込みが)できません。ソフトウェアは新規EEPROM書き込みを始める前にフラッ シュメモリのプログラミングが完了されていることを検査しなければなりません。2.はソフトウェアがフラッシュメモリをプログラム(書き込みを)することを CPUに許すブートローダを含む場合だけ関係します。フラッシュメモリが決してCPUによって更新されないなら、2.は省略できます。 ブートプ ログラミングについての詳細に関しては208頁の「ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング」をご覧ください。

警告: 手順5.と6.間の割り込みはEEPROM主プログラム許可が時間超過するため、書き込み周期失敗になります。EEPROMをアクセスする割り込みルーチンが他のEEPROMアクセスを中断し、EEARかEEDRが変更されると、中断したEEPROMアクセスを失敗させます。これらの問題を避けるため、全ての手順中、ステータスレジスタ(SREG)の全割り込み許可(I)ビットは解除(0)されていることが推奨されます。

書き込み(プログラミング)アクセス時間が経過されると、EEPROMプログラム許可(EEPE)ビットはハードウェアによって解除(0)されます。使用者ソフト ウェアは次バイトを書く前に、このビットをポーリングし、0を待つことができます。EEPEが設定(1)されてしまうと、次の命令が実行される前に CPUは2周期停止されます。

#### ● ビットロ - EERE : EEPROM読み込み許可 (EEPROM Read Enable)

EEPROM読み込み許可信号(EERE)はEEPROMへの読み込みストローブです。EEARに正しいアトレスが設定されると、EEPROM読み出しを起動するためにEEREビットは1を書かれなければなりません。EEPROM読み出しアクセスは(その)1命令で行われ、要求したデータは 直ちに利用できます。EEPROMが読まれるとき、次の命令が実行される前にCPUは4周期停止されます。

使用者は読み込み操作を始める前にEEPEビットをポーリングすべきです。書き込み(プログラム)操作実行中の場合、EEPROMアドレス レジ スタ(EEAR)の変更もEEPROM読み込みもできません。

## ■ 汎用I/Oレジスタ

#### 8.6.4. GPIOR2 - 汎用I/Oレジスタ2 (General Purpose I/O Register 2)

ビット	7	6	5	4	3	2	1	0	
\$2B (\$4B)	(MSB)							(LSB)	GPIOR2
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### 8.6.5. GPIOR1 - 汎用I/Oレジスタ1 (General Purpose I/O Register 1)

ビット	7	6	5	4	3	2	1	0	
\$2A (\$4A)	(MSB)							(LSB)	GPIOR1
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### 8.6.6. GPIORO - 汎用I/Oレジスタ0 (General Purpose I/O Register 0)

ビット	7	6	5	4	3	2	1	0	
\$1E (\$3E)	(MSB)							(LSB)	GPIOR0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## ■ XMEMインターフェース用レシズタ

ビット	7	6	5	4	3	2	1	0	_
(\$74)	SRE	SRL2	SRL1	SRL0	SRW11	SRW10	SRW01	SRW00	XMCRA
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

8.6.7. XMCRA - 外部メモリ制御レジスタA (External Memory Control Register A)

#### • ビット7 - SRE : 外部メモリ許可 (External SRAM/XMEM Enable)

SREに1を書くことが外部メモリインターフェースを許可します。A15~8, AD7~0, ALE, RD, WRビン機能は交換ビン機能として活性(有効)に されます。SREビットはそれぞれのデータ方向レジスタ内の何れのピン方向設定も無効にします。SREに0を書くことは外部メモリインターフェー スを禁止し、通常ピンとデータ方向設定が使われます。

● ビット6~4 - SRL2~0 : 外部SRAM範囲選択 (Wait-state Sector Limit)

異なる外部メモリ領域に対して異なる待ち状態を指定することが可能です。 外部メモリ アドレス空間は個別の待ち状態ビットを持つ2つの領域に分割でき ます。SRL2~0ビットは、これらの領域の分岐点を選びます。表8-3.と図8-4. をご覧ください。既定ではSRL2~0が0に設定され、外部メモリ アドレス空間 全体が1つの領域として扱われます。SRAM(外部メモリ)アドレス空間全体が1 つの領域として設定される場合、待ち状態はSRW11とSRW10ビットによって 設定されます。

#### 表8-3. 上位/下位領域選択

SRL2	SRL1	SRL0	下位領域	上位領域
0	0	Х	なし	\$2200~\$FFFF
0	1	0	\$2200~\$3FFF	$4000 \sim FFFF$
0	1	1	\$2200~\$5FFF	$6000 \sim FFFF$
1	0	0	\$2200~\$7FFF	\$8000~\$FFFF
1	0	1	\$2200~\$9FFF	$A000 \sim FFFF$
1	1	0	\$2200~\$BFFF	$C000 \sim FFFF$
1	1	1	\$2200~\$DFFF	$E000 \sim FFFF$

● ビット3,2 - SRW11,0:上位領域待ち状態選択ビット1,0 (Wait-state Select Bits for Upper Sector)
 SRW11とSRW10ビットは外部メモリアトレス空間の上位領域に対する待ち状態数を制御します。表8-4.をご覧ください。

● ビット1,0 - SRW01,0:下位領域待ち状態選択ビット1,0 (Wait-state Select Bits for Lower Sector)
 SRW01とSRW00ビットは外部メモリアトレス空間の下位領域に対する待ち状態数を制御します。表8-4.をご覧ください。

表8-4. 待	表8-4. 待ち状態選択									
SRWn1	SRW <mark>n</mark> 0	Nn0 待ち状態								
0	0	待ち状態なし								
0	1	読み/書きストローブ中に1待ち状態挿入								
1	0	読み/書きストローブ中に2待ち状態挿入								
1	1	読み/書きストローブ中に2、アドレス,データ出力保持中に1待ち状態挿入								
注: nは0(	注:nは0(下位領域)または1(上位領域)です。外部メモリ インターフェースの待ち状態とタイミングのより									

多くの詳細については図8-6.~9.のSRWE'ット設定がタイミング、クラスる影響をご覧ください。

## 8.6.8. XMCRB - 外部メモリ制御レジスタB (External Memory Control Register B)

ビット	7	6	5	4	3	2	1	0	
(\$75)	XMBK	-	-	-	-	XMM2	XMM1	XMM0	XMCRB
Read/Write	R/W	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### • ビット7 - XMBK : バス保持許可 (External Memory Bus-keeper Enable)

XMBKに1を書くことがAD7~0線のハ<sup>\*</sup>ス保持機能を許可します。ハ<sup>\*</sup>ス保持機能が許可されると、XMEMインターフェースがAD7~0線をHi-Z にしても、AD7~0はその線上で最後に駆動した値を保ちます。XMBKに0を書くことがハ<sup>\*</sup>ス保持機能を禁止します。XMBKはSREの制限を受けませんので、XMEMインターフェースが禁止されても、ハ<sup>\*</sup>ス保持機能はXMBKが1である限り未だ活性(有効)にされます。

#### ビット6~3 - Res:予約 (Reserved)

これらのビットは予約されており、常に0として読みます。このアドレス位置へ書く時、将来のデバイスとの共通性のため、これらのビットに0を書いてください。

#### ● ビット2~0 - XMM2~0 : 上位アドレス遮蔽 (External Memory High Mask)

外部メモリ インターフェースが許可されると、既定では全てのポートCピンが上位アドレス ハイトに使われます。外部メモリ アクセスのために全55.5K ハイト アドレス空間が必要とされない場合、**表8-5**.で記述されるように、いくつかまたは全てのポートCピンは標準ポート ピン機能用に開放 できます。24頁の「**外部メモリの全64Kハイト位置の使用**」で記述されるように、外部メモリの全64Kハイト位置のアクセスのためにXMMnビット の使用が可能です。

XMM2	XMM1	XMM0	アドレス上位バイト ビ゙ット数	開放ポート ピン
0	0	0	8(最大55.5Kバイト)	なし
0	0	1	7	PORTC7
0	1	0	6	PORTC7~6
0	1	1	5	PORTC7~5
1	0	0	4	PORTC7~4
1	0	1	3	PORTC7~3
1	1	0	2	PORTC7~2
1	1	1	0 (上位バイトなし)	PORTC7~0


#### 表8-5. 外部メモリ許可時に開放するポートCピン

# 9. システム クロックとクロック選択

# 9.1. 概要

図9-1.はATmega640/1280/1281/2560/2561の各種クロック系統とそれらの配給を示します。全てのクロックが与えられた時間有効である 必要はありません。消費電力を減らすため、使われていない単位部へのクロックは「電力管理と休止形態」章で記述されるように各種休 止形態を使って停止することができます。

図9-1.は適切な休止形態の選択を助けます。



# 9.2. クロック系統とその配給

#### **9.2.1. CPU クロック** – clk<sub>CPU</sub>

CPUクロックはAVRコアの動作と関係する系統の部分に配給されます。このような部分の例は汎用レジスタファイル、ステータスレジスタ、スタック ポインタを保持するデータメモリです。CPUクロックの停止はコアが一般的な操作や計算を実行することを禁止します。

#### 9.2.2. I/O /Du/ - clkuo

I/Oクロックはタイマ/カウンタ、SPI、USARTのようなI/O部の大部分で使われます。I/Oクロックは外部割り込み部でも使われますが、いくつか の外部割り込みは例えI/Oクロックが停止されても検出されることをこのような割り込みに許す非同期論理回路によって検出されることに 注意してください。2線直列I/F(TWI)部のアドレス認証はclk<sub>I/O</sub>が停止される時に非同期に実行され、全休止形態でTWIアドレス受信を 可能とすることにも注意してください。

#### 9.2.3. 7ラッシュ クロック – clk<sub>FLASH</sub>

フラッシュクロックはフラッシュメモリインターフェースの動作を制御します。このフラッシュクロックは常にCPUクロックと同時に活動します。

## 9.2.4. 非同期タイマ クロック - clkASY

非同期タイマ クロックは外部32kHzクロック用クリスタルから直接的にクロック駆動されるのを非同期タイマ/カウンタに許します。この専用クロック範囲 はデバイスが休止形態の時でも、このタイマ/カウンタの実時間計数器としての使用を許します。

#### 9.2.5. A/D変換クロック - clkADC

A/D変換器には専用のクロック範囲が提供されます。これはデジタル回路によって生成された雑音を低減するためにCPUとI/Oクロックの 停止を許します。これはより正確なA/D変換結果を与えます。

## 9.3. クロック元

このデベイスには下で示されるようにフラッシュ ヒューズビットによって選択可能な後続のクロック元選択があります。 選んだクロック元からのクロッ クはAVRクロック発生器への入力で、適切な単位部へ配給されます。

<u>表9-1. クロック元選択(注: 1=非プログラム、0=プログラム)</u>								
<u>/미</u>	か元			外部低周波数 クリスタル発振器		校正付き内蔵 RC発振器	(予約)	外部クロック信号
CKSE	EL3~0	1111~1000	0111~0110	0101, 0100	0011	0010	0001	0000

#### 9.3.1. 既定のクロック元

このデベイスは8.0MHzの校正付き内蔵RC発振器でCKDIV8ヒューズがプログラム(0)され、結果として1.0MHzのシステム クロックで出荷されま す。起動時間は計時完了周期が許可され、最大に設定されます。(CKSEL=0010, SUT=10, CKDIV8=プログラム(0)) この既定設定は全 ての使用者が実装または並列書き込み器を使って、それらを希望したクロック元設定にできることを保証します。

# 9.3.2. クロック記動手順

何れのクロック元も発振を開始するための充分なVCCと、それが安定であると考 えられるのに先立つ、最低発振周期数が必要です。

充分なVCCを保証するため、その他全てのリセット元によってデバイス リセットが開 放された後、デバイスは起動遅延時間(trour)の内部リセットを発生します。40頁 の「システム制御とリセット」はこの内部リセットに対する起動条件を記述します。この 遅延(tTOUT)はウォッチドッグ発振器で計時され、遅延周期数はSUTとCKSELの ヒューズによって設定されます。選択可能な遅延は表9-2.で示されます。250頁

# 表9-2. WDT発振器の代表計時完了値、周期数

VCC=3.0V	VCC=5.0V	周期数
0ms	0ms	0
4.3ms	4.1ms	512
69ms	65ms	8K (8192)

の「代表特性」で示されるようにウォッチトック発振器の周波数は電圧に依存します。

遅延の主な目的はAVRが最小VCCを印加されるまでAVRをリセットに保つことです。この遅延は実電圧を監視しませんので、VCC上昇 時間より長い遅延を選ぶことが必要とされるべきです。これが不可能な場合、内部または外部の低電圧検出回路(BOD)が使われる べきです。BOD回路がリセットを開放する前に充分なVCCを保証するでしょうから、起動遅延時間は禁止され得ます。低電圧検出回路 (BOD)なしでの起動遅延時間の禁止は推奨されません。

この発振器はクロックが安定と考えられるのに先立って最低クロック数を発振することを必要とされます。内部リプル カウンタは発振器の出力 クロックを監視し、与えられたクロック周期数に対して内部リセットを活性(有効)に保ちます。このリセットはその後に開放され、デバイスが実行 を開始します。推奨発振器起動時間はクロック種別に依存し、外部的に印加されたクロックに対する6周期から、低周波数クリスタルに対す る32K周期まで変化します。

クロックについての起動手順は計時完了遅延とデベイスがリセットから起動する時の起動時間の両方を含みます。 ペワーダウンまたはパワー ャーブから起動するとき、VCCは充分な電圧であると認識され、起動時間だけが含められます。

# 9.4. クリスタル用低電力発振器

XTAL1とXTAL2は図9-2.で示されるように、チップ上の発振器としての使用に設定できる反転増幅器の各々、入力と出力です。クリスタ ル発振子またはセラミック振動子のどちらでも使えます。

この発振器はXTAL2出力上の電圧振幅を減少した低電力発振器です。これは最低消費電力を与えますが、他のクロック入力を駆動 する能力はなく、雑音が多い環境で、より雑音の影響を受け易くなります。これらの場合には31頁の「クリスタル用全振幅発振器」を参照 してください。

C1とC2はクリスタル発振子とセラミック振動子の両方について常に等しくすべきです。このコンデンサの最適値は使うクリスタル発振子やセラミック 振動子、浮遊容量の量、その環境の電磁雑音に依存します。クリスタル発振子使用に対するコンデンサ選択について初期の指針のいく つかは表9-3.で与えられます。セラミック振動子については製造業者によって与えられたコンデンサ値が使われるべきです。

低電力発振器は示された周波数範囲で各々最適化された3つの異なる種別で動作できます。この動作種別は表9-3.で示されるよう にCKSEL3~1ヒューズによって選ばれます。

CKSEL0ヒューズはSUT1.0ヒューズと共に表9-4.で示されるように起動時間を選びます。




表9-3. クリスタル用低電力発振器動作種別 注								
注	推奨C1,2容量	周波数範囲	CKSEL3~1					
	-	$0.4{\sim}0.9 \text{MHz}$	100 (注1)					
	12~22pF	0.9~3.0MHz	101					
注	12~22pF	3.0~8.0MHz	110					
	12~22pF	8.0~16MHz	111 ( <b>注2</b> )					
- MI	- 大周波数け10	発振使用時の量	注2: セラシック発振使用時の最大周波数け10MH					

- : 各周波数範囲用推奨CKSEL設定です。
- : 周波数が仕様(VCC依存)超の場合、CKDIV8 =0が可能ですが、分周後クロックが仕様内であ ることを保証しなければなりません。
- 1: 本選択はクリスタル発振子ではなく、セラミック振 動子でのみ使われるべきです。

なは10MHzです。

#### 表9-4. クリスタル発振子/セラミック振動子用低電力発振器起動遅延時間選択表

CKSEL0	SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	<b>リセットからの付加遅延</b> 時間 (VCC=5.0V)	推奨使用法
	0 0	258×CK( <mark>注1</mark> )	$14 \times \text{CK+4.1ms}$	外部セラミック振動子、高速上昇電源
0	01	258×CK( <mark>注1</mark> )	$14 \times \text{CK+65ms}$	外部セラミック振動子、低速上昇電源
0	10	1K×CK ( <b>注2</b> )	$14 \times CK$	外部セラミック振動子、低電圧検出(BOD)リセット許可
	11	1K×CK ( <b>注2</b> )	$14 \times \text{CK+4.1ms}$	外部セラミック振動子、高速上昇電源
	0 0	1K×CK ( <b>注2</b> )	$14 \times \text{CK+65ms}$	外部セラミック振動子、低速上昇電源
1	01	$16K \times CK$	$14 \times CK$	外部クリスタル発振子、低電圧検出(BOD)リセット許可
1	10	16K×CK	$14 \times \text{CK+4.1ms}$	外部クリスタル発振子、高速上昇電源
	11	16K×CK	$14 \times \text{CK+65ms}$	外部クリスタル発振子、低速上昇電源

注1: これらの選択はデバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だ け使われるべきです。これらの選択はクリスタル発振子用ではありません。

注2: これらの選択はセラミック振動子での使用を意図され、起動での周波数安定性を保証します。デバイスの最高周波数付近での 動作でないとき、応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使えます。

# 9.5. クリスタル用全振幅発振器

XTAL1とXTAL2は図9-2.で示されるように、チップ上の発振器としての使用に設定できる反転増幅器の各々、入力と出力です。クリスタル発振子またはセラミック振動子のどちらでも使えます。

この発振器はXTAL2出力上で供給電圧端振幅にする全振幅発振器です。これは雑音が多い環境や他のクロック入力を駆動するのに 適します。消費電流は30頁の「クリスタル用低電力発振器」より多くなります。クリスタル用全振幅発振器がVCC=2.7~5.5Vに対してのみ動 作することに注意してください。

C1とC2はクリスタル発振子とセラミック振動子の両方について常に等しくすべきです。このコンデンサの最適値は使うクリスタル発振子やセラミック 振動子、浮遊容量の量、その環境の電磁雑音に依存します。 クリスタル発振子使用に対するコンデンサ選択について初期の指針のいく つかは表9-5.で与えられます。 セラミック振動子については製造業者によって与えられたコンデンサ値が使われるべきです。

この動作種別は表9-5.で示されるようにCKSEL3~1ヒューズによって選ばれます。

CKSEL0ヒューズはSUT1,0ヒューズと共に表9-6.で示されるように起動時間を選びます。

#### 表9-5. クリスタル用全振幅発振器動作種別

CKSEL3~1	周波数範囲	推奨C1,2容量
011	0.4~16MHz	12~22pF

注:周波数が仕様(VCC依存)超の場合、CKDIV8=0が可能ですが、分周後クロックが 仕様内であることを保証しなければなりません。

#### 表9-6. クリスタル発振子/セラミック振動子用全振幅発振器起動遅延時間選択表

CKSEL0	SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	リセットからの付加遅延 時間 (VCC=5.0V)	推奨使用法
	0 0	258×CK( <mark>注1</mark> )	$14 \times \text{CK+4.1ms}$	外部セラミック振動子、高速上昇電源
0	01	258×CK ( <b>注1</b> )	$14 \times \text{CK+65ms}$	外部セラミック振動子、低速上昇電源
0	10	1K×CK ( <b>注2</b> )	$14 \times CK$	外部セラミック振動子、低電圧検出(BOD)リセット許可
	11	1K×CK ( <b>注2</b> )	$14 \times \text{CK+4.1ms}$	外部セラミック振動子、高速上昇電源
	0 0	1K×CK ( <b>注2</b> )	$14 \times \text{CK+65ms}$	外部セラミック振動子、低速上昇電源
1	01	16K×CK	$14 \times CK$	外部クリスタル発振子、低電圧検出(BOD)リセット許可
	10	16K×CK	$14 \times \text{CK+4.1ms}$	外部クリスタル発振子、高速上昇電源
	11	16K×CK	$14 \times \text{CK+65ms}$	外部クリスタル発振子、低速上昇電源

**注1**: これらの選択はデバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だけ使われるべきです。これらの選択はクリスタル発振子用ではありません。

**注2**: これらの選択はセラミック振動子での使用を意図され、起動での周波数安定性の保証します。デバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使えます。

# 9.6. 低周波数クリスタル用発振器

このデバイスは専用の低周波数発振器によってクロック元として時計用32.768kHzクリスタルを使えます。クリスタル発振子は図9-3.で示される ように接続されるべきです。(<mark>訳注</mark>:原書本位置行が最終行と重複するため削除)

低周波数クリスタル用発振器は各TOSCピンに於いて表9-7.で見られる内部負荷容量を提供します。

表9-7. 低周波数クリスタル用発振器内部容量					
32kHz発振器形式	TOSC1 容量(pF)	TOSC2 容量(pF)			
システム クロック用発振器	18	8			
タイマ/カウンタ用発振器	6	6			

各TOSCピンで必要とする容量(Ce+Ci)は次式を使って計算できます。

#### $Ce+Ci = 2 \times CL-Cs$

- Ce: 図9-3.で記述されるような任意の外部容量です。
- Ci:表9-7.でのピン容量です。

CL: クリスタル製造業者によって指定された32.768kHzクリスタル用の負荷容量です。


Cs:1つのTOSCピンに対する総浮遊容量です。

表9-7.で与えられたものより高い指定負荷容量(CL)のクリスタルは図9-3.で記述するように付加外部容量(コンデンサ)が必要です。

32.768kHzクリスタルに対する最適な負荷容量を見つけるには、クリスタルのデータシートを調べてください。

この発振器が選ばれると、起動時間は表9-8.で示されるようにSUTヒューズとCKSEL0ヒューズによって決定されます。

# 図9-3. クリスタル発振子接続



CKSEL0	SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	リセットからの付加遅延 時間 (VCC=5.0V)	推奨使用法	
	0 0	1K×CK ( <b>注1</b> )	$14 \times CK$	低電圧検出(BOD)リセット許可	
0	01	1K×CK ( <b>注1</b> )	$14 \times CK$ +4.1ms	高速上昇電源	
0	10	1K×CK ( <b>注1</b> )	$14 \times \text{CK+65ms}$	低速上昇電源	
	11			(予約)	
	0 0	$32K \times CK$	$14 \times CK$	低電圧検出(BOD)リセット許可	
1	01	$32\mathrm{K}\! imes\!\mathrm{CK}$	$14 \times \text{CK+4.1ms}$	高速上昇電源	
1	10	32K×CK	$14 \times \text{CK+65ms}$	低速上昇電源	
	11	(予約)			

# 

注1:これらの選択は応用にとって起動での周波数安定性が重要でない場合だけ使用されるべきです。

# 9.7. 校正付き内蔵RC発振器

既定による校正された内蔵RC発振器は概ね8.0MHzのクロックを供給します。電圧と温度に依存しますが、このクロックは使用者によって 高精度な校正ができます。より多くの詳細については242頁の表30-1.と262頁の「内部発振器周波数」をご覧ください。このデバイスは CKDIV8ヒューズがプログラム(0)で出荷されます。より多くの詳細については33頁の「システム クロック前置分周器」をご覧ください。

このクロックは表9-9.で示されるようにCKSELヒューズのプログラミングによってシステムクロックとして選べます。選んだなら、外部部品なしで動 作します。リセット中、ハートウェアが発振校正(OSCCAL)レジスタに予めプログラムされた校正値バイトを設定し、これによってRC発振器を自動 的に校正します。この校正の精度は表30-1.で工場校正として示されます。

ソフトウェアからOSCCALレジスタを変更することによって(発振校正レジスタ (OSCCAL)参照)、工場校正を使うよりも高い精度を得ることが できます。この校正の精度は表30-1.で使用者校正として示されます。

この発振器がチップ(システム)クロックとして使われるとき、ウォッチドッグ発振器は未だウォッチドッグ゙タイマとリセット付加遅延タイマに使われます。予 め設定された校正値のより多くの情報については220頁の「校正バル」項をご覧ください。

この発振器が選ばれると、起動時間は表9-10.で示されるようにSUTヒューズによって決定されます。

表9-9. 校正付き内蔵	. 注: デバイスは	
CKSEL3~0	周波数範囲 (MHz)	
0010	7.3~8.1	周するた

はこの選択で出荷されます。 Hz周波数がデバイス仕様(VCCに依存)を越える場合、内部周波数を8分 とめにCKDIV8ヒュースをアプログラム(0)にできます。

#### 表9-10. 校正付き内蔵RC発振器用起動遅延時間選択表

SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	<u>リセットからの付加遅延</u> 時間 (VCC=5.0V)	推奨使用法	
0 0	6×CK	$14 \times CK$	低電圧検出リセット(BOD)許可	
01	6×CK	$14 \times \text{CK+4.1ms}$	高速上昇電源	
10 (注1)	6×CK	$14 \times \text{CK+65ms}$	低速上昇電源	
1 1	(予約)			

注1: デバイスはこの選択で出荷されます。

# 9.8. 128kHz内部発振器

128kHz内部発振器は128kHzのクロックを供給する低電力発振器です。この周波数 は3V,25℃での公称値です。このクロックは表9-11.で示されるようにCKSELヒューズを '0011'にプログラミング(設定)することによってシステム クロックとして選べます。

このクロック元が選ばれると、起動時間は表9-12.で示されるようにSUTヒューズによっ て決定されます。

表9-11.128kHz内部発振器動作種別				
CKSEL3~0	公称周波数			
0011	128kHz			

注: 128kHz発振器は超低電力クロック元で、高 精度用に設計されていないことに注意し てください。


衣9-12.128kHzI内部	先振器用起動進延時間選択表				
SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	リセットからの 付加遅延時間	推奨使用法		
0 0	6×CK	$14 \times CK$	低電圧検出(BOD)リセット許可		
01	6×CK	$14 \times \text{CK+4ms}$	高速上昇電源		
10	6×CK	$14 \times \text{CK+64ms}$	低速上昇電源		
1 1	(予約)				

# 9.9. 外部クロック信号

外部クロック元からデバイスを駆動するには、XTAL1が 図9-4.で示されるように駆動されるべきです。外部ク ロックでデバイスを走行するためにはCKSELヒューズが '0000'にプログラム(設定)されなければなりません(表 9-13.参照)。

表9-13. 外部クロック信号動作種別										
CKSEL3~0	周波数範囲									
0000	0∼16MHz									

図9-4. 外部クロック信号駆動接続図



このクロック元が選ばれると、起動時間は表9-14.で示されるようにSUTヒューズによって決定されます。

#### 表9-14. 外部クロック信号駆動用起動遅延時間選択表

SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	<u>リセットからの付加遅延</u> 時間 (VCC=5.0V)	推奨使用法							
0 0	6×CK	$14 \times CK$	低電圧検出(BOD)リセット許可							
01	6×CK	$14 \times \text{CK+4.1ms}$	高速上昇電源							
10	6×CK	$14 \times \text{CK+65ms}$	低速上昇電源							
11	(予約)									

外部クロックを供給するとき、MCUの安定な動作を保証するために供給したクロック周波数の急な変化を避けることが必要とされます。或るクロック周期から次への2%より大きな周波数変化は予測されない事態を引き起こします。このようなクロック周波数での変化中、MCUは リセットに保たれるのを保証することが必要とされます。

システム クロック前置分周器が安定な動作を保証しながら、内部クロック周波数の実行時変更の実現に使えることに注意してください。詳細については「システム クロック前置分周器」を参照してください。

# 9.10. クロック出力緩衝部 (外部クロック出力)

このデバイスはシステム クロックをCLKOピンに出力できます。この出力を許可するには、CKOUTヒューズがプログラム(0)されなければなりません。この動作はチップのクロックがシステム上の他の回路を駆動する時用です。このヒューズがプログラム(0)されると、I/Oピンの標準動作は無視され、このクロックはリセット中も出力されます。CLKOがクロック出力を扱うとき、校正付き内蔵RC発振器を含む何れのクロック元も選べます。システム クロック前置分周器が使われると、CKOUTヒューズがプログラム(0)された時の出力は分周したシステム クロックです。

# 9.11. タイマ/カウンタ用発振器

このデバイスは時計用32.768kHzクリスタルまたは外部クロック元でタイマ/カウンタ2を駆動できます。クリスタルの接続については30頁の図9-2.を ご覧ください。

TOSC1に外部クロック元を印加するためには非同期状態レジスタ(ASSR)の外部クロック許可(EXCLK)ビットが論理1を書かれなければなりません。32kHzクリスタルに代わる入力として外部クロックを選ぶ更なる記述については129頁の「タイマ/カウンタ2の非同期動作」をご覧ください。

# 9.12. システム クロック前置分周器

ATmega640/1280/1281/2560/2561はシステム クロック前置分周器を持ち、システム クロックはクロック前置分周レジスタ(CLKPR)の設定によって 分周できます。この特徴(機能)は必要とされる処理能力が低い時の消費電力削減に使えます。これは全クロック種別で使え、CPUと全 同期周辺機能のクロック周波数に影響を及ぼします。clk<sub>CPU</sub>、clk<sub>FLASH</sub>、clk<sub>I/O</sub>、clk<sub>ADC</sub>は**表9-15**.で示された値によって分周されま す。clk<sub>ASY</sub>(非同期タイマ/カウンタ用クロック)のクロック周波数は、タイマ/カウンタが同期クロックで駆動される場合だけ分周されることに注意してく ださい(訳注:共通性のため本行追加)。

前置分周器設定間を切り替えるとき、システム クロック前置分周器は中間(経過途中)の周波数が直前の設定に対応するクロック周波数または新規設定に対応するクロック周波数のどちらよりも高くなく、クロック系で不具合が起きないことを保証します。

前置分周器として実行するリプル カウンタは分周されないクロック周波数で走行し、CPUのクロック周波数より速いかもしれません。従って例 え(カウンタ値が)読めるとしても、前置分周器の状態を決めることはできず、1から他へのクロック分周値切り替えを行う正確な時間は必ず しも予測できません。CLKPS値が書かれる時から新規クロック周波数が活性(有効)になる前にT1+T2~T1+2×T2間かかります。この間 で2つの有効なクロック端が生成されます。ここでのT1は直前のクロック周期、T2は新規前置分周器設定に対応する周期です。

予期せぬクロック周波数の変更を防ぐため、CLKPSビットの変更は次の特別な書き込み手順に従わなければなりません。

1. クロック分周値変更許可(CLKPCE)ビットに1、CLKPR内の他の全ビットに0を書きます。

2. (次からの)4周期以内にCLKPCEビットを0とする欲したCLKPS値を書きます。

前置分周器設定変更時、書き込み手続きが割り込まれないことを保証するため、割り込みは禁止されなければなりません。

# 9.13. クロック関係用レシズタ

9.13.1. OSCCAL - 発振校正レジスタ (Oscillator Calibration Register)

ヒット	7	6	5	4	3	2	1	0	_
(\$66)	CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	OSCCAL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値				デバイス固て	旬の校正値				

#### ● ビット7~0 - CAL7~0:発振校正値 (Oscillator Calibration Value)

発振校正レジスタは発振器周波数の偏差処理を省くための内蔵発振器の調整に使われます。チップのリセット中、242頁の表30-1.で指定されるように工場で校正された周波数を与える、予めプログラムされた値が本レジスタへ自動的に書かれます。応用ソフトウェアは発振器周波数を変更するために、このレジスタに書くことができます。この発振器は表30-1.で指定される周波数に校正できます。この範囲外への校正は推奨されません。

この発振器はフラッシュメモリとEEPROMの書き込みアクセス時間に使われ、これらの書き込み時間はそれに応じて影響されることに注意してください。フラッシュメモリまたはEEPROMが書かれる場合、8.8MHzより高く校正してはいけません。そうでなければ、フラッシュメモリまたはEEPROM書き込みは失敗するかもしれません。

CAL7ビットは発振器に対する操作範囲を決めます。このビットの(0)設定は低周波数範囲になり、(1)設定は高周波数範囲になります。 この2つの周波数範囲は重複し、別の言葉では、OSCCAL=\$7F設定はOSCCAL=\$80設定より高い周波数になります。

CAL6~0ビットは選んだ範囲内の周波数調整に使われます。\$00設定はその範囲の最低周波数になり、\$7F設定はその範囲の最高周波数になります。

#### 9.13.2. CLKPR - クロック前置分周レジスタ (Clock Prescale Register)

ビット	7	6	5	4	3	2	1	0	
(\$61)	CLKPCE	-	-	-	CLKPS3	CLKPS2	CLKPS1	CLKPS0	CLKPR
Read/Write	R/W	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	内容参照	内容参照	内容参照	内容参照	

#### ● ビット7 - CLKPCE : クロック分周値変更許可 (Clock Prescaler Change Enable)

CLKPSビットの変更を許可するためにCLKPCEビットは論理1を書かれなければなりません。CLKPCEビットは同時にCLKPRの他の全 ビットが0を書かれる時だけ更新されます。CLKPCEは書き込み後4クロック周期またはCLKPSビット書き込み時、ハードウェアによって解除(0) されます。この制限時間(4クロック周期)内のCLKPCEビット再書き込みは制限時間の延長もCLKPCEビットの解除(0)も行いません。

#### ● ビット3~0 - CLKPS3~0: クロック分周値選択 (Clock Prescaler Select Bits 3~0)

これらのビットは選んだクロック元と内部システム クロック間の分周値を定義します。これらのビットは応用の必要条件に合わせた各種クロック周 波数を実行時に書けます。分周値が使われると、分周器はMCUへの主クロックを分周し、全ての同期周辺機能の速度が減じられま す。分周値は**表9-15**.で与えられます。

CKDIV8ヒューズがCLKPSビットの初期値を決めます。CKDIV8が非プログラム(1)にされると、CLKPSビットは、0000、にリセットされます。CKDI V8がプログラム(0)されると、CLKPSビットは起動時に8分周を与える、0011、にリセットされます。現在の動作条件でディ、イスの最高周波数より 高い周波数のクロック元を選んだ場合、この機能が使われるべきです。CKDIV8ヒューズ、設定に拘らず、どの値もCLKPSビットへ書けること に注意してください。応用ソフトウェアは現在の動作条件でディ、イスの最高周波数より高い周波数のクロック元を選んだ場合、充分な分周 値が選ばれることを保証しなければなりません。このディ、イスはCKDIV8ヒューズ、がプログラム(0)で出荷されます。

X. III / F// NE// NE//																
CLKPS3				(	)			1								
CLKPS2		(	)		1					(	)		1			
CLKPS1	0		1		0		1		0		1		0		1	
CLKPS0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
分周値(数)	1	2	4	8	16	32	64	128	256	(予約)						

#### 表9-15. クロック前置分周器選択

# 10. 電力管理と休止形態

休止形態は応用でMCU内の未使用部を一時停止することを可能にし、それによって節電します。AVRは応用で必要な消費電力に 仕立てることを使用者に許す様々な休止形態を提供します。

# 10.1. 休止形態種別

29頁の図9-1.はATmega640/1280/1281/2560/2561の各種クロック系統とその配給を示します。この図は適切な休止形態を選ぶ助け になります。表10-1.は各種休止形態とそれらの起動復帰元を示します。

Ī	表10-1. 各休止形態に於ける動作クロック範囲と復帰起動要因																
			動作り	ロック軍	团		動作発	影振器	復帰起動要因(割り込み)								
	休止種別	clk <sub>CPU</sub>	clk <sub>FLASH</sub>	clk 10	clk ADC		主クロック 供給元	タイマ用 発振器	INTn ピン変化 割り込み	TWI アドレス 一致	タイマ/ カウンタ 2	SPM EEPROM 操作可	A/D 変換 完了	ウォッチ ト゛ック゛	その他 I/O		
	アイトル			0	0	0	0	2	0	0	0	0	0	0	0		
4	A/D変換雑音低減				0	0	0	2	3	0	0	0	0	0			
	パワータ゛ウン								3	$\bigcirc$				0			
	パワーセーフ゛					0		2	3	0	0			0			
	スタンバイ(注1)						0		3	0				0			
	拡張スタンバイ (注1)					2	Ó		3	0	0			0			

注1: クロック元として外部クリスタル発振子またはセラミック振動子が選ばれた場合です。

② タイマ/カウンタ2非同期状態レシ、スタ(ASSR)の非同期クロック(AS2)ビットが設定(1)された場合です。

③ INT7~4についてはレベル割り込みだけです。

何れかの休止形態へ移行するには休止形態制御レジスタ(SMCR)の休止許可(SE)ビットが論理1を書かれ、SLEEP命令が実行されなければなりません。SMCRの休止種別選択(SM2~0)ビットはSLEEP命令によって活性(有効)にされる休止形態(アイト・ル、A/D変換雑音低減、パワーダウン、パワーセーフ、スタンハイ、拡張スタンハイ)のどれかを選びます。一覧については38頁の表10-2.をご覧ください。

MCUが休止形態中に許可した割り込みが起こると、MCUは起動します。その時にMCUは起動時間に加えて4周期停止され、割り込みルーチンを実行し、そしてSLEEP命令の次の命令から実行を再開します。デバイスが休止から起動するとき、レジスタファイルとSRAMの内容は変えられません。休止形態中にリセットが起こると、MCUは起動し、リセットベクタから実行します。

# 10.2. アイドル動作

休止種別選択(SM2~0)ビットが'000'を書かれるとき、SLEEP命令はMCUをアイドル動作へ移行させ、CPUを停止しますが、SPI、USAR T、アナログ比較器、A/D変換器、2線直列インターフェース、タイマ/カウンタ、ウォッチトック、、割り込み機構の継続動作を許します。この休止形態は基本的にclkCPUとclkFLASHを停止する一方、他のクロックに走行を許します。

アイドル動作はMCUにタイマ溢れやUSARTの送信完了などの内部割り込みだけでなく、外部で起動された割り込みからの起動も可能にします。アナログ比較器割り込みからの起動が必要とされないなら、アナログ比較器制御/状態レジスタ(ACSR)のアナログ比較器禁止(ACD)ビットを設定(1)することによってアナログ比較器を電源断にできます。これはアイドル動作での消費電力を削減します。A/D変換が許可されるなら、この動作に移行すると変換が自動的に始まります。

# 10.3. A/D変換雑音低減動作

SM2~0ビットが'001'を書かれるとき、SLEEP命令はMCUをA/D変換雑音低減動作へ移行させ、CPUを停止しますが、A/D変換器、外部割り込み、2線直列インターフェースのアドレス監視、タイマ/カウンタ2、ウォッチドッグの(許可されていれば)継続動作を許します。この休止形態は基本的にclkI/O, clkCPU, clkFLASHを停止する一方、他のクロックに走行を許します。

これはA/D変換に対する雑音環境を改善し、より高い分解能の測定を可能にします。A/D変換器が許可ならされている場合、本動作に移行すると、変換が自動的に始まります。A/D変換完了割り込みからの他、外部リセット、ウォッチトッグ・システムリセット、ウォッチトッグ・割り込み、低電圧検出(BOD)リセット、2線直列インターフェースのアトレス一致割り込み、タイマ/カウンタ2の割り込み、SPM/EEPROM操作可割り込み、INT7~4の外部レヘル割り込み、INT3~0の外部割り込み、ピン変化割り込みだけが、A/D変換雑音低減動作からMCUを起動できます。

# 10.4. パワーダウン動作

休止種別選択(SM2~0)ビットが、010、を書かれると、SLEEP命令はMCUをハプワーダウン動作へ移行させます。この動作では外部発振器が 停止される一方、外部割り込み、2線直列インターフェースのアトレス監視、ウォッチト、ッグ機能は(許可されていれば)継続して動作します。外部 リセット、ウォッチト、ッグリセット、低電圧検出(BOD)リセット、2線直列インターフェースのアトレス一致割り込み、INT7~4の外部レヘル割り込み、INT3 ~0の外部割り込み、ビン変化割り込みだけがMCUを起動できます。この休止形態は基本的に生成した全てのクロックを停止し、非同 期部の動作だけを許します。

レヘルで起動した割り込みがパワーダウン動作からの復帰に使われる場合、MCUを起動するためには変更したレヘルが一定時間保持されなければならないことに注意してください。詳細については51頁の「外部割り込み」を参照してください。

パワーダウン動作から起動するとき、起動条件が起きてから起動の効果が現れるまで遅延があります。これは停止されてしまっている後の再始動と安定になることをクロックに許します。この起動(遅延)時間は29頁の「クロック元」で記述されるように、リセット遅延時間を定義するのと同じCKSELヒュース、によって定義されます。

## 10.5. パワーセーブ動作

SM2~0ビットが'011'を書かれると、SLEEP命令はMCUをパワーセーブ動作へ移行させます。この動作は(次の)1つの例外を除いてパワー ダウン動作と同じです。

タイマ/カウンタ2が許可される場合、それらは休止中も走行(動作)を維持します。ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定 (1)され、タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)のタイマ/カウンタ2溢れ割り込み許可(TOIE2)ビットまたは比較x割り込み許可(OCIE2 x)ビットが設定(1)されるなら、デバイスは対応するどの割り込みからでも起動できます。

タイマ/カウンタ2が走行(動作)しないなら、パワーダウン動作をパワーセーブ動作の代わりにすることが推奨されます。

タイマ/カウンタ2はパワーセーブ動作で同期と非同期の両方でクロック駆動ができます。タイマ/カウンタ2が非同期クロックを使わない場合、休止 中、タイマ/カウンタ用発振器は停止されます。タイマ/カウンタ2が同期クロックを使わない場合、休止中、そのクロック元は停止されます。例えパ ワーセーブ動作で同期クロックが走行しても、このクロックはタイマ/カウンタ2に対してだけ利用可能なことに注意してください。

## 10.6. スタンバイ動作

外部クリスタル発振子/セラミック振動子クロック種別が選ばれ、SM2~0ビットが'110'のとき、SLEEP命令はMCUをスタンハイ動作へ移行させます。この動作は(外部クリスタル用)発振器が走行(動作)を保たれる例外を除いてパワーダウン動作と同じです。デバイスはスタンハイ動作から6 クロック周期で起動します。

# 10.7. 拡張スタンバイ動作

外部クリスタル発振子/セラミック振動子クロック種別が選ばれ、SM2~0ビットが'111'のとき、SLEEP命令はMCUを拡張スタンハイ動作へ移行させます。この動作は(外部クリスタル用)発振器が走行(動作)を保たれる例外を除いてハプワーセーフ、動作と同じです。デバイスは拡張スタンハイ動作から6クロック周期で起動します。

## 10.8. 電力削減レジスタ

電力削減レジスタ(38頁の電力削減レジスタ0(PRR0)と39頁の電力削減レジスタ1(PRR1)参照)は消費電力を削減するために個別周辺機能 へのクロックを停止する方法を提供します。

周辺機能に対するクロックが停止される時に以下に注意してください。

- ・周辺機能の現在の状態が固定化されます。
- ・関連するレジスタは読み書きすることができません。

・周辺機能によって使われる資源(例えば入出力ピンなど)は専有されたままに留まります。

周辺機能は殆どの場合に於いてクロックを停止する前に禁止されるべきです。電力削減レジスタ(PRR)のビットを解除(0)することが周辺機 能部を起し、停止前と同じ状態にします。周辺機能停止は全体に亘る重要な消費電力の削減のために活動動作とアイトル動作で使 用できます。例については254頁の「周辺機能部供給電流」をご覧ください。その他の休止形態ではクロックが予め停止されます。

# 10.9. 消費電力の最小化

これらはAVRが制御するシステムで消費電力の最小化を試みる時に考慮するためのそれぞれの検討点です。一般的に休止形態は可能な限り多く使われるべきで、休止種別は動作するデバイスの機能が可能な限り少なくなるように選ばれるべきです。必要とされない全ての機能は禁止されるべきです。特に次の機能部は最低可能消費電力の達成を試みるとき、特別な考慮を必要とするでしょう。

# 10.9.1. A/D変換器 (ADC)

許可したなら、A/D変換器は全休止形態で許可されます。節電するため、休止形態の何れかへ移行する前にA/D変換器は禁止されるべきです。A/D変換器がOFFそして再びONに切り替えられると、次の(最初の)変換は延長された(初回)変換になります。A/D変換器操作の詳細については186頁の「A/D変換器」を参照してください。

# 10.9.2. アナログ比較器

アイドル動作へ移行するとき、アナログ比較器は使われないなら、禁止されるべきです。A/D変換雑音削減動作へ移行するとき、アナログ 比較器は禁止されるべきです。その他の休止形態でのアナログ比較器は自動的に禁止されます。しかしアナログ比較器が入力として内 部基準電圧を使う設定の場合、全休止形態でアナログ比較器は禁止されるべきです。さもなければ内部基準電圧は休止形態と無関 係に許可されます。アナログ比較器設定法の詳細については184頁の「**アナログ比較器」**を参照してください。

# 10.9.3. 低電圧検出器 (BOD)

低電圧検出器(BOD)が応用で必要とされないなら、この単位部はOFFにされるべきです。低電圧検出器がBODLEVELとューズによっ て許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な 一因になります。低電圧検出器(BOD)設定法の詳細については41頁の「低電圧検出 (BOD)」を参照してください。

# 10.9.4. 内部基準電圧

内部基準電圧は低電圧検出器(BOD)、アナログ比較器、A/D変換器によって必要とされる時に許可されます。これら単位部が上の項 で記述されたように禁止されると、内部基準電圧は禁止され、電力を消費しません。再び許可する場合、この出力が使われる前に使 用者は基準電圧へ起動(安定時間)を与えなければなりません。基準電圧が休止形態でON保持される場合、この出力は直ちに使え ます。起動時間の詳細については42頁の「内部基準電圧」を参照してください。

# 10.9.5. ウォッチト ック タイマ

ウォッチトック「タイマが応用で必要とされないなら、この単位部はOFFにされるべきです。ウォッチト・ック「タイマが許可されていると全休止形態 で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。ウォッチト・ック「タイマ 設定法の詳細については42頁の「ウォッチト・ック」タイマ」を参照してください。

# 10.9.6. ホート ピン

休止形態へ移行するとき、全てのポートピンは最小電力使用に設定されるべきです。最も重要なことはその時にピンが抵抗性負荷を駆動しないのを保証することです。I/Oクロック(clk<sub>I</sub>/O)とA/D変換クロック(clk<sub>ADC</sub>)の両方が停止される休止形態ではデハイスの入力緩衝部が禁止されます。これは必要とされない時に入力論理回路によって電力が消費されないことを保証します。いくつかの場合で入力論理回路は起動条件を検出するために必要とされ、その時は許可されます。どのピンが許可されるかの詳細については57頁の「デジタル 入力許可と休止形態」を参照してください。入力緩衝部が許可され、入力信号が浮いている状態のままか、またはアナログ信号電圧が VCC/2付近の場合、入力緩衝部は過大な電力を消費するでしょう。

アナログ入力ピンに対するデジタル入力緩衝部は常に禁止されるべきです。入力ピンでのVCC/2付近のアナログ信号入力は通常動作でも 重要な電流を引き起こし得ます。デジタル入力緩衝部はデジタル入力禁止レジスタ(DIDR0,DIDR1,DIDR2)の書き込みによって禁止でき ます。詳細については185頁の「DIDR1 - デジタル入力禁止レジスタ1」、196頁の「DIDR0 - デジタル入力禁止レジスタ0」と「DIDR2 - デジタル 入力禁止レジスタ2」を参照してください。

# 10.9.7. 内蔵デバッグ機能 (OCD)

内蔵デバッグ機能がOCDENヒューズによって許可され、チップがパワーダウンまたはパワーセーブの休止形態へ移行すると、主クロック元は許可に留まります。これらの休止形態では、これが総消費電流にとって重要な一因になります。これを避けるには3通りの方法があります。

- ・OCDENtューズを禁止 (非プログラム(1)設定)
- ・JTAGENヒューズを禁止(非プログラム(1)設定)
- ・MCU制御レジスタ(MCUCR)のJTAG禁止(JTD)ビットへの1書き込み

# 10.10. 電力管理用レジスタ

# 10.10.1. SMCR - 休止形態制御レジスタ (Sleep Mode Control Register)

この休止形態制御レジスタは電力管理用の制御ビットを含みます。

ビット	7	6	5	4	3	2	1	0	
\$33 (\$53)	_	-	-	-	SM2	SM1	SM0	SE	SMCR
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

• ビット3~1 - SM2~0 : 休止種別選択 (Sleep Mode Select Bit 2, 1 and 0)

これらのビットは表10-2.で示される利用可能な6つの休止形態の1つを選びます。

表10-2.	表10-2. 休止形態種別選択						
SM2	SM1	SM0	休止形態種別				
0	0	0	アイドル動作				
0	0	1	A/D変換雑音低減動作				
0	1	0	パワーダウン動作				
0	1	1	パワーセーブ動作				
1	0	0	(予約)				
1	0	1	(予約)				
1	1	0	スタンハイ動作 (注)				
1	1	1	拡張スタンバイ動作 (注)				

**注**: (拡張)スタンバイ動作は外部クリスタル発振子または セラミック振動子での使用だけが推奨されます。

# ● ビット0 - SE : 休止許可 (Sleep Enable)

SLEEP命令が実行される時にMCUを休止形態へ移行させるには、休止許可(SE)ビットが論理1を書かれなければなりません。MCUの目的外休止形態移行を避けるため、SLEEP命令実行直前に休止許可(SE)ビットを設定(1)し、起動後直ちに解除(0)することが推奨されます。

# 10.10.2. PRR0 - 電力削減レジスタ0 (Power Reduction Register 0)

ビット	7	6	5	4	3	2	1	0	_
(\$64)	PRTWI	PRTIM2	PRTIM0	-	PRTIM1	PRSPI	PRUSART0	PRADC	PRR0
Read/Write	R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# • ビット7 - PRTWI : 2線直列インターフェース電力削減 (Power Reduction TWI)

このビットへの1書き込みはその部分へのクロック停止によって2線直列インターフェース(TWI)を停止します。TWIの再起動時、TWIは正しい 動作を保証するために再初期化されるべきです。

# • ビット6 - PRTIM2: タイマ/カウンタ2電力削減 (Power Reduction Timer/Counter2)

このビットへの1書き込みは同期動作(非同期動作許可(AS2)=0)でのタイマ/カウンタ2部を停止します。タイマ/カウンタ2が許可されると、停止前と同様に動作は継続します。

# ● ビット5 - PRTIMO : タイマ/カウンタ0電力削減 (Power Reduction Timer/Counter0)

このビットへの1書き込みはタイマ/カウンタ0部を停止します。タイマ/カウンタ0が許可されると、停止前と同様に動作は継続します。

# • ビット4 - Res : 予約 (Reserved)

このビットは予約されており、常に0として読みます。

# ● ビット3 - PRTIM1 : タイマ/カウンタ1電力削減 (Power Reduction Timer/Counter1)

このビットへの1書き込みはタイマ/カウンタ1部を停止します。タイマ/カウンタ1が許可されると、停止前と同様に動作は継続します。

# ● ビット2 - PRSPI: 直列周辺インターフェース電力削減 (Power Reduction Serial Peripheral Interface)

このビットへの1書き込みはその部分へのクロック停止によって直列周辺インターフェース(SPI)を停止します。SPIの再起動時、SPIは正しい動作を保証するために再初期化されるべきです。

# ● ビット1 - PRUSART0 : USART0電力削減 (Power Reduction USART0)

このビットへの1書き込みはその部分へのクロック停止によってUSART0を停止します。USART0の再起動時、USART0は正しい動作を保 証するために再初期化されるべきです。

# ● ビット0 - PRADC : A/D変換器電力削減 (Power Reduction ADC)

このビットへの1書き込みはA/D変換器(ADC)を停止します。A/D変換器は停止前に禁止されなければなりません。A/D変換器停止時、アナログ比較器はADC入力切替器を使えません。

 注: アナログ比較器は185頁の「ACSR - アナログ比較器制御/状態レジスタ」のアナログ比較器禁止(ACD)ビットを使って禁止されます。(訳 注:共通性から本注追加)

# **10.10.3. PRR1 - 電力削減レジスタ1** (Power Reduction Register 1)

ビット	7	6	5	4	3	2	1	0	
(\$65)	-	_	PRTIM5	PRTIM4	PRTIM3	PRUSART3	PRUSART2	PRUSART1	PRR1
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# ビット7,6 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

- ビット5 PRTIM5 : タイマ/カウンタ5電力削減 (Power Reduction Timer/Counter5)
- このビットへの1書き込みはタイマ/カウンタ5部を停止します。タイマ/カウンタ5が許可されると、停止前と同様に動作は継続します。
- ビット4 PRTIM4 : タイマ/カウンタ4電力削減 (Power Reduction Timer/Counter4)
- このビットへの1書き込みはタイマ/カウンタ4部を停止します。タイマ/カウンタ4が許可されると、停止前と同様に動作は継続します。
- ビット3 PRTIM3 : タイマ/カウンタ3電力削減 (Power Reduction Timer/Counter3)

このビットへの1書き込みはタイマ/カウンタ3部を停止します。タイマ/カウンタ3が許可されると、停止前と同様に動作は継続します。

# ● ビット2 - PRUSART3 : USART3電力削減 (Power Reduction USART3)

このビットへの1書き込みはその部分へのクロック停止によってUSART3を停止します。USART3の再起動時、USART3は正しい動作を保 証するために再初期化されるべきです。

# ● ビット1 - PRUSART2 : USART2電力削減 (Power Reduction USART2)

このビットへの1書き込みはその部分へのクロック停止によってUSART2を停止します。USART2の再起動時、USART2は正しい動作を保 証するために再初期化されるべきです。

# • ビット0 - PRUSART1 : USART1電力削減 (Power Reduction USART1)

このビットへの1書き込みはその部分へのクロック停止によってUSART1を停止します。USART1の再起動時、USART1は正しい動作を保 証するために再初期化されるべきです。

(訳補) ATmega1281/2561にはUSART2とUSART3がないので、これらのデバイスのPRUSART2とPRUSART3ビットは無効です。

# 11. システム制御とリセット

# 11.1. AVRのリセット


リセット中、全てのI/Oレシスタはそれらの初期値に設定され、プログラムはリセット ヘクタから実行を開始します。リセット ヘクタに配置される命令 は、きっとリセット処理ルーチンへのJMP(絶対分岐)命令でしょう。プログラムが決して割り込み元を許可しないなら、割り込みヘンクタは使われ ず、これらの位置に通常のプログラムコートを配置できます。これはリセット ヘンクタが応用領域の一方、割り込みヘンクタがブート領域の場合や その逆も同様です。図11-1.の回路構成図はリセット論理回路を示します。242頁の「システムとリセットの特性」はリセット回路の電気的特性を 定義します。

AVRのI/Oポートはリセット元が有効になると直ちにそれらの初期状態にリセットされます。これはどのクロック元の走行も必要ありません。 全てのリセット元が無効にされてしまった後、遅延計数器(タイマ)が始動され、内部リセットを引き伸ばします。これは通常動作開始前に安 定電圧へ達することを電源に許します。遅延タイマの遅延時間はCKSELヒューズを通して使用者によって定義されます。この遅延時間 についての各種選択は29頁の「**クロック元**」で示されます。

# 11.2. リセット元

ATmega640/1280/1281/2560/2561には次の5つのリセット元があります。


- ・電源ONJセット・・・・・供給電圧が電源ONJセット閾値電圧(VPOT)以下でMCUがリセットされます。
- ・外部リセット・・・・・・・ RESETピンが最小パルス幅以上Lowレベルに保たれると、MCUがリセットされます。
- ・ ウォッチト ック リセット・・・ ウォッチト ック が許可され、ウォッチト ック タイマが終了すると、MCUがリセットされます。
- ・低電圧リセット・・・・・低電圧検出が許可され、アナログ供給電圧(AVCC)が低電圧検出電圧(VBOT)以下でMCUがリセットされます。
- ・JTAG AVR Jセット ・・ JTAGシステムの走査チェーンの1つとしてリセット レジスタ内に論理1がある間中、MCUがリセットされます。詳細については201頁の「IEEE 1149.1 (JTAG) 境界走査」を参照してください。



# 11.2.1. 電源ONリセット

電源ONJセット(POR)パルスはチップ上の検出回路によって生成されます。検出電圧は242頁の「システムとリセットの特性」で定義されます。 POR信号はVCCが検出電圧以下の時は必ず活性(有効)にされます。POR回路は供給電圧異常検出は勿論、始動リセットの起動にも 使えます。

電源ONリセット回路はデバイスが電源投入でリセットされることを保証します。電源ONリセット閾値電圧(VPOT)への到達はVCCの上昇後に デバイスがどのくらいリセットを保つかを決める遅延計数器(タイマ)を起動します。VCCがこの検出電圧以下に低下すると、リセット信号はど んな遅延もなく再び有効にされます。



# 図11-3. 外部RESET信号による延長電源ONリセット VCC RESET 遅延タイマ 内部リセット

# 11.2.2. 外部リセット

外部リセットはRESETビンのLowレベルによって生成されます。例えク ロックが動いていなくても、最小パルス幅(242頁の「システムとリセットの 特性」参照)以上のリセットパルスはリセットを生成します。短すぎるパル スはリセットの生成が保証されません。印加された信号の上昇がリセッ ト閾値電圧(VRST)に達すると(遅延タイマが起動され)、遅延タイマは 遅延時間(trour)経過後にMCUを始動します。

# 図11-4. 動作中の外部リセット VCC RESET 遅延タイマ 内部リセット

# 11.2.3. 低電圧(ブラウンアウト)検出リセット

本デバイスには固定化された起動(検出)電圧と比較することによっ て動作中のAVCCを監視するチップ上の低電圧検出(BOD)回路が あります。BODの起動電圧はBODLEVELヒューズによって選べま す。起動電圧はスパイク対策BODを保証するためにヒステリシスを持 ちます。検出電圧のヒステリシスはVBOT+=VBOT+VHYST/2、VBOT-=VBOT-VHYST/2と解釈すべきです。

BODが許可され、AVCCが起動電圧以下の値に下降すると(図 11-5.のVBOT-)、低電圧リセットが直ちに有効とされます。AVCCが 起動電圧以上に上昇すると(図11-5.のVBOT+)、(遅延タイマが起動 されて)遅延タイマは遅延時間(tTOUT)経過後にMCUを始動します。

# 図11-5. 動作中の低電圧検出リセット AVCC VBOT-RESET 遅延タイマ ← tTOUT → 内部リセット

BOD回路は電圧が242頁の「システムとリセットの特性」で与えられるtBOD時間より長く起動電圧以下に留まる場合のみ、AVCCでの低下を検出します。

# 11.2.4. ウォッチト<sup>\*</sup>ック<sup>\*</sup> リセット

ウォッチトック・時間経過時、(内部的に)1 CK周期幅の短いリセット パル スを生成します。本パルスの下降端で遅延タイマは遅延時間(trour) の計時を始めます。ウォッチト、ック、タイマ操作の詳細については42頁 を参照してください。

# 図11-6. 動作中のウォッチト<sup>\*</sup>ック<sup>\*</sup> リセット VCC RESET ウォッチト<sup>\*</sup>ック<sup>\*</sup> 時間経過 遅延タイマ 内部リセット

# 11.3. 内部基準電圧

ATmega640/1280/1281/2560/2561は内部基準電圧が特徴です。この基準電圧は低電圧検出(BOD)に使われ、A/D変換やアナログ 比較器の入力としても使えます。

# 11.3.1. 基準電圧許可信号と起動時間

この基準電圧には使われるべき方法に影響を及ぼすかもしれない起動時間があります。この起動時間は242頁の「システムとリセットの特性」で与えられます。節電のために、この基準電圧は常にONではありません。この基準電圧は次の状態中ONです。

1. 低電圧検出リセット許可時(BODLEVELヒュース、のプログラム(0)により)

2. アナログ比較器基準電圧接続時 (アナログ比較器制御/状態レジスタ(ACSR)の基準電圧入力選択(ACBG)=1)

3. A/D変換部動作許可時 (A/D変換制御/状態レジスタA(ADCSRA)のA/D動作許可(ADEN)=1)

従って低電圧検出(BOD)が許可されていないと、ACBGの設定(=1)またはA/D変換部許可(ADEN=1)後、使用者はアナログ比較器またはA/D変換器出力が使われる前に基準電圧へ起動時間を与えなければなりません。パワーダウン動作での消費電力を減らすため、使用者はパワーダウン動作へ移行する前に基準電圧がOFFされるのを保証することで上の3つの状態を避けられます。

# 11.4. ウォッチトック タイマ


# 11.4.1. 特徴

- ・独立した内蔵発振器からのクロック駆動
- ・3つの動作種別
  - 割り込み
  - システム リセット
  - 割り込みとシステム リセット
- ・選択可能な16ms~8sの計時完了時間
- ・安全動作用のウォッチドック、常時ONハードウェア ヒュース

# 11.4.2. 概要

ATmega640/1280/1281/2560/2561は強化されたウォッチト、ッグタイマ (WDT)を持ちます。ウォッチト、ッグタイマ(WDT)はチップ。上の独立した128kHz 発振器の間隔で計時するタイマです。WDTは計数器が与えられた計時 完了値に達した時に割り込みまたはシステムリセットを生じます。通常動作 では計時完了値へ達する前に計数器を再始動するために、システムは ウォッチト、ッグリセット(WDR)命令を使う必要があります。システムが計数器を 再始動しなければ、割り込みまたはシステムリセットが起こるでしょう。

割り込み動作種別では、タイマ計時完了時にWDTが割り込みを生じま す。この割り込みは休止形態からデバイスを起動するためや、一般的な システムタイマとしても使えます。1つの例は或る動作に対して許された最 大時間を制限することで、その動作が予測されたより長く走行する時に 割り込みを生じます。システムリセット動作種別ではタイマ計時完了時に WDTがリセットを生じます。これは一般的にコート、外走行の場合の中断を 防止するのに使われます。3つ目の動作種別は先に割り込みを生じ、 その後にシステムリセット動作種別に切り替えることで、他の2つの動作種 別の組み合わせとなる、割り込み及びシステムリセット動作種別です。この 動作種別は例えばシステムリセットに先立って重要なパラメータを保存するこ とによって安全な停止を許します。 図11-7. ウォッチトック タイマ構成図



ウォッチドッグ常時ON(WDTON)ヒューズのプログラム(0)はウォッチドッグタイマをシステムリセット動作種別に強制します。このヒューズのプログラム(0)で システムリセット動作(WDE)ビットと割り込み動作(WDIE)ビットは各々、'1'と'0'に固定されます。

更にプログラム保護を保証するためにウォッチドッグ設定の変更は時間制限手順に従わなければなりません。システム リセット許可(WDE)の解除と計時完了時間設定の変更についての手順は次のとおりです。

- 1. 同じ操作(命令)でウォッチトック変更許可(WDCE)とWDEに論理1を書きます。WDEビットの直前の値に拘らず、論理1がWDEに書かれなければなりません。
- 2. 次からの4クロック周期内に同じ操作(命令)で欲したWDEとウォッチトック タイマ前置分周選択(WDP3~0)ビットを書きますが、WDCEビット は解除(0)されてです。これは1操作(命令)で行わなければなりません。

次のコート「例はウォッチト、ック、タイマをOFFに切り替えるアセンフリ言語とC言語の関数を示します。本例は(例えば全割り込み禁止によって) 割り込みが制御され、それ故これらの関数実行中に割り込みが起きない前提です。

アセンブリ言語ス	パログラム例		
WDT_OFF:	CLI WDR IN ANDI OUT LDS ORI STS LDI STS SEI RET	R16, MCUSR R16, ~(1< <wdrf) MCUSR, R16 R16, WDTCSR R16, (1&lt;<wdce) (1<<wde)<br=""  ="">WDTCSR, R16 R16, (0&lt;<wde) WDTCSR, R16</wde) </wdce)></wdrf) 	;全割り込み禁止 ;ウォッチト、ッグ タイマ リセット ;MCUSR値を取得 ;WDRF論理0値を取得 ;ウォッチト、ッグ リセット フラグ(WDRF)解除 ;現WDTCSR値を取得(他ビット保護用) ;WDCEとWDEに論理1値を設定 ;WDCEとWDEに論理1書き込み ;WDE論理0値を取得 ;ウォッチト、ッグ禁止 ;全割り込み許可 ;呼び出し元へ復帰
C言語プログラ	ム例		
watc MCUSR WDTCSR WDTCSR	ble_inte hdog_res &= ~(1<<	errupt(); set(); (WDRF); (WDCE)   (1< <wde);< td=""><td>/* 全割り込み禁止 */ /* ウォッチト、ッケ、タイマ リセット */ /* ウォッチト、ッケ、リセット フラケ(WDRF)解除 */ /* WDCEとWDEに論理1書き込み */ /* ウォッチト、ッケ、禁止 */ /* 全割り込み許可 */</td></wde);<>	/* 全割り込み禁止 */ /* ウォッチト、ッケ、タイマ リセット */ /* ウォッチト、ッケ、リセット フラケ(WDRF)解除 */ /* WDCEとWDEに論理1書き込み */ /* ウォッチト、ッケ、禁止 */ /* 全割り込み許可 */

注: 10頁の「コード例について」をご覧ください。

注: ウォッチドックが偶然に許可されると(例えばホペンタの逸脱や低電圧(ブラウンアウト)状態)、デバイスはリセットし、ウォッチドックは許可に留まり ます。コートがウォッチドッグ操作の初期設定をしなければ、これは計時完了の無限繰り返しを引き起こすかもしれません。この状態を 避けるため、応用ソフトウェアは例えウォッチドッグが使われなくても、初期化ルーチンでWDRFフラグとWDE制御ビットを常に解除(0)すべき です。

次のコート「例はウォッチト、ック」タイマの計時完了値変更用のアセンフリ言語とC言語の関数を示します。

アセンブリ言語プログラム	例	
WDT_PRS: CLI WDR LDS ORI STS LDI STS SEI RET	R16, WDTCSR R16, (1< <wdce) (1<<wde)<br=""  ="">WDTCSR, R16 R16, (1&lt;<wde) (1<<wdp0)<="" (1<<wdp2)="" th=""  =""><th>;全割り込み禁止 ;ウォッチトッグ タイマリセット ;現WDTCSR値を取得(他ビット保護用) ;WDCEとWDE論理1値を設定 ;WDCEとWDEに論理1書き込み ;WDE=1,計時間隔=0.5s値を取得 ;0.5s監視間隔リセット動作開始 ;全割り込み許可 ;呼び出し元へ復帰</th></wde)></wdce)>	;全割り込み禁止 ;ウォッチトッグ タイマリセット ;現WDTCSR値を取得(他ビット保護用) ;WDCEとWDE論理1値を設定 ;WDCEとWDEに論理1書き込み ;WDE=1,計時間隔=0.5s値を取得 ;0.5s監視間隔リセット動作開始 ;全割り込み許可 ;呼び出し元へ復帰
C言語プログラム例		
	nterrupt(); ceset(); L< <wdce) (1<<wde);<br=""  ="">&lt;<wde) (1<<wdp0);<="" (1<<wdp2)="" td=""  =""><td>/* 全割り込み禁止 */ /* ウォッチドッグ タイマ リセット */ /* WDCEとWDEに論理1書き込み */ /* 0.5s監視間隔リセット動作開始 */ /* 全割り込み許可 */</td></wde)></wdce)>	/* 全割り込み禁止 */ /* ウォッチドッグ タイマ リセット */ /* WDCEとWDEに論理1書き込み */ /* 0.5s監視間隔リセット動作開始 */ /* 全割り込み許可 */
注:10百の「¬」、「個」	ついて」など覧ください	

注: 10頁の「コード例について」をご覧ください。

注: ウォッチトック タイマ前置分周選択(WDP3~0)ビットの変更がより短い計時完了周期に変わってしまう結果になり得るため、ウォッチトック タイマはWDPビットのどんな変更にも先立ってリセット(WDR命令)されるべきです。

# 11.5. リセット関係用レシズタ

# 11.5.1. MCUSR - MCU状態レジスタ (MCU Status Register)

MCU状態レジスタは、どのリセット元がMCUリセットを起こしたかの情報を提供します。

ビット	7	6	5	4	3	2	1	0	_
\$34 (\$54)	-	_	-	JTRF	WDRF	BORF	EXTRF	PORF	MCUSR
Read/Write	R	R	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	内容参照	内容参照	内容参照	内容参照	内容参照	

# • ビット4 - JTRF : JTAG リセット フラク (JTAG Reset Flag)

このビットはリセットがJTAG命令AVR\_RESETで選ばれたJTAG リセットレジスタ内の論理1によって引き起こされると設定(1)されます。この ビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

# • ビット3 - WDRF : ウォッチトック リセット フラク (Watchdog Reset Flag)

このビットはウォッチト、ック、リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット (0)されます。

# ● ビット2 - BORF : 低電圧リセット フラク (Brown-Out Reset Flag)

このビットは低電圧リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

# • ビット1 - EXTRF : 外部リセット フラク (External Reset Flag)

このビットは外部リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

# • ビット0 - PORF : 電源ONリセット フラク (Power-on Reset Flag)

このビットは電源ONリセットが起こると設定(1)されます。このビットはこのフラグへの論理0書き込みによってのみリセット(0)されます。

リセット条件の確認にリセットフラグを使うため、使用者はプログラム内で可能な限り早くMCUSRを読み、そして解除(0)すべきです。別のリセットが起こる前にこのレジスタが解除(0)されると、そのリセット元はリセットフラグを調べることによって得られます。

# 11.5.2. WDTCSR - ウォッチトック タイマ制御レシ スタ (Watchdog Timer Control Register)

ビット	7	6	5	4	3	2	1	0	
(\$60)	WDIF	WDIE	WDP3	WDCE	WDE	WDP2	WDP1	WDP0	WDTCSR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	不定	0	0	0	

# • ビット7 - WDIF : ウォッチトック 割り込み要求フラク (Watchdog Interrupt Flag)

ウォッチドック<sup>ŕ</sup>タイマが割り込みに設定され、ウォッチドック<sup>ŕ</sup>タイマで計時完了が起こると、本ビットが設定(1)されます。対応する割り込み処理ヘ<sup>ŕ</sup> クタを実行すると、WDIFはハードウェアによって解除(0)されます。代わりにWDIFはこのフラグへの論理1書き込みによっても解除(0)されま す。ステータスレシ<sup>゙</sup>スタ(SREG)の全割り込み許可(I)ビットとウォッチドック割り込み許可(WDIE)が設定(1)されていれば、ウォッチドック<sup>\*</sup>計時完了割 り込みが実行されます。

# • ビット6 - WDIE : ウォッチト ック 割り込み許可 (Watchdog Interrupt Enable)

このビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、ウォッチトックが割り込みが許可されます。この設定(=1)との組み合わせでウォッチトッグリセット許可(WDE)ビットが解除(0)されると、割り込み動作種別になり、ウォッチトッグタイマで計時完了が起こると、対応する割り込みが実行されます。

WDEが設定(1)されると、ウォッチト、ック、タイマは割り込み及びシステムリセット動作種別になります。ウォッチト、ック、タイマでの最初の計時完了が ウォッチト、ック、割り込み要求(WDIF)フラク、を設定(1)します。対応する割り込み、、クタの実行はハート、ウェアによってWDIEとWDIFを自動的に解 除(0)します。これは割り込みを使う間のウォッチト、ック、リセット保護を維持するために有用です。割り込み及びシステムリセット動作種別に留ま るには、各割り込み後にWDIEが設定(1)されなければなりません。然しながら、ウォッチト、ック、システムリセット動作種別の安全機能に危険を 及ぼすかもしれないため、これは割り込み処理ルーチン自身内で行われるべきではありません。次の計時完了に先立って割り込みが実 行されない場合、システムリセットが適用(実行)されます。

表11-1.ウ	表11-1. ウォッチドッグ タイマ設定								
WDTON	WDE	WDIE	動作種別	計時完了での動作					
1	0	0	停止	なし					
1	0	1	割り込み	割り込み					
1	1	0	システム リセット	リセット					
1	1	1	割り込み及びシステムリセット	割り込み、その後システムリセット動作種別					
0	Х	Х	システム リセット	リセット					
	<b>ND</b> . 7 <sup>8</sup>	1 - 1 - 1 - 1		7.h					

注: WDTONヒューズは0でプログラム、1で非プログラムに設定です。

# • ビット4 - WDCE : ウォッチト ック 変更許可 (Watchdog Change Enable)

このビットはウォッチドッグリセット許可(WDE)と前置分周器ビットの変更用の時間制限手順で使われます。WDEビットの解除(0)や前置分周 器ビット変更のため、WDCEは設定(1)されなければなりません。

一旦1を書かれると、4クロック周期後にハードウェアがWDCEを解除(0)します。

# • ビット3 - WDE : ウォッチトック リセット許可 (Watchdog System Reset Enable)

WDEはMCU状態レジスタ(MCUSR)のウォッチトック「リセットフラク(WDRF)によって無効にされます。これはWDRFが設定(1)されると、WDEが常に設定(1)されることを意味します。WDEを解除(0)するにはWDRFが先に解除(0)されなければなりません。この特徴は失敗を引き起こす状態中の複数リセットと失敗後の安全な起動を保証します。

# ● ビット5,2~0 - WDP3~0: ウォッチトッグ タイマ前置分周選択 (Watchdog Timer Prescaler 3,2,1 and 0)

このWDP3~0ビットはウォッチトック「タイマが走行する時のウォッチト、ック「タイマの前置分周を決めます。各種前置分周値と対応する計時完了 周期は**表11-2**.で示されます。

### 表11-2. ウォッチトック前置分周選択 WDP3 0 0 0 WDP2 WDP1 0 0 0 0 WDP0 0 0 0 0 0 0 WDT発振周期数 2k 4k 8k 16k 32k 64k 128k | 256k | 512k | 1024k (予約) 代表的計時完了 32ms 64ms 0.125s 0.25s 16ms 0.5s 1.0s 2.0s 4.0s 8.0s 周期(VCC=5V)

0

# 12. 割り込み

本章はATmega640/1280/1281/2560/2561によって実行される割り込み操作の詳細を記述します。AVR割り込み操作の一般説明に ついては15頁の「リセットと割り込みの扱い」を参照してください。

# 12.1. ATmega640/1280/1281/2560/2561の割り込み かり

かる番号	プログラム アト゛レス(注2)	発生元	備考
1	\$0000 ( <u>注</u> 1)	RESET	電源ON, WDT, BOD, JTAGリセット等の各種リセット
2	\$0002	INTO	外部割り込み要求0
3	\$0004	INT1	外部割り込み要求1
4	\$0004	INT2	外部割り込み要求2
5	\$0008	INT3	外部割り込み要求3
6	\$0008 \$000A	INT4	外部割り込み要求4
7			
	\$000C	INT5	外部割り込み要求5
8	\$000E	INT6	外部割り込み要求6
9	\$0010	INT7	外部割り込み要求7
10	\$0012	PCINT0	ピン変化0群割り込み要求 (PCI0)
11	\$0014	PCINT1	ピン変化1群割り込み要求 (PCI1)
12	\$0016 ( <b>注3</b> )	PCINT2	ピン変化2群割り込み要求 (PCI2)
13	\$0018	WDT	ウォッチトック計時完了
14	\$001A	TIMER2_COMPA	タイマ/カウンタ2比較A一致
15	\$001C	TIMER2_COMPB	タイマ/カウンタ2比較B一致
16	\$001E	TIMER2_OVF	タイマ/カウンタ2溢れ
17	\$0020	TIMER1_CAPT	タイマ/カウンタ1捕獲発生
18	\$0022	TIMER1_COMPA	タイマ/カウンタ1比較A一致
19	\$0024	TIMER1_COMPB	タイマ/カウンタ1比較B一致
20	\$0026	TIMER1_COMPC	タイマ/カウンタ1比較C一致
21	\$0028	TIMER1_OVF	タイマ/カウンタ1溢れ
22	\$002A	TIMER0_COMPA	タイマ/カウンタ0比較A一致
23	\$002C	TIMER0_COMPB	タイマ/カウンタ0比較B一致
24	\$002E	TIMER0_OVF	タイマ/カウンタの溢れ
25	\$0030	SPI_STC	SPI 転送完了
26	\$0032	USART0_RX	USART0 受信完了
27	\$0034	USART0_UDRE	USARTO 送信緩衝部空き
28	\$0036	USART0_TX	USARTO 送信完了
29	\$0038	ANALOG_COMP	アナログ比較器出力遷移
30	\$003A	ADC	A/D変換完了
31	\$003C	EE_READY	EEPROM 操作可
32	\$003E	TIMER3_CAPT	タイマ/カウンタ3捕獲発生
33	\$0032	TIMER3_COMPA	タイマ/カウンタ3比較A一致
34	\$0040	TIMER3_COMPB	タイマ/カウンタ3比較B一致
35	\$0042	TIMER3_COMPC	タイマ/カウンタ3比較D 致
36	\$0044	TIMER3_OVF	タイマ/カウンタ3に取り一致 タイマ/カウンタ3溢れ
37	\$0048	USART1_RX	USART1 受信完了 USART1 送信經筆如次为
38	\$004A	USART1_UDRE	USART1送信緩衝部空き
39	\$004C	USART1_TX	USART1 送信完了
40	\$004E	TWI	2線直列インターフェース状態変化
41	\$0050	SPM_READY	SPM命令操作可
42	\$0052 ( <b>注3</b> )	TIMER4_CAPT	タイマ/カウンタ4捕獲発生
43	\$0054	TIMER4_COMPA	タイマ/カウンタ4比較A一致
44	\$0056	TIMER4_COMPB	タイマ/カウンタ4比較B一致
45	\$0058	TIMER4_COMPC	タイマ/カウンタ4比較C一致
46	\$005A	TIMER4_OVF	タイマ/カウンタ4溢れ
47	\$005C ( <b>注3</b> )	TIMER5_CAPT	タイマ/カウンタ5捕獲発生
48	\$005E	TIMER5_COMPA	タイマ/カウンタ5比較A一致
49	\$0060	TIMER5_COMPB	タイマ/カウンタ5比較B一致
50	\$0062	TIMER5_COMPC	タイマ/カウンタ5比較C一致
51	\$0064	TIMER5_OVF	タイマ/カウンタ5溢れ
52	\$0066 ( <b>注3</b> )	USART2_RX	USART2 受信完了
53	\$0068 ( <b>注3</b> )	USART2_UDRE	USART2 送信緩衝部空き
54	\$006A (注3)	USART2_TX	USART2 送信完了

次頁へ続く

# 表12-1 (続き). リセットと割り込みの、うタ

べりタ番号	フ <sup>°</sup> ロク <sup>・</sup> ラム アト <sup>・</sup> レス( <u>注2</u> )	発生元	備考
55	\$006C ( <b>注3</b> )	USART3_RX	USART3 受信完了
56	\$006E ( <b>注3</b> )	USART3_UDRE	USART3 送信緩衝部空き
57	\$0070 ( <b>注3</b> )	USART3_TX	USART3 送信完了

注1: BOOTRSTヒューズがプログラム(0)されると、デハイスはリセットでブートローダ アドレスへ飛びます。208頁の「ブートローダ支援 - 書き込み 中読み出し可能な自己プログラミング」をご覧ください。

注2: MCU制御レジスタ(MCUCR)の割り込みベクタ選択(IVSEL)ビットが設定(1)されると、割り込みベクタはブートフラッシュ領域先頭(部)へ 移動されます。そして各割り込みベクタのアトレスは、この表のアトレスがブートフラッシュ領域の先頭アトレスに加算されます。

注3: ATmega640/1280/2560でだけ利用可能です。(訳注:下の訳補参照)

# 12.2. リセットと割り込みのベクタ配置

表12-2.はBOOTRST(ヒューズ)とIVSEL(割り込み、 クタ選択ビット)の様々な組み合わせに対するリセット と割り込み、「クタの配置を示します。フログラムが決 して割り込み元を許可しないなら、割り込み、「クタ は使われず、これらの位置に通常のフログラムコート ドを置けます。これはリセット、「クタが応用領域の一 方、割り込み、「クタがフート領域、またはその逆の場 合でも同様です。

表12-2.リセットと割り込みベクタの配置							
BOOTRST	IVSEL	リセット ベクタ アドレス 割り込みベクタ先頭アドレス					
非プログラム(1)	0	\$0000	\$0002				
チノログノム(1)	1	\$0000	ブート領域先頭アドレス+\$0002				
$7^{\circ}$ $\mu$ $h = 1$ (0)	0	ブート領域先頭アドレス	\$0002				
フ <sup>°</sup> ロク <sup>*</sup> ラム( <b>0</b> )	1	ブート領域先頭アトレス	ブート領域先頭アトレス+\$0002				
<u> 注: ブート領域</u>	こ頭アドレ	スは216頁の <b>表28-7</b> .で示	えれます。				

(訳補): ATmega1281/2561にはPCINT9~23ピンが存在しませんので、ベクタ番号12のPCI2割り込みはありません。

ATmega1281/2561にはICP4とICP5ピンが存在しませんので、ベクタ番号42のタイマ/カウンタ4捕獲割り込みとベクタ番号47のタイマ/ カウンタ5捕獲割り込みに対し、原書に於いて(注3)が適用されていると思われますが、波形生成部もICFnを使うので、この(注3) 適用は誤りかもしれません。これが正しいなら、これらのデバイスでのタイマ/カウンタ4と5の波形生成部でのICFnは使えません。 ATmega1281/2561にはUSART2とUSART3が実装されていませんので、ベクタ番号52~57のUSART2とUSART3関係割り込 みはありません。 ATmega640/1280/1281/2560/2561での最も代表的且つ一般的なリセットと割り込みのベクタ アドレス用設定を次に示します。

アドレス	ラヘル	命令		注釈	
\$0000		JMP	RESET	;各種リセット	
\$0002		JMP	INTO	;外部割り込み要求0	
\$0002 \$0004			INT0 INT1	;外部割り込み要求1	
		JMP			
\$0006		JMP	INT2	;外部割り込み要求2	
\$0008		JMP	INT3	;外部割り込み要求3	
\$000A		JMP	INT4	;外部割り込み要求4	
\$000C		JMP	INT5	;外部割り込み要求5	
\$000E		JMP	INT6	;外部割り込み要求6	
\$0010		JMP	INT7	;外部割り込み要求7	
\$0010 \$0012		JMP	PCINTO	;ピン変化0群割り込み要求	
\$0014		JMP	PCINT1	;ピン変化1群割り込み要求	
\$0016		JMP	PCINT2	;ピン変化2群割り込み要求	(ATmega640/1280/2560時のみ)
\$0018		JMP	WDT	;ウォッチトック計時完了	
\$001A		JMP	TIMER2_COMPA	;タイマ/カウンタ2比較A一致	
\$001C		JMP	TIMER2_COMPB	;タイマ/カウンタ2比較B一致	
\$001E		JMP	TIMER2_OVF	;タイマ/カウンタ2溢れ	
\$0020		JMP	TIMER1_CAPT	;タイマ/カウンタ1捕獲発生	
\$0022		JMP	TIMER1_COMPA	;9/マ/カウンタ1比較A一致	
\$0022 \$0024		JMP	TIMER1_COMPB	;9/1 / /////////////////////////////////	
\$0026		JMP	TIMER1_COMPC	;タイマ/カウンタ1比較C一致	
\$0028		JMP	TIMER1_OVF	;タイマ/カウンタ1溢れ	
\$002A		JMP	TIMERO_COMPA	;タイマ/カウンタ0比較A一致	
\$002C		JMP	TIMERO_COMPB	;タイマ/カウンタ0比較B一致	
\$002E		JMP	TIMERO_OVF	;タイマ/カウンタ0溢れ	
\$0030		JMP	SPI_STC	;SPI転送完了	
\$0032		JMP	USARTO_RX	;USART0 受信完了	
\$0034		JMP	USARTO_UDRE	;USART0 送信緩衝部空	
\$0036		JMP	USARTO_TX	;USART0 送信完了	
\$0030 \$0038		JMP			
			ANALOG_COMP	;アナログ比較器出力遷移	
\$003A		JMP	ADC	;A/D変換完了	
\$003C		JMP	EE_READY	;EEPROM操作可	
\$003E		JMP	TIMER3_CAPT	;タイマ/カウンタ3捕獲発生	
\$0040		JMP	TIMER3_COMPA	;タイマ/カウンタ3比較A一致	
\$0042		JMP	TIMER3_COMPB	;タイマ/カウンタ3比較B一致	
\$0044		JMP	TIMER3_COMPC	;タイマ/カウンタ3比較C一致	
\$0046		JMP	TIMER3_OVF	;タイマ/カウンタ3溢れ	
\$0048		JMP	USART1_RX	;USART1 受信完了	
\$004A		JMP	USART1_UDRE	;USART1 送信緩衝部空	
\$004C		JMP	USART1_TX	;USART1 送信完了	
\$004C \$004E					
		JMP	TWI	;2線直列インターフェース状態変化	
\$0050		JMP	SPM_READY	;SPM命令操作可	
\$0052		JMP	TIMER4_CAPT	;タイマ/カウンタ4捕獲発生	(ATmega640/1280/2560時のみ)
\$0054		JMP	TIMER4_COMPA	;タイマ/カウンタ4比較A一致	
\$0056		JMP	TIMER4_COMPB	;タイマ/カウンタ4比較B一致	
\$0058		JMP	TIMER4_COMPC	;タイマ/カウンタ4比較C一致	
\$005A		JMP	TIMER4_OVF	;タイマ/カウンタ4溢れ	
\$005C		JMP	TIMER5_CAPT	;タイマ/カウンタ5捕獲発生	(ATmega640/1280/2560時のみ)
\$005E		JMP	TIMER5_COMPA	;9/1~/》,9/9/9/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3/11/2/3	
\$005E \$0060		JMP	TIMER5_COMPA	;9/1~/////9/95比較B一致	
			—		
\$0062		JMP	TIMER5_COMPC	;タイマ/カウンタ5比較C一致	
\$0064		JMP	TIMER5_OVF	;タイマ/カウンタ5溢れ	
\$0066		JMP	USART2_RX	;USART2 受信完了	(ATmega640/1280/2560時のみ)
\$0068		JMP	USART2_UDRE	;USART2 送信緩衝部空	(ATmega640/1280/2560時のみ)
\$006A		JMP	USART2_TX	;USART2 送信完了	(ATmega640/1280/2560時のみ)
\$006C		JMP	USART3_RX	;USART3 受信完了	(ATmega640/1280/2560時のみ)
\$006E		JMP	USART3_UDRE	;USART3 送信緩衝部空	(ATmega640/1280/2560時のみ)
\$0070		JMP	USART3_TX	;USART3 送信完了	(ATmega640/1280/2560時のみ)
φ0010		JIII	COMMO_IA		(11111050010/1200/2000HJ020/)
, \$0072	<b>RESET</b> :	LDI	R16, HIGH (RAMEND)	;RAM最終アドレス上位を取得	
	RESET .			,RAM最終/トレヘニ位を取得 ;スタックホインタ上位を初期化	
\$0073 \$0074		OUT	SPH, R16		
\$0074		LDI	R16, LOW (RAMEND)	;RAM最終アドレス下位を取得	
\$0075		OUT	SPL, R16	;スタックポインタ下位を初期化	
		(		;以下、I/O初期化など	

BOOTRSTヒュースが非プログラム(1)、プート領域容量が8Kハイトに設定され、どの割り込みが許可されるのにも先立ってMCU制御レジスタ (MCUCR)の割り込みヘクタ選択(IVSEL)ビットが設定(1)される時の最も代表的且つ一般的なリセットと割り込みのヘブクタアトレス用設定を次 に示します。

アドレス	ラヘル	命令		注釈
\$0000 \$0001 \$0002 \$0003	RESET:	LDI OUT LDI OUT ?	R16, HIGH (RAMEND) SPH, R16 R16, LOW (RAMEND) SPL, R16	;RAM最終アドレス上位を取得(応用プログラム開始) ; スタック ポインタ上位を初期化 ;RAM最終アドレス下位を取得 ; スタック ポインタ下位を初期化 ;以下、I/O初期化など
		.ORG	\$F002	;ブートプログラム領域が8Kハイトの場合
\$F002 \$F004		JMP JMP	INTO INT1	;外部割り込み要求0 ;外部割り込み要求1
\$F070		JMP	USART3_TX	;USART3 送信完了 (ATmega640/1280/2560時のみ)

BOOTRSTヒューズがプログラム(0)、ブート領域容量が8Kハベイトに設定される時の最も代表的且つ一般的なリセットと割り込みのヘブクタアトレス用設定を次に示します。

アドレス	ラヘル	命令		注釈
		.ORG	\$0002	;割り込みベクタ先頭
\$0002 \$0004		JMP JMP	INTO INT1	;外部割り込み要求0 ;外部割り込み要求1
\$0070		JMP ?	USART3_TX	;USART3 送信完了 (ATmega640/1280/2560時のみ) ;以下、プログラムなど
		.ORG	\$F000	;ブートプログラム領域が8Kハイトの場合
\$F000 \$F001 \$F002 \$F003	RESET:	LDI OUT LDI OUT	R16, HIGH (RAMEND) SPH, R16 R16, LOW (RAMEND) SPL, R16	;RAM最終アドレス上位を取得 (プログラム開始) ; スタック ポインタ上位を初期化 ;RAM最終アドレス下位を取得 ; スタック ポインタ下位を初期化 ;以下、I/O初期化など

BOOTRSTヒュースがプログラム(0)、ブート領域容量が8Kハイトに設定され、どの割り込みが許可されるのにも先立ってMCU制御レジスタ (MCUCR)の割り込みヘブタ選択(IVSEL)ビットが設定(1)される時の最も代表的且つ一般的なリセットと割り込みのヘブクタアトレス用設定を次 に示します。

アドレス	ラヘル	命令		注釈
		.ORG	\$F000	; ブート プログラム領域が <mark>8K</mark> ベイトの場合
\$F000 \$F002 \$F004		JMP JMP JMP	RESET INTO INT1	;各種リセット (BOOTRSTヒューズ=0) ;外部割り込み要求0 ;外部割り込み要求1
\$F070 :		JMP	USART3_TX	;USART3 送信完了 (ATmega640/1280/2560時のみ)
\$F072 \$F073 \$F074 \$F075	RESET:	LDI OUT LDI OUT	R16, HIGH (RAMEND) SPH, R16 R16, LOW (RAMEND) SPL, R16	;RAM最終アドレス上位を取得(プログラム開始) ; スタック ポインタ上位を初期化 ;RAM最終アドレス下位を取得 ; スタック ポインタ下位を初期化 ;以下、I/O初期化など

# 12.3. 応用領域とブート領域間の割り込みベクタ移動

MCU制御レジスタ(MCUCR)は割り込みベクタ表の配置を制御します。以下のコード例をご覧ください。より多くの詳細については15頁の 「リセットと割り込みの扱い」をご覧ください。

アセンブリ言語フ	ログラム例						
MOVE_IVT:	IN MOV ORI OUT ORI OUT RET	R16, MCUCR R17, R16 R16, (1< <ivce) MCUCR, R16 R17, (1&lt;<ivsel) MCUCR, R17</ivsel) </ivce) 	;現MCUCR値取得 ;現MCUCR値複写 ;IVCE論理1値を取得 ;IVCEに論理1書き込み ;IVSEL論理1値を取得 ;ブート領域へ割り込みベクタを移動 ;呼び出し元へ復帰				
C言語プログラム	例						
void Move_i {	interrup	ots(void)					
{     uchr temp;     temp = MCUCR;     MCUCR = temp   (1< <ivce); (1<<ivsel);="" *="" mcucr="temp" t<sup=""  ="">-ト領域へ割り込みへ<sup>*</sup>りタを移動*/ }</ivce);>							

# 12.4. ベクタ移動用レジスタ

12.4.1. MCUCR - MCU制御レジスタ (MCU Control Register)

ビット	7	6	5	4	3	2	1	0	
\$35 (\$55)	JTD	-	-	PUD	-	-	IVSEL	IVCE	MCUCR
Read/Write	R/W	R	R	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# • ビット1 - IVSEL : 割り込み 、 クタ選択 (Interrupt Vector Select)

IVSELビットが解除(0)されると、割り込み、<sup>1</sup>クタはフラッシュメモリの先頭に配置されます。このビットが設定(1)されると、割り込み、<sup>1</sup>クタはフラッシュメモリのブートローダ領域の始まりへ移動されます。ブートフラッシュ領域先頭の実際のアトレスはBOOTSZヒューズによって決定されます。 詳細については208頁の「ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング」章を参照してください。割り込み、<sup>1</sup>クタ表の 予期せぬ変更を防ぐため、IVSELビットの変更は特別な書き込み手順に従わなければなりません。

1. 割り込みベクタ変更許可(IVCE)ビットに1を書きます。

2.4周期内に、欲した値をIVSELに書き、同時に0をIVCEへ書きます。

この手順が実行される間、割り込みは自動的に禁止されます。割り込みはIVCEが設定(1)される周期で禁止され、後続のIVSELに書 く命令の後まで禁止されたままです。IVSELが書かれなければ、割り込みは4周期間禁止されたままです。ステータスレジスタ(SREG)の全 割り込み許可(I)ビットはこの自動禁止によって影響されません。

注:割り込みベクタがブート ローダ領域に配置され、BLB02ブート施錠ビットがプログラム(0)されると、応用領域から実行する間中、割り込みが 禁止されます。割り込みベクタが応用領域に配置され、BLB12ブート施錠ビットがプログラム(0)されると、ブート ローダ領域から実行する間 中、割り込みが禁止されます。ブート施錠ビットの詳細については208頁の「**ブート ローダ支援 - 書き込み中読み出し可能な自己プログ ラミンウ**゙」を参照してください。

# ● ビット0 - IVCE : 割り込みベクタ変更許可 (Interrupt Vector Change Enable)

IVCEビットは割り込み、ケク選択(IVSEL)ビットの変更を許可するために論理1を書かれなければなりません。IVCEはIVSELが書かれる時、またはIVCEが書かれた後の4周期後、ハートウェアによって解除(0)されます。上記IVSELで説明されるようにIVCEビットの設定(1)は割り込みを(一時的に)禁止します。

# 13. 外部割り込み

外部割り込みはINT7~0ピンまたはPCINT0~23ピンの何れかによって起動されます。許可したなら、例えINT7~0またはPCINT0~23 ピンが出力として設定されても、割り込みが起動することに注目してください。この特徴はソフトウェア割り込みを生成する方法を提供しま す。

ピン変化割り込みPCI0は許可したPCINT0~7の何れかが切り替わると起動します。同様にPCI1,PCI2は各々PCINT8~15,PCINT16~23に対応します(訳注:前2行に修正)。ピン変化割り込み許可レジスタn(PCMSK0,PCMSK1,PCMSK2)は、どのピンがピン変化割り込み 要因となるかを制御します。PCINT0~23のピン変化割り込みは非同期に検知されます。これはそれらの割り込みがアイドル動作以外の 休止形態からもデバイスを起動するのに使えることを意味します。


INT7~0割り込みは上昇端または下降端(含む両端)、またはLowレヘルによって起動できます。これは外部割り込み制御レジスタ (EICRA(INT3~0)とEICRB(INT7~4))の詳述で示される設定です。外部割り込みがレヘル起動として設定、且つ許可されると、そのピンがLowに保持される限り、割り込みは(継続的に)起動します。


Lowレヘル割り込みとINT3~0の端(エッジ)割り込みは非同期に検知されます。これはそれらの割り込みがアイル動作以外の休止形態からもデバイスを起動するのに使えることを意味します。I/Oクロックはアイドル動作を除く全休止形態で停止されます。

レベル起動割り込みがハ<sup>の</sup>ワーダウン動作からの起動に使われる場合、この必要としたレベルはレベル割り込みを起動する完全な起動復帰のため、MCUに対して充分長く保持されなければならないことに注意してください。このレベルが起動時間の最後に先立って消滅すると、MCUは今までどおり起動しますが、割り込みが生成されません。起動時間は29頁の「システム クロックとクロック選択」で示されるようにSUTヒューズで定義されます。

# 13.1. ピン変化割り込みタイミング

ピン変化割り込みの例は図13-1.で示されます。





# 13.2. 外部割り込み用レジスタ

# 13.2.1. EICRA - 外部割り込み制御レジスタA (External Interrupt Control Register A)

外部割り込み制御レジスタAは割り込み条件制御ビットを含みます。

ビット	7	6	5	4	3	2	1	0	_
(\$69)	ISC31	ISC30	ISC21	ISC20	ISC11	ISC10	ISC01	ISC00	EICRA
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

● ビット7~0 - ISC31,0~ISC01,0:外部割り込み3~0条件制御(External Interrupt3~0 Sense Control Bits)

外部割り込み3~0はステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り 込み許可レジスタ(EIMSK)の対応する割り込み許可ビットが設定(1)される場合のIN T3~0外部ビンによって活性(有効)にされます。割り込みを活性にする外部INT3 ~0ビンの端(エッジ)とレベルは表13-1.で定義されます。INT3~0の端は非同期に記 録されます。表13-2.で与えられた最小パルス幅より広いINT3~0のパルスは割り込 みを生成します。より短いパルスは割り込みの発生が保証されません。Lowレベル 割り込みが選ばれる場合、Lowレベルは割り込みを生成するために現在実行して いる命令の完了まで保たれなければなりません。許可したなら、レベルで起動する 割り込みはそのビンがLowを保持される限り、割り込み要求を(連続的に)生成しま す。ISCnビット変更時、割り込みが起き得ます。従って最初にEIMSKの割り込み許 可ビットを解除(0)することでINTn割り込みを禁止することが推奨されます。その後 ISCnビットは変更できます。最後にINTn割り込み要求7ラグは割り込みが再び許可 される前に外部割り込み要求7ラグレジスタ(EIFR)の外部割り込みn要求(INTFn)7 ラグに論理1を書くことによって解除(0)されるべきです。

表13-1.外部割り込み3~0 割り込み条件								
ISCn1 ISCn0 割り込み発生条件								
0	0	INTnピンのLowレベル						
0	1	INTnピンの論理変化(両端)						
1	0	INTnピンの下降端						
1	1	INTnピンの上昇端						

### **注**: n=3~0

ISCn1,0ビット変更時、割り込みはEIMSKで 割り込み許可ビットの解除(0)によって禁止さ れなければなりません。さもなければビットが 変更される時に割り込みが起き得ます。

表13-2.非同期外部割り込み特性								
シンホ゛ル	ジンボル 項目 最小 代表 最大 単位							
t <sub>INT</sub>	非同期外部割り込み最小パルス幅		50		ns			

13.2.2. EICRB - 外部割り込み制御レジスタB (External Interrupt Control Register B)

ビット	7	6	5	4	3	2	1	0	
(\$6A)	ISC71	ISC70	ISC61	ISC60	ISC51	ISC50	ISC41	ISC40	EICRB
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

● ビット7~0 - ISC71,0~ISC41,0 : 外部割り込み7~4条件制御 (External Interrupt7~4 Sense Control Bits)

外部割り込み7~4はステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り 込み許可レジスタ(EIMSK)の対応する割り込み許可ビットが設定(1)される場合のIN T7~4外部ピンによって活性(有効)にされます。割り込みを活性にする外部INT7 ~4ピンの端(エッジ)とレベルは表13-3.で定義されます。INT7~4ピンの値は端検知 前に採取されています。端または論理変化割り込みが選ばれる場合、1クロック周 期より長く留まるパルスは割り込みを生成します。より短いパルスは割り込みの発生 が保証されません。システムクロック前置分周器が許可される場合、CPUクロック周波 数がXTAL周波数より低くできることを考慮してください。Lowレベル割り込みが選 ばれる場合、Lowレベルは割り込みを生成するために現在実行している命令の完 了まで保たれなければなりません。許可したなら、レベルで起動する割り込みはそ のピンがLowを保持される限り、割り込み要求を(連続的に)生成します。

表13-3. 外部割り込み7~4 割り込み条件							
ISCn1 ISCn0 割り込み発生条件							
0	0	INTnピンのLowレヘッル					
0	1	INTnピンの論理変化(両端)					
1	0	INTnピンの下降端					
1	1	INTnピンの上昇端					

### **注**: n=7~4

ISCn1,0ビット変更時、割り込みはEIMSKで 割り込み許可ビットの解除(0)によって禁止さ れなければなりません。さもなければビットが 変更される時に割り込みが起き得ます。

# 13.2.3. EIMSK - 外部割り込み許可レジスタ(External Interrupt Mask Register)

ヒット	7	6	5	4	3	2	1	0	
\$1D (\$3D)	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INT0	EIMSK
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# ● ビット7~0 - INT7~INT0 : 外部割り込み7~0 許可 (External Interrupt Request 7~0 Enable)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、INT7~0ビットが1を書かれると、対応する外部ピン割り込みが許可されます。外部割り込み制御レジスタ(EICRAとEICRB)の割り込み条件制御n(ISCn1,ISCn0)ビットは、その外部割り込みが上昇端、下降端、両端、またはLowレベルのどれで活性(有効)にされるかを定義します。例えそのピンが出力として設定されても、そのピンの動きは割り込み要求を引き起こします。これはソフトウェア割り込みを生成する方法を提供します。

13.2.4. EIFR - 外部割り込み要求フラグレジスタ (External Interrupt Flag Register)

ビット	7	6	5	4	3	2	1	0	
\$1C (\$3C)	INTF7	INTF6	INTF5	INTF4	INTF3	INTF2	INTF1	INTF0	EIFR
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# ● ビット7~0 - INTF7~INTF0 : 外部割り込み7~0要求フラグ(External Interrupt Flag7~0)

INT7~0ピン上の端(エッシ)または論理変化が割り込み要求を起動すると、INTF7~0が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み許可レジスタ(EIMSK)の対応する割り込み許可(INT7~0)ビットが設定(1)なら、MCUは対応する割り込み、グタへ飛びます。このフラグは割り込みルーチンが実行されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。INT7~0がレベル割り込みとして設定されると、このフラグは常に解除(0)されます。INT3~0割り込み禁止で休止形態へ移行すると、これらのピンの入力緩衝部が禁止されることに注意してください。これはINTF3~0フラグを設定(1)する内部信号の論理変化を起こすかもしれません。より多くの情報については57頁の「デジタル入力許可と休止形態」をご覧ください。

# 13.2.5. PCICR - ピン変化割り込み制御レジスタ (Pin Change Interrupt Control Register) (注:頁下段参照)

ヒット	7	6	5	4	3	2	1	0	_
(\$68)	-	-	-	-	-	PCIE2	PCIE1	PCIE0	PCICR
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

ビット7~3 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

● ビット2 - PCIE2 : ピン変化2群割り込み許可 (Pin Change Interrupt Enable 2)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE2ビットが設定(1)されると、ピン変化割り込み2が許可されます。許可したPCINT16~23ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI2割り込み、ケタから実行されます。PCINT16~23ピンはピン変化割り込み許可レジスタ2(PCMSK2)によって個別に許可されます。

• ビット1 - PCIE1 : ピン変化1群割り込み許可 (Pin Change Interrupt Enable 1)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE1ビットが設定(1)されると、ピン変化割り込み1が許可されます。許可したPCINT8~15ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI1割り込みベクタから実行されます。PCINT8~15ピンはピン変化割り込み許可レジスタ1(PCMSK1)によって個別に許可されます。

# ● ビット0 - PCIE0 : ピン変化0群割り込み許可 (Pin Change Interrupt Enable 0)

ステータスレジネタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE0ビットが設定(1)されると、ピン変化割り込み0が許可されます。許可したPCINT0~7ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI0割り込みベクタから実行されます。PCINT0~7ピンはピン変化割り込み許可レジスタ0(PCMSK0)によって個別に許可されます。

13.2.6. PCIFR - ピン変化割り込み要求フラグレジスタ (Pin Change Interrupt Flag Register) (注:頁下段参照)

ヒット	7	6	5	4	3	2	1	0	
\$1B (\$3B)	-	-	-	-	-	PCIF2	PCIF1	PCIF0	PCIFR
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

● ビット7~3 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

# ● ビット2 - PCIF2 : ピン変化2群割り込み要求フラグ(Pin Change Interrupt Flag 2)

PCINT16~23ピンの何れかの論理変化が割り込み要求を起動すると、PCIF2が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットとピン変化割り込み制御レジスタ(PCICR)のピン変化2群割り込み許可(PCIE2)ビットが設定(1)なら、MCUは対応する割り込み、ブタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

# ● ビット1 - PCIF1 : ピン変化1群割り込み要求フラグ(Pin Change Interrupt Flag 1)

PCINT8~15ピンの何れかの論理変化が割り込み要求を起動すると、PCIF1が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットとピン変化割り込み制御レジスタ(PCICR)のピン変化1群割り込み許可(PCIE1)ビットが設定(1)なら、MCUは対応する割り込み、ブタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

# • ビット0 - PCIF0 : ピン変化0群割り込み要求フラヴ(Pin Change Interrupt Flag 0)

PCINT0~7ピンの何れかの論理変化が割り込み要求を起動すると、PCIF0が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットとピン変化割り込み制御レジスタ(PCICR)のピン変化0群割り込み許可(PCIE0)ビットが設定(1)なら、MCUは対応する割り込み ベクタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

(訳補) ATmega1281/2561にPCINT9~23が存在しないため、これらのデバイスではPCIE2とPCIF2が利用できません。

# 13.2.7. PCMSK2 - ピン変化割り込み許可レジスタ2 (Pin Change Enable Mask 16~23) (注:頁下段参照)

ビット	7	6	5	4	3	2	1	0	
(\$6D)	PCINT23	PCINT22	PCINT21	PCINT20	PCINT19	PCINT18	PCINT17	PCINT16	PCMSK2
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# • ビット7~0 - PCINT23~PCINT16: ピン変化割り込み23~16許可 (Pin Change Enable Mask 23~16)

各PCINT16~23ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT16~23とピン変化割り込み制御 レジスタ(PCICR)のPCIE2が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT16~23が解除(0)されると、対応 するI/Oピンのピン変化割り込みは禁止されます。

13.2.8. PCMSK1 - ピン変化割り込み許可レジスタ1 (Pin Change Enable Mask 8~15) (注:頁下段参照)

ビット	7	6	5	4	3	2	1	0	
(\$6C)	PCINT15	PCINT14	PCINT13	PCINT12	PCINT11	PCINT10	PCINT9	PCINT8	PCMSK1
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# • ビット7~0 - PCINT15~PCINT8 : ピン変化割り込み15~8許可 (Pin Change Enable Mask 15~8)

各PCINT8~15ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT8~15とピン変化割り込み制御レジ スタ(PCICR)のPCIE1が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT8~15が解除(0)されると、対応する I/Oピンのピン変化割り込みは禁止されます。

# 13.2.9. PCMSK0 - ピン変化割り込み許可レジスタ0 (Pin Change Enable Mask 0~7)

ビット	7	6	5	4	3	2	1	0	
(\$6B)	PCINT7	PCINT6	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0	PCMSK0
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# ● ビット7~0 - PCINT7~PCINT0 : ピン変化割り込み7~0許可 (Pin Change Enable Mask 7~0)


各PCINT0~7ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT0~7とピン変化割り込み制御レジス タ(PCICR)のPCIE0が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT0~7が解除(0)されると、対応するI/O ピンのピン変化割り込みは禁止されます。

(訳補) PCINT9~23はATmega1281/2561に存在せず、従ってこれらのデバイスでは利用できません。

# 14. 入出力ポート

# 14.1. 序説

全てのAVRのポートは標準デジタルI/Oポートとして使われる時に真の読み-変更-書き (リート、モディファイライト)を機能的に持ちます。これはSBIとCBI命令で他のどのピンの方 向をも無意識に変更することなく、1つのポートピンの方向を変更できることを意味し ます。(出力として設定されていれば)駆動値を変更、または(入力として設定されて いれば)プルアップ抵抗を許可/禁止する時にも同じく適用されます。各出力緩衝部は 高い吐き出し(ソース)と吸い込み(シンク)の両能力で対称的な駆動特性を持ちます。こ のピン駆動部はLED(表示器)を直接駆動するのに充分な強さです。全てのポートピン は個別に選択可能な、供給電圧で抵抗値が変化しないプルアップ抵抗を持っていま す。全てのI/Oピンは図14-1.で示されるようにVCCとGNDの両方に保護ダイオート、を持 ちます。各値の完全な一覧については240頁の「電気的特性」を参照してください。



本章内の全てのレジスタとビットの参照は一般形で記されます。小文字の'x'はホート番

号文字、小文字の'n'はビット番号を表します。けれどもプログラム内でレシブスタやビット定義に使うとき、正確な形式(例えば、ここで一般に 記されたPORTxnがポートBのビット3に対してはPORTB3)が使われなければなりません。物理的なI/Oレシブスタとビット位置は77頁の「I/O ポート用レジズタ」で一覧されます。


各々1つの出力レジスタ(PORTx)、方向レジスタ(DDRx)、入力レジスタ(PINx)の各ポートに対して、3つI/Oメモリアトレス位置が割り当てられます。入力レジスタのI/O位置は読むだけで、一方出力レジスタと方向レジスタは読み書き(両方)です。けれどもPINxレジスタのビットへの論理 1書き込みは、出力レジスタの対応ビット値を(1/0)反転する結果になります。加えてMCU制御レジスタ(MCUCR)のプルアップ禁止(PUD)ビットが設定(1)されると、全ポートで全ビットに対してプルアップ機能を禁止します。

標準デジタルI/OとしてのI/Oポートの使用は次の「標準デジタル入出力としてのホート」で記述されます。多くのホートピンはデバイスの周辺 機能用の交換機能と多重化されます。ポートピンとの各交換機能のインターフェース法は58頁の「交換ホート機能」で記述されます。交換機 能の完全な記述については個別機能部項目を参照してください。

ポートピンのいくつかの交換機能の許可は、そのポート内の他のピンの標準デジタル入出力としての使用に影響しないことに注意してください。

# 14.2. 標準デジタル入出力としてのポート

このポートは任意の内部プルアップ付き双方向I/Oポートです。図14-2.はここで属にPxnと呼ばれるI/Oポート ピンの1つの機能説明を示します。



# 14.2.1. ピンの設定

各ポート ピンは3つのレシ<sup>、</sup>スタ ビットDDxn、PORTxn、PINxnから成ります。77頁の「I/Oホ<sup>®</sup>ート用レシ<sup>、</sup>スタ」で示されるように、DDxnビットはDDRx I/Oアト<sup>・</sup>レス、PORTxnビットはPORTx I/Oアト<sup>・</sup>レス、PINxビットはPINx I/Oアト<sup>・</sup>レスでアクセスされます。

DDRxレジスタ内のDDxnビットはそのピンの方向を選びます。DDxnが論理1を書かれるとPxnは出力ピンとして設定されます。DDxnが論理0を書かれるとPxnは入力ピンとして設定されます。

そのピンが入力ピンとして設定される時にPORTxnが論理1を書かれると、プルアップ抵抗が活性(有効)にされます。プルアップ抵抗をOFF に切り替えるにはPORTxnが論理0を書かれるか、またはそのピンが出力ピンとして設定されなければなりません。ポートピンは例えクロック が動いていなくても、リセット条件が活性(有効)になるとHi-Zにされます。

そのピンが出力ピンとして設定される時にPORTxnが論理1を書かれると、そのポートピンはHigh(1)に駆動されます。そのピンが出力ピンとして設定される時にPORTxnが論理0を書かれると、そのポートピンはLow(0)に駆動されます。

# 14.2.2. ピンの出力交互切り替え

PINxnへの論理1書き込みはDDRxnの値に拘らず、PORTxnの値を反転切り替えします。SBI命令がホート内の1ビットの反転切り替えに使えることに注目してください。

# 14.2.3. 入出力間の切り替え

Hi-Z入力(DDxn=0, PORTxn=0)とHigh出力(DDxn=1, PORTxn=1)間の切り替え時、プルアップ許可入力(DDxn=0, PORTxn=1)または Low出力(DDxn=1, PORTxn=0)のどちらかの中間状態が生じるに違いありません。通常、高インピーダンス環境は強力なHigh(吐き出し) 駆動部とプルアップ間の違いに気付かないので、プルアップが許可された状態は十分受け入れられます。この事例でないなら、全ポートの 全プルアップを禁止するために、MCU制御レジスタ(MCUCR)のプルアップ禁止(PUD)とットが設定(1)できます。

プルアップ入力とLow出力間の切り替えは同じ問題を発生します。使用者は中間状態としてHi-Z入力(DDxn=0, PORTxn=0)またはHigh 出力(DDxn=1, PORTxn=1)のどちらかを使わなければなりません。

表14-1.はピン値に対する制御信号の一覧を示します。

14-1. 小一ト しつの 放ん	表14-1	. ホ <sup>°</sup> ート	ピンの設定
------------------	-------	---------------------	-------

DDxn	PORTxn	PUD (MCUCR)	入出力	プルアップ抵抗	備考
0	0	Х	入力	なし	高インピーダンス (Hi-Z)
0	1	0	入力	あり	Pxnに外部からLowを入力すると吐き出し電流が流れます。
0	1	1	入力	なし	高インピーダンス (Hi-Z)
1	0	Х	出力	なし	Low (吸い込み)出力
1	1	Х	出力	なし	High (吐き出し)出力


# 14.2.4. ピン値の読み込み


DDxn方向ビットの設定に関係なく、ポートビンはPINxnレジス タビットを通して読めます。図14-2.で示されるようにPINxn レジスタビットと先行するラッチは同期化回路を構成します。 これは物理ビンが内部クロックの端(エッジ)付近で値を変える 場合の未定義状態(メタステーブル)を避けるために必要とさ れますが、それは遅延も持ち込みます。図14-3.は外部 的に加えられたビン値を読む時の同期化タイミング図を示し ます。伝播遅延の最小と最大は各々tpd,minとtpd,maxで 示されます。


(図14-3.で)システム クロックの最初の下降端直後から始まるク ロック周期を考察してください。このラッチはクロックがLowの時 に閉じ、クロックがHighの時に同期ラッチ信号の斜線部分で 示されるように通過(トランスペアレント)となります。この信号値 はシステム クロックがLowになる時に保持(ラッチ)されます。そ れが続くクロックの上昇端でPINxnレジスタに取り込まれま す。2つの矢印tpd,minとtpd,maxによって示されるように、ピ ン上の単一信号遷移は出現時点に依存して0.5~1.5シス テム クロック周期遅らされます。

ソフトウェアが指定したピン値を読み戻す時は、図14-4.で示 されるようにNOP命令が挿入されなければなりません。 OUT命令はシステム クロックの上昇端で同期ラッチを設定しま す。この場合、同期化回路を通過する遅延時間(tpd)は1 システム クロック周期です。









次のコートが例はポートBピンの0と1をHigh出力、2と3をLow出力、6と7をプルアップ指定として4~7を入力に設定する方法を示します。結果のピン値が再び読み戻されますが、前記で検討されたように、いくつかのピンへ直前に指定された値を読み戻すことができるようにNOP命令が挿入されます。

アセンフ゛リ言語フ゜ロク゛ラム例		
LDI LDI OUT OUT NOP IN	R16, (1< <pb7) (1<<pb0)<br="" (1<<pb1)="" (1<<pb6)=""  ="">R17, (1&lt;<ddb3) (1<<ddb0)<br="" (1<<ddb1)="" (1<<ddb2)=""  ="">PORTB, R16 DDRB, R17 R16, PINB</ddb3)></pb7)>	; ;プルアップとHigh値を取得 ;出力ビット値を取得 ;プルアップとHigh値を設定 ;入出力方向を設定 ;同期化遅延対処 ;ピン値読み戻し ;
C言語プログラム例		
	7)   (1< <pb6) (1<<pb0)="" (1<<pb1)="" ;<br=""  ="">3)   (1&lt;<ddb2) (1<<ddb0)="" (1<<ddb1)="" ;<br=""  ="">() ;</ddb2)></pb6)>	/* */ /* プルアップとHigh値を設定 */ /* 入出力方向を設定 */ /* 同期化遅延対処 */ /* ピン値読み戻し */ /* */

注: アセンフリ言語プログラムについてはプルアップがピン0,1,6,7に設定されてから、ビット0と1の強力なHigh駆動部としての再定義、ビット2と3 のLow駆動部としての定義、方向ビットが正しく設定されるまでの時間を最小とするために2つの一時レジスタが使われます。

# 14.2.5. デジタル入力許可と休止形態

図14-2.で示されるようにデジタル入力信号はシュミット りがの入力をGNDにクランプできます。この図でSLEEPと印された信号は入力信号のいくつかが開放のまま、またはVCC/2付近のアナログ信号電圧を持つ場合の高消費電力を避けるため、パワータウン動作、パワーセーブ動作、スタンバイ動作、拡張スタンバイ動作でMCU休止制御器によって設定(1)されます。

SLEEPは外部割り込みピンとして許可されたポートピンに対しては無視されます。外部割り込み要求が許可されないなら、SLEEPは他のピンについてと同様に有効です。SLEEPは58頁の「交換ホート機能」で記載されるように様々な他の交換機能によっても無視されます。

外部割り込みが許可されていない"上昇端、下降端または論理変化(両端)割り込み"として設定された非同期外部割り込みピンに論理1が存在すると、上で言及した休止形態から(復帰)再開する時に、これらの休止形態に於けるクランプが要求された論理変化を生ずるので、対応する外部割り込み要求フラグが設定(=1)されます。


# 14.2.6. 未接続ピン

いくつかのピンが未使用にされる場合、それらのピンが定義されたレベルを持つのを保証することが推奨されます。例え上記のような深い休止形態で多くのデジタル入力が禁止されるとしても、デジタル入力が許可される他の全ての動作(リセット、活動動作、アイドル動作)で 消費電流削減のため、浮き状態入力は避けられるべきです。

未使用ピンの定義されたレベルを保証する最も簡単な方法は内部プルアップを許可することです。この場合、リセット中のプルアップは禁止されます。リセット中の低消費電力が重要なら、外部プルアップまたはプルダウンを使うことが推奨されます。未使用ピンを直接GNDまたは VCCに接続することは、ピンが偶然に出力として設定されると過電流を引き起こす可能性があるため推奨されません。

# 14.3. 交換ポート機能

多くのポート ピンには標準デジタル入出力に加え交換機能があります。図14-5.は単純化された図14-2.でのポート ピン制御信号が交換 機能によってどう重複できるかを示します。この重複信号は全てのポート ピンに存在する訳ではありませんが、この図はAVR マイクロ コント ローラ系統の全ポート ピンに適用できる一般的な記述として取り扱います。



**注**: WRx, WPx, WDx, RRx, RPx, RDxは同一ポート内の全ピンで共通です。 clk<sub>I</sub>/O,SLEEP, PUDは全ポートで共通です。他の信号は各ピン固有です。

表14-2.は重複(交換)信号の機能一覧を示します。図14-5.で示すピンとポートは次表で示されません。重複(交換)信号は交換機能を 持つ機能部で内部的に生成されます。

	換機能用交換信号の一般の	
信号略名	信号名	意味
PUOE	プルアップ値交換許可	1で、プルアップ許可はPUOV信号で制御され、0の場合、DDxn=0, PORTxn=1, PUD=0でプ ルアップが許可されます。
PUOV	プルアップ値交換値	PUOE=1時、DDxn, PORTxn, PUDの値に関係なく、プルアップの有(1)/無(0)を指定します。
DDOE	方向値交換許可	1で、出力駆動部はDDOV信号で制御され、0の場合、DDxnレジスタ値で制御されます。
DDOV	方向値交換値	DDOE=1時、DDxnレジスタ値に関係なく、出力駆動部のON(1)/OFF(0)を制御します。
PVOE	出力値交換許可	1で出力駆動部がONなら、ポート値はPVOV信号で制御されます。出力駆動部がONで0の 場合、ポート値はPORTxnレジスタ値で制御されます。
PVOV	出力値交換値	PVOE=1時、PORTxnレジスタ値に関係なく、ポート値を制御(1/0)します。
PTOE	出力切替許可	PTOE=1時、PORTxnレジスタ値が反転します。
DIEOE	デジタル入力許可交換許可	1で、デジタル入力許可はDIEOV信号で制御され、0の場合、MCUの状態(活動動作、休止 形態)によって決定されます。
OIEOV	デジタル入力許可交換値	DIEOE=1時、MCUの状態(活動動作、休止形態)に関係なく、デジタル入力を許可(1)/禁止(0)します。
DI	デジタル入力	交換機能用デジダル入力です。この信号は図上でシュミット りりが出力に接続されていますが、 これは同期化前となります。この信号はクロックとしての使用を除き、各交換機能自身が同 期化します。
AIO	アナログ入出力	交換機能用アナログ入出力です。この信号はヒンに直接接続され、双方向使用ができます。

以降の項は交換機能に関連する重複(交換)信号と各ポートの交換機能を簡単に記述します。更に先の詳細については交換機能の 記述を参照してください。

主140 六梅桃北田六梅信日の

# 14.3.1. ポートAの交換機能

ポートAには外部メモリインターフェース用のアドレス下位バイトとデータ信号線としての交換機能があります。

# 表14-3. ポートAピンの交換機能

ポート ピン	交換機能
PA7	AD7 (外部メモリ インターフェース アドレス/データ ビット7)
PA6	AD6 (外部メモリ インターフェース アト・レス/データ ビット6)
PA5	AD5 (外部メモリ インターフェース アドレス/データ ビット5)
PA4	AD4 (外部メモリ インターフェース アドレス/データ ビット4)
PA3	AD3 (外部メモリ インターフェース アト・レス/データ ビット3)
PA2	AD2 (外部メモリ インターフェース アドレス/データ ビット2)
PA1	AD1 (外部メモリ インターフェース アト・レス/データ ビット1)
PA0	AD0 (外部メモリ インターフェース アト・レス/データ ビット0)

# 表14-4.と表14-5.はポートAの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

衣14-4.小下/	A/~4の父換機能用父換信者	5		
信号名	PA7/AD7	PA6/AD6	PA5/AD5	PA4/AD4
PUOE	SRE	SRE	SRE	SRE
PUOV	(WR ADA)•PORTA7•PUD	$(\overline{WR} ADA) \cdot PORTA6 \cdot \overline{PUD}$	(WRADA)•PORTA5•PUD	(WRADA)•PORTA4•PUD
DDOE	SRE	SRE	SRE	SRE
DDOV	$\overline{\mathrm{WR}} \mathrm{ADA}$	WRADA	WRADA	WRADA
PVOE	SRE	SRE	SRE	SRE
PVOV	A7・ADA D7出力・WR	A6・ADA D6出力・WR	A5・ADAD5出力・WR	A4・ADA D4出力・WR
PTOE	-	-	-	-
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	D7入力	D6入力	D5入力	D4入力
AIO	-	-	-	-

# 表14-5. ポートA3~0の交換機能用交換信号

SRE			
01113	SRE	SRE	SRE
RADA)•PORTA3•PUD	(WRADA)•PORTA2•PUD	(WRADA)•PORTA1•PUD	$(\overline{WR} ADA) \cdot PORTA0 \cdot \overline{PUD}$
SRE	SRE	SRE	SRE
WRADA	WRADA	WRADA	$\overline{\mathrm{WR}} \mathrm{ADA}$
SRE	SRE	SRE	SRE
A3・ADA D3出力・WR	A2・ADA D2出力・WR	A1・ADA D1出力・WR	A0・ADA D0出力・WR
_	_	_	_
0	0	0	0
0	0	0	0
D3入力	D2入力	D1入力	D0入力
_	_	_	_
	SRE WR ADA SRE A3・ADA D3出力・WR - 0 0 D3入力 -	SRESREWR ADAWR ADASRESREA3・ADA D3出力・WRA2・ADA D2出力・WR000000D3入力D2入力	SRESRESREWR ADAWR ADAWR ADASRESRESREA3・ADA D3出力・WRA2・ADA D2出力・WRA1・ADA D1出力・WR000000

注: ADAはアドレス有効(ADdress Active)の略でアドレスが出力される時を表します。21頁の「外部メモリインターフェース」をご覧ください。

# 14.3.2. ホートBの交換機能

ポートBピンの交換機能は表14-6.で示されます。

## 表14-6. ポートBピンの交換機能

ポート ピン	交換機能	ホート ピン	交換機能
PB7	OC0A         (タイマ/カウンタ0         比較A一致/PWM出力)           OC1C         (タイマ/カウンタ1         比較C一致/PWM出力)           PCINT7         (ピン変化割り込み7入力)		MISO (SPI 主側データ入力/従側データ出力) PCINT3 (ピン変化割り込み3入力)
PB6	OC1B (タイマ/カウンタ1 比較B一致/PWM出力) PCINT6 (ピン変化割り込み6入力)	PR9	MOSI (SPI 主側データ出力/従側データ入力) PCINT2 (ピン変化割り込み2入力)
PB5	OC1A (タイマ/カウンタ1 比較A一致/PWM出力) PCINT5 (ピン変化割り込み5入力)	PRI	SCK (SPI 直列クロック 主側出力/従側入力) PCINT1 (ピン変化割り込み1入力)
PB4	OC2A (タイマ/カウンタ2 比較A一致/PWM出力) PCINT4 (ピン変化割り込み4入力)		SS (SPI 従装置選択入力) PCINT0 (ピン変化割り込み0入力)

交換ピンの設定は次のとおりです。

# ・ OC0A/OC1C/PCINT7 - ホ<sup>°</sup>ートB ビット7 : PB7

OCOA: タイマ/カウンタ0の比較A一致出力。PB7ピンはタイマ/カウンタ0の比較A一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDB7=1)されなければなりません。このOCOAピンはタイマ機能のPWM動作用出力ピンでもあります。

OC1C:タイマ/カウンタ1の比較C一致出力。PB7ビンはタイマ/カウンタ1の比較C一致用外部出力として扱えます。この機能を扱うため、このビンは出力として設定(DDB7=1)されなければなりません。このOC1Cビンはタイマ機能のPWM動作用出力ビンでもあります。

PCINT7:ピン変化割り込み7入力。PB7ピンは外部割り込み元としても扱えます。

・ OC1B/PCINT6 - ホ<sup>°</sup>ートB ビット6 : PB6

OC1B: タイマ/カウンタ1の比較B一致出力。PB6ビンはタイマ/カウンタ1の比較B一致用外部出力として扱えます。この機能を扱うため、このビンは出力として設定(DDB6=1)されなければなりません。このOC1Bビンはタイマ機能のPWM動作用出力ビンでもあります。 PCINT6: ビン変化割り込み6入力。PB6ビンは外部割り込み元としても扱えます。

• OC1A/PCINT5 - ホ<sup>°</sup>ートB ビット5 : PB5

OC1A:タイマ/カウンタ1の比較A一致出力。PB5ビンはタイマ/カウンタ1の比較A一致用外部出力として扱えます。この機能を扱うため、このビンは出力として設定(DDB5=1)されなければなりません。このOC1Aビンはタイマ機能のPWM動作用出力ビンでもあります。 PCINT5:ビン変化割り込み5入力。PB5ビンは外部割り込み元としても扱えます。

• OC2A/PCINT4 - ホ<sup>°</sup>ートB ビット4 : PB4

OC2A: タイマ/カウンタ2の比較A一致出力。PB4ビンはタイマ/カウンタ2の比較A一致用外部出力として扱えます。この機能を扱うため、このビンは出力として設定(DDB4=1)されなければなりません。このOC2Aビンはタイマ機能のPWM動作用出力ビンでもあります。 PCINT4: ビン変化割り込み4入力。PB4ビンは外部割り込み元としても扱えます。

- MISO/PCINT3 ホ<sup>°</sup>ートB ビット3 : PB3
  - MISO: SPI用の主装置データ入力、従装置データ出力。SPIが主装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB3 の設定に拘らず、入力として設定されます。SPIが従装置として許可されると、このピンのデータ方向はDDB3によって制御され ます。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジスタ(PORTB)のPORTB3によって制御でき ます。

PCINT3: ピン変化割り込み3入力。PB3ピンは外部割り込み元としても扱えます。

### • MOSI/PCINT2 - ホ<sup>°</sup>ートB ビット2 : PB2

MOSI: SPI用の主装置データ出力、従装置データ入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB2 設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB2によって制御されま す。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジスタ(PORTB)のPORTB2によって制御できま す。

PCINT2: ピン変化割り込み2入力。PB2ピンは外部割り込み元としても扱えます。

# • SCK/PCINT1 - ホ<sup>°</sup>ートB ビット1 : PB1

SCK: SPI用の主装置クロック出力、従装置クロック入力。SPIが従装置として許可されると、このピンはホートB方向レジスタ(DDRB)のDDB1 設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB1によって制御されま す。このピンがSPIによって入力を強制されるとき、プルアップは未だホートB出力レジスタ(PORTB)のPORTB1によって制御できま す。

PCINT1:ピン変化割り込み1入力。PB1ピンは外部割り込み元としても扱えます。

# • <u>SS</u>/PCINT0 – ホ<sup>°</sup>ートB ビット0 : PB0

SS: SPI従装置選択入力。SPIが従装置として許可されると、このピンはDDRBのDDB0設定に拘らず、入力として設定されます。従 装置としてこのピンがLowに駆動されると、SPI(機能)が活性化(有効に)されます。SPIが主装置として許可されると、このピンの データ方向はDDB0によって制御されます。このピンがSPIによって入力を強制される時にプルアップは未だPORTBのPORTB0に よって制御できます。

PCINTO: ピン変化割り込み0入力。PB0ピンは外部割り込み元としても扱えます。

表14-7.と表14-8.はポートBの交換機能を58頁の図14-5.で示される交換信号に関連付けます。SPI主装置入力とSPI従装置出力がMISOを構成し、一方MOSIはSPI主装置出力とSPI従装置入力に分けられます。

表14-7. ポートB7~4の交換機能用交換信号						
信号名	PB7/OC0A/OC1C/PCINT7	PB6/OC1B/PCINT6	PB5/OC1A/PCINT5	PB4/OC2A/PCINT4		
PUOE	0	0	0	0		
PUOV	0	0	0	0		
DDOE	0	0	0	0		
DDOV	0	0	0	0		
PVOE	OC0A許可 OC1C許可	OC1B許可	OC1A許可	OC2A許可		
PVOV	OC0A/OC1C	OC1B	OC1A	OC2A		
PTOE	_	_	-	-		
DIEOE	PCIE0 · PCINT7	PCIE0 · PCINT6	PCIE0 · PCINT5	PCIE0·PCINT4		
DIEOV	1	1	1	1		
DI	PCINT7入力	PCINT6入力	PCINT5入力	PCINT4入力		
AIO	-	-	-	-		

### 表14-8. ポ-トB3~0の交換機能用交換信号

信号名	PB3/MISO/PCINT3	PB2/MOSI/PCINT2	PB1/SCK/PCINT1	PB0/SS/PCINT0
PUOE	SPE•MSTR	SPE•MSTR	SPE•MSTR	SPE•MSTR
PUOV	PORTB3.PUD	PORTB2.PUD	PORTB1.PUD	PORTB0.PUD
DDOE	SPE•MSTR	SPE•MSTR	SPE•MSTR	SPE•MSTR
DDOV	0	0	0	0
PVOE	SPE•MSTR	SPE•MSTR	SPE•MSTR	0
PVOV	SPI従装置出力	SPI主装置出力	SCK出力	0
PTOE	_	_	_	-
DIEOE	PCIE0 · PCINT3	PCIE0 · PCINT2	PCIE0 · PCINT1	PCIE0·PCINT0
DIEOV	1	1	1	1
DI	SPI主装置/PCINT3入力	SPI従装置/PCINT2入力	SCK/PCINT1入力	SPI SS/PCINT0入力
AIO	_	_	_	-

# 14.3.3. ポートCの交換機能

ポートCには外部メモリ インターフェース用のアドレス上位バイトとしての交換機能があります。

# 表14-9. ポートCピンの交換機能

ホート ヒン	交換機能
PC7	A15 (外部メモリアトレス ビット15)
PC6	A14 (外部メモリアトレス ビット14)
PC5	A13 (外部メモリアトレス ビット13)
PC4	A12 (外部メモリアトレス ビット12)
PC3	A11 (外部メモリアトレス ビット11)
PC2	A10 (外部メモリアトレス ビット10)
PC1	A9 (外部メモリアトンス ビット9)
PC0	A8 (外部メモリアトレス ビット8)

表14-10.と表14-11.はポートCの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

<u>表14-10. ポートC7~4の交換機能用交換信号</u>						
信号名	PC7/A15	PC6/A14	PC5/A13	PC4/A12		
PUOE	SRE•(XMM<1)	SRE•(XMM<2)	SRE•(XMM<3)	SRE•(XMM<4)		
PUOV	0	0	0	0		
DDOE	SRE•(XMM<1)	SRE•(XMM<2)	SRE•(XMM<3)	SRE•(XMM<4)		
DDOV	1	1	1	1		
PVOE	SRE•(XMM<1)	SRE•(XMM<2)	SRE•(XMM<3)	SRE•(XMM<4)		
PVOV	A15	A14	A13	A12		
PTOE	-	-	-	-		
DIEOE	0	0	0	0		
DIEOV	0	0	0	0		
DI	_	_	_	-		
AIO	_	_	_	_		

# 表14-11. ポートC3~0の交換機能用交換信号

信号名	PC3/A11	PC2/A10	PC1/A9	PC0/A8
PUOE	SRE•(XMM<5)	SRE•(XMM<6)	SRE•(XMM<7)	SRE•(XMM<7)
PUOV	0	0	0	0
DDOE	SRE•(XMM<5)	SRE•(XMM<6)	SRE•(XMM<7)	SRE•(XMM<7)
DDOV	1	1	1	1
PVOE	SRE•(XMM<5)	SRE•(XMM<6)	SRE•(XMM<7)	SRE•(XMM<7)
PVOV	A11	A10	A9	A8
PTOE	-	_	_	-
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	_	_	_	_
AIO	_	_	_	_

# 14.3.4. ホートDの交換機能

ポートDピンの交換機能は表14-12.で示されます。

# 表14-12. ポートDピンの交換機能

ポート ピン	交換機能
PD7	T0 (タイマ/カウンタ0 外部クロック入力)
PD6	T1 (タイマ/カウンタ1 外部クロック入力)
PD5	XCK1 (USART1 外部クロック入出力)
PD4	ICP1 (タイマ/カウンタ1 捕獲起動入力)
PD3	INT3 (外部割り込み3入力) TXD1 (USART1送信データ出力)
PD2	INT2 (外部割り込み2入力) RXD1 (USART1受信データ入力)
PD1	INT1 (外部割り込み1入力) SDA (2線直列バス データ入出力)
PD0	INT0 (外部割り込み0入力) SCL (2線直列バス クロック入出力)

交換ピンの設定は次のとおりです。

# ・T0 - ホ<sup>°</sup>ートD ビット7 : PD7

T0:タイマ/カウンタ0の外部クロック入力ピンです。

・T1 - ポートD ビット6 : PD6

T1:タイマ/カウンタ1の外部クロック入力ピンです。

- ・ XCK1 ホ<sup>°</sup>ートD ビット5 : PD5
  - **XCK1**: USART1の外部クロック入出力。ポートD方向レシ<sup>、</sup>スタ(DDRD)のDDD5は、このクロックが入力(DDD5=0)または出力(DDD5=1)のどちらかを制御します。XCK1ピンはUSART1が同期種別で動作する時だけ活動します(有効です)。
- ICP1 ホ<sup>°</sup>ートD ビット4 : PD4

ICP1: タイマ/カウンタ1の捕獲起動入力。PD4ピンはタイマ/カウンタ1用捕獲起動入力ピンとして動作できます。

• INT3/TXD1 - ホ<sup>°</sup>ートD ビット3 : PD3

INT3:外部割り込み3入力。PD3ピンはMCUへの外部割り込み元として扱えます。

TXD1:送信データ(USART1用データ出力ピン)。USART1送信部が許可されると、このピンはホートD方向レジスタ(DDRD)のDDD3の値に 拘らず、出力として設定されます。

# ・INT2/RXD1 - ホ<sup>°</sup>ートD ビット2 : PD2

INT2:外部割り込み2入力。PD2ピンはMCUへの外部割り込み元として扱えます。

RXD1:受信データ(USART1用データ入力ピン)。USART1受信部が許可されると、このピンはDDRDのDDD2の値に拘らず、入力として 設定されます。USART1がこのピンを入力に強制するとき、プルアップは未だPORTD2ビットによって制御できます。

• INT1/SDA - ポートD ビット1 : PD1

INT1:外部割り込み1入力。PD1ピンはMCUへの外部割り込み元として扱えます。

SDA: 2線直列インターフェースデータ。2線直列インターフェースを許可するために2線直列インターフェース制御レジスタ(TWCR)の2線直列インターフェース動作許可(TWEN)ビットが設定(1)されると、PD1は(通常の)ホートから切り離されて、2線直列インターフェース用直列データ入出 カビンになります。この動作では入力信号上の50nsより短いスペイク(瞬間雑音)を消去するためのスペイク除去器があり、スリュー レート(上昇/下降速度)制限付きオープンドレイン駆動部によって駆動されます。このビンが2線直列インターフェースによって使われる とき、プルアップは未だPORTD1によって制御できます(訳注:共通性から本行追加)。

# • INT0/SCL - ホ<sup>°</sup>ートD ビット0 : PD0

INTO:外部割り込み0入力。PD0ピンはMCUへの外部割り込み元として扱えます。

SCL: 2線直列インターフェース クロック。2線直列インターフェースを許可するために2線直列インターフェース制御レジスタ(TWCR)の2線直列インター フェース動作許可(TWEN)ビットが設定(1)されると、PD0は(通常の)ホートから切り離されて、2線直列インターフェース用直列クロック入出 力ピンになります。この動作では入力信号上の50nsより短いスペイク(瞬間雑音)を消去するためのスペイク除去器があり、スリュー レート(上昇/下降速度)制限付きオープンドレイン駆動部によって駆動されます。このピンが2線直列インターフェースによって使われる とき、プルアップは未だPORTD0ビットによって制御できます(訳注:共通性から本行追加)。

# 表14-13.と表14-14.はポートDの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

# 表14-13. ポートD7~4の交換機能用交換信号

信号名	PD7/T0	PD6/T1	PD5/XCK1	PD4/ICP1
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	XCK1出力許可	0
DDOV	0	0	1	0
PVOE	0	0	XCK1出力許可	0
PVOV	0	0	XCK1出力	0
PTOE	_	-	_	-
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	T0入力	T1入力	XCK1入力	ICP1入力
AIO	-	-	-	-

# 表14-14. ポ-トD3~0の交換機能用交換信号

信号名	PD3/INT3/TXD1	PD2/INT2/RXD1	PD1/INT1/SDA	PD0/INT0/SCL
PUOE	TXEN1	RXEN1	TWEN	TWEN
PUOV	0	PORTD2.PUD	PORTD1.PUD	PORTD0.PUD
DDOE	TXEN1	RXEN1	TWEN	TWEN
DDOV	1	0	SDA_出力	SCL_出力
PVOE	TXEN1	0	TWEN	TWEN
PVOV	TXD1	0	0	0
PTOE	-	-	_	-
DIEOE	INT3許可	INT2許可	INT1許可	INT0許可
DIEOV	1	1	1	1
DI	INT3入力	INT2入力/RXD1	INT1入力	INT0入力
AIO	-	-	SDA入力	SCL入力

注:許可されると、2線直列インターフェースはPD0とPD1ピン出力のスリューレート制御を許可します。これは図で示されていません。 加えて、ポート図で示されるAIO出力と2線直列インターフェース(TWI)部間にスパイク除去器が接続されます。

# 14.3.5. ホ<sup>°</sup>ートEの交換機能

ポートEピンの交換機能は表14-15.で示されます。

# 表14-15. ポートEピンの交換機能

ポート ピン	交換機能	<b>ポ</b> ート ピン	交換機能
PE7	INT7 (外部割り込み7入力) ICP3 (タイマ/カウンタ3 捕獲起動入力) CLKO (システム クロック出力)	PE3	AIN1 (アナログ比較器反転入力) OC3A (タイマ/カウンタ3 比較A一致出力)
PE6	INT6 (外部割り込み6入力) T3 (タイマ/カウンタ3外部クロック入力)	PE2	AIN0 (アナログ比較器非反転入力) XCK0 (USART0 外部クロック入出力)
PE5	INT5 (外部割り込み5入力) OC3C (タイマ/カウンタ3比較C一致出力)	PE1	TXD0 (USART0 送信データ出力) PDO (直列プログラミング データ出力)(注1)
PE4	INT4 (外部割り込み4入力) OC3B (タイマ/カウンタ3比較B一致出力)	PE0	RXD0 (USART0 受信データ入力) PDI (直列プログラミングデータ入力)(注1) PCINT8(ピン変化割り込み8入力)

注1: ATmega1281/2561のみです。ATmega640/1280/2560について、これらの機能はMISO/MOSIに配置されます。

交換ピンの設定は次のとおりです。

# • INT7/ICP3/CLKO - ホ<sup>°</sup>ートE ビット7 : PE7

INT7:外部割り込み7入力。PE7ピンはMCUへの外部割り込み元として扱えます。

ICP3:タイマ/カウンタ3の捕獲起動入力。PE7ビンはタイマ/カウンタ3用捕獲起動入力ピンとして動作できます。

CLKO:システム クロック出力。分周したシステム クロックがPE7ピンに出力できます。分周したシステム クロックはCKOUTヒュース がプログラム(0)されると、PORTE7とDDE7設定に拘らず、出力されます。これはリセット中にも出力されます。

# • INT6/T3 - ホートE ビット6 : PE6

INT6:外部割り込み6入力。PE6ピンはMCUへの外部割り込み元として扱えます。 T3:タイマ/カウンタ3の外部クロック入力ピンです。

# • INT5/OC3C - ホ<sup>°</sup>ートE ビット5 : PE5

INT5:外部割り込み5入力。PE5ピンはMCUへの外部割り込み元として扱えます。

OC3C: タイマ/カウンタ3の比較C一致出力。PE5ピンはタイマ/カウンタ3の比較C一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDE5=1)されなければなりません。このOC3Cピンはタイマ機能のPWM動作用出力ピンでもあります。

# • INT4/OC3B - ホ<sup>°</sup>ートE ビット4 : PE4

INT4:外部割り込み4入力。PE4ピンはMCUへの外部割り込み元として扱えます。

OC3B: タイマ/カウンタ3の比較B一致出力。PE4ピンはタイマ/カウンタ3の比較B一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDE4=1)されなければなりません。このOC3Bピンはタイマ機能のPWM動作用出力ピンでもあります。

• AIN1/OC3A - ホ<sup>°</sup>ートE ビット3 : PE3

AIN1:アナログ比較器の反転入力。このビンはアナログ比較器の反転入力に直接接続されます。

OC3A: タイマ/カウンタ3の比較A一致出力。PE3ピンはタイマ/カウンタ3の比較A一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDE3=1)されなければなりません。このOC3Aピンはタイマ機能のPWM動作用出力ピンでもあります。

• AIN0/XCK0 - ホ<sup>°</sup>ートE ビット2 : PE2

AINO:アナログ比較器の非反転入力。このピンはアナログ比較器の非反転入力に直接接続されます。

**XCK0**: USART0の外部クロック入出力。ポートE方向レジスタ(DDRE)のDDE2は、このクロックが入力(DDE2=0)または出力(DDE2=1)のどち らかを制御します。XCK0ピンはUSART0が同期種別で動作する時だけ活動します(有効です)。

• TXD0/PDO - ポートE ビット1 : PE1

TXD0:送信データ(USART0用データ出力ピン)。USART0送信部が許可されると、このピンはホートE方向レシ、スタ(DDRE)のDDE1の値に 拘らず、出力として設定されます。

PDO: 直列プログラミング データ出力。直列プログラミング中、このピンはATmega1281/2561のデータ出力線として使われます。ATmega640 /1280/2560に対する本機能はMISOに配置されます。

- RXD0/PDI ホ<sup>°</sup>ートE ビット0 : PE0
  - RXD0:受信データ(USART0用データ入力ピン)。USART0受信部が許可されると、このピンはDDREのDDE0の値に拘らず、入力として 設定されます。USART0がこのピンを入力に強制するとき、PORTE0ビットの論理1は内部プルアップをON(有効)にします。
  - PDI: 直列プログラミング データ入力。直列プログラミング中、このピンはATmega1281/2561のデータ入力線として使われます。ATmega640/ 1280/2560に対する本機能はMOSIに配置されます。

PCINT8: ピン変化割り込み8入力。PE0ピンは外部割り込み元としても扱えます。

PE4/INT4/OC3B

0

# 表14-16.と表14-17.はポートEの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

表14-16.ホートと/~4の交換機能用父換信号						
信号名	PE7/INT7/ICP3/CLKO	PE6/INT6/T3	PE5/INT5/OC3C			
PUOE	0	0	0			
PUOV	0	0	0			
DDOE	0	0	0			

PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	0	0	OC3C許可	OC3B許可
PVOV	0	0	OC3C	OC3B
PTOE	-	-	-	-
DIEOE	INT7許可	INT6許可	INT5許可	INT4許可
DIEOV	1	1	1	1
DI	INT7入力/ICP3入力	INT6入力/T3入力	INT5入力	INT4入力
AIO	-	-	-	-

# 表14-17. ポートE3~0の交換機能用交換信号

信号名	PE3/AIN1/OC3A	PE2/AIN0/XCK0	PE1/TXD0/PDO	PE0/RXD0/PDI/PCINT8
PUOE	0	0	TXEN0	RXEN0
PUOV	0	0	0	PORTE0.PUD
DDOE	0	XCK0出力許可	TXEN0	RXEN0
DDOV	0	1	1	0
PVOE	OC3A許可	XCK0出力許可	TXEN0	0
PVOV	OC3A	XCK0出力	TXD0	0
PTOE	_	-	_	-
DIEOE	0	0	0	PCIE1 • PCINT8
DIEOV	0	0	0	1
DI	_	XCK0入力	_	PCINT8入力/RXD0
AIO	AIN1入力	AIN0入力	-	-

注: PDOとPDIはATmega1281/2561に対してのみPE1とPE0で利用可能です。

# 14.3.6. ホ<sup>°</sup>ートFの交換機能

ポートFビンには表14-18.に示されるようにA/D変換用アナログ入力としての交換機能があります。ポートFビンのいくつかが出力として設定 される場合、A/D変換実行中の時にそれらを切り替えないことが重要です。これは変換結果を不正にするかもしれません。JTAGイン ターフェースが許可されると、リセットが起きてもPF7(TDI)、PF5(TMS)、PF4(TCK)ピンのプルアップ抵抗は活性(有効)にされます。

<u>表14-18. ポートFピンの交換</u> 権	表14-18. ポートFピンの交換機能				
ポート ピン	交換機能				
PF7	ADC7 (A/D変換アナログ入力チャネル7) TDI (JTAG 検査データ入力)				
PF6	ADC6 (A/D変換アナログ入力チャネル6) TDO (JTAG 検査データ出力)				
PF5	ADC5 (A/D変換アナログ入力チャネル5) TMS (JTAG 検査種別選択入力)				
PF4	ADC4 (A/D変換アナログ入力チャネル4) TCK (JTAG クロック入力)				
PF3	ADC3 (A/D変換アナログ入力チャネル3)				
PF2	ADC2 (A/D変換アナログ入力チャネル2)				
PF1	ADC1 (A/D変換アナログ入力チャネル1)				
PF0	ADC0 (A/D変換アナログ入力チャネル0)				

交換ピンの設定は次のとおりです。

# • ADC7/TDI – ホ<sup>°</sup>ートF ビット7 : PF7

ADC7: A/D変換チャネル7入力。

TDI: JTAG検査データ入力。命令レジスタまたはデータレジスタ(走査チェーン)に移動入力される直列入力データです。JTAGインターフェースが 許可されると、このピンはI/Oピンとして使えません。

# • ADC6/TDO - ホ<sup>°</sup>ートF ビット6 : PF6

ADC6: A/D変換チャネル6入力。

TDO: JTAG検査データ出力。命令レジスタまたはデータレジスタから移動出力される直列出力データです。JTAGインターフェースが許可され るなら、このピンはI/Oピンとして使えません。

TDOピンはデータが移動出力されるTAP状態への移行を除いてHi-Zにされます。

### • ADC5/TMS - ホ<sup>°</sup>ートF ビット5 : PF5

ADC5: A/D変換チャネル5入力。

TMS: JTAG検査種別選択。このピンはTAP(検査入出力ポート)制御器状態機構を通しての操作に使われます。JTAGインターフェースが 許可されると、このピンはI/Oピンとして使えません。

# • ADC4/TCK - ホートF ビット4 : PF4

ADC4: A/D変換チャネル4入力。

TCK: JTAGクロック。JTAG操作はTCKに同期します。JTAGインターフェースが許可されると、このピンはI/Oピンとして使えません。

・ ADC3 – ポートF ビット3 : PF3

ADC3: A/D変換チャネル3入力。

・ ADC2 – ポートF ビット2 : PF2

ADC2: A/D変換チャネル2入力。

・ ADC1 – ポートF ビット1 : PF1

ADC1: A/D変換チャネル1入力。

ADC0 - ホートF ビット0: PF0
 ADC0: A/D変換チャネル0入力。

# 表14-19.と表14-20.はポートFの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

表14-19. ホー	表14-19.ホートト/~4の父孾機能用父撄信号					
信号名	PF7/ADC7/TDI	PF6/ADC/TDO	PF5/ADC5/TMS	PF4/ADC4/TCK		
PUOE	JTAGEN	JTAGEN	JTAGEN	JTAGEN		
PUOV	1	0	1	1		
DDOE	JTAGEN	JTAGEN	JTAGEN	JTAGEN		
DDOV	0	IR移動+DR移動	0	0		
PVOE	0	JTAGEN	0	0		
PVOV	0	TDO	0	0		
PTOE	_	-	-	-		
DIEOE	JTAGEN	JTAGEN	JTAGEN	JTAGEN		
DIEOV	0	0	0	0		
DI	_	_	_	_		
AIO	ADC7入力/TDI入力	ADC6入力	ADC5入力/TMS入力	ADC4入力/TCK入力		

## 表14-20. ポートF3~0の交換機能用交換信号

信号名	PF3/ADC3	PF2/ADC2	PF1/ADC1	PF0/ADC0
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	0	0	0	0
PVOV	0	0	0	0
PTOE	-	-	_	-
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	-	-	_	_
AIO	ADC3入力	ADC2入力	ADC1入力	ADC0入力

# 14.3.7. ポートGの交換機能

ポートGの交換ピンは次のとおりです。

# 表14-21. ポートGピンの交換機能

ポート ピン	交換機能		
PG5	OC0B (タイマ/カウンタ0 比較B一致/PWM出力)		
PG4	TOSC1 (タイマ用発振増幅器入力)		
PG3	OSC2(タイマ用発振増幅器出力)		
PG2	ALE (外部メモリ用アドレス ラッチ許可信号出力)		
PG1	RD (外部メモリ用読み出しストローブ信号出力)		
PG0	WR (外部メモリ用書き込みストローブ信号出力)		

# 交換ピンの設定は次のとおりです。

# ・ OC0B – ホ<sup>°</sup>ートG ビット5 : PG5

OCOB: タイマ/カウンタ0の比較B一致出力。PG5ピンはタイマ/カウンタ0の比較B一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDG5=1)されなければなりません。このOCOBピンはタイマ機能のPWM動作用出力ピンでもあります。

# • TOSC1 – ホ<sup>°</sup>ートG ビット4 : PG4

TOSC1: タイマ発振器ピン1。タイマ/カウンタ2の非同期クロック動作を許可するためにASSRの非同期許可(AS2)ビットが設定(1)されると、 PG4 ピンはポートから切り離され、発振用反転増幅器の入力になります。この動作では、このピンにクリスタル発振器が接続され、このピンはI/Oピンとして使えません。

# ・TOSC2 - ホ<sup>°</sup>ートG ビット3 : PG3

TOSC2: タイマ発振器ピン2。タイマ/カウンタ2の非同期クロック動作を許可するためにASSRの非同期許可(AS2)ビットが設定(1)されると、 PG3 ピンはポートから切り離され、発振用反転増幅器の出力になります。この動作では、このピンにクリスタル発振器が接続され、このピンはI/Oピンとして使えません。

# ・ALE – ホ<sup>°</sup>ートG ビット2 : PG2

ALE:外部メモリ用アトレスラッチ許可信号出力ピンです。

・ RD - ポートG ビット1 : PG1

RD:外部メモリ用読み出し制御ストローブ信号出力ピンです。

• WR – ポートG ビット0 : PG0

WR:外部メモリ用書き込み制御ストローブ信号出力ピンです。

表14-22.はポートGの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

### 表14-22. ポートG5~0の交換機能用交換信号 信号名 PG5/OC0B PG2/ALE PG1/RD PG0/WR PG4/TOSC1 PG3/TOSC2 PUOE AS2 AS2•EXCLK SRE SRE SRE PUOV 0 0 0 0 \_ 0 DDOE AS2 AS2•EXCLK SRE SRE SRE \_ DDOV 0 0 1 1 1 PVOE OC0B許可 0 0 SRE SRE SRE PVOV OC0B 0 0 ALE RD WR PTOE \_ \_ \_ \_ \_ DIEOE AS2 AS2•EXCLK 0 0 \_ 0 DIEOV \_ EXCLK 0 0 0 0 DI \_ \_ \_ \_ タイマ/カウンタ2用 タイマ/カウンタ2用 AIO \_ \_ \_ \_ 発振増幅器入力| 発振増幅器出力

(訳注) 原書の表13-22.と表13-23.は表14-22.として統合しました。

# 14.3.8. ホ<sup>°</sup>ートHの交換機能

ポートHの交換機能は次のとおりです。(訳補:ATmega1281/2561にポートHはありません。)

# 表14-24. ポートHピンの交換機能

<mark>ホ<sup>°</sup>ート ヒ<sup>°</sup>ン</mark>	交換機能	ホート ピン	交換機能
PH7	T4 (タイマ/カウンタ4 外部クロック入力)	PH3	OC4A (タイマ/カウンタ4 比較A一致/PWM出力)
PH6	OC2B (タイマ/カウンタ2 比較B一致/PWM出力)	PH2	XCK2 (USART2 外部クロック入出力)
PH5	OC4C (タイマ/カウンタ4 比較C一致/PWM出力)	PH1	TXD2 (USART2 送信データ出力)
PH4	OC4B (タイマ/カウンタ4 比較B一致/PWM出力)	PH0	RXD2 (USART2 受信データ入力)

# 交換ピンの設定は次のとおりです。

# ・T4 - ポートH ビット7 : PH7

T4: タイマ/カウンタ4の外部クロック入力ピンです。

# ・OC2B – ポートH ビット6 : PH6

OC2B: タイマ/カウンタ2の比較B一致出力。PH6ピンはタイマ/カウンタ2の比較B一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDH6=1)されなければなりません。このOC2Bピンはタイマ機能のPWM動作用出力ピンでもあります。

# ・ OC4C – ホ<sup>°</sup>ートH ヒ<sup>\*</sup>ット5 : PH5

OC4C:タイマ/カウンタ4の比較C一致出力。PH5ビンはタイマ/カウンタ4の比較C一致用外部出力として扱えます。この機能を扱うため、このビンは出力として設定(DDH5=1)されなければなりません。このOC4Cビンはタイマ機能のPWM動作用出力ビンでもあります。

# ・ OC4B – ホ<sup>°</sup>ートH ビット4 : PH4

OC4B: タイマ/カウンタ4の比較B一致出力。PH4ビンはタイマ/カウンタ4の比較B一致用外部出力として扱えます。この機能を扱うため、このビンは出力として設定(DDH4=1)されなければなりません。このOC4Bビンはタイマ機能のPWM動作用出力ビンでもあります。

# ・ OC4A – ホ<sup>°</sup>ートH ビット3 : PH3

OC4A: タイマ/カウンタ4の比較A一致出力。PH3ビンはタイマ/カウンタ4の比較A一致用外部出力として扱えます。この機能を扱うため、このビンは出力として設定(DDH3=1)されなければなりません。このOC4Aビンはタイマ機能のPWM動作用出力ビンでもあります。

# ・XCK2 – ホ<sup>°</sup>ートH ビット2 : PH2

XCK2: USART2の外部クロック入出力。ポートH方向レシ<sup>、</sup>スタ(DDRH)のDDH2は、このクロックが入力(DDH2=0)または出力(DDH2=1)のどちらかを制御します。XCK2ピンはUSART2が同期種別で動作する時だけ活動します(有効です)。

### ・TXD2 – ホ<sup>°</sup>ートH ビット1 : PH1

TXD2:送信データ(USART2用データ出力ピン)。USART2送信部が許可されると、このピンはポートH方向レシブスタ(DDRH)のDDH1の値に 拘らず、出力として設定されます。

# ・RXD2 – ホ<sup>°</sup>ートH ビットO : PHO

RXD2:受信データ(USART2用データ入力ピン)。USART2受信部が許可されると、このピンはDDRHのDDH0の値に拘らず、入力として 設定されます。USART2がこのピンを入力に強制するとき、PORTH0ビットの論理1は内部プルアップをON(有効)にします。

# 表14-25.と表14-26.はポートHの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

# 表14-25. ポートH7~4の交換機能用交換信号

信号名	PH7/T4	PH6/OC2B	PH5/OC4C	PH4/OC4B
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	0	OC2B許可	OC4C許可	OC4B許可
PVOV	0	OC2B	OC4C	OC4B
PTOE	_	_	_	-
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	T4入力	0	0	0
AIO	-	-	-	-

# 表14-26. ポートH3~0の交換機能用交換信号

信号名	PH3/OC4A	PH2/XCK2	PH1/TXD2	PH0/RXD2
PUOE	0	0	TXEN2	RXEN2
PUOV	0	0	0	PORTH0.PUD
DDOE	0	XCK2出力許可	TXEN2	RXEN2
DDOV	0	1	1	0
PVOE	OC4A許可	XCK2出力許可	TXEN2	0
PVOV	OC4A	XCK2出力	TXD2	0
PTOE	-	-	-	-
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	0	XCK2入力	0	RXD2
AIO	_	_	_	_

# 14.3.9. ホ<sup>°</sup>ートJの交換機能

ポートJの交換機能は次のとおりです。(訳補:ATmega1281/2561にポートJはありません。)

# 表14-27. ポートJピンの交換機能

ホート ピン	交換機能	ポート ピン	交換機能
PJ7	-	PJ3	PCINT12 (ピン変化割り込み12入力)
PJ6	PCINT15 (ピン変化割り込み15入力)	PJ2	XCK3 (USART3 外部/ロック入出力) PCINT11 (ピン変化割り込み11入力)
PJ5	PCINT14 (ピン変化割り込み14入力)	PJ1	TXD3(USART3 送信データ出力)PCINT10(ピン変化割り込み10入力)
PJ4	PCINT13 (ピン変化割り込み13入力)	PJ0	RXD3 (USART3 受信データ入力) PCINT9 (ピン変化割り込み9入力)

交換ピンの設定は次のとおりです。

・PCINT15 – ポートJ ビット6 : PJ6

PCINT15:ピン変化割り込み15入力。PJ6ピンは外部割り込み元としても扱えます。

・PCINT14 – ポートJ ビット5 : PJ5

PCINT14:ピン変化割り込み14入力。PJ5ピンは外部割り込み元としても扱えます。

・ PCINT13 - ポートJ ビット4 : PJ4

PCINT13:ピン変化割り込み13入力。PJ4ピンは外部割り込み元としても扱えます。

・PCINT12 - ポートJ ビット3 : PJ3

PCINT12: ピン変化割り込み12入力。PJ3ピンは外部割り込み元としても扱えます。

XCK3/PCINT11 - ホ<sup>°</sup>ートJ ビット2 : PJ2

XCK3: USART3の外部クロック入出力。ポートJ方向レジスタ(DDRJ)のDDJ2は、このクロックが入力(DDJ2=0)または出力(DDJ2=1)のどちら かを制御します。XCK3ピンはUSART3が同期種別で動作する時だけ活動します(有効です)。

PCINT11:ピン変化割り込み11入力。PJ2ピンは外部割り込み元としても扱えます。

・TXD3/PCINT10 - ホ<sup>°</sup>ートJ ビット1 : PJ1

TXD3:送信データ(USART3用データ出力ピン)。USART3送信部が許可されると、このピンはポートJ方向レシ、スタ(DDRJ)のDDJ1の値に拘らず、出力として設定されます。

PCINT10:ピン変化割り込み10入力。PJ1ピンは外部割り込み元としても扱えます。

# ・RXD3/PCINT9 - ホ<sup>°</sup>ートJ ビット0 : PJ0

RXD3:受信データ(USART3用データ入力ピン)。USART3受信部が許可されると、このピンはDDRJのDDJ0の値に拘らず、入力として設定されます。USART3がこのピンを入力に強制するとき、PORTJ0ビットの論理1は内部プルアップをON(有効)にします。

PCINT9: ピン変化割り込み9入力。PJOピンは外部割り込み元としても扱えます。

# 表14-28.と表14-29.はポートJの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

# 表14-28. ポートJ7~4の交換機能用交換信号

信号名	PJ7	PJ6/PCINT15	PJ5/PCINT14	PJ4/PCINT13
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	0	0	0	0
PVOV	0	0	0	0
PTOE	-	_	-	-
DIEOE	0	PCIE1 • PCINT15	PCIE1 • PCINT14	PCIE1 • PCINT13
DIEOV	0	1	1	1
DI	0	PCINT15入力	PCINT14入力	PCINT13入力
AIO	-	-	-	-

## 表14-29. ポートJ3~0の交換機能用交換信号

信号名	PJ3/PCINT12	PJ2/XCK3/PCINT11	PJ1/TXD3/PCINT10	PJ0/RXD3/PCINT9	
PUOE	0	0	TXEN3	RXEN3	
PUOV	0	0	0	PORTJ0•PUD	
DDOE	0	XCK3出力許可	TXEN3	RXEN3	
DDOV	0	1	1	0	
PVOE	0	XCK3出力許可	TXEN3	0	
PVOV	0	XCK3出力	TXD3	0	
PTOE	-	_	_	-	
DIEOE	PCIE1 • PCINT12	PCIE1 • PCINT11	PCIE1 • PCINT10	PCIE1 • PCINT9	
DIEOV	1	1	1	1	
DI	PCINT12入力	PCINT11入力/XCK3入力	PCINT10入力	PCINT9入力/RXD3	
AIO	_	_	-	_	

# 14.3.10. ポートKの交換機能

ポートKの交換機能は次のとおりです。(訳補:ATmega1281/2561にポートKはありません。)

## 表14-30. ポートKピンの交換機能

ポート ピン	交換機能	<b>ポ</b> ート ピン	交換機能
PK7	ADC15 (A/D変換アナログ入力チャネル15) PCINT23 (ピン変化割り込み23入力)	PK3	ADC11 (A/D変換アナログ入力チャネル11) PCINT19 (ピン変化割り込み19入力)
PK6	ADC14 (A/D変換アナログ入力チャネル14) PCINT22 (ピン変化割り込み22入力)	PK2	ADC10 (A/D変換アナログ入力チャネル10) PCINT18 (ピン変化割り込み18入力)
PK5	ADC13 (A/D変換アナログ入力チャネル13) PCINT21 (ピン変化割り込み21入力)	PK1	ADC9 (A/D変換アナログ入力チャネル9) PCINT17 (ピン変化割り込み17入力)
PK4	ADC12 (A/D変換アナログ入力チャネル12) PCINT20 (ピン変化割り込み20入力)	PK0	ADC8 (A/D変換アナログ入力チャネル8) PCINT16 (ピン変化割り込み16入力)

交換ピンの設定は次のとおりです。

# ・ADC15~8/PCINT23~16 - ポートK ビット7~0 : PK7~0

ADC15~8: A/D変換チャネル15~8入力。

PCINT23~16: ピン変化割り込み23~16入力。PK7~0ピンは外部割り込み元としても扱えます。

表14-31.と表14-32.はポートKの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

### 表14-31. ポートK7~4の交換機能用交換信号

信号名	PK7/ADC15/PCINT23	PK6/ADC14/PCINT22	PK5/ADC13/PCINT21	PK4/ADC12/PCINT20	
PUOE	0	0	0	0	
PUOV	0	0	0	0	
DDOE	0	0	0	0	
DDOV	0	0	0	0	
PVOE	0	0	0	0	
PVOV	0	0	0	0	
PTOE	-	-	-	-	
DIEOE	PCIE2 • PCINT23	PCIE2 • PCINT22	PCIE2 • PCINT21	PCIE2 • PCINT20	
DIEOV	1	1	1	1	
DI	PCINT23入力	PCINT22入力	PCINT21入力	PCINT20入力	
AIO	ADC15入力	ADC14入力	ADC13入力	ADC12入力	

## 表14-32. ポートK3~0の交換機能用交換信号

信号名	PK3/ADC11/PCINT19	PK2/ADC10/PCINT18	PK1/ADC9/PCINT17	PK0/ADC8/PCINT16	
PUOE	0	0	0	0	
PUOV	0	0	0	0	
DDOE	0	0	0	0	
DDOV	0	0	0	0	
PVOE	0	0	0	0	
PVOV	0	0	0	0	
PTOE	-	-	-	-	
DIEOE	PCIE2 • PCINT19	PCIE2 • PCINT18	PCIE2 • PCINT17	PCIE2 • PCINT16	
DIEOV	1	1	1	1	
DI	PCINT19入力	PCINT18入力	PCINT17入力	PCINT16入力	
AIO	ADC11入力	ADC10入力	ADC9入力	ADC8入力	

## 14.3.11. ホートLの交換機能

ポートLビンの交換機能は次のとおりです。(訳補:ATmega1281/2561にポートLはありません。)

#### 表14-33. ポートLピンの交換機能

ポート ピン	交換機能	ポート ピン	交換機能
PL7	-	PL3	OC5A (タイマ/カウンタ5 比較A一致出力)
PL6	-	PL2	T5 (タイマ/カウンタ5 外部クロック入力)
PL5	OC5C (タイマ/カウンタ5 比較C一致出力)	PL1	ICP5 (タイマ/カウンタ5 捕獲起動入力)
PL4	OC5B (タイマ/カウンタ5 比較B一致出力)	PL0	ICP4 (タイマ/カウンタ4 捕獲起動入力)

交換ピンの設定は次のとおりです。

- ・ OC5C ホ<sup>°</sup>ートL ビット5 : PL5
  - OC3C: タイマ/カウンタ5の比較C一致出力。PL5ピンはタイマ/カウンタ5の比較C一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDL5=1)されなければなりません。このOC5Cピンはタイマ機能のPWM動作用出力ピンでもあります。
- ・ OC5B ホ<sup>°</sup>ートL ビット4 : PL4
  - OC5B: タイマ/カウンタ5の比較B一致出力。PL4ピンはタイマ/カウンタ5の比較B一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDL4=1)されなければなりません。このOC5Bピンはタイマ機能のPWM動作用出力ピンでもあります。
- ・ OC5A ホ<sup>°</sup>ートL ビット3 : PL3

OC5A: タイマ/カウンタ5の比較A一致出力。PL3ピンはタイマ/カウンタ5の比較A一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDL3=1)されなければなりません。このOC5Aピンはタイマ機能のPWM動作用出力ピンでもあります。

・T3 – ポートL ビット2 : PL2

T5:タイマ/カウンタ5の外部クロック入力ピンです。

・ ICP5 - ホ<sup>°</sup>ートL ビット1 : PL1

ICP5: タイマ/カウンタ5の捕獲起動入力。PL1ビンはタイマ/カウンタ5用捕獲起動入力ピンとして動作できます。

• ICP4 - ホ<sup>°</sup>ートL ビット0 : PL0

ICP4: タイマ/カウンタ4の捕獲起動入力。PL0ピンはタイマ/カウンタ4用捕獲起動入力ピンとして動作できます。

# 表14-34.と表14-35.はポートLの交換機能を58頁の図14-5.で示される交換信号に関連付けます。

# 表14-34. ポートL7~4の交換機能用交換信号

信号名	PL7	PL6	PL5/OC5C	PL4/OC5B
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	-	-	0	0
DDOV	-	-	0	0
PVOE	-	_	OC5C許可	OC5B許可
PVOV	-	-	OC5C	OC5B
PTOE	-	_	_	-
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	0	0	0	0
AIO	-	-	-	-

### 表14-35. ポートL3~0の交換機能用交換信号

信号名	PL3/OC5A	PL2/T5	PL1/ICP5	PL0/ICP4
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	OC5A許可	0	0	0
PVOV	OC5A	0	0	0
PTOE	Ι	-	_	-
DIEOE	0	0	0	0
DIEOV	0	0	0	0
DI	0	T5入力	ICP5入力	ICP4入力
AIO	_	_	_	_

# 14.4. I/Oポート用レジスタ

## 14.4.1. MCUCR - MCU制御レジスタ (MCU Control Register)

ビット	7	6	5	4	3	2	1	0	_
\$35 (\$55)	JTD	-	-	PUD	-	-	IVSEL	IVCE	MCUCR
Read/Write	R/W	R	R	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## • ビット4 - PUD : プルアップ 禁止 (Pull-up Disable)

このビットが1を書かれると、例えDDxnとPORTxnレジスタがプルアップを許可(DDxn=0, PORTxn=1)に設定されていても、I/Oポートのプルアップは禁止されます。この特徴についてより多くの詳細に関しては56頁の「ピンの設定」をご覧ください。

## 14.4.2. PORTA - ホートA出 カレジスタ (Port A Data Register)

ビット	7	6	5	4	3	2	1	0	
\$02 (\$22)	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	PORTA
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

## 14.4.3. DDRA - ホートA方向レジスタ (Port A Data Direction Register)

ヒット	7	6	5	4	3	2	1	0	_
\$01 (\$21)	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	DDRA
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# **14.4.4. PINA - ホ<sup>°</sup>ートA入力レジスタ** (Port A Input Address)

ビット	7	6	5	4	3	2	1	0	_
\$00 (\$20)	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	PINA
Read/Write	R/W								
初期値	不定								

## 14.4.5. PORTB - ホートB出力レジスタ (Port B Data Register)

ビット	7	6	5	4	3	2	1	0	
\$05 (\$25)	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	PORTB
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# 14.4.6. DDRB - ホートB方向レジスタ (Port B Data Direction Register)

ビット	7	6	5	4	3	2	1	0	
\$04 (\$24)	DDB7	DDB6	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	DDRB
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

## **14.4.7. PINB - ホ<sup>°</sup>ートB入力レジスタ** (Port B Input Address)

ヒット	7	6	5	4	3	2	1	0	_
\$03 (\$23)	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	PINB
Read/Write	R/W								
初期値	不定								

# 14.4.8. PORTC - ポートC出力レジスタ (Port C Data Register)

ヒット	7	6	5	4	3	2	1	0	
\$08 (\$28)	PORTC7	PORTC6	PORTC5	PORTC4	PORTC3	PORTC2	PORTC1	PORTC0	PORTC
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# 14.4.9. DDRC - ポートC方向レジスタ (Port C Data Direction Register)

ビット	7	6	5	4	3	2	1	0	
\$07 (\$27)	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	DDRC
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# **14.4.10. PINC** - ポートC入力レジスタ (Port C Input Address)

ヒット	7	6	5	4	3	2	1	0	_
\$06 (\$26)	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	PINC
Read/Write	R/W								
初期値	不定								

# **14.4.11. PORTD - ポートD出力レジスタ** (Port D Data Register)

ビット	7	6	5	4	3	2	1	0	
\$0B (\$2B)	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	PORTD
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# 14.4.12. DDRD - ポートD方向レジスタ (Port D Data Direction Register)

ビット	7	6	5	4	3	2	1	0	
\$0A (\$2A)	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	DDRD
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# **14.4.13. PIND - ホートD入力レジス**タ (Port D Input Address)

ビット	7	6	5	4	3	2	1	0	
\$09 (\$29)	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	PIND
Read/Write	R/W								
初期値	不定								

## 14.4.14. PORTE - ホ<sup>°</sup>ートE出 カレジスタ (Port E Data Register)

ビット	7	6	5	4	3	2	1	0	
\$0E (\$2E)	PORTE7	PORTE6	PORTE5	PORTE4	PORTE3	PORTE2	PORTE1	PORTE0	PORTE
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# 14.4.15. DDRE - ポートE方向レジスタ (Port E Data Direction Register)

ヒット	7	6	5	4	3	2	1	0	
\$0D (\$2D)	DDE7	DDE6	DDE5	DDE4	DDE3	DDE2	DDE1	DDE0	DDRE
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

## 14.4.16. PINE - ホートE入力レジスタ (Port E Input Address)

ビット	7	6	5	4	3	2	1	0	
\$0C (\$2C)	PINE7	PINE6	PINE5	PINE4	PINE3	PINE2	PINE1	PINE0	PINE
Read/Write	R/W								
初期値	不定								

# **14.4.17. PORTF - ポートF出 カレジス**タ (Port F Data Register)

ビット	7	6	5	4	3	2	1	0	
\$11 (\$31)	PORTF7	PORTF6	PORTF5	PORTF4	PORTF3	PORTF2	PORTF1	PORTF0	PORTF
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

ビット	7	6	5	4	3	2	1	0	
\$10 (\$30)	DDF7	DDF6	DDF5	DDF4	DDF3	DDF2	DDF1	DDF0	DDRF
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
1.19. PINF -	ポ−トF入力	<b>レシ`スタ</b> (Pe	ort F Input	Address)					
と ット	7	6	5	4	3	2 DINES	1	0	DINE
\$0F (\$2F)	PINF7	PINF6	PINF5	PINF4	PINF3	PINF2	PINF1	PINF0	PINF
Read/Write 初期値	R/W 不定	R/W 不定	R/W 不定	R/W 不定	R/W 不定	R/W 不定	R/W 不定	R/W 不定	
.20. PORTO	。 - ホ <sup>°</sup> ートG出	コレジスタ	(Port G D	ata Regist	er)				
ビット	7	6	5	4	3	2	1	0	
\$14 (\$34)	_	_	PORTG5	PORTG4	PORTG3	PORTG2	PORTG1	PORTG0	PORT
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
.21. DDRG	- ポートG方	<b>向レシ<sup>゛</sup>ス</b> タ(〕	Port G Da	ta Directio	on Register	r)			
ビット	7	6	5	4	3	2	1	0	
\$13 (\$33)	—	-	DDG5	DDG4	DDG3	DDG2	DDG1	DDG0	DDRO
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
.22. PING -	ポートG入ナ	נ <b>ענ (</b> P	ort G Inpu	it Address	)				
ビット	7	6	5	4	3	2	1	0	1
\$12 (\$32)	-	-	PING5	PING4	PING3	PING2	PING1	PING0	PING
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	不定	不定	不定	不定	不定	不定	
1.23. PORTH	I – ポートH出	コレジスタ	(Port H D	ata Regist	er) (注)				
ビット	7	6	5	4	3	2	1	0	1
(\$102)	PORTH7			PORTH4					PORT
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
1.24. DDRH -	ー ポートH方「				-				
ビット	7	6	5	4	3	2	1	0	
(\$101)	DDH7	DDH6	DDH5	DDH4	DDH3	DDH2	DDH1	DDH0	DDR
<mark>Read/Write</mark> 初期値	R/W 0	R/W 0	R/W 0	R/W 0	R/W 0	R/W 0	R/W 0	R/W 0	
们列间	0	0	0	0	0	0	0	0	
1.25. PINH -	ポートH入た		-		) ( <mark>注</mark> )				
ビット	7	6	5	4	3	2	1	0	_
(\$100)	PINH7	PINH6	PINH5	PINH4	PINH3	PINH2	PINH1	PINH0	PINH
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
<mark>Read/Write</mark> 初期値	不定	不定	不定	不定	不定	不定	不定	不定	

ビット 7 6 3 2 0 5 4 1 PORTJ0 PORTJ PORTJ3 PORTJ2 PORTJ1 (\$105) PORTJ7 PORT J6 PORTJ5 PORTJ4 Read/Write R/W R/W R/W R/W R/W R/W R/W R/W 0 0 0 0 0 0 0 初期値 0 注: これらのレジスタはATmega640/1280/2560でだけ利用できます。

# 14.4.27. DDRJ - ポートJ方向レジスタ (Port J Data Direction Register) (注)

ビット	7	6	5	4	3	2	1	0	_
(\$104)	DDJ7	DDJ6	DDJ5	DDJ4	DDJ3	DDJ2	DDJ1	DDJ0	DDRJ
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# 14.4.28. PINJ - ホートJ入力レジスタ (Port J Input Address) (注)

ビット	7	6	5	4	3	2	1	0	_
(\$103)	PINJ7	PINJ6	PINJ5	PINJ4	PINJ3	PINJ2	PINJ1	PINJ0	PINJ
Read/Write	R/W								
初期値	不定								

# **14.4.29. PORTK - ホ<sup>°</sup>ートK出力レジズタ** (Port K Data Register) (注)

ビット	7	6	5	4	3	2	1	0	
(\$108)	PORTK7	PORTK6	PORTK5	PORTK4	PORTK3	PORTK2	PORTK1	PORTK0	PORTK
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# 14.4.30. DDRK - ポートK方向レジスタ (Port K Data Direction Register) (注)

ビット	7	6	5	4	3	2	1	0	_
(\$107)	DDK7	DDK6	DDK5	DDK4	DDK3	DDK2	DDK1	DDK0	] DDRK
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# 14.4.31. PINK - ホ<sup>°</sup>ートK入力レジスタ (Port K Input Address) (注)

ビット	7	6	5	4	3	2	1	0	_
(\$106)	PINK7	PINK6	PINK5	PINK4	PINK3	PINK2	PINK1	PINK0	PINK
Read/Write	R/W								
初期値	不定								

# **14.4.32. PORTL - ポートL出力レジスタ** (Port L Data Register) (注)

ビット	7	6	5	4	3	2	1	0	
(\$10B)	PORTL7	PORTL6	PORTL5	PORTL4	PORTL3	PORTL2	PORTL1	PORTL0	PORTL
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

## 14.4.33. DDRL - ポートL方向レジスタ (Port L Data Direction Register) (注)

ビット	7	6	5	4	3	2	1	0	
(\$10A)	DDL7	DDL6	DDL5	DDL4	DDL3	DDL2	DDL1	DDL0	DDRL
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

# 14.4.34. PINL - ポートL入力レジスタ (Port L Input Address) (注)

ビット	7	6	5	4	3	2	1	0	_
(\$109)	PINL7	PINL6	PINL5	PINL4	PINL3	PINL2	PINL1	PINL0	PINL
Read/Write	R/W								
初期値	不定								

注: これらのレジスタはATmega640/1280/2560でだけ利用できます。

# 15.8ビットタイマ/カウンタ0 (PWM付き)

# 15.1. 特徴


- ・2つの独立した比較出力部
- ・2重緩衝の比較レジスタ
- ・比較一致でのタイマ/カウンタ解除(自動再設定)
- ・不具合なしで正しい位相のパルス幅変調器 (PWM)
- ・可変PWM周期
- ・周波数発生器
- ・3つの独立した割り込み (TOV0, OCF0A, OCF0B)

# 15.2. 概要

タイマ/カウンタ0は2つの独立した比較出力部とPWM支援付きの汎用8ビットタイマ/カウンタ部です。それは正確なプログラム実行タイミング(事象 管理)、波形生成を許します。主な特徴は次に示されます。

この8ビットタイマ/カウンタの簡単化した構成図は図15-1.で示されます。I/Oピンの実際の配置については5頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は89頁の「8ビットタイマ/カウンタ0用レジスタ」で一覧されます。

38頁の「PRR0 - 電力削減レジスタ」のPRTIM0ビットはタイマ/カウンタ0部を許可するために0を書かれなければなりません(訳注:行追加)。



## 15.2.1. 関係レジスタ

タイマ/カウンタ(TCNT0)と比較レシ、スタ(OCR0AとOCR0B)は8ビットのレシ、スタです。割り込み要求信号はタイマ/カウンタ0割り込み要求レシ、スタ (TIFR0)で全て見えます。全ての割り込みはタイマ/カウンタ0割り込み許可レジ、スタ(TIMSK0)で個別に遮蔽(禁止)されます。TIFR0とTIMSK 0はこの図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはTOピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウン タが値を増加(または減少)するのに使うクロック元を制御します。クロック元が選ばれないと、タイマ/カウンタは動きません。クロック選択論理部 からの出力はタイマ/カウンタ クロック(clkT0)として参照されます。

2重緩衝化した比較レシ、スタ(OCR0AとOCR0B)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC0AとOC0B)ピンで PWMまたは可変周波数出力を作成するための波形生成器によって使えます。詳細については83頁の「比較出力部」をご覧ください。この比較一致発生は比較一致割り込み要求の発生に使える比較一致割り込み要求75グ(OCF0AとOCF0B)も設定(1)します。

## 15.2.2. 定義

本章でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'は タイマ/カウンタ番号、この場合は0で置き換えます。小文字のxは比較出力部 のチャネル名を表し、この場合はAまたはBです。然しながらプログラムでレジス タまたはビット定義に使う時は正確な形式が使われなければなりません(即 ちタイマ/カウンタ0のカウンタ値のアクセスに対してのTCNT0のように)。 表15-1.の定義は本文書を通して広範囲に渡って使われます。


t	表15-1. 用語	臣定義
ß ス	用語	意味
л П	BOTTOM	タイマ/カウンタが\$00に到達した時。
1-1	MAX	タイマ/カウンタが\$FF(255)に到達した時。
	TOP	タイマ/カウンタが指定された固定値(\$FF) またはOCR0A値に到達した時。この指 定(TOP)値は動作種別に依存します。

# 15.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ制御レジスタB(TCCR0B)に配置されたクロック選択(CS02~0)ビットによって制御されるクロック選択論理回路で選ばれます。クロック元と前置分周器の詳細については118頁の「タイマ/カウンタ0,1,3,4,5の前置分周器」をご覧ください。

# 15.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。図15-2.は、このカウンタとその周辺環境の構成図を示します。



使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkT0)で解除(\$00)、増加(+1)、または減少(-1)されます。clkT0はクロック選択 (CS02~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CS02~0=000)と、タイマ/カウンタは 停止されます。けれどもTCNT0値はタイマ/カウンタクロック(clkT0)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込み は全てのカウンタ解除や計数動作を無視します(上位優先順位を持ちます)。

計数順序(方法)はタイマ/カウンタ0制御レシ、スタA(TCCR0A)に配置された波形生成種別(WGM01,0)ビットとタイマ/カウンタ0制御レシ、スタB(TCC R0B)に配置された波形生成種別(WGM02)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法とOC0A/OC0B比較出 力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に関しては85頁の「動作種別」 をご覧ください。

タイマ/カウンタ溢れ(TOV0)フラグはWGM02~0ビットによって選ばれた動作種別に従って設定(1)されます。TOV0はCPU割り込み発生に使えます。

# 15.5. 比較出力部


この8ビット比較器はTCNT0と比較レシ、スタ(OCR0AとOCR0B)を継続的に比較します。TCNT0がOCR0AまたはOCR0Bと等しければ比較器は一致を指示します。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF0AまたはOCF0B)を設定(1)します。 対応する割り込みが許可(I=1, OCIE0AまたはOCIE0B=1)されているならば、その比較割り込み要求フラグは比較割り込みを発生します。比較割り込み要求フラグは割り込みが実行されると自動的に解除(0)されます。代わりにこのフラグはこのI/Oビット位置に論理1を書

くことによってソフトウェアでも解除(0)できます。波形生成器は波形 生成種別(WGM02~0)ビットと比較出力選択(COM0x1,0)ビットに よって設定された動作種別に従った出力を生成するのにこの一 致信号を使います。MAXとBOTTOM信号は動作種別(85頁の 「動作種別」参照)のいくつかで両端値の特別な場合を扱うた め、波形生成器によって使われます。

図15-3.は比較出力部の構成図を示します。

OCR0xはパルス幅変調(PWM)のどれかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR0xレジスタの更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。 OCR0xのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR0x緩衝部をアクセスし、禁止されるとOCR0xレジスタを直接アクセスします。

#### 図15-3. 比較出力部構成図



(訳注) ここでは比較nxレジスタ全体をOCR0x、OCR0xを構成する緩衝部分をOCR0x緩衝部、実際の比較に使われるレジスタ本体部分をOCR0xレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

## 15.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は、強制変更(FOC0x)とットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラグ(OCF0x)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC0xピンは実際の比較一致が起きた場合と同様に更新されます(COM0x1,0ビット設定がOC0xピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

## 15.5.2. TCNT0書き込みによる比較一致妨害

TCNT0への全てのCPU書き込みは、例えタイマ/カウンタが停止されていても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT0と同じ値に初期化されることをOCR0xに許します。

## 15.5.3. 比較一致部の使用


どの動作種別でのTCNT0書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使う場合、TCNT0を変更する時に危険を伴います。TCNT0に書かれた値がOCR0x値と同じ場合に比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT 0値を書いてはいけません。

OC0xの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC0x値を設定する一番簡単な方法は標準動作で強制変更(FOC0x)ストローフ、ビットを使うことです。波形生成動作種別間を変更する時でも、OC0x(内部)レジスタはその値を保ちます。

比較出力選択(COM0x1,0)ビットが比較値(OCR0x)と共に2重緩衝されないことに気付いてください。COM0x1,0ビットの変更は直ちに有効となります。

# 15.6. 比較一致出力部

比較出力選択(COM0x1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC0x)状態の定義にCOM0x 1,0ビットを使います。またCOM0x1,0ビットはOC0xビン出力元を制御します。図15-4.はCOM0x1,0ビット設定によって影響を及ぼされる論 理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oビンは赤文字(訳注:原文は太字)で示されます。COM0x1,0ビットに よって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC0xの状態を参照するとき、その参照は OC0xビンでなく内部OC0xレジスタに対してです。システムリセットが起こると、OC0xレジスタは'0'にリセットされます。



COM0x1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC0x)によって無効にされます。けれ どもOC0xビンの方向(入出力)はポートビンに対するポート方向レジスタ(DDR)によって未だ制御されます。OC0xビンに対するポート方向レジ スタのビット(DDR\_OC0x)はOC0x値がビンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形 生成種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC0x状態の初期化を許します。いくつかのCOM0x1,0ビット設定が或る種の動作種別に対して予約されることに注意してください。89頁の「8ビット タイマ/カウンタ0用レジスタ」をご覧ください。

## 15.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM0x1,0ビットを違うふうに使います。全ての動作種別に対してCOM0x1,0=00設定は次の 比較一致で実行すべきOC0xレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については89頁の 表15-2.と表15-5.を参照してください。高速PWM動作については89頁の表15-3.と表15-6.、位相基準PWMについては89頁の表 15-4.と表15-7.を参照してください。

COM0x1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制 変更(FOC0x)ストローブビットを使うことによって直ちに効果を得ることを強制できます。

# 15.7. 動作種別

動作種別、即ちタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGM02~0)ビットと比較出力選択(COM0x1,0)ビットの組み合わせ によって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方、波形生成種別ビットは影響を及ぼしま す。COM0x1,0ビットは生成されるPWM出力が反転されるべきか否か(反転または非反転PWM)どちらかを制御します。非PWM動作に 対するCOM0x1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(84頁の「比較一致出力 部」をご覧ください)。

タイミング情報の詳細については88頁の「タイマ/カウンタ0のタイミング」を参照してください。

## 15.7.1. 標準動作


最も単純な動作種別が標準動作(WGM02~0=000)です。この動作種別での計数方向は常に上昇(+)で、カウンタ解除は実行されません。カウンタは8ビット最大値(TOP=\$FF)を通過すると単に範囲を超え、そして\$00(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOV0)フラク」はTCNT0が\$00になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV0フラク」は設定(1)のみで解除(0)されないことを除いて第9ビットのようになります。けれどもTOV0フラグを自動的に解除(0)するタイマ/カウンタの溢れ割り込みと組み合わせたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

## 15.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM02~0=010)ではOCR0Aがカウンタの分解能を操作するのに使われます。CTC動作ではカウンタ(TCNT0)値がOCR0Aと一致すると、カウンタは\$00に解除されます。OCR0Aはカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイジング図は図15-5.で示されます。カウンタ(TCNT0)値はTCNT0とOCR0A間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT0)は解除(\$00)されます。



OCF0A7ラグを使うことにより、タイマ/カウンタ値がTOP値に達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み 処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOM と近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR0Aに書かれ た新しい値がTCNT0の現在値よりも低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が 起こるのに先立って最大値(\$FF)へ、そして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC0A出力は比較出力選択(COM0A1,0)ビットを交互動作(=01)に設定することによって各比較 一致での論理レベル交互切り替えに設定できます。OC0A値はそのビンに対するデータ方向が出力(DDR\_OC0A=1)に設定されない限り ポートビンで見えないでしょう。生成された波形はOCR0Aが0(\$00)に設定される時にfoc0A=fclk\_I/O/2の最大周波数を得ます。生成 波形周波数は次式によって定義されます。




変数Nは前置分周数(1,8,64,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ(TOV0)フラク はカウンタがMAXから\$00へ計数するのと同じタイマ/カウンタ クロック周期で設定(1)されます。

## 15.7.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM02~0=011または111)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後BOTTOMから再び始めます。TOPはWGM02~0=011時に\$FF、WGM02~0=111時にOCR0Aとして定義されます。非反転比較出力動作(COM0x1,0=10)での比較出力(OC0x)はTCNT0とOCR0x間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COM0x1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。この単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がTOP値と一致するまで増加されます。そしてタイマ/カウンタは(一致の)次のタイマ/カウンタ クロック周期で解除(\$00)されます。高速PWM動作のタイシング図は図15-6.で示されます。TCNT0値はタイシング図で単一傾斜動作(鋸波) を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。赤細線はOCR0x値を示し、TCNT0値との交点 (接点)がTCNT0とOCR0x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF0x)はOCR0x= TOPを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。



タイマ/カウンタ溢れ(TOV0)フラクはカウンタがTOPに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチ ンは比較値を更新するのに使えます。

高速PWM動作での比較部はOC0xピンでのPWM波形の生成を許します。COM0x1,0ビットを'10'に設定することは非反転PWM出力を 作成し、反転PWM出力はCOM0x1,0を'11'に設定することで生成できます。WGM02ビットが設定(1)ならば、COM0A1,0ビットの'01'設定 は比較一致での交互反転をOC0Aピンに許します。この任意選択はOC0Bピンに対して利用できません(89頁の表15-3.と表15-6.をご 覧ください)。実際のOC0x値はポート ピンに対するデータ方向(DDR\_OC0x)が出力として設定される場合だけ見えるでしょう。PWM波形 はTCNT0とOCR0x間の比較一致で、OC0x(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$00,TOPからBOTTOMへ変更)さ れるタイマ/カウンタ クロック周期でOC0xレジスタを解除(0)または設定(1)することによって生成されます。

PWM出力周波数は次式によって計算できます。

$$f_{\text{OCnxPWM}} = \frac{f_{\text{clk}\_I/O}}{N \times (1+\text{TOP})}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。


OCR0xの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR0xがBOTTOM(\$00)と等しく設定 されると、出力はTOP+1 タイマ/カクンタ クロック周期毎の狭いスパーク(パルス)になるでしょう。OCR0xがTOPに等しく設定されると、(COM0x 1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

(**訳補**:WGM02~0=111の場合については、)高速PWM動作での(デューティ比50%)周波数の波形出力は比較一致毎に論理反転する OC0A設定(COM0A1,0=01)によって達成できます。生成された波形はOCR0Aが0(\$00)に設定される時にfoC0x=fclk\_I/O/2の最大周 波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOC0A交互出力 (COM0A1,0=01)と同じです。

## 15.7.4. 位相基準PWM動作

位相基準パルス幅変調(PWM)動作(WGM02~0=001または101)は高分解能で正しい位相のPWM波形生成選択を提供します。位相 基準PWM動作は両傾斜(三角波)動作を基準とします。か少タはBOTTOMからTOPへそして次にTOPからBOTTOMへを繰り返し計 数します。TOPはWGM02~0=001時に\$FF、WGM02~0=101時にOCR0Aとして定義されます。非反転比較出力動作(COM0x1,0= 10)での比較出力(OC0x)は上昇計数中のTCNT0とOCR0xの比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。 反転出力動作(COM0x1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数に なります。けれども両傾斜(三角波)動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作でのカウンタはカウンタ値がTOPと一致するまで増加されます。カウンタはTOPに達すると計数方向を変更します。この TCNT0値は1タイマ/カウンタクロック周期間TOPと等しくなります。位相基準PWM動作のタイミング図は図15-7.で示されます。TCNT0値はタ イミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線は OCR0x値を示し、TCNT0値との交点(接点)がTCNT0とOCR0x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。



タイマ/カウンタ溢れ(TOV0)フラグはタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTT OM値に到達する毎に割り込みを発生するために使えます。

位相基準PWM動作での比較部はOC0xピンでのPWM波形の生成を許します。COM0x1,0ビットを'10'に設定することは非反転PWM出 力を作成し、反転PWM出力はCOM0x1,0ビットを'11'に設定することで生成できます。WGM02ビットが設定(1)なら、COM0A1,0ビットの '01'設定は比較一致での交互反転をOC0Aピンに許します。この任意選択はOC0Bピンに対して利用できません(89頁の表15-4.と表 15-7.をご覧ください)。実際のOC0x値はそのポート ピンに対するデータ方向(DDR\_OC0x)が出力として設定される場合だけ見えるでしょ う。PWM波形はカウンタが増加する時のTCNT0とOCR0x間の比較一致でOC0x(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少 する時のTCNT0とOCR0x間の比較一致でOC0xレジスタを解除(0)(または設定(1))によって生成されます。位相基準PWMを使う時の出 力に対するPWM周波数は次式によって計算できます。

$$f_{\text{OCnxPCPWM}} = \frac{f_{\text{clk}\_I/O}}{2 \times N \times \text{TOP}}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

OCR0xの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR0xが BOTTOM(\$00)に等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対す る出力は逆の論理値になります。

図15-7.の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnxにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- ・図15-7.でのようにOCR0xはTOPからその値を変更します。OCR0x値がTOPのとき、OCnxヒン値は下降計数での比較一致の結果 と同じです(訳補: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)TOP(位置)でのOCnx値 は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- ・タイマ/カウンタがOCR0x値よりも高い値から数え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOC nxの変更を逃します。(訳補:従って上記同様、TOP位置で(直前がHならば)H→L遷移が生じます。)

# 15.8. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従って以下の図でタイマ/カウンタクロック(clkT0)がクロック許可信号として示されます。この図は割り込みフラ グが設定(1)される時の情報を含みます。図15-8.は基本的なタイマ/カウンタ動作についてのタイシングデータを含みます。この図は位相基 準PWM動作以外の全ての動作種別でのMAX値近辺の計数の流れを示します。




図15-9.は同じタイシングデータを示しますが、前置分周器が許可されています。




図15-10.はCTC動作とOCR0AがTOPのPWM動作を除く全動作種別でのOCF0Aと全動作種別でのOCF0Bの設定を示します。





図15-11.はOCR0AがTOPの高速PWM動作と、CTC動作でのTCNT0の解除とOCF0Aの設定を示します。



# 15.9. 8ビット タイマ/カウンタ0 用レシ スタ

15.9.1. TCCR0A - タイマ/カウンタ0制御レジスタA (Timer/Counter 0 Control Register A)

ビット	7	6	5	4	3	2	1	0	
\$24 (\$44)	COM0A1	COM0A0	COM0B1	COM0B0	-	-	WGM01	WGM00	TCCR0A
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## ● ビット7,6 - COM0A1,0:比較A出力選択 (Compare Match A Output Mode bit 1 and 0)

これらのビットはOC0A比較出力ピンの動作を制御します。COM0A1.0ビットの1つまたは両方が1を書かれると、OC0A出力はそのI/Oピ ンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC0Aピンに対応するポート方向レ ジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC0Aがピンに接続されるとき、COM0A1,0ビットの機能はWGM02~0ビット設定に依存します。

表15-2.はWGM02~0ビットが標準動作またはCTC動作(つまり 表15-2.非PWM動作比較A出力選択 PWM以外)に設定される時のCOM0A1,0ビット機能を示します。

表15-3.はWGM02~0ビットが高速PWM動作に設定される時のCO M0A1,0ビットの機能を示します。

表15-4.はWGM02~0ビットが位相基準PWM動作に設定される時 のCOM0A1,0ビットの機能を示します。

## 表15-3. 高速PWM動作比較A出力選択(共通注意参照)

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	WGM02=0:標準ポート動作(OC0A切断) WGM02=1:比較一致でOC0Aピントグル (交互)出力
1	0	比較一致でLow、BOTTOMでHighを OC0Aピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowを OC0Aピンへ出力(反転動作)

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	比較一致でOC0Aピントグル(交互)出力
1	0	比較一致でOC0Aピン Lowレベル出力
1	1	比較一致でOC0Aピン Highレヘル出力

#### 表15-4. 位相基準PWM動作比較A出力選択(共通注意参照)

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	WGM02=0:標準ポート動作(OC0A切断) WGM02=1:比較一致でOC0Aピン トグル (交互)出力
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC0Aピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC0Aピンへ出力

## • ビット5,4 - COM0B1,0: 比較B出力選択 (Compare Match B Output Mode bit 1 and 0)

これらのビットはOC0B比較出力ピンの動作を制御します。COM0B1,0ビットの1つまたは両方が1を書かれると、OC0B出力はそのI/Oピン の通常ポート機能を無効にし、そのI/Oヒンに接続されます。けれども出力駆動部を許可するため、OC0Bヒンに対応するポート方向レジ スタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC0Bがピンに接続されるとき、COM0B1,0ビットの機能はWGM02~0ビット設定に依存します。

表15-5.はWGM02~0ビットが標準動作またはCTC動作(つまり 表15-5.非PWM動作比較B出力選択 PWM以外)に設定される時のCOM0B1,0ビット機能を示します。

表15-6.はWGM02~0ビットが高速PWM動作に設定される時のCO M0B1,0ビットの機能を示します。

表15-7.はWGM02~0ビットが位相基準PWM動作に設定される時 のCOM0B1,0ビットの機能を示します。

## 表15-6. 高速PWM動作比較B出力選択(共通注意参照)

COM0B1	COM0B0	意味
0	0	標準ポート動作 (OC0B切断)
0	1	(予約)
1	0	比較一致でLow、BOTTOMでHighを OC0Bピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowを OC0Bピンへ出力(反転動作)

COM0B1	COM0B0	意味
0	0	標準ポート動作 (OC0B切断)
0	1	比較一致でOC0Bピントグル(交互)出力
1	0	比較一致でOC0Bピン Lowレベル出力
1	1	比較一致でOC0Bピン Highレベル出力

表15-7. 位相基準PWM動作比較B出力選択(共通注意参照)

COM0B1	COM0B0	意味
0	0	標準ポート動作 (OC0B切断)
0	1	(予約)
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC0Bピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC0Bピンへ出力

共通注意: COM0x1が設定(1)され、対応するOCR0xがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視され ますが、BOTTOMまたはTOPでの設定(1)または解除(0)は行われます。より多くの詳細については86頁の「高速PWM動 作」または87頁の「位相基準PWM動作」をご覧ください。(表15-3,4,6,7.各々での注:を纏めました。)

### • ビット3,2 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

## ● ビット1,0 - WGM01,0 : 波形生成種別 (Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レシ<sup>、</sup>スタB(TCCR0B)で得られるWGM02ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大カウンタ(TOP) 値の供給元、使われるべき波形生成のどの形式かを制御します(表15-8.参照)。タイマ/カウンタ部によって支援される動作種別は標準動 作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と2形式のハ<sup>°</sup>ルス幅変調(PWM)動作です。85頁の「動作種別」をご覧ください。

表15-8. 波形生成種別選択										
番号	WGM02	WGM01	WGM00	タイマ/カウンタ動作種別	TOP值	OCR0x更新時	TOV0設定時			
0	0	0	0	標準動作	\$FF	即時	MAX			
1	0	0	1	8t <sup>*</sup> ット位相基準PWM動作	\$FF	TOP	BOTTOM			
2	0	1	0	比較一致タイマ/カウンタ解除(CTC)動作	OCR0A	即時	MAX			
3	0	1	1	8t゙ット高速PWM動作	\$FF	BOTTOM	MAX			
4	1	0	0	(予約)	-	-	-			
5	1	0	1	位相基準PWM動作	OCR0A	TOP	BOTTOM			
6	1	1	0	(予約)	-	_	_			
7	1	1	1	高速PWM動作	OCR0A	BOTTOM	TOP			
> > > A	A MAY OPP DOTTOM CONStru									

注: MAX=\$FF、BOTTOM=\$00です。

## 15.9.2. TCCR0B - タイマ/カウンタ0制御レジスタB (Timer/Counter0 Control Register B)

ビット	7	6	5	4	3	2	1	0	_
\$25 (\$45)	FOC0A	FOC0B	-	-	WGM02	CS02	CS01	CS00	TCCR0B
Read/Write	W	W	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## • ビット7 - FOC0A : OC0A強制変更 (Force Output Compare A)

FOC0AビットはWGM02~0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR0Bが書かれる場合、このビットは0に設定されなけれ ばなりません。FOC0Aビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC0A出力はCOM0A1,0ビット設定に従 って変更されます。FOC0Aビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM0A 1,0ビットに存在する値です。

FOC0Aストローフ、は何れの割り込みの生成もTOPとしてOCR0Aを使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行いません。

FOC0Aビットは常に0として読みます。

## ● ビット6 - FOC0B : OC0B強制変更 (Force Output Compare B)

FOC0BビットはWGM02~0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR0Bが書かれる場合、このビットは0に設定されなけれ ばなりません。FOC0Bビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC0B出力はCOM0B1,0ビット設定に従 って変更されます。FOC0Bビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM0B 1,0ビットに存在する値です。

FOC0Bストローブは何れの割り込みの生成も行いません。

FOC0Bビットは常に0として読みます。

## ビット5,4 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

● ビット3 - WGM02:波形生成種別(Waveform Generation Mode bit 2)

89頁の「TCCR0A - タイマ/カウンタ制御レジスタA」のWGM01,0ビット記述をご覧ください。

## • ビット2~0 - CS02~0: クロック選択0 (Clock Select0, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT0)によって使われるクロック元を選びます。表15-9.をご覧ください。

表15-9. シ1 √/ バノンシ0入刀クロツク/選択							
CS02	CS01	CS00	意味				
0	0	0	停止(タイマ/カウンタ0動作停止)				
0	0	1	clk <sub>I/O</sub> (前置分周なし)				
0	1	0	clk <sub>I/O</sub> /8 (8分周)				
0	1	1	clk <sub>I/O</sub> /64 (64分周)				
1	0	0	clk <sub>I/O</sub> /256 (256分周)				
1	0	1	clk <sub>I/O</sub> /1024 (1024分周)				
1	1	0	TOピンの下降端(外部クロック)				
1	1	1	T0ピンの上昇端 (外部クロック)				

表15-9. タイマ/カウンタ0入力クロック選択

外部ピン(クロック)動作がタイマ/カウンタ0に対して使われる場合、例えT0ピンが出力として設定されても、T0ピンの遷移はカウンタをクロック駆動 します。この特徴がソフトウェアに計数制御を許します。

### **15.9.3. TCNT0 - タイマ/カウンタ0** (Timer/Counter0)

ヒット	7	6	5	4	3	2	1	0	
\$26 (\$46)	(MSB)							(LSB)	TCNT0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

このタイマ/カウンタレジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビットカウンタに直接アクセスします。TCNT0への書き込みは次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT0)を変更することはTCNT0とOCR0x間の比較 一致消失の危険を誘発します。

### 15.9.4. OCR0A - タイマ/カウンタ0 比較Aレジスタ (Timer/Counter0 Output Compare A Register)

ヒット	7	6	5	4	3	2	1	0	
\$27 (\$47)	(MSB)							(LSB)	OCR0A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNT0)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC0Aピンでの波形出力を生成するのに使えます。

## 15.9.5. OCR0B - タイマ/カウンタ0 比較Bレジスタ (Timer/Counter0 Output Compare B Register)

ヒット	7	6	5	4	3	2	1	0	_
\$28 (\$48)	(MSB)							(LSB)	OCR0B
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レジ゙スタは継続的にカウンタ(TCNT0)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC0Bピンでの波形出力を生成するのに使えます。

## 15.9.6. TIMSK0 - タイマ/カウンタ0割り込み許可レジスタ(Timer/Counter 0 Interrupt Mask Register)

ヒット	7	6	5	4	3	2	1	0	_
(\$6E)	-	-	-	-	-	OCIE0B	OCIE0A	TOIE0	TIMSK0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

• ビット7~3 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

• ビット2 - OCIE0B : タイマ/カウンタ0比較B割り込み許可 (Timer/Counter0 Output Compare Match B Interrupt Enable)

OCIE0Bビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ0比較B一致割り込みが許可されます。タイマ/カウンタ0で比較B一致が起こる、即ちタイマ/カウンタ0割り込み要求フラク・レジスタ(TIFR0)で比較B割り込み要求フラク、(OCF0B)が設定(1)されると、対応する割り込みが実行されます。

• ビット1 - OCIEOA : タイマ/カウンタ0比較A割り込み許可 (Timer/Counter0 Output Compare Match A Interrupt Enable)

OCIE0Aビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ0比較A一致割り込みが許可されます。タイマ/カウンタ0で比較A一致が起こる、即ちタイマ/カウンタ0割り込み要求フラク・レジスタ(TIFR0)で比較A割り込み要求フラク、(OCF0A)が設定(1)されると、対応する割り込みが実行されます。

## • ビット0 - TOIE0 : タイマ/カウンタの溢れ割り込み許可 (Timer/Counter0 Overflow Interrupt Enable)

TOIE0ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタの溢れ割り込みが許可されま す。タイマ/カウンタの溢れが起こる、即ちタイマ/カウンタの割り込み要求フラグレジスタ(TIFR0)でタイマ/カウンタの溢れ割り込み要求(TOV0)フラグが 設定(1)されると、対応する割り込みが実行されます。

15.9.7. TIFRO - タイマ/カウンタ0割り込み要求フラグレジスタ (Timer/Counter 0 Interrupt Flag Register)

ビット	7	6	5	4	3	2	1	0	
\$15 (\$35)	-	-	-	-	-	OCF0B	OCF0A	TOV0	TIFR0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

ビット7~3 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

• ビット2 - OCF0B : タイマ/カウンタ0比較B割り込み要求フラク (Timer/Conter0, Output Compare B Match Flag)

OCF0Bビットは比較一致がタイマ/カウンタ(TCNT0)と比較レジスタ(OCR0B)間で起こる時に設定(1)されます。対応する割り込み処理ベクタ を実行すると、OCF0Bはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF0Bは解除(0)されま す。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタの割り込み許可レジスタ(TIMSK0)のタイマ/カウンタの比較B一致割り込み許 可(OCIE0B)ビット、OCF0Bが設定(1)されると、タイマ/カウンタの比較B一致割り込みが実行されます。

## • ビット1 - OCF0A : タイマ/カウンタ0比較A割り込み要求フラク (Timer/Conter0, Output Compare A Match Flag)

OCF0Aビットは比較一致がタイマ/カウンタ(TCNT0)と比較レシ、スタ(OCR0A)間で起こる時に設定(1)されます。対応する割り込み処理へクタ を実行すると、OCF0Aはハート・ウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF0Aは解除(0)されま す。ステータスレシ、スタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ0割り込み許可レシ、スタ(TIMSK0)のタイマ/カウンタ0比較A一致割り込み 許可(OCIE0A)ビット、OCF0Aが設定(1)されると、タイマ/カウンタ0比較A一致割り込みが実行されます。

## • ビット0 - TOV0 : タイマ/カウンタ0溢れ割り込み要求フラグ(Timer/Counter0 Overflow Flag)

TOV0ビットはタイマ/カウンタ(TCNT0)溢れが起こる時に設定(1)されます。対応する割り込み処理、クタを実行すると、TOV0はハートウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV0は解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタの割り込み許可レジスタ(TIMSK0)のタイマ/カウンタの溢れ割り込み許可(TOIE0)ビット、TOV0が設定(1)されると、タイマ/カウンタの溢れ割り込みが実行されます。位相基準PWM動作ではタイマ/カウンタのが\$00で計数方向を変える時にこのビットが設定(1)されます。

これらフラグの設定はWGM02~0ビット設定に依存します。90頁の波形生成種別ビット記述の表15-8.を参照してください。

# **16**. 16ビット タイマ/カウンタ (タイマ/カウンタ1,タイマ/カウンタ3,タイマ/カウンタ4,タイマ/カウンタ5)

# 16.1. 特徴

- ・真の16ビット設計(即ち16ビットPWMの許容)
- ・3つの独立した比較出力部
- ・2重緩衝の比較レジスタ
- ・1つの捕獲入力部
- 捕獲入力雑音消去器
- ・比較一致でのタイマ/カウンタ解除(自動再設定)
- ・不具合なしで正しい位相のパルス幅変調器 (PWM)
- ・可変PWM周期
- ・周波数発生器
- 外部事象計数器
- ・ 20種の独立した割り込み(TOV1,OCF1A,OCF1B,OCF1C,ICF1, TOV3,OCF3A,OCF3B,OCF3C,ICF3,TOV4,OCF4A,OCF4B, OCF4C,ICF4,TOV5,OCF5A,OCF5B,OCF5C,ICF5)

# 16.2. 概要


この16ビットタイマ/カウンタ部は正確なプログラム実行タイジング(事象管理)、波形生成、信号タイジング計測を許します。主な特徴は次に示されます。

本文書でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'はタイマ/カウンタ番号、小文字の'x'は比較出力部の置き換え です。けれどもプログラムでレジスタまたはビット定義に使う時は正確な形式が使われなければなりません(例えばタイマ/カウンタ1のカウンタ値 に対するアクセスのTCNT1のように)。

この16ビットタイマ/カウンタの簡単化した構成図は図16-1.で示されます。実際のI/Oピンの配置については5頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は108頁の「16ビットタイマ/カウンタ1,3,4,5用レジスタ」で示されます。

38頁の「PRR0 - 電力削減レジスタ」のPRTIM1ビットはタイマ/カウンタ1部を許可するために0を書かれねばなりません。同様に39頁の「PRR 1 - 電力削減レジスタ」のPRTIM3,PRTIM4,PRTIM5ビットは各々タイマ/カウンタ3,4,5部を許可するために0を書かれねばなりません。

タイマ/カウンタ4と5はATmega640/1280/2560でのみ完全な機能を持ちます。捕獲入力と比較出力はATmega1281/2561で利用できません。



注: タイマ/カウンタ1,3,4,5のピン配置と説明については5頁の「ピン配置」、60頁の表14-6.、63頁の表14-12.、65頁の表14-15.、70頁の表 14-24.、75頁の表14-33.を参照してください。

## 16.2.1. 関係レジスタ

タイマ/カウンタ(TCNTn)、比較レシ、スタ(OCRnA, OCRnB, OCRnC)、捕獲レシ、スタ(ICRn)は全て16ビットレシ、スタです。16ビットレシ、スタをアクセスするとき、特別な手順に従わなければなりません。これらの手順は95頁の「16ビットレジ、スタのアクセス」項で記述されます。タイマ/カウンタn制御レシ、スタ(TCCRnA, TCCRnB, TCCRnC)は8ビットレジ、スタで、CPUアクセス制限はありません。割り込み要求信号はタイマ/カウンタn割り込み要求レジ、スタ(TIFRn)で全て見えます。全ての割り込みはタイマ/カウンタn割り込み許可レジ、スタ(TIMSKn)で個別に遮蔽(禁止)されます。TIFRnとTIMSKnはこの図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはTnピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウン タが値を増加(または減少)するのに使うクロック元と端(エッジ)を制御します。クロック元が選ばれないと、タイマ/カウンタは動きません。クロック選 択論理部からの出力はタイマ/カウンタクロック(clkTn)として参照されます。

2重緩衝化した比較レシ<sup>、</sup>スタ(OCRnA,OCRnB,OCRnC)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OCnA, OCnB,OCnC)ビンでPWMまたは可変周波数出力を生成するための波形生成器により使えます。99頁の「比較出力部」をご覧ください。この比較一致発生は比較出力割り込み要求の発生に使える比較一致割り込み要求7ラグ(OCFnA,OCFnB,OCFnC)も設定(1)します。

捕獲レジスタ(ICRn)は捕獲起動(ICPn)ピンまたはアナログ比較器出力(184頁の「**アナログ比較器**」参照)のどちらかの外部(端で起動された) 事象でタイマ/カウンタ値を捕獲(複写)できます。捕獲入力部は尖頭雑音を捕らえる機会を軽減するためにデジタル濾波部(雑音消去器) を含みます。

TOP値または最大タイマ/カウンタ値は、いくつかの動作種別で、OCRnA、ICRn、または一群の固定値のどれかによって定義できます。 PWM動作でTOP値としてOCRnAを使うと、OCRnAはPWM出力生成用に使えません。けれどもこの場合、TOP値は動作中に変更されるのをTOP値に許す2重緩衝化します。固定的なTOP値が必要とされる場合、ICRnが代わりに使え、PWM出力として使われるべき OCRnAを開放します。

# 16.2.2. 定義

次の定義は本文書を通して広範囲に使われます。

表16-1. 用語	表16-1. 用語定義								
用語	意味。								
BOTTOM	カウンタが\$0000に到達した時。								
MAX	カウンタが\$FFFF(65535)に到達した時。								
TOP	カウンタがTOP値に到達した時(計数動作での最大値と等しくなった時)。TOP値は固定値(\$00FF,\$01FF,\$03FF)、 OCRnA値、ICRn値の何れか1つを指定できます。この指定は動作種別に依存します。								

# **16.3**. 16ビット レシ、スタのアクセス

TCNTn,OCRnA,OCRnB,OCRnC,ICRnは8ビット バス経由でAVR CPUによってアクセスできる16ビット レジスタです。この16ビット レジスタは2 回の読みまたは書き操作を使ってバイトアクセスされなければなりません。各々の16ビットタイマ/カウンタは16ビットアクセスの上位バイトの一時 保存用に1つの8ビットレジスタを持ちます。16ビットタイマ/カウンタ内の全ての16ビットレジスタ間で、この同じ一時レジスタが共用されます。下 位バイトアクセスが16ビット読み書き動作を起動します。16ビットレジスタの下位バイトがCPUによって書かれると、一時レジスタに保存した上 位パイトと書かれた下位バイトは同じクロック周期で両方が16ビットレジスタに複写されます。16ビットレジスタの下位バイトがCPUによって読ま れると、16ビットレジスタの上位バイトは下位バイトが読まれるのと同じクロック周期で一時レジスタに複写されます。

全ての16ビットアクセスが上位ハイトに対して一時レジスタを使う訳ではありません。OCRnA,OCRnB,OCRnCの16ビットレジスタ読み込みは 一時レジスタの使用に関係しません。

16ビット書き込みを行うために上位バイトは下位バイトに先立って書かれなければなりません。16ビット読み込みについては下位バイトが上位バイトの前に読まれなければなりません。

次のコートが例は割り込みが一時レジスタを更新しないことが前提の16ビットタイマ/カウンタレジスタのアクセス法を示します。OCRnA,OCRnB, OCRnC,ICRnレジスタのアクセスに対して同じ原理が直接的に使えます。C言語を使う時はコンパイラが16ビットアクセスを扱うことに注意してく ださい。

アセンブリ言語プログラム例		
LDI LDI OUT OUT	R17, \$01 R16, \$FF TCNTnH, R17 TCNTnL, R16	; ;[16ビット(\$01FF)書き込み] ;\$01FFの上位ハイト値取得 ;\$01FFの下位ハイト値取得 ;上位ハイト設定(一時レジスタ) ;下位ハイト設定(一時レジスタ⇒上位ハイト)
$\stackrel{\mathrm{IN}}{\sim}$	R16, TCNTnL R17, TCNTnH	;[16ビット読み込み] ;下位ハイト取得(上位ハイト⇒一時レシブスタ) ;上位ハイト取得(一時レシブスタ) ;
C言語プログラム例		
unsigned int i; ~ TCNTn = 0x1FF; i = TCNTn; ~		/* */ /* 16ビット(\$01FF)書き込み */ /* 16ビット読み込み */ /* */

## 注: 10頁の「コード例について」をご覧ください。

アセンブリ言語コート、例はR17:R16レジスタ対にTCNTn値を戻します。

16ビットレジスタアクセスが非分断操作であることに注意することが重要です。16ビットレジスタをアクセスする2命令間で割り込みが起き、割り込みコートがその16ビットタイマ/カウンタレジスタの同じ若しくは他の何れかをアクセスすることによって一時レジスタを更新する場合、割り込み外のその後のアクセス結果は不正にされます。従って主コートと割り込みコートの両方が一時レジスタを更新するとき、主コートは16ビットアクセス中の割り込みを禁止しなければなりません。

次のコード例はTCNTnレジスタ内容の非分断読み込み法を示します。同じ原理を使うことにより、OCRnA,OCRnB,OCRnC,ICRnのどの 読み込みも行えます。

アセンフリ言語フ゜	ログラム例		
RD_TCNT <mark>n</mark> :	IN CLI IN IN OUT RET	R18, SREG R16, TCNTnL R17, TCNTnH SREG, R18	;現全割り込み許可フラグ(I)を保存 ;全割り込み禁止 ;TCNTn下位ベイト取得(上位ベイト→一時レジスタ) ;TCNTn上位ベイト取得(一時レジスタ) ;全割り込み許可フラグ(I)を復帰 ;呼び出し元へ復帰
C言語プログラム	例		
unsigned in {	t TIM16	5_Read_TCNT <mark>n</mark> (void)	
unsigne unsigne sreg = disab i = TCN SREG = return }	ed int i SREG; ble_inte Tn; sreg;		<pre>/* ステータス レジスタ一時保存変数定義 */ /* TCNTn読み出し変数定義 */ /* 現全割り込み許可フラグ(I)を保存 */ /* 全割り込み禁止 */ /* TCNTn値を取得 */ /* 全割り込み許可フラグ(I)を復帰 */ /* TCNTn値で呼び出し元へ復帰 */</pre>

注: 10頁の「コード例について」をご覧ください。

アセンフリ言語コートが例はR17:R16レシブスタ対にTCNTn値を戻します。

次のコートが例はTCNTnレジスタ内容の非分断書き込み法を示します。同じ原理を使うことにより、OCRnA,OCRnB,OCRnC,ICRnのどの書き込みも行えます。

アセンブリ言語プ	ログラム例		
WR_TCNTn:	IN CLI OUT OUT OUT RET	R18, SREG TCNTnH, R17 TCNTnL, R16 SREG, R18	;現全割り込み許可フラグ(I)を保存 ;全割り込み禁止 ;TCNTn上位バイト設定(一時レジスタ) ;TCNTn下位バイト設定(一時レジスタ⇒上位バイト) ;全割り込み許可フラグ(I)を復帰 ;呼び出し元へ復帰
C言語プログラム	例		
void TIM16_ {	Write_1	CCNT <mark>n</mark> (unsigned int i)	
unsigne unsigne sreg = disab TCNTn = SREG = }	d int i SREG; le_inte i;		/* ステータス レジスタ一時保存変数定義 */ /* TCNTn書き込み変数定義 */ /* 現全割り込み許可フラク(I)を保存 */ /* 全割り込み禁止 */ /* TCNTn値を設定 */ /* 全割り込み許可フラク(I)を復帰 */

注: 10頁の「コート「例について」をご覧ください。

アセンブリ言語コード例はR17:R16レジスタ対がTCNTnへ書かれるべき値を含むことが必要です。

## 16.3.1. 上位バイトー時レジスタの再使用


書かれる全レジスタについて上位ベイトが同じ複数16ビット レジスタ書き込みなら、上位ベイトは1度書かれることだけが必要です。けれども 直前で記述した非分断操作の同じ規則が、この場合にも適用されることに注意してください。

# 16.4. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ制御レジスタB(TCCRnB)に配置されたクロック選択(CSn2~0)ビットによって制御されるクロック選択論理回路で選ばれます。クロック元と前置分周器の詳細については118頁の「タイマ/カウンタ0,1,3,4,5の前置分周器」をご覧ください。

# 16.5. 計数器部

16ビットタイマ/カウンタの主な部分は設定可能な16ビット双方向カウンタ部です。図16-2.はこのカウンタとその周辺の構成図を示します。



この16ビット カウンタはカウンタの上位8ビットを含むカウンタ上位(TCNTnH)と下位8ビットを含むカウンタ下位(TCNTnL)の2つの8ビット I/Oメモリ位 置に配置されます。TCNTnHレジスタはCPUによる間接的なアクセスのみできます。CPUがTCNTnH I/O位置をアクセスするとき、CPUは上 位パイトー時レジスタ(TEMP)をアクセスします。この一時レジスタはTCNTnLが読まれる時にTCNTnH値で更新され、TCNTnLが書かれる時 にTCNTnHは一時レジスタ値で更新されます。これは8ビットデータ パス経由で1クロック周期内での16ビットカウンタ値全体の読み書きをCPU に許します。予測不能な結果を生じる、カウンタが計数中の時のTCNTn書き込みの特別な場合に注意することが重要です。この特別 な場合はそれらが重要となる項目で記述されます。

使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkTn)でリセット(\$0000)、増加(+1)、または減少(-1)されます。clkTnはクロック 選択(CSn2~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CSn2~0=000)時にカウンタは 停止されます。けれどもTCNTn値はタイマ/カウンタクロック(clkTn)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込み は全てのカウンタ解除や計数動作を無視します(上位優先権を持ちます)。


計数順序(方法)はタイマ/カウンタ制御レシ、スタA(TCCRnA)とタイマ/カウンタ制御レシ、スタB(TCCRnB)に配置された波形生成種別(WGMn3~0) ビットの設定によって決定されます。これらはカウンタ動作(計数)方法と波形がOCnx比較出力に生成される方法間の接続に近いもので す。進化した計数順序と波形生成についてより多くの詳細に対しては102頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOVn)フラグはWGMn3~0ビットによって選ばれた動作種別に従って設定(1)されます。TOVnはCPU割り込み発生に 使えます。

# 16.6. 捕獲入力部

タイマ/カウンタは外部の出来事を捕獲でき、発生時間を示す時間印(タイマ/カウンタ値)を与える捕獲入力部と合体します。出来事または複数の出来事を示す外部信号はICPnビンまたは代わりにアナログ比較器経由で印加できます。時間印はその後、周波数、デューティ比、印加された信号の他の特性の計算に使えます。代わりに時間印は出来事の記録作成にも使えます。

捕獲入力部は図16-3.で示される構成図によって図解されます。直接的な捕獲入力部の部分でない構成図の要素は青枠(訳注:原 文は灰色背景)で示されます。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号を示します。



注: アナログ比較器出力(ACO)はタイマ/カウンタ1のみ起動でき、タイマ/カウンタ3,4,5では使えません。(訳補:ATmega1281/2561にはICP4と ICP5ピンが存在しないため、タイマ/カウンタ4,5での捕獲機能は利用できません。)

捕獲起動入力(ICPn)ピン若しくは代わりにアナログ比較器出力(ACO)で論理レベルの変化(出来事)が起き、その変化が端(エッシ)検出器の設定を追認すると、捕獲が起動されます。捕獲が起動されると、カウンタ(TCNTn)の16ビット値が捕獲レジスタ(ICRn)に書かれます。捕獲割り込み要求フラグ(ICFn)はTCNTn値がICRnに複写されるのと同じシステムクロックで設定(1)されます。許可(I=1,ICIEn=1)ならば捕獲割り込み要求フラグは捕獲割り込みを発生します。ICFnは割り込みが実行されると自動的に解除(0)されます。代わりにこのI/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。

捕獲レジスタ(ICRn)の16ビット値読み込みは、初めに下位ハイト(ICRnL)、その後に上位ハイト(ICRnH)を読むことによって行われます。下 位ハイトが読まれる時に上位ハイトが上位ハイトー時レジスタ(TEMP)に複写されます。CPUがICRnH I/O位置を読むと、この一時レジスタを アクセスします。

ICRnはカウンタのTOP値定義にICRnを利用する波形生成種別を使う時にだけ書けます。これらの場合、TOP値がICRnに書かれ得る 前に波形生成種別(WGMn3~0)ビットが設定されなければなりません。ICRnに書く時は下位バイトがICRnLに書かれる前に、上位バイト がICRnH I/O位置に書かれなければなりません。

16ビットレジスタアクセス法のより多くの情報については95頁の「16ビットレジスタのアクセス」を参照してください。

## 16.6.1. 捕獲起動元

捕獲入力部用の主な起動元は捕獲起動入力(ICPn)ピンです。タイマ/カウンタ1は捕獲入力部用起動元としてアナログ比較器出力を代わり に使えます。アナログ比較器はアナログ比較器制御/状態レジスタ(ACSR)のアナログ比較器捕獲起動許可(ACIC)ビットの設定(1)によって起 動元として選ばれます。起動元を変更することが捕獲を起動し得ることに気付いてください。従って捕獲割り込み要求フラグ(ICFn)は、 その変更後に解除(0)されなければなりません。

捕獲起動入力(ICPn)ピンとアナログ比較器出力(ACO)の両入力は、Tnビン(118頁の図17-1.参照)についてと同じ技法を使って採取され ます。端検出器も全く同じです。けれども雑音消去が許可されると、付加論理回路が端検出器の前に挿入され、そして遅延を4システム クロック周期増やします。タイマ/カウンタがTOP値定義にICRnを使う波形生成種別に設定されないなら、雑音消去器と端検出器の入力が 常に許可されることに注意してください。

捕獲入力はICPntプのホートを制御することによってソフトウェアで起動できます。

## 16.6.2. 雑音消去器

雑音消去器は簡単なデジタル濾波器機構を使うことによって雑音耐性を改善します。雑音消去器の入力は4採取に渡って監視され、 端検出器によって使われる方向転換となる出力を変更するためには4回全てが同じでなければなりません。

雑音消去器はタイマ/カウンタ制御レジスタB(TCCRnB)の捕獲入力雑音消去許可(ICNCn)ビットの設定(1)によって許可されます。許可した とき、雑音消去器は入力に印加した変更からICRnの更新までに4システム クロック周期の追加遅延をもたらします。雑音消去器はシステム クロックを使い、従って前置分周器によって影響されません。

## 16.6.3. 捕獲入力の使用

捕獲入力機能を使う主な要求(目的)は入って来る出来事に対して充分なプロセッサ能力を当てがうことです。2つの出来事間の時間が 際どいとします。次の出来事が起こる前に捕獲した捕獲レジスタ(ICRn)の値をプロセッサが読めなかった場合、ICRnは新しい値で上書き されます。この場合、捕獲の結果は不正にされます。

捕獲割り込みを使う時にICRnは割り込み処理ルーチンで可能な限り早く読まれるべきです。捕獲割り込みが相対的に高い優先順位であっても、最大割り込み応答時間は他の割り込み要求のどれかを扱うのに必要とされる最大クロック周期数に依存します。

動作中にTOP値(分解能)が積極的に変更されるとき、どの動作種別での捕獲入力部の使用も推奨されません。


外部信号のデューティ比測定は各捕獲後に起動端が変更されることを必要とします。検出端の変更はICRnが読まれてしまった後に可能な限り早く行われなければなりません。端(エッジ)の変更後、捕獲割り込み要求フラグ(ICFn)はソフトウェア(I/Oビット位置への論理1書き込み)によって解除(0)されなければなりません(訳補:端変更によってICFnが設定(1)されることを想定)。周波数のみの測定について(割り込み処理が使われる場合)、ICFnの解除(0)は必要とされません。

# 16.7. 比較出力部

この16ビット比較器はTCNTnと比較レシ、スタ(OCRnx)を継続的に比較します。TCNTnとOCRnxが等しければ、比較器は一致を指示しま す。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCFnx)を設定(1)します。許可(I=1,OCIEnx=1)なら、この比較割 り込み要求フラグは比較割り込みを発生します。OCFnxは割り込みが実行されると自動的に解除(0)されます。代わりにOCFnxはこの I/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGMn3~0)ビットと比較出力選択 (COMnx1,0)ビットによって設定された動作種別に従った出力を生成するのにこの一致信号を使います。TOPとBOTTOM信号は動作 種別(102頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使われます。

比較A出力部の特殊な特性はタイマ/カウンタのTOP値(即ちカウンタの分解能)定義を許します。カウンタの分解能に加え、TOP値は波形生成器によって生成された波形の周期時間を定義します。

図16-4.は比較出力部の構成図を示します。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号(タイマ/カウンタ1に対してはn=1)、小文字の'x'は比較出力部(A、BまたはC)を表します。直接的な比較出力部の部分でない構成図の要素は青枠(訳注:原文は灰色背景)で示されます。



### 図16-4. 比較出力部構成図

OCRnxは12種類のパルス幅変調(PWM)のどれかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作に ついては2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCRnxレジスタの更新 を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。

OCRnxのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCRnx緩衝部をアクセスし、禁止されるとOCRnxレジスタを直接アクセスします。OCRnx(緩衝部またはレジスタ)の内容は書き込み操作によってのみ変更されます (タイマ/カウンタはTCNTnやICRnのようにOCRnxを自動的に更新しません)。従ってOCRnxは上位ハイトー時レジスタ(TEMP)経由で読まれ ません。けれども他の16ビットレジスタをアクセスする時のように下位ハイトを先に読むのは良い習慣です。OCRnx書き込みは16ビット全て の比較が継続的に行われるため、一時レジスタ経由で行われなければなりません。上位ハイト(OCRnxH)が先に書かれなければなりま せん。上位ハイトI/O位置がCPUによって書かれると、一時レジスタは書かれた値で更新されます。その後に下位ハイト(OCRnxL)が下位 8ビットを書かれると、(一時レジスタ内の)上位ハイトは(下位ハイト書き込みと)同じシステムクロック周期でOCRnx緩衝部またはOCRnxレジスタ のどちらかに複写されます。

16ビットレジスタアクセス法のより多くの情報については95頁の「16ビットレジスタのアクセス」を参照してください。

(訳注) ここでは比較nxレジスタ全体をOCRnx、OCRnxを構成する緩衝部分をOCRnx緩衝部、実際の比較に使われるレジスタ本体部分をOCRnxレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

## 16.7.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は強制変更(FOCnx)ビットに1を書くことによって強制(変更)できます。比較一致の強制 は比較割り込み要求フラグ(OCFnx)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OCnxピンは実際の比較一致が起きた場 合と同様に更新されます(COMnx1,0ビット設定がOCnxピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

## 16.7.2. TCNTn書き込みによる比較一致妨害

TCNTnへの全てのCPU書き込みは、例えタイマ/カウンタが停止されていても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に、割り込みを起動することなく、TCNTnと同じ値に初期化されることをOCRnxに許します。

## 16.7.3. 比較一致部の使用


どの動作種別でのTCNTn書き込みでも19イマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、何れかの比較出力部を使う場合、TCNTnを変更する時に危険を伴います。TCNTnに書かれた値がOCRnx値と同じ場合、比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。可変TOP値のPWM動作でTOPに等しいTCNTnを書いてはいけません。(行った場合)TOPに対する比較一致は無視され、カウンタは\$FFFFへ(計数を)続けます。同様にカウンタが下降計数のとき、BOTTOMに等しいTCNTn値を書いてはいけません。

OCnxの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OCnx値を設定する一番簡単な方法は標準動作で強制変更(FOCnx)ストローブビットを使うことです。波形生成種別間を変更する時であっても、OCnx(内部)レジスタはその値を保ちます。

比較出力選択(COMnx1,0)ビットが比較値(OCRnx)と共に2重緩衝されないことに気付いてください。COMnx1,0ビットの変更は直ちに有効となります。

# 16.8. 比較一致出力部

比較出力選択(COMnx1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OCnx)状態の定義にCOMnx 1,0ビットを使います。次にCOMnx1,0ビットはOCnxビッ出力元を制御します。図16-5.はCOMnx1,0ビット設定によって影響される論理回 路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oビンは赤文字(訳注:原文は太字)で示されます。COMnx1,0ビットによって 影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OCnxの状態を参照するとき、その参照はOCnx ビンでなく内部OCnxレジスタに対してです。システム Jセットが起こると、OCnxレジスタは0にJセットされます。



COMnx1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OCnx)によって無効にされます。けれ どもOCnxビッの方向(入出力)はポートビンに対するポート方向レジスタ(DDR)によって未だ制御されます。OCnxビンに対するポート方向レジ スタのビット(DDR\_OCnx)はOCnx値がビンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は一般 的に波形生成種別と無関係ですが、いくつかの例外があります。詳細については表16-3.、表16-4.、表16-5.を参照してください。 比較出力ビン論理回路の設計は出力が許可される前のOCnx状態の初期化を許します。いくつかのCOMnx1,0ビット設定が或る種の 動作種別に対して予約されることに注意してください。108頁の「16ビット タイマ/カウンタ1,3,4,5用レジスタ」をご覧ください。 COMnx1,0ビットは捕獲入力部での何の効果もありません。

## 16.8.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOMnx1,0ビットを違うふうに使います。全動作種別に対してCOMnx1,0=00設定は次の比較 一致で実行すべきOCnxレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については108頁の表 16-3.を参照してください。高速PWM動作については108頁の表16-4.、位相基準PWMと位相/周波数基準PWMについては109頁の 表16-5.を参照してください。

COMnx1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制 変更(FOCnx)ストローブビットを使うことによって直ちに効果を得ることを強制できます。

## 16.9. 動作種別

動作種別、即ちタイマ/カウンタと比較出力ピンの動作は、波形生成種別(WGMn3~0)ビットと比較出力選択(COMnx1,0)ビットの組み合わせ によって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼしま す。COMnx1,0ビットは生成されたPWM出力が反転されるべきか否か(反転または非反転PWM)どちらかを制御します。非PWM動作に 対してのCOMnx1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します。101頁の「比較一致出 力部」をご覧ください。

番号	WGMn3	WGMn2 (CTCn)	WGMn1 (PWMn1)	WGMn0 (PWMn0)	タイマ/カウンタ動作種別	TOP值	OCRnx 更新時	TOVn 設定時
0	0	0	0	0	標準動作	\$FFFF	即値	MAX
1	0	0	0	1	8比",卜位相基準PWM動作	\$00FF	TOP	BOTTOM
2	0	0	1	0	9比,小位相基準PWM動作	\$01FF	TOP	BOTTOM
3	0	0	1	1	10比ット位相基準PWM動作	\$03FF	TOP	BOTTOM
4	0	1	0	0	比較一致タイマ/カウンタ解除(CTC)動作	OCRnA	即値	MAX
5	0	1	0	1	8ビット高速PWM動作	\$00FF	BOTTOM	TOP
6	0	1	1	0	9ビット高速PWM動作	\$01FF	BOTTOM	TOP
7	0	1	1	1	10ビット高速PWM動作	\$03FF	BOTTOM	TOP
8	1	0	0	0	位相/周波数基準PWM動作	ICRn	BOTTOM	BOTTOM
9	1	0	0	1	位相/周波数基準PWM動作	OCRnA	BOTTOM	BOTTOM
10	1	0	1	0	位相基準PWM動作	ICRn	TOP	BOTTOM
11	1	0	1	1	位相基準PWM動作	OCRnA	TOP	BOTTOM
12	1	1	0	0	比較一致タイマ/カウンタ解除(CTC)動作	ICRn	即値	MAX
13	1	1	0	1	(予約)	_	_	_
14	1	1	1	0	高速PWM動作	ICRn	BOTTOM	TOP
15	1	1	1	1	高速PWM動作	OCRnA	BOTTOM	TOP

#### 表16-2. 波形生成種別選択

注: CTCnとPWMn1,0ビット定義名は旧名です。WGMn2~0定義を使ってください。しかし、これらのビットの機能と位置は旧版のタイマ /カウンタと一致します。

タイミング情報の詳細については107頁の「タイマ/カウンタ1,3,4,5のタイミング」を参照してください。

## 16.9.1. 標準動作

最も単純な動作種別が標準動作(WGMn3~0=0000)です。この動作種別での計数方向は常に上昇(+)で、カウンタの解除は実行されません。カウンタは16ビット最大値(MAX=\$FFFF)を通過すると単に範囲を超え、そして\$0000(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOVn)フラグはTCNTnが\$0000になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOVnフラグは設定(1)のみで解除(0)されないことを除いて第17ビットのようになります。けれどもTOVnフラグを自動的に解除(0)するタイマ/カウンタn溢れ割り込みと組み合わせたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。


捕獲入力部は標準動作での使用が容易です。けれども外部の事象間の最大間隔がタイマ/カウンタの分解能(16ビット長)を越えてはならないことに気付いてください。事象間の間隔が長すぎる場合、捕獲部に対して分解能を拡張するために、タイマ/カウンタ溢れ割り込みまたは前置分周器が使われなければなりません。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

# 16.9.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGMn3~0=0100または1100)ではOCRnAまたはICRnがカウンタの分解能を操作するのに使われ ます。CTC動作ではカウンタ(TCNTn)値がOCRnA(WGMn3~0=4)またはICRn(WGMn3~0=12)のどちらかと一致する時にカウンタが\$0000 に解除されます。OCRnAまたはICRnはカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出 力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイミング図は図16-6.で示されます。カウンタ(TCNTn)値はOCRnAまたはICRnのどちらかで比較一致が起こるまで 増加し、そしてその後にカウンタ(TCNTn)は解除(\$0000)されます。



TOP値を定義するのに使われるレジスタに対してOCFnAまたはICFnのどちらかを使うことにより、カウンタ値がTOP値に到達する時毎に 割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使えます。けれども前置分周な しまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更するのは、CTC動作が2重緩衝機能を持たな いために注意して行わなければなりません。OCRnAまたはICRnに書かれた新しい値がTCNTnの現在値よりも低(小さ)い場合、カウンタ は(その回の)比較一致を失います。その後のカウンタは比較一致が起こせるのに先立って、最大値(\$FFFF)へそして次に\$0000から始 める計数をしなければならないでしょう。多くの場合でこの特性は好ましくありません。OCRnAが2重緩衝されるので、代替はTOPを定 義するのにOCRnAを用いる高速PWM動作(WGMn3~0=1111)を使うことでしょう。

CTC動作で波形出力を生成するため、OCnA出力は比較出力選択(COMnA1,0)ビットを交互動作(=01)に設定することによって各比較 一致での論理レベル交互切替に設定できます。OCnA値はそのビンに対するデータ方向が出力(DDR\_OCnA=1)に設定されない限り、 ポートビンで見えないでしょう。生成された波形はOCRnAが0(\$0000)に設定される時にfoCnA=fclk\_I/O/2の最大周波数を得ます。生 成波形周波数は次式によって定義されます。

$$f_{\text{OCnA}} = \frac{f_{\text{clk}_l/O}}{2 \times N \times (1 + \text{OCRnA})}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ割り込み要求(TOVn)フラグはカウンタがMAXから\$0000へ計数するのと同じタイマ/カウンタクロック周期で設定(1)されます。

## 16.9.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGMn3~0=0101,0110,0111,1110,1111)は高周波数PWM波形生成選択を提供します。高速PWMは それが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後BOTTOM から再び始めます。非反転比較出力動作(COMnx1,0=10)での比較出力(OCnx)はTCNTnとOCRnx間の比較一致で解除(0)され、 BOTTOMで設定(1)されます。反転出力動作(COMnx1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。単一 傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準や位相/周波数基準PWM動作よりも2倍高く できます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小 さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWMのPWM分解能は8,9,10ビットに固定、若しくはOCRnAかICRnのどちらかによって定義できます。許された最小分解能は2 ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能は次式を 使うことによって計算できます。


高速PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGMn3~0=0101,0110,0111)、ICRn 値(WGMn3~0=1110)またはOCRnA値(WGMn3~0=1111)のどれかと一致するまで増加されます。そして カウンタは(一致の)次のタイマ/カウンタクロック周期で解除(\$0000)されます。高速PWM動作のタイミング図は図

 $R_{\text{FPWM}} = \frac{\log (\text{TOP}+1)}{\log 2}$ 

16-7.で示されます。本図はOCRnAかICRnがTOPを定義するのに使われる時の高速PWM動作を示します。TCNTn値はタイング図で 単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。本図は非反転と反転のPWM出力を含みます。細い赤線はOCRnx値を示 し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラ グ(OCFnx)は比較一致が起こると設定(1)されます。

タイマ/カウンタ溢れ割り込み要求(TOVn)フラグはカウン タがTOPに到達する時毎に設定(1)されます。加 えて、OCRnAかICRnのどちらかがTOP値を定義 するのに使われると、OCFnAまたはICFn割り込 み要求フラグはTOVnが設定(1)されるのと同じタイ マ/カウンタクロック周期で設定(1)されます。これらの 割り込みの1つが許可されるなら、その割り込み 処理ルーチンはTOPと比較値を更新するのに使え ます。

TOP値を変更するとき、プログラムは新TOP値が全 ての比較レジスタ値と等しいか大きいことを保証し なければなりません。TOP値が何れかの比較レジ スタよりも小さな場合、TCNTnとそのOCRnx間で 比較一致は決して起きません。固定TOP値を使



う場合、どのOCRnxが書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。

ICRnがTOP値を定義するのに使われるとき、ICRnを更新する手順はOCRnAの更新と異なります。ICRnは2重緩衝されません。これ は前置分周なしまたは低い前置分周値でカウンタが走行している時にICRnが小さな値に変更される場合、書かれた新しいICRn値が TCNTnの現在値よりも小さくなる危険を意味します。その後の結果はカウンタが(その回の)TOP値での比較一致を失う事です。その後 のカウンタは比較一致が起こせるのに先立って、MAX値(\$FFFF)へそして次に\$0000から始める計数をしなければならないでしょう。し かし、OCRnAは2重緩衝されます。この特徴は何時でも書かれることをOCRnAのI/O位置に許します。OCRnA I/O位置が書かれる と、書かれた値はOCRnA緩衝部に置かれます。OCRnA(比較)レジスタはその後にTCNTnがTOPと一致した次のタイマ/カ ウンタ クロック周 期にOCRnA緩衝部の値で更新されます。この更新はTCNTnの解除(\$0000)やTOVnの設定(1)と同じタイマ/カウンタ クロック周期で行われ ます。

TOPを定義するのにICRnを使うことは決まったTOP値を使う時に上手くいきます。ICRnを使うことにより、OCnAでのPWM出力を生成 するためにOCRnAが自由に使うます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCRnA が2重緩衝機能のため、TOPとしてOCRnAを使うことは明らかに良い選択です。

高速PWM動作での比較部はOCnxピンでのPWM波形の生成を許します。COMnx1,0ビットを'10'に設定することは非反転PWM出力を 作成し、反転PWM出力はCOMnx1,0を'11'に設定することで生成できます。108頁の表16-4.をご覧ください。実際のOCnx値はその ポート ピンに対するデータ方向が出力(DDR\_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はTCNTnとOCRnx間の比 較一致でOCnx(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$0000、TOPからBOTTOMへ変更)されるタイマ/カウンタ クロック周 期でのOCnxレジスタを解除(0)(または設定(1))することによって生成されます。

PWM出力周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。 fo

 $f_{\text{OCnxPWM}} = \frac{f_{\text{clk}_I/O}}{N \times (1 + \text{TOP})}$ 

OCRnxの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR N×(1+TOP) nxがBOTTOM(\$0000)に等しく設定されると、出力はTOP+1 タイマ/カクンタ クロック周期毎の狭いスパイク(パルス)になるでしょう。TOPに等しいOCRnx設定は(COMnx1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

高速PWM動作で(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOCnA設定(COMnA1,0=01)によって達成できます。これはTOP値を定義するのにOCRnAが使われる(WGMn3~0=1111)の場合にだけ適用されます。生成された波形はOCRnAが0 (\$0000)に設定される時にfOCnA=fclk\_I/O/2の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOCnA交互出力(COMnA1,0=01)と同じです。

## 16.9.4. 位相基準PWM動作

 $\log(TOP+1)$ 


 $R_{\rm PCPWM} =$ 

位相基準ハ<sup>°</sup>ルス幅変調(PWM)動作(WGMn3~0=0001,0010,0011,1010,1011)は高分解能で正しい位相のPWM波形生成選択を提供 します。位相基準PWM動作は両傾斜(三角波)動作を基準とした位相/周波数基準PWMと似ています。かシタはBOTTOM(\$0000)から TOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COMnx1,0=10)での比較出力(OCnx)は 上昇計数中のTCNTnとOCRnx間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COMnx1,0 =11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜 (三角波)PWM動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作のPWM分解能は8,9,10ビットに固定、若しくはOCRnAかICRnのどちらかによって定義できます。許された最小分 解能は2ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能 は次式を使うことによって計算できます。

位相基準PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGMn3~0=0001,0010,0011)、ICRn値(WGMn3~0=1010)またはOCRnA値(WGMn3~0=1011)のどれかと一致するまで増加されます。カウンタはTOPに到達したその時に計数方向を変更します。このTCNTn値は19イマ/カウンタクロッ

NPCPWM<sup>2</sup> log 2 れます。かりシタはTOPに到達したその時に計数方向を変更します。このTCNTn値は1タイマ/かりシタクロック周期間、TOPと等しくなります。位相基準PWM動作のタイシング図は図16-8.で示されます。この図はOCRnAかICRnがTOPを定義するのに使われる時の位相基準PWM動作を示します。TCNTn値はタイシング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCRnx値を示し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCFnx)は比較一致が起こると設定(1)されます。



タイマ/カウンタ溢れ(TOVn)フラク はカウンタがBOTTOMに到達する時毎に設定(1)されます。OCRnAかICRnのどちらかがTOP値を定義す るのに使われるとき、OCFnAまたはICFn割り込み要求フラク はOCRnxレジスタが(TOPに於いて)2重緩衝値で更新されるのと同じタイマ/ カウンタ クロック周期によって設定(1)されます。これらの割り込み要求フラク はカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを 発生するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れ かの比較レジスタよりも小さな場合、TCNTnとそのOCRnx間で比較一致は決して起きません。固定TOP値を使う場合、どのOCRnxが 書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。図16-8.で示される第3周期が図解するように、タイマ/カウンタ が位相基準PWM動作で走行中にTOPを積極的に変更するのは、非対称出力で終わることが有り得ます。これに対する理由は OCRnxレジスタの更新時に見出せます。OCRnx更新はTOPで起きるので、PWM周期はTOPで始まりそして終わります。これは下降傾 斜長が直前のTOP値によって決定され、一方上昇傾斜長は新しいTOP値で決定されることを意味します。これら2つの値(TOP)が違 うとき、その周期の2つの傾斜長は異なるでしょう。この長さの相違が出力での非対称な結果を生じます。

タイマ/カウンタが走行中にTOP値を変更する場合、位相基準PWM動作の代わりに位相/周波数基準PWM動作を使うことが推奨されます。一定のTOP値を使う時に2つの動作種別間に現実的な違いはありません。

位相基準PWM動作での比較部はOCnxピンでのPWM波形の生成を許します。COMnx1,0ビットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOMnx1,0を'11'に設定することで生成できます(109頁の表16-5.をご覧ください)。実際のOCnx値はそのポート ピンに対するデータ方向が出力(DDR\_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時の TCNTnとOCRnx間の比較一致でOCnx(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNTnとOCRnx間の比較一致でOCnxレジスタを解除(0)(または設定(1))することによって生成されます。

位相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。変数Nは前置 分周数(1,8,64,256,1024)を表します。

 $f_{\text{OCnxPCPWM}} = \frac{f_{\text{clk}_I/O}}{2 \times N \times \text{TOP}}$ 

OCRnxの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCRnxが BOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出 力は逆の論理値になります。

TOP値定義にOCRnAが使われ(WGMn3~0=1011)、COMnA1,0=01なら、OCnA出力はデューティ比50%で交互に変化します。

## 16.9.5. 位相/周波数基準PWM動作

位相/周波数基準パルス幅変調(PWM)動作(WGMn3~0=1000,1001)は高分解能で正しい位相と周波数のPWM波形生成選択を提供 します。位相/周波数基準PWM動作は両傾斜(三角波)動作を基準とした位相基準PWMと似ています。カウクタはBOTTOM(\$0000)から TOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COMnx1,0=10)での比較出力(OCnx)は 上昇計数中のTCNTnとOCRnx間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COMnx1,0 =11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜 (三角波)PWM動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。


位相基準と位相/周波数基準PWM動作間の主な違いはOCRnxレジスタがOCRnx緩衝部によって更新される時(訳補:TOPとBOTTO M)です(図16-8.と図16-9.参照)。

位相/周波数基準PWM動作のPWM分解能はOCRnAかICRnのどちらかで定義できます。許された最小分解能は2ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能は次式を使うことによって計算できます。

$$R_{\rm PFCPWM} = \frac{\log ({\rm TOP}+1)}{\log 2}$$

位相/周波数基準PWM動作でのタイマ/カウンタはタイマ/カウンタ値がICRn値(WGMn3~0=1000)かOCRnA 値(WGMn3~0=1001)のどちらかと一致するまで増加されます。カウンタはTOPに到達したその時に計数 方向を変更します。このTCNTn値は1タイマ/カウンタクロック周期間、TOPと等しくなります。位相/周波数

基準PWM動作のタイシケク図は図16-9.で示されます。この図はOCRnAかICRnがTOPを定義するのに使われる時の位相/周波数基準 PWM動作を示します。TCNTn値はタイシケク図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転の PWM出力を含みます。細い赤線はOCRnx値を示し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図 補正に伴い本行若干変更)。比較割り込み要求フラグ(OCFnx)は比較一致が起こると設定(1)されます。



タイマ/カウンタ溢れ(TOVn)フラクはOCRnxレシ、スタが(BOTTOMに於いて)2重緩衝値で更新されるのと同じタイマ/カウンタクロック周期で周期 (1)されます。OCRnAかICRnのどちらかがTOP値を定義するのに使われるとき、OCFnAまたはICFn割り込み要求フラク、はタイマ/カウンタ がTOPに到達する時毎に設定(1)されます。これらの割り込み要求フラク、はカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを 発生するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNTnとそのOCRnx間で比較一致は決して起きません。

図16-9.が示すように、生成された出力は位相基準PWM動作と異なり、全ての周期で対称です。OCRnxレジスタがBOTTOMで更新されるため、上昇と下降の傾斜長は常に等しくなります。これが対称出力パルス、従って正しい周波数を与えます。

TOPを定義するのにICRnを使うことは決まったTOP値を使う時に上手くいきます。ICRnを使うことにより、OCnAでのPWM出力を生成 するためにOCRnAが自由に使うます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCRnA が2重緩衝機能のため、TOPとしてOCRnAを使うことは明らかに良い選択です。

位相/周波数基準PWM動作での比較部はOCnxt<sup>2</sup>ンでのPWM波形の生成を許します。COMnx1,0t<sup>\*</sup>ットを<sup>'</sup>10<sup>'</sup>に設定することは非反転 PWM出力を作成し、反転PWM出力はCOMnx1,0を<sup>'</sup>11<sup>'</sup>に設定することで生成できます(109頁の表16-5.をご覧ください)。実際の OCnx値はそのポ<sup>-</sup>ト t<sup>2</sup>ンに対するデ<sup>-</sup>ータ方向が出力(DDR\_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが 増加する時のTCNTnとOCRnx間の比較一致でOCnx(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNTnとOCRn x間の比較一致でOCnxレジスタを解除(0)(または設定(1))することによって生成されます。

位相/周波数基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。変数 Nは前置分周数(1,8,64,256,1024)を表します。  $f_{\text{OCnxPFCPWM}} = \frac{f_{\text{clk}_l/O}}{2 \times N \times \text{TOP}}$ 

OCRnxの両端値は位相/周波数基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作では OCRnxがBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに 対する出力は逆の論理値になります。

TOP値定義にOCRnAが使われ(WGMn3~0=1001)、COMnA1,0=01なら、OCnA出力はデューティ比50%で交互に変化します。

# **16.10**. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従ってタイマ/カウンタクロック(clkTn)が下図のクロック許可信号として示されます。この図は割り込みフラグが設定(1)される時、そしてOCRnxレジスタがOCRnx緩衝部値で更新される時(2重緩衝を使う動作種別のみ)の情報を含みます。図16-10.はOCFnxの設定についてのタイング図を示します。

図16-10. 前置分周なし(1/1)のタイマ/カウンタ、OCFnx設定 タイミング										
clk <sub>I/O</sub>										
clk <sub>Tn</sub> (clk <sub>I/O/1</sub> )										
TCNTn	_X_	OCRnx-1	_X	OCRnx	X	OCRnx+1		OCRnx+2		
OCRnx				OCRnx <sup>4</sup>	値					
OCFnx										

図16-11.は同じタイミングデータを示しますが、前置分周器が許可されています。




図16-12.は各動作種別でのTOP近辺の計数手順を示します。位相/周波数基準PWM動作使用時のOCRnxレジスタはBOTTOMで更新されます。タイシング図は同じになりますが、当然TOPはBOTTOMで、TOP-1はBOTTOM+1でなどのように置き換えられます。BOTT OMでTOVnを設定(1)する動作種別についても、同様な名称変更が適用されます。

#### 図16-12. 前置分周なし(1/1)のタイマ/カウンタ、TOP近辺 タイミング clk<sub>I/O</sub> $clk_{Tn}$ ( $clk_{I/O}/1$ ) TCNTn (CTC,FPWM) TOP-1 TOP BOTTOM BOTTOM+1 TCNTn (PCPWM, PFCPWM) TOP-1 TOP TOP-1 TOP-2 TOVn(FPWM) ICFn(TOP使用時) 旧OCRnx值 OCRnx(TOP更新時) 新OCRnx值

図16-13.は同じタイミングデータを示しますが、前置分周器が許可されています。

図16-13. 前置分周器(f <sub>clk_I/O</sub> /3	8) <b>のタイマ/カウンタ、TOP近辺</b>	タイミング				
clk <sub>I/O</sub>	, ערעעעעעעע					
clk <sub>Tn</sub> (clk <sub>I/O/8</sub> )						
TCNTn (CTC,FPWM)	X TOP-1	ТОР	ВОТТОМ	BOTTOM+1		
TCNTn (PCPWM,PFCPWM)	TOP-1	ТОР	TOP-1	TOP-2		
TOVn(FPWM) ICFn(TOP使用時)						
OCRnx(TOP更新時)	旧OCF	Rnx値	新OCRnx值			

© 2020 Microchip Technology Inc.

# 16.11. 16ビット タイマ/カウンタ1,3,4,5用レシ、スタ

## 16.11.1. TCCR1A - タイマ/カウンタ1制御レジスタA (Timer/Counter1 Control Register A)

ビット	7	6	5	4	3	2	1	0	
(\$80)	COM1A1	COM1A0	COM1B1	COM1B0	COM1C1	COM1C0	WGM11	WGM10	TCCR1A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## 16.11.2. TCCR3A - タイマ/カウンタ3制御レジスタA (Timer/Counter3 Control Register A)

ヒット	7	6	5	4	3	2	1	0	
(\$90)	COM3A1	COM3A0	COM3B1	COM3B0	COM3C1	COM3C0	WGM31	WGM30	TCCR3A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## 16.11.3. TCCR4A - タイマ/カウンタ4制御レジスタA (Timer/Counter4 Control Register A)

ビット	7	6	5	4	3	2	1	0	
(\$A0)	COM4A1	COM4A0	COM4B1	COM4B0	COM4C1	COM4C0	WGM41	WGM40	TCCR4A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## 16.11.4. TCCR5A - タイマ/カウンタ5制御レジスタA (Timer/Counter5 Control Register A)

ヒット	7	6	5	4	3	2	1	0	
(\$120)	COM5A1	COM5A0	COM5B1	COM5B0	COM5C1	COM5C0	WGM51	WGM50	TCCR5A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

● ビット7,6 - COMnA1,0 : 比較nA出力選択 (Compare Output Mode A bit 1 and 0)

● ビット5,4 - COMnB1,0 : 比較nB出力選択 (Compare Output Mode B bit 1 and 0)

• ビット3,2 - COMnC1,0:比較nC出力選択 (Compare Output Mode C bit 1 and 0)

COMnA1,0、COMnB1,0、COMnC1,0は各々OCnA,OCnB,OCnC比較出力ピンの動作を制御します。COMnA1,0ビットの1つまたは両 方が1を書かれると、OCnA出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。COMnB1,0ビットの1つまたは 両方が1を書かれると、OCnB出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。COMnC1,0ビットの1つまた は両方が1を書かれると、OCnC出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。COMnC1,0ビットの1つまた は両方が1を書かれると、OCnC出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を 許可するため、OCnA,OCnB,OCnCピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OCnA,OCnB,OCnCがピンに接続されるとき、COMnx1,0ビットの機能はWGMn3~0ビット設定に依存します。表16-3.はWGMn3~0ビット が標準動作またはCTC動作(つまり非PWM)に設定される時のCOMnx1,0ビット機能を示します。

# 表16-3. 非PWM動作での比較出力選択(注:nは1,3,4,または5、xはA,BまたはC)

COMnx1	COMnx0	意味
0	0	標準ポート動作 (OCnx切断)
0	1	比較一致でOCnxピントゲル(交互)出力
1	0	比較一致でOCnxピンLowレヘル出力
1	1	比較一致でOCnxピンHighレヘル出力

表16-4.はWGMn3~0ビットが高速PWM動作に設定される時のCOMnx1,0ビット機能を示します。

## 表16-4. 高速PWM動作での比較出力選択(注: nは1,3,4,または5、xはA,BまたはC, Xは0または1)

COMnx0	意味			
0	標準ポート動作(OCnx切断)			
1	WGMn3~0=111X : 比較一致でOCnAビントグル(交互)出力、OCnB/OCnC切断(標準ポート動作) WGMn3~0上記以外:標準ポート動作(OCnx切断)			
0	比較一致でLow、BOTTOMでHighをOCnxピンへ出力(非反転動作)			
1	比較一致でHigh、BOTTOMでLowをOCnxピンへ出力(反転動作)			
	0			

注: COMnx1が設定(1)され、OCRnxがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BO TTOMでの設定(1)または解除(0)は実行されます。より多くの詳細については104頁の「高速PWM動作」をご覧ください。 表16-5.はWGMn3~0ビットが位相基準または位相/周波数基準PWM動作に設定されるときのCOMnx1,0ビット機能を示します。

COMnx1	COMnx0	意味
0	0	標準ポート動作 (OCnx切断)
0	1	WGMn3~0=10X1 :比較一致でOCnAtシトケル(交互)出力、OCnB/OCnC切断(標準ホート動作) WGMn3~0上記以外:標準ホート動作(OCnx切断)
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOCnxtシへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOCnxtシへ出力

注: COMnx1が設定(1)され、OCRnxがTOPと等しいときに特別な状態が起きます。より多くの詳細については105頁の「位相基準 PWM動作」をご覧ください。

#### ● ビット1,0 - WGMn1,0 : 波形生成種別 (Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レシ、スタB(TCCRnB)で得られるWGMn3,2ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大計数(TOP) 値供給元、使われるべき波形生成のどの形式かを制御します(表16-2.参照)。タイマ/カウンタ部によって支援される動作種別は標準動 作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と3形式のパルス幅変調(PWM)動作です。各種動作種別のより多くの情報については 102頁の「動作種別」をご覧ください。

**16.11.5. TCCR1B - タイマ/カウンタ1制御レジスタB**(Timer/Counter1 Control Register B)

ビット	7	6	5	4	3	2	1	0	_
(\$81)	ICNC1	ICES1	-	WGM13	WGM12	CS12	CS11	CS10	TCCR1B
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### 16.11.6. TCCR3B - タイマ/カウンタ3制御レジスタB (Timer/Counter3 Control Register B)

ヒット	7	6	5	4	3	2	1	0	
(\$91)	ICNC3	ICES3	-	WGM33	WGM32	CS32	CS31	CS30	TCCR3B
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### 16.11.7. TCCR4B - タイマ/カウンタ4制御レジスタB (Timer/Counter4 Control Register B) (注:頁下段参照)

ヒット	7	6	5	4	3	2	1	0	
(\$A1)	ICNC4	ICES4	-	WGM43	WGM42	CS42	CS41	CS40	TCCR4B
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### 16.11.8. TCCR5B - タイマ/カウンタ5制御レジスタB (Timer/Counter5 Control Register B) (注:頁下段参照)

ビット	7	6	5	4	3	2	1	0	
(\$121)	ICNC5	ICES5	-	WGM53	WGM52	CS52	CS51	CS50	TCCR5B
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ● ビット7 - ICNCn : 捕獲起動入力n雑音消去許可 (Input Capture Noise Canceler)

このビットを(1に)設定することが捕獲起動入力雑音消去器を活性(有効)にします。雑音消去器が有効にされると、捕獲起動入力 (ICPn)ピッからの入力が濾波されます。この濾波機能はそれが出力を更新するのに、連続4回等しく評価されたICPnピッの採取を必要 とします。雑音消去器が許可されると、捕獲入力はそれによって4発振器(システム クロック)周期遅らされます。

#### ● ビット6 - ICESn : 捕獲起動入力n端選択 (Input Capture Edge Select)

このビットは出来事での捕獲を起動するのに使われる捕獲起動入力(ICPn)ピンのどちらかの端(エッジ)を選びます。ICESnビットが0を書かれると起動動作として下降(負)端が使われ、ICESnビットが1を書かれると上昇(正)端が捕獲を起動します。

捕獲がICESn設定に従って起動されると、カウンタ値が捕獲レシ、スタ(ICRn)に複写されます。この出来事は捕獲入力割り込み要求フラク (ICFn)も設定(1)し、そしてこれは、この割り込みが許可されていれば捕獲入力割り込みを起こすのに使えます。

ICRnがTOP値として使われると(TCCRnAとTCCRnBに配置されたWGMn3~0ビットの記述をご覧ください)、ICPnが切り離され、従って 捕獲入力機能は禁止されます。

注: ATmega1281/2561にはICP4とICP5ピンが存在しないので、これらのデバイスでのICNC4,ICES4,ICNC5,ICES5ビットの機能は無効 です。同様にT4,T5ピンも存在しないので、これらデバイスのタイマ/カウンタ4と5での外部クロック入力は利用できません。 ● ビット5 - Res : 予約 (Reserved)

このビットは将来の使用に対して予約されています。将来のデバイスとの共通性を保つため、TCCRnBが書かれるとき、このビットは0を書かれなければなりません。

• ビット4,3 - WGMn3,2 : 波形生成種別 (Waveform Generation Mode bit 3 and 2)

TCCRnAのWGMn1,0ビット記述をご覧ください。

● ビット2~0 - CSn2~0: クロック選択n (Clock Select, bit 2,1 and 0) この3つのクロック選択ビットはタイマ/カウンタ(TCNTn)によって使われる べきクロック元を選びます。図16-10.と図16-11.をご覧ください。

タイマ/カウンタnに対して外部ピン(クロック)動作が使われる場合、例え Tnピンが出力として設定されても、Tnピンの遷移はカウンタをクロック駆 動します。この特性はソフトウェアに計数の制御を許します。

#### 表16-6. タイマ/カウンタn入力クロック選択

CS12	CS11	CS10	意味
0	0	0	停止(タイマ/カウンタn動作停止)
0	0	1	clk <sub>I/O</sub> (前置分周なし)
0	1	0	clk <sub>I/O</sub> /8 (8分周)
0	1	1	clk <sub>I/O</sub> /64 (64分周)
1	0	0	clk <sub>I/O</sub> /256 (256分周)
1	0	1	clk <sub>I/O</sub> /1024 (1024分周)
1	1	0	Tntシの下降端(外部クロック)
1	1	1	Tntシの上昇端(外部クロック)

# 16.11.9. TCCR1C - タイマ/カウンタ1制御レジスタC (Timer/Counter1 Control Register C)

ビット	7	6	5	4	3	2	1	0	_
(\$82)	FOC1A	FOC1B	FOC1C	-	-	-	_	-	TCCR1C
Read/Write	W	W	W	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

# 16.11.10. TCCR3C - タイマ/カウンタ3制御レジ スタC (Timer/Counter3 Control Register C)

ビット	7	6	5	4	3	2	1	0	_
(\$92)	FOC3A	FOC3B	FOC3C	-	-	-	-	—	TCCR3C
Read/Write	W	W	W	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

# 16.11.11. TCCR4C - タイマ/カウンタ4制御レジズタC (Timer/Counter4 Control Register C)

ビット	7	6	5	4	3	2	1	0	_
(\$A2)	FOC4A	FOC4B	FOC4C	-	-	-	-	-	TCCR4C
Read/Write	W	W	W	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

# 16.11.12. TCCR5C - タイマ/カウンタ5制御レジネタC (Timer/Counter5 Control Register C)

ヒット	7	6	5	4	3	2	1	0	_
(\$122)	FOC5A	FOC5B	FOC5C	-	-	-	-	-	TCCR5C
Read/Write	W	W	W	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

• ビット7 - FOCnA : OCnA強制変更 (Force Output Compare A)

• ビット6 - FOCnB : OCnB強制変更 (Force Output Compare B)

● ビット5 - FOCnC : OCnC強制変更 (Force Output Compare C)

FOCnA/FOCnB/FOCnCビットはWGMn3~0ビットが非PWM動作を指示する時だけ有効です。FOCnA/FOCnB/FOCnCビットに論理1 を書くと波形生成部で直ちに比較一致が強制されます。OCnx出力はCOMnx1,0ビット設定に従って変更されます。FOCnA/FOCnB /FOCnCビットがストローフ、として実行されることに注意してください。それによって強制された比較の効果を決めるのはCOMnx1,0ビットに 存在する値です。

FOCnA/FOCnB/FOCnCストローフ は何れの割り込みの生成もTOPとしてOCRnAを使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$0000)も行いません。

FOCnA/FOCnB/FOCnCビットは常に0として読みます。

# ビット4~0 - Res : 予約 (Reserved)

これらのビットは将来の使用に対して予約されています。将来のデバイスとの共通性を保つため、TCCRnCが書かれるとき、これらのビットは0を書かれなければなりません。

ビット	15	14	13	12	11	10	9	8	
(\$85)	(MSB)								TCNT1H
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$84)								(LSB)	TCNT1L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### **16.11.13. TCNT1H,TCNT1L (TCNT1) - タイマ/カウンタ1 (**Timer/Counter1)

# 16.11.14. TCNT3H,TCNT3L (TCNT3) - タイマ/カウンタ3 (Timer/Counter3)

ビット	15	14	13	12	11	10	9	8	_
(\$95)	(MSB)								TCNT3H
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$94)								(LSB)	TCNT3L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.15. TCNT4H,TCNT4L (TCNT4) - タイマ/カウンタ4 (Timer/Counter4)

ビット	15	14	13	12	11	10	9	8	
(\$A5)	(MSB)								TCNT4H
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$A4)								(LSB)	TCNT4L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.16. TCNT5H,TCNT5L (TCNT5) - タイマ/カウンタ5 (Timer/Counter5)

ヒット	15	14	13	12	11	10	9	8	
(\$125)	(MSB)								TCNT5H
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$124)								(LSB)	TCNT5L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この2つのタイマ/カウンタ I/O位置(TCNTnHとTCNTnLを合わせたTCNTn)は、読み書き両方についてタイマ/カウンタ部の16ビットカウンタに 直接アクセスします。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読み書きされるのを保証するため、このアクセ スは8ビット上位バイトー時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。95 頁の「16ビットレジスタのアクセス」をご覧ください。

カウンタが走行中にカウンタ(TCNTn)を変更することはOCRnxの1つとTCNTn間の比較一致消失の危険を誘発します。 TCNTnへの書き込みは全ての比較部に対して次のタイマ/カウンタ クロックでの比較一致を妨害(除去)します。 16.11.17. OCR1AH,OCR1AL (OCR1A) - タイマ/カウンタ1 比較Aレジスタ (Timer/Counter1 Output Compare Register A)

ビット	15	14	13	12	11	10	9	8	_
(\$89)	(MSB)								OCR1AH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	_
(\$88)								(LSB)	OCR1AL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.18. OCR1BH,OCR1BL (OCR1B) - タイマ/カウンタ1 比較Bレジスタ (Timer/Counter1 Output Compare Register B)

ビット	15	14	13	12	11	10	9	8	_
(\$8B)	(MSB)								OCR1BH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	_
(\$8A)								(LSB)	OCR1BL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.19. OCR1CH,OCR1CL (OCR1C) - タイマ/カウンタ1 比較Cレジスタ (Timer/Counter1 Output Compare Register C)

ビット	15	14	13	12	11	10	9	8	_
(\$8D)	(MSB)								OCR1CH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$8C)								(LSB)	OCR1CL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
	R/ W 0	R/W 0	R/W 0	,	R/W 0	R/W 0		R/W 0	

# 16.11.20. OCR3AH,OCR3AL (OCR3A) - タイマ/カウンタ3 比較Aレジスタ (Timer/Counter3 Output Compare Register A)

ビット	15	14	13	12	11	10	9	8	
(\$99)	(MSB)								OCR3AH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ヒット	7	6	5	4	3	2	1	0	_
(\$98)								(LSB)	OCR3AL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.21. OCR3BH,OCR3BL (OCR3B) - タイマ/カウンタ3 比較Bレジスタ (Timer/Counter3 Output Compare Register B)

ビット	15	14	13	12	11	10	9	8	
(\$9B)	(MSB)								OCR3BH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$9A)								(LSB)	OCR3BL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

16.11.22. OCR3CH,OCR3CL (OCR3C) - タイマ/カウンタ3 比較Cレシズタ (Timer/Counter3 Output Compare Register C)

ビット	15	14	13	12	11	10	9	8	_
(\$9D)	(MSB)								OCR3CH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	_
(\$9C)								(LSB)	OCR3CL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.23. OCR4AH,OCR4AL (OCR4A) - タイマ/カウンタ4 比較Aレジスタ (Timer/Counter4 Output Compare Register A)

ビット	15	14	13	12	11	10	9	8	_
(\$A9)	(MSB)								OCR4AH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$A8)								(LSB)	OCR4AL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.24. OCR4BH,OCR4BL (OCR4B) - タイマ/カウンタ4 比較Bレジスタ (Timer/Counter4 Output Compare Register B)

ビット	15	14	13	12	11	10	9	8	
(\$AB)	(MSB)								OCR4BH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$AA)								(LSB)	OCR4BL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
Read/Write	R/W 0	R/W 0	R/W 0	R/W 0	R/W 0	R/W 0	,		OCR4BL

# 16.11.25. OCR4CH,OCR4CL (OCR4C) - タイマ/カウンタ4 比較Cレジスタ (Timer/Counter4 Output Compare Register C)

ビット	15	14	13	12	11	10	9	8	_
(\$AD)	(MSB)								OCR4CH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	_
(\$AC)								(LSB)	OCR4CL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.26. OCR5AH,OCR5AL (OCR5A) - タイマ/カウンタ5 比較Aレジスタ (Timer/Counter5 Output Compare Register A)

ヒット	15	14	13	12	11	10	9	8	
(\$129)	(MSB)								OCR5AH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ヒット	7	6	5	4	3	2	1	0	
(\$128)								(LSB)	OCR5AL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

16.11.27. OCR5BH,OCR5BL (OCR5B) - タイマ/カウンタ5 比較Bレジスタ (Timer/Counter5 Output Compare Register B)

ビット	15	14	13	12	11	10	9	8	
(\$12B)	(MSB)								OCR5BH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$12A)								(LSB)	OCR5BL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

16.11.28. OCR5CH,OCR5CL (OCR5C) - タイマ/カウンタ5 比較Cレジスタ (Timer/Counter5 Output Compare Register C)

ビット	15	14	13	12	11	10	9	8	
(\$12D)	(MSB)								OCR5CH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$12C)								(LSB)	OCR5CL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNTn)値と比較される16ビット値を含みます。一致は比較一致割り込みやOCnxピンでの波形出力を生成するのに使えます。

この比較レジスタは容量が16ビットです。CPUがこれらのレジスタへ書く時に上位と下位の両バイが同時に書かれるのを保証するため、このアクセスは8ビット上位バイトー時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。95頁の「16ビットレジスタのアクセス」をご覧ください。

## 16.11.29. ICR1H,ICR1L (ICR1) - タイマ/カウンタ1 捕獲レジスタ (Timer/Counter1 Input Capture Register)

ビット	15	14	13	12	11	10	9	8	
(\$87)	(MSB)								ICR1H
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	_
(\$86)								(LSB)	ICR1L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.30. ICR3H,ICR3L (ICR3) - タイマ/カウンタ3 捕獲レジスタ (Timer/Counter3 Input Capture Register)

ビット	15	14	13	12	11	10	9	8	_
(\$97)	(MSB)								ICR3H
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$96)								(LSB)	ICR3L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.31. ICR4H,ICR4L (ICR4) - タイマ/カウンタ4 捕獲レジスタ (Timer/Counter4 Input Capture Register)

ビット	15	14	13	12	11	10	9	8	
(\$A7)	(MSB)								ICR4H
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ヒット	7	6	5	4	3	2	1	0	_
(\$A6)								(LSB)	ICR4L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.32. ICR5H,ICR5L (ICR5) - タイマ/カウンタ5 捕獲レジスタ (Timer/Counter5 Input Capture Register)

ヒット	15	14	13	12	11	10	9	8	
(\$127)	(MSB)								ICR5H
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	_
(\$126)								(LSB)	ICR5L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この捕獲レジスタはICPnピン(またはタイマ/カウンタ1については任意のアナログ比較器出力)で出来事が起こる毎にカウンタ(TCNTn)値で更新 されます。この捕獲レジスタはタイマ/カウンタのTOP値を定義するのに使えます。

この捕獲レジスタは容量が16ビットです。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読まれるのを保証するため、このアクセスは8ビット上位バイトー時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。95頁の「16ビットレジスタのアクセス」をご覧ください。

# 16.11.33. TIMSK1 - タイマ/カウンタ1割り込み許可レジスタ (Timer/Counter1 Interrupt Mask Register)

ビット	7	6	5	4	3	2	1	0	_
(\$6F)	-	-	ICIE1	-	OCIE1C	OCIE1B	OCIE1A	TOIE1	TIMSK1
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.34. TIMSK3 - タイマ/カウンタ3割り込み許可レジスタ (Timer/Counter3 Interrupt Mask Register)

ビット	7	6	5	4	3	2	1	0	_
(\$71)	-	-	ICIE3	-	OCIE3C	OCIE3B	OCIE3A	TOIE3	TIMSK3
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.35. TIMSK4 - タイマ/カウンタ4割り込み許可レジスタ (Timer/Counter4 Interrupt Mask Register)

ビット	7	6	5	4	3	2	1	0	
(\$72)	-	_	ICIE4	_	OCIE4C	OCIE4B	OCIE4A	TOIE4	TIMSK4
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# 16.11.36. TIMSK5 - タイマ/カウンタ5割り込み許可レジスタ (Timer/Counter5 Interrupt Mask Register)

ヒット	7	6	5	4	3	2	1	0	_
(\$73)	-	-	ICIE5	-	OCIE5C	OCIE5B	OCIE5A	TOIE5	TIMSK5
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### • ビット5 - ICIEn : タイマ/カウンタn捕獲割り込み許可 (Timer/Counter n Input Capture Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn捕獲割り込みが許可されます。タイマ/カウンタn割り込み要求フラグレジスタ(TIFRn)に配置された捕獲割り込み要求フラグ(ICFn)が設定(1)されると、対応する割り込み ヘブクタ(46頁の「割り込み」参照)が実行されます。

#### • ビット3 - OCIEnC : タイマ/カウンタn比較C割り込み許可 (Timer/Counter n Output Compare C Match Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn比較C一致割り込みが許可 されます。タイマ/カウンタn割り込み要求フラケレジスタ(TIFRn)に配置された比較nC割り込み要求フラケ(OCFnC)が設定(1)されると、対応す る割り込みへ、クタ(46頁の「割り込み」参照)が実行されます。

# • ビット2 - OCIEnB : タイマ/カウンタn比較B割り込み許可 (Timer/Counter n Output Compare B Match Interrupt Enable)

このビットが1を書かれて、ステータスレジ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn比較B一致割り込みが許可 されます。タイマ/カウンタn割り込み要求フラグレジスタ(TIFRn)に配置された比較nB割り込み要求フラグ(OCFnB)が設定(1)されると、対応す る割り込みへ、クタ(46頁の「割り込み」参照)が実行されます。

# ● ビット1 - OCIEnA : タイマ/カウンタn比較A割り込み許可 (Timer/Counter n Output Compare A Match Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn比較A一致割り込みが許可 されます。タイマ/カウンタn割り込み要求フラゲレジスタ(TIFRn)に配置された比較nA割り込み要求フラグ(OCFnA)が設定(1)されると、対応す る割り込みへ、クタ(46頁の「割り込み」参照)が実行されます。

# • ビット0 - TOIEn : タイマ/カウンタn溢れ割り込み許可 (Timer/Counter n Overflow Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn溢れ割り込みが許可されます。タイマ/カウンタn割り込み要求フラグレジスタ(TIFRn)に配置されたタイマ/カウンタn溢れ割り込み要求フラグ(TOVn)が設定(1)されると、対応する割り込みへ、クタ(46頁の「割り込み」参照)が実行されます。

16.11.37. TIFR1 - タイマ/カウンタ1割り込み要求フラ?	レジスタ (Timer/Counter1 Interrupt Flag Register)
--------------------------------------	---

ヒット	7	6	5	4	3	2	1	0	_
\$16 (\$36)	-	-	ICF1	-	OCF1C	OCF1B	OCF1A	TOV1	TIFR1
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

16.11.38. TIFR3 - タイマ/カウンタ3割り込み要求フラク レジスタ (Timer/Counter3 Interrupt Flag Register)

ビット	7	6	5	4	3	2	1	0	_
\$18 (\$38)	-	-	ICF3	-	OCF3C	OCF3B	OCF3A	TOV3	TIFR3
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

16.11.39. TIFR4 - タイマ/カウンタ4割り込み要求フラク レジスタ (Timer/Counter4 Interrupt Flag Register)

ヒット	7	6	5	4	3	2	1	0	_
\$19 (\$39)	-	-	ICF4	-	OCF4C	OCF4B	OCF4A	TOV4	TIFR4
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

16.11.40. TIFR5 - タイマ/カウンタ5割り込み要求フラク レジスタ (Timer/Counter5 Interrupt Flag Register)

ヒット	7	6	5	4	3	2	1	0	
\$1A (\$3A)	-	-	ICF5	-	OCF5C	OCF5B	OCF5A	TOV5	TIFR5
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

• ビット5 - ICFn : タイマ/カウンタn捕獲割り込み要求フラク (Timer/Conter n, Input Capture Flag)

ICPnt<sup>®</sup>ンに捕獲の事象が起こると、このフラグが設定(1)されます。捕獲レジスタ(ICRn)がWGMn3~0によってTOP値として設定されると、 ICFnフラグはカウンタがTOP値に到達する時に設定(1)されます。

捕獲割り込みベクタが実行されると、ICFnは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもICFnは解除(0)できます。

• ビット3 - OCFnC : タイマ/カウンタn比較C割り込み要求フラク (Timer/Conter n, Output Compare C Match Flag)

このフラグはカウンタ(TCNTn)値が比較Cレジスタ(OCRnC)と一致した後(次)のタイマ/カウンタ クロック周期で設定(1)されます。

強制的な比較出力(FOCnC)ストローブがOCFnCフラグを設定(1)しないことに注意してください。

比較C一致割り込みベクタが実行されると、OCFnCは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによっても OCFnCは解除(0)できます。

• ビット2 - OCFnB : タイマ/カウンタn比較B割り込み要求フラグ(Timer/Conter n, Output Compare B Match Flag)

このフラグはカウンタ(TCNTn)値が比較Bレシ、スタ(OCRnB)と一致した後(次)のタイマ/カウンタクロック周期で設定(1)されます。

強制的な比較出力(FOCnB)ストローブがOCFnBフラグを設定(1)しないことに注意してください。

比較B一致割り込みベクタが実行されると、OCFnBは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによっても OCFnBは解除(0)できます。

• ビット1 - OCFnA : タイマ/カウンタn比較A割り込み要求フラグ(Timer/Conter n, Output Compare A Match Flag)

このフラグはカウンタ(TCNTn)値が比較Aレジスタ(OCRnA)と一致した後(次)のタイマ/カウンタ クロック周期で設定(1)されます。

強制的な比較出力(FOCnA)ストローブがOCFnAフラグを設定(1)しないことに注意してください。

比較A一致割り込みベクタが実行されると、OCFnAは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによっても OCFnAは解除(0)できます。

# • ビット0 - TOVn : タイマ/カウンタn溢れ割り込み要求フラグ(Timer/Counter n Overflow Flag)

このフラグの(1)設定はWGMn3~0ビット設定に依存します。標準またはCTC動作でのTOVnフラグはタイマ/カウンタn溢れ時に設定(1)されます。他のWGMn3~0ビット設定を使う時のTOVnフラグ動作については102頁の表16-2.を参照してください。

タイマ/カウンタn溢れ割り込みベクタが実行されると、TOVnは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもTOVnは解除(0)できます。

# 17. タイマ/カウンタ0,1,3,4,5の前置分周器

タイマ/カウンタ0、1、3、4、5は同じ前置分周器部を共用しますが、タイマ/カウンタは異なる前置分周器設定ができます。以下の記述は言及 した全てのタイマ/カウンタに適用されます。Tn (n=0,1,3,4,5)は一般名として使用されます。

# 17.1. 内部クロック元

タイマ/カウンタはシステム クロック(CSn2~0=001設定)によって直接的にクロック駆動できます。これはシステム クロック周波数(fclk\_I/O)と等しいタイマ /カウンタ最大クロック周波数での最高速動作を提供します。選択で前置分周器からの4つのタップの1つがクロック元として使えます。この前 置分周したクロックはfclk\_I/O/8, fclk\_I/O/64, fclk\_I/O/256, fclk\_I/O/1024の何れかの周波数です。

# 17.2. 前置分周器リセット


この前置分周器は自由走行で(即ちタイマ/カウンタのクロック選択論理回路と無関係に動作する)、Tnによって共用されます。前置分周器 はタイマ/カウンタのクロック選択によって影響を及ぼされないため、前置分周器の状態は前置分周したクロックが使われる状況に対して密接 に関係します。タイマ/カウンタが許可され、前置分周器によってクロック駆動される(CSn2~0=5~2)とき、前置分周加工の一例が生じます。 タイマ/カウンタが許可される時から最初の計数が起きるまでのシステムクロック周期数はNが前置分周値(8,64,256,1024)とすると、1~N+1シ ステムクロック周期になり得ます。

プログラム実行にタイマ/カウンタを同期することに対して前置分周器リセットを使うことが可能です。しかし、同じ前置分周器を共用する他のタ イマ/カウンタも前置分周を使う場合、注意が必要とされなければなりません。前置分周器リセットはそれが接続される全タイマ/カウンタに関す る前置分周器周期に影響を及ぼします。

# 17.3. 外部クロック元

Tnt<sup>®</sup>ンに印加された外部クロック元はタイマ/カウンタクロック(clk<sub>Tn</sub>)として使えます。このTnt<sup>®</sup>ンはt<sup>®</sup>ン同期化論理回路によって全てのシステムクロック周期に一度採取されます。この同期化(採取)された信号はその後に端(エッジ)検出器を通して通過されます。図17-1.はTn同期化と端検出器論理回路の機能等価構成図を示します。レジスタは内部システムクロック(clk<sub>I/O</sub>)の上昇端でクロック駆動されます。ラッチは内部システムクロックのHigh区間で通過(Low区間で保持)です。


端検出器は上昇端(CSn2~0=111)または下降端(CSn2~0=110)の検出毎に1つのclkTnパルスを生成します。



同期化と端検出器論理回路はTnピンへ印加された端からカウンタが更新されるまでに2.5~3.5システム クロック周期の遅延をもたらします。 クロック入力の許可と禁止はTnが最低1システム クロック周期に対して安定してしまっている時に行われなければならず、さもなければ不正 なタイマ/カウンタ クロック ハプルスが生成される危険があります。

印加された外部クロックの各半周期は正しい採取を保証するために1システムクロック周期より長くなければなりません。この外部クロックは 50%/50%デューティ比で与えられるものとして、システムクロック周波数の半分未満(*f*EXTclk<*f*clk\_1/O/2)であることが保証されなければなりま せん。端検出器が採取を使うため、検出できる外部クロックの最大周波数は採取周波数の半分です(ナイキストの標本化定理)。然しなが ら、発振元(クリスタル発振子、セラミック振動子、コンデンサ)公差によって引き起こされたシステムクロック周波数やデューティ比の変動のため、外 部クロック元の最大周波数は*f*clk\_1/O/2.5未満が推奨されます。

外部クロック元は前置分周できません。



# 17.4. 同期系タイマ/カウンタ前置分周器用レシズタ

17.4.1. GTCCR - 一般タイマ/カウンタ制御レジスタ (General Timer/Counter Control Register)

ビット	7	6	5	4	3	2	1	0	
\$23 (\$43)	TSM	-	-	_	-	-	PSRASY	PSRSYNC	GTCCR
Read/Write	R/W	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# • ビット7 - TSM : タイマ/カウンタ同時動作 (Timer/Counter Synchronization Mode)

TSMビットへの1書き込みはタイマ/カウンタ同期化動作を活性(有効)にします。この動作でPSRASYとPSRSYNCへ書かれる値は保持され、 従って対応する前置分周器リセット信号の有効を保持します。これは対応するタイマ/カウンタを停止し、設定中にそれらの1つが進行する 危険なしに同じ値に設定できるのを保証します。TSMビットが0を書かれると、PSRASYとPSRSYNCビットはハートウェアによって解除(0)され て、同時にタイマ/カウンタが計数を始めます。

• ビット0 - PSRSYNC : 同期系タイマ/カウンタ前置分周器リセット (Prescaler Reset Timer/Counter 1,0)

このビットが1の時にタイマ/カウンタ0、タイマ/カウンタ1、タイマ/カウンタ3、タイマ/カウンタ4とタイマ/カウンタ5の前置分周器はリセットします。通常、TSMビットが設定(1)されている場合を除き、このビットはハードウェアによって直ちに解除(0)されます。タイマ/カウンタ0、タイマ/カウンタ1、タイマ/カウンタ3、タイマ/カウンタ4とタイマ/カウンタ5は同じ前置分周器を共用し、この前置分周器のリセットが全てのタイマ/カウンタに影響を及ぼすことに注意してください。

# 18. 比較出力変調器 (OCM1C0A)

# 18.1. 概要


比較出力変調器(OCM)は搬送波を変調した波形の生成を許します。この変調器は16ビットタイマ/カウンタ1の比較C出力部と8ビットタイマ/カウンタ0の比較A出力部からの出力を使います。これらのタイマ/カウンタについてのより多くの詳細に関しては93頁の「16ビットタイマ/カウンタ(タイマ/カウンタ1,タイマ/カウンタ3,タイマ/カウンタ4,タイマ/カウンタ5)」と81頁の「8ビットタイマ/カウン90(PWM付き)」をご覧ください。

この変調器が許可されると、構成図(図18-1.)で示されるように2つの比較出力が共に変調されます。

# 18.2. 説明

比較1C出力部と比較0A出力部は出力に関してPB7ポートビンを共用します。比較出力部の出力(OC1CとOC0A)はこれらの1つが許可(即ちCOMnx1,0≠00に)されると、標準PORTB7レジスタを無効にします。OC1CとOC0Aの両方が同時に許可されると、この変調器が自動的に許可されます。


この変調器の機能等価回路図は図18-2.で示されます。この図はタイマ/カウンタ部とポートBのビット7ピン出力駆動回路部分を含みます。




変調器が許可されると、PORTB7レジスタによって変調形式(論理ANDまたはOR)を選ぶことができます。COMnx1,0ビット設定に拘らず、 DDB7がポートの方向を制御することに注意してください。

# 18.2.1. タイミング例

次図は動作中の変調器を図解します。この例でのタイマ/カウンタ1は(非反転)高速PWM動作で動くように設定され、タイマ/カウンタ0は比較 交互出力(COM01,0=01)のCTC波形動作を使います。



この例ではタイマ/カウンタ0が搬送波を供給する一方で、変調する信号(変調波)はタイマ/カウンタ1の比較C出力によって生成されます。 PWM信号(OC1C)の分解能は変調によって減らされます。この減少係数は搬送波(OC0A)1周期のシステム クロック周期数と等価です。この例では分解能が係数2で減らされます(即ち1/2)。図はPORTB7=0時のPB7出力の第2周期と第3周期でこの減少理由を図解します。第2周期のHigh区間は第3周期のHigh区間よりも1周期長いけれども、PB7出力の結果は両周期で等しくなります。



# 19. 8ビット タイマ/カウンタ2 (PWM, 非同期動作付き)

# 19.1. 特徴


- ・2つの独立した比較部
- ・比較一致でのタイマ/カウンタ解除(自動再設定)
- ・不具合なしで正しい位相のパルス幅変調器 (PWM)
- 周波数発生器
- ・クロック用10ビット前置分周器
- ・溢れと比較一致割り込み (TOV2, OCF2A, OCF2B)
- ・I/O(システム)クロックに依存しない時計用外部32kHzクリスタルからのクロック駆動可能

# 19.2. 概要

タイマ/カウンタ2は2つの独立した比較出力部とPWM支援付きの汎用8ビットタイマ/カウンタ部です。

この8ビットタイマ/カウンタの簡単化した構成図は図19-1.で示されます。I/Oピンの実際の配置については5頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタと ビット位置は131頁の「8ビット タイマ/カウンタ2用レジスタ」で一覧されます。

38頁の「PRR0 - 電力削減レジスタ」のPRTIM2ビットはタイマ/カウンタ2部を許可するために0を書かれなければなりません。



# 19.2.1. 関係レジスタ

タイマ/カウンタ(TCNT2)と比較レジスタ(OCR2AとOCR2B)は8ビットのレジスタです。割り込み要求信号はタイマ/カウンタ2割り込み要求レジスタ (TIFR2)で全て見えます。全ての割り込みはタイマ/カウンタ2割り込み許可レジスタ(TIMSK2)で個別に遮蔽(禁止)されます。TIFR2とTIMSK 2はこの図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、または本章内後ろで詳述されるようにTOSC1/2ピンから非同期にクロック駆動されます。 非同期動作は非同期状態レジ<sup>\*</sup>スタ(ASSR)によって制御されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するのに使う クロック元を制御します。クロック元が選ばれないと、このタイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタ クロック(clkT 2)として参照されます。

2重緩衝化した比較レジスタ(OCR2AとOCR2B)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC2AとOC2B)ピンで PWMまたは可変周波数出力を生成するための波形生成器によって使えます。詳細については123頁の「比較出力部」をご覧くださ い。この比較一致発生は比較出力割り込み要求の発生に使える比較一致割り込み要求フラク(OCF2AとOCF2B)も設定(1)します。

## 19.2.2. 定義

本章でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'は タイマ/カウンタ番号、この場合は2で置き換えます。小文字のxは比較出力部 のチャネル名を表し、この場合はAまたはBです。然しながらプログラムでレジス タまたはビット定義に使う時は正確な形式が使われなければなりません(即 ちタイマ/カウンタ2のカウンタ値のアクセスに対してのTCNT2のように)。

表19-1.の定義は本文書を通して広範囲に渡って使われます。

表19-1.	用語定義
--------	------


1213 1. 川前	
用語	意味
BOTTOM	タイマ/カウンタが\$00に到達した時。
MAX	タイマ/カウンタが\$FF(255)に到達した時。
TOP	タイマ/カウンタが指定された固定値(\$FF) またはOCR2A値に到達した時。この指 定(TOP)値は動作種別に依存します。

# 19.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部同期または外部非同期クロック元によってクロック駆動できます。既定のクロック元(clk<sub>T2</sub>)はMCUクロック(clk<sub>I</sub>/o)と同じです。非同期状態レジスタ(ASSR)の非同期動作許可(AS2)ビットが論理1を書かれると、クロック元はTOSC1とTOSC2に繋がったタイマ/カウンタ用発振器から取得されます。非同期動作の詳細については135頁の「ASSR - 非同期状態レジスタ」をご覧ください。クロック元と前置分周器の詳細については130頁の「タイマ/カウンタ2の前置分周器」をご覧ください。

# 19.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。図19-2.は、このカウンタとその周辺環境の構成図を示します。



使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkT2)で解除(\$00)、増加(+1)、または減少(-1)されます。clkT2はクロック選択 (CS22~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CS22~0=000)時にタイマ/カウンタ は停止されます。けれどもTCNT2値はタイマ/カウンタクロック(clkT2)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込 みは全てのカウンタ解除や計数動作を無視します(上位優先権を持ちます)。

計数順序(方法)はタイマ/カウンタ2制御レシ、スタA(TCCR2A)に配置された波形生成種別(WGM21,0)ビットとタイマ/カウンタ2制御レシ、スタB(TCC R2B)に配置された波形生成種別(WGM22)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法とOC2A/OC2B比較出 力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に関しては125頁の「動作種 別」をご覧ください。

タイマ/カウンタ溢れ(TOV2)フラグはWGM22~0ビットによって選ばれた動作種別に従って設定(1)されます。TOV2はCPU割り込み発生に 使えます。

# 19.5. 比較出力部


この8ビット比較器はTCNT2と比較レシ、スタ(OCR2AとOCR2B)を継続的に比較します。TCNT2がOCR2AまたはOCR2Bと等しければ比較器は一致を指示します。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF2AまたはOCF2B)を設定(1)します。 対応する割り込みが許可(I=1, OCIE2AまたはOCIE2B=1)されているならば、その比較割り込み要求フラグは比較割り込みを発生します。比較割り込み要求フラグは割り込みが実行されると自動的に解除(0)されます。代わりにこのフラグはこのI/Oビット位置に論理1を書

くことによってソフトウェアでも解除(0)できます。波形生成器は波形 生成種別(WGM22~0)ビットと比較出力選択(COM2x1,0)ビットに よって設定された動作種別に従った出力を生成するのにこの 一致信号を使います。MAXとBOTTOM信号は動作種別(125 頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱う ため、波形生成器によって使われます。

図19-3.は比較出力部の構成図を示します。

OCR2xはパルス幅変調(PWM)の何れかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR2xレジスタの更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。 OCR2xのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR2x緩衝部を アクセスし、禁止されるとOCR2xレジスタを直接アクセスします。

#### 図19-3.比較出力部構成図



(訳注) ここでは比較nxレジスタ全体をOCR2x、OCR2xを構成する緩衝部部分をOCR2x緩衝部、実際の比較に使われるレジスタ本体部 分をOCR2xレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

#### 19.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は強制変更(FOC2x)ビットに1を書くことによって強制(変更)できます。比較一致の強制 は比較割り込み要求フラグ(OCF2x)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC2xピンは実際の比較一致が起きた場 合と同様に更新されます(COM2x1,0ビット設定がOC2xピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

#### 19.5.2. TCNT2書き込みによる比較一致妨害

TCNT2への全てのCPU書き込みは、例えタイマ/カウンタが停止されていても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT2と同じ値に初期化されることをOC R2xに許します。

# 19.5.3. 比較一致部の使用


どの動作種別でのTCNT2書き込みでも1タイマ/カウンタ クロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使う場合、TCNT2を変更する時に危険を伴います。TCNT2に書かれた値がOCR2x値と同じ場合に比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT 2値を書いてはいけません。

OC2xの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC2x値を設定する一番簡単な方法は標準動作で強制変更(FOC2x)ストローフ・ビットを使うことです。波形生成動作種別間を変更する時でも、OC2x(内部)レジスタはその値を保ちます。

比較出力選択(COM2x1,0)ビットが比較値(OCR2x)と共に2重緩衝されないことに気付いてください。COM2x1,0ビットの変更は直ちに有効となります。

# 19.6. 比較一致出力部

比較出力選択(COM2x1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC2x)状態の定義にCOM2x 1,0ビットを使います。またCOM2x1,0ビットはOC2xビン出力元を制御します。図19-4.はCOM2x1,0ビット設定によって影響を及ぼされる論 理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oビンは赤文字(訳注:原文は太字)で示されます。COM2x1,0ビットに よって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC2xの状態を参照するとき、その参照は OC2xビンでなく内部OC2xレジスタに対してです。



COM2x1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC2x)によって無効にされます。けれ どもOC2xビンの方向(入出力)はポートビンに対するポート方向レジスタ(DDR)によって未だ制御されます。OC2xビンに対するポート方向レジ スタのビット(DDR\_OC2x)はOC2x値がビンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形 生成種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC2x状態の初期化を許します。いくつかのCOM2x1,0ビット設定が或る種の動作種別に対して予約されることに注意してください。131頁の「8ビット タイマ/カウンタ2用レジスタ」をご覧ください。

#### 19.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM2x1,0ビットを違うふうに使います。全ての動作種別に対してCOM2x1,0=00設定は次の 比較一致で実行すべきOC2xレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については131頁 の表19-2と表19-5.を参照してください。高速PWM動作については131頁の表19-3.と表19-6.、位相基準PWMについては131頁の表 19-4.と表19-7.を参照してください。

COM2x1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制 変更(FOC2x)ストローブビットを使うことによって直ちに効果を得ることを強制できます。

# 19.7. 動作種別

動作種別、即ちタイマ/カウンタと比較出力ピンの動作は、波形生成種別(WGM22~0)ビットと比較出力選択(COM2x1,0)ビットの組み合わせ によって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼしま す。COM2x1,0ビットは生成されるPWM出力が反転されるべきか否か(反転または非反転PWM)どちらかを制御します。非PWM動作に 対するCOM2x1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(124頁の「比較一致出力 部」をご覧ください)。

タイミング情報の詳細については128頁の「タイマ/カウンタ2のタイミング」を参照してください。

#### 19.7.1. 標準動作


最も単純な動作種別が標準動作(WGM22~0=000)です。この動作種別での計数方向は常に上昇(+)で、カウンタ解除は実行されません。カウンタは8ビット最大値(TOP=\$FF)を通過すると単に範囲を超え、そして\$00(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOV2)フラグはTCNT2が\$00になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV2フラグは設定(1)のみで解除(0)されないことを除いて第9ビットのようになります。けれどもTOV2フラグを自動的に解除(0)するタイマ/カウンタ2溢れ割り込みと組み合わせたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

## 19.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM22~0=010)ではOCR2Aがカウンタの分解能を操作するのに使われます。CTC動作ではカウンタ(TCNT2)値がOCR2Aと一致すると、カウンタは\$00に解除されます。OCR2Aはカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイジング図は図19-5.で示されます。カウンタ(TCNT2)値はTCNT2とOCR2A間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT2)は解除(\$00)されます。



OCF2A7ラグを使うことにより、タイマ/カウンタ値がTOP値に達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み 処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOM と近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR2Aに書かれ た新しい値がTCNT2の現在値よりも低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が 起こるのに先立って、最大値(\$FF)へそして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC2A出力は比較出力選択(COM2A1,0)ビットを交互動作(=01)に設定することによって各比較 一致での論理レベル交互切り替えに設定できます。OC2A値はそのビンに対するデータ方向が出力(DDR\_OC2A=1)に設定されない限り ポートビンで見えないでしょう。生成された波形はOCR2Aが0(\$00)に設定されるとき、foC2A=fclk\_I/O/2の最大周波数を得ます。生成 波形周波数は次式によって定義されます。




変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ(TOV2)フラク はカウンタがMAXから\$00へ計数するのと同じタイマ/カウンタ クロック周期で設定(1)されます。

# 19.7.3. 高速PWM動作


高速パルス幅変調(PWM)動作(WGM22~0=011または111)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後にBOTTOMから再び始めます。TOPはWGM22~0=011時に\$FF、WGM22~0=111時にOCR2Aとして定義されます。非反転比較出力動作(COM2x1,0=10)での比較出力(OC2x)はTCNT2とOCR2x間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COM2x1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。この単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がTOP値と一致するまで増加されます。そしてタイマ/カウンタは(一致の)次のタイマ/カウンタ クロック周期で解除(\$00)されます。高速PWM動作のタイシング図は図19-6.で示されます。TCNT2値はタイシング図で単一傾斜動作(鋸波) を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。赤細線はOCR2x値を示し、TCNT2値との交点 (接点)がTCNT2とOCR2x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF2x)はOCR2x= TOPを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。



タイマ/カウンタ溢れ(TOV2)フラクはカウンタがTOPに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチ ンは比較値を更新するのに使えます。

高速PWM動作での比較部はOC2xt<sup>2</sup>ンでのPWM波形の生成を許します。COM2x1,0t<sup>2</sup>ットを'10'に設定することは非反転PWM出力を 作成し、反転PWM出力はCOM2x1,0を'11'に設定することで生成できます。WGM22t<sup>2</sup>ットが設定(1)なら、COM2A1,0t<sup>2</sup>ットの'01'設定は 比較一致での交互反転をOC2At<sup>2</sup>ンに許します。この任意選択はOC2Bt<sup>2</sup>ンに対して利用できません(131頁の表19-3.と表19-6.をご覧 ください)(訳注:前2行修正追加)。実際のOC2x値はホ<sup>2</sup>ート t<sup>2</sup>ンに対するデ<sup>2</sup>ータ方向(DDR\_OC2x)が出力として設定される場合にだけ見 えるでしょう。PWM波形はTCNT2とOCR2x間の比較一致でOC2x(内部)レジ<sup>2</sup>スタを設定(1)(または解除(0))と、カウンタが解除(\$00、TOPか らBOTTOMへ変更)されるタイマ/カウンタ クロック周期でOC2xレジ<sup>2</sup>スタを解除(0)または設定(1)することによって生成されます。 PWM出力周波数は次式によって計算できます。



# 変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。


OCR2xの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR2xがBOTTOM(\$00)と等しく設定 されると、出力はTOP+1 タイマ/カクンタ クロック周期毎の狭いスパーク(パルス)になるでしょう。OCR2xがTOPに等しく設定されると、(COM2x 1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

(**訳補**:WGM22~0=111の場合については、)高速PWM動作での(デューティ比50%)周波数の波形出力は比較一致毎に論理反転する OC2A設定(COM2A1,0=01)によって達成できます。生成された波形はOCR2Aが0(\$00)に設定される時にfoC2x=fclk\_I/O/2の最大周 波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOC2A交互出力 (COM2A1,0=01)と同じです。

## 19.7.4. 位相基準PWM動作

位相基準パルス幅変調(PWM)動作(WGM22~0=001または101)は高分解能で正しい位相のPWM波形生成選択を提供します。位相 基準PWM動作は両傾斜(三角波)動作に基きます。カウンタはBOTTOMからTOPへそして次にTOPからBOTTOMへを繰り返し計数し ます。TOPはWGM22~0=001時に\$FF、WGM22~0=101時にOCR2Aとして定義されます。非反転比較出力動作(COM2x1,0=10)での 比較出力(OC2x)は上昇計数中のTCNT2とOCR2xの比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出 力動作(COM2x1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数です。けれ ども両傾斜(三角波)動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作でのカウンタはカウンタ値がTOPと一致するまで増加されます。カウンタはTOPに達すると計数方向を替えます。この TCNT2値は1タイマ/カウンタクロック周期間TOPと等しくなります。位相基準PWM動作のタイシング図は図19-7.で示されます。TCNT2値はタ イシング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線は OCR2x値を示し、TCNT2値との交点(接点)がTCNT2とOCR2x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。



タイマ/カウンタ溢れ(TOV2)フラグはタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTT OM値に到達する毎に割り込みを発生するのに使えます。

位相基準PWM動作での比較部はOC2xヒシでのPWM波形の生成を許します。COM2x1,0ビットを'10'に設定することは非反転PWM出 力を作成し、反転PWM出力はCOM2x1,0ビットを'11'に設定することで生成できます。WGM02ビットが設定(1)なら、COM0A1,0ビットの '01'設定は比較一致での交互反転をOC0Aピンに許します。この任意選択はOC0Bピンに対して利用できません(131頁の表19-4.と表 19-7.をご覧ください)(訳注:前2行修正追加)。実際のOC2x値はそのポート ピンに対するデータ方向(DDR\_OC2x)が出力として設定され る場合だけ見えるでしょう。PWM波形はカウンタが増加する時のTCNT2とOCR2x間の比較一致でOC2x(内部)レジスタを設定(1)(または 解除(0))と、カウンタが減少する時のTCNT2とOCR2x間の比較一致でOC2xレジスタを解除(0)(または設定(1))によって生成されます。位 相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。

$$f_{\text{OCnxPCPWM}} = \frac{f_{\text{clk\_I/O}}}{2 \times N \times \text{TOP}}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。

OCR2xの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR2xが BOTTOM(\$00)に等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対す る出力は逆の論理値になります。

図19-7.の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnxにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- ・図19-7.でのようにOCR2xはTOPからその値を変更します。OCR2x値がTOPのとき、OCnxt<sup>2</sup>ン値は下降計数での比較一致の結果 と同じです(訳補: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)TOP(位置)でのOCnx値 は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- ・タイマ/カウンタがOCR2x値よりも高い値から数え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOC nxの変更を逃します。(訳補:従って上記同様、TOP位置で(直前がHならば)H→L遷移が生じます。)

# 19.8. タイマ/カウンタのタイミング

以下の図は同期動作でのタイマ/カウンタを示し、従ってタイマ/カウンタクロック(clkT2)が計数許可信号として示されます。非同期動作では clkI/Oがタイマ/カウンタ用発振器(TOSC)クロックによって置換されるべきです。この図は割り込みフラグが設定(1)される時の情報を含みま す。図19-8.は基本的なタイマ/カウンタ動作についてのタイミングデータを示します。この図は位相基準PWM動作以外の全ての動作種別で のMAX値近辺の計数の流れを示します。




図19-9.は同じタイミングデータを示しますが、前置分周器が許可されています。




図19-10.はCTC動作を除く全ての動作種別でのOCF2Aの設定を示します。





図19-11.はCTC動作でのTCNT2の解除とOCF2Aの設定を示します。



# 19.9. タイマ/カウンタ2 非同期動作

タイマ/カウンタ2が非同期で動くとき、いくつかの考慮が成されなければなりません。

- ・警告: タイマ/カウンタ2の同期/非同期クロック駆動間を切り替えると、タイマ/カウンタ2(TCNT2)、タイマ/カウンタ2比較レジスタ(OCR2x)、タイマ/カウンタ2制御レジスタ(TCCR2x)が不正となるかもしれません。クロック元を切り替える安全な手順を次に示します。
  - 1. タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)のOCIE2xとTOIE2の解除(0)により、タイマ/カウンタ2割り込みを禁止します。
  - 2. 非同期状態レジスタ(ASSR)の非同期動作許可(AS2)設定によってクロック元を適切に選びます。
  - 3. TCNT2,OCR2x,TCCR2xに新しい値を書きます。
  - 4. 非同期動作へ切り替えるには、TCN2UB, OCR2xUB, TCR2xUBについて(=0まで)待機します。
  - 5. タイマ/カウンタ2割り込み要求フラグレジスタ(TIFR2)のOCF2xとTOV2フラグを解除(0)します。
  - 6. 必要とされるなら、割り込みを許可します。
- ・CPU主クロック周波数はタイマ発振器周波数の4倍よりも高くなければなりません。
- ・TCNT2,OCR2x,TCCR2xレジスタの1つに書くとき、その値は一時レジスタへ転送され、TOSC1で2つの上昇端後、(実レジスタ)に設定 されます。一時レジスタの内容がそれらの転送先へ転送されてしまう前に新しい値を書くべきではありません。記載された3つのレジ スタの各々がそれら個別の一時レジスタを持ちます。それは、例えばTCNT2書き込みがOCR2x書き込みの実行を妨げないことを意 味します。転送先レジスタへの転送が起きたことを検知するために非同期状態レジスタ(ASSR)は実装されました。
- ・TCNT2,OCR2x,TCCR2xに書いた後でパワーセーブまたはA/D変換雑音低減動作へ移行するとき、デバイスを起動するのにタイマ/カウンタ2が使われる場合、使用者は書かれたレジスタが更新されてしまうまで待たなければなりません。さもなければMCUは変更が有効になる前に休止形態へ移行するでしょう。タイマ/カウンタ2比較一致割り込みがデバイスを起動するのに使われると、TCNT2またはOCR2x書き込み中の比較機能が禁止されるため、これは非常に重要です。書き込み周期が完了されず、OCR2xUBが0に戻る前にMCUが休止形態へ移行すると、デバイスは決して比較一致割り込みを受け取らず、そしてMCUは起動しないでしょう。
- ・パワーセーブまたはA/D変換雑音低減動作からデバイスを起動するのにタイマ/カウンタ2が使われる場合、使用者がこれらの動作へ(復帰後)再移行することを欲するなら、予防処置を講じなければなりません。割り込み論理回路はリセットするのに1 TOSC1周期必要です。起動と休止形態再移行間の時間が1 TOSC1周期未満の場合に割り込みが起きず、デバイスは起動に失敗するでしょう。パワーセーブまたはA/D変換雑音低減動作再移行前の時間が充分であるかどうか迷うなら、1 TOSC1周期が経過されることを保証するのに次の手順が使えます。
  - 1. TCNT2,OCR2x,TCCR2xに値を書きます。
  - 2. 非同期状態レジスタ(ASSR)の対応する更新中フラグが0に戻るまで待ちます。
  - 3. パワーセーブまたはA/D変換雑音低減動作へ移行します。
- ・非同期動作が選ばれると、タイマ/カウンタ2用32.768kHz発振器はパワーダウンとスタンバイ動作を除いて常に動作します。電源投入リセット、パワーダウンまたはスタンバイ動作から起動後、この発振器が安定するのに1秒程度かかるかもしれないことを使用者は承知すべきです。電源投入、パワーダウンまたはスタンバイ動作から起動後、タイマ/カウンタ2を使う前に少なくとも1秒待つことが推奨されます。この発振器の使用またはクロック信号がTOSCビンに印加されるかのどちらかに拘らず、起動時の不安的なクロック信号のため、パワーダウンまたはスタンバイ動作からの起動復帰後、タイマ/カウンタ2の全レジスタの内容が失われたと見做されなければなりません。
- ・タイマ/カウンタ2が非同期でクロック駆動される時のパワーセーブまたはA/D変換雑音低減動作から起動の説明。割り込み条件が合致すると、タイマ/カウンタクロックの次周期で起動処理が開始され、プロセッサがカウンタ値を読めるのに先立ってタイマ/カウンタは常に最低1、進行されます。起動後にMCUは4周期停止され、割り込みルーチンを実行し、そしてSLEEP命令の次の命令から実行を再開します。
- ・パワーセーブ動作から起動直後のTCNT2の読み込みは不正な結果を得るかもしれません。TCNT2が非同期TOSC/ロックでクロック駆動されるため、TCNT2読み込みは内部I/Oクロック領域に同期したレジスタを通して行われなければなりません。同期化はTOSC/ロックの全上昇端で行われます。パワーセーブ動作から起動し、I/Oクロック(clk<sub>I</sub>/O)が再び活性(有効)になるとき、TCNT2はTOSC/ロックの次の上昇端まで以前(休止形態移行前)の値を読むでしょう。パワーセーブ動作から起動後のTOSC/ロックの位相は起動時間に依存するため本質的に特定できません。従ってTCNT2読み込みに対する推奨手順は次のとおりです。
  - 1. OCR2xまたはTCCR2xのどれかに何か値を書きます。
  - 2. 非同期状態レジスタ(ASSR)の対応する更新中フラグが解除(0)されるまで待ちます。

3. TCNT2を読みます。

・非同期動作の間中、非同期タイマ用割り込み要求フラグの同期化は3プロセッサ周期+1タイマ周期かかります。従ってプロセッサが割り込み 要求フラグ設定の原因となったタイマ値を読めるのに先立って、このタイマは最低1、進行されます。比較出力ピンはタイマ クロックで変更 され、プロセッサ クロックに同期されません。

(訳注)本頁記載のA/D変換雑音低減動作は拡張スタンバイ動作かもしれません。

# 19.10. タイマ/カウンタ2の前置分周器

タイマ/カウンタ2用クロック元の名前はclkT2Sです。既定でのclkT2Sは主システム I/Oクロック(clkI/O)に接続されます。タイマ/カウンタ2非同期状態レジスタ(ASSR) の非同期クロック許可(AS2)ビットの設定(1)により、タイマ/カウンタ2はTOSC1ピン から非同期にクロック駆動されます。これは実時間計数器(RTC)としてのタイ マ/カウンタ2の使用を可能にします。AS2が設定(1)されると、TOSC1とTOSC 2ピンは主クロック発振器や標準ホートから切り離されます。クリスタル発振子はタ イマ/カウンタ2用の独立したクロック元として扱うTOSC1とTOSC2ピン間に接続 できます。この発振器は32.768kHzクリスタル発振子で使うために最適化され ています。ASSRの外部クロック許可(EXCLK)ビットの設定(1)によって32kHz 外部クロックが印加できます。詳細については135頁の「ASSR – タイマ/カウンタ 2非同期状態レジスタ」をご覧ください。

タイマ/カウンタ2に対して可能な前置分周済み選択はclkT2S/8, clkT2S/32, clkT2S/64, clkT2S/128, clkT2S/256, clkT2S/1024です。更に0(停止)は 勿論clkT2Sも選択可能です。

一般タイマ/カウンタ制御レジスタ(GTCCR)の非同期系タイマ/カウンタ前置分周器リ セット(PSRASY)ビットの設定(1)は前置分周器をリセットします。これは予測可 能な前置分周器での操作を使用者に許します。

図19-12. タイマ/カウンタ2前置分周器部構成 clk<sub>I/O</sub> 10ビット前置分周器 TOSC1 clk<sub>T2S</sub>  $\infty$ 32 64 28 256 1024 AS2 clkT2S/ clkT2S/ clkT2S/ PSRASY clkT2S/ clkT2S/ lkT2S/ 0 CS20 タイマ/カウンタ2用 CS21 選択器 CS22 clk<sub>T2</sub>

タイマ/カウンタ2 クロック

# 19.11. 8ビット タイマ/カウンタ2 用レシズタ

19.11.1. TCCR2A - タイマ/カウンタ2制御レジスタA (Timer/Counter2 Control Register A)

ビット	7	6	5	4	3	2	1	0	
(\$B0)	COM2A1	COM2A0	COM2B1	COM2B0	-	-	WGM21	WGM20	TCCR2A
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ● ビット7,6 - COM2A1,0 : 比較A出力選択 (Compare Match A Output Mode bit 1 and 0)

これらのビットはOC2A比較出力ピンの動作を制御します。COM2A1,0ビットの1つまたは両方が1を書かれると、OC2A出力はそのI/Oピ ンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC2Aピンに対応するポート方向レ ジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC2Aがピンに接続されるとき、COM2A1,0ビットの機能はWGM22~0ビット設定に依存します。

表19-2.はWGM22~0ビットが標準動作またはCTC動作(つまり 表19-2.非PWM動作比較A出力選択 PWM以外)に設定される時のCOM2A1,0ビット機能を示します。

表19-3.はWGM22~0ビットが高速PWM動作に設定される時のCO M2A1,0ビットの機能を示します。

表19-4.はWGM22~0ビットが位相基準PWM動作に設定される時 のCOM2A1,0ビットの機能を示します。

# 表19-3. 高速PWM動作比較A出力選択(共通注意参照)

COM2A1	COM2A0	意味
0	0	標準ポート動作 (OC2A切断)
0	1	WGM22=0:標準ポート動作(OC2A切断) WGM22=1:比較一致でOC2Aピントグル (交互)出力
1	0	比較一致でLow、BOTTOMでHighを OC2Aピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowを OC2Aピンへ出力(反転動作)

		~ 라
COM2A1	COM2A0	意味
0	0	標準ポート動作 (OC2A切断)
0	1	比較一致でOC2Aピントグル(交互)出力
1	0	比較一致でOC2Aピン Lowレベル出力
1	1	比較一致でOC2Aピン Highレベル出力

#### 表19-4. 位相基準PWM動作比較A出力選択(共通注意参照)

COM2A1	COM2A0	意味
0	0	標準ポート動作 (OC2A切断)
0	1	WGM22=0:標準ポート動作(OC2A切断) WGM22=1:比較一致でOC2Aピン トグル (交互)出力
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC2Aピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC2Aピンへ出力

# ● ビット5,4 - COM2B1,0 : 比較B出力選択 (Compare Match B Output Mode bit 1 and 0)

これらのビットはOC2B比較出力ピンの動作を制御します。COM2B1,0ビットの1つまたは両方が<mark>1</mark>を書かれると、OC2B出力はそのI/Oピン の通常ポート機能を無効にし、そのI/Oヒンに接続されます。けれども出力駆動部を許可するため、OC2Bピンに対応するポート方向レジ スタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC2Bがピンに接続されるとき、COM2B1,0ビットの機能はWGM22~0ビット設定に依存します。

**表19-5**.はWGM22~0ビットが標準動作またはCTC動作(つまり) PWM以外)に設定される時のCOM2B1,0ビット機能を示します。

表19-6.はWGM22~0ビットが高速PWM動作に設定される時のCO M2B1,0ビットの機能を示します。

表19-7.はWGM22~0ビットが位相基準PWM動作に設定される時 のCOM2B1,0ビットの機能を示します。

# 表19-6. 高速PWM動作比較B出力選択(共通注意参照)

COM2B1	COM2B0	意味
0	0	標準ポート動作(OC2B切断)
0	1	(予約)
1	0	比較一致でLow、BOTTOMでHighを OC2Bピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowを OC2Bピンへ出力(反転動作)

#### 表19-5. 非PWM動作比較B出力選択

COM2B1	COM2B0	意味
0	0	標準ポート動作 (OC2B切断)
0	1	比較一致でOC2Bピントグル(交互)出力
1	0	比較一致でOC2Bピン Lowレベル出力
1	1	比較一致でOC2Bピン Highレベル出力

表19-7. 位相基準PWM動作比較B出力選択(共通注意参照)

COM2B1	COM2B0	意味
0	0	標準ポート動作 (OC2B切断)
0	1	(予約)
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC2Bピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC2Bピンへ出力

共通注意: COM2x1が設定(1)され、対応するOCR2xがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視され ますが、BOTTOMまたはTOPでの設定(1)または解除(0)は行われます。より多くの詳細については126頁の「高速PWM動 作」または127頁の「位相基準PWM動作」をご覧ください。(表19-3,4,6,7.各々での注:を纏めました。)

#### ビット3,2 - Res:予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

#### ● ビット1,0 - WGM21,0:波形生成種別(Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レシ<sup>、</sup>スタB(TCCR2B)で得られるWGM22ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大カウンタ(TOP) 値の供給元、使われるべき波形生成のどの形式かを制御します(表19-8.参照)。タイマ/カウンタ部によって支援される動作種別は標準動 作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と2形式のハ<sup>°</sup>ルス幅変調(PWM)動作です。125頁の「動作種別」をご覧ください。

表19-8	. 波形生成	種別選択					
番号	WGM22	WGM21	WGM20	タイマ/カウンタ動作種別	TOP值	OCR2x更新時	TOV2設定時
0	0	0	0	標準動作	\$FF	即時	MAX
1	0	0	1	8比,小位相基準PWM動作	\$FF	TOP	BOTTOM
2	0	1	0	比較一致タイマ/カウンタ解除(CTC)動作	OCR2A	即時	MAX
3	0	1	1	8ビット高速PWM動作	\$FF	BOTTOM	MAX
4	1	0	0	(予約)	-	-	-
5	1	0	1	位相基準PWM動作	OCR2A	TOP	BOTTOM
6	1	1	0	(予約)	-	-	_
7	1	1	1	高速PWM動作	OCR2A	BOTTOM	TOP
			00 L				

注: MAX=\$FF、BOTTOM=\$00です。

#### 19.11.2. TCCR2B - タイマ/カウンタ2制御レジスタB (Timer/Counter2 Control Register B)

ビット	7	6	5	4	3	2	1	0	_
(\$B1)	FOC2A	FOC2B	-	-	WGM22	CS22	CS21	CS20	TCCR2B
Read/Write	W	W	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

# • ビット7 - FOC2A : OC2A強制変更 (Force Output Compare A)

FOC2AビットはWGM22~0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR2Bが書かれる場合、このビットは0に設定されなけれ ばなりません。FOC2Aビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC2A出力はCOM2A1,0ビット設定に 従って変更されます。FOC2Aビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM 2A1,0ビットに存在する値です。

FOC2Aストローフ、は何れの割り込みの生成もTOPとしてOCR2Aを使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行いません。

FOC2Aビットは常に0として読みます。

#### ● ビット6 - FOC2B : OC2B強制変更 (Force Output Compare B)

FOC2BビットはWGM22~0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR2Bが書かれる場合、このビットは0に設定されなけれ ばなりません。FOC2Bビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC2B出力はCOM2B1,0ビット設定に 従って変更されます。FOC2Bビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM 2B1,0ビットに存在する値です。

FOC2Bストローブは何れの割り込みの生成も行いません。

FOC2Bビットは常に0として読みます。

# ビット5,4 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

• ビット3 - WGM22:波形生成種別 (Waveform Generation Mode bit 2)

131頁の「TCCR2A - タイマ/カウンタ制御レジスタA」のWGM21,0ビット記述をご覧ください。

#### • ビット2~0 - CS22~0: クロック選択2 (Clock Select2, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT2)によって使われるクロック元を選びます。表19-9.をご覧ください。

表19-9.917/	N / / / / / / / / / / / / / /		
CS22	CS21	CS20	意味
0	0	0	停止(タイマ/カウンタ2動作停止)
0	0	1	clk <sub>T2S</sub> (前置分周なし)
0	1	0	clk <sub>T2S</sub> /8 (8分周)
0	1	1	clk <sub>T2S</sub> /32 (32分周)
1	0	0	clk <sub>T2S</sub> /64 (64分周)
1	0	1	clk <sub>T2S</sub> /128 (128分周)
1	1	0	clk <sub>T2S</sub> /256 (256分周)
1	1	1	clk <sub>T2S</sub> /1024 (1024分周)

# 表19-9. タイマ/カウンタ2入力クロック選択

# **19.11.3. TCNT2 - タイマ/カウンタ2** (Timer/Counter2)

ヒット	7	6	5	4	3	2	1	0	_
(\$B2)	(MSB)							(LSB)	TCNT2
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

このタイマ/カウンタレジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビットカウンタに直接アクセスします。TCNT2への書き込みは次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT2)を変更することは、TCNT2とOCR2x間の比較一致消失の危険を誘発します。

#### 19.11.4. OCR2A - タイマ/カウンタ2 比較Aレジスタ (Timer/Counter2 Output Compare A Register)

ビット	7	6	5	4	3	2	1	0	
(\$B3)	(MSB)							(LSB)	OCR2A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNT2)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC2Aピンでの波形出力を生成するのに使えます。

#### 19.11.5. OCR2B - タイマ/カウンタ2 比較Bレジスタ (Timer/Counter2 Output Compare B Register)

ビット	7	6	5	4	3	2	1	0	_
(\$B4)	(MSB)							(LSB)	OCR2B
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNT2)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC2Bビンでの波形出力を生成するのに使えます。

## 19.11.6. TIMSK2 - タイマ/カウンタ2割り込み許可レジスタ (Timer/Counter 2 Interrupt Mask Register)

ヒット	7	6	5	4	3	2	1	0	_
(\$70)	-	-	-	-	-	OCIE2B	OCIE2A	TOIE2	TIMSK2
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

ビット7~3 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

#### • ビット2 - OCIE2B : タイマ/カウンタ2比較B割り込み許可 (Timer/Counter2 Output Compare Match B Interrupt Enable)

OCIE2Bビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2比較B一致割り込みが許可されます。タイマ/カウンタ2で比較B一致が起こる、即ちタイマ/カウンタ2割り込み要求フラク・レジスタ(TIFR2)で比較B割り込み要求フラク・(OCF2B)が設定(1)されると、対応する割り込みが実行されます。

#### • ビット1 - OCIE2A : タイマ/カウンタ2比較A割り込み許可 (Timer/Counter2 Output Compare Match A Interrupt Enable)

OCIE2Aビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2比較A一致割り込みが許可されます。タイマ/カウンタ2で比較A一致が起こる、即ちタイマ/カウンタ2割り込み要求フラク・レジスタ(TIFR2)で比較A割り込み要求フラク、(OCF2A)が設定(1)されると、対応する割り込みが実行されます。

#### • ビット0 - TOIE2 : タイマ/カウンタ2溢れ割り込み許可 (Timer/Counter2 Overflow Interrupt Enable)

TOIE2ビットが1を書かれ、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2溢れ割り込みが許可されま す。タイマ/カウンタ2溢れが起こる、即ちタイマ/カウンタ2割り込み要求フラグ レジスタ(TIFR2)でタイマ/カウンタ2溢れ割り込み要求(TOV2)フラグが 設定(1)されると、対応する割り込みが実行されます。

19.11.7. TIFR2 - タイマ/カウンタ2割り込み要求フラク レジスタ (Timer/Counter 2 Interrupt Flag Register)

ビット	7	6	5	4	3	2	1	0	
\$17 (\$37)	-	-	-	-	-	OCF2B	OCF2A	TOV2	TIFR2
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

ビット7~3 - Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

• ビット2 - OCF2B : タイマ/カウンタ2比較B割り込み要求フラク (Timer/Conter2, Output Compare B Match Flag)

OCF2Bビットは比較一致がタイマ/カウンタ(TCNT2)と比較レシ、スタ(OCR2B)間で起こる時に設定(1)されます。対応する割り込み処理へクタ を実行すると、OCF2Bはハート・ウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF2Bは解除(0)されま す。ステータスレシ、スタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ2割り込み許可レシ、スタ(TIMSK2)のタイマ/カウンタ2比較B一致割り込み許 可(OCIE2B)ビット、OCF2Bが設定(1)されると、タイマ/カウンタ2比較B一致割り込みが実行されます。

#### • ビット1 - OCF2A : タイマ/カウンタ2比較A割り込み要求フラク (Timer/Conter2, Output Compare A Match Flag)

OCF2Aビットは比較一致がタイマ/カウンタ(TCNT2)と比較レシ、スタ(OCR2A)間で起こる時に設定(1)されます。対応する割り込み処理へクタ を実行すると、OCF2Aはハート・ウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF2Aは解除(0)されま す。ステータスレシ、スタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ2割り込み許可レシ、スタ(TIMSK2)のタイマ/カウンタ2比較A一致割り込み 許可(OCIE2A)ビット、OCF2Aが設定(1)されると、タイマ/カウンタ2比較A一致割り込みが実行されます。

#### • ビット0 - TOV2 : タイマ/カウンタ2溢れ割り込み要求フラグ(Timer/Counter2 Overflow Flag)

TOV2ビットはタイマ/カウンタ(TCNT2)溢れが起こる時に設定(1)されます。対応する割り込み処理、クタを実行すると、TOV2はハートウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV2は解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)のタイマ/カウンタ2溢れ割り込み許可(TOIE2)ビット、TOV2が設定(1)されると、タイマ/カウンタ2溢れ割り込みが実行されます。位相基準PWM動作ではタイマ/カウンタ2が\$00で計数方向を変える時にこのビットが設定(1)されます。

これらフラグの設定はWGM22~0ビット設定に依存します。132頁の波形生成種別ビット記述の表19-8.を参照してください。

#### 19.11.8. ASSR - タイマ/カウンタ2非同期状態レジスタ(Timer/Counter2 Asynchronous Status Register)

ビット	7	6	5	4	3	2	1	0	
(\$B6)	-	EXCLK	AS2	TCN2UB	OCR2AUB	OCR2BUB	TCR2AUB	TCR2BUB	ASSR
Read/Write	R	R/W	R/W	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

● ビット7 - Res : 予約 (Reserved bit)

このビットは予約されており、常に0として読みます。

#### • ビット6 - EXCLK : 外部クロック信号許可 (Enable External Clock Input)

EXCLKが1を書かれ、非同期クロックが選ばれると、外部クロック入力緩衝部が許可され、32kHzクリスタルの代わりに外部クロックがタイマ発振器1(TOSC1)ピンへ入力できます。EXCLKへの書き込みは非同期動作が選ばれる前に行うべきです。クリスタル発振器はこのビットが0の時にだけ走行(動作)することに注意してください。

#### ビット5 - AS2: タイマ/カウンタ2非同期動作許可(Asynchronous Timer/Counter2)

AS2が0を書かれると、タイマ/カウンタ2はI/Oクロック(clk<sub>I/O</sub>)からクロック駆動されます。AS2が1を書かれると、タイマ/カウンタ2はタイマ発振器 (TOSC1,TOSC2)ピンに接続されたクリスタル発振器からクロック駆動されます。AS2の値が変更されると、タイマ/カウンタ2(TCNT2)、比較レジス タ(OCR2A,OCR2B)、タイマ/カウンタ2制御レジスタ(TCCR2A,TCCR2B)の内容は不正にされるかもしれません。

#### • ビット4 - TCN2UB : タイマ/カウンタ2更新中フラグ (Timer/Counter2 Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2(TCNT2)が書かれると、このビットが設定(1)になります。TCNT2が一時保存レジスタから更新 されてしまうと、このビットはハート・ウェアによって解除(0)されます。このビットの論理0はTCNT2が新しい値で更新される用意ができたことを 示します。

#### • ビット3 - OCR2AUB : タイマ/カウンタ2比較Aレジスタ更新中フラグ(Output Compare A Register2 Update Busy)

タイマ/カウンタ2が非同期に動き、比較Aレシ`スタ(OCR2A)が書かれると、このビットが設定(1)になります。OCR2Aが一時保存レシ`スタから更 新されてしまうと、このビットはハート`ウェアによって解除(0)されます。このビットの論理0はOCR2Aが新しい値で更新される用意ができたこ とを示します。

## • ビット2 - OCR2BUB : タイマ/カウンタ2比較Bレジ、スタ更新中フラク (Output Compare B Register2 Update Busy)

タイマ/カウンタ2が非同期に動き、比較Bレシ`スタ(OCR2B)が書かれると、このビットが設定(1)になります。OCR2Bが一時保存レシ`スタから更 新されてしまうと、このビットはハート`ウェアによって解除(0)されます。このビットの論理0はOCR2Bが新しい値で更新される用意ができたこ とを示します。

#### • ビット1 - TCR2AUB : タイマ/カウンタ2制御レジスタA更新中フラク (Timer/Counter2 Control Register A Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2制御レシ<sup>、</sup>スタA(TCCR2A)が書かれると、このビットが設定(1)になります。TCCR2Aが一時保 存レシ<sup>、</sup>スタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0はTCCR2Aが新しい値で更新される 用意ができたことを示します。

#### • ビット0 - TCR2BUB : タイマ/カウンタ2制御レジズタB更新中フラグ(Timer/Counter2 Control Register B Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2制御レシ`スタB(TCCR2B)が書かれると、このビットが設定(1)になります。TCCR2Bが一時保存レシ`スタから更新されてしまうと、このビットはハート`ウェアによって解除(0)されます。このビットの論理0はTCCR2Bが新しい値で更新される用意ができたことを示します。

更新中フラグが設定(1)中に3つのタイマ/カウンタ2 レジスタのどれかに書き込みが実行されると、更新された値は不正にされ、予期せぬ割り 込みを起こす原因になるかもしれません。

TCNT2,OCR2A,OCR2B,TCCR2A,TCCR2B読み込みについての機構は異なります。TCNT2を読む時は実際のタイマ/カウンタ値が読まれ、OCR2A,OCR2B,TCCR2A,TCCR2Bを読む時は一時保存レジスタの値が読まれます。

#### 19.11.9. GTCCR - 一般タイマ/カウンタ制御レジスタ (General Timer/Counter Control Register)

ビット	7	6	5	4	3	2	1	0	
\$23 (\$43)	TSM	-	-	-	-	_	PSRASY	PSRSYNC GT	CCR
Read/Write	R/W	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ● ビット1 - PSRASY : 非同期系タイマ/カウンタ前置分周器リセット (Prescaler Reset Timer/Counter2)

このビットが1の時にタイマ/カウンタ2の前置分周器はリセットします。通常、このビットはハートウェアによって直ちに解除(0)されます。タイマ/カウンタ 2が非同期動作の時にこのビットが(1を)書かれると、このビットは前置分周器がリセットされてしまうまで1に留まります。TSMビットが設定(1) される場合、このビットはハートウェアによって解除(0)されません。タイマ/カウンタ同期(同時)動作の記載については119頁の「ビット7 - TSM: タイマ/カウンタ同時動作」の記述を参照してください。


# 20. 直列周辺インターフェース (SPI: Serial Peripheral Interface)

直列周辺インターフェースはATmega640/1280/1281/2560/2561と様々なAVRデバイスや周辺デバイス間の高速同期データ転送を許します。 SPIは次の特徴を含みます。

- ・全二重3線同期データ転送
- · 主装置/従装置動作
- ・LSB/MSB先行データ転送
- ・設定変更可能な7つのビット速度
- ・送信完了割り込み要求フラグ
- ・送信上書きフラグ保護
- ・アイドル動作からの起動
- ・倍速(CK/2)主装置SPI動作

USARTはSPI主装置動作も使えます。 158頁の「USARTでのSPI動作」をご 覧ください。38頁の「PRR0 - 電力削 減レジスタ」のPRSPIE、シトはSPI部を許可 するために0を書かれなければなりま せん。

SPIでの主装置と従装置のCPU間相 互連結は図20-2.で示されます。この システムは2つの移動レジスタと主装置ク ロック発生器から成ります。SPI主装置 は希望した従装置のSS(従装置選択) ピンをLowへ引き込む時に一群の通 信を開始します。主装置と従装置は 各々の移動レジスタに送出すべきデータ を用意し、主装置とでする



を用意し、主装置はデータを交換する 注: SPIピン配置については5頁の「ピン配置」と60頁の表14-6.を参照してください。

のに必要なクロック パルスをSCK信号線に生成します。データは常にMOSI(Master Out Slave In)信号線を主装置から従装置へ、MISO (Master In Slave Out)信号線を従装置から主装置へ移動されます。各データ パケット後、主装置はSS(従装置選択)ピンをHighへ引き上 げることによって従装置と同期を取ります。

主装置として設定されると、SPIインターフェースにはSS信号線の自動制御がありません。これは通信が開始できるのに先立って使用者ソフトウェアによって操作されなければなりません。これが行われると、SPIデータレジスタ(SPDR)へのハイト書き込みがSPIクロック発生器を始動し、ハートウェアが従装置内へ8ビットを移動します。1ハイトの移動後、SPIクロック発生器は停止し、SPI状態レジスタ(SPSR)の転送完了フラグ (SPIF)を設定(1)します。SPI制御レジスタ(SPCR)でSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。主装置はSPDR内へ次ハイトを書くことによって次ハイトの移動を継続、またはSS(従装置選択)信号線をHighへ引き上げることによってハウットの終了を指示することができます。最後の到着ハイトはその後の使用のため、緩衝レジスタ内に保持されます。

従装置として設定されると、SPIインターフェースはSSビンがHighに駆動される限り、MISOをHi-Zにした休止状態に留まります。この状態で プログラムはSPIデータレジスタ(SPDR)の内容を更新できますが、そのデータはSSビンがLowに駆動されるまでSCKビンでの到着クロックハルス によって移動出力されません。1ハイトが完全に移動されてしまうと転送完了フラグ(SPIF)が設定(1)されます。SPCRでSPI割り込み許可 (SPIE)ビットが設定(1)されていれば割り込みが要求されます。従装置は受信データを読む前にSPDR内へ送られるべき次のデータの配置 を続けられます。最後の到着バイトはその後の使用のため、緩衝レジスタ内に保持されます。

このシステムは送信側で単一緩衝、受信側で2重緩 衝です。これは一連の移動全体が完了される前 に送信されるべきハイトがSPIデータレジスタ(SPDR) へ書けないことを意味します。けれども、データを 受信するとき、次のデータが完全に移動入力され る前に受信したデータがSPIデータレジスタ(SPDR)か ら読まれなければなりません。さもなければ始め のハイトは失われます。

SPI従装置動作では制御論理回路がSCKピンの到 着信号を採取します。このクロック信号の正しい採 取を保証するため、LowとHighの最小周期は以 下であるべきです。

Low周期: 2 CPUクロック周期より長い

High 周期: 2 CPUクロック周期より長い

SPIが許可されると、MOSI, MISO, SCK, SSビンの データ方向は**表20-1**.に従って無視されます。自動 的なポート無視のより多くの詳細については58頁 の「**交換ポート機能**」を参照してください。

#### 図20-2. SPI 主装置/従装置の連結



#### 表20-1. SPIL<sup>®</sup>ン方向規定

ピン名	主装置時の方向規定	従装置時の方向規定
SCK	ポートB方向レジスタ(DDRB)の指定	入力
MISO	入力	ポートB方向レジスタ(DDRB)の指定
MOSI	ポートB方向レジスタ(DDRB)の指定	入力
SS	ポートB方向レジスタ(DDRB)の指定	入力

注: 使用者定義SPIヒ<sup>2</sup>ンの方向定義方法の詳細記述については60頁の「ホートB の交換機能」を参照してください。 次のコート、例は主装置としてSPIを初期化する方法と簡単な送信を実行する方法を示します。例でのDDR\_SPIはSPIピンを制御する実際のポート方向レジスタに置き換えられなければなりません。DD\_MOSI, DD\_MISO, DD\_SCKはこれらのピンに対する実際のポート方向ビットに置き換えられなければなりません。例えばMOSIがPB5ピンに配置されるなら、DD\_MOSIはDDB5、DDR\_SPIはDDRBに置き換えます。

9 o			
アセンフ゛リ言語プロ	コグラム例		
SPI_M_Init:	LDI OUT LDI OUT RET	R17, (1< <dd_mosi) (1<<dd_sck)<br=""  ="">DDR_SPI, R17 R17, (1&lt;<spe) (1<<mstr)="" (1<<spro)<br=""  ="">SPCR, R17</spe)></dd_mosi)>	;MOSI, SCK=出力、他は入力値を取得 ;MOSI, SCK=出力、他は入力に設定 ;SPI許可、主装置、16分周値を取得 ;SPI許可、主装置、16分周に設定 ;呼び出し元へ復帰
SPI_M_Tx: SPI_M_Tx_W: ;	OUT SBIS RJMP	SPDR, R16 SPSR, SPIF SPI_M_Tx_W	;データ(R16)送信開始 ;転送完了ならばスキップ ;転送完了まで待機
,	RET		;呼び出し元へ復帰
C言語プログラム	例		
void SPI_Ma	sterIni	t(void)	
		DD_MOSI)   (1< <dd_sck); )   (1&lt;<mstr) (1<<spr0);<="" td=""  =""><td>/* MOSI, SCK=出力、他は入力に設定 */ /* SPI許可、主装置、16分周に設定 */</td></mstr)></dd_sck); 	/* MOSI, SCK=出力、他は入力に設定 */ /* SPI許可、主装置、16分周に設定 */
void SPI_Mas {	sterTrar	nsmit(char cData)	
<pre>SPDR = while(! }</pre>		(1< <spif)));< td=""><td>/* データ送信開始 */ /* 転送完了まで待機 */</td></spif)));<>	/* データ送信開始 */ /* 転送完了まで待機 */
<mark>注</mark> : 10頁の「 <b>」-</b>	ド例につ	いて」をご覧ください。	
次のコード例は従業	表置として	SPIを初期化する方法と簡単な受信を実行する方	法を示します。
アセンフ゛リ言語フ゜ロ	コグラム例		
SPI_S_Init:	LDI OUT LDI OUT RET	R17, (1< <dd_miso) DDR_SPI, R17 R17, (1&lt;<spe) SPCR, R17</spe) </dd_miso) 	;MISO出力、他は入力値を取得 ;MISO出力、他は入力に設定 ;SPI許可値を取得 ;SPI許可設定 ;呼び出し元へ復帰
SPI_S_Rx:	SBIS RJMP	SPSR, SPIF SPI_S_Rx	;受信(転送)完了ならばスキップ ;受信(転送)完了まで待機
	IN RET	R16, SPDR	;受信データを取得 ;呼び出し元へ復帰

#### C言語プログラム例

void SPI_SlaveInit(void) {
DDR_SPI = (1< <dd_miso); SPCR = (1&lt;<spe);< td=""></spe);<></dd_miso); 
}
char SPI_SlaveReceive(void)
<pre>while(!(SPSR &amp; (1&lt;<spif))) pre="" return="" spdr;<=""></spif)))></pre>
}

注: 10頁の「コート「例について」をご覧ください。

/\* MISO出力、他は入力に設定 \*/ /\* SPI許可設定 \*/

/\* 受信(転送)完了まで待機 \*/ /\* 受信データと共に復帰 \*/

# 20.1. SSピンの機能

# 20.1.1. 従装置動作

SPIが従装置として設定されると、従装置選択(SS)ピンは常に入力です。SSがLowに保たれるとSPIは活性に(作動)され、使用者によっ てそのように設定されていればMISOは出力になります。他の全てのピンは入力です。SSがHighに駆動されると、出力として使用者設 定され得るMISOを除く全てのピンは入力、SPIは非活動で、それは到着データを受信しないことを意味します。一旦SSピンがHighに駆 動されると、SPI論理回路がリセットすることに注意してください。

このSSビンはパケット/バイト同期に対して、従装置ビット計数器が主装置クロック発生器との同期を保つのに有用です。SSビンがHighに駆動 されると、SPI従装置は直ちに送受信論理回路をリセットし、それは移動レジスタ内で部分的に受信したどのデータも取り落とします。

# 20.1.2. 主装置動作

SPIが主装置(SPI制御レジスタ(SPCR)の主装置許可(MSTR)ビット=1)として設定されると、SSビンの方向は使用者が決められます。

SSが出力として設定されると、このピンはSPIシステムに影響を及ぼされない標準出力ピンです。代表的にはこのピンがSPI従装置のSSピンを駆動するでしょう。

SSが入力として設定されると、SPI主装置動作を保証するため、それはHighに保持されなければなりません。SSE<sup>®</sup>ンが入力として定義 されたSPI主装置として設定される時に周辺回路によってSSE<sup>®</sup>ンがLowに駆動されると、SPIシステムは他の主装置が従装置として選んで データ送信を始めると解釈します。ハスの衝突を避けるためにSPIシステムは次の動作を行います。

- 1. SPCRで主/従選択(MSTR)ビットが解除(0)され、SPIシステムは従装置になります。SPIシステムが従装置になる結果としてMOSIとSCKビ ンが入力になります。
- 2. SPI状態レジスタ(SPSR)でSPI割り込み要求フラケ(SPIF)が設定(1)され、そしてSPI割り込みが許可(SPCRのSPIE=1)され、且つステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)なら、割り込みルーチンが実行されます。


従って割り込み駆動SPI送信が主装置動作で使われ、SSがLowに駆動される可能性があるとき、その割り込み(処理)はMSTRビットが 未だ設定(1)されていることを常に検査すべきです。MSTRビットが従装置選択によって解除(0)されてしまっていると、それはSPI主装置 動作を再び許可するため、使用者によって設定(1)されなければなりません。

# 20.2. データ転送形式


直列データに関してはSPI制御レジスタ(SPCR)のSCK位相(CPHA)とSCK極性(CPOL)制御ビットによって決定されるSCK位相と極性で4つの組み合わせがあります。このSPIデータ転送形式は図20-3.と図20-4.で示されます。データビットは安定のためデータ信号に対して充分な時間を保証するSCK信号の反対端で移動出力と(入力)ラッチが行われます。これは以下で行われるように表20-3.と表20-4.を要約することによって明解にされます。

表20−2. CPOL,CPHA機能動作							
SPI動作種別番号	CPOL	CPHA	SCK先行端	SCK後行端			
0	0	0	入力採取/上昇端	出力設定/下降端			
1	0	1	出力設定/上昇端	入力採取/下降端			
2	1	0	入力採取/下降端	出力設定/上昇端			
3	1	1	出力設定/下降端	入力採取/上昇端			

#### 図20-3. SPIデータ転送形式 (CPHA=0)



#### 図20-4. SPIデータ転送形式 (CPHA=1)



# 20.3. SPI用レジスタ

20.3.1. SPCR - SPI制御レジスタ (SPI Control Register)

ビット	7	6	5	4	3	2	1	0	_
\$2C (\$4C)	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	SPCR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ● ビット7 - SPIE : SPI割り込み許可 (SPI Interrupt Enable)

ステータスレシ<sup>、</sup>スタ(SREG)の全割り込み許可(I)ビットが設定(1)されて、SPI状態レシ<sup>、</sup>スタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)されると、このビットがSPI割り込みを実行させます。

## • ビット6 - SPE : SPI許可 (SPI Enable)

SPEビットが1を書かれるとSPIが許可されます。どのSPI操作を許可するにも、このビットが設定(1)されなければなりません。

#### ● ビット5 - DORD : データ順選択 (Data Order)

DORDビットが1を書かれるとデータ語のLSBが最初に転送されます。DORDビットが0を書かれるとMSBが最初に転送されます。

#### ● ビット4 - MSTR : 主装置/従装置選択 (Master/Slave Select)

このビットは1を書かれると主装置動作、論理0を書かれると従装置動作を選びます。SSが入力として設定され、MSTRが設定(1)の間に Lowへ駆動されると、MSTRが解除(0)され、SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)になります。その後に使用 者はSPI主装置動作を再び許可するためにMSTRを設定(1)しなければなりません。

#### ● ビット3 - CPOL : SCK極性選択 (Clock Polarity)

このビットが1を書かれると、アイドル時にSCKはHighです。CPOLが0を書かれると、アイドル時にSCKはLowです。例については図20-3.と図20-4.を参照してください。CPOL機能は右で要約されます。

表20-3. CPOL機能動作						
CPOL	SCK先行端	SCK後行端				
0	上昇端	下降端				
1	下降端	上昇端				

#### ● ビット2 - CPHA : SCK位相選択 (Clock Phase)

このSCK位相選択(CPHA)ビットの設定はデータがSCKの先行(先)端または後行(後)端で 採取/(設定)されるかを決めます。例については図20-3.と図20-4.を参照してください。 CPHA機能は右で要約されます。

表20-4.	表20−4. CPHA機能動作						
CPHA	SCK先行端	SCK後行端					
0	入力採取	出力設定					
1	出力設定	入力採取					

#### • ビット1,0 - SPR1,0: SPIクロック選択 (SPI Clock Rate Select 1 and 0)

これら2ビットは主装置として設定されたデバイスのSCK速度を制御します。従装置でのSPR1とSPR0は無効です。SCKと(システム)発振器クロック周波数fOSC間の関連は表20-5.で示されます。

表20-	表20-5. SCK速度選択(fosc=CPUクロック周波数)								
	SPR1	0		(	)	]	l	1	
	SPR0	(	)	1		0		1	
	SPI2X	1	0	1	0	1	0	1	0
S	CK周波数	fosc/2	fosc/4	fosc/8	c/8 fosc/16 fosc/32		foso	c/64	fosc/128

#### 20.3.2. SPSR - SPI状態レジスタ (SPI Status Register)

ヒット	7	6	5	4	3	2	1	0	
\$2D (\$4D)	SPIF	WCOL	-	-	-	-	-	SPI2X	SPSR
Read/Write	R	R	R	R	R	R	R	R/W	
初期値	0	0	0	0	0	0	0	0	

#### • ビット7 - SPIF : SPI割り込み要求フラグ (SPI Interrupt Flag)

直列転送が完了すると、このSPIFフラグが設定(1)されます。全割り込みが許可(ステータスレジスタ(SREG)の全割り込み許可(I)ビット=1)されて、SPI制御レジスタ(SPCR)でSPI割り込み許可(SPIE)ビットが設定(1)されるなら、割り込みが生成されます。SPIが主装置動作の時にSS ビンが入力でLowに駆動されるなら、これもこのSPIFフラグを同様に設定(1)します。対応する割り込み処理、クタを実行する時にSPIFは ハートウェアによって解除(0)されます。代わりにSPIFが設定(1)されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPD R)をアクセスすることによってもSPIFフラグは解除(0)されます。

#### • ビット6 - WCOL : 上書き発生フラグ(Write Collision Flag)

データ転送中にSPIデータレジスタ(SPDR)が書かれると、このWCOLビットが設定(1)されます。WCOLビット(とSPIFビット)はWCOLが設定(1) されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPDR)をアクセスすることによって解除(0)されます。

• ビット5~1 - Res : 予約 (Reserved Bit)

これらのビットは予約されており、常に0として読みます。

#### ● ビット0 - SPI2X : SPI倍速許可 (Double SPI Speed Bit)

このビットが論理1を書かれると、SPIが主装置動作の時にSCK速度(SCK周波数)が倍にされます(表20-5.参照)。これは最小SCK周期が2 CPUクロック周期であることを意味します。SPIが従装置として設定される時にSPIはfosc(CPUクロック周波数)/4またはそれ以下での動作のみ保証されます。

ATmega640/1280/1281/2560/2561のSPIインターフェースはフラッシュメモリやEEPROMの書き換え(読み書き)にも使われます。直列プログラミングと照合については230頁をご覧ください。

#### 20.3.3. SPDR - SPIデータ レジスタ (SPI Data Register)

ビット	7	6	5	4	3	2	1	0	_
\$2E (\$4E)	(MSB)							(LSB)	SPDR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	不定	不定	不定	不定	不定	不定	不定	不定	

SPIデータレジスタはSPI移動レジスタとレジスタファイル(汎用レジスタ)間のデータ転送に使われる読み書き可能なレジスタです。このレジスタへの書き込みがデータ送信を開始します。このレジスタの読み込みは移動レジスタの受信緩衝部読み出しを引き起こします。

# 21. USART (USART0,USART1,USART2,USART3)

# 21.1. 特徴

- ・全二重動作(独立した送受信レジスタ)
- ・同期または非同期動作
- ・同期クロック駆動された主装置/従装置動作
- ・高分解能ボーレート発振器
- 5, 6, 7, 8または9ビットデータと1または2停止ビットの直列 フレームの支援
- ・ ハート・ウェアによって支援された奇数または偶数パリティの 生成と検査
- ・ データオーバーラン検出
- ・フレーミング異常検出
- ・不正開始ビット検出とデジタル低域通過濾波器を含む雑音濾波器
- ・受信完了、送信完了、送信データレジスタ空きの3つの分離した割り 込み
- ・複数プロセッサ通信機能
- · 倍速非同期通信動作

# 21.2. 概要


USART(Universal Synchronous and Asynchronous Receiver and Transmitter)は高い柔軟性をもつ直列通信機能です。

ATmega1281/2561にはUSART0とUSART1の2つのUSARTがあります。ATmega640/1280/2560には更にUSART2とUSART3の合計4 つのUSARTがあります。これら全てのUSARTに関する機能が以下で記述されます。(訳注:原書に対して前3行分修正)USART0. USART1.USART2.USART3は268頁の「レジスタ要約」で示されるように個別のI/Oレジスタを持ちます。

USARTの簡略構成図は図21-1.で示されます。CPUがアクセス可能なレジスタとI/Oピンは赤文字(訳注:原文は太字)で示されます。

USARTは主装置SPI動作での使用もできます。158頁の「USARTでのSPI動作」をご覧ください。

38頁での「PRR0 - 電力削減レジスタ」のUSART0電力削減(PRUSART0)ビットはUSART0部を許可するために0を書かれなければなりま せん。同様に39頁での「PRR1 - 電力削減レジスタ」のPRUSART1,PRUSART2,PRUSART3ビットは各々USART1,2,3部を許可するため に0を書かれなければなりません。




注: USARTピン配置については5頁の「ピン配置」、63頁の表14-12.、65頁の表14-15.、70頁の表14-24.、72頁の表 14-27.をご覧ください。

構成図内の破線はUSARTの3つの主要部分、(上から)クロック生成部、送信部、受信部を分けます。制御レジスタは全部によって共用されます。クロック生成論理部はボーレート発振器と同期従装置動作によって使われる外部クロック入力に対する同期化論理回路から成ります。転送クロック(XCKn)ビンは同期転送動作だけで使われます。送信部は単一書き込み緩衝部(UDRn)、直列移動レジスタ、ハッリティ発生器、異なる直列フレーム形式を扱うための制御論理回路から成ります。書き込み緩衝部はどんなフレーム間の遅れもなしにデータの継続転送を許します。受信部はクロックとデータの再生部のため、USART部の最も複雑な部分です。再生部は非同期データ受信で使われます。 再生部に加えて、受信部は2重の受信緩衝部(UDRn)、移動レジスタ、ハッリティ検査器、制御論理回路を含みます。受信部は送信部と同じフレーム形式を支援し、フレーミング異常、データオーハーラン発生、ハッリティ誤りを検知できます。

# 21.3. クロック生成

クロック生成論理回路は送受信部用基準クロックを生成します。USARTは標準非同期、倍速非同期、同期主装置、同期従装置の4つのクロック動作種別を支援します。USART制御/状態レジスタC(UCSRnC)のUSART動作種別選択(UMSELn0)ビットは同期動作と非同期動作のどちらかを選びます。倍速動作(非同期動作のみ)はUSART制御/状態レジスタA(UCSRnA)にある倍速許可(U2Xn)ビットによって制御されます。同期動作(UMSELn0=1)を使うとき、XCKnt°ンに対する方向制御ビット(DDR\_XCKn)はクロック元が内部(主装置動作)または外部(従装置動作)どちらかを制御します。このXCKnt°ンは同期動作を使う時だけ活性(有効)です。

図21-2.はクロック生成論理回路の構成図を示します。



# 21.3.1. ボーレート発振器での内部クロック発生

内部クロック生成は非同期と同期主装置動作種別に対して使われます。本項の記述は図21-2.を参照してください。

USARTボーレートレジスタ(UBRRn(UBRRnH:UBRRnL))と下降計数器は設定可能な前置分周器またはボーレート発振器として機能するように接続されます。システム クロック(fosc)で走行する下降計数器は0への下降計数時毎またはUBRRnLレジスタが書かれる時にUBRRn値で設定されます。1クロックは計数器が0に達する毎に生成されます。このクロックがボーレート発振器出力(=fosc/(UBRRn+1))です。送信部は動作種別に依存してボーレート発振器出力を2,8,16分周します。ボーレート発振器出力は受信部クロックとデータ再生部によって直接使われます。しかし、再生部はUSART動作種別選択(UMSELn0)、倍速許可(U2Xn)、DDR\_XCKnt'ットの状態によって設定される動作種別に依存して2,8,16段を使う順次処理回路を使います。

表21-1.は内部的に生成したクロック元を使う各動作種別に於けるボーレート(bps)とUBRRn値の計算式を含みます。

表21-1. ボーレート レジスタ(UBRRn)値計算式							
動作種別	ボーレート計算式	UBRRn值計算式					
標準速非同期動作 (U2Xn=0)	$BAUD = \frac{f_{OSC}}{16 \times (UBRRn+1)}$	$UBRRn = \frac{f_{OSC}}{16 \times BAUD} - 1$					
倍速非同期動作(U2Xn=1)	$BAUD = \frac{f_{OSC}}{8 \times (UBRRn+1)}$	$UBRRn = \frac{f_{OSC}}{8 \times BAUD} - 1$					
同期主装置動作	$BAUD = \frac{f_{OSC}}{2 \times (UBRRn+1)}$	$UBRRn = \frac{f_{OSC}}{2 \times BAUD} - 1$					

注: ボーレートは転送速度(ビット/1秒)で定義されます。

BAUD :ボーレート (bps)

UBRRn: UBRRnHとUBRRnLレジスタ値 (0~4095) fosc : システム発振器クロック周波数

いくつかのシステム クロック周波数に対するいくつかのUBRRn値の例は表21-9.で得られます(156~157頁参照)。

#### 21.3.2. 倍速動作 (U2Xn)


転送速度はUSART制御/状態レシ、スタA(UCSRnA)で倍速許可(U2Xn)ヒットを設定(1)することによって倍にできます。このビットの設定は 非同期動作に対してだけ有効です。同期動作を使うとき、このビットは0に設定してください。

このビットの設定(1)は事実上非同期通信に対する転送速度を倍にするボーレート分周器の分周数を16から8に減らします。けれども受信部がデータ採取とクロック再生に対して半分の(16から8に減じた)採取数をこの場合だけ使い、従ってこの動作種別が使われる時はシステムクロックとボーレート設定の精度がより必要とされることに注意してください。送信部についての低下要因はありません。

# 21.3.3. 外部クロック

外部クロックは同期従装置動作種別によって使われます。本項の記述での詳細については図21-2.を参照してください。

XCKnt<sup>2</sup>ンからの外部クロック入力は不確定レベル状態(メタステーブル)の機会を最少とするために同期化レジスタによって採取されます。同期化レジスタからの出力は送受信部で使い得るのに先立って端(エッジ)検出器を通過しなければなりません。この処理手順が2 CPUクロック周期の遅延を持ち込み、このため最大外部XCKnクロック周波数は次式によって制限されます。




foscがシステム クロック元の安定度に依存することに注意してください。従って周波数変動によるデータ消失の可能性を避けるため、いくらかの余裕分を追加することが推奨されます。

#### 21.3.4. 同期クロック動作

同期動作が使われる(UMSELn=1)とき、XCKnピンはクロック入力(従装置)またはクロック出力(主装置)のどちらかとして使われます。データ 採取またはデータ変更とクロック端間の依存性は同じです。基本原則はデータ出力(TXDn)が変更される端と反対のXCKnクロック端でデータ 入力(RXDn)が採取されることです。

USART制御/状態レジスタC(UCSRnC)のXCKn極性(UC POLn)ビットはデータ採取とデータ変更に対してどちらのク ロック端が使われるのかを選びます。図21-3.で示される ようにUCPOLnが0のとき、データはXCKnの上昇端で変 更され、下降端で採取されます。UCPOLnが設定(1)の 場合、データはXCKnの下降端で変更され、上昇端で採 取されます。

図21-3. 同期動作XCKnタイミング



# 21.4. フレーム形式

1つの直列フレームは複数のデータビットと同期ビット(開始ビット、停止ビット)、任意の異常検査用ハッリティビットで定義されます。USARTは有効なフレーム形式として以下の組み合わせ30種全てを受け入れます。

- ・1 開始ビット
- 5, 6, 7, 8, 9 ビット データ
- ・奇数または偶数パリティビット、またはなし
- ・1 または 2 停止ビット

フレームは最下位データビット(LSB)が次に続く開始ビットで始まります。その後に次データビットが最後の最上位データビット(MSB)まで(最大) 合計9ビット続きます。許可したなら、パリティビットがデータビットの後、停止ビットの前に挿入されます。完全なフレームが送信されると、新規 フレームによって直ちに後続されるか、または通信線をアイトル状態(high)に設定できます。図21-4.は組み合わせ可能なフレーム形式を図 解します。[]付きビットは任意選択です。



USARTによって使われるフレーム形式はUSART制御/状態レジスタBとC(UCSRnB, UCSRnC)でデータ長選択(UCSZn2~0)ビット、パリティ選択(UPMn1,0)ビット、停止ビット選択(USBSn)ビットによって設定されます。受信部と送信部は同じ設定を使います。これらのどのビットの設定変更も、送受信部両方に対して進行中の通信を不正とすることに注意してください。

データ長選択(UCSZn2~0)ビットはフレーム内のデータビット数を選びます。ハッリティ選択(UPMn1,0)ビットはハッリティビットの許可と種別(奇/偶)を 設定します。1または2停止ビットのどちらかの選択は停止ビット選択(USBSn)ビットによって行います。受信部は第2停止ビットを無視しま す。従ってフレーミング異常(FEn)は最初の停止ビットが0(Low)の場合にだけ検出されます。

## 21.4.1. パリティビットの計算

ペリティ ビットは全データ ビットの排他的論理和(Ex-OR)を行うことによって計算されます。奇数ペリティが使われる場合は排他的論理和の結果が反転されます。 ペリティ ビットとデータ ビットの関係は次のとおりです。

偶数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1 奇数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1 Ex-OR 1 n : データビット長

使った場合、パリティビットは直列フレームの最後のデータビットと最初の停止ビット間に配置されます。

## 21.5. USARTの初期化

何れかの通信が行えるのに先立ってUSARTは初期化されなければなりません。標準的な初期化手順は使用方法に依存するボーレート設定、フレーム形式設定、送受信部許可から成ります。割り込み駆動USART操作に関して初期化を行うとき、ステータスレジ、スタの全割り込み許可(I)ビットは解除(0)される(そして全割り込みが禁止される)べきです。

ボーレートまたはフレーム形式の変更を伴う再初期化を行う前には、レジスタが変更される期間中に進行中の送信がないことを確実にしてく ださい。USART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグは送信部の全転送完了検査に使え、受信完了(RXCn)フラグは 受信緩衝部内の未読データ有無検査に使えます。この目的(次送信タイミング)にTXCフラグが使われる場合、各々の送信(USARTデータレ ジスタ(UDRn)が書かれる)前にTXCnフラグが解除(0)されなければならないことに注意してください。

次の簡単なUSART初期化コード例が示すアセンブリ言語とC言語の関数は機能的に同じです。この例は固定フレーム形式でホーリングを使う(割り込み不許可)非同期動作と仮定します。ホーレート(UBRRn)値は関数の引数として与えられます。アセンブリ言語でのボーレート引数は R17:R16レジスタに格納されると仮定されます。

アセンフ゛リ言語プロク゛ラム例								
USART_Init: OUT UBRRnH, R17 OUT UBRRnL, R16 LDI R16, $(1 \le USBSn)   (3 \le UCSZn0)$ OUT UCSRnC, R16 LDI R16, $(1 \le RXENn)   (1 \le TXENn)$ OUT UCSRnB, R16 RET	;ボーレート設定(上位ハイト) ;ボーレート設定(下位ハイト) ;フレーム形式値を取得 ;フレーム形式設定(8ビット,2停止ビット) ;送受信許可値を取得 ;送受信許可 ;呼び出し元へ復帰							
C言語プログラム例								
#define FOSC 1843200 /* MCUクロック周波数 */ #define BAUD 9600 /* 目的USARTボーレート速度 */ #define MYUBRR FOSC/16/BAUD-1 /* 目的UBRRn値 */ void main(void)								
$\sim$								
USART_Init(MYUBRR);	/* USART初期化 */							
void USART_Init(unsigned int baud)								
<pre>{     UBRRnH = (unsigned char) (baud&gt;&gt;8);     UBRRnL = (unsigned char) baud;     UCSRnC = (1&lt;<usbsn) (1<<txenn);="" (3<<ucszn0):="" <="" pre="" ucsrnb="(1&lt;&lt;RXENn)"  ="" }=""></usbsn)></pre>	/* ボーレート設定(上位バイト) */ /* ボーレート設定(下位バイト) */ /* フレーム形式設定(8ビット,2停止ビット) */ /* 送受信許可 */							

注: 10頁の「コート「例について」をご覧ください。

割り込みの禁止や引数としてフレーム形式を含めるなどで、より進化した初期化ルーチンが作成できます。けれども多くの応用はボーレート や制御レジスタの固定した設定が使われ、これらの応用形式での初期化コートは主ルーチンに直接置けるか、または他のI/Oの初期化コー ドと併せられます。

## 21.6. USARTのデータ送信

USART送信部はUSART制御/状態レジスタB(UCSRnB)で送信許可(TXENn)ビットを設定(1)することによって許可されます。送信部が許可されると、TXDnt<sup>®</sup>ンの標準t<sup>®</sup>ン動作はUSARTによって無視され、送信部の直列出力としての機能を与えられます。何か送信を行う前に一度はボーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使われる場合、XCKnt<sup>®</sup>ンの(受信)/ロックは無視され、送信クロックとして使われます。

#### 21.6.1. 5~8ビット データフレーム送信

データ送信は送信されるべきデータを送信緩衝部に設定することによって開始されます。CPUはUSARTデータレジスタ(UDRn)I/O位置へ 書くことによって送信緩衝部に設定できます。送信緩衝部内のデータは移動レジスタが新規フレームを送る準備が整った時に移動レジスタ へ移されます。移動レジスタはアイドル状態(送信進行中以外)、または直前のフレームの最後の停止ビット送信後、直ちに新規データが設定 されます。移動レジスタが新規データを設定されると、ボーレートレジスタ(UBRRnH:UBRRnL)と倍速許可(U2Xn)ビット、また動作種別によっ てはXCKntピンによって与えられる速度で1つの完全なフレームを転送します。8ビット未満のフレームを使うとき、UDRnに書かれた上位ビット は無視されます。

次のコート「例はUSART制御/状態レシ、スタA(UCSRnA)の送信データレシ、スタ空き(UDREn)フラグのポーリングを基準とした簡単なUSART送信 関数を示します。この関数が使われ得る前にUSARTが初期化されなければなりません。アセンブリ言語での送るべきデータはR16レシ、スタ に格納されると仮定されます。

アセンフ゛リ言語プログラム例										
USART_Tx:	SBIS RJMP	UCSR <mark>n</mark> A, UDRE <mark>n</mark> USART_Tx	;送信緩衝部空きでスキップ ;送信緩衝部空き待機							
,	OUT RET	UDRn, R16	;データ送信(送信開始) ;呼び出し元へ復帰							
C言語プログラム	C言語プログラム例									
void USART_	void USART_Transmit(unsigned char data)									
}	while UDR <mark>n</mark> =	/* 送信緩衝部空き待機 */ /* データ送信(送信開始) */								

**注**: 10頁の「コート「例について」をご覧ください。

この関数は送信されるべき新規データを設定する前に、UDREnの検査によって送信緩衝部が空になるのを単純に待ちます。送信緩 衝部空き割り込みが使われる場合、その割り込み処理ルーチンがデータを緩衝部内に書きます。

#### 21.6.2. 9ビット データ フレーム送信

9ビット データが使われる場合(UCSZn2~0=111)、データの下位ハイトがUSARTデータレジスタ(UDRn)に書かれるのに先立って第9ビットが USART制御/状態レジスタB(UCSRnB)の送信データビット8(TXB8n)ビットに書かれなければなりません。次のコート、例は9ビットデータを扱う 送信関数を示します。アセンブリ言語での送るべきデータはR17:R16レジスタに格納されると仮定されます。

アセンブリ言語プ	ログラム例								
USART_Tx:	SBIS RJMP	UCSR <mark>n</mark> A, UDRE <mark>n</mark> USART_Tx	;送信緩衝部空きでスキップ ;送信緩衝部空き待機						
,	CBI SBRC SBI OUT RET	UCSRnB, TXB8n R17, 0 UCSRnB, TXB8n UDRn, R16	;第9ビットを0に仮設定 ;送信すべき第9ビットが0でスキップ。 ;第9ビットを1に設定 ;データ送信(送信開始) ;呼び出し元へ復帰						
C言語プログラム	例								
void USART_ {	Transmi	t(unsigned int data)							
{ while ( !(UCSRnA & (1< <udren))); *="" <br="" 送信緩衝部空き待機="">UCSRnB &amp;= ~(1&lt;<txb8n); *="" <br="" txb8nを0に仮設定="">if (data &amp; 0x0100) UCSRnB  = (1&lt;<txb8n); *="" <br="" 第9ビットをr17からtxb8n~複写="">UDRn = data; /* データ送信(送信開始) */ }</txb8n);></txb8n);></udren)));>									
注: これらの送信関数は一般的な機能で書かれています。UCSRBnの内容が静的(換言すると、UCSRnBのTXB8nビットが初期化 後に使われるだけ)ならば最適化できます。									

10頁の「コード例について」をご覧ください。

第9ビットは複数プロセッサ通信使用時のアドレス フレーム識別、また例えば同期として扱う他の規約で使うことができます。

#### 21.6.3. 送信フラグと割り込み

USART送信部には状態を示す2つのフラグ、USARTデータレジスタ空き(UDREn)と送信完了(TXCn)があります。両フラグは割り込みを発生するのに使えます。

USARTデータレジスタ空き(UDREn)フラグは送信緩衝部が新規データを受け取る準備ができているかどうかを示します。このビットは送信緩 衝部が空の時に設定(1)され、送信緩衝部が移動レジスタに未だ移動されてしまっていない送信されるべきデータを含む時に解除(0)さ れます。将来のデバイスとの共通性のため、USART制御/状態レジスタA(UCSRnA)に書くとき、常にこのビットに0を書いてください。

USART制御/状態レジスタB(UCSRnB)でデータレジスタ空き割り込み許可(UDRIEn)ビットが1を書かれると、(全割り込みが許可されていれば)UDREnフラケが設定(1)されている限り、USARTデータレジスタ空き割り込みが実行されます。UDREnはUSARTデータレジスタ(UDRn)書き込みによって解除(0)されます。割り込み駆動データ送信が使われるとき、データレジスタ空き割り込みルーチンはUDREnを解除(0)するために新規データをUDRnに書くか、データレジスタ空き割り込みを禁止するかのどちらかを行わなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起こります。

送信完了(TXCn)7ラグは送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部に新規データが現在存在しない時に 設定(1)されます。TXCn7ラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことに よっても解除(0)できます。TXCn7ラグは送信応用プログラムが送信完了後、直ちに通信回線を開放し、受信動作へ移行しなければなら ない(RS485規格のような)半二重(ハーフデュープレックス)通信インターフェースで有用です。

UCSRnBで送信完了割り込み許可(TXCIEn)ビットが設定(1)され、(全割り込みが許可されていれば)TXCn7ラグが設定(1)になる時に USART送信完了割り込みが実行されます。送信完了割り込みが使われるとき、割り込み処理ルーチンはTXCn7ラグを解除(0)しなくても よく、これは割り込みが実行されるとき、自動的に行われます。

#### 21.6.4. パリティ発生器

ハッリティ発生器は直列フレームデータに対するハッリティビットを計算します。ハッリティビットが許可されると(UPMn1=1)、送信部制御論理回路は 送られているフレームの最終データビットと最初の停止ビット間にハッリティビットを挿入します。

#### 21.6.5. 送信の禁止

送信部の禁止(UCSRnBのUSART送信許可(TXENn)ビット=0)は進行中と保留中の送信が完了される(換言すると、送信移動レジスタと送信緩衝レジスタが送信されるべきデータを含まない時)まで有効になりません。禁止されると、送信部はもはやTXDnビン(の標準ビン機能)を無効にしません。

## 21.7. USARTのデータ受信

USART受信部はUSART制御/状態レジスタB(UCSRnB)で受信許可(RXENn)ビットに1を書くことによって許可されます。受信部が許可されると、RXDnt<sup>2</sup>ンの標準ビン動作はUSARTによって無視され、受信部の直列入力としての機能を与えられます。何か直列受信が行われ得る前に一度はボーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使われる場合、XCKnt<sup>2</sup>ンのクロックは転送クロックとして使われます。

## 21.7.1. 5~8ビット データ フレーム受信

受信部は有効な開始ビットを検出する時にデータ受信を開始します。開始ビットに続く各ビットはボーレートまたはXCKnクロックで採取され、フ レームの最初の停止ビットが受信されるまで受信移動レジスタ内へ移動されます。第2停止ビットは受信部によって無視されます。最初の 停止ビットが受信されると(即ち、受信移動レジスタに完全なフレームが存在すると)、この移動レジスタの内容は受信緩衝部内へ移されま す。受信緩衝部はUSARTデータレジスタ(UDRn)I/O位置を読むことによって読めます。8ビット未満のフレームを使うとき、UDRnから読む データの上位ビットは0で覆われます。

次のコード例はUSART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグのポーリングを基準とした簡単なUSART受信関数を示します。この関数が使われ得る前にUSARTが初期化されなければなりません。

アセンブリ言語プ	ログラム例								
USART_Rx:	SBIS RJMP	UCSR <mark>n</mark> A, RXCn USART_Rx		受信完了でスキップ 受信完了待機					
	IN RET	R16, UDRn		受信データ取得 呼び出し元へ復帰					
C言語プログラム	例								
{	unsigned char USART_Receive(void) {								
while ( return }		nA & (1< <rxcn)) );<="" td=""><td colspan="6">/* 受信完了待機 */ /* 受信データ取得 */</td></rxcn))>	/* 受信完了待機 */ /* 受信データ取得 */						

#### 注: 10頁の「コード例について」をご覧ください。

この関数は緩衝部を読んで値を戻す前に、RXCnフラグの検査によって受信緩衝部にデータが存在するのを単純に待ちます。

## 21.7.2. 9ビット データ フレーム受信

9ビットデータが使われる場合(UCSZn2~0=111)、USARTデータレジスタ(UDRn)から下位ハイトを読むのに先立って第9ビットがUSART制御/状態レジスタB(UCSRnB)の受信データビット8(RXB8n)ビットから読まれなければなりません。この規則はフレーミング異常(FEn)、オーハーラン発生(DORn)、ハッリティ誤り(UPEn)状態フラグにも適用されます。USART制御/状態レジスタA(UCSRnA)から状態情報を読み、その後に UDRnからデータを読んでください。UDRn I/O位置を読むことが受信FIFO緩衝部の状態を切り替え、その結果、FIFO内に保管される RXB8n,FEn,DORn,UPEnビット全てが切り替わります。

次のコート 例は9ビット データと状態ビット両方を扱う簡単なUSART受信関数を示します。

アセンフリ言語プロ	りブラム例									
USART_Rx:	SBIS RJMP	UCSRnA, RXCn USART_Rx	;受信完了でスキップ ;受信完了待機							
,	IN IN IN ANDI BREQ	R18, UCSRnA R17, UCSRnB R16, UDRn R18, (1< <fen) (1<<dorn)="" (1<<upen)<br=""  ="">USART_Rx_V</fen)>	;状態フラグ取得 ;受信第9ビット取得 ;受信データ取得 ;受信異常検査 ;異常なしで分岐							
; USART_Rx_V:	LDI LDI I SR	R17, -1 R16, -1 R17	;異常で-1値設定 ; ;RXB8nt゙ットをt゙ット0位置へ移動							
	ANDI RET	R17, \$01	;RXB8nL',小のみ有効 ;呼び出し元へ復帰							
C言語プログラムイ	列									
	t USART_	Receive(void)								
4         unsigned char status, resh, resl;       /* 一時変数定義*/         while (!(UCSRnA & (1< <rxcn)));< td="">       /* 受信完了待機*/         status = UCSRnA;       /* 状態フラグ取得*/         resh = UCSRnB;       /* 受信第9ビット取得*/         if (status &amp; ((1&lt;<fen) (1<<dorn)="" (1<<upen)))="" -1;<="" return="" td=""  ="">       /* 受信異常で-1値設定/復帰*/         resh = (resh&gt;&gt;1) &amp; 0x01;       /* RXB8nビットのみ有効最下位へ*/         return ((resh&lt;&lt;8)   resl);</fen)></rxcn)));<>										

#### 注: 10頁の「コード例について」をご覧ください。

この受信関数例は何か評価を行う前に、全てのI/Oレジスタをレジスタファイルに読みます。これは読まれた緩衝部位置が可能な限り早く新規データを自由に受け入れできるため、最適な受信緩衝部利用になります。

## 21.7.3. 受信完了フラグと割り込み

USART受信部には受信部の状態を示す1つのフラグがあります。

USART受信完了(RXCn)7ラグは未読データが受信緩衝部に存在するかを示します。この7ラグは受信緩衝部に未読データが存在する時に1で、受信緩衝部が空の(即ち何も未読データを含まない)時に0です。受信部が禁止される場合(RXENn=0)、受信緩衝部が破棄され、その結果としてRXCn7ラグは0になります。

USART制御/状態レジスタB(UCSRnB)でUSART受信完了割り込み許可(RXCIEn)ビットが設定(1)されると、(全割り込みが許可されていれば)RXCnフラグが設定(1)されている限り、USART受信完了割り込みが実行されます。割り込み駆動データ受信が使われるとき、受信完了割り込みルーチンはRXCnフラグを解除(0)するためにUSARTデータレシ、スタ(UDRn)から受信したデータを読まなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起きます。

#### 21.7.4. 受信異常フラグ

USART受信にはフレーミング異常(FEn)、データオーバーラン発生(DORn)、パリティ誤り(UPEn)の3つの異常フラグがあります。これら全ては USART制御/状態レジスタA(UCSRnA)を読むことでアクセスできます。異常フラグに対する共通点は異常状態を示しているフレームと共に受 信緩衝部に配置されることです。異常フラグが緩衝されるため、USARTデータレジスタ(UDRn)I/O位置を読むことが緩衝部読み出し位置 を切り替えるので、UCSRnAは受信緩衝部(UDRn)の前に読まれなければなりません。異常フラグに対するその他の共通点はソフトウェア がこのフラグ位置へ書き込みを行うことによって変更できないことです。しかし、将来のUSART(機能)実装の上位互換性のため、 UCSRnAが書かれるとき、全てのフラグは0に設定されなければなりません。異常フラグはどれも割り込みを生成できません。

フレーシング異常(FEn)フラグは受信緩衝部に格納された、次に読み込み可能なフレームの第1停止ビットの状態を示します。FEnフラグは停止 ビットが正しく(Highとして)読まれた時に0で、停止ビットが不正(Low)だった時にFEnフラグは1です。このビットは同期外れ状態の検出、中 断状態検出、規約での操作に使えます。受信部が最初(第1)以外の全停止ビットを無視するため、FEnフラグはUSART制御/状態レジス タC(UCSRnC)の停止ビット選択(USBSn)ビット設定によって影響を及ぼされません。将来のデバイスとの共通性のため、UCSRnAに書くと き、常にこのビットを0に設定してください。

データオーバーラン発生(DORn)フラグは受信部緩衝部が一杯状態のためのデータ消失を示します。データオーバーランは受信緩衝部(2フレーム)が一杯で、(次の)新規フレームデータが受信移動レジスタで待っており、(更に次の)新規開始ビットが検出される時に起きます。DORnフラグが設定(1)なら、最後にUDRnから読んだフレームと次にUDRnから読むフレーム間で1つ以上の直列フレームが失われています。将来のデ バイスとの共通性のため、UCSRnAに書くとき、常にこのビットに0を書いてください。DORnフラグは受信されたデータが移動レジスタから受 信緩衝部へ正常に移動された時に解除(0)されます。

パリティ誤り(UPEn)フラグは受信緩衝部内の次のフレームで受信時にパリティ異常があったことを示します。パリティ検査が許可されていない 場合、UPEnフラグは常に0が読めます。将来のデバイスとの共通性のため、UCSRnAに書くとき、常にこのビットを0に設定してください。よ り多くの詳細については145頁の「パリティビットの計算」と次の「パリティ検査器」をご覧ください。

#### 21.7.5. パリティ検査器

ハッリティ検査器はハッリティ種別上位ビット(UPMn1)が設定(1)されると活性(有効)になります。実行されるべきハッリティ検査の形式(偶数または 奇数)はUPMn0ビットによって選ばれます。許可されると、ハッリティ検査器は到着フレーム内のデータビットのハッリティを計算し、その結果と(受 信)直列フレーム内のハッリティビットを比較します。検査の結果は受信データ、停止ビットと共に受信緩衝部に格納されます。その後ハッリティ誤 り(UPEn)フラグはフレームにハッリティ異常があるかを検査するため、ソフトウェアによって読むことができます。

UPEnフラグは受信緩衝部から読まれ得る次フレームで受信時にハッリティ異常があり、その時点でハッリティ検査が許可されていた(UPMn1=1) 場合に設定(1)されます。このビットはUSARTデータレジスタ(UDRn)が読まれるまで有効です。

#### 21.7.6. 受信の禁止

送信部と対照的に受信部の禁止は即時です。従って受信進行中のデータは失われます。禁止されると(即ち、USART制御/状態レジス タB(UCSRnB)のUSART受信許可(RXENn)ビットが0に設定)、受信部はもはやRXDnポートピンの標準機能を無効にしません。受信FIFO 緩衝部は受信部が禁止されると破棄されます。緩衝部内の残データは失われます。

#### 21.7.7. 受信緩衝部の破棄

受信FIFO緩衝部は受信が禁止されると破棄(換言すると、緩衝部は内容を空に)されます。未読データは失われます。即ち、異常状態のため、通常動作中に緩衝部が破棄されなければならない場合、USART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグが解除(0)されるまでUSARTデータレジスタ(UDRn)I/O位置を読んでください。次のコード例は受信緩衝部の破棄方法を示します。

アセンブリ言語プログ	ゲラム例									
USART_Flush:	SBIS RET	UCSRnA, RXCn	;未読データありでスキップ ;未読データなしで復帰							
,	IN RJMP	R16, UDR <mark>n</mark> USART_F1ush	;データ受信 ;未読データなしまで継続							
C言語プログラム例	C言語プログラム例									
void USART_F: {	void USART_Flush(void)									
unsigned char dummy;										
}	}									
<u>注</u> :10頁の「コート	例につい	て」をご覧ください。								

## 21.8. 非同期受信

USARTは非同期データ受信を扱うためのクロック再生とデータ再生部を含みます。クロック再生論理回路は内部的に生成したボーレートクロック をRXDnt<sup>®</sup>ンに到着する非同期直列フレームに同期化するのに使われます。データ再生論理回路は到着ビット毎に低域通過の濾波と採取 をし、それによって受信部の雑音耐性を改善します。非同期受信動作範囲は内部ボーレートクロック精度、到着フレーム速度、フレーム長の ビット数に依存します。

## 21.8.1. 非同期クロック再生

クロック再生論理回路は内部クロックを到着直列フレームに同期化します。図21-5.は到着フレームの開始ビットの採取手順を図解します。採取 速度は標準速動作でボーレートの16倍、倍速動作で8倍です。赤帯(訳注:原文は水平矢印)は採取処理のための同期変量を図示しま す。倍速動作(U2Xn=1)を使う時の広い変量時間に注意してください。採取番号0はRXDn信号がアイトル(即ち、通信の動きなし)の時 に行われる採取です。

図21-5. 開如	図21−5. 開始ビットの採取																			
RXDn	ア仆	'IV							開	始と	ット							/	ビッ	아이
採取位置 (U2Xn= <mark>0</mark> )	<b>↑</b> 0	<b>↑</b> 0	<b>↑</b> 1	↑ ↑ 2 3	<b>↑</b> 4	<b>↑</b> 5	<b>↑</b> 6	<b>1</b>	<b>↑</b> 8		<b>↑</b> 10		<b>↑</b> 12	<b>↑</b> 13	<b>↑</b> 14	<b>↑</b> 15	<b>↑</b> 16	<b>↑</b> 1	<b>↑</b> 2	<b>↑</b> 3
採取位置 (U2Xn=1)	↑ 0		<b>↑</b> 1	<b>↑</b> 2		<b>↑</b> 3		∱ 4		∱ 5		∱ 6		$\mathbf{\uparrow}$		<b>↑</b> 8		<b>↑</b> 1		<b>↑</b> 2

クロック再生論理回路がRXDn信号線でHigh(アイトル)からLow(開始)の遷移を検出すると、開始ビット検出手順が開始されます。図で示さ れるように採取1は最初のLow採取を意味します。その後にクロック再生回路は有効な開始ビットが受信されるかを決めるために、標準 速動作に対して採取8,9,10、倍速動作に対して採取4,5,6(図の赤数字(訳注:原文は箱枠内)で示された採取番号)を使います。これ ら3回で2回以上の採取が論理Highレベルの場合(多数決)、この開始ビットは尖頭雑音として捨てられ、受信部は次のHighからLowの遷 移を探し始めます。けれども有効な開始ビットが検出されると、クロック再生論理回路は同期化され、データ再生が開始されます。この同 期化手順は各開始ビット毎に繰り返されます。

#### 21.8.2. 非同期データ再生

受信部クロックが開始ビットに同期化されるとデータ再生が始められます。データ再生部は標準速動作で16段、倍速動作で8段の順列回路 を使います。図21-6.はデータビットとパリティビットの採取を示します。各採取は再生部の各段に等しい番号を与えられます。

図21-6. データ ビットとパリティ ビットの採取																			
RXDn	Ŀ゙ットn−	1						Ł	:"yh	n							X	ごット	n+1
採取位置 (U2Xn= <mark>0</mark> )	↑ ↑ 15 16		<b>↑</b> 3	<b>↑</b> 4	<b>↑</b> 5	<b>↑</b> 6	<b>1</b>	<b>↑</b> 8	<b>↑</b> 9	<b>↑</b> 10	<b>↑</b> 11	<b>↑</b> 12	<b>↑</b> 13	<b>↑</b> 14	<b>↑</b> 15	<b>↑</b> 16	<b>↑</b> 1	<b>↑</b> 2	<b>↑</b> 3
採取位置 (U2Xn=1)	<b>↑</b> 8	1 1	$1 \\ 2$		<b>↑</b> 3		<b>↑</b> 4		<b>↑</b> 5		<b>↑</b> 6		$\mathbf{\uparrow}_7$		<b>↑</b> 8		<b>↑</b> 1		<b>↑</b> 2

受信したビットの論理値の決定は受信したビット中央の3採取で論理値の多数決を取ることによって行われます。この中央の3採取は図上の赤文字(訳注:原文は箱枠内)の採取番号によって強調されます。多数決の手順は次のように行われます。2または全3採取が Highレベルならば受信したビットは論理1が記録されます。2または全3採取がLowレベルならば受信したビットは論理0が記録されます。この多数決手順はRXDnビンの到着信号に対して低域通過濾波器(ローパスフィルタ)のように働きます。この再生手順はその後に完全なフレームが受信されるまで繰り返されます。これには最初の(第1)停止ビットを含みます。受信部がフレームの最初の停止ビットだけを使うことに注意してください。

図21-7.は停止ビットの採取と次フレームの最も早い開始ビット開始の可能性を示します。

図21-7. 停止	ビットの採取とグ	欠の開始ビットの採取	
RXDn		停止ビット	A B 開始ビット C
採取位置 (U2Xn= <mark>0</mark> )	$\begin{array}{c c} \uparrow & \uparrow & \uparrow \\ 15 & 16 & 1 & 2 \end{array}$	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	$\uparrow \uparrow $
採取位置 (U2Xn= <mark>1</mark> )	<b>↑</b> 8 1	$ \begin{array}{c c} \uparrow & \uparrow & \uparrow \\ 2 & 3 & 4 \end{array} $	$ \begin{array}{c c} \uparrow & \uparrow & \uparrow & \uparrow & \uparrow & \uparrow \\ \hline 5 & 6 & 0/1 & 8 & 1 & 2 \end{array} $

フレーム内の他のビットに対して行われるのと同じ多数決が停止ビットにも行われます。停止ビットが論理0値と記録されると、フレーミング異常 (FEn)フラグが設定(1)されます。

新規フレームの開始ビットを示すHighからLowへの遷移は多数決に使った最後のビット後に実現できます。標準速動作での最初のLowレ ヘル採取は図21-7.のA点で有り得ます。倍速動作での最初のLowレヘルはB点に遅れます。C点は完全な長さの停止ビット(の終点)を 示します。この早い開始ビット検出は受信部の動作範囲に影響します。

#### 21.8.3. 非同期での動作範囲

受信部の動作範囲は受信したビット速度と内部的に生成したボーレート間の不一致に依存します。送信部が速すぎるまたは遅すぎるビッ ト速度でフレームを送出したり、内部的に発生した受信部のボーレートが類似した(表21-2.参照)基準周波数を持たない場合、受信部は開 始ビットでフレームを同期できません。

次式は到着データ速度と内部受信部ボーレート間の比率計算に使えます。

$R_{slow} = \frac{(D+1) \times S}{S-1+D \times S+S_F}$	$R_{\text{fast}} = \frac{(D+2) \times S}{(D+1) \times S + S_{\text{M}}}$
	標準速=8、倍速=4)

表21-2.は許容できる最大受信部ボーレート誤差一覧です。標準速動作には、より高いボーレート変動許容力があることに注目してくださ い。

D		標	<b>準速動作</b> (U2Xn <b>=0</b> )	)	倍速動作 (U2Xn=1)							
	Rslow(%)	Rfast(%)	総合許容誤差(%)	推奨許容誤差(%)	Rslow(%)	Rfast(%)	推奨許容誤差(%)					
5	93.20	106.67	$-6.80 \sim +6.67$	$\pm 3.0$	94.12	105.66	$-5.88 \sim +5.66$	$\pm 2.5$				
6	94.12	105.79	-5.88~+5.79	$\pm 2.5$	94.92	104.92	$-5.08 \sim +4.92$	$\pm 2.0$				
7	94.81	105.11	-5.19~+5.11	$\pm 2.0$	95.52	104.35	-4.48~+4.35	$\pm 1.5$				
8	95.36	104.58	$-4.54 \sim +4.58$	$\pm 2.0$	96.00	103.90	$-4.00 \sim +3.90$	$\pm 1.5$				
9	95.81	104.14	-4.19~+4.14	$\pm 1.5$	96.39	103.53	$-3.61 \sim +3.53$	$\pm 1.5$				
10	96.17	103.78	-3.83~+3.78	±1.5	96.70	103.23	-3.30~+3.23	$\pm 1.0$				

注: Dはデータビット数とパリティビットの合計ビット数です。

(訳注) 原書は表22-2.に標準速、表22-3.に倍速を記載していますが、比較が容易なように表21-2.として纏めました。

受信部ボーレートの推奨最大許容誤差は最大総合許容誤差を送信部と受信部で等分割するという仮定の元で作られました。

受信部ボーレート誤差に対して2つの起こり得る原因があります。受信部のシステム クロック(XTAL)は供給電圧範囲と温度範囲に関して常 に若干の不安定性があります。システム クロックを生成するのにクリスタル発振子を使う時は殆ど問題ありませんが、(セラミック)振動子でのシス テム クロックは振動子偏差に依存して2%を越えて異なるかもしれません。2つ目の誤り原因はより制御可能です。ボーレート発振器は欲し たボーレートを得るためにシステム周波数の正確な分周を常に行うことはできません。この場合、可能ならば受け入れ可能な低い誤差を 与えるUBRRn値が使えます。

## 21.9. 複数プロセッサ通信動作

USART制御/状態レジスタA(UCSRnA)での複数プロセッサ通信動作(MPCMn)ビットの設定(1)はUSART受信部によって受信された到着フレームの選別機能を許可します。アドレス情報を含まないフレームは無視され、受信緩衝部に格納されません。これは同一直列ハ、ス経由で 通信する複数MCUのシステムで、CPUによって扱われなければならない到着フレーム数を効果的に減らします。送信部はMPCMnビット設定によって影響されませんが、複数プロセッサ通信動作を利用するシステムの一部の時は違うふうに使われなければなりません。

受信部が5~8データビットを含むフレームを受信するように設定されるなら、最初の停止ビットはデータまたはアトレス情報を含むフレームかどう かを示します。受信部が9データビットのフレームに設定されるなら、USART制御/状態レジスタB(UCSRnB)の受信第9(RXB8n)ビットがアトレス とデータのフレームを識別するのに使われます。フレーム種別(最初の停止または第9)ビットが1の時にフレームはアトレスを含みます。フレーム種別 ビットが0の時にそのフレームはデータフレームです。

複数プロセッサ通信動作は主MCUからのデータを多くの従MCUで受信することを可能にします。これはどのMCUがアドレス指定されるか を検出するため、最初にアドレス フレームを調べることによって行われます。特定の従MCUがアドレス指定されたなら、そのMCUは後続す るデータ フレームを通常のように受信し、一方その他の従MCUは他のアドレス フレームが受信されるまで受信したフレームを無視します。

#### 21.9.1. 複数プロセッサ通信の使用法

主MCUとして動作するMCUは9ビット データフレーム形式(UCSZn=7)を使えます。UCSRnBの送信第9(TXB8n)ビットはアドレスフレーム時に設定(1)、またはデータフレーム時に解除(0)されて送信されなければなりません。この場合、従MCUは9ビットデータフレーム形式の使用に設定されなければなりません。

複数プロセッサ通信動作でデータを交換するのに次の手順が使われるべきです。

- 1. 全ての従MCUは複数プロセッサ通信動作です(UCSRnAの複数プロセッサ通信動作(MPCMn)ビットが設定(1))。
- 2. 主MCUはアドレス フレームを送り、全ての従装置がこのフレームを受信し、これを読みます。従CPUでは通常のようにUCSRnAで受信完 了(RXCn)フラグが設定(1)されます。
- 3. 各従MCUはUSARTデータレジスタ(UDRn)を読み、選ばれたかを判定します。選ばれた場合はUCSRnAのMPCMnビットを解除(0) し、そうでなければ(非選択の場合は)MPCMnビット設定を保ち、次のアトレスフレームを待ちます。
- 4. アトレス指定されたMCUは新規アトレス フレームが受信されるまで全データ フレームを受信します。MPCMnビットが未だ設定(1)されている 他の従CPUはこのデータ フレームを無視します。
- 5. 最後のデータフレームがアドレス指定されたMCUによって受信されると、アドレス指定されたMCUはMPCMnビットを設定(1)し、主装置からの新規アドレスフレームを待ちます。以降、手順は2.からを繰り返します。

5~8ビットデータフレーム形式のどの使用も可能ですが、受信側が使うnとn+1ビットデータフレーム形式間を切り替えなければならないため 非実用的です。これは送信部と受信部が同じデータビット長設定を使うため、全二重(フルデュープレックス)動作を困難にします。5~8ビット データフレームが使われる場合、最初の停止ビットがフレーム種別を示すのに使われるので、送信部は2停止ビット使用(USBSn=1)に設定さ れなければなりません。

MPCMnビットを設定(1)または解除(0)するのに読み-修正-書き(リート・モデファイライト)命令(SBIとCBI)を使ってはいけません。MPCMnビットは送信完了(TXCn)フラグと同じI/O位置を共用しており、SBIまたはCBI命令を使うと偶然に解除(0)されるかもしれません。

(訳注) ATmega640/1280/1281/2560/2561ではUCSRnAのI/OアドレスがSBI,CBI命令適用範囲外のため、上記記述は不適切です。
 但し、命令の組み合わせによって同様処理を行う場合に対して、上記注意の本意は適切(有効)です。

## 21.10. USART用レジスタ

## 21.10.1. UDRn - USARTデータレジスタ (USART I/O Data Register)

ビット	7	6	5	4	3	2	1	0	
(\$C6): (\$CE): (\$D6): (\$136)	R/TXB7	R/TXB6	R/TXB5	R/TXB4	R/TXB3	R/TXB2	R/TXB1	R/TXB0	UDRr
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

同じI/Oアトレスを共用するUSART受信データ緩衝レジスタとUSART送信データ緩衝レジスタはUSARTデータレジスタまたはUDRnとして引用しました。送信データ緩衝レジスタ(TXB)はUDRnレジスタ位置に書かれるデータの転送先です。UDRnレジスタ位置読み込みは受信データ緩衝レジスタ(RXB)の内容を返します。

5~7ビットデータでの上位未使用ビットは送信部によって無視され、受信部によって0に設定されます。

送信緩衝部はUCSRnAで送信データレジスタ空き(UDREn)フラグが設定(1)される時にだけ書けます。UDREnフラグが設定(1)されない時 にUDRnへ書かれたデータはUSART送信部によって無視されます。送信部が許可されて送信緩衝部にデータが書かれると、送信部は 送信移動レジスタが空きの時にそのデータを送信移動レジスタへ設定(移動)します。その後にデータはTXDnt°ンで直列送信されます。

受信緩衝部は2段のFIFOから成ります。このFIFOは受信緩衝部がアクセスされる毎にその状態を切り替えます。この受信緩衝部の動きのため、この位置に読みー修正ー書き(リードモデファイライト)命令(SBIとCBI)を使えません。ビット検査(SBICとSBIS)命令もFIFOの状態を換えるので、これらの命令を使う時は注意してください。(訳注:適用範囲外命令のため、この注意は不適切です。)

#### 21.10.2. UCSRnA - USART制御/状態レジスタA (USART Control and Status Register A)

ビット	7	6	5	4	3	2	1	0	
(\$C0):(\$C8):(\$D0):(\$130)	RXCn	TXCn	UDREn	FEn	DORn	UPEn	U2Xn	MPCMn	UCSRnA
Read/Write	R	R/W	R	R	R	R	R/W	R/W	
初期値	0	0	1	0	0	0	0	0	

#### ビット7 - RXCn : USART受信完了フラク (USART Receive Complete)

このフラグは受信緩衝部に未読データがある時に設定(1)され、受信緩衝部が空の(即ち、どんな未読データも含まない)時に解除(0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCnフラグは0になります。RXCnフラグは受信完了割り込みを発生するのに使えます(USART制御/状態レジスタB(UCSRnB)の受信完了割り込み許可(RXCIEn)ビットをご覧ください)。

#### • ビット6 - TXCn : USART送信完了フラグ(USART Transmit Complete)

このフラグは送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部(UDRn)に新規データが現存しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCnフラグは送信完了割り込みを発生できます(UCSRnBの送信完了割り込み許可(TXCIEn)ビットをご覧ください)。

#### • ビット5 - UDREn : USART送信データレジスタ空きフラク (USART Data Register Empty)

UDREn7ラグは送信緩衝部(UDRn)が新規データを受け取る準備ができているかどうかを示します。UDREnが1ならば緩衝部は空で、 従って書かれる準備ができています。UDREn7ラグは送信緩衝部空き割り込みを発生できます(UCSRnBの送信データレジスタ空き割り 込み許可(UDRIEn)ビットをご覧ください)。送信部が準備できているのを示すため、リセット後のUDREnは設定(1)です。

#### ビット4 - FEn : フレーミング異常フラク (Framing Error)

受信緩衝部の次データが受信した時にフレーシング異常(即ち、受信緩衝部で次データの最初の(第1)停止ビットがLow)だった場合、このビットが設定(1)されます。このフラグは受信緩衝部(UDRn)が読まれるまで有効です。受信したデータの停止ビットがHighの時にFEnフラグは0です。UCSRnAに書くとき、常にこのビットを0に設定してください。

## ビット3 - DORn: データオーバーラン発生フラク (Data OverRun)

このビットはオーハーラン状態が検出されると設定(1)されます。受信緩衝部(27レーム分)が一杯で、新規フレームが受信移動レジスタ内で待機中に新規開始ビットが検出されるとデータオーハーランが起こります。UCSRnAに書くとき、常にこのビットを0に設定してください。

#### • ビット2 - UPEn : パリティ誤りフラク (USART Parity Error)

受信緩衝部の次データが受信した時にハッリティ異常があり、その時点でハッリティ検査が許可されていれば(UPMn1=1)、このビットが設定(1) されます。このフラグは受信緩衝部(UDRn)が読まれるまで有効です。UCSRnAに書くとき、常にこのビットを0に設定してください。

#### ●ビット1 - U2Xn : 倍速許可 (Double the USART Transmission Speed)

このビットは非同期動作でだけ有効です。同期動作を使うとき、このビットに0を書いてください。

このビットに1を書くことはボーレート分周器の分周値を16から8に減らして事実上、非同期通信の転送速度を倍にします。

#### ● ビット0 - MPCMn : 複数プロセッサ通信動作 (Multi-Processor Communication Mode)

このビットは複数プロセッサ通信動作を許可します。MPCMnビットが1を書かれると、USART受信部によって受信したアドレス情報を含まない全到着フレームは無視されます。送信部はMPCMn設定に影響されません。より多くの詳細情報については152頁の「複数プロセッサ通信動作」をご覧ください。

## 21.10.3. UCSRnB - USART制御/状態レジスタB (USART Control and Status Register B)

	ビット	7	6	5	4	3	2	1	0	
(\$C	C1): (\$C9): (\$D1): (\$131)	RXCIEn	TXCIEn	UDRIEn	RXENn	TXENn	UCSZn2	RXB8n	TXB8n	UCSRnB
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	
	初期値	0	0	0	0	0	0	0	0	

#### ● ビット7 - RXCIEn : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグでの割り込みを許可します。USART受信完 了割り込みはRXCIEnビットが1を書かれ、ステータスレジスタ(SREG)で全割り込み許可(I)ビットが1を書かれ、UCSRnAでRXCnフラグが設定 (1)される場合にだけ生成されます。

#### ● ビット6 - TXCIEn : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグでの割り込みを許可します。USART送信完 了割り込みはTXCIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでTXCnフラグが設定(1)される場合に だけ生成されます。

#### • ビット5 - UDRIEn : 送信データレジスタ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信データレジスタ空き(UDREn)フラクでの割り込みを許可します。 USART送信データレジスタ空き割り込みはUDRIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでUDREnフ ラグが設定(1)される場合にだけ生成されます。

#### ● ビット4 - RXENn : 受信許可 (Receiver Enable)

このビットへの1書き込みはUSART受信(部)を許可します。受信部は許可されるとRXDnピンの標準ポート動作を無効にします。受信の禁止は受信緩衝部を破棄し、フレーミング異常(FEn)、オーハーラン(DORn)、パリティ誤り(UPEn)のフラグを無効にします。

#### ● ビット3 - TXENn : 送信許可 (Transmitter Enable)

このビットへの1書き込みはUSART送信(部)を許可します。送信部は許可されるとTXDnピンの標準ポート動作を無効にします。送信の 禁止(TXENn=0書き込み)は進行中と保留中の送信が完了される(即ち、送信移動レジスタと送信緩衝レジスタが送信されるべきデータを 含まない)まで有効になりません。禁止したとき、送信部はもはやTXDnポート(の標準I/O機能)を無効にしません。

#### ビット2 - UCSZn2:データビット長選択2 (Character Size)

USART制御/状態レジ<sup>ス</sup>タC(UCSRnC)のUCSZn1,0ビットと組み合わせたUCSZn2ビットは送受信部で使うフレームのデータビット数(Character size)を設定します。

#### • ビット1 - RXB8n : 受信データビット8 (Receive Data Bit 8)

RXB8nは9ビットデータでの直列フレーム操作時に受信したフレームの第9データビット(ビット8)です。UDRnから下位ビットを読む前に読んでください。

#### • ビット0 - TXB8n : 送信データビット8 (Transmit Data Bit 8)

TXB8nは9ビット データでの直列フレーム操作時に送信されるべきデータの第9データ ビット(ビット8)です。UDRnへ下位ビットを書く前に書いて ください。

#### 21.10.4. UCSRnC - USART制御/状態レジスタC (USART Control and Status Register C)

Ŀ゛ット	7	6	5	4	3	2	1	0	
(\$C2):(\$CA):(\$D2):(\$132)	UMSELn1	UMSELn0	UPMn1	UPMn0	USBSn	UCSZn1	UCSZn0	UCPOLn	UCSRnC
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	1	1	0	

● ビット7,6 - UMSELn1,0 : USART動作選択 (USART Mode Select)

このビットは表21-4.で示されるようにUSART動作種別を選びます。

表21-4. USA	ART動作選択	5
UMSELn1	UMSELn0	動作種別
0	0	非同期動作
0	1	同期動作
1	0	(予約)
1	1	主装置SPI (MSPIM) (注)
<u>▶</u> → \+ 円 c	DIEL /k/ COD	の心想をの広へもうとにもいて

注: 主装置SPI動作(MSPIM)操作の完全な記述について は158頁の「USARTでのSPI動作」をご覧ください。

#### • ビット5,4 - UPMn1,0 : パリティ選択 (Parity Mode)

これらのビットはハッリティの発生と検査の許可と種別を設定します。許可した場合、送信部は 各フレーム内での送信したデータビットのハッリティを自動的に生成して送出します。受信部は到 着データからハッリティ値を生成し、UPMn0設定と比較します。不一致が検出されると、USART 制御/状態レジスタA(UCSRnA)でハッリティ誤り(UPEn)フラグが設定(1)されます。

#### ● ビット3 - USBSn : 停止ビット選択 (Stop Bit Select)

このビットは送信部によって挿入される停止ビット数を選びます。受信部はこの設定を無視します(訳補:常に第1停止ビットだけが有効)。

表21-5. /	、リティ選択	
UPMn1	UPMn0	パリティ動作
0	0	禁止
0	1	(予約)
1	0	偶数パリティ許可
1	1	奇数パリティ許可

表21-6. 停止ビット選	表21-6.停止ビット選択								
USBSn	停止ビット数								
0	1ビット								
1	2ビット								

#### • ビット2,1 - UCSZn1,0 : データビット長選択 (Character Size)

USART制御/状態レジスタB(UCSRnB)のUCSZn2ビットと組み合わせたUCSZn1,0ビットは送受信部で使うフレームのデータビット数(Character size)を設定します。

表21-7. データビット長選択

AZT 7.7 707												
UCSZn2~0	000	001	010	011	100	101	1 1 0	111				
データビット数	5ビット	6ビット	7ビット	8ビット	(予約)	(予約)	(予約)	9ビット				

#### • ビット0 - UCPOLn : クロック極性選択 (Clock Polarity)

このビットは同期動作に対してだけ使われます。非 同期動作が使われるとき、このビットに0を書いてく ださい。UCPOLnビットは同期クロック(XCKn)、データ 出力変更、データ入力採取間の関係を設定しま す。

表21-8. XC	表21-8. XCKクロック極性選択											
UCPOLn	送信データ変更 (TXDnピン出力)	受信データ採取(RXDnピン入力)										
0	XCKnの上昇端	XCKnの下降端										
1	XCKnの下降端	XCKnの上昇端										

## 21.10.5. UBRRnH, UBRRnL (UBRRn) - USARTホーレート レジスタ (USART Baud Rate Register)

ビット	15	14	13	12	11	10	9	8	
(\$C5): (\$CD): (\$D5): (\$135)	-	-	-	-	UBRR11	UBRR10	UBRR9	UBRR8	UBRRnH
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	_
(\$C4):(\$CC):(\$D4):(\$134)	UBRR7	UBRR6	UBRR5	UBRR4	UBRR3	UBRR2	UBRR1	UBRR0	UBRRnL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ビット15~12 - Res:予約 (Reserved Bits)

これらのビットは将来使用するために予約されています。将来のデバイスとの共通性のため、UBRRnHが書かれるとき、これらのビットは0が書かれなければなりません。

### ● ビット11~0 - UBRR11~0 : ボーレート分周値 (USART Baud Rate Register)

USARTのボーレートを含む12ビットレシ、スタです。UBRRnHがUSARTボーレートの上位4ビットを含み、UBRRnLが下位8ビットを含みます。ボーレートが変更されると、送受信部で進行中の転送は不正にされます。UBRRnL書き込みはボーレート前置分周器の更新を直ちに始めます。

## 21.11. ボーレート設定例

標準的なクリスタル発振子やセラミック振動子の周波数に対して最も一般的に使われる非同期動作のボーレートは**表21-9**のUBRRn設定を 使うことによって生成できます。目的のボーレートに対して設定誤差1.5%(標準速:U2X=0)、1.0%(倍速:U2X=1)以上を赤字で示します(<mark>訳 注</mark>:原書の本文は0.5%未満を太字)。より高い誤差率でも受け入れ可能ですが、特に長い直列フレーム(151頁の「**非同期での動作範** 囲」参照)で誤差率が高いと、受信部は雑音耐性が低下します。誤差率は次式を使って計算されます。

<b>卸</b> 关率(0/) -	(UBRRn設定ボーレート(最近似値) 目的のボーレート	1)	$\times 100(0)$	
<b></b> 积 左 平 (%) =	目的のボーレート	- 1 )	) ×100(%)	

#### 表21-9. Xtal、ボーレート対UBRRnH,UBRRnL設定(UBRR=UBRRnH:UBRRnL)

ボーレート		1M	Hz			1.843	2MHz			2M	Hz			2.457	6MHz	
	U22	Xn= <mark>0</mark>	U2	Xn=1	U2	Xn= <mark>0</mark>	U2	Xn= <mark>1</mark>	U2)	Xn= <mark>0</mark>	U2	Xn= <mark>1</mark>	U2	Xn= <mark>0</mark>	U2	Xn=1
(bps)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)
1200	51	0.2	103	0.2	95	0.0	191	0.0	103	0.2	207	0.2	127	0.0	255	0.0
2400	25	0.2	51	0.2	47	0.0	95	0.0	51	0.2	103	0.2	63	0.0	127	0.0
4800	12	0.2	25	0.2	23	0.0	47	0.0	25	0.2	51	0.2	31	0.0	63	0.0
9600	6	-7.0	12	0.2	11	0.0	23	0.0	12	0.2	25	0.2	15	0.0	31	0.0
14400	3	8.5	8	-3.5	7	0.0	15	0.0	8	-3.5	16	2.1	10	-3.0	20	1.6
19200	2	8.5	6	-7.0	5	0.0	11	0.0	6	-7.0	12	0.2	7	0.0	15	0.0
28800	1	8.5	3	8.5	3	0.0	7	0.0	3	8.5	8	-3.5	4	6.7	10	-3.0
38400	1	-18.6	2	8.5	2	0.0	5	0.0	2	8.5	6	-7.0	3	0.0	7	0.0
57600	0	8.5	1	8.5	1	0.0	3	0.0	1	8.5	3	8.5	2	-11.1	4	6.7
76800	0	-18.6	1	-18.6	1	-25.0	2	0.0	1	-18.6	2	8.5	1	0.0	3	0.0
115.2k	-	-	0	8.5	0	0.0	1	0.0	0	8.5	1	8.5	0	33.3	2	-11.1
230.4k	_	_	0	-45.7	0	-50.0	0	0.0	0	-45.7	0	8.5	0	-33.3	0	33.3
250k	-	_	_	-	—	_	0	-7.8	_	_	0	0.0	_	_	0	22.9
最高速	62	500	12	25k	11	5.2k	23	0.4k	12	25k	25	50k	15	3.6k	30	7.2k

ボーレート		3.276	8MHz			3.686	4MHz			4M	lHz		4.608MHz			
(bps)		Xn= <mark>0</mark>		Xn=1		Xn= <mark>0</mark>		Xn= <mark>1</mark>		Xn= <mark>0</mark>		Xn= <mark>1</mark>	U2	Xn= <mark>0</mark>		Xn= <mark>1</mark>
(ups)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)
1200	170	-0.2	340	0.1	191	0.0	384	0.0	207	0.2	416	-0.1	239	0.0	479	0.0
2400	84	0.4	170	-0.2	95	0.0	191	0.0	103	0.2	207	0.2	119	0.0	239	0.0
4800	42	-0.8	84	0.4	47	0.0	95	0.0	51	0.2	103	0.2	59	0.0	119	0.0
9600	20	1.6	42	-0.8	23	0.0	47	0.0	25	0.2	51	0.2	29	0.0	59	0.0
14400	13	1.6	27	1.6	15	0.0	31	0.0	16	2.1	34	-0.8	19	0.0	39	0.0
19200	10	-3.0	20	1.6	11	0.0	23	0.0	12	0.2	25	0.2	14	0.0	29	0.0
28800	6	1.6	13	1.6	7	0.0	15	0.0	8	-3.5	16	2.1	9	0.0	19	0.0
38400	4	6.7	10	-3.0	5	0.0	11	0.0	6	-7.0	12	0.2	7	-6.3	14	0.0
57600	3	-11.1	6	1.6	3	0.0	7	0.0	3	8.5	8	-3.5	4	0.0	9	0.0
76800	2	-11.1	4	6.7	2	0.0	5	0.0	2	8.5	6	-7.0	3	-6.3	7	-6.3
115.2k	1	-11.1	3	-11.1	1	0.0	3	0.0	1	8.5	3	8.5	2	-16.7	4	0.0
230.4k	0	-11.1	1	-11.1	0	0.0	1	0.0	0	8.5	1	8.5	0	25.0	2	-16.7
250k	I	_	1	-18.1	0	-7.8	1	-7.8	0	0.0	1	0.0	0	15.2	1	15.2
500k	1	-	0	-18.1	-	_	0	-7.8	-	—	0	0.0	0	-42.4	0	15.2
1M	1	_	_	_	-	_	-	-	-	-	-	_	-	_	0	-42.4
最高速	20	4.8k	40	9.6k	23	0.4k	46	0.8k	2	50k	50	00k	28	88k	5	76k
<b>注</b> , 昰直	こ古パーロ	DDD-0	<u> 記</u> 羊–(	2 00/ です	- p	1降の国	定業ないよ	がすっき	吉ノ							

注: 最高速はUBRR=0、誤差=0.0%です。 以降の周波数は次頁へ続く。

(訳注) 原書では頁割された表毎に表番号22-9.~12.となっていますが、共通性から纏めて表21-9.としました。 原書に対して数種の発振周波数を追加しました。

表21-9	(続さ).			JUBRRn	nH,UBRRnL設定 (UBRR=UBRRnH:UBRRnL)											
ボーレート	110		2MHz	V1	110		1MHz	V1	110		8MHz	V1	110		Hz	V1
(bps)		Xn= <mark>0</mark> 誤差(%)		Xn=1 誤差(%)		Xn= <mark>0</mark> 誤差(%)		Xn=1 誤差(%)		Xn= <mark>0</mark> 誤差(%)		Xn= <mark>1</mark> 誤差(%)		Xn= <mark>0</mark> 誤差(%)		Xn=1 誤差(%)
1200	255		511	<del>設左(%)</del> 0.0	319	<u>設左(%)</u> 0.0	639	<del>設左(%)</del> 0.0	383	<u>設左(%)</u> 0.0	767	<u>設左(%)</u> 0.0			832	<u>設左(%)</u> 0.0
2400	127	0.0	255	0.0	159	0.0	319	0.0	191	0.0	383	0.0	416 207	-0.1	416	-0.1
4800	63	0.0	127	0.0	79	0.0	159	0.0	95	0.0	191	0.0	103	0.2	207	0.1
9600	31	0.0	63	0.0	39	0.0	79	0.0	47	0.0	95	0.0	51	0.2	103	0.2
14400	20	1.6	42	-0.8	26	-1.2	52	0.6	31	0.0	63	0.0	34	-0.8	68	0.6
19200	15	0.0	31	0.0	19	0.0	39	0.0	23	0.0	47	0.0	25	0.2	51	0.2
28800	10	-3.0	20	1.6	12	2.6	26	-1.2	15	0.0	31	0.0	16	2.1	34	-0.8
38400	7	0.0	15	0.0	9	0.0	19	0.0	11	0.0	23	0.0	12	0.2	25	0.2
57600	4	6.7	10	-3.0	6	-4.8	12	2.6	7	0.0	15	0.0	8	-3.5	16	2.1
76800	3	0.0	7	0.0	4	0.0	9	0.0	5	0.0	11	0.0	6	-7.0	12	0.2
115.2k	2	-11.1	4	6.7	2	11.1	6	-4.8	3	0.0	7	0.0	3	8.5	8	-3.5
230.4k	1	33.3	2	-11.1	1	-16.7	2	11.1	1	0.0	3	0.0	1	8.5	3	8.5
250k	1	22.9	2	-18.1	1	-23.2	2	2.4	1	-7.8	3	0.0	1	0.0	3	0.0
500k	0	-38.6	0	22.9	0	-23.2	1	-23.2	0	-7.8	1	-7.8	0	0.0	1	0.0
1M	-	-	0	-38.6	-	-	0	-23.2	-	-	0	-7.8	-	-	0	0.0
最高速	30	7.2k	61	4.4k	38	84k	70	58k	46	0.8k	92	1.6k	50	00k	1	M
+		9.216	6MHz			9.830	4MHz			101	/IHz			11.059	2MHz	
$\frac{\pi}{\nu} - \nu - h$		Xn= <mark>0</mark>	U2)	Xn= <mark>1</mark>		Xn= <mark>0</mark>	U2	Xn= <mark>1</mark>		Xn= <mark>0</mark>		Xn=1		Xn= <mark>0</mark>	U22	Xn= <mark>1</mark>
(bps)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)
1200	479	0.0	959	0.0	511	0.0	1023	0.0	520	-0.0	1041	-0.0	575	0.0	1151	0.0
2400	239	0.0	479	0.0	255	0.0	511	0.0	259	0.2	520	-0.0	287	0.0	575	0.0
4800	119	0.0	239	0.0	127	0.0	255	0.0	129	0.2	259	0.2	143	0.0	287	0.0
9600	59	0.0	119	0.0	63	0.0	127	0.0	64	0.2	129	0.2	71	0.0	143	0.0
14400	39	0.0	79	0.0	42	-0.8	84	0.4	42	0.9	86	-0.2	47	0.0	95	0.0
19200	29	0.0	59	0.0	31	0.0	63	0.0	32	-1.4	64	0.2	35	0.0	71	0.0
28800	19	0.0	39	0.0	20	1.6	42	-0.8	21	-1.4	42	0.9	23	0.0	47	0.0
38400	14	0.0	29	0.0	15	0.0	31	0.0	15	1.8	32	-1.4	17	0.0	35	0.0
57600	9	0.0	19	0.0	10	-3.0	20	1.6	10	-1.4	21	-1.4	11	0.0	23	0.0
76800	7	6.7 0.0	14 9	0.0	74	0.0 6.7	15	0.0	7	1.8	15	1.8	8 5	0.0	17	0.0
115.2k 230.4k	4	-16.7	9 4	0.0	4 2	-11.1	10 4	-3.0	4 2	8.5 -9.6	10 4	-1.4 8.5	2 2	0.0	11 5	0.0
250.4K	1	15.2	4	-7.8	1	-23.2	4	-1.7	2	-16.7	4	0.0	2	-7.8	5	-7.8
500k	0	15.2	1	15.2	0	23.2	4	22.9	0	25.0	2	-16.7	0	38.2	2	-7.8
1M	0	-42.4	0	15.2	0	-38.6	0	22.9	0	-37.5	0	25.0	0	-30.9	0	38.2
最高速	~	76k		52M	· ·	4.4k	-	288M	, v	25k		25M		1.2k		824M
ACINAL				02111	01			200111	0.			20111	00			
ボーレート			6MHz				/Hz				20MHz				/Hz	
(bps)		Xn= <mark>0</mark>		Xn= <mark>1</mark>		Xn= <mark>0</mark>		Xn=1		Xn= <mark>0</mark>		Xn=1		Xn= <mark>0</mark>		Xn=1
1200		誤差(%)		誤差(%)		誤差(%)		誤差(%)		誤差(%)		誤差(%)		誤差(%)		誤差(%)
2400	767 383	0.0	1533 767	0.0	832 416	0.0	1666 832	0.0	959 479	0.0	1919 959	0.0	1041 520	0.0	2082 1041	0.0
4800	383 191	0.0	383	0.0	207	0.2	416	-0.1	239	0.0	959 479	0.0	259	0.0	520	0.0
9600	95	0.0	191	0.0	103	0.2	207	0.2	119	0.0	239	0.0	129	0.2	259	0.0
14400	63	0.0	191	0.0	68	0.2	138	-0.1	79	0.0	159	0.0	86	-0.2	173	-0.2
19200	47	0.0	95	0.0	51	0.0	103	0.1	59	0.0	119	0.0	64	0.2	129	0.2
28800	31	0.0	63	0.0	34	-0.8	68	0.2	39	0.0	79	0.0	42	0.2	86	-0.2
38400	23	0.0	47	0.0	25	0.2	51	0.0	29	0.0	59	0.0	32	-1.4	64	0.2
57600	15	0.0	31	0.0	16	2.1	34	-0.8	19	0.0	39	0.0	21	-1.4	42	0.2
76800	11	0.0	23	0.0	12	0.2	25	0.2	14	0.0	29	0.0	15	1.7	32	-1.4
115.2k	7	0.0	15	0.0	8	-3.5	16	2.1	9	0.0	19	0.0	10	-1.4	21	-1.4
230.4k	3	0.0	7	0.0	3	8.5	8	-3.5	4	0.0	9	0.0	4	8.5	10	-1.4
250k	3	-7.8	6	5.3	3	0.0	7	0.0	4	-7.8	8	2.4	4	0.0	9	0.0
500k	1	-7.8	3	-7.8	1	0.0	3	0.0	1	15.2	4	-7.8	1	25.0	4	0.0
1M	0	-7.8	1	-7.8	0	0.0	1	0.0	0	15.2	1	15.2	0	25.0	1	25.0
	0.2	1.6k	1.84	432M	1	М	9	2M	11	52M	23	04M	1 9	25M	2	5M
最高速	92	1.0K	1.0	101111		1111	4	1111	1.1	02111	2.0	101101	1.4	20101	2.	

表21-9 (続き). Xtal、ボーレート対UBRRnH,UBRRnL設定 (UBRR=UBRRnH:UBRRnL)

<u>注</u>:最高速はUBRR=0、誤差=0.0%です。

# 22. USARTでのSPI動作

USART(Universal Synchronous and Asynchronous Receiver and Transmitter)は主装置SPI互換動作に設定できます。主装置SPI(MS PIM)は次の特徴を持ちます。

- ・全二重動作、3線同期データ転送
- 主装置動作
- 4つ全てのSPI転送形式(動作種別0,1,2,3)支援
- LSBまたはMSB先行データ転送(データ順設定)
- ・順列動作(2重緩衝)
- ・高分解能ボーレート発振器
- ・高速動作(fXCKmax=fCK/2)
- ・柔軟な割り込み生成

#### 22.1. 概要

USART動作選択(UMSELn1,0)ビットの11設定は主装置SPI(MSPIM)論理回路でのUSARTを許可します。この動作種別でのSPI主装置 制御論理回路はUSART資源を直接制御します。これらの資源には送受信の移動レジスタと緩衝部、ホーレート発生器を含みます。ハリ ティ発生/検査論理回路、データ/クロック再生論理回路、送受信制御論理回路は禁止されます。USART送受信論理回路は普通のSPI転 送制御論理回路に置き換えられます。けれどもピン制御論理回路と割り込み生成論理回路は両動作種別で全く同じです。 I/Oレジスタ位置は両動作種別で同じです。けれどもMSPIM使用時、制御レジスタの一部の機能が変わります。

## 22.2. USARTでのMSPIMとSPIの比較

USARTでのMSPI動作は次に関してSPIと完全な互換性があります。

- ・主装置動作タイミング図
- ・クロック極性選択(UCPOLn)ビットはSPIのSCK極性選択(CPOL)ビットと機能的に同じです。
- ・クロック位相選択(UCPHAn)ビットはSPIのSCK位相選択(CPHA)ビットと機能的に同じです。
- ・データ順選択(UDORDn)ビットはSPIのデータ順選択(DORD)ビットと機能的に同じです。

けれどもUSARTでのMSPI動作がUSART資源を再使用するため、USARTでのMSPI動作はSPIと比較して多少異なります。加えて制 御レジスタ ビットの差異、主装置動作だけがUSARTでのMSPI動作によって支援されること、2つの部間で異なる次の特質があります。

- ・USARTでのMSPI動作は送信部の(2重)緩衝部を含みます。SPIは緩衝部を持ちません。
- ・USARTのMSPI動作での受信部は追加の緩衝段を含みます。
- ・SPIの上書き(WCOL)ビットはUSARTでのMSPI動作に含まれません。
- ・SPIの倍速許可(SPI2X)ビットは含まれません。しかし、対応するボーレートレジスタ(UBRRn)設定によって同じ効果が達せられます。
- ・割り込みタイシングに互換性はありません。
- ・USARTでのMSPI動作が主装置動作だけなので、ピン制御が異なります。

USARTのMSPI動作とSPIでのピンは、表22-1.で示されま 素22-1 USAPTでのMSPIMとSPIのピンド較 す。

USART MSPIM	SPI	備考					
TXDn	MOSI	主装置出力のみ					
RXDn	MISO	主装置入力のみ					
XCKn	SCK	(機能的に同一)					
該当なし	SS	USARTでのMSPIMで未支援					

## 22.3. クロック生成

クロック生成論理回路は送受信部に対する基準クロックを生 表22-2. ボーレートレジスタ(UBRRn)値計算式 成します。USARTのMSPIM動作種別については内部クロッ ク生成(即ち主装置動作)だけが支援されます。従って、 USARTでMSPIMを正しく動作するにはXCKntシに対する データ方向レシブスタ(DDR\_XCKn)が1(即ち出力)に設定されな ければなりません。なるべくならDDR\_XCKnはUSARTでの MSPIMが許可(即ちTXENnとRXENnが1に設定)される前 に設定されるべきです。

MSPIM動作で使われる内部クロック生成はUSART同期主 装置動作と同一です。従ってボーレートやUBRRn設定は同 じ式を使って計算できます。表22-2.をご覧ください。

動作種別	ボーレート計算式	UBRRn值計算式
同期主装置動作	$BAUD = \frac{f_{OSC}}{2 \times (UBRRn+1)}$	$UBRRn = \frac{f_{OSC}}{2 \times BAUD} - 1$

注: ボーレートは転送速度(ビット/1秒)で定義されます。

BAUD :  $\pi - \nu - h$  (bps)

UBRRn: UBRRnHとUBRRnLレジスタ値 (0~4095)

JOSC :システム発振器クロック周波数

## 22.4. データ転送形式とタイミング

直列データに関してはクロック位相(UCPHAn)とクロック極性(UCPOLn)制御ビットによって決定されるXCKn(SCK)位相と極性で4つの組み 合わせがあります。このデータ転送タイミング図は図22-1.で示されます。データビットは安定のためにデータ信号に対して充分な時間を保 証するXCKn信号の反対端で移動出力と(入力)ラッチが行われます。UCPOLnとUCPHAnの機能は表22-3.で要約されます。これらビットのどの変更も送受信両方に対して実行中の通信を不正とすることに注意してください。

表22-3. UCPOLn,U	表22-3. UCPOLn,UCPHAn機能動作											
SPI動作種別番号         UCPOLn         UCPHAn         XCKn(SCK)先行端         XCKn(SCK)後行端												
0	0	0	入力採取/上昇端	出力設定/下降端								
1	0	1	出力設定/上昇端	入力採取/下降端								
2	1	0	入力採取/下降端	出力設定/上昇端								
3	1	1	出力設定/下降端	入力採取/上昇端								

#### 図22-1. UCPHAnとUCPOLnによるデータ転送タイミンク

		UCPOI	_n= <mark>0</mark>					UCPO	)Ln= <mark>1</mark>		
	XCKn						XCKn				
UCPHAn=0	出力設定(TXDn)			X	Х	Х	出力設定(TXDn)			Х	
	入力採取(RXDn)	Ť	Ť	Ť	Ť		入力採取(RXDn)	Ť	Ť	1	<b>↑</b>
	XCKn						XCKn				
UCPHAn=1	出力設定(TXDn)						出力設定(TXDn)		_X		
	入力採取(RXDn)	<b>↑</b>	,	<b>↑</b>	1	1	入力採取(RXDn)	,	<b>↑ ↑</b>	Ť	Ť

## 22.5. フレーム形式

MSPIMの直列フレームは8データビット/1フレームに固定されます。USARTでのMSPIM動作は2つの有効なフレーム形式を持ちます。

・ MSB先行 8ビット データ

・LSB先行 8ビット データ

フレームは最下位(LSB)または最上位(MSB)のデータビットで始まります。その後次のデータビットが最後の最上位(MSB)または最下位 (LSB)データビットまで合計8ビット続きます。完全なフレームが送信されると、新規フレームが直ちに後続するか、または通信線がアイドル状態 (high)に設定されるでしょう。

USART制御/状態レジスタC(UCSRnC)のデータ順選択(UDORDn)ビットはUSARTでのMSPIMによって使われるフレーム形式を設定します。 送受信部は同じ設定を使います。これらビットのどれかの設定変更が送受信部両方に対して実行中の通信を不正にすることに注意し てください。

16ビットデータ通信はUDRnに2ハイトデータを書くことによって達せられます。その後のUSART送信完了割り込み(TXCn)はこの16ビット値が移動出力されてしまったことを示します。

#### 22.5.1. USART MSPIM初期化

USARTでのMSPIM動作はどれかの通信が行われ得るのに先立って初期化されなければなりません。標準的な初期化手順は使用方法に依存するボーレート設定、主装置動作操作(DDR\_XCKnの1)設定、フレーム形式設定、送受信部許可から成ります。送信部だけが独立して操作できます。割り込み駆動USART操作に関して初期化を行う時にステータスレジ、スタの全割り込み許可(I)ビットが解除(0)される(そして全割り込みが禁止される)べきです。

注: XCKn出力の初期化を直ちに保証するため、ボーレートレジスタ(UBRRn)は送信部が許可される時に0でなければなりません。標準 動作のUSART操作と逆に、UBRRnは送信部が許可されて最初の送信が開始される前に、希望する値を書かれなければなりませ ん。この初期化がリセット後直ちに行なわれるなら、UBRRnが0にリセットされているので、送信部許可前にUBRRnを0に設定すること は必要ありません。

ボーレート、データ転送形式またはフレーム形式の変更を伴う再初期化を行う前に、レシ`スタが変更される期間中に進行中の送信がないこと を確実にしてください。USART制御/状態レシ`スタA(UCSRnA)の送信完了(TXCn)フラグは送信部の全転送完了検査に使え、受信完了 (RXCn)フラグは受信緩衝部内の未読データ有無検査に使えます。この目的(次送信タイミング)にTXCnフラグが使われる場合、各々の送信 (USARTデータ レシ`スタ(UDRn)が書かれる)前にTXCnフラグが解除(0)されなければならないことに注意してください。

次の簡単なUSART初期化コート、例が示すアセンフリ言語とC言語の関数は機能的に同じです。この例はホーリングを使う(割り込み不許可) と仮定します。ホーレート(UBRRn)値は関数の引数として与えられます。アセンフリ言語でのボーレート引数はR17:R16レシ、スタに格納されると 仮定されます。

アセンフリ言語プログラ	ム例	
USART_Init: CL OU OU SB LD	T UBRRnH, R18 T UBRRnL, R18 I XCKn_DDR, XCKn	
OU LD OU OU OU RE	I R18, (1< <rxenn) (1<<txenn)<br=""  ="">T UCSRnB, R18 T UBRRnH, R17 T UBRRnL, R16</rxenn)>	;動作種別値を取得 ;MSPI,データ種別0設定 ;送受信許可値を取得 ;送受信許可 ;ボーレート設定(上位ハイト) ;ボーレート設定(下位ハイト) ;ボーレート設定(下位ハイト)
C言語プログラム例		
void USART_Init {	t(unsigned int baud)	
UBRRn = 0;		/* ボーレート設定(クロック停止) */
XCK <mark>n_</mark> DDR =		/* XCKnボート ピン出力設定 */
UCSRnC = (2)	1< <umseln1) (0<<ucph<="" (1<<umseln0)="" td=""  =""><td></td></umseln1)>	
UCSR <mark>n</mark> B = (1 UBRR <mark>n</mark> = bat	l< <rxenn) (1<<txenn)="" ;<br=""  ="">ud;</rxenn)>	/* MSPI,データ種別0設定 */ /* 送受信許可 */ /* ボーレート設定 */
}		

<u>注:10頁の「コート"例について」</u>をご覧ください。

## 22.6. データ転送

USARTでのMSPI動作の使用は送信部が許可されること、即ちUSART制御/状態レジスタB(UCSRnB)で送信許可(TXENn)ビットが1に設定される必要があります。送信部が許可されると、TXDnt<sup>2</sup>ンの標準ビン動作は無視され、送信部の直列出力としての機能を与えられます。受信部の許可は任意選択で、UCSRnBの受信許可(RXENn)ビットの設定(=1)によって行なわれます。受信部が許可されると、RXDnt<sup>2</sup>ンの標準ビン動作は無視され、受信部の直列入力としての機能を与えられます。XCKnは両方の場合で転送クロックとして使われます。

初期化後、USARTはデータ転送を行なう準備が整います。データ転送はUSARTデータレジスタ(UDRn)I/O位置に書くことによって開始されます。送信部が転送クロックを制御するため、これは送受信データ両方の状態についてです。UDRnに書かれたデータは移動レジスタが 新規フレームを送る準備が整った時に送信緩衝部から移動レジスタへ移されます。

注:入力緩衝部に於いて送信されたデータ バイト数との同期を保つために、送信された各バイトに対して一度、UDRnが読まれなければ なりません。入力緩衝操作は通常のUSART動作と同じで、即ちォーバーランが起きると、緩衝部内の先頭ではなく最後に受信した データが失われます。これは第1バイト、第2、第3、第4バイトの順で4バイトのデータが送信され、全ての転送が完了される前にDDRnが 読まれない場合、第1バイトではなく、受信されるべき第3バイトが失われます。

次のコートが例はUSART制御/状態レジスタA(UCSRnA)の送信データレジスタ空き(UDREn)フラク゛のホ゜ーリンク゛に基いた、簡単なUSARTでの MSPIM転送関数を示します。この関数が使われ得る前にUSARTが初期化されなければなりません。アセンブリ言語での送るべきデータ はR16レジスタに格納されると仮定され、受信したデータは関数復帰後、同じR16レシ゛スタで利用できます。

この関数は送信されるべき新規データを設定する前に、UDREnの検査によって送信緩衝部が空になるのを単純に待ちます。その後、 緩衝部を読んで値を戻す前に、RXCnフラグの検査によって受信緩衝部にデータが存在するのを待ちます。

アセンブリ言語プロ	ゆうム例		
USART_MSPI:	SBIS RJMP	UCSRnA, UDREn USART_MSPI	;送信緩衝部空きでスキップ ;送信緩衝部空き待機
,	OUT	UDR <mark>n</mark> , R16	;データ送信(送信開始)
USART_SPIR:	SBIS RJMP	UCSRnA, RXCn USART_SPIR	;受信完了でスキップ ;受信完了待機
,	IN RET	R16, UDRn	;受信データ取得 ;呼び出し元へ復帰
C言語プログラムイ	列		
void USART_M	MSPIM_T1	ransfer(unsigned int data)	
}	UDR <mark>n</mark> =	(!(UCSRnA & (1< <rxcn)));< td=""><td>/* 送信緩衝部空き待機 */ /* データ送信(送信開始) */ /* 受信完了待機 */ /* 受信データ取得 */</td></rxcn)));<>	/* 送信緩衝部空き待機 */ /* データ送信(送信開始) */ /* 受信完了待機 */ /* 受信データ取得 */

注: 10頁の「コード例について」をご覧ください。

## 22.6.1. 送受信フラグと割り込み

USARTのMSPI動作での受信完了(RXCn)、送信完了(TXCn)、送信データレジスタ空き(UDREn)フラグと対応する割り込みは通常のUSA RT操作と機能的に同一です。けれども受信異常状態フラグ(FEn,DORn,UPEn)は使えず、常に0として読みます。

## 22.6.2. 送受信の禁止

USARTのMSPI動作での送受信部の禁止は通常のUSART操作と機能的に同一です。

## 22.7. MSPIMでのUSART用レシスタ

以下の節はUSARTを使うSPI操作で使われるレシブスタを記述します。

## 22.7.1. UDRn – USART MSPIMデータレジスタ (USART I/O Data Register)

MSPIMでのUSARTデータレシ<sup>、</sup>スタ(UDRn)の機能と説明は通常のUSART操作と同一です。153頁の「**UDRn - USARTデータレシ、スタ**」をご 覧ください。

#### 22.7.2. UCSRnA – USART MSPIM制御/状態レジスタA (USART Control and Status Register A)

ビット	7	6	5	4	3	2	1	0	_
(\$C0): (\$C8): (\$D0): (\$130)	RXCn	TXCn	UDREn	_	-	_	—	-	UCSRnA
Read/Write	R	R/W	R	R	R	R	R	R	
初期値	0	0	1	0	0	0	1	0	

## • ビット7 - RXCn : USART受信完了フラグ(USART Receive Complete)

このフラグは受信緩衝部に未読データがある時に設定(1)され、受信緩衝部が空の(換言すると、どんな未読データも含まない)時に解除 (0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCnフラグは0になります。RXCnフラグは受信完了割り込みを 発生するのに使えます(USART制御/状態レジスタB(UCSRnB)の受信完了割り込み許可(RXCIEn)ビットをご覧ください)。

#### • ビット6 - TXCn : USART送信完了フラグ(USART Transmit Complete)

このフラグは送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部(UDRn)に新規データが現存しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCnフラグは送信完了割り込みを発生できます(UCSRnBの送信完了割り込み許可(TXCIEn)ビットをご覧ください)。

#### • ビット5 - UDREn : USART送信データレジスタ空きフラク (USART Data Register Empty)

UDREn7ラクは送信緩衝部(UDRn)が新規データを受け取る準備ができているかどうかを示します。UDREnが1ならば緩衝部は空で、 従って書かれる準備ができています。UDREn7ラクは送信緩衝部空き割り込みを発生できます(UCSRnBの送信データレジスタ空き割り 込み許可(UDRIEn)ビットをご覧ください)。送信部が準備できているのを示すため、リセット後のUDREnは設定(1)です。

#### • ビット4~0 - Res : 予約 (Reserved Bits in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnAが書かれるとき、0が書かれなければなりません。

#### 22.7.3. UCSRnB - USART MSPIM制御/状態レジスタB (USART Control nad Status Register B)

ビット	7	6	5	4	3	2	1	0	_
(\$C1): (\$C9): (\$D1): (\$131)	RXCIEn	TXCIEn	UDRIEn	RXENn	TXENn	-	-	-	UCSRnB
Read/Write	R/W	R/W	R/W	R/W	R/W	R	R	R	
初期値	0	0	0	0	0	1	1	0	

#### ● ビット7 - RXCIEn : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグでの割り込みを許可します。USART受信完 了割り込みはRXCIEnビットが1を書かれ、ステータスレジスタ(SREG)で全割り込み許可(I)ビットが1を書かれ、UCSRnAでRXCnフラグが設定 (1)される場合にだけ生成されます。

#### ● ビット6 - TXCIEn : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグでの割り込みを許可します。USART送信完 了割り込みはTXCIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでTXCnフラグが設定(1)される場合に だけ生成されます。

#### • ビット5 - UDRIEn : 送信データレジスタ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信データレジスタ空き(UDREn)フラクでの割り込みを許可します。 USART送信データレジスタ空き割り込みはUDRIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでUDREnフ ラグが設定(1)される場合にだけ生成されます。

## ● ビット4 - RXENn : 受信許可 (Receiver Enable)

このビットへの1書き込みはMSPIMでのUSART受信(部)を許可します。受信部は許可されるとRXDnピンの標準ポート動作を無効にします。受信の禁止は受信緩衝部を破棄します。MSPIMで受信(部)だけの許可(即ちRXENn=1とTXENn=0)は、主装置動作だけが支援されて送信(部)が転送クロックを制御するので、意味を持ちません。

### ● ビット3 - TXENn : 送信許可 (Transmitter Enable)

このビットへの1書き込みがUSART送信(部)を許可します。送信部は許可された時にTXDnピンの標準ポート動作を無効にします。送信の禁止(TXENn=0書き込み)は進行中と保留中の送信が完了される(即ち、送信移動レジスタと送信緩衝レジスタが送信されるべきデータを含まない)まで有効になりません。禁止したとき、送信部はもはやTXDnポート(の標準I/O機能)を無効にしません。

## ● ビット2~0 - Res : 予約 (Reserved Bits in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnBが書かれるとき、0が書かれなければなりません。

22.7.4. UCSRnC - USART MSF	PIM制御/状態レジスタC (USART	Control nad Status Register C)
----------------------------	----------------------	--------------------------------

ビット	7	6	5	4	3	2	1	0	
(\$C2):(\$CA):(\$D2):(\$132)	UMSELn1	UMSELn0	-	-	-	UDORDn	UCPHAn	UCPOLn	UCSRnC
Read/Write	R/W	R/W	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	1	1	0	

#### • ビット7,6 - UMSELn1,0 : USART動作選択 (USART Mode Select)

このビットは表22-4.で示されるようにUSART動作種別を選びます。通常USART操作の完全な記述については、154頁の「UCSRnC - USART制御/状態レジスタC」 をご覧ください。主装置SPI動作(MSPIM)は両UMSELnビットが1に設定される時に 許可されます。データ順選択(UDORDn)、クロック位相選択(UCPHAn)、クロック極性選 択(UCPOLn)はMSPIMが許可されるのと同じ書き込み操作で設定できます。

表	表22-4. USART動作選択								
U	MSELn1	UMSELn0	動作種別						
	0	0	非同期動作						
	0	1	同期動作						
	-	0	(予約)						
	1	1	主装置SPI (MSPIM)						

#### ● ビット5~3 - Res : 予約 (Reserved Bits in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnCが書かれるとき、0が書かれなければなりません。

#### ● ビット2 - UDORDn : データ順選択 (Data Order)

UDORDnt<sup>\*</sup>ットが1を書かれるとデータ語のLSBが最初に転送されます。UDORDnt<sup>\*</sup>ットが0を書かれるとMSBが最初に転送されます。詳細については159頁の「**フレーム形式**」節を参照してください。

#### ● ビット1 - UCPHAn : クロック位相選択 (Clock Phase)

このクロック位相選択(UCPHAn)ビットの設定はデータがXCKnの先行(先)端または後行(後)端で採取/(設定)されるかを決めます。詳細に ついては159頁の「データ転送形式」節を参照してください。

#### • ビット0 - UCPOLn : クロック極性選択 (Clock Polarity)

クロック極性選択(UCPOLn)ビットはXCKnクロックの極性を設定します。UCPOLnとクロック位相選択(UCPHAn)ビットの組み合わせがデータ転送のタイシングを決めます。詳細については159頁の「データ転送形式」節を参照してください。

### 22.7.5. UBRRnH, UBRRnL (UBRRn) – USART MSPIMホーレート レジスタ (USART Baud Rate Register)

MSPIMでのボーレートレジスタ(UBRRn)の機能と説明は通常のUSART操作と同一です。155頁の「UBRRnH,UBRRnL - USARTボーレートレ ジスタ」をご覧ください。 23. 2線直列インターフェース (TWI:Two-wire Serial Interface, I<sup>2</sup>C)


## 23.1. 特徴

- ・2本のバス信号線のみ必要な、単純ながら強力で柔軟な通信インターフェース
- ・主装置動作と従装置動作の両方を支援
- ・送信装置または受信装置として動作可能
- ・7ビットのアトレス空間が128までの異なる従装置アトレスを許容
- ・複数主装置の調停支援
- ・400kHzまでのデータ転送速度
- ・上昇/下降(スリューレート)制限された出力駆動回路
- ・バス信号線のスパイクを排除する雑音消去回路
- ・一斉呼び出しを含む完全に設定変更可能な従装置アドレスの支援
- ・AVRが休止形態の時のアドレス認証(一致)起動

38頁の「PRR0 - 電力削減レジスタ」のPRTWIL「ットは2線直列インターフェース部を許可するために0を書かれなければなりません。

## 23.2. 2線直列インターフェース バスの定義

2線直列インターフェース(TWI)は代表的なマイクロコントローラ応用に対して理想的に適応されています。TWI通信規約は2本の双方向バス信号線、データ用1本(SDA)とクロック用1本(SCL)だけを使って128個までの異なる装置の相互接続をシステム設計者に許します。バスを実現するのに必要とされる外部ハートウェアはTWIバス信号線各々に1本づつのプルアップ抵抗だけです。バスに接続した全ての装置は個別のアトレスを持ち、バス衝突を解決する機構は本質的にTWI通信規約で行います。



## 23.2.1. TWI用語定義

次の定義は本章で度々使われます。

## 表23-1. TWI用語定義

1225 1. 111	
用語	意味
主装置	送信の開始と終了を行う装置。主装置はSCLクロックも生成します。
従装置	主装置によって指定された装置。
送信装置	バス上にデータを送り出す装置。
受信装置	バスからデータを読み込む装置。

## 23.2.2. 電気的な相互接続


図23-1.で描かれたように両方のハ、ス信号線はプルアップ抵抗を通して正供給電圧に接続されます。全てのTWI準拠装置のハ、ス駆動部 はオープントレインかオープンコレクタです。これはインターフェースの動作のために重要なワイアート、AND機能を実現します。TWIハ、ス信号線の Lowレベルは1つまたはより多くのTWI装置の0出力時に生成されます。Highレベルは全TWI装置がHi-Z出力時の出力で、プルアップ抵抗 に信号線をHighへ引き上げさせます。どんなハ、ス動作を許すのにも、TWIハ、スに接続した全てのAVRデハイスが電力供給されなければ ならないことに注意してください。

このハネに接続できる装置数は7ビットの従装置アドレス空間と400pFのハネ容量制限によってのみ制限されます。TWIの電気的特性の 詳細仕様は244頁の「2線直列インターフェース特性」で与えられます。そこで与えられる2組の異なる仕様は、1つがハネ速度100kHz以下 に関するもので、もう1つはハス速度400kHzまでに関して有効です。

## 23.3. データ転送とフレーム形式


## 23.3.1. ビット転送

TWIバスに転送される各データビットはクロック信号線のパルスを伴います。データ信号線のレヘルはクロック信号線がHighの時に安定していなければなりません。この規則の例外は開始条件と停止条件の生成だけです。



#### 23.3.2. 開始条件と停止条件

主装置がデータ転送の開始と終了を行います。転送は主装置がバスに開始条件を起こすと開始され、主装置が停止条件を起こすと終 了されます。開始条件と停止条件間はバスが使用中と考えられ、他の主装置はバスの制御獲得を試みるべきではありません。開始条 件と停止条件間で新規開始条件が起こされると特別な状態が起きます。これは再送開始条件として引用され、主装置がバスの制御 を手放さずに新規転送を始めたい時に使われます。再送開始条件後、バスは次の停止条件まで使用中と考えられます。これは開始 動作についてと全く同じで、従って特記事項を除いて本データシートの残りに対して開始条件と再送開始条件の両方の記述に開始条 件が使われます。下で描かれるように、開始条件と停止条件はSCL信号線がHighの時のSDA信号線のレベル変更によって指示されま す。



#### 23.3.3. アト・レス パケット形式

TWIベスに送信した全てのアドレス ペケットはアビットのアドレス ビット、1ビットの方向(Read/Write)制御ビット、1ビットの応答ビットから成る9ビットで す。方向(R/W)ビットが設定(1)されると読み出し操作が実行され、さもなければ書き込み操作が実行されるべきです。従装置がアドレス 指定されたことを認証すると、9番目のSCL(ACK)周期でSDAをLowへ引くことによって確認応答すべきです。アドレス指定された従装 置が忙しいまたはその他の理由で主装置の要求を扱えない場合、確認応答(ACK)クロック周期でSDA信号線をHighのままにすべきで す。主装置はその後に停止条件または新規転送を始めるために再送開始条件を送出できます。従装置アドレスと方向(R/W)ビットから 成るアドレス ペケットは各々、SLA+RまたはSLA+Wと呼ばれます。

アト・レス ビットの最上位ビット(MSB)が最初に送信されます。従装置アト・レスは設計者によって自由に割り当てられますが、アト・レス0000 000 は一斉呼び出し用に予約されています。


一斉呼び出しが起こされると、全従装置は確認応答(ACK)周期でSDA信号線をLowにすることによって応答すべきです。一斉呼び出しは主装置がシステム内のそれぞれの従装置に同じ通信内容を送信したい時に使われます。一斉呼び出しアトレスに続きW(方向が書き込み)ビットがハ、スに送信されると、一斉呼び出しに応答する設定の全ての従装置は、ACK周期でSDA信号線をLowに引き込みま


す。そして後続のデータ パケットは一斉呼び出しに確認応答した 全従装置によって受信されます。一斉呼び出しアトレスに続くR (方向が読み出し)ビットの送信は、従装置それぞれが異なるデー タの送信を始めた場合の衝突の原因となるので意味がないこと に注意してください。

1111 xxx形式の全アドレスは将来の目的のために予約されるべきです(訳補: I<sup>2</sup>C規格のアドレス拡張他)。

#### 23.3.4. データ パケット形式

TWIN、スに送信した全てのデータハ。ケットは1ハイトのデータと1ビット の応答ビットから成る9ビットです。データ転送中、主装置はクロックと 開始条件、停止条件を生成し、一方受信装置は受信に応答 する責任があります。確認応答(ACK)は受信装置が9番目の SCL周期中にSDA信号線をLowに引き込むことによって示され ます。受信装置がSDA信号線をHighのままにするとNACKを示 します。受信装置が最終ハイトを受信したとき、または何らかの 理由でこれ以上のハイトを受信ができないとき、最終ハイト後に NACKを送ることによって送信装置へ通知すべきです。データ ハイトの最上位(MSB)ビットが最初に送信されます。






## 23.3.5. 転送内でのアドレス パケットとデータ パケットの組み合わせ

転送は基本的に開始条件、SLA+R/W、1つ以上のデータ パケット、停止条件から成ります。開始条件に続く停止条件から成る空の通信 内容は規則違反です。SCL信号線のワイアート、ANDが主装置と従装置間のハント、シェークに使えることに注目してください。従装置はSCL 信号線をLowに引き込むことによってSCLのLow期間を引き伸ばせます。これは主装置が従装置に対して速すぎるクロック速度設定、 または従装置がデータ送信間の処理に追加時間を必要とする場合に有用です。従装置がSCLのLow期間を延長することは、主装置 によって決められるSCLのHigh期間に影響しません。同様に従装置はSCLのデューティ比(Low期間)を延長することによってTWIデータ 転送速度を落とせます。

図23-6.は代表的なデータ転送を示します。応用ソフトウェアによって実装されたソフトウェア規約に依存して、様々なデータがSLA+R/Wと停止 条件間に送信できることに注意してください。



## 23.4. 複数主装置バス システムの調停と同期

TWI規約は多数主装置のバス システムを許します。例え2つ以上の主装置が同時に送信を始めても、送信が通常のように続行することを保証するために特別な手段が講じられます。複数主装置のシステムでは2つの問題が起こります。

- ・送信を完了するために1つの主装置だけを許す方法が実現されなければなりません。他の全ての主装置は(自身が行っている従装置)選択手順を失った(失敗した)ことに気付く時に送信を止めるべきです。この選択手順は調停(アビトレーション)と呼ばれます。競合する主装置は調停(従装置選択)手順を失ったことに気付くと、勝ち残った主装置によってアドレス指定されるかどうかを調べるため、直ちに従装置動作へ切り替えるべきです。複数の主装置が同時に送信を始めた事実は従装置で検知できるべきではありません。即ち、バスに転送されているデータが不正にされてはなりません。
- ・違う主装置が異なるSCL周波数を使うかもしれません。同期確定手順で送信が続行するために、全主装置からの直列/ロックを同期化する方法が考案されなければなりません。これは調停手順を容易にします。

ハス信号線のワイアート'ANDはこれらの問題の両方の解決に使われます。全ての主装置からの直列クロックはワイアート'ANDされ、最短High期間の主装置の1つからに等しいHigh期間の合成クロックを生成します。合成クロックのLow期間は最長Low期間の主装置のLow期間に等しくなります。全ての主装置がSCL信号線を監視する、実際には合成SCL信号線がHighまたはLowになる時に各々SCLのHighとLow経過時間の計時を始めることに注意してください。


調停は全ての主装置がデータ出力後にSDA信号線を継続的に監視 することによって実行されます。SDA信号線から読んだ値がその主 装置の出力した値と一致しない場合、調停に敗れます。主装置が SDAにHigh値を出力し、同時に他の主装置がLow値を出力する時 のみ調停に敗れるかもしれないことに注意してください。敗れた主 装置は直ちに従装置動作へ移行し、勝ち残った主装置によってア ドレス指定されるかを検査すべきです。SDA信号線はHighのままに すべきですが、敗れた主装置は現在のデータ若しくはアドレスパケット の最後までクロック信号を生成することを許されます。調停は唯一の 主装置が残るまで継続され、多くのビットを必要とするかもしれませ ん。多くの主装置が同じ従装置をアドレス指定しようとすると、調停は データ パケットに続くでしょう。

調停が次の状態間で許されないことに注意してください。


- ・再送開始条件とデータビット間
- ・停止条件とデータビット間
- ・再送開始条件と停止条件間

これらの違法な調停状態を決して起こさないように保証するのは使用者ソフトウェアの責任です。これは複数主装置システムでの全ての データ転送は同じ構成、SLA+R/Wとデータ ペケットを使わなければならないことを意味します。言葉を変えると、全ての送信は同じデータ ペケット数を含まなければならず、さもなければ調停の結果は不定にされます。

(訳補)同じデータ パケット数とは、或る主装置が最後まで調停を継続し、他の主装置がパケットを残している場合を想定しています。




#### 図23-8.2つの主装置間での調停



## 23.5. TWI部の概要

図23-9.で示されるようにTWI部は様々な部分から成ります。赤文字で示された(訳注:原文は太線で描かれた)全てのレジスタはAVR データ バスを通してアクセス可能です。



#### 23.5.1. SCLとSDAピン

これらのピンはAVR TWIをMCUシステムのその他とインターフェースします。出力駆動部はTWI仕様に適合させるためのスリューレート(上昇/下降)制限器を含みます。入力段は50nsよりも短いスパイクを除去するスパイク消去部を含みます。「入出力ポート」章で説明したようにAVR パットでの内部プルアップはSCLとSDAピンに対応するポートのビットを設定(=1)することによって許可できることに注目してください。内部プルアップはいくつかのシステムで外部抵抗の必要をなくせます。

#### 23.5.2. ビット速度発生器

この部分は主装置動作で動く時のSCL周期を制御します。SCL周期はTWIビット速度レジスタ(TWBR)とTWI状態レジスタ(TWSR)の前置 分周器ビットの設定によって制御されます。従装置動作はビット速度や前置分周器設定と関係ありませんが、従装置でのCPUクロック周 波数はSCL周波数よりも最低16倍高くなければなりません。従装置がSCLのLow期間を延長するかもしれず、これによって平均TWI パスクロック周波数が減少することに注意してください。SCL周波数は次式に従って生成されます。

SCL周波数 =	CPUクロック周波数	TWBR	: TWI ビット速度レジスタ値
	16+2×(TWBR)×前置分周值	前置分周値	: TWI状態レジスタ内TWPSで指定(182頁の表23-7.参照)

注: プルアップ抵抗値はSCL周波数とバス信号線の容量性負荷に応じて選ばれるべきです。プルアップ抵抗の値については244頁の表 30-7.をご覧ください。

#### 23.5.3. バス インターフェース部

この部分はデータとアドレスの移動レジスタ(TWDR)、開始条件/停止条件制御器、調停検出回路を含みます。TWDRは送信されるべきア ドレスまたはデータ バイト、若しくは受信したアドレスまたはデータ バイトを含みます。8ビットのTWDRに加えてバス インターフェース部は送信され るべきまたは受信した(N)ACKビットを含むレジスタも含みます。この(N)ACKレジスタは応用ソフトウェアによって直接的にアクセスできません。 けれどもTWI制御レジスタ(TWCR)を操作することにより、受信時に設定(1)または解除(0)できます。送信装置動作時、受信した(N)ACK ビットの値はTWSRの値によって判定できます。

開始条件/停止条件制御器は開始条件、再送開始条件、停止条件の生成と検出に対して責任があります。開始条件/停止条件制 御器はAVR MCUが主装置によってアドレス指定された場合にMCUを起動できる休止形態の1つの時でも、開始条件または停止条件 を検出できます。

TWIが主装置として送信を始めると、調停検出ハードウェアは調停が進行中かを決めるために送信の試行を継続的に監視します。TWI が調停に敗れた場合、制御部に通知されます。その後に正しい処置が行われ、適切な状態符号が生成されます。

#### 23.5.4. アドレス一致部

アドレス一致部は受信したアドレスハイトがTWIアドレスレジスタ(TWAR)の7ビットアドレスと一致するかを検査します。TWARで一斉呼び出し 検出許可(TWGCE)ビットが1を書かれると、全ての到着アドレスビットは一斉呼び出しアドレスに対しても比較されます。アドレス一致で制御 部は通知され、正しい処置を行うことを許します。TWIはTWI制御レジスタ(TWCR)の設定によって、そのアドレスへの応答をするかもしれ ないし、しないかもしれません。アドレス一致部はAVR MCUが主装置によってアドレス指定された場合にMCUを起動できる休止形態の1 つの時でも、アドレスを比較できます。TWIがパワーダウン動作でのアドレス一致でCPUを起動中に他の割り込み(例えばINT0)が起こると、 TWIは動作を停止し、アイドル状態で復帰します。これが何らかの問題の原因なら、パワーダウン動作へ移行する時にTWIアドレス一致だ けが割り込みを許可されることを保証してください。

#### 23.5.5. 制御部

制御部はTWIベスを監視し、TWI制御レジスタ(TWCR)の設定に従った応答を生成します。応用に注意を要求する事象がTWIベスで起こると、TWI割り込み要求フラグ(TWINT)が有効にされます。次のクロック周期で、TWI状態レジスタ(TWSR)は事象を示す状態符号で更新されます。TWI割り込み要求フラグが有効にされる時にだけ、TWSRは適切な状態情報を含みます。他の全てのとき、TWSRは適切な状態情報が利用できないことを示す特別な状態符号を含みます。TWINTフラグが設定(1)されている限り、SCL信号線はLowに保たれます。これは続くTWI送信を許す前の(現状)処理完了を応用ソフトウェアに許します。

TWI割り込み要求フラグ(TWINT)は次の場合に設定(1)されます。

- ・開始条件または再送開始条件送信後
- ・SLA+R/W送信後
- ・アドレスバ化送信後
- ・調停に敗れた後
- ・自身の従装置アドレスまたは一斉呼び出しによってアドレス指定された後
- ・データバ小受信後
- ・従装置として未だアドレス指定されている間の停止条件または再送開始条件受信後
- ・不正な開始条件または停止条件のためバス異常が起きた時


## 23.6. TWIの使用法

AVR TWIはハイト志向で割り込みが基本です。割り込みはハイトの受信や開始条件の送出のような全てのハスの事象後に起こります。 TWIは割り込みが基本のため、応用ソフトウェアはTWIハイト転送中に他の操作を続行するために開放されます。ステータスレジスタ(SREG)の 全割り込み許可(I)ビットと共にTWI制御レジスタ(TWCR)のTWI割り込み許可(TWIE)ビットは、TWCRのTWI割り込み要求フラグ(TWINT)の 設定(1)が割り込み要求を発生すべきかどうか決めることを応用(ソフトウェア)に許します。TWIEビットが解除(0)されると、応用(ソフトウェア)は TWIハスの動きを検知するためにTWINTフラグをポーリングしなければなりません。

TWINTフラグが設定(1)されると、TWIは動作を終え、応用(ソフトウェア)の応答を待ちます。この場合、TWI状態レジスタ(TWSR)はTWIベスの現在の状態を示す値を含みます。そして応用ソフトウェアはTWCRとTWDRの操作により、TWIが次のTWIベス周期で何を行うべきかを決定できます。

図23-10.は応用(ソフトウェア)がTWIハードウェアにどうインターフェースできるかの簡単な例です。この例では主装置が単一データハイトを従装置 に送信しようします。この内容はかなり大雑把ですので、より詳細な説明が本項の後に続きます。希望した動きを実現する簡単なコー ド例も示されます。

#### 図23-10. 代表的な送信での応用プログラムとTWIのインターフェース



- 1. TWI送信の最初の段階は開始条件を送出することです。これはTWIハートウェアに開始条件送出を命じる特別な値をTWCR内に書 くことによって行います。どんな値を書くかは後で記述されます。けれども、書かれる値でTWINTビットが設定(1)されることが重要 です。TWINTへの1書き込みは、このフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も 始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちに開始条件の送出を始めます。
- 2. 開始条件が送出されてしまうと、TWCRでTWINTフラグが設定(1)され、TWSRは開始条件が正常に送出されてしまったことを示す 状態符号に更新されます。
- 3. 応用ソフトウェアは開始条件が正常に送信されたのを確認するためにTWSRの値を直ぐに検査すべきです。TWSRがその他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期待した状態符号だと仮定すると、応用(ソフトウェア)はTWDRにSLA+Wを設定しなければなりません。TWDRがアドレスとデータの両方に使われることを思い出してください。TWDRが希望したSLA+Wに設定されてしまった後、TWDRにあるSLA+Wの送信をTWIハードウェアへ命じる特別な値がTWCRに書かれなければなりません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みがこのフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちにアドレス ペケットの送信を始めます。
- 4. アドレス パケットが送信されてしまうと、TWCRでTWINT7ラグが設定(1)され、TWSRはアドレス パケットが正常に送信されたことを示す状態符号に更新されます。この状態符号は従装置がパケットに応答したかどうかも反映します。
- 5. 応用ソフトウェアはアドレス ペケットが正常に送信され、期待されたACKビット値であるのを確認するためにTWSRの値を直ぐに検査すべきです。TWSRが他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期待した状態符号だと仮定すると、応用(ソフトウェア)はTWDRにデータを設定しなければなりません。その後、TWDRにあるデータ ペケットの送信をTWIハードウェアへ命じる特別な値がTWCRに書かれなければなりません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みがこのフラグを開錠(0)します。TWCRでTWINT ビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちにデータ ペケットの送信を始めます。
- 6. データ ハプケットが送信されてしまうと、TWCR内のTWINTフラグが設定(1)され、TWSRはデータ ハプケットが正常に送信されたことを示す状態符号に更新されます。この状態符号は従装置がハプケットに応答したかどうかも反映します。
- 7. 応用ソフトウェアはデータ ペケットが正常に送信され、期待されたACKビットの値であるのを確認するためにTWSRの値を直ぐに検査す べきです。TWSRが他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期 待した状態符号だと仮定すると、応用(ソフトウェア)は停止条件の送出をTWIハードウェアへ命じる特別な値をTWCRに書かなければな りません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへ の1書き込みがこのフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用 (ソフトウェア)がTWINTを解除(0)した後、TWIは直ちに停止条件の送出を始めます。停止条件が送出されてしまった後にTWINTが 設定(1)されないことに注意してください。

この例は簡単とはいえ、全てのTWI送信に関係した原理を示しています。これらは次のように要約できます。

- ・TWIが動作を終了して応用(ソフトウェア)の反応を予想する時にTWINTフラグが設定(1)されます。SCL信号線はTWINTが解除(0)されるまでLowに引き込まれます。
- ・TWINT7ラケが設定(1)されると、使用者は次のTWIバス周期に関連した値で、(必要な)全てのTWIレジスタを更新しなければなりません。例で示されるようにTWDRは次のTWIバス周期で送信されるべき値を設定されなければなりません。
- ・(必要な)全てのTWIレジスタを更新し、その他保留中の応用ソフトウェアの処理が完了されてしまった後にTWCRが書かれます。TWCR 書き込み時、TWINTビットが設定(1)されるべきです。TWINTへの1書き込みはこのフラグを解除(0)します。TWCR設定によってどの 動作が指定されても、TWIはその(TWINT=0)後に実行を始めます。

次にアセンブリ言語とC言語の実装例が与えられます。以下のコートは例えばインクルート、ファイルの使用により、様々な定義が作成されてしまっている前提であることに注意してください。

	<b>アセ</b>	ンブリ言語プログラム例	C言語プログラム例	注釈
1.	LD I OUT	R16, (1< <twint) (1<<twsta)<br=""  ="">  (1&lt;<twen) TWCR, R16</twen) </twint)>	TWCR = (1< <twint) (1<<twsta)<br=""  ="">  (1&lt;<twen);< td=""><td>;開始条件送出</td></twen);<></twint)>	;開始条件送出
2.	WAIT1: IN SBRS RJMP	R16, TWCR R16, TWINT WAIT1	while (!(TWCR & (1< <twint)));< td=""><td>;TWINT=<mark>1</mark>まで待機 ;(<mark>開始条件</mark>送出完了待機)</td></twint)));<>	;TWINT= <mark>1</mark> まで待機 ;( <mark>開始条件</mark> 送出完了待機)
3.	CPI	R16, TWSR R16, \$F8 R16, START ERROR	if ((TWSR & OxF8) != START) ERROR();	;TWI状態レジスタ値検査 ;前置分周選択ビットの遮蔽 ;STARTと異なる状態符号で ;異常処理へ
э.	LDI OUT LDI OUT	R16, SLA_W TWDR, R16 R16, (1< <twint) (1<<twen)<br=""  ="">TWCR, R16</twint)>	TWDR = SLA_W; TWCR = (1< <twint) (1<<twen);<="" td=""  =""><td>;TWDRにSLA+W設定 ;アドレス送信開始のため ;TWCRのTWINTを解除(0)</td></twint)>	;TWDRにSLA+W設定 ;アドレス送信開始のため ;TWCRのTWINTを解除(0)
4.	WAIT2: IN SBRS RJMP		while (!(TWCR & (1< <twint)));< td=""><td>;TWINT=1まで待機 ;(SLA+W送出完了と ;ACK/NACK受信完了待機)</td></twint)));<>	;TWINT=1まで待機 ;(SLA+W送出完了と ;ACK/NACK受信完了待機)
F	IN ANDI CPI BRNE	R16, TWSR R16, \$F8 R16, MT_SLA_ACK ERROR	<pre>if ((TWSR &amp; 0xF8) != MT_SLA_ACK)     ERROR();</pre>	;TWI状態レジスタ値検査 ;前置分周選択ビットの遮蔽 ;MT_SLA_ACKと違う状態符号で ;異常処理へ
5.	LDI OUT LDI OUT	R16, DATA TWDR, R16 R16, (1< <twint) (1<<twen)<br=""  ="">TWCR, R16</twint)>	TWDR = DATA; TWCR = (1< <twint) (1<<twen);<="" td=""  =""><td>;TWDRにデータ設定 ;データ送信開始のため ;TWCRのTWINTを解除(0)</td></twint)>	;TWDRにデータ設定 ;データ送信開始のため ;TWCRのTWINTを解除(0)
6.	WAIT3: IN SBRS RJMP	R16, TWCR R16, TWINT WAIT3	while (!(TWCR & (1< <twint)));< td=""><td>;TWINT=1まで待機 ;(データ送出完了と ;ACK/NACK受信完了待機)</td></twint)));<>	;TWINT=1まで待機 ;(データ送出完了と ;ACK/NACK受信完了待機)
7.	IN ANDI CPI BRNE	R16, TWSR R16, \$F8 R16, MT_DATA_ACK ERROR	<pre>if ((TWSR &amp; OxF8) != MT_DATA_ACK)     ERROR();</pre>	;TWI状態レジスタ値検査 ;前置分周選択ビットの遮蔽 ;MT_DATA_ACKと違う状態符号で ;異常処理へ
	LDI OUT	R16, (1< <twint) (1<<twsto)<br=""  ="">  (1&lt;<twen) TWCR, R16</twen) </twint)>	TWCR = (1< <twint) (1<<twsto)<br=""  ="">  (1&lt;<twen);< td=""><td>;停止条件送出</td></twen);<></twint)>	;停止条件送出
注	10頁の「コート」の	<b>」について</b> 」をご覧ください。		

## 23.7. 転送種別

TWIは4つの主な動作種別の1つで動けます。これらは送信主装置(MT)、受信主装置(MR)、送信従装置(ST)、受信従装置(SR)と名付けられます。これら種別の多くは同じ応用に使えます。例えば、TWI方式のEEPROM内にデータを書くのにTWIはMT動作を、EEPR OMからデータを読み戻すのにMR動作を使えます。システム内に他の主装置が存在する場合、それらのいくつかがTWIにデータを送信するかもしれず、するとSR動作が使われるでしょう。どの動作種別が適正かを決めるのは応用ソフトウェアです。

次項はこれら動作種別の各々を記述します。起こり得る状態符号は各動作種別のデータ伝送詳細図に沿って示されます。これらの図は次の略号を含みます。


- S 開始(START)条件
- Rs 再送開始(REPEATED START)条件
- R 読み出し指定ビット(SDA=High)
- W 書き込み指定ビット(SDA=Low)
- A 確認応答(ACK)ビット(SDA=Low)
- Ā 非確認応答(NACK)ビット(SDA=High)
- Data 8ビットデータハイト
- P 停止(STOP)条件
- SLA 従装置アドレス

図23-12.~18.内の楕円(訳注:原文は円)はTWI制御レジスタ(TWCR)のTWI割り込み要求フラグ(TWINT)が設定(1)されたことを示すの に使われます。この楕円内の番号は前置分周選択ビットが0で遮蔽されたTWI状態レジスタ(TWSR)に保持した状態符号を表します。こ れら位置での動きはTWI転送の継続または完了が応用(ソフトウェア)によって行われなければなりません。TWI転送はソフトウェアによって TWINTフラグが解除(0)されるまで一時停止されます。

TWI割り込み要求フラク(TWINT)が設定(1)される時のTWI状態レジスタ(TWSR)の状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対する必要なソフトウェア動作や後続の直列転送の詳細は表23-2.~5.で与えられます。これらの表に於いて前置分周選択ビットが0で遮蔽されていることに注意してください。

## 23.7.1. 送信主装置動作

送信主装置動作では何ハイトかのデータが受信従装置へ送信されます(図23-11.参照)。主装置動作へ移行するには開始条件が送出 されなければなりません。それに続くアトレスハ<sup>°</sup>ケットの形式が送信主装置または受信主装置のどちらへ移行すべきかを決めます。 SLA+Wが送信されると送信主装置(MT)へ移行し、SLA+Rが送信されると受信主装置(MR)へ移行します。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。



開始条件はTWCRに次の値を書くことによって送出されます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	1	0	Х	1	0	Х

TWENは2線直列インターフェース(TWI)を許可するために設定(1)されなければなりません。TWSTAは開始条件を送出するために1を書 かれねばならず、TWINTはTWINTフラグを解除(0)するために1を書かれなければなりません。そしてTWIは2線直列バスを検査し、バス が開放になると直ぐに開始条件を生成します。開始条件が送出されてしまった後、TWINTフラグがハートウェアによって設定(1)され、 TWSRの状態符号が\$08(表23-2.参照)になります。送信主装置へ移行するにはSLA+Wが送信されなければなりません。これは TWDRにSLA+Wを書くことによって行います。その後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべき です。これはTWCRに次の値を書くことによって成し遂げられます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	0	0	Х	1	0	Х

SLA+Wが送信されて応答ビットが受信されてしまうと、TWINTが再び設定(1)され、TWSRの状態符号の数値が利用可能になります。 主装置動作で可能性のある状態符号は\$18,\$20,\$38です。これら状態符号の各々に対する適切な動作は表23-2.で詳述されます。 SLA+Wが正常に送信されてしまうと、データハウットが送信されるべきです。これはTWDRにデータハイトを書くことによって行われます。 TWDRはTWINTが1の時にだけ書かれなければなりません。さもなければ、そのアクセスは破棄され、TWCRで上書き発生(TWWC)フラ グが設定(1)されます。TWDR更新後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべきです。これは TWCRに次の値を書くことによって成し遂げられます。

ヒット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	0	0	Х	1	0	Х

最後のハイトが送られてしまうまでこの手順が繰り返され、この転送は停止条件または再送開始条件を生成することによって終了されます。停止条件はTWCRに次の値を書くことによって生成されます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	0	1	Х	1	0	Х

再送開始条件はTWCRに次の値を書くことによって生成されます。


ヒット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	1	0	Х	1	0	Х

再送開始条件(状態符号\$10)後、2線直列インターフェースは停止条件を送出せずに再び同じ従装置または新しい従装置にアクセスできます。再送開始条件は主装置がバスの制御を失わずに送信主装置、受信主装置間の切り替えを可能にします(訳注:原文では従装置 も含まれていますが、基本動作に対して不適切なため削除しました)。

衣23-2.达	信主装置動作の状態符	·亏(注:1WSF				川促)	
状態符号	直前の動作と		7755	ェアの対応			
(TWSR)	バスの状態	TWDR操作		TWCF		1	TWCR設定によるハートウェア動作
, ,			TWSTA	TWSTO	TWINT	TWEA	
\$08	開始条件送信	SLA+W設定	0	0	1	Х	SLA+W送信、ACKかNACK受信
\$10	再送開始条件送信	SLA+W設定	0	0	1	Х	SLA+W送信、ACKかNACK受信
φIU	行区册如未计区间	SLA+R設定	0	0	1	Х	SLA+R送信、受信主装置動作へ移行
		データ設定	0	0	1	Х	データ送信、ACKかNACK受信
\$18	SLA+W送信		1	0	1	Х	再送開始条件送信
φ10	ACK受信	なし	0	1	1	Х	停止条件送信、TWSTO=0
			1	1	1	Х	停止条件→開始条件送信、TWSTO=0
	SLA+W送信 NACK受信	データ設定	0	0	1	Х	データ送信、ACKかNACK受信
\$20			1	0	1	Х	再送開始条件送信
φ20		なし	0	1	1	Х	停止条件送信、TWSTO=0
			1	1	1	Х	停止条件→開始条件送信、TWSTO=0
		データ設定	0	0	1	Х	データ送信、ACKかNACK受信
\$28	データバイド送信		1	0	1	Х	再送開始条件送信
φ20	ACK受信	なし	0	1	1	Х	停止条件送信、TWSTO=0
			1	1	1	Х	停止条件→開始条件送信、TWSTO=0
		データ設定	0	0	1	Х	データ送信、ACKかNACK受信
\$30	データバ仆送信		1	0	1	Х	再送開始条件送信
φου	NACK受信	なし	0	1	1	Х	停止条件送信、TWSTO=0
			1	1	1	Х	停止条件→開始条件送信、TWSTO=0
\$38	SLA+W, データ バイトで	なし	0	0	1	Х	バス開放、未指定従装置動作へ移行
- \$00 	バス競合調停敗退	'sU	1	0	1	Х	バス開放時に開始条件送信


## 表23-2.送信主装置動作の状態符号(注: TWSRの前置分周選択ビットは0の前提

#### 図23-12. 送信主装置動作の形式と状態



#### 23.7.2. 受信主装置動作

受信主装置動作では何バイかのデータが送信従装置から受信されます(図23-13.参照)。主装置動作へ移行するには開始条件が送 出されなければなりません。それに続くアドレス ペケットの形式が送信主装置または受信主装置のどちらへ移行すべきかを決めます。 SLA+Wが送信されると送信主装置(MT)へ移行し、SLA+Rが送信されると受信主装置(MR)へ移行します。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。



#### 開始条件はTWCRに次の値を書くことによって送出されます。

ヒット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	1	0	Х	1	0	Х

TWENは2線直列インターフェース(TWI)を許可するために設定(1)されなければなりません。TWSTAは開始条件を送出するために1を書 かれねばならず、TWINTはTWINTフラグを解除(0)するために1を書かれなければなりません。そしてTWIは2線直列バスを検査し、バス が開放になると直ぐに開始条件を生成します。開始条件が送出されてしまった後、TWINTフラグがハートウェアによって設定(1)され、 TWSRの状態符号が\$08(表23-3.参照)になります。受信主装置へ移行するにはSLA+Rが送信されなければなりません。これはTWDR にSLA+Rを書くことによって行います。その後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべきです。 これはTWCRに次の値を書くことによって成し遂げられます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	0	0	Х	1	0	Х

SLA+Rが送信されて応答ビットが受信されてしまうと、TWINTが再び設定(1)され、TWSRの状態符号の数値が利用可能になります。主装置動作で可能性のある状態符号は\$38,\$40,\$48です。これら状態符号の各々に対する適切な動作は表23-3.で詳述されます。 ハートウェアによってTWINTフラグが設定(1)されると、受信したデータがTWDRから読めます。この手順は最後のハイトが受信されてしまうまで繰り返されます。最後のハイトが受信されてしまった後、受信主装置は最後に受信したデータハイト後のNACK送信によって送信従装置へ通知すべきです。この転送は停止条件または再送開始条件を生成することによって終了されます。停止条件はTWCRに次の値を書くことによって生成されます。

ヒット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	0	1	Х	1	0	Х

再送開始条件はTWCRに次の値を書くことによって生成されます。

ヒット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	Х	1	0	Х	1	0	Х

再送開始条件(状態符号\$10)後、2線直列インターフェースは停止条件を送出せずに再び同じ従装置または新しい従装置にアクセスできます。再送開始条件は主装置がバスの制御を失わずに送信主装置、受信主装置間の切り替えを可能にします(訳注:原文では従装置 も含まれていますが、基本動作に対して不適切なため削除しました)。

表23-3. 受	信主装置動作の状態符	号 (注: TWSF	の前置分	·周選択ビ	ットは0の育	前提)	
状態符号	直前の動作と		ソフトウ	ェアの対応	~		
(TWSR)	「えの状態」	TWDR操作		TWCF	R設定	TWCR設定によるハート・ウェア動作	
			TWSTA	TWSTO	TWINT	TWEA	
\$08	開始条件送信	SLA+R設定	0	0	1	Х	SLA+R送信、ACKかNACK受信
\$10	再送開始条件送信	SLA+R設定	0	0	1	Х	SLA+R送信、ACKかNACK受信
\$10	丹达開始朱什达信	SLA+W設定	0	0	1	Х	SLA+W送信、送信主装置動作へ移行
\$38	SLA+Rで調停敗退	なし	0	0	1	Х	バス開放、未指定従装置動作へ移行
န၁၀	またはNACK受信	120	1	0	1	Х	バス開放時に開始条件送信
\$40	SLA+R送信	なし	0	0	1	0	データ受信、NACK応答
\$ <del>4</del> 0	ACK受信	ふし	0	0	1	1	データ受信、ACK応答
			1	0	1	Х	再送開始条件送信
\$48	SLA+R送信 NACK受信	なし	0	1	1	Х	停止条件送信、TWSTO=0
	NACKZI		1	1	1	Х	停止条件→開始条件送信、TWSTO=0
\$50	データバ小受信	データ取得	0	0	1	0	データ受信、NACK応答
\$90 	ACK応答	) 一/ 取1寺	0	0	1	1	データ受信、ACK応答
	デート、バルの行		1	0	1	Х	再送開始条件送信
\$58	データ バイト受信 NACK応答	データ取得	0	1	1	Х	停止条件送信、TWSTO=0
			1	1	1	Х	停止条件→開始条件送信、TWSTO=0


#### シーンは辛利佐の小能なり() ×.

#### 図23-14. 受信主装置動作の形式と状態

主装	置受信   <del>&lt;</del>		
従装置からの受信成功 S SLA R	A Data	A Data Ā P	
08	40	50 58	
再送開始条件による次転送		Rs SLA	R
		10	
従装置アドレス後の非確認応答受信	ĀP		W
	48		★ 主装置送信
アトレス ハイトかデータ ハイトでの ハ、ス競合調停敗退	A/A 他の主装置転送	A 他の主装置転送	
	38	38	
調停敗退で自身の従装置呼び出し検出	A 他の主装置転送		
6	8 78 B0 → 状態に	従った従装置動作	
主装置→従装置 従装置→主装	置 Data A 何組	1かのデータと確認応答 nn 16	進状態符号(TWSR)

## 23.7.3. 受信従装置動作

受信従装置動作では何ハイかのデータが送信主装置から受信されます(図23-15.参照)。本項で言及する全ての状態符号は前置分 周選択ビットが0か、または0で遮蔽されることが前提です。



受信従装置動作を始めるにはTWARとTWCRが次のように初期化されなければなりません。

ビット	7	6	5	4	3	2	1	0
TWAR	TWA6	TWA5	TWA4	TWA3	TWA2	TWA1	TWA0	TWGCE
設定値								

上位7ビットは主装置によってアドレス指定される時に2線直列インターフェースが応答するアドレスです。最下位(TWGCE)ビットが設定(1)されるなら、TWIは一斉呼び出し(\$00)に応答し、さもなければ一斉呼び出しアドレスを無視します。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	0	1	0	0	0	1	0	Х

TWENは2線直列インターフェース(TWI)を許可するために1を書かれなければなりません。TWEAは装置自身の従装置アドレスまたは一斉 呼び出しアドレスの確認応答(ACK)を許可するために1を書かれなければなりません。TWSTAとTWSTOは0を書かれなければなりません。

TWARとTWCRが初期化されてしまうと、TWIは自身の従装置アトレス(または許可なら、一斉呼び出しアドレス)とそれに続くデータ方向ビッ トによってアドレス指定されるまで待機します。方向ビットが0(W)ならばTWIは受信従装置で動作し、さもなく(1(R)なら)ば送信従装置へ 移行されます。自身の従装置アドレスとWビットが受信されてしまった後にTWINTフラグが設定(1)され、TWSRから有効な状態符号が読 めます。この状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対して行うべき適切な動作は表23-4.で詳述さ れます。受信従装置動作はTWIが主装置動作の間で調停に敗れた場合にも移行されるかもしれません。(状態符号\$68,\$78参照)

転送中にTWEAビットがリセット(0)されると、TWIは次に受信したデータ ハイト後のSDAに非確認応答(NACK)(SDA=High)を返します。これ は従装置がこれ以上受信できないことを示すのに使えます。TWEAが0の間中、TWIは自身の従装置アトレスに応答しませんが、2線 直列ハスは未だ監視され、アトレス認証はTWEAの設定(1)によって何時でも再開できます。これはTWEAビットがTWIを2線直列ハスから 一時的に隔離するのに使えることを意味します。

アイドル動作を除く休止形態ではTWIへのクロック系がOFFにされます。TWEAビットが設定(1)されていると、このインターフェースはクロック元として2線直列バスクロック(SCL)を使うことにより、自身の従装置アドレスと一斉呼び出しに未だ確認応答できます。その後デバイスが休止形態から起動し、TWIは起動中からTWINTフラグが(1書き込みによって)休止形態(0)されるまでSCLクロックをLowに保ちます。その後のデータ受信はAVRクロックが通常通り走行することで通常通りに行われます。AVRが長い起動時間に設定されていると、SCL信号線が長時間Lowに保持され、他のデータ送信を阻止するかもしれないことに気付いてください。

これらの(アイドル動作を除く)休止形態から起動すると、2線直列インターフェース データ レジスタ(TWDR)がバスで渡す最後のバイトを反映しないことに注意してください。


表23-4. 受	表23-4. 受信従装置動作の状態符号(注: TWSRの前置分周選択ビットは0の前提)							
状態符号	直前の動作と		<u> </u>	エアの応答				
(TWSR)	バスの状態	TWDR操作	WDR操作 TWOTA TWOTA TWOTA			TWCR設定によるハート・ウェア動作		
	自宛SLA+W受信		TWSTA X	TWSTO		<b>TWEA</b>	デール系行 NACV内容	
\$60	日夘SLA+W文信 ACK応答	なし	X	0	1	1	データ受信、NACK応答 データ受信、ACK応答	
			Х	0	1	0	データ受信、NACK応答	
\$68	主装置のSLA+R/Wで 調停敗退/自宛SLA+ W受信/ACK応答	なし	Х	0	1	1	データ受信、ACK応答	
	一斉呼び出し受信		X	0	1	0	データ受信、NACK応答	
\$70	ACK応答	なし	X	0	1	1	データ受信、ACK応答	
	主装置のSLA+R/Wで		X	0	1	0	データ受信、NACK応答	
\$78	主装置のSLA+R/Wで 調停敗退/一斉呼び 出し受信/ACK応答	なし	Х	0	1	1	データ受信、ACK応答	
\$80	自宛データバ小受信	データ取得	Х	0	1	0	データ受信、NACK応答	
\$80	ACK応答	ゲーク取得	Х	0	1	1	データ受信、ACK応答	
			0	0	1	0	未指定従装置動作へ移行、応答禁止	
			0	0	1	1	未指定従装置動作へ移行、応答対応	
\$88	自宛データ バ 小受信 NACK応答	データ取得	1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信	
			1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信	
\$90	一斉呼び出しのデータ	データ取得	Х	0	1	0	データ受信、NACK応答	
ψυυ	バ小受信/ACK応答	7 74215	Х	0	1	1	データ受信、ACK応答	
			0	0	1	0	未指定従装置動作へ移行、応答禁止	
	一斉呼び出しのデータ		0	0	1	1	未指定従装置動作へ移行、応答対応	
\$98	バ化受信	データ取得	1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信	
	NACK応答		1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信	
			0	0	1	0	未指定従装置動作へ移行、応答禁止	
	自指定中の		0	0	1	1	未指定従装置動作へ移行、応答対応	
\$A0	停止条件または	なし	1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信	
	再送開始条件検出		1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信	

# 図23-16. 受信従装置動作の形式と状態

自宛データ受信確認応答	S	SLA W	А	Data	A Data	A P/S
			60		80	80 (A0)
最終バイト非確認応答						Ā P/S
						88
主装置で調停敗退自アドレス検出			А			
			68			
一斉呼び出しでのデータ受信		一斉呼出	А	Data	A Data	A P/S
			70		90	90 A0
最終バル非確認応答						Ā P/S
						98
主装置で調停敗退一斉呼び出し検	出		А			
			78			
主装置⇒従装置	装置⇒	主装置 D	ata	A 何組かの	Dデータと確認応	答 nn 16進状態符号(TWSR)

## 23.7.4. 送信従装置動作

送信従装置動作では何ハイかのデータが送信主装置へ送信されます(図23-17.参照)。本項で言及する全ての状態符号は前置分周 選択ビットが0か、または0で遮蔽されることが前提です。



送信従装置動作を始めるにはTWARとTWCRが次のように初期化されなければなりません。

ビット	7	6	5	4	3	2	1	0
TWAR	TWA6	TWA5	TWA4	TWA3	TWA2	TWA1	TWA0	TWGCE
設定値	装置自身の従装置アドレス							1/0

上位7ビットは主装置によってアドレス指定される時に2線直列インターフェースが応答するアドレスです。最下位(TWGCE)ビットが設定(1)されるなら、TWIは一斉呼び出し(\$00)に応答し、さもなければ一斉呼び出しアドレスを無視します。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	—	TWIE
設定値	0	1	0	0	0	1	0	Х

TWENは2線直列インターフェース(TWI)を許可するために1を書かれなければなりません。TWEAは装置自身の従装置アドレスまたは一斉 呼び出しアドレスの確認応答(ACK)を許可するために1を書かれなければなりません。TWSTAとTWSTOは0を書かれなければなりません。

TWARとTWCRが初期化されてしまうと、TWIは自身の従装置アドレス(または許可ならば一斉呼び出しアドレス)とそれに続くデータ方向 ビットによってアドレス指定されるまで待機します。方向ビットが1(R)ならばTWIは送信従装置で動作し、さもなくば(0(W)ならば)受信従装 置へ移行されます。自身の従装置アドレスとRビットが受信されてしまった後、TWINTフラグが設定(1)され、TWSRから有効な状態符号が 読めます。この状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対して行うべき適切な動作は表23-5.で詳述 されます。送信従装置動作はTWIが主装置動作の間で調停に敗れた場合にも移行されるかもしれません。(状態符号\$B0参照)

転送中にTWEAビットが0を書かれると、TWIは転送の最後のハ<sup>\*</sup>イトを送信します。受信主装置が最終ハ<sup>\*</sup>イト後にACKまたはNACKのどちらを送信するかによって状態<sup>\$C0</sup>か<sup>\$C8</sup>へ移行します。TWIはアドレス指定されていない従装置動作に切り替えられ、主装置が転送を続ける場合、その主装置を無視します。従って受信主装置は直列デ<sup>\*</sup>ータとして全て1を受信します。従装置が最後のハ<sup>\*</sup>イトを送信 (TWEAが0で主装置からのNACKを予測)したとしても、主装置が(ACK送信によって)追加デ<sup>\*</sup>ータ ハ<sup>\*</sup>イトを要求すると状態<sup>\$C8</sup>へ移行します。

TWEAが0の間中、TWIは自身の従装置アドレスに応答しませんが、2線直列バスは未だ監視され、アドレス認証はTWEAの設定(1)によって何時でも再開できます。これはTWEAビットがTWIを2線直列バスから一時的に隔離するのに使えることを意味します。

アイドル動作を除く休止形態ではTWIへのクロック系がOFFにされます。TWEAビットが設定(1)されていると、このインターフェースはクロック元として2線直列バスクロック(SCL)を使うことにより、自身の従装置アドレスと一斉呼び出しに未だ確認応答できます。その後デバイスが休止形態から起動し、TWIは起動中からTWINTフラグが(1書き込みによって)解除(0)されるまでSCLクロックをLowに保ちます。その後のデータ受信はAVRクロックが通常通り走行することで通常通りに行われます。AVRが長い起動時間に設定されていると、SCL信号線が長時間Lowに保持され、他のデータ送信を阻止するかもしれないことに気付いてください。

これらの(アイトル動作を除く)休止形態から起動すると、2線直列インターフェースデータレシ、スタ(TWDR)がハ、スで渡す最後のハイトを反映しないことに注意してください。

表23-5.送	信従装置動作の状態符	号 ( <mark>注</mark> : TWSF	の前置分	周選択L	ットは0の育	前提)		
状態符号	古前の動作し		ソフトウ	ェアの応答	F			
1人怒付ち (TWSR)	直前の動作と パスの状態	TWDR操作	TWDP提作 TWCR設定				TWCR設定によるハート・ウェア動作	
			TWSTA	TWSTO	TWINT	TWEA		
\$A8	自宛SLA+R受信	データ設定	Х	0	1	0	最終データバイト送信、NACK受信予定	
φΑο	ACK応答	/ / 仪尼	Х	0	1	1	データバ仆送信、ACK受信予定	
\$B0	主装置のSLA+R/Wで 調停時退/自家SLA+	データ設定	Х	0	1	0	最終データバイド送信、NACK受信予定	
фDU	調停敗退/自宛SLA+ R受信/ACK応答	/ 一/ 設定	Х	0	1	1	データバ仆送信、ACK受信予定	
\$B8	データバ小送信	データ設定	Х	0	1	0	最終データハイト送信、NACK受信予定	
фDo	ACK受信	/ / 仪尼	Х	0	1	1	データバ仆送信、ACK受信予定	
			0	0	1	0	未指定従装置動作へ移行、応答禁止	
			0	0	1	1	未指定従装置動作へ移行、応答対応	
\$C0	データ バイト送信 NACK受信	なし	1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信	
			1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信	
			0	0	1	0	未指定従装置動作へ移行、応答禁止	
	最終データバ小送信		0	0	1	1	未指定従装置動作へ移行、応答対応	
\$C8	(TWEA=0) ACK受信	なし	1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信	
			1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信	

#### 図23-18. 送信従装置動作の形式と状態

自アトレス指定でのデータ送信 S SLA	R A Data	A Data Ā P/S
		<b>B8 C0</b>
主装置で調停敗退自アドレス検出	A	
	BO	
最終バイト送信未指定従装置移行(TWEA=0)		A 全1 P/S
		<u>(C8)</u>
主装置⇒従装置 従装置⇒主装置	Data A 何組	かのデータと確認応答 nm 16進状態符号(TWSR)

## 23.7.5. その他の状態

定義したTWI状態に従わない2つの状態符号があります。表23-6.をご覧ください。

状態\$F8はTWI割り込み要求フラク(TWINT)が設定(1)されないので適切な情報が利用できないことを示します。これは他の状態間で TWIが直列転送に関係しない時に起きます。

状態\$00は2線直列バス転送中にハಁス異常が起きたことを示します。ハಁス異常はフレーム形式の不正な位置で開始(START)条件または停 止(STOP)条件が起きる時に発生します。このような不正位置の例はアドレス バイト、データ バイト、確認応答(ACK)ビットの直列転送中で す。ハス異常が起きるとTWINTが設定(1)されます。ハス異常から回復するには、停止(STOP)条件生成許可(TWSTO)ビットが設定(1)さ れ、TWINTが論理1書き込みによって解除(0)されなければなりません。これはTWIをアドレス指定されていない従装置動作にさせ、TW STOビットを解除(0)させます(TWCRの他のビットは影響されません)。SDAとSCL信号進は開放され、停止条件は送出されません。

表23-6. その他の状態符号	(注: TWSRの前置分周選択ビットは0の前提)
-----------------	--------------------------

业给你口	態符号 値前の動作と WSR) パスの状態	ソフトウェアの応答					
		TWDR操作一	TWCR設定				TWCR設定によるハート・ウェア動作
			TWSTA	TWSTO	TWINT	TWEA	
\$F8	適切な状態情報なし TWINT= <mark>0</mark>	なし	-	-	-	-	待機または現在の転送続行
\$00	不正な開始条件/停 止条件でのバス異常	なし	0	1	1	Х	停止条件を送出せずにバスを開放 TWSTO= <mark>0</mark>

#### 23.7.6. 各種TWI動作種別の組み合わせ

いくつかの場合で望んだ動作を満たすために各々のTWI動作種別は組み合わされなければなりません。例えば直列EEPROMからのデータ読み出しを考えてください。一般的にこのような転送は次の段階を含みます。

- 1. 転送が開始されなければなりません。
- 2. EEPROMは読み出すべき場所を指示されなければなりません。
- 3. 読み出しが実行されなければなりません。
- 4. 転送が終了されなければなりません。

データが主装置から従装置へとその逆の両方向へ転送されることに注意してください。主装置はどの場所を読みたいかを従装置に指示しなければならず、送信主装置動作の使用を必要とします。その後にデータを従装置から読まねばならず、受信主装置動作の使用を意味します。従って転送方向が切り替えられなければなりません。主装置はこれら全ての段階中にバスの制御を保持しなければならず、この手順は排他的(非分断)操作として行われるべきです。複数主装置システムでこの原則に違反すると、他の主装置が2.と3.段階間でEEPROM内のデータポインタを変更するかもしれず、(元の)主装置は不正なデータ位置を読むでしょう。このような転送方向の切り替えはアドレスバイトの送信とデータの受信間で再送開始条件を送出することによって成し遂げられます。再送開始条件後も主装置はバスの占有権を保持します。次の図はこの転送の流れを示します。



## 23.8. 複数主装置システムでのバス競合と調停

複数の主装置が同じバスに接続されると、それらの1つまたはそれ以上によって同時に送信が開始されるかもしれません。TWIは主装置の1つが転送を続けることを許され、手順内でデータが失われないような方法でこのような状態が扱われることを標準で保証します。 2つの主装置が受信従装置へデータを送信することを試みる場合の調停状況の例は以下で図示されます。



以下で示されるように様々な異なる状況が調停中に起こるかもしれません。

- ・複数の主装置が同じ従装置に全く同じ通信を実行する場合。この場合、主/従装置のどれもがバスの衝突について知りません。
- ・複数の主装置が異なるデータまたは方向ビット(R/W)で同じ従装置をアクセスする場合。この場合、R/Wビットまたはデータビットのどちらかで調停が起きます。他の主装置がSDAに0を出力する間に1を出力しようとする主装置が調停に敗れます。敗れた主装置は応用ソフトウェアの処置によって未指定従装置動作に切り替えるか、またはバスが開放になるまで待って新規開始条件を送出します。
- ・複数の主装置が異なる従装置をアクセスする場合。この場合、SLAビット内で調停が起きます。他の主装置がSDAに0を出力する間に1を出力しようとする主装置が調停に敗れます。SLA内で調停に敗れた主装置は勝った主装置によってアドレス指定されるかを検査するために従装置動作へ切り替えます。アドレス指定されると、R/Wビットの値によって受信従装置(SR)動作または送信従装置(ST)動作へ切り替えます。アドレス指定されないなら、応用ソフトウェアの処置によって未指定従装置動作に切り替えるか、またはバスが開放になるまで待って新規開始条件を送出します。
- これは図23-21.で要約されます。利用可能な状態符号は楕円(訳注:原文は円)で与えられます。

#### 図23-21. バスの競合調停によって発生する利用可能な状態符号 開始条件 SLA R/W A データ A/Ā 停止条件 データで調停に敗退 ↓SLAで調停に敗退 ★ 38 パスを開放し未指定従装置動作へ移行 パスが開放された時に開始条件送出 自アドレフ No 斉呼び出し 受信? (68) データバイトを受信し、NACKで応答 Yes (78)データバイを受信し、ACKで応答 W 方向? R B0 データバイトを送信し、NACK応答を受信 データバイトを送信し、ACK応答を受信

## 23.9. TWI用レシ、スタ

					0					
	ビット	7	6	5	4	3	2	1	0	_
	(\$B8)	TWBR7	TWBR6	TWBR5	TWBR4	TWBR3	TWBR2	TWBR1	TWBR0	TWBR
Rea	ad/Write	R/W								
1	初期値	0	0	0	0	0	0	0	0	

#### 23.9.1. TWBR - TWI ビット速度レジスタ (TWI Bit Rate Register)

#### • ビット7~0 - TWBR7~0 : TWI ビット速度選択 (TWI Bit Rate Register)

TWBRはビット速度発生器用の分周値を選びます。ビット速度発生器は主装置動作でのSCLクロック周波数を生成する周波数分周器で す。ビット速度の計算については167頁の「**ビット速度発生器**」をご覧ください。

#### 23.9.2. TWCR - TWI制御レジスタ(TWI Control Register)

ビット	7	6	5	4	3	2	1	0	_
(\$BC)	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE	TWCR
Read/Write	R/W	R/W	R/W	R/W	R	R/W	R	R/W	
初期値	0	0	0	0	0	0	0	0	

TWCRはTWI動作の制御に使われます。TWIの許可、バス上に開始条件を印加することによる主装置のアクセス開始、受信装置の応答 生成、停止条件の生成、バスにデータを送出するためのTWIデータレジスタ(TWDR)への書き込み中のバスの一時停止制御に使われま す。TWDRがアクセス不能の間にTWDRへ書き込もうとする場合の上書き発生も示します。

#### • ビット7 - TWINT : TWI割り込み要求フラグ (TWI Interrupt Flag)

このビットはTWIが現在の作業を終了し、応用ソフトウェアの応答が予測されるとき、ハートウェアによって設定(1)されます。TWI制御レジスタ (TWCR)のTWI割り込み許可(TWIE)ビットとステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、MCUはTWI割り込 み、クタへ飛びます。TWINTフラグが設定(1)の間中、SCLのLow期間は引き伸ばされます。TWINTフラグは論理1書き込みによってソフト ウェアで解除(0)されなければなりません。このフラグが割り込みルーチンを実行する時に自動的に解除(0)されないことに注意してください。 このフラグの解除(0)がTWI動作を始めるので、このフラグを解除(0)する前にTWIアトレスレジスタ(TWAR)、TWIデータレジスタ(TWDR)、TWI 状態レジスタ(TWSR)への全てのアクセスが完了していなければならないことにも注意してください。

#### ● ビット6 - TWEA : 確認応答(ACK)許可 (TWI Enable Acknowledge Bit)

TWEAビットは確認応答(ACKハ゜ルス)の生成を制御します。TWEAビットが1を書かれ、次の条件に合致すると、TWIハ゛スにACKハ゜ルスが生成されます。

#### ・装置が自分用の従装置アドレスを受信した場合。

- ・TWIアドレスレジスタ(TWAR)の一斉呼び出し検出許可(TWGCE)ビットが設定(1)されている時に一斉呼び出しを受信した場合。
- ・主受信装置または従受信装置動作でデータバイトを受信した場合。

TWEAL<sup>\*</sup>ットに0を書くことによって一時的かつ仮想的に装置を2線直列ハ<sup>\*</sup>スから切り離すことができます。アト<sup>\*</sup>レス認証はその後に再び TWEAL<sup>\*</sup>ットへ1を書くことによって再開できます。

## ● ビット5 - TWSTA : 開始(START)条件生成許可 (TWI START Condition Bit)

2線直列バスの主装置になることを欲する時に応用はTWSTAビットに1を書きます。TWIハートウェアはバスが利用可能かを検査し、開放ならばバスに開始条件を生成します。しかし、バスが未開放の場合、TWIは停止条件が検出されるまで待ち、その後にバス主権を要求する新規開始条件を生成します。TWSTAは開始条件が送出されてしまった時にソフトウェアで解除(0)されなければなりません。

#### ● ビット4 - TWSTO : 停止(STOP)条件生成許可 (TWI STOP Condition Bit)

主装置動作でTWSTOL<sup>\*</sup>ットに1を書くことが2線直列ハ<sup>\*</sup>スに停止条件を生成します。停止条件がハ<sup>\*</sup>スで実行されると、TWSTOL<sup>\*</sup>ットは自動的に解除(0)されます。従装置動作でのTWSTOL<sup>\*</sup>ットの設定(1)は異常状態からの回復に使えます。これは停止条件を生成しませんが、TWIは明確に指定されていない従装置動作に戻り、SCL、SDA信号線をHi-Z状態に開放します。

## • ビット3 - TWWC : TWI上書き発生フラグ (TWI Write Collision Flag)

TWI割り込み要求フラグ(TWINT)が0の時にTWIデータレジスタ(TWDR)への書き込みを試みると、このTWWCフラグが設定(1)されます。このフラグはTWINTが1の時のTWDR書き込みによって解除(0)されます。

#### ● ビット2 - TWEN : TWI動作許可 (TWI Enable Bit)

TWENビットはTWI動作を許可し、TWIインターフェースを活性(有効)にします。TWENが1を書かれると、TWIはSCL、SDAピンに接続した I/Oピンを制御できるようになり、スパイク濾波器とスリューレート制限器を許可します。このビットが0を書かれると、TWIがOFFにされ、どんな 進行中の動作にも関係なく、全てのTWI送信が終了されます。

### ● ビット1 - Res : 予約 (Reserved Bit)

このビットは予約されており、常に0として読みます。

#### • ビット0 - TWIE : TWI割り込み許可 (TWI Interrupt Enable)

このビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、TWI割り込み要求フラグ(TWINT)が1である限り、TWI割り込み要求が活性に(発生)されます。

#### 23.9.3. TWSR - TWI状態レジスタ (TWI Status Register)

ビット	7	6	5	4	3	2	1	0	
(\$B9)	TWS7	TWS6	TWS5	TWS4	TWS3	-	TWPS1	TWPS0	TWSR
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	1	1	1	1	1	0	0	0	

#### • ビット7~3 - TWS7~3 : TWI状態 (TWI Status)

これら5ビットはTWI論理回路と2線直列バスの状態を反映します。各種状態符号は171頁の「転送種別」で記述されます。TWSRから読 む値が5ビットの状態符号と2ビットの前置分周値の両方を含むことに注意してください。応用設計者は状態ビットを検査する時に前置分 周器ビットを0で隠すべきです。これは前置分周器設定に関係なく状態検査を行います。この手法は特記事項を除いてこのデータシート 内で使われます。

#### ビット2 - Res:予約 (Reserved Bit)

このビットは予約されており、常に0として読みます。

#### ● ビット1,0 - TWPS1,0 : TWI前置分周器選択 (TWI Prescaler Bits)

これらのビットは読み書きでき、ビット速度の前置分周器を制御します。

ビット速度を計算するには167頁の「**ビット速度発生器**」をご覧ください。TWPS1,0の値はこ の式で使われます。

表23-7. TWI	ビット速	度前置	分周器	選択					
TWPS1         0         0         1         1									
TWPS0	0	1	0	1					
分周値	1	4	16	64					

#### 23.9.4. TWDR - TWIデータレジスタ (TWI Data Register)

ヒット	7	6	5	4	3	2	1	0	
(\$BB)	TWD7	TWD6	TWD5	TWD4	TWD3	TWD2	TWD1	TWD0	TWDR
Read/Write	R/W								
初期値	1	1	1	1	1	1	1	1	

送信動作でのTWDRは送信されるべき次バイトを含みます。受信動作でのTWDRは最後に受信したバイトを含みます。TWDRはTWIが バイトを移動する手順でない間に書き込み可能です。これはTWI制御レジスタ(TWCR)のTWI割り込み要求フラグ(TWINT)がハードウェアに よって設定(1)されると起きます。最初のTWI割り込みが起こる前にデータレジスタ(TWDR)は使用者によって初期化できないことに注意 してください。TWDRのデータはTWINTが安定して設定(1)されている限り存続します。データが移動出力される間、バスのデータが同時に 移動入力されます。TWI割り込みによる休止形態からの起動後を除いて、TWDRは常にバスに現れる最後のバイトを含みます。この例 外の場合のTWDRの内容は不定です。バス調停に敗れた場合の主装置から従装置への移行でもデータは失われません。確認応答 (ACK)ビットの扱いはTWI論理回路によって自動的に制御され、CPUはACKビットを直接的にアクセスできません。

#### • ビット7~0 - TWD7~0 : TWI データ (TWI Data)

これら8ビットは送信されるべき次のデータバイト、または2線直列バスで最後に受信したデータバイを構成します。

#### 23.9.5. TWAR - TWI(従装置)アドレス レジスタ (TWI (Slave) Address Register)

ビット	7	6	5	4	3	2	1	0	
(\$BA)	TWA6	TWA5	TWA4	TWA3	TWA2	TWA1	TWA0	TWGCE	TWAR
Read/Write	R/W								
初期値	1	1	1	1	1	1	1	0	

TWARは従装置の送受信装置として設定した時にTWIが応答する7ビット従装置アドレスを(TWAR上位7ビットに)設定されるべきで、主装 置動作では必要とされません。複数主装置のシステムでは、他の主装置によって従装置としてアドレス指定され得る主装置に於いて、 TWARは設定されなければなりません。

TWARの最下位ビット(TWGCE)は一斉呼び出しアトレス(\$00)認証の許可に使われます。これらは受信した直列アトレスで従装置アトレス(と 許可ならば一斉呼び出しアトレス)を捜す関連アトレス比較器です。一致が見つかると割り込み要求が生成されます。

### ● ビット7~1 - TWA6~0 : TWI従装置アドレス (TWI (Slave) Address)

これら7ビットはTWI部の従装置アトレスを構成します。

#### ● ビット0 - TWGCE : 一斉呼び出し検出許可 (TWI General Call Recognition Enable Bit)


設定(1)なら、このビットは2線直列バスを伝って与えられる一斉呼び出しの認証(検出)を許可します。

### 23.9.6. TWAMR - TWI(従装置)アドレス遮蔽レジスタ (TWI (Slave) Address Mask Register)

ビット	7	6	5	4	3	2	1	0	
(\$BD)	TWAM6	TWAM5	TWAM4	TWAM3	TWAM2	TWAM1	TWAM0	-	TWAMR
Read/Write	R/W	R							
初期値	0	0	0	0	0	0	0	0	

● ビット7~1 - TWAM6~0 : TWI従装置アドレス遮蔽 (TWI (Slave) Address Mask)

TWAMRは7ビットの従装置アドレス遮蔽値を格納できます。TWAM R内の各ビットはTWI(従装置)アドレスレジスタ(TWAR)内の対応する アドレスビットを遮蔽(禁止)します。遮蔽ビットが1に設定されると、そ の後のアドレス一致論理回路は到着アドレスビットとTWAR内の対応 ビット間の比較を無視します。図23-22.はアドレス一致論理回路を 詳細に示します。




● ビット0 - Res : 予約 (Reserved Bit)

このビットは使われず、常に0として読みます。

# 24. アナログ比較器

アナログ比較器は非反転入力AIN0ビンと反転入力AIN1ビ ンの入力値を比較します。非反転AIN0ビンの電圧が反転 AIN1ビンの電圧よりも高い時にACSRのアナログ比較器出 力(ACO)ビットが設定(1)されます。この比較器出力はタイ マ/カウンタ1の捕獲機能を起動するように設定できます。加 えて、この比較器はアナログ比較器専用の独立した割り込 みを起動できます。使用者は比較器出力の上昇端、下 降端、またはその両方で割り込み起動を選べます。この 比較器とその周辺論理回路の構成図は図24-1.で示さ れます。

ADC入力(A/D多重器出力)の使用を可能とするには、 38頁の「PRR0 - 電力削減レジスタ」のPRADCビットが論理 0を書かれることで(電力削減を)禁止されなければなりま せん。



## 24.1. アナログ比較器入力選択

アナログ比較器への反転入力を取り替えるのにADC15~0のどれかを選ぶことができます。A/D変換の多重器がこの入力選択に使われ、従ってこの機能を利用するためにA/D変換部がOFF(動作禁止)にされなければなりません。ADCSRBのアナログ比較器多重器許可(ACME)ビットが設定(1)され、A/D変換部がOFF(ADCSRAのADENビットが0)なら、表24-1.で示されるようにADCSRBのMUX5と ADMUXのチャネル選択(MUX2~0)ビットがアナログ比較器への反転入力を取り替えるための入力ピンを選びます。ACMEが解除(0)またはADENが設定(1)されると、AIN1がアナログ比較器への反転入力に印加されます。

ACME	ADEN	MUX5	MUX2~0	アナログ比較器 反転入力	ACME	ADEN	MUX5	MUX2~0	アナログ比較器 反転入力
0	Х	Х	ХХХ	AIN1	1	1	Х	ХХХ	AIN1
			000	ADC0				000	ADC8
			001	ADC1				001	ADC9
			010	ADC2				010	ADC10
1	0	0	011	ADC3	1	0	1	011	ADC11
1	0	0	100	ADC4	1	0	1	100	ADC12
			101	ADC5				101	ADC13
			1 1 0	ADC6				110	ADC14
			1 1 1	ADC7				111	ADC15

## 表24-1. アナログ比較器反転入力選択

注: ADC8~15入力はATmega640/1280/2560のみ利用可能です。

## 24.2. アナログ比較器用レジスタ

24.2.1. ADCSRB - A/D変換制御/状態レジスタB (ADC Control and Status Register B)

ヒット	7	6	5	4	3	2	1	0	
(\$7B)	-	ACME	-	_	MUX5	ADTS2	ADTS1	ADTS0	ADCSRB
Read/Write	R	R/W	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

● ビット6 - ACME : アナログ比較器多重器許可 (Analog Comparator Multiplexer Enable)

このビットが論理1を書かれ、A/D変換部がOFF(ADCSRAのADENビットが0)にされると、A/D変換の多重器がアナログ比較器への反転 入力を選びます。このビットが論理0を書かれると、AIN1がアナログ比較器の反転入力に印加されます。このビットの詳細な記述について は上記の「**アナログ比較器入力選択**」をご覧ください。

#### 24.2.2. ACSR - アナログ比較器 制御/状態レジスタ (Analog Comparator Control and Status Register)

ビット	7	6	5	4	3	2	1	0	
\$30 (\$50)	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	ACSR
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	不定	0	0	0	0	0	

#### • ビット7 - ACD : アナログ比較器禁止 (Analog Comparator Disable)

このビットが論理1を書かれると、アナログ比較器への電力がOFFにされます。このビットはアナログ比較器をOFFにするために何時でも設定(1)できます。これは活動動作やアイドル動作で電力消費を削減します。ACDビットを変更する時にACSRでアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、このビットが変更される時に割り込みが起こり得ます。

#### ● ビット6 - ACBG : 基準電圧選択 (Analog Comparator Bandgap Select)

このビットが設定(1)されると、内部基準電圧(公称1.1V)がアナログ比較器への非反転入力に置き換わります。本ビットが解除(0)されると、 AINOがアナログ比較器の非反転入力に印加されます。内部基準電圧がアナログ比較器入力として使われるとき、電圧の安定に一定時 間を必要とします。安定(待機を)しない場合、最初は不正値を与えるかもしれません。42頁の「内部基準電圧」をご覧ください。

#### • ビット5 - ACO: アナログ比較器出力 (Analog Comparator Output)

アナログ比較器の出力は同期化され、その後に直接ACOへ接続されます。この同期化は1~2クロック周期の遅延をもたらします。

#### ● ビット4 - ACI: アナログ比較器割り込み要求フラグ(Analog Comparator Interrupt Flag)

このビットは比較器出力での出来事がACSRのアナログ比較器割り込み条件(ACIS1,0)ビットによって定義した割り込み方法で起動する時 に設定(1)されます。ACSRのアナログ比較器割り込み許可(ACIE)ビットが設定(1)され、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが 設定(1)されていると、アナログ比較器割り込みルーチンが実行されます。対応する割り込み処理へクタを実行すると、ACIはハートウェアによっ て解除(0)されます。代わりにこのフラグへ論理1を書くことによってもACIは解除(0)されます。

#### ● ビット3 - ACIE : アナログ比較器割り込み許可 (Analog Comparator Interrupt Enable)

ACIEビットが論理1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、アナログ比較器割り込みが活性(有効)にされます。論理0を書かれると、この割り込みは禁止されます。

#### • ビット2 - ACIC : アナログ比較器捕獲起動許可 (Analog Comparator Input Capture Enable)

論理1を書かれると、このビットはアナログ比較器によって起動されるタイマ/カウンタ1の捕獲機能を許可します。この場合、比較器出力は比較器にタイマ/カウンタ1捕獲割り込みの雑音消去機能と端(エッジ)選択機能を利用させる捕獲入力前置論理回路へ直接的に接続されます。論理0を書かれると、アナログ比較器と捕獲機能間の接続は存在しません。比較器がタイマ/カウンタ1捕獲割り込みを起動するには、タイマ/カウンタ1割り込み許可レジスタ(TIMSK1)の捕獲割り込み許可(ICIE1)ビットが設定(1)されなければなりません。

#### • ビット1,0 - ACIS1,0: アナログ比較器割り込み条件 (Analog Comparator Interrupt Mode Select)

これらのビットは比較器のどの事象がアナログ比較器割り込みを起動 するのかを決めます。各種設定は表24-2.で示されます。

ACIS1,ACIS0ビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、これらのビットが変更される時に割り込みが起き得ます。

表24-2. アナログ	表24-2. アナログ比較器割り込み条件選択									
ACIS1	ACIS1 ACIS0 割り込み発生条件									
0         0         比較器出力の変移(トゲル)										
0	1	(予約)								
1	0	比較器出力の下降端								
1	1	比較器出力の上昇端								

#### 24.2.3. DIDR1 - デジタル入力禁止レジスタ1 (Digital Input Disable Register 1)

ヒット	7	6	5	4	3	2	1	0	_
(\$7F)	-	-	-	-	-	-	AIN1D	AIN0D	DIDR1
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ビット7~2 - Res : 予約 (Reserved)

これらのビットは使用されず、常に0として読みます。

#### • ビット1,0 - AIN1D,AIN0D : AIN1,AIN0 デジタル入力禁止 (AIN1,AIN0 Digital Input Disable)

このビットが論理1を書かれると、AIN1/0ピンのデジタル入力緩衝部が禁止されます。このビットが設定(1)されると、対応するホート入力レジ スタのビット(PINx)は常に0として読みます。AIN1/0ピンにアナログ信号が印加され、そのピンからのデジタル入力が必要とされない時にデジ タル入力緩衝部での消費電力を削減するため、このビットは論理1を書かれるべきです。

# 25. A/D変換器

## 25.1. 特徴

- 10ビット分解能
- ・積分非直線性誤差1 LSB
- ・絶対精度±2 LSB
- ・変換時間13~260us (50kHz~1MHz変換クロック)
- ・76.9kSPS(採取/s)まで/最大分解能で15kSPSまで
- ・8/16チャネルのシングルエンド入力多重器内蔵(注)
- ・7/14チャネルの差動入力チャネル(注)
- ・×10,×200の任意利得付き2/4つの差動入力チャネル(注)
- 注: ATmega(1281/2561)/(640/1280/2560)

- ・A/D変換結果読み出しに対する任意の左揃え
- ・0~VCC A/D変換入力電圧範囲
- ・2.7~VCC 差動A/D変換電圧範囲
- ・ 選択可能な1.1Vまたは2.56V A/D変換基準電圧
- ・連続と単独の変換動作
- ・割り込み元の自動起動によるA/D変換開始
- ・A/D変換完了割り込み
- ·休止形態雑音低減機能

ATmega640/1280/1281/2560/2561は10ビット逐次比較A/D変換器が特徴です。このA/D変換器はホートF(とホートK)のピンから構成された8/16のシングルエント、電圧入力を許す8/16チャネルアナログ多重器に接続されます。このシングルエント、電圧入力は0V(GND)が基準です。


デバイスは16/32通りの差動電圧入力も支援します。差動入力の2/4つ(ADC1,ADC0とADC3,ADC2(ADC9,ADC8とADC11,ADC10)) はA/D変換前の差動入力電圧で0dB(×1)、20dB(×10)、46dB(×200)の増幅段を提供する設定変更可能な利得段が装備されます。 この16チャネルは各部で7つの差動アナログ入力が共通反転端子(ADC1/ADC9)を共用し、一方他のADC入力が非反転入力端子として 選べる2つの8チャネル部に分けられます。利得×1または×10が使われる場合は8ビット分解能が期待でき、利得×200が使われる場合 は7ビット分解能が期待できます。

このA/D変換器はA/D変換器への入力電圧が変換中に一定の値で保持されることを保証する採取&保持(S/H)回路を含みます。 A/D変換部の構成図は図25-1.で示されます。

A/D変換部には分離されたアナログ電源供給ピン(AVCC)があります。AVCCはVCCから±0.3Vよりも多く違ってはなりません。このピンの 接続方法は191頁の「**雑音低減技術**」項をご覧ください。

公称1.1Vまたは2.56Vの内蔵基準電圧、またはAVCCがチップ上で提供されます。この基準電圧は雑音特性向上のため、コンデンサによってAREFピンで外部的にデカップ(雑音分離)できます。

38頁の「PRR0 - 電力削減レジスタ」のPRADCビットはA/D変換部を許可するために0を書かれなければなりません。



## 25.2. 操作

A/D変換部は逐次比較を通してアナログ入力電圧を10ビットのデジタル値に変換します。最小値はGNDを表し、最大値はAREFビンの電 圧-1 LSBを表します。A/D多重器選択レジスタ(ADMUX)の基準電圧選択(REFS1,0)ビットへの書き込みにより、任意でAVCCまたは内 部1.1V/2.56V基準電圧がAREFビンに接続できます。この内部基準電圧は雑音耐性を改善するためにAREFビンで外部コンデンサに よってデカップ(雑音結合減少)のようにできます。

アナログ入力チャネルと差動利得はA/D変換制御/状態レジスタB(ADCSRB)とADMUXのチャネル選択(MUX5~0)ビットへの書き込みによって 選ばれます。GNDと固定基準電圧(1.1V内蔵基準電圧(VBG))だけでなく、どのADC入力ピン(ADC15~0)もがA/D変換器のシングルェ ンド入力として選べます。ADC入力ピンの選択は差動利得増幅器への反転と非反転入力として選べます。

差動チャネルが選ばれると、差動利得段は選んだ入力チャネル間の差電圧を選んだ増幅率で増幅します。それからこの増幅した値は A/D変換器の入力になります。シングルエント、チャネルが使われると、利得増幅器全体が迂回(無視)されます。

A/D変換部はA/D変換制御/状態レジスタA(ADCSRA)のA/D許可(ADEN)ビットの設定(1)によって(動作が)許可されます。基準電圧と 入力チャネルの選択はADENが設定(1)されるまで実施しません。ADENが解除(0)されているとA/D変換部は電力を消費しないので、節 電をする休止形態へ移行する前にA/D変換部をOFFに切り替えることが推奨されます。

A/D変換部はA/Dデータレシ<sup>\*</sup>スタ(ADCH,ADCL)で示される10ビットの結果を生成します。既定では、この結果が右揃え(16ビットのビット0 側10ビット)で表されますが、ADMUXで左揃え選択(ADLAR)ビットを設定(1)することにより、任意で左揃え(16ビットのビット15側10ビット)で 表せます。


この結果が左揃え補正され、8ビットを越える精度が必要とされない場合はADCHを読むことで足ります。さもなければデータレジスタの 内容が同じ変換に属すこと(からの結果)を保証するため、ADCLが初めに、次にADCHが読まれなければなりません。一度ADCLが 読まれると、A/D変換器からのA/Dデータレジスタ(ADCH,ADCL)アクセスが阻止されます。これはADCLが読まれてしまい、ADCHが読ま れる前に変換が完了すると、どちらのレジスタ(ADCH,ADCL)も更新されず、その変換からの結果が失われることを意味します。ADCH が読まれると、ADCH,ADCLへのA/D変換器アクセスが再び許可されます。

A/D変換部には変換完了時に起動できる自身の割り込みがあります。A/DデータレジスタへのA/D変換器アクセスがADCLとADCHの読み込み間で禁止されている場合、例えその変換結果が失われても割り込みは起動します。

## 25.3. 変換の開始

単独変換はADCSRAで変換開始(ADSC)どットに論理1を書くことによって開始されます。このビットは変換が進行中である限り、1に留まり、変換が完了されるとハードウェアによって解除(0)されます。変換が進行中に違う入力チャネルが選ばれると、A/D変換部はそのチャネル変更を実行する前に現在の変換を済ませます。

代わりに、変換は様々な起動元によって自動的に起動で きます。自動起動はA/D変換制御/状態レジスタA(ADCSR A)のA/D変換自動起動許可(ADATE)ヒットの設定(1)によっ て許可されます。起動元はA/D変換制御/状態レジスタB(A DCSRB)のA/D変換起動元選択(ADTS2~0)ビットの設定に よって選ばれます(起動元の一覧についてはADTSビットの 記述をご覧ください)。選んだ起動信号上に上昇端が起き ると、A/D変換用前置分周器がリセットして変換が開始され ます。これは一定間隔での変換開始の方法を提供しま す。変換完了時、起動信号が未だ設定(1)されている場



合、新規の変換は開始されません。変換中にこの起動信号上で別の上昇端が起きると、その端(エッシ)は無視されます。指定した割り 込みが禁止またはステータスレジスタ(SREG)の全割り込み許可(I)ビットが解除(0)でも、割り込み要求フラグが設定(1)されることに注意してく ださい。従って割り込みを起こさずに変換が起動できます。けれども次の割り込み要因で新規変換を起動するために、割り込み要求 フラグは解除(0)されなければなりません。

起動元としてA/D変換完了割り込み要求フラグ(ADIF)を使うことは、A/D変換器に実行中の変換が完了されると直ぐに新規変換を開始させます。そのためA/D変換器は連続動作で動き、継続的な採取(変換)とA/Dデータレジスタを更新します。最初の変換はADCSRA でADSCビットに論理1を書くことによって始めなければなりません。この動作でのA/D変換器はA/D変換完了割り込み要求フラグ(ADIF)が解除(0)されるかどうかに拘らず、連続的な変換を実行します。

自動起動が許可されている場合、ADCSRAのADSCビットに論理1を書くことによって単独変換を開始できます。ADSCは変換が進行中かを決めるためにも使えます。ADSCビットは変換がどう開始されたかに拘らず、変換中は1として読みます。

変換はA/D変換雑音低減機能の使用によっても開始され得ます。この機能はアイドル休止動作とA/D変換雑音低減休止動作中に変 換を許可します。詳細については190頁の「<mark>雑音低減機能</mark>」をご覧ください。(<mark>訳注</mark>:共通性から2行追加)


## 25.4. 前置分周と変換タイミング

既定での逐次比較回路は最大分解能を得るのに50~200kHzの入力クロック周波数を 必要とします。10ビットよりも低い分解能が必要とされるなら、A/D変換器への入力クロッ ク周波数はより高い採取速度を得るために1MHzほどに高くできます。

A/D変換部は100kHz以上のどんなCPU/ロロックからも受け入れ可能なA/D変換/ロロック 周波数を生成する前置分周器を含みます。この前置分周はA/D変換制御/状態レジ スタA(ADCSRA)のA/D/ロロック選択(ADPS2~0)ビットによって設定されます。前置分周器 はADCSRAでA/D許可(ADEN)ビットの設定(1)によってA/D変換部がONにされた瞬 間から計数を始めます。前置分周器はADENビットが設定(1)される限り走行を保ち、 ADENが0の時は継続的にリセットします。

ADCSRAのA/D変換開始(ADSC)とットの設定(1)によってシングルエンド入力の変換を 起動すると、その変換は直後の変換クロックの上昇端で始まります。

通常の変換は13変換クロック周期で行われます。A/D変換部がONされる(ADCSRAの ADEN=1)後の最初の変換はアナログ回路を初期化するために25変換クロック周期で行われます。




内部基準電圧がA/D変換器への入力として使われるとき、電圧の安定に一定時間を必要とします。安定(待機を)しない場合は初回 変換後の最初の読み込み値は不正になるかもしれません。


実際の採取&保持(保持開始点)は通常変換の開始後1.5変換クロック周期、初回変換の開始後13.5変換クロック周期で行われます。変換が完了すると、結果がA/Dデータレジスタ(ADCH,ADCL)に書かれ、ADCSRAのA/D変換完了割り込み要求フラグ(ADIF)が設定(1)されます。単独変換動作(ADATE=0)では同時にADCSRAのA/D変換開始(ADSC)ビットが解除(0)されます。その後にソフトウェアは再びADSCを設定(1)でき、新規変換は変換クロックの最初の上昇端で開始されます。


自動起動が使われると、前置分周器は起動要因発生時にリセットされます。これは起動要因から変換開始までの一定の遅延を保証します。この動作での採取&保持は起動要因となる信号の上昇後、2変換クロック周期で採取が行われます。同期化論理回路(端(エッジ) 検出器)に対して、追加の3 CPUクロック周期が費やされます。

連続変換動作(ADATE=1)では変換完了後直ちに新規変換が開始され、一方ADSCは1に留まります。変換時間の概要については 次頁の表25-1.をご覧ください。



#### **図25-5. 通常変換タイミンク**(単独変換動作)





 注
 変換時間を除く各値は変換開始からの変換/ロック数です。

 今回の変換値
 1

#### 25.4.1. 差動増幅チャネル

ADSC

ADIF

ADCH,ADCL 以前の変換値

基準電圧·多重器確定 -

変換完了

差動増幅チャネルを使うとき、変換の±方向を考慮に入れる必要があります。

保持点

差動変換は変換クロックの半分に等しい内部クロックCKADC2に同期化されます。この同期化は採取&保持がCKADC2の特定位相で起きるというような方法でA/D変換器インターフェースによって自動的に行われます。CKADC2がLowの時に使用者によって変換が開始されると(即ち全ての単独変換と連続変換の最初)、シングルェンド入力変換(次の前置分周したクロック周期から13変換クロック周期)と同じ変換時間になります。CKADC2がHighの時に使用者によって変換が開始されると、同期化機構のために14変換クロック周期になります。連続変換動作では直前の変換完了後、直ちに次の変換が開始され、この時にCKADC2がHighのため、自動的に開始される全ての連続変換(即ち、初回を除く全て)は14変換クロック周期になります。

差増増幅チャネルが使われ、自動起動によって変換が開始される場合、A/D変換部は変換の間、OFFに切り替えられなければなりません。自動起動が使われるとき、A/D用前置分周器は変換が開始される前にリセットされます。利得段は変換以前の安定したA/D変換クロックに関係するため、この変換は有効ではありません。各変換間のA/D変換部の動作禁止とその後の許可(ADCSRAのADENへの0書き込み)では、延長した変換(初回変換)だけが実行されます。この延長した変換からの結果は有効です。詳細タ イングについては188頁の「前置分周と変換タイミング」をご覧ください。

## 25.5. チャネル変更と基準電圧選択

A/D変換制御/状態レジスタB(ADCSRB)のチャネル選択(MUX5)ビットとA/D多重器選択レジスタ(ADMUX)のチャネル選択(MUX4~0)ビットと基 準電圧選択(REFS1,0)ビットは、CPUが乱順にアクセスするための一時レジスタを通して単独緩衝されます。これはチャネルと基準電圧の選 択が変換中の安全なところでだけ行うのを保証します。チャネルと基準電圧の選択は変換が開始されるまで継続的に更新されます。一 旦変換が始まると、A/D変換器に対して充分な採取/変換時間を保証するためにチャネルと基準電圧の選択は固定されます。継続的 な更新は変換完了(A/D変換制御/状態レジスタA(ADCSRA)のADIF=1)前の最後の変換クロック周期で再開します。ADCSRAの変換開 始(ADSC)ビットが書かれた後の次の変換クロックの上昇端で、変換が始まることに注意してください。従って使用者はADSC書き込み 後、1変換クロック周期(経過)まで新しいチャネルまたは基準電圧選択値をADCSRBとADMUXに書かないことが推奨されます。

自動起動が使われる場合、起動要因の正確な時間は確定できません。変換が新規設定によって影響されるように制御するには ADCSRBとADMUXの更新時に特別な注意が祓われなければなりません。

ADCSRAのA/D許可(ADEN)とA/D変換自動起動許可(ADATE)の両方が1を書かれると、何時でも割り込みが起き得ます。この期間 でADCSRBまたはADMUXが変更されると、使用者は次の変換が旧設定または新設定どちらが基準にされるかを知ることができません。ADCSRBやADMUXは次の方法で安全に更新できます。

- ・ADENまたはADATEが解除(0)されているとき。
- ・変換開始後、最低1変換クロック周期経過後の変換中。
- ・変換後から、変換起動元として使った割り込みフラグが解除(0)される直前まで。

これら条件の1つでADCSRBまたはADMUXを更新すると、新設定は次のA/D変換に影響を及ぼします。

差動入力チャネルを変更する時に特別な注意が祓われるべきです。一旦差動入力チャネルが選ばれてしまうと、利得段は新しい値に安定するのに125µs程度かかるかもしれません。従って変換は新規差動入力チャネル選択後の最初の125µs内に開始されるべきではありません。または、この期間内に得た変換結果は破棄されるべきです。

(ADMUXのREFS1,0ビットの変更による)A/D変換器基準電圧変更後の最初の差動入力変換に対して、同じ設定(安定)時間が厳守されるべきです。

JTAGインターフェースが許可されると、PORTF7~4のADC入力チャネル機能が無効にされます。67頁の表14-18.を参照してください。

#### 25.5.1. A/D入力チャネル

チャネル選択を変更する時に使用者は正しいチャネルが選ばれることを保証するために次の指針を守るべきです。

単独変換動作では常に変換を始める前にチャネルを選んでください。チャネル選択はADSCへの1書き込み後、1変換クロック周期で変更されるかもしれません。とは言え、最も簡単な方法はチャネル選択を変更する前に変換が完了するまで待つことです。

連続変換動作では常に最初の変換を始める前にチャネルを選択してください。チャネル選択はADSCへの1書き込み後、1変換クロック周期 で変更されるかもしれません。とは言え、最も簡単な方法は最初の変換が完了するまで待ち、その後にチャネル選択を変更することで す。既に次の変換が自動的に開始されているので、次の結果は直前のチャネル選択を反映します。それに続く変換は新しいチャネル選 択を反映します。

差動増幅チャネルへ切り替える時に自動変位(オフセット消去回路用の設定時間が必要なので、最初の変換結果は貧弱な正確さとなって しまうかもしれません。使用者は最初の変換結果をなるべくなら無視すべきです。

#### 25.5.2. A/D変換基準電圧

このA/D変換用の基準電圧(VREF)はA/D変換に対する変換範囲を示します。VREFを越えるシングルエンド入力チャネルは\$3FFで打ち切る符号に帰着します。VREFはAVCC、内部1.1V基準電圧、内部2.56V基準電圧、外部AREFビンのどれかとして選べます。

AVCCは受動型スイッチを通してA/D変換部に接続されます。内部1.1V基準電圧は内蔵基準(ハントギャップ)電圧(VBG)から内部増幅器 を通して生成されます。どちらの場合でも外部AREFt°ンは直接的にA/D変換部へ接続され、AREFt°ンとGND間にコンデンサを接続する ことにより、基準電圧は雑音耐性をより高められます。VREF(電圧)は高入力インt°ーダンス電圧計とAREFt°ンで測定することもできます。 VREFは高インt°ーダンス出力で、容量性負荷のみがシステム内で接続されるべきであることに注意してださい。内部2.56V基準電圧は内 部1.1V基準電圧から生成されます。

使用者がAREFピンに接続された固定電圧源にするなら、この外部電圧がその他の内部基準電圧と短絡してしまうため、使用者はこの応用内で他の基準電圧選択を使ってはなりません。外部電圧がAREFピンに印加されないなら、使用者は基準電圧選択としてAVCC、1.1Vと2.56V内部基準電圧間の切り替えができます。基準電圧源切り替え後の最初のA/D変換結果は不正確かもしれず、使用者はこの結果を破棄することが推奨されます。

差動入力チャネルが使われる場合、選んだ基準電圧は246頁の表30-9.で示されるよりもAVCCに近くすべきではありません。

## 25.6. 雑音低減機能

このA/D変換部はCPUコアと他の周辺I/Oが誘導した雑音を削減するために休止形態中の変換を可能にする雑音低減機能が特徴です。この機能はA/D変換雑音低減動作とアイドル動作で使えます。この機能を使うには次の手順が使われるべきです。

- 1. A/D変換部が許可(ADEN=1)され、変換中でない(ADSC=0)ことを確認してください。単独変換動作が選択(ADATE=0)され、且つ A/D変換完了割り込みが許可(ADIE=1)されていなければなりません。
- 2. A/D変換雑音低減(またはアイドル)動作に移行してください。一旦CPUが停止されてしまうと、A/D変換部は変換を始めます。
- 3. A/D変換完了前に他の割り込みが起こらなければ、A/D変換完了割り込みはCPUを起動してA/D変換完了割り込みルーチンを実行します。A/D変換完了前に他の割り込みがCPUを起動すると、その割り込みが実行され、A/D変換完了割り込み要求はA/D変換完了時に生成されます。CPUは新規SLEEP命令が実行されるまで活動動作に留まります。

アイドル動作とA/D変換雑音低減動作を除く他の休止形態へ移行する時にA/D変換部が自動的にOFFへ切り替えられないことに注意してください。使用者は余分な消費電力を避けるため、このような休止形態へ移行する前にADENへ0を書くことが推奨されます。 このような休止形態でA/D変換が許可され、使用者が差動変換の実行を望む場合、使用者は有効な結果を得るための延長した(初


回)変換を指示するために、休止形態から起動後にA/D変換部をOFF→ON(ADEN=0→1)に切り替えることが推奨されます。

## 25.6.1. アナログ入力回路

シングル エンド入力チャネルのアナログ回路は図25-8.で図示されます。ADCnに印加したアナログ(信号)源はそのチャネルがADC入力として選ばれているかどうかに拘らず、ピン容量とそのピンの漏れ電流に左右されます。そのチャネルが選ばれると、(アナログ信号)源は直列抵抗 (入力経路の合成抵抗)を通してS/Hコンデンサを駆動しなければなりません。

A/D変換部は概ね10kΩ若しくはそれ以下の出力インピーダンスのアナログ信号用に最適化 されています。このような(アナログ信号)源が使われるなら、採取時間は無視してもよいで しょう。より高いインピーダンスの(アナログ信号)源が使われる場合、採取時間は広範囲に変 化し得るS/Hコンデンサを充電するために(アナログ信号)源がどれくらいの時間を必要とする かに依存します。必要とされるS/Hコンデンサへの充放電を最小とするため、使用者は緩 やかに変化する低インピーダンス(アナログ信号)源だけを使うことが推奨されます。

特定できない信号の渦からの歪を避けるために、どのチャネルに対してもナイキスト周波数 (fADC/2)よりも高い信号成分が存在すべきではありません。使用者はADC入力として 信号を印加する前に低域通過濾波器(ローパスフィルタ)で高い周波数成分を取り除くこと が推奨されます。





## 25.6.2. アナログ 雑音低減技術

デバイス内外のデジタル回路がアナログ測定の精度に影響を及ぼすかもしれないEMIを発生します。精密な変換精度が必要な場合、次の技法を適用することによって雑音レベルを低減できます。

- 1. アナログ信号経路を可能な限り最短にしてください。アナロ グ信号線がGND面上を走ることに注意し、高速切り替え デジタル信号線から充分離すことを守ってください。
- 2. デバイスのAVCCピンは図25-9.または図25-10.で示される ようにLC濾波器を経由してデジタル供給電圧(VCC)に接 続されるべきです。
- 3. CPUからの誘導雑音を低減するために、A/D変換の雑音低減機能を使ってください。
- 4. どれかのADCホートピンがデジタル出力として使われる場合は、これらが変換進行中に切り替わらない事が重要です。

# (訳注) 図25-9.と図25-10.のピ ン名が一部省略されています。





## 25.6.3. 変位(オフセット)補償の仕組み

利得段には差動測定の変位をできるだけ無効にする組み込み変位補正回路があります。アナログ経路内の残留変位は両差動入力に対して同じチャネルを選ぶことによって直接的に計測できます。その後にこの残留変位は計測結果からソフトウェアで減算できます。この変位補正に基いたソフトウェア手法の使用はどのチャネルの変位も1 LSB以下に減らせます。

## 25.6.4. A/D変換の精度定義

シングル エント、入力電圧のnビットA/D変換はGNDとVREF間を2<sup>n</sup>で直線的に変換します。最低値符号は0として読み、最高値符号は2<sup>n</sup> -1として読みます。以下の各種パラメータは理想状態からの偏差を表します。

#### ・変位(オフセット)誤差 - 図25-11.

最初の遷移点(\$000から\$001)で理想遷移点(差0.5 LSB)と比べた偏差です。理想値は0 LSBです。

## ・利得誤差 - 図25-12.

変位誤差補正後の最後の遷移点(\$3FEから\$3FF)で理想遷 移点(最大差1.5 LSB以下)と比べた偏差です。理想値は0 LSBです。

#### ・積分非直線性誤差 (INL) - 図25-13.

変位誤差と利得誤差補正後の全ての遷移点で理想遷移点 と比べた最大偏差です。理想値は0LSBです。

#### ・微分非直線性誤差 (DNL) - 図25-14.


実際の符号の幅(隣接する2つの遷移点間)で理想符号幅(1 LSB)と比べた最大偏差です。理想値は0 LSBです。

#### ・量子化誤差

有限数の符号で入力電圧を量子化するため、1 LSB幅となる入力電圧範囲は同じ値の符号になります。この値は常に±0.5 LSBです。

#### ・絶対精度

補正しない全ての遷移点で理想遷移点と比べた最大偏差 です。これは、変位誤差、利得誤差、差動誤差、非直線誤 差の影響の合成です。理想値は±0.5 LSBです。



## 25.7. A/D変換の結果

変換完了(ADIF=1)後、変換結果はA/Dデータレジスタ(ADCH, ADCL)で得られます。

シングル エンド入力変換の結果は右式で示されます。VINは選んだ入力ピンの電圧、VREF は選んだ基準電圧です(193頁の表25-3.と表25-4.をご覧ください)。 \$000はGNDを表し、 \$3FFは選んだ基準電圧-1 LSBを表します。


差動チャネルが使われると、その結果は右式で示されます。VPOSは非反転入力ピンの電 圧、VNEGは反転入力ピンの電圧、GAINは選んだ倍率、VREFは選んだ基準電圧です。 この結果は-512(\$200)~+511(\$1FF)の2の補数形式で示されます。使用者が結果の符  $ADC = \frac{V_{IN} \times 1024}{V_{REF}}$ 

 $ADC = \frac{(V_{POS} - V_{NEG}) \times GAIN \times 512}{V_{REF}}$ 

号を素早く検査したいなら、結果のMSB(ADCHのADC9)を読むことで充分なことに注目してください。このビットが1ならばその結果は -、0ならばその結果は+です。図25-15.は差動入力範囲の符号化を示します。

表25-2.は差動入力チャネルの組(ADCn-ADCm)が基準電圧(VREF)で選ばれた場合の出力符号の結果を示します。

表25-2. 入力電圧と出力符号の	関係	
VADCn	読み出し符号	対応する10進値
VADCm+VREF/GAIN	\$1FF	511
VADCm+(511/512)VREF/GAIN	\$1FF	511
VADCm+(510/512)VREF/GAIN	\$1FE	510
2	2	2
VADCm+(1/512)VREF/GAIN	\$001	1
VADCm	\$000	0
VADCm-(1/512)VREF/GAIN	\$3FF	-1
>	2	2
VADCm-(511/512)VREF/GAIN	\$201	-511
VADCm-VREF/GAIN	\$200	-512



例: ADMUX=\$ED(ADC3とADC2差動10倍入力、VREF=2.56V、左揃え)で、ADC3が300mV、ADC2が500mVの場合、 A/D変換値=512×10×(300-500)÷2560=-400=\$270

従って、ADCH=\$9C, ADCL=\$00、<mark>ADLAR=0</mark>なら、ADCH=\$02, ADCL=\$70。

## 25.8. A/D変換用レジスタ

25.8.1. ADMUX - A/D多重器選択レジスタ	(ADC Multiplexer Select Register)
------------------------------	-----------------------------------

ビット	7	6	5	4	3	2	1	0	
(\$7C)	REFS1	REFS0	ADLAR	MUX4	MUX3	MUX2	MUX1	MUX0	ADMUX
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ● ビット7,6 - REFS1,0: 基準電圧選択 (Reference Select Bits 1, 0)

これらのビットは表25-3.で示されるようにA/D変換器の基準電圧を選びます。これらのビットが変換中に変更されると、その変更は変換が完了する(ADCSRAのADIF=1)まで実施しません。AREFビンに外部基準電圧が印加される場合、内部の基準電圧が使われてはなりません。

### 表25-3. A/D変換部の基準電圧選択

REFS1	REFS0	基準電圧
0	0	AREFピンの外部基準電圧 (AVCCと内部基準電圧は切り離されます。)
0	1	AVCC (内部基準電圧は切り離され、AREFにデカップ用コンデンサが接続できます。)
1	0	内部1.1V基準電圧(AVCCは切り離され、AREFにデカップ用コンデンサが接続できます。)
1	1	内部2.56V基準電圧(AVCCは切り離され、AREFにデカップ用コンデンサが接続できます。)

注: ×10または×200の利得が選ばれる場合、内部基準電圧としては2.56Vだけが使われるべきです。差動変換に対して、1.1Vだけは内部基準電圧として使えません。

#### ● ビット5 - ADLAR : 左揃え選択 (ADC Left Adjust Result)

ADLARビットはA/Dデータレジスタ内の変換結果の配置に影響を及ぼします。結果を左揃えにするにはADLARに1を書いてください。さもなければ結果は右揃えです。ADLARビットの変更はどんな進行中の変換にも拘らず、直ちにA/Dデータレジスタの内容に影響を及ぼします。このビットの完全な記述については195頁の「A/Dデータレジスタ」をご覧ください。

#### • ビット4~0 - MUX4~0 : A/Dチャネル選択 (Analog Channel Select Bits 4~0)

これらのビットはA/D変換制御/状態レジスタB(ADCSRB)のMUX5と組み合わされ、この値はA/D変換器にどのアナログ入力の組み合わ せが接続されるかを選びます。これらのビットは差動チャネルに対する利得も選びます。詳細については表25-4.をご覧ください。これら のビットが変換中に変更される場合、その変更は変換が完了する(ADCSRAのADIF=1)まで実施しません。

#### 表25-4. アナログ入力チャネル選択

MUX5~0	差	動入力時	Ē		MUX5~0	差動入力時			MUX5~0	差	動入力時	÷		
MOV2~0	非反転	反転	利得		WOX3~0	非反転	反転	利得		WOX5~0	非反転	反転	利得	
0 00000		ADC0		シ	0 10110	ADC6	ADC1	$\times 1$		1 01100	ADC10	ADC10	$\times 10$	
0 00001		ADC1		5	0 10111	ADC7	ADC1	$\times 1$		1 01101	ADC11	ADC10	$\times 10$	
0 00010		ADC2		グ	0 11000	ADC0	ADC2	$\times 1$	差	1 01110	ADC10	ADC10	$\times 200$	
0 00011		ADC3		<u> </u>	0 11001	ADC1	ADC2	$\times 1$	動	1 01111	ADC11	ADC10	$\times 200$	
0 00100		ADC4		レン	0 11010	ADC2	ADC2	$\times 1$	入	1 10000	ADC8	ADC9	$\times 1$	
0 00101		ADC5		ドス	0 11011	ADC3	ADC2	$\times 1$	力	1 10001	ADC9	ADC9	$\times 1$	
0 00110		ADC6		力	0 11100	ADC4	ADC2	$\times 1$		1 10010	ADC10	ADC9	$\times 1$	
0 00111		ADC7		/ 1	0 11101	ADC5	ADC2	$\times 1$		1 10011	ADC11	ADC9	$\times 1$	差
0 01000	ADC0	ADC0	$\times 10$		0 11110	1	$.1V(V_{BG})$			1 10100	ADC12	ADC9	$\times 1$	動
0 01001	ADC1	ADC0	$\times 10$		0 11111	(	OV(GND)		シ	1 10101	ADC13	ADC9	$\times 1$	入
0 01010	ADC0	ADC0	$\times 200$		1 00000		ADC8		12	1 10110	ADC14	ADC9	$\times 1$	力
0 01011	ADC1	ADC0	$\times 200$		1 00001		ADC9		グル	1 10111	ADC15	ADC9	$\times 1$	
0 01100	ADC2	ADC2	$\times 10$		1 00010		ADC10		Ě	1 11000	ADC8	ADC10	$\times 1$	
0 01101	ADC3	ADC2	$\times 10$	差	1 00011		ADC11		エンド	1 11001	ADC9	ADC10	$\times 1$	
0 01110	ADC2	ADC2	$\times 200$	動	1 00100		ADC12		入	1 11010	ADC10	ADC10	$\times 1$	
0 01111	ADC3	ADC2	$\times 200$	入	1 00101		ADC13		力	1 11011	ADC11	ADC10	$\times 1$	
0 10000	ADC0	ADC1	$\times 1$	力	1 00110		ADC14			1 11100	ADC12	ADC10	$\times 1$	
0 10001	ADC1	ADC1	$\times 1$		1 00111		ADC15			1 11101	ADC13	ADC10	$\times 1$	
0 10010	ADC2	ADC1	$\times 1$		1 01000	ADC8	ADC8	$\times 10$	差	1 11110		(予約)		
0 10011	ADC3	ADC1	$\times 1$		1 01001	ADC9	ADC8	$\times 10$	動	1 11111		(1.363)		
0 10100	ADC4	ADC1	$\times 1$		1 01010	ADC8	ADC8	$\times 200$	<u> </u>					
0 10101	ADC5	ADC1	$\times 1$		1 01011	ADC9	ADC8	$\times 200$	力					

注: 与えられた精度を達するため、10倍と200倍の利得は動作電圧2.7V以下で使われるべきではありません。

MUX5ビット、従ってADC8~15はATmega640/1280/2560でだけ利用可能です。

## 25.8.2. ADCSRA - A/D変換 制御/状態レジスタA (ADC Control and Status Register A)

ビット	7	6	5	4	3	2	1	0	
(\$7A)	ADEN	ADSC	ADATE	ADIF	ADIE	ADPS2	ADPS1	ADPS0	ADCSRA
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ● ビット7 - ADEN : A/D許可 (ADC Enable)

このビットに1を書くことがA/D変換部(動作)を許可します。0を書くことによってA/D変換部は(電源が)OFFにされます。変換が進行中にA/D変換部をOFFにすることはその変換を(途中)終了します。

#### ● ビット6 - ADSC : A/D変換開始 (ADC Start Conversion)

単独変換動作で各変換を始めるにはこのビットへ1を書いてください。連続変換動作で最初の変換を始めるにはこのビットへ1を書いて ください。A/D変換部が許可される(ADEN=1)と同時にADSCが書かれるか、またはA/D変換部が許可されてしまった後にADSCが書 かれた後の初回変換は、通常の13に代わって25変換クロック周期で行います。この初回変換はA/D変換部の初期化を実行します。 ADSCは変換が進行中である限り1として読みます。変換が完了すると0に戻ります。このビットへの0書き込みは無効です。

#### ● ビット5 - ADATE : A/D変換自動起動許可 (ADC Auto Trigger Enable)

このビットが1を書かれると、A/D変換の自動起動が許可されます。A/D変換器は選んだ起動信号の上昇端で変換を開始します。この 起動元はA/D変換制御/状態レジスタB(ADCSRB)のA/D変換起動要因選択(ADTS2~0)ビット設定によって選ばれます。

#### ● ビット4 - ADIF : A/D変換完了割り込み要求フラグ(ADC Interrupt Flag)

A/D変換が完了し、A/Dデータレジスタが更新されると、このフラグが設定(1)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと A/D変換完了割り込み許可(ADIE)ビットが設定(1)されていれば、A/D変換完了割り込みが実行されます。対応する割り込み処理ヘク タを実行する時にADIFはハードウェアによって解除(0)されます。代わりにこのフラグに論理1を書くことによってもADIFは解除(0)されます。 ADCSRAで読みー変更-書き(リート、モディファイライト)を行うと、保留中の割り込みが禁止され得ることに注意してください。これはSBI,CBI 命令が使われる場合にも適用されます(訳注:アドレス範囲外のため、本行は不適切です)。

#### ● ビット3 - ADIE : A/D変換完了割り込み許可 (ADC Interrupt Enable)

このビットが1を書かれ、SREGの全割り込み許可(I)ビットが設定(1)されていると、A/D変換完了割り込みが活性に(許可)されます。このビットが解除(0)されると、この割り込みは禁止されます(訳注:共通性のため本行追加)。

#### ● ビット2~0 - ADPS2~0 : A/D変換クロック選択 (ADC Prescaler Select Bits)

これらのビットはXTAL(システム)周波数とA/D変換部への入力クロック間の分周値を決めます。

#### 表25-5. A/D変換クロック選択(CK=システム クロック)

ADPS2	0	0	0	0	1	1	1	1
ADPS1	0	0	1	1	0	0	1	1
ADPS0	0	1	0	1	0	1	0	1
A/D変換クロック	CK/2	CK/2	CK/4	CK/8	CK/16	CK/32	CK/64	CK/128

### 25.8.3. ADCSRB - A/D変換 制御/状態レジスタB (ADC Control and Status Register B)

ヒット	7	6	5	4	3	2	1	0	
(\$7B)	-	ACME	-	-	MUX5	ADTS2	ADTS1	ADTS0	ADCSRB
Read/Write	R	R/W	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ビット7.5.4 - Res:予約(Reserved Bits)

これらのビットは将来の使用に対して予約されています。将来のデベイスとの共通性のため、ADCSRBが書かれるとき、これらのビットは0 が書かれなければなりません。

#### ビット3 - MUX5: A/Dチャネル選択ビット5 (Analog Channnel Select Bit 5)

このビットはADMUXのMUX4~0と合わてされ、AD変換器にどのアナログ入力の組み合わせが接続されるかを選びます。 詳細について はA/D変換多重器選択レジスタ(ADMUX)のチャネル選択(MUX4~0)ビットをご覧ください。

このビットはATmega1281/2561に対して有効ではありません。

● ビット2~0 - ADTS2~0: A/D変換自動起動要因選択 (ADC Auto Trigger Source)

A/D変換制御/状態レジスタA(ADCSRA)のA/D変換自動起動許可(ADA **表25-6** A/D変換自動起動デ躍択 TE)ビットが1を書かれると、これらのビット値はどの起動元がA/D変換を起 動するのかを選びます。ADATEが解除(0)されると、ADTS2~0設定は 無効です。変換は選んだ割り込みフラグの上昇端によって起動されま す。解除(0)されている起動元から設定(1)されている起動元への切り替 えが、起動信号上に上昇端を生成することに注意してください。ADCSR AのA/D許可(ADEN)ビットが設定(1)されているなら、これが変換を開始 させます。連続変換動作(ADTS2~0=0)への切り替えは、例えA/D変換 完了割り込み要求フラグが設定(1)されていても、起動事象を引き起こし ません。

衣25−6. A	表25-6. A/D変換自動起動元選択										
ADTS2	ADTS1	ADTS0	起動元								
0	0	0	連続変換動作								
0	0	1	アナログ比較器								
0	1	0	外部割り込み要求0								
0	1	1	タイマ/カウンタ0比較A一致								
1	0	0	タイマ/カウンタ0溢れ								
1	0	1	タイマ/カウンタ1比較B一致								
1	1	0	タイマ/カウンタ1溢れ								
1	1	1	タイマ/カウンタ1捕獲要求								

## 25.8.4. ADCH,ADCL - A/Dデータレジスタ (ADC Data Register)

	ADLAR=0	時							
ビット	15	14	13	12	11	10	9	8	
(\$79)	_	-	-	-	-	-	ADC9	ADC8	ADCH
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	_
(\$78)	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0	ADCL
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	
	ADLAR=1	時							
	15	14	13	12	11	10	9	8	_
	ADC9	ADC8	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADCH
	7	6	5	4	3	2	1	0	_
	ADC1	ADC0	-	-	-	-	-	-	ADCL

A/D変換が完了すると、その結果がこれらの2レジスタで得られます。差動チャネルが使われると、結果は2の補数形式で表されます。 ADCLが読まれると、A/DデータレジスタはADCHが読まれるまで更新されません。従ってこの結果が左揃えで、且つ8ビット(差動入力チャ ネルについては符号+7ビット)を越える精度が必要とされないなら、ADCHを読むことで用が足ります。さもなければADCLが初めに、そ

の後にADCHが読まれなければなりません。

A/D多重器選択レジ゙スタ(ADMUX)の左揃え選択(ADLAR)ビットとA/Dチャネル選択(MUX4~0)ビットは本レジスタから結果を読む方法に影 響を及ぼします。ADLARが設定(1)ならば結果は左揃えにされます。ADLARが解除(0:既定)ならば結果は右揃えにされます。

ADC9~0: A/D変換結果 (ADC Conversion result)

これらのビットは192頁の「A/D変換の結果」で詳述されるように変換での結果を表します。

## 25.8.5. DIDR0 - デジタル入力禁止レジスタ0 (Digital Input Disable Register 0)

ヒット	7	6	5	4	3	2	1	0	_
(\$7E)	ADC7D	ADC6D	ADC5D	ADC4D	ADC3D	ADC2D	ADC1D	ADC0D	DIDR0
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

#### • ビット7~0 - ADC7D~ADC0D : ADC7~0 デジタル入力禁止 (ADC7~0 Digital Input Disable)

このビットが論理1を書かれると、対応するADC7~0ピンのデジタル入力緩衝部が禁止されます。このビットが設定(1)されると、対応する ポート入力レジスタのビット(PINx)は常に0として読みます。アナログ信号がADC7~0ピンに印加され、そのピンからのデジタル入力が必要とさ れない時にデジタル入力緩衝部での消費電力を削減するため、そのビットは論理1を書かれるべきです。

#### 25.8.6. DIDR2 - デジタル入力禁止レジスタ2 (Digital Input Disable Register 2)

ビット	7	6	5	4	3	2	1	0	_
(\$7D)	ADC15D	ADC14D	ADC13D	ADC12D	ADC11D	ADC10D	ADC9D	ADC8D	DIDR2
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### • ビット7~0 - ADC15D~ADC8D : ADC15~8 デジタル入力禁止 (ADC15~8 Digital Input Disable)

このビットが論理1を書かれると、対応するADC15~8ピンのデジタル入力緩衝部が禁止されます。このビットが設定(1)されると、対応する ポート入力レジスタのビット(PINx)は常に0として読みます。アナログ信号がADC15~8ピンに印加され、そのピンからのデジタル入力が必要とさ れない時にデジタル入力緩衝部での消費電力を削減するため、そのビットは論理1を書かれるべきです。

(訳注) ATmega1281/2561にはADC8~15ピンが存在しないため、DIDR2は無効です。

# 26. JTAGインターフェースと内蔵デバッグ機能

## 26.1. 特徴

- ・ JTAGインターフェース (IEEE標準1149.1準拠)
- ・JTAG規格に従った境界走査(Boundary-Scan)能力
- ・デバッガは各部のアクセスが可能
  - 全ての内蔵周辺機能
  - 内部及び外部RAM
  - 内蔵レジスタ ファイル
  - プログラム カウンタ
  - EEPROM及びフラッシュ メモリ
- ・中断(BREAK)によって支援される広範囲な内蔵デバッグ機能
  - AVRのBREAK命令
  - プログラムの流れ変更での停止
  - -1命令実行(シングルステップ)停止
  - プログラム メモリ上の単一アドレスまたはアドレス範囲による中断点(ブレークポイント)
  - データメモリ上の単一アドレスまたはアドレス範囲による中断点
- ・JTAGインターフェースを介してのフラッシュメモリ、EEPROM、ヒュース、ビット、施錠ビットの読み書き(プログラミング)
- AVR Studioによる内蔵デバッグ機能の支援

## 26.2. 概要


AVRのIEEE標準1149.1準拠JTAGインターフェースは以下について使えます。

- ・JTAG境界走査(Boudary-Scan)能力による基板などの試験
- ・不揮発性メモリ、ヒュース、ビット、施錠ビットの読み書き(プログラミング)
- ・内蔵デバッグ機能による実装デバッグ

簡単な記述は次節で与えられます。JTAGインターフェース経由のプログラミングと境界走査(Boundary-Scan)チェーンに関する詳細な記述は、 各々233頁の「JTAGインターフェース経由のプログラミング」と201頁の「IEEE 1149.1(JTAG)境界走査(Boundary-Scan)」で得られます。内蔵デ バッグ機能の支援は独自JTAG命令で考慮されており、Microchipと選ばれた業者のみに配布されます。

図26-1.はJTAGインターフェースと内蔵デ・バッグ機能の構成図を示します。TAP(検査入出力ポート)制御器はTMSとTCKによって制御される 順次回路です。TAP制御器はTDI入力とTDO出力間の走査チェーン(移動レジ・スタ接続)として、JTAG命令レジ、スタまたは各種データレジ、スタ の1つのどれかを選びます。JTAG命令レジ、スタはデータレジ、スタの動きを制御するJTAG命令を保持します。

デバイス識別(Identification)レジスタ、迂回(Bypass)レジスタ、境界走査チェーン(Boundary-Scan chain)の各データレジスタは基板段階の試験 に使われます。(実際には現実と仮想の各種データレジスタで構成する)JTAGプログラミング、インターフェースはJTAGインターフェース経由での直 列プログラミングに使われます。内部走査チェーン(Scan chain)と中断点(ブレークポイント)走査チェーンは内部デバッグ機能だけで使われます。



## 26.3. 検査入出力ポート (TAP:Test Access Port)

JTAGインターフェースはAVRの4つのピンを通してアクセスされます。JTAG用語ではこれらのピンが検査入出力ポート(TAP)を構成します。

- ・TMS:検査種別選択。このピンはTAP制御器順次回路を通しての指示に使われます。
- ・TCK:検査クロック。JTAG操作はTCKに同期します。
- ・TDI: :検査データ入力。命令レジスタまたはデータレジスタ(走査チェーン)内に移動されるべき直列入力データです。
- ・TDO:検査データ出力。命令レジスタまたはデータレジスタからの直列出力データです。

IEEE標準1149.1では任意TAP信号の検査リセット(TRST)も記載されていますが、この信号は提供されません。

JTAGENヒュースが非プログラム(1)の時にこれら4つのTAPビンは標準ポートビンで、TAP制御器はリセットです。プログラム(0)され、MCU制御レ ジスタ(MCUCR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されると、TAP信号入力は内部的にHighへ引かれ、JTAGは境界走査 (Boundary-Scan)とプログラミングに関して許可されます。このデバイスはこのヒューズがプログラム(0)されて出荷されます。

内蔵デ゙ヾ゙ッグ機能ではJTAGインターフェース ピンに加え、外部リセット元が検知できるため、RESETピンがデベッガによって監視されます。応 用でリセット信号線にオープン コレクタ(ドレイン)だけが使われるとすれば、デベッガは全システムをリセットするためにRESETピンをLowにすることも できます。


#### 26.3.1. TAP制御器

TAP制御器は境界走査(Boundary-Scan)回路、 JTAG7<sup>°</sup>ログラシグ回路、内蔵デバッグ機能の働きを 制御する16段の無限順次回路です。図26-2.に描 かれた状態遷移はTCKクロックの上昇時の(各状態 遷移付近で示される)TMS上に存在する信号に依 存します。電源投入リセット後の初期状態は検査回 路リセットです。

この文書内の定義として、全ての移動レジスタに関して入出力ともLSBが最初に移動されます。

検査実行/アイドル状態が現在の状態と仮定した、 JTAGインターフェースを使うための典型的な手順を次 に示します。

・命令レジスタ(IR)移動状態へ移行するためにTC Kの上昇でTMSへ順次1,1,0,0を与えます。こ の状態中、TCKの上昇端でTDI入力からJTAG 命令レジスタ内に4ビットのJTAG命令を移動しま す。TMS入力はIR移動状態に留まるために3 LSBの入力中、Lowに保持されなければなりま せん。命令のMSBはTMS入力のHigh設定に よってこの状態を抜ける時に移動入力されま す。命令がTDILシンから移動されている間、捕獲 されたIRの状態(\$01)がTDOLシンへ移動出力さ



れます。JTAG命令はTDIとTDO間に通す(接続する)特定のデータレジスタを選び、選んだデータレジスタ周辺回路を制御します。

- ・検査実行/アイドル状態へ再度移行するためにTMSへ順次1,1,0を与えます。この(JTAG)命令はIR更新状態通過で移動レジスタから 並列出力にラッチされます。IR終了1、IR一時停止、IR終了2の各状態は順次回路の誘導操作のためだけに使われます。
- ・データレジスタ(DR)移動状態へ移行するためにTCKの上昇端でTMSへ順次1,0,0を与えます。この状態中、TCKの上昇端でTDI入 力から(JTAG命令レジスタ内の現在のJTAG命令で)選んだデータレジスタに値を移動入力します。DR移動状態に留まるためにMSBを 除く全ビットの入力中、TMS入力はLowに保持されなければなりません。データのMSBはTMS入力のHigh設定によってこの状態を抜 ける時に移動入力されます。データレジスタがTDIピンから移動入力される間、DR捕獲状態(1,0)でデータレジスタに捕獲した並列入力 がTDOピンへ移動出力されます。
- ・検査実行/アイドル状態へ再移行するためにTMSへ順次1,1,0を与えます。選んだデータレジスタがラッチした並列出力を持つ場合、 DR更新状態でラッチを行います。DR終了1、DR一時停止、DR終了2の各状態は順次回路の誘導操作のためだけに使われます。

状態遷移図で示されるように検査実行/アイドル状態はJTAG命令の選択とデータ レジスタの使用間で移行される必要はなく、また、いく つかのJTAG命令は検査実行/アイドル状態で実行されるべき必然的な機能を選ぶかもしれず、それはアイドル状態として不適当になり ます。

注: TAP制御器の初期状態に関係なく、5 TCKクロック周期に対してTMSをHighに保持することにより、常に検査回路リセット状態へ移行 することができます。

JTAG仕様の詳細情報については200頁の「参考文献」に記載された文献を参照してください。

## 26.4. 境界走査チェーン(Boundary-Scan Chain)の使用

境界走査能力の完全な説明は201頁の「IEEE 1149.1(JTAG)境界走査(Boundary-Scan)」章で与えられます。

## 26.5. 内蔵デバッグ機能の使用

図26-1.で示されるように内蔵デバッグに関するハードウェア支援は主に次の部分から成ります。

- ・内部AVR CPUコアと内部周辺機能部間インターフェースの走査チェーン(Scan chain)
- 中断点(ブレークポイント)部
- ・CPUとJTAGシステム間の通信インターフェース

デバッガの実行で必要とされる全ての読み込みまたは変更/書き込みは内部AVR CPU走査チェーン(Scan chain)経由のAVR命令によって行われます。CPUはCPUとJTAGシステム間の通信インターフェース部分が配置されるI/Oメモリ位置に結果を送ります。

中断点部はプログラムの流れ変更での一時停止(Break)、1命令実行(Single Step Break)、2つのプログラム メモリ用中断点、2つの複合中断点を実行します。合わせて4つ中断点は次のどれかとして設定ができます。

- ・4つのプログラム メモリ単一中断点
- ・3つのプログラム メモリ単一中断点 + 1つのデータ メモリ単一中断点
- ・2つのプログラム メモリ単一中断点 + 2つのデータ メモリ単一中断点
- ・2つのプログラムメモリ単一中断点 + 1つのプログラムメモリ範囲中断点(中断点と遮蔽)
- ・2つのプログラム メモリ単一中断点 + 1つのデータ メモリ範囲中断点 (中断点と遮蔽)

けれどもAVR Studio®のようなデバッガは最終使用者への柔軟性をより少なくする内部目的にこれら資源の1つまたはそれ以上を使うかもしれません。

内蔵デバッグ特殊JTAG命令の一覧は「内蔵デバッグ特殊JTAG命令」で与えられます。

JTAG検査入出力ポート(TAP)を許可するにはJTAGENヒュースがプログラム(0)されなければなりません。加えて内蔵デベッグ機能で作業す るには更にOCDENヒュースがプログラム(0)され、施錠ビットが施錠なしに設定されなければなりません。何れかの施錠ビットが設定(0)され ると、保護機能で内蔵デベッグ機能が禁止されます。そうでなければ内蔵デベッグ機能が保護されたデベイスへの裏口を提供することに なっていたでしょう(訳補:保護の意味がなくなるの意)。

AVR Studioは使用者にチップウ蔵デバッグ能力(機能)、AVRインサーキットエミュレータ、または(AVR Studio)組み込みAVR命令セットシミュレータ でAVRデバイスのプログラム実行を完全に制御することを可能にします。AVR StudioはMicrochipのAVR MCUアセンブラでアセンブルしたアセ ンブリ言語プログラムと他業者製コンパイラでコンパイルしたC言語プログラムのソースレヘブル実行を支援します。

AVR StudioはMicrosoft Windows<sup>®</sup> 98/2000、Windows NT<sup>®</sup>、Windows XP<sup>®</sup>、Windows Vista<sup>®</sup>下で走行します。

AVR Studioの完全な記述についてはAVR Studio使用者の手引きを参照してください。要点だけが本文書で示されます。

全ての必要な実行指令はAVR Studio内のソースレベルと逆アセンフリレベルの両方で利用できます。使用者はプログラムの実行、1命令実行(Single Step)、内側(関数内)実行、外側(関数外)実行、命令行へのカーソル配置と命令行が(カーソル行へ)到達されるまでの実行、一時停止、実行対象のリセットができます。加えて使用者は無制限数のコート、の中断点(BREAK命令使用)と、2つまでのデータメモリの中断点か、代わりに遮蔽による範囲指定(複合)中断点を持てます。

## 26.6. 内蔵デバッグ特殊JTAG命令

内蔵デバッグの支援は独自JTAG命令で考慮され、Microchipと選ばれた業者だけに配布されます。参考のため、命令コードの一覧が示されます。

- ・独自命令0: \$8(内蔵デバッグ機能アクセス用独自JTAG命令)
- ・独自命令2: \$A(内蔵デバッグ機能アクセス用独自JTAG命令)
- ・独自命令1:\$9(内蔵デバッグ機能アクセス用独自JTAG命令)
- ・独自命令3: \$B (内蔵デバッグ機能アクセス用独自JTAG命令)

## 26.7. JTAGプログラミング能力の使用

JTAG経由AVRデバイスプログラミングは4ピンのJTAGポート、TCK,TMS,TDI,TDO経由で実行されます。これらはJTAGプログラミング実行のために(電源ピンに加えて)制御/監視される必要があるピンだけです。外部的な12V印加は必要とされません。JTAG検査入出力ポート(TAP)を許可するにはJTAGENヒューズがプログラム(0)され、MCU制御レジスタ(MCUCR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されなければなりません。

JTAGプログラミング能力は以下を支援します。

- ・フラッシュ メモリのプログラミングと照合
- ・EEPROMのプログラミングと照合
- ・ヒュース、ビットのプログラミンクと照合
- ・施錠ビットのプログラミングと照合

施錠ビット保護は丁度並列プログラミング動作でのようです。施錠ビットLB1またはLB2がプログラム(0)されると、先にチップ消去を行わない限り、OCDENヒューズはプログラム(0)できません。これは保護されたデバイスの内容を読み出す裏口が存在しないことを保証する保護機能です。

JTAGインターフェースを通すプログラミングとプログラミング特殊JTAG命令の記述は233頁の「JTAGインターフェース経由のプログラミング」項で与えられます。

## 26.8. 参考文献

一般的な境界走査(Boudary-Scan)についての詳細は、次の文献を参照してください。

- IEEE : IEEE Std 1149.1-1990. IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE, 1993
- Colin Maunder : The Board Designers Guide to Testable Logic Circuits, Addison Wesley, 1992

## 26.9. 内蔵デバッグ用レジスタ

26.9.1. OCDR - 内蔵デバック レジスタ (On-chip Debug Register)

ヒット	7	6	5	4	3	2	1	0	
\$31 (\$51)	IDRD/MSB							LSB	OCDR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

OCDRはマイクロコントローラ内の実行プログラムからデバッガへの通信チャネルを提供します。CPUはこの位置へ書くことによってデバッガへバイトを転送できます。このレジスタが書かれてしまっているのをデバッガに示すため、同時に内部フラグIDRD(I/Oデバッグレジスタ更新)が設定(1)されます。CPUがOCDRを読むとき、LSB 7ビットがOCDRからで、一方MSBはIDRDビットです。デバッガはこの情報を読む時にIDRDビットを解除(0)します。

いくつかのAVRデバイスに於いてこのレジスタは標準I/O位置で共用されます。この場合、OCDRは内蔵デバッグ許可(OCDEN)ヒュースが プログラム(0)された場合にだけアクセスでき、デバッカがOCDRへアクセスできます。他の全ての場合、標準I/O位置がアクセスされます。 このレジスタの使用法のより多くの情報はデバッカの資料を参照してください。

# 27. IEEE 1149.1 (JTAG) 境界走査(Boundary-Scan)

## 27.1. 特徴

- ・JTAGインターフェース (IEEE標準1149.1準拠)
- ・JTAG規格に従った境界走査(Boundary-Scan)能力
- ・チップ外接続を持つアナログ回路は勿論、全てのポート機能の完全な走査(Scan)
- ・任意IDCODE命令の支援
- ・AVRリセット用公開AVR\_RESET命令の追加

## 27.2. 概要

境界走査チェーン(Boundary-Scan chain)にはデジタルI/Oピンは勿論、チップ外接続を持つアナロケ回路のアナロケとデジタル間境界の論理値 を駆動、監視する能力があります。システム上ではJTAG能力を持つ全てのICがTDIとTDOの接続により長い移動レジスタの形態で接続 されます。外部制御器がこれらの出力ピンで値を駆動するようにデバイスを設定し、他のデバイスから受け取った入力値を監視します。こ の制御器は予測される結果と受信した値を比較します。この方法で境界走査(Boundary-Scan)は4つのTAP信号だけを使うことにより、基板上の部品全般と内部結線の検査機構を提供します。

IEEE 1149.1で定義された4つの必須JTAG命令、IDCODE, BYPASS, SAMPLE/PRELOAD, EXTESTだけでなく、AVR特殊公開 JTAG命令のAVR\_RESETも基板検査に使用できます。既定JTAG命令がIDCODEなので、データレジスタ経路の初期走査はデバイスの 識別符号(ID-code)を示します。検査動作中にリセット(状態)のAVRデバイスがあることは好都合かもしれません。リセットでない場合、デバ イスの入力は走査動作によって決定されるかもしれず、検査動作を終了する時に内部ソフトウェアが未確定状態になってしまうかもしれま せん。リセットへの移行で、どのポートピンの出力も直ちにHi-Z状態に移行し、HIGHZ命令が不要になります。必要とされるなら、デバイス を通過する走査チェーンを可能な限り最短とするのにBYPASS命令が発行できます。外部RESETピンをLowに引き込むか、またはリセット データレジスタの適切な設定によるAVR\_RESET命令の発行でデバイスをリセット状態に設定できます。

EXTEST命令は外部ピンの採取と出力ピンの値設定に使われます。EXTEST命令がJTAG命令レジスタ(IR)に設定されると、直ちに出力 ラッチからの値がピンで出力駆動されます。このため、最初にEXTEST命令を発行する時に基板の損傷を避けるため、走査チェーン内に 初期値を設定するのにSAMPLE/PRELOAD命令も使われるべきです。SAMPLE/PRELOAD命令は通常動作中デバイスの外部ピンの 高速監視にも使えます。

JTAG検査入出力ポート(TAP)を許可するにはJTAGENヒュースがプログラム(0)され、MCU制御レシ、スタ(MCUCR)のJTAGインターフェース禁止 (JTD)とットが解除(0)されなければなりません。

境界走査(Boundary-Scan)にJTAGインターフェースを使う場合、内部チップ。周波数よりも高いJTAG TCKクロック周波数の使用が可能です。 チップのクロックは走行に必要とされません。

## **27.3**. データレシズタ

境界走査(Boundary-Scan)に関連するデータレジスタ(DR)を次に示します。

- ・迂回(Bypass)レジスタ
- ・ デバイス識別(Device Identification)レジスタ
- リセット(Reset)レシ、スタ
- ・境界走査チェーン(Boundary-Scan chain)

## 27.3.1. 迂回 (Bypass) レジスタ

迂回レジスタは1段の移動レジスタから成ります。TDIとTDO間の経路として迂回レジスタが選ばれると、このレジスタはTAP制御器がデータレジスタ(DR)捕獲状態を抜ける時に0ヘリセットされます。迂回レジスタは他のデバイスが検査される時にシステム上の走査チェーン(Scan chain)を 短くするのに使えます。

## 27.3.2. デバイス識別 (Device Identification) レシスタ

図27-1.はデバイス識別レジスタの構造を示します。

## 図27-1. デバイス識別レジスタの形式


ビット	31 28	27		12	11 1	0
デバイス識別	版番号		部品番号		製造者識別	1
ビット数	4		16		11	1

- **版番号** 版番号は部品(デバイス)の改訂を示す4ビットです。JTAG版番号はデバイスの改訂版に従います。改訂Aは\$00,改訂Bは \$01,以下同様です。
- **部品番号** 部品番号は部品(名)を示す16ビットです。ATmega640/1280/1281/2560/2561のJTAG部品番号は217頁の表29-6.で示 されます。
- 製造者識別 製造者識別は製造業者を示す11ビットです。JTAG製造者識別は220頁の表29-6.で示されます。

### 27.3.3. リセット (Reset) レシネタ

リセットレジスタはデバイスのリセットに使われる検査データレジスタです。リセットによってAVRのポートピンがHi-Z状態となるので、未実装の任意 JTAG命令HIGHZ機能の代わりにできます。 図27-2、リセットレジスタ

リセットレジスタ内の値1は外部RESETピンをLowに引っ張るのと同じです。デバイスはリセットレジスタ内の値が1である限り、リセットです。リセットレジスタの開放後、デバイスはクロック選択用ヒューズビットの設定に従ってリセット起動遅延時間(29頁の「クロック元」参照)、リセットに留まります。図 27-2.で示されるようにこのデータレジスタからの出力はラッチされず、直ちにリセットが行われます。



### 27.3.4. 境界走査チェーン(Boundary-Scan Chain)

境界走査チェーンにはデジタルI/Oピンは勿論、チップ外の接続を持つアナログ回路のアナログとデジタル間境界の論理値上の設定と監視能力があります。

完全な記述については203頁の「境界走査チェーン(Boundary-Scan chain)」をご覧ください。

#### 27.4. 境界走査(Boundary-Scan)用JTAG命令

命令レジスタ(IR)は16種までの命令を支援する4ビット幅です。以下に示した一覧は境界走査(Boundary-Scan)操作に有用なJTAG命令 です。全ポートピンをHi-Z状態にするための任意HIGHZ命令は実装されませんが、AVR\_RESET命令を使うことによって全出力がHi-Z 状態に設定できることに注目してください。

このデータシート内の定義として、全ての移動レジスタに関して入出力ともLSBが最初に移動されます。

各命令の命令コードは命令名下の16進形式で示されます。本文は各命令についてTDIとTDO間の経路として選ばれるデータレジスタを 記述します。(訳注:配置構成変更により、内容を一部変更)

#### **27.4.1.** EXTEST - \$0

AVRデバイスに外部回路的検査を行うためにデータレジスタ(DR)として境界走査チェーン(Boundary-Scan chain)を選ぶための必須JTAG命令です。ポートビンは方向、プルアップ、出力値、入力値は走査チェーン(Scan chain)内で全てアクセス可能です。チップ外接続を持つアナログ回路についてはアナログとデジタル論理間のインターフェースが走査チェーン内になります。境界走査チェーンのラッチした出力値はJTAG命令レジスタ(IR)にEXTEST命令が設定されると直ぐに駆動されます。本命令が有効な状態を次に示します。

- ・DR捕獲:外部ピン上の値が境界走査チェーン内に採取されます。
- ・DR移動:内部走査チェーンがTCKクロック入力によって移されます。
- ・DR更新:走査チェーンからの値が出力ピンに印加(出力)されます。

#### **27.4.2**. **IDCODE** - \$1

データレジスタ(DR)として32ビットのデバイス識別(ID)レジスタを選ぶ任意JTAG命令です。デバイス識別レジスタは版番号、デバイス番号と、JED ECによって決めれた製造者符号から成ります。これは電源投入後の既定命令です。本命令が有効な状態を次に示します。

- ・DR捕獲:デバイス識別レジスタ内の値が境界走査チェーン内に採取されます。
- ・DR移動:内部走査チェーン(デバイス識別レジスタ値)がTCKクロック入力によって移されます。

#### **27.4.3.** SAMPLE\_PRELOAD - \$2

システム動作に影響を与えずに入出力ピンの状態採取、出力ラッチの事前設定を行うための必須JTAG命令です。けれども出力ラッチはピンに接続されません。データレジスタ(DR)として境界走査チェーン(Boundary-Scan chain)が選ばれます。本命令が有効な状態を次に示します。

- ・DR捕獲:外部ピン上の値が境界走査チェーン内に採取されます。
- ・DR移動:境界走査チェーンがTCKクロック入力によって移されます。
- ・DR更新:境界走査チェーンからの値が出力ラッチに印加(設定)されます。けれども出力ラッチはピンに接続されません。

#### 27.4.4. AVR\_RESET - \$C

AVRデバイスを強制的にリセット状態、またはJTAGリセット元から開放するためのAVR特殊公開JTAG命令です。この命令で検査入出力 ポート(TAP)制御器はリセットされません。データレジスタ(DR)として1ビットのリセットレジスタが選ばれます。リセットチェーン(レジスタ)が論理1である 限り、リセットが活性(有効)なことに注意してください。このチェーンからの出力はラッチされません。本命令が有効な状態を次に示します。

・DR移動:走査チェーン(リセットレジスタ)がTCKクロック入力によって移されます。

## 27.4.5. BYPASS - \$F

データレジスタ(DR)に迂回(Bypass)レジスタを選ぶ必須JTAG命令です。本命令が有効な状態を次に示します。

- ・DR捕獲:迂回レジスタに論理0を設定します。
- ・DR移動:TDIとTDO間の迂回レシブスタ(セル)が移されます。

## 27.5. 境界走査チェーン(Boundary-Scan Chain)

境界走査チェーンにはデジタルI/Oピンは勿論、チップ外の接続を持つアナログ回路のアナログとデジタル間境界の論理値の設定と監視の能力 があります。


## 27.5.1. デジタルホート ピンの走査

図27-3.はプルアップ機能付き双方向ホートピン 用境界走査(Boundary-Scan)セルを示します。 このセルはプルアップ許可(PUExn)用標準境界走 査(Boundary-Scan)セルと3つの信号、出力(方 向)制御(OCxn)、出力データ(ODxn)、入力データ (IDxn)の組み合わせの双方向ピン用セルの2段 の移動レシ、スタだけから成ります。ホートとピンの 添え字は続く記述で使われません。

境界走査(Boundary-Scan)論理回路はデータ シート内の図に含まれません。図27-4.は55頁 の「入出力ポート」章で記載される単純なデジタ ルポート ピンを示します。図27-3.からの境界走 査セルの詳細が図27-4.上の破線内に置き換 わります。


交換ポート機能が存在しない場合、入力データ (ID)はPINxnレジスタ値(けれどもIDは同期化回 路を持たず)、出力データ(OD)はPORTxnレジス タ、出力制御(OC)はDDxn方向レジスタ、プルアッ プ許可(PUE)は論理合成値(PUD AND DDxn AND PORTxn)に各々対応します。

デジタル交換ポート(ピン)機能は走査チェーン(Scan chain)が実際のピン値を読むために図27-4.内の破線外側に接続されます。アナログ機能について、それらは外部ピンからアナログ回路へ直結



で、走査チェーンはアナログ回路とデジタル論理回路間のインターフェースに挿入されます。


JTAG IRがEXTESTまたはSAMPLE\_PRELOADを内包すると、クロックは例えCKOUTヒューズがプログラム(0)されていてもポート ピンに送出 されません。例えクロックが出力でも、JTAG IRがSAMPLE\_PRELOADを内包するとき、クロックは境界走査によって採取されません。



#### © 2020 Microchip Technology Inc.

## 27.5.2. RESETビンの走査

RESETピンは標準リセット動作について5V負論理(Low有効)、高電圧並列プログラシン がについて12V正論理(High有効)を受け入れます。図27-5.で示される監視専用 セルが5Vリセット信号(RSTT)と12Vリセット信号(RSTHV)の両方に挿入されます。



## 27.6. JTAG用レシ、スタ

## 27.6.1. MCUCR - MCU制御レジスタ (MCU Control Register)

MCU制御レジスタは一般MCU機能制御ビットを含みます。

ビット	7	6	5	4	3	2	1	0	
\$35 (\$55)	JTD	-	-	PUD	-	-	IVSEL	IVCE	MCUCR
Read/Write	R/W	R	R	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

### ビット7 - JTD : JTAGインターフェース禁止 (JTAG interface disable)

このビットが0の時にJTAGENヒュースがプログラム(0)されていれば、JTAGインターフェースが許可されます。このビットが1の場合、JTAGインターフェースは禁止されます。JTAGインターフェースの予期せぬ許可や禁止を避けるためにこのビットを変更する時は時間制限手順に従わなければなりません。この値を変更するために応用ソフトウェアは4周期以内に希望する値をこのビットへ2回書かなければなりません。内蔵デ ハッグ、システム使用時、このビットが切り替えられてはならないことに注意してください。

JTAGインタフェースが他のJTAG回路に接続されないままにされる場合、このJTDビットは1に設定されるべきです。この理由はJTAGインターフェースのTDOピンの静止時電流を避けるためです。(訳注:共通性から前2行追加)

## 27.6.2. MCUSR - MCU状態レジスタ (MCU Status Register)

MCU状態レジスタはMCUリセットを起こしたリセット元の情報を提供します。

ビット	7	6	5	4	3	2	1	0	
\$34 (\$54)	-	-	-	JTRF	WDRF	BORF	EXTRF	PORF	MCUSR
Read/Write	R	R	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	内容参照	内容参照	内容参照	内容参照	内容参照	

## ビット4 – JTRF : JTAG リセット フラク (JTAG Reset Flag)

このビットはJTAG命令AVR\_RESETによって選んだJTAG リセットレジスタ内の論理1でリセットが起こされると設定(1)されます。このビットは電源ONリセットまたはこのフラグへの論理0書き込みによってリセット(0)されます。

## 27.7. ATmega640/1280/1281/2560/2561の境界走査(Boundary-Scan)順

表27-1.と表27-2.は境界走査チェーンがデータ経路として選ばれる時のTDIとTDO間の走査順を示します。ビット0が最下位ビットで走査の 最初に入出力されます。走査順は可能な限りピン配置順に従います。このためにポートAのビットは他のポートと違うビット順で走査されま す。この規則の例外はアナログ回路が接続される物理ピンに関係なく走査チェーンの最上位を構成するアナログ回路用走査チェーンです。図 27-3.上で、Pxn出力はFF0、Pxn制御はFF1、Pxnプルアップ許可はFF2に各々対応します。ポートFのビット4,5,6,7はJTAG許可時にTAP ピンを構成するので走査チェーンには存在しません。

## 27.8. 境界走査記述言語(Boundary-Scan Description Language)7ァイル

境界走査記述言語(BSDL)ファイルは境界走査が可能なデバイスを自動検査生成ソフトウェアによって使われる標準形式で記述します。境界走査データレジスタ内のビットの順番と機能がこの記述内に含まれます。ATmega1281/2561とATmega640/1280/2560用のBSDLファイルは入手可能です。

## 表27-1. ATmega640/1280/2560(100ピン)境界走査(Boundary-Scan)順

	. ATmega640/1280							
ビット	信号名	基本単位	ヒット	信号名	基本単位	ビット	信号名	基本単位
164	PG5.Data	ポートG	117	PB7.Control	ポートB	70	PC1.Control	
163	PG5.Control	1 I.G	116	PH7.Data	ボートH	69	PC2.Data	
162	PE0.Data		115	PH7.Control	44 111	68	PC2.Control	
161	PE0.Control		114	PG3.Data		67	PC3.Data	
160	PE1.Data		113	PG3.Control	ポートG	66	PC3.Control	
159	PE1.Control		112	PG4.Data	AT 10	65	PC4.Data	ポートC
158	PE2.Data		111	PG4.Control		64	PC4.Control	A: 10
157	PE2.Control		110	RSTT	リセット(監視専用)	63	PC5.Data	
156	PE3.Data		109	PL0.Data		62	PC5.Control	
155	PE3.Control	术°一トE	108	PL0.Control		61	PC6.Data	
154	PE4.Data	, 12	107	PL1.Data		60	PC6.Control	
153	PE4.Control		106	PL1.Control		59	PC7.Data	
152	PE5.Data		105	PL2.Data	_	58	PC7.Control	
151	PE5.Control		104	PL2.Control		57	PJ0.Data	
150	PE6.Data		103	PL3.Data		56	PJ0.Control	
149	PE6.Control		102	PL3.Control	-	55	PJ1.Data	
148	PE7.Data		101	PL4.Data		54	PJ1.Control	
147	PE7.Control		100	PL4.Control	_	53	PJ2.Data	
146	PH0.Data		99	PL5.Data		52	PJ2.Control	
145	PH0.Control		98	PL5.Control	-	51	PJ3.Data	ポートJ
144	PH1.Data		97	PL6.Data	-	50	PJ3.Control	
143 142	PH1.Control PH2.Data		96 95	PL6.Control PL7.Data	-	49 48	PJ4.Data PJ4.Control	
142	PH2.Data PH2.Control		95	PL7.Control	-	40	PJ4.Control PJ5.Data	
141	PH2.Control PH3.Data		94	PD0.Data		46	PJ5.Control	
139	PH3.Control	ホ°ートH	93	PD0.Control	-	40	PJ6.Data	
135	PH4.Data		91	PD1.Data		40	PJ6.Control	
137	PH4.Control		90	PD1.Control		43	PG2.Data	
136	PH5.Data		89	PD2.Data		42	PG2.Control	ボートG
135	PH5.Control		88	PD2.Control		41	PA7.Data	
134	PH6.Data		87	PD3.Data		40	PA7.Control	
133	PH6.Control		86	PD3.Control		39	PA6.Data	
132	PB0.Data		85	PD4.Data	ポートD	38	PA6.Control	
131	PB0.Control		84	PD4.Control		37	PA5.Data	
130	PB1.Data		83	PD5.Data		36	PA5.Control	
129	PB1.Control		82	PD5.Control		35	PA4.Data	
128	PB2.Data		81	PD6.Data		34	PA4.Control	+°_ 1 ^
127	PB2.Control		80	PD6.Control		33	PA3.Data	ホ°ートA
126	PB3.Data		79	PD7.Data		32	PA3.Control	
125	PB3.Control	ポートB	78	PD7.Control		31	PA2.Data	
124	PB4.Data		77	PG0.Data		30	PA2.Control	
123	PB4.Control		76	PG0.Control	ポ°−ኑG	29	PA1.Data	
122	PB5.Data		75	PG1.Data	4, 1.0	28	PA1.Control	
121	PB5.Control		74	PG1.Control		27	PA0.Data	
120	PB6.Data		73	PC0.Data		26	PA0.Control	
119	PB6.Control		72	PC0.Control	ポートC	25	PJ7.Data	ポートJ
118	PB7.Data		71	PC1.Data		24	PJ7.Control	N. 1J
次頁へ	、続く							

次頁へ続く

表27-1 (続き). ATmega640/1280/2560(100ピン)境界走査(Boundary-Scan)順

ビット	信号名	基本単位	ビット	信号名	基本単位	الد" ما	ビット 信号名 基本単位		
ビット	信方石	基个里位	C 71	信方石	基个里位	C 7	信方石	<b>奉</b> 平甲世	
23	PK7.Data		15	PK3.Data		7	PF3.Data		
22	PK7.Control		14	PK3.Control		6	PF3.Control		
21	PK6.Data		13	PK2.Data		5	PF2.Data		
20	PK6.Control	ホ°ートK	12	PK2.Control	ホ°ートK	4	PF2.Control	ホ°ートF	
19	PK5.Data	$\psi - hV$	11	PK1.Data	$\Psi - \mu V$	3	PF1.Data	Ψ-ΓΓ	
18	PK5.Control		10	PK1.Control		2	PF1.Control		
17	PK4.Data		9	PK0.Data		1	PF0.Data		
16	PK4.Control		8	PK0.Control		0	PF0.Control		

## 表27-2. ATmega1281/2561(64ピン)境界走査(Boundary-Scan)順

ビット	信号名	基本単位	ビット	信号名	基本単位	ビット	信号名	基本単位
100	PG5.Data	ポートG	66	PG3.Data		32	PC4.Control	
99	PG5.Control	W LG	65	PG3.Control	ポートG	31	PC5.Data	
98	PE0.Data		64	PG4.Data	1.G	30	PC5.Control	
97	PE0.Control		63	PG4.Control		29	PC6.Data	ポートC
96	PE1.Data		62	RSTT	リセット(監視専用)	28	PC6.Control	
95	PE1.Control		61	PD0.Data		27	PC7.Data	
94	PE2.Data		60	PD0.Control		26	PC7.Control	
93	PE2.Control		59	PD1.Data		25	PG2.Data	ポートG
92	PE3.Data		58	PD1.Control		24	PG2.Control	10
91	PE3.Control	ホ°ートE	57	PD2.Data		23	PA7.Data	
90	PE4.Data	AV LE	56	PD2.Control		22	PA7.Control	
89	PE4.Control		55	PD3.Data		21	PA6.Data	
88	PE5.Data		54	PD3.Control	ポートD	20	PA6.Control	
87	PE5.Control		53	PD4.Data		19	PA5.Data	
86	PE6.Data		52	PD4.Control		18	PA5.Control	
85	PE6.Control		51	PD5.Data		17	PA4.Data	
84	PE7.Data		50	PD5.Control		16	PA4.Control	ホ°ートA
83	PE7.Control		49	PD6.Data		15	PA3.Data	40 121
82	PB0.Data		48	PD6.Control		14	PA3.Control	
81	PB0.Control		47	PD7.Data		13	PA2.Data	
80	PB1.Data		46	PD7.Control		12	PA2.Control	
79	PB1.Control		45	PG0.Data		11	PA1.Data	
78	PB2.Data		44	PG0.Control	ポートG	10	PA1.Control	
77	PB2.Control		43	PG1.Data		9	PA0.Data	
76	PB3.Data		42	PG1.Control		8	PA0.Control	
75	PB3.Control	ホ°ートB	41	PC0.Data		7	PF3.Data	
74	PB4.Data	40 FD	40	PC0.Control		6	PF3.Control	
73	PB4.Control		39	PC1.Data		5	PF2.Data	
72	PB5.Data		38	PC1.Control		4	PF2.Control	ポートF
71	PB5.Control		37	PC2.Data	ポートC	3	PF1.Data	4, 11
70	PB6.Data		36	PC2.Control		2	PF1.Control	
69	PB6.Control		35	PC3.Data		1	PF0.Data	
68	PB7.Data		34	PC3.Control		0	PF0.Control	
67	PB7.Control		33	PC4.Data				

# 28. ブート ローダ支援 - 書き込み中読み出し可能な自己プログラミング

フートローダ支援はMCU自身によるプログラムコードのダウンロードとアップロード用の真の書き込み中の読み出しが可能な自己プログラシング機構を提供します。この特徴はフラッシュメモリに常駐するブートローダブログラムを使うMCUによって制御される柔軟な応用ソフトウェア更新を可能にします。フートローダブログラムはフラッシュメモリ内にコードを書き(プログラム)、コードを読み、またはプログラムメモリからコードを読むのに、利用可能なデータインターフェースと関連する規約のどれもが使えます。フートローダ領域内のプログラムコードはフートローダメモリを含むフラッシュメモリ全体を書く能力を持ちます。従ってブートローダは自身をも変更でき、この機能がそれ以上必要とされないなら、そのコードから自身を消去することもできます。ブートローダ、メモリの容量はヒューズで設定可能で、ブートローダは個別に設定可能な2組の独立したブート施錠ビットを持ちます。これは異なる保護レベルを選ぶ独特な柔軟性を使用者に与えます。

### 28.1. 特徴

- ・書き込み中読める(Read-While-Write)自己プログラミング
- ・柔軟性のあるブート ローダメモリ容量
- ・高い安全性(柔軟な保護用の独立したブート施錠ビット)
- ・リセット ベクタ選択用の独立したヒューズ
- ・最適化されたページ容量(注1)
- ・効率的なコード手法
- ・効率的な読み-変更-書き(リート モデファイライト)支援
- 注1: ページはプログラミング中に使われる多数のハイトから成るフラッシュメモリの区画です(220頁の表29-7.参照)。このページ構成は通常動作に影響を及ぼしません。

## 28.2. フラッシュ メモリの応用領域とブート ローダ領域

フラッシュメモリは応用領域とブート ローダ領域の2つの主な領域で構成されます(図28-2.参照)。各領域の容量は216頁の表28-7.と図 28-2.で示されるようにBOOTSZヒューズによって設定されます。これら2つの領域は個別の施錠ビットの組を持つため、異なる保護レベル を持てます。

### 28.2.1. 応用領域

応用領域は応用コートを格納するのに使われるフラッシュ メモリの領域です。応用領域用保護レベルは応用ブート施錠ビット(ブート施錠ビット0) によって選べます(210頁の表28-2.参照)。応用領域から実行される時にSPM命令が禁止されるので、応用領域はどんなブート ローダ コートも決して格納し得ません。

## 28.2.2. ブート ローダ領域 (BLS)

応用領域が応用コート<sup>・</sup>格納用に使われるのに対して、SPM命令はBLSから実行する時にだけプログラミングを始められるので、ブートロー ダ ソフトウェアはBLSに格納されなければなりません。SPM命令はBLS自身を含む全てのフラッシュ メモリをアクセスできます。ブートローダ領域 用保護レヘブルはブートローダ施錠ビット(ブート施錠ビット1)によって選べます(210頁の表28-3.参照)。

## 28.3. フラッシュ メモリの書き込み中に読み出し可能な領域と不能な領域

どちらのアトレスがプログラミングされるかによって、CPUが書き込み中の読み出しを支援するか、ブートローダ ソフトウェアが更新中にCPUが 停止されるかのどちらです。上で記述されるようなBOOTSZヒューズによって設定可能な2つの領域に加え、フラッシュ メモリは書き込み中 読み出し可能な(RWW)領域と書き込み中読み出し不能な(NRWW)領域の2つの固定領域にも分けられます。RWWとNRWW領域間 の境界は209頁の図28-1.と216頁の表28-8.で与えられます。この2つの領域間の主な違いを次に示します。

- ・RWW領域側に配置されたヘージを消去または書くとき、NRWW領域はその動作中に読むことができます。
- ・NRWW領域側に配置されたページを消去または書くとき、その全ての動作中にCPUは停止されます。

ブート ローダソフトウェア動作中、使用者ソフトウェアがRWW領域側に配置されるどのコードも決して読めないことに注意してください。「書き込み中読み出し可能領域」という記述はプログラミング(消去または書き込み)される領域としての引用で、ブート ローダソフトウェアが更新中に実際に読まれる領域ではありません。

(訳補)上の記述はNRWW領域からRWW領域をプログラミングするという前提で、消去または書き込みを行う側ではなく、行われる側で この名称が定義されていることを意味します。即ち、NRWW領域からRWW領域をプログラミングすると、NRWW領域のプログラムは 通常通り動作する(即ち読める)ので、プログラミングされる側はRWW領域と名付けられ、この逆ではCPUが停止する(即ち読めな い)ので、NRWW領域と名付けられているという意味です。


### 28.3.1. RWW - 書き込み中読み出し可能領域

ブートローダ、ソフトウェア更新がRWW領域側のページをプログラミングする場合、フラッシュメモリからコートを読むことが可能ですが、NRWW領域 に配置されるコートだけです。プログラミング実行中、そのソフトウェアはRWW領域が決して読まれないことを保証しなければなりません。使 用者ソフトウェアがプログラミング中に(例えば、CALL,JMP,(E)LPM系命令または割り込みによって)RWW領域側に配置されるコートを読もう とすると、そのソフトウェアは未知の状態へ行き着くかもしれません。これを避けるために割り込みは禁止またはブートローダ領域へ移動の どちらかにされるべきです。フートローダ領域は常にNRWW領域に配置されます。RWW領域が読み出しに対して妨げられている限り、 SPM命令制御/状態レジスタ(SPMCSR)のRWW領域多忙(RWWSB)ビットは論理1として読みます。プログラミングが完了した後、RWW領域 に配置したコートを読む前にRWWSBはソフトウェアによって解除(0)されなければなりません。RWWSBを解除(0)する方法の詳細について は217頁の「SPMCSR - SPM命令制御/状態レジスタ」をご覧ください。


### 28.3.2. NRWW - 書き込み中読み出し不能領域

NRWW領域に配置したコードはブート ローダ ソフトウェアがRWW領域内のページを更新する時に読めます。ブート ローダ コードがNRWW領域 を更新するとき、全てのページ消去またはページ書き込み動作中にCPUが停止されます。

表28-1. 書き込み中読み出し可能機能									
プログラミング中にZポインタで指定される領域	プログラミング中に読める領域	CPU動作	RWW機能支援						
RWW領域	NRWW領域	通常動作	あり						
NRWW領域	なし	停止	なし						



#### 図28-2. 選択によるプログラム用フラッシュ メモリの領域分割



## 28.4. ブート ローダ 施錠ビット

ブートローダ能力が必要とされないなら、フラッシュメモリ全体が応用コート、用に利用可能です。ブートローダは個別に設定可能な独立した2 組のブート施錠ビットを持ちます。これは異なる保護レベルを選ぶ独特な柔軟性を使用者に与えます。

使用者は以下を選べます。

- ・MCUによって更新するソフトウェアからフラッシュ メモリ全体を保護
- ・MCUによって更新するソフトウェアからフラッシュ メモリのブート ローダ領域だけを保護
- ・MCUによって更新するソフトウェアからフラッシュ メモリの応用領域だけを保護
- ・フラッシュ メモリ全体で更新するソフトウェアを許可

より多くの詳細については表28-2.と表28-3.をご覧ください。フート施錠ビットはソフトウェアと直列または並列のフ<sup>°</sup>ログラミング動作で設定(0) できますが、これらのビットはチップ消去指令によってのみ解除(1)できます。一般書き込み禁止(LB動作種別2)はSPM命令によるフラッ シュメモリのフ<sup>°</sup>ログラミングを制御しません。同様に、試みられたなら、一般読み書き禁止(LB動作種別3)は(E)LPM命令とSPM命令による 読み込みも書き込みも制御しません。(訳補:一般LBは(E)LPM/SPM命令に関して無関係の意)

#### 表28-2. 応用領域に対する保護種別(0=プログラム、1=非プログラム)

BLB0 動作種別	BLB02	BLB01	保護種別
1	1	1	(E)LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令は応用領域に書くことを許されません。
3	0	0	SPM命令による応用領域への書き込みと、ブートローダ領域での(E)LPM命令による応用 領域からの読み込みが許されません。(注)
4	0	1	ブートローダ領域での(E)LPM命令による応用領域からの読み込みが許されません。(注)
	EUN:17.	* トトユミー*	っ が短ばに町墨されていてい、広田短ばでの宇仁味に実加にていた林山されます

注: BLB02=0で、割り込みベクタがブートローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。

表28-3. ブートローダ領域に対する保護種別(0=ア゚ログラム、1=非ア゚ログラム)

BLB1 動作種別	BLB12	BLB11	保護種別
1	1	1	(E)LPM, SPM命令がブートローダ領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令はブートローダ領域に書くことを許されません。
3	0	0	SPM命令によるブートローダ領域への書き込みと、応用領域での(E)LPM命令によるブート ローダ領域からの読み込みが許されません。(注)
4	0	1	応用領域での(E)LPM命令によるブートローダ領域からの読み込みが許されません。(注)

注: BLB12=0で、割り込みべクタが応用領域に配置されていると、ブートローダ領域での実行時に割り込みが禁止されます。

## 28.4.1. ブート ローダ プログラムへの移行

ブートローダへの移行は応用プログラムから分岐(Jump)または呼び出し(Call)によって行います。これはUSARTやSPIインターフェース経由で 受信した指令のような起点によって始められるかもしれません。代わりに、リセット後にリセット ヘブクがブートローダ領域開始アトレスを指示す るようにブートリセット(BOOTRST)ヒューズをプログラム(0)できます。この場合、ブートローダがリセット後に開始されます。応用コートが設定された (書かれた)後、そのプログラム(ブートローダ)は応用コートの実行を始めることができます。このヒューズがMCU自身によって変更できないこと に注意してください。これは一旦ブートリセットヒューズがプログラム(0)されると、リセット ヘブクな常にフートローダリセットを指示し、このヒューズが 直列プログラング、並列プログラングまたはJTAGインターフェースを通してのみ変更できることを意味します。

#### 表28-4. ブートリセット ヒュース (0=プログラム、1=非プログラム)

BOOTRST		リセット後実行開始アトレス(リセット ヘブクタ)
0	ブート ロータ゛リセット	ブート ローダ開始アドレス(216頁の表28-7.参照)
1	応用リセット	\$0000


## 28.5. 自己プログラミング中のフラッシュ メモリのアドレス指定

RAMPZと共にZポインタ(レジスタ)がSPM命令でのアドレス指定に使われます。ZポインタはレジスタファイルのZH,ZLとI/O空間のRAMPZレジスタから成ります。RAMPZレジスタは64Kバイトよりも大きなプログラム空間の場合にだけ実装されることに注意してください。

ヒット	23	22	21	20	10	18	17	16
RAMPZ	RAMPZ7	RAMPZ6	RAMPZ5	RAMPZ4	RAMPZ3	RAMPZ2	RAMPZ1	RAMPZ0
ビット	15	14	13	12	11	10	9	8
ZH (R31)	Z15	Z14	Z13	Z12	Z11	Z10	Z9	Z8
ビット	7	6	5	4	3	2	1	0
ZL (R30)	Z7	Z6	Z5	Z4	Z3	Z2	Z1	ZO

フラッシュメモリがページで構成されるため(220頁の表29-7.参照)、プログラムカウンタ(アトレスポインタ)は2つの違う領域を持つように扱われます。1つの領域は下位側ビットから成り、ページ内の語(ワート)をアトレス指定し、一方上位側ビットはそのページをアトレス指定します。これは図28-3.で示されます。ページ消去とページ書き込み操作が個別にアトレス指定されることに注意してください。従ってブートローダ、ソフトウェアはページ消去とページ書き込み操作の両方で同じページをアトレス指定することが最も重要です。一旦プログラミング操作が開始されると、このアトレスはラッチされ、Zポインタ(RAMPZ,ZH,ZL)は他の操作に使えます。

(E)LPM命令はアドレスを格納するのにZポインタを使います。この命令はフラッシュ メモリのバイト単位をアドレス指定するので、Zポインタの最下位ビット(Z0)も使われます。



## 28.6. フラッシュ メモリの自己プログラミング

プログラムメモリはページ<sup>\*</sup>単位形式で更新されます。ページー時緩衝部へ格納したデータでページを書く前にそのページが消去されなけれ ばなりません。ページー時緩衝部はSPM命令使用時毎の1語(ワード)で満たされ、この緩衝部はページ消去命令前、またはページ消去と ページ書き込み操作間のどちらかで満たすことができます。

手段1(ページ消去前の一時緩衝部格納)

- ・ページー時緩衝部を満たしてください。
- ・ページ消去を実行してください。
- ・ページ書き込みを実行してください。

手段2(ページ消去後の一時緩衝部格納)

- ・ページ消去を実行してください。
- ・ページー時緩衝部を満たしてください。
- ・ページ書き込みを実行してください。

ヘージの一部の変更だけが必要な場合、消去前にヘージの残す部分は(例えばヘージー時緩衝部に)保存されなければならず、その後に改めて書かれます。**手段1**.を使う場合、初めにヘージを読んで必要な変更を行い、その後に変更したデータを書き戻すことを使用者ソフトウェアに許す効率的な読みー修正ー書き(リート、モデファイライト)機能をブートローダが提供します。**手段2**.が使われる場合、ヘージが既に消去されているため、格納中の旧データを読むことができません。ヘージー時緩衝部は乱順でアクセスできます。ヘージ消去とヘージ書き込み操作の両方で使われるヘージ、アトレスは同じヘージをアトレス指定することが非常に重要です。アセンブリ言語でのコート、例については215頁の「**アセンブリ言語による簡単なブートローダ例**」をご覧ください。

### 28.6.1. SPM命令によるページ消去の実行

ヘージ消去を実行するにはZポインタにアドレスを設定してSPM命令制御/状態レジスタ(SPMCSR)に'X0000011'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。R1とR0のデータは無視されます。 ヘージ アドレスはZポインタのPCPAGEに書かれなければなりません。この操作中、Zポインタの他のビットは無視されます。

- ・RWW領域のヘージ消去 : ヘージ消去中、NRWW領域は読めます。
- ・NRWW領域のページ消去:ページ消去中、CPUは停止されます。

#### 28.6.2. ページー時緩衝部の設定(ページ設定)

命令語(ワード)を(ヘージー時緩衝部に)書くにはZポインタにアドレス、R1:R0にデータを設定してSPMCSRに'00000001'を書き、SPMCSR書き 込み後4クロック周期内にSPM命令を実行してください。ZポインタのPCWORDの内容は一時緩衝部のデータのアドレスに使われます。一時 緩衝部はヘージ書き込み操作後、またはSPMCSRのRWWSREビット書き込みによって自動的に消去されます。システムリセット後も消去さ れています。一時緩衝部を消去せずに各アドレスへ複数回書くことができないことに注意してください。

注: SPMページ設定操作の途中でEEPROMが書かれると、設定した全データが失われます。

#### 28.6.3. ページ書き込みの実行

ページ書き込みを行うにはZポインタにアドレスを設定してSPMCSRに'X0000101'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を 実行してください。R1とR0のデータは無視されます。 ページ アドレスは(Zポインタの)PCPAGEに書かれなければなりません。この操作中に Zポインタの他のビットは0を書かれなければなりません。

- ・RWW領域のページ書き込み : ページ書き込み中、NRWW領域は読めます。
- ・NRWW領域のページ書き込み:ページ書き込み中、CPUは停止されます。

#### 28.6.4. SPM操作可割り込みの使用法

SPM操作可割り込みが許可されると、SPMCSRのSPMENビットが解除(0)されている時にSPM操作可割り込みが継続的に発生します。 これはソフトウェアでSPMCSRをポーリングする代わりにこの割り込みが使えることを意味します。SPM操作可割り込みを使うとき、割り込み が読み出しに対して防がれる時にRWW領域をアクセスするのを避けるために、割り込みベクタはブートローダ領域(BLS)へ移動されるべき です。割り込み(ベクタ)の移動法は46頁の「割り込み」で記述されます。

#### 28.6.5. ブートローダ領域更新中の考慮

フート施錠ビット11(BLB11)が非プログラム(1)にされたままとすることによって使用者がフートローダ領域に更新を許す場合、特別な注意が 祓われなければなりません。フートローダ自身への予期せぬ書き込みはブートローダ全体を不正にし得て、更にソフトウェアの更新が不可能 になるかもしれません。フートローダ自体の変更が必要ないなら、内部ソフトウェアのどんな変更からもフートローダを保護するためにフート施 錠ビット11(BLB11)をプログラム(0)することが推奨されます。

#### 28.6.6. 自己プログラミング中のRWW領域読み込みの防止

自己プログラシング中(ページ消去もページ書き込みも)、RWW領域は読み出しに対して常に防がれます。使用者ソフトウェアそれ自身が自己 プログラシング操作中にこの領域がアドレス指定されるのを防止しなければなりません。SPMCSRのRWWSBはRWW領域が多忙である限り 設定(1)されます。自己プログラシング中の割り込み、クタ表は46頁の「割り込み」で記述されるようにブートローダ領域(BLS)へ移動されるべ きか、または割り込みが禁止されなければなりません。プログラシングが完了した後にRWW領域をアドレス指定する前に、使用者ソフトウェア はRWWSREの書き込みによってRWWSBを解除(0)しなければなりません。例については215頁の「アセンプリ言語による簡単なプートロー ダ例」をご覧ください。

#### 28.6.7. SPM命令によるブート ローダ施錠ビットと一般施錠ビットの設定

ブートローダ施錠ビットと一般施錠ビットを解除(0)するには希望したデータをR0に設定してSPMCSRに'X0001001'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。

ヒット	7	6	5	4	3	2	1	0
R0	1	1	BLB12	BLB11	BLB02	BLB01	LB2	LB1

フラッシュメモリのアクセスに影響を及ぼすフートローダ施錠ビットの各種設定法については表28-2.と表28-3.をご覧ください。

R0のビット5~0が解除(0)される場合、SPMCSRでSPMENとブート施錠ビット設定(BLBSET)ビットが設定(1)された後4クロック周期内にSPM命 令が実行されると、対応する施錠ビットがプログラム(0)されます。この操作中、Zポインタは関係ありませんが、将来との共通性のため、(施 錠ビット読み出しに使われるのと同じ)\$0001でZポインタを設定することが推奨されます。将来との共通性のため、施錠ビット書き込み時 にR0のビット7,6は1に設定することも推奨されます。施錠ビットをプログラミングするとき、この操作中に全てのフラッシュメモリは読むことができ ます。

## 28.6.8. SPM命令での書き込み時のEEPROM書き込みによる妨害

EEPROM書き込み動作がフラッシュメモリへの全ソフトウェアプログラミングを妨げることに注意してください。ソフトウェアからのヒュースと施錠ビット読み出しもEEPROM書き込み動作中、妨げられます。使用者はEEPROM制御レジスタ(EECR)のEEPROMプログラム許可(EEPE)ビットを検査し、SPM命令制御/状態レジスタ(SPMCSR)へ書く前にこのビットが解除(0)されているのを確認することが推奨されます。

#### 28.6.9. ソフトウェアからのヒュース ビットと施錠ビットの読み出し

ソフトウェアからヒューズと施錠ビットの両方を読めます。施錠ビットを読むにはZポインタに \$0001を設定してSPMCSRのSPMENとブート施錠ビット 設定(BLBSET)ビットを設定(1)してください。SPMENとBLBSETビットがSPMCSRに設定された後、3 CPU周期内に(E)LPM命令が実行さ れると、施錠ビットの値が転送先レジスタに格納されます。SPMENとBLBSETビットは施錠ビット読み出しの完了で、または3 CPU周期内に (E)LPM命令が実行されないか、または4 CPU周期内にSPM命令が実行されない場合、自動的に施錠(0)されます。SPMENとBLBSE Tビットが解除(0)されると、(E)LPMは命一式手引書で記述されるように動作します。

ヒット	7	6	5	4	3	2	1	0
Rd	_	—	BLB12	BLB11	BLB02	BLB01	LB2	LB1

ヒューズ下位ビットを読む手順は上記の施錠ビット読み出しと同様です。ヒューズ下位ビットを読み出すにはZポインタに\$0000を設定してSPM CSRのSPMENとBLBSETビットを設定(1)してください。SPMENとBLBSETビットがSPMCSRに設定された後、3 CPU周期内に(E)LPM命令 が実行されると、以下で示されるようにヒューズ下位ビット(FLB)の値が転送先レシ、スタに格納されます。ヒューズ下位ビットの配置と詳細な記 述については219頁の**表29-5**.を参照してください。

ビット	7	6	5	4	3	2	1	0
Rd	FLB7	FLB6	FLB5	FLB4	FLB3	FLB2	FLB1	FLB0

同様に、ヒューズ上位ビットを読むにはZポインタに<sup>\$0003</sup>を設定してください。SPMENとBLBSETビットがSPMCSRで設定(1)された後、3周 期内に(E)LPM命令が実行されると、以下で示されるようにヒューズ上位ビット(FHB)の値が転送先レシ、スタに格納されます。ヒューズ上位ビットの配置と詳細な記述については219頁の表29-4.を参照してください。

ヒット	7	6	5	4	3	2	1	0
Rd	FHB7	FHB6	FHB5	FHB4	FHB3	FHB2	FHB1	FHB0

拡張ヒュース、ビットを読む時はZポインタに<mark>\$0002</mark>を設定してください。SPMENとBLBSETビットがSPMCSRで設定(1)された後、3周期内に (E)LPM命令が実行されると、以下で示されるように拡張ヒュース、ビット(EFB)の値が転送先レジスタに格納されます。拡張ヒュース、ビットの配 置と詳細な記述については219頁の**表29-3**.を参照してください。

ヒット	7	6	5	4	3	2	1	0
Rd	_	-	-	_	-	EFB2	EFB1	EFB0

プログラム(0)されたヒューズと施錠ビットは0として読みます。非プログラム(1)にされたヒューズと施錠ビットは1として読みます。

#### 28.6.10. ソフトウェアからの識票列読み出し

ソフトウェアから識票列を読むには表28-5.で与えられる識票バイトアトレスをZポインタに設定し、 SPMCSRのSPMENと識票列読み出し(SIGRD)ビットを設定(1)してください。SPMENとSIGR DビットがSPMCSRに設定された後、3 CPU周期内に(E)LPM命令が実行されると、識票バイト値が転送先レジスタに格納されます。SPMENとSIGRDビットは識票バイト読み出しの完了 で、または3 CPU周期内に(E)LPM命令が実行されない場合、自動的に解除(0)されま す。SPMENとSIGRDビットが解除(0)されると、(E)LPMはAVR命令一式説明で記述されるように動作します。

表28-5. 識票列アドレス一覧						
識票バイト	Zポインタ アト゛レス					
デバイス識票バイト1	\$0000					
デバイス識票バイト2	\$0002					
デバイス識票バイト3	\$0004					
RC発振器校正值 \$0001						
注:他の全てのアドレスは将来の使用に						
対して予約されて	います。					

### 28.6.11. フラッシュ メモリ データ化けの防止

低VCCの期間中、CPUとフラッシュメモリの正しい動作に対して供給電圧が低すぎるためにフラッシュメモリのプログラムが不正にされ得ます。 これらの問題はフラッシュメモリを使う基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

フラッシュ メモリのプログラム化けは電圧が低すぎる時の2つの状態によって起こされます。1つ目としてフラッシュ メモリへの通常の書き込み手順は正しく動作するための最低電圧が必要です。2つ目として供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。 フラッシュ メモリ化けは次の推奨設計によって容易に避けられます(1つは必須)。

- ・そのシステムでブート ローダ更新が必要ない場合、どんなブート ローダ ソフトウェア更新をも防ぐためにブート ローダ 施錠ビットをプログラム(0)して ください。
- ・不十分な供給電源電圧の期間中、AVR RESETを活性(Low)に保ってください。これは動作電圧が検出電圧と一致するなら、内部 低電圧検出器(BOD)を許可することによって行えます。そうでなければ外部低VCCリセット保護回路が使えます。書き込み操作進 行中にリセットが起こると、その書き込み動作は供給電源電圧が充分であれば完了されます。
- ・低VCCの期間中、AVRコアをパワーダウン休止動作に保ってください。これはCPUが命令の復号と実行を試みるのを防ぎ、SPMCSR 従ってフラッシュメモリを予期せぬ書き込みから効果的に保護します。

#### 28.6.12. SPM命令使用時のフラッシュ メモリ用プログラミング(書き込み)時間

校正された内蔵RC発振器がフラッシュメモリアクセス時間に使われます。表28-6.はCPUからのフラッシュメモリアクセスに対する代表的なプログラミング時間を示します。

表28-6. SPM命令によるフラッシュ メモリのプログラミング時間		
項目	最小	最大
SPM命令によるフラッシュ書き込み(ページ消去、ページ書き込み、施錠ビット書き込み)	3.7ms	4.5ms

#### 28.6.13. アセンブリ言語による簡単なブートローダ例

このルーチンはRAMからフラッシュメモリへ1ペーシ、のデータを書きます。RAM内の最初のデータ位置はYレジスタによって指示され、フラッシュメモリ 内の最初のデータ位置はZレジスタによって指示されます。異常処理は含まれません。このルーチン(少なくともSPMJサブルーチン)はブートロー ダ領域側に配置されなければなりません。NRWW領域側のコードだけが自己プログラミング(ページ消去とページ書き込み)中に読めます。 使用レジスタはR0,R1,TMP,CNTL,CNTH,SPMCで、レジスタの保存と復帰はこのルーチン内に含まれず、使用レジスタはコード量を犠牲にす れば最適化できます。割り込み表がブートローダ、領域に移動されるか、割り込みが禁止されるかのどちらかが前提です。

ページ内データが256ベイト以下の場合は計数器上位が不要になります。また関連する命令も変更になります。これらの部分を赤字で示 します(訳注:本行は以下のプログラム補正に対応して追加しました)。RAMPZは予め設定されている前提です。

ラヘル	命令		注釈
	. EQU . ORG	PGSZB = PAGESIZE*2 SMALLBOOTSTART	; PGSZBはページ内のバイト数です。(PAGESIZEは語(ワード)数) ;
WRPG:	LDI CALL	SPMC, (1< <pgers)+(1<<spmen) SPMJ</pgers)+(1<<spmen) 	; [ ページ消去 ] ; ページ消去SPMCSR値を取得 ; ページ消去
	LDI CALL	SPMC, (1< <rwwsre)+(1<<spmen) SPMJ</rwwsre)+(1<<spmen) 	;[RWW領域読み出し再許可] ;RWW領域読み出し許可SPMCSR値を取得 ;RWW領域読み出し許可 ;[RAMからフラッシュ ヘージー時緩衝部へ転送]
WLP:	LDI LD LD LD LDI CALL ADIW SBIW BRNE	CNTL, LOW (PGSZB) CNTH, HIGH (PGSZB) RO, Y+ R1, Y+ SPMC, (1< <spmen) SPMJ ZH: ZL, 2 CNTH: CNTL, 2 WLP</spmen) 	; ハ <sup>・</sup> 小計数器を初期化 ; (削除) ; RAM上の下位データを取得(ポインタ進行) ; RAM上の上位データを取得(ポインタ進行) ; ヘ <sup>°</sup> ーシ <sup>·</sup> 一時緩衝部書き込みSPMCSR値を取得 ; 対応語(ワート <sup>*</sup> )データをヘ <sup>°</sup> ーシ <sup>·</sup> 一時緩衝部に設定 ; ヘ <sup>°</sup> ーシ <sup>·</sup> 一時緩衝部ポインタ進行 ; 計数器を減数 (SUBI) ; 指定ハ <sup>·</sup> 小数分継続
	SUBI SBCI LDI CALL	ZL, LOW(PGSZB) ZH, HIGH(PGSZB) SPMC, (1< <pgwrt)+(1<<spmen) SPMJ</pgwrt)+(1<<spmen) 	; [ ページ書き込み ] ; ページー時緩衝部先頭にポインタを復帰 ; <mark>(削除)</mark> ; フラッシュ書き込みSPMCSR値を取得 ; フラッシュ メモリ ページ書き込み ; [ RWW領域読み出し再許可 ]
	LDI CALL	SPMC, (1< <rwwsre)+(1<<spmen) SPMJ</rwwsre)+(1<<spmen) 	, [RWW領域読み出し許可] ; RWW領域読み出し許可SPMCSR値を取得 ; RWW領域読み出し許可 ; [読み戻し照合(任意)]
RLP:	LDI LDI SUBI SBCI ELPM LD CPSE JMP	CNTL, LOW (PGSZB) CNTH, HIGH (PGSZB) YL, LOW (PGSZB) YH, HIGH (PGSZB) RO, Z+ R1, Y+ R0, R1 ERROR	<ul> <li>これの反しには「(11.2)」</li> <li>ハ、仆計数器を初期化</li> <li>(削除)</li> <li>RAMデ<sup>-</sup>ータ先頭にホ<sup>2</sup>インタを復帰</li> <li>ブラッシュメモリから1ハ、仆取得(ホ<sup>2</sup>インタ進行)</li> <li>RAMから1ハ、仆デ<sup>-</sup>ータを取得(ホ<sup>2</sup>インタ進行)</li> <li>値一致でスキップ</li> <li>不一致で異常処理へ</li> </ul>
,	SBIW BRNE	CNTH:CNTL, 1 RLP	;計数器を減数 (SUBI) ;指定バイ数 (SWBI)
RTN:	IN SBRS RET	TMP, SPMCSR TMP, RWWSB	;[RWW領域へ復帰] ;SPM命令制御/状態レジスタ値を取得 ;RWW領域多忙でスキップ ;準備可で呼びましたへ復帰
;	LDI CALL RJMP	SPMC, (1< <rwwsre)+(1<<spmen) SPMJ RTN</rwwsre)+(1<<spmen) 	; [RWW領域読み出し再許可] ;RWW領域読み出し許可SPMCSR値を取得 ;RWW領域読み出し許可 ;RWW領域準備可まで待機へ ;[SPM命令実行サブルーチン]
SPMJ:	IN SBRC RJMP	TMP, SPMCSR TMP, SPMEN SPMJ	; [SFM前节美1]リノル・リン] ; SPM命令制御/状態レジスタ値を取得 ; 操作可能(直前のSPM完了)でスキップ ; 操作可まで待機
; WAIT:	IN CLI SBIC RJMP	TMP, SREG EECR, EEWE WAIT	; ステータス レシ、スタ値を保存 ; 全割り込み禁止 ; EEPROM書き込み中以外でスキップ ; EEPROM書き込み完了まで待機
,	OUT SPM OUT RET	SPMCSR, SPMC SREG, TMP	; SPM動作指定 ; 対応SPM動作実行 ; ステータス レジスタ値を復帰 ; 呼び出し元へ復帰

## 28.6.14. ATmega640/1280/1281/2560/2561用フートローダのパラメータ

自己プログラミングの記述で使ったパラメータは表28-7.~9.で与えられます。

表28-7. 応用領域とブートローダ領域の分割設定(上段:ATmega640,中段:ATmega1280/1281,下段:ATmega2560/2561)

BOOTSZ1	BOOTSZ0	ブートローダ領域			アドレス範囲					
6001321	6001320	<b>容量</b> (語)	ページ数	応用プログラム領域	ブート ローダ プログラム領域	ブート リセット アト・レス				
1	1	512	4	\$0000~\$7DFF \$0000~\$FDFF \$00000~\$1FDFF	\$7E00~\$7FFF \$FE00~\$FFFF \$1FE00~\$1FFFF	\$7E00 \$FE00 \$1FE00				
1	0	1024	8	\$0000~\$7BFF \$0000~\$FBFF \$00000~\$1FBFF	\$7C00~\$7FFF \$FC00~\$FFFF \$1FC00~\$1FFFF	\$7C00 \$FC00 \$1FC00				
0	1	2048	16	\$0000~\$77FF \$0000~\$F7FF \$00000~\$1F7FF	\$7800~\$7FFF \$F800~\$FFFF \$1F800~\$1FFFF	\$7800 \$F800 \$1F800				
0	0	4096	32	\$0000~\$6FFF \$0000~\$EFFF \$00000~\$1EFFF	\$7000~\$7FFF \$F000~\$FFFF \$1F000~\$1FFFF	\$7000 \$F000 \$1F000				

注: 各種BOOTSZヒューズ設定は図28-2.で示されます。

表28-8. RWW領域とNRWW領域の範囲(上段:ATmega640,中段:ATmega1280/1281,下段:ATmega2560/2561)

領域	ヘージ数	アドレス範囲
書き込み中読み出し可能(RWW)領域	224 480 992	\$0000~\$6FFF \$0000~\$EFFF \$00000~\$1EFFF
書き込み中読み出し不能(NRWW)領域	32	\$7000~\$7FFF \$F000~\$FFFF \$1F000~\$1FFFF

注: これら2つの領域についての詳細に関しては209頁の「RWW - 書き込み中読み出し可能領域」と「NRWW - 書き込み中読み出 し不能領域」をご覧ください。

表28-9. 図28-3.で使った各変数説明とZポインタの配置(上段:ATmega640,中段:ATmega1280/1281,下段:ATmega2560/2561)

亦粉夕	変数名         対応値           PC         Zポインタ (注2)		意味( <u>注1</u> )
<u> </u>			急味(土)
PCMSB	PC14 PC15 PC16		(プログラム カウンタは15ビット、PC14~0) プログラム カウンタの最上位ビット。(プログラム カウンタは16ビット、PC15~0) (プログラム カウンタは17ビット、PC16~0)
PAGEMSB	PC6		1ページ内に使われる語(ワード)アドレスの最上位ビット。 (ページ内の128語(ワード)にはアビット PC6~0が必要)
ZPCMSB		Z15 Z16 ( <mark>注3</mark> ) Z17:Z16 ( <b>注3</b> )	PCMSBに配置される(対応する)Zレジスタ内のビット。 (Zoが使われないため、ZPCMSB=PCMSB+1)
ZPAGEMSB		Z7	PAGEMSBに配置される(対応する)Zレジスタ内のビット。 (Zoが使われないため、ZPAGEMSB=PAGEMSB+1)
PCPAGE	PC14~7 PC15~7 PC16~7	Z15~8 Z16~8 Z17~8	プログラム カウンタ ヘーシ゛アト・レス : ヘーシ゛消去とヘーシ゛書き込み用のヘーシ゛選択
PCWORD	PC6~0	Z7~1	プログラム カウンタ 語(ワード)アドレス:一時緩衝部格納用語(ワード)選択 (ページ書き込み操作中は0でなければなりません。)

<mark>注1</mark>: Z0:全てのSPM命令に対して0であるべきで、(E)LPM命令に対するバイト選択です。

**注2**: 自己プログラミング中のZポインタの使用についての詳細に関しては211頁の「自己プログラミング中のフラッシュ メモリのアトレス指定」をご 覧ください。

注3: Zレジ、スタは16ビット幅だけです。ビット16以上はI/O空間内のRAMPZレジスタに配置されます。

(訳注)原書の表29-7.~15.は表28-7.~9.として纏めました。

# 28.7. ブート ローダ 用レシ スタ

28.7.1. SPMCSR - SPM命令制御/状態レジスタ(Store Program Memory Control and Status Register)

このレジスタはブートローダ動作を制御するために必要とされる制御ビットを含みます。

ヒット	7	6	5	4	3	2	1	0	_
\$37 (\$57)	SPMIE	RWWSB	SIGRD	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	SPMCSR
Read/Write	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期值	0	0	0	0	0	0	0	0	

#### ● ビット7 - SPMIE : SPM操作可割り込み許可 (SPM Interrupt Enable)

SPMIEL<sup>\*</sup>ットが1を書かれ、ステータスレシ<sup>\*</sup>スタ(SREG)の全割り込み許可(I)L<sup>\*</sup>ットが設定(1)されているなら、SPM操作可割り込みが許可されます。SPM操作可割り込みはSPMCSRのSPM操作許可(SPMEN)L<sup>\*</sup>ットが解除(0)されている限り実行されます。

#### ● ビット6 - RWWSB : RWW領域多忙 (Read-While-Write Section Busy)

RWW領域に自己プログラミング(ページ消去またはページ書き込み)操作が開始されると、RWWSBがハートウェアによって設定(1)されます。 RWWSBビットが設定(1)されると、RWW領域はアクセスできません。自己プログラミングが完了された後にRWWSREビットが1を書かれると、このRWWSBビットは解除(0)されます。同様に、ページ設定操作が開始されると、RWWSBビットは自動的に解除(0)されます。

#### ● ビット5 - SIGRD : 識票列読み出し (Signature Row Read)

このビットがSPMENと同時に1を書かれると、次の3クロック周期内のLPM命令は識票列からバイトを転送先レジスタに読みます。詳細については213頁の「ソフトウェアからの識票列読み出し」をご覧ください。SIGRDとSPMENが設定(1)された後の4クロック周期内のSPM命令は無効です。この操作は将来の使用に対して予約されており、使われるべきではありません。

#### ● ビット4 - RWWSRE : RWW領域読み出し許可 (Read-While-Write Section Read Enable)

RWW領域にプログラミング(ページ消去またはページ書き込み)すると、RWW領域は(RWWSBがハードウェアによって設定(1)され)読み出しに対して防がれます。RWW領域を再許可するために使用者ソフトウェアはプログラミングが完了(SPMENが解除(0))されるまで待たねばなりません。その後、RWWSREビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令がRWW領域を再許可します。 ページ消去またはページ書き込みでフラッシュメモリが多忙(SPMEN=1)の間、RWW領域は再許可できません。 フラッシュメモリが設定されている間にRWWSREビットが書かれると、フラッシュメモリ設定操作は失敗し、設定したデータが失われます。

#### ● ビット3 - BLBSET : ブート施錠ビット設定 (Boot Lock Bits Set)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令はR0のデータに従ったブート施錠ビットを設定します。R1のデー タとZポインタのアト`レスは無視されます。BLBSETビットは施錠ビットの設定完了で、または4クロック周期内にSPM命令が実行されない場合、 自動的に解除(0)されます。

SPMCSRでBLBSETとSPMENが設定(1)された後の3クロック周期内の(E)LPM命令は(ZポインタのZ0によって)ヒュース、ビットまたは施錠ビットのどちらかを転送先レジスタに読みます。詳細については213頁の「ソフトウェアからのヒュース、ビットと施錠ビットの読み出し」をご覧ください。

#### • ビット2 - PGWRT : ページ書き込み (Page Write)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令は一時緩衝部に格納したデータでヘージ書き込みを実行しま す。ヘージ アドレスはZポインタの上位部から取得されます。R1とR0のデータは無視されます。PGWRTビットはヘージ書き込みの完了で、ま たは4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ヘージ全体の書き 込み動作中にCPUは停止されます。

#### • ビット1 - PGERS : ページ消去 (Page Erase)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令はヘージ消去を実行します。ヘージアドレスはZポインタの上位 部から取得されます。R1とR0のデータは無視されます。PGERSビットはヘージ消去の完了で、または4クロック周期内にSPM命令が実行さ れない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ヘージ全体の消去中にCPUは停止されます。

#### • ビット0 - SPMEN : SPM操作許可 (Store Program Memory Enable)

このビットは次の4クロック周期間のSPM命令を許可します。このビットがRWWSRE, BLBSET, PGWRT, PGERSのどれかと共に1を書かれると、続くSPM命令は特別な意味を持ちます(上の記述をご覧ください)。SPMENだけが書かれると、続くSPM命令はZポインタによってアトレス指定したページー時緩衝部へR1:R0の値を格納します。Zレジスタの最下位ビットは無視されます。SPMENビットはSPM命令の完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。ページ消去とページ書き込み中、SPMENビットはその動作が完了されるまで1に留まります。

下位6ビットに100001,010001,001001,000101,000011,000001以外のどんな組み合わせを書いても無効です。

# 29. メモリ フ゜ロク゛ラミンク゛

# 29.1. プログラム メモリとデータ メモリ用施錠ビット

ATmega640/1280/1281/2560/2561は非プログラム(1)のままか、表29-2.で一覧される付加機能を得るためにプログラム(0)できる6つの施 錠ビットを提供します。この施錠ビットはチップ消去指令でのみ1に消去できます。

#### 表29-1. 施錠ビット バイトの内容

名称	ビット番号	意味	既定值 ( <mark>注</mark> )
-	7		1 (非プログラム)
-	6		1 (非プログラム)
BLB12	5	ブートローダ領域に対する保護用ブート施錠ビット	1 (非プログラム)
BLB11	4	ノートローク 頃或に 刻 り 幻味護用ノート 旭 鈍 ビット	1 (非プログラム)
BLB02	3	応用領域に対する保護用ブート施錠ビット	1 (非プログラム)
BLB01	2	心用限域に対する体護用ノート施錠レット	1 (非プログラム)
LB2	1	フラッシュとEEPROMメモリに対する一般保護用施錠ビット	1(非プログラム)
LB1	0	ノノッシュCEEF RUIVIAT YILX りる一放床設用肥鉄ビット	1 (非プログラム)

注: 0はプログラム、1は非プログラムを意味します。

#### 表29-2.施錠ビットの保護種別

	メモリ施錠ビット		保護種別
LB 種別	LB2	LB1	直列、並列、またはJTAG経由プログラミングに対する保護
1	1	1	メモリ施錠機能は機能しません。
2	1	0	フラッシュ、EEPROMの更なるプログラミング(書き込み)が禁止されます。ヒューズビットが固定されます。 ( <mark>注1</mark> )
3	0	0	フラッシュ、EEPROMの更なるプログラミング(書き込み)と照合(読み出し)が禁止されます。ヒュース゛ ビットとブート施錠ビットが固定されます。( <mark>注1</mark> )
LB0 種別	BLB02	BLB01	フラッシュ メモリの応用プログラム領域に対する保護
1	1	1	(E)LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令は応用領域に書くことを許されません。
3	0	0	SPM命令による応用領域への書き込みと、ブートローダ領域での(E)LPM命令による応用領域からの読み込みが許されません。(注2)
4	0	1	ブートローダ領域での(E)LPM命令による応用領域からの読み込みが許されません。(注2)
LB1 種別	BLB12	BLB11	フラッシュ メモリのブート ローダ プログラム領域に対する保護
1	1	1	(E)LPM, SPM命令がブートローダ領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令はブート ローダ領域に書くことを許されません。
3	0	0	SPM命令によるブート ローダ領域への書き込みと、応用領域での(E)LPM命令によるブート ロー ダ領域からの読み込みが許されません。(注3)
4	0	1	応用領域での(E)LPM命令によるブート ローダ領域からの読み込みが許されません。(注3)

注: 0はプログラム、1は非プログラムを意味します。

注1: 施錠ビットを書く前にヒューズ ビットとブート施錠ビットを書いてください。

注2: BLB02=0で、割り込みベクタがブート ローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。

注3: BLB12=0で、割り込みベクタが応用領域に配置されていると、ブート ローダ領域での実行時に割り込みが禁止されます。

# **29.2**. ヒュース゛ビット

ATmega640/1280/1281/2560/2561には3つのヒュース、ハイトがあります。**表29-3.~5**.は全てのヒュース、の概略機能とヒュース、ハイト内でどのように配置されるかを示します。ヒュース、はプログラムされると、論理0として読まれることに注意してください。

表29-3. 拡張ヒュー.	表29−3. 拡張ヒューズバ仆一覧						
名称	ビット	意味	既定值				
—	7		1 (非プログラム)				
—	6		1 (非プログラム)				
-	5		1 (非プログラム)				
-	4		1 (非プログラム)				
-	3		<u>1</u> (非プログラム)				
BODLEVEL2	2		1 (非プ <sup>ロ</sup> グラム)				
BODLEVEL1	1	低電圧検出(BOD)リセットの制御と検出電圧選択。 (注1)	1 (非プログラム)				
BODLEVEL0	0		1 (非プログラム)				

注1: BODLEVELヒューズの符号化については242頁の「システムとリセットの特性」をご覧ください。

#### 表29-4. ヒュース 上位 バ 仆一覧

名称	ビット	意味	既定值
OCDEN ( <b>注4</b> )	7	内蔵デバッグ機能(OCD)許可。	1 (非プログラム) OCD禁止
JTAGEN ( <b>注5</b> )	6	JTAGインターフェース許可。	<mark>0</mark> (プログラム) JTAG許可
SPIEN ( <b>注1</b> )	5	直列プログラミング許可。	<mark>0</mark> (プログラム) 直列プログラミング許可
WDTON (注3)	4	ウォッチトック タイマ常時有効。	1 (非プログラム) WDTはWDTCSRで許可
EESAVE	3	チップ消去からEEPROM内容を保護。	1 (非プログラム) EEPROMは未保護
BOOTSZ1	2	・ ブートローダ容量選択。(表28-7.参照) (注2)	<mark>0</mark> (プログラム)
BOOTSZ0	1	→ 下 □ → 谷 里 送 八。(衣 20 - 7. 参 照) (注 2)	<mark>0</mark> (プログラム)
BOOTRST	0	リセット ベクタ(応用領域またはブート ローダ領域)選択。	1 (非プログラム)応用領域

注1: SPIENヒュースは直列プログラミングでアクセスできません。

注2: BOOTSZ1,0既定値は最大ブートローダ容量になります。216頁の表28-7.をご覧ください。

注3: 詳細については45頁の「WDTCSR - ウォッチトック タイマ制御レジスタ」をご覧ください。

注4: 施錠ビットやJTAGENヒューズの設定に拘らず、OCDENヒューズがプログラム(0)された製品の出荷は決してありません。プログラム(0)さ れたOCDENヒューズは全休止形態でクロック系の一部を許可します。これは消費電力の増加になってしまいます。

注5: JTAGインターフェースが未接続のままにされる場合、JTAGENヒュースは可能ならば禁止されるべきです。これはJTAGインターフェースのTDOピンの静止時電流を避けるためです。

#### 表29-5. ヒュース 下位バ 仆一覧

名称	ビット	意味	既定值
CKDIV8 ( <b>注4</b> )	7	システム クロック 8分周選択。	<mark>0</mark> (プログラム) 8分周
CKOUT ( <b>注3</b> )	6	システムクロック出力許可。	1 (非プログラム) 不許可
SUT1	5		1 (非プログラム)
SUT0	4	に動時间進代。 (注)	<mark>0</mark> (プログラム)
CKSEL3	3		<mark>0</mark> (プログラム)
CKSEL2	2	/ / クロック種別選択。 (注2)	<mark>0</mark> (プログラム)
CKSEL1	1		1 (非プログラム)
CKSEL0	0		<mark>0</mark> (プログラム)

注1: SUT1,0の既定値は最大起動時間になります。詳細については32頁の表9-10.をご覧ください。

<u>注2</u>: CKSEL3~0の既定設定は8MHz校正付き内蔵RC発振器になります。詳細については29頁の表9-1.をご覧ください。

**注3**: CKOUTはポートE7に出力することをシステム クロックに許します。詳細については33頁の「クロック出力緩衝部」をご覧ください。 注4: 詳細については33頁の「システム クロック前置分周器」をご覧ください。

ヒューズ ビットの状態はチップ消去によって影響されません。施錠ビット1(LB1)がプログラム(0)されると、ヒュース ビットが固定されることに注意してください。施錠ビットをプログラム(0)する前にヒュース ビットをプログラング(書き込み)してください。

#### 29.2.1. ヒュース のラッチ

ヒューズ値はデバイスがプログラミング動作へ移行する時にラッチされ、ヒューズ値の変更はデバイスがプログラミング動作を去るまで無効です。これは一旦プログラム(0)されると直ぐに効果があるEESAVEヒューズには適用されません。ヒューズは通常動作での電源投入でもラッチされます。

### 29.3. 識票バト

このマイクロコントローラはデ・バイスを識別する3ハイトの識票符号を 持っています。この符号は直列と並列の両プログラミング動作で、 またデ・バイスが施錠されていても読めます。この3ハイトは分離され た空間に存在します。ATmega640/1280/1281/2560/2561用の 識票バイトは表29-6.で与えられます。

<u> 表29-6. テハ1入とJIAGの</u> 識別 番号(ID)						
部品番号	識票	ミバイト アト	、レス	JTAG		
叩叩饵力	\$0000	\$0001	\$0002	部品番号	製造者ID	
ATmega640	\$1E	\$96	\$08	\$9608	\$01F	
ATmega1280	\$1E	\$97	\$03	\$9703	\$01F	
ATmega1281	\$1E	\$97	\$04	\$9704	\$01F	
ATmega2560	\$1E	\$98	\$01	\$9801	\$01F	
ATmega2561	\$1E	\$98	\$02	\$9802	\$01F	

# 29.4. 校正バト

ATmega640/1280/1281/2560/2561は内蔵RC発振器用に1バイトの校正値を持ちます。このバイトは識票アドレス空間でアドレス\$0000の 上位バイトにあります。リセット中、校正付き内蔵RC発振器の正しい周波数を保証するために、このバイトが発振校正(OSCCAL)レジスタへ 自動的に書かれます。

#### 29.5. ページ容量

表29-7. フラッシュ メモリのページ数とページの語数						
デバイス	全容量	ページ容量	PCWORD	ページ数	PCPAGE	PCMSB
ATmega640	32K語 (64Kバイト)			256	PC14~7	14
ATmega1280/1281	64K語 (128Kハイト)	128語	PC6~0	512	PC15~7	15
ATmega2560/2561	128K語 (256Kハイト)			1024	PC16~7	16

#### 表29-8. EEPROMメモリのページ数とページの語数

デバイス	全容量	ページ容量	PCWORD	ページ数	PCPAGE	EEAMSB
ATmega640						
ATmega1280/1281	4Kバイト	8バイト	$EEA2 \sim 0$	512	EEA11~3	11
ATmega2560/2561						

# 29.6. 並列プログラミング


本項はATmega640/1280/1281/2560/2561のプログラム用フラッシュメモリ、データ用EEPROM、メモリの施錠ビット、ヒュースビットの並列プログラミングと照合の方法を記述します。特記事項を除いて、パルス幅は最低250nsと仮定されます。

### 29.6.1. 信号名

本章でATmega640/1280/1281/2560/2561のいくつかのピンは並列プロ グラシング中の機能を表す信号名で参照されます。図29-1.と表29-9.をご 覧ください。後続の表で示されないピンはピン名によって参照されます。 XA0とXA1ピンはXTAL1ピンが正パルスを与えられる時に実行される動作 を決めます。このビット符号化は表29-12.で示されます。

WRまたはOEパルス送出時、設定された指令が決める動作が実行されます。各種指令は表29-13.で示されます。

#### 図29-1. 並列プログラミング構成図



注:未使用ピンは浮き状態のままにすべきです。

# 表29-9. 信号名とピン名の関係

信号名	ピン名	入出力	機能		
RDY/BSY	PD1	出力	0(Low):多忙(プログラミング中) 1(High):準備可(指令受付可)		
ŌĒ	PD2	入力	出力許可(負論理)		
WR	PD3	入力	書き込みパルス(負論理)		
BS1	PD4	入力	バ小選択1 ( <b>表29−10</b> .参照)		
XA0	PD5	入力	XTAL動作ビット0		
XA1	PD6	入力	XTAL動作ビット1		
PAGEL	PD7	入力	プログラム メモリとEEPROMデータをヘ゜ージー時緩衝部に設定		
BS2	PA0	入力	バ小選択2 (表29-10.参照)		
DATA	PB7∼0	入出力	双方向データ バス (OE=Low時出力)		

# 表29-10. BS2とBS1の符号化(機能)

BS2	1	1	0	0		
BS1	1	0	1	0		
フラッシュ/EEPROMアドレス設定	(予約)	拡張上位バイト	上位バイト	下位バイト		
フラッシュ メモリ データ設定/読み出し	(予約)	(予約)	上位バイト	下位バイト		
ヒュース、書き込み	(予約)	拡張ヒューズバイト	ヒューズ上位バイト	ヒューズ下位バイト		
ヒュース・/施錠ビット読み出し	ヒューズ上位バイト	拡張ヒューズバイト	施錠ビット	ヒューズ下位バイト		

#### 表29-11. プログラミング動作移行時のピン値 シンボル ピン名 値 Prog\_enable[3] PAGEL 0 XA1 Prog\_enable[2] 0 XA0 Prog\_enable[1] 0 BS1 Prog\_enable[0] 0

#### 表29-12. XA0とXA1の符号化(機能)

XA1	XA0	XTAL1パルス時の動作
0	0	フラッシュまたはEEPROMのアドレス設定(上位/下位はBS1,2で指定)
0	1	データ設定 (フラッシュの上位/下位はBS1で指定)
1	0	指令設定
1	1	アイドル (動作なし)

#### 表29-13. 指令バイトのビット符号化

指令バイト	指令の機能	指令バイト	指令の機能
\$80 (1000 0000)	チップ消去	\$08 (0000 1000)	識票バル、校正バル読み出し
\$40 (0100 0000)	ヒュース・ビット書き込み	\$04 (0000 0100)	ヒューズビット、施錠ビット読み出し
\$20 (0010 0000)	施錠ビット書き込み	\$02 (0000 0010)	フラッシュ メモリ読み出し
\$10 (0001 0000)	フラッシュ メモリ書き込み	\$03 (0000 0011)	EEPROM読み出し
\$11 (0001 0001)	EEPROM書き込み		

# 29.7. 並列プログラミング手順

### 29.7.1. 並列プログラミング動作への移行

- 次に示す方法がデバイスを並列プログラミング動作にします。
- ① VCCとGND間に4.5~5.5Vを印加し、最低100µs待ちます。
- ② RESETをLow(0)にし、XTAL1を少なくとも6回、交互に(High/Low)切り替えます。
- ③ 221頁の表29-11.で一覧されるProg\_enablet<sup>2</sup>ンを全てLow(0)に設定し、最低100ns待ちます。
- ④ RESETに11.5~12.5Vを印加します。+12VがRESETに印加されてしまった後100ns以内のProg\_enableピンのどんな動きも、デバイスのプログラジング動作への移行を失敗させます。

⑤ 新規指令送出前に少なくとも50µs間待ちます。

#### 29.7.2. 効率的なプログラミングへの考慮

設定した指令とアドレスはプログラミング中、維持されます。効率的なプログラミングを行うために次を考慮すべきです。

- ・複数のメモリ領域を読み書きする時に指令設定は一度だけ必要です。
- ・チップ消去後のフラッシュメモリと(EESAVEヒュースがプログラム(0)されている場合を除き)EEPROM全体の内容は\$FFなので、値が\$FFの データ書き込みを飛ばします。
- ・アトレス上位ハイトはフラッシュメモリで新規256語(ワート)枠、EEPROMで新規256ハイト枠の読み書き前に一度だけ必要です。この考慮 は識票ハイト読み出しにも適用されます。

#### 29.7.3. チップ 消去

チップ消去はフラッシュ メモリ、EEPROM(<mark>注1)、施錠ビット</mark>を消去します。施錠ビットはプログラム メモリが完全に消去されてしまうまでリセット(消去) されません。ヒュース、ビットは変更されません。チップ消去はフラッシュ メモリやEEPROMが再書き込みされる前に実行されなければなりません。

注1: EESAVEヒューズがプログラム(0)されていると、EEPROMはチップ消去中、保護されます。


「チップ消去」指令設定

- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- BS1をLow(0)に設定します。
- ③ DATAを\$80(1000 0000)に設定します。これはチップ消去指令です。
- ④ XTAL1に正パルスを与えます。これはチップ消去指令を設定します。
- ⑤ WRに負パルスを与えます。これはチップ消去を開始します。RDY/BSYがLow(0)になります。
- ⑥ 次の指令を設定する前にRDY/BSYがHigh(1)になるまで待ちます。

#### 29.7.4. フラッシュ メモリ書き込み (図29-3.タイミングを参照)

フラッシュ メモリはヘージで構成されます(220頁の**表29-7**.参照)。フラッシュ メモリヘ書く時にプログラム データはヘージ緩衝部にラッチされます。こ れは同時に書かれることをプログラム データの1ヘージに許します。次の手順は完全なフラッシュ メモリの書き込み方法を記述します。


- A. 「フラッシュ メモリ書き込み」指令設定
  - ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
  - ② BS1をLow(<mark>0</mark>)に設定します。
  - ③ DATAを\$10(0001 0000)に設定します。これはフラッシュ メモリ書き込み指令です。
  - ④ XTAL1に正パルスを与えます。これはフラッシュ メモリ書き込み指令を設定します。
- B. アドレス下位バイト (アドレス ビット7~0) 設定
  - ① XA1をLow(0)、XA0をLow(0)に設定します。これはアトレス設定を許可します。
  - ② BS2をLow(0)、BS1をLow(0)に設定します。これは下位アドレス(バイト)を選びます。
  - ③ DATAにアドレス下位バイト(\$00~\$FF)を設定します。
  - ④ XTAL1に正パルスを与えます。これはアドレス下位バイトを設定します。
- C. データ下位バイ・設定
  - ① XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
  - ② DATAにデータ下位バイト(\$00~\$FF)を設定します。
  - ③ XTAL1に正パルスを与えます。これはデータ下位バイトを設定します。
- D. データ上位バイ設定
  - ① BS1をHigh(1)に設定します。これは上位バイトを選びます。
  - ② XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
  - ③ DATAにデータ上位ハイト(\$00~\$FF)を設定します。
  - ④ XTAL1に正パルスを与えます。これはデータ上位バイトを設定します。
- E. 語(ワード)データをページ一時緩衝部に設定
  - ① BS1をHigh(1)にします。これは上位バイトを選びます。
  - ② PAGELに正パルスを与えます。これは語データをページー時緩衝部にラッチ(設定)します。
- F. 緩衝部全体が満たされるか、または(必要な)全てのデータが緩衝部内に設定されるまで、B~Eを繰り返し
- アドレス内の下位ビットがページ内の語位置を指示する一方、上位ビットがフラッシュメモリ内のページをアドレス指定します。これは図29-2.で図 示されます。 ページ内の語アドレスに8ビット未満が必要とされる場合(ページ容量<256)、アドレス下位バイトの最上位(側)ビットがページ書き込 み実行時のページ アドレスに使われることに注意してください。
- G. アドレス上位バイト (アドレス ビット15~8) 設定
  - ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
  - ② BS2をLow(0)、BS1をHigh(1)に設定します。これは上位アドレス(バイト)を選びます。
  - ③ DATAにアドレス上位ハイト(\$00~\$7F/\$FF)を設定します。
  - ④ XTAL1に正パルスを与えます。これはアドレス上位バイトを設定します。
- H. アドレス上位拡張バイト (アドレス ビット23~16) 設定
  - ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
  - ② BS2をHigh(1)、BS1をLow(0)に設定します。これは上位拡張アドレス(バイト)を選びます。
  - ③ DATAにアドレス上位バイト(\$00~\$01)を設定します。
  - ④ XTAL1に正パルスを与えます。これはアドレス上位拡張バイトを設定します。
- I. ページ書き込み
  - ① BS1をLow(0)に設定します。
  - ② WRに負パルスを与えます。これはデータのページ全体の書き込みを開始します。RDY/BSYがLow(0)になります。
     ③ RDY/BSYがHigh(1)になるまで待ちます。
- J. フラッシュ メモリ全部が書かれるか、または(必要な)全データが書かれてしまうまで、B~Iを繰り返し
- K. ページ書き込み終了
  - ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
  - ② DATAを\$00(0000 0000)にします。これは無操作指令です。
  - ③ XTAL1に正パルスを与えます。これは無操作指令を設定し、内部書き込み信号がリセットされます。



#### 29.7.5. EEPROM書き込み

EEPROMはヘージで構成されます(220頁の表29-8.参照)。EEPROMを書く時にデータはヘージ緩衝部にラッチされます。これは同時に書かれることをデータの1ヘージに許します。データ用EEPROMメモリの書き込み方法は次のとおりです。(指令、アドレス、データ設定の詳細については223頁の「フラッシュメモリの書き込み」を参照。図29-4.タイミング参照)

- 1. EEPROM書き込み指令\$11(0001 0001)を設定します。(「75ッシュ メモリ書き込み」のAを参照)
- 2. アドレス上位ハイト(\$00~\$0F)を設定します。(「フラッシュ メモリ書き込み」のGを参照)
- 3. アドレス下位バイト(\$00~\$FF)を設定します。(「フラッシュメモリ書き込み」のBを参照)
- 4. データ バイト(\$00~\$FF)を設定します。(「7ラッシュ メモリ書き込み」のCを参照)
- 5. データをラッチします(PAGELに正パルスを与えます)。(「7ラッシュ メモリ書き込み」のEを参照)
- L. 緩衝部全体が満たされるまで3~5を繰り返します。
- M. EEPROMページ書き込み
  - ① BS2をLow(0)、BS1をLow(0)に設定します。
  - ② WRに負パルスを与えます。これはEEPROMページ書き込みを開始します。RDY/BSYがLow(0)になります。
  - ③ 次のヘージを書く前に、RDY/BSYがHigh(1)になるまで待ちます。



### 29.7.6. フラッシュ メモリ読み出し

フラッシュ メモリの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については223頁の「フラッシュ メモリの書き込み」を参照)

- 1. フラッシュ メモリ読み出し指令\$02(0000 0010)を設定します。(「フラッシュ メモリ書き込み」のAを参照)
- 2. アドレス拡張バイト(\$00~\$01)を設定します。(「フラッシュ メモリ書き込み」のHを参照)
- 3. アドレス上位バイト(\$00~\$7F/\$FF)を設定します。(「フラッシュメモリ書き込み」のGを参照)
- 4. アドレス下位バイト(\$00~\$FF)を設定します。(「フラッシュメモリ書き込み」のBを参照)
- 5. BS1をLow(0)、OEをLow(0)に設定します。フラッシュメモリ語(ワート)の下位ハイトが直ぐにDATAで読めます。
- 6. BS1をHigh(1)に設定します。フラッシュ メモリ語(ワート)の上位ハイトが直ぐにDATAで読めます。
- 7. OEをHigh(1)に設定します。DATAはHi-Zになります。

### 29.7.7. EEPROM読み出し

EEPROMの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については223頁の「フラッシュ メモリの書き込み」を参照)


- 1. EEPROM読み出し指令\$03(0000 0011)を設定します。(「75ッシュ メモリの書き込み」のAを参照)
- 2. アドレス上位バイト(\$00~\$0F)を設定します。(「フラッシュ メモリの書き込み」のGを参照)
- 3. アドレス下位バイト(\$00~\$FF)を設定します。(「フラッシュメモリの書き込み」のBを参照)
- 4. BS1をLow(0)、OEをLow(0)に設定します。EEPROMのバイトデータが直ぐにDATAで読めます。
- 5. OEをHigh(1)に設定します。DATAはHi-Zになります。

#### 29.7.8. ヒュース ビット書き込み (訳注:原書での拡張/上位/下位ヒューズ項を1つに纏めました。)

各ヒューズ、バイの書き込み方法は次のとおりです。(指令とデータ設定の詳細については223頁の「フラッシュメモリの書き込み」を参照)

- 1. ヒューズ ビット書き込み指令\$40(0100 0000)を設定します。(「フラッシュ メモリ書き込み」のAを参照)
- 2. データ下位バイトを設定します。0=プログラム,1=非プログラム(消去)です。(「フラッシュ メモリ書き込み」のCを参照)
- 3. BS1とBS2を右表の目的バイトに対応する設定にします。
- 4. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。
- 5. 3.でHighに設定したBS1、BS2をLow(0)に戻します。これはデータ下位ハイトを選びます。

表A. ヒューズバイト対応BS1,BS2設定						
ヒュース゛ ハ゛イト	BS1	BS2				
拡張バイト	Low( <mark>0</mark> )	High( <mark>1</mark> )				
上位バイト	High(1)	Low( <mark>0</mark> )				
下位バイト	Low( <mark>0</mark> )	Low( <mark>0</mark> )				



### 29.7.9. 施錠ビット書き込み

施錠ビットの書き込み方法は次のとおりです。(指令とデータ設定の詳細については223頁の「フラッシュ メモリの書き込み」を参照)


- 1. 施錠ビット書き込み指令\$20(0010 0000)を設定します。(「7ラッシュ メモリの書き込み」のAを参照)
- 2. データ下位ハイト(としてデータ)を設定します。0=プログラム,1=無変化です。LB保護種別3が設定(LB1とLB2がプログラム(0))されると、ど の外部的なプログラミング動作<u>種別</u>によってもブート施錠ビットはプログラミングできません。(「フラッシュメモリの書き込み」のCを参照)
- 3. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。

施錠ビットはチップ消去の実行によってのみ解除(1)できます。

#### 29.7.10. ヒュース ビットと施錠ビットの読み出し

ヒューズ ビットと施錠ビットの読み出し方法は次のとおりです。(指令設定の詳細については223頁の「フラッシュ メモリの書き込み」を参照)

- 1. ヒューズ ビットと施錠ビットの読み出し指令\$04(0000 0100)を設定します。(「7ラッシュ メモリの書き込み」のAを参照)
- 2. BS1とBS2をLow(0)、OEをLow(0)に設定します。ヒューズ下位ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 3. BS1とBS2をHigh(1)、OEをLow(0)に設定します。ヒューズ上位ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 4. BS1をLow(0)、BS2をHigh(1)、OEをLow(0)に設定します。拡張ヒューズビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 5. BS1をhigh(1)、BS2をLow(0)、OEをLow(0)に設定します。施錠ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 6. OEをHigh(1)に設定します。DATAはHi-Zになります。



### 29.7.11. 識票バ 小読み出し


識票バイの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については223頁の「**フラッシュ メモリの書き込み**」を参照)

- 1. 識票バイ・読み出し指令\$08(0000 1000)を設定します。(「7ラッシュメモリの書き込み」のAを参照)
- 2. アドレス下位バイト(<u></u>\$00~\$02)を設定します。(「**フラッシュ メモリの書き込み**」のBを参照)
- 3. BS1をLow(0)、OEをLow(0)に設定します。選んだ識票バイトが直ぐにDATAで読めます。
- 4. OEをHigh(1)に設定します。DATAはHi-Zになります。

# 29.7.12. 校正バ 小読み出し

校正バイの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については223頁の「フラッシュ メモリの書き込み」を参照)

- 1. 校正バイト読み出し指令\$08(0000 1000)を設定します。(「7ラッシュ メモリの書き込み」のAを参照)
- 2. アドレス下位バイトに\$00を設定します。(「7ラッシュ メモリの書き込み」のBを参照)
- 3. BS1をHigh(1)、OEをLow(0)に設定します。校正ハイトが直ぐにDATAで読めます。
- 4. OEをHigh(1)に設定します。DATAはHi-Zになります。



29.7.13. 並列プログラミング特性

図29-7. 並列プログラミング タイミング (一般的な必要条件)

注: 図29-7.で示されるタイミング必要条件(即ち、tDVXH、tXHXL、tXLDX)は読み出し操作にも適用されます。

表29-14. 並列プログラミング特性 (VCC=5V±10%)									
シンホール	項目	最小	代表	最大	単位				
VPP	プログラミング許可電圧	11.5		12.5	V				
Ipp	プログラミング許可電流			250	μΑ				
t <sub>DVXH</sub>	XTAL1↑に対するデータと制御の準備時間	67							
t <sub>XLXH</sub>	XTAL1↓から次XTAL1↑までの待機時間	200							
$t_{ m XHXL}$	XTAL1 Highハ <sup>°</sup> ルス幅	150							
t <sub>XLDX</sub>	XTAL1パルス↓後のデータと制御の保持時間	67							
t <sub>XLWL</sub>	XTAL1パルス↓後のWR↓待機時間	0							
t <sub>XLPH</sub>	XTAL1パルス↓後のPAGELパルス↑待機時間	0							
t <sub>PLXH</sub>	PAGELパルス↓後のXTAL1パルス↑待機時間	150			ns				
t <sub>BVPH</sub>	PAGELパルス↑に対するBS1準備時間	67			115				
t <sub>PHPL</sub>	PAGEL Highハ゜ルス幅	150							
t <sub>PLBX</sub>	PAGELパルス↓後のBS1保持時間	67							
twlbx	WRパルス↓後のBS1,BS2保持時間	67							
$t_{PLWL}$	PAGELパルス↓後のWRパルス↓待機時間	67							
t <sub>BVWL</sub>	WRヽ <sup>^</sup> ルス↓に対するBS1準備時間	67							
t <sub>WLWH</sub>	WR Lowハ <sup>°</sup> ルス幅	150							
$t_{ m WLRL}$	WRハ <sup>°</sup> ルス↓後のRDY/BSY↓遅延時間	0		1	μs				
twlrh	書き込み時間(WR↓からRDY/BSY↑) (注1)	3.7		4.5	ms				
twlrh_ce	チップ消去時間(WR↓からRDY/BSY↑) (注2)	7.5		9	1115				
t <sub>XLCL</sub>	XTAL1パルス↓後のOE↓待機時間	0							
t <sub>BVDV</sub>	BS1有効からのDATA遅延時間	0		250	ne				
toldv	OE↓後のDATA出力遅延時間			250	ns				
t <sub>OHDZ</sub>	OE ↑後のDATA Hi-Z遅延時間			250					

注1: フラッシュ メモリ、EEPROM、ヒューズ ビット、施錠ビット書き込み指令に対して有効です。

注2: チップ消去指令に対して有効です。

# 29.8. 直列プログラミング

フラッシュメモリとEEPROMの両方はRESETがGNDに引かれている間に直列SPIハ、スを使ってプログラミングできます。この直列インターフェース はSCK入力、PDI入力、PDO出力から成ります。RESETがLowに設定された後、書き込み/消去操作が実行され得るのに先立ってプロ グラミング許可命令が初めに実行されるのを必要とします。注意、表29-15.でSPIプログラミング用のピン配置が一覧されます。全てのデバイ スが内部SPIインターフェースに対する専用SPIピンを使うとは限りません。

#### 29.8.1. 直列プログラミング用ピン配置

#### 表29-15. 直列プログラミング用ピン配置

信号名	100ピン	64ピン	入出力	機能
SCK	PB1	PB1	入力	直列クロック
PDI	PB2	PE0	入力	直列データ入力
PDO	PB3	PE1	出力	直列データ出力

EEPROMをプログラミングする時に自動消去周期が自動書き込み動作内に 組み入れられ(直列プログラミングのみ)、チップ消去命令を初めに実行する必 要がありません。チップ消去操作はプログラム(フラッシュ メモリ)とEEPROM両方の 全てのメモリ位置の内容を\$FFにします。

CKSELヒューズによる有効なクロックが与えられなければなりません。直列クロック(SCK)入力のLowとHighの区間の最小値は次のように定義されます。

常に1.8~5.5V内にすべきです。  $f_{CK} < 12MHz: Low区間 > 2 CPU/pry/周期$   $f_{CK} < 12MHz: High区間 > 2 CPU/pry/周期$   $f_{CK} \ge 12MHz: High区間 > 3 CPU/pry/周期$   $f_{CK} \ge 12MHz: High区間 > 3 CPU/pry/周期$ 

# 29.9. 直列フ°ログラミンク・手順(訳注:本項の一部を矛盾回避のため修正しました。)

ATmega640/1280/1281/2560/2561に直列データを書く時にデータはSCKの上昇端で行われ、ATmega640/1280/1281/2560/2561から読む時にデータはSCKの下降端で行われます。タイミングの詳細については図29-12.をご覧ください。

直列プログラミング動作でのプログラミングと照合は次の手順が推奨されます(4ハイト命令形式は表29-17.を参照)。

#### 1. 電源投入手順:


RESETとSCKがLow(0)に設定されている間にVCCとGND間へ電源を印加します。いくつかのシステムで電源投入中、SCKがLowに 保持されるのを書き込み器が保証できません。この場合、SCKがLow(0)に設定されてしまった後、RESETは最低2 CPU/ロック周期 幅の正パルスを与えられなければなりません。

- 2. 最低20ms待ち、PDIピンにプログラミング許可命令を送ることによって直列プログラミングを許可してください。
- 3. 通信が同期を外していると、直列プログラミング命令は動作しません。同期していると、プログラミング許可命令の第3バイト送出時に第2 バイト(\$53)が戻ります。この戻りが正しいかどうかによらず、命令の4バイト全てが送信されなければなりません。\$53が戻らない場 合、RESETに正パルスを与え、新規プログラミング許可命令を行ってください。
- 4. フラッシュメモリは1ページ単位で書かれます。ページ容量は220頁の表29-7.で得られます。このメモリページはページ設定命令と共にアドレスの下位7+1ビットとデータを供給することによって1パイトづつ設定されます。ページが正しく設定されるのを保証するため、与えられたアトレスにデータ上位パイトが適用される前にデータ下位パイトが設定されなければなりません。プログラムメモリのページはアトレスの上位8ビット(PC15~8)を含むページ書き込み命令の設定によって(フラッシュメモリに)格納されます。この命令が行なわれる前に拡張アトレスパイト設定命令がアトレスのMSB定義に使われていることに注意してください。拡張アトレスパイトは本命令が再実行されるまで保存されます。即ち本命令は初回ページと64K語(ワート)境界を過ぎる時にだけ実行される必要があります。ポーリング(BSY/RDY)が使われない場合、使用者は次のページを行う前に最低twD\_FLASH(表29-16.参照)待たなければなりません。フラッシュ書き込み操作完了前の(ポーリング以外の)直列プログラミングインターフェースでのアクセスは不正な書き込み結果になり得ます。
- 5. EEPROMはページ単位かバイト単位のどちらかでプログラミングできます。

**ハイト単位**: EEPROMは適切なEEPROM書き込み命令と共にアドレスとデータを供給することによって1ハイト単位で書かれます。EEP ROMのメモリ位置は新規データが書かれるのに先立って始めで自動的に消去されます。ポーリング(BSY/RDY)が使われない場合、 次のハイトを行う前に最低twD\_EEPROM(表29-16.参照)待たなければなりません。

ページ単位: EEPROMの1ページはEPROMページ設定命令と共にアドレスの下位3ビットとデータを供給することによって1ハ´イトづつ設定されます。EEPROMページはアドレスの上位9ビットを含むEEPROMページ<sup>\*</sup>書き込み命令により(EEPROMに)格納されます。EEPRO Mページ アクセス使用時、EEPROMページ 設定命令で設定したハ´イト位置だけが変更されます。残りの位置は無変化で留まります。 ポーリング(BSY/RDY)が使われない場合、次ページ(表29-8.参照)を行う前に最低twD\_EEPROM(表29-16.参照)待たなければなりません。チップ消去されたデバイスでの\$FFデータは書かれる必要がありません。

6. どのメモリ位置も選んだアトレスの内容を直列出力PDOに読み戻す読み出し命令を使うことで照合できます。フラッシュメモリ読み出し時、フラッシュメモリ読み出し命令内に含まれない上位アトレス バイト定義に拡張アトレス バイト設定命令を使ってください。拡張アトレス バ 小はこの命令が再実行されるまで保存されます。即ち本命令は初回ヘージンと64K語(ワート)境界を過ぎる時にだけ実行される必要 があります。



- 注1: デバイスが内蔵発振器で動作する場合、XTAL1 ピンにクロック元を接続する必要はありません。
- **注2**: VCC-0.3V<AVCC<VCC+0.3Vですが、AVCCは 常に1.8~5.5V内にすべきです。

7. プログラミング作業終了時、RESETは通常動作を開始するため、High(1)に設定できます。

- 8. 電源OFF手順(必要とされるならば)
  - ・RESETをHigh(1)に設定します。
  - ・VCC電源をOFFにします。

表29-16. ヒュース, フラッシュ, EEPROM書き込み待機時間						
シンホール	最低待機時間	備考				
t <sub>WD_FUSE</sub>	4.5ms	ヒューズ書き込み				
twd_flash	4.5ms	フラッシュ メモリ書き込み				
twd_eeprom	3.6ms	EEPROM書き込み				
t <sub>WD_ERASE</sub>	9.0ms	fyプ消去				

# 29.9.1. 直列プログラミング命令一式

表29-17.と次頁の図29-11.は命令一式を記述します。

	命令形式				備考	
命令	第1バイト	第2バイト	第3バイト	第4バイト	加方	
プログラミング許可	\$AC	\$53	\$00	\$00		
チップ消去	\$AC	\$80	\$00	\$00		
多忙/準備可検査	\$F0	\$00	\$00	状態値	最下位ビットが多忙フラグ。	
設定系命令						
拡張アドレス設定(注1)	\$4D	\$00	拡張アドレス	\$00		
フラッシュ ページ内上位バ 小設定	\$48	アドレス上位	アドレス下位	上位バイト		
フラッシュ ページ内下位バイト設定	\$40	アドレス上位	アドレス下位	下位バイト		
EEPROMページ内バイト設定	\$C1	\$00	ページ内位置	バイト	注:ページ内指示以外のビットは0。	
読み出し命令						
フラッシュ メモリ上位バ 仆読み出し	\$28	アドレス上位	アドレス下位	上位バイト		
フラッシュ メモリ下位バ 仆読み出し	\$20	アドレス上位	アドレス下位	下位バイト		
EEPROM読み出し	\$A0	アドレス上位	アドレス下位	バイト		
施錠ビット読み出し	\$58	\$00	\$00	施錠ビット値		
識票バ小読み出し	\$30	\$00	アドレス	識票バイト		
ヒューズ下位読み出し	\$50	\$00	\$00	ヒューズ下位		
ヒューズ上位読み出し	\$58	\$08	\$00	ヒューズ上位		
拡張ヒューズ読み出し	\$50	\$08	\$00	拡張ヒューズ		
校正バ小読み出し	\$38	\$00	\$00	校正バイト		
書き込み命令						
フラッシュ ページ 書き込み	\$4C	アドレス上位	アドレス下位	\$00		
EEPROMバ仆書き込み	\$C0	アドレス上位	アドレス下位	バイト		
EEPROMページ書き込み	\$C2	アドレス上位	アドレス下位	\$00	注:ページ指示以外のアドレス ビットは0。	
施錠ビット書き込み	\$AC	\$E0	\$00	施錠ビット値		
ヒューズ下位書き込み	\$AC	\$A0	\$00	ヒューズ下位		
ヒューズ上位書き込み	\$AC	\$A8	\$00	ヒューズ上位		
拡張ヒューズ書き込み	\$AC	\$A4	\$00	拡張ヒューズ		

注1:全命令が全デバイスで利用可能な訳ではありません。

注: ・施錠ビットとヒューズ値はプログラムが0、非プログラムが1です。将来との互換性のため、未使用のヒューズと施錠ビットは非プログラム(1) にすべきです。


・ヒューズ、施錠ビット、識票バイト、校正バイト、ページ容量については対応項目を参照してください。

・プログラミングと書き込み器に関する応用記述についてはwww.microchip.comをご覧ください。

・第4バイトの赤背景はホスト読み込み(デバイス出力)を示します。

多忙/準備可検査バイト データ出力のLSBが1なら、プログラミング操作が未だ保留(動作中)です。次の命令が実行される前に本ビットが0 に戻るまで待ってください。

同じページ内で、下位ハイトデータは上位ハイトデータに先行して格納されなければなりません。 データがページ緩衝部に格納された後にEEPROMページをプログラムしてください。図29-11.をご覧ください。




(訳補) フラッシュ メモリ、EEPROM、ページ緩衝部内のアドレス(位置)指定に使われるビットはメモリ容量とページ構成に依存します。ATmega64 0/1280/1281/2560/2561でのこれらの指定方法は次表で要約されます。

表B. アドレス(第2,3バイト)指定法								
命令	第2バイト	第3バイト	備考					
拡張アドレス設定	0000 0000	0000 000 <mark>E</mark>	ATmega2560/2561	: <b>E</b> =PC16				
フラッシュ ページ 内バイト設定	0000 0000	OLLL LLLL	ATmega640/1280/1281/2560/2561	: L=PC6~0				
EEPROMページ内バイト設定	0000 0000	0000 0LLL	ATmega640/1280/1281/2560/2561	: <b>L</b> =EEA2~0				
フラッシュ メモリ読み出し	ОННН НННН	LLLL LLLL	ATmega640	: H=PC14~8,L=PC7~0				
	НННН НННН	LLLL LLLL	ATmega1280/1281/2560/2561	: H=PC15~8,L=PC7~0				
EEPROM読み出し	0000 HHHH	LLLL LLLL	ATmega640/1280/1281/2560/2561	: <b>H</b> =EEA11~8, <b>L</b> =EEA7~0				
フラッシュ ページ 書き込み	ОННН НННН	L000 0000	ATmega640	: H=PC14~8,L=PC7				
///// 音さ込み	НННН НННН		ATmega1280/1281/2560/2561	: H=PC15~8,L=PC7				
EEPROMバ仆書き込み	0000 HHHH	LLLL LLLL	ATmega640/1280/1281/2560/2561	: <b>H</b> =EEA11~8, <b>L</b> =EEA7~0				
EEPROMページ書き込み	0000 HHHH	LLLL L000	ATmega640/1280/1281/2560/2561	: <b>H</b> =EEA11~8, <b>L</b> =EEA7~3				

# 29.9.2. 直列プログラミング特性

SPI部の特性については245頁の「SPIタイミング、特性」を参照してください。



# 29.10. JTAGインターフェース経由のプログラミング

JTAGインターフェースを通すプログラミングは4つのJTAG仕様ピン、TCK,TMS,TDI,TDOの制御が必要です。RESETピンとクロックピンの制御は必要とされません。

JTAGインターフェースが使われ得るにはJTAGENヒューズがプログラム(0)されなければなりません。このデバイスは既定でこのヒューズがプログラム (0)されて出荷されます。更にMCU制御レジスタ(MCUCR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されなければなりません。JTD ビットが設定(1)の場合、代わりに外部リセットを強制的なLowにできます。その後、2チップ(CPU)クロック後にJTDビットが解除(0)され、JTAG ビンはプログラミングに利用できます。これはJTAGインターフェース経由実装書き込みを許すにも拘らず、一方、実行動作で標準ポートビンと してJTAGビンを使う手段を提供します。境界走査(Boundary-Scan)や内蔵デバッグ機能にJTAGビンを使う時にこの手法が使えないこと に注意してください。これらの場合のJTAGビンはその目的専用にされなければなりません。

プログラミング中、TCK入力のクロック周波数はチップの最高周波数よりも低くなければなりません。システムクロック前置分周器はTCKクロック入力を充分に低い周波数へ分周するのには使えません。


この文書内の定義では全ての移動レジスタについて入出力ともLSBが最初に移動されます。

#### 29.10.1. プログラミング特殊JTAG命令

命令レシ、スタ(IR)は4ビット長で、16種類までの命令を 支援します。以下に示される一覧はプログラミングに 有用なJTAG命令です。

各命令の命令コートは命令名後の16進形式で示されます。本文は各命令についてTDIとTDO間の経路として選ばれるデータレジスタを記述します。

検査入出力ポート(TAP)制御器の検査実行/アイドル 状態は内部/ロックの発生に使われます。また、JTA G手順間のアイドル状態としても使えます。命令を切 り替えるための順次回路の順番は図29-13.で示さ れます。



#### **29.10.2.** AVR\_RESET (\$C)

AVRデバイスをリセット状態へ、またはリセット状態から開放するためのAVR固有公開JTAG命令です。この命令によって検査入出力ポート (TAP)制御器はリセットされません。1ビットのリセットレジスタがデータレジスタ(DR)として選ばれます。リセットチェーンに論理1がある限り、リセットが 有効であることに注意してください。このチェーンからの出力はラッチされません。本命令が有効な状態を次に示します。

・DR移動 : リセット レジスタがTCKクロック入力によって移されます。

#### **29.10.3. PROG\_ENABLE** (\$4)

JTAGホート経由のプログラミングを許可するためのAVR固有公開JTAG命令です。16ビット長のプログラミング許可レジスタがデータレジスタ(DR) として選ばれます。本命令が有効な状態を次に示します。

- ・DR移動 : プログラミング許可識別子がデータレジスタに移動入力されます。
- ・DR更新 : プログラミング許可識別子が正規値と比較され、識別子が有効なら、プログラミング動作に移行されます。

#### **29.10.4. PROG\_COMMANDS** (\$5)

JTAGポート経由のプログラミング命令移行用のAVR固有公開JTAG命令です。15ビット長のプログラミング命令レジスタがデータ レジスタ(DR)とし て選ばれます。本命令が有効な状態を次に示します。

- ・DR捕獲 : 直前の命令の結果がデータレジスタに設定されます。
- ・DR移動 : データレジスタがTCK入力により移され、直前の命令の結果を移動出力し、新規命令を移動入力します。
- ・DR更新 : プログラミング命令がフラッシュメモリ入力に適用されます。
- ・検査実行/アイ・ル:1つのクロック周期が生成され、適用された命令を実行します。

#### **29.10.5. PROG\_PAGELOAD** (\$6)

JTAGポート経由でフラッシュ メモリのページ データを直接設定するためのAVR固有公開JTAG命令です。8ビット フラッシュ バイト データ レジスタ がデータ レジスタ(DR)として選ばれます。これは物理的にプログラミング命令レジスタの下位8ビットです。活性(有効)状態は以下です。

- ・DR移動 : フラッシュ バイト データ レジスタがTCKクロック入力によって移動されます。
- ・DR更新 : フラッシュ ベイト データ レジスタの内容が一時レジスタに複写されます。11 TCK周期で開始される書き込み(設定)手 順が一時レジスタの内容をフラッシュ ページ緩衝部に設定します。AVRはPROG\_PAGELOAD命令移行後出会っ た最初のDR更新に対して下位ベイトで始め、新規DR更新状態毎に上位/下位ベイト書き込み間を自動的に切 り替えます。プログラム カウンタは最初の書き込みベイトを除き、下位ベイト書き込み前に予め増加(+1)されます。こ れは最初のデータがPROG\_COMMANDSによって設定したアドレスに書かれ、ページ緩衝部の最終位置設定が プログラム カウンタを次ページへ増加しないことを保証します。

#### **29.10.6. PROG\_PAGEREAD** (\$7)

JTAGホート経由でフラッシュメモリ内容を直接捕獲するためのAVR固有公開JTAG命令です。8ビットフラッシュハイトデータレジスタがデータレジスタ(DR)として選ばれます。これは物理的にプログラミング命令レジスタの下位8ビットです。活性(有効)状態は以下です。

- ・DR捕獲 : 選んだフラッシュ メモリ ハイトの内容がフラッシュ ハイト データ レジスタに捕獲されます。AVRはPROG\_PAGEREAD命令 移行後に出会った最初のDR捕獲に対して下位ハイトで始め、新規DR捕獲状態毎に上位/下位ハイト読み込み 間を自動的に切り替えます。プログラム カウンタは最初の読み込みハイトを含め、各上位ハイト読み込み後に増加 (+1)されます。これは最初のデータがPROG\_COMMANDSによって設定した先頭アトレスから捕獲され、ヘージの 最終位置読み込みがプログラム カウンタを次ヘージ へ増加(進行)することを保証します。
- ・DR移動 : フラッシュ バイト データ レジスタがTCKクロック入力によって移動されます。

### 29.10.7. データレジスタ

データレジスタ(DR)は233頁の「プログラミング特殊JTAG命令」項で記載されたJTAG命令レジスタ(IR)によって選ばれます。プログラミング操作 に関連するデータレシ<sup>、</sup>スタを次に示します。

- リセット(Reset)レシ、スタ
- ・プログラミング許可(Programing Enable)レジスタ
- ・ プログラミング命令(Programing Command)レジスタ
- 7ラッシュ ハイト データ(Flash Data Byte)レジスタ


### 29.10.8. リセット (Reset) レシズタ

リセットレジスタはプログラミング中、デバイスをリセットするのに使われる検査データレジスタです。プログラミング動作への移行に先立ってデバイスを リセットするのに必要とされます。

リセットレジスタ内の値1は外部RESETをLowに引き込むことに相当します。リセットレジスタ内の値が1である限り、デバイスはリセットされます。 リセットレジスタの開放後、デバイスはクロック種別ヒューズ設定に従ってリセット起動遅延時間(29頁の「クロック元」参照)分リセットを維持します。 202頁の図27-2.で示されるようにこのデータレジスタからの出力はラッチされず、それ故リセットが直ちに起こります。

#### 29.10.9. プログラミング許可 (Programing Enable) レジスタ

プログラミング許可レジスタは16ビット長のレジスタです。このレジスタの 内容はプログラミング許可識別子\$A370(1010 0011 0111 0000)と 比較されます。このレジスタの内容がプログラミング許可識別子と 一致すると、JTAGホート経由のプログラミングが許可されます。こ のレジスタは電源ONリセットで0にリセットされ、プログラミング動作を抜 ける時には常にリセットされるべきです。



### 29.10.10. プログラミング 命令 (Programing Command) レジスタ

プログラミング命令レジスタは15ビット長のレジスタです。このレジスタは プログラミング命令を連続的に移動入力し、直前のプログラミング命 令の結果を連続的に移動出力するのに使われます。JTAGプ ログラミング命令一式は表29-18.で示されます。プログラミング命令 を移動入力する時の状態順は図29-16.で図解されます。



衣23	9-18. J	TAGプログラミング命令一式(手順		трош+	/# <del>*</del>
		命令	TDI入力	TDO出力	備考
チ			010 0011 1000 0000	XXX XXXX XXXX XXXX	
チップ消去	1 ①	チップ消去	011 0001 1000 0000	XXX XXXX XXXX XXXX	
ノ消	-		011 0011 1000 0000	XXX XXXX XXXX XXXX	
去			011 0011 1000 0000	XXX XXXX XXXX XXXX	
	12	チップ消去完了検査	011 0011 1000 0000	xxx xx <mark>S</mark> x xxxx xxxx	(注2)
	2(1)	フラッシュ書き込み移行	010 0011 0001 0000	XXX XXXX XXXX XXXX	
	22	アドレス拡張上位バイ・設定	000 0111 EEEE EEEE	XXX XXXX XXXX XXXX	
2	23	アドレス上位バイト設定	000 0111 HHHH HHHH	XXX XXXX XXXX XXXX	(注10)
フラッ	24	アドレス下位バイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
2	25	データ下位バイト設定	001 0011 <b>WWWW WWWW</b>	XXX XXXX XXXX XXXX	
칠	26	データ上位バイト設定	001 0111 WWWW WWWW	XXX XXXX XXXX XXXX	
소			011 0111 0000 0000	XXX XXXX XXXX XXXX	(注1)
モリ	2⑦	データ ラッチ	111 0111 0000 0000	XXX XXXX XXXX XXXX	
書			011 0111 0000 0000	XXX XXXX XXXX XXXX	
き			011 0111 0000 0000	XXX XXXX XXXX XXXX	( <mark>注1</mark> )
書き込み	2(8)	ページ書き込み	011 0101 0000 0000	XXX XXXX XXXX XXXX	
07	20		011 0111 0000 0000	XXX XXXX XXXX XXXX	
			011 0111 0000 0000	XXX XXXX XXXX XXXX	
	29	ページ書き込み完了検査	011 0111 0000 0000	xxx xx <mark>S</mark> x xxxx xxxx	(注2)
_	3①	フラッシュ読み出し移行	010 0011 0000 0010	XXX XXXX XXXX XXXX	
🗐	32	アドレス拡張上位バイト設定	000 0111 EEEE EEEE	XXX XXXX XXXX XXXX	(注10)
フラッシュ読出	33	アドレス上位バイト設定	000 0111 HHHH HHHH	XXX XXXX XXXX XXXX	(注10)
<u> </u>	3(4)	アドレス下位バイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
読			011 0010 0000 0000	XXX XXXX XXXX XXXX	
世	35	データ下位/上位ハイト取得	011 0110 0000 0000	xxx xxxx RRRR RRRR	下位バイト
			011 0111 0000 0000	xxx xxxx RRRR RRRR	上位バイト
	4(1)	EEPROM書き込み移行	010 0011 0001 0001	XXX XXXX XXXX XXXX	
	42	アドレス上位バイト設定	000 0111 HHHH HHHH	XXX XXXX XXXX XXXX	(注10)
-	43	アドレス下位バイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
EEPROM書き込み	44	データバイ設定	001 0011 WWWW WWWW	XXX XXXX XXXX XXXX	
B			011 0111 0000 0000	XXX XXXX XXXX XXXX	(注1)
0	45	データ ラッチ	111 0111 0000 0000	XXX XXXX XXXX XXXX	
M	Ŭ		011 0111 0000 0000	XXX XXXX XXXX XXXX	
言			011 0011 0000 0000	XXX XXXX XXXX XXXX	(注1)
込			011 0001 0000 0000	XXX XXXX XXXX XXXX	
み	46	EEPROM書き込み	011 0011 0000 0000	XXX XXXX XXXX XXXX	
			011 0011 0000 0000	XXX XXXX XXXX XXXX	
	4(7)	EEPROM書き込み完了検査		XXX XX <sup>S</sup> X XXXX XXXX	( <b>注2</b> )
E	5(1)	EEPROM読み出し移行	010 0011 0000 0011		
Ē	52	アドレス上位バイ設定	000 0111 HHHH HHHH		(注10)
Ŕ	53	アドレス下位バイ設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
<b>EEPRON読出し</b>			011 0011 LLLL LLLL		
読	5(4)	EEPROM読み出し	011 0011 <u>LLLL</u> <u>LLLL</u> 011 0010 0000 0000	XXX XXXX XXXX XXXX	
出	J (4)			XXX XXXX XXXX XXXX	
	「へ結く		011 0011 0000 0000	XXX XXXX RRRR RRRR	

# 表29-18. JTAGプログラミング命令一式 (手順)

次頁へ続く

		命令	TDI入力	TDO出力	備考			
	6①	ヒューズ書き込み移行	010 0011 0100 0000	XXX XXXX XXXX XXXX				
ł	6 ②	データ下位バイト設定	001 0011 WWWW WWWW		(注3) ビット配置は219頁の表29-3.参照			
ł	- 0		011 1011 0000 0000		(注1)			
			011 1001 0000 0000	XXX XXXX XXXX XXXX	() 1)			
ł	63	拡張ヒューズ書き込み	011 1011 0000 0000					
				XXX XXXX XXXX XXXX				
ł			011 1011 0000 0000	XXX XXXX XXXX XXXX				
ŀ	64	拡張ヒューズ書き込み完了検査	011 1011 0000 0000	XXX XX <sup>S</sup> X XXXX XXXX	(注2)			
ł	65	データ下位バイト設定	001 0011 WWWW WWWW	XXX XXXX XXXX XXXX	(注3) ビット配置は219頁の表29-4.参照			
			011 0111 0000 0000	XXX XXXX XXXX XXXX	(注1)			
	66	上位側ヒューズ書き込み	011 0101 0000 0000	XXX XXXX XXXX XXXX				
	00		011 0111 0000 0000	XXX XXXX XXXX XXXX				
			$011 \ 0111 \ 0000 \ 0000$	XXX XXXX XXXX XXXX				
	6⑦	上位ヒューズ書き込み完了検査	011 0111 0000 0000	xxx xx <mark>S</mark> x xxxx xxxx	(注2)			
ſ	68	データ下位バイト設定	001 0011 WWWW WWWW	XXX XXXX XXXX XXXX	(注3) ビット配置は219頁の表29-5.参照			
ľ			011 0011 0000 0000	XXX XXXX XXXX XXXX	(注1)			
	0		011 0001 0000 0000	XXX XXXX XXXX XXXX	<b>····</b>			
	69	下位側ヒューズ書き込み	011 0011 0000 0000	XXX XXXX XXXX XXXX				
			011 0011 0000 0000	XXX XXXX XXXX XXXX				
ł	6 10	下位ヒューズ書き込み完了検査	011 0011 0000 0000	XXX XX <sup>S</sup> X XXXX XXXX	(注 <b>2</b> )			
+	7①	施錠ビット書き込み移行						
	7 ②	データ下位バイ設定	010 0011 0010 0000	XXX XXXX XXXX XXXX	 (注4) ビット配置は218頁の表29-1.参照			
	12		001 0011 11WW WWWW	XXX XXXX XXXX XXXX				
			011 0011 0000 0000	XXX XXXX XXXX XXXX	(注1)			
	7③ 施錠ビット書き込み	011 0001 0000 0000	XXX XXXX XXXX XXXX					
•			011 0011 0000 0000	XXX XXXX XXXX XXXX				
:			011 0011 0000 0000	XXX XXXX XXXX XXXX				
	7(4)	施錠ビット書き込み完了検査	011 0011 0000 0000	xxx xx <sup>S</sup> x xxxx xxxx	(注2)			
	8①	ヒューズ/施錠ビット読み出し移行	$010 \ 0011 \ 0000 \ 0100$	XXX XXXX XXXX XXXX				
	82	拡張ヒューズ読み出し	011 1010 0000 0000	XXX XXXX XXXX XXXX	ビル町里は010百の <b>ま00 0</b> 名昭			
	84	拡張しュース記み出し	011 1011 0000 0000	XXX XXXX RRRR RRRR	(注5) ビット配置は219頁の表29-3.参照			
• [	0		011 1110 0000 0000	XXX XXXX XXXX XXXX				
•	83	上位側ヒューズ読み出し	011 1111 0000 0000	XXX XXXX RRRR RRRR	(注5) ビット配置は219頁の表29-4.参照			
ì			011 0010 0000 0000	XXX XXXX XXXX XXXX				
Ē	8(4)	下位側ヒュース、読み出し	011 0011 0000 0000	XXX XXXX RRRR RRRR	(注5) ビット配置は219頁の表29-5.参照			
			011 0110 0000 0000	XXX XXXX XXXX XXXX				
	8 (5)	施錠ビット読み出し	011 0111 0000 0000	XXX XXXX XXRR RRRR	(注5) ビット配置は218頁の表29-1.参照			
			011 1010 0000 0000					
r				XXX XXXX XXXX XXXX				
	00		011 1110 0000 0000	XXX XXXX RRRR RRRR	拡張ヒュース			
•	86	ヒューズ・/施錠ビット読み出し		XXX XXXX RRRR RRRR	上位ヒュース*(注5)			
				XXX XXXX RRRR RRRR	<u>F1UE2-X</u>			
_		and must be the second stars of the	011 0111 0000 0000		施錠ビット			
	9①	識票バイ読み出し移行	010 0011 0000 1000					
	92	アドレスバイ設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX				
•	93	識票バ小読み出し	011 0010 0000 0000					
	0		011 0011 0000 0000					
	10 ①	校正バ小読み出し移行	$010 \ 0011 \ 0000 \ 1000$	XXX XXXX XXXX XXXX				
	10②	アドレスバイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX				
1	10.0		011 0110 0000 0000					
	10③	校正バ小読み出し	011 0111 0000 0000					
			010 0011 0000 0000					
	11 ①	無操作設定	011 0011 0000 0000					
Image: Second state in the second state i								

# 表29-18 (続き). JTAGプログラミング命令一式

注1:この命令は直前の命令手順によって上位7ビットが正しく設定されている(通常の)場合、必要ではありません。

注2 : Sが1になるまで繰り返します。(待機)

注3:設定値0でプログラム、1で非プログラムです。

注4:設定値0でプログラム、1では施錠ビットが変化しません。

注5 : 読み出し値0でプログラム、1で非プログラムです。

(訳注)原書での注6~9は表内備考欄に直接記載しました。

注10: PCMSB(表29-7.参照)とEEAMSB(表29-8.参照)を越えるアドレス ビットは無効です。

注11:全てのTDIとTDO手順は2進数で示されています。


# 29.10.11. フラッシュ バイト データ (Flash Data Byte) レジスタ


フラッシュ バイト データレジスタはページ 書き込み実行 前のフラッシュ メモリ ページ 緩衝部全体設定、またはフ ラッシュ メモリ内容の読み出しや照合の効率的な方 法を提供します。順次回路はフラッシュ メモリへの制 御信号を設定し、フラッシュ メモリからのストローフ 信号 を判断し、従って移動入出力されるためのデータ語 だけが必要です。

実際のフラッシュハイトデータレジスタは8ビットの走査 チェーンと8ビットの一時レジスタから成ります。ヘージ設 定中、DR更新状態は走査チェーンによる内容を一 時レジスタへ複写し、11 TCK周期内で一時レジスタ の内容をフラッシュメモリページ緩衝部へ設定する書 き込み(設定)手順を始めます。AVRはPROG\_PAG ELOAD命令移行後に出会った最初のDR更新に 対して下位ハイトで始め、新規DR更新毎に上位/ 下位ハイト書き込み間を自動的に切り替えます。プ ログラム カウンタは最初の書き込みハイトを除き、下位 ハイト書き込み前に予め増加(+1)されます。これは PROG\_COMMANDSによって設定したアトレスに最 初のデータが書かれ、ページ緩衝部の最終位置設 定がプログラム カウンタを次ページに増加しないことを 保証します。

ページ読み込み中、選んだフラッシュ メモリのバイトの

内容はDR捕獲状態中にフラッシュハイトデータレジスタ内に捕獲されま す。AVRはPROG\_PAGEREAD命令移行後に出会った最初のDR捕 獲に対して下位ハイトで始め、新規DR捕獲毎に上位/下位ハイト読み 込み間を自動的に切り替えます。プログラムカウンタは最初の読み込み ハイトを含め、各上位ハイト読み込み後に増加(+1)されます。これは最 初のデータがPROG\_COMMANDSによって設定した先頭アトレスから捕 獲され、ページの最終位置読み込みがプログラムカウンタを次ページに増 加(進行)することを保証します。





フラッシュハイトデータレジスタを制御する順次回路はTCKによってクロック駆動されます。通常動作中内でフラッシュメモリの各ハイトに対して8 ビットが移動され、TAP制御器を通して誘導するために必要としたこのクロック周期はフラッシュハイトデータレジスタに対し、それが使用者に とって明白に操作を完了するための充分なクロック パルス数で順次回路を自動的に送ります。けれどもページ設定中に各DR更新状態 間で更に数ビットが移動される場合、各DR更新状態間の最小11 TCK周期を保証するためのいくつかのTCK周期に対し、TAP制御 器は検査実行/アイドル状態に留まるべきです。

### 29.10.12. プログラミング手法

1①、1②形式のような以下の全ての参照は表29-18.を参照してください。

### 29.10.13. プログラミング動作への移行

- 1. JTAG命令AVR\_RESETを入力し、リセットレジスタに1を移動します。
- 2. PROG\_ENABLE命令を入力し、プログラミング許可レジスタに \$A370(1010 0011 0111 0000)を移動します。

### 29.10.14. プログラミング動作からの抜け出し

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. 無操作命令(11①参照)により、全てのプログラジング命令を禁止します。
- 3. PROG\_ENABLE命令を入力し、プログラミング許可レジスタに \$0000(0000 0000 0000 0000)を移動します。
- 4. JTAG命令AVR\_RESETを入力し、リセットレジスタに0を移動します。

### 29.10.15. チップ消去の実行

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. チップ消去命令(1①参照)を使い、チップ消去を開始します。
- 3. チップ消去完了検査(12)参照)を使い、完了までポーリングするか、tWLRH\_CE(229頁の表29-14.参照)時間待ちます。

#### 29.10.16. フラッシュ メモリの書き込み

フラッシュメモリへ書き込む前にチップ消去が実行されなければなりません。237頁の「チップ消去の実行」をご覧ください。

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. フラッシュ書き込み移行命令(2①参照)を使い、フラッシュメモリ書き込みを許可します。
- 3. 上位拡張アドレス設定命令(22)参照)を使い、書き込みアドレス上位拡張バイトを設定します。
- 4. アドレス上位設定命令(23参照)を使い、書き込みアドレス上位バイトを設定します。
- 5. アドレス下位設定命令(24)参照)を使い、書き込みアドレス下位バイトを設定します。
- 6. データ設定命令(25, 26, 27参照)を使い、書き込みデータを設定します。
- 7. ページ内の全語(ワード)数分5.と6.を繰り返します。
- 8. ページ書き込み命令(28参照)を使い、ページをフラッシュメモリに書き込みます。

9. ページ書き込み完了検査(2.9参照)を使い、完了までポーリングするか、tWLRH\_FLASH(229頁の表29-14.参照)時間待ちます。

10. 全データ書き込みまで3.~9.を繰り返します。

より効率的なデータ転送はPROG\_PAGELOAD命令を使うことで達せられます。

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. フラッシュ書き込み移行命令(2①参照)を使い、フラッシュメモリ書き込みを許可します。
- 3. アドレス設定命令(22), 23), 24参照)を使い、ページ アドレスを設定します。ページ 内アドレスにはPCWORD(220頁の表29-7.参照)が 使われ、これらのビットは0として書かれなければなりません。
- 4. JTAG命令PROG\_PAGELOADを入力します。
- 5. 先頭命令のLSBから始まって最終命令のMSBで終わるページ内にハイト単位で全命令語を移動入力することによってページ全体を 設定します。フラッシュ ハイト データ レジスタの内容をフラッシュ ページ位置に複写し、各新規語(ワード)前にプログラム カウンタを自動増加す るのにDR更新を使います。
- 6. JTAG命令PROG\_COMMANDSを入力します。
- 7. ページ書き込み命令(2⑧参照)を使い、ページをフラッシュメモリに書き込みます。
- 8. ページ書き込み完了検査(2⑨参照)を使い、完了までポーリングするか、twLRH\_FLASH(226頁の表29-14.参照)時間待機します。
- 9. 全データ書き込みまで3.~8.を繰り返します。

#### 29.10.17. フラッシュ メモリの読み出し

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. フラッシュ読み出し移行命令(3①参照)を使い、フラッシュ メモリ読み出しを許可します。
- 3. アドレス設定命令(32), 33, 34参照)を使い、読み出しアドレスを設定します。
- 4. データ読み出し命令(35)参照)を使い、データを読み出します。
- 5. 全データ読み出しまで3.~4.を繰り返します。

より効率的なデータ転送はPROG\_PAGEREAD命令を使うことで達せられます。

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. フラッシュ読み出し移行命令(3①参照)を使い、フラッシュメモリ読み出しを許可します。
- 3. アドレス設定命令(32), 33), 34)参照)を使い、ページ アドレスを設定します。ページ 内アドレスにはPCWORD(220頁の表29-7.参照)が 使われ、これらのビットは0として書かれなければなりません。
- 4. JTAG命令PROG\_PAGEREADを入力します。
- 5. 先頭命令のLSBから始まって最終命令のMSBで終わるページ(またはフラッシュ)内で全命令語を移動出力することで、ページ(または フラッシュ)全体を読みます。DR捕獲状態はフラッシュメモリからのデータ捕獲と各語(ワード)が読まれた後にプログラムカウンタも自動増加しま す。DR移動に先立ってDR捕獲が起きることに注意してください。従って移動出力される先頭ハイトは有効なデータを含みます。
- 6. JTAG命令PROG\_COMMANDSを入力します。
- 7. 全データ読み出しまで3.~6.を繰り返します。

### 29.10.18. EEPROMの書き込み

EEPROMへ書き込む前にチップ消去が実行されなければなりません。237頁の「チップ消去の実行」をご覧ください。

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. EEPROM書き込み移行命令(4①参照)を使い、EEPROMメモリ書き込みを許可します。
- 3. アドレス上位設定命令(42)参照)を使い、書き込みアドレス上位バイトを設定します。
- 4. アドレス下位設定命令(43)参照)を使い、書き込みアドレス下位バイトを設定します。
- 5. データ設定命令(4④,4⑤参照)を使い、書き込みデータを設定します。
- 6. ページ内の全バイ教分4.と5.を繰り返します。
- 7. EEPROM書き込み命令(46)参照)を使い、データをEEPROMメモリに書き込みます。
- 8. EEPROM書き込み完了検査(47)参照)を使い、完了までポーリングするか、twLRH(229頁の表29-14.参照)時間待ちます。
- 9. 全データ書き込みまで3.~8.を繰り返します。

PROG\_PAGELOAD命令がEEPROM書き込み時に使えないことに注意してください。

#### 29.10.19. EEPROMの読み出し

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. EEPROM読み出し移行命令(5①参照)を使い、EEPROMメモリ読み出しを許可します。
- 3. アドレス設定命令(52), 53参照)を使い、読み出しアドレスを設定します。
- 4. データ読み出し命令(5④参照)を使い、データを読み出します。
- 5. 全データが読み出されてしまうまで3.~4.を繰り返します。

PROG\_PAGEREAD命令がEEPROM読み出し時に使えないことに注意してください。

#### 29.10.20. ヒュース ビットの書き込み (訳注:本項は修正してあります。)

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. ヒューズ書き込み移行命令(6①参照)を使い、ヒューズ書き込みを許可します。
- 3. 拡張データ設定命令(62参照)を使い、拡張ヒューズ値を設定します。(0=プログラム、1=非プログラム)
- 4. 拡張ヒューズ書き込み命令(63)参照)を使い、拡張ヒューズを書き込みます。
- 5. ヒューズ書き込み完了検査(6.4参照)を使い、完了までポーリングするか、twLRH(229頁の表29-14.参照)時間待ちます。
- 6. 上位データ設定命令(65参照)を使い、上位側ヒューズ値を設定します。(0=プログラム、1=非プログラム)
- 7. 上位ヒューズ書き込み命令(66)参照)を使い、上位側ヒューズを書き込みます。
- 8. ヒューズ書き込み完了検査(6⑦参照)を使い、完了までポーリングするか、twLRH(229頁の表29-14.参照)時間待ちます。
- 9. 下位データ設定命令(68参照)を使い、下位側ヒューズ値を設定します。(0=プログラム、1=非プログラム)
- 10. 下位ヒューズ書き込み命令(69参照)を使い、下位側ヒューズを書き込みます。
- 11. ヒューズ書き込み完了検査(61)参照)を使い、完了までポーリングするか、twLRH(229頁の表29-14.参照)時間待ちます。

#### 29.10.21. 施錠ビットの書き込み

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. 施錠ビット書き込み移行命令(7①参照)を使い、施錠ビット書き込みを許可します。
- 3. データ設定命令(72)参照)を使い、施錠ビット値を設定します。(0=プログラム、1=無変化)
- 4. 施錠ビット書き込み命令(73参照)を使い、施錠ビットに書き込みます。
- 5. 施錠ビット書き込み完了検査(7④参照)を使い、完了までポーリングするか、twLRH(229頁の表29-14.参照)時間待ちます。

#### 29.10.22. ヒュース"/施錠ビットの読み出し(訳注:本項は修正してあります。)

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. ヒューズ/施錠ビット読み出し移行命令(8①参照)を使い、ヒューズ/施錠ビット読み出しを許可します。
- 3. 全てのヒューズと施錠ビットを読むにはヒューズ/施錠ビット読み出し命令(8⑥参照)を使います。 拡張ヒューズビットのみを読み出す場合は拡張ヒューズ読み出し命令(8②参照)を使います。 上位側ヒューズビットだけを読むには上位ヒューズ読み出し命令(8③参照)を使います。 下位側ヒューズビットだけを読むには下位ヒューズ読み出し命令(8④参照)を使います。 施錠ビットだけを読むには施錠ビット読み出し命令(8⑤参照)を使います。

#### 29.10.23. 識票バ 仆の読み出し

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. 識票読み出し移行命令(9①参照)を使い、識票読み出しを許可します。
- 3. アドレス設定命令(92参照)を使い、読み出しアドレス\$00を設定します。
- 4. データ読み出し命令(93)参照)を使い、識票バイトを読み出します。
- 5. 第2、第3パイを読むためにアドレスを\$01,\$02として各々3.~4.を繰り返します。

#### 29.10.24. 校正バ 仆の読み出し

- 1. JTAG命令PROG\_COMMANDSを入力します。
- 2. 校正バイ読み出し移行命令(10①参照)を使い、校正バイ読み出しを許可します。
- 3. アドレス設定命令(102)参照)を使い、読み出しアドレス\$00を設定します。
- 4. データ読み出し命令(103)参照)を使い、校正バイトを読み出します。

# 30. 電気的特性

30.1. 絶対最大定格 (警告)

動作温度 ・・・・・ -55℃ ~ +125℃
保存温度 ・・・・・・・・・・・・・・ -65℃ ~ +150℃
RESETを除くピン許容電圧 ・・・・・・・・・ -0.5V ~ VCC+0.5V
RESETピン許容電圧 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
最大動作電圧 ····· 6.0V
入出力ピン出力電流 ・・・・・・・・・・・・・・・・・・・・・ 40.0mA
消費電流 •••••• 200.0mA

(警告)

絶対最大定格を超える負担はデバイスに定常的な損傷を与えます。 絶対最大定格は負担の定格を示すためだけのもので、この値また は、この仕様書の動作特性で示された値を超える条件で動作する ことを示すものではありません。長時間の最大定格での使用はデバ イスの信頼性を損なう場合があります。

# 30.2. DC特性

TA=-40℃~85℃, VCC=1.8V~5.5V (特記事項を除く)

シンボル	項目	条件	最小	代表	最大	単位
VIL	Lowレベル入力電圧	VCC=1.8~2.4V	-0.5		0.2VCC ( <b>注1</b> )	
VIL	(XTAL1,RESETを除く)	VCC= $2.4 \sim 5.5$ V	-0.5		0.3VCC ( <b>注1</b> )	
VIL1	Lowレヘブル入力電圧 (XTAL1)	VCC=1.8~5.5V	-0.5		0.1VCC ( <b>注1</b> )	
VIL2	Lowレヘル入力電圧 (RESET)	VCC=1.8~5.5V	-0.5		0.1VCC ( <b>注1</b> )	
VIH	Highレベル入力電圧	VCC=1.8~2.4V	0.7VCC ( <b>注2</b> )		VCC+0.5	
V I M	(XTAL1,RESETを除く)	VCC=2.4~5.5V	0.6VCC ( <b>注2</b> )		VCC+0.5	
VIH1	Highレベル入力電圧 (XTAL1)	VCC=1.8~2.4V	0.8VCC ( <b>注2</b> )		VCC+0.5	
v 11 1 1		VCC=2.4~5.5V	0.7VCC ( <b>注2</b> )		VCC+0.5	V
VIH2	Highレヘル入力電圧(RESET)	VCC=1.8~5.5V	0.9VCC ( <b>注2</b> )		VCC+0.5	
Vol	Lレヘブル出力電圧(RESETを除く)(注3)	IOL=20mA, VCC=5V			0.9	
VOL		IOL=10mA, VCC=3V			0.6	
Voh	Hレヘル出力電圧(RESETを除く)(注4)	IOH=-20mA, VCC=5V	4.2			
VOIT		IOH=-10mA, VCC=3V	2.3			
IIL	I/OビンLowレベル入力漏れ電流	VCC=5.5V			1	μA
IIH	I/OビンHighレベル入力漏れ電流	確実なH/L範囲			1	μΛ
R <sub>RST</sub>	RESETピン プルアップ 抵抗		30		60	kΩ
Rpu	I/Oピン プルアップ抵抗		20		50	N 52
	活動動作消費電流	VCC=2V, 1MHz		0.5	0.8	
	1日期期11日月貢电加 (電力削減レジスタ(PRR0,1)全ビット=1)	VCC=3V, 4MHz		3.2	5	
		VCC=5V, 8MHz		10	14	mA
ICC	アイドル動作消費電流	VCC=2V, 1MHz		0.14	0.22	III/A
ICC	(電力削減レジスタ(PRR0,1)全ビット=1)	VCC=3V, 4MHz		0.7	1.1	
		VCC=5V, 8MHz		2.7	4	
	パワーダウン動作消費電流	VCC=3V, WDT有効		<5	15	μA
		VCC=3V, WDT禁止		<1	7.5	μη
	アナログ比較器入力変位(オフセット)電圧	VCC=5V, Vin=VCC/2		<10	40	mV
IACLK	アナログ比較器入力漏れ電流	v00 0v, v11-v00/2	-50		50	nA
tACDD.	アナログ比較器伝播遅延時間	VCC=2.7V		750		ns
TACPD		VCC=4.0V		500		115

注1: Lowレベルの認識が保証される最高電圧です。

注2: Highレヘルの認識が保証される最低電圧です。

(注3)~(注4)は次頁を参照してください。

	非過渡時)に於いて検査条件(VCC=3Vで10mA,VCC=5Vで20mA)よりも多くの吸い込み電流を流すこ件を厳守しなければなりません。
ATmega1281/2561	<ol> <li>ホートA7~0、C7~4、G2のIOLの合計が100mAを超えるべきではありません。</li> <li>ホートB7~0、E7~0、G5~3のIOLの合計が100mAを超えるべきではありません。</li> <li>ホートC3~0、D7~0、G1~0のIOLの合計が100mAを超えるべきではありません。</li> <li>ホートF7~0のIOLの合計が100mAを超えるべきではありません。</li> </ol>
ATmega640/1280/2560	<ol> <li>1. ポートA7~0、J7~0、G2のIOLの合計が200mAを超えるべきではありません。</li> <li>2. ポートB7~0、G4~3、H7~0のIOLの合計が200mAを超えるべきではありません。</li> <li>3. ポートC7~0、D7~0、G1~0、L7~0のIOLの合計が200mAを超えるべきではありません。</li> <li>4. ポートE7~0、G5のIOLの合計が100mAを超えるべきではありません。</li> <li>5. ポートF7~0、K7~0のIOLの合計が100mAを超えるべきではありません。</li> </ol>
IOLが検査条件を超える されません。	5場合、VOLも仕様書での値を超えます。表の検査条件よりも大きな吸い込み電流を流すことは保証
	非過渡時)に於いて検査条件(VCC=3Vで10mA,VCC=5Vで20mA)よりも多くの吐き出し電流を流すこ 件を厳守しなければなりません。
ATmega1281/2561	<ol> <li>ホートA7~0、C7~4、G2のIOHの合計が100mAを超えるべきではありません。</li> <li>ホートB7~0、E7~0、G5~3のIOHの合計が100mAを超えるべきではありません。</li> <li>ホートC3~0、D7~0、G1~0のIOHの合計が100mAを超えるべきではありません。</li> <li>ホートF7~0のIOHの合計が100mAを超えるべきではありません。</li> </ol>
ATmega640/1280/2560	<ol> <li>ホートA7~0、J7~0、G2のIOHの合計が200mAを超えるべきではありません。</li> <li>ホートB7~0、G4~3、H7~0のIOHの合計が200mAを超えるべきではありません。</li> <li>ホートC7~0、D7~0、G1~0、L7~0のIOHの合計が200mAを超えるべきではありません。</li> <li>ホートE7~0、G5のIOHの合計が100mAを超えるべきではありません。</li> <li>ホートF7~0、K7~0のIOHの合計が100mAを超えるべきではありません。</li> </ol>
IOHが検査条件を超え	る場合、VOHも仕様書での値を超えます。表の検査条件よりも大きな吐き出し電流を流すことは保証

# 30.3. 速度勾配

されません。

最高周波数は動作電圧に依存します。図30-1.~4.で示されるように最高周波数対動作電圧曲線は1.8~2.7Vと2.7~4.5V間で直線です。

### 30.3.1. 8MHz



注: プログラム メモリのRWW領域だけを使う時は低電圧でより高い速度が達成できます。アドレスについては208頁の「フラッシュ メモリの 書き込み中に読み出し可能な領域と不能な領域」をご覧ください。

#### 30.3.2. 16MHz






# 30.4. クロック特性

#### 表30-1. 校正付き内蔵RC発振器の校正精度

校正種別	周波数	Vcc	温度	校正精度			
工場校正	8.0MHz	3V	25°C	±10%			
使用者校正	7.3~8.1MHz	1.8~5.5V( <mark>注1</mark> ), 2.7~5.5V( <mark>注2</mark> )	-40∼85°C	$\pm 1\%$			
<b>注</b> 1. ATmega640V/12	<u> <b>注1</b>: ATmega640V/1280V/1281V/2560V/2561Vに対する電圧範囲</u>						

**注2**: ATmega640/1280/1281/2560/2561に対する電圧範囲



#### 表30-2. 外部クロック特性

シンホ゛ル	項目	VCC=1.8~5.5V		VCC=2.7~5.5V		VCC=4.5~5.5V		単位	
951 IV	項日	最小	最大	最小	最大	最小	最大	甲位	
1/tclcl	クロック周波数	0	2	0	8	0	16	MHz	
tclcl	クロック周期	500		125		62.5			
t <sub>CHCX</sub>	Highレヘル時間	200		50		25		ns	
t <sub>CLCX</sub>	Lowレベル時間	200		50		25			
t <sub>CLCH</sub>	上昇時間		2.0		1.6		0.5	110	
t <sub>CHCL</sub>	下降時間		2.0		1.6		0.5	μs	
⊿tclcl	隣接クロック周期間の変化率		2		2		2	%	

注:詳細については33頁の「外部クロック信号」を参照してください。

# 30.5. システムとリセットの特性

#### 表30-3. リセット、低電圧検出(BOD)、内部基準電圧の特性

シンホ゛ル	項目	条件	最小	代表	最大	単位
V <sub>RST</sub>	RESETピン閾値電圧		0.2VCC		0.9VCC	V
t <sub>RST</sub>	リセット ハ゜ルス幅		2.5			μs
V <sub>HYST</sub>	低電圧検出ヒステリシス電圧			50		mV
t <sub>BOD</sub>	最小低電圧検出時間			2		μs
V <sub>BG</sub>	基準電圧		1.0	1.1	1.2	V
t <sub>BG</sub>	起動時間	VCC=2.7V TA=25℃		40	70	μs
I <sub>BG</sub>	消費電流	17-20 0		10		μA

# 30.5.1. 標準電源ONリセット

この電源ONリセットの実装はATmega640/1280/1281/2560/2561の初期版で存在します。下表はこの電源ONリセットの特性を記述し、 以下のデベイスに対してだけ有効です。

- ・ATmega640 :改訂A
- ・ATmega1280:改訂A
- ・ATmega1281:改訂A
- ・ATmega2560:改訂A~E
- ・ATmega2561:改訂A~E

表30-4. 標準電源ONリセット特性 (TA=-40℃~85℃)

シンホール	項目	最小 ( <mark>注</mark> 1)	代表 ( <mark>注</mark> 1)	最大 ( <mark>注1</mark> )	単位
VDOT	上昇時電源ONリセット閾値電圧(注2)	0.7	1.0	1.4	V
VPOT	下降時電源ONリセット閾値電圧(注3)	0.05	0.9	1.3	v
SRON	電源ON電圧傾斜率	0.01		4.5	V/ms

注1: 値は指針の意味だけです。

注2: 電圧上昇時にデバイスがリセットから開放される閾値です。

注3:供給電圧がこの電圧以下にならないと、上昇時の電源ONリセットは動作しません。

#### 30.5.2. 強化電源ONリセット

この電源ONリセットの実装はATmega640/1280/1281/2560/2561の新版で存在します。下表はこの電源ONリセットの特性を記述し、以下のデバイスに対してだけ有効です。

- ・ATmega640 : 改訂Bとそれ以降
- ・ATmega1280:改訂Bとそれ以降
- ・ATmega1281:改訂Bとそれ以降
- ATmega2560 : 改訂Fとそれ以降
- ・ATmega2561:改訂Fとそれ以降

#### 表30-5. 強化電源ONリセット特性 (TA=-40℃~85℃)

シンホル	項目	最小 ( <mark>注</mark> 1)	代表 ( <mark>注</mark> 1)	最大 ( <mark>注</mark> 1)	単位
VDOT	上昇時電源ONリセット閾値電圧(注2)	1.1	1.4	1.6	V
VPOT	下降時電源ONJセット閾値電圧(注3)	0.6	1.3	1.6	v
SRON	電源ON電圧傾斜率	0.01		10	V/ms

注1: 値は指針の意味だけです。

注2: 電圧上昇時にデバイスがリセットから開放される閾値です。

注3:供給電圧がこの電圧以下にならないと、上昇時の電源ONリセットは動作しません。


### 30.5.3. 低電圧検出 (BOD)

表30-6. BODLEVELヒュース <sup>*</sup> (VBOT) 設定 (注)							
BODLEVEL2~0	最小 代表 最大		単位				
111	低電圧検出(BOD)リセット禁止						
110	1.7	1.8	2.0				
101	2.5	2.7	2.9	V			
100	4.1	4.3	4.5				
$0 \ 0 \ 0 \ \sim 0 \ 1 \ 1$	(予約)						

注: いくつかのデバイスでVBOTが公称最低動作電圧未満かもしれません。こ の状態のデバイスには製造検査中、VCC(AVCC)=VBOTに落として検査さ れます。これはマイクロコントローラの正しい動作がもはや保証されない電圧 になる前に低電圧検出(BOD)リセットが起きるのを保証します。この検査は ATmega640V/1280V/1281V/2560V/2561Vの4MHz動作についてBOD LEVEL=110、ATmega640/640V/1280/1280V/1281/1281V/2560/2561 Vの8MHz動作についてBODLEVEL=101、ATmega640/1280/1281/256 0/2561の16MHz動作についてBODLEVEL=100を使って実行されます。

# 30.6. 2線直列インターフェース特性

表30-7.は2線直列バスに接続した装置に対する必要条件を記述します。ATmega640/1280/1281/2560/2561の2線直列インターフェースは記載条件下で、これらの必要条件を越えるか、または合致します。



#### 表30-7.2線直列インターフェース必要条件

シンホール	項目	条件	最小	最大	単位
VIL	Lowレベル入力電圧		-0.5	0.3VCC	
VIH	Highレベル入力電圧		0.7VCC	VCC+0.5	V
Vhys (1)	シュミットトリガ入力ヒステリシス電圧		<b>2</b> 0.05VCC		V
Vol (1)	Lowレベル出力電圧	IOL=3mA	0	0.4	
t <sub>r</sub> (1)	出力上昇時間(VILmin→VIHmax)		<b>2</b> 20+0.1Cb <b>3</b>	300	
tof (1)	出力下降時間(VIHmin→VILmax)	10pF <cb<400pf (3)<="" td=""><td><b>2</b> 20+0.1Cb <b>3</b></td><td>250</td><td>ns</td></cb<400pf>	<b>2</b> 20+0.1Cb <b>3</b>	250	ns
tsp 🛈	入力パルス最小幅(尖頭消去濾波)		0	<b>2</b> 50	
Ii	入力電流(ピン単位)	0.1VCC <vi<0.9vcc< td=""><td>-10</td><td>10</td><td>μA</td></vi<0.9vcc<>	-10	10	μA
Ci (1)	ピン入力容量			10	pF
$f_{\rm SCL}$	SCLクロック周波数 ④5	<i>f</i> <sub>CK</sub> >max(16 <i>f</i> <sub>SCL</sub> ,250kHz)	0	400	kHz
Rp	プルアップ抵抗値	$f_{\rm SCL} \leq 100 \rm kHz$	(VCC-0.4V)/3mA	1000ns/Cb	Ω
тр		$f_{ m SCL}$ >100kHz	(VCC-0.4V)/3mA	300ns/Cb	52
t <sub>HD:STA</sub>	(再送)開始条件保持時間	$f_{\rm SCL} \leq 100 \rm kHz$	4.0		
UHD:STA	(丹达) 册如未什休行时间	$f_{\rm SCL}$ >100kHz	0.6		
t <sub>LOW</sub>	SCLクロックLowレヘブル時間	$f_{\rm SCL} \leq 100 \rm kHz$	4.7		
ιΓΟΜ		f <sub>SCL</sub> >100kHz	1.3		
thigh	SCLクロックHighレヘブル時間	$f_{\rm SCL} \leq 100 \rm kHz$	4.0		μs
UNIGH		f <sub>SCL</sub> >100kHz	0.6		μδ
t <sub>SU:STA</sub>	再送開始条件準備時間	$f_{\rm SCL} \leq 100 \rm kHz$	4.7		
450:51A	行这两如末日午開时间	f <sub>SCL</sub> >100kHz	0.6		
thd:dat	データ保持時間	$f_{\rm SCL} \leq 100 \rm kHz$	0	3.45	
UND:DAT		f <sub>SCL</sub> >100kHz	0	0.9	
t <sub>SU:DAT</sub>	データ準備時間	$f_{\rm SCL} \leq 100 \rm kHz$	250		ns
U.DAI		f <sub>SCL</sub> >100kHz	100		115
t <sub>SU:STO</sub>	停止条件準備時間	$f_{\rm SCL} \leq 100 \rm kHz$	4.0		
430:510	日大十二十十二十十二十十二十十二十二十二十二十二十二十二十二十二十二十二十二十二	f <sub>SCL</sub> >100kHz	0.6		μs
tBUF	停止条件→開始条件間バス開放時間	$f_{\rm SCL} \leq 100 \rm kHz$	4.7		μο
UBUP	口	$f_{\rm SCL}$ >100kHz	1.3		

① ATmega640/1280/1281/2560/2561で、この項目は特性が記載されていますが、100%検査はされていません。

② f<sub>SCL</sub>>100kHzについてのみ必要とされます。


3 Cbは1つのバス信号線の容量(pF)です。

④ fckはCPU(システム)クロック周波数です。


5 この必要条件はATmega640/1280/1281/2560/2561の全ての2線直列インターフェース動作に適用します。2線直列バスに接続した 他の装置は一般的なf<sub>SCL</sub>必要条件に従うことだけを必要とします。

- ⑥ ATmega640/1280/1281/2560/2561の2線直列インタ−フェースによって生成した実際のLow区間は(1/fscL-2/fcK)で、従ってLow時間の必要条件に対してfscL=100kHzで厳密に満たされるには fcKが(概ね)6MHz以上でなければなりません。
- ⑦ ATmega640/1280/1281/2560/2561の2線直列インターフェースによって生成した実際のLow区間は(1/f<sub>SCL</sub>-2/f<sub>CK</sub>)で、従って f<sub>CK</sub>=8MHz時、厳密にはf<sub>SCL</sub>>308kHzでLow時間の必要条件が満たされません。それにも拘らず、パスに接続されたATmega 640/1280/1281/2560/2561装置は相応なt<sub>LOW</sub>許容余地のある他の装置だけでなく他のATmega640/1280/1281/2560/2561 装置と最高速(400kHz)で通信できるでしょう。

# 30.7. SPIタイミング特性



#### 図30-8. SPI タイミング 必要条件 (従装置動作)



#### 表30-8. SPI タイミング特性

番号	項目	動作種別	最小	代表	最大	単位
1	SCK周期	主装置		<b>表20-5</b> .参照		
2	SCK High/Low期間	主装置		50%デューティ比		
3	SCK上昇/下降時間	主装置		3.6		
4	入力データ 準備時間	主装置		10		
5	入力データ保持時間	主装置		10		
6	出力からSCK変移時間	主装置		0.5t <sub>SCK</sub>		ns
7	SCKからの出力遅延時間	主装置		10		
8	SCKからのHigh出力時間	主装置		10		
9	SS↓からの出力遅延時間	従装置		15		
10	SCK周期	従装置	4tck			
11	SCK High/Low期間 (注)	従装置	2tck			
12	SCK上昇/下降時間	従装置			1.6	μs
13	入力データ 準備時間	従装置	10			
14	入力データ保持時間	従装置	t <sub>CK</sub>			
15	SCKからの出力遅延時間	従装置		15		ns
16	SCKからのSS↑遅延時間	従装置	20			115
17	SS↑からの出力Hi-Z遅延時間	従装置		10		
18	SS↓からのSCK遅延時間	従装置	20			

注: SPIプログラミングでの最小SCK High/Low期間は、2t<sub>CLCL</sub>(t<sub>CK</sub><12MHz)、3t<sub>CLCL</sub>(t<sub>CK</sub>≧12MHz)です。

# 30.8. A/D変換器特性 (暫定)

表30-9. A/D変換特性(注: これらの値は目安だけです。)

	シンボル	項目		条件		最小	代表	最大	単位
		分解能					10		ビット
		絶対精度	VCC=4V	変換クロック=20	00kHz		2.25	2.5	
		(INL,DNL,利得,		変換クロック=1]			3		
2		変位(オフセット),量子化	雑音低	変換クロック=20	00kHz		2		
シングル		誤差を含む)		変換クロック=1]	MHz		3		
1 N		積分非直線性誤差(INL)					1.25		LSB
T		微分非直線性誤差(DNL)	VCC=4V				0.5		
1 F		変位(オフセット)(セロ)誤差	VREF=4V 変換クロック=2	00111			-2		
エンド入力変換		利得誤差	爱换/19/1-2	UUKIIZ			2		
辺変		変換クロック周波数				50		1000	kHz
換		変換時間	連続変換動	作		13		260	μs
	VREF	基準電圧				1.0		AVCC	-
	VIN	入力電圧				GND		VREF	
	VINT1	内蔵1.1V基準電圧				1.0	1.1	1.2	V
	VINT2	内蔵2.56V基準電圧				2.4	2.56	2.8	
		入力周波数带域					38.5		kHz
		A/D変換出力				0		1023	LSB
					$\times 1$		8		
		分解能			$\times 10$		8		ビット
					$\times 200$		7		
					$\times 1$		18		
		絶対精度(変位(オフセット),			×10		17		
		利得誤差校正後)			×200		9		
					$\times 1$		2.5		
		積分非直線性誤差(INL)			$\times 10$		5		
					$\times 200$		9		LOD
			VCC=5V		$\times 1$		0.75		LSB
差		微分非直線性誤差(DNL)	VREF=4V		$\times 10$		1.5		
動			変換クロック=5	$0\sim$ 200kHz	×200		10		
差動入力					$\times 1$		2		
変		変位(オフセット)(セゴ)誤差			×10		2		
変換					×200		3		
					$\times 1$		1.7		
		利得誤差			$\times 10$		1.7		%
					$\times 200$		0.5 (0.2)		
		変換クロック周波数				50		200	kHz
		変換時間				65		260	μs
	VREF	基準電圧				2.7 (2.0)		AVCC-0.5	
	VIN	入力電圧				GND		VCC	V
	VDIFF	差動入力電圧差				-VREF/利得		VREF/利得	
		入力周波数帯域					4		kHz
		A/D変換出力				-512		511	LSB
	AVCC	アナログ供給電圧				VCC-0.3		VCC+0.3	V
共	VINT	内蔵2.56V基準電圧				2.3	2.56	2.8	V
共 通	R <sub>REF</sub>	基準電圧入力インピーダンス					32		kΩ
	Rain	アナログ入力インピーダンス					100		MΩ

(訳注)原書の表31-9.と表31-10.は表30-9.として統合しました。

# 30.9. 外部メモリ タイミング 特性

# 表30-11. 外部データメモリ特性 (VCC=4.5V~5.5V、待ちなし)

	2.5.+*0	语日	8MF	lz時	— 舟	<b>设式</b>		出生
	シンホ゛ル	項目	最小	最大	最小	最大	注	単位
0	1/t <sub>CLCL</sub>	発振器周波数			0.0	16		MHz
1	t <sub>LHLL</sub>	ALE Highハ゜ルス幅	115		1.0t <sub>CLCL</sub> -10			
2	tAVLL	ALE↓前 下位アドレス準備時間	57.5		0.5tclcl-5		1	
3A	tllax,st	ラ小時 ALE↓後 下位アドレス保持時間	5		5			
3B	t <sub>LLAX,LD</sub>	リード時 ALE↓後 下位アドレス保持時間	5		5			
4	t <sub>AVLLC</sub>	ALE↓前 上位アドレス準備時間	57.5		0.5t <sub>CLCL</sub> -5		1	
5	t <sub>AVRL</sub>	リード時RD↓前下位アドレス有効時間	115		1.0t <sub>CLCL</sub> -10			
6	t <sub>AVWL</sub>	ライト時WR↓前 下位アドレス有効時間	115		1.0t <sub>CLCL</sub> -10			
7	tllwl	ALE↓後 WR↓遅延時間	47.5	67.5	0.5t <sub>CLCL</sub> -15	0.5tclcl+5	2	na
8	t <sub>LLRL</sub>	ALE↓後 RD↓遅延時間	47.5	67.5	0.5t <sub>CLCL</sub> -15	0.5t <sub>CLCL</sub> +5	2	ns
9	t <sub>DVRH</sub>	RD ↑ 前 データ準備時間	40		40			
10	t <sub>RLDV</sub>	RD ↓後 データ出力遅延時間		75		1.0tclcl-50		
11	t <sub>RHDX</sub>	RD ↑後 データ保持時間	0		0			
12	t <sub>RLRH</sub>	RD Lowパルス幅	115		1.0tclcl-10			
13	tovwl	WR↓前データ準備時間	42.5		0.5tclcl-20		1	
14	t <sub>WHDX</sub>	WR ↑後 データ保持時間	115		1.0t <sub>CLCL</sub> -10			
15	t <sub>DVWH</sub>	WR ↑ 前 データ有効時間	125		1.0t <sub>CLCL</sub>			
16	t <sub>WLWH</sub>	WR Lowパルス幅	115		1.0t <sub>CLCL</sub> -10			

注1: 一般式の定数はデューティサイクル=50%(XTAL1の外部クロックのHigh時間は半周期)と仮定した値です。

注2: 一般式の定数はデューティサイクル=50%(XTAL1の外部クロックのLow時間は半周期)と仮定した値です。

#### 表30-12. 外部データメモリ特性(VCC=4.5V~5.5V、SRWn1=0, SRWn0=1 (1待ち周期))

	シンホ゛ル	項目	8MHz時		— 舟		単位	
		· · · · · · · · · · · · · · · · · · ·	最小	最大	最小	最大	注	単位
0	1/t <sub>CLCL</sub>	発振器周波数			0.0	16		MHz
10	t <sub>RLDV</sub>	RD ↓後 データ出力遅延時間		200		2.0tclcl-50		
12	t <sub>RLRH</sub>	RD Lowハ゜ルス幅	240		2.0tclcl-10			200
15	t <sub>DVWH</sub>	WR ↑ 前 データ有効時間	250		2.0t <sub>CLCL</sub>			ns
16	t <sub>WLWH</sub>	WR Lowパルス幅	240		2.0t <sub>CLCL</sub> -10			

# 表30-13. 外部データメモリ特性 (VCC=4.5V~5.5V、SRWn1=1, SRWn0=0 (2待ち周期))

	λ+*π	シンホ゛ル 項目 -	8MHz時		一般式			単位
	シンホル		最小	最大	最小	最大	迚	単位
0	1/tclcl	発振器周波数			0.0	16		MHz
10	t <sub>RLDV</sub>	RD ↓後 データ出力遅延時間		325		3.0tclcl-50		
12	t <sub>RLRH</sub>	RD Lowハ゜ルス幅	365		3.0t <sub>CLCL</sub> -10			20
15	t <sub>DVWH</sub>	WR↑前データ有効時間	375		3.0t <sub>CLCL</sub>			ns
16	t <sub>WLWH</sub>	WR Lowハ <sup>°</sup> ルス幅	365		3.0t <sub>CLCL</sub> -10			

#### 表30-14. 外部データメモリ特性 (VCC=4.5V~5.5V、SRWn1=1, SRWn0=1 (2&1待ち周期))

	シンホール	項目	8MHz時		一般式			単位
	シンホル		最小	最大	最小	最大	迚	単位
0	1/t <sub>CLCL</sub>	発振器周波数			0.0	16		MHz
10	t <sub>RLDV</sub>	RD ↓後 データ出力遅延時間		325		3.0t <sub>CLCL</sub> -50		
12	t <sub>RLRH</sub>	RD Lowハ <sup>°</sup> ルス幅	365		3.0t <sub>CLCL</sub> -10			
14	t <sub>WHDX</sub>	WR↑後 データ保持時間	240		2.0t <sub>CLCL</sub> -10			ns
15	tdvwh	WR ↑ 前 データ有効時間	375		3.0tclcl			
16	twlwh	WR Lowハ <sup>°</sup> ルス幅	365		3.0tclcl-10			

	シンホール	百日	4M⊦	lz時	一般式			単位
	シンホル	項目	最小	最大	最小	最大	注	単世
0	1/tclcl	発振器周波数			0.0	8		MHz
1	tLHLL	ALE Highハ゜ルス幅	235		1.0tclcl-15			
2	t <sub>AVLL</sub>	ALE↓前 下位アドレス準備時間	115		0.5t <sub>CLCL</sub> -10		1	
3A	t <sub>LLAX,ST</sub>	ライト時 ALE↓後 下位アドレス保持時間	5		5			
3B	t <sub>LLAX,LD</sub>	リード時 ALE↓後 下位アドレス保持時間	5		5			
4	t <sub>AVLLC</sub>	ALE↓前上位アドレス準備時間	115		0.5t <sub>CLCL</sub> -10		1	
5	tAVRL	リード時RD↓前下位アドレス有効時間	235		1.0tclcl-15			
6	t <sub>AVWL</sub>	ライト時WR↓前 下位アドレス有効時間	235		1.0t <sub>CLCL</sub> -15			
7	t <sub>LLWL</sub>	ALE↓後 WR↓遅延時間	115	130	0.5t <sub>CLCL</sub> -10	0.5t <sub>CLCL</sub> +5	2	na
8	t <sub>LLRL</sub>	ALE↓後 RD↓遅延時間	115	130	0.5t <sub>CLCL</sub> -10	0.5t <sub>CLCL</sub> +5	2	ns
9	t <sub>DVRH</sub>	RD ↑前 データ準備時間	45		45			
10	t <sub>RLDV</sub>	RD ↓後 データ出力遅延時間		190		1.0t <sub>CLCL</sub> -60		
11	t <sub>RHDX</sub>	RD ↑後 データ保持時間	0		0			
12	t <sub>RLRH</sub>	RD Lowパルス幅	235		1.0t <sub>CLCL</sub> -15			
13	tovwl	WR↓前 データ準備時間	105		0.5t <sub>CLCL</sub> -20		1	
14	t <sub>WHDX</sub>	WR↑後 データ保持時間	235		1.0t <sub>CLCL</sub> -15			
15	tdvwh	WR↑前データ有効時間	250		1.0tclcl			
16	twlwh	WR Lowパルス幅	235		1.0tclcl-15			

# 表30-15. 外部データメモリ特性 (VCC=2.7V~5.5V、待ちなし)

注1: 一般式の定数はデューティサイクル=50%(XTAL1の外部クロックのHigh時間は半周期)と仮定した値です。

注2: 一般式の定数はデューティサイクル=50%(XTAL1の外部クロックのLow時間は半周期)と仮定した値です。

#### 表30-16. 外部データメモリ特性 (VCC=2.7V~5.5V、SRWn1=0, SRWn0=1 (1待ち周期))


	シンホ <sup>*</sup> ル         項目	百日	4MHz時		一般式			単位
		最小	最大	最小	最大	注	単位	
0	1/tclcl	発振器周波数			0.0	8		MHz
10	t <sub>RLDV</sub>	RD ↓後 データ出力遅延時間		440		2.0t <sub>CLCL</sub> -60		
12	t <sub>RLRH</sub>	RD Lowハ゜ルス幅	485		2.0t <sub>CLCL</sub> -15			200
15	t <sub>DVWH</sub>	WR ↑ 前 データ有効時間	500		2.0t <sub>CLCL</sub>			ns
16	t <sub>WLWH</sub>	WR Lowハ <sup>°</sup> ルス幅	485		2.0t <sub>CLCL</sub> -15			

### 表30-17. 外部データメモリ特性 (VCC=2.7V~5.5V、SRWn1=1, SRWn0=0 (2待ち周期))

	シンホ゛ル	項目	4MHz時		一般式			単位
			最小	最大	最小	最大	注	単位
0	1/t <sub>CLCL</sub>	発振器周波数			0.0	8		MHz
10	t <sub>RLDV</sub>	RD ↓後 データ出力遅延時間		690		3.0t <sub>CLCL</sub> -60		
12	t <sub>RLRH</sub>	RD Lowハ゜ルス幅	735		3.0t <sub>CLCL</sub> -15			na
15	tdvwh	WR↑前データ有効時間	750		3.0tclcl			ns
16	twlwh	WR Lowハ <sup>°</sup> ルス幅	735		3.0tclcl-15			

# 表30-18. 外部データメモリ特性 (VCC=2.7V~5.5V、SRWn1=1, SRWn0=1 (2&1待ち周期))

<u>بَرِنَ</u>	シンホル	項目	4MHz時		一般式			単位
	シンホル		最小	最大	最小	最大	注	単位
0	1/t <sub>CLCL</sub>	発振器周波数			0.0	8		MHz
10	t <sub>RLDV</sub>	RD ↓後 データ出力遅延時間		690		3.0t <sub>CLCL</sub> -60		
12	t <sub>RLRH</sub>	RD Lowハ <sup>°</sup> ルス幅	735		3.0t <sub>CLCL</sub> -15			
14	twhdx	WR↑後 データ保持時間	485		2.0tclcl-15			ns
15	t <sub>DVWH</sub>	WR ↑ 前 データ有効時間	750		3.0t <sub>CLCL</sub>			
16	t <sub>WLWH</sub>	WR Lowハ <sup>°</sup> ルス幅	735		3.0t <sub>CLCL</sub> -15			




#### 共通注意事項


SRWn1はSRW11(上位領域)またはSRW 01(下位領域)、SRWn0はSRW10(上位領 域)またはSRW00(下位領域)です。


[T1~Tn]は図での命令実行周期範囲 です。


Xは値変更区間を示します。

最終周期のALEは次命令がRAM(内部 または外部)をアクセスする場合だけ存在 します。また、最後の周期のアドレスとデー タの変更区間の有無も同様です。









# 31. 代表特性

以下の図は代表的な特性を示します。これらの図は製造中に検査されていません。全ての消費電流測定は全I/Oピンを入力として設定した内部プルアップ許可で行われています。電源幅振幅の方形波発振器がクロック源として使われています。

活動動作とアイドル動作の消費電流測定は電力削減レジスタ(PRR)で全ビットが設定(1)で行なわれ、従って関係周辺機能部はOFFにされます。アナログ比較器もこれらの測定中に禁止されます。254頁の表31-1.と表31-2.はPRRによって制御される全周辺機能部に関してICCに対する追加消費電流を示します。詳細については36頁の「電力削減」をご覧ください。

パワーダウン動作での消費電力はクロック選択と無関係です。


消費電流は動作電圧、動作周波数、I/Oピンの負荷、I/Oピンの切り替え速度、命令実行、周囲温度のような様々な要素の関数です。 支配的な要素は動作電圧と動作周波数です。

容量性負荷のピンの引き込み電流は(1つのピンに対して) CL(負荷容量)×VCC(動作電圧)×f(I/Oピンの平均切り替え周波数) として推測できます。


デバイスは検査範囲よりも高い周波数特性を示します。デバイスは注文番号が示す周波数よりも高い周波数での機能特性を保証されません。


ウォッチトック、タイマ許可のパワーダウン動作での消費電流とウォッチトック、タイマ禁止のパワーダウン動作での消費電流間の違いは、ウォッチトック、タイマによって引き込んだ(消費した)差電流を表します。


# 31.1. 活動動作消費電流



**図31-2. 活動動作消費電流 対 周波数** (1MHz~16MHz)













図31-5. 活動動作消費電流 対動作電圧 (内蔵WDT発振器,128kHz)



# 31.2. アイトル動作消費電流










図31-8.7仆ル動作消費電流対動作電圧(内蔵RC発振器,8MHz)



## ATmega640/1280/1281/2560/2561







## 31.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については36頁の「電力削減」をご覧ください。


表31-1. 各部追	追加消費電流	(絶対値:µA	()	表31-2. 各部道	<b>追加消費電流</b> (相対値: %)	
PRR内ビット	1MHz,2V	4MHz,3V	8MHz,5V	PRR内ビット	活動動作(図31-1,図31-2)	アイトル動作(図31-6,図31-7)
PRUSART3	8.0	51	220	PRUSART3	3.0	17
PRUSART2	8.0	51	220	PRUSART2	3.0	17
PRUSART1	8.0	51	220	PRUSART1	3.0	17
PRUSART0	8.0	51	220	PRUSART0	3.0	17
PRTWI	12	75	315	PRTWI	4.4	24
PRTIM5	6.0	39	150	PRTIM5	1.8	10
PRTIM4	6.0	39	150	PRTIM4	1.8	10
PRTIM3	6.0	39	150	PRTIM3	1.8	10
PRTIM2	11	72	300	PRTIM2	4.3	23
PRTIM1	6.0	39	150	PRTIM1	1.8	10
PRTIM0	4.0	24	100	PRTIM0	1.5	8.0
PRSPI	15	95	400	PRSPI	3.3	18
PRADC	12	75	315	PRADC	4.5	24


表31-1.で一覧される以外のVCCと周波数設定については表31-2.からの数値を元に代表的な消費電流を計算できます。

**例1**: VCC=2V, *f*=1MHzでUSART0, TWI, タイマ/カウンタ1が許可されたアイトル動作での予測される消費電流を計算します。**表31-2**.のア イトル動作列からUSART0が17%、TWIが24%、タイマ/カウンタ1が10%追加する必要を知ります。図31-6.を読み、VCC=2V, *f*=1MHz でのアイトル動作消費電流が約0.15mAであることを得ます。USART0, TWI, タイマ/カウンタ1許可のアイトル動作での総消費電流を得 ます。

総消費電流=0.15mA×(1+0.17+0.24+0.10)≒0.227mA

## 31.4. パワーダウン動作消費電流





## 31.5. パワーセーブ動作消費電流








図31-14. パワーセーフ 動作消費電流対動作電圧(ウォッチドック タイマ許可)




## 31.6. スタンバイ動作消費電流















図31-20. RESETプルアップ抵抗電流 対 入力電圧 (VCC=2.7V)













## 図31-23. I/Oピン出力電圧対吸い込み電流 (VCC=5V)









## 31.9. ピン 閾値とヒステリシス






図31-28. I/Oピン入力ヒステリシス電圧対動作電圧







図31-29. RESET入力閾値(スレッショールト)電圧対動作電圧(VIH,1読み値)




## ATmega640/1280/1281/2560/2561







31.10. 低電圧検出器(BOD)閾値とアナログ比較器変位(オフセット)



## ATmega640/1280/1281/2560/2561






図31-34. 低電圧検出器(BOD)閾値(スレッショールト)電圧対動作温度(検出電圧1.8V)



## 31.11. 内部発振器周波数








図31-37. 校正済み8MHz内蔵RC発振器周波数 対 動作電圧











## 31.12. 周辺機能部消費電流



#### 図31-41. A/D変換器消費電流 対 動作電圧 (AREF=AVCC)






図31-43. ウォッチトック タイマ消費電流 対 動作電圧






図31-44. アナログ比較器消費電流 対 動作電圧





## 31.13. リセット消費電流とリセット パルス幅






図31-47. リセット消費(供給)電流対周波数(1MHz~16MHz、RESETプルアップ電流を除く)





## 32. レジスタ要約

拡張I/Oレシ	· <b>スタ領域</b> (1/	(3)								
アドレス	レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ	頁
~\$1FF)	予約									
(\$140										
(\$13F) (\$13E)	予約									
(\$13E) (\$13D)	<u>予約</u> 予約									
(\$13C)	予約									
(\$13B)	予約									
(\$13A)	予約									
(\$139)	予約									
(\$138)	予約									
(\$137) (\$136)	予約 UDR3				USART3 テ	ジーターパックタ				153
(\$135)	UBRR3H	_	_	_			ボーレート レシン	スタト位 (LIB	RR311~8)	
(\$134)	UBRR3L			USART3	ボーレート レジ				u(011_0)	155
(\$133)	予約						í í			
(\$132)	UCSR3C	UMSEL31	UMSEL30	UPM31	UPM30	USBS3	UCSZ31	UCSZ30	UCPOL3	154
(\$131)	UCSR3B	RXCIE3	TXCIE3	UDRIE3	RXEN3	TXEN3	UCSZ32	RXB83	TXB83	154
(\$130)	UCSR3A	RXC3	TXC3	UDRE3	FE3	DOR3	UPE3	U2X3	MPCM3	153
(\$12F) (\$12E)	<u>予約</u> 予約									
(\$12E) (\$12D)	一			タイマ /	カウンタ5 比較	()バスタートな	ケバイト			
(\$12D) (\$12C)	OCR5CL			タイマ/	<u>hウンタ5 比較</u>	Cレジスタ 下作	立い小			114
(\$12B)	OCR5BH			タイマ/:	カウンタ5 比較	Bレシズタ 上位	立バイト			114
(\$12A)	OCR5BL			タイマ/	カウンタ5 比較	Bレシブスタ 下位	고가가			114
(\$129)	OCR5AH			タイマ/:	カウンタ5 比較	Aレシブスタ 上作	立べ小			113
(\$128)	OCR5AL				カウンタ5 比較				,	
(\$127)	ICR5H		·i		カウンタ5 捕獲					115
(\$126) (\$125)	ICR5L TCNT5H		·	<u> </u>	カウンタ5 捕獲 タイマ/カウンタ		<u>11</u>			
(\$123)	TCNT5L		·			<u>5 工位ハイト</u> 5 下位バイト	I		<del>،</del>	111
(\$123)	予約									
(\$122)	TCCR5C	FOC5A	FOC5B	FOC5C	-	-	-	-	-	110
(\$121)	TCCR5B	ICNC5	ICES5	-	WGM53	WGM52	CS52	CS51	CS50	109
(\$120)	TCCR5A	COM5A1	COM5A0	COM5B1	COM5B0	COM5C1	COM5C0	WGM51	WGM50	107
(\$11F)	予約									
(\$11E)	<u>予約</u> 予約									
(\$11D) (\$11C)	<u>予約</u> 予約									
(\$11B)	予約									
(\$11A)	予約									
(\$119)	予約									
(\$118)	予約									
(\$117)	予約									
(\$116)	予約									
(\$115) (\$114)	<u>予約</u> 予約									
(\$114)	予約									
(\$112)	予約									
(\$111)	予約									
(\$110)	予約									
(\$10F)	予約									
(\$10E) (\$10D)	<ul> <li>予約</li> <li>予約</li> </ul>									
(\$10D) (\$10C)	<u>予約</u> 予約									
(\$10E)	PORTL	PORTL7	PORTL6	PORTL5	PORTL4	PORTL3	PORTL2	PORTL1	PORTL0	80
(\$10A)	DDRL	DDL7	DDL6	DDL5	DDL4	DDL3	DDL2	DDL1	DDL0	80
(\$109)	PINL	PINL7	PINL6	PINL5	PINL4	PINL3	PINL2	PINL1	PINL0	80
(\$108)	PORTK	PORTK7	PORTK6	PORTK5	PORTK4	PORTK3	PORTK2	PORTK1	PORTK0	80
(\$107)	DDRK	DDK7	DDK6	DDK5	DDK4	DDK3	DDK2	DDK1	DDK0	80
(\$106)	PINK	PINK7	PINK6	PINK5	PINK4	PINK3	PINK2	PINK1	PINK0	80
(\$105) (\$104)	PORTJ DDRJ	PORTJ7	PORTJ6	PORTJ5	PORTJ4	PORTJ3	PORTJ2	PORTJ1	PORTJ0	80 80
(\$104) (\$103)	PINJ	DDJ7 PINJ7	DDJ6 PINJ6	DDJ5 PINJ5	DDJ4 PINJ4	DDJ3 PINJ3	DDJ2 PINJ2	DDJ1 PINJ1	DDJ0 PINJ0	80
(\$103)	PORTH	PORTH7	PORTH6	PORTH5	PORTH4	PORTH3	PORTH2	PORTH1	PORTH0	79
(\$101)	DDRH	DDH7	DDH6	DDH5	DDH4	DDH3	DDH2	DDH1	DDH0	79
(\$100)	PINH	PINH7	PINH6	PINH5	PINH4	PINH3	PINH2	PINH1	PINH0	79
注· 腔型星	のレシュタとビ	whitATmo	ga1281/256	31で利用で	きません					

注:暗背景のレジスタとビットはATmega1281/2561で利用できません。

拡張I/Oレシ	「スタ領域 (2/	(3)								
アドレス	レジスタ略称	ビット7	ビット6	ビット5	<b>ビット4</b>	ビット3	ヒット2	ビット1	ビット0	頁
$\sim$ (*FF)	予約									
(\$E0 (\$DF)	予約									
(\$DE)	予約									
(\$DD)	予約									
(\$DC)	予約									
(\$DB) (\$DA)	<ul><li>予約</li><li>予約</li></ul>									
(\$D9)										
(\$D8)	予約									
(\$D7)	予約				LICADTO	8 H12/7H				150
(\$D6) (\$D5)	UDR2 UBRR2H	_	_	_		ータレシスタ USART2	・ ボーレート レシジ	スタト位 (LIB	RR211~8)	153
(\$D4)	UBRR2L			USART2	ボーレート レジ					155
(\$D3)	予約									
(\$D2)	UCSR2C UCSR2B	UMSEL21	UMSEL20	UPM21 UDRIE2	UPM20 RXEN2	USBS2 TXEN2	UCSZ21	UCSZ20	UCPOL2	154
(\$D1) (\$D0)	UCSR2B UCSR2A	RXCIE2 RXC2	TXCIE2 TXC2	UDRE2	FE2	DOR2	UCSZ22 UPE2	RXB82 U2X2	TXB82 MPCM2	<u>154</u> 153
(\$CF)	予約									
(\$CE)	UDR1				USART1 ラ	ータレシスタ				153
(\$CD) (\$CC)	UBRR1H UBRR1L	—	-	LISART1	ーー ボーレート レジ	USART1	ボーレートレジン RR17~0)	ペタ上位(UB	KRI11~8)	155
(\$CC) (\$CB)	予約			USANTI						
(\$CA)	UCSR1C	UMSEL11	UMSEL10	UPM11	UPM10	USBS1	UCSZ11	UCSZ10	UCPOL1	154
(\$C9)	UCSR1B	RXCIE1	TXCIE1	UDRIE1	RXEN1	TXEN1	UCSZ12	RXB81	TXB81	154
(\$C8) (\$C7)	UCSR1A 予約	RXC1	TXC1	UDRE1	FE1	DOR1	UPE1	U2X1	MPCM1	153
(\$C6)	UDR0				USART0 ラ	ータレジスタ				153
(\$C5)	UBRR0H	-	-	-	-	USART0	ボーレート レジン	スタ上位 (UB	RR011~8)	155
(\$C4)	UBRR0L			USART0	ボーレート レジ	「スタ下位(UE	RR07~0)			100
(\$C3) (\$C2)	予約 UCSR0C	UMSEL01	UMSEL00	UPM01	UPM00	USBS0	UCSZ01	UCSZ00	UCPOL0	154
(\$C1)	UCSR0B	RXCIE0	TXCIE0	UDRIE0	RXEN0	TXEN0	UCSZ01	RXB80	TXB80	154
(\$C0)	UCSR0A	RXC0	TXC0	UDRE0	FE0	DOR0	UPE0	U2X0	MPCM0	153
(\$BF)	予約									
(\$BE) (\$BD)	予約 TWAMR	TWAM6	TWAM5	TWAM4	TWAM3	TWAM2	TWAM1	TWAM0	_	183
(\$BC)	TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE	181
(\$BB)	TWDR				直列インターフ:					182
(\$BA)	TWAR	TWA6	TWA5	TWA4 TWS5	TWA3 TWS4	TWA2 TWS3	TWA1	TWA0	TWGCE	182
(\$B9) (\$B8)	TWSR TWBR	TWS7	TWS6		1 W 54  列インターフェ-		レジスタ	TWPS1	TWPS0	<u>182</u> 181
(\$B7)	予約									101
(\$B6)	ASSR	-	EXCLK	AS2	TCN2UB	OCR2AUB	OCR2BUB	TCR2AUB	TCR2BUB	135
(\$B5) (\$B4)	予約 OCR2B			,	 	比較ロバク	b			133
(\$B3)	OCR2B OCR2A				<u>タイマ/カウンタン</u> タイマ/カウンタ2	比較AVジス	4			133
(\$B2)	TCNT2				タイマ/:	カウンタ2	1			133
(\$B1)	TCCR2B	FOC2A	FOC2B			WGM22	CS22	CS21	CS20	132
(\$B0) (\$AF)	TCCR2A 予約	COM2A1	COM2A0	COM2B1	COM2B0	-	_	WGM21	WGM20	131
(\$AE)	予約									
(\$AD)	OCR4CH				カウンタ4 比較					113
(AC)	OCR4CL				カウンタ4 比較					110
(\$AB) (\$AA)	OCR4BH OCR4BL				カウンタ4 比較 カウンタ4 比較					113
(\$A9)	OCR4DE OCR4AH				カウンタ4 比較					119
(\$A8)	OCR4AL			タイマ/	カウンタ4 比較	Aレシブスタ 下作	立バイト			113
(\$A7)	ICR4H				/ カウンタ4 捕獲 / カウンタ4 捕獲					115
(\$A6) (\$A5)	ICR4L TCNT4H			217/	/カウンタ4 捕獲 - タイマ/カウンタ	<u>キレン スタート10</u> 4 上位バイト	7 Y 1 P			
(\$A4)	TCNT4L					<u>4 下位バイト</u>	·			111
(\$A3)	予約	DOG	Deale	Deele						
(\$A2) (\$A1)	TCCR4C TCCR4B	FOC4A ICNC4	FOC4B ICES4	FOC4C	- WGM43	- WGM42	 CS42	 CS41	 CS40	<u>110</u> 109
$(\mathbf{A}\mathbf{A}\mathbf{I})$ $(\mathbf{A}\mathbf{A}0)$	TCCR4B TCCR4A	COM4A1	COM4A0	COM4B1	COM4B0	COM4C1	COM4C0	WGM41	WGM40	109
	のレジスタとビ									

注:暗背景のレジスタとビットはATmega1281/2561で利用できません。

77-12.3         12-3385.8         C-97         E-96         E-915         E-914         E-913         E-915         E-915         E           (900)         C-02311         -         97(7)57/23         L-80/74         113         113           (900)         C-02311         -         97(7)57/23         L-80/74         112         113           (900)         C-02311         -         97(7)57/23         L-80/74         112         112           (900)         C-02311         -         97(7)57/23         L-80/74         112         112           (900)         C-02311         -         97(7)57/23         L-80/74         112         112           (900)         C-0231         -         97(7)57/23         L-80/74         112         112           (900)         C-0231         -         97(7)57/23         L-80/74         112         112           (900)         C-0231         C-033         F0035         F003         F003         F0035         F003         F003         F0035         F003         F0035         F003         F0035         F0035         F003         F0035         F0035         F0035         F0035         F0035         F0035         F0035 <th>拡張I/Oレシ</th> <th>・スタ領域 (3/</th> <th>3)</th> <th></th> <th></th> <th></th> <th></th> <th></th> <th></th> <th></th> <th></th>	拡張I/Oレシ	・スタ領域 (3/	3)									
(98)         (77) <t< th=""><th></th><th></th><th></th><th>ビット6</th><th>ビット5</th><th>ビット4</th><th>ビット3</th><th>ビット2</th><th>ビット1</th><th>ビットロ</th><th>頁</th></t<>				ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ	頁	
GBD         OCICICI $347/39/23$ Eds//s         113           (900)         OCRECL $37/39/23$ Eds//s         112           (900)         OCRESL $37/39/23$ Eds//s         112           (900)         OCRESL $37/39/23$ Eds//s         112           (300)         OCRESL $37/39/23$ Eds//s         112           (300)         OCRESL $37/39/23$ Eds//s         112           (300)         OCRESL $37/39/23$ Eds//s         113           (301)         TCCRES $7/39/23$ Eds//s         112           (302)         TCCRES         FOC3C         -         -         -           (301)         TCCRES         FOC3C         -         -         -         -         110           (301)         TCCRES         FOC3C         -         WGMAS         CMSAS         CMSAS         CMSAS         I07           (301)         TCCRES         FOC3C         -         -         -         -         110           (302)         CCRES         FOC3C         -         -         -         -         1112 <tr< td=""><td>(\$9F)</td><td>予約</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr<>	(\$9F)	予約										
(9)         OCENEL $3/r/2/r/2/3$ ERQL*/3         (1)           (90)         OCENEL $3/r/2/r/2/3$ ERQL*/3         (1)           (90)         OCENEL $3/r/2/r/2/r/2/r/3$ ERQL*/3         (1)           (90)         OCENEL $3/r/2/r/2/r/2/r/2/r/3$ ERQL*/3         (1)           (90)         OCENEL $3/r/2/r/2/r/2/r/2/r/2/r/2/r/2/r/2/r/2/r/$												
(99)         OCR381         2477/br/3         12/207         112           (99)         OCR381         2477/br/3         12/207/br/3         112           (99)         OCR381         2477/br/3         12/207/br/3         112           (99)         OCR381         2477/br/3         12/207/br/3         112           (99)         ICR31         COM30         COM30         CS31         CS31         CS31           (99)         ICC838         COM31         COM30         COM32         CCM30         WGM31         WGM32         107           (980)         OCR1C1         2477/br/3         LRQU/278         LRQU/27         LRQU/											113	
(39)         OCRAH         9/(*/hr/31 kt/kl/2/32 F/kr/4         112           (399)         OCRAH         9/(*/hr/31 kt/kl/2/32 F/kr/4         112           (396)         OCRAL         9/(*/hr/31 kt/kl/2/32 F/kr/4         112           (396)         OCRAL         9/(*/hr/31 kt/kl/2/32 F/kr/4         112           (396)         TCR13         9/(*/hr/31 kt/kl/2/32 F/kr/4         115           (396)         TCR13         9/(*/hr/31 kt/kl/2/32 F/kr/4         112           (396)         TCR13         PC/20/37 kt/kl/2/32 F/kr/4         112           (390)         TCR138         CCR3         CC38         119           (391)         TCR14         PC/20         WGM33         WGM22         CS32         CS31         US30         107           (391)         TCR14         PC/3         PL/kl/2/32 F/kl/4         112         112         112           (392)         TCR14         PL/2/10/2/31 kt/kl/2/37 F/kl/4         112         112         112           (380)         CR11         PL/2/2/37 F/kl/kl/2/37 F/kl/4         112         112           (383)         OCR14         PL/2/2/37 kt/kl/2/37 F/kl/4         112         112           (384)         TCR14         PL/kl/2/2/2/2/2/37 kt/kl/4				<b>.</b>					+	+		
3390         OCBALL         ⇒ #(x/2)/x 2k ± KAu/2/32 ± Ga/A         112           5360         CCBAL         ⇒ #(x/2)/x 2k ± KAu/2/32 ± Ga/A         115           5360         CCBAL         ⇒ #(x/2)/x 2k ± Kau/2/32 ± Ga/A         115           5360         CCBAL         ⇒ #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112           5360         TCR13H         ⇒ #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112           5360         TCR13L         ⇒ #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112           5360         TCR13L         ⇒ #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112           5360         TCR13L         ⇒ #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112           5360         TCR13L         ⊂ MA3A         COM3B         COM3B         COM3B         COM3B         112           5360         CCR1CH         → #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112         112           5360         CCR1CH         → #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112         133           5360         CCR1LH         → #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112         133           5360         TCR1L         → #(x/2)/x 2k ± Kau/2/32 ± Ga/A         112         134           5360         TCR1L         → #(x/2)/x 2k ± Kau/2/32 ± Ga/A         115         135 </td <td></td> <td></td> <td></td> <td>I</td> <td></td> <td></td> <td></td> <td></td> <td>I</td> <td></td> <td>112</td>				I					I		112	
GB0         OCR3AL $y(r/sb/2s \pm \xi y_{c/s}/s + \xi y_$					タイマ/	カリングる比較	<u>BVV X9 F1</u>	<u> </u>	+			
	NI 7			I					•	1	112	
(990)         ICK3L         94/2/br/23 $E0^{-7}h$ 113           (99)         ICK3L         94/2/br/23 $E0^{-7}h$ 112           (99)         ICCM3L         94/2/br/23 $E0^{-7}h$ 112           (99)         ICCR3E         FOC3A         FOC3B         FOC3A           (91)         ICCR3E         CCR3A         COM3A         COM3B         COM3B         COM3C         WGM3         WGM3         WGM3         UGM3				I					1	1		
(395)         TCNT3H $2f(x/p/x)^2 J E(p/x)^4 C$ 112           (394)         TCRT3L $3f(x/p)x/3 F(p/x)^4 C$ 112           (392)         TCCR3C         FOC3C         FOC3C         -         -         -         -         -         110           (390)         TCCR3L         COM3A				•					•	•	115	
(39)         TCN12 $247/by/p_3$ T(b//b)         TCN/b         T12           (39)         TCCR3C         FOC3B         FOC3C         -         110           (39)         TCCR3A         COK3A         COM3A         COM3A         COM3B         COM3C         COM3C         WGM3         WGM3         WGM3         UGM3         WGM3				l				7	1	1	110	
											112	
(90)         TCCRBA         ICRS         ICES3												
(99)         TCCR4A         COM3A0         COM3B0         COM3C0         COM3C0         WGM31         WGM30         107           (880)         TB   COM3C1         COM3C1         COM3C1         COM3C1         COM3C1					FOC3C	-	-		-	-		
					_							
(38)         (58)         (58)         (58)         (58)         (58)         (58)         (58)         (58)         (58)         (58)         (58)         (58)         (57)         (112)           (58)         (58)         (58)         (58)         (57)         (112)         (112)           (58)         (58)         (57)         (112)         (112)         (112)           (58)         (57)         (112)			COM3A1	COM3A0	COM3B1	COM3B0	COM3C1	COM3C0	WGM31	WGM30	107	
(380)         OCRICI $3/4\sqrt{3}/2\sqrt{1}$ L#X/CV/3/2 $2/6\sqrt{4}$ 112           (380)         OCRICI $3/4\sqrt{3}/2\sqrt{1}$ L#X/CV/3/2 $3/6\sqrt{4}$ 112           (380)         OCRIBI $3/4\sqrt{3}/2\sqrt{1}$ L#X/CV/2/3/2 $3/6\sqrt{4}$ 112           (380)         OCRIAL $3/4\sqrt{3}/2\sqrt{1}$ L#X/V/2/3/2 $3/6\sqrt{4}$ 112           (380)         OCRIAL $3/4\sqrt{3}/2\sqrt{1}$ L#X/V/2/3/2 $3/6\sqrt{4}$ 112           (380)         ICRIH $3/4\sqrt{3}/2\sqrt{1}$ L#X/V/2/3/2 $3/6\sqrt{4}$ 115           (380)         ICRIH $3/4\sqrt{3}/2\sqrt{1}$ L#X/V/4         115           (380)         ICRIH $3/4\sqrt{3}/2\sqrt{1}$ L#X/V/4         112           (380)         ICRIH $3/4\sqrt{3}/2\sqrt{1}$ L#X/V/4         112           (380)         ICRIH $3/4\sqrt{3}/2\sqrt{1}$ L#X/V/4         112           (380)         ICRIH         ICRI         ICRI         112           (381)         ICRIH         COLIA         ICOLA         IEX/V/4           (382)         ICCRIB         ICNI         ICESI         IEX/V/4           (370)         DIDRI         ADCTD         ADCAD         ADCDD         ADCD           (371												
					hl-1	市内 / 月1 日本	Chaine La	 				
(980)         OCRIBH $9/(\tau/2t)^{-1}$ It $\psi B \nu/2t + L_{CA}^{-1/4}$ (112           (980)         OCRIAL $9/(\tau/2t)^{-1}$ It $\psi B \nu/2t + L_{CA}^{-1/4}$ (112           (980)         OCRIAL $9/(\tau/2t)^{-1}$ It $\psi B \nu/2t + L_{CA}^{-1/4}$ (112           (980)         OCRIAL $9/(\tau/2t)^{-1}$ It $\psi B \nu/2t + L_{CA}^{-1/4}$ (112           (980)         OCRIAL $9/(\tau/2t)^{-1}$ It $\psi B \nu/2t + L_{CA}^{-1/4}$ (112           (980)         OCRIAL $9/(\tau/2t)^{-1}$ It $\psi B \nu/2t + L_{CA}^{-1/4}$ (112           (980)         TCCRIL $9/(\tau/2t)^{-1}$ It $\psi L_{CA}^{-1/4}$ (112           (981)         TCCRIB         FOCIB         FOCIC         -         -           (980)         TCCCRIB         FOCIB         FOCIC         -         -         -         -         110           (980)         TCCCRIB         ICCNI         FOCIB         FOCIC         - </td <td></td> <td>112</td>											112	
(38)         OCRIAL $4/(2\pi)/2\pi/1$ Lt&P/3P T $E/c^2/h$ 112           (38)         OCRIAL $9/(2\pi)/2\pi/1$ Lt&A//3P T $E/c^2/h$ 112           (380)         OCRIAL $9/(2\pi)/2\pi/1$ Lt&A//3P T $E/c^2/h$ 112           (380)         ICRIH $9/(2\pi)/2\pi/2$ Ht&A//3P T $E/c^2/h$ 115           (380)         ICRIH $9/(2\pi)/2\pi/2$ Ht&//3P T $E/c^2/h$ 112           (381)         TCNTIH $9/(2\pi)/2\pi/2$ Ht&//3P T $E/c^2/h$ 112           (381)         TCCRIC         FOCIA         FOCIA         FOCIA           (381)         TCCRIC         FOCIA         FOCIA         FOCIA         FOCIA           (380)         TCCRIA         FOCIA         FOCIA         FOCIA         FOCIA         FOCIA           (380)         TCCRIA         FOCIA         ADC5D         ADC4D         ADC3D         ADC4D         ADC3D         ADC4D           (370)         DIDR0         ADC7D         ADC4D         ADC3D         ADC4D         ADC3D         ADC4D         ADC4D/A/ADC	NT 7			l					+	+		
(389)         OCR1AH $947/97/91$ LK\$Av/78         Ch^2/A         112           (387)         OCR1A $947/97/91$ LK\$Av/78         FG/A         115           (386)         ICR1H $947/97/91$ LK\$Av/78         FG/A         115           (386)         ICR1H $947/97/91$ HK\$Av/78         FG/A         115           (382)         TCCR1E         FOCIA         FOCIA         FOCIA         FOCIA         FOCIA           (383)         TCCR1E         ICCR1         FOCIA	N 1 7			I					1	1	112	
(388)         OCR1AL $f A (x/y) x' J L k_{X'} x' x' f k' x' A'         (112)           (387)         ICR1H         g A (x/y) x' J L k_{X'} A' A'         (115)           (385)         ICR1L         g A (x/y) x' J L k_{X'} A'         (112)           (386)         ICR1H         g A (x/y) x' J L k_{X'} A'         (112)           (380)         TCNTH         g A (x/y) x' J L k_{X'} A'         (112)           (381)         TCCR1B         FOC1B         FOC1C         (112)           (380)         TCCR1B         COMIA         COMIA         COMIA         COMIA           (380)         TCCR1B         COMIA         COMIA$									ł	1		
(887)         ICRIH $947(3n)/21$ H\$\$ $4x^{1}/23$ E\$ $4x^{1}/4$ 115           (886)         ICRIL $947(3n)/23$ E\$ $4x^{1}/4$ 112           (880)         ICNTIH $947(3n)/23$ E\$ $4x^{1}/4$ 112           (881)         ICNTIH $947(3n)/23$ E\$ $4x^{1}/4$ 112           (883)         TCCRIE         FOCIA         FOCIE         -         -           (880)         TCCRIE         ICNI         ICESI         -         -           (880)         TCCRIA         COMIA         COMIA         COMIA         WGM1         WGM10           (870)         DIDR1         -         100         100         100         100         ADC\$         ADC\$         ADC\$         ADC\$         ADC\$         ADC\$         ADC\$ <td></td> <td></td> <td></td> <td>•</td> <td></td> <td></td> <td></td> <td></td> <td>i</td> <td>1</td> <td>112</td>				•					i	1	112	
(386)         ICRIL $9 < 7 / b^{2} / 3t # b^{2} / 3t / b^{2} / 3t / b^{2} / 3t # b^{2} / 3t / b^{2} / 3t # b^{2} / 3t / b^{2$				1					1	1	115	
(88)         TCNTIH $947/37/2$ $Ldr/4$ 112           (88)         TCNTIL $947/37/2$ $Fdr/47/2$ 112           (88)         TCNTIL $947/37/2$ $Fdr/47/2$ 112           (88)         TCCRIC         FOCIA         FOCIB         FOCIB         FOCIA         CS11         CS10         109           (80)         TCCRIA         COMIA         COMIB         COMIC         COMICO         WGM10         107           (87)         DIDR1         -									1	1	115	
(383) $\mp h$ $\mathcal{P}(27, 27, 27)$ $\mathcal{P}(27, 47)$ $\mathcal{P}(27, 47)$ (383) $\pi h$ ICCR1B       FOC1A       FOC1B       FOC1C $   -$											110	
(第2)         TCCRIC         FOCIA         FOCIC         -         -         -         -         -         110           (第3)         TCCRIB         ICNC1         ICES1         -         WGM13         WGM12         CS11         CS10         109           (\$80)         TCCRIA         COMIA1         COMIB1         COMIC1         COMIC0         WGM11         WGM10         107           (\$71)         DIDR1         -         -         -         -         -         AINID         AIND         185           (\$72)         DIDR2         ADC15D         ADC4D         ADC13D         ADC12D         ADC10D         ADC9D         ADC8B         196           (\$70)         DIDR2         ADC15D         ADC14D         ADC13D         ADC11D         ADC10D         ADC9D         ADS8         198           (\$70)         ADCSRB         -         ACME         MUX3         MUX3         MUX3         ADT52         ADT51         ADT50         184,195           (\$71)         ADCRA         ADEN         ADSC         ADATE         ADF         ADF         ADF22         ADF31         ADF30         194           (\$73)         MCL         ADF	(\$84)	TCNT1L										
(\$1)         TCCRIB         ICNC1         ICES1          WGM18         WGM12         CS12         CS11         CS10         109           (\$80)         TCCRIA         COMIAI         COMIB0         COMIB0         COMIC1         CS12         CS11         CS10         WGM10         107           (\$7E)         DIDR0         ADCTD         ADCED         ADCED         ADCED         ADCD         DADC4D         DADC4D         ADC3D         ADC1D         ADC1D         ADC0D         196           (\$7D)         DIDR2         ADC5D         ADC4D         ADC3D         ADC1D         ADC3D												
(\$60)         TCCRIA         COMIAI         COMIAI         COMIBI         COMICI         COMICI         COMIC0         WGM11         WGM10         107           (\$7P)         DIDR1         -         -         -         -         -         -         AINID         AINID         AINID         185           (\$7D)         DIDR2         ADC15D         ADC4D         ADC1D         ADC2D         ADC1D         ADC0D         196           (\$7D)         ADC15D         ADC14D         ADC12D         ADC1D         ADC3D         ADC2D         196           (\$7D)         ADCSRA         ADEN         ADCXR         MUX3         MUX3         MUX3         AUX1         MUX0         193           (\$7B)         ADCSRA         ADEN         ADSC         ADATE         ADIF         ADE9-32         ADF31         ADF30         184,195           (\$79)         ADCL         -         A/DF'-9 V:32 F (dx /ft (ADC9-28)         ADC1-00         195         195           (\$76)         7f6         -         -         -         -         MM41         MM0         28           (\$75)         XMCRB         SRB         SRL2         SRL1         SRL0         SRW11					FOC1C	-	-					
(\$FP)         DIDR1         -         -         -         -         -         AINID					-							
(\$TE)         DIDR0         ADC7D         ADC6D         ADC5D         ADC4D         ADC3D         ADC2D         ADC1D         ADC0D         196           (\$TD)         DDR2         ADC15D         ADC14D         ADC13D         ADC12D         ADC1D         ADC2D         ADC1D         ADC3D         ADC4         ADC7)         ADC3D         ADC3D         ADC3D         ADC4         ADC7)         ADC7)         ADC7)         ADC1D         ADC3D         ADC3D         ADC3D         ADC4         ADC7)         ADC40         ADC40         ADC3D         ADC40         ADC3D         ADC40         ADC3D         ADC40         ADC			COM1A1	COM1A0	COM1B1	COM1B0	COM1C1	COM1C0				
(\$7D)         DDR22         ADC15D         ADC14D         ADC13D         ADC12D         ADC11D         ADC10D         ADC9D         ADC8D         196           (\$7D)         ADMUX         REFS1         REFS0         ADLAR         MUX4         MUX3         MUX2         MUX1         MUX0         193           (\$7B)         ADCSRA         ADEN         ACKE         -         -         MUX5         ADTS2         ADTS1         ADTS0         184,195           (\$7A)         ADCSRA         ADEN         ADSC         ADATE         ADIF         ADE9         ADC9         ADC9         2         ADPS1         ADPS0         194           (\$79)         ADCH         -         A/D7'-9 \$\n' \n' \n' \n' \n' \n' \n' \n' \n' \n'			-	-	-	-	-	-				
(\$7C)         ADMUX         REFS1         REFS0         ADLAR         MUX4         MUX3         MUX2         MUX1         MUX0         193           (\$7B)         ADCSRB         -         ACME         -         -         MUX3         AUX2         MUX1         MUX0         193           (\$7D)         ADCSR         ADEN         ADSC         ADATS         ADDF3         ADPS0         194           (\$79)         ADCH         ADSC         ADATS         ADDF4         ADST         ADTS         IB4,195           (\$79)         ADCL         A/D7'-9 ½/3 F(£/x/f)         ADC7-0 ±//3 F(±/x/f)												
(\$7b)         ADCSRB         -         ACME         -         -         MUX5         ADTS2         ADTS1         ADTS0         184,195           (\$7a)         ADCSRA         ADEN         ADSC         ADATE         ADIF         ADE         ADPS2         ADPS1         ADTS0         184,195           (\$7a)         ADCL         A/Df'-9 レジ'オ9 F位/r'(LADC9~8±/L4DC9~2)												
(\$7A)         ADCSRA         ADEN         ADSC         ADATE         ADIF         ADIE         ADPS2         ADPS1         ADPS0         194           (\$79)         ADCH         A/Dデ-タレジ、オリ たび・小 (ADC9~85たはADC9~2)         195         195           (\$70)         ADCL         A/Dデ-タレジ、オリ 下位・小 (ADC9~85たはADC1~0)         195           (\$77)         予約         -	NT 7		KEF51		ADLAR	MUX4						
(\$79)         ADCH $A/D\vec{r}' - p  \nu  \nu'  \lambda p  F(d\nu, r' h' (ADC9 - s) + (ADC1 - o)$ 195           (\$78)         ADCL $A/D\vec{r}' - p  \nu  \nu'  \lambda p  F(d\nu, r' h' (ADC7 - o) \pm t + ADC1 - o)$ 195           (\$77) $\vec{\tau}  k \bar{b}$ 195           (\$76) $\vec{\tau}  k \bar{b}$ 195           (\$75)         XMCRB         XMBK         -         -         -         XMM2         XMM1         XMM0         28           (\$75)         XMCRB         SRE         SRL2         SRL1         SRL0         SRW10         SRW01         SRW00         27           (\$71)         TMSK5         -         -         ICE3         -         OCIE3C         OCE3B         OCE3A         TOIE3         116           (\$72)         TIMSK4         -         -         ICE3         -         OCIE3C         OCE3B         OCE3A         TOIE3         116           (\$72)         TIMSK3         -         -         ICE3         OCIE3C         OCE3A         TOIE3         116           (\$72)         TMSK5 </td <td></td> <td></td> <td>ADEN</td> <td></td> <td>ADATE</td> <td>ADIE</td> <td></td> <td></td> <td></td> <td></td> <td>· · · · · · · · · · · · · · · · · · ·</td>			ADEN		ADATE	ADIE					· · · · · · · · · · · · · · · · · · ·	
(\$78)         ADCL         A/Dデータレジスタ下位ハイト(ADC7~0またはADC1~0)         195           (\$77)         デ約         -			ADLIN							710150		
(\$77)         予約         ····································										1	195	
(\$76)         予約         一         一         一         一         一         一         C         C         C           (\$75)         XMCRB         XMCRA         SRE         SRL2         SRL1         SRL0         SRW11         SRW01         SRW00         27           (\$74)         XMCRA         SRE         SRL2         SRL1         SRL0         SRW11         SRW01         SRW00         27           (\$72)         TIMSK4         -         -         ICIE5         -         OCIE5C         OCIE5A         TOIE5         116           (\$72)         TIMSK4         -         -         ICIE3         -         OCIE4C         OCIE4A         TOIE3         116           (\$70)         TIMSK2         -         -         -         -         OCIE2B         OCIE3A         TOIE3         116           (\$6F)         TIMSK1         -         -         -         -         OCIE2C         OCIE3A         TOIE3         116           (\$6F)         TIMSK0         -         -         -         -         OCIE2D         OCIE0A         TOIE1         116           (\$6F)         TIMSK0         -         -         -         -												
(\$75)         XMCRB         XMBK         -         -         -         -         XMM2         XMM1         XMM0         28           (\$74)         XMCRA         SRE         SRL2         SRL1         SRL0         SRW11         SRW01         SRW00         27           (\$73)         TIMSK5         -         -         ICIE5         -         OCIE5C         OCIE5B         OCIE5A         TOIE4         TOIE4         116           (\$70)         TIMSK3         -         -         ICIE3         -         OCIE3C         OCIE3B         OCIE4A         TOIE3         116           (\$70)         TIMSK3         -         -         ICIE1         -         OCIE2C         OCIE3B         OCIE4A         TOIE2         134           (\$6F)         TIMSK1         -         -         ICIE1         OCIE1C         OCIE1B         OCIE4A         TOIE1         116           (\$6D)         PCMSK2         PCINT23         PCINT21         PCINT20         PCINT19         PCINT18         PCINT17         PCINT6         54           (\$6D)         PCMSK0         PCINT5         PCINT13         PCINT12         PCINT19         PCINT18         PCINT1         PCINT0	(\$76)											
(\$74)         XMCRA         SRE         SRL2         SRL1         SRL0         SRW11         SRW10         SRW01         SRW00         27           (\$73)         TMSK5         -         -         ICIE5         -         OCIE5C         OCIE5A         TOIE5         116           (\$71)         TMSK3         -         -         ICIE3         -         OCIE3C         OCIE3B         OCIE3A         TOIE3         116           (\$70)         TMSK2         -         -         -         -         OCIE3C         OCIE3B         OCIE3A         TOIE3         116           (\$6F)         TIMSK1         -         -         ICIE1         -         OCIE1C         OCIE3B         OCIE3A         TOIE3         16           (\$6F)         TIMSK0         -         -         -         -         OCIE1C         OCIE3B         OCIE3A         TOIE3         16           (\$6D         PCMSK2         PCINT2         PCINT21         PCINT21         PCINT3         PCINT3         PCINT4         PCINT19         PCINT6         S4           (\$6D         PCMSK0         PCINT7         PCINT6         PCINT3         PCINT3         PCINT6         S2         S4	(\$75)		XMBK	-	-	-	-	XMM2	XMM1	XMM0	28	
(\$73)         TIMSK5         -         -         ICIE5         -         OCIE5C         OCIE5B         OCIE5A         TOIE5         116           (\$72)         TIMSK4         -         -         ICIE4         -         OCIE4C         OCIE4B         OCIE4A         TOIE4         116           (\$71)         TIMSK3         -         -         ICIE3         -         OCIE3B         OCIE3B         OCIE4A         TOIE3         116           (\$70)         TIMSK2         -         -         -         -         OCIE3C         OCIE3B         OCIE4A         TOIE3         116           (\$6P)         TIMSK1         -         -         -         -         OCIE1C         OCIE1B         OCIE1A         TOIE1         116           (\$6D         TIMSK0         -         -         -         OCIE1C         OCIE1B         OCIE1A         TOIE1         116           (\$6D         PCMSK2         PCINT23         PCINT2         PCINT19         PCINT18         PCINT16         54           (\$6D         PCMSK0         PCINT7         PCINT6         PCINT3         PCINT1         PCINT16         54           (\$6A)         EICRB         ISC71         <	(\$74)	XMCRA		SRL2		SRL0		SRW10	SRW01	SRW00		
(\$71)         TIMSK3         -         -         ICIE3         -         OCIE3C         OCIE3B         OCIE3A         TOE3         116           (\$70)         TIMSK2         -         -         -         -         -         OCIE3C         OCIE3B         OCIE3A         TOE3         116           (\$6F)         TIMSK1         -         -         -         -         -         OCIE1C         OCIE1B         OCIE1A         TOIE1         116           (\$6F)         TIMSK0         -         -         -         -         -         -         OCIE1C         OCIE1B         OCIE1A         TOIE1         116           (\$6D)         PCMSK2         PCIN723         PCIN722         PCIN712         PCIN719         PCIN718         PCIN717         PCIN716         54           (\$6D)         PCMSK1         PCIN715         PCIN714         PCIN713         PCIN713         PCIN710         54           (\$6A)         EICRA         ISC31         ISC30         ISC21         ISC40         ISC51         ISC50         ISC41         ISC40         52           (\$6A)         EICRA         ISC31         ISC30         ISC21         ISC20         ISC11         ISC10 <td></td> <td></td> <td>-</td> <td>-</td> <td></td> <td>-</td> <td></td> <td></td> <td></td> <td></td> <td></td>			-	-		-						
(\$70)         TIMSK2         -         -         -         -         OCIE2B         OCIE2A         TOIE2         134           (\$6F)         TIMSK1         -         -         ICIE1         -         OCIE1C         OCIE1B         OCIE1A         TOIE1         116           (\$6E)         TIMSK0         -         -         -         -         -         OCIE1C         OCIE1B         OCIE1A         TOIE1         116           (\$6D)         PCMSK2         PCINT23         PCINT22         PCINT21         PCINT20         PCINT19         PCINT18         PCINT17         PCINT16         54           (\$6D)         PCMSK1         PCINT15         PCINT4         PCINT12         PCINT11         PCINT10         PCINT8         54           (\$6A)         EICRB         ISC71         ISC70         ISC61         ISC60         ISC51         ISC50         ISC41         ISC40         52           (\$6B)         PCICR         -         -         -         -         -         PCINT3			-	-		-						
(\$6F)         TIMSK1         -         -         ICIE1         -         OCIE1C         OCIE1B         OCIE1A         TOIE1         116           (\$6D)         TIMSK0         -         -         -         -         -         OCIE1C         OCIE1B         OCIE1A         TOIE1         116           (\$6D)         PCMSK2         PCINT23         PCINT22         PCINT1         PCINT20         PCINT19         PCINT18         PCINT17         PCINT16         54           (\$6C)         PCMSK1         PCINT15         PCINT14         PCINT3         PCINT12         PCINT11         PCINT10         PCINT9         PCINT8         54           (\$6B)         PCMSK0         PCINT7         PCINT6         PCINT5         PCINT4         PCINT3         PCINT2         PCINT1         PCINT0         54           (\$6A)         EICRB         ISC71         ISC70         ISC61         ISC60         ISC51         ISC50         ISC41         ISC40         52           (\$6B)         PCICR         -         -         -         -         PCINT3         PCINT1         PCINT0         54           (\$66)         DSC71         ISC30         ISC31         ISC30         ISC31				-	ICIE3	-	OCIE3C					
(\$6E)         TIMSK0         -         -         -         -         OCIE0B         OCIE0A         TOIE0         92           (\$6D)         PCMSK2         PCINT23         PCINT22         PCINT21         PCINT20         PCINT19         PCINT18         PCINT17         PCINT16         54           (\$6C)         PCMSK1         PCINT15         PCINT14         PCINT13         PCINT12         PCINT11         PCINT10         PCINT9         PCINT8         54           (\$6B)         PCMSK0         PCINT7         PCINT6         PCINT5         PCINT4         PCINT3         PCINT2         PCINT1         PCINT0         54           (\$6A)         ElCRB         ISC71         ISC70         ISC61         ISC60         ISC51         ISC30         ISC40         52           (\$69)         ElCRA         ISC31         ISC30         ISC21         ISC20         ISC11         ISC10         ISC00         51           (\$66)         PCICR         -         -         -         -         PCIE2         PCIE1         PCIE0         53           (\$66)         PRR1         -         -         PRTIM5         PRTIM3         PRUSART3         PRUSART2         PRUSART1         39												
(\$6D)         PCMSK2         PCINT23         PCINT22         PCINT21         PCINT20         PCINT19         PCINT18         PCINT17         PCINT16         54           (\$6C)         PCMSK1         PCINT15         PCINT14         PCINT13         PCINT12         PCINT11         PCINT10         PCINT9         PCINT8         54           (\$6B)         PCMSK0         PCINT7         PCINT6         PCINT5         PCINT4         PCINT3         PCINT2         PCINT11         PCINT0         PCINT8         54           (\$6B)         PCMSK0         PCINT7         PCINT6         PCINT5         PCINT4         PCINT3         PCINT2         PCINT11         PCINT0         54           (\$6A)         EICRB         ISC71         ISC70         ISC61         ISC60         ISC51         ISC50         ISC41         ISC40         52           (\$64)         PCICR         -         -         -         -         PCIE2         PCIE1         PCIE0         53           (\$66)         OSCCAL          PRTIM5         PRTIM4         PRTIM3         PRUSART3         PRUSART2         PRUSART1         39           (\$64)         PRR0         PRTWI         PRTIM2         PRTIM0			_	-	ICIEI	-	OCIEIC			TOIEI		
(\$6C)PCMSK1PCINT15PCINT14PCINT13PCINT12PCINT11PCINT10PCINT9PCINT854(\$6B)PCMSK0PCINT7PCINT6PCINT5PCINT4PCINT3PCINT2PCINT1PCINT054(\$6A)EICRBISC71ISC70ISC61ISC60ISC51ISC50ISC41ISC4052(\$69)EICRAISC31ISC30ISC21ISC20ISC11ISC10ISC01ISC0051(\$68)PCICRPCIE2PCIE1PCIE053(\$66)OSCCALPRIM3PRUSART3PRUSART2PRUSART139(\$66)PRR1PRTIM5PRTIM4PRTIM3PRUSART3PRUSART2PRUSART139(\$66)PRR0PRTWIPRTIM2PRTIM0-PRTIM1PRSPIPRUSART0PRADC38(\$61)CLKPRCLKPCECLKPS3CLKPS2CLKPS1CLKPS034(\$60)WDTCSRWDIFWDIEWDP3WDCEWDEWDP2WDP1WDP045			DCINT99	DCINT99	DCINT91	DCINT20	DCINT10					
(\$6B)PCMSK0PCINT7PCINT6PCINT5PCINT4PCINT3PCINT2PCINT1PCINT054(\$6A)EICRBISC71ISC70ISC61ISC60ISC51ISC50ISC41ISC4052(\$69)EICRAISC31ISC30ISC21ISC20ISC11ISC10ISC01ISC0051(\$68)PCICRPCIE2PCIE1PCIE053(\$66)OSCCALPCIE2PCIE1PCISART2PRUSART139(\$66)PRR0PRTWIPRTIM2PRTIM5PRTIM4PRTIM3PRUSART3PRUSART2PRUSART139(\$64)PRR0PRTWIPRTIM2PRTIM0-PRTIM1PRSPIPRUSART0PRADC38(\$63)予約CLKPS3CLKPS2CLKPS034(\$61)CLKPRCLKPCECLKPS3CLKPS2CLKPS034(\$60)WDTCSRWDIFWDIEWDP3WDCEWDEWDP2WDP1WDP045												
(\$6A)         EICRB         ISC71         ISC70         ISC61         ISC60         ISC51         ISC50         ISC41         ISC40         52           (\$69)         EICRA         ISC31         ISC30         ISC21         ISC20         ISC11         ISC10         ISC01         ISC40         52           (\$68)         PCICR         -         -         -         -         PCIE2         PCIE1         PCIE0         53           (\$66)         OSCCAL         -         -         -         -         PCIE2         PCIE1         PCIE0         53           (\$66)         OSCCAL         -         -         -         PRTIM5         PRTIM4         PRTIM3         PRUSART3         PRUSART2         PRUSART1         39           (\$66)         PRR0         PRTWI         PRTIM2         PRTIM0         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$61)         CLKPR         CLKPCE         -         -         -         CLKPS3         CLKPS1         CLKPS0         34           (\$60)         WDIF         WDIE         WDP3         WDE         WDE         WDE         WDE         WDE         WDE												
(\$69)         EICRA         ISC31         ISC30         ISC21         ISC20         ISC11         ISC10         ISC01         ISC00         51           (\$68)         PCICR         -         -         -         -         PCIE2         PCIE1         PCIE0         53           (\$67)         予約         -         -         -         -         PCIE2         PCIE1         PCIE0         53           (\$66)         OSCCAL         -         -         -         PCIE3         PCIE1         PCIE0         53           (\$66)         OSCCAL         -         -         PRTIM5         PRTIM4         PRTIM3         PRUSART3         PRUSART2         PRUSART1         39           (\$64)         PRR0         PRTWI         PRTIM2         PRTIM0         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$63)         予約         -         -         -         -         CLKPS1         CLKPS1         CLKPS0         34           (\$61)         CLKPR         CLKPCE         -         -         -         CLKPS3         CLKPS2         CLKPS1         CLKPS0         34           (\$60)         WDIF         WD												
(\$68)         PCICR         -         -         -         PCIE2         PCIE1         PCIE0         53           (\$67)         予約         O         O         -         -         PCIE2         PCIE1         PCIE0         53           (\$66)         OSCCAL         PM         O         PM         PM         PM         PM         PM           (\$66)         OSCCAL         PR1M5         PRTIM4         PRTIM3         PRUSART3         PRUSART2         PRUSART1         39           (\$66)         PR0         PRTWI         PRTIM2         PRTIM0         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$63)         予約         O         O         PRTIM0         O         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$60)         予約         O         O         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$61)         CLKPR         CLKPCE         O         O         PR												
(\$67)         予約         Image: constraint of the system												
(\$66)         OSCCAL         内蔵RC発振器 発振校正値レジスタ         34           (\$65)         PRR1         -         -         PRTIM5         PRTIM4         PRTIM3         PRUSART3         PRUSART1         39           (\$64)         PRR0         PRTWI         PRTIM2         PRTIM0         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$63)         予約         -         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$62)         予約         -         -         OL         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$61)         CLKPR         CLKPCE         -         -         CLKPS3         CLKPS2         CLKPS0         34           (\$60)         WDIF         WDIE         WDP3         WDCE         WDE         WDP2         WDP1         WDP0         45												
(\$65)         PRR1         -         -         PRTIM5         PRTIM4         PRTIM3         PRUSART3         PRUSART2         PRUSART1         39           (\$64)         PRR0         PRTWI         PRTIM2         PRTIM0         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$63)         予約         -         PRTIM0         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$60)         予約         -         -         PRTIM1         PRSPI         PRUSART0         PRADC         38           (\$61)         CLKPR         CLKPCE         -         -         CLKPS3         CLKPS2         CLKPS0         34           (\$60)         WDTCSR         WDIE         WDP3         WDCE         WDE         WDP2         WDP1         WDP0         45	(\$66)											
(\$63)         予約         Image: constraint of the system         Image: constrate         Image: constraint of the system </td <td></td> <td>PRR1</td> <td>_</td> <td>-</td> <td>PRTIM5</td> <td></td> <td>PRTIM3</td> <td>PRUSART3</td> <td></td> <td></td> <td></td>		PRR1	_	-	PRTIM5		PRTIM3	PRUSART3				
(\$62)         予約         Image: Constraint of the image: Constraintof the image			PRTWI	PRTIM2	PRTIM0	-	PRTIM1	PRSPI	PRUSART0	PRADC	38	
(\$61)         CLKPR         CLKPCE         -         -         CLKPS3         CLKPS2         CLKPS1         CLKPS0         34           (\$60)         WDTCSR         WDIF         WDIE         WDP3         WDCE         WDE         WDP2         WDP1         WDP0         45												
(\$60) WDTCSR WDIF WDIE WDP3 WDCE WDE WDP2 WDP1 WDP0 45			OL UD OF				OL LIDO.	OL L'DO	OL LIDO.	OL L'EQU	0.1	
				-		-						
							WDE	WDP2	WDP1	WDP0	45	

注:暗背景のレジスタとビットはATmega1281/2561で利用できません。

標準I/Oレシ	゙スタ領域									
アドレス	レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	<b>ビット2</b>	ビット1	ビットロ	頁
\$3F (\$5F)	SREG	Ι	Т	Н	S	V	N	Z	С	12
\$3E (\$5E)	SPH	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	13
\$3D (\$5D)	SPL	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	
\$3C (\$5C)	EIND	-	_	_	-	_	_	-	(EIND0)	14
\$3B (\$5B)	RAMPZ	_	-	_	_	-	_	(RAMPZ1)	(RAMPZ0)	14
\$3A (\$5A)	予約									
\$39 (\$59)	予約									
\$38 (\$58) \$37 (\$57)	予約 SPMCSR	SPMIE	RWWSB	SIGRD	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	217
\$36 (\$56)	<u>予約</u>	SF MIL	I W W SD	SIGILD	IVVVVSILE	DEDSET	FGWKI	FGENS	SF WIEIN	217
\$35 (\$55)	MCUCR	JTD	_	_	PUD	_	_	IVSEL	IVCE	205,77,50
\$34 (\$54)	MCUSR	-	_	_	JTRF	WDRF	BORF	EXTRF	PORF	205,44
\$33 (\$53)	SMCR	-	-	-	-	SM2	SM1	SM0	SE	38
\$32 (\$52)	予約									
\$31 (\$51)	OCDR/	OCDR7/	OCDR6/	OCDR5/	OCDR4/	OCDR3/	OCDR2/	OCDR1/	OCDR0/	200
	MONDR	MOND7	MOND6	MOND5	MOND4	MOND3	MOND2	MOND1	MONDÓ	
\$30 (\$50)	ACSR	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	185
\$2F (\$4F)	予約 CDDD				CDI TÌ	H12294				1.4.1
\$2E (\$4E) \$2D (\$4D)	SPDR SPSR	SPIF	WCOL	_	SPI デー	7 1/2 1/9			SPI2X	141
\$2D (\$4D) \$2C (\$4C)	SPSR SPCR	SPIF	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPI2X SPR0	$\frac{140}{140}$
\$2B (\$4B)	GPIOR2	SFIE	SFE	DOND	MSIR 汎用I/C		OFIA	JEINI	SFILU	26
\$2A (\$4A)	GPIOR1				<u></u> 汎用I/C		1	1	1	26
\$29 (\$49)	予約				1/1/11/C					
\$28 (\$48)	OCR0B				マイマ/カウンタ0	比較Bレジス	9			91
\$27 (\$47)	OCR0A				マイマ/カウンタ0					91
\$26 (\$46)	TCNT0				タイマ/フ	カウンタ0				91
\$25 (\$45)	TCCR0B	FOC0A	FOC0B	_	_	WGM02	CS02	CS01	CS00	90
\$24 (\$44)	TCCR0A	COM0A1	COM0A0	COM0B1	COM0B0	-	-	WGM01	WGM00	89
\$23 (\$43)	GTCCR	TSM	_	_	-	_	-	PSRASY	PSRSYNC	135,119
\$22 (\$42)	EEARH	-	-	-	-	EEAR11	EEAR10	EEAR9	EEAR8	25
\$21 (\$41)	EEARL EEDR		ı — — — — — — — — — — — — — — — — — — —	EEPROM	アトレス レシスタ EEPROMデ		$\frac{2EAR7\sim0}{1}$	<b>.</b>	,	25
\$20 (\$40) \$1F (\$3F)	EECR	_	_	EEPM1	EEPROM/ EEPM0	EERIE	EEMWE	EEWE	EERE	25
\$1E (\$3E)	GPIOR0			EEF MI	汎用I/C		EENIVE	LEWE	LEKE	26
\$1D (\$3D)	EIMSK	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INT0	52
\$1C (\$3C)	EIFR	INTF7	INTF6	INTE5	INTF4	INTF3	INTF2	INTF1	INTF0	52
\$1B (\$3B)	PCIFR	-	-	-	-	-	PCIF2	PCIF1	PCIF0	53
\$1A (\$3A)	TIFR5	-	-	ICF5	-	OCF5C	OCF5B	OCF5A	TOV5	117
\$19 (\$39)	TIFR4	_	_	ICF4	_	OCF4C	OCF4B	OCF4A	TOV4	117
\$18 (\$38)	TIFR3	-	-	ICF3	-	OCF3C	OCF3B	OCF3A	TOV3	117
\$17 (\$37)	TIFR2	_	_	-	_	-	OCF2B	OCF2A	TOV2	134
\$16 (\$36)	TIFR1	_	_	ICF1	_	OCF1C	OCF1B	OCF1A	TOV1	117
\$15 (\$35) \$14 (\$24)	TIFR0	-	-	- DODTCE		PORTG3	OCF0B	OCF0A	TOV0	92
\$14 (\$34) \$13 (\$33)	PORTG DDRG	_	_	PORTG5 DDG5	PORTG4 DDG4	DDG3	PORTG2 DDG2	PORTG1 DDG1	PORTG0 DDG0	79 79
\$12 (\$32)	PING	-	_	PING5	PING4	PING3	PING2	PING1	PING0	79
\$11 (\$31)	PORTF	PORTF7	PORTF6	PORTF5	PORTF4	PORTF3	PORTF2	PORTF1	PORTF0	79
\$10 (\$30)	DDRF	DDF7	DDF6	DDF5	DDF4	DDF3	DDF2	DDF1	DDF0	79
\$0F (\$2F)	PINF	PINF7	PINF6	PINF5	PINF4	PINF3	PINF2	PINF1	PINF0	79
\$0E (\$2E)	PORTE	PORTE7	PORTE6	PORTE5	PORTE4	PORTE3	PORTE2	PORTE1	PORTE0	78
\$0D (\$2D)	DDRE	DDE7	DDE6	DDE5	DDE4	DDE3	DDE2	DDE1	DDE0	78
\$0C (\$2C)	PINE	PINE7	PINE6	PINE5	PINE4	PINE3	PINE2	PINE1	PINE0	78
\$0B (\$2B)	PORTD	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	78
\$0A (\$2A)	DDRD	DDD7 DIND7	DDD6	DDD5	DDD4 DIND4	DDD3 DIND2	DDD2 DIND2	DDD1 PIND1	DDD0 PIND0	78 78
\$09 (\$29) \$08 (\$28)	PIND PORTC	PIND7 PORTC7	PIND6 PORTC6	PIND5 PORTC5	PIND4 PORTC4	PIND3 PORTC3	PIND2 PORTC2	PIND1 PORTC1	PIND0 PORTC0	78 78
\$07 (\$27)	DDRC	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	78
\$06 (\$26)	PINC	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	78
\$05 (\$25)	PORTB	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	77
\$04 (\$24)	DDRB	DDB7	DDB6	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	77
\$03 (\$23)	PINB	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	77
\$02 (\$22)	PORTA	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	77
\$01 (\$21)	DDRA	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	77
\$00 (\$20)	PINA	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	77
计, 时大月日見	のレジスタント	1)+AT	1001/05	C1-5-11田-7	いも+ 1-1					

注:暗背景のレジスタとビットはATmega1281/2561で利用できません。

()付きのビットはATmega640/1280/1281で、()付きのビットはATmega640で利用できません。

- 注意:・将来のデバイスとの共通性のため、アクセスされる場合の予約ビットはOを書かれるべきです。予約したI/Oメモリアドレスは決して書かれるべきではありません。
  - ・アドレス範囲\$00~\$1F内のI/OレジスタはSBIとCBI命令を使う直接ビットアクセスが可能です。これらのレジスタではSBISとSBIC命令を使うことによって単一ビット値が検査できます。
  - ・いくつかの状態ビットはそれらへ論理1を書くことによって解除(0)されます。他の多くのAVRと異なり、CBIとSBI命令は指定ビットだけ操作し、故にこのような状態フラグを含むレジスタで使えます。CBIとSBI命令は\$00~\$1Fのレジスタだけで動作します。
  - I/O指定命令INとOUTを使う時はI/Oアドレス\$00~\$3Fが使われなければなりません。LDとST命令を使ってデータ空間として I/Oレジスタをアドレス指定する時はこれらのアドレスに\$20が加算されなければなりません。ATmega640/1280/1281/2560/2561は INとOUT命令で予約した64位置で支援できるよりも多くの周辺部(機能)の複合マイクロコントローラです。SRAM(データ空間)内の 拡張I/O空間はST/STS/STDとLD/LDS/LDD命令だけが使えます。

## 33. 命令要約

ニーモニック	オペラント	意味		フラグ	クロック
			里演算命令		
ADD	Rd,Rr	汎用レジスタ間の加算	$Rd \leftarrow Rd + Rr$	I,T,H,S,V,N,Z,C	1
ADC	Rd,Rr	キャリーを含めた汎用レジスタ間の加算	$Rd \leftarrow Rd + Rr + C$	I,T,H,S,V,N,Z,C	1
ADIW	Rd,K6	即値の語(ワード)長加算	$RdH:RdL \leftarrow RdH:RdL + K6$	I,T,H,S,V,N,Z,C	2
SUB	Rd,Rr	汎用レジスタ間の減算	$Rd \leftarrow Rd - Rr$	I,T,H,S,V,N,Z,C	1
SUBI	Rd,K	汎用レジスタから即値の減算	$Rd \leftarrow Rd - K$	I,T,H,S,V,N,Z,C	1
SBIW	Rd,K6	即値の語(ワード)長減算	$RdH:RdL \leftarrow RdH:RdL - K6$	I,T,H,S,V,N,Z,C	2
SBC	Rd,Rr	キャリーを含めた汎用レジスタ間の減算	$Rd \leftarrow Rd - Rr - C$	I,T,H,S,V,N,Z,C	
SBCI AND	Rd,K Rd,Rr	汎用レジスタからキャリーと即値の減算 汎用レジスタ間の論理積(AND)	$Rd \leftarrow Rd - K - C$ $Rd \leftarrow Rd \text{ AND } Rr$	I,T,H,S,V,N,Z,C I,T,H,S,0,N,Z,C	1
AND	Rd,Kr Rd,K	汎用レジスタ间の福埕積(AND) 汎用レジスタと即値の論理積(AND)	$Rd \leftarrow Rd AND Rr$ $Rd \leftarrow Rd AND K$	I,T,H, <b>S</b> , <b>0</b> ,N,Z,C	1
OR	Rd,Rr	汎用レジスタ間の論理和(OR)	$Rd \leftarrow Rd OR Rr$	I,T,H,S, <b>0</b> ,N,Z,C	1
ORI	Rd,K	汎用レジスタと即値の論理和(OR)	$Rd \leftarrow Rd OR K$	I,T,H,S, <b>0</b> ,N,Z,C	1
EOR	Rd,Rr	汎用レジスタ間の排他的論理和(Ex-OR)	$Rd \leftarrow Rd EOR Rr$	I,T,H, <b>S</b> , <b>0</b> ,N,Z,C	1
COM	Rd	1の補数(論理反転)	$Rd \leftarrow \$FF - Rd$	I,T,H,S,0,N,Z,C	1
NEG	Rd	2の補数	$Rd \leftarrow \$00 - Rd$	I,T,H,S,V,N,Z,C	1
SBR	Rd,K	汎用レジスタの(複数)ビット設定(1)	$Rd \leftarrow Rd OR K$	I,T,H, <b>S</b> , <b>0</b> ,N,Z,C	1
CBR	Rd,K	汎用レシブスタの(複数)ビット解除(0)	$Rd \leftarrow Rd AND (\$FF - K)$	I,T,H,S,V,N,Z,C	1
INC	Rd	汎用レジスタの増加(+1)	$Rd \leftarrow Rd + 1$	I,T,H,S,V,N,Z,C	1
DEC	Rd	汎用レシブスタの減少(-1)	$Rd \leftarrow Rd - 1$	I,T,H,S,V,N,Z,C	1
TST	Rd	汎用レジスタのセ゛ロとマイナス検査	$Rd \leftarrow Rd AND Rd$	I,T,H, <mark>S,O,N,Z</mark> ,C	1
CLR	Rd	汎用レシブスタの全0設定(=\$00)	$Rd \leftarrow Rd EOR Rd$	I,T,H, <b>0</b> , <b>0</b> , <b>0</b> , <b>1</b> ,C	1
SER	Rd	汎用レジスタの全1設定(=\$FF)	Rd ← \$FF	I,T,H,S,V,N,Z,C	1
MUL	Rd,Rr	符号なし間の乗算	$R1:R0 \leftarrow Rd \times Rr \qquad (U \times U)$	I,T,H,S,V,N, <mark>Z,C</mark>	2
MULS	Rd,Rr	符号付き間の乗算	$R1:R0 \leftarrow Rd \times Rr \qquad (S \times S)$	I,T,H,S,V,N, <mark>Z,C</mark>	2
MULSU	Rd,Rr	符号付きと符号なしの乗算	$R1:R0 \leftarrow Rd \times Rr \qquad (S \times U)$	I,T,H,S,V,N, <mark>Z,C</mark>	2
FMUL	Rd,Rr	符号なし間の固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) <<1 \qquad (U \times U)$	I,T,H,S,V,N, <mark>Z,C</mark>	2
FMULS	Rd,Rr	符号付き間の固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) \lt \lt 1 \qquad (S \times S)$	I,T,H,S,V,N,Z,C	2
FMULSU	Rd,Rr	符号付きと符号なしの固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) \langle \langle 1 \qquad (S \times U) \rangle$	I,T,H,S,V,N, <b>Z</b> , <b>C</b>	2
	1				
RJMP	k	相対無条件分岐	$PC \leftarrow PC + k + 1$	I,T,H,S,V,N,Z,C	2
IJMP		Zレジスタ間接無条件分岐	$PC \leftarrow Z$	I,T,H,S,V,N,Z,C	22
EIJMP	1-	拡張Zレジスタ間接無条件分岐 絶対無条件分岐	$PC \leftarrow EIND:Z$ $PC \leftarrow k$	I,T,H,S,V,N,Z,C	2
JMP DCALL	k k	相対サブルーチン呼び出し		I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	3,4 <b>*</b>
RCALL ICALL	K	Zレジスタ間接サブルーチン呼び出し	$\frac{\text{STACK} \leftarrow \text{PC}, \text{PC} \leftarrow \text{PC} + \text{k} + 1}{\text{STACK} \leftarrow \text{PC}, \text{PC} \leftarrow \text{Z}}$	I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C	3,4* 3,4*
EICALL		エレジ へが間接り パーリン 呼び出し 拡張Zレジスタ間接サブルーチン呼び出し	$STACK \leftarrow PC, PC \leftarrow Z$ STACK $\leftarrow PC, PC \leftarrow EIND:Z$	I,T,H,S,V,N,Z,C	3,4
CALL	k	絶対サブルーチン呼び出し	$STACK \leftarrow PC, PC \leftarrow k$	I,T,H,S,V,N,Z,C	4,5*
RET	IX.	サブルーチンからの復帰	$PC \leftarrow STACK$	I,T,H,S,V,N,Z,C	4,5*
RETI		割り込みからの復帰	$PC \leftarrow STACK$	<b>1</b> ,T,H,S,V,N,Z,C	4,5*
CPSE	Rd,Rr	汎用レジスタ間比較、一致でスキップ	$Rd=Rrt_{2}b, PC \leftarrow PC + 2or3$	I,T,H,S,V,N,Z,C	1/2,3
CP	Rd,Rr	汎用レジスタ間の比較	Rd – Rr	I,T,H,S,V,N,Z,C	1
CPC	Rd,Rr	キャリーを含めた汎用レジスタ間の比較	Rd – Rr – C	I,T,H,S,V,N,Z,C	1
CPI	Rd,K	汎用レジスタと即値の比較	Rd – K	I,T,H,S,V,N,Z,C	
SBRC	Rr,b	汎用レシ、スタのビットが解除(0)でスキップ	Rr(b)=0 $t_{c}$ b, PC ← PC + 2or3	I,T,H,S,V,N,Z,C	1/2,3
SBRS	Rr,b	汎用レジスタのビットが設定(1)でスキップ	Rr(b)=1 the pc + 20r3	I,T,H,S,V,N,Z,C	
SBIC	P,b	I/Oレジスタのビットが解除(0)でスキップ	P(b)=07\$\$, PC ← PC + 2or3	I,T,H,S,V,N,Z,C	1/2,3
SBIS	P,b	I/Oレジスタのビットが設定(1)でスキップ	P(b)=1 $t_{c}$ b, PC $\leftarrow$ PC + 2or3	I,T,H,S,V,N,Z,C	1/2,3
BRBS	s,k	ステータス フラグが設定(1)で分岐	SREG(s)=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRBC	s,k	ステータス フラグが解除(0)で分岐	SREG(s)=07 $cb$ , PC $\leftarrow$ PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BREQ	k	一致で分岐	$Z=1\%, PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRNE	k	不一致で分岐	$Z=0$ $fab, PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRCS	k	キャリー フラグが設定(1)で分岐	$C=1$ ¢b, $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRCC	k	キャリー フラグが解除(0)で分岐	C=0/26, PC $\leftarrow$ PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRSH	k	符号なしの≧で分岐	$C=0^{+}x^{+}b, PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRLO	k	符号なしのくで分岐	$C=1\%\beta, PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRMI	k I-	-(マイナス)で分岐	N=1 $3cb$ , PC $\leftarrow$ PC + K + 1	I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BRPL	k Ir	+(プラス)で分岐	N=0726, PC $\leftarrow$ PC + K + 1	I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BRGE BRLT	k	符号付きの≧で分岐 符号付きの<で分岐	(N EOR V)=0なら、PC ← PC + K + 1 (N EOR V)=1なら、PC ← PC + K + 1	I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BRLI	k	イ デ れ さ の く じ 分 岐 ハーフキャリー フラグ が 設 定(1)で 分 岐	$(N EOR V)=1/26, PC \leftarrow PC + K + 1$ H=1/26, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BRHC	k k	ハーフキャリー フラグが解除(0)で分岐	$H=0^{+}c^{+}b^{+}, PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BRTS	k	一時75万が設定(1)で分岐	$T=17cb, PC \leftarrow PC + K + 1$	I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C	$\frac{1/2}{1/2}$
BRTC	k	一時777が設定(1)で分岐	$T=0\%, PC \leftarrow PC + K + 1$ $T=0\%, PC \leftarrow PC + K + 1$	I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C	$\frac{1/2}{1/2}$
BRVS	k	2の補数溢れフラグが設定(1)で分岐	$V=1\%6, PC \leftarrow PC + K + 1$	I, T, H, S, V, N, Z, C	$\frac{1/2}{1/2}$
BRVC	k k	2の補数溢れフラグが解除(0)で分岐	$V = 0 cb, PC \leftarrow PC + K + 1$	I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C	$\frac{1/2}{1/2}$
BRIE	k	割り込み許可で分岐	$I=1\c b, PC \leftarrow PC + K + 1$	I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C	$\frac{1/2}{1/2}$
BRID	k	割り込み禁止で分岐	$I=0\%, PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
-				1, 1, 1, 1, 0, V, 1, V, <i>L</i> , O	1/4
*:272頁参					

© 2020 Microchip Technology Inc.

## ATmega640/1280/1281/2560/2561

7-98 hach           MOW         Roke         ILHEV/2010/08/2         Rel ER         Rel ER         ILHEV/2010/08/2         Rel ER         Rel ER         ILHEV/2010/08/2         Rel ER         Rel ER <th>ニーモニック</th> <th>オヘ゜ラント゛</th> <th>意味</th> <th>動作</th> <th>フラク</th> <th>クロック</th>	ニーモニック	オヘ゜ラント゛	意味	動作	フラク	クロック
MOW         BLAR         DHW/22810087         Rd + Rr         DHSNNXC2         D           DD         BLAR         DHW/22810087         Rd + Rd         THSNNXC2         THSNNXC2           DD         BLAK         DWW/22810087         Rd + Rd         THSNNXC2         THSNNXC2           DD         BLAK         Wagantessa         THSNNXC2         THSNNXC2         THSNNXC2           DD         B	//	1 1 1 1				/=//
LD         Rd         Rd = N         LLEXNACC         1           LD         RdAX $\lambda_{2}$ 200 Rd, $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ X + X + 1, Rd = ( $\lambda_{2}$ )         1.115XNACC         2           LD         RdAX $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ X + X + 1, Rd = ( $\lambda_{2}$ )         1.115XNACC         2           LD         RdAY $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ Y + Y + 1         1.115XNACC         2           LD         RdAY $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ Y - Y + 1         1.115XNACC         2           LD         RdAY $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ Y - Y + 1         1.115XNACC         2           LD         RdAY $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ Y - Y + 1         1.115XNACC         2           LD         RdAY $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ Y - Y + 1         1.115XNACC         2           LD         RdAY $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ Y - Y + 1         1.115XNACC         2           LD         RdAY $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ Y - Y + 1         1.115XNACC         2           LD         RdAY $\lambda_{2}$ 270 Rdg could, Rd = ( $\lambda_{1}$ Y - Y + 1         1.115XNACC         2           ST $\lambda_{2}$ Y Y Rdg Pd	MOV	Rd,Rr	汎用レジスタ間の複写	$Rd \leftarrow Rr$	I,T,H,S,V,N,Z,C	1
ID         Rd.         No.2 % Big couple         Rd + (X)         X = X         ILLUSN/XCC         2           ID         Rd, X         W (W) 278 Big couple         X = X = 1, Rd = (X)         ILLUSN/XCC         2           ID         Rd, X         Think 204 down 278 Big couple         Rd = (X)         ILLUSN/XCC         2           ID         Rd, Y         W 268 Big couple         Rd = (X)         ILLUSN/XCC         2           ID         Rd, Y         W and Big couple         Rd = (X)         ILLUSN/XCC         2           ID         Rd, Y         W and Big couple         Rd = (X)         ILLUSN/XCC         2           ID         Rd, Y         W and Big couple         Rd = (Z)         ILLUSN/XCC         2           ID         Rd, Z         W and Big couple         Rd = (Z + Q)         ILLUSN/XCC         2           ID         Rd, Z         W and Big couple         Rd = (Z + Q)         ILLUSN/XCC         2           ID         Rd, Z         W and Big couple         Rd = (Z + Q)         ILLUSN/XCC         2           ID         Rd, Z         W and Big couple         Rd = (Z + Q)         ILLUSN/XCC         2           ID         Rd, Z         W and Big couple         Rd = (Z + Q)						1
ID         RL×         Table Model         Ret = (0, X ← X + 1)         LULUXVN.ZC         2           ID         RL×         Table Model         X ← X + 1, Ru + CO         LULUXVN.ZC         2           ID         RL×         V/V 250 Big conset         Ru + CO         LULUXVN.ZC         2           ID         RL×         V/V 250 Big conset         Ru + CO         LULUXVN.ZC         2           ID         RL×         V anige V 250 Big conset         Ru + CO         LULUXVN.ZC         2           ID         RL×         V anige V 250 Big conset         Ru + CO         LULUXVN.ZC         2           ID         RL×         V v2 30 Big conset         Ru + CO         LLXVN.ZC         2           ID         RL×         V v2 30 Big conset         Ru + CO         LLXVN.ZC         2           ID         RL×         V v2 30 Big conset         Ru + CO         LLXVN.ZC         2           ID         RL×         V2 30 Big conset         Ru + CO         LLXVN.ZC         2           ID         RL×         V2 30 Big conset         Ru + CO         LLXVN.ZC         2           ID         RL×         V2 30 Big conset         V + V + 1         LLXVN.ZC           ST					I,T,H,S,V,N,Z,C	
ID         RdX $\mp$ frikk/et (20.273/filk (20.0.8/2) $X \leftarrow X - 1$ , Rd $\leftarrow (X)$ $I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         Rd Y         \forall x \in X (0.1.100)         I.T.ISXVXZC         2           ID         \forall x \in X (0.1.100)         I.T.ISX$					I,T,H,S,V,N,Z,C	2
LD         NAV         VV>39 Representation         Rd $-(3)$ LLEXNA.CC         2           LD         RA, Y         Territe device 20 Representation         ILLEXNA.CC         2           LD         RA, Y         Territe device 20 Representation         ILLEXNA.CC         2           LD         RA, Y         Territe device 20 Representation         ILLEXNA.CC         2           LD         RAL         V/V and Representation         ILLEXNA.CC         2           LD         RAL         Territe device 20 Representation         ILLEXNA.CC         2           Territe device 20 Prove 20 Representation         Repric 20 Provevic20 Representation         ILLEXNA.CC			事後増加付きXレジス外間接での取得			
LD         RJY-         事後増加付金YV-72間接での取得         Rd $-(Y)$ , Y $+1$ IT-H-SNNACC         2           LDD         RJY-g         英位付金YV-72間接での取得         Rd $-(Y + a)$ IT-H-SNNACC         2           LD         RJZ-g         ZV-273間接での取得         Rd $-(Y + a)$ IT-H-SNNACC         2           LD         RJZ-g         ZV-273間接での取得         Rd $-(C)$ IT-H-SNNACC         2           LD         RJZ-g         # 第進増加付金VV-37間接での取得         Rd $-(C) - a$ IT-H-SNNACC         2           LD         RJZ-g         # 第進増加付金VV-37間接での取得         Rd $-(C) - a$ IT-H-SNNACC         2           LD         RJZ-g         # 前進が付金VV-37間接での取得         Rd $-(C) - a$ IT-H-SNNACC         2           ST         X,R         N/V-37間接での設定         KO $- Rr$ IT-H-SNNACC         2           ST         X,R         # 前進が付金VV-37間接での設定         KO $- Rr$ IT-H-SNNACC         2           ST         Y,R         # 前進が付金VV-37間接での設定         KO $- Rr$ IT-H-SNNACC         2           ST         Y,R         # 前進が付金VV-37間接での設定         KO $- Rr$ IT-H-SNNACC         2           ST         Y,R         # 前進が付金VV-37間接での設定         KO $- Rr$ IT-H-SNNACC <td></td> <td></td> <td>争則減少付さXレン A9 间接での取得</td> <td></td> <td></td> <td></td>			争則減少付さXレン A9 间接での取得			
LDD         Rd-Y         m m m v v v m m v v v m m v v v v m m v v v v m m v v v v m m v v v v m m v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v v v m m v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v m m v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v m m v v v v v v m m v v v v v v v m m v v v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v m m v v v v v v m m v v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v m m v v v v v v m m v v v v v v m m v v v v v m m v v v v v m m v v v v v m						
LDD         Rd,Yrq.         変位付きいど29開発での取得         Rd - (Y+q)         IT.LIS.NNACC         2           LD         Rd,Z         22/27/37開発での取得         Rd - (Z), - (Z)         IT.LIS.NNACC         2           LD         Rd,Z         17.15         NNACC         2           LD         Rd,Z         7         RA         NA         NA           ST         X,R         Y/YaPRAY         NA         NA         NA           ST         X,R         N/YaPRAY         NA         NA         NA           ST         Y,R         Y/YAPRA         NA         NA         NA           ST         Y,R         PARA         NA         NA         NA           ST         Y,R         PARA         NA         NA         NA           ST         Y,R         PARA         NA         NA         NA           ST         Z,R         YAPA         NA         NA         NA           ST         Z,						
LD         Rd-Z         Z2/73相撲での取得         Rd $-(Z)$ ITHS NNACC         Z           LD         Rd-Z         事前減少付差22/37間接での取得         Rd $-(Z)$ TTHS NNACC         Z           LD         Rd-Z         事前減少付差22/37間接での取得         Rd $-(Z)$ TTHS NNACC         Z           LD         Rd-Z         事前減少付差22/37間接での設定         Rd $-(Z)$ TTHS NNACC         Z           ST         X,R         X/X 70間接での設定         CO $-Rr$ TTHS NNACC         Z           ST         X,R         Y/X 70間接での設定         CO $-Rr$ TTHS NNACC         Z           ST         Y,R         Y/X 70間接での設定         CO $-Rr$ , X $- X + 1         TTHS NNACC         Z           ST         Y,R         Y/X 70間接での設定         CY - V + 1, CO + Rr         TTHS NNACC         Z           ST         Y,R         Y/X 70間接での設定         Y - X - 1, CO + Rr         TTHS NNACC         Z           ST         Y,R         Y/X 70間接での設定         Y - X - 1, CO + Rr         TTHS NNACC         Z           ST         Y,R         Y/X 70間接での設定         Y - X - 1, CO + Rr         TTHS NNACC         Z           ST         Z,R         P = 前載型付金22/37間接での設定         (Y + 2 - 1, C) - Rr         TTHS NNACC    $		Rd.Y+a	変位付きYレジスタ間接での取得			2
LD         Rd.2+         事後後期位子区シンス知識をつ影得         Rd $-(2)$ , $2-2+1$ ITHSNN.2C         2           LD         Rd.2-         新市成少付 Su2 / Syath後での影得         Rd $-(2, +q)$ ITHSNN.2C         2           LDS         Rd.k         デタ運用SRAMから点複数得         Rd $-(2, +q)$ ITHSNN.2C         2           ST         X,R         Vv / Synth後での設定         (X) $-$ Rr         ITHSNN.2C         2           ST         X,R         F& Ward Metropace         (X) $-$ Rr         ITHSNN.2C         2           ST         X,R         F& Ward Metropace         (X) $-$ Rr         ITHSNN.2C         2           ST         X,R         F& Ward Metropace         (X) $-$ Rr         ITHSNN.2C         2           ST         Y,R         F # Ward Metropace         (Y) $-$ Rr         ITHSNN.2C         2           ST         Y,R         F # Ward Metropace         (Y) $-$ Rr         ITHSNN.2C         2           ST         Y,R         F # Ward Metropace         (Y) $-$ Rr         THSNN.2C         2           ST         Z,R         Z,R         Z = Z = Z - Z + Z + 1         ITHSNN.2C         2           ST         Z,R         Z = Z - Z + Z + I         ITHSNN.2C         2           ST			Zレジスタ間接での取得			
LD         Rd-Z         Fink (C)         ETHENNAZC         2           LD         Rd-Z         C Z - J, Rd - (Z)         ETHENNAZC         2           LDS         Rd. $7^+ 2^{\infty} \beta [[R_2 A M h)^{+, \beta} a [R_2 R H]         Rd - (Q)         ETHENNAZC         2           ST         X.R         V/2 \gamma m [R_2 \infty 2 R M h)^{+, \beta} a [R_2 R H]         Rd - (Q)         ETHENNAZC         2           ST         X.R         V \gamma m [R_2 \infty 2 R M h]         Stresson 2 R M h h h h h h h h h h h h h h h h h h$			事後増加付きZレジスタ間接での取得		1 1 1 1 1 1 1	2
Lbs         Rd.k $7 - 92 \pi [0] R (M) 0 - 0 = 0 + R (M) - 0 = 0 + R (M) R (M)$		Rd,-Z	事前減少付きZレジスタ間接での取得	$Z \leftarrow Z - 1, Rd \leftarrow (Z)$	I,T,H,S,V,N,Z,C	2
ST         X.Rr         XV/39間接空の設定         (X) - Rr         (X) - Rr         (X) - R           ST         X.Rr         事前減少付きXV/39間接空の設定         (X) - R.Xr         (X) - R.Xr         (X) - R.Xr           ST         X.Rr         事後減少付きXV/39間接空の設定         (Y) - Rr         (Y) - Rr         (X) - R.Xr           ST         Y.Rr         事後減強少付きXV/37個接空の設定         (Y) - Rr         (Y + Q) - Rr         (T) - RX - Y + Y + 1           ST         Y.Rr         事後減強少付きXV/37個接空の設定         (Y + Q) - Rr         (T) - RX - Y + Y + 1         (T) - RX - Y - Y - Y + 1           ST         Z.Rr         Y=RV         第位投行をXV/37個接空の設定         (Y + Q) - Rr         (T) - RX - Y - Y + 1           ST         Z.Rr         FA/API 機械空び237個接空の設定         (Z) - Rr         (Z) - Rr         (T) - RX - Y - Y + 1           ST         Z.Rr         FA/API 機械空が23739間接空の設定         (Z) - Q - Rr         (T) - RX - Y - Y + 1         (T) - RX - Y - Y + 1           ST         Z.Rr         FA/ARR         変位付金22 - 7 2 + 1         (T) - RX - Y - Y + 2 - RX - 1 (R) - RX - RX - 1 (R)         (R) - RX - RX - 1 (R)           ST         Z.Rr         FA/ARX - X - 2 - 2 + 1         (T) - RX - N - X - 2 - 2 - 2 + 1         (T) - RX - N - X - 2 - 2 - 2 + 1         (T) - RX - N - X - 2 - 2 - 2 + 1         (T) - RX - N - X - 2 - 2 - 2 - 2 + 1         (T) -			変位付きZレジスタ間接での取得		I,T,H,S,V,N,Z,C	2
ST         X-R.         事後増加付きない子が開後での設定         X:X + X:1         ITHSXM2.C2         2           ST         X.R.         手前成少付きない子が開後での設定         X:V - X:1.(X) - R:         ITHSXM2.C2         2           ST         Y.R.         事後増加付きない子が開後での設定         Y:V - Y:1.(X) - R:         ITHSXM2.C2         2           ST         Y.R.         事前減少付きない子が開後での設定         Y:V - Y:1.(Y) - R:         ITHSXM2.C2         2           ST         Y.R.         事前減少付きない子が開後での設定         (Y) - R:         ITHSXM2.C2         2           ST         Z.R.         事前減少付きない子が開後での設定         (Z) - R:         ITHSXM2.C2         2           ST         Z.R.         事前減少付きない子が開後での設定         (Z) - R:         ITHSXM2.C2         2           ST         Z.R.         事前減少付きない子が開後での設定         (Z) - R:         ITHSXM2.C2         2           ST         Z.R.         事が減少付きない子が開後での設定         (Z) - R:         ITHSXM2.C2         2           ST         Z.R.         事が減少付きない子が開後での設定         (Z) - Q:         ITHSXM2.C2         2           ST         Z.R.         アングラな領摘をのいけるにを成けり         (Z) - Q:         ITHSXM2.C2         2           ST         Z.R.         アングラな領摘をのいけるにを成けり         Rd - (Z)         ITHSXM2.C2         1		Rd,k	データ空間(SRAM)から直接取得			2
ST       -X.Rr       事前成少付名Xv/3/8間接での設定       (Y) ← Rr       I.T.H.S.V.M.Z.C       2         ST       Y.Rr       事前成少付名Xv/3/8間接での設定       (Y) ← Rr       (Y) ← Rr       I.T.H.S.V.M.Z.C       2         ST       Y.Rr       事前成少付名Vv/3/8間接での設定       (Y) ← Rr       (Y) ← Rr       (T.H.S.V.M.Z.C       2         ST       Z.Rr       基位付名Vv/3/8間接での設定       (Y) ← Q) ← Rr       (T.H.S.V.M.Z.C       2         ST       Z.Rr       基備適少付名v/3/8間接での設定       (Z) ← Rr       (T.H.S.V.M.Z.C       2         ST       Z.Rr       基備適少付名v/3/8間接での設定       (Z) ← Rr       (T.H.S.V.M.Z.C       2         ST       Z.Rr       事前成少付名v/3/8間接での設定       (Z) ← Rr       (T.H.S.V.M.Z.C       2         ST       Z.Rr       事前成少付名v/3/8間接での設定       (Z) ← Rr       (T.H.S.V.M.Z.C       2         ST       Z.Rr       事前成少付名v/3/80%       Rd ← (Z)       (Z) ← Rr       (T.H.S.V.M.Z.C       2         ST       Z.Rr       事前成少付名v/3/80%       Rd ← (Z)       (Z) ← Z + 1       (T.H.S.V.M.Z.C       2         ST       // 2.Re       (Z) 任名wing here on Bit       Rd ← (Z)       (Z) ← Z + 1       (T.H.S.V.M.Z.C       2         LPM       Rd.Z       同 L (H & W m M Re       Rd ← (Z)       C - L + 1<						
ST         Y.Pr         Y.Pr <th< td=""><td>ST</td><td></td><td></td><td><math>(X) \leftarrow \operatorname{Rr}, X \leftarrow X + 1</math></td><td></td><td>2</td></th<>	ST			$(X) \leftarrow \operatorname{Rr}, X \leftarrow X + 1$		2
ST         Y+Rc         事後費加付含Y/27個階度での設定         (Y) $-$ Rr, Y $-$ Y $+$ 1         IT H SUNACC         2           ST         Y+Rc         事前施少付含Y/27個階度での設定         (Y+g) $-$ Rc         IT H SUNACC         2           ST         Z+Rc         妻だ付含Y/27個階度での設定         (Z) $-$ Rr, Z $-$ Z + 1         IT H SUNACC         2           ST         Z-Rc         妻花枝物白信ZY/27個階度での設定         (Z) $-$ Rr, Z $-$ Z + 1         IT H SUNACC         2           ST         Z-Rc         妻花枝物白信ZY/27個階度での設定         (Z + Q) $-$ Rc         IT H SUNACC         2           ST         Z-Rc         妻花枝物白信ZY/27個階度での設定         (Z + Q) $-$ Rc         IT H SUNACC         2           ST         Z-Rc         事前施少付きZY/27個階度での設定         (Q - Rr         IT H SUNACC         2           ST         Z-Rc         T $-$ 72個間(SRAM) - 直接度型加付きZY/27個階度での設定         (Q - Rr         IT H SUNACC         3           IPM         Rd.Z+         IT ( H SQU/27A)         Rd - (Z)         IT H SUNACC         3           IPM         Rd.Z+         IT ( H SQU/27A)         Rd - (RAPP2:2)         IT H SUNACC         3           IPM         Rd.Z+         IT (H SQU/27A)         Rd - (RAPP2:2)         IT H SUNACC         3           IPM         Rd.Z+         IT (H SQU/27A		-X,Rr	事則減少付きXレジスタ間接での設定			
ST         Y-Rev         W (d ≥ V) 20 開放 C 0 20 $\mathbb{Z}$ Y + Y - 1, (Y) - Re         IT LESNAZC         2           ST         Z.Rev         34 $\mathbb{Z}^3$ 1.1 H S NAZC         2         2         1.1 H S NAZC         2         2         35 $\mathbb{Z}^3$ 1.1 H S NAZC         2         2         1.1 H S NAZC         2         2         1.1 H S NAZC         2         1.1 H S NAZC         2         2         1.1 H S NAZC         1.1 H S NAZC         2         2         1.1 H S NAZC         2 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>						
STD         Y+g,R.         変位付き/V>73間接での設定         (Y + q) ← R:         ITLLS.VN.Z.C         2           ST         2.R. $ZV$ 73同接での設定         (Z) → R:         ITLLS.VN.Z.C         2           ST         2.R.         事筋強心付き/ZV73問提での設定         (Z) → R:         ITLLS.VN.Z.C         2           ST         2.R.         事筋強心付き/ZV73問提での設定         (Z) → R:         ITLLS.VN.Z.C         2           ST         2.R.         #Simpd/fá/ZV739間接での設定         (Z) → R:         ITLLS.VN.Z.C         2           ST         7.R.         #Simpd/fá/ZV739間接での設定         (Z) → R:         ITLLS.VN.Z.C         2           ST         7.4.         #Diffe/ZV739間接での設定         (Q) → R:         ITLLS.VN.Z.C         3           IPM         707541000-207370         Rd = (Z)         ITLS.VN.Z.C         3           BLPM         R0.Z         FL (#& 20/V7370)         Rd = (RA/PZ:Z)         ITLES.VN.Z.C         3           BLPM         R0.Z         FL (#& 20/V7370)         Rd = (RA/PZ:Z)         ITLES.VN.Z.C         3           BLPM         R0.Z         FL (#& 20/V7370)         Rd = (RA/PZ:Z)         ITLES.VN.Z.C         1           BLPM         R0.Z         FL (#& 20/V7370)         Rd = (RA/PZ:Z)         ITLES.VN.Z.C					1, 1, 1, 1, 0, 1, 1, 0, 0, 0	
ST         Z <sub>R</sub> $2\nu/23/Plk c_{0} \partial k c_{0}$ (2) $- Rc$ $Tc$ $TLISJNNZC$ 2           ST $-Z_{R}r$ $\# B m b c_{0} \partial k c_{0} \partial k c_{0}$ $Z - Z - 1 - (Z) - Rc$ $TLISJNNZC$ 2           ST $-Z_{R}r$ $\# B m b c_{0} \partial k c_{0} \partial k c_{0}$ $Z - Z - 1 - (Z) - Rc$ $TLISJNNZC$ 2           ST $-Z_{R}r$ $\# B m b c_{0} \partial k c_{0} \partial k c_{0}$ $Z - Z - 1 - (Z) - Rc$ $TLISJNNZC$ 2           ST $-Z_{R}r$ $\# B m b c_{0} \partial k c_{0} \partial k c_{0}$ $(D - Rc)$ $LTLSJNNZC$ 2           ST $-Z_{R}r$ $\# C h c_{0} \partial k c_{0} \partial$		V+a Rr			-)-)-)-)-))	2
ST $2+Rr$ 事後増加付き $2\nu'$ 32周接での設定 $(2) \leftarrow Rr, 2 \leftarrow Z + 1$ ITLESANZC         2           ST $2-Rr$ 事前成少付き $2\nu'$ 329周接での設定 $(Z \leftarrow Z - 1, (2) \leftarrow Rr$ ITLESANZC         2           STD $Z+q_rRr$ 変位付き $2\nu'$ 329周接での設定 $(Z \leftarrow Q) \leftarrow Rr$ ITLESANZC         2           STS         k, Rr $7 - 9^{22}$ 周(SRAM) $\sim a[K2)^{22}$ 004         RC         (Z)         ITLESANZC         3           LPM $70^{2}$ 74.60% $\sim 52\nu'$ 327         Rd         (Z)         ITLESANZC         3           LPM $70^{2}$ 74.60% $\sim 52\nu'$ 327         Rd         (Z)         ITLESANZC         3           BLPM $70^{2}$ 74.60% $\sim 52\nu'$ 327         Rd         (RAMP2:Z)         ITLESANZC         3           BLPM $70^{2}$ 74.60% $\sim 52\nu'$ 329         Rd         (RAMP2:Z)         ITLESANZC         3           BLPM         RJZ         FL (#& #dm/t)         Rd         (RAMP2:Z)         ITLESANZC         3           BLPM         RJZ         FL (#& #dm/t)         Rd         (RAMP2:Z)         ITLESANZC         3           SB         RLZ         FL         FL         FL         FL         FL         FL         FL         FL		Z.Rr				
ST         -Z_nRr         事前減少付含20·23/10 指表 congre         Z ← Z − 1, (Z) ← Rr         ITHS/N/NZC         2           STD         Z+nRr         Z GU1620·23/20 filt congre         (U) ← Rr         ITHS/N/NZC         2           IPM         7 0*72 filt dig0.620·23/20 filt congre         (U) ← Rr         ITHS/N/NZC         3           IPM         Rd.2         IDL (H £ 600·23/20)         Rd ← (Z)         ITHS/N/NZC         3           IPM         Rd.2         IDL (H £ 600·23/20)         Rd ← (Z)         ITHS/N/NZC         3           IPM         Rd.2         IDL (H £ 60/23/20)         Rd ← (RAMPZ:2)         ITHS/N/NZC         3           IPM         Rd.2         IDL (H € 60/23/20)         Rd ← (RAMPZ:2)         ITHS/N/NZC         3           IPM         Rd.2         IDL (F € 6/2 filt de congre         Rd ← (RAMPZ:2)         ITHS/N/NZC         3           SPM         7 0*7 3.4 filt de congre         Rd ← (RAMPZ:2)         RAMPZ:2         ITHS/N/NZC         3           SPM         7 0*7 3.4 filt de congre         Rd ← (RAMPZ:2)         RAMPZ:2         ITHS/N/NZC         3           SPM         7 0*7 3.4 filt de congre         STACK         R         ITHS/N/NZC         2           IP         Rd.1         Rd de congre </td <td></td> <td></td> <td></td> <td></td> <td>-)-))</td> <td></td>					-)-))	
STD $2 + q_c R^c$ $\overline{\chi}$ ( $\overline{\chi} + q$ ) $- R^c$ T.T.H.S.V.N.Z.C         2           STS         k, Rr $\overline{\gamma} - g^2 \pi R R R R R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R R R + C R + R +$		-Z,Rr	事前減少付きZレジスタ間接での設定	$Z \leftarrow Z - 1, (Z) \leftarrow Rr$		2
STS         k,Rr $\Gamma' - g \simeq B[I]$ (SRAU)~at $g \& g \gtrsim C$ (k) $\leftarrow$ Rr         IT,H,S,V,N,Z,C         2           LPM $Tur 7^{3} \Delta (g \& g \land C Z U < 3) B[K < C Z < T $						2
LPM         Rd,Z         同上(任意のレジスタ~)         Rd ← (2)         ITHSNNZC         3           LPM         Rd,Z+         同上(事後増加付き)         Rd ← (2), Z ← Z + 1         ITHSNNZC         3           ELPM         70°73A(領点)-5位(第202)         ITHSNNZC         3         1         ITHSNNZC         3           ELPM         Rd,Z+         同上(事後貸加付き)         Rd ← (RAMPZ:Z)         ITHSNNZC         3           SPM         70°73A(領点)-5位(第20)         Rd ← (RAMPZ:Z)         RAMPZ:Z + ITHSNNZC         1           IN         Rd,Z+         同上(事後貸加付き)         Rd ← P         ITHSNNZC         1           OUT         P,Rr         I/OV2'73/%OD/D         P ← R         ITHSNNZC         1           POP         Rd         3.97/n%O,B/D         P ← R         ITHSNNZC         1           POT         P,Rr         I/OV2'73/%O,B/D         P ← R         ITHSNNZC         2           POP         Rd         3.97/n%O,B/D         Rd ← S         STACK         R         ITHSNNZC         2           POP         Rd         7.97/n%O,B/D         P ← R         STACK         ITHSNNZC         2           LL         Rd         Mattrix 3.96.66         STACK         Rd + C         ITHSNNZC	STS		データ空間(SRAM)へ直接設定	$(k) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2
LPM         Rd.+         [] L:PM         Rd.+         [] Rd.+         [] L:PM         [] L:PM         [] T:Ph'754@tgb/c-bd:@j2v'39th [] K © tqR         [] Rd.+         [] Rd.PM         [] T:H.S.V.N.Z.C         3           ELPM         Rd.Z         [] Rd.E         [] Rd.E         [] Rd.PM         [] Rd.PM         [] Rd.PM         [] Rd.PM         [] Rd.PM         [] Rd.PM         [] T:H.S.V.N.Z.C         3           SPM         T orb'75.4 @gd.PM cZ/V'378th [] K © c0.8 gz         [] Rd.PM         [] Rd.PM         [] T:H.S.V.N.Z.C         1           OUT         P.R         [] I.O.V'329.0 GD.J.D         Rd. ← P         [] T:H.S.V.N.Z.C         1           OUT         P.R         [] I.O.V'329.0 GD.J.D         Rd. ← P         [] T:H.S.V.N.Z.C         1           OUT         P.R         [] I.O.V'329.0 GD.J.D         Rd. ← P         [] T:H.S.V.N.Z.C         2           POP         Rd         7.9 by S@gd.P         STACK         Rr         [] T:H.S.V.N.Z.C         2           POP         Rd         7.9 by S@gd.P         STACK         Rr         [] T:H.S.V.N.Z.C         2           CBI         P.b         [] /OV'329.0 c'r/48 @G         STACK         Rr         [] T:H.S.V.N.Z.C         1           SBI         P.b <th< td=""><td></td><td></td><td></td><td></td><td>I,T,H,S,V,N,Z,C</td><td>3</td></th<>					I,T,H,S,V,N,Z,C	3
ELPM         ブックス領域から拡張など、次期機で取得         R0 ← (RAMP2.2)         I.T.H.S.V.N.Z.C         3           ELPM         Rd.Z         同上 (住意のレンスター)         Rd ← (RAMP2.2)         I.T.H.S.V.N.Z.C         3           SPM         ブックス領域ペンレンス別構成での設定         Rd ← (RAMP2.2)         RAMPZ.2 + I.T.H.S.V.N.Z.C         3           SPM         ブックス領域ペンレンス別構成での設定         Rd ← P         I.T.H.S.V.N.Z.C         3           IN         Rd.P         I/Oレジスタハーの日カ         P ← R         I.T.H.S.V.N.Z.C         1           OUT         P.R         I/Oレジスタハーの日カ         P ← R         I.T.H.S.V.N.Z.C         1           POP         Rd         R.J.P.Y.N.Z.C         1         R.J.S.V.N.Z.C         1           POP         Rd         I.T.H.S.V.N.Z.C         1         I.T.H.S.V.N.Z.C         1           POP         Rd         I.O.Vジスタハーク、保存         STACK         I.T.H.S.V.N.Z.C         2           POP         Rd         I.T.H.S.V.N.Z.C         2         1         I.T.H.S.V.N.Z.C         2           BI         P.b         I/O.V.Y.XAPOLY-R&         Rd ← CRAMP2.2         I.T.H.S.V.N.Z.C         2           SBI         P.b         I/O.V.Y.XAPOLY-R&         Rd (G)         I/O(P, b) ← 0         I.T.H.S.V.N.Z.C         1						3
ELPM         Rd.∠         Π.L. (HÉDOVE'3P ~)         Rd ~ (RAMP2:Z)         I.T.H.S.N.N.Z.C         3           ELPM         Rd.∠+         Π.L. (#%@mft3)         Rd ~ (RAMP2:Z), RAMP2:Z ~ RAMP2:Z + 1         I.T.H.S.N.N.Z.C         3           SPM         T>TP373dig-Z V27dfl&crond         (Z) ~ R1:R0         I.T.H.S.N.N.Z.C         1           IN         Rd, P         I/OV2'33P.oD, A.f.         Rd ← P         I.T.H.S.N.N.Z.C         1           OUT         P,Rr         I/OV2'33P.oD, A.f.         Rd ← P         I.T.H.S.N.N.Z.C         1           PUSH         Rr         M.RIP'Y3P6X3P.oP, A.f.         STACK         Rr         I.T.H.S.N.N.Z.C         1           PUSH         Rr         M.RIP'Y3P6X3P.oP, A.f.         STACK         Rr         I.T.H.S.N.N.Z.C         2           POP         Rd         A.f.P.Y3P6Afg         STACK         Rr         I.T.H.S.N.N.Z.C         2           ELPM         I/OV'3A0C'Agexp3P.c.         Kef         STACK         Rr         I.T.H.S.N.N.Z.C         2           SBI         P,b         I/OV'3A0C'Agexp1         I/O(P,b) ~ 1         I.T.H.S.N.N.Z.C         2           LSL         Rd         Bagebfat's/8@         Rd(n+1), Rd(0) ← 0         I.T.H.S.N.Z.C         1		Rd,Z+				
ELPM         Rd.∠!         []] L (#後增加fts)         Rd ← (RAMP2:2), RAMP2:Z ← RAMP2:Z + 1         IT.H.S.N.N.Z.C         3           SPM         7'a754@bc/3bc         (Z) ← R1:R0         IT.H.S.N.N.Z.C         1           OUT         P,R         I/Ov2/37a/oBc/3bc         Rd ← P         IT.H.S.N.N.Z.C         1           OUT         P,R         I/Ov2/37a/oBc/3bc         Rd ← P         IT.H.S.N.N.Z.C         2           POP         Rd         37a/3bc/3bc         Rd ← P         IT.H.S.N.N.Z.C         2           POP         Rd         37a/3bc/3bc         Rd ← STACK         IT.H.S.N.N.Z.C         2           POP         Rd         37a/3bc         Rd ← STACK         IT.H.S.N.N.Z.C         2           SBI         P,b         I/Ov2/3a0C'yR@fd         Rd ← STACK         IT.H.S.N.N.Z.C         1           LSR         Rd         magnftaft         Rd(0)         I/O(P,b) ← 0         IT.H.S.N.N.Z.C         1           LSR         Rd         magnftaft         Rd(0)         I/O(P,b) ← 0         IT.H.S.N.N.Z.C         1           LSR         Rd         magnftaft         Rd(0)         Rd(n+1), ma(0)         0         IT.H.S.N.N.Z.C         1           LSR         Rd         B@fdfaft		D17			1 1 1 1 1 1 1	
SPM         7b9754領域         2v2v39間接での設定         (Z) ← R1:R0         IT.H.S.W.N.Z.C         -           IN         Rd, P         I/Ov2v39A-600, A)         Rd ← P         I,T.H.S.W.N.Z.C         1           OUT         P.Rr         I,T.H.S.W.N.Z.C         1         IT.H.S.W.N.Z.C         1           PUSH         R         I,T.H.S.W.N.Z.C         2         Rd ← STACK ← Rr         I,T.H.S.W.N.Z.C         2           POP         Rd         X39/D3-63,II,H.V'X36-X39/n>(Rd ← STACK ← Rr         I,T.H.S.W.N.Z.C         2           CBI         P,b         I/Ov2'X90C'r)経済(D)         I/O(P,b) ← 1         I,T.H.S.W.N.Z.C         2           CBI         P,b         I/Ov2'X90C'r)経済(D)         I/O(P,b) ← 0         I,T.H.S.W.N.Z.C         1           LSR         Rd         論理的方足'r)移動         Rd(n) ← Rd(n+1), Rd(0) ← 0         I,T.H.S.W.N.Z.C         1           ROR         Rd         ????#80         Rd(0) ← C, Rd(0) ← C, Rd(0)         I,T.H.S.V.N.Z.C         1           ROR         Rd         ?????*80         Rd(7) ← C, Rd(n) ← Rd(n+1), c − Rd(0)         I,T.H.S.V.N.Z.C         1           ROR         Rd         ????*80         Rd(7) ← C, Rd(0) ← C, Rd(0)         I,T.H.S.V.N.Z.C         1           ROR         Rd         <						
IN         Rd, P         I/OuV'379:00 A         Rd ← P         IT.H.S.V.N.Z.C         1           OUT         P, Rr         I/OuV'379:00 A         P ← Rr         IT.H.S.V.N.Z.C         1           PUSH         Rr         JI.BU/378:279:07 & QR Å         STACK ← Rr         IT.H.S.V.N.Z.C         2           POP         Rd         X39/3%53.07 & QR Å         Rd ← STACK         IT.H.S.V.N.Z.C         2           E         P.D         I/OU/379:01 & J/OR         Rd ← STACK         IT.H.S.V.N.Z.C         2           E         P.D         I/OU/379:01 & J/OR         Rd         ~         IT.H.S.V.N.Z.C         2           E         P.b         I/OU/379:01 & J/OR         Rd         Rd ← STACK         IT.H.S.V.N.Z.C         2           LSL         Rd         magnotic J/ME%         Rd(0)         I/O(P, b) ← 0         IT.H.S.V.N.Z.C         2           LSL         Rd         magnotic J/ME%         Rd(0) ← C         Rd(n+1) ← Rd(n, Rd(0) ← C         Rd(n)         I.H.S.V.N.Z.C         1           LSR         Rd         ##mb/at '/ME%         Rd(0) ← C, Rd(n+1) ← Rd(n, C ← Rd(0)         IT.H.S.V.N.Z.C         1           SUP         Rd         #th/D'STP         Rd         Rd(n+1), n=0 ← Rd(n+1), n=0 ← Rd(n+1), C ← Rd(0)		Ka,Z+			-)-)-)-)-)-))))	
OUT         P.Rr         I/Ovi/39~0/H2         P ← Rr         I.T.H.S.V.N.Z.C         1           PUSH         Rr         Ì\I.E.V/326/39/0/K?         STACK ← Rr         I.T.H.S.V.N.Z.C         2           POP         Rd         X39/376/J.E.V/32/4/g/#         Rd ← STACK         I.T.H.S.V.N.Z.C         2           SBI         P.b         I/Ovi/390/V.M26(1)         I/O(P,b) ← 1         I.T.H.S.V.N.Z.C         2           CBI         P.b         I/Ovi/390/V.M26(1)         I/O(P,b) ← 0         I.T.H.S.V.N.Z.C         2           LSL         Rd         論理的左ビッ移動         Rd(n+1) ← Rd(n,1), Rd(0) ← 0         I.T.H.S.V.N.Z.C         1           LSR         Rd         論理的左ビッ移動         Rd(n+1), Rd(1) ← 0         I.T.H.S.V.N.Z.C         1           ROL         Rd         Atyl-& 630/5.£10 HE         Rd(0) ← C, Rd(n+1) ← Rd(n, C ← Rd(0)         I.T.H.S.V.N.Z.C         1           ASR         Rd         算術的右ビッ移動         Rd(7 ~4) ⇔ Rd(3~0)         I.T.H.S.V.N.Z.C         1           SWAP         Rd         27-9/4 V'/390'V/A@B         Rd(7 ~4) ⇔ Rd(3~0)         I.T.H.S.V.N.Z.C         1           BST         s         27-9/3 V'/390'V/A@B         Rd(6) ← T         I.T.H.S.V.N.Z.C         1           BSE         37-9/3 V'/390'V/A@B		Rd P			, , , , , , , ,	
PUSH         Rr         汎用レジスタをスタックへ保存         STACK ← Rr         I.T.H.S.V.N.Z.C         2           POP         Rd         スタッカふら汎用レジスタへ復帰         Rd ← STACK         I.T.H.S.V.N.Z.C         2           E         UOVジスタのじット設定(1)         U/OP,b) ← 1         I.T.H.S.V.N.Z.C         2           CBI         P,b         U/OVジスタのじット酸定(1)         U/OP,b) ← 0         I.T.H.S.V.N.Z.C         2           LSL         Rd         論理的左ビット移動         Rd(n+1)         Rd(n) ↔ C         0         I.T.H.S.V.N.Z.C         1           ROL         Rd         論理的右ビット移動         Rd(n+1), Rd(7) ← 0         I.T.H.S.V.N.Z.C         1           ROR         Rd         キャリーを含めた右回転         Rd(0) ↔ C, Rd(n+1), Rd(7) ← 0         I.T.H.S.V.N.Z.C         1           ROR         Rd         キャリーを含めた右回転         Rd(0) ↔ C, Rd(n+1), n=0~6         I.T.H.S.V.N.Z.C         1           SWAP         Rd         ニブル(4ビット)上位/下位交換         Rd(7~4) ↔ Rd(3~0)         I.T.H.S.V.N.Z.C         1           BLD         Rd,b         ニブッパタンジスタのビット設合(0)         SREG(s) ← 1         I.T.H.S.V.N.Z.C         1           BLD         Rd,b         一 = =77'(4E'ッh) 上位/下位交換         Rd(b) ↔ T         I.T.H.S.V.N.Z.C         1           BLD         Rd,b         - =7		P.Rr		$P \leftarrow Rr$		
POP         Rd $X9yhybcjlllv'xyocghl         Rd ← STACK         [I,T,H,S,V,N,Z,C]         2           U'DUX'XyOL'yhgjz(1)         I/O(P,b) ← 1         I,T,H,S,V,N,Z,C]         2           CBI         P,b         I/Ov'XyOL'yhgjz(1)         I/O(P,b) ← 0         I,T,H,S,V,N,Z,C]         2           LSL         Rd         論理的左ビ'yhgjj         Rd(n) ← Rd(n,1), Rd(0) ← 0         I,T,H,S,V,N,Z,C]         1           LSR         Rd         論理的右ビ'yhgjj         Rd(n) ← Rd(n+1), Rd(7) ← 0         I,T,H,S,V,N,Z,C]         1           ROL         Rd         ¥+0-&≤dyb.Eclenk         Rd(0) ← C, Rd(n+1) ← Rd(n), C ← Rd(7)         I,T,H,S,V,N,Z,C]         1           ROR         Rd         ¥+0-&≤dyb.Eclenk         Rd(7 ← C, Rd(n) ← Rd(n+1), n=0 ~ 6         I,T,H,S,V,N,Z,C]         1           SWAP         Rd         Z^{\mu}\phihat'yhgjbc(1)         SREC(s) ← 1         I,T,H,S,V,N,Z,C]         1           BSET         s         X^{-}yA_V i'XyOU'yhgjbc(1)         SREC(s) ← 0         0,0,0,0,0,0,0]         1           BCLR         s         X^{-}yA_V i'XyOU'yh_XYOU'Yh_XYOU'yh_Xy$						_
E'y 関係命令           SBL         P,b         I/OUV'X90E'y-RipE(1)         I/O(P,b) ← 1         I.T.H.S.V.N.Z.C         2           CB1         P,b         I/OUV'X90E'y-RipE(1)         I/O(P,b) ← 0         I.T.H.S.V.N.Z.C         2           LSL         Rd         論理的左L'y-N移動         Rd(n+1) ← Rd(n), Rd(0) ← 0         I.T.H.S.V.N.Z.C         1           LSR         Rd         論理的右L'y-N移動         Rd(n) ← Rd(n+1), Rd(7) ← 0         I.T.H.S.V.N.Z.C         1           ROL         Rd         ギャリーを含めた左回転         Rd(0) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)         I.T.H.S.V.N.Z.C         1           ASR         Rd         算術的右L'y-N移動         Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)         I.T.H.S.V.N.Z.C         1           ASR         Rd         算術的右L'y-N移動         Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)         I.T.H.S.V.N.Z.C         1           BSET         s         X7 ← 9.X ∨'X90C by-NB定(1)         SREG(s) ← 1         I.T.H.S.V.N.Z.C         1           BST         R.b         R.H.b         X.H.B.V'X90C by-NB met(0)         SREG(s) ← 0         0.0.0.0.0.0.0         1           BLD         Rd,b         - ===77b'を汎用レ'X90D by-N 移動         T ← Rr(b)         I.T.H.S.V.N.Z.C         1           SEC         4+9 - 759'を認除(0)         C ← 0         I.T						2
CBI         P,b         I/O <sub>V</sub> <sup>3</sup> X <sub>9</sub> O <sub>V</sub> <sup>3</sup> / <sub>2</sub> M <sub>P</sub> R <sub>0</sub> (0)         I/O(P,b) ← 0         I,T,H,S,V,N,Z,C         2           LSL         Rd         mathematical Stress         Rd(n+1) ← Rd(n), Rd(0) ← 0         I,T,H,S,V,N,Z,C         1           LSR         Rd         mathematical Stress         Rd(n) ← Rd(n+1), Rd(7) ← 0         I,T,H,S,V,N,Z,C         1           ROL         Rd         4×tP-& 2 dob.f.zelms         Rd(0) ← C, Rd(n+1) ← Rd(n), C ← Rd(7)         I,T,H,S,V,N,Z,C         1           ASR         Rd         ½mb0 ft'yh8m         Rd(0) ← C, Rd(n+1), n=0~6         I,T,H,S,V,N,Z,C         1           ASR         Rd         ½mb0 ft'yh8m         Rd(n) ← Rd(n+1), n=0~6         I,T,H,S,V,N,Z,C         1           BSET         s         X7-9X bt'yA9Dt'yh8m         Rd(7~4) ⇔ Rd(3~0)         I,T,H,S,V,N,Z,C         1           BCLR         s         X7-9X bt'yA9Dt'yh8m         Rd(b) ← 1         1,T,H,S,V,N,Z,C         1           BLD         Rd,b         -mb777 & ZhJA9Dt'yh8m         T ← Rr(b)         I,T,H,S,V,N,Z,C         1           BLD         Rd,b         -mb777 & ZhJH bt'X49Dt'yh2m         SBEG(3) ← 0         0.0.0.0.0.0.0.0.0         1           CL         4×tH - 757 & ZhJH bt'X49Dt'yh2m         F ← Rr(b)         I,T,H,S,V,N,Z,C         1			 ビット関	係命令		
LSL         Rd         論理的左ヒ'ット移動         Rd(n+1) ← Rd(n), Rd(0) ← 0         I.T.H.S.V.N.Z.C         1           LSR         Rd         論理的右t'ット移動         Rd(n) ← Rd(n+1), Rd(7) ← 0         I.T.H.S.V.N.Z.C         1           ROL         Rd         キャリーを含めた左回転         Rd(0) ← C, Rd(n+1) ← Rd(n), C ← Rd(7)         I.T.H.S.V.N.Z.C         1           ROR         Rd         キャリーを含めた右回転         Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)         I.T.H.S.V.N.Z.C         1           ASR         Rd         算術的右t'ット移動         Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)         I.T.H.S.V.N.Z.C         1           SWAP         Rd         二方 小 (At'y)-b 位/下 位交換         Rd(7 ~ 4) ⇔ Rd(3~0)         I.T.H.S.V.N.Z.C         1           BSET         s         ステータス レジスタのビット設定(1)         SREG(s) ← 1         I.T.H.S.V.N.Z.C         1           BCLR         s         ステータス レジスタのビット設定(1)         SREG(s) ← 0         0.0.0.0.0.0.0         1           BST         Rr,b         汎用レジスタのビットを一時フラグ へ移動         T ← Rr(b)         I.T.H.S.V.N.Z.C         1           BLD         Rd,b         一時フラグ を設定(1)         C ← 1         I.T.H.S.V.N.Z.C         1           CLC         キャリーフラグ を解除(0)         C ← 0         I.T.H.S.V.N.Z.C         1           SEZ         t'u フラグ を						2
LSR         Rd         論理的右ビット移動         Rd(n) ← Rd(n+1), Rd(7) ← 0         I.T.H.S.V.N.Z.C         1           ROL         Rd         キャリーを含めた左回転         Rd(0) ← C, Rd(n+1) ← Rd(n), C ← Rd(7)         I.T.H.S.V.N.Z.C         1           ROR         Rd         キャリーを含めた右回転         Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)         I.T.H.S.V.N.Z.C         1           ASR         Rd         算術的右ビット移動         Rd(7) ← C, Rd(n) ← Rd(n+1), c ← Rd(0)         I.T.H.S.V.N.Z.C         1           SWAP         Rd         ニブル4ビット)上位/下位交換         Rd(7 ~ 4) ⇔ Rd(3~0)         I.T.H.S.V.N.Z.C         1           BET         s         ステータス レジスタのビット教師定(1)         SREG(s) ← 1         I.T.H.S.V.N.Z.C         1           BCLR         s         ステータス レジスタのビット教動         Rd(b) ← T         I.T.H.S.V.N.Z.C         1           BLD         Rd,b         ー時フラグを設定(1)         C ← 1         I.T.H.S.V.N.Z.C         1           SEC         キャリー フラグを解除(0)         C ← 1         I.T.H.S.V.N.Z.C         1           BLD         Rd,b         ー時フラグを解除(0)         C ← 1         I.T.H.S.V.N.Z.C         1           CLC         キャリー フラグを解除(0)         C ← 0         I.T.H.S.V.N.Z.C         1           SEX         負 フラグを解除(0)         N ← 0         I.T.H.S.V.N.Z.C <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>						
RoL         Rd $\ddagger +y - b = 2bbc. Eci = bac         Rd(0) ← C, Rd(n+1) ← Rd(n), C ← Rd(7)         I, T, H, S, V, N, Z, C         1           ROR         Rd         \ddagger +y - b = 2bbc. Eci = bac         Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)         I, T, H, S, V, N, Z, C         1           ASR         Rd         \nexists f h h h t : y + b h         Rd(n) ← Rd(n+1), n=0~6         I, T, H, S, V, N, Z, C         1           SWAP         Rd         = 7^n A t : y + b h         Rd(T ~ 4) \leftrightarrow Rd(3~0)         I, T, H, S, V, N, Z, C         1           BSET         s         X - a_X v : x d o v : y h b c (1)         SREC(s) \leftarrow 1         I, I$						1
ROR         Rd $+vJ-e^{2}dot{t}-filter         Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)         I,T,H,S,V,N,Z,C         1           ASR         Rd         算術的右ヒ'ット移動         Rd(n) ← Rd(n+1), n=0~6         I,T,H,S,V,N,Z,C         1           SWAP         Rd         Z^{7}-yA V^{2}xgot', V^{2}xgot'         Rd(7 ~ 4) ⇔ Rd(3~0)         I,T,H,S,V,N,Z,C         1           BSET         s         Z^{7}-yA V^{2}xgot', V^{2}got', V^{2}got'         SREG(s) ← 1         1,T,H,S,V,N,Z,C         1           BCLR         s         Z^{7}-yA V^{2}xgot', V^{2}got', V^{2}got'         SREG(s) ← 0         0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,$						
ASR         Rd         算術的右ビット移動         Rd(n) ← Rd(n+1), n=0~6         I,T,H,S,V,N,Z,C         1           SWAP         Rd         ニブル(4ビット)上位/下位交換         Rd(7~4) ⇔ Rd(3~0)         I,T,H,S,V,N,Z,C         1           BSET         s         ステータス レジスタのビット設定(1)         SREG(s) ← 1         I,T,H,S,V,N,Z,C         1           BCLR         s         ステータス レジスタのビット解除(0)         SREG(s) ← 0         0,0,0,0,0,0,0         1           BST         Rr,b         汎用レジスタのビット確(0)         SREG(s) ← 0         0,0,0,0,0,0,0         1           BLD         Rd,b         一時フラグを入りとブスタのビットをの動         T ← Rr(b)         I,T,H,S,V,N,Z,C         1           BLD         Rd,b         一時フラグを設定(1)         C ← 1         I,T,H,S,V,N,Z,C         1           SEC         キャリーフラグを設定(1)         C ← 0         I,T,H,S,V,N,Z,C         1           CLC         キャリーフラグを解除(0)         N ← 1         I,T,H,S,V,N,Z,C         1           SEN         負フラグを解除(0)         N ← 0         I,T,H,S,V,N,Z,C         1           CLN         負フラグを解除(0)         X ← 0         I,T,H,S,V,N,Z,C         1           SEZ         ゼ'ロフラグを解除(0)         Z ← 0         I,T,H,S,V,N,Z,C         1           CLZ         ゼ'ロフラグを解除(0)         Z ← 0						-
SWAP         Rd         = 7' h(4t'yh) ± dc/ T dc 2 h Rd(7~4) ⇔ Rd(3~0)         I,T,H,S,V,N,Z,C         1           BSET         s $X\overline{r} - g_X bv'Xgot'yh} c(1)$ SREG(s) ← 1         I,T,H,S,V,N,Z,C         1           BCLR         s $X\overline{r} - g_X bv'Xgot'yh} c(0)$ SREG(s) ← 0         0,0,0,0,0,0,0,0         1           BST         Rr,b $I,H bv'Xgot'yh} c+Br7j0' ∧ Rb M         T ← Rr(b)         I,T,H,S,V,N,Z,C         1           BLD         Rd,b        Br7j0' chan bv'Xgot'yh ~ Rb M         Rd(b) ← T         I,T,H,S,V,N,Z,C         1           SEC         4+th-7j0' chan bv'Xgot'yh ~ Rb M         Rd(b) ← T         I,T,H,S,V,N,Z,C         1           CLC         4+th-7j0' chan bv'Xgot'yh ~ Rb M         Rd(b) ← T         I,T,H,S,V,N,Z,C         1           CLC         4+th-7j0' chan bv'Xgot'yh ~ Rb M         Rd(b) ← T         I,T,H,S,V,N,Z,C         1           CLN         §275t' chan bv'Xgot'yh ~ Rb M         N ← 0         I,T,H,S,V,N,Z,C         1           CLN         §275t' chan bv'Xgot'yh ~ Rb M         N ← 0         I,T,H,S,V,N,Z,C         1           CLN         §275t' chan bv'Xgot'yh ~ Rb M         N ← 0         I,T,H,S,V,N,Z,C         1           CLZ         t'n 75t' chan bv'Xgot'yh ~ Rb M         I ← 0         $						
BSET         s $\overline{x}\overline{y} - y\overline{x}  \overline{y}'  \overline{y}'  \overline{y}'  \overline{z}'  \overline{z}'(1)$ SREG(s) ← 1         I,T,H,S,Y,T,I,0         I           BCLR         s $\overline{x}\overline{y} - y\overline{x}  \overline{y}'  \overline{x}  \overline{y}  \overline{y}'  \overline{y}' $						-
BCLR         s $\overline{x}\overline{7}-\overline{y}\overline{x}\overline{y}\overline{0}\overline{v}'\overline{y}\overline{k}\overline{p}\overline{0}(0)$ SREG(s) ← 0         0,0,0,0,0,0,0,0         1           BST         Rr,b $\overline{M}\Pi\nu\overline{v}'\overline{x}\overline{y}\overline{0}\overline{v}'\overline{v}\overline{k}\overline{0}$ T ← Rr(b)         I,T,H,S,V,N,Z,C         1           BLD         Rd,b						-
BST         Rr,b         汎用レジスタのビットを一時フラゲへ移動         T ← Rr(b)         I,T,H,S,V,N,Z,C         I           BLD         Rd,b         一時フラゲを汎用レジスタのビットへ移動         Rd(b) ← T         I,T,H,S,V,N,Z,C         I           SEC         キャリーフラゲを設定(1)         C ← 1         I,T,H,S,V,N,Z,C         I           CLC         キャリーフラゲを設定(1)         C ← 0         I,T,H,S,V,N,Z,C         I           CLN         負フラゲを解除(0)         C ← 0         I,T,H,S,V,N,Z,C         I           CLN         負フラゲを解除(0)         N ← 1         I,T,H,S,V,N,Z,C         I           SEZ         ゼロフラゲを解除(0)         N ← 0         I,T,H,S,V,N,Z,C         I           CLZ         ゼロフラゲを解除(0)         Z ← 1         I,T,H,S,V,N,Z,C         I           CLZ         ゼロフラゲを解除(0)         Z ← 0         I,T,H,S,V,N,Z,C         I           CLZ         ゼロフラゲを解除(0)         Z ← 0         I,T,H,S,V,N,Z,C         I           CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,Z,C         I           SES         符号フラゲを設定(1)         S ← 1         I,T,H,S,V,N,Z,C         I           CLS         符号フラゲを解除(0)         S ← 0         I,T,H,S,V,N,Z,C         I           SEV         2の補数溢れフラゲを解除(0)         V ← 1         I,T,H						
BLD         Rd,b         一時7ラク'を汎用レジ`スタのビ'外へ移動         Rd(b) ← T         I,T,H,S,V,N,Z,C         I           SEC         キャリー 7ラフ'を設定(1)         C ← 1         I,T,H,S,V,N,Z,C         I           CLC         キャリー 7ラフ'を設定(1)         C ← 0         I,T,H,S,V,N,Z,C         I           SEN         負7ラフ'を設定(1)         N ← 1         I,T,H,S,V,N,Z,C         I           CLN         負7ラフ'を設定(1)         N ← 1         I,T,H,S,V,N,Z,C         I           CLN         負7ラフ'を設定(1)         Z ← 1         I,T,H,S,V,N,Z,C         I           SEZ         セ`ロ 7ラフ'を設定(1)         Z ← 1         I,T,H,S,V,N,Z,C         I           CLZ         セ`ロ 7ラフ'を解除(0)         Z ← 0         I,T,H,S,V,N,Z,C         I           SEI         全割り込み許可         I ← 1         I,T,H,S,V,N,Z,C         I           CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,Z,C         I           SES         符号7ラフ'を設定(1)         S ← 1         I,T,H,S,V,N,Z,C         I           CLS         符号7ラフ'を解除(0)         S ← 0         I,T,H,O,V,N,Z,C         I           SEV         2の補数溢れフラフ'を設定(1)         V ← 1         I,T,H,S,U,N,Z,C         I           CLV         2の補数溢れフラフ'を解除(0)         V ← 0         I,T,H,S,O,N,Z,C						_
SEC         キャリー フラグを設定(1)         C ← 1         I,T,H,S,V,N,Z,0         1           CLC         キャリー フラグを解除(0)         C ← 0         I,T,H,S,V,N,Z,0         1           SEN         負フラグを解除(0)         N ← 1         I,T,H,S,V,N,Z,C         1           CLN         負フラグを解除(0)         N ← 1         I,T,H,S,V,N,Z,C         1           CLN         負フラグを解除(0)         N ← 0         I,T,H,S,V,N,Z,C         1           CLZ         ゼロフラグを解除(0)         Z ← 1         I,T,H,S,V,N,Z,C         1           CLZ         ゼロフラグを解除(0)         Z ← 0         I,T,H,S,V,N,Z,C         1           CLZ         ゼロフラグを解除(0)         Z ← 0         I,T,H,S,V,N,Z,C         1           CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,Z,C         1           SES         符号フラグを設定(1)         S ← 1         I,T,H,S,V,N,Z,C         1           CLS         符号フラグを解除(0)         S ← 0         I,T,H,O,V,N,Z,C         1           SEV         2の補数溢れフラグを解除(0)         V ← 1         I,T,H,S,O,N,Z,C         1	BLD		一時フラグを汎用レジスタのビットへ移動	$Rd(b) \leftarrow T$		1
SEN         負フラグを設定(1)         N ← 1         I,T,H,S,V,I,Z,C         1           CLN         負フラグを解除(0)         N ← 0         I,T,H,S,V,0,Z,C         1           SEZ         ゼロフラグを設定(1)         Z ← 1         I,T,H,S,V,0,Z,C         1           CLZ         ゼロフラグを解除(0)         Z ← 1         I,T,H,S,V,N,I,C         1           CLZ         ゼロフラグを解除(0)         Z ← 0         I,T,H,S,V,N,Q,C         1           SEI         全割り込み許可         I ← 1         I,T,H,S,V,N,Z,C         1           CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,Z,C         1           SES         符号フラグを設定(1)         S ← 1         I,T,H,S,V,N,Z,C         1           CLS         符号フラグを解除(0)         S ← 0         I,T,H,S,V,N,Z,C         1           SEV         2の補数溢れフラグを解除(0)         V ← 1         I,T,H,S,0,N,Z,C         1           CLV         2の補数溢れフラグを解除(0)         V ← 0         I,T,H,S,0,N,Z,C         1	SEC		キャリー フラグを設定(1)			1
CLN         負フラグを解除(0)         N ← 0         I,T,H,S,V,0,Z,C         1           SEZ         ゼロフラグを設定(1)         Z ← 1         I,T,H,S,V,N,I,C         1           CLZ         ゼロフラグを解除(0)         Z ← 0         I,T,H,S,V,N,O,C         1           SEI         全割り込み許可         I ← 1         I,T,H,S,V,N,Z,C         1           CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,Z,C         1           SES         符号フラグを設定(1)         S ← 1         I,T,H,S,V,N,Z,C         1           CLS         符号フラグを解除(0)         S ← 0         I,T,H,S,V,N,Z,C         1           SEV         2の補数溢れフラグを解除(0)         V ← 1         I,T,H,S,V,N,Z,C         1           CLV         2の補数溢れフラグを解除(0)         V ← 0         I,T,H,S,0,N,Z,C         1					-, - , - , - , - , - , - , - , -	_
SEZ         ゼロフラグを設定(1)         Z ← 1         I,T,H,S,V,N,I,C         1           CLZ         ゼロフラグを解除(0)         Z ← 0         I,T,H,S,V,N,0,C         1           SEI         全割り込み許可         I ← 1         I,T,H,S,V,N,2,C         1           CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,2,C         1           SES         符号フラグを設定(1)         S ← 1         I,T,H,S,V,N,2,C         1           CLS         符号フラグを解除(0)         S ← 0         I,T,H,S,V,N,2,C         1           SEV         2の補数溢れフラグを解除(0)         V ← 1         I,T,H,S,0,N,2,C         1           CLV         2の補数溢れフラグを解除(0)         V ← 0         I,T,H,S,0,N,2,C         1						
CLZ         ゼロフラグを解除(0)         Z ← 0         I,T,H,S,V,N,0,C         1           SEI         全割り込み許可         I ← 1         I,T,H,S,V,N,2,C         1           CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,2,C         1           SES         符号フラグを設定(1)         S ← 1         I,T,H,\$,V,N,2,C         1           CLS         符号フラグを解除(0)         S ← 0         I,T,H,0,V,N,2,C         1           SEV         2の補数溢れフラグを解除(0)         V ← 1         I,T,H,S, <b>V</b> ,N,2,C         1           CLV         2の補数溢れフラグを解除(0)         V ← 0         I,T,H,S, <b>0</b> ,N,2,C         1						
SEI         全割り込み許可         I ← 1         I,T,H,S,V,N,Z,C         1           CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,Z,C         1           SES         符号75½を設定(1)         S ← 1         I,T,H,\$,V,N,Z,C         1           CLS         符号75½を設定(1)         S ← 0         I,T,H,0,V,N,Z,C         1           SEV         2の補数溢れ75½を設定(1)         V ← 1         I,T,H,S,Y,N,Z,C         1           CLV         2の補数溢れ75½を解除(0)         V ← 0         I,T,H,S,0,N,Z,C         1						
CLI         全割り込み禁止         I ← 0         0,T,H,S,V,N,Z,C         1           SES         符号7ラグを設定(1)         S ← 1         I,T,H,\$,V,N,Z,C         1           CLS         符号7ラグを解除(0)         S ← 0         I,T,H,0,V,N,Z,C         1           SEV         2の補数溢れ7ラグを設定(1)         V ← 1         I,T,H,S,Y,N,Z,C         1           CLV         2の補数溢れ7ラヴを解除(0)         V ← 0         I,T,H,S,0,N,Z,C         1						
SES         符号7ラグを設定(1)         S ← 1         I,T,H,\$,V,N,Z,C         1           CLS         符号7ラグを解除(0)         S ← 0         I,T,H,0,V,N,Z,C         1           SEV         2の補数溢れ7ラグを設定(1)         V ← 1         I,T,H,S,Y,N,Z,C         1           CLV         2の補数溢れ7ラグを解除(0)         V ← 0         I,T,H,S,0,N,Z,C         1						_
CLS         符号7ラグを解除(0)         S ← 0         I,T,H,0,V,N,Z,C         1           SEV         2の補数溢れ7ラグを設定(1)         V ← 1         I,T,H,S,Y,N,Z,C         1           CLV         2の補数溢れ7ラグを解除(0)         V ← 0         I,T,H,S,0,N,Z,C         1						
SEV         2の補数溢れ7ラウを設定(1)         V ← 1         I,T,H,S,Y,N,Z,C         1           CLV         2の補数溢れ7ラウを解除(0)         V ← 0         I,T,H,S,0,N,Z,C         1						_
CLV         2の補数溢れフラグを解除(0)         V ← 0         I,T,H,S, <b>0</b> ,N,Z,C         1						
						-
SET   一時フラグを設定(1) T ← 1 [,T,H,S,V,N,Z,C] 1	SET		一時フラグを設定(1)	$T \leftarrow 1$	I, <b>T</b> ,H,S,V,N,Z,C	
CLT         一時7ラグを解除(0)         T ← 0         I,0,H,S,V,N,Z,C         1			一時フラグを解除(0)	$T \leftarrow 0$	I, <b>O</b> ,H,S,V,N,Z,C	
						1
CLH         ハーフキャリー フラグを解除(0)         H ← 0         I,T,Ø,S,V,N,Z,C         1	CLH		ハーフキャリー フラクを解除(0)	$H \leftarrow 0$	I,T, <b>O</b> ,S,V,N,Z,C	1

	意味	動作	フラグ	クロック										
MCU制御命令														
NOP 無操	鼻作 しんしょう しんしょう しんしょう しょうしょう しょう		I,T,H,S,V,N,Z,C	1										
SLEEP 休止	上形態開始	休止形態参照	I,T,H,S,V,N,Z,C	1										
WDR ウオッラ	ッチト゛ック゛タイマ リセット	ウォッチドック´タイマ参照	I,T,H,S,V,N,Z,C	1										
BREAK 一時	寺停止	内蔵デバッグ機能専用	I,T,H,S,V,N,Z,C	N/A										
K6,K:6,8ビット定数 P	P: I/Oレジスタ Rd, Rr :	: 汎用レジスタ(R0~R31) X, Y, Z : X, Y, Zレジ	バスタ											

b : ビット(0~7) k : アトレス定数(7,12,16ビット) q : 符号なし6ビット定数(変位) s : ステータス フラグ(C,Z,N,V,X,H,T,I) 注: EICALLとEIJMP命令はATmega640/1280/1281には存在しません。

ELPM命令はATmega640には存在しません。

\*: (訳注) STACKとPC間の操作を伴う命令に対する原書の実行クロック数はATmega2560/2561だけに対する記述です。ATmega 640/1280/1281についてはATmega2560/2561に対して各々-1になります。

## 34. 注文情報

デバイス	速度(MHz) (注3)	電源電圧	注文符号	外囲器 ( <u>注</u> 2)	動作範囲
			ATmega640V-8AU	100A	
	8	1 0 - E EV	ATmega640V-8AUR (注4)	100A	
	0	$1.8 \sim 5.5 V$	ATmega640V-8CU	100C1	
ATmega640			ATmega640V-8CUR (注4)	10001	工業用 (-40℃~85℃)
A Thiega040			ATmega640-16AU	100A	工業用(-400,0000)
	16	$2.7 \sim 5.5 V$	ATmega640-16AUR (注4)	100A	
	10	2.1 - 0.5 V	ATmega640-16CU	100C1	
			ATmega640-16CUR ( <b>注4</b> )	10001	
			ATmega1280V-8AU	100A	
	8	$1.8 \sim 5.5 V$	ATmega1280V-8AUR (注4)	100/1	
	0	1.0 0.00	ATmega1280V-8CU	100C1	
ATmega1280			ATmega1280V-8CUR (注4)	10001	工業用 (-40℃~85℃)
AT mega1200			ATmega1280-16AU	100A	工業川(400-6500)
	16	$2.7 \sim 5.5 V$	ATmega1280-16AUR (注4)	100A	
	10	2.1 0.00	ATmega1280–16CU	100C1	
			ATmega1280-16CUR (注4)	10001	
			ATmega1281V-8AU	64A	
	8	$1.8 \sim 5.5 V$	ATmega1281V-8AUR (注4)	0111	
	U	1.0 0.01	ATmega1281V-8MU	64M2	
ATmega1281			ATmega1281V-8MUR (注4)	01112	工業用 (-40℃~85℃)
ATTIlicgu1201			ATmega1281-16AU	64A	
	16	$2.7 \sim 5.5 V$	ATmega1281-16AUR (注4)	0111	
	10	2.1 0.01	ATmega1281-16MU	64M2	
			ATmega1281-16MUR (注4)	0 11/12	
			ATmega2560V-8AU	100A	
	8	$1.8 \sim 5.5 V$	ATmega2560V-8AUR (注4)	10011	
	_		ATmega2560V-8CU	100C1	
ATmega2560			ATmega2560V-8CUR (注4)	10001	工業用 (-40℃~85℃)
0			ATmega2560-16AU	100A	
	16	$4.5 \sim 5.5 V$	ATmega2560-16AUR (注4)		
			ATmega2560-16CU	100C1	
			ATmega2560-16CUR (注4)		
			ATmega2561V-8AU	64A	
	8	$1.8 \sim 5.5 V$	ATmega2561V-8AUR (注4)		
			ATmega2561V-8MU	64M2	
ATmega2561			ATmega2561V-8MUR( <b>注4</b> )		工業用 (-40℃~85℃)
			ATmega2561-16AU	64A	
	16	$4.5 \sim 5.5 V$	ATmega2561-16AUR (注4)		
		4.5~5.5V	ATmega2561-16MU	64M2	
			ATmega2561-16MUR ( <b>注4</b> )		

注: このデバイスはウェハー(チップ)単体)形状でも供給できます。最低数量と詳細な注文情報については最寄のMicrochip営業所へお 問い合わせください。

注2: 有害物質使用制限に関する欧州指令(RoHS指令)適合の鉛フリー製品。またハロゲン化合物フリーで完全に安全です。


**注3**: 速度と電源電圧の関係については241頁の「速度勾配」をご覧ください。

注4: テープとリール。


	外囲器形式
64A	64リード 14×14×1.0mm厚 薄型プラスティック 4方向平板外囲器 (TQFP)
64M2	64パッド9×9×1mm 0.5mmピッチ 7.65mm露出パッド4方向平板リードなし/極小リード枠外囲器 (QFN/MLF)
100A	100リート 14×14×1mm 0.5mm ピッチ 薄型プラスティック 4方向平板外囲器 (TQFP)
100C1	100球 9×9×1.2mm 0.8mmピッチ削端球格子配列外囲器 (CBGA)

## 35. 外囲器情報


## 35.1. 64A



## 35.3. 100A




### 35.2. 64M2



## 35.4. 100球CBGA

100球セラミック球格子配列外囲器(A3B) - 9×9mm本体 [CBGA]、Atmel旧一般外囲器符号CPR



## 36. 障害情報

障害内容はwww.microchip.com/DS80001074で見つかるATmega640/1280/1281/2560/2561シリコン障害とデータシート説明の独立した 文書に移されました。(訳注:本書では便宜のためこの文書の障害情報も含みます。)

## 36.1. シリコン問題要約

- 障害は適用されません。
- × 障害が適用されます。

			シリ	コン己	女訂	に対	対する	る有刻	<u></u> 劝性	
周辺機能	簡単な説明	簡単な説明								
		改訂	A ( <u>美</u> )	В	A ( <u></u> ,)	в	A ( <u></u> ∰	О ATmega2560, т ATmega2561	F	
デバイス	36.2.1. 2.4V未満で動かないデバイス		-	-	-	-	X	-   -	-	
メモリ	36.3.1. 施錠ビット種別3で働かない応用コートからのEEPROM読み出し		-	-	-	-	×	-   -	-	
×19	36.3.2. 外部RAMでのスタック時、2度実行されるかもしれないIN/OUT命	令	-	-	-	-	×	-   -	-	
電力管理	36.4.1. 休止形態での高消費電流		$\times$	$\times$	$\times$	$\times$	- :	× –	-	
	36.5.1. 差動動作での不正確なA/D変換読み出し		-	-	-	-	×		-	
A/D変換器	36.5.2. 低すぎるA/D変換内部基準電圧		-	-	-	-	×		-	
八/ 1) 友1 央 伯	36.5.3. 機能しない46dB(×200)によるADC差動入力増幅		-	-	-	-	-		×	
	36.5.4. 利得×200差動動作での不正確なA/D変換		$\times$	$\times$	$\times$	-	-	-   -	-	
フート ロータ	36.6.1. フラッシュ メモリの非RWW領域機能不良		—	-	-	-	×		-	

注:この版がシリコンの初公開です。

注:以下のシリコン改訂は決して製品として公開されていません。

- ATmega640
- 改訂C~F
- ATmega1280/1281
  - 改訂C~F
- ATmega2560/2561
  - 改訂B,D

## <mark>36.2</mark>. デバイス

#### 36.2.1. 2.4V未満で動かないデバイス

デバイスは2.4V未満のVCCでコードを正しく実行しません。

#### 対策/対処:

2.4V未満のVCC電圧でデバイスを使わないでください。

#### 影響を及ぼされるシリコン改訂

ATmega2560,	改訂	А	С	Е	F										
ATmega2561	影響	X	-	-	-										

#### 36.3. メモリ

#### 36.3.1. 施錠ビット種別3で働かない応用コートからのEEPROM読み出し

メモリ施錠ビットのLB2とLB1が動作種別3にプログラム(設定)されると、EEPROM読み出しが応用コードから動きません。

#### 対策/対処:

応用コートがEEPROMからの読み出しを必要とする時は施錠ビット保護動作種別3を設定しないでください。

#### 影響を及ぼされるシリコン改訂

ATmega2560,	改訂	А	С	Е	F										
ATmega2561	影響	×	-	-	-										

### 36.3.2. 外部RAMでのスタック時、2度実行されるかもしれないIN/OUT命令

INまたはOUTの命令が割り込み発生の直前に実行され、且つスタックホインタが外部RAM内に置かれる場合、その命令は2度実行されます。いくつかの場合で、これは問題を起こします。例えば、

- ・ステータスレジスタ(SREG)読み込みの場合、全割り込み許可(I)ビットが解除(0)されたように見えるでしょう。
- ・ポート入力(PIN)レジスタ書き込みの場合、そのポート(出力)は2度切り替わります。
- ・割り込み要求フラグを持つレジスタ読み込みの場合、そのフラグは解除(0)されたように見えるでしょう。

#### 対策/対処:

2つの応用での対策があり、その1つの選択がこの問題をなくすでしょう。

- ・INとOUTをLD/LDS/LDDとST/STS/STDの命令に置き換えてください。
- ・スタックポインタ用に内部SRAMを使ってください。

#### 影響を及ぼされるシリコン改訂

ATmega2560,	改訂	А	С	Е	F										
ATmega2561	影響	$\times$		-	-										

#### 36.4. 電力管理

#### 36.4.1.休止形態での高消費電流

保留割り込みが選んだ休止形態からデベイスを起こせない場合、SEI命令直後のSLEEP命令実行時の休止中、消費電流が増すでしょう。

#### 対策/対処:

休止移行に先立ち、休止形態からデバイスを起こすのに使われない割り込みは禁止できるかもしれません。

## 影響を及ぼされるシリコン改訂

ATmega640	改訂	А	В												
AT megao40	影響	×	×												
ATmega1280,	改訂	А	В												
ATmega1281	影響	×	×												
ATmega2560,	改訂	А	C	Е	F										
ATmega2560, ATmega2561	影響	-	×	_	_										

### 36.5. A/D変換器

#### 36.5.1. 差動動作での不正確なA/D変換読み出し

A/D変換器は差動動作で高雑音を持ちます。これは7 LSBまでの誤りを与え得ます。

#### 対策/対処:

差動動作でA/D変換使用時、結果の7 MSBだけを使ってください。

#### 影響を及ぼされるシリコン改訂

ATmega2560,	改訂	А	С	Е	F										
ATmega2561	影響	×	×	-	-										

#### 36.5.2. 低すぎるA/D変換内部基準電圧

A/D変換内部基準電圧は仕様よりも低い値を持ちます。

#### 対策/対処:

- ・AVCCまたは外部基準電圧を使ってください。
- ・内部基準電圧使用時にA/D変換器へ既知の電圧を印加することによって実際の基準電圧を測定してください。その後、後の変 換実行時に結果を校正することができます。

#### 影響を及ぼされるシリコン改訂

ATmega2560,	改訂	А	С	Е	F										
ATmega2561	影響	$\times$	×	-	-										

#### 36.5.3. 機能しない46dB(×200)によるADC差動入力増幅

46dB(×200)によるADC差動入力増幅は機能しません。

#### 対策/対処:

ありません。

#### 影響を及ぼされるシリコン改訂

			0	-	-										
ATmega2560,	改訂	A	C	E	F										
ATmega2561	影響	-	_	-	X										

#### 36.5.4. 利得×200差動動作での不正確なA/D変換

AVCC<3.6Vでの乱順変換は不正確になるでしょう。代表的な絶対精度は64 LSBに達するかもしれません。

#### 対策/対処:

AVCC≧3.6Vで使ってください。

## 影響を及ぼされるシリコン改訂

ATmega640	改訂	А	В											
ATmega040	影響	×	×											
ATmega1280,	改訂	А	В											
ATmega1281	影響	×	-											

## 36.6. ブート ローダ

#### 36.6.1. フラッシュ メモリの非RWW領域機能不良

フラッシュ メモリの非RWW領域が期待するように動きません。この問題は、この領域のフラッシュ メモリを読む時のデベイス速度に関連します。

#### 対策/対処:

- ・フラッシュメモリの先頭248Kバイトだけを使ってください。
- ・ブート機能が必要とされる場合、コート、のブート領域へ移行する前にクロック前置分周レシ、スタ(CLKPR)を書くことにより、与えられたどの 電圧でもデバイスの最大速度の最大1/4で非RWW領域のコート、を走らせてください。

#### 影響を及ぼされるシリコン改訂

# ATmega640/1280/1281/2560/2561

ATmega2560,	改訂	А	C	Е	F										
ATmega2561	影響	$\times$	-	-	-										

## 37. データシート改訂履歴

この章内の参照頁番号はこの文書が参照されていることに注意してください。この章内の改訂番号は文書の改訂番号を参照してくだ さい。

### 37.1. 改訂2549A - 2005年3月

1. 初版

### 37.2. 改訂2549B - 2005年5月

- 1. ATmega640用JTAG ID/識票バイトを更新:\$9608
- 2. 61頁の表14-7.を更新
- 3. 231頁の「直列プログラミング命令ー式」を更新
- 4. 279頁の「**障害情報**」を更新

#### 37.3. 改訂2549C - 2005年9月

- 1.1頁の「特徴」節で速度種別を更新
- 2. 10頁に「資料」を追加
- 3. 136頁の「直列周辺インターフェース (SPI)」更新(従装置動作でSPIクロックのHigh/Low時間は2 CPU周期よりも長くなければならない)
- 4. 167頁の「ビット速度発生器」を更新
- 5. 241頁の「速度勾配」を更新
- 6. 276頁の「注文情報」を更新
- 7. 277頁の「外囲器情報」を更新(64M1外囲器を64M2で置換)
- 8. 279頁の「**障害情報**」を更新

#### 37.4. 改訂2549D - 2005年12月

- 1. 新製品情報状態を暫定へ変更
- 2. I/Oポート数を51から54に変更
- 3. 89頁で「TCCR0A タイマ/カウンタ0制御レジスタA」の誤植更新
- 4. 186頁の「A/D変換器」内の特徴を更新
- 5. 186頁の「A/D変換器」内の操作を更新
- 6. 189頁の「チャネル変更と基準電圧選択」で安定時間を更新
- 7. 186頁の図25-1.、191頁の図25-9.と図25-10.を更新
- 8. 195頁の「ADCSRB A/D変換制御/状態レジスタB」内の文章を更新
- 9. 30頁の表9-3.に対する注、65頁の表14-15.、193頁の表25-3.、195頁の表25-6.を更新
- 10. 246頁の表30-9.を更新
- 11. 212頁の「ページー時緩衝部の設定(ページ設定)」を更新
- 12. 250頁からの「代表特性」を更新
- 13. 277頁の「**外囲器情報**」を更新
- 14. 279頁からの「障害情報」を更新

#### 37.5. 改訂2549E - 2006年4月

- 1. 1頁の「特徴」を更新
- 2. 243頁の表30-6.を更新
- 3. 243頁の表30-6.に対する注を更新
- 4. 185頁の「ビット6 ACBG: 内部基準電圧選択」を更新
- 5. 188頁の「前置分周と変換タイミング」を更新
- 6. 241頁の「速度勾配」を更新
- 7. 276頁の「注文情報」を更新

#### 37.6. 改訂2549F - 2006年4月

- 1. 23頁の図8-6,、図8-7,、図8-8,を更新
- 2. 131頁の表19-2.と表19-3.を更新
- 3. 186頁の「A/D変換器」で特徴を更新
- 4. 219頁の「ヒュース´ ビット」を更新

#### 37.7. 改訂2549G - 2006年6月

- 1. 1頁の「**特徴**」を更新
- 2. 5頁と6頁にCBGAピン配置図と表1-1.を追加
- 3. 32頁の「校正付き内蔵RC発振器」を更新
- 4. 35頁の「電力管理と休止形態」を更新
- 5. 45頁の表11-1.の注を更新
- 6. 191頁の図25-9.と図25-10.を更新
- 7. 212頁の「SPM命令による一般施錠とブートローダ施錠ビットの設定」を更新
- 8. 276頁の「注文情報」を更新
- 9. 277頁に"100C1"外囲器情報を追加
- 10. 279頁の「障害情報」を更新

#### 37.8. 改訂2549H - 2006年6月

- 1. 32頁の「校正付き内蔵RC発振器」を更新
- 2. 34頁の「OSCCAL 発振校正レジスタ」を更新
- 3. 242頁に表30-1.を追加

#### 37.9. 改訂2549I - 2006年7月

- 1. 89頁の表15-3.,表15-6., 90頁の表15-8., 102頁の表16-2., 108頁の表16-4., 109頁の表16-5., 131頁の表19-3.,表19-6., 132 頁の表19-8.を更新
- 2. 104頁の「高速PWM動作」を更新

#### 37.10. 改訂2549J - 2006年9月

- 1. 32頁の「校正付き内蔵RC発振器」を更新
- 2. 50頁の「応用領域とブート領域間のベクタ移動」でコード例を更新
- 3. 130頁の「タイマ/カウンタ2の前置分周器」を追加
- 4. 201頁の「デバイス識別レジスタ」を更新
- 5. 220頁の「識票バト」を更新
- 6. 273頁の「命令要約」を更新

#### 37.11. 改訂2549K - 2007年1月

- 1.6頁の表1-1.を更新
- 2.8頁の「ピン概要」を更新
- **3**. 13頁の「スタック ポインタ」を更新
- 4. 26頁の「ビット1 EEPR: EEPROM7°ログラム許可」を更新
- 5. 42頁の「ウォッチトック タイマ」内のアセンブリコート 例を更新
- 6. 52頁の「EIMSK 外部割り込み許可レジスタ」を更新
- 7. 53頁の「PCIFR ピン変化割り込み要求フラグ レジスタ」のビット記述を更新
- 8. 145頁の「USARTの初期化」のコード例を更新
- 9. 191頁の図25-8.を更新
- 10. 240頁の「DC特性」を更新

#### 37.12. 改訂2549L - 2007年8月

- 1. 32頁の表9-10.を更新
- 2. 30頁の表9-3., 31頁の表9-5., 32頁の表9-8.を更新
- 3. 240頁の「DC特性」を更新
- 4. 242頁の「クロック特性」を更新
- 5. 242頁の表30-2.を更新(注削除)
- 6. 242頁に「システムとリセットの特性」を追加
- 7. 245頁の「SPIタイミング"特性」を更新
- 8. 246頁の「A/D変換器特性」を更新
- 9. 276頁の「ATmega1280」内で注文コードを更新

#### 37.13. 改訂2549M - 2010年9月

- 1. 6頁の表1-1.の下に注を追加
- 2. 31頁の「低周波数クリスタル用発振器」を更新
- 3. 36頁の「電力削減レジスタ」内の文章を更新
- 4. 89頁の"COM0A1,0"を"COM0B1,0"に修正
- 5. 186頁の「特徴」の最初の文節で"ポートA"を"ポートK"に変更
- 6. 191頁の図25-9.と図25-10.で誤植を更新
- 7. 191頁の図25-9.と図25-10.でインダクタ値を10µHに変更
- 8. 219頁の表29-3.の最初の列の文章を"ヒューズ下位ハイ"から"拡張ヒューズ、ハイ"に変更
- 9. 231頁の表29-16.でtwD EEPROMに対する最小待ち遅れを9.0mSから3.6msに変更
- 10. 242頁の表30-2.に対する数値文を変更
- 11. 242頁の表30-3.でt<sub>RST</sub>とt<sub>BOD</sub>に対する単位を変更
- 12. 246頁の表30-9.と表30-10.で"代表特性"に対する値を丸め(訳注:実際は無変化)
- 13. 277頁の「64M2」に寸法A3を追加(訳注:実際は無変化、改訂Nで実施)
- 14. 多数の参照(リンク)を修正
- 15. いくつかの図と表の番号を修正

#### 37.14. 改訂2549N - 2011年5月

- 1. QTouchライブラリ支援とQTouch感知能力の特徴を追加
- 2. 45頁の「ビット5,2~0 WDP3~0: ウォッチトック タイマ前置分周選択」でリンク参照を更新
- 3. 145頁の「USART初期化」でアセンフリュートを更新
- 4. 242頁に「標準電源ONリセット」を追加
- 5. 243頁に「強化電源ONリセット」を追加
- 6. 255頁の図31-13.を更新
- 7. テープとリール製品を含めるように276頁の「注文情報」を更新

#### 37.15. 改訂25490 - 2012年5月

- 1. データシートの状態を暫定から完了へ変更。表紙から"暫定"を削除
- 2. 31頁の図10-3.を新しいもので置換
- 3. Atmel JAPANの新住所を含み最終頁を更新

#### 37.16. 改訂2549P - 2012年10月

- 1. 277頁で「35.2. 64M2」の図を置換
- 2. 前の(原書の)442頁はその頁の内容がそこにあるべきでないため(最終頁と同じ頁なので)削除
- 3. 構成設定でのいくつかの小さな修正

#### 37.17. 改訂2549Q - 2014年2月

- 1. 40頁の「リセット元」を更新。低電圧リセット:低電圧検出が許可され、アナログ供給電圧(AVCC)が低電圧検出電圧(VBOT)以下で MCUがリセットされます。
- 2. 40頁の図12-1.を更新。低電圧検出(BOD)リセット回路は今やVCCではなくAVCCに接続されます。
- 3. 41頁の「低電圧(ブラウンアウト)検出リセット」の内容を更新。項全体を通してVCCをAVCCに置換
- 4. 41頁の図12-5.を更新。VCCをAVCCに置換
- 5.51頁の「外部割り込み」を更新。「INT7~4の上昇端または下降端割り込みの認知は~」の文を削除
- 6. 54頁の「PCMSK1 ピン変換割込み許可1レジスタ」の説明を更新。「EIMSKのPCIE1」説明記載。これを「PCICRのPCIE1」に修正
- 7. 276頁の「注文情報」のATmega2561を更新
- 8. 279頁の「障害情報」でATmega1280とATmega1281の改訂Bから「×200利得の差動での不正確なA/D変換」を削除
- 9. 279頁の「障害情報」でATmega2560とATmega2561の改訂Fを更新
- 10. 新しいAtmelの商標(新しいロゴと住所)でデータシートを更新

#### 37.18. 改訂DS40002211A - 2020年5月

1. 文書をMicrochip雛形に移動。Atmel 2549版を置換。技術的な内容変更なし。

## 開発支援

Microchipの受賞歴のある開発ツールで設計を構想から製造へ記録的な速さで行動してください。Microchipのツールはどの計画に対しても最新のデ バッグを提供するために無料のMPLAB®XおよびAtmel Studio統合開発環境(IDE)での使い易い画像使用者インターフェース(GUI)とコート、生成ツールと共 に動きます。究極に使い易い体験を提供するMicrochipの書き込み器、デバッガ、エミュレータは当社のソフトウェアツールと共に継ぎ目なく動きます。Microc hipの開発基板は応用に最適なシリコンデバイスの評価に役立ち、同時に当社の第三者のツール群はは包括的な開発ツール解決策を完成させます。

MicrochipのMPLAB XとAtmel Studio協業系はPIC<sup>®</sup> MCU、AVR<sup>®</sup> MCU、SAM MCU、dsPIC<sup>®</sup> DSCのような多数のデバイスを支援する、考慮すべき 様々な組み込み設計ツールを提供します。MPLAB XツールはWindows<sup>®</sup>、Linux<sup>®</sup>、Mac<sup>®</sup>オペレーティング システムに適合し、一方でAtmel Studioツールは Windowsに適合します。

より多くの情報と詳細については次のウェブサイトへ行ってください。

https://www.microchip.com/development-tools/

## Microchipウェフ゛サイト

Microchipはwww.microchip.comで当社のウェブサイト経由でのオンライン支援 を提供します。このウェブサイトはお客様がファイルや情報を容易に利用可能 にする手段として使われます。お気に入りのインターネットブラウザを用いて アクセスすることができ、ウェブサイトは以下の情報を含みます。

- ・製品支援 データシートと障害情報、応用記述と試供プログラム、設計資源、使用者の手引きとハートウェア支援資料、最新ソフトウェア配布と保管されたソフトウェア
- ・ 全般的な技術支援 良くある質問(FAQ)、技術支援要求、オンライン検 討グループ、Microchip相談役プログラム員一覧
- Microchipの事業 製品選択器と注文の手引き、最新Microchip報道 発表、セミナーとイベントの一覧、Microchip営業所の一覧、代理店と代表 する工場

## お客様への変更通知サービス

Microchipのお客様通知サービスはMicrochip製品を最新に保つのに役立ちます。加入者は指定した製品系統や興味のある開発ツールに関連する変更、更新、改訂、障害情報がある場合に必ず電子メール通知を受け取ります。

登録するにはwww.microchip.comでMicrochipのウェブサイトをアクセスしてください。 "Support"下で"Customer Change Notification"をクリックして登録 指示に従ってください。

#### Microchipデバイスでの以下のコート、保護機能の以下の詳細に注意してください。

- ・Microchip製品はそれら特定のMicrochipデータシートに含まれる仕様に合致します。
- ・Microchipは意図した方法と通常条件下で使われる時に、その製品系統が今日の市場でその種類の最も安全な系統の1つであると考えます。
- ・コート、保護機能を破るのに使われる不正でおそらく違法な方法があります。当社の知る限りこれらの方法の全てはMicrochipのデータシートに含まれた動作仕様外の方法でMicrochip製品を使うことが必要です。おそらく、それを行う人は知的財産の窃盗に関与しています。
- ・Microchipはそれらのコードの完全性について心配されているお客様と共に働きたいと思います。
- ・Microchipや他のどの半導体製造業者もそれらのコートの安全を保証することはできません。コート、保護は当社が製品を"破ることができない"として 保証すると言うことを意味しません。

コート、保護は常に進化しています。Microchipは当社製品のコート、保護機能を継続的に改善することを約束します。Microchipのコート、保護機能を破る 試みはデジダル シニアム著作権法に違反するかもしれません。そのような行為があなたのソフトウェアや他の著作物に不正なアクセスを許す場合、その法律 下の救済のために訴権を持つかもしれません。

## お客様支援

Microchip製品の使用者は以下のいくつかのチャネルを通して支援を受け 取ることができます。

- ・代理店または販売会社
- ・最寄りの営業所
- ・現場応用技術者(FAE:Field Aplication Engineer)
- ・技術支援

お客様は支援に関してこれらの代理店、販売会社、または現場応用技 術者(FAE)に連絡を取るべきです。最寄りの営業所もお客様の手助け に利用できます。営業所と位置の一覧はこの資料の後ろに含まれます。

技術支援はhttp://microchip.com/supportでのウェブサイを通して利用できます。

デバイス応用などに関してこの刊行物に含まれる情報は皆さまの便宜の ためにだけ提供され、更新によって取り換えられるかもしれません。皆さ まの応用が皆さまの仕様に合致するのを保証するのは皆さまの責任で す。Microchipはその条件、品質、性能、商品性、目的適合性を含め、 明示的にも黙示的にもその情報に関連して書面または表記された書面 または黙示の如何なる表明や保証もしません。Microchipはこの情報と それの使用から生じる全責任を否認します。生命維持や安全応用での Microchipデバイスの使用は完全に購入者の危険性で、購入者はそのよ うな使用に起因する全ての損害、請求、訴訟、費用からMicrochipを擁 護し、補償し、免責にすることに同意します。他に言及されない限り、Mi crochipのどの知的財産権下でも暗黙的または違う方法で許認可は譲 渡されません。

Microchipの品質管理システムに関する情報についてはwww.microchip.com/qualityを訪ねてください。

#### 商標

Microchipの名前とロゴ、Mcicrochipロゴ、Adaptec、AnyRate、AVR、AVR ロゴ、AVR Freaks、BesTime、BitCloud、chipKIT、chipKITロゴ、CryptoM emory、CryptoRF、dsPIC、FlashFlex、flexPWR、HELDO、IGLOO、Juke Blox、KeeLoq、Kleer、LANCheck、LinkMD、maXStylus、maXTouch、M ediaLB、megaAVR、Microsemi、Microsemiロゴ、MOST、MOSTロゴ、MPL AB、OptoLyzer、PackeTime、PIC、picoPower、PICSTART、PIC32ロゴ、 PolarFire、Prochip Designer、QTouch、SAM-BA、SenGenuity、SpyNI C、SST、SSTロゴ、SuperFlash、Symmetricom、SyncServer、Tachyon、Te mpTrackr、TimeSource、tinyAVR、UNI/O、Vectron、XMEGAは米国と 他の国に於けるMicrochip Technology Incorporatedの登録商標です。

APT、ClockWorks、The Embedded Control Solutions Company、EtherS ynch、FlashTec、Hyper Speed Control、HyperLight Load、IntelliMOS、 Libero、motorBench、mTouch、Powermite 3、Precision Edge、ProASI C、ProASIC Plus、ProASIC Plusロゴ、Quiet-Wire、SmartFusion、SyncW orld、Temux、TimeCesium、TimeHub、TimePictra、TimeProvider、Vit e、WinPath、ZLは米国に於けるMicrochip Technology Incorpora tedの 登録商標です。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Ca pacitor、AnyIn、AnyOut、BlueSky、BodyCom、CodeGuard、CryptoAuth entication、CryptoCompanion、CryptoController、dsPICDEM、dsPICD EM.net、Dynamic Average Matching、DAM、ECAN、EtherGREEN、In-Circuit Serial Programming、ICSP、INICnet、Inter-Chip Connectivity、J itterBlocker、KleerNet、KleerNetロゴ、memBrain、Mindi、MiWi、MPAS M、MPF、MPLAB Certifiedロゴ、MPLAB、MPLINK、MultiTRAK、NetDe tach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PI Ctail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocker、 SAM-ICE、Serial Quad I/O、SMART-I.S.、SQI、SuperSwitcher、SuperS witcher II、Total Endurance、TSHARC、USBCheck、VariSense、View Sense、WiperLock、Wireless DNA、ZENAは米国と他の国に於けるMicr ochip Technology Incorporatedの商標です。

SQTPは米国に於けるMicrochip Technology Incorporatedの役務標章です。

Adaptec<sup>ロコ</sup>、Frequency on Demand、Silicon Storage Technology、Sym mcomは他の国に於けるMicrochip Technology Inc.の登録商標です。

GestICは他の国に於けるMicrochip Technology Inc.の子会社である Microchip Technology Germany II GmbH & Co. KGの登録商標です。

ここで言及した以外の全ての商標はそれら各々の会社の所有物です。 © 2020年、Microchip Technology Incorporated、米国印刷、不許複製

#### 日本語© HERO 2023.

本データシートはMicrochipのATmega640/1280/1281/2560/2561英語版データシート(DS40002211A-2020年5月)の翻訳日本語版です。 日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている 部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データレジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されています。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。 原書に対して若干構成が異なるため、一部の節/項番号が異なります。



# 世界的な販売とサービス

#### 米国

本社 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 技術支援: http://www.microchip.com/ support ウェブ アトレス: www.microchip.com アトランタ Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 **オースチン** TX Tel: 512-257-3370 ボストン Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 シカゴ Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 ダラス Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 デトロイト Novi, MI Tel: 248-848-4000 **ヒューストン** TX Tel: 281-894-5983 インデアナポリス Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 ロサンセルス Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 D-J- NC Tel: 919-844-7510 ニュ**ーヨーク** NY Tel: 631-435-6000 サンホセ CA

#### Tel: 408-735-9110 Tel: 408-436-4270 カナダ<sup>\*</sup> - トロント Tel: 905-695-1980 Fax: 905-695-2078

#### 亜細亜/太平洋

オーストラリア - シト・ニー Tel: 61-2-9868-6733 中国 - 北京 Tel: 86-10-8569-7000 中国 - 成都 Tel: 86-28-8665-5511 中国 - 重慶 Tel: 86-23-8980-9588 中国 - 東莞 Tel: 86-769-8702-9880 中国 – 広州 Tel: 86-20-8755-8029 中国 – 杭州 Tel: 86-571-8792-8115 中国 - 香港特別行政区 Tel: 852-2943-5100 中国 - 南京 Tel: 86-25-8473-2460 中国 - 青島 Tel: 86-532-8502-7355 中国 - 上海 Tel: 86-21-3326-8000 中国 - 瀋陽 Tel: 86-24-2334-2829 中国 - 深圳 Tel: 86-755-8864-2200 中国 - 蘇州 Tel: 86-186-6233-1526 中国 - 武漢 Tel: 86-27-5980-5300 中国 - 西安 Tel: 86-29-8833-7252 中国 - 廈門 Tel: 86-592-2388138 中国 - 珠海 Tel: 86-756-3210040

#### 亜細亜/太平洋

イント・ – ハンガロール Tel: 91-80-3090-4444 イント・ー ニューテ・リー Tel: 91-11-4160-8631 イント・ファネー Tel: 91-20-4121-0141 日本 - 大阪 Tel: 81-6-6152-7160 日本 - 東京 Tel: 81-3-6880-3770 韓国 - 大邱 Tel: 82-53-744-4301 韓国 - ソウル Tel: 82-2-554-7200 マレーシア – クアラルンプール Tel: 60-3-7651-7906 マレーシア ー ヘ・ナン Tel: 60-4-227-8870 フィリピン ー マニラ Tel: 63-2-634-9065 シンガホール Tel: 65-6334-8870 台湾 - 新竹 Tel: 886-3-577-8366 台湾 - 高雄 Tel: 886-7-213-7830 台湾 - 台北 Tel: 886-2-2508-8600 タイーバンコク Tel: 66-2-694-1351 ベトナム ー ホーチミン Tel: 84-28-5448-2100

#### 欧州

オーストリア – ウェルス Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 テンマーク - コヘンハーケン Tel: 45-4485-5910 Fax: 45-4485-2829 フィンラント – エスホー Tel: 358-9-4520-820 フランス – パリ Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 トイツ – カルヒング Tel: 49-8931-9700 ドイツ – ハーン Tel: 49-2129-3766400 トイツ – ハイルブロン Tel: 49-7131-72400 ドイツ – カールスルーエ Tel: 49-721-625370 ドイツ - ミュンヘン Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 ドイツ - ローセンハイム Tel: 49-8031-354-560 イスラエル - ラーナナ Tel: 972-9-744-7705 イタリア - ミラノ Tel: 39-0331-742611 Fax: 39-0331-466781 イタリア ー パドバ Tel: 39-049-7625286 オランダーデルーネン Tel: 31-416-690399 Fax: 31-416-690340 ノルウェー - トロンハイム Tel: 47-72884388 ポーラント゛ー ワルシャワ Tel: 48-22-3325737 ルーマニア – ブカレスト Tel: 40-21-407-87-50 スヘ・イン - マト・リート・ Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 スウェーデン - イェーテボリ Tel: 46-31-704-60-40 スウェーデン – ストックホルム Tel: 46-8-5090-4654 イキ・リス - ウォーキンガム Tel: 44-118-921-5800 Fax: 44-118-921-5820