特徴

- •高性能、低消費AVR® 8ビット マイクロ コントローラ
- 進化したRISC構造
 - 強力な131命令(多くは1周期で実行)
 - 32個の1バイト長汎用レジスタ
 - 完全なスタティック動作
 - 20MHzで最大20MIPSの単位処理量
 - 2周期実行の乗算命令

•高耐久不揮発性メモリ部

- 実装自己書き換え可能なフラッシュ メモリ内蔵
- ・32Kバイト(16K語)
- EEPROM
 - •1Kバイト
- 内蔵SRAM
 - 2Kバイト
- 書き換え回数: 10,000/フラッシュ, 100,000/EEPROM
- データ保持力: 20年/85℃, 100年/25℃
- 個別施錠ビットを持つ任意のブート コード領域
 - ・チップ内ブートプログラムによる実装書き換え
- ・真の書き込み中の読み出し動作
- ソフトウェア保護用の設定可能な施錠機能

• JTAG (IEEE 1149.1準拠) インターフェース

- JTAG規格に従った境界走査(Boundary-Scan)能力
- 広範囲な内蔵デバッグ機能
- JTAGインターフェース経由でのフラッシュ、EEPROM、ヒューズ、施錠ビットのプログラミンク

• 内蔵周辺機能

- 4×25セグメントのLCD制御器/駆動部 (ATmega329P)
- 4×40セグメントのLCD制御器/駆動部 (ATmega3290P)
- 独立した前置分周器、比較機能付き2つの8ビットタイマ/カウンタ
- 独立した前置分周器、比較、捕獲機能付き1つの16ビットタイマ/カウンタ
- 専用発振器と8ビットタイマ/カウンタによる実時間計数器(RTC)
- 4つのPWM
- 8チャネルの10ビット A/D変換器
- 設定可能な直列USART
- 主装置/従装置動作SPI直列インターフェース
- 開始条件検出器付き多用途直列インターフェース
- 設定可能な専用発振器付きウォッチトック タイマ
- アナログ比較器
- ピン変化での割り込みと起動復帰

• 特殊マイクロ コントローラ機能

- 電源ONリセット回路と設定可能な低電圧検出器(BOD)
- 校正可能な内蔵RC発振器
- 外部及び内部の割り込み
- アイト・ル、A/D変換雑音低減、パワーセーブ、パワータウン、スタンハイの5つの低消費動作

• I/Oと外囲器

- 54/69ビットの設定可能なI/O
- 64/100リードTQFP、64パッドQFN/MLF

•動作速度/電圧

- $-0\sim 10$ MHz $/1.8\sim 5.5$ V
- 温度範囲
 - --40~85℃(工業用)

• 超低消費電力

- 活動動作 - パワーダウン動作

- パワーセーブ動作

• 420µA : 1MHz/1.8V

• 0~20MHz/2.7~5.5V

- 40nA/1.8V
- 750nA/1.8V





8౬[゙]ット Atmel

マイクロ コントローラ

実装書き換え可能な 16/32/64Kバイト フラッシュ メモリ内蔵


ATmega329P ATmega3290P

暫定

本書は一般の方々の便宜のため有志によって作成されたもので、Atmel社とは無関係であることを御承知ください。しおりの [はじめに]での内容にご注意ください。

Rev. 8021H-07/15, 8021HJ4-05/23






ATmega329P/3290P

2. 概要

ATmega329P/3290PはAVR RISC構造の低消費CMOS 8ビットマイクロコントローラです。1周期で実行する強力な命令はMHzあたり1 MIP Sにも達し、実行速度対電力消費の最適化が容易に行えます。

2.1. 構成図







Atmel® AVR®は32個の汎用レジスタと豊富な命令群を兼ね備えています。32個の全レジスタはALU(Arithmetic Logic Unit)に直結され、レジスタ間命令は1クロック周期で実行されます。AVR構造は現状のCISC型マイクロコントローラに対し、最大10倍の単位処理量向上効果があります。

Atmel[®] AVR[®] ATmega329P/3290Pは次の特徴、書き込み中に読むことができる能力を持つ32Kバイトの実装書き換え可能な75ッシュ メモリと1KハイトのEEPROM、2KハイトのSRAM、54/69本の汎用入出力線、32個の汎用作業レジスタ、境界走査用のJTAGインターフェース、 内蔵デバッグとプログラシング機能、濃淡制御内蔵の完全なLCD制御器、比較動作を含む柔軟な3つのタイマ/カウンタ、内部及び外部割り 込み、設定変更可能な直列USART、開始条件検出器付き多用途直列インターフェース(USI)、8チャネルの10ビットA/D変換器、設定変更可 能な内部発振器付きウォッチトッグ タイマ、SPI直列ポート、ソフトウェアで選べる5つの低消費動作機能を提供します。アイドル動作では動作を 停止しますが、SRAM、タイマ/カウンタ、SPIポート、割り込み機能は有効で、動作を継続します。パワーダウン動作ではレジスタの内容は保護さ れますが、SRAM、タイマ/カウンタ、SPIポート、割り込み機能は有効で、動作を継続します。パワーダウン動作ではレジスタの内容は保護さ れますが、発振器が停止するため、以降のハートウェアリセットか割り込みまで他の全機能を禁止(無効に)します。パワーセーブ動作では非 同期タイマとLCD制御器が動作を継続し、デバイスのその他が停止中であっても基準タイマの継続とLCD表示器の動作を使用者に許し ます。A/D変換雑音低減動作ではA/D変換中の切り替え雑音を最小とするため、非同期タイマ、LCD制御器、A/D変換器を除く全て の周辺機能とCPUが停止します。スタンパイ動作ではクリスタル発振子/セラミック振動子用発振器が動作し、一方デバイスのその他は休止し ます。これは低消費電力と非常に速い起動の組み合わせを許します。

本デバイスはAtmelの高密度不揮発性メモリ技術を使って製造されています。内蔵の実装書き換え(ISP)可能なプログラム用フラッシュメモリは 規定の不揮発性メモリ書き込み器、SPI直列インターフェース経由、AVRコア上プートプログラムの実行によって再書き込みができます。プートプ ログラムは応用領域フラッシュメモリ内の応用プログラムの読み込みにどのインターフェースでも使えます。ブート領域フラッシュメモリ内のプログラムは真 の「書き込み中の読み出し可」動作により、応用領域フラッシュメモリ更新中も実行を継続します。モノリシックチップ上の実装書き換え可能 なフラッシュメモリと、8ビットRISC型CPUの組み合わせによるAtmel ATmega329P/3290Pは多くの組み込み制御の応用に対して高度な柔 軟性と対費用効果をもたらす強力なマイクロコントローラです。

ATmega329P/3290P AVRはCコンパイラ、マクロ アセンブラ、デ・バッカ、シミュレータ、インサーキット エミューレータ、評価キットを含む専用のプログラム及び システム開発ツールで支援されます。

2.2. ATmega329PとATmega3290P間の違い

ATmega329PとATmega3290Pはピン数とピン配置が異なるだけです。表2-1.は2つのデバイスについて各種形態の違いを一覧します。

| 表2-1. 構成設定要約 | | | | | |
|--------------|-----------|-----------------------|----------------------|---------------|----------|
| デバイス名 | フラッシュ メモリ | EEPROM | SRAM | LCDセグメント数 | 汎用入出力ピン数 |
| ATmega329P | 32Kバイト | 11Z N [®] /] | 9K n [°] Al | 4×25 | 53+1 |
| ATmega3290P | | 1Kハ'イト | 2Kハ [*] イト | 4×40 | 68+1 |

2.3. ピン概要

以降の項はI/Oピンの特殊機能を記述します。

2.3.1. VCC

デジタル電源ピン。

2.3.2. GND

接地ピン。

2.3.3. PA7~PA0 (ホートA)

ポートAは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートA出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートAピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートAピンはHi-Zにされます。

ポートAは43頁で一覧されるATmega329P/3290Pの特殊機能も扱います。

2.3.4. PB7~PB0 (ホ°ートB)

ポートBは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートB出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートBピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートBピンはHi-Zにされます。

ポートBは他のポートより優れた駆動能力を持ちます。

ポートBは44頁で一覧されるATmega329P/3290Pの様々な特殊機能も扱います。

2.3.5. PC7~PC0 (ホ°ートC)

ポートCは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートC出力緩衝部は高い吐き出しと吸い込み両 方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートCピンは電流を吐き出しま す。リセット条件が有効になるとクロックが動いていなくてもポートCピンはHi-Zにされます。

ポートCは46頁で一覧されるATmega329P/3290Pの特殊機能も扱います。

ATmega329P/3290P

2.3.6. PD7~PD0 (ポートD)

ポートDは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートD出力緩衝部は高い吐き出しと吸い込み両 方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートDピンは電流を吐き出しま す。リセット条件が有効になるとクロックが動いていなくてもポートDピンはHi-Zにされます。

ポートDは47頁で一覧されるATmega329P/3290Pの様々な特殊機能も扱います。

2.3.7. PE7~PE0 (木°一トE)

ポートEは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートE出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートEビンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートEビンはHi-Zにされます。

ポートEは48頁で一覧されるATmega329P/3290Pの様々な特殊機能も扱います。

2.3.8. PF7~PF0(本°一トF)

ポートFはA/D変換器へのアナログ入力として扱います。

A/D変換器が使われない場合、ポートFは8ビット双方向入出力ポートとしても扱います。ポートビンは(ビット毎に選ばれる)内蔵プルアップ抵抗を提供できます。ポートF出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートFビンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートFビンはHi-Zにされます。JTAGインターフェースが許可されると、リセットが起きてもPF7(TDI)、PF5(TMS)、PF4(TCK)ビンのプルアップ抵抗は活性(有効)にされます。

ポートFはJTAGインターフェース機能も扱います。

2.3.9. **PG5~PG0** (木°一トG)

ポートGは固定内蔵プルアップ抵抗付き1ビット入力(PG5)と(ビット毎に選ばれる)内蔵プルアップ抵抗付き5ビット双方向入出力(PG4〜0)ポート です。ポートG出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、 外部的にLowへ引かれたポートGピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートGピンはHi-Zにさ れます。

ポートGは52頁で一覧されるATmega329P/3290Pの様々な特殊機能も扱います。

2.3.10. PH7~PH0 (ポートH)

ポートHは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートH出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートHピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポートHピンはHi-Zにされます。

ポートHは53頁で一覧されるATmega3290Pの様々な特殊機能も扱います。

2.3.11. PJ6~PJ0 (木°一トJ)

ポートJは(ビット毎に選ばれる)内蔵プルアップ抵抗付き7ビット双方向入出力ポートです。ポートJ出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートJピンは電流を吐き出します。 リセット条件が有効になるとクロックが動いていなくてもポートJピンはHi-Zにされます。

ポートJは55頁で一覧されるATmega3290Pの様々な特殊機能も扱います。

2.3.12. RESET

リセット入力。最小パルス幅より長いこのピンのLowレベルはクロックが動いていなくてもリセットを生成します。最小パルス幅は208頁の「システムとリ セットの特性」で得られます。より短いパルスはリセットの生成が保証されません。

2.3.13. XTAL1

発振器反転増幅器への入力と内部クロック操作回路への入力。

2.3.14. XTAL2

発振器反転増幅器からの出力。

2.3.15. AVCC

AVCCはポートFとA/D変換器用供給電圧(電源)ピンです。例えA/D変換が使われなくても、外部的にVCCへ接続されるべきです。A/D 変換が使われる場合、VCCから低域通過濾波器を通して接続されるべきです。

2.3.16. AREF

AREFはA/D変換器用アナログ基準(電圧)ピンです。





2.3.17. LCDCAP

LCD単位部が許可され、内部電力を使うように構成設定される場合、図23-2.で示されるようにLCDCAPに外部コンデンサ(代表値: 0.47µF以上)が接続されなければなりません。このコンデンサはLCD電源(VLCD)用蓄電器として働きます。大容量コンデンサはVLCDのリップルを低減しますが、VLCDが目的値へ達するまでの時間を増します。

3. 資料

包括的なデータシート、応用記述、開発ツール群はhttp://www.atmel.com/avrでのダウンロートで利用可能です。

4. データ保持力

信頼性証明結果はデータ保持誤り率の反映を示し、20年以上/85℃または100年以上/25℃で1PPMよりずっと小さな値です。

5. コード例について

この文書はデバイスの様々な部分の使用法を手短に示す簡単なコード例を含みます。これらのコード例はアセンブルまたはコンパイルに先 立ってデバイス定義ヘッダファイルがインクルードされると仮定します。全てのCコンパイラ製造業者がヘッダファイル内にビット定義を含めるとは限 らず、またCでの割り込みの扱いがコンパイラに依存することに注意してください。より多くの詳細についてはCコンパイラの資料で確認し てください。

これらのコート「例はアセンフ」ルまたはコンハーイルに先立ってデバイス定義ファイルがインクルートされることが前提です。拡張I/O領域に配置した I/Oレジスタに対し、IN, OUT, SBIS, SBIC, CBI, SBI命令は拡張I/O領域へのアクセスを許す命令に置き換えられなければなりません。 代表的にはSBRS, SBRC, SBR, CBR命令と組み合わせたLDS, STS命令です。

6

6. AVR CPU コ7

6.1. 概要

ここでは一般的なAtmel® AVR®コア構造について説明します。このCPUコアの主な機能は正しいプログラム実行を保証することです。 従ってCPUはメモリ アクセス、計算実行、周辺制御、割り込み操作ができなければなりません。

6.2. 構造概要


最大効率と平行処理のため、AVRはプログラムとデータに対してメモリ とバスを分離するハーバート、構造を使います。プログラムメモリ内の命令 は単一段のパイプ・ラインで実行されます。1命令の実行中に次の命 令がプログラムメモリから事前取得されます。この概念は全部のクロック 周期で命令実行を可能にします。プログラムメモリは実装書き換え可 能なフラッシュメモリです。

高速レジスタファイルは1クロック周期アクセスの32個の8ビット長汎用レジスタを含みます。これは1クロック周期ALU(Arithmetic Logic Unit)操作を許します。代表的なALU操作では2つのオペラントがレジスタファイルからの出力で、1クロック周期内でその操作が実行され、その結果がレジスタファイルに書き戻されます。

32個中の6つのレジスタは効率的なアトレス計算ができるデータ空間ア トレス指定用に3つの16ビット長間接アトレスポインタ用レジスタとして使 われれます。これらアトレスポインタの1つはプログラム用フラッシュメモリ内 の定数表参照用アトレスポインタとしても使えます。これら16ビット長付 加機能レジスタはX,Y,Zレジスタで、本章内で後述されます。

ALUはレシスタ間またはレシスタと定数間の算術及び論理操作を支援します。単一レシスタ操作もALUで実行できます。算術演算操作後、操作結果についての情報を反映するためにステータスレシスタ(SREG)が更新されます。

プログラムの流れは条件/無条件分岐や呼び出し命令によって提供され、全アドレス空間を直接アドレス指定できます。AVR命令の多くは



16ビット語(ワート)形式です。全てのプログラムメモリのアドレスは(訳注:定数のみを除き)16または32ビット長命令を含みます。

プログラム用フラッシュメモリ空間はブートプログラム領域と応用プログラム領域の2つに分けられます。どちらの領域にも書き込み禁止や読み 書き防止用の専用施錠ビットがあります。応用フラッシュメモリ領域内に書き込むSPM命令はブートプログラム領域内に属さ(存在し)なけれ ばなりません。

割り込みやサブルーチン呼び出し中、戻りアドレスを示すプログラムカウンタ(PC)はスタックに保存されます。スタックは一般的なデータ用SRAM上に 実際には割り当てられ、従ってスタック容量は全SRAM容量とSRAM使用量でのみ制限されます。全ての使用者プログラムはリセット処理ルー チンで(サブルーチン呼び出しや割り込みが実行される前に)、スタックポインタ(SP)を初期化しなければなりません。SPはI/O空間で読み書き アクセスが可能です。データ用SRAMはAVR構造で支援される5つの異なるアドレス指定種別を通して容易にアクセスできます。

AVR構造に於けるメモリ空間は全て直線的な普通のメモリ配置です。

柔軟な割り込み部にはI/O空間の各制御レジスタとステータスレジスタ(SREG)の特別な全割り込み許可(I)ビットがあります。全ての割り込み は割り込み、ケクタ表に個別の割り込み、ケクを持ちます。割り込みには割り込み、ケクタ表の位置に従う優先順があります。下位側割り込 み、ケクタアドレスが高い優先順位です。

I/Oメモリ空間は制御レジスタ、SPI、他のI/O機能としてCPU周辺機能用の647トレスを含みます。I/Oメモリは直接またはレジスタファイルの次のデータ空間位置\$20~\$5Fとしてアクセスできます。加えてATmega329P/3290PにはST/STS/STDとLD/LDS/LDD命令だけ使えるSRA M内の\$60~\$FFに拡張I/O空間があります。

6.3. ALU (Arithmetic Logic Unit)

高性能なAVRのALUは32個の全汎用レジスタとの直結で動作します。汎用レジスタ間または汎用レジスタと即値間の演算操作は単一クロック周期内で実行されます。ALU操作は算術演算、論理演算、ビット操作の3つの主な種類に大別されます。符号付きと符号なし両方の 乗算と固定小数点形式を支援する乗算器(乗算命令)も提供する構造の実装(製品)もあります。詳細記述については「命令要約」章 をご覧ください。





6.4. ステータス レジスタ

ステータス レジスタは最も直前に実行した演算命令の結果についての情報を含みます。この情報は条件処理を行うためのプログラムの流 れ変更に使えます。ステータス レジスタは「命令ー式手引書」で詳述したように、全てのALU操作後、更新されることに注目してください。 これは多くの場合でそれ用の比較命令使用の必要をなくし、高速でより少ないコードに帰着します。

ステータス レジスタは割り込み処理ルーチン移行時の保存と割り込みからの復帰時の回復(復帰)が自動的に行われません。これはソフトウェア によって扱われなければなりません。

6.4.1. ステータス レジネタ (Status Register) SREG

Atmel[®] AVR[®]のステータス レジ^スタ(SREG)は次のように定義されます。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-----|-----|-----|-----|-----|-----|-----|-----|------|
| \$3F (\$5F) | Ι | Т | Н | S | V | N | Z | С | SREG |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - I: 全割り込み許可 (Global Interrupt Enable)

全割り込み許可ビットは割り込みが許可されるために設定(1)されなければなりません。その時に個別割り込み許可制御は独立した制御レジスタで行われます。全割り込み許可ビットが解除(0)されると、個別割り込み許可設定に拘らず、どの割り込みも許可されません。I ビットは割り込みが起こった後にハートウェアによって解除(0)され、後続の割り込みを許可するために、RETI命令によって設定(1)されます。Iビットは「命令一式手引書」で記述されるようにSEIやCLI命令で応用(プログラム)によって設定(1)や解除(0)もできます。

• ビット6 - T : ビット変数 (Bit Copy Storage)

ビット複写命令、BLD(Bit LoaD)とBST(Bit STore)は操作したビットの転送元または転送先として、このTビットを使います。レジスタファイル のレジスタからのビットはBST命令によってTに複写でき、TのビットはBLD命令によってレジスタファイルのレジスタ内のビットに複写できます。

• ビット5 – H : ハーフキャリー フラク (Half Carry Flag)

ハーフキャリー(H)フラク・はいくつかの算術操作でのハーフキャリーを示します。ハーフキャリーはBCD演算に有用です。詳細情報については「命令 要約」記述をご覧ください。

• ビット4 - S : 符号 (Sign Bit, S= N Ex-OR V)

S7ラグは常に負(N)フラグと2の補数溢れ(V)フラグの排他的論理和です。詳細情報については「命令要約」記述をご覧ください。

・ビット3 - V: 2の補数溢れフラヴ(2's Complement Overflow Flag)

2の補数溢れ(V)フラグは2の補数算術演算を支援します。詳細情報については「命令要約」記述をご覧ください。

• ビット2 - N: 負フラク (Negative Flag)

負(N)フラグは算術及び論理操作での負の結果(MSB=1)を示します。詳細情報については「命令要約」記述をご覧ください。

• Ľット1 – Z : ゼロ フラク (Zero Flag)

ゼロ(Z)フラグは算術及び論理操作でのゼロ(0)の結果を示します。詳細情報については「命令要約」記述をご覧ください。

• ビット0 – C : キャリー フラク (Carry Flag)

キャリー(C)フラグは算術及び論理操作でのキャリー(またはボロー)を示します。詳細情報については「命令要約」記述をご覧ください。

8

6.5. 汎用レジスタファイル

このレジスタファイルはAtmel® AVR®の増強したRISC命令群用に 最適化されています。必要な効率と柔軟性を達成するために、 次の入出力機構がレジスタファイルによって支援されます。

- •1つの8ビット出力オペラントと1つの8ビットの結果入力
- •2つの8ビット出力オペラントと1つの8ビットの結果入力
- •2つの8ビット出力オペランドと1つの16ビットの結果入力
- •1つの16ビット出力オペラントと1つの16ビットの結果入力

図6-2.はCPU内の32個の汎用作業レジスタの構造を示します。

レジスタファイルを操作する殆どの命令は全てのレジスタに直接アクセスし、それらの殆どは単一周期命令です。

図6-2.で示されるように各レジスタは使用者データ空間の最初の 32位置へ直接的に配置することで、それらはデータメモリアドレス も割り当てられます。例え物理的にSRAM位置として実装されて いなくてもX,Y,Zレジスタ(ホ°インタ)がレジスタファイル内のどのレジスタ の指示にも設定できるように、このメモリ構成は非常に柔軟なレジ スタのアクセスを提供します。

6.5.1. Xレシ スタ, Yレシ スタ, Zレシ スタ

R26~R31レジスタには通常用途の使用にいくつかの追加機能 があります。これらのレジスタはデータ空間の間接アドレス指定用の 16ビットアドレスポインタです。3つのX,Y,Z間接アドレスレジスタは図 6-3.で記載したように定義されます。

種々のアドレス指定種別で、これらのアドレス レジスタは固定変位、 自動増加、自動減少としての機能を持ちます(詳細については 「命令ー式手引書」をご覧ください)。

| | 7 0 | アドレス |
|---------------|-----|---------------------------|
| | | |
| | R0 | \$00 |
| | R1 | \$01 |
| | R2 | \$02 |
| | 2 | |
| | R13 | \$0D |
| | R14 | \$0E |
| | R15 | \$0F |
| 汎用 レシブスタ | R16 | \$10 |
| レン スタ ファイル | R17 | \$11 |
| 29 (7 | 2 | |
| | R26 | \$1A *1D Xレジスタ 下位バイト |
| | R27 | \$1B A レン A7 上位バイト |
| | R28 | \$1C Yレジスタ 下位バイト |
| | R29 | \$1D 1 レンパン 上位バイト |
| | R30 | \$1E Zレジスタ 下位バイト |
| | R31 | \$1F 上位バイト |
| | | |

図6-3. X,Y,Zレジスタ構成図

図6-2. AVR CPU 汎用レジスタ構成図

| | 15 | XH (上位) | | XL (下位) | 0 |
|---------|----|------------|-----|------------|---|
| Χ レシ スタ | 7 | R27 (\$1B) | 0 7 | R26 (\$1A) | 0 |
| | 15 | YH (上位) | | YL (下位) | 0 |
| Υ レシ スタ | 7 | R29 (\$1D) | 0 7 | R28 (\$1C) | 0 |
| | 15 | ZH (上位) | | ZL (下位) | 0 |
| Ζ レシ スタ | 7 | R31 (\$1F) | 0 7 | R30 (\$1E) | 0 |
| | | | | | |

6.6. スタック ホ・インタ

スタックは主に一時データの保存、局所変数の保存、割り込みとサブルーチン呼び出し後の戻りアトレスの保存に使われます。スタックが高位メ モリから低位メモリへ伸長するように実行されることに注意してください。スタック ポインタレジスタは常にこのスタックの先頭(訳注:次に使われ るべき位置)を指し示します。スタック ポインタはサブルーチンや割り込みのスタックが配置されるデータSRAMのスタック領域を指し示します。スタック PUSH命令はスタック ポインタを減らします。

データSRAM内のスタック空間はサブルーチン呼び出しの実行や割り込みの許可の何れにも先立てプログラムによって定義されなければなりません。初期スタック ポインタ値は内部SRAMの最終アドレスに等しく、スタック ポインタはSRAMの先頭以上に設定されなければなりません。 12頁の図7-2.をご覧ください。

スタック ポインタの詳細については表6-1.をご覧ください。

| _表6-1. スタック ポインタ命令 | | | | | | | |
|--------------------|-----------|---|--|--|--|--|--|
| 命令 | スタック ホペンタ | 内容 | | | | | |
| PUSH | -1 | データがスタック上に押し込まれます。 | | | | | |
| CALL,ICALL,RCALL | -2 | サブルーチン呼び出しまたは割り込みでの戻りアドレスがスタック上に押し込まれます。 | | | | | |
| POP | +1 | データがスタックから引き出されます。 | | | | | |
| RET,RETI | +2 | サブルーチンまたは割り込みからの復帰での戻りアドレスがスタックから引き出されます。 | | | | | |

AVRのスタック ホインタはI/O空間内の2つの8ビットレジスタとして実装されます。実際に使われるビット数は(そのデバイス)実装に依存します。SPLだけが必要とされる程に小さいAVR構造の実装(デバイス)のデータ空間もあることに注意してください。その場合、SPHレジスタは存在しません。





6.6.1. スタック ホ インタ (Stack Pointer) SPH,SPL (SP)

| ヒット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
|-------------|-----|-----|-----|-----|------|------|-----|-----|-----|
| \$3E (\$5E) | - | - | - | _ | SP11 | SP10 | SP9 | SP8 | SPH |
| Read/Write | R | R | R | R | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| \$3D (\$5D) | SP7 | SP6 | SP5 | SP4 | SP3 | SP2 | SP1 | SP0 | SPL |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |


6.7. 命令実行タイミング


本項は命令実行の一般的なアクセスタイシング の概念を記述します。Atmel[®] AVR[®] CPU はチップ(デバイス)用に選んだクロック元から直 接的に生成したCPUクロック(clk_{CPU})によって 駆動されます。内部クロック分周は使われま せん。

図6-4.はハーハート、構造と高速アクセスレジスタ ファイルの概念によって可能とされる並列の 命令取得と命令実行を示します。これは機 能対費用、機能対クロック、機能対電源部に 関する好結果と対応するMHzあたり1 MIPS を達成するための基本的なパイプラインの概 念です。

図6-5.はレジスタファイルに対する内部タイシングの概念を示します。単一クロック周期で2つのレジ、スタオペラントを使うALU操作が実行され、その結果が転送先レジ、スタへ書き戻されます。

図6-4. 命令の取得と実行の並列動作





6.8. リセットと割り込みの扱い

AVRは多くの異なる割り込み元を提供します。これらの割り込みと独立したリセット ヘブタ各々はプログラムメモリ空間内に独立したプログラム ヘブタを持ちます。全ての割り込みは割り込みを許可するために、ステータスレジスタ(SREG)の全割り込み許可(I)ビットと共に論理1が書か れなければならない個別の許可ビットを割り当てられます。BLB02またはBLB127、一ト施錠ビットがプログラム(0)されると、プログラムカウンタ値 によっては割り込みが自動的に禁止されるかもしれません。この特質はソフトウェア保護を改善します。詳細については185頁の「メモリ フ ログラミング」章をご覧ください。

既定でのプログラムメモリ空間の最下位アドレスはリセットと割り込みのヘンクタとして定義されます。ヘンクタの完全な一覧は32頁の「割り込み」で 示されます。この一覧は各種割り込みの優先順位も決めます。下位側アドレスがより高い優先順位です。リセットが最高優先順位で次が 外部割り込み要求0(INT0)です。割り込みヘンクタはMCU制御レジスタ(MCUCR)の割り込みヘンクタ選択(IVSEL)ビットの設定(1)によってブート フラッシュ領域先頭へ移動できます。より多くの情報については32頁の「割り込み」を参照してください。リセット ヘンクもBOOTRSTヒューズの プログラム(0)によってブート フラッシュ領域先頭へ移動できます。176頁の「フートローダ支援 - 書き込み中読み出し可能な自己プログラミング」 をご覧ください。

割り込みが起こると全割り込み許可(I)ビットが解除(0)され、全ての割り込みは禁止されます。使用者ソフトウェアは多重割り込みを許可するため、全割り込み許可(I)ビットへ論理1を書けます。その後全ての許可した割り込みが現在の割り込みルーチンで割り込めます。全割り込み許可(I)ビットは割り込みからの復帰(RETI)命令が実行されると、自動的に設定(1)されます。

根本的に2つの割り込み形式があります。1つ目の形式は割り込み要求75/を設定(1)する事象によって起動されます。これらの割り込みでは割り込み処理ルーチンを実行するために、プログラムカウンタは対応する現実の割り込み、クタを指示し、ハートウェアが対応する割り込み要求75/を解除(0)します。割り込み要求75/は解除(0)されるべき75/のビット位置へ論理1を書くことによっても解除(0)できます。 対応する割り込み許可ビットが解除(0)されている間に割り込み条件が起こると、割り込み要求75/が設定(1)され、割り込みが許可されるか、またはこの75/がソフトウェアによって解除(0)されるまで記憶(保持)されます。同様に、全割り込み許可(I)ビットが解除(0)されている間に1つまたはより多くの割り込み条件が起こると、対応する割り込み要求75/が設定(1)されて全割り込み許可(I)ビットが設定(1)されるまで記憶され、その(I=1)後で優先順に従って実行されます。

10

2つ目の割り込み形式は割り込み条件が存在する限り起動し(続け)ます。これらの割り込みは必ずしも割り込み要求フラグを持っている とは限りません。割り込みが許可される前に割り込み条件が消滅すると、この割り込みは起動されません。

AVRが割り込みから抜け出すと常に主プログラムへ戻り、何れかの保留割り込みが扱われる前に1つ以上の命令を実行します。

ステータスレジスタ(SREG)は割り込みルーチンへ移行時の保存も、復帰時の再設定も自動的に行われないことに注意してください。これはソフトウェアによって扱われなければなりません。

割り込みを禁止するためにCLI命令を使うと、割り込みは直ちに禁止されます。CLI命令と同時に割り込みが起こっても、CLI命令後 に割り込みは実行されません。次例は時間制限EEPROM書き込み手順中に割り込みを無効とするために、これがどう使えるかを示し ます。

| アセンフ゛リ言語プロク゛ラム例 | | |
|--------------------------------|--|---|
| IN CLI SBI SBI OUT | R16, SREG EECR, EEMWE EECR, EEWE SREG, R16 | ; ステータス レジスタを保存 ; EEPROM書き込み手順中割り込み禁止 ; EEPROM主書き込み許可 ; EEPROM書き込み開始 ; ステータス レジスタを復帰 |
| C言語プログラム例 | | |
| cSREG dis EECR EECR | <pre>cSREG; = SREG; able_interrupt(); = (1<<eemwe); = (1<<eewe); = cSREG:</eewe); </eemwe); </pre> | /* ステータスレジスタ保存変数定義*/ /* ステータスレジスタを保存*/ /* EEPROM書き込み手順中割り込み禁止*/ /* EEPROM主書き込み許可*/ /* EEPROM書き込み開始*/ /* ステータスレジスタを復帰*/ |

割り込みを許可するためにSEI命令を使うと、次例で示されるようにどの保留割り込みにも先立ってSEI命令の次の命令が実行されます。

| アセンフ゛リ言語フ゜ロク゛ラム例 | | | | | | | |
|---|--|--|--|--|--|--|--|
| SE I SLEEP | ;全割り込み許可 ;休止形態移行 (割り込み待ち) | | | | | | |
| C言語プログラム例 | | | | | | | |
| <pre>enable_interrupt();sleep();</pre> | /* 全割り込み許可 */ /* 休止形態移行 (割り込み待ち) */ | | | | | | |
| 注·SIFEP命会すでは割り込み禁止。保密割り込み実行前に休止形能へ移行します | | | | | | | |

注: SLEEP命令よじは割り込み宗正、保留割り込み美仃前に体正形態へ移行しよう。

6.8.1. 割り込み応答時間

許可した全てのAVR割り込みに対する割り込み実行応答は最小4クロック周期です。4クロック周期後、実際の割り込み処理ルーチンに対するプログラム ベクタ アドレスが実行されます。この4クロック周期時間中にプログラム カウンタ(PC)がスタック上に保存(プッシュ)されます。このベクタは 標準的に割り込み処理ルーチンへの無条件分岐で、この分岐は3クロック周期要します。複数周期命令実行中に割り込みが起こると、その割り込みが扱われる前に、この命令が完了されます。MCUが休止形態の時に割り込みが起こると、割り込み実行応答時間は4クロッ ク周期増やされます。この増加は選んだ休止形態からの起動時間に加えてです。

割り込み処理ルーチンからの復帰は4クロック周期要します。これらの4クロック周期中、プログラムカウンタ(PC:2ハイト)がスタックから取り戻され(ポップ)、スタックホインタは増加され(+2)、ステータスレシ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されます。



7. AVR メモリ

7.1. 概要

この項はATmega329P/3290Pの各種メモリを記述します。Atmel® AVR®構造にはプログラムメモリ空間とデータメモリ空間の2つの主なメモリ 空間があります。加えてATmega329P/3290Pはデータ保存用EEPROMメモリが特徴です。3つのメモリ空間全ては一般的な直線的アドレス です。

7.2. 実装書き換え可能なプログラム用フラッシュ メモリ

ATmega329P/3290Pはプログラム保存用に実装書き換え可能な32Kハイトのフラッシュメモリをチップ上に含みます。全てのAVR命令が16または32ビット幅のため、このフラッシュメモリは16K×16ビットとして構成されます。ソフトウェア保護のため、フラッシュプログラムメモリ空間はブートプログラム領域と応用プログラム領域の2つに分けられます。

フラッシュメモリは最低10,000回の消去/書き込み回数の耐久性があります。ATmega329P/3290Pのプロ グラム カウンタ(PC)は14ビット幅、従って16Kプログラムメモリ位置のアドレス指定です。ブートプログラム領域の操 作と関係するソフトウェア保護用ブート施錠ビットは、176頁の「フートローダ支援 - 書き込み中読み出し可能 な自己プログラミング」の詳細で記述されます。185頁の「メモリプログラミング」はSPI、JTAG、並列プログラミン グ動作でのフラッシュメモリプログラミングの詳細な記述を含みます。

定数表は全てのプログラム メモリ アドレス空間に配置できます。(LPM命令記述参照)

命令の取得と実行のタイミング図は10頁の「命令実行タイミング」で示されます。

7.3. データ用SRAM メモリ

図7-2.はATmega329P/3290PのSRAMメモリ構成方法を示します。

ATmega329P/3290PはINやOUT命令で予約した64位置で支援されるより多くの周辺機 能部を持つ複合マイクロコントローラです。SRAM(データ空間)内\$60~\$FFの拡張I/O空間に 対してLD/LDS/LDDとST/STS/STD命令だけが使えます。

下位2304データメモリ位置はレシ、スタファイル、I/Oメモリ、拡張I/Oメモリ、データ用内蔵SRAMに充てます。先頭の32位置はレシ、スタファイル、次の64位置は標準I/Oメモリ、その次の160位置は拡張I/Oメモリ、そして次の2048位置はデータ用内蔵SRAMに充てます。

直接、間接、変位付き間接、事前減少付き間接、事後増加付き間接の5つの異なるアト レス指定種別でデータメモリ(空間)を網羅します。レジスタファイル内のレジスタR26~R31は間 接アトレス指定ポインタ用レジスタが特徴です。

直接アドレス指定はデータ空間全体に届きます。

変位付き間接動作はYまたはZレジスタで与えられる基準アドレスからの63アドレス位置に届きます。

自動の事前減少付きと事後増加付きのレジスタ間接アドレス指定動作を使う時に(使われる)X,Y,Zアドレス レジスタは減少(-1)または増加(+1)されます。

ATmega329P/3290Pの32個の汎用レジスタ、64個のI/Oレジスタ、160個の拡張I/Oレジスタ、2048ハイトのデータ用内蔵SRAMはこれら全てのアトレス指定種別を通して全部アクセスできます。レジスタファイルは9頁の「汎用レジスタファイル」で記述されます。

7.3.1. データ メモリ アクセス タイミンク

本節は内部メモリアクセスに対する一般的なアクセスタイミングの 概念を記述します。データ用内蔵SRAMアクセスは**図7-3**.で記 載されるように2 clk_{CPU}周期で実行されます。

(訳注)内蔵SRAMのアクセスを含む代表的な命令はT1,T2の 2周期で実行され、T1で対象アトレスを取得/(算出)/ 確定し、T2で実際のアクセスが行われます。後続する (T1)は次の命令のT1です。

| 図7−3. デ−タ用内蔵SRAMアクセス周期 | | | | | | | | | |
|----------------------------|-----------------|--|--|--|--|--|--|--|--|
| CPUクロック clk _{CPU} | | | | | | | | | |
| アドレス | 直前のアドレス 大有効アドレス | | | | | | | | |
| データ書き込み | | | | | | | | | |
| WR | | | | | | | | | |
| データ 読み込み | | | | | | | | | |
| RD | | | | | | | | | |

| 図7-1. プログラム メモ | リ配置図 |
|-------------------------|--------|
| 応用プログラム用 フラッシュ メモリ | \$0000 |
| ブート プログラム用 フラッシュ メモリ | \$3FFF |



<u>注:</u>赤字はI/Oアドレス



7.4. データ用EEPROMメモリ

ATmega329P/3290Pは512/1K/2KバイトのデータEEPROMを含みます。それは単一バイトが読み書きできる分離したデータ空間として構成されます。EEPROMは最低100,000回の消去/書き込み回数の耐久性があります。CPUとEEPROM間のアクセスは以降のEEPROMアトレスレジ、スタ、EEPROMデータレジスタ、EEPROM制御レジスタで詳細に記述されます。

EEPROMへのSPI、JTAG、並列プログラミングの詳細記述については各々190頁、199頁、188頁をご覧ください。

7.4.1. EEPROMアクセス

EEPROMアクセスレジスタはI/O空間でアクセス可能です。

EEPROMの書き込み(訳注:原文はアクセス)時間は15頁の表7-1.で与えられます。(書き込みは)自己タイシング機能ですが、使用者ソフトウェアは次パイトが書ける時を検知してください。使用者コートがEEPROMに書く命令を含む場合、いくつかの予防処置が取られなければなりません。厳重に濾波した電源では電源投入/切断でVCCが緩やかに上昇または下降しそうです。これはデバイスが何周期かの時間、使われるクロック周波数に於いて最小として示されるより低い電圧で走行する原因になります。これらの状態で問題を避ける方法の詳細については以下の「EEPROMデータ化けの防止」をご覧ください。

予期せぬEEPROM書き込みを防止するため、特別な書き込み手順に従わなければなりません。この詳細については「EEPROM制御 レジスタ」の記述を参照してください。

EEPROMが読まれると、CPUは次の命令が実行される前に4クロック周期停止されます。EEPROMが書かれると、CPUは次の命令が実行される前に2クロック周期停止されます。

7.4.2. パワーダウン休止動作中のEEPROM書き込み

EEPROM書き込み動作が活動中にパワーダウン休止動作へ移行すると、EEPROM書き込み動作が継続し、EEPROM書き込み時間が 過ぎ去ってしまう前に完了します。しかし、書き込み動作が完了されると、発振器が動作を継続し、結果としてデバイスはパワーダウン動 作へ完全に移行しません。従ってパワーダウンへ移行する前に、EEPROM書き込み動作が完了される(EEWE=0)ことの確認が推奨され ます。(訳補: パワーダウン移行後もEPROM書き込みは正常に完了するが、その後発振器が止まらないことの注意)

7.4.3. EEPROMデータ化けの防止

低VCCの期間中、正しく動作するための供給電圧がCPUとEEPROMに対して低すぎるためにEEPROMデータが化け得ます。これらの 問題はEEPROMを使う基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

EEPROMデータ化けは電圧が低すぎる時の2つの状態によって起こされ得ます。1つ目として、EEPROMへの通常の書き込み手順は 正しく動作するための最低電圧が必要です。2つ目として、供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。 EEPROMデータ化けは次の推奨設計によって容易に避けられます。

不充分な供給電源電圧の期間中、AVRのRESETを活性(Low)に保ってください。これは内蔵低電圧検出器(BOD)を許可することに よって行えます。内蔵BODの検出電圧が必要とした検出電圧と一致しない場合、外部低VCCリセット保護回路が使えます。書き込み 動作実行中にリセットが起こると、この書き込み操作は供給電源電圧が充分ならば(継続)完了されます。

7.5. I/O メモリ (レジスタ)

ATmega329P/3290PのI/O空間定義は252頁の「レジスタ要約」で示されます。

ATmega329P/3290Pの全てのI/Oと周辺機能はI/O空間に配置されます。全てのI/O位置はI/O空間と32個の汎用作業レジスタ間の データ転送を行うLD/LDS/LDD命令とST/STS/STD命令によってアクセスされます。アドレス範囲\$00~\$1F内のI/OレジスタはSBI命令と CBI命令の使用で直接的にビットアクセス可能です。これらのレジスタではSBISとSBIC命令の使用によって単一ビット値が検査できます。よ り多くの詳細については「命令要約」章を参照してください。I/O指定命令INとOUTを使う時はI/Oアドレス\$00~\$3Fが使われなければ なりません。LD命令とST命令を使い、データ空間としてI/Oレジスタをアクセスする時はこれらのアドレスに\$20が加算されなければなりません。

ATmega329P/3290PはINやOUT命令で予約された64位置で支援されるより多くの周辺機能部を持つ複合マイクロコントローラです。 SRAM(データ空間)内\$60~\$FFの拡張I/O領域に対してはLD/LDS/LDDとST/STS/STD命令だけが使えます。

将来のデバイスとの共通性を保つため、アクセスされる場合、予約ビットは0が書かれるべきです。予約済みI/Oメモリアトレスは決して書かれるべきではありません。

状態フラグのいくつかはそれらへ論理1を書くことによって解除(0)されます。CBIとSBI命令は他の多くのAVRの様ではなく、指定ビットだけを操作し、従って状態フラグのようなものを含むレジスタに使えることに注意してください。CBIとSBI命令は(I/Oアドレス)\$00~\$1Fのレジスタでのみ動作します。

I/Oと周辺制御レジスタは以降の項で説明されます。

ATmega329P/3290Pは3つの汎用I/Oレジスタを含みます。これらのレジスタはどの情報の格納にも使え、特に全体変数や状態フラグの格納に有用です。(I/O)アトレス範囲\$00~\$1Fの汎用I/OレジスタはSBI,CBI,SBIC,SBIC命令の使用で直接ビットアクセスが可能です。





7.6. メモリ関係レジスタ

7.6.1. EEPROMアトレス レジスタ (EEPROM Address Register) EEARH,EEARL (EEAR)

| ビット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| \$22 (\$42) | - | - | - | - | - | - | EEAR9 | EEAR8 | EEARH |
| Read/Write | R | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 不定 | 不定 | |
| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| \$21 (\$41) | EEAR7 | EEAR6 | EEAR5 | EEAR4 | EEAR3 | EEAR2 | EEAR1 | EEAR0 | EEARL |
| Read/Write | R/W | |
| 初期値 | 不定 | |

• ビット15~10 - 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

• ビット9~0 - EEAR9~0 : EEPROM7トレス (EEPROM Address)

EEPROMアドレス レジスタ(EEARHとEEARL)は1KベイトのEEPROM空間のEEPROMアドレスを指定します。EEPROMデータ ベイトは0~1023 間で直線的に配されます。EEARの初期値は不定です。EEPROMがアクセスされるであろう前に適切な値が書かれねばなりません。

7.6.2. EEPROMデータレジスタ (EEPROM Data Register) EEDR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|------|
| \$20 (\$40) | (MSB) | | | | | | | (LSB) | EEDR |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7~0 - EEDR7~0 : EEPROMデータ (EEPROM Data)

EEPROM書き込み操作に対してEEDRはEEPROMアドレス レジスタ(EEAR)で与えたアドレスのEEPROMへ書かれるべきデータを含みます。 EEPROM読み込み操作に対してEEDRはEEARで与えたアドレスのEEPROMから読み出したデータを含みます。

7.6.3. EEPROM制御レジスタ (EEPROM Control Register) EECR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---|---|---|---|-------|-------|------|------|------|
| \$1F (\$3F) | - | - | - | - | EERIE | EEMWE | EEWE | EERE | EECR |
| Read/Write | R | R | R | R | R/W | R/W | R/W | R/W | |
| 初期值 | 0 | 0 | 0 | 0 | 0 | 0 | 不定 | 0 | |

• ビット7~4 - 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

・ビット3 - EERIE : EEPROM操作可割り込み許可 (EEPROM Ready Interrupt Enable)

EERIEの1書き込みはステータスレジ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されているなら、EEPROM操作可割り込みを許可します。EERIEの0書き込みは、この割り込みを禁止します。EEPROM操作可割り込みはEEWEが解除(0)されていると継続する割り込みを発生します。

・ビット2 - EEMWE : EEPROM主書き込み許可 (EEPROM Master Write Enable)

EEMWELⁱットはEEPROM書き込み許可(EEWE)Lⁱットの1設定がEEPROM書き込みの原因となるかどうかを決めます。EEMWEが設定 (1)されるとき、EEWEの1設定は選ばれたアトレスのEEPROMにデータを書きます。EEMWEが0の場合、EEWEの1設定は無効です。EE MWEがソフトウェアによって設定(1)されてしまうと、4クロック周期後にハートウェアがこのLⁱットを0に解除します。EEPROM書き込み手順につい ては「**書き込み許可(EEWE)Lⁱット**」の記述をご覧ください。

・ビット1 - EEWE : EEPROM書き込み許可 (EEPROM Write Enable)

EEPROM書き込み許可信号(EEWE)はEEPROMへの書き込みストローブです。アトレスとデータが正確に設定されると、EEPROMへその値を書くためにEEWEビットは1を書かれなければなりません。論理1がEEWEへ書かれる前にEEPROM主書き込み許可(EEMWE)ビットは 1を書かれなければならず、さもなければEEPROM書き込みは行われません。EEPROMを書くとき、次の手順に従うべきです(手順3. と4.の順番は重要ではありません)。

- 1. EEPROM書き込み許可(EEWE)ビットが0になるまで待ちます。
- 2. SPM命令制御/状態レジスタ(SPMCSR)のSPM操作許可(SPMEN)ビットが0になるまで待ちます。
- 3. 今回のEEPROMアドレスをEEPROMアドレス レジスタ(EEAR)に書きます。(任意、省略可)
- 4. 今回のEEPROMデータをEEPROMデータレジスタ(EEDR)に書きます。(任意、省略可)
- 5. EEPROM制御レジスタ(EECR)のEEPROM主書き込み許可(EEMWE)ビットに1を、EEPROM書き込み許可(EEWE)ビットに0を同時に 書きます。

ATmega329P/3290P

6. EEMWEL'ット設定後4クロック周期内にEEPROM書き込み許可(EEWE)L'ットへ論理1を書きます。

CPUがフラッシュ メモリ書き込み中、EEPROMはプログラム(書き込みが)できません。ソフトウェアは新規EEPROM書き込みを始める前にフラッ シュ メモリのプログラミングが完了されていることを検査しなければなりません。2.はソフトウェアがフラッシュ メモリをプログラム(書き込みを)することを CPUに許すブートローダを含む場合だけ関係します。フラッシュメモリが決してCPUによって更新されないなら、2.は省略できます。ブートプ ログラミングについての詳細に関しては176頁の「ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング」をご覧ください。

警告: 手順5.と6.間の割り込みはEEPROM主書き込み許可が時間超過するため、書き込み周期失敗になります。EEPROMをアクセスす る割り込みルーチンが他のEEPROMアクセスを中断し、EEARかEEDRが変更されると、中断したEEPROMアクセスを失敗させます。こ れらの問題を避けるため、全ての手順中、ステータスレジ、スタ(SREG)の全割り込み許可(I)ビットは解除(0)されていることが推奨され ます。

書き込みアクセス時間が経過されると、EEPROM書き込み許可(EEWE)ビットはハートウェアによって解除(0)されます。使用者ソフトウェアは次ハ 小を書く前にこのビットをポーリングし、0を待つことができます。EEWEが設定(1)されてしまうと、次の命令が実行される前にCPUは2周期 停止されます。

• ビットロ - EERE : EEPROM読み込み許可 (EEPROM Read Enable)

EEPROM読み込み許可信号(EERE)はEEPROMへの読み込みストローブです。EEARに正しいアドレスが設定されると、EEPROM読み出 しを起動するためにEEREビットは論理1を書かれなければなりません。EEPROM読み出しアクセスは(その)1命令で行われ、要求したデー タは直ちに利用できます。EEPROMが読まれるとき、次の命令が実行される前にCPUは4周期停止されます。

使用者は読み込み操作を始める前にEEWEビットをポーリングすべきです。書き込み操作が実行中の場合、EEPROMアドレスレジスタ(EE AR)の変更もEEPROM読み込みもできません。

EEPROMアクセスの時間に校正済み内蔵RC発振器が使われま す。表7-1.はCPUからのEEPROMアクセスに対する代表的な書き 込み時間を示します。

| 表7-1. EEPROM書き込み時間 | | | | | | |
|--------------------|--------------------|-------|--|--|--|--|
| 項目 | 校正付き内蔵RC 発振器周期数 | 代表 | | | | |
| EEPROM書き込み(CPU) | 27072 | 3.4ms | | | | |

次のコート・例はアセンブリ言語とC言語でのEEPROM書き込み関数を示します。本例は(例えば全割り込み禁止によって)割り込みが制御 され、これらの関数実行中に割り込みが起きない前提です。本例はソフトウェア内にフラッシュ ブート ローダが無い前提でもあります。そのよう なコードが存在する場合、EEPROM書き込み関数は何れかが実行するSPM命令の完了も待たねばなりません。

| アセンブリ言語フ | ログラム例 | | |
|-------------|---------------------------------|--|--|
| EEPROM_WR:; | SBIC RJMP | EECR, EEWE EEPROM_WR | ;EEPROM書き込み完了ならばスキップ ;以前のEEPROM書き込み完了まで待機 |
| | OUT OUT SBI SBI RET | EEARH, R18 EEARL, R17 EEDR, R16 EECR, EEMWE EECR, EEWE | ;EEPROMアドレス上位ハ´イト設定 ;EEPROMアドレス下位ハ´イト設定 ;EEPROM書き込み値を設定 ;EEPROM書き込み許可ビット設定 ;EEPROM書き込み開始(書き込み許可ビット設定) ;呼び出し元へ復帰 |
| C言語プログラム | 例 | | |

void EEPROM write(unsigned int uiAddress, unsigned char ucData)

| ι | |
|---|--|
| | <pre>while(EECR & (1<<eewe));< pre=""></eewe));<></pre> |
| | EEAR = uiAddress; |
| | EEDR = ucData; |
| | EECR \mid = (1< <eemwe);< td=""></eemwe);<> |
| | EECR $ =$ (1< <eewe);< td=""></eewe);<> |
| 1 | |

/* 以前のEEPROM書き込み完了まで待機 */ /* EEPROMアドレス設定 */ /* EEPROM書き込み値を設定 */ /* EEPROM主書き込み許可 */ /* EEPROM書き込み開始 */





次のコード例はアセンブリ言語とC言語でのEEPROM読み込み関数を示します。本例は割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。

| アセンブリ言語フ | ログラム例 | | |
|------------|--------------------------------|---|--|
| EEPROM_RD: | SBIC RJMP | EECR, EEWE EEPROM_RD | ;EEPROM書き込み完了ならばスキップ ;以前のEEPROM書き込み完了まで待機 |
| , | OUT OUT SBI IN RET | EEARH, R18 EEARL, R17 EECR, EERE R16, EEDR | ;EEPROMアドレス上位ハ´イト設定 ;EEPROMアドレス下位ハ´イト設定 ;EEPROM読み出し開始(読み込み許可ビット設定) ;EEPROM読み出し値を取得 ;呼び出し元へ復帰 |
| C言語プログラム | 例 | | |
| { | | OM_read(unsigned int uiAddress) | |
| 1 • 1 / 1 | DOD 0 / | | |

```
while(EECR & (1<<EEWE));
EEAR = uiAddress;
EECR |= (1<<EERE);
return EEDR;
```

}

16

/* 以前のEEPROM書き込み完了まで待機 */
 /* EEPROMアドレス設定 */
 /* EEPROM読み出し開始 */
 /* EEPROM読み出し値を取得,復帰 */

7.6.4. 汎用I/Oレジスタ2 (General Purpose I/O Register 2) GPIOR2

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|--------|
| \$2B (\$4B) | (MSB) | | | | | | | (LSB) | GPIOR2 |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

7.6.5. 汎用I/Oレジスタ1 (General Purpose I/O Register 1) GPIOR1

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|--------|
| \$2A (\$4A) | (MSB) | | | | | | | (LSB) | GPIOR1 |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |


7.6.6. 汎用I/Oレジスタ0 (General Purpose I/O Register 0) GPIOR0

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|--------|
| \$1E (\$3E) | (MSB) | | | | | | | (LSB) | GPIOR0 |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

8. システム クロックとクロック選択

8.1. クロック系統とその配給

図8-1.はAtmel® AVR®内の主要なクロック系統とその配給を示します。全てのクロックが与えられた時間有効である必要はありません。消 費電力低減のため、22頁の「電力管理と休止形態」で記述される各種休止形態の使用によって、使われない部分のクロックを停止する ことができます。クロック系統は以下で詳細に示されます。



8.1.1. CPU クロック – clk_{CPU}

CPUクロックはAVRコアの動作と関係する系統の部分に配給されます。このような部分の例は汎用レジスタファイル、ステータスレジスタ、スタック ポインタを保持するデータメモリです。CPUクロックの停止はコアが一般的な操作や計算を実行することを禁止します。

8.1.2. I/O クロック – clk_{I/O}

I/Oクロックはタイマ/カウンタ、SPI、USARTのようなI/O部の大部分で使われます。I/Oクロックは外部割り込み部でも使われますが、いくつか の外部割り込みは例えI/Oクロックが停止されても検出されることをこのような割り込みに許す非同期論理回路によって検出されることに 注意してください。多用途直列(USI)部の開始条件検出はclk1/0が停止されるとき非同期に実行され、全休止形態でUSI開始条件検 出を可能とすることにも注意してください。

8.1.3. 77ッシュ クロック - clk_{FLASH}

フラッシュクロックはフラッシュメモリインターフェースの動作を制御します。このフラッシュクロックは常にCPUクロックと同時に活動します。

8.1.4. 非同期タイマ クロック - clkasy

非同期タイマ クロックは外部32kHzクロック用クリスタルから直接クロック駆動されるのを非同期タイマ/カウンタとLCD制御器に許します。この専用ク ロック範囲はデバイスが休止形態の時でも、このタイマ/カウンタの実時間計数器としての使用を許します。これはデバイスの他の部分が休止 形態でも、継続出力をLCD制御器にも許します。

8.1.5. A/D変換クロック - clkADC

A/D変換器には専用のクロック範囲が提供されます。これはデジタル回路によって生成された雑音を低減するためにCPUとI/Oクロックの 停止を許します。これはより正確なA/D変換結果を与えます。

8.2. クロック元

このデバイスには下で示されるようにフラッシュ ヒュース ビットによって選択可能な後続のクロック元選択があります。 選んだクロック元からのクロッ クはAVRクロック発生器への入力で、適切な単位部へ配給されます

| 表8−1. クロック元選択(注: 1=非ブログラム、0=ブログラム) | | | | | | | | |
|------------------------------------|-------------------|--------------------|------------|------|-----------------|------|----------|--|
| クロック元 | 外部/リスタル 低電力発振器 | 外部低周波数 クリスタル発振器 | (予約) | (予約) | 校正付き内蔵 RC発振器 | (予約) | 外部クロック信号 | |
| CKSEL3~0 | 1111~1000 | 0111~0110 | 0101, 0100 | 0011 | 0010 | 0001 | 0000 | |

各クロック選択に対する各種選択は以降の項で得られます。CPUがペワーダウンまたはペワーセーブから起動するとき、選んだクロック元は命 令実行開始前に安定な発振器動作を保証する起動時間に使われます。CPUがリセットから始まるとき、これらは通常動作開始前に安 定電圧へ達するのを電源に許す付加遅延です。ウォッチドッグ発振器は、この起動時間の実時間部のタイシングに使われます。各計時完 了に使われるウォッチト、ック(WDT)発振器の周期数は表8-2.で示されます。212頁の「代表特性」で示されるように、ウォッチト、ッグ発振器の 周波数は電圧に依存します。





表8-2.WDT発振器の代表計時完了値、周期数

| VCC=3.0V | VCC=5.0V | 周期数 | | |
|----------|----------|-------------|--|--|
| 4.3ms | 4.1ms | 4K (4096) | | |
| 69ms | 65ms | 64K (65536) | | |

8.3. 既定のクロック元

このデバイスはCKSEL=0010, SUT=10, CKDIV8=プログラム(0)で出荷されます。既定クロック元設定は最長起動時間で初期システム クロック 8 分周の内蔵RC発振器です。この既定設定は全ての使用者が実装または並列書き込み器を使ってそれらを希望したクロック元設定に できることを保証します。

8.4. クリスタル用発振器

XTAL1とXTAL2は図8-2.で示されるように、チップ上の発振器としての使用に設定できる反転増幅器の各々、入力と出力です。クリスタル発振子またはセラミック振動子のどちらでも使えます。

C1とC2はクリスタル発振子とセラミック振動子の両方について常に等しくすべきです。このコンデンサの最適値は使うクリスタル発振子やセラミック 振動子、浮遊容量の量、その環境の電磁雑音に依存します。 クリスタル発振子使用に対するコンデンサ選択について初期の指針のいく つかは表8-3.で与えられます。 セラミック振動子については製造業者によって与えられたコンデンサ値が使われるべきです。

発振器は示された周波数範囲で最適化された4つの異なる動作ができます。この動作は、表8-3.で示されたCKSEL3~1ヒューズによって選ばれます。

| 図8-2. クリスタル発振子接続図 | | | | | |
|-------------------|-------|--|--|--|--|
| | XTAL2 | | | | |
| | XTAL1 | | | | |
| | GND | | | | |

| CKS | EL3~1 | 周波数範囲 | 推奨C1,2容量 |
|-----|-----------------|---------------------------|----------|
| 100 |) (注1) | $0.4{\sim}0.9 \text{MHz}$ | - |
| | 101 | 0.9~3.0MHz | 12~22pF |
| | 110 | 3.0~8.0MHz | 12~22pF |
| | 111 | $8.0 \sim \mathrm{MHz}$ | 12~22pF |

注1:本選択はクリスタル発振子ではなく、セラミック振動子でのみ使われるべきです。

CKSEL0ヒューズはSUT1,0ヒューズと共に、表8-4.で示される起動遅延時間を選びます。

表8-4. クリスタル発振子/セラミック振動子用起動遅延時間選択表

| CKSEL0 | SUT1,0 | パワーダウン, パワーセーブ からの起動遅延時間 | リセットからの付加遅延 時間 (VCC=5.0V) | 推奨使用法 |
|--------|--------|-----------------------------|------------------------------|-----------------------------|
| | 0 0 | 258×CK(<mark>注1</mark>) | $14 \times \text{CK+4.1ms}$ | 外部セラミック振動子、高速上昇電源 |
| 0 | 01 | 258×CK(<mark>注1</mark>) | $14 \times \text{CK+65ms}$ | 外部セラミック振動子、低速上昇電源 |
| 0 | 10 | 1K×CK (注2) | $14 \times CK$ | 外部セラミック振動子、低電圧検出(BOD)リセット許可 |
| | 11 | 1K×CK (注2) | $14 \times \text{CK+4.1ms}$ | 外部セラミック振動子、高速上昇電源 |
| | 0 0 | 1K×CK (注2) | $14 \times \text{CK+65ms}$ | 外部セラミック振動子、低速上昇電源 |
| 1 | 01 | 16K×CK | $14 \times CK$ | 外部クリスタル発振子、低電圧検出(BOD)リセット許可 |
| 1 | 10 | 16K×CK | $14 \times \text{CK+4.1ms}$ | 外部クリスタル発振子、高速上昇電源 |
| | 11 | 16K×CK | $14 \times \text{CK+65ms}$ | 外部クリスタル発振子、低速上昇電源 |

注1: これらの選択はデバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だけ使われるべきです。これらの選択はクリスタル発振子用ではありません。

注2: これらの選択はセラミック振動子での使用を意図され、起動での周波数安定性を保証します。デバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使えます。

8.5. 低周波数クリスタル用発振器

低周波数クリスタル用発振器は時計用32.768kHzクリスタルでの使用に最適化されています。クリスタル選択時、負荷容量とクリスタルの等価直列抵抗(ESR)が考慮されなければなりません。両値はクリスタル販売業者によって指定されます。

ATmega329P/3290Pの発振器は非常に低い電力消費用に最適化されており、故にクリスタル選択時、6.5pF、9pF、12.5pFでの推奨最 大ESRについては**表8-5**.をご覧ください。

低周波数クリスタル用発振器は各TOSCピンに於いて表8-6.で見られる内部負荷容量を提供します。

16

16

容量 (pF)

XTAL1/TOSC1 XTAL2/TOSC2

6

6

表8-6. 低周波数クリスタル用発振器内部容量

32kHz発振器形式

システム クロック用発振器

タイマ/カウンタ用発振器

表8-5.時計用32.768kHzクリスタル用推奨最大ESR

| 最大ESR (kΩ) (注1) |
|-----------------|
| 75 |
| 65 |
| 30 |
| |

注1: 最大ESRは特性を基にした代表値です。

各TOSCピンで必要とする外部容量(C)は次式を使って計算できます。

$Ce+Ci = 2 \times CL-Cs$

Ce: 図8-2.で記述されるように追加外部容量です。

Ci:表8-6.でのピン容量です。

CL: クリスタル製造業者によって指定された32.768kHzクリスタル用の負荷容量です。

Cs:1つのTOSCピンに対する総浮遊容量です。

表8-6.で与えられたものより高い指定負荷容量(CL)のクリスタルは図8-2.で記述するように付加外部容量(コンデンサ)が必要です。

32.768kHzクリスタルに対して適合する負荷容量を見つけるにはクリスタルのデータシートを調べてください。

低周波数クリスタル用発振器は表8-8.で示されるように、CKSELヒュースを'0110'または'0111'に設定することによって選ばれなければなりません。起動遅延時間は表8-7.で示されるSUTヒュース'によって決定されます。

| 表8-7. 低 | 低周波数クリスタル発振器用起動遅延時間選択表 | | | | | | | | | | | |
|---------|--|----------------|--|--|--|--|--|--|--|--|--|--|
| SUT1,0 | リセットからの 付加遅延時間 (VCC=5.0V) | 推奨使用法 | | | | | | | | | | |
| 0 0 | $14 \times CK$ | 高速上昇電源またはBOD許可 | | | | | | | | | | |
| 01 | $14 \times \text{CK+4.1ms}$ | 低速上昇電源 | | | | | | | | | | |
| 10 | $14 \times \text{CK+65ms}$ | 起動時の周波数安定 | | | | | | | | | | |
| 11 | | (予約) | | | | | | | | | | |

表8-8. 低周波数クリスタル発振器用起動時間選択表

| -ブからの 推奨使用法 経延時間 |
|---------------------|
| ×CK (注1) |
| ×CK 起動時の周波数安定 |
| |

注1: これらの選択は起動時の周波数安定度が応用に とって重要でない場合だけ使われるべきです。

8.6. 校正付き内蔵RC発振器

既定による校正された内蔵RC発振器は概ね8.0MHzのクロックを供給します。電圧と温度に依存しますが、このクロックは使用者によって 高精度な校正ができます。本デバイスはCKDIV8ヒューズがプログラム(0)で出荷されます。より多くの詳細については20頁の「システム クロック 前置分周器」をご覧ください。

このクロックは**表8-9**.で示されるようにCKSELヒューズのプログラシングによってシステムクロックとして選べます。選んだなら、外部部品なしで動作します。リセット中、ハートウェアが発振校正(OSCCAL)レジスタに予めプログラムされた校正値バイトを設定し、これによってRC発振器を自動的に校正します。この校正の精度は208頁の**表28-4**.で工場校正として示されます。

ソフトウェアからOSCCALレジスタを変更することによって(発振校正レジスタ(OSCCAL)参照)、工場校正を使うよりも高い精度を得ることがで きます。この校正の精度は**表28-4**.で使用者校正として示されます。

この発振器がチップ(システム)クロックとして使われるとき、ウォッチトック、発振器は未だウォッチト、ック、タイマとリセット付加遅延タイマに使われます。予め設定された校正値のより多くの情報については187頁の「校正ハイト」項をご覧ください。

この発振器が選ばれると、起動時間は表8-10.で示されるようにSUTヒュースによって決定されます。XTAL1/TOSC1とXTAL2/TOSC 2 はタイマ/カウンタ用発振器ピンとして使えます(訳補:共通性から本行追加)。

| 表8-9. 校正付き内蔵RC発振器動作種別 | | | | | | | | |
|-----------------------|-------------|--|--|--|--|--|--|--|
| CKSEL3~0 | 周波数範囲 (MHz) | | | | | | | |
| 0 0 1 0 | 7.3~8.1 | | | | | | | |

注: デバイスはこの選択で出荷されます。

注: 周波数範囲は暫定値で実際の値はTBDです。

注: この8MHz周波数がデバイス仕様(VCCに依存)を越える場合、内部周波数を8分 周するためにCKDIV8ヒューズをプログラム(0)にできます。

表8-10. 校正付き内蔵RC発振器用起動遅延時間選択表

| SUT1,0 | パワーダウン, パワーセーブ からの起動遅延時間 | リセットからの付加遅延 時間 (VCC=5.0V) | 推奨使用法 | | | | | | | | |
|---------|-----------------------------|------------------------------|------------------|--|--|--|--|--|--|--|--|
| 0 0 | 6×CK | $14 \times CK$ | 低電圧検出リセット(BOD)許可 | | | | | | | | |
| 0 1 | 6×CK | 14×CK+4.1ms | 高速上昇電源 | | | | | | | | |
| 10 (注1) | 6×CK | $14 \times \text{CK+65ms}$ | 低速上昇電源 | | | | | | | | |
| 11 | | (予約) | | | | | | | | | |

注1: デバイスはこの選択で出荷されます。





CKSEL3~0

0000

8.7. 外部クロック信号


外部クロック元からデバイスを駆動するためにXTAL1 は図8-3.で示されるように駆動されるべきです。外 部クロックでデバイスを走行するためにはCKSELヒューズ が'0000'にプログラム(設定)されなければなりません。

表8-11. 外部クロック信号動作

周波数範囲

 $0\sim 20 MHz$

図8-3. 外部クロック信号駆動接続図



このクロック元が選ばれると、起動時間は表8-12.で示されるようにSUTヒューズによって決定されます。

表8-12. 外部クロック信号駆動用起動遅延時間選択表

| SUT1,0 | パワーダウン, パワーセーブ からの起動遅延時間 | リセットからの付加遅延 時間(VCC=5.0V) | 推奨使用法 |
|--------|-----------------------------|-----------------------------|------------------|
| 0 0 | 6×CK | $14 \times CK$ | 低電圧検出(BOD)リセット許可 |
| 0 1 | 6×CK | $14 \times \text{CK+4.1ms}$ | 高速上昇電源 |
| 10 | 6×CK | $14 \times \text{CK+65ms}$ | 低速上昇電源 |
| 11 | | | (予約) |

外部クロックを供給するとき、MCUの安定な動作を保証するために供給したクロック周波数の急な変化を避けることが必要とされます。或 るクロック周期から次への2%より大きな周波数変化は予測されない事態を引き起こします。このようなクロック周波数での変化中、MCUは リセットに保たれるのを保証することが必要とされます。

システム クロック前置分周器が安定な動作を保証しながら、内部クロック周波数の実行時変更の実現に使えることに注意してください。詳細については以下の「システム クロック前置分周器」を参照してください。

8.8. クロック出力緩衝部 (外部クロック出力)

CKOUTヒューズがプログラム(0)されると、システム クロックがCLKO(ピン)に出力されます。この動作はチップのクロックがシステム上の他の回路を駆動する時用です。このヒューズがプログラム(0)されると、I/Oピンの通常動作は無視され、このクロックはリセット中も出力されます。CLKOがクロック出力を扱うとき、校正付き内蔵RC発振器を含む何れのクロック元も選べます。システム クロック前置分周器が使われると、CKOUTヒューズがプログラム(0)された時の出力は分周したシステム クロックです。

8.9. タイマ/カウンタ用発振器

ATmega329P/3290Pは低周波数クリスタル用発振器とタイマ/カウンタ用発振器に対して同じクリスタル用発振器を使います。この発振器とクリス タルの必要条件については18頁の「低周波数クリスタル用発振器」をご覧ください。

ATmega329P/3290Pはタイマ/カウンタ用発振器(TOSC1とTOSC2)ピンとXTAL1,XTAL2ピンを共用します。タイマ/カウンタ用発振器使用時、シ ステム クロックはこの発振器周波数の4倍を必要とします。これとピン共用のため、タイマ/カウンタ用発振器はシステム クロック元として校正付き 内蔵RC発振器選択時にだけ使えます。

非同期状態レジスタ(ASSR)の外部クロック許可(EXCLK)ビットが論理1を書かれると、TOSC1に外部クロック元印加が行えます。時計用32.7 68kHzクリスタルに代わる入力として外部クロックを選ぶ更なる記述については101頁の「タイマ/カウンタ2の非同期動作」をご覧ください。

8.10. システム クロック前置分周器

ATmega329P/3290Pのシステム クロックはクロック前置分周レジスタ(CLKPR)の設定によって分周できます。この特徴 (機能)は必要とされる 処理能力が低い時の消費電力削減に使えます。これは全クロック種別で使え、CPUと全同期周辺機能のクロック周波数に影響を及ぼします。 clk_{CPU}、clk_{FLASH}、clk_{I/O}、clk_{ADC}は表8-13.で示された値によって分周されます。

8.10.1. 切り替え時間


20

前置分周器設定間を切り替えるとき、システム クロック前置分周器は中間(経過途中)の周波数が直前の設定に対応するクロック周波数または新規設定に対応するクロック周波数のどちらよりも高くなく、クロック系で不具合が起きないことを保証します。

前置分周器として実行するリプル カウンタは分周されないクロック周波数で走行し、CPUのクロック周波数より速いかもしれません。従って例 え(カウンタ値が)読めるとしても、前置分周器の状態を決めることはできず、1から他へのクロック分周値切り替えを行う正確な時間は必ず しも予測できません。

CLKPS値が書かれる時から新規クロック周波数が活性(有効)になる前にT1+T2~T1+2×T2間かかります。この間で2つの有効なクロック 端が生成されます。ここでのT1は直前のクロック周期、T2は新規前置分周器設定に対応する周期です。

8.11. クロック関係用レジスタ



| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|------|------|------|---------|-------|------|------|------|--------|
| (\$66) | CAL7 | CAL6 | CAL5 | CAL4 | CAL3 | CAL2 | CAL1 | CAL0 | OSCCAL |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | | | | デ゙バイス固す | 有の校正値 | | | | |

・ビット7~0 - CAL7~0:発振校正値 (Oscillator Calibration Value)

発振校正レジスタは発振器周波数の偏差処理を省くための内蔵発振器の調整に使われます。チップのリセット中、208頁の表28-4.で指定されるように工場で校正された周波数を与える、予めプログラムされた値が本レジスタへ自動的に書かれます。応用ソフトウェアは発振器周波数を変更するために、このレジスタに書くことができます。この発振器は表28-4.で指定される周波数に校正できます。この範囲外への校正は推奨されません。

この発振器はフラッシュメモリとEEPROMの書き込みアクセス時間に使われれ、これらの書き込み時間はそれに応じて影響されることに注意してください。フラッシュメモリまたはEEPROMが書かれる場合、8.8MHzより高く校正してはいけません。そうでなければ、フラッシュメモリまたはEEPROM書き込みは失敗するかもしれません。

CAL7ビットは発振器に対する操作範囲を決めます。このビットの(0)設定は低周波数範囲になり、(1)設定は高周波数範囲になります。 この2つの周波数範囲は重複し、別の言葉では、OSCCAL=\$7F設定はOSCCAL=\$80設定より高い周波数になります。

CAL6~0ビットは選んだ範囲内の周波数調整に使われます。\$00設定はその範囲の最低周波数になり、\$7F設定はその範囲の最高周波数になります。

8.11.2. クロック前置分周レジスタ (Clock Prescale Register) CLKPR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|--------|---|---|---|--------|--------|--------|--------|-------|
| (\$61) | CLKPCE | - | - | - | CLKPS3 | CLKPS2 | CLKPS1 | CLKPS0 | CLKPR |
| Read/Write | R/W | R | R | R | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 内容参照 | 内容参照 | 内容参照 | 内容参照 | |

・ビット7 - CLKPCE : クロック分周値変更許可 (Clock Prescaler Change Enable)

CLKPSビットの変更を許可するためにCLKPCEビットは論理1を書かれなければなりません。CLKPCEビットは同時にCLKPRの他の全 ビットが0を書かれる時だけ更新されます。CLKPCEは書き込み後4クロック周期またはCLKPSビット書き込み時、ハードウェアによって解除(0) されます。この制限時間(4クロック周期)内のCLKPCEビット再書き込みは制限時間の延長もCLKPCEビットの解除(0)も行いません。

・ビット3~0 - CLKPS3~0: クロック分周値選択 (Clock Prescaler Select Bits 3~0)

これらのビットは選んだクロック元と内部システム クロック間の分周値を定義します。これらのビットは応用の必要条件に合わせた各種クロック周 波数を実行時に書けます。分周値が使われると、分周器はMCUへの主クロックを分周し、全ての同期周辺機能の速度が減じられま す。分周値は**表8-13**.で与えられます。

予期せぬクロック周波数の変更を防ぐため、CLKPSビットの変更は次の特別な書き込み手順に従わなければなりません。

1. クロック分周値変更許可(CLKPCE)ビットに1、CLKPR内の他の全ビットに0を書きます。

2. (次からの)4周期以内にCLKPCEビットを0とする欲したCLKPS値を書きます。

前置分周器設定変更時、書き込み手続きが割り込まれないことを保証するため、割り込みは禁止されなければなりません。

CKDIV8ヒューズがCLKPSビットの初期値を決めます。CKDIV8が非プログラム(1)にされると、CLKPSビットは、0000、にリセットされます。CKDI V8がプログラム(0)されると、CLKPSビットは起動時に8分周を与える、0011、にリセットされます。現在の動作条件でデバイスの最高周波数より 高い周波数のクロック元を選んだ場合、この機能が使われるべきです。CKDIV8ヒューズ設定に拘らず、どの値もCLKPSビットへ書けること に注意してください。応用ソフトウェアは現在の動作条件でデバイスの最高周波数より高い周波数のクロック元を選んだ場合、充分な分周 値が選ばれることを保証しなければなりません。このデバイスはCKDIV8ヒューズがプログラム(0)で出荷されます。

表8-13. クロック前置分周器選択

| 1 | 衣o~13.7477前直刀间备送扒 | | | | | | | | | | | | | | | | | | |
|---|-------------------|---------|---|---|---|----|----|----|-----|-----|---------|---|---|---|---|---|---|--|--|
| | CLKPS3 | | | | (|) | | | | 1 | | | | | | | | | |
| | CLKPS2 | | (|) | | | - | 1 | | | (|) | | 1 | | | | | |
| | CLKPS1 | (|) | 1 | | | C | - | 1 | | 0 | | L | 0 | | 1 | | | |
| | CLKPS0 | 0 1 0 1 | | | | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | | |
| | 分周値(数) | 1 | 2 | 4 | 8 | 16 | 32 | 64 | 128 | 256 | 56 (予約) | | | | | | | | |





9. 電力管理と休止形態

9.1. 概要

休止形態は応用でMCU内の未使用部を一時停止することを可能にし、それによって節電します。AVRは応用で必要な消費電力に 仕立てることを使用者に許す様々な休止形態を提供します。

許可したなら、低電圧検出器(BOD)は休止期間中、電源電圧を積極的に監視します。更なる節電のため、いくつかの休止形態種別でBODを禁止することが可能です。より多くの詳細については以降の「低電圧検出器(BOD)禁止」をご覧ください。

9.2. 休止形態種別

17頁の図8-1.はATmega329P/3290Pの各種クロック系統とその配給を示します。この図は適切な休止形態を選ぶ助けになります。表 9-1.は各種休止形態、起動元、BOD禁止の可能性を示します。

| <u>衣9−1. 谷</u> 休止形態 | _ Лミ | 17 4 | る割 | JTFV | יעייי | / 軋囲と18 | 师起期安 | 신 | | | | | | | | |
|---------------------|---------|------------------|------------|--------------------|--------------|-----------------|--------------|-------------------|-----------------------|------------|-------------------|----------------------|-----------------|------------|---------------------|------------|
| | 動作クロック筆 | | ク範 | 囲 | 動作到 | ^羌 振器 | 復帰起動要因(割り込み) | | | | | | | | | |
| 休止種別 | clkcpu | PU LASH DC | | clk _{ASY} | 主クロック 供給元 | タイマ用 発振器 | ピン | NTO /変化 J込み | USI 開始 条件 検出 | LCD 制御器 | タイマ/ カウンタ 2 | SPM EEPROM 操作可 | A/D 変換 完了 | その他 I/O | ソフトウェア BOD 禁止 | |
| アイドル | | | \bigcirc | \bigcirc | \bigcirc | 0 | 2 | | 0 | \bigcirc | \bigcirc | 0 | 0 | 0 | 0 | |
| A/D変換雑音低減 | | | | \bigcirc | \bigcirc | \bigcirc | 2 | (| 3 | \bigcirc | 2 | 2 | 0 | 0 | | |
| パワータ゛ウン | | | | | | | | (| 3 | \bigcirc | | | | | | 0 |
| パワーセーフ゛ | | | | | 0 | | 0 | (| 3 | 0 | 0 | 0 | | | | 0 |
| スタンバイ(注1) | | | | | | \bigcirc | | (| (3) | \bigcirc | | | | | | \bigcirc |

表9-1. 各休止形態に於ける動作クロック範囲と復帰起動要因

注1: クロック元として推奨した外部クリスタル発振子またはセラミック振動子が選ばれた場合だけです。

② タイマ/カウンタ2またはLCD制御器のどちらかが非同期動作で走行する場合です。

③ INTOについてはレベル割り込みのみです。

休止形態の何れかへ移行するには休止形態制御レジスタ(SMCR)の休止許可(SE)ビットが論理1を書かれ、SLEEP命令が実行されなけ ればなりません。SMCRの休止種別選択(SM2~0)ビットはSLEEP命令によって活性(有効)にされる休止形態のどれかを選びます。一 覧については25頁の表9-2.をご覧ください。

MCUが休止形態中に許可した割り込みが起こると、MCUは起動します。その時にMCUは起動時間に加えて4周期停止され、割り込みルーチンを実行し、そしてSLEEP命令の次の命令から実行を再開します。デバイスが休止から起動するとき、レジスタファイルとSRAMの内容は変えられません。休止形態中にリセットが起こると、MCUは起動し、リセット、ベクタから実行します。

9.3. 低電圧検出器(BOD)禁止

低電圧検出器(BOD)が186頁の表27-3.のBODLEVELヒューズによって許可されていると、BODは休止期間中に電源電圧を活発に監視します。節電のため、休止形態のいくつかに対してソフトウェアによってBODを禁止することが可能です。表9-1.をご覧ください。この休止形態電力消費はBODがヒューズによって全面的に禁止される時と同じ水準になるでしょう。BODがソフトウェアで禁止される場合、BOD機能は休止形態移行後、直ちにOFFされます。休止からの起動復帰で、BODは再び自動的に許可されます。これは休止期間中にVCCレベルが落ちた場合の安全な動作を保証します。

BODが禁止されてしまうと、MCUがコードの実行を継続する前にBODが正しく動作することを保証するために、休止形態からの起動時間は概ね60µsになります。

BOD禁止はMCU制御レジスタ(MCUCR)のビット6、BOD休止(BODS)ビットによって制御されます。25頁の「MCU制御レジスタ(MCUCR)」を ご覧ください。このビットへの1書き込みは関連する休止形態でのBODをOFFにし、一方このビットの0はBOD活動(有効)を保ちます。既 定設定はBOD活動維持、換言するとBODSは0に設定です。

BODSビットへの書き込みは許可ビットと時間制限手順によって制御されます。25頁の「MCU制御レジスタ(MCUCR)」をご覧ください。

9.4. アイドル動作

22

休止種別選択(SM2~0)ビットが'000'を書かれるとき、SLEEP命令はMCUをアイドル動作へ移行させて、CPUを停止しますが、LCD制御器、SPI、USART、アナログ比較器、A/D変換器、多用途直列インターフェース(USI)、タイマ/カウンタ、ウォッチドッグ、割り込み機構の継続動作を許します。この休止形態は基本的にclkCPUとclkFLASHを停止する一方、他のクロックに走行を許します。

アイドル動作はMCUにタイマ溢れやUSARTの送信完了などの内部割り込みだけでなく、外部で起動された割り込みからの起動も可能にします。アナログ比較器割り込みからの起動が必要とされないなら、アナログ比較器制御/状態レジスタ(ACSR)のアナログ比較器禁止(ACD)ビットを設定(1)することによってアナログ比較器を電源断にできます。これはアイドル動作での消費電力を削減します。A/D変換が許可されるなら、この動作に移行すると変換が自動的に始まります。

9.5. A/D変換雜音低減動作

休止種別選択(SM2~0)ビットが'001'を書かれるとき、SLEEP命令はMCUをA/D変換雑音低減動作へ移行させて、CPUを停止しますが、A/D変換器、外部割り込み、USIの開始条件検出、タイマ/カウンタ2、LCD制御器、ウォッチドッグの(許可されていれば)継続動作を許します。この休止形態は基本的にclkI/O, clkCPU, clkFLASHを停止する一方、他のクロックに走行を許します。

これはA/D変換に対する雑音環境を改善し、より高い分解能の測定を可能にします。A/D変換器が許可されている場合、この動作 に移行すると、変換が自動的に始まります。A/D変換完了割り込みからの他、外部リセット、ウォッチトック・リセット、低電圧検出(BOD)リセット、 LCD制御器割り込み、USIの開始条件検出割り込み、タイマ/カウンタ2の割り込み、SPM/EEPROM操作可割り込み、INT0の外部レベル割 り込み、ピン変化割り込みだけが、A/D変換雑音低減動作からMCUを起動できます。

9.6. パワーダウン動作

SM2~0ビットが'010'を書かれるとき、SLEEP命令はMCUをパワーダウン動作へ移行させます。この動作では外部発振器が停止される一方、外部割り込み、多用途直列インターフェース(USI)の開始条件検出、ウォッチドッグ機能は(許可されていれば)継続して動作します。外部リセット、ウォッチドッグリセット、低電圧検出(BOD)リセット、USI開始条件検出割り込み、INT0の外部レベル割り込み、ピン変化割り込みだけがMCUを起動できます。この休止形態は基本的に生成した全クロックを停止し、非同期部の動作だけを許します。

レベルで起動した割り込みがパワーダウン動作からの復帰に使われる場合、MCUを起動するためには変更したレベルが一定時間保持されなければならないことに注意してください。詳細については36頁の「外部割り込み」を参照してください。

パワーダウン動作から起動するとき、起動条件が起きてから起動の効果が現れるまで遅延があります。これは停止されてしまっている後の再始動と安定になることをクロックに許します。この起動(遅延)時間は17頁の「クロック元」で記述されるように、リセット遅延時間を定義するのと同じCKSELヒュース、によって定義されます。

9.7. パワーセーブ動作

SM2~0ビットが'011'を書かれると、SLEEP命令はMCUをパワーセーフ'動作へ移行させます。この動作は(次の)1つの例外を除いてパワー ダウン動作と同じです。

タイマ/カウンタ2またはLCD制御器が許可される場合、それらは休止中も走行(動作)を維持します。ステータスレシスタ(SREG)の全割り込み 許可(I)ビットが設定(1)され、タイマ/カウンタ2割り込み許可レシスタ(TIMSK2)のタイマ/カウンタ2溢れ割り込み許可(TOIE2)ビットまたは比較2割り 込み許可(OCIE2A)ビットが設定(1)されるなら、デバイスは対応するどちらの割り込みからでも起動できます。LCD制御器割り込みからも 起動できます。

タイマ/カウンタ2とLCD制御器のどちらも走行(動作)しないなら、パワーダウン動作をパワーセーフ、動作の代わりにすることが推奨されます。

タイマ/カウンタ2とLCD制御器はパワーセーブ動作で同期と非同期の両方でクロック駆動できます。この2つの単位部に対するクロック元は他の 部分と関係なく選べます。タイマ/カウンタ2とLCD制御器のどちらも非同期クロックを使わない場合、休止中、タイマ/カウンタ用発振器は停止さ れます。タイマ/カウンタ2とLCD制御器のどちらも同期クロックを使わない場合、休止中、そのクロック元は停止されます。例えパワーセーブ動作 で同期クロックが走行しても、このクロックはタイマ/カウンタ2とLCD制御器に対してだけ利用可能なことに注意してください。

9.8. スタンバイ動作

外部クリスタル発振子/セラミック振動子クロック種別が選ばれ、SM2~0ビットが'110'のとき、SLEEP命令はMCUをスタンハイ動作へ移行させま す。この動作は(外部クリスタル用)発振器が走行(動作)を保たれる例外を除いてパワーダウン動作と同じです。デバイスはスタンハイ動作から6 クロック周期で起動します。

9.9. 電力削減

電力削減レジスタ(PRR)は消費電力を削減するために個別周辺機能へのクロックを停止する方法を提供します。周辺機能は現状で固定 化され、I/Oレジスタは読み込みも書き込みもできません。クロックを停止している時に周辺機能によって使われていた資源は占有された ままなので、その周辺機能は殆どの場合、クロックを停止する前に禁止されるべきです。周辺機能部の起動は電力削減レジスタ(PRR)の ビットを解除(0)することによって行い、その周辺機能部を停止前と同じ状態にします。

周辺機能部の停止は全体に亘る重要な消費電力の削減のために活動動作とアイドル動作で使えます。その他の休止形態ではクロック が予め停止されます。





9.10. 消費電力の最小化

これらはAVRが制御するシステムで消費電力の最小化を試みる時に考慮するためのそれぞれの検討点です。一般的に休止形態は可能な限り多く使われるべきで、休止種別は動作するデベイスの機能が可能な限り少なくなるように選ばれるべきです。必要とされない全ての機能は禁止されるべきです。特に次の機能部は最低可能消費電力の達成を試みるとき、特別な考慮を必要とするでしょう。

9.10.1. A/D変換器 (ADC)

許可したなら、A/D変換器は全休止形態で許可されます。節電するため、休止形態の何れかへ移行する前にA/D変換器は禁止されるべきです。A/D変換器がOFFそして再びONに切り替えられると、次の(最初の)変換は延長された(初回)変換になります。A/D変換器操作の詳細については140頁の「A/D変換器」を参照してください。

9.10.2. アナログ比較器

アイドル動作へ移行するとき、アナログ比較器は使われないなら、禁止されるべきです。A/D変換雑音削減動作へ移行するとき、アナログ 比較器は禁止されるべきです。その他の休止形態でのアナログ比較器は自動的に禁止されます。しかしアナログ比較器が入力として内 部基準電圧を使う設定の場合、全休止形態でアナログ比較器は禁止されるべきです。さもなければ内部基準電圧は休止形態と無関 係に許可されます。アナログ比較器設定法の詳細については138頁の「**アナログ比較器**」を参照してください。

9.10.3. 低電圧検出器 (BOD)

低電圧検出器(BOD)が応用で必要とされないなら、この単位部はOFFにされるべきです。低電圧検出器がBODLEVELヒューズによっ て許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な 一因になります。低電圧検出器(BOD)設定法の詳細については28頁の「低電圧検出 (BOD)」を参照してください。

9.10.4. 内部基準電圧

内部基準電圧は低電圧検出器(BOD)、アナログ比較器、A/D変換器によって必要とされる時に許可されます。これら単位部が上の項 目で記述されたように禁止されると、内部基準電圧は禁止され、電力を消費しません。再び許可する場合、この出力が使われる前に 使用者は基準電圧へ起動(安定時間)を与えなければなりません。基準電圧が休止形態でON保持される場合、この出力は直ちに使 えます。起動時間の詳細については29頁の「内部基準電圧」を参照してください。

9.10.5. ウォッチト ック タイマ

ウォッチトック^{*}タイマが応用で必要とされないなら、この単位部はOFFにされるべきです。ウォッチトック^{*}タイマが許可されていると全休止形態 で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。ウォッチトック^{*}タイマ 設定法の詳細については29頁の「**ウォッチトック^{*} タイマ**」を参照してください。

9.10.6. ホート ピン

休止形態へ移行するとき、全てのポートピンは最小電力使用に設定されるべきです。最も重要なことはその時にピンが抵抗性負荷を駆動しないのを保証することです。I/Oクロック(clk_I/O)とA/D変換クロック(clk_{ADC})の両方が停止される休止形態ではデバイスの入力緩衝部が禁止されます。これは必要とされない時に入力論理回路によって電力が消費されないことを保証します。いくつかの場合で入力論理回路は起動条件を検出するために必要とされ、その時は許可されます。どのピンが許可されるかの詳細については41頁の「デジタル 入力許可と休止形態」を参照してください。入力緩衝部が許可され、入力信号が浮いている状態のままか、またはアナログ信号電圧が VCC/2付近の場合、入力緩衝部は過大な電力を消費するでしょう。

アナログ入力ピンに対するデジタル入力緩衝部は常に禁止されるべきです。入力ピンでのVCC/2付近のアナログ信号入力は活動動作でも 重要な電流を引き起こし得ます。デジタル入力緩衝部はデジタル入力禁止レジスタ(DIDR0とDIDR1)の書き込みによって禁止できます。 詳細については139頁の「デジタル入力禁止レジスタ1(DIDR1)」と149頁の「デジタル入力禁止レジスタ0(DIDR0)」を参照してください。

9.10.7. JTAGインターフェースと内蔵デバッグ機能 (OCD)

内蔵デバッグ機能がOCDENヒューズによって許可され、チップがパワーダウンまたはパワーセーブの休止形態へ移行すると、主クロック元は許可に留まります。これらの休止形態では、これが総消費電流にとって重要な一因になります。これを避けるには3通りの方法があります。

- OCDENヒューズを禁止 (非プログラム(1)設定)
- JTAGENヒュースを禁止 (非プログラム(1)設定)
- MCU制御レジスタ(MCUCR)のJTAG禁止(JTD)ビットへの1書き込み

JTAGインターフェースが許可され、JTAG TAP制御器がデータを移動していないと、TDOピンは浮き状態のままにされます。TDOピンに接続 したハートウェアが論理レベルをプルアップしないなら、消費電力が増加するでしょう。走査チェーン内の次のデバイスのTDIピンがこの問題を避 けるプルアップを含むことに注意してください。MCUCRのJTDビットに1を書くか、またはJTAGENヒューズを非プログラムのままにすることが JTAGインターフェースを禁止します。

9.11. 電力管理用レジスタ

9.11.1. 休止形態制御レジスタ (Sleep Mode Control Register) SMCR

この休止形態制御レジスタは電力管理用の制御ビットを含みます。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---|---|---|---|-----|-----|-----|-----|------|
| \$33 (\$53) | - | - | - | - | SM2 | SM1 | SM0 | SE | SMCR |
| Read/Write | R | R | R | R | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

•ビット3~1 - SM2~0:休止種別選択 (Sleep Mode Select Bit 2, 1 and 0)

これらのビットは**表9-2**.で示される利用可能な5つの休止形態の1つを選びます。

| 表9-2.(| 表9-2.休止形態種別選択 | | | | | | | |
|--------|---------------|-----|-------------|--|--|--|--|--|
| SM2 | SM1 | SM0 | 休止形態種別 | | | | | |
| 0 | 0 | 0 | アイドル動作 | | | | | |
| 0 | 0 | 1 | A/D変換雑音低減動作 | | | | | |
| 0 | 1 | 0 | パワーダウン動作 | | | | | |
| 0 | 1 | 1 | パワーセーブ動作 | | | | | |
| 1 | 0 | 0 | (予約) | | | | | |
| 1 | 0 | 1 | (予約) | | | | | |
| 1 | 1 | 0 | スタンハイ動作 (注) | | | | | |
| 1 | 1 | 1 | (予約) | | | | | |

注: スタンバイ動作は外部クリスタル発振子またはセラミック 振動子でだけ利用できます。

・ビットO - SE : 休止許可 (Sleep Enable)

SLEEP命令が実行される時にMCUを休止形態へ移行させるには、休止許可(SE)ビットが論理1を書かれなければなりません。MCUの目的外休止形態移行を避けるため、SLEEP命令実行直前に休止許可(SE)ビットを設定(1)し、起動後直ちに解除(0)することが推奨されます。

9.11.2. MCU制御レジスタ (MCU Control Register) MCUCR

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-----|------|-------|-----|---|---|-------|------|-------|
| \$35 (\$55) | JTD | BODS | BODSE | PUD | - | - | IVSEL | IVCE | MCUCR |
| Read/Write | R/W | R/W | R/W | R/W | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット6 - BODS : BOD休止 (BOD Sleep)

休止間にBODをOFFにするために、BODSビットは論理1を書かれなければなりません。22頁の表9-1.をご覧ください。BODSビットの書 き込みはMCUCRのBOD休止許可(BODSE)ビットと時間制限手順によって制御されます。関連する休止形態でBODを禁止するには 最初にBODSとBODSEの両方が1に設定されなければなりません。その後BODS ビットを設定するためにBODSが1に設定され、そして 4クロック周期内にBODSEが0に設定されなければなりません。

BODSビットはそれが設定された後の3クロック周期間活性(有効)です。SLEEP命令は実際の休止形態に対してBODをOFFにするために、BODSが活性(有効)の間に実行されなければなりません。BODSビットは3クロック周期後、自動的に解除(0)されます。

• ビット5 - BODSE : BOD休止許可 (BOD Sleep Enable)

BODSEはBOD休止(BODS)ビット記述で説明されるように、BODS制御ビットの設定を許可します。このBOD禁止は時間制限手順によって制御されます。





9.11.3. 電力削減レジスタ (Power Reduction Register) PRR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|---|---|-------|--------|-------|----------|-------|-----|
| (\$64) | - | - | - | PRLCD | PRTIM1 | PRSPI | PRUSART0 | PRADC | PRR |
| Read/Write | R | R | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7~5 - 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

• ビット4 - PRLCD: LCD電力削減 (Power Reduction LCD)

このビットへの1書き込みはLCD制御器を停止します。停止前にLCD制御器は禁止され、表示器は放電されなければなりません。 LCD制御器禁止方法の詳細については156頁の「LCDの禁止」をご覧ください。

• ビット3 - PRTIM1 : タイマ/カウンタ1電力削減 (Power Reduction Timer/Counter1)

このビットへの1書き込みはタイマ/カウンタ1部を停止します。タイマ/カウンタ1が許可されると、停止前と同様に動作は継続します。

・ビット2 - PRSPI: 直列周辺インターフェース電力削減 (Power Reduction Serial Peripheral Interface)

このビットへの1書き込みはその部分へのクロック停止によって直列周辺インターフェース(SPI)を停止します。SPIの再起動時、SPIは正しい動作を保証するために再初期化されるべきです。

・ビット1 - PRUSART0: USART0電力削減 (Power Reduction USART0)

このビットへの1書き込みはその部分へのクロック停止によってUSARTを停止します。USARTの再起動時、USARTは正しい動作を保証 するために再初期化されるべきです。

• ビット0 - PRADC : A/D変換器電力削減 (Power Reduction ADC)

このビットへの1書き込みはA/D変換器(ADC)を停止します。A/D変換器は停止前に禁止されなければなりません。A/D変換器停止時、アナログ比較器はADC入力切替器を使えません。

注: アナログ比較器は139頁の「アナログ比較器制御/状態レジスタ(ACSR)」のアナログ比較器禁止(ACD)ビットを使って禁止されます。

26

10. システム制御とリセット

10.1. AVRのリセット


リセット中、全てのI/Oレシ、スタはそれらの初期値に設定され、プログラムはリセット ベクタから実行を開始します。リセット ベクタに配置される命令 は、きっとリセット処理ルーチンへのJMP(絶対分岐)命令でしょう。プログラムが決して割り込み元を許可しないなら、割り込みベクタは使われ ず、これらの位置に通常のプログラムコートが配置できます。これはリセットベクタが応用領域の一方、割り込みベクタがブート領域の場合や その逆も同様です。図10-1.の回路構成図はリセット論理回路を示します。208頁の「システムとリセットの特性」はリセット回路の電気的特性を 定義します。

AVRのI/Oポートはリセット元が有効になると直ちにそれらの初期状態にリセットされます。これはどのクロック元の走行も必要ありません。 全てのリセット元が無効にされてしまった後、遅延計数器(タイマ)が始動され、内部リセットを引き伸ばします。これは通常動作開始前に安 定電圧へ達することを電源に許します。遅延タイマの遅延時間はCKSELヒューズを通して使用者によって定義されます。この遅延時間 についての各種選択は17頁の「**クロック元**」で示されます。

10.2. リセット元

ATmega329P/3290Pには次の5つのリセット元があります。

- 電源ONJセット・・・・・供給電圧が電源ONJセット閾値電圧(VPOT)以下でMCUがリセットされます。
- 外部リセット・・・・・・・ RESET ビンが最小パルス幅以上Lowレベルに保たれると、MCUがリセットされます。
- ウォッチトック リセット・・・ ウォッチトック が許可され、ウォッチトック タイマが終了すると、MCUがリセットされます。
- •低電圧リセット・・・・・・低電圧検出が許可され、供給電圧(VCC)が低電圧検出電圧(VBOT)以下でMCUがリセットされます。
- JTAG AVR Jセット ・・ JTAGシステムの走査チェーンの1つとしてリセット レジスタ内に論理1がある間中、MCUがリセットされます。詳細につい ては165頁の「IEEE 1149.1 (JTAG) 境界走査」を参照してください。








10.2.1. 電源ONリセット

電源ONリセット(POR)パルスはチップ上の検出回路によって生成されます。検出電圧は208頁の「システムとリセットの特性」で定義されます。 POR信号はVCCが検出電圧以下の時は必ず活性(有効)にされます。POR回路は供給電圧異常検出は勿論、始動リセットの起動にも 使えます。

電源ONJセット回路はデバイスが電源投入でリセットされることを保証します。電源ONJセット閾値電圧(VPOT)への到達はVCCの上昇後に デバイスがどのくらいリセットを保つかを決める遅延計数器(タイマ)を起動します。VCCがこの検出電圧以下に低下すると、リセット信号はど んな遅延もなく再び有効にされます。



VCC _____ VPOT


図10-3. 外部RESET信号による延長電源ONリセット



10.2.2. 外部リセット

外部リセットはRESETビンのLowレヘルによって生成されます。クロック が動いていなくても、最小ハルス幅(208頁の「システムとリセットの特性」 参照)以上のリセット ハルスはリセットを生成します。短すぎるハルスはリ セット生成が保証されません。印加された信号の上昇がリセット閾値 電圧(VRST)に達すると(遅延タイマを起動し)、遅延タイマは遅延時間 (trout)経過後にMCUを始動します。

図10-4.動作中の外部リセット



10.2.3. 低電圧(ブラウンアウト)検出リセット

ATmega329P/3290Pには固定化された起動(検出)電圧と比較することで動作中のVCCを監視するチップ上の低電圧検出(BOD)回路があります。BODの起動電圧はBODLEVELヒューズによって選べます。この起動電圧はスパイク対策BODを保証するためにヒステリシスを持ちます。検出電圧のヒステリシスはVBOT+=VBOT+VHYST/2、VBOT-=VBOT-VHYST/2と解釈されるべきです。

BODが許可され、VCCが起動電圧以下に下降すると(**図10-5**.の VBOT-)、低電圧リセットが直ちに有効とされます。VCCが起動電圧 以上に上昇すると(**図10-5**.のVBOT+)、(遅延タイマが起動され)遅延 タイマは遅延時間(tTOUT)経過後にMCUを始動します。

BOD回路は電圧が208頁の「システムとリセットの特性」で与えられるtBOD時間より長く起動電圧以下に留まる場合のみ、VCCでの低下を検出します。

10.2.4. ウォッチト^{*}ック^{*} リセット

28

ウォッチトック・時間経過時、(内部的に)1 CK周期幅の短いリセット パル スを生成します。本パルスの下降端で遅延タイマは遅延時間(trour) の計時を始めます。ウォッチト、ック、タイマ操作の詳細については29頁 を参照してください。

| 図10-6.動作 | 中のウォッチト゛ック゛リセット |
|------------------------------------|-----------------|
| VCC | |
| RESET ウォッチト・ック 時間経過 遅延タイマ | → ← 1 CK周期 |
| 内部リセット | |

10.3. 内部基準電圧

ATmega329P/3290Pは内部基準電圧が特徴です。この基準電圧は低電圧検出(BOD)に使われ、A/D変換やアナログ比較器の入力としても使えます。

10.3.1. 基準電圧許可信号と起動時間

この基準電圧には使われるべき方法に影響を及ぼすかもしれない起動時間があります。この起動時間は208頁の「システムとリセットの特性」で与えられます。節電のために、この基準電圧は常にONではありません。この基準電圧は次の状態中ONです。

- 1. 低電圧検出リセット許可時 (BODLEVELヒューズのプログラム(0)により)
- 2. アナログ比較器基準電圧接続時 (アナログ比較器制御/状態レジスタ(ACSR)の基準電圧入力選択(ACBG)=1)
- 3. A/D変換部動作許可時 (A/D変換制御/状態レジスタA(ADCSRA)のA/D動作許可(ADEN)=1)

従って低電圧検出(BOD)が許可されていないと、ACBGの設定(=1)またはA/D変換部許可(ADEN=1)後、使用者はアナログ比較器またはA/D変換器出力が使われる前に基準電圧へ起動時間を与えなければなりません。パワーダウン動作での消費電力を減らすため、使用者はパワーダウン動作へ移行する前に基準電圧がOFFされるのを保証することで上の3つの状態を避けられます。

10.4. ウォッチト ック タイマ

ウォッチトック、タイマは1MHzで動く独立したチップ上の発振器からクロック駆動されます。これはVCC=5Vでの代表値です。他のVCC電圧での代表値については「特性データ」をご覧ください。ウォッチトック、タイマ前置分周器の制御によってウォッチトック、リセット間隔は31頁の表10-2.で示されるように調整できます。ウォッチト、ック、リセット間隔は31頁の表10-2.で示されるように調整できます。ウォッチト、ック、リセット間隔は31頁の表10-2.で示されるように調整できます。ウォッチト、ック、リセット間隔は31頁の表10-2.で示されるように調整できます。ウォッチト、ック、リセット制限は31頁の表10-2.で示されるように調整できます。ウォッチト、ック、リセットが見たの一般になった。ションチー、シュームの一般になった。ションチー、シュームの「キャット」、シュームの「キャッチト、シューム」、このリセット周期が経過すると、ATmega329P/3290Pはリセットしてリセット、ベクタから実行します。ウォッチト、ック、リセットの詳細タイミンクについては28頁を参照してください。

予期せぬウォッチトック*禁止や予期せぬ計時周期変更を防ぐために、2つの 異なる安全基準が表10-1.で示されるWDTONヒューズによって選ばれま す。詳細については次の「ウォッチトック* タイマ設定変更の時間制限手順」を 参照してください。




表10-1. WDTONヒュース、設定によるウォッチト、ック、機能設定

| WDTON ヒュース [®] | 安全基準 | WDT初期状態 | WDT禁止方法 | 計時時間変更方法 |
|---|------|---------|----------|----------|
| 非プログラム(1) | 1 | 禁止 | 時間制限 | 時間制限 |
| フ [°] ロク [・] ラム(<mark>0</mark>) | 2 | 許可 | なし(常時許可) | 時間制限 |

10.4.1. ウォッチトック タイマ設定変更の時間制限手順

ウォッチドッグ設定変更手順は安全基準間で僅かに異なります。各レベルに対して独立した手順が記述されます。

10.4.2. 安全基準1

この動作種別ではウォッチドッグ。タイマが初めに禁止されますが、どんな制限もなくウォッチドッグ許可(WDE)と、ットに1を書くことにより許可でき ます。ウォッチドッグ 計時完了周期を変更または許可したウォッチドッグ タイマを禁止する時に時間制限手順が必要とされます。許可したウォッ チドッグ タイマを禁止や、ウォッチドッグ 計時完了周期を変更するには次の手順に従わなければなりません。

- 1. 同じ操作(命令)でウォッチトッグ変更許可(WDCE)とWDEに論理1を書きます。WDEビットの直前の値に拘らず、論理1がWDEに書か れなければなりません。
- 2. 次からの4クロック周期内に同じ操作(命令)で欲したWDEとウォッチトック タイマ前置分周選択(WDP2~0)ビットを書きますが、WDCEビット は解除(0)されてです。

10.4.3. 安全基準2

この動作種別ではウォッチドック゛タイマが常に許可され、WDEビットは常に1として読みます。時間制限手順はウォッチドッグ計時完了周期を変更する時に必要とされます。ウォッチドッグ計時完了周期を変更するには次の手順に従わなければなりません。

- 1. 同じ操作(命令)でWDCEとWDEに論理1を書きます。WDEビットが常に設定(1)されていても、WDEは時間制限手順を開始するために1を書かれなければなりません。
- 2. 次からの4クロック周期内に同じ操作(命令)で欲したWDP2~0ビットを書きますが、WDCEビットは解除(0)されてです。WDEビットに書か れた値は無関係です。





10.5. リセット関係用レジスタ

10.5.1. MCU状態レジスタ (MCU Status Register) MCUSR

MCU状態レジスタはどのリセット元がMCUリセットを起こしたかの情報を提供します。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---|---|---|------|------|------|-------|------|-------|
| \$34 (\$54) | - | - | - | JTRF | WDRF | BORF | EXTRF | PORF | MCUSR |
| Read/Write | R | R | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 内容参照 | 内容参照 | 内容参照 | 内容参照 | 内容参照 | |

• ビット4 - JTRF : JTAG リセット フラク (JTAG Reset Flag)

このビットはリセットがJTAG命令AVR_RESETで選ばれたJTAG リセットレジスタ内の論理1によって引き起こされると設定(1)されます。この ビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

• ビット3 - WDRF : ウォッチト ック リセット フラク (Watchdog Reset Flag)

このビットはウォッチトック「リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット (0)されます。

• ビット2 - BORF: 低電圧リセット フラク (Brown-Out Reset Flag)

このビットは低電圧リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

• ビット1 - EXTRF : 外部リセット フラク (External Reset Flag)

このビットは外部リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

• ビット0 - PORF : 電源ONリセット フラク (Power-on Reset Flag)

このビットは電源ONリセットが起こると設定(1)されます。このビットはこのフラグへの論理0書き込みによってのみリセット(0)されます。

リセット条件の確認にリセットフラグを使うため、使用者はプログラム内で可能な限り早くMCUSRを読み、そして解除(0)すべきです。別のリセットが起こる前にこのレジスタが解除(0)されると、そのリセット元はリセットフラグを調べることによって得られます。

10.5.2. ウォッチトック タイマ制御レシ スタ (Watchdog Timer Control Register) WDTCR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---|---|---|------|-----|------|------|------|-------|
| (\$60) | - | - | - | WDCE | WDE | WDP2 | WDP1 | WDP0 | WDTCR |
| Read/Write | R | R | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7~5 - 予約 (Reserved)

30

これらのビットは予約されており、常に0として読みます。

• ビット4 - WDCE : ウォッチトック変更許可 (Watchdog Change Enable)

ウォッチト`ック`許可(WDE)ビットが論理0を書かれるとき、このビットは設定(1)されなければなりません。さもなければ、ウォッチト`ック`は禁止され ません。一旦1を書かれると、ハート`ウェアが4クロック周期後、このビットを解除(0)します。ウォッチト`ック`禁止手順についてはWDEビットの記述を 参照してください。このビットは前置分周選択ビットを変更する時も設定(1)されなければなりません。29頁の「ウォッチト`ック` タイマ設定変更 の時間制限手順」をご覧ください。

• ビット3 - WDE : ウォッチト ック 許可 (Watchdog Enable)

ウォッチドッグ許可(WDE)が論理1を書かれるとウォッチドッグタイマが許可され、WDEが論理0を書かれるとウォッチドッグタイマ機能が禁止されま す。WDEはウォッチドッグ変更許可(WDCE)ビットが論理レベル1を持つ場合だけ解除(0)できます。許可されているウォッチドッグタイマを禁止 するには次の手順に従わなければなりません。

- 1. 同じ操作(命令)内で、ウォッチトック変更許可(WDCE)ビットとウォッチトック許可(WDE)ビットに論理1を書きます。例え禁止操作を始める 前のWDEが1に設定されていても、論理1がWDEに書かれなければなりません。
- 2. 次からの4クロック周期内で、論理0をWDEに書きます。これがウォッチトックを禁止します。

安全基準2では上記の手順でもウォッチドッグ タイマを禁止することができません。29頁の「ウォッチドック タイマ設定変更の時間制限手順」を ご覧ください。

・ビット2~0 - WDP2~0:ウォッチトック タイマ前置分周選択 (Watchdog Timer Prescaler 2,1 and 0)

このWDP2~0ビットはウォッチドック タイマの が許可される時のウォッチドック タイマの 前置分周を決めます。異なる前置分 周値と対応する計時完了周期は表 10-2.に示されます。

| | WDP2 WDP1 | | WDT発生国期粉 | 代表的な計時完了周期 | | |
|-------|-----------|------------------|-------------------|------------|----------|--|
| VVDP2 | WDPT | WDP0 WDT発振周期数 VC | | VCC=3.0V | VCC=5.0V | |
| 0 | 0 | 0 | 16k (16,384) | 17.1ms | 16.3ms | |
| 0 | 0 | 1 | 32k (32,768) | 34.3ms | 32.5ms | |
| 0 | 1 | 0 | 64k (65,536) | 68.5ms | 65.0ms | |
| 0 | 1 | 1 | 128k (131,072) | 0.14s | 0.13s | |
| 1 | 0 | 0 | 256k (262,144) | 0.27s | 0.26s | |
| 1 | 0 | 1 | 512k (524,288) | 0.55s | 0.52s | |
| 1 | 1 | 0 | 1024k (1,048,576) | 1.1s | 1.0s | |
| 1 | 1 | 1 | 2048k (2,097,152) | 2.2s | 2.1s | |

次のコートが例はウォッチトック(WDT)をOFFに切り替えるアセンブリ言語とC言語の関数を示します。本例は(例えば全割り込み禁止によって) 割り込みが制御され、それ故これらの関数実行中に割り込みが起きない前提です。

| アセンブリ言語ブ | ログラム例 | | |
|----------|---|---|--|
| WDT_OFF: | WDR IN ORI OUT LDI OUT RET | R16, WDTCR R16, (1< <wdce) (1<<wde)<br="" ="">WDTCR, R16 R16, (0<<wde) WDTCR, R16</wde) </wdce)> | ;ウォッチドッグ タイマ リセット ;現WDTCR値を取得 ;WDCEとWDE論理1値を設定 ;WDCEとWDEに論理1書き込み ;WDE論理0値を取得 ;ウォッチドッグ禁止 ;呼び出し元へ復帰 |
| C言語プログラム | 例 | | |
| | ndog_res = (1< <w< td=""><td></td><td>/* ウォッチト[*]ック[*] タイマ リセット */ /* WDCEとWDEに論理1書き込み */ /* ウォッチト[*]ック[*]禁止 */</td></w<> | | /* ウォッチト [*] ック [*] タイマ リセット */ /* WDCEとWDEに論理1書き込み */ /* ウォッチト [*] ック [*] 禁止 */ |

注:6頁の「コート[・]例について」をご覧ください。





11. 割り込み

11.1. 概要

この項はAtmel[®] AVR[®] ATmega329P/3290Pによって実行される割り込み操作の詳細を記述します。AVR割り込み操作の一般説明 については10頁の「リセットと割り込みの扱い」を参照してください。

11.2. 割り込みべりタ

表11-1. リセットと割り込みのベクタ

| ベクタ番号 | フ [°] ロク [・] ラム アト・レス(<u>注2</u>) | 発生元 | 備考 |
|-------|--|--------------|------------------------|
| 1 | \$0000 (注1) | リセット | 電源ON, WDT, BOD等の各種リセット |
| 2 | \$0002 | INT0 | 外部割り込み要求0 |
| 3 | \$0004 | PCINT0 | ピン変化0群割り込み要求 (PCI0) |
| 4 | \$0006 | PCINT1 | ピン変化1群割り込み要求 (PCI1) |
| 5 | \$0008 | TIMER2_COMP | タイマ/カウンタ2比較一致 |
| 6 | \$000A | TIMER2_OVF | タイマ/カウンタ2溢れ |
| 7 | \$000C | TIMER1_CAPT | タイマ/カウンタ1捕獲発生 |
| 8 | \$000E | TIMER1_COMPA | タイマ/カウンタ1比較A一致 |
| 9 | \$0010 | TIMER1_COMPB | タイマ/カウンタ1比較B一致 |
| 10 | \$0012 | TIMER1_OVF | タイマ/カウンタ1溢れ |
| 11 | \$0014 | TIMER0_COMP | タイマ/カウンタ0比較一致 |
| 12 | \$0016 | TIMER0_OVF | タイマ/カウンタ0溢れ |
| 13 | \$0018 | SPI_STC | SPI 転送完了 |
| 14 | \$001A | USART0_RX | USART 受信完了 |
| 15 | \$001C | USART0_UDRE | USART 送信緩衝部空き |
| 16 | \$001E | USART0_TX | USART 送信完了 |
| 17 | \$0020 | USI_START | USI 開始条件検出 |
| 18 | \$0022 | USI_OVERFLOW | USI 計数器溢れ |
| 19 | \$0024 | ANALOG_COMP | アナログ比較器出力遷移 |
| 20 | \$0026 | ADC | A/D変換完了 |
| 21 | \$0028 | EE_READY | EEPROM 操作可 |
| 22 | \$002A | SPM_READY | SPM命令操作可 |
| 23 | \$002C | LCD | LCDフレーム開始 |
| 24 | \$002E (<mark>注3</mark>) | PCINT2 | ピン変化2群割り込み要求 (PCI2) |
| 25 | \$0030 (<mark>注3</mark>) | PCINT3 | ピン変化3群割り込み要求 (PCI3) |

注1: BOOTRSTヒューズがプログラム(0)されると、デハイスはリセットでブートローダアドレスへ飛びます。176頁の「ブートローダ支援 - 書き込み 中読み出し可能な自己プログラミング」をご覧ください。

注2: MCU制御レジスタ(MCUCR)の割り込み、ケタ選択(IVSEL)ビットが設定(1)されると、割り込み、ケクタはブートフラッシュ領域先頭(部)へ移動されます。そして各割り込み、ケクタのアトレスは、この表のアトレスがブートフラッシュ領域の先頭アトレスに加算されます。

注3: これら(PCINT2, PCINT3)はATmega3290Pにだけ存在します。

表11-2.はBOOTRST(ヒューズ)とIVSEL(割り込み、 クタ選択ビット)の様々な組み合わせに対するリセット と割り込み、クタの配置を示します。プログラムが決 して割り込み元を許可しないなら、割り込み、クタ は使われず、これらの位置に通常のプログラムコートを置けます。これはリセット、ヘクタが応用領域の一 方、割り込み、クタがブート領域、またはその逆の場 合でも同様です。

| 表11-2. | リセットと | 割り込み | そくりをの | 配置 | |
|--------|-------|------|-------|----|--|
| | | | | | |

| BOOTRST | IVSEL | リセット ヘ・クタ アト・レス | 割り込みベクタ先頭アドレス | | | |
|---|-------|-----------------|--------------------|--|--|--|
| 非プログラム(1) | 0 | \$0000 | \$0002 | | | |
| チトノ ロク ノム(1) | 1 | \$0000 | ブート領域先頭アドレス+\$0002 | | | |
| フ [°] ログ [*] ラム(0) 0 | | ブート領域先頭アドレス | \$0002 | | | |
| $\mathcal{F} = \mathcal{F} \mathcal{F} \mathcal{F} \mathcal{F} \mathcal{F} \mathcal{F} \mathcal{F} \mathcal{F}$ | 1 | ブート領域先頭アトレス | ブート領域先頭アトレス+\$0002 | | | |
| | | | | | | |

注: ブート領域先頭アトレスは183頁の表26-6.で示されます。

32

ATmega329P/3290Pでの最も代表的且つ一般的なリセットと割り込みのベクタ アドレス用設定を次に示します。

| JMP JMP JMP JMP | RESET INTO PCINTO | ;各種リセット ;外部割り込み要求0 ;ピン変化0群割り込み要求 |
|--------------------------|--|--|
| JMP JMP | PCINT0 | |
| JMP | | :ドツ変化の群割り込み要求 |
| - | | |
| TMD | PCINT1 | ;ピン変化1群割り込み要求 |
| JMP | TIMER2_COMP | ;タイマ/カウンタ2比較一致 |
| JMP | TIMER2_OVF | ;タイマ/カウンタ2溢れ |
| JMP | TIMER1_CAPT | ;タイマ/カウンタ1捕獲発生 |
| JMP | TIMER1_COMPA | ;タイマ/カウンタ1比較A一致 |
| JMP | TIMER1_COMPB | ;タイマ/カウンタ1比較B一致 |
| JMP | TIMER1_OVF | ;タイマ/カウンタ1溢れ |
| JMP | TIMERO_COMP | ;タイマ/カウンタ0比較一致 |
| JMP | TIMERO_OVF | ;タイマ/カウンタ0溢れ |
| JMP | SPI_STC | ;SPI転送完了 |
| JMP | USARTO_RX | ;USART 受信完了 |
| JMP | USARTO_UDRE | ;USART 送信緩衝部空 |
| JMP | USARTO_TX | ;USART 送信完了 |
| JMP | USI_START | ;USI 開始条件検出 |
| JMP | | ;USI 計数器溢れ |
| JMP | | ;アナログ比較器出力遷移 |
| JMP | | ;ADC変換完了 |
| JMP | EE_READY | ;EEPROM操作可 |
| JMP | SPM_READY | ;SPM命令操作可 |
| - | | ;LCDフレーム開始 |
| | | ;ピン変化2群割り込み要求 (注) |
| JMP | PCINT3 | ;ピン変化3群割り込み要求(注) |
| | | |
| | | ;RAM最終アドレス上位を取得 |
| | - | ; スタック ポインタ上位を初期化 |
| LDI | · · · · · · | ;RAM最終アドレス下位を取得 |
| OUT / | SPL, R16 | ; スタック ポインタ下位を初期化 ; 以下、I/O初期化など |
| | JMP JMP JMP JMP JMP JMP JMP JMP JMP JMP | JMPTIMER1_CAPTJMPTIMER1_COMPAJMPTIMER1_COMPBJMPTIMER1_OVFJMPTIMER0_COMPJMPTIMER0_OVFJMPSPI_STCJMPUSART0_RXJMPUSART0_TXJMPUSI_STARTJMPUSI_OVERFLOWJMPANALOG_COMPJMPEE_READYJMPLCDJMPLCDJMPPCINT2JMPPCINT3 |

<u>注</u>: ATmega3290Pでだけ有効です。

BOOTRSTヒュースが非プログラム(1)、ブート領域容量が4Kハイトに設定され、どの割り込みが許可されるのにも先立ってMCU制御レジスタ (MCUCR)の割り込みヘブクタ選択(IVSEL)ビットが設定(1)される時の最も代表的且つ一般的なリセットと割り込みのヘブクタアトレス用設定を次 に示します。

| アトレス | ラヘル | 命令 | | 注釈 |
|--------------------------------------|--------|--------------------------|---|---|
| \$0000 \$0001 \$0002 \$0003 | RESET: | LDI OUT LDI OUT | R16, HIGH (RAMEND) SPH, R16 R16, LOW (RAMEND) SPL, R16 | ;RAM最終アドレス上位を取得(応用プログラム開始) ; スタック ポインタ上位を初期化 ;RAM最終アドレス下位を取得 ; スタック ポインタ下位を初期化 ;以下、I/O初期化など |
| | | . ORG | \$3C02 | ;ブートプログラム領域が2Kハイトの場合 |
| \$3C02 \$3C04 | | JMP JMP | INTO PCINTO | ;外部割り込み要求0 ;ビン変化0群割り込み要求 |
| \$3C2C | | JMP | LCD | ;LCDフレーム開始 ;(これ以降はATmega3290P時のみ) |
| \$3C30 | | JMP | PCINT3 | ;ピン変化3群割り込み要求 |





BOOTRSTヒューズがプログラム(0)、ブート領域容量が4Kハイトに設定される時の最も代表的且つ一般的なリセットと割り込みのヘブクタアトレス用設定を次に示します。

| アドレス | ラヘ゛ル | 命令 | | 注釈 |
|------------------|--------|--------------|------------------------------|---|
| | | . ORG | \$0002 | ;割り込みベクタ先頭 |
| \$0002 | | JMP | INTO | ;外部割り込み要求0 |
| \$0004 | | JMP > | PCINTO | ;ピン変化0群割り込み要求 |
| \$002C | | JMP 👌 | LCD | ;LCDフレーム開始 ;(これ以降\$0030までは ;ATmega3290P時のみ) |
| \$0030 | | JMP ≀ | PCINT3 | ;ピン変化3群割り込み要求 ;以下、プログラムなど |
| | | . ORG | \$3C00 | ;ブートプログラム領域が <mark>2K</mark> ハイトの場合 |
| \$3C00 | RESET: | LDI | R16, HIGH (RAMEND) | ;RAM最終アドレス上位を取得(プログラム開始) |
| \$3C01 | | OUT | SPH, R16 | ;スタックポインタ上位を初期化 |
| \$3C02 \$3C03 | | LDI OUT ? | R16, LOW(RAMEND) SPL, R16 | ;RAM最終アトレス下位を取得 ;スタック ポインタ下位を初期化 ;以下、I/O初期化など |

BOOTRSTヒュースがプログラム(0)、ブート領域容量が4Kハイトに設定され、どの割り込みが許可されるのにも先立ってMCU制御レジスタ (MCUCR)の割り込みヘクタ選択(IVSEL)ビットが設定(1)される時の最も代表的且つ一般的なリセットと割り込みのヘブクタアトレス用設定を次 に示します。

| アドレス | ラヘル | 命令 | | 注釈 |
|---|--------|----------------------------|---|--|
| | | . ORG | \$3C00 | ;ブートプログラム領域が2Kハイトの場合 |
| \$3C00 \$3C02 \$3C04 | | JMP JMP JMP | RESET INTO PCINTO | ;各種リセット (BOOTRSTヒューズ=0) ;外部割り込み要求0 ;ビン変化0群割り込み要求 |
| \$3C2C \$3C30 | | JMP JMP | LCD PCINT3 | ;LCDフレーム開始 ;(これ以降\$3C30までは ;ATmega3290P時のみ) ;ピン変化3群割り込み要求 |
| , \$3C2E/\$3C32 \$3C2F/\$3C33 \$3C30/\$3C34 \$3C31/\$3C35 | RESET: | LDI OUT LDI OUT ? | R16, HIGH (RAMEND) SPH, R16 R16, LOW (RAMEND) SPL, R16 | ;RAM最終アドレス上位を取得 (プログラム開始) ; スタック ポインタ上位を初期化 ;RAM最終アドレス下位を取得 ; スタック ポインタ下位を初期化 ;以下、I/O初期化など |

11.2.1. 応用領域とブート領域間の割り込みベクタ移動

MCU制御レジスタ(MCUCR)は割り込みベクタ表の配置を制御します。

割り込みベクタ表の予期せぬ変更を防ぐため、IVSELビットの変更は特別な書き込み手順に従わなければなりません。

- 1. 割り込みベクタ変更許可(IVCE)ビットに1を書きます。
- 2. 4周期内に、欲した値をIVSELに書き、同時に0をIVCEへ書きます。

この手順が実行される間、割り込みは自動的に禁止されます。割り込みはIVCEが設定(1)される周期で禁止され、後続のIVSELに書 く命令の後まで禁止されたままです。IVSELが書かれなければ、割り込みは4周期間禁止されたままです。ステータスレジスタ(SREG)の全 割り込み許可(I)ビットはこの自動禁止によって影響されません。

注:割り込みヘ^{*}クタがブート ローダ領域に配置され、BLB02ブート施錠ビットがプログラム(0)されると、応用領域から実行する間中、割り込みが 禁止されます。割り込みヘ^{*}クタが応用領域に配置され、BLB12ブート施錠ビットがプログラム(0)されると、ブート ローダ領域から実行する 間中、割り込みが禁止されます。ブート施錠ビットの詳細については176頁の「**ブート ローダ支援 - 書き込み中読み出し可能な自己プ** ログラミング」を参照してください。

34

以下の例は割り込みがどう移動されるかを示します。

| アセンブリ言語ブ | ログラム例 | | |
|-----------|--|--|--|
| MOVE_IVT: | IN MOV ORI OUT ORI OUT RET | R16, MCUCR R17, R16 R16, (1< <ivce) MCUCR, R16 R17, (1<<ivsel) MCUCR, R17</ivsel) </ivce) | ;現MCUCR値取得 ;現MCUCR値複写 ;IVCE論理1値を取得 ;IVCEに論理1書き込み ;IVSEL論理1値を取得 ;ブート領域へ割り込みヘブタを移動 ;呼び出し元へ復帰 |
| C言語プログラム | 例 | | |
| | emp; MCUCR; = temp (| ots(void) (1< <ivce); (1<<ivsel);< td=""><td>/* 一時定数定義 */ /* 現MCUCR値取得 */ /* IVCEに論理1書き込み */ /* ブート領域へ割り込みベクタを移動 */</td></ivsel);<></ivce); | /* 一時定数定義 */ /* 現MCUCR値取得 */ /* IVCEに論理1書き込み */ /* ブート領域へ割り込みベクタを移動 */ |

11.3. ベクタ移動用レジスタ

11.3.1. MCU制御レジスタ (MCU Control Register) MCUCR

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-----|------|-------|-----|---|---|-------|------|-------|
| \$35 (\$55) | JTD | BODS | BODSE | PUD | - | - | IVSEL | IVCE | MCUCR |
| Read/Write | R/W | R/W | R/W | R/W | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット1 - IVSEL : 割り込みベクタ選択 (Interrupt Vector Select)

IVSELビットが解除(0)されると、割り込み、¹クタはフラッシュメモリの先頭に配置されます。このビットが設定(1)されると、割り込み、¹クタはフラッシュメモリのブート ローダ領域の始まりへ移動されます。ブートフラッシュ領域先頭の実際のアドレスはBOOTSZヒューズによって決定されます。 詳細については176頁の「**ブート ローダ支援 - 書き込み中読み出し可能な自己プログラミンク**゙」章を参照してください。

・ビット0 - IVCE : 割り込みべクタ変更許可 (Interrupt Vector Change Enable)

IVCEビットは割り込み、クタ選択(IVSEL)ビットの変更を許可するために論理1を書かれなければなりません。IVCEはIVSELが書かれる時、またはIVCEが書かれた後の4周期後、ハートウェアによって解除(0)されます。上記IVSELで説明されるようにIVCEビットの設定(1)は割り込みを(一時的に)禁止します。上のコード例をご覧ください。





12. 外部割り込み

12.1. 概要

外部割り込みはINTOピンまたはPCINTO~30ピン(注2)の何れかによって起動されます。許可したなら、例えINTOまたはPCINTO~30 ピンが出力として設定されても、割り込みが起動することに注目してください。この特徴はソフトウェア割り込みを生成する方法を提供しま す。ピン変化割り込みPCIOは許可したPCINTO~7の何れかが切り替わると起動します。同様にPCI1,PCI2,PCI3は各々PCINT8~15, PCINT16~23,PCINT24~30に対応します(訳注:前行と本行とに修正)。ピン変化割り込み許可レジスタn(PCMSK0,PCMSK1,PCMSK2 (注1),PCMSK3(注1))は、どのピンがピン変化割り込み要因となるかを制御します。PCINT0~30のピン変化割り込みは非同期に検知さ れます。これはそれらの割り込みがアイドル動作以外の休止形態からもデバイスを起動するのに使えることを意味します。

INT0割り込みは上昇端または下降端(含む両端)、またはLowレヘルによって起動できます。これは外部割り込み制御レジスタA(EICRA)の詳述で示される設定です。INT0割り込みがレヘル起動として設定、且つ許可されると、そのピンがLowに保持される限り、割り込みは(継続的に)起動します。INT0の上昇端または下降端割り込みの認知は17頁の「クロック系統とその配給」で記述されるI/Oクロックの存在を必要とすることに注意してください。INT0のLowレヘル割り込みは非同期に検知されます。これはそれらの割り込みがアイトル動作以外の休止形態からもデバイスを起動するのに使えることを意味します。I/Oクロックはアイトル動作を除く全休止形態で停止されます。


レベル起動割り込みがパワーダウン動作からの起動に使われる場合、この必要としたレベルはレベル割り込みを起動する完全な起動復帰 のため、MCUに対して充分長く保持されなければならないことに注意してください。このレベルが起動時間の最後に先立って消滅す ると、MCUは今までどおり起動しますが、割り込みが生成されません。起動時間は17頁の「システム クロックとクロック選択」で示されるように SUTヒューズとCKSELヒューズで定義されます。

注1: PCMASK2とPCMSK3はATmega3290Pにだけ存在します。

注2: PCINT30~16はATmega3290Pにだけ存在します。PCINT15~0はATmega329Pにも存在します。詳細については2頁の「ピン配 置」と「外部割り込み用レジスタ」をご覧ください。

12.2. ピン変化割り込みタイミング

ピン変化割り込みの例は図12-1.で示されます。



12.3. 外部割り込み用レジスタ

12.3.1. 外部割り込み制御レジスタA (External Interrupt Control Register A) EICRA

外部割り込み制御レジスタAは割り込み条件制御ビットを含みます。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|---|---|---|---|---|-------|-------|-------|
| (\$69) | - | - | - | - | - | - | ISC01 | ISC00 | EICRA |
| Read/Write | R | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット1,0 - ISC01,0: 外部割り込み0条件制御 (Interrupt Sense Control 0 bit1 and 0)

外部割り込み0はステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み 許可レジスタ(EIMSK)の外部割り込み0許可(INT0)ビットが設定(1)される場合のINT0 外部ビンによって活性(有効)にされます。割り込みを活性にする外部INT0ビンの端 (エッジ)とレベルは表12-1.で定義されます。INT0ビンの値は端検知前に採取されて います。端または論理変化(両端)割り込みが選ばれる場合、1クロック周期よりも長く 留まるパルスは割り込みを生成します。より短いパルスは割り込みの発生が保証され ません。Lowレベル割り込みが選ばれる場合、Lowレベルは割り込みを生成するため に現在実行している命令の完了まで保たれなければなりません。

| ISC01 | ISC00 | INTOピン割り込み発生条件 | | | | |
|-------|-------|----------------|--|--|--|--|
| 0 | 0 | Lowレヘッル。 | | | | |
| 0 | 1 | 論理変化(両端) | | | | |
| 1 | 0 | 下降端 | | | | |
| 1 | 1 | 上昇端 | | | | |

12.3.2. 外部割り込み許可レジスタ (External Interrupt Mask Register) EIMSK

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---------|---------|-------|-------|---|---|---|------|-------|
| \$1D (\$3D) | (PCIE3) | (PCIE2) | PCIE1 | PCIE0 | _ | - | _ | INT0 | EIMSK |
| Read/Write | R/W | R/W | R/W | R/W | R | R | R | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - PCIE3: ピン変化3群割り込み許可 (Pin Change Interrupt Enable 3)

ステータスレジネタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE3ビットが設定(1)されると、ピン変化3群割り込みが許可されます。 許可したPCINT24~30ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI3割り込み ベクタから実行されます。PCINT24~30ピンはピン変化割り込み許可レジネタ3(PCMSK3)によって個別に許可されます。

注:本ビットはATmega329Pでは予約ビットで、常に0が書かれるべきです。

・ビット6 - PCIE2: ピン変化2群割り込み許可 (Pin Change Interrupt Enable 2)

ステータスレジネタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE2ビットが設定(1)されると、ピン変化2群割り込みが許可されます。 許可したPCINT16~23ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI2割り込み ベクタから実行されます。PCINT16~23ピンはピン変化割り込み許可レジスタ2(PCMSK2)によって個別に許可されます。

注:本ビットはATmega329Pでは予約ビットで、常に0が書かれるべきです。

・ビット5 - PCIE1: ピン変化1群割り込み許可 (Pin Change Interrupt Enable 1)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE1ビットが設定(1)されると、ピン変化1群割り込みが許可されます。 許可したPCINT8~15ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI1割り込みへ、 クタから実行されます。PCINT8~15ピンはピン変化割り込み許可レジスタ1(PCMSK1)によって個別に許可されます。

・ビット4 - PCIE0: ピン変化0群割り込み許可 (Pin Change Interrupt Enable 0)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIEOビットが設定(1)されると、ピン変化0群割り込みが許可されます。 許可したPCINT0~7ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI0割り込みベク タから実行されます。PCINT0~7ピンはピン変化割り込み許可レジスタ0(PCMSK0)によって個別に許可されます。

・ビットロー INTO: 外部割り込み0許可 (External Interrupt Request 0 Enable)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、INT0ビットが設定(1)されると、INT0外部ピン割り込みが許可されます。 外部割り込み制御レジスタA(EICRA)の割り込み条件制御0のビット1と0(ISC01,ISC00)は、この外部割り込みがINT0ピンの上昇端、下降 端、両端、またはLowレヘルのどれで活性(有効)にされるかを定義します。例えINT0ピンが出力として設定されても、このピンの動きは割 り込み要求を引き起こします。外部割り込み要求0に対応する割り込みはINT0割り込みヘブタから実行されます。

12.3.3. 外部割り込み要求フラグレジスタ (External Interrupt Flag Register) EIFR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---------|---------|-------|-------|---|---|---|-------|------|
| \$1C (\$3C) | (PCIF3) | (PCIF2) | PCIF1 | PCIF0 | - | - | - | INTF0 | EIFR |
| Read/Write | R/W | R/W | R/W | R/W | R | R | R | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - PCIF3 : ピン変化3群割り込み要求7ラグ (Pin Change Interrupt Flag 3)

PCINT24~30ピンの何れかの論理変化が割り込み要求を起動すると、PCIF3が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み許可レジスタ(EIMSK)のピン変化3群割り込み許可(PCIE3)ビットが設定(1)なら、MCUは対応する割り込み ヘブクタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

注:本ビットはATmega329Pでは予約ビットで、常に0として読みます。

・ビット6 - PCIF2: ピン変化2群割り込み要求7ラグ (Pin Change Interrupt Flag 2)

PCINT16~23ピンの何れかの論理変化が割り込み要求を起動すると、PCIF2が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み許可レジスタ(EIMSK)のピン変化2群割り込み許可(PCIE2)ビットが設定(1)なら、MCUは対応する割り込み、 ベクタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

注:本ビットはATmega329Pでは予約ビットで、常に0として読みます。

・ビット5 - PCIF1: ピン変化1群割り込み要求フラグ (Pin Change Interrupt Flag 1)

PCINT8~15ピンの何れかの論理変化が割り込み要求を起動すると、PCIF1が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み許可レジスタ(EIMSK)のピン変化1群割り込み許可(PCIE1)ビットが設定(1)なら、MCUは対応する割り込み ベクタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。





・ビット4 - PCIF0: ピン変化0群割り込み要求7ラグ (Pin Change Interrupt Flag 0)

PCINT0~7ピンの何れかの論理変化が割り込み要求を起動すると、PCIF0が設定(1)になります。ステータスレジスタ(SREG)の全割り込み 許可(I)ビットと外部割り込み許可レジスタ(EIMSK)のピン変化0群割り込み許可(PCIE0)ビットが設定(1)なら、MCUは対応する割り込み、ケタ タへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0) できます。

・ビット0 - INTF0:外部割り込み0要求フラク (External Interrupt Flag0)

INT0ピン上の端(エッジ)または論理変化が割り込み要求を起動すると、INTF0が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み許可レジスタ(EIMSK)の外部割り込み0許可(INT0)ビットが設定(1)なら、MCUは対応する割り込み、ケタへ飛びます。このフラグは割り込みルーチンが実行されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。INT0がレベル割り込みとして設定されると、このフラグは常に解除(0)されます。

12.3.4. ピン変化割り込み許可レジスタ3 (Pin Change Enable Mask 24~30) PCMSK3 (注)

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---|---------|---------|---------|---------|---------|---------|---------|--------|
| (\$73) | - | PCINT30 | PCINT29 | PCINT28 | PCINT27 | PCINT26 | PCINT25 | PCINT24 | PCMSK3 |
| Read/Write | R | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7~0 - PCINT30~ PCINT24: ピン変化割り込み30~24許可 (Pin Change Enable Mask 30~24)

各PCINT24~30ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT24~30と外部割り込み許可レジ スタ(EIMSK)のPCIE3が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT24~30が解除(0)されると、対応する I/Oピンのピン変化割り込みは禁止されます。

12.3.5. ピン変化割り込み許可レジスタ2 (Pin Change Enable Mask 16~23) PCMSK2 (注)

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---------|---------|---------|---------|---------|---------|---------|---------|--------|
| (\$6D) | PCINT23 | PCINT22 | PCINT21 | PCINT20 | PCINT19 | PCINT18 | PCINT17 | PCINT16 | PCMSK2 |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7~0 - PCINT23~ PCINT16: ピン変化割り込み23~16許可 (Pin Change Enable Mask 23~16)

各PCINT16~23ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT16~23と外部割り込み許可レジ スタ(EIMSK)のPCIE2が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT16~23が解除(0)されると、対応する I/Oピンのピン変化割り込みは禁止されます。

注: PCMSK2とPCMSK3はATmega3290Pにだけ存在します。

12.3.6. ピン変化割り込み許可レジスタ1 (Pin Change Enable Mask 8~15) PCMSK1

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---------|---------|---------|---------|---------|---------|--------|--------|--------|
| (\$6C) | PCINT15 | PCINT14 | PCINT13 | PCINT12 | PCINT11 | PCINT10 | PCINT9 | PCINT8 | PCMSK1 |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7~0 - PCINT15~ PCINT8 : ピン変化割り込み15~8許可 (Pin Change Enable Mask 15~8)

各PCINT8~15ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT8~15と外部割り込み許可レジスタ (EIMSK)のPCIE1が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT8~15が解除(0)されると、対応するI/O ピンのピン変化割り込みは禁止されます。

12.3.7. ピン変化割り込み許可レジスタ0 (Pin Change Enable Mask 0~7) PCMSK0

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|--------|--------|--------|--------|--------|--------|--------|--------|--------|
| (\$6B) | PCINT7 | PCINT6 | PCINT5 | PCINT4 | PCINT3 | PCINT2 | PCINT1 | PCINT0 | PCMSK0 |
| Read/Write | R/W | |
| 初期值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7~0 - PCINT7~ PCINT0 : ピン変化割り込み7~0許可 (Pin Change Enable Mask 7~0)


各PCINT0~7ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT0~7と外部割り込み許可レジスタ (EIMSK)のPCIEOが設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT0~7が解除(0)されると、対応するI/Oピ ンのピン変化割り込みは禁止されます。

38

13. 入出力ポート

13.1. 概要

全てのAVRのポートは標準デジタルI/Oポートとして使われる時に真の読み-変更-書き (リート・モディファイライト)を機能的に持ちます。これはSBIとCBI命令で他のどのピンの方 向をも無意識に変更することなく、1つのポートピンの方向を変更できることを意味し ます。(出力として設定されていれば)駆動値を変更、または(入力として設定されて いれば)プルアップ抵抗を許可/禁止する時にも同じく適用されます。各出力緩衝部は 高い吐き出し(ソース)と吸い込み(シンク)の両能力で対称的な駆動特性を持ちます。 ポートBは他のポートより高いピン駆動能力を持ちますが、全てのピン駆動部がLED(表 示器)を直接駆動するのに充分な強さです。全てのポートピンは個別に選択可能な、 供給電圧で抵抗値が変化しないプルアップ抵抗を持っています。全てのI/Oピンは図 13-1.で示されるようにVCCとGNDの両方に保護ダイオートを持ちます。各値の完全な 一覧については206頁の「電気的特性」を参照してください。「絶対最大定格」のピン



電圧を超える場合、それに応じて制限されないなら、これに起因する電流がデバイスに損害を及ぼし得ます。標準I/Oとして使用する セグメント ピンに対して、同じ状況はLCD電圧水準にも影響を及ぼし得ます。

本章内の全てのレジスタとビットの参照は一般形で記されます。小文字の'x'はポート番号文字、小文字の'n'はビット番号を表します。けれ どもプログラム内でレジスタやビット定義に使うとき、正確な形式(例えば、ここで一般に記されたPORTxnがポートBのビット3に対してはPORT B3)が使われなければなりません。物理的なI/Oレジスタとビット位置は57頁の「I/Oホート用レジスタ」で一覧されます。


各々1つの出力レジスタ(PORTx)、方向レジスタ(DDRx)、入力レジスタ(PINx)の各ポートに対して、3つI/Oメモリアトレス位置が割り当てられます。入力レジスタのI/O位置は読むだけで、一方出力レジスタと方向レジスタは読み書き(両方)です。けれどもPINxレジスタのビットへの論理 1書き込みは、出力レジスタの対応ビット値を(1/0)反転する結果になります。加えてMCU制御レジスタ(MCUCR)のプルアップ禁止(PUD)ビットが設定(1)されると、全ポートで全ビットに対してプルアップ機能を禁止します。

標準デジタルI/OとしてのI/Oポートの使用は次の「標準デジタル入出力としてのホート」で記述されます。多くのホートピンはデバイスの周辺 機能用の交換機能と多重化されます。ホートピンとの各交換機能のインターフェース法は42頁の「交換ホート機能」で記述されます。交換機 能の完全な記述については個別機能部項目を参照してください。

ポートピンのいくつかの交換機能の許可は、そのポート内の他のピンの標準デジタル入出力としての使用に影響しないことに注意してください。

13.2. 標準デジタル入出力としてのポート

このポートは任意の内部プルアップ付き双方向I/Oポートです。図13-2.はここで属にPxnと呼ばれるI/Oポート ピンの1つの機能説明を示します。







13.2.1. ピンの設定

各ポート ピンは3つのレシブタ ビットDDxn、PORTxn、PINxnから成ります。57頁の「I/Oホート用レンズタ」で示されるように、DDxnビットはDDRx I/Oアトレス、PORTxnビットはPORTx I/Oアトレス、PINxビットはPINx I/Oアトレスでアクセスされます。

DDRxレジスタ内のDDxnビットはそのピンの方向を選びます。DDxnが論理1を書かれるとPxnは出力ピンとして設定されます。DDxnが論 理0を書かれるとPxnは入力ピンとして設定されます。

そのピンが入力ピンとして設定される時にPORTxnが論理1を書かれると、プルアップ抵抗が活性(有効)にされます。プルアップ抵抗をOFF に切り替えるにはPORTxnが論理0を書かれるか、またはそのピンが出力ピンとして設定されなければなりません。ポートピンは例えクロック が動いていなくても、リセット条件が活性(有効)になるとHi-Zにされます。

そのピンが出力ピンとして設定される時にPORTxnが論理1を書かれると、そのポートピンはHigh(1)に駆動されます。そのピンが出力ピンとして設定される時にPORTxnが論理0を書かれると、そのポートピンはLow(0)に駆動されます。

13.2.2. ピンの出力交互切り替え

PINxnへの論理1書き込みはDDRxnの値に拘らず、PORTxnの値を反転切り替えします。SBI命令がホート内の1ビットの反転切り替えに使えることに注目してください。

13.2.3. 入出力間の切り替え

.

Hi-Z入力(DDxn=0, PORTxn=0)とHigh出力(DDxn=1, PORTxn=1)間の切り替え時、プルアップ許可入力(DDxn=0, PORTxn=1)または Low出力(DDxn=1, PORTxn=0)のどちらかの中間状態が生じるに違いありません。通常、高インピーダンス環境は強力なHigh(吐き出し) 駆動部とプルアップ間の違いに気付かないので、プルアップが許可された状態は十分受け入れられます。この事例でないなら、全ポートの 全プルアップを禁止するために、MCU制御レジスタ(MCUCR)のプルアップ禁止(PUD)ビットが設定(1)できます。

プルアップ入力とLow出力間の切り替えは同じ問題を発生します。使用者は中間状態としてHi-Z入力(DDxn=0, PORTxn=0)またはHigh 出力(DDxn=1, PORTxn=1)のどちらかを使わなければなりません。

表13-1.はピン値に対する制御信号の一覧を示します。

| 表13-1. ホー | 表13-1. ポートビンの設定 | | | | | | | | |
|-----------|-----------------|-------------|-----|---------|-------------------------------|--|--|--|--|
| DDxn | PORTxn | PUD (MCUCR) | 入出力 | プルアップ抵抗 | 備考 | | | | |
| 0 | 0 | Х | 入力 | なし | 高インピーダンス (Hi-Z) | | | | |
| 0 | 1 | 0 | 入力 | あり | Pxnに外部からLowを入力すると吐き出し電流が流れます。 | | | | |
| 0 | 1 | 1 | 入力 | なし | 高インピーダンス (Hi-Z) | | | | |
| 1 | 0 | Х | 出力 | なし | Low (吸い込み)出力 | | | | |
| 1 | 1 | Х | 出力 | なし | High (吐き出し)出力 | | | | |

13.2.4. ピン値の読み込み


40

DDxn方向ビットの設定に関係なく、ポートビンはPINxnレジス タビットを通して読めます。図13-2.で示されるようにPINxn レジスタビットと先行するラッチは同期化回路を構成します。 これは物理ビンが内部クロックの端(エッジ)付近で値を変える 場合の未定義状態(メタステーブル)を避けるために必要とさ れますが、それは遅延も持ち込みます。図13-3.は外部 的に加えられたビン値を読む時の同期化タイミング図を示し ます。伝播遅延の最小と最大は各々tpd,minとtpd,maxで 示されます。


(図13-3.で)システム クロックの最初の下降端直後から始まるク ロック周期を考察してください。このラッチはクロックがLowの時 に閉じ、クロックがHighの時に同期ラッチ信号の斜線部分で 示されるように通過(トランスペアレント)となります。この信号値 はシステム クロックがLowになる時に保持(ラッチ)されます。そ れが続くクロックの上昇端でPINxnレジスタに取り込まれま す。2つの矢印tpd,minとtpd,maxによって示されるように、ピ ン上の単一信号遷移は出現時点に依存して0.5~1.5シス テム クロック周期遅らされます。

ソフトウェアが指定したピン値を読み戻す時は、図13-4.で示 されるようにNOP命令が挿入されなければなりません。 OUT命令はシステム クロックの上昇端で同期ラッチを設定しま す。この場合、同期化回路を通過する遅延時間(tpd)は1 システム クロック周期です。









次のコートが例はポートBビンの0と1をHigh出力、2と3をLow出力、6と7をプルアップ指定として4~7を入力に設定する方法を示します。結果のビン値が再び読み戻されますが、前記で検討されたように、いくつかのビンへ直前に指定された値を読み戻すことができるようにNOP命令が挿入されます。

| アセンフ゛リ言語フ゜ロク゛ラム例 | | |
|---------------------------------------|---|---|
| LDI LDI OUT OUT NOP IN | R16, (1< <pb7) (1<<pb0)<br="" (1<<pb1)="" (1<<pb6)="" ="">R17, (1<<ddb3) (1<<ddb0)<br="" (1<<ddb1)="" (1<<ddb2)="" ="">PORTB, R16 DDRB, R17 R16, PINB</ddb3)></pb7)> | ; ;プルアップとHigh値を取得 ;出力ビット値を取得 ;プルアップとHigh値を設定 ;入出力方向を設定 ;同期化遅延対処 ;ピン値読み戻し ; |
| C言語プログラム例 | | |
| | 7) (1< <pb6) (1<<pb0)="" (1<<pb1)="" ;<br="" ="">3) (1<<ddb2) (1<<ddb0)="" (1<<ddb1)="" ;<br="" ="">() ;</ddb2)></pb6)> | /* */ /* プルアップとHigh値を設定 */ /* 入出力方向を設定 */ /* 同期化遅延対処 */ /* ピン値読み戻し */ /* */ |

注: アセンブリ言語プログラムについてはプルアップがピン0,1,6,7に設定されてから、ビット0と1の強力なHigh駆動部としての再定義、ビット2と3 のLow駆動部としての定義、方向ビットが正しく設定されるまでの時間を最小とするために2つの一時レジスタが使われます。

13.2.5. デジタル入力許可と休止形態

図13-2.で示されるようにデジタル入力信号はシュミット りがの入力をGNDにクランプできます。この図でSLEEPと印された信号は入力信号のいくつかが開放のまま、またはVCC/2付近のアナログ信号電圧を持つ場合の高消費電力を避けるため、パワーダウン動作、パワーセーブ動作、スタンバイ動作でMCU休止制御器によって設定(1)されます。

SLEEPは外部割り込みピンとして許可されたポートピンに対しては無視されます。外部割り込み要求が許可されないなら、SLEEPは他のピンについてと同様に有効です。SLEEPは42頁の「交換ホート機能」で記載されるように様々な他の交換機能によっても無視されます。

外部割り込みが許可されていない"上昇端、下降端または論理変化(両端)割り込み"として設定された非同期外部割り込みピンに論理1が存在すると、上で言及した休止形態から(復帰)再開する時に、これらの休止形態に於けるクランプが要求された論理変化を生ずるので、対応する外部割り込み要求フラグが設定(=1)されます。

13.2.6. 未接続ピン

いくつかのピンが未使用にされる場合、それらのピンが定義されたレベルを持つのを保証することが推奨されます。例え上記のような深い休止形態で多くのデジタル入力が禁止されるとしても、デジタル入力が許可される他の全ての動作(リセット、活動動作、アイドル動作)で 消費電流削減のため、浮き状態入力は避けられるべきです。


未使用ピンの定義されたレベルを保証する最も簡単な方法は内部プルアップを許可することです。この場合、リセット中のプルアップは禁止されます。リセット中の低消費電力が重要なら、外部プルアップまたはプルダウンを使うことが推奨されます。未使用ピンを直接GNDまたは VCCに接続することは、ピンが偶然に出力として設定されると過電流を引き起こす可能性があるため推奨されません。





13.3. 交換ホート機能

多くのポート ピンには標準デジタル入出力に加え交換機能があります。図13-5.は単純化された図13-2.でのポート ピン制御信号が交換 機能によってどう重複できるかを示します。この重複信号は全てのポート ピンに存在する訳ではありませんが、この図はAVRマイクロ コント ローラ系統の全ポート ピンに適用できる一般的な記述として取り扱います。



注: WRx, WPx, WDx, RRx, RPx, RDxは同一ポート内の全ピンで共通です。 clk_I/O,SLEEP, PUDは全ポートで共通です。他の信号は各ピン固有です。

表13-2.は重複(交換)信号の機能一覧を示します。図13-5.で示すピンとポートは次表で示されません。重複(交換)信号は交換機能を 持つ機能部で内部的に生成されます。

| 表13-2. 交 | 表13−2. 交換機能用交換信号の一般定義 | | | | | | | | |
|----------|-----------------------|---|--|--|--|--|--|--|--|
| 信号略名 | 信号名 | 意味 | | | | | | | |
| PUOE | プルアップ値交換許可 | 1で、プルアップ許可はPUOV信号で制御され、0の場合、DDxn=0, PORTxn=1, PUD=0でプ ルアップが許可されます。 | | | | | | | |
| PUOV | プルアップ値交換値 | PUOE=1時、DDxn, PORTxn, PUDの値に関係なく、プルアップの有(1)/無(0)を指定します。 | | | | | | | |
| DDOE | 方向値交換許可 | 1で、出力駆動部はDDOV信号で制御され、0の場合、DDxnレジスタ値で制御されます。 | | | | | | | |
| DDOV | 方向値交換値 | DDOE=1時、DDxnレジスタ値に関係なく、出力駆動部のON(1)/OFF(0)を制御します。 | | | | | | | |
| PVOE | 出力値交換許可 | 1で出力駆動部がONなら、ポート値はPVOV信号で制御されます。出力駆動部がONで0の 場合、ポート値はPORTxnレジスタ値で制御されます。 | | | | | | | |
| PVOV | 出力値交換値 | PVOE=1時、PORTxnレジスタ値に関係なく、ポート値を制御(1/0)します。 | | | | | | | |
| PTOE | 出力切替許可 | PTOE=1時、PORTxnレジスタ値が反転します。 | | | | | | | |
| DIEOE | デジタル入力許可交換許可 | 1で、デジタル入力許可はDIEOV信号で制御され、0の場合、MCUの状態(活動動作、休止 形態)によって決定されます。 | | | | | | | |
| OIEOV | デジタル入力許可交換値 | DIEOE=1時、MCUの状態(活動動作、休止形態)に関係なく、デジタル入力を許可(1)/禁止(0)します。 | | | | | | | |
| DI | デジタル入力 | 交換機能用デジダル入力です。この信号は図上でシュミット トリガ出力に接続されていますが、 これは同期化前となります。この信号はクロックとしての使用を除き、各交換機能自身が同 期化します。 | | | | | | | |
| AIO | アナログ入出力 | 交換機能用アナログ入出力です。この信号はピンに直接接続され、双方向使用ができます。 | | | | | | | |

以降の項は交換機能に関連する重複(交換)信号と各ポートの交換機能を簡単に記述します。更に先の詳細については交換機能の記述を参照してください。いくつかのピンは各LCDセグメントに接続されます。詳細については「ピン配置」をご覧ください。

42

13.3.1. ポートAの交換機能

ポートAにはLCD制御器のCOM0~3とSEG0~3としての交換機能があります。

| 表13-3. | * °- | ትAピンの |)交換機能 |
|--------|-------------|-------|-------|
|--------|-------------|-------|-------|

| れていた。ホートピン ホートピン | 交換機能 |
|---------------------|-------------------|
| PA7 | SEG3 (LCD セグメント3) |
| PA6 | SEG2 (LCD セグメント2) |
| PA5 | SEG1 (LCD セグメント1) |
| PA4 | SEG0 (LCD セグメント0) |
| PA3 | COM3 (LCD 共通電極3) |
| PA2 | COM2 (LCD 共通電極2) |
| PA1 | COM1 (LCD 共通電極1) |
| PA0 | COM0 (LCD 共通電極0) |

表13-4.と表13-5.はポートAの交換機能を42頁の図13-5.で示される交換信号に関連付けます。

表13-4. ポートA7~4の交換機能用交換信号

| 信号名 | PA7/SEG3 | PA6/SEG2 | PA5/SEG1 | PA4/SEG0 |
|-------|----------|----------|----------|----------|
| PUOE | LCDEN | LCDEN | LCDEN | LCDEN |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | LCDEN | LCDEN | LCDEN | LCDEN |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | _ | _ | _ | - |
| DIEOE | LCDEN | LCDEN | LCDEN | LCDEN |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | _ | _ | _ | _ |
| AIO | SEG3 | SEG2 | SEG1 | SEG0 |

表13-5. ポートA3~0の交換機能用交換信号

| 信号名 | PA3/COM3 | PA2/COM2 | PA1/COM1 | PA0/COM0 |
|-------|------------------|------------------|------------------|----------|
| PUOE | LCDEN•(LCDMUX>2) | LCDEN•(LCDMUX>1) | LCDEN•(LCDMUX>0) | LCDEN |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | LCDEN•(LCDMUX>2) | LCDEN•(LCDMUX>1) | LCDEN•(LCDMUX>0) | LCDEN |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | - | - | - | - |
| DIEOE | LCDEN•(LCDMUX>2) | LCDEN•(LCDMUX>1) | LCDEN•(LCDMUX>0) | LCDEN |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | _ | _ | _ | _ |
| AIO | COM3 | COM2 | COM1 | COM0 |





13.3.2. ポートBの交換機能

ポートBピンの交換機能は表13-6.で示されます。

表13-6. ポートBピンの交換機能

| ホートピン | 交換機能 | ホート ピン | 交換機能 |
|-------|--|--------|---|
| PB7 | OC2A (タイマ/カウンタ2 比較一致/PWM出力) PCINT15 (ピン変化割り込み15入力) | PB3 | MISO (SPI 主側データ入力/従側データ出力) PCINT11(ピン変化割り込み11入力) |
| PB6 | OC1B (タイマ/カウンタ1 比較B一致/PWM出力) PCINT14 (ピン変化割り込み14入力) | | MOSI (SPI 主側データ出力/従側データ入力) PCINT10(ピン変化割り込み10入力) |
| PB5 | OC1A (タイマ/カウンタ1 比較A一致/PWM出力) PCINT13 (ピン変化割り込み13入力) | PB1 | SCK (SPI 直列クロック 主側出力/従側入力) PCINT9 (ピン変化割り込み9入力) |
| PB4 | OC0A (タイマ/カウンタ0 比較一致/PWM出力) PCINT12 (ピン変化割り込み12入力) | PB0 | SS (SPI 従装置選択入力) PCINT8 (ピン変化割り込み8入力) |

交換ピンの設定は次のとおりです。

• OC2A/PCINT15 - ホ[°]ートB ビット7 : PB7

OC2A: タイマ/カウンタ2の比較A一致出力。PB7ピンはタイマ/カウンタ2の比較A一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDB7=1)されなければなりません。このOC2Aピンはタイマ機能のPWM動作用出力ピンでもあります。 PCINT15: ピン変化割り込み15入力。PB7ピンは外部割り込み元としても扱えます。

• OC1B/PCINT14 - ホ[°]ートB ビット6 : PB6

OC1B:タイマ/カウンタ1の比較B一致出力。PB6ピンはタイマ/カウンタ1の比較B一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDB6=1)されなければなりません。このOC1Bピンはタイマ機能のPWM動作用出力ピンでもあります。 PCINT14:ピン変化割り込み14入力。PB6ピンは外部割り込み元としても扱えます。

• OC1A/PCINT13 - ホ[°]ートB ビット5 : PB5

OC1A:タイマ/カウンタ1の比較A一致出力。PB5ピンはタイマ/カウンタ1の比較A一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDB5=1)されなければなりません。このOC1Aピンはタイマ機能のPWM動作用出力ピンでもあります。 PCINT13:ピン変化割り込み13入力。PB5ピンは外部割り込み元としても扱えます。

• OC0A/PCINT12 - ホ[°]ートB ビット4 : PB4

OCOA: タイマ/カウンタ0の比較一致出力。PB4ピンはタイマ/カウンタ0の比較一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDB4=1)されなければなりません。このOCOAピンはタイマ機能のPWM動作用出力ピンでもあります。 PCINT12: ピン変化割り込み12入力。PB4ピンは外部割り込み元としても扱えます。

• MISO/PCINT11 - ポートB ビット3 : PB3

MISO: SPI用の主装置データ入力、従装置データ出力。SPIが主装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB3 の設定に拘らず、入力として設定されます。SPIが従装置として許可されると、このピンのデータ方向はDDB3によって制御され ます。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジスタ(PORTB)のPORTB3によって制御でき ます。

PCINT11:ピン変化割り込み11入力。PB3ピンは外部割り込み元としても扱えます。

• MOSI/PCINT10 - ホートB ビット2 : PB2

MOSI: SPI用の主装置データ出力、従装置データ入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB2 設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB2によって制御されま す。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジスタ(PORTB)のPORTB2によって制御できま す。

PCINT10:ピン変化割り込み10入力。PB2ピンは外部割り込み元としても扱えます。

• SCK/PCINT9 - ポートB ビット1 : PB1

44

SCK: SPI用の主装置クロック出力、従装置クロック入力。SPIが従装置として許可されると、このピンはホートB方向レジスタ(DDRB)のDDB1 設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB1によって制御されま す。このピンがSPIによって入力を強制されるとき、プルアップは未だホートB出力レジスタ(PORTB)のPORTB1によって制御できま す。

PCINT9:ピン変化割り込み9入力。PB1ピンは外部割り込み元としても扱えます。

• <u>SS</u>/PCINT8 – ポートB ビット0 : PB0

SS: SPI従装置選択入力。SPIが従装置として許可されると、このピンはDDRBのDDB0設定に拘らず、入力として設定されます。従 装置としてこのピンがLowに駆動されると、SPI(機能)が活性化(有効に)されます。SPIが主装置として許可されると、このピンの データ方向はDDB0によって制御されます。このピンがSPIにより入力を強制される時にプルアップは未だPORTBのPORTB0によっ て制御できます。

PCINT8:ピン変化割り込み8入力。PB0ピンは外部割り込み元としても扱えます。

表13-7.と表13-8.はポートBの交換機能を42頁の図13-5.で示される交換信号に関連付けます。SPI主装置入力とSPI従装置出力がMISOを構成し、一方MOSIはSPI主装置出力とSPI従装置入力に分けられます。

| 表13−7. ポートB7~4の交換機能用交換信号 | | | | | | |
|--------------------------|------------------|------------------|------------------|------------------|--|--|
| 信号名 | PB7/OC2A/PCINT15 | PB6/OC1B/PCINT14 | PB5/OC1A/PCINT13 | PB4/OC0A/PCINT12 | | |
| PUOE | 0 | 0 | 0 | 0 | | |
| PUOV | 0 | 0 | 0 | 0 | | |
| DDOE | 0 | 0 | 0 | 0 | | |
| DDOV | 0 | 0 | 0 | 0 | | |
| PVOE | OC2A許可 | OC1B許可 | OC1A許可 | OC0A許可 | | |
| PVOV | OC2A | OC1B | OC1A | OC0A | | |
| PTOE | - | _ | _ | - | | |
| DIEOE | PCIE1 · PCINT15 | PCIE1·PCINT14 | PCIE1·PCINT13 | PCIE1 · PCINT12 | | |
| DIEOV | 1 | 1 | 1 | 1 | | |
| DI | PCINT15入力 | PCINT14入力 | PCINT13入力 | PCINT12入力 | | |
| AIO | - | - | - | - | | |

表13-8. ポ-トB3~0の交換機能用交換信号

| 信号名 | PB3/MISO/PCINT11 | PB2/MOSI/PCINT10 | PB1/SCK/PCINT9 | PB0/SS/PCINT8 |
|-------|------------------|------------------|----------------|-----------------|
| PUOE | SPE•MSTR | SPE•MSTR | SPE•MSTR | SPE•MSTR |
| PUOV | PORTB3.PUD | PORTB2.PUD | PORTB1.PUD | PORTB0.PUD |
| DDOE | SPE•MSTR | SPE·MSTR | SPE•MSTR | SPE•MSTR |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | SPE•MSTR | SPE·MSTR | SPE•MSTR | 0 |
| PVOV | SPI従装置出力 | SPI主装置出力 | SCK出力 | 0 |
| PTOE | - | _ | - | _ |
| DIEOE | PCIE1 · PCINT11 | PCIE1·PCINT10 | PCIE1 · PCINT9 | PCIE1 · PCINT8 |
| DIEOV | 1 | 1 | 1 | 1 |
| DI | SPI主装置/PCINT11入力 | SPI従装置/PCINT10入力 | SCK/PCINT9入力 | SPI SS/PCINT8入力 |
| AIO | _ | _ | _ | _ |





13.3.3. ポートCの交換機能

ポートCにはLCD制御器のSEGとしての交換機能があります。

表13-9. ポートCビンの交換機能(注: SEGのn/nは64ビン/100ビンデバイスでの名称)

| ポート ピン | 交換機能 |
|--------|---------------------------|
| PC7 | SEG5/5 (LCD セグメント5/5) |
| PC6 | SEG6/6 (LCD セグ・メント6/6) |
| PC5 | SEG7/11 (LCD セグメント7/11) |
| PC4 | SEG8/12 (LCD セグメント8/12) |
| PC3 | SEG9/13 (LCD セグメント9/13) |
| PC2 | SEG10/14 (LCD セグメント10/14) |
| PC1 | SEG11/15 (LCD セグメント11/15) |
| PC0 | SEG12/16 (LCD セグメント12/16) |

表13-10.と表13-11.はポートCの交換機能を42頁の図13-5.で示される交換信号に関連付けます。

表13-10. ポ-トC7~4の交換機能用交換信号

| 信号名 | PC7/SEG5 | PC6/SEG6 | PC5/SEG(7/11) | PC4/SEG(8/12) |
|-------|----------|----------|---------------|---------------|
| PUOE | LCDEN | LCDEN | LCDEN | LCDEN |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | LCDEN | LCDEN | LCDEN | LCDEN |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | _ | - | _ | - |
| DIEOE | LCDEN | LCDEN | LCDEN | LCDEN |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | _ | _ | _ | _ |
| AIO | SEG5 | SEG6 | SEG7/11 | SEG8/12 |

表13-11. ポートC3~0の交換機能用交換信号

| 信号名 | PC3/SEG(9/13) | PC2/SEG(10/14) | PC1/SEG(11/15) | PC0/SEG(12/16) |
|-------|---------------|----------------|----------------|----------------|
| PUOE | LCDEN | LCDEN | LCDEN | LCDEN |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | LCDEN | LCDEN | LCDEN | LCDEN |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | - | - | - | - |
| DIEOE | LCDEN | LCDEN | LCDEN | LCDEN |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | _ | _ | _ | _ |
| AIO | SEG9/13 | SEG10/14 | SEG11/15 | SEG12/16 |

46

13.3.4. ポートDの交換機能

ポートDピンの交換機能は表13-12.で示されます。

表13-12. ホートDビンの交換機能(注: SEGのn/nは64ビン/100ビンデバイスでの名称)

| ホートピン | 交換機能 | ポートピン | 交換機能 |
|-------|---------------------------|-------|---------------------------|
| PD7 | SEG15/19 (LCD セグメント15/19) | PD2 | SEG20/24 (LCD セグメント20/24) |
| PD6 | SEG16/20 (LCD セグメント16/20) | PD1 | INT0 (外部割り込み0入力) |
| PD5 | SEG17/21 (LCD セグメント17/21) | PDI | SEG21/25 (LCD セグメント21/25) |
| PD4 | SEG18/22 (LCD セグメント18/22) | DD0 | ICP1 (タイマ/カウンタ1 捕獲起動入力) |
| PD3 | SEG19/23 (LCD セグメント19/23) | PD0 | SEG22/26 (LCD セグメント22/26) |

交換ピンの設定は次のとおりです。

• SEG15~20/19~24 - ポートD ビット7~2 : PD7~2

SEG15~20/19~24: LCDセグメント15~20/19~24用ピンです。

• INT0/SEG21/25 - ポートD ビット1 : PD1

INT0:外部割り込み0入力。PD1ビンはMCUへの外部割り込み元として扱えます。 SEG21/25:LCDセグメント21/25用ビンです。

• ICP1/SEG22/26 - ホ[°]ートD ビット0 : PD0

ICP1: タイマ/カウンタ1の捕獲起動入力。PD0ピンはタイマ/カウンタ1用捕獲起動入力ピンとして動作できます。 **SEG22/26**: LCDセク・メント22/26用ピンです。

表13-13.と表13-14.はポートDの交換機能を42頁の図13-5.で示される交換信号に関連付けます。

| 表13-13. ポ- | トD7~4の交換機能用交換信 | ·号 | | |
|------------|-----------------|-----------------|-----------------|----------------|
| 信号名 | PD7/SEG(15/19) | PD6/SEG(16/20) | PD5/SEG(17/21) | PD4/SEG(18/22) |
| PUOE | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | - | - | - | - |
| DIEOE | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | - | - | - | - |
| AIO | SEG15/19 | SEG16/20 | SEG17/21 | SEG18/22 |

表13-14. ポ-トD3~0の交換機能用交換信号

| 信号名 | PD3/SEG(19/23) | PD2/SEG(20/24) | PD1/INT0/SEG(21/25) | PD0/ICP1/SEG(22/26) |
|-------|-----------------|-----------------|---------------------|---------------------|
| PUOE | LCDEN•(LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) | LCDEN•(LCDPM) |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) | LCDEN•(LCDPM) |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | _ | - | - | - |
| DIEOE | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN+INT0許可 | LCDEN•(LCDPM) |
| DIEOV | 0 | 0 | LCDEN+INT0許可 | 0 |
| DI | _ | _ | INT0入力 | ICP1入力 |
| AIO | SEG19/23 | SEG20/24 | SEG21/25 | SEG22/26 |





13.3.5. ポートEの交換機能

ポートEピンの交換機能は表13-15.で示されます。

表13-15. ポートEピンの交換機能

| ポート ピン | 交換機能 | ホート ピン | 交換機能 | | |
|--------|--|--------|--|--|--|
| PE7 | CLKO (システム クロック出力) PCINT7(ピン変化割り込み7入力) | PE3 | AIN1 (アナログ比較器反転入力) PCINT3 (ピン変化割り込み3入力) | | |
| PE6 | DO (3線動作USIデータ出力) PCINT6 (ピン変化割り込み6入力) | PE2 | AIN0 (アナログ比較器非反転入力) XCK (USART 外部クロック入出力) | | |
| | DI (3線動作USIデータ入力) | | PCINT2(ビン変化割り込み2入力) | | |
| PE5 | SDA (2線動作USI(TWI)データ入出力) PCINT5 (ピン変化割り込み5入力) | PE1 | TXD (USART 送信データ出力) PCINT1 (ピン変化割り込み1入力) | | |
| PE4 | USCK (3線動作USI/ロック入出力) SCL (2線動作USI(TWI)/ロック入出力) PCINT4 (ピン変化割り込み4入力) | PE0 | RXD (USART 受信データ入力) PCINT0 (ピン変化割り込み0入力) | | |

交換ピンの設定は次のとおりです。

• CLKO/PCINT7 - ホ[°]ートE ビット7 : PE7

CLKO:システム クロック出力。分周したシステム クロックがPE7ピンに出力できます。分周したシステム クロックはCKOUTヒューズがプログラム(0)され ると、PORTE7とDDE7設定に拘らず、出力されます。これはリセット中にも出力されます。

PCINT7:ピン変化割り込み7入力。PE7ピンは外部割り込み元としても扱えます。

• DO/PCINT6 - ホ[°]ートE ビット6 : PE6

DO:3線動作USIのデータ出力。 PCINT6:ピン変化割り込み6入力。PE6ピンは外部割り込み元としても扱えます。

• DI/SDA/PCINT5 - ポートE ビット5 : PE5

DI:3線動作USIのデータ入力。 SDA:2線動作USI(TWI)のデータ入出力。 PCINT5:ピン変化割り込み5入力。PE5ピンは外部割り込み元としても扱えます。

• USCK/SCL/PCINT4 - ポートE ビット4 : PE4

USCK: 3線動作USIのクロック入出力。 SCL: 2線動作USI(TWI)のクロック入出力。 PCINT4: ピン変化割り込み4入力。PE4ピンは外部割り込み元としても扱えます。

• AIN1/PCINT3 - ホ[°]ートE ビット3 : PE3

AIN1:アナログ比較器の反転入力。このピンはアナログ比較器の反転入力に直接接続されます。 PCINT3:ピン変化割り込み3入力。PE3ピンは外部割り込み元としても扱えます。

• AIN0/XCK/PCINT2 - ポートE ビット2 : PE2

AINO:アナログ比較器の非反転入力。このピンはアナログ比較器の非反転入力に直接接続されます。

XCK: USARTの外部クロック入出力。ポートE方向レジスタ(DDRE)のDDE2は、このクロックが入力(DDE2=0)または出力(DDE2=1)のどちら かを制御します。XCKピンはUSARTが同期種別で動作する時だけ活動します(有効です)。

PCINT2: ピン変化割り込み2入力。PE2ピンは外部割り込み元としても扱えます。

• TXD/PCINT1 - ポートE ビット1 : PE1

TXD:送信データ(USART用データ出力ピン)。USART送信部が許可されると、ピンはDDREのDDE1値に拘らず出力として設定されます。

PCINT1:ピン変化割り込み1入力。PE1ピンは外部割り込み元としても扱えます。

• RXD/PCINT0 - ホ[°]ートE ビット0 : PE0

RXD:受信データ(USART用データ入力ピン)。USART受信部が許可されると、このピンはDDREのDDE0の値に拘らず入力として設定されます。USARTがこのピンを入力に強制するとき、プルアップは未だPORTE0ビットによって制御できます。

PCINTO: ビン変化割り込み0入力。PEOピンは外部割り込み元としても扱えます。

表13-16.と表13-17.はポートEの交換機能を42頁の図13-5.で示される交換信号に関連付けます。

| 表13-16. ポ- | 表13−16. ポートE7~4の交換機能用交換信号 | | | | | | |
|------------|---------------------------|----------------|-------------------------|-------------------------|--|--|--|
| 信号名 | PE7/PCINT7/(CLKO) | PE6/DO/PCINT6 | PE5/DI/SDA/PCINT5 | PE4/USCK/SCL/PCINT4 | | | |
| PUOE | 0 | 0 | 2線USI | 2線USI | | | |
| PUOV | 0 | 0 | 0 | 0 | | | |
| DDOE | CKOUT | 0 | 2線USI | 2線USI | | | |
| DDOV | 1 | 0 | (SDA+PORTE5)•DDE5 | (SCL保持+PORTE4)・DDE4 | | | |
| PVOE | CKOUT | 3線USI | 2線USI•DDE5 | 2線USI·DDE4 | | | |
| PVOV | clk _{I/O} | DO | 0 | 0 | | | |
| PTOE | - | - | 0 | USITC | | | |
| DIEOE | PCIE0 • PCINT7 | PCIE0 · PCINT6 | (PCIE0 • PCINT5)+USISIE | (PCIE0 • PCINT4)+USISIE | | | |
| DIEOV | 1 | 1 | 1 | 1 | | | |
| DI | PCINT7入力 | PCINT6入力 | DI/SDA/PCINT5入力 | USCK/SCL/PCINT4入力 | | | |
| AIO | - | - | - | - | | | |

<u>注: CKOUTヒューズがプログラム(0)ならばCKOUTが論理1です。</u>

表13-17. ポ-トE3~0の交換機能用交換信号

| 信号名 | PE3/AIN1/PCINT3 | PE2/AIN0/XCK/PCINT2 | PE1/TXD/PCINT1 | PE0/RXD/PCINT0 |
|-------|------------------------|------------------------|----------------|----------------|
| PUOE | 0 | 0 | TXEN | RXEN |
| PUOV | 0 | 0 | 0 | PORTE0.PUD |
| DDOE | 0 | 0 | TXEN | RXEN |
| DDOV | 0 | 0 | 1 | 0 |
| PVOE | 0 | XCK出力許可 | TXEN | 0 |
| PVOV | 0 | ХСК | TXD | 0 |
| PTOE | - | - | _ | _ |
| DIEOE | (PCIE0 • PCINT3)+AIN1D | (PCIE0 • PCINT2)+AIN0D | PCIE0 • PCINT1 | PCIE0 · PCINT0 |
| DIEOV | PCIE0 • PCINT3 | PCIE0 • PCINT2 | 1 | 1 |
| DI | PCINT3入力 | XCK/PCINT2入力 | PCINT1入力 | RXD/PCINT0入力 |
| AIO | AIN1入力 | AIN0入力 | _ | _ |
| | | | ケレナナ | |

注: AIN0DとAIN1Dは139頁の「デジタル入力禁止レジスタ1(DIDR1)」で記述されます。





13.3.6. ホ[°]ートFの交換機能

ポートFビンには表13-18.に示されるようにA/D変換用アナログ入力としての交換機能があります。ポートFビンのいくつかが出力として設定 される場合、A/D変換実行中の時にそれらを切り替えないことが重要です。これは変換結果を不正にするかもしれません。JTAGイン ターフェースが許可されると、リセットが起きてもPF7(TDI)、PF5(TMS)、PF4(TCK)ピンのプルアップ。抵抗は活性(有効)にされます。

| 表13-18. ポートFピンの交換機能 | | | | |
|---------------------|--|--|--|--|
| ポート ピン | 交換機能 | | | |
| PF7 | ADC7 (A/D変換アナログ入力チャネル7) TDI (JTAG 検査データ入力) | | | |
| PF6 | ADC6 (A/D変換アナログ入力チャネル6) TDO (JTAG 検査データ出力) | | | |
| PF5 | ADC5 (A/D変換アナログ入力チャネル5) TMS (JTAG 検査種別選択入力) | | | |
| PF4 | ADC4 (A/D変換アナログ入力チャネル4) TCK (JTAG クロック入力) | | | |
| PF3 | ADC3 (A/D変換アナログ入力チャネル3) | | | |
| PF2 | ADC2 (A/D変換アナログ入力チャネル2) | | | |
| PF1 | ADC1 (A/D変換アナログ入力チャネル1) | | | |
| PF0 | ADC0 (A/D変換アナログ入力チャネル0) | | | |

交換ピンの設定は次のとおりです。

• ADC7/TDI - ホ[°]ートF ビット7 : PF7

ADC7: A/D変換チャネル7入力。

TDI: JTAG検査データ入力。命令レジスタまたはデータレジスタ(走査チェーン)に移動入力される直列入力データです。JTAGインターフェースが 許可されると、このピンはI/Oピンとして使えません。

• ADC6/TDO - ホ[°]ートF ビット6 : PF6

ADC6: A/D変換チャネル6入力。

TDO: JTAG検査データ出力。命令レジスタまたはデータレジスタから移動出力される直列出力データです。JTAGインターフェースが許可され たなら、このピンはI/Oピンとして使えません。データを移動出力するTAP状態に於いてTDOピンは動的に駆動します。他の状態 ではこのピンがHighに引かれます。

• ADC5/TMS - ポートF ビット5 : PF5

ADC5: A/D変換チャネル5入力。

TMS: JTAG検査種別選択。このピンはTAP(検査入出力ポート)制御器状態機構を通しての操作に使われます。JTAGインターフェースが 許可されると、このピンはI/Oピンとして使えません。

• ADC4/TCK - ポートF ビット4 : PF4

ADC4: A/D変換チャネル4入力。

TCK: JTAGクロック。JTAG操作はTCKに同期します。JTAGインターフェースが許可されると、このピンはI/Oピンとして使えません。

• ADC3 – ホ[°]ートF ビット3 : PF3

ADC3: A/D変換チャネル3入力。

• ADC2 – ポートF ビット2 : PF2

ADC2: A/D変換チャネル2入力。

• ADC1 – ポートF ビット1 : PF1

ADC1: A/D変換チャネル1入力。

ADC0 - ホートF ビット0: PF0
 ADC0: A/D変換チャネル0入力。

表13-19.と表13-20.はポートFの兼用機能を42頁の図13-5.で示される兼用信号に関連付けます。

| 表13-19. ポ- | 表13-19. ポートF7~4の兼用機能用兼用信号 | | | | | | |
|------------|---------------------------|-------------|--------------|--------------|--|--|--|
| 信号名 | PF7/ADC7/TDI | PF6/ADC/TDO | PF5/ADC5/TMS | PF4/ADC4/TCK | | | |
| PUOE | JTAGEN | JTAGEN | JTAGEN | JTAGEN | | | |
| PUOV | 1 | 1 | 1 | 1 | | | |
| DDOE | JTAGEN | JTAGEN | JTAGEN | JTAGEN | | | |
| DDOV | 0 | IR移動+DR移動 | 0 | 0 | | | |
| PVOE | 0 | JTAGEN | 0 | 0 | | | |
| PVOV | 0 | TDO | 0 | 0 | | | |
| PTOE | - | - | - | - | | | |
| DIEOE | JTAGEN | JTAGEN | JTAGEN | JTAGEN | | | |
| DIEOV | 0 | 0 | 0 | 0 | | | |
| DI | _ | _ | _ | _ | | | |
| AIO | ADC7入力/TDI入力 | ADC6入力 | ADC5入力/TMS入力 | ADC4入力/TCK入力 | | | |

表13-20. ポートF3~0の兼用機能用兼用信号

| 信号名 | PF3/ADC3 | PF2/ADC2 | PF1/ADC1 | PF0/ADC0 |
|-------|----------|----------|----------|----------|
| PUOE | 0 | 0 | 0 | 0 |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | 0 | 0 | 0 | 0 |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | - | - | _ | _ |
| DIEOE | 0 | 0 | 0 | 0 |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | _ | _ | _ | _ |
| AIO | ADC3入力 | ADC2入力 | ADC1入力 | ADC0入力 |





13.3.7. ポートGの交換機能

ポートGビンの交換機能は表13-21.で示されます。

表13-21. ポートGビンの交換機能(注: SEGのn/nは64ビン/100ビンデバイスでの名称)

| ポート ピン | 交換機能 |
|--------|---|
| PG5 | RESET (外部リセット入力) |
| PG4 | T0(タイマ/カウンタ0 外部クロック入力)SEG23/32(LCD セグメント23/32) |
| PG3 | T1 (タイマ/カウンタ1 外部クロック入力) SEG24/33 (LCD セグメント24/33) |
| PG2 | SEG4/4 (LCD セグメント4/4) |
| PG1 | SEG13/17 (LCD セグメント13/17) |
| PG0 | SEG14/18 (LCD セグメント14/18) |

注: PG5は入力専用で、常にプルアップが有効です。RSTDISBLヒューズについては表27-3.をご覧ください。

交換ピンの設定は次のとおりです。

• RESET - ポートG ビット5 : PG5

RESET:外部リセット入力。RSTDISBLヒューズがプログラム(0)されると、PG5は常時プルアップの入力として機能します。

• T0/SEG23/32 - ポートG ビット4 : PG4

T0: タイマ/カウンタ0の外部クロック入力ピンです。 SEG23/32: LCDセグメント23/32用ピンです。

- T1/SEG24/33 ホートG ビット3: PG3
 T1:タイマ/カウンタ1の外部クロック入力ピンです。
 SEG24/33:LCDセグメント24/33用ピンです。
- SEG4/4 ホ[°]ートG ビット2 : PG2 SEG4/4 : LCDセグメント4/4用ビンです。
- SEG13/17 ホートG ビット1: PG1
 SEG13/17: LCDセグメント13/17用ピンです。
- SEG14/18 *-+G L**+0 : PG0

SEG14/18:LCDセクメント14/18用ピンです。

表13-22.はポートGの交換機能を42頁の図13-5.で示される交換信号に関連付けます。

| 表13-22. ポートG4~0の交換機能用交換信号 | | | | | |
|---------------------------|-------------------|-------------------|----------|-------------------|-------------------|
| 信号名 | PG4/T0/SEG(23/32) | PG3/T1/SEG(24/33) | PG2/SEG4 | PG1/SEG(13/17) | PG0/SEG(14/18) |
| PUOE | LCDEN• (LCDPM) | LCDEN• (LCDPM) | LCDEN | LCDEN• (LCDPM) | LCDEN• (LCDPM) |
| PUOV | 0 | 0 | 0 | 0 | 0 |
| DDOE | LCDEN• (LCDPM) | LCDEN• (LCDPM) | LCDEN | LCDEN• (LCDPM) | LCDEN• (LCDPM) |
| DDOV | 0 | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 | 0 |
| PTOE | - | - | - | - | - |
| DIEOE | LCDEN• (LCDPM) | LCDEN• (LCDPM) | LCDEN | LCDEN• (LCDPM) | LCDEN• (LCDPM) |
| DIEOV | 0 | 0 | 0 | 0 | 0 |
| DI | T0入力 | T1入力 | _ | _ | _ |
| AIO | SEG(23/32) | SEG(24/33) | SEG4 | SEG(13/17) | SEG(14/18) |

(訳注)原書の表13-22.と表13-23.は表13-22.として統合しました。

52

13.3.8. ホ[°]ートHの交換機能

ポートHはATmega3290Pにのみ存在します。交換機能は次のとおりです。

表13-24. ポートHピンの交換機能

| ポート ピン | 交換機能 | ポート ピン | 交換機能 |
|--------|---|--------|---|
| PH7 | PCINT23 (ピン変化割り込み23入力) SEG36 (LCD セグメント36) | PH3 | PCINT19 (ピン変化割り込み19入力) SEG7 (LCD セグメント7) |
| PH6 | PCINT22 (ピン変化割り込み22入力) SEG37 (LCD セグメント37) | PH2 | PCINT18 (ピン変化割り込み18入力) SEG8 (LCD セグメント8) |
| PH5 | PCINT21 (ピン変化割り込み21入力) SEG38 (LCD セグメント38) | PH1 | PCINT17 (ピン変化割り込み17入力) SEG9 (LCD セグメント9) |
| PH4 | PCINT20 (ビン変化割り込み20入力) SEG39 (LCD セグメント39) | PH0 | PCINT16 (ピン変化割り込み16入力) SEG10 (LCD セグメント10) |

交換ピンの設定は次のとおりです。

• PCINT23/SEG36 - ホートH ビット7 : PH7

PCINT23: ピン変化割り込み23入力。PH7ピンは外部割り込み元としても扱えます。 SEG36: LCDセグメント36用ピンです。

• PCINT22/SEG37 – ポートH ビット6 : PH6

PCINT22: ピン変化割り込み22入力。PH6ピンは外部割り込み元としても扱えます。 SEG37: LCDセグメント37用ピンです。

• PCINT21/SEG38 - ポートH ビット5 : PH5

PCINT21: ピン変化割り込み21入力。PH5ピンは外部割り込み元としても扱えます。 SEG38: LCDセグメント38用ピンです。

• PCINT20/SEG39 - ポートH ビット4 : PH4

PCINT20: ピン変化割り込み20入力。PH4ピンは外部割り込み元としても扱えます。 SEG39: LCDセグメント39用ピンです。

• PCINT19/SEG7 - ホ[°]ートH ビット3 : PH3

PCINT19: ピン変化割り込み19入力。PH3ピンは外部割り込み元としても扱えます。 SEG7: LCDセグメント7用ピンです。

- PCINT18/SEG8 ホートH ビット2: PH2
 PCINT18: ピン変化割り込み18入力。PH2ピンは外部割り込み元としても扱えます。
 SEG8: LCDセグメント8用ピンです。
- PCINT17/SEG9 ホートH ビット1 : PH1

PCINT17: ピン変化割り込み17入力。PH1ピンは外部割り込み元としても扱えます。 SEG9: LCDセグメント9用ピンです。

PCINT16/SEG10 - ホートH ビット0: PH0
 PCINT16: ピン変化割り込み16入力。PH0ピンは外部割り込み元としても扱えます。
 SEG10: LCDセグメント10用ピンです。





表13-25.と表13-26.はポートHの交換機能を42頁の図13-5.で示される交換信号に関連付けます。

| 表13-25. ポ- | 表13−25. ポートH7~4の交換機能用交換信号 | | | | | | |
|------------|---------------------------------|---------------------------------|---------------------------------|---------------------------------|--|--|--|
| 信号名 | PH7/PCINT23/SEG36 | PH6/PCINT22/SEG37 | PH5/PCINT21/SEG38 | PH4/PCINT20/SEG39 | | | |
| PUOE | LCDEN•(LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) | LCDEN•(LCDPM) | | | |
| PUOV | 0 | 0 | 0 | 0 | | | |
| DDOE | LCDEN•(LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) | LCDEN•(LCDPM) | | | |
| DDOV | 0 | 0 | 0 | 0 | | | |
| PVOE | 0 | 0 | 0 | 0 | | | |
| PVOV | 0 | 0 | 0 | 0 | | | |
| PTOE | - | - | - | - | | | |
| DIEOE | PCIE2•PCINT23• LCDEN•(LCDPM) | PCIE2•PCINT22• LCDEN•(LCDPM) | PCIE2•PCINT21• LCDEN•(LCDPM) | PCIE2•PCINT20• LCDEN•(LCDPM) | | | |
| DIEOV | 0 | 0 | 0 | 0 | | | |
| DI | PCINT23入力 | PCINT22入力 | PCINT21入力 | PCINT20入力 | | | |
| AIO | SEG36 | SEG37 | SEG38 | SEG39 | | | |

表13-26. ポートH3~0の交換機能用交換信号

| 信号名 | PH3/PCINT19/SEG7 | PH2/PCINT18/SEG8 | PH1/PCINT17/SEG9 | PH0/PCINT16/SEG10 |
|-------|-------------------------|-------------------------|-------------------------|-------------------------|
| PUOE | LCDEN | LCDEN | LCDEN | LCDEN |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | LCDEN | LCDEN | LCDEN | LCDEN |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | - | - | - | - |
| DIEOE | PCIE2 • PCINT19 • LCDEN | PCIE2 • PCINT18 • LCDEN | PCIE2 • PCINT17 • LCDEN | PCIE2 • PCINT16 • LCDEN |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | PCINT19入力 | PCINT18入力 | PCINT17入力 | PCINT16入力 |
| AIO | SEG7 | SEG8 | SEG9 | SEG10 |

13.3.9. ポートJの交換機能

ポートJはATmega3290Pにのみ存在します。交換機能は次のとおりです。

表13-27. ポートJピンの交換機能

| ポート ピン | 交換機能 | ポート ピン | 交換機能 |
|--------|---|--------|---|
| | | PJ3 | PCINT27 (ピン変化割り込み27入力) SEG30 (LCD セグメント30) |
| PJ6 | PCINT30 (ビン変化割り込み30入力) SEG27 (LCD セグメント27) | PJ2 | PCINT26 (ピン変化割り込み26入力) SEG31 (LCD セグメント31) |
| PJ5 | PCINT29 (ビン変化割り込み29入力) SEG28 (LCD セグメント28) | PJ1 | PCINT25 (ピン変化割り込み25入力) SEG34 (LCD セグメント34) |
| PJ4 | PCINT28 (ビン変化割り込み28入力) SEG29 (LCD セグメント29) | PJ0 | PCINT24 (ピン変化割り込み24入力) SEG35 (LCD セグメント35) |

交換ピンの設定は次のとおりです。

• PCINT30/SEG27 - ポートJ ビット6 : PJ6

PCINT30: ピン変化割り込み30入力。PJ6ピンは外部割り込み元としても扱えます。 SEG27: LCDセグメント27用ピンです。

• PCINT29/SEG28 – ポートJ ビット5 : PJ5

PCINT29: ピン変化割り込み29入力。PJ5ピンは外部割り込み元としても扱えます。 SEG28: LCDセグメント28用ピンです。

• PCINT28/SEG29 - ポートJ ビット4 : PJ4

PCINT28: ピン変化割り込み28入力。PJ4ピンは外部割り込み元としても扱えます。 **SEG29**: LCDセグメント29用ピンです。

• PCINT27/SEG30 - ポートJ ビット3 : PJ3

PCINT27: ピン変化割り込み27入力。PJ3ピンは外部割り込み元としても扱えます。 SEG30: LCDセグメント30用ピンです。

- PCINT26/SEG31 ポートJ ビット2: PJ2
 PCINT26: ピン変化割り込み26入力。PJ2ピンは外部割り込み元としても扱えます。
 SEG31: LCDセグメント31用ピンです。
- PCINT25/SEG34 ポートJ ビット1: PJ1
 PCINT25: ピン変化割り込み25入力。PJ1ピンは外部割り込み元としても扱えます。
 SEG34: LCDセグメント34用ピンです。
- PCINT24/SEG35 ホートJ ビット0: PJ0
 PCINT24: ピン変化割り込み24入力。PJ0ピンは外部割り込み元としても扱えます。
 SEG35: LCDセグメント35用ピンです。





表13-28.と表13-29.はポートJの交換機能を42頁の図13-5.で示される交換信号に関連付けます。

表13-28. ポートJ6~4の交換機能用交換信号

| 信号名 | PJ6/PCINT30/SEG27 | PJ5/PCINT29/SEG28 | PJ4/PCINT28/SEG29 |
|-------|--------------------------------------|---------------------------------|---------------------------------|
| PUOE | LCDEN•(LCDPM) | LCDEN•(LCDPM) | LCDEN • (LCDPM) |
| PUOV | 0 | 0 | 0 |
| DDOE | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) |
| DDOV | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 |
| PTOE | _ | - | _ |
| DIEOE | PCIE3 • PCINT30 • LCDEN • (LCDPM) | PCIE3•PCINT29• LCDEN•(LCDPM) | PCIE3•PCINT28• LCDEN•(LCDPM) |
| DIEOV | 0 | 0 | 0 |
| DI | PCINT30入力 | PCINT29入力 | PCINT28入力 |
| AIO | SEG27 | SEG28 | SEG29 |

表13-29. ポートJ3~0の交換機能用交換信号

| 信号名 | PJ3/PCINT27/SEG30 | PJ2/PCINT26/SEG31 | PJ1/PCINT25/SEG34 | PJ0/PCINT24/SEG35 |
|-------|---------------------------------|---------------------------------|---------------------------------|---------------------------------|
| PUOE | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) | LCDEN•(LCDPM) |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN • (LCDPM) | LCDEN•(LCDPM) |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | 0 | 0 | 0 | 0 |
| PVOV | 0 | 0 | 0 | 0 |
| PTOE | - | _ | - | _ |
| DIEOE | PCIE3•PCINT27• LCDEN•(LCDPM) | PCIE3•PCINT26• LCDEN•(LCDPM) | PCIE3•PCINT25• LCDEN•(LCDPM) | PCIE3•PCINT24• LCDEN•(LCDPM) |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | PCINT27入力 | PCINT26入力 | PCINT25入力 | PCINT24入力 |
| AIO | SEG30 | SEG31 | SEG34 | SEG35 |

13.4. I/Oポート用レジスタ

13.4.1. MCU制御レジスタ (MCU Control Register) MCUCR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-----|------|-------|-----|---|---|-------|------|-------|
| \$35 (\$55) | JTD | BODS | BODSE | PUD | - | - | IVSEL | IVCE | MCUCR |
| Read/Write | R/W | R/W | R/W | R/W | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット4 - PUD: プルアップ 禁止 (Pull-up Disable)

このビットが1を書かれると、例えDDxnとPORTxnレジスタがプルアップを許可(DDxn=0, PORTxn=1)に設定されていても、I/Oポートのプルアップは禁止されます。この特徴についてより多くの詳細に関しては40頁の「ピンの設定」をご覧ください。

13.4.2. ホートA出カレジスタ (Port A Data Register) PORTA

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$02 (\$22) | PORTA7 | PORTA6 | PORTA5 | PORTA4 | PORTA3 | PORTA2 | PORTA1 | PORTA0 | PORTA |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.3. ホートA方向レジスタ (Port A Data Direction Register) DDRA

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|------|------|------|------|------|------|------|------|------|
| \$01 (\$21) | DDA7 | DDA6 | DDA5 | DDA4 | DDA3 | DDA2 | DDA1 | DDA0 | DDRA |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.4. ホートA入力レジスタ (Port A Input Address) PINA

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|--------|
| \$00 (\$20) | PINA7 | PINA6 | PINA5 | PINA4 | PINA3 | PINA2 | PINA1 | PINA0 |] PINA |
| Read/Write | R/W | |
| 初期値 | 不定 | |

13.4.5. ホートB出 カレジスタ (Port B Data Register) PORTB

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$05 (\$25) | PORTB7 | PORTB6 | PORTB5 | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | PORTB |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.6. ホートB方向レジスタ (Port B Data Direction Register) DDRB

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|------|------|------|------|------|------|------|------|------|
| \$04 (\$24) | DDB7 | DDB6 | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | DDRB |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.7. ホートB入力レジスタ (Port B Input Address) PINB

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$03 (\$23) | PINB7 | PINB6 | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | PINB |
| Read/Write | R/W | |
| 初期値 | 不定 | |

13.4.8. ホートC出 カレジズタ (Port C Data Register) PORTC

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$08 (\$28) | PORTC7 | PORTC6 | PORTC5 | PORTC4 | PORTC3 | PORTC2 | PORTC1 | PORTC0 | PORTC |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |





13.4.9. ホートC方向レジスタ (Port C Data Direction Register) DDRC

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|------|------|------|------|------|------|------|------|------|
| \$07 (\$27) | DDC7 | DDC6 | DDC5 | DDC4 | DDC3 | DDC2 | DDC1 | DDC0 | DDRC |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.10. ホートC入力レジスタ (Port C Input Address) PINC

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$06 (\$26) | PINC7 | PINC6 | PINC5 | PINC4 | PINC3 | PINC2 | PINC1 | PINC0 | PINC |
| Read/Write | R/W | |
| 初期値 | 不定 | |

13.4.11. ホートD出力レジスタ (Port D Data Register) PORTD

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$0B (\$2B) | PORTD7 | PORTD6 | PORTD5 | PORTD4 | PORTD3 | PORTD2 | PORTD1 | PORTD0 | PORTD |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.12. ホートD方向レジスタ (Port D Data Direction Register) DDRD

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|------|------|------|------|------|------|------|------|------|
| \$0A (\$2A) | DDD7 | DDD6 | DDD5 | DDD4 | DDD3 | DDD2 | DDD1 | DDD0 | DDRD |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.13. ホートD入力レジスタ (Port D Input Address) **PIND**

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$09 (\$29) | PIND7 | PIND6 | PIND5 | PIND4 | PIND3 | PIND2 | PIND1 | PIND0 | PIND |
| Read/Write | R/W | |
| 初期値 | 不定 | |

13.4.14. ホートE出カレジズタ (Port E Data Register) PORTE

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$0E (\$2E) | PORTE7 | PORTE6 | PORTE5 | PORTE4 | PORTE3 | PORTE2 | PORTE1 | PORTE0 | PORTE |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.15. ポートE方向レジスタ (Port E Data Direction Register) DDRE

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|------|------|------|------|------|------|------|------|------|
| \$0D (\$2D) | DDE7 | DDE6 | DDE5 | DDE4 | DDE3 | DDE2 | DDE1 | DDE0 | DDRE |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.16. ホートE入力レジスタ (Port E Input Address) PINE

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$0C (\$2C) | PINE7 | PINE6 | PINE5 | PINE4 | PINE3 | PINE2 | PINE1 | PINE0 | PINE |
| Read/Write | R/W | |
| 初期値 | 不定 | |

58

13.4.17. ホートF出カレジスタ (Port F Data Register) PORTF

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$11 (\$31) | PORTF7 | PORTF6 | PORTF5 | PORTF4 | PORTF3 | PORTF2 | PORTF1 | PORTF0 | PORTF |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.18. ポートF方向レジスタ (Port F Data Direction Register) DDRF

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|------|------|------|------|------|------|------|------|------|
| \$10 (\$30) | DDF7 | DDF6 | DDF5 | DDF4 | DDF3 | DDF2 | DDF1 | DDF0 | DDRF |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.19. ホートF入力レジスタ (Port F Input Address) PINF

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$0F (\$2F) | PINF7 | PINF6 | PINF5 | PINF4 | PINF3 | PINF2 | PINF1 | PINF0 | PINF |
| Read/Write | R/W | |
| 初期値 | 不定 | |

13.4.20. ホートG出カレジスタ (Port G Data Register) PORTG

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---|---|---|--------|--------|--------|--------|--------|-------|
| \$14 (\$34) | - | - | — | PORTG4 | PORTG3 | PORTG2 | PORTG1 | PORTG0 | PORTG |
| Read/Write | R | R | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.21. ホートG方向レジスタ (Port G Data Direction Register) DDRG

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---|---|---|------|------|------|------|------|------|
| \$13 (\$33) | - | - | - | DDG4 | DDG3 | DDG2 | DDG1 | DDG0 | DDRG |
| Read/Write | R | R | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.22. ホートG入力レジスタ (Port G Input Address) PING

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|---|---|-------|-------|-------|-------|-------|-------|------|
| \$12 (\$32) | — | - | PING5 | PING4 | PING3 | PING2 | PING1 | PING0 | PING |
| Read/Write | R | R | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 不定 | 不定 | 不定 | 不定 | 不定 | 不定 | |

13.4.23. ポートH出 カレジズタ (Port H Data Register) PORTH (注)

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| (\$DA) | PORTH7 | PORTH6 | PORTH5 | PORTH4 | PORTH3 | PORTH2 | PORTH1 | PORTH0 | PORTH |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.24. ホートH方向レジスタ (Port H Data Direction Register) DDRH (注)

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|------|------|------|------|------|------|------|------|------|
| (\$D9) | DDH7 | DDH6 | DDH5 | DDH4 | DDH3 | DDH2 | DDH1 | DDH0 | DDRH |
| Read/Write | R/W | |
| 初期值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

注: これらのレジスタはATmega3290Pでだけ利用できます。





13.4.25. ホ[°]ートH入力レジスタ (Port H Input Address) **PINH** (注)

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| (\$D8) | PINH7 | PINH6 | PINH5 | PINH4 | PINH3 | PINH2 | PINH1 | PINH0 | PINH |
| Read/Write | R/W | |
| 初期値 | 不定 | |

13.4.26. ホートJ出力レジスタ (Port J Data Register) **PORTJ** (注)

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|---------|--------|--------|--------|--------|--------|---------|-------|
| (\$DD) | - | PORT J6 | PORTJ5 | PORTJ4 | PORTJ3 | PORTJ2 | PORTJ1 | PORT J0 | PORTJ |
| Read/Write | R | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.27. ホートJ方向レジスタ (Port J Data Direction Register) DDRJ (注)

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|------|------|------|------|------|------|------|------|
| (\$DC) | - | DDJ6 | DDJ5 | DDJ4 | DDJ3 | DDJ2 | DDJ1 | DDJ0 | DDRJ |
| Read/Write | R | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

13.4.28. ポートJ入力レジスタ (Port J Input Address) **PINJ** (注)

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|-------|-------|-------|-------|-------|-------|-------|------|
| (\$DB) | - | PINJ6 | PINJ5 | PINJ4 | PINJ3 | PINJ2 | PINJ1 | PINJ0 | PINJ |
| Read/Write | R | R/W | |
| 初期値 | 0 | 不定 | |


注:これらのレジスタはATmega3290Pでだけ利用できます。

14.8ビットタイマ/カウンタ0 (PWM付き)

- 14.1. 特徴
- 単一比較部付き計数器
- •比較一致でのタイマ/カウンタ解除(自動再設定)
- 不具合なしで正しい位相のパルス幅変調器 (PWM)
- 周波数発生器
- 外部事象計数器
- ・ クロック用10ビット前置分周器
- ・
 二れと比較
 ・
 か割り込み
 (TOV0とOCF0A)

14.2. 概要

タイマ/カウンタ0は単一比較部付き汎用8ビットタイマ/カウンタ部です。この8ビットタイマ/カウンタの簡単化した構成図は図14-1.で示されます。 I/Oピンの実際の配置については2頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレシズタは赤 文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は69頁の「8ビットタイマ/カウンタ0用レジスタ」で一覧されます。



14.2.1. 関係レジスタ

タイマ/カウンタ(TCNT0)と比較レジスタ(OCR0A)は8ビットのレジスタです。割り込み要求信号はタイマ/カウンタ割り込み要求レジスタ(TIFR0)で全 て見えます。全ての割り込みはタイマ/カウンタ割り込み許可レジスタ(TIMSK0)で個別に遮蔽(禁止)されます。TIFR0とTIMSK0はこの図で 示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはTOピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウン タが値を増加(または減少)するのに使うクロック元を制御します。クロック元が選ばれないと、タイマ/カウンタは動きません。クロック選択論理部 からの出力はタイマ/カウンタ クロック(clkT0)として参照されます。

2重緩衝化した比較レシブスタ(OCR0A)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC0A)ピンでPWMまたは可変周 波数出力を作成するための波形生成器によって使えます。63頁の「比較出力部」をご覧ください。この比較一致発生は比較一致割り 込み要求の発生に使える比較一致割り込み要求フラグ(OCF0A)も設定(1)します。

14.2.2. 定義

本章でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'は タイマ/カウンタ番号、この場合は0で置き換えます。小文字のxは比較出力部 のチャネル名を表し、この場合はAです。けれどもプログラムでレジスタまたはビッ ト定義に使う時は正確な形式が使われなければなりません(例えばタイマ/カ ウンタ0のカウンタ値のアクセスに対してのTCNT0のように)。

表14-1.の定義は本文書を通して広範囲に渡って使われます。

| 表14-1. | 用語定義 |
|--------|------|
| | |

| 祝 曰 1.71m之我 | | | | |
|--------------------|---|--|--|--|
| 用語 | 意味 | | | |
| BOTTOM | タイマ/カウンタが\$00に到達した時。 | | | |
| MAX | タイマ/カウンタが\$FF(255)に到達した時。 | | | |
| ТОР | タイマ/カウンタが指定された固定値(\$FF) またはOCR0A値に到達した時。この指 定(TOP)値は動作種別に依存します。 | | | |






14.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ0制御レジスタA(TCCR0A)に配置されたクロック選択(CS02~0)ビットによって制御されるクロック選択論理回路で選ばれます。クロック元と前置分周器の詳細については91頁の「タイマ/カウンタ0とタイマ/カウンタ1の前置分周器」をご覧ください。

14.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。図14-2.は、このカウンタとその周辺環境の構成図を示します。



使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkT0)で解除(\$00)、増加(+1)、または減少(-1)されます。clkT0はクロック選択 (CS02~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CS02~0=000)と、タイマ/カウンタは 停止されます。けれどもTCNT0値はタイマ/カウンタクロック(clkT0)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込み は全てのカウンタ解除や計数動作を無視します(上位優先順位を持ちます)。

計数順序(方法)はタイマ/カウンタ制御レシ、スタA(TCCR0A)に配置された波形生成種別(WGM01,0)ビットの設定によって決定されます。これ らはカウンタ動作(計数)方法とOC0A比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより 多くの詳細に関しては65頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOV0)フラグはWGM01,0ビットによって選ばれた動作種別に従って設定(1)されます。TOV0はCPU割り込み発生に使えます。

14.5. 比較出力部

この8ビット比較器はTCNT0と比較レシ、スタ(OCR0A)を継続的に比較します。TCNT0とOCR0Aが等しければ、比較器は一致を指示します。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF0A)を設定(1)します。許可(I=1, OCIE0A=1)なら、この比較割り込み要求フラグは比較割り込みを発生します。OCF0Aは割り込みが実行されると自動的に解除(0)されます。代わりにOCF0Aはこのビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGM01,0)ビットと比較出力選択


(COM0A1,0)ビットによって設定された動作種別に従った出力を 生成するのにこの一致信号を使います。MAXとBOTTOM信号 は動作種別(65頁の「動作種別」参照)のいくつかで両端値の特 別な場合を扱うため、波形生成器によって使われます。

図14-3.は比較出力部の構成図を示します。

OCR0Aはパルス幅変調(PWM)のどれかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR0Aレジスタの更新を同期化します。この同期化は奇数長や非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。

OCR0Aのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR0A緩衝部を アクセスし、禁止されるとOCR0Aレジスタを直接アクセスします。

図14-3. 比較出力部構成図



14.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は、強制変更(FOC0A)ビットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラグ(OCF0A)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC0Aピンは実際の比較一致が起きた場合と同様に更新されます(COM0A1,0ビット設定がOC0Aピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

14.5.2. TCNT0書き込みによる比較一致妨害

TCNT0への全てのCPU書き込みは、例えタイマ/カウンタが停止されていても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT0と同じ値に初期化されることをOCR0Aに許します。

14.5.3. 比較一致部の使用

どの動作種別でのTCNT0書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使う場合、TCNT0を変更する時に危険を伴います。TCNT0に書かれた値がOCR0A値と同じ場合に比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT 0値を書いてはいけません。

OC0Aの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC0A値を設定する一番簡単な方法は標準動作で強制変更(FOC0A)ストローブビットを使うことです。波形生成動作種別間を変更する時であっても、OC0A(内部)レジスタはその値を保ちます。


比較出力選択(COM0A1,0)ビットが比較値(OCR0A)と共に2重緩衝されないことに気付いてください。COM0A1,0ビットの変更は直ちに 有効となります。





14.6. 比較一致出力部

比較出力選択(COM0A1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC0A)状態の定義にCOM0A 1,0ビットを使います。またCOM0A1,0ビットはOC0Aビン出力元を制御します。図14-4.はCOM0A1,0ビット設定によって影響を及ぼされる 論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(訳注:原文は太字)で示されます。COM0A1,0ビット によって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC0Aの状態を参照するとき、その参照 はOC0Aビンでなく内部OC0Aレジスタに対してです。システムリセットが起こると、OC0Aレジスタは'0'にリセットされます。



COM0A1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC0A)によって無効にされます。けれどもOC0Aビンの方向(入出力)はポートビンに対するポート方向レジスタ(DDR)によって未だ制御されます。OC0Aビンに対するポート方向レジスタのビット(DDR_OC0A)はOC0A値がビンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形生成種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC0A状態の初期化を許します。いくつかのCOM0A1,0ビット設定が或る種の動作種別に対して予約されることに注意してください。69頁の「8ビット タイマ/カウンタ0用レジスタ」をご覧ください。

14.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM0A1,0ビットを違うふうに使います。全ての動作種別に対してCOM0A1,0=00設定は次の 比較一致で実行すべきOC0Aレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については69頁の 表14-3.を参照してください。高速PWM動作については69頁の表14-4.、位相基準PWMについては69頁の表14-5.を参照してください。

COM0A1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制 変更(FOC0A)ストローブビットを使うことによって直ちに効果を得ることを強制できます。

14.7. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGM01,0)ビットと比較出力選択(COM0A1,0)ビットの組み合 わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼし ます。COM0A1,0ビットは生成されるPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。 非PWM動作に対するCOM0A1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(64頁の 「比較一致出力部」をご覧ください)。

タイミング情報の詳細については68頁の「タイマ/カウンタ0のタイミング」を参照してください(訳注:原文中の図番号省略)。

14.7.1. 標準動作


最も単純な動作種別が標準動作(WGM01,0=00)です。本動作種別での計数方向は常に上昇(+)で、カウンタ解除は実行されません。カ ウンタは8ビット最大値(TOP=\$FF)を通過すると単に範囲を超え、そして\$00(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢 れ(TOV0)フラグはTCNT0が\$00になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV0フラグは設定(1)のみで解除 (0)されないことを除いて第9ビットのようになります。けれどもTOV0フラグを自動的に解除(0)するタイマ/カウンタの溢れ割り込みと組み合わ せたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けま す。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

14.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM01,0=10)ではOCR0Aがカウンタの分解能を操作するのに使われます。CTC動作ではカウンタ (TCNT0)値がOCR0Aと一致すると、カウンタは\$00に解除されます。OCR0Aはカウンタに対するTOP値、従って分解能も定義します。この 動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイジング図は図14-5.で示されます。カウンタ(TCNT0)値はTCNT0とOCR0A間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT0)は解除(\$00)されます。



OCF0A7ラグを使うことにより、タイマ/カウンタ値がTOP値に達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み 処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOM と近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR0Aに書かれ た新しい値がTCNT0の現在値よりも低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が 起こるのに先立って最大値(\$FF)へ、そして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC0A出力は比較出力選択(COM0A1,0)ビットを交互動作(=01)に設定することによって各比較 一致での論理レベル交互切り替えに設定できます。OC0A値はそのピンに対するデータ方向が出力(DDR_OC0A=1)に設定されない限り ポート ピンで見えないでしょう。生成された波形はOCR0Aが0(\$00)に設定される時に foc0A=fclk_I/O/2の最大周波数を得ます。生成 波形周波数は次式によって定義されます。

$$f_{\rm OCnx} = \frac{f_{\rm clk_I/O}}{2 \times N \times (1 + OCRnx)}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ(TOV0)フラク はカウンタがMAXから\$00へ計数するのと同じタイマ/カウンタ クロック周期で設定(1)されます。






14.7.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM01,0=11)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作 であることによって他のPWM動作と異なります。カウンタはBOTTOMからMAXまで計数し、その後BOTTOMから再び始めます。非反転 比較出力動作(COM0A1,0=10)での比較出力(OC0A)はTCNT0とOCR0A間の比較一致で解除(0)され、BOTTOMで設定(1)されま す。反転出力動作(COM0A1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。この単一傾斜動作のため、高速 PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整 流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従っ てシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がMAX値と一致するまで増加されます。そしてタイマ/カウンタは(一致の)次のタイマ/カウンタ クロック周期で解除(\$00)されます。高速PWM動作のタイシング図は図14-6.で示されます。TCNT0値はタイシング図で単一傾斜動作(鋸波) を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR0A値を示し、TCNT0値との 交点(接点)がTCNT0とOCR0A間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF0A)は OCR0A=MAXを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。



タイマ/カウンタ溢れ(TOV0)フラクはカウンタがMAXに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチ ンは比較値を更新するのに使えます。

高速PWM動作での比較部はOC0AピンでのPWM波形の生成を許します。COM0A1,0ビットを'10'に設定することは非反転PWM出力を 作成し、反転PWM出力はCOM0A1,0を'11'に設定することで生成できます(69頁の表14-4.をご覧ください)。実際のOC0A値はポート ピンに対するデータ方向(DDR_OC0A)が出力として設定される場合だけ見えるでしょう。PWM波形はTCNT0とOCR0A間の比較一致で OC0A(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$00、MAXからBOTTOMへ変更)されるタイマ/カウンタ クロック周期でOC0A レジスタを解除(0)または設定(1)することによって生成されます。

PWM出力周波数は次式によって計算できます。

$$f_{\text{OCnxPWM}} = \frac{f_{\text{clk}_I/O}}{N \times 256}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

OCR0Aの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR0AがBOTTOM(\$00)と等しく設定されると、出力はMAX+1 タイマ/カクンタ クロック周期毎の狭いスパイク(パルス)になるでしょう。OCR0AがMAXに等しく設定されると、(COM0A1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。


(訳注:以下は本動作種別がTOP=MAX(\$FF)で固定のため基本的に不適切です。)高速PWM動作で(デューティ比50%)周波数の波形 出力は比較一致毎に論理反転するOC0A設定(COM0A1,0=01)によって達成できます。生成された波形はOCR0Aが0(\$00)に設定さ れる時にfoC0A=fclk_I/O/2の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除い て、CTC動作でのOC0A交互出力(COM0A1,0=01)と同じです。

66

14.7.4. 位相基準PWM動作

位相基準パルス幅変調(PWM)動作(WGM01,0=01)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作 は両傾斜(三角波)動作を基準とします。カウンタはBOTTOMからMAXへそして次にMAXからBOTTOMへを繰り返し計数します。非反 転比較出力動作(COM0A1,0=10)での比較出力(OC0A)は上昇計数中のTCNT0とOCR0Aの比較一致で解除(0)され、下降計数中の 比較一致で設定(1)されます。反転出力動作(COM0A1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作 よりも低い最大動作周波数になります。けれども両傾斜(三角波)動作の対称特性のため、これらの動作種別は電動機制御の応用に 好まれます。

位相基準PWM動作のPWM分解能は8ビットに固定されます。位相基準PWM動作でのカウンタはカウンタ値がMAXと一致するまで増加されます。カウンタはMAXに達すると計数方向を変更します。このTCNT0値は1タイマ/カウンタクロック周期間MAXと等しくなります。位相基準 PWM動作のタイシング図は図14-7.で示されます。TCNT0値はタイシング図に於いて両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR0A値を示し、TCNT0値との交点(接点)がTCNT0とOCR0A間の比較一致を示します(訳注:図補正に伴い本行若干変更)。



タイマ/カウンタ溢れ(TOV0)フラグはタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTT OM値に到達する毎に割り込みを発生するために使えます。

位相基準PWM動作での比較部はOC0AヒシでのPWM波形の生成を許します。COM0A1,0ビットを'10'に設定することは非反転PWM 出力を作成し、反転PWM出力はCOM0A1,0ビットを'11'に設定することで生成できます(69頁の表14-5.をご覧ください)。実際のOC0 A 値はそのポート ヒシに対するデータ方向(DDR_OC0A)が出力として設定される場合だけ見えるでしょう。PWM波形はカウンタが増加する時 のTCNT0とOCR0A間の比較一致でOC0A(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT0とOCR0A間の比 較一致でOC0Aレジスタを解除(0)(または設定(1))によって生成されます。位相基準PWMを使う時の出力に対するPWM周波数は次式 によって計算できます。

$$f_{\text{OCnxPCPWM}} = \frac{f_{\text{clk}}/O}{N \times 510}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

OCR0Aの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR0Aが BOTTOM(\$00)に等しく設定されると出力は定常的なLow、MAXに等しく設定されると定常的なHighになるでしょう。反転PWMに対す る出力は逆の論理値になります。

図14-7.の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnxにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- 図14-7.でのようにOCR0AはMAXからその値を変更します。OCR0A値がMAXのとき、OCnxt²ン値は下降計数での比較一致の結果と同じです(訳補: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)MAX(位置)でのOCnx 値は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- タイマ/カウンタがOCR0A値よりも高い値から数え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOC nxの変更を逃します。(訳補: 従って上記同様、MAX位置で(直前がHならば)H→L遷移が生じます。)





14.8. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従って以下の図でタイマ/カウンタクロック(clkT0)がクロック許可信号として示されます。この図は割り込みフラ グが設定(1)される時の情報を含みます。図14-8.は基本的なタイマ/カウンタ動作についてのタイシングデータを含みます。この図は位相基 準PWM動作以外の全ての動作種別でのMAX値近辺の計数の流れを示します。




図14-9.は同じタイミングデータを示しますが、前置分周器が許可されています。




図14-10.はCTC動作を除く全ての動作種別でのOCF0Aの設定を示します。





図14-11.はCTC動作でのTCNT0の解除とOCF0Aの設定を示します。



68

14.9. 8ビット タイマ/カウンタ0 用レシ スタ

14.9.1. タイマ/カウンタ0制御レジスタA (Timer/Counter0 Control Register A) TCCR0A

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|-------|-------|--------|--------|-------|------|------|------|--------|
| \$24 (\$44) | FOC0A | WGM00 | COM0A1 | COM0A0 | WGM01 | CS02 | CS01 | CS00 | TCCR0A |
| Read/Write | W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7 - FOC0A: OC0A強制変更 (Force Output Compare 0A)

FOC0AビットはWGM01,0ビットが非PWM動作を指示する時だけ有効です。けれども将来のデバイスとの共通性を保証するため、PWM 動作で扱う時にTCCR0Aが書かれる場合、このビットは0に設定されなければなりません。FOC0Aビットに論理1を書くと、波形生成部で 直ちに比較一致が強制されます。OC0A出力はCOM0A1,0ビット設定に従って変更されます。FOC0Aビットがストローブとして実行される ことに注意してください。従って強制した比較の効果を決めるのはCOM0A1,0ビットに存在する値です。

FOC0Aストローフは何れの割り込みの生成もTOPとしてOCR0Aを使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行い ません。

FOC0Aビットは常に0として読みます。

• ビット3.6 - WGM01.0: 波形生成種別 (Waveform Generation Mode bit 1 and 0)

これらのビットはカウンタの計数順序(方向)、最大 表14-2. 波形生成種別選択 (TOP)カウンタ値の供給元、使われるべき波形生 成のどの形式かを制御します。タイマ/カウンタ部に よって支援される動作種別は標準動作、比較 一致タイマ/カウンタ解除(CTC)動作と2形式のパル ス幅変調(PWM)動作です。表14-2.と65頁の「動 作種別」をご覧ください。

| 2017 | | | | | | | | |
|--------------------|---|------------------------|---------------------------|----------|--------------|-------------|--|--|
| 番号 | WGM0 1 (CTC0) | WGM00 (PWM0) | タイマ/カウンタ動作種別 | TOP值 | OCR0A 更新時 | TOV0 設定時 | | |
| 0 | 0 | 0 | 標準動作 | \$FF | 即時 | MAX | | |
| 1 | 0 | 1 | 位相基準PWM動作 | \$FF | TOP | BOTTOM | | |
| 2 | 1 | 0 | 比較一致タイマ/カウンタ 解除(CTC)動作 | OCR0A | 即時 | MAX | | |
| 3 | 3 1 1 高速PWM動作 \$FF BOTTOM MAX | | | | | | | |
| <mark>注</mark> : C | TC0とPW | ′M0ビット定 | 義名は旧名称です。 | WGM01,0兌 | ≧義を使っ⁻ | てください。 | | |

しかし、これらのビットの機能と位置は旧版のタイマ/カウンタと一致します。

• E'yh5,4 - COM0A1,0:比較0A出力選択 (Compare Match 0A Output Mode bit 1 and 0)

これらのビットはOC0A比較出力ピンの動作を制御します。COM0A1,0ビットの1つまたは両方が1を書かれると、OC0A出力はそのI/Oピ ンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC0Aピンに対応するポート方向レ ジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC0Aがピンに接続されるとき、COM0A1,0ビットの機能はWGM01,0ビット設定に依存します。

表14-3.はWGM01,0ビットが標準動作またはCTC動作(即ちPWM 表14-3.非PWM動作での比較出力選択 以外)に設定される時のCOM0A1,0ビット機能を示します。

表14-4.はWGM01,0ビットが高速PWM動作に設定される時のCOM 0A1,0ビットの機能を示します。

表14-5.はWGM01,0ビットが位相基準PWM動作に設定される時の COM0A1,0ビットの機能を示します。

表14-4. 高速PWM動作での比較出力選択

| COM0A1 | COM0A0 | 意味 |
|--------|--------|---|
| 0 | 0 | 標準ポート動作(OC0A切断) |
| 0 | 1 | (予約) |
| 1 | 0 | 比較一致でLow、BOTTOMでHighを OC0Aピンへ出力(非反転動作) |
| 1 | 1 | 比較一致でHigh、BOTTOMでLowを OC0Aピンへ出力(反転動作) |

注: COM0A1が設定(1)され、OCR0AがTOPと等しい時に特別 な状態が起きます。この状態での比較一致は無視されま すが、BOTTOMでの設定(1)や解除(0)は行われます。より 多くの詳細については66頁の「高速PWM動作」をご覧くだ さい。

| COM0A1 | COM0A0 | 意味 |
|--------|--------|-----------------------|
| 0 | 0 | 標準ポート動作 (OC0A切断) |
| 0 | 1 | 比較一致でOC0Aピントグル(交互)出力 |
| 1 | 0 | 比較一致でOC0Aピン Lowレベル出力 |
| 1 | 1 | 比較一致でOC0Aピン Highレベル出力 |

表14-5. 位相基準PWM動作での比較出力選択

| COM0A1 | COM0A0 | 意味 |
|--------|--------|--|
| 0 | 0 | 標準ポート動作 (OC0A切断) |
| 0 | 1 | (予約) |
| 1 | 0 | 上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC0Aピンへ出力 |
| 1 | 1 | 上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC0Aピンへ出力 |

注: COM0A1が設定(1)され、OCR0AがTOPと等しい時に特別 な状態が起きます。この状態での比較一致は無視されま すが、TOPでの設定(1)や解除(0)は行われます。より多く の詳細については67頁の「位相基準PWM動作」をご覧く ださい。





• ビット2~0 - CS02~0: クロック選択0 (Clock Select0, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT0)によって使われるクロック元を選びます。

| 1214 0. 7117 | | | | | | |
|--------------|------|------|-----------------------------------|--|--|--|
| CS02 | CS01 | CS00 | 意味 | | | |
| 0 | 0 | 0 | 停止(タイマ/カウンタ0動作停止) | | | |
| 0 | 0 | 1 | clk _{I/O} (前置分周なし) | | | |
| 0 | 1 | 0 | clk _{I/O} /8 (8分周) | | | |
| 0 | 1 | 1 | clk _{I/O} /64 (64分周) | | | |
| 1 | 0 | 0 | clk _{I/O} /256 (256分周) | | | |
| 1 | 0 | 1 | clk _{I/O} /1024 (1024分周) | | | |
| 1 | 1 | 0 | T0ピンの下降端 (外部クロック) | | | |
| 1 | 1 | 1 | TOビンの上昇端 (外部クロック) | | | |

表14-6. タイマ/カウンタ0入力クロック選択

外部ピン(クロック)動作がタイマ/カウンタ0に対して使われる場合、例えTOピンが出力として設定されても、TOピンの遷移はカウンタをクロック駆動します。この特徴がソフトウェアに計数制御を許します。

14.9.2. タイマ/カウンタ0 (Timer/Counter0) **TCNT0**

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|-------|
| \$26 (\$46) | (MSB) | | | | | | | (LSB) | TCNT0 |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

このタイマ/カウンタレジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビットカウンタに直接アクセスします。TCNT0への書き込みは次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT0)を変更することはTCNT0とOCR0A間の比較 一致消失の危険を誘発します。

14.9.3. タイマ/カウンタ0 比較Aレジスタ (Timer/Counter0 Output Compare A Register) OCR0A

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|-------|
| \$27 (\$47) | (MSB) | | | | | | | (LSB) | OCR0A |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

この比較レジスタは継続的にカウンタ(TCNT0)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC0Aピンでの波形出力を生成するのに使えます。

14.9.4. タイマ/カウンタ0割り込み許可レジスタ (Timer/Counter 0 Interrupt Mask Register) TIMSK0

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|---|---|---|---|---|--------|-------|--------|
| (\$6E) | - | - | - | - | - | _ | OCIE0A | TOIE0 | TIMSK0 |
| Read/Write | R | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット1 - OCIEOA : タイマ/カウンタの比較A割り込み許可 (Timer/Counter0 Output Compare Match A Interrupt Enable)

OCIE0Aビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ0比較A一致割り込みが許可されます。タイマ/カウンタ0で比較一致が起こる、換言するとタイマ/カウンタ0割り込み要求フラグレジスタ(TIFR0)で比較割り込み要求フラグ (OCF0A)が設定(1)されると、対応する割り込みが実行されます。

・ビット0 - TOIE0: タイマ/カウンタの溢れ割り込み許可 (Timer/Counter0 Overflow Interrupt Enable)

TOIE0ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタの溢れ割り込みが許可されます。タイマ/カウンタの溢れが起こる、換言するとタイマ/カウンタの割り込み要求フラグレジスタ(TIFR0)でタイマ/カウンタの溢れ割り込み要求(TOV0)フラグが設定(1)されると、対応する割り込みが実行されます。

14.9.5. タイマ/カウンタ0割り込み要求フラク レジスタ (Timer/Counter 0 Interrupt Flag Register) TIFR0

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---|---|---|---|---|---|-------|------|-------|
| \$15 (\$35) | - | - | - | - | - | - | OCF0A | TOV0 | TIFR0 |
| Read/Write | R | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット1 - OCF0A : タイマ/カウンタ0比較A割り込み要求フラグ (Timer/Conter0, Output Compare A Match Flag)

OCF0Aビットは比較一致がタイマ/カウンタ(TCNT0)と比較レジスタ(OCR0A)間で起こる時に設定(1)されます。対応する割り込み処理へクタ を実行すると、OCF0Aはハートウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF0Aは解除(0)されま す。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ0割り込み許可レジスタ(TIMSK0)のタイマ/カウンタ0比較一致割り込み許 可(OCIE0A)ビット、OCF0Aが設定(1)されると、タイマ/カウンタ0比較一致割り込みが実行されます。

•ビット0 - TOV0: タイマ/カウンタの溢れ割り込み要求フラグ(Timer/Counter0 Overflow Flag)

TOV0ビットはタイマ/カウンタ(TCNT0)溢れが起こる時に設定(1)されます。対応する割り込み処理、クタを実行すると、TOV0はハートウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV0は解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタの割り込み許可レジスタ(TIMSK0)のタイマ/カウンタの溢れ割り込み許可(TOIE0)ビット、TOV0が設定(1)されると、タイマ/カウンタの溢れ割り込みが実行されます。位相基準PWM動作ではタイマ/カウンタのが\$00で計数方向を変える時にこのビットが設定(1)されます。





15. 16E vh s77/hbvs1

15.1. 特徴

- 真の16ビット設計(換言すれば16ビットPWMの許容)
- ・2つの独立した比較出力部
- •2重緩衝の比較レジスタ
- 1つの捕獲入力部
- 捕獲入力雑音消去器
- •比較一致でのタイマ/カウンタ解除(自動再設定)
- 不具合なしで正しい位相のパルス幅変調器 (PWM)
- •可変PWM周期
- 周波数発生器
- 外部事象計数器
- •4つの独立した割り込み (TOV1,OCF1A,OCF1B,ICF1)


15.2. 概要

この16ビットタイマ/カウンタ部は正確なプログラム実行タイミング(事象管理)、波形生成、信号タイミング計測を許します。

本文書でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'はタイマ/カウンタ番号、小文字の'x'は比較出力部の置き換え です。けれどもプログラムでレジスタまたはビット定義に使う時は正確な形式が使われなければなりません(例えばタイマ/カウンタ1のカウンタ値 に対するアクセスのTCNT1のように)。

この16ビットタイマ/カウンタの簡単化した構成図は図15-1.で示されます。実際のI/Oピンの配置については2頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は86頁の「16ビットタイマ/カウンタ1用レジスタ」で示されます。

26頁の「電力削減レジスタ(PRR)」のPRTIM1ビットはタイマ/カウンタ1部を許可するために0を書かれなければなりません。



注: タイマ/カウンタ1のピンの配置と記述については2頁の「ピン配置」、44頁の表13-6.、47頁の表13-12.、52頁の表 13-21.を参照してください。

15.2.1. 関係レジスタ

タイマ/カウンタ(TCNT1)、比較レシ、スタ(OCR1A, OCR1B)、捕獲レシ、スタ(ICR1)は全て16ビットレシ、スタです。16ビットレシ、スタをアクセスするとき、特別な手順に従わなければなりません。これらの手順は74頁の「16ビットレシ、スタのアクセス」項で記述されます。タイマ/カウンタ1制御レシ、スタ(TCCR1A, TCCR1B, TCCR1C)は8ビットレシ、スタで、CPUアクセスの制限はありません。割り込み要求信号はタイマ/カウンタ1割り込み要求レジ、スタ(TIFR1)で全て見えます。全ての割り込みはタイマ/カウンタ1割り込み許可レシ、スタ(TIMSK1)で個別に遮蔽(禁止)されます。TIFR1とTIMSK1はこの図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはT1ピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウン タが値を増加(または減少)するのに使うクロック元と端(エッシ)を制御します。クロック元が選ばれないと、タイマ/カウンタは動きません。クロック選 択論理部からの出力はタイマ/カウンタ クロック(clkT1)として参照されます。

2重緩衝化した比較レシ、スタ(OCR1A, OCR1B)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC1A, OC1B)ピンでPW Mまたは可変周波数出力を生成するための波形生成器によって使えます。78頁の「比較出力部」をご覧ください。この比較一致発生は比較出力割り込み要求の発生に使える比較一致割り込み要求75グ(OCF1A, OCF1B)も設定(1)します。

捕獲レジスタ(ICR1)は捕獲起動(ICP1)ピンまたはアナログ比較器出力(138頁の「**アナログ比較器**」参照)のどちらかの外部(端で起動された) 事象でタイマ/カウンタ値を捕獲(複写)できます。捕獲入力部は尖頭雑音を捕らえる機会を軽減するためにデジタル濾波器(雑音消去器) を含みます。

TOP値または最大タイマ/カウンタ値は、いくつかの動作種別で、OCR1A、ICR1、または一群の固定値のどれかによって定義できます。 PWM動作でTOP値としてOCR1Aを使うと、OCR1AはPWM出力生成用に使えません。けれどもこの場合、TOP値は動作中に変更されるのをTOP値に許す2重緩衝化します。固定的なTOP値が必要とされる場合、ICR1が代わりに使え、PWM出力として使われるべき OCR1Aを開放します。

15.2.2. 定義

次の定義は本文書を通して広範囲に使われます。

| 表15-1. 用語 | 表15-1. 用語定義 | | | | | | | |
|-----------|--|--|--|--|--|--|--|--|
| 用語 | 意味 | | | | | | | |
| BOTTOM | カウンタが\$0000に到達した時。 | | | | | | | |
| MAX | カウンタが\$FFFF(65535)に到達した時。 | | | | | | | |
| TOP | カウンタがTOP値に到達した時(計数動作での最大値と等しくなった時)。TOP値は固定値(\$00FF,\$01FF,\$03FF)、 OCR1A値、ICR1値の何れか1つを指定できます。この指定は動作種別に依存します。 | | | | | | | |

15.2.3. 互換性

この16ビットタイマ/カウンタは旧版の16ビットAVR タイマ/カウンタから改良更新されてしまっています。この16ビットタイマ/カウンタは次の点に関して以前の版と完全な互換性があります。

- ・タイマ/カウンタ割り込み関係レジスタを含め、16ビットタイマ/カウンタに関連する全てのI/Oレジスタアドレスの位置。
- ・タイマ/カウンタ割り込み関係レジスタを含め、16ビットタイマ/カウンタに関連する全てのI/Oレジスタ内のビット位置。
- ・割り込みべクタ。

次の制御ビットは変更された名前を持ちますが、同じ機能とレジスタ位置を持ちます。

- PWM10はWGM10に変更。
- PWM11はWGM11に変更。
- CTC1はWGM12に変更。

次の制御ビットが16ビットタイマ/カウンタ制御レシブスタ内に追加されます。

- FOC1AとFOC1Bが(新設の)TCCR1Cに追加。
- •WGM13がTCCR1Bに追加。

この16ビットタイマ/カウンタにはいくつかの特別な状況で互換性に影響を及ぼす改良点があります。





15.3. 16ビット レシ スタのアクセス

TCNT1,OCR1A,OCR1B,ICR1は8ビット ハス経由でAVR CPUによってアクセスできる16ビットレジスタです。この16ビットレジスタは2回の読み または書き操作を使ってハイトアクセスされなければなりません。16ビットタイマ/カウンタは16ビットアクセスの上位ハイトの一時保存用に1つの8 ビットレジスタを持ちます。16ビットタイマ/カウンタ内の全ての16ビットレジスタ間で、この同じ一時レジスタが共用されます。下位ハイトアクセスが 16ビット読み書き動作を起動します。16ビットレジスタの下位ハイトがCPUによって書かれると、一時レジスタに保存した上位ハイトと書かれ た下位ハイトは同じクロック周期で両方が16ビットレジスタに複写されます。16ビットレジスタに複写されます。

全ての16ビットアクセスが上位ハイトに対して一時レジスタを使う訳ではありません。OCR1AとOCR1Bの16ビットレジスタ読み込みは一時レジ スタの使用に関係しません。

16ビット書き込みを行うために上位バイトは下位バイトに先立って書かれなければなりません。16ビット読み込みについては下位バイトが上位バイトの前に読まれなければなりません。

次のコートが例は割り込みが一時レジスタを更新しないことが前提の16ビットタイマ/カウンタレジスタのアクセス法を示します。OCR1A, OCR1B, ICR1レジスタのアクセスに対して同じ原理が直接的に使えます。C言語を使う時はコンパイラが16ビットアクセスを扱うことに注意してください。

| アセンブリ言語プログラム例 | | |
|-----------------|-------------|--|
| ~ | | ; ;[16ビット(\$01FF)書き込み] |
| LDI | R17, \$01 | ;\$01FFの上位ハイト値取得 |
| LDI | R16, \$FF | ;\$01FFの下位バイト値取得 |
| OUT | TCNT1H, R17 | ;上位バイト設定(一時レジスタ) |
| OUT | TCNT1L, R16 | ;下位バイト設定(一時レジスタ⇒上位バイト) ;[16ビット読み込み] |
| IN | R16, TCNT1L | ;下位バイト取得(上位バイト⇒一時レジスタ) |
| IN | R17, TCNT1H | ;上位バイト取得(一時レジスタ) |
| \sim | | ; |
| C言語プログラム例 | | |
| unsigned int i; | | |
| \sim | | /* */ |
| TCNT1 = 0x1FF; | | /* 16ビット(\$01FF)書き込み */ |
| i = TCNT1; | | /* 16ビット読み込み */ |
| \sim | | /* */ |

注:6頁の「コート「例について」をご覧ください。

アセンブリ言語コート「例はR17:R16レシブスタ対にTCNT1値を戻します。

16ビットレジスタアクセスが非分断操作であることに注意することが重要です。16ビットレジスタをアクセスする2命令間で割り込みが起き、割り込みコートがその16ビットタイマ/カウンタレジスタの同じ若しくは他の何れかをアクセスすることによって一時レジスタを更新する場合、割り込み外のその後のアクセス結果は不正にされます。従って主コートと割り込みコートの両方が一時レジスタを更新するとき、主コートは16ビットアクセス中の割り込みを禁止しなければなりません。

次のコード例はTCNT1レジスタ内容の非分断読み込み法を示します。同じ原理を使うことにより、OCR1A,OCR1B,ICR1のどの読み込みも行えます。

| アセンブリ言語プ | コグラム例 | | |
|--|---|--|---|
| RD_TCNT1: | IN CLI IN IN OUT RET | R18, SREG R16, TCNT1L R17, TCNT1H SREG, R18 | ;現全割り込み許可フラク´(I)を保存 ;全割り込み禁止 ;TCNT1下位バイト取得(上位バイト⇒一時レジスタ) ;TCNT1上位バイト取得(一時レジスタ) ;全割り込み許可フラグ(I)を復帰 ;呼び出し元へ復帰 |
| C言語プログラム | 例 | | |
| unsigned in { | t TIM16 | E_Read_TCNT1(void) | |
| unsigne unsigne sreg = disab i = TCN SREG = return | d int i SREG; le_inte T1; sreg; | | /* ステータス レジスタ一時保存変数定義 */ /* TCNT1読み出し変数定義 */ /* 現全割り込み許可フラグ(1)を保存 */ /* 全割り込み禁止 */ /* TCNT1値を取得 */ /* 全割り込み許可フラグ(1)を復帰 */ /* TCNT1値で呼び出し元へ復帰 */ |
| J | | | |

注:6頁の「コート、例について」をご覧ください。

アセンブリ言語コード例はR17:R16レジスタ対にTCNT1値を戻します。

次のコート「例はTCNT1レシ、スタ内容の非分断書き込み法を示します。同じ原理を使うことにより、OCR1A,OCR1B,ICR1のどの書き込みも行えます。

| アセンブリ言語ブ | ログラム例 | | |
|------------------|---------------------------------------|--|--|
| | IN CLI OUT OUT OUT RET | R18, SREG TCNT1H, R17 TCNT1L, R16 SREG, R18 | ;現全割り込み許可フラグ(I)を保存 ;全割り込み禁止 ;TCNT1上位ハイ小設定(一時レジスタ) ;TCNT1下位ハイト設定(一時レジスタ⇒上位ハイト) ;全割り込み許可フラグ(I)を復帰 ;呼び出し元へ復帰 |
| C言語プログラム | 例 | | |
| void TIM16_ { | _Write_1 | FCNT1(unsigned int i) | |
| sreg = | ed int : SREG; ple_inte = i; | - | /* ステータス レジスタ一時保存変数定義 */ /* TCNT1書き込み変数定義 */ /* 現全割り込み許可フラグ(I)を保存 */ /* 全割り込み禁止 */ /* TCNT1値を設定 */ /* 全割り込み許可フラグ(I)を復帰 */ |

注:6頁の「コート[・]例について」をご覧ください。

アセンブリ言語コート、例はR17:R16レシ、スタ対がTCNT1へ書かれるべき値を含むことが必要です。

15.3.1. 上位バイトー時レジスタの再使用

書かれる全レジスタについて上位バイが同じ複数16ビットレジスタ書き込みなら、上位バイトは1度書かれることだけが必要です。けれども 直前で記述した非分断操作の同じ規則が、この場合にも適用されることに注意してください。






15.4. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ制御レジスタB(TCCR1B)に配置されたクロック選択(CS12~0)ビットによって制御されるクロック選択論理回路で選ばれます。クロック元と前置分周器の詳細については91頁の「タイマ/カウンタ0とタイマ/カウンタ1の前置分周器」をご覧ください。

15.5. 計数器部

16ビットタイマ/カウンタの主な部分は設定可能な16ビット双方向カウンタ部です。図15-2.はこのカウンタとその周辺の構成図を示します。



この16ビットカウンタはカウンタの上位8ビットを含むカウンタ上位(TCNT1H)と下位8ビットを含むカウンタ下位(TCNT1L)の2つの8ビットI/Oメモリ位 置に配置されます。TCNT1HレジスタはCPUによる間接的なアクセスのみできます。CPUがTCNT1HI/O位置をアクセスするとき、CPUは上 位パイトー時レジスタ(TEMP)をアクセスします。この一時レジスタはTCNT1Lが読まれる時にTCNT1H値で更新され、TCNT1Lが書かれる時 にTCNT1Hは一時レジスタ値で更新されます。これは8ビットデータバス経由で1クロック周期内での16ビットカウンタ値全体の読み書きをCPU に許します。予測不能な結果を生じる、カウンタが計数中の時のTCNT1書き込みの特別な場合に注意することが重要です。この特別 な場合はそれらが重要となる項目で記述されます。

使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkT1)でリセット(\$0000)、増加(+1)、または減少(-1)されます。clkT1はクロック 選択(CS12~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CS12~0=000)時にカウンタは 停止されます。けれどもTCNT1値はタイマ/カウンタクロック(clkT1)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込み は全てのカウンタ解除や計数動作を無視します(上位優先権を持ちます)。


計数順序(方法)はタイマ/カウンタ制御レシ、スタA(TCCR1A)とタイマ/カウンタ制御レシ、スタB(TCCR1B)に配置された波形生成種別(WGM13~0) ビットの設定によって決定されます。これらはカウンタ動作(計数)方法と波形がOC1x比較出力に生成される方法間の接続に近いもので す。進化した計数順序と波形生成についてより多くの詳細に対しては81頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOV1)フラグはWGM13~0ビットによって選ばれた動作種別に従って設定(1)されます。TOV1はCPU割り込み発生に 使えます。

15.6. 捕獲入力部

タイマ/カウンタは外部の出来事を捕獲でき、発生時間を示す時間印(タイマ/カウンタ値)を与える捕獲入力部と合体します。出来事または複数の出来事を示す外部信号はICP1ピンまたは代わりにアナログ比較器部経由で印加できます。時間印はその後、周波数、デューティ比、印加された信号の他の特性の計算に使えます。代わりに時間印は出来事の記録作成にも使えます。

捕獲入力部は図15-3.で示される構成図によって図解されます。直接的な捕獲入力部の部分でない構成図の要素は青枠(訳注:原 文は灰色背景)で示されます。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号を示します。



注: ACO,ACICはアナログ比較器制御/状態レジスタ(ACSR)内のビットです。

捕獲起動入力(ICP1)ピン若しくは代わりにアナログ比較器出力(ACO)で論理レヘルの変化(出来事)が起き、その変化が端(エッシ)検出器 の設定を追認すると、捕獲が起動されます。捕獲が起動されると、カウンタ(TCNT1)の16ビット値が捕獲レジスタ(ICR1)に書かれます。捕獲 割り込み要求フラグ(ICF1)はTCNT1値がICR1に複写されるのと同じシステムクロックで設定(1)されます。許可(I=1,ICIE1=1)ならば捕獲割 り込み要求フラグは捕獲割り込みを発生します。ICF1は割り込みが実行されると自動的に解除(0)されます。代わりにこのI/Oビット位置 に論理1を書くことによってソフトウェアでも解除(0)できます。

捕獲レジスタ(ICR1)の16ビット値読み込みは、初めに下位ハイト(ICR1L)、その後に上位ハイト(ICR1H)を読むことによって行われます。下 位ハイトが読まれる時に上位ハイトが上位ハイトー時レジスタ(TEMP)に複写されます。CPUがICR1H I/O位置を読むと、この一時レジスタを アクセスします。

ICR1はカウンタのTOP値定義にICR1を利用する波形生成種別を使う時にだけ書けます。これらの場合、TOP値がICR1に書かれ得る 前に波形生成種別(WGM13~0)ビットが設定されなければなりません。ICR1に書く時は下位バイトがICR1Lに書かれる前に、上位バイト がICR1H I/O位置に書かれなければなりません。

16ビットレジスタアクセス法のより多くの情報については74頁の「16ビットレジスタのアクセス」を参照してください。

15.6.1. 捕獲起動元

捕獲入力部用の主な起動元は捕獲起動入力(ICP1)ピンです。タイマ/カウンタ1は捕獲入力部用起動元としてアナログ比較器出力を代わり に使えます。アナログ比較器はアナログ比較器制御/状態レジスタ(ACSR)のアナログ比較器捕獲起動許可(ACIC)ビットの設定(1)によって起 動元として選ばれます。起動元を変更することが捕獲を起動し得ることに気付いてください。従って捕獲割り込み要求フラグ(ICF1)は、 その変更後に解除(0)されなければなりません。

捕獲起動入力(ICP1)ピンとアナログ比較器出力(ACO)の両入力は、T1ピン(91頁の図16-1.参照)についてと同じ技法を使って採取されます。 端検出器も全く同じです。 けれども雑音消去が許可されると、 付加論理回路が端検出器の前に挿入され、 そして遅延を4システム クロック周期増やします。 タイマ/カウンタがTOP値定義にICR1を使う波形生成種別に設定されないなら、 雑音消去器と端検出器の入力が常に許可されることに注意してください。

捕獲入力はICP1ピンのポートを制御することによってソフトウェアで起動できます。

15.6.2. 雑音消去器

雑音消去器は簡単なデジタル濾波器機構を使うことによって雑音耐性を改善します。雑音消去器の入力は4採取に渡って監視され、 端検出器によって使われる方向転換となる出力を変更するためには4回全てが同じでなければなりません。

雑音消去器はタイマ/カウンタ制御レジスタB(TCCR1B)の捕獲入力雑音消去許可(ICNC1)ビットの設定(1)によって許可されます。許可した とき、雑音消去器は入力に印加した変更からICR1の更新までに4システム クロック周期の追加遅延をもたらします。雑音消去器はシステム クロックを使い、従って前置分周器によって影響されません。





15.6.3. 捕獲入力の使用

捕獲入力機能を使う主な要求(目的)は入って来る出来事に対して充分なプロセッサ能力を当てがうことです。2つの出来事間の時間が 際どいとします。次の出来事が起こる前に捕獲した捕獲レジスタ(ICR1)の値をプロセッサが読めなかった場合、ICR1は新しい値で上書き されます。この場合、捕獲の結果は不正にされます。

捕獲割り込みを使う時にICR1は割り込み処理ルーチンで可能な限り早く読まれるべきです。捕獲割り込みが相対的に高い優先順位で あっても、最大割り込み応答時間は他の割り込み要求のどれかを扱うのに必要とされる最大クロック周期数に依存します。

動作中にTOP値(分解能)が積極的に変更されるとき、どの動作種別での捕獲入力部の使用も推奨されません。


外部信号のデューティ比測定は各捕獲後に起動端が変更されることを必要とします。検出端の変更はICR1が読まれてしまった後に可 能な限り早く行われなければなりません。端(エッシ)の変更後、捕獲割り込み要求フラク(ICF1)はソフトウェア(I/Oビット位置への論理1書き 込み)によって解除(0)されなければなりません(訳補:端変更によってICF1が設定(1)されることを想定)。周波数のみの測定について は(割り込み処理が使われる場合)、ICF1の解除(0)は必要とされません。

15.7. 比較出力部

この16ビット比較器はTCNT1と比較レジスタ(OCR1x)を継続的に比較します。TCNT1とOCR1xが等しければ、比較器は一致を指示しま す。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF1x)を設定(1)します。許可(I=1,OCIE1x=1)なら、この比較割 り込み要求フラグは比較割り込みを発生します。OCF1xは割り込みが実行されると自動的に解除(0)されます。代わりにOCF1xはこの I/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGM13~0)ビットと比較出力選択 (COM1x1.0)ビットによって設定された動作種別に従った出力を生成するのにこの一致信号を使います。TOPとBOTTOM信号は動作 種別(81頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使われます。

比較A出力部の特殊な特性はタイマ/カウンタのTOP値(換言するとカウンタの分解能)定義を許します。カウンタの分解能に加え、TOP値は波 形生成器によって生成された波形の周期時間を定義します。

図15-4.は比較出力部の構成図を示します。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号(タイマ/カウンタ1に対してはn=1)、小文字 の'x'は比較出力部(AまたはB)を表します。直接的な比較出力部の部分でない構成図の要素は青枠(訳注:原文は灰色背景)で示さ れます。



OCR1xは12種類のパルス幅変調(PWM)のどれかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作に ついては2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR1xレジスタの更新 を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。

OCR1xのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR1x緩衝部をアクセスし、禁止されるとOCR1xレジスタを直接アクセスします。OCR1x(緩衝部またはレジスタ)の内容は書き込み操作によってのみ変更されます (タイマ/カウンタはTCNT1やICR1のようにOCR1xを自動的に更新しません)。従ってOCR1xは上位ハイトー時レジスタ(TEMP)経由で読まれ ません。けれども他の16ビットレジスタをアクセスする時のように下位ハイトを先に読むのは良い習慣です。OCR1x書き込みは16ビット全て の比較が継続的に行われるため、一時レジスタ経由で行われなければなりません。上位ハイト(OCR1xH)が先に書かれなければなりま せん。上位ハイトI/O位置がCPUによって書かれると、一時レジスタは書かれた値で更新されます。その後に下位ハイト(OCR1xL)が下位 8ビットを書かれると、(一時レジスタ内の)上位ハイトは(下位ハイト書き込みと)同じシステム クロック周期でOCR1x緩衝部またはOCR1xレジスタ のどちらかに複写されます。

16ビット レジスタ アクセス法のより多くの情報については74頁の「16ビット レジスタのアクセス」を参照してください。

(訳注) ここでは比較nxレジスタ全体をOCRnx、OCRnxを構成する緩衝部分をOCRnx緩衝部、実際の比較に使われるレジスタ本体部分をOCRnxレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

15.7.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は強制変更(FOC1x)ビットに1を書くことによって強制(変更)できます。比較一致の強制 は比較割り込み要求フラグ(OCF1x)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC1xピンは実際の比較一致が起きた場 合と同様に更新されます(COM1x1,0ビット設定がOC1xピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

15.7.2. TCNT1書き込みによる比較一致妨害

TCNT1への全てのCPU書き込みは、例えタイマ/カウンタが停止されていても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に、割り込みを起動することなく、TCNT1と同じ値に初期化されることをOCR1xに許します。

15.7.3. 比較一致部の使用

どの動作種別でのTCNT1書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、何れかの比較出力部を使う場合、TCNT1を変更する時に危険を伴います。TCNT1に書かれた値がOCR1x値と同じ場合、比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。可変TOP値のPWM動作でTOPに等しいTCNT1を書いてはいけません。(行った場合)TOPに対する比較一致は無視され、カウンタは\$FFFFへ(計数を)続けます。同様にカウンタが下降計数のとき、BOTTOMに等しいTCNT1値を書いてはいけません。

OC1xの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC1x値を設定する一番簡単な方法は標準動作で強制変更(FOC1x)ストローブビットを使うことです。波形生成種別間を変更する時であっても、OC1x(内部)レジスタはその値を保ちます。


比較出力選択(COM1x1,0)ビットが比較値(OCR1x)と共に2重緩衝されないことに気付いてください。COM1x1,0ビットの変更は直ちに有効となります。





15.8. 比較一致出力部

比較出力選択(COM1x1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC1x)状態の定義にCOM1x 1,0ビットを使います。次にCOM1x1,0ビットはOC1xビン出力元を制御します。図15-5.はCOM1x1,0ビット設定によって影響される論理回 路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oビンは赤文字(訳注:原文は太字)で示されます。COM1x1,0ビットによって 影響を及ぼされる標準I/Oボート制御レジスタ(PORTとDDR)の部分だけが示されます。OC1xの状態を参照するとき、その参照はOC1x ビンでなく内部OC1xレジスタに対してです。システム リセットが起こると、OC1xレジスタは0にリセットされます。



COM1x1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC1x)によって無効にされます。けれ どもOC1xビンの方向(入出力)はポートビンに対するポート方向レジスタ(DDR)によって未だ制御されます。OC1xビンに対するポート方向レジ スタのビット(DDR_OC1x)はOC1x値がビンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は一般 的に波形生成種別と無関係ですが、いくつかの例外があります。詳細については表15-2.、表15-3.、表15-4.を参照してください。 比較出力ビン論理回路の設計は出力が許可される前のOC1x状態の初期化を許します。いくつかのCOM1x1,0ビット設定が或る種の 動作種別に対して予約されることに注意してください。86頁の「16ビット タイマ/カウンタ1用レジスタ」をご覧ください。

COM1x1,0ビットは捕獲入力部での何の効果もありません。

15.8.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM1x1,0ビットを違うふうに使います。全ての動作種別に対してCOM1x1,0=00設定は次の 比較一致で実行すべきOC1xレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については86頁の 表15-2.を参照してください。高速PWM動作については86頁の表15-3.、位相基準PWMと位相/周波数基準PWMについては86頁の 表15-4.を参照してください。

COM1x1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制 変更(FOC1x)ストローブビットを使うことによって直ちに効果を得ることを強制できます。

15.9. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGM13~0)ビットと比較出力選択(COM1x1,0)ビットの組み合 わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼし ます。COM1x1,0ビットは生成されたPWM出力が反転されるべきか否か(反転または非反転PWM)のどちらかを制御します。非PWM動 作に対してのCOM1x1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します。80頁の「比較一致 出力部」をご覧ください。

タイミング情報の詳細については85頁の「タイマ/カウンタ1のタイミング」を参照してください。

15.9.1. 標準動作

最も単純な動作種別が標準動作(WGM13~0=0000)です。この動作種別での計数方向は常に上昇(+)で、カウンタの解除は実行されま せん。カウンタは16ビット最大値(MAX=\$FFFF)を通過すると単に範囲を超え、そして\$0000(BOTTOM)から再び始めます。通常動作で のタイマ/カウンタ溢れ(TOV1)フラグはTCNT1が\$0000になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV1フラグは 設定(1)のみで解除(0)されないことを除いて第17ビットのようになります。けれどもTOV1フラグを自動的に解除(0)するタイマ/カウンタ1溢れ 割り込みと組み合わせたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ 値は何時でも書けます。


捕獲入力部は標準動作での使用が容易です。けれども外部の事象間の最大間隔がタイマ/カウンタの分解能(16ビット長)を越えてはなら ないことに気付いてください。事象間の間隔が長すぎる場合、捕獲部に対して分解能を拡張するために、タイマ/カウンタ溢れ割り込みま たは前置分周器が使われなければなりません。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

15.9.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM13~0=0100または1100)ではOCR1AまたはICR1がカウンタの分解能を操作するのに使われ ます。CTC動作ではカウンタ(TCNT1)値がOCR1A(WGM13~0=4)またはICR1(WGM13~0=12)のどちらかと一致する時にカウンタが\$0000 に解除されます。OCR1AまたはICR1はカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出 力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイシング図は図15-6.で示されます。カウンタ(TCNT1)値はOCR1AまたはICR1のどちらかで比較一致が起こるまで 増加し、そしてその後にカウンタ(TCNT1)は解除(\$0000)されます。



TOP値を定義するのに使われるレジスタに対してOCF1AまたはICF1のどちらかを使うことにより、カウンタ値がTOP値に到達する時毎に 割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使えます。けれども前置分周な しまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更するのは、CTC動作が2重緩衝機能を持たな いために注意して行わなければなりません。OCR1AまたはICR1に書かれた新しい値がTCNT1の現在値よりも低い(小さい)場合、カウ ンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こせるのに先立って、最大値(\$FFFF)へそして次に\$0000から 始める計数をしなければならないでしょう。多くの場合でこの特性は好ましくありません。OCR1Aが2重緩衝されるので、代替はTOPを 定義するのにOCR1Aを用いる高速PWM動作(WGM13~0=1111)を使うことでしょう。

CTC動作で波形出力を生成するため、OC1A出力は比較出力選択(COM1A1,0)ビットを交互動作(=01)に設定することによって各比較 一致での論理レベル交互切替に設定できます。OC1A値はそのビンに対するデータ方向が出力(DDR_OC1A=1)に設定されない限り、 ポートビンで見えないでしょう。生成された波形はOCR1Aが0(\$0000)に設定される時に foc1A=fclk_I/O/2の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{\rm OCnA} = \frac{f_{\rm clk_I/O}}{2 \times N \times (1 + OCRnA)}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ割り込み要求(TOV1)フラグはカウンタがMAXから\$0000へ計数するのと同じタイマ/カウンタ クロック周 期で設定(1)されます。





15.9.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM13~0=0101,0110,0111,1110,1111)は高周波数PWM波形生成選択を提供します。高速PWMは それが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後BOTTOM から再び始めます。非反転比較出力動作(COM1x1,0=10)での比較出力(OC1x)はTCNT1とOCR1x間の比較一致で解除(0)され、 BOTTOMで設定(1)されます。反転出力動作(COM1x1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。単一 傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準や位相/周波数基準PWM動作よりも2倍高く できます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小 さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWMのPWM分解能は8,9,10ビットに固定、若しくはOCR1AかICR1のどちらかによって定義できます。許された最小分解能は2 ビット(OCR1AまたはICR1が\$0003設定)、最大分解能は16ビット(OCR1AまたはICR1がMAX設定)です。ビットでのPWM分解能は次式を 使うことによって計算できます。


高速PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGM13~0=0101,0110,0111)、ICR1 値(WGM13~0=1110)またはOCR1A値(WGM13~0=1111)のどれかと一致するまで増加されます。そして カウンタは(一致の)次のタイマ/カウンタ クロック周期で解除(\$0000)されます。高速PWM動作のタイミング図は図

 $R_{\rm FPWM} = \frac{\log ({\rm TOP}+1)}{\log 2}$

15-7.で示されます。本図はOCR1AかICR1がTOPを定義するのに使われる時の高速PWM動作を示します。TCNT1値はタイング図で 単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。本図は非反転と反転のPWM出力を含みます。細い赤線はOCR1x値を示 し、TCNT1値との交点(接点)がTCNT1とOCR1x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラ グ(OCF1x)は比較一致が起こると設定(1)されます。

タイマ/カウンタ溢れ割り込み要求(TOV1)フラグはカウン タがTOPに到達する時毎に設定(1)されます。加 えて、OCR1AかICR1のどちらかがTOP値を定義 するのに使われると、OCF1AまたはICF1割り込 み要求フラグはTOV1が設定(1)されるのと同じタイ マ/カウンタクロック周期で設定(1)されます。これらの 割り込みの1つが許可されるなら、その割り込み 処理ルーチンはTOPと比較値を更新するのに使え ます。

TOP値を変更するとき、プログラムは新TOP値が全 ての比較レジスタ値と等しいか大きいことを保証し なければなりません。TOP値が何れかの比較レジ スタよりも小さな場合、TCNT1とそのOCR1x間で 比較一致は決して起きません。固定TOP値を使




う場合、どのOCR1xが書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。

ICR1がTOP値を定義するのに使われるとき、ICR1を更新する手順はOCR1Aの更新と異なります。ICR1は2重緩衝されません。これ は前置分周なしまたは低い前置分周値でカウンタが走行している時にICR1が小さな値に変更される場合、書かれた新しいICR1値が TCNT1の現在値よりも小さくなる危険を意味します。その後の結果はカウンタが(その回の)TOP値での比較一致を失うことです。その後 のカウンタは比較一致が起こせるのに先立って、MAX値(\$FFFF)へそして次に\$0000から始める計数をしなければならないでしょう。し かし、OCR1Aは2重緩衝されます。この特徴は何時でも書かれることをOCR1AのI/O位置に許します。OCR1A I/O位置が書かれる と、書かれた値はOCR1A緩衝部に置かれます。OCR1A(比較)レジスタはその後にTCNT1がTOPと一致した次のタイマ/カウンタ クロック周 期にOCR1A緩衝部の値で更新されます。この更新はTCNT1の解除(\$0000)やTOV1の設定(1)と同じタイマ/カウンタ クロック周期で行われ ます。

TOPを定義するのにICR1を使うことは決まったTOP値を使う時に上手くいきます。ICR1を使うことにより、OC1AでのPWM出力を生成 するためにOCR1Aが自由に使えます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCR1A が2重緩衝機能のため、TOPとしてOCR1Aを使うことは明らかに良い選択です。

高速PWM動作での比較部はOC1xt²ンでのPWM波形の生成を許します。COM1x1,0t²ットを¹0²に設定することは非反転PWM出力を 作成し、反転PWM出力はCOM1x1,0を¹1²に設定することで生成できます。86頁の表15-3.をご覧ください。実際のOC1x値はその ポート t²ンに対するデータ方向が出力(DDR_OC1x=1)として設定される場合にだけ見えるでしょう。PWM波形はTCNT1とOCR1x間の比 較一致でOC1x(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$0000、TOPからBOTTOMへ変更)されるタイマ/カウンタ クロック周 期でのOC1xレジスタを解除(0)(または設定(1))することによって生成されます。

PWM出力周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。 OCR1xの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR



1xがBOTTOM(\$0000)に等しく設定されると、出力はTOP+1 タイマ/カクンタ クロック周期毎の狭いスパイク(パルス)になるでしょう。TOPに等し いOCR1x設定は(COM1x1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

高速PWM動作で(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOC1A設定(COM1A1,0=01)によって達成できま す。これはTOP値を定義するのにOCR1Aが使われる(WGM13~0=1111)の場合にだけ適用されます。生成された波形はOCR1Aが0 (\$0000)に設定される時にfoC1A=fclk_I/O/2の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可 されることを除いて、CTC動作でのOC1A交互出力(COM1A1,0=01)と同じです。

15.9.4. 位相基準PWM動作

 $\log 2$


 $R_{\rm PCPWM} =$

位相基準パルス幅変調(PWM)動作(WGM13~0=0001,0010,0011,1010,1011)は高分解能で正しい位相のPWM波形生成選択を提供 します。位相基準PWM動作は両傾斜(三角波)動作を基準とした位相/周波数基準PWMと似ています。カウンタはBOTTOM(\$0000)から TOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COM1x1,0=10)での比較出力(OC1x)は 上昇計数中のTCNT1とOCR1x間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM1x1,0 =11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜 (三角波)PWM動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作のPWM分解能は8,9,10ビットに固定、若しくはOCR1AかICR1のどちらかによって定義できます。許された最小分 解能は2ビット(OCR1AまたはICR1が\$0003設定)、最大分解能は16ビット(OCR1AまたはICR1がMAX設定)です。ビットでのPWM分解能 は次式を使うことによって計算できます。

位相基準PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGM13~0=0001,0010, $\log(TOP+1)$ 0011)、ICR1値(WGM13~0=1010)またはOCR1A値(WGM13~0=1011)のどれかと一致するまで増加さ れます。カウンタはTOPに到達したその時に計数方向を変更します。このTCNT1値は1タイマ/カウンタクロッ ク周期間、TOPと等しくなります。位相基準PWM動作のタイミング図は図15-8.で示されます。この図はOCR1AかICR1がTOPを定義する

のに使われる時の位相基準PWM動作を示します。TCNT1値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されま す。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR1x値を示し、TCNT1値との交点(接点)がTCNT1とOCR1x間の 比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラヴ(OCF1x)は比較一致が起こると設定(1)されます。




タイマ/カウンタ溢れ(TOV1)フラグはカウンタがBOTTOMに到達する時毎に設定(1)されます。OCR1AかICR1のどちらかがTOP値を定義す るのに使われるとき、OCF1AまたはICF1割り込み要求フラグはOCR1xレジスタが(TOPに於いて)2重緩衝値で更新されるのと同じタイマ/ カウンタクロック周期によって設定(1)されます。これらの割り込み要求フラグはカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを 発生するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れ かの比較レジスタよりも小さな場合、TCNT1とそのOCR1x間で比較一致は決して起きません。固定TOP値を使う場合、どのOCR1xが 書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。図15-8.で示される第3周期が図解するように、タイマ/カウンタ が位相基準PWM動作で走行中にTOPを積極的に変更するのは、非対称出力で終わることが有り得ます。これに対する理由は OCR1xレジスタの更新時に見出せます。OCR1x更新はTOPで起きるので、PWM周期はTOPで始まりそして終わります。これは下降傾 斜長が直前のTOP値によって決定され、一方上昇傾斜長は新しいTOP値で決定されることを意味します。これら2つの値(TOP)が違 うとき、その周期の2つの傾斜長は異なるでしょう。この長さの相違が出力での非対称な結果を生じます。

タイマ/カウンタが走行中にTOP値を変更する場合、位相基準PWM動作の代わりに位相/周波数基準PWM動作を使うことが推奨されま す。一定のTOP値を使う時に2つの動作種別間に現実的な違いはありません。

位相基準PWM動作での比較部はOC1xピンでのPWM波形の生成を許します。COM1x1,0ビットを'10'に設定することは非反転PWM出 力を作成し、反転PWM出力はCOM1x1,0を'11'に設定することで生成できます(86頁の表15-4.をご覧ください)。実際のOC1x値はそ のポートビンに対するデータ方向が出力(DDR_OC1x=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時の TCNT1とOCR1x間の比較一致でOC1x(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT1とOCR1x間の比較一 致でOC1xレジスタを解除(0)(または設定(1))することによって生成されます。

位相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。 変数Nは前置 分周数(1,8,64,256,1024)を表します。



OCR1xの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR1xが BOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出 力は逆の論理値になります。TOP値定義にOCR1Aが使われ(WGM13~0=1011)、COM1A1,0=01なら、OC1A出力はデューティ比50%で 交互に変化します。





15.9.5. 位相/周波数基準PWM動作


位相/周波数基準パルス幅変調(PWM)動作(WGM13~0=1000,1001)は高分解能で正しい位相と周波数のPWM波形生成選択を提供 します。位相/周波数基準PWM動作は両傾斜(三角波)動作を基準とした位相基準PWMと似ています。かシタはBOTTOM(\$0000)から TOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COM1x1,0=10)での比較出力(OC1x)は 上昇計数中のTCNT1とOCR1x間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM1x1,0 =11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜 (三角波)PWM動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準と位相/周波数基準PWM動作間の主な違いはOCR1xレジスタがOCR1x緩衝部によって更新される時(訳補:TOPとBOTTO M)です(図15-8.と図15-9.参照)。

位相/周波数基準PWM動作のPWM分解能はOCR1AかICR1のどちらかで定義できます。許された最小分解能は2ビット(OCR1AまたはICR1が\$0003設定)、最大分解能は16ビット(OCR1AまたはICR1がMAX設定)です。ビットでのPWM分解能は次式を使うことによって 計算できます。

```
R_{PFCPWM} = \frac{\log (TOP+1)}{\log 2} 位相/周波数基準PWM動作でのタイマ/カウンタはタイマ/カウンタ値がICR1値(WGM13~0=1000)かOCR1A 値(WGM13~0=1001)のどちらかと一致するまで増加されます。カウンタはTOPに到達したその時に計数
```

方向を変更します。このTCNT1値は1タイマ/カウンタクロック周期間、TOPと等しくなります。位相/周波数 基準PWM動作のタイング図は図15-9.で示されます。この図はOCR1AかICR1がTOPを定義するのに使われる時の位相/周波数基準 PWM動作を示します。TCNT1値はタイシング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転の PWM出力を含みます。細い赤線はOCR1x値を示し、TCNT1値との交点(接点)がTCNT1とOCR1x間の比較一致を示します(訳注:図 補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF1x)は比較一致が起こると設定(1)されます。



タイマ/カウンタ溢れ(TOV1)フラグはOCR1xレジスタが(BOTTOMに於いて)2重緩衝値で更新されるのと同じタイマ/カウンタクロック周期で設定 (1)されます。OCR1AかICR1のどちらかがTOP値を定義するのに使われるとき、OCF1AまたはICF1割り込み要求フラグはタイマ/カウンタ がTOPに到達する時毎に設定(1)されます。これらの割り込み要求フラグはカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを 発生するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNT1とそのOCR1x間で比較一致は決して起きません。

図15-9.が示すように、生成された出力は位相基準PWM動作と異なり、全ての周期で対称です。OCR1xレジスタがBOTTOMで更新されるため、上昇と下降の傾斜長は常に等しくなります。これが対称出力パルス、従って正しい周波数を与えます。

TOPを定義するのにICR1を使うことは決まったTOP値を使う時に上手くいきます。ICR1を使うことにより、OC1AでのPWM出力を生成 するためにOCR1Aが自由に使えます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCR1A が2重緩衝機能のため、TOPとしてOCR1Aを使うことは明らかに良い選択です。

位相/周波数基準PWM動作での比較部はOC1xピンでのPWM波形の生成を許します。COM1x1,0ビットを'10'に設定することは非反転 PWM出力を作成し、反転PWM出力はCOM1x1,0を'11'に設定することで生成できます(86頁の表15-4.をご覧ください)。実際のOC1x 値はそのポート ピンに対するデータ方向が出力(DDR_OC1x=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加す る時のTCNT1とOCR1x間の比較一致でOC1x(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT1とOCR1x間の 比較一致でOC1xレジスタを解除(0)(または設定(1))することによって生成されます。

位相/周波数基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。変数 Nは前置分周数(1,8,64,256,1024)を表します。 $f_{\text{OCnxPFCPWM}} = \frac{f_{\text{clk}_I/O}}{2 \times N \times \text{TOP}}$

OCR1xの両端値は位相/周波数基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作では OCR1xがBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに 対する出力は逆の論理値になります。TOP値定義にOCR1Aが使われ(WGM13~0=1001)、COM1A1,0=01なら、OC1A出力はデュー ティ比50%で交互に変化します。

15.10. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従ってタイマ/カウンタ クロック(clkT1)が下図のクロック許可信号として示されます。この図は割り込みフラグが 設定(1)される時、そしてOCR1xレジスタがOCR1x緩衝値で更新される時(2重緩衝を使う動作種別のみ)の情報を含みます。図15-10. はOCF1xの設定についてのタイミング図を示します。

| 図15-10. 前置分周なし(1/1)のタイマ/カウンタ、OCF1x設定 タイミング | | | | | | | | | |
|--|---------|----------------|---------|-----------|--|--|--|--|--|
| clk _{I/O} | | | | | | | | | |
| clk_{Tn} ($clk_{I/O}/1$) | | | | | | | | | |
| TCNT1 | OCRnx-1 | X OCRnx | OCRnx+1 | X OCRnx+2 | | | | | |
| OCRnx | | OCRnx值 | | | | | | | |
| OCFnx | | | ļ | | | | | | |

図15-11.は同じタイミングデータを示しますが、前置分周器が許可されています。




図15-12.は各動作種別でのTOP近辺の計数手順を示します。位相/周波数基準PWM動作使用時のOCRnxレジスタはBOTTOMで更新されます。タイシング図は同じになりますが、当然TOPはBOTTOMで、TOP-1はBOTTOM+1でなどのように置き換えられます。BOTT OMでTOV1を設定(1)する動作種別についても、同様な名称変更が適用されます。

図15-12. 前置分周なし(1/1)のタイマ/カウンタ、TOP近辺 タイミンク

| clk _{I/O} | | | | |
|---|-------|------|----------|----------------|
| clk _{Tn} (clk _{I/O/1}) | | | - | |
| TCNT1 (CTC,FPWM) | TOP-1 | ТОР | Х ВОТТОМ | BOTTOM+1 |
| TCNT1 (PCPWM,PFCPWM) | TOP-1 | ТОР | TOP-1 | TOP-2 |
| TOVn(FPWM) ICFn(TOP使用時) | | | | |
| OCRnx(TOP更新時) | IEOCF | Rnx值 | X 新OC | Rnx値 |

図15-13.は同じタイミングデータを示しますが、前置分周器が許可されています。

| 図15-13. 前置分周器(fclk_I/O/8)のタイマ/カウンタ、TOP近辺 タイミング | | | | | | | | |
|--|----|-------|------|-------------|----------|--|--|--|
| clk _{I/O} | ЛĻ | | | | | | | |
| clk _{Tn} (clk _{I/O/8}) | Л | | | | | | | |
| TCNT1 (CTC,FPWM) | | TOP-1 | ТОР | BOTTOM | BOTTOM+1 | | | |
| TCNT1 (PCPWM,PFCPWM) | | TOP-1 | ТОР | TOP-1 | X TOP-2 | | | |
| TOVn(FPWM) ICFn(TOP使用時) | | | | | | | | |
| OCRnx(TOP更新時) | | 旧OCF | Rnx値 | X 新(| OCRnx值 | | | |





15.11. 16ビット タイマ/カウンタ1 用レシ スタ

15.11.1. タイマ/カウンタ1制御レジスタA (Timer/Counter1 Control Register A) TCCR1A

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|--------|--------|--------|--------|---|---|-------|-------|--------|
| (\$80) | COM1A1 | COM1A0 | COM1B1 | COM1B0 | - | _ | WGM11 | WGM10 | TCCR1A |
| Read/Write | R/W | R/W | R/W | R/W | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7,6 - COM1A1,0:比較1A出力選択(Compare Output Mode1A bit 1 and 0)

・ビット5,4 - COM1B1,0:比較1B出力選択 (Compare Output Mode1B bit 1 and 0)

COM1A1,0とCOM1B1,0は各々OC1AとOC1B比較出力ピンの動作を制御します。COM1A1,0ビットの1つまたは両方が1を書かれると、 OC1A出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。COM1B1,0ビットの1つまたは両方が1を書かれる と、OC1B出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC1A またはOC1Bピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC1AまたはOC1Bがピンに接続されるとき、COM1x1,0ビットの機能はWGM13~0ビット設定に依存します。表15-2.はWGM13~0ビットが 標準動作またはCTC動作(つまり非PWM)に設定される時のCOM1x1,0ビット機能を示します。

表15-2. 非PWM動作での比較出力選択(注: xはAまたはB)

| COM1x1 | COM1x0 | 意味 |
|--------|--------|------------------------|
| 0 | 0 | 標準ポート動作 (OC1x切断) |
| 0 | 1 | 比較一致でOC1xピントゲル(交互)出力 |
| 1 | 0 | 比較一致でOC1xピン Lowレヘル出力 |
| 1 | 1 | 比較一致でOC1xピン Highレヘブル出力 |

表15-3.はWGM13~0ビットが高速PWM動作に設定される時のCOM1x1,0ビット機能を示します。

表15-3. 高速PWM動作での比較出力選択 (注: xはAまたはB, Xは0または1)

| COM1x1 | COM1x0 | 意味 |
|--------|--------|---|
| 0 | 0 | 標準ポート動作 (OC1x切断) |
| 0 | 1 | WGM13~0=111X : 比較一致でOC1Aビントグル(交互)出力、OC1Bは標準ホート動作(OC1B切断) WGM13~0上記以外:標準ホート動作(OC1x切断) |
| 1 | 0 | 比較一致でLow、BOTTOMでHighをOC1xヒンへ出力(非反転動作) |
| 1 | 1 | 比較一致でHigh、BOTTOMでLowをOC1xピンへ出力(反転動作) |

注: COM1x1が設定(1)され、OCR1xがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BO TTOMでの設定(1)または解除(0)は実行されます。より多くの詳細については82頁の「高速PWM動作」をご覧ください。

表15-4.はWGM13~0ビットが位相基準または位相/周波数基準PWM動作に設定される時のCOM1x1,0ビット機能を示します。

表15-4. 位相基準または位相/周波数基準PWM動作での比較出力選択(注: xはAまたはB, XはOまたは1)

| COM1x1 | COM1x0 | 意味 |
|--------|--------|---|
| 0 | 0 | 標準ポート動作 (OC1x切断) |
| 0 | 1 | WGM13~0=10X1 : 比較一致でOC1Aピントグル(交互)出力、OC1Bは標準ポート動作(OC1B切断) WGM13~0上記以外:標準ポート動作(OC1x切断) |
| 1 | 0 | 上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC1xtジへ出力 |
| 1 | 1 | 上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC1xtピンへ出力 |

注: COM1x1が設定(1)され、OCR1xがTOPと等しい時に特別な状態が起きます。より多くの詳細については83頁の「位相基準P WM動作」をご覧ください。

・ビット1,0 - WGM11,0:波形生成種別(Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レシ、スタB(TCCR1B)で得られるWGM13,2ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大計数(TOP) 値供給元、使われるべき波形生成のどの形式かを制御します(表15-5.参照)。タイマ/カウンタ部によって支援される動作種別は標準動 作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と3形式のハ゜ルス幅変調(PWM)動作です。81頁の「動作種別」をご覧ください。

| 表15-5 | 表15−5. 波形生成種別選択 | | | | | | | | |
|-------|-----------------|-----------------|----------------------|-------------------------|-----------------------|--------|--------------|-------------|--|
| 番号 | WGM13 | WGM12 (CTC1) | WGM11 (PWM11) | WGM10 (PWM10) | タイマ/カウンタ動作種別 | TOP值 | OCR1x 更新時 | TOV1 設定時 | |
| 0 | 0 | 0 | 0 | 0 | 標準動作 | \$FFFF | 即値 | MAX | |
| 1 | 0 | 0 | 0 | 1 | 8ビット位相基準PWM動作 | \$00FF | TOP | BOTTOM | |
| 2 | 0 | 0 | 1 | 0 | 9比,补位相基準PWM動作 | \$01FF | TOP | BOTTOM | |
| 3 | 0 | 0 | 1 | 1 | 10ビット位相基準PWM動作 | \$03FF | TOP | BOTTOM | |
| 4 | 0 | 1 | 0 | 0 | 比較一致タイマ/カウンタ解除(CTC)動作 | OCR1A | 即値 | MAX | |
| 5 | 0 | 1 | 0 | 1 | 8ビット高速PWM動作 | \$00FF | BOTTOM | TOP | |
| 6 | 0 | 1 | 1 | 0 | 9ビット高速PWM動作 | \$01FF | BOTTOM | TOP | |
| 7 | 0 | 1 | 1 | 1 | 10ビット高速PWM動作 | \$03FF | BOTTOM | TOP | |
| 8 | 1 | 0 | 0 | 0 | 位相/周波数基準PWM動作 | ICR1 | BOTTOM | BOTTOM | |
| 9 | 1 | 0 | 0 | 1 | 位相/周波数基準PWM動作 | OCR1A | BOTTOM | BOTTOM | |
| 10 | 1 | 0 | 1 | 0 | 位相基準PWM動作 | ICR1 | TOP | BOTTOM | |
| 11 | 1 | 0 | 1 | 1 | 位相基準PWM動作 | OCR1A | TOP | BOTTOM | |
| 12 | 1 | 1 | 0 | 0 | 比較一致タイマ/カウンタ解除(CTC)動作 | ICR1 | 即値 | MAX | |
| 13 | 1 | 1 | 0 | 1 | (予約) | - | - | - | |
| 14 | 1 | 1 | 1 | 0 | 高速PWM動作 | ICR1 | BOTTOM | TOP | |
| 15 | 1 | 1 | 1 | 1 | 高速PWM動作 | OCR1A | BOTTOM | TOP | |

注: CTC1とPWM11,0ビット定義名は旧名です。WGM12~0定義を使ってください。しかし、これらのビットの機能と位置は旧版のタイマ / カウンタと一致します。

15.11.2. タイマ/カウンタ1制御レジスタB (Timer/Counter1 Control Register B) TCCR1B

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|-------|-------|---|-------|-------|------|------|------|--------|
| (\$81) | ICNC1 | ICES1 | - | WGM13 | WGM12 | CS12 | CS11 | CS10 | TCCR1B |
| Read/Write | R/W | R/W | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - ICNC1: 捕獲起動入力1雑音消去許可 (Input Capture1 Noise Canceler)

このビットを(1に)設定することが捕獲起動入力雑音消去器を活性(有効)にします。雑音消去器が有効にされると、捕獲起動入力 (ICP1)ピンからの入力が濾波されます。この濾波器機能はそれが出力を更新するのに、連続4回等しく評価されたICP1ピンの採取を必 要とします。雑音消去器が許可されると、捕獲入力はそれによって4発振器(システム クロック)周期遅らされます。

• ビット6 - ICES1 : 捕獲起動入力端選択 (Input Capture1 Edge Select)

このビットは出来事での捕獲を起動するのに使われる捕獲起動入力(ICP1)ピンのどちらかの端(エッジ)を選びます。ICES1ビットが0を書かれると起動動作として下降(負)端が使われ、ICES1ビットが1を書かれると上昇(正)端が捕獲を起動します。

捕獲がICES1設定に従って起動されると、カウンタ値が捕獲レシ、スタ(ICR1)に複写されます。この出来事は捕獲入力割り込み要求フラク (ICF1)も設定(1)し、そしてこれは、この割り込みが許可されていれば捕獲入力割り込みを起こすのに使えます。

ICR1がTOP値として使われると(TCCR1AとTCCR1Bに配置されたWGM13~0ビットの記述をご覧ください)、ICP1が切り離され、従って 捕獲入力機能は禁止されます。

・ビット5 - Res : 予約 (Reserved)

このビットは将来の使用に対して予約されています。将来のデバイスとの共通性を保つため、TCCR1Bが書かれるとき、このビットは0を書かれなければなりません。

・ビット4,3 - WGM13,2:波形生成種別 (Waveform Generation Mode bit 3 and 2)

TCCR1AのWGM11,0ビット記述をご覧ください。





・ビット2~0 - CS12~0: クロック選択1 (Clock Select1, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT1)によって使われるべきクロック元を選びます。図15-10.と図15-11.をご覧ください。

| 衣10-0. %1 4/ | カウンダレイノフシ | リソ選択 | |
|--------------|-----------|------|-----------------------------------|
| CS12 | CS11 | CS10 | 意味 |
| 0 | 0 | 0 | 停止 (タイマ/カウンタ1動作停止) |
| 0 | 0 | 1 | clk _{I/O} (前置分周なし) |
| 0 | 1 | 0 | clk _{I/O} /8 (8分周) |
| 0 | 1 | 1 | clk _{I/O} /64 (64分周) |
| 1 | 0 | 0 | clk _{I/O} /256 (256分周) |
| 1 | 0 | 1 | clk _{I/O} /1024 (1024分周) |
| 1 | 1 | 0 | T1ピンの下降端 (外部クロック) |
| 1 | 1 | 1 | T1ピンの上昇端 (外部クロック) |

表15-6. タイマ/カウンタ1入力クロック選択

タイマ/カウンタ1に対して外部ピン(クロック)動作が使われる場合、例えT1ピンが出力として設定されても、T1ピンの遷移はカウンタをクロック駆動 します。この特性はソフトウェアに計数制御を許します。

15.11.3. タイマ/カウンタ1制御レジズタC (Timer/Counter1 Control Register C) TCCR1C

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|-------|-------|---|---|---|---|---|---|--------|
| (\$82) | FOC1A | FOC1B | - | - | - | - | - | - | TCCR1C |
| Read/Write | W | W | R | R | R | R | R | R | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - FOC1A : OC1A強制変更 (Force Output Compare 1A)

• ビット6 - FOC1B: OC1B強制変更 (Force Output Compare 1B)

FOC1A/FOC1BL'ットはWGM13~0L'ットが非PWM動作を指示する時だけ有効です。けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR1Cが書かれる場合、これらのL'ットは0に設定されなければなりません。FOC1A/FOC1BL'ットに論理1を書くと波形生成部で直ちに比較一致が強制されます。OC1x出力はCOM1x1,0L'ット設定に従って変更されます。FOC1A/FOC1BL'ットがストローブとして実行されることに注意してください。それによって強制された比較の効果を決めるのはCOM1x1,0L'ットに存在する値です。

FOC1A/FOC1Bストローフ、は何れの割り込みの生成もTOPとしてOCR1Aを使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$0000)も行いません。

FOC1A/FOC1Bビットは常に0として読みます。

15.11.4. אָלָע/אָליאָאָן (Timer/Counter1) TCNT1H,TCNT1L (TCNT1)

| ヒット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | _ |
|------------|-------|-----|-----|-----|-----|-----|-----|-------|--------|
| (\$85) | (MSB) | | | | | | | | TCNT1H |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| (\$84) | | | | | | | | (LSB) | TCNT1L |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

この2つのタイマ/カウンタ I/O位置(TCNT1HとTCNT1Lを合わせたTCNT1)は、読み書き両方についてタイマ/カウンタ部の16ビットカウンタに 直接アクセスします。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読み書きされるのを保証するため、このアクセ スは8ビット上位バイトー時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。74 頁の「16ビットレジスタのアクセス」をご覧ください。

カウンタが走行中にカウンタ(TCNT1)を変更することはOCR1xの1つとTCNT1間の比較一致消失の危険を誘発します。 TCNT1への書き込みは全ての比較部に対して次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。

15.11.5. タイマ/カウンタ1 比較Aレジスタ (Timer/Counter1 Output Compare Register A) OCR1AH, OCR1AL (OCR1A)

| ビット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | _ |
|------------|-------|-----|-----|-----|-----|-----|-----|-------|--------|
| (\$89) | (MSB) | | | | | | | | OCR1AH |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| (\$88) | | | | | | | | (LSB) | OCR1AL |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

15.11.6. タイマ/カウンタ1 比較Bレジスタ (Timer/Counter1 Output Compare Register B) OCR1BH,OCR1BL (OCR1B)

| ビット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | _ |
|------------|-------|-----|-----|-----|-----|-----|-----|-------|--------|
| (\$8B) | (MSB) | | | | | | | | OCR1BH |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| (\$8A) | | | | | | | | (LSB) | OCR1BL |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

この比較レジスタは継続的にカウンタ(TCNT1)値と比較される16ビット値を含みます。一致は比較一致割り込みやOC1xビンでの波形出力を生成するのに使えます。

この比較レジスタは容量が16ビットです。CPUがこれらのレジスタへ書く時に上位と下位の両バイトが同時に書かれるのを保証するため、このアクセスは8ビット上位バイトー時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。74頁の「16ビットレジスタのアクセス」をご覧ください。

15.11.7. タイマ/カウンタ1 捕獲レジスタ (Timer/Counter1 Input Capture Register) ICR1H,ICR1L (ICR1)

| ビット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | _ |
|------------|-------|-----|-----|-----|-----|-----|-----|-------|-------|
| (\$87) | (MSB) | | | | | | | | ICR1H |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| (\$86) | | | | | | | | (LSB) | ICR1L |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

この捕獲レジスタはICP1ピン(またはタイマ/カウンタ1については任意のアナログ比較器出力)で出来事が起こる毎にカウンタ(TCNT1)値で更新 されます。この捕獲レジスタはタイマ/カウンタのTOP値を定義するのに使えます。

この捕獲レジスタは容量が16ビットです。CPUがこれらのレジスタをアクセスする時に上位と下位の両ハイトが同時に読まれるのを保証するため、このアクセスは8ビット上位ハイトー時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。74頁の「16ビットレジスタのアクセス」をご覧ください。





15.11.8. タイマ/カウンタ1割り込み許可レジスタ (Timer/Counter1 Interrupt Mask Register) TIMSK1

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|---|-------|---|---|--------|--------|-------|--------|
| (\$6F) | - | - | ICIE1 | - | - | OCIE1B | OCIE1A | TOIE1 | TIMSK1 |
| Read/Write | R | R | R/W | R | R | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット5 - ICIE1: タイマ/カウンタ1捕獲割り込み許可 (Timer/Counter1 Input Capture Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ1捕獲割り込みが許可されます。タイマ/カウンタ1割り込み要求フラグレジスタ(TIFR1)に配置された捕獲割り込み要求フラグ(ICF1)が設定(1)されると、対応する割り込み ヘクタ(32頁の「割り込み」参照)が実行されます。

・ビット2 - OCIE1B: タイマ/カウンタ1比較B割り込み許可 (Timer/Counter1 Output Compare B Match Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ1比較B一致割り込みが許可 されます。タイマ/カウンタ1割り込み要求フラグレジスタ(TIFR1)に配置された比較1B割り込み要求フラグ(OCF1B)が設定(1)されると、対応す る割り込み、シタ(32頁の「割り込み」参照)が実行されます。

・ビット1 - OCIE1A : タイマ/カウンタ1比較A割り込み許可 (Timer/Counter1 Output Compare A Match Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ1比較A一致割り込みが許可 されます。タイマ/カウンタ1割り込み要求フラグレジスタ(TIFR1)に配置された比較1A割り込み要求フラグ(OCF1A)が設定(1)されると、対応す る割り込みへ、クタ(32頁の「割り込み」参照)が実行されます。

•ビット0 - TOIE1: タイマ/カウンタ1溢れ割り込み許可 (Timer/Counter1 Overflow Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ1溢れ割り込みが許可されます。タイマ/カウンタ1割り込み要求フラケ、レジスタ(TIFR1)に配置されたタイマ/カウンタ1溢れ割り込み要求フラケ、(TOV1)が設定(1)されると、対応する割り込み、*クタ(32頁の「割り込み」参照)が実行されます。

15.11.9. タイマ/カウンタ1割り込み要求フラク レジスタ (Timer/Counter1 Interrupt Flag Register) TIFR1

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|---|---|------|---|---|-------|-------|------|-------|
| \$16 (\$36) | _ | - | ICF1 | - | - | OCF1B | OCF1A | TOV1 | TIFR1 |
| Read/Write | R | R | R/W | R | R | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット5 - ICF1: タイマ/カウンタ1捕獲割り込み要求フラク (Timer/Conter1, Input Capture Flag)

ICP1ピンに捕獲の事象が起こると、このフラグが設定(1)されます。捕獲レジスタ(ICR1)がWGM13~0によってTOP値として設定されると、 ICF1フラグはカウンタがTOP値に到達する時に設定(1)されます。

捕獲割り込みベクタが実行されると、ICF1は自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもICF1は解除(0)できます。

・ビット2 - OCF1B: タイマ/カウンタ1比較B割り込み要求フラク (Timer/Conter1, Output Compare B Match Flag)

このフラグはカウンタ(TCNT1)値が比較Bレジスタ(OCR1B)と一致した後(次)のタイマ/カウンタ クロック周期で設定(1)されます。

強制的な比較出力(FOC1B)ストローブがOCF1Bフラグを設定(1)しないことに注意してください。

比較B一致割り込みベクタが実行されると、OCF1Bは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによっても OCF1Bは解除(0)できます。

・ビット1 - OCF1A: タイマ/カウンタ1比較A割り込み要求フラグ (Timer/Conter1, Output Compare A Match Flag)

このフラグはカウンタ(TCNT1)値が比較Aレジスタ(OCR1A)と一致した後(次)のタイマ/カウンタ クロック周期で設定(1)されます。

強制的な比較出力(FOC1A)ストローブがOCF1Aフラグを設定(1)しないことに注意してください。

比較A一致割り込みベクタが実行されると、OCF1Aは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによっても OCF1Aは解除(0)できます。

•ビット0 - TOV1: タイマ/カウンタ1溢れ割り込み要求フラグ (Timer/Counter1 Overflow Flag)

この7ラグの(1)設定はWGM13~0ビット設定に依存します。標準またはCTC動作でのTOV17ラグはタイマ/カウンタ1溢れ時に設定(1)されます。他のWGM13~0ビット設定を使用する時のTOV17ラグ動作については87頁の表15-5.を参照してください。

タイマ/カウンタ1溢れ割り込み、^{*}クタが実行されると、TOV1は自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもTOV1は解除(0)できます。

16. タイマ/カウンタ0とタイマ/カウンタ1の前置分周器

タイマ/カウンタ0とタイマ/カウンタ1は同じ前置分周器部を共用しますが、タイマ/カウンタは異なる前置分周器設定ができます。以下の記述はタイ マ/カウンタ0とタイマ/カウンタ1の両方に適用されます。

16.1. 内部クロック元

タイマ/カウンタはシステム クロック(CSn2~0=001設定)によって直接的にクロック駆動できます。これはシステム クロック周波数(f_{clk_l/O})と等しいタイマ /カウンタ最大クロック周波数での最高速動作を提供します。選択で前置分周器からの4つのタップの1つがクロック元として使えます。この前 置分周したクロックはf_{clk_l/O}/8, f_{clk_l/O}/64, f_{clk_l/O}/256, f_{clk_l/O}/1024の何れかの周波数です。

16.2. 前置分周器リセット


この前置分周器は自由走行で(換言するとタイマ/カウンタのクロック選択論理回路と無関係に動作する)、タイマ/カウンタ0とタイマ/カウンタ1によって共用されます。前置分周器はタイマ/カウンタのクロック選択によって影響を及ぼされないため、前置分周器の状態は前置分周したクロックが使われる状況に対して密接に関係します。タイマ/カウンタが許可され、前置分周器によってクロック駆動される(CSn2~0=5~2)とき、前置分周加工の一例が生じます。タイマ/カウンタが許可される時から最初の計数が起きるまでのシステムクロック周期数はNが前置分周値(8, 64, 256, 1024)とすると、1~N+1 システムクロック周期になり得ます。

プログラム実行にタイマ/カウンタを同期することに対して前置分周器リセットを使うことが可能です。しかし、同じ前置分周器を共用する他のタ イマ/カウンタも前置分周を使う場合、注意が必要とされなければなりません。前置分周器リセットはそれが接続される全タイマ/カウンタについ ての前置分周器周期に影響を及ぼします。

16.3. 外部クロック元

T0/T1ピンに印加された外部クロック元はタイマ/カウンタクロック(fclk_T0/fclk_T1)として使えます。このT0/T1ピンはピン同期化論理回路によっ て全てのシステムクロック周期に一度採取されます。この同期化(採取)された信号はその後に端(エッシブ)検出器を通して通過されます。図 16-1.はT0/T1同期化と端検出器論理回路の機能等価構成図を示します。レジスタは内部システムクロック(fclk_I/O)の上昇端でクロック駆動 されます。ラッチは内部システムクロックのHigh区間で通過(Low区間で保持)です。

端検出器は上昇端(CSn2~0=111)または下降端(CSn2~0=110)の検出毎に1つのclkT0/clkT1パルスを生成します。



同期化と端検出器論理回路はT0/T1ピンへ印加された端から計数器が更新されるまでに2.5~3.5システム クロック周期の遅延をもたらします。

クロック入力の許可と禁止はT0/T1が最低1システム クロック周期に対して安定してしまっている時に行われなければならず、さもなければ 不正なタイマ/カウンタ クロック パルスが生成される危険があります。


印加された外部クロックの各半周期は正しい採取を保証するために1システムクロック周期より長くなければなりません。この外部クロックは 50%/50%デューティ比で与えられるものとして、システムクロック周波数の半分未満(f_{EXTclk}<f_{clk_I/O}/2)であることが保証されなければなりま せん。エッジ検出器が採取を使うため、検出できる外部クロックの最大周波数は採取周波数の半分です(ナイキストの標本化定理)。然しな がら、発振元(クリスタル発振子、セラミック振動子、コンデンサ)公差によって引き起こされたシステムクロック周波数やデューティ比の変動のため、 外部クロック元の最大周波数はf_{clk_I/O}/2.5未満が推奨されます。

外部クロック元は前置分周できません。





図16-2. タイマ/カウンタ0とタイマ/カウンタ1の前置分周器部構成図



16.4. 同期系タイマ/カウンタ前置分周器用レジスタ

16.4.1. 一般タイマ/カウンタ制御レジスタ (General Timer/Counter Control Register) GTCCR

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-----|---|---|---|---|---|------|-------|-------|
| \$23 (\$43) | TSM | - | - | - | - | _ | PSR2 | PSR10 | GTCCR |
| Read/Write | R/W | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - TSM: タイマ/カウンタ同時動作 (Timer/Counter Synchronization Mode)

TSMビットに1を書くことがタイマ/カウンタ同期化動作を活性(有効)にします。この動作でPSR2とPSR10へ書かれる値は保持され、従って対応する前置分周器リセット信号の有効を保持します。これは対応するタイマ/カウンタを停止し、設定中にそれらの1つが進行する危険なしに同じ値に設定できるのを保証します。TSMビットが0を書かれると、PSR2とPSR10ビットはハートウェアによって解除(0)され、同時にタイマ/カウンタが計数を始めます。

・ビット0 - PSR10: タイマ/カウンタ1,0 前置分周器リセット(Prescaler Reset Timer/Counter 1,0)

このビットが1の時にタイマ/カウンタ0とタイマ/カウンタ1の前置分周器がリセットします。TSMビットが設定(1)されている場合を除き、通常、このビットはハートウェアによって直ちに解除(0)されます。タイマ/カウンタ0とタイマ/カウンタ1は同じ前置分周器を共用し、この前置分周器のリセットが両方のタイマ/カウンタに影響を及ぼすことに注意してください。


17.8ビットタイマ/カウンタ2 (PWM, 非同期動作付き)

17.1. 特徴

- 単一比較部付き計数器
- •比較一致でのタイマ/カウンタ解除(自動再設定)
- 不具合なしで正しい位相のパルス幅変調器 (PWM)
- 周波数発生器
- クロック用10ビット前置分周器
- 溢れと比較一致割り込み(TOV2とOCF2A)
- ・I/O(システム)クロックに依存しない時計用外部32kHzクリスタルからのクロック駆動可能

17.2. 概要

タイマ/カウンタ2は単一比較部付き汎用8ビットタイマ/カウンタ部です。この8ビットタイマ/カウンタの簡単化した構成図は図17-1.で示されます。 I/Oピンの実際の配置については2頁の「ビン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤 文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は103頁の「8ビット タイマ/カウンタ2用レジスタ」で一覧されます。



17.2.1. 関係レジスタ

タイマ/カウンタ(TCNT2)と比較レジスタ(OCR2A)は8ビットのレジスタです。割り込み要求信号はタイマ/カウンタ割り込み要求レジスタ(TIFR2)で全 て見えます。全ての割り込みはタイマ/カウンタ割り込み許可レジスタ(TIMSK2)で個別に遮蔽(禁止)されます。TIFR2とTIMSK2はこの図で 示されません。

このタイマ/カウンタは内部的、前置分周器経由、または本章内後ろで詳述されるようにTOSC1/2ピンから非同期にクロック駆動されます。 非同期動作は非同期状態レジェタ(ASSR)によって制御されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するのに使う クロック元を制御します。クロック元が選ばれないと、このタイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタ クロック(clkT 2)として参照されます。

2重緩衝化した比較レジスタ(OCR2A)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC2A)ピンでPWMまたは可変周 波数出力を生成するための波形生成器によって使えます。詳細については95頁の「比較出力部」をご覧ください。この比較一致発 生は比較出力割り込み要求の発生に使える比較一致割り込み要求フラク(OCF2A)も設定(1)します。

17.2.2. 定義

本文書でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n' はタイマ/カウンタ番号、この場合は2で置き換えます。けれどもプログラムでレジ スタまたはビット定義に使う時は正確な形式が使われなければなりません (例えばタイマ/カウンタ2のカウンタ値のアクセスに対するTCNT2のように)。

表17-1.の定義は本文書を通して広範囲に渡って使われます。

| 表17-1. 用語定義 | | | | | | | | | |
|-------------|---|--|--|--|--|--|--|--|--|
| 用語 | 意味 | | | | | | | | |
| BOTTOM | タイマ/カウンタが\$00に到達した時。 | | | | | | | | |
| MAX | タイマ/カウンタが\$FF(255)に到達した時。 | | | | | | | | |
| TOP | タイマ/カウンタが指定された固定値(\$FF) またはOCR2A値に到達した時。この指 定(TOP)値は動作種別に依存します。 | | | | | | | | |






17.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部同期または外部非同期クロック元によってクロック駆動できます。既定のクロック元(clk_T2)はMCUクロック(clk_I/O)と同じです。非同期状態レジスタ(ASSR)の非同期動作許可(AS2)ビットが論理1を書かれると、クロック元はTOSC1とTOSC2に繋がったタイマ/カウンタ用発振器から取得されます。非同期動作の詳細については105頁の「非同期状態レジスタ(ASSR)」をご覧ください。クロック元と前置分周器の詳細については102頁の「タイマ/カウンタ2の前置分周器」をご覧ください。

17.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。図17-2.は、このカウンタとその周辺環境の構成図を示します。



使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkT2)で解除(\$00)、増加(+1)、または減少(-1)されます。clkT2はクロック選択 (CS22~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CS22~0=000)時にタイマ/カウンタ は停止されます。けれどもTCNT2値はタイマ/カウンタクロック(clkT2)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込 みは全てのカウンタ解除や計数動作を無視します(上位優先権を持ちます)。

計数順序(方法)はタイマ/カウンタ制御レシ、スタ(TCCR2A)に配置された波形生成種別(WGM21,0)ビットの設定によって決定されます。これ らはカウンタ動作(計数)方法とOC2A比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより 多くの詳細に関しては97頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOV2)フラグはWGM21,0ビットによって選ばれた動作種別に従って設定(1)されます。TOV2はCPU割り込み発生に使えます。

17.5. 比較出力部


この8ビット比較器はTCNT2と比較レシ、スタ(OCR2A)を継続的に比較します。TCNT2とOCR2Aが等しければ、比較器は一致を指示しま す。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF2A)を設定(1)します。許可(I=1, OCIE2A=1)なら、この比較 割り込み要求フラグは比較割り込みを発生します。OCF2Aは割り込みが実行されると自動的に解除(0)されます。代わりにOCF2Aはこ のビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGM21,0)ビットと比較出力選択

(COM2A1,0)ビットによって設定された動作種別に従った出力を 生成するのにこの一致信号を使います。MAXとBOTTOM信号 は動作種別(97頁の「動作種別」参照)のいくつかで両端値の特 別な場合を扱うため、波形生成器によって使われます。

図17-3.は比較出力部の構成図を示します。

OCR2Aはパルス幅変調(PWM)の何れかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR2Aレジスタの更新を同期化します。この同期化は奇数長や非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。

OCR2Aのアクセスは複雑なように思えますが決してそんなことは ありません。2重緩衝動作が許可されるとCPUはOCR2A緩衝部 をアクセスし、禁止されるとOCR2Aレジスタを直接アクセスします。



17.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は強制変更(FOC2A)ビットに1を書くことによって強制(変更)できます。比較一致の強制 は比較割り込み要求フラグ(OCF2A)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC2Aピンは実際の比較一致が起きた場 合と同様に更新されます(COM2A1,0ビット設定がOC2Aピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

17.5.2. TCNT2書き込みによる比較一致妨害

TCNT2への全てのCPU書き込みは、例えタイマ/カウンタが停止されていても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT2と同じ値に初期化されることをOCR2Aに許します。

17.5.3. 比較一致部の使用

どの動作種別でのTCNT2書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使う場合、TCNT2を変更する時に危険を伴います。TCNT2に書かれた値がOCR2A値と同じ場合に比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT 2値を書いてはいけません。

OC2Aの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC2A値を設定する一番簡単な方法は標準動作で強制変更(FOC2A)ストローフ、ビットを使うことです。波形生成動作種別間を変更する時であっても、OC2A(内部)レジスタはその値を保ちます。


比較出力選択(COM2A1,0)ビットが比較値(OCR2A)と共に2重緩衝されないことに気付いてください。COM2A1,0ビットの変更は直ちに 有効となります。





17.6. 比較一致出力部

比較出力選択(COM2A1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC2A)状態の定義にCOM2A 1,0ビットを使います。またCOM2A1,0ビットはOC2Aビン出力元を制御します。図17-4.はCOM2A1,0ビット設定によって影響を及ぼされる 論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oビンは赤文字(訳注:原文は太字)で示されます。COM2A1,0ビット によって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC2Aの状態を参照するとき、その参照 はOC2Aビンでなく内部OC2Aレジスタに対してです。



COM2A1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC2A)によって無効にされます。けれどもOC2Aビンの方向(入出力)はポートビンに対するポート方向レジスタ(DDR)によって未だ制御されます。OC2Aビンに対するポート方向レジスタのビット(DDR_OC2A)はOC2A値がビンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形生成種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC2A状態の初期化を許します。いくつかのCOM2A1,0ビット設定が或る種の動作種別に対して予約されることに注意してください。103頁の「8ビット タイマ/カウンタ2用レジスタ」をご覧ください。

17.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM2A1,0ビットを違うふうに使います。全ての動作種別に対してCOM2A1,0=00設定は次の 比較一致で実行すべきOC2Aレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については103頁 の表17-3.を参照してください。高速PWM動作については103頁の表17-4.、位相基準PWMについては103頁の表17-5.を参照してく ださい。

COM2A1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制 変更(FOC2A)ストローブビットを使うことによって直ちに効果を得ることを強制できます。

17.7. 動作種別

動作種別(換言するとタイマ/カウンタと比較出力ピンの動作)は波形生成種別(WGM21,0)ビットと比較出力選択(COM2A1,0)ビットの組み合 わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼし ます。COM2A1,0ビットは生成されるPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。 非PWM動作に対するCOM2A1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(96頁の 「比較一致出力部」をご覧ください)。

タイミング情報の詳細については100頁の「タイマ/カウンタ2のタイミング」を参照してください。

17.7.1. 標準動作


最も単純な動作種別が標準動作(WGM21,0=00)です。本動作種別での計数方向は常に上昇(+)で、カウンタ解除は実行されません。カ ウンタは8ビット最大値(TOP=\$FF)を通過すると単に範囲を超え、そして\$00(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢 れ(TOV2)フラグはTCNT2が\$00になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV2フラグは設定(1)のみで解除 (0)されないことを除いて第9ビットのようになります。けれどもTOV2フラグを自動的に解除(0)するタイマ/カウンタ2溢れ割り込みと組み合わ せたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けま す。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

17.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM21,0=10)ではOCR2Aがカウンタの分解能を操作するのに使われます。CTC動作ではカウンタ (TCNT2)値がOCR2Aと一致すると、カウンタは\$00に解除されます。OCR2Aはカウンタに対するTOP値、従って分解能も定義します。この 動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイジング図は図17-5.で示されます。カウンタ(TCNT2)値はTCNT2とOCR2A間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT2)は解除(\$00)されます。



OCF2A7ラグを使うことにより、タイマ/カウンタ値がTOP値に達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み 処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOM と近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR2Aに書かれ た新しい値がTCNT2の現在値よりも低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が 起こるのに先立って、最大値(\$FF)へそして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC2A出力は比較出力選択(COM2A1,0)ビットを交互動作(=01)に設定することによって各比較 一致での論理レベル交互切り替えに設定できます。OC2A値はそのピンに対するデータ方向が出力(DDR_OC2A=1)に設定されない限り ポート ピンで見えないでしょう。生成された波形はOCR2Aが0(\$00)に設定される時に foc2A=fclk_I/O/2の最大周波数を得ます。生成 波形周波数は次式によって定義されます。

$$f_{\rm OCnx} = \frac{f_{\rm clk_I/O}}{2 \times N \times (1 + OCRnx)}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ(TOV2)フラク はカウンタがMAXから\$00へ計数するのと同じタイマ/カウンタ クロック周期で設定(1)されます。






17.7.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM21,0=11)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作 であることによって他のPWM動作と異なります。カウンタはBOTTOMからMAXまで計数し、その後にBOTTOMから再び始めます。非反 転比較出力動作(COM2A1,0=10)での比較出力(OC2A)は、TCNT2とOCR2A間の比較一致で解除(0)され、BOTTOMで設定(1)され ます。反転出力動作(COM2A1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。この単一傾斜動作のため、高 速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整 流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従っ てシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がMAX値と一致するまで増加されます。そしてタイマ/カウンタは(一致の)次のタイマ/カウンタ クロック周期で解除(\$00)されます。高速PWM動作のタイシング図は図17-6.で示されます。TCNT2値はタイシング図で単一傾斜動作(鋸波) を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR2A値を示し、TCNT2値との 交点(接点)がTCNT2とOCR2A間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF2A)は OCR2A=MAXを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。



タイマ/カウンタ溢れ(TOV2)フラクはカウンタがMAXに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチ ンは比較値を更新するのに使えます。

高速PWM動作での比較部はOC2AピンでのPWM波形の生成を許します。COM2A1,0ビットを'10'に設定することは非反転PWM出力を 作成し、反転PWM出力はCOM2A1,0を'11'に設定することで生成できます(103頁の表17-4.をご覧ください)。実際のOC2A値はポート ピンに対するデータ方向(DDR_OC2A)が出力として設定される場合にだけ見えるでしょう。PWM波形はTCNT2とOCR2A間の比較一致 でOC2A(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$00、MAXからBOTTOMへ変更)されるタイマ/カウンタクロック周期で OC2Aレジスタを解除(0)または設定(1)することによって生成されます。

PWM出力周波数は次式によって計算できます。

$$f_{\text{OCnxPWM}} = \frac{f_{\text{clk}_I/O}}{N \times 256}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。


OCR2Aの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR2AがBOTTOM(\$00)と等しく設定されると、出力はMAX+1 タイマ/カクンタ クロック周期毎の狭いスパイク(パルス)になるでしょう。OCR2AがMAXに等しく設定されると、(COM2A1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

(訳注:以下は本動作種別がTOP=MAX(\$FF)で固定のため基本的に不適切です。)高速PWM動作で(デューティ比50%)周波数の波形 出力は比較一致毎に論理反転するOC2A設定(COM2A1,0=01)によって達成できます。生成された波形はOCR2Aが0(\$00)に設定さ れる時にfoC2A=fclk_I/O/2の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除い て、CTC動作でのOC2A交互出力(COM2A1,0=01)と同じです。

17.7.4. 位相基準PWM動作

位相基準パルス幅変調(PWM)動作(WGM21,0=01)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作 は両傾斜(三角波)動作に基きます。カウンタはBOTTOMからMAXへそして次にMAXからBOTTOMへを繰り返し計数します。非反転比 較出力動作(COM2A1,0=10)での比較出力(OC2A)は上昇計数中のTCNT2とOCR2Aの比較一致で解除(0)され、下降計数中の比較 一致で設定(1)されます。反転出力動作(COM2A1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも 低い最大動作周波数になります。けれども両傾斜(三角波)動作の対称特性のため、これらの動作種別は電動機制御の応用に好ま れます。

位相基準PWM動作のPWM分解能は8ビットに固定されます。位相基準PWM動作でのカウンタはカウンタ値がMAXと一致するまで増加されます。カウンタはMAXに到達すると計数方向を変えます。このTCNT2値は1タイマ/カウンタクロック周期間MAXと等しくなります。位相基準 PWM動作のタイシング図は図17-7.で示されます。TCNT2値はタイシング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR2A値を示し、TCNT2値との交点(接点)がTCNT2とOCR2A間の比較 一致を示します(訳注:図補正に伴い本行若干変更)。



タイマ/カウンタ溢れ(TOV2)フラグはタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTT OM値に到達する毎に割り込みを発生するのに使えます。

位相基準PWM動作での比較部はOC2AヒシでのPWM波形の生成を許します。COM2A1,0ビットを'10'に設定することは非反転PWM 出力を作成し、反転PWM出力はCOM2A1,0ビットを'11'に設定することで生成できます(103頁の表17-5.をご覧ください)。実際のOC2 A値はそのポート ヒシに対するデータ方向(DDR_OC2A)が出力として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加す る時のTCNT2とOCR2A間の比較一致でOC2A(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT2とOCR2A間の 比較一致でOC2Aレジスタを解除(0)(または設定(1))によって生成されます。位相基準PWMを使う時の出力に対するPWM周波数は次 式によって計算できます。

$$f_{\text{OCnxPCPWM}} = \frac{f_{\text{clk}_I/O}}{N \times 510}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。

OCR2Aの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR2Aが BOTTOM(\$00)に等しく設定されると出力は定常的なLow、MAXに等しく設定されると定常的なHighになるでしょう。反転PWMに対す る出力は逆の論理値になります。

図17-7.の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnxにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- 図17-7.でのようにOCR2AはMAXからその値を変更します。OCR2A値がMAXのとき、OCnxt²ン値は下降計数での比較一致の結果と同じです(訳補: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)MAX(位置)でのOCnx 値は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- タイマ/カウンタがOCR2A値よりも高い値から数え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOC nxの変更を逃します。(訳補: 従って上記同様、MAX位置で(直前がHならば)H→L遷移が生じます。)





17.8. タイマ/カウンタのタイミング

以下の図は同期動作でのタイマ/カウンタを示し、従ってタイマ/カウンタクロック(clkT2)が計数許可信号として示されます。非同期動作では clkI/Oがタイマ/カウンタ用発振器(TOSC)クロックによって置換されるべきです。この図は割り込みフラグが設定(1)される時の情報を含みま す。図17-8.は基本的なタイマ/カウンタ動作についてのタイジングデータを示します。この図は位相基準PWM動作以外の全ての動作種別で のMAX値近辺の計数の流れを示します。




図17-9.は同じタイミングデータを示しますが、前置分周器が許可されています。




図17-10.はCTC動作を除く全ての動作種別でのOCF2Aの設定を示します。





図17-11.はCTC動作でのTCNT2の解除とOCF2Aの設定を示します。



17.9. タイマ/カウンタ2 非同期動作

タイマ/カウンタ2が非同期で動くとき、いくつかの考慮が成されなければなりません。

- 警告: タイマ/カウンタ2の同期/非同期クロック駆動間を切り替えると、タイマ/カウンタ2(TCNT2)、タイマ/カウンタ2比較レジスタ(OCR2A)、タイマ/カウンタ2制御レジスタA(TCCR2A)が不正となるかもしれません。クロック元を切り替える安全な手順を次に示します。
 - 1. タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)のOCIE2AとTOIE2の解除(0)により、タイマ/カウンタ2割り込みを禁止します。
 - 2. 非同期状態レジスタ(ASSR)の非同期動作許可(AS2)設定によってクロック元を適切に選びます。
 - 3. TCNT2,OCR2A,TCCR2Aに新しい値を書きます。
 - 4. 非同期動作へ切り替えるには、TCN2UB, OCR2UB, TCR2UBについて(=0まで)待機します。
 - 5. タイマ/カウンタ2割り込み要求フラク レジスタ(TIFR2)のOCF2AとTOV2フラクを解除(0)します。
 - 6. 必要とされるなら、割り込みを許可します。
- CPU主クロック周波数はタイマ発振器周波数の4倍よりも高くなければなりません。
- TCNT2,OCR2A,TCCR2Aレジスタの1つに書くとき、その値は一時レジスタへ転送され、TOSC1で2つの上昇端後、(実レジスタ)に設定 されます。一時レジスタの内容がそれらの転送先へ転送されてしまう前に新しい値を書くべきではありません。記載された3つのレジ スタの各々がそれら個別の一時レジスタを持ちます。それは、例えばTCNT2書き込みがOCR2A書き込みの実行を妨げないことを意 味します。転送先レジスタへの転送が起きたことを検知するため、非同期状態レジスタ(ASSR)は実装されました。
- TCNT2,OCR2A,TCCR2Aに書いた後でパワーセーブ動作またはA/D変換雑音低減動作へ移行するとき、デバイスを起動するのにタイ マ/カウンタ2が使われる場合、移動者は書かれたレジスタが更新されてしまうまで待たなければなりません。さもなければMCUは変更 が有効になる前に休止形態へ移行するでしょう。タイマ/カウンタ2比較一致割り込みがデバイスを起動するのに使われる場合、TCNT2 またはOCR2A書き込み中の比較機能が禁止されるため、これは非常に重要です。書き込み周期が完了されず、OCR2UBが0に 戻る前にMCUが休止形態へ移行すると、デバイスは決して比較一致割り込みを受け取らず、そしてMCUは起動しないでしょう。
- ・パワーセーブまたはA/D変換雑音低減動作からデバイスを起動するのにタイマ/カウンタ2が使われる場合、移動者がこれらの動作へ(復帰後)再移行することを欲するなら、予防処置を講じなければなりません。割り込み論理回路はリセットするのに1 TOSC1周期必要です。起動と休止形態再移行間の時間が1 TOSC1周期未満の場合、割り込みが起きず、デバイスは起動に失敗するでしょう。パワーセーブまたはA/D変換雑音低減動作再移行前の時間が充分であるかどうか迷うなら、1 TOSC1周期が経過されることを保証するのに次の手順が使えます。
 - 1. TCNT2, OCR2A, TCCR2Aに値を書きます。
 - 2. 非同期状態レジスタ(ASSR)の対応する更新中フラグが0に戻るまで待ちます。
 - 3. パワーセーブまたはA/D変換雑音低減動作へ移行します。
- ・非同期動作が選ばれると、タイマ/カウンタ2用32.768kHz発振器はパワーダウン動作とスタンバイ動作を除いて常に動作します。電源投入リセット、パワーダウンまたはスタンバイ動作から起動後、この発振器が安定するのに1秒程度かかるかもしれないことを移動者は承知すべきです。電源投入、パワーダウンまたはスタンバイ動作から起動後、タイマ/カウンタ2を使う前に少なくとも1秒待機することが推奨されます。この発振器の移動またはクロック信号がTOSCビンに印加されるかのどちらかに拘らず、起動時の不安的なクロック信号のため、パワーダウンまたはスタンバイ動作からの起動復帰後、タイマ/カウンタ2の全レジスタの内容が失われたと見做されなければなりません。
- タイマ/カウンタ2が非同期でクロック駆動される時のパワーセーブまたはA/D変換雑音低減動作から起動の説明。割り込み条件が合致すると、タイマ/カウンタクロックの次の周期で起動処理が開始され、プロセッサがカウンタ値を読めるのに先立ってタイマ/カウンタは常に最低1進行されます。起動後MCUは4周期停止され、割り込み処理ルーチンを実行し、そしてSLEEP命令の次の命令から実行を再開します。
- ・パワーセーブ動作から起動直後のTCNT2の読み込みは不正な結果を得るかもしれません。TCNT2が非同期TOSC/pup/で/pup/駆動されるため、TCNT2読み込みは内部I/O/pup/領域に同期したレジスタを通して行われなければなりません。同期化はTOSC/pup/の全上昇端で行われます。パワーセーブ動作から起動し、I/O/pup/(clkI/O)が再び活性(有効)になるとき、TCNT2はTOSC/pup/の次の上昇端まで以前(休止形態移行前)の値を読むでしょう。パワーセーブ動作から起動後のTOSC/pup/の位相は起動時間に依存するため本質的に特定できません。従ってTCNT2読み込みに対する推奨手順は次のとおりです。
 - 1. OCR2AまたはTCCR2Aのどちらかに何か値を書きます。
 - 2. 非同期状態レシ、スタ(ASSR)の対応する更新中フラグが解除(0)されるまで待ちます。
 - 3. TCNT2を読みます。
- ・非同期動作の間中、非同期タイマ用割り込み要求フラグの同期化は3プロセッサ周期+1タイマ周期かかります。従ってプロセッサが割り込み 要求フラグ設定の原因となったタイマ値を読めるのに先立って、このタイマは最低1、進行されます。比較出力ピンはタイマ クロックで変更さ れ、プロセッサ クロックに同期されません。






17.9.1. タイマ/カウンタ2の前置分周器

タイマ/カウンタ2用クロック元の名前はclkT2Sです。既定でのclkT2Sは主システム I/Oクロック(clkI/O)に接続されます。タイマ/カウンタ2非同期状態レシ、スタ(ASSR)の 非同期クロック(AS2)ビットの設定(1)により、タイマ/カウンタ2はTOSC1ピンから非同 期にクロック駆動されます。これは実時間計数器(RTC)としてのタイマ/カウンタ2の 使用を可能にします。AS2が設定(1)されると、TOSC1とTOSC2ピンは主クロック 発振器から切り離されます。クリスタル発振子はタイマ/カウンタ2用の独立したクロッ ク元として扱うため、TOSC1とTOSC2ピン間に接続できます。この発振器は 32.768kHzクリスタル発振子で使うために最適化されています。TOSC1に外部 クロック信号を印加する場合、ASSRの外部クロック許可(EXCLK)ビットが設定(1) されなければなりません。

タイマ/カウンタ2に対して可能な前置分周済み選択はclk_{T2S}/8, clk_{T2S}/32, clk_{T2S}/64, clk_{T2S}/128, clk_{T2S}/256, clk_{T2S}/1024です。加えて0(停止)は 勿論clk_{T2S}も選択可能です。

一般タイマ/カウンタ制御レジスタ(GTCCR)のタイマ/カウンタ2 前置分周器リセット(PSR 2)ビットの設定(1)は前置分周器をリセットします。これは予測可能な前置分周器での操作を使用者に許します。

図17-12. タイマ/カウンタ2 前置分周器部構成



17.10.8ビットタイマ/カウンタ2用レジスタ

17.10.1. タイマ/カウンタ2制御レジスタA (Timer/Counter2 Control Register A) TCCR2A

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|-------|-------|--------|--------|-------|------|------|------|--------|
| (\$B0) | FOC2A | WGM20 | COM2A1 | COM2A0 | WGM21 | CS22 | CS21 | CS20 | TCCR2A |
| Read/Write | W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7 - FOC2A: OC2A強制変更 (Force Output Compare 2A)

FOC2AビットはWGM21,0ビットが非PWM動作を指示する時だけ有効です。けれども将来のデバイスとの共通性を保証するため、PWM 動作で扱う時にTCCR2Aが書かれる場合、このビットは0に設定されなければなりません。FOC2Aビットに論理1を書くと、波形生成部で 直ちに比較一致が強制されます。OC2A出力はCOM2A1,0ビット設定に従って変更されます。FOC2Aビットがストローブとして実行される ことに注意してください。従って強制した比較の効果を決めるのはCOM2A1,0ビットに存在する値です。

FOC2Aストローフは何れの割り込みの生成もTOPとしてOCR2Aを使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行い ません。

FOC2Aビットは常に0として読みます。

• ビット3.6 - WGM21.0: 波形生成種別 (Waveform Generation Mode bit 1 and 0)

これらのビットはカウンタの計数順序(方向)、最大 表17-2. 波形生成種別選択 (TOP)カウンタ値の供給元、使われるべき波形生 成のどの形式かを制御します。タイマ/カウンタ部に より支援される動作種別は標準動作、比較一 致タイマ/カウンタ解除(CTC)動作と2形式のパルス 幅変調(PWM)動作です。表17-2.と97頁の「動 作種別」をご覧ください。

| 发行 2. 波伦工 发 程加运扒 | | | | | | | | | | |
|-------------------------|--|------------------------|----------------------------|------|--------------|-------------|--|--|--|--|
| 番号 | WGM21 (CTC2) | WGM20 (PWM2) | タイマ/カウンタ動作種別 | TOP值 | OCR2A 更新時 | TOV2 設定時 | | | | |
| 0 | 0 | 0 | 標準動作 \$ FF 即時 MAX | | | | | | | |
| 1 | 0 | 1 | 位相基準PWM動作 \$FF TOP BOTTO | | | | | | | |
| 2 | 2 1 0 比較一致タイマ/カウンタ 解除(CTC)動作 OCR2A 即時 MAX | | | | | | | | | |
| 3 | 3 1 1 高速PWM動作 \$FF BOTTOM MAX | | | | | | | | | |
| <mark>注</mark> : C | 注: CTC2とPWM2ビット定義名は旧名称です。WGM21,0定義を使ってください。 | | | | | | | | | |

しかし、これらのビットの機能と位置は旧版のタイマ/カウンタと一致します。

• E'yh5,4 - COM2A1,0:比較2A出力選択 (Compare Match 2A Output Mode bit 1 and 0)

これらのビットはOC2A比較出力ピンの動作を制御します。COM2A1,0ビットの1つまたは両方が1を書かれると、OC2A出力はそのI/Oピ ンの通常ポート機能を無効にし、そのI/Oピンに接続されます。 けれども出力駆動部を許可するため、OC2Aピンに対応するポート方向レ ジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC2Aがピンに接続されるとき、COM2A1,0ビットの機能はWGM21,0ビット設定に依存します。

表17-3.はWGM21,0ビットが標準動作またはCTC動作(つまりPW 表17-3.非PWM動作での比較出力選択 M以外)に設定される時のCOM2A1,0ビット機能を示します。

表17-4.はWGM21,0ビットが高速PWM動作に設定される時のCOM 2A1,0ビットの機能を示します。

表17-5.はWGM21,0ビットが位相基準PWM動作に設定される時の COM2A1,0ビットの機能を示します。

表17-4. 高速PWM動作での比較出力選択

| COM2A1 | COM2A0 | 意味 | | | | |
|--------|--------|---|--|--|--|--|
| 0 | 0 | 標準ポート動作 (OC2A切断) | | | | |
| 0 | 1 | (予約) | | | | |
| 1 | 0 | 比較一致でLow、BOTTOMでHighを OC2Aピンへ出力(非反転動作) | | | | |
| 1 | 1 | 比較一致でHigh、BOTTOMでLowを OC2Aピンへ出力(反転動作) | | | | |

注: COM2A1が設定(1)され、OCR2AがTOPと等しい時に特別 な状態が起きます。この状態での比較一致は無視されま すが、BOTTOMでの設定(1)や解除(0)は行われます。より 多くの詳細については98頁の「高速PWM動作」をご覧くだ さい。

| COM2A1 | COM2A0 | 意味 | | | | | |
|--------|--------|-----------------------|--|--|--|--|--|
| 0 | 0 | 標準ポート動作(OC2A切断) | | | | | |
| 0 | 1 | 比較一致でOC2Aピントグル(交互)出力 | | | | | |
| 1 | 0 | 比較一致でOC2Aピン Lowレベル出力 | | | | | |
| 1 | 1 | 比較一致でOC2Aピン Highレベル出力 | | | | | |

表17-5. 位相基準PWM動作での比較出力選択

| COM2A1 | COM2A0 | 意味 |
|--------|--------|--|
| 0 | 0 | 標準ポート動作 (OC2A切断) |
| 0 | 1 | (予約) |
| 1 | 0 | 上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC2Aピンへ出力 |
| 1 | 1 | 上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC2Aピンへ出力 |

注: COM2A1が設定(1)され、OCR2AがTOPと等しい時に特別 な状態が起きます。この状態での比較一致は無視されま すが、TOPでの設定(1)や解除(0)は行われます。より多く の詳細については99頁の「位相基準PWM動作」をご覧く ださい。





・ビット2~0 - CS22~0: クロック選択2 (Clock Select2, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT2)によって使われるクロック元を選びます。表17-6.をご覧ください。

| <u>₹₹17=0. %1 ₹7</u> | 夜1/=0. 343/かり/32人/リッロック選択 | | | | | | | | |
|----------------------|---------------------------|------|-----------------------------------|--|--|--|--|--|--|
| CS22 | CS21 | CS20 | 意味 | | | | | | |
| 0 | 0 | 0 | 停止 (タイマ/カウンタ2動作停止) | | | | | | |
| 0 | 0 | 1 | clk _{T2S} (前置分周なし) | | | | | | |
| 0 | 1 | 0 | clk _{T2S} /8 (8分周) | | | | | | |
| 0 | 1 | 1 | clk _{T2S} /32 (32分周) | | | | | | |
| 1 | 0 | 0 | clk _{T2S} /64 (64分周) | | | | | | |
| 1 | 0 | 1 | clk _{T2S} /128 (128分周) | | | | | | |
| 1 | 1 | 0 | clk _{T2S} /256 (256分周) | | | | | | |
| 1 | 1 | 1 | clk _{T2S} /1024 (1024分周) | | | | | | |

表17-6. タイマ/カウンタ2入力クロック選択

17.10.2. タイマ/カウンタ2 (Timer/Counter2) TCNT2

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|-------|-----|-----|-----|-----|-----|-----|-------|-------|
| (\$B2) | (MSB) | | | | | | | (LSB) | TCNT2 |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

このタイマ/カウンタレジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビットカウンタに直接アクセスします。TCNT2への書き込みは次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT2)を変更することは、TCNT2とOCR2A間の比較一致消失の危険を誘発します。

17.10.3. タイマ/カウンタ2 比較Aレジスタ (Timer/Counter2 Output Compare Register) OCR2A

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|-------|-----|-----|-----|-----|-----|-----|-------|-------|
| (\$B3) | (MSB) | | | | | | | (LSB) | OCR2A |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

この比較レジスタは継続的にカウンタ(TCNT2)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC2Aビンでの波形出力を生成するのに使えます。

17.10.4. タイマ/カウンタ2非同期状態レジスタ(Timer/Counter2 Asynchronous Status Register) ASSR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---|---|---|-------|-----|--------|--------|--------|------|
| (\$B6) | - | - | - | EXCLK | AS2 | TCN2UB | OCR2UB | TCR2UB | ASSR |
| Read/Write | R | R | R | R/W | R/W | R | R | R | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット4 - EXCLK : 外部クロック信号許可 (Enable External Clock Input)

EXCLKが1を書かれ、非同期クロックが選ばれると、外部クロック入力緩衝部が許可され、32kHzクリスタルの代わりに外部クロックがタイマ発振器1(TOSC1)ピンへ入力できます。EXCLKへの書き込みは非同期動作が選ばれる前に行うべきです。クリスタル発振器はこのビットが0の時にだけ走行(動作)することに注意してください。

・ビット3 - AS2: タイマ/カウンタ2非同期動作許可 (Asynchronous Timer/Counter2)

AS2が0を書かれると、タイマ/カウンタ2はI/Oクロック(clk_{I/O})からクロック駆動されます。AS2が1を書かれると、タイマ/カウンタ2はタイマ発振器 (TOSC1,TOSC2)ピンに接続されたクリスタル発振器からクロック駆動されます。AS2の値が変更されると、タイマ/カウンタ2(TCNT2)、比較2レジ スタ(OCR2A)、タイマ/カウンタ2制御レジスタA(TCCR2A)の内容は不正にされるかもしれません。

・ビット2 - TCN2UB : タイマ/カウンタ2更新中フラグ(Timer/Counter2 Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2(TCNT2)が書かれると、このビットが設定(1)になります。TCNT2が一時保存レシ、スタから更新 されてしまうと、このビットはハート・ウェアによって解除(0)されます。このビットの論理0はTCNT2が新しい値で更新される用意ができたことを 示します。

・ビット1 - OCR2UB:比較2レジスタ更新中フラグ(Output Compare Register2 Update Busy)

タイマ/カウンタ2が非同期に動き、比較2レシ、スタ(OCR2A)が書かれると、このビットが設定(1)になります。OCR2Aが一時保存レシ、スタから更 新されてしまうと、このビットはハート・ウェアによって解除(0)されます。このビットの論理0はOCR2Aが新しい値で更新される用意ができたこ とを示します。

・ビットロ - TCR2UB : タイマ/カウンタ2制御レシ、スタ更新中フラク (Timer/Counter2 Control Register Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2制御レシ、スタA(TCCR2A)が書かれると、このビットが設定(1)になります。TCCR2Aが一時保存レシ、スタから更新されてしまうと、このビットはハート・ウェアによって解除(0)されます。このビットの論理0はTCCR2Aが新しい値で更新される用意ができたことを示します。

更新中フラグが設定(1)中に3つのタイマ/カウンタ2 レジスタのどれかに書き込みが実行されると、更新された値は不正にされ、予期せぬ割り 込みを起こす原因になるかもしれません。

TCNT2、OCR2A、TCCR2A読み込みについての機構は異なります。TCNT2を読む時は実際のタイマ/カウンタ値が読まれ、OCR2AまたはTCCR2Aを読む時は一時保存レジスタの値が読まれます。

17.10.5. 一般タイマ/カウンタ制御レジスタ (General Timer/Counter Control Register) GTCCR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-----|---|---|---|---|---|------|-------|-------|
| \$23 (\$43) | TSM | - | - | - | - | - | PSR2 | PSR10 | GTCCR |
| Read/Write | R/W | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット1 - PSR2: タイマ/カウンタ2 前置分周器リセット (Prescaler Reset Timer/Counter2)

このビットが1の時にタイマ/カウンタ2の前置分周器はリセットします。通常、このビットはハートウェアによって直ちに解除(0)されます。タイマ/カウンタ 2が非同期動作の時にこのビットが(1を)書かれると、このビットは前置分周器がリセットされてしまうまで1に留まります。TSMビットが設定(1) される場合、このビットはハートウェアによって解除(0)されません。タイマ/カウンタ同期(同時)動作の記載については92頁の「ビット7 - TSM: タ イマ/カウンタ同時動作」の記述を参照してください。





17.10.6. タイマ/カウンタ2割り込み許可レジスタ (Timer/Counter2 Interrupt Mask Register) TIMSK2

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|---|---|---|---|---|--------|-------|--------|
| (\$70) | - | _ | - | _ | - | _ | OCIE2A | TOIE2 | TIMSK2 |
| Read/Write | R | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット1 - OCIE2A : タイマ/カウンタ2比較A割り込み許可 (Timer/Counter2 Output Compare A Match Interrupt Enable)

OCIE2Aビットが1を書かれ、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2比較一致割り込みが許可 されます。タイマ/カウンタ2で比較一致が起こる、換言するとタイマ/カウンタ2割り込み要求フラグ レジスタ(TIFR2)でタイマ/カウンタ2比較一致割り 込み要求フラグ(OCF2A)が設定(1)されると、対応する割り込みが実行されます。

・ビット0 - TOIE2: タイマ/カウンタ2溢れ割り込み許可 (Timer/Counter2 Overflow Interrupt Enable)

TOIE2ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2溢れ割り込みが許可されま す。タイマ/カウンタ2溢れが起こる、換言するとタイマ/カウンタ2割り込み要求フラグレジスタ(TIFR2)でタイマ/カウンタ2溢れ割り込み要求(TOV2)フラ グが設定(1)されると、対応する割り込みが実行されます。

17.10.7. タイマ/カウンタ2割り込み要求フラク レジスタ (Timer/Counter2 Interrupt Flag Register) TIFR2

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|---|---|---|---|---|---|-------|------|-------|
| \$17 (\$37) | — | - | - | - | - | - | OCF2A | TOV2 | TIFR2 |
| Read/Write | R | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット1 - OCF2A : タイマ/カウンタ2比較A割り込み要求フラグ (Timer/Conter2, Output Compare A Match Flag)

OCF2Aビットは比較一致がタイマ/カウンタ(TCNT2)と比較レジスタ(OCR2A)間で起こる時に設定(1)されます。対応する割り込み処理へクタ を実行するとき、OCF2Aはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF2Aは解除(0)されま す。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)のタイマ/カウンタ2比較一致割り込み許 可(OCIE2A)ビット、OCF2Aが設定(1)されると、タイマ/カウンタ2比較一致割り込みが実行されます。

・ビット0 - TOV2: タイマ/カウンタ2溢れ割り込み要求フラク (Timer/Counter2 Overflow Flag)

TOV2ビットはタイマ/カウンタ(TCNT2)溢れが起こる時に設定(1)されます。対応する割り込み処理へクタを実行するとき、TOV2はハートウェア によって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV2は解除(0)されます。ステータスレジスタ(SREG)の全割り込 み許可(I)ビット、タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)のタイマ/カウンタ2溢れ割り込み許可(TOIE2)ビット、TOV2が設定(1)されると、タ イマ/カウンタ2溢れ割り込みが実行されます。PWM動作ではタイマ/カウンタ2が\$00で計数方向を変える時にこのビットが設定(1)されます。

18. 直列周辺インターフェース (SPI: Serial Peripheral Interface)

18.1. 特徴


- •全二重3線同期データ転送
- 主装置/従装置動作
- ・LSB/MSB先行データ転送
- •設定変更可能な7つのビット速度
- ・送信完了割り込み要求フラグ
- ・送信上書きフラグ保護
- アイドル動作からの起動
- 倍速(CK/2)主装置SPI動作

18.2. 概要

直列周辺インターフェースはATmega329P /3290Pと様々なAVRデバイスや周辺デ バイス間の高速同期データ転送を許し ます。直列周辺インターフェースの簡略構 成図は図18-1.で示されます。

26頁の「電力削減レジスタ(PRR)」のPR SPIビットはSPI部を許可するために0を 書かれなければなりません。

SPIでの主装置と従装置のCPU間相 互連結は図18-2.で示されます。この システムは2つの移動レジスタと主装置ク



注: SPIピン配置については2頁の「ピン配置」と44頁の表13-6.を参照してください。

ロック発生器から成ります。SPI主装置は希望した従装置のSS(従装置選択)ピンをLowへ引き込む時に一群の通信を開始します。主装 置と従装置は各々の移動レジスタに送出すべきデータを用意し、主装置はデータを交換するのに必要なクロック パルスをSCK信号線に生成 します。データは常にMOSI(Master Out Slave In)信号線を主装置から従装置へ、MISO(Master In Slave Out)信号線を従装置から主 装置へ移動されます。各データ パケット後、主装置はSS(従装置選択)ピンをHighへ引き上げることによって従装置と同期を取ります。

主装置として設定されると、SPIインターフェースにはSS信号線の自動制御がありません。これは通信が開始できるのに先立って使用者ソフトウェアによって操作されなければなりません。これが行われると、SPIテータレジスタ(SPDR)へのハイト書き込みがSPIクロック発生器を始動し、ハートウェアが従装置内へ8ビットを移動します。1ハイトの移動後、SPIクロック発生器は停止し、SPI状態レジスタ(SPSR)の転送完了フラグ (SPIF)を設定(1)します。SPI制御レジスタ(SPCR)でSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。主装 置はSPDR内へ次ハイトを書くことによって次ハイトの移動を継続、またはSS(従装置選択)信号線をHighへ引き上げることによってハケットの終了を指示することができます。最後の到着ハイトはその後の使用のため、緩衝レジスタ内に保持されます。

従装置として設定されると、SPIインターフェースはSSEシンがHighに駆動される限り、MISOをHi-Zにした休止状態に留まります。この状態で プログラムはSPIデータレジスタ(SPDR)の内容を更新できますが、そのデータはSSEシンがLowに駆動されるまでSCKEシンでの到着クロックハルス によって移動出力されません。1ハ、仆が完全に移動されてしまうと転送完了フラグ(SPIF)が設定(1)されます。SPCRでSPI割り込み許可 (SPIE)ビットが設定(1)されていれば割り込みが要求されます。従装置は受信データを読む前にSPDR内へ送られるべき次のデータの配置 を続けられます。最後の到着ハ、仆はその後の使用のため、緩衝レジスタ内に保持されます。

このシステムは送信側で単一緩衝、受信側で2重緩 衝です。これは一連の移動全体が完了される前 に送信されるべきバイトがSPIデータレシスタ(SPDR) へ書けないことを意味します。けれども、データを 受信するとき、次のデータが完全に移動入力され る前に受信したデータがSPIデータレシスタ(SPDR)か ら読まれなければなりません。さもなければ始め のバイトは失われます。

SPI従装置動作では制御論理回路がSCKピンの到 着信号を採取します。このクロック信号の正しい採 取を保証するため、LowとHighの最小周期は以 下であるべきです。

- Low周期 : 2 CPUクロック周期より長い
- High周期: 2 CPUクロック周期より長い

SPIが許可されると、MOSI, MISO, SCK, SSE²ンの データ方向は表18-1.に従って無視されます。自動 的なポート無視のより多くの詳細については42頁 の「**交換ホート機能**」を参照してください。

図18-2. SPI 主装置/従装置の連結



表18-1. SPIピン方向規定

| 主装置時の方向規定 | 従装置時の方向規定 | | | | | | | | | |
|---------------------|--|--|--|--|--|--|--|--|--|--|
| ポートB方向レジスタ(DDRB)の指定 | 入力 | | | | | | | | | |
| 入力 | ポートB方向レジスタ(DDRB)の指定 | | | | | | | | | |
| ポートB方向レジスタ(DDRB)の指定 | 入力 | | | | | | | | | |
| ポートB方向レジスタ(DDRB)の指定 | 入力 | | | | | | | | | |
| | ポートB方向レジスタ(DDRB)の指定 入力 ポートB方向レジスタ(DDRB)の指定 | | | | | | | | | |

注: 使用者定義SPIピンの方向定義方法の詳細記述については44頁の「ポートB の交換機能」を参照してください。





次のコート「例は主装置としてSPIを初期化する方法と簡単な送信を実行する方法を示します。例でのDDR_SPIはSPIピンを制御する実際のポート方向レジスタに置き換えられなければなりません。DD_MOSI, DD_MISO, DD_SCKはこれらのピンに対する実際のポート方向ビットに置き換えられなければなりません。例えばMOSIがPB5ピンに配置されるなら、DD_MOSIはDDB5、DDR_SPIはDDRBに置き換えます。

| アセンフ゛リ言語プロク゛ラム例 | | | | | |
|---|---------------------------------|--|---|--|--|
| SPI_M_Init: | LDI OUT LDI OUT RET | R17, (1< <dd_mosi) (1<<dd_sck)<br="" ="">DDR_SPI, R17 R17, (1<<spe) (1<<mstr)="" (1<<spr0)<br="" ="">SPCR, R17</spe)></dd_mosi)> | ;MOSI, SCK=出力、他は入力値を取得 ;MOSI, SCK=出力、他は入力に設定 ;SPI許可、主装置、16分周値を取得 ;SPI許可、主装置、16分周に設定 ;呼び出し元へ復帰 | | |
| SPI_M_Tx: SPI_M_Tx_W: ; | OUT SBIS RJMP | SPDR, R16 SPSR, SPIF SPI_M_Tx_W | ;データ(R16)送信開始 ;転送完了ならばスキップ ;転送完了まで待機 | | |
| , | RET | | ;呼び出し元~復帰 | | |
| C言語プログラム例 | | | | | |
| void SPI_MasterInit(void) { | | | | | |
| | | DD_MOSI) (1< <dd_sck);) (1<<mstr) (1<<spro);<="" td="" =""><td>/* MOSI, SCK=出力、他は入力に設定 */ /* SPI許可、主装置、16分周に設定 */</td></mstr)></dd_sck); | /* MOSI, SCK=出力、他は入力に設定 */ /* SPI許可、主装置、16分周に設定 */ | | |
| void SPI_MasterTransmit(char cData) | | | | | |
| SPDR = while(! | | (1< <spif)));< td=""><td>/* データ送信開始 */ /* 転送完了まで待機 */</td></spif)));<> | /* データ送信開始 */ /* 転送完了まで待機 */ | | |
| <u> 注: 6頁の「コート」例について</u> 」をご覧ください。 | | | | | |
| 次のコード例は従装置としてSPIを初期化する方法と簡単な受信を実行する方法を示します。 | | | | | |
| アセンフ゛リ言語プログ・ラム例 | | | | | |
| SPI S Init: | | R17, (1< <dd miso)<="" td=""><td>;MISO出力、他は入力値を取得</td></dd> | ;MISO出力、他は入力値を取得 | | |

| SPI_S_Init: | LDI OUT LDI OUT RET | R17, (1< <dd_miso) DDR_SPI, R17 R17, (1<<spe) SPCR, R17</spe) </dd_miso) | ;MISO出力、他は入力値を取得 ;MISO出力、他は入力に設定 ;SPI許可値を取得 ;SPI許可設定 ;呼び出し元へ復帰 | | |
|---|---------------------------------|--|--|--|--|
| SPI_S_Rx:; | SBIS RJMP | SPSR, SPIF SPI_S_Rx | ;受信(転送)完了ならばスキップ ;受信(転送)完了まで待機 | | |
| | IN RET | R16, SPDR | ;受信データを取得 ;呼び出し元へ復帰 | | |
| C言語プログラム例 | | | | | |
| <pre>void SPI_SlaveInit(void) { DDR_SPI = (1<<dd_miso); pre="" spcr="(1<<SPE);" }<=""></dd_miso);></pre> | | | /* MISO出力、他は入力に設定 */ /* SPI許可設定 */ | | |
| <pre>char SPI_S1a { while(! return S }</pre> | (SPSR & | ive(void) (1< <spif)));< td=""><td>/* 受信(転送)完了まで待機 */ /* 受信データと共に復帰 */</td></spif)));<> | /* 受信(転送)完了まで待機 */ /* 受信データと共に復帰 */ | | |
| <mark>注</mark> :6頁の「コート | 「例につい | て」をご覧ください。 | | | |

18.3. SSピンの機能

18.3.1. 従装置動作

SPIが従装置として設定されると、従装置選択(SS)ピンは常に入力です。SSがLowに保たれるとSPIは活性に(作動)され、使用者によっ てそのように設定されていればMISOは出力になります。他の全てのピンは入力です。SSがHighに駆動されると、出力として使用者設 定され得るMISOを除く全てのピンは入力、SPIは非活動で、それは到着データを受信しないことを意味します。一旦SSピンがHighに駆 動されると、SPI論理回路がリセットすることに注意してください。

このSSビンはパケット/バイト同期に対して、従装置ビット計数器が主装置クロック発生器との同期を保つのに有用です。SSビンがHighに駆動 されると、SPI従装置は直ちに送受信論理回路をリセットし、それは移動レジスタ内で部分的に受信したどのデータも取り落とします。

18.3.2. 主装置動作

SPIが主装置(SPI制御レジスタ(SPCR)の主装置許可(MSTR)ビット=1)として設定されると、SSビンの方向は使用者が決められます。

SSが出力として設定されると、このピンはSPIシステムに影響を及ぼされない標準出力ピンです。代表的にはこのピンがSPI従装置のSSピンを駆動するでしょう。

SSが入力として設定されると、SPI主装置動作を保証するため、それはHighに保持されなければなりません。SSピンが入力として定義 されたSPI主装置として設定される時に周辺回路によってSSピンがLowに駆動されると、SPIシステムは他の主装置が従装置として選んで データ送信を始めると解釈します。ハスの衝突を避けるためにSPIシステムは次の動作を行います。

- 1. SPCRで主/従選択(MSTR)ビットが解除(0)され、SPIシステムは従装置になります。SPIシステムが従装置になる結果としてMOSIとSCKt°ンが入力になります。
- 1. SPI状態レジスタ(SPSR)でSPI割り込み要求フラケ(SPIF)が設定(1)され、そしてSPI割り込みが許可(SPCRのSPIE=1)され、且つステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)なら、割り込みルーチンが実行されます。

従って割り込み駆動SPI送信が主装置動作で使われ、SSがLowに駆動される可能性があるとき、その割り込み(処理)はMSTRビットが 未だ設定(1)されていることを常に検査すべきです。MSTRビットが従装置選択によって解除(0)されてしまっていると、それはSPI主装置 動作を再び許可するため、使用者によって設定(1)されなければなりません。





18.4. データ転送形式

直列データに関してはSPI制御レジスタ(SPCR)のSCK位相(CPHA)とSCK極性(CPOL)制御ビットによって決定されるSCK位相と極性で4つの組み合わせがあります。このSPIデータ転送形式は図18-3.と図18-4.で示されます。データビットは安定のためデータ信号に対して充分な時間を保証するSCK信号の反対端で移動出力と(入力)ラッチが行われます。これは表18-2.で行われるように表18-3.と表18-4.を要約することによって明解にされます。

| 表18-2. CPOL,CPHA機能動作 | | | | | | | |
|----------------------|------|------|----------|----------|--|--|--|
| SPI動作種別番号 | CPOL | CPHA | SCK先行端 | SCK後行端 | | | |
| 0 | 0 | 0 | 入力採取/上昇端 | 出力設定/下降端 | | | |
| 1 | 0 | 1 | 出力設定/上昇端 | 入力採取/下降端 | | | |
| 2 | 1 | 0 | 入力採取/下降端 | 出力設定/上昇端 | | | |
| 3 | 1 | 1 | 出力設定/下降端 | 入力採取/上昇端 | | | |

図18-3. SPIデータ転送形式 (CPHA=0)





図18-4. SPIデータ転送形式 (CPHA=1)



18.5. SPI用レジスタ



| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|------|-----|------|------|------|------|------|------|------|
| \$2C (\$4C) | SPIE | SPE | DORD | MSTR | CPOL | CPHA | SPR1 | SPR0 | SPCR |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - SPIE: SPI割り込み許可 (SPI Interrupt Enable)

ステータスレジ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されて、SPI状態レジ、スタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)されると、このビットがSPI割り込みを実行させます。

• ビット6 - SPE : SPI許可 (SPI Enable)

SPEビットが1を書かれるとSPIが許可されます。どのSPI操作を許可するにも、このビットが設定(1)されなければなりません。

・ビット5 - DORD:データ順選択 (Data Order)

DORDビットが1を書かれるとデータ語のLSBが最初に転送されます。DORDビットが0を書かれるとMSBが最初に転送されます。

• ビット4 - MSTR: 主装置/従装置選択 (Master/Slave Select)

このビットは1を書かれると主装置動作、論理0を書かれると従装置動作を選びます。SSが入力として設定され、MSTRが設定(1)の間に Lowへ駆動されると、MSTRが解除(0)され、SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)になります。その後に使用 者はSPI主装置動作を再び許可するためにMSTRを設定(1)しなければなりません。

• ビット3 - CPOL : SCK極性選択 (Clock Polarity)

このビットが1を書かれると、アイドル時にSCKはHighです。CPOLが0を書かれると、アイドル時にSCKはLowです。例については図18-3.と図18-4.を参照してください。CPOL機能は右で要約されます。

| 表18-3. CPOL機能動作 | | | | | | |
|-----------------|--------|--------|--|--|--|--|
| CPOL | SCK先行端 | SCK後行端 | | | | |
| 0 | 上昇端 | 下降端 | | | | |
| 1 | 下降端 | 上昇端 | | | | |

• ビット2 - CPHA : SCK位相選択 (Clock Phase)

このSCK位相選択(CPHA)ビットの設定はデータがSCKの先行(先)端または後行(後)端で 採取/(設定)されるかを決めます。例については図18-3.と図18-4.を参照してください。 CPHA機能は右で要約されます。

| 表18-4. CPHA機能動作 | | | | | | |
|-----------------|--------|--------|--|--|--|--|
| CPHA | SCK先行端 | SCK後行端 | | | | |
| 0 | 入力採取 | 出力設定 | | | | |
| 1 | 出力設定 | 入力採取 | | | | |

・ビット1,0 - SPR1,0: SPIクロック選択 (SPI Clock Rate Select 1 and 0)

これら2ビットは主装置として設定されたデバイスのSCK速度を制御します。従装置でのSPR1とSPR0は無効です。SCKと(システム)発振器ク ロック周波数fOSC間の関連は次表で示されます。

| 夛 | 表18-5. SCK速度選択(fosc=CPUクロック周波数) | | | | | | | | |
|---|---------------------------------|--------|--------|--------|---------|---------|------|------|----------|
| | SPR1 | 0 | | 0 | | 1 | | 1 | |
| | SPR0 | (|) | - | l | 0 | | 1 | |
| | SPI2X | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
| | SCK周波数 | fosc/2 | fosc/4 | fosc/8 | fosc/16 | fosc/32 | foso | C/64 | fosc/128 |

18.5.2. SPI状態レジスタ (SPI Status Register) SPSR

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|------|------|---|---|---|---|---|-------|------|
| \$2D (\$4D) | SPIF | WCOL | _ | - | - | - | - | SPI2X | SPSR |
| Read/Write | R | R | R | R | R | R | R | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7 - SPIF : SPI割り込み要求フラウ (SPI Interrupt Flag)

直列転送が完了すると、このSPIFフラグが設定(1)されます。全割り込みが許可(ステータスレジスタ(SREG)の全割り込み許可(I)ビット=1)されて、SPI制御レジスタ(SPCR)でSPI割り込み許可(SPIE)ビットが設定(1)されるなら、割り込みが生成されます。SPIが主装置動作の時にSS ビンが入力でLowに駆動されるなら、これもこのSPIFフラグを同様に設定(1)します。対応する割り込み処理、クタを実行する時にSPIFは ハードウェアによって解除(0)されます。代わりにSPIFが設定(1)されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPD R)をアクセスすることによってもSPIFフラグは解除(0)されます。





• ビット6 - WCOL:上書き発生7ラグ (Write Collision Flag)

データ転送中にSPIデータレジスタ(SPDR)が書かれると、このWCOLビットが設定(1)されます。WCOLビット(とSPIFビット)はWCOLが設定(1) されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPDR)をアクセスすることによって解除(0)されます。

• ビット5~1 - 予約 (Reserved Bit)

これらのビットは予約されており、常に0として読みます。

• ビット0 - SPI2X : SPI倍速許可 (Double SPI Speed Bit)

このビットが論理1を書かれると、SPIが主装置動作の時にSCK速度(SCK周波数)が倍にされます(表18-5.参照)。これは最小SCK周期 が2 CPUクロック周期であることを意味します。SPIが従装置として設定される時にSPIはfOSC(CPUクロック周波数)/4またはそれ以下での 動作のみ保証されます。

ATmega329P/3290PのSPIインターフェースはフラッシュメモリやEEPROMの書き換え(読み書き)にも使われます。直列プログラミングと照合については196頁をご覧ください。

18.5.3. SPIデータレジスタ (SPI Data Register) SPDR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|------|
| \$2E (\$4E) | (MSB) | | | | | | | (LSB) | SPDR |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 不定 | 不定 | 不定 | 不定 | 不定 | 不定 | 不定 | 不定 | |

SPIデータレジスタはSPI移動レジスタとレジスタファイル(汎用レジスタ)間のデータ転送に使われる読み書き可能なレジスタです。このレジスタへの書き込みがデータ送信を開始します。このレジスタの読み込みは移動レジスタの受信緩衝部読み出しを引き起こします。

19. USART (USART0)

19.1. 特徴


- ・全二重動作(独立した送受信レジスタ)
- 同期または非同期動作
- 同期クロック駆動された主装置/従装置動作
- 高分解能ボーレート発振器
- 5, 6, 7, 8または9ビット データと1または2停止ビットの直列フレームの支援
- ハート・ウェアによって支援された奇数または偶数パリティの生成と検査
- データ オーバーラン検出
- ・フレーミング異常検出
- •不正停止ビット検出とデジタル低域通過濾波器を含む雑音濾波器
- •受信完了、送信完了、送信データレジスタ空きの3つの分離した割り込み
- 複数プロセッサ通信機能
- 倍速非同期通信動作

19.2. 概要

USART(Universal Synchronous and Asynchronous Receiver and Transmitter)は高い柔軟性をもつ直列通信機能です。

USARTの簡単化した構成図は図19-1.で示されます。CPUがアクセス可能なレジスタとI/Oピンは赤文字(訳注:原文太字)で示されます。





注: USARTピン配置については2頁の「ピン配置」、48頁の表13-15.を参照してください。

構成図内の破線はUSARTの3つの主要部分、(上から)クロック生成部、送信部、受信部を分けます。制御レジスタは全部によって共用されます。クロック生成論理部はホーレート発振器と同期従装置動作によって使われる外部クロック入力に対する同期化論理回路から成ります。転送クロック(XCK)と少は同期転送動作だけで使われます。送信部は単一書き込み緩衝部(UDR)、直列移動レジスタ、ハッリティ発生器、異なる直列フレーム形式を扱うための制御論理回路から成ります。書き込み緩衝部はどんなフレーム間の遅れもなくデータの継続転送を許します。受信部はクロックとデータの再生部のため、USART部の最も複雑な部分です。再生部は非同期データ受信で使われます。再生部に加えて、受信部は2重の受信緩衝部(UDR)、移動レジスタ、ハッリティ検査器、制御論理回路を含みます。受信部は送信部と同じフレーム形式を支援し、フレージング異常、データオーハーラン発生、ハッリティ誤りを検知できます。





19.2.1. UARTとの互換性

USARTはAVRのUARTと次の項目に関して完全な互換性があります。

- ・全てのUSART側レジスタでのビット位置
- ボーレート生成
- •送信操作
- •送信緩衝の動作
- •受信操作

けれども受信緩衝動作にはいくつかの特別な場合で互換性に影響を及ぼす2つの改良点があります。

- ・第2受信緩衝部が追加されました。2つの緩衝レジスタは循環型FIFO緩衝部として動作します。従ってUSARTデータレジスタ(UDRn) は到着データ毎に一度だけ読まれなければなりません。より重要なのは異常フラグ(FEnとDORn)と第9データビット(RXB8n)が受信緩衝 部内のデータと共に緩衝されることの事実です。従って状態ビットは常にUSARTデータレジスタ(UDRn)が読まれる前に読まれなければ なりません。さもなければ緩衝部の状態が失われるため、異常情報も失われます。
- 受信部移動レジスタは第3緩衝段のように動けます。これは緩衝レジスタが一杯の場合、新規開始ビットが検出されるまで直列移動レジスタ(図19-1.参照)内に留まるのを受信したデータに許すことによって行われます。従ってUSARTはデータオーバーラン(DORn)異常条件により耐えます。


次の制御ビットは名称変更されましたが、機能とレジスタ(ビット)位置は同じです。

- ・9ビット選択(CHR9)ビットはデータ長選択ビット2(UCSZn2)へ変更
- •オーバーラン発生(OR)フラグはオーバーラン発生(DORn)フラグへ変更
- パリティ誤り(PE)フラグはパリティ誤り(UPEn)フラグへ変更(訳注:原書で欠落のため追加)

19.3. クロック生成

クロック生成論理回路は送受信部用基準クロックを生成します。USARTは標準非同期、倍速非同期、同期主装置、同期従装置の4つのクロック動作種別を支援します。USART制御/状態レジスタC(UCSRnC)のUSART動作種別選択(UMSELn)ビットは同期動作と非同期動作のどちらかを選びます。倍速動作(非同期動作のみ)はUSART制御/状態レジスタA(UCSRnA)にある倍速許可(U2Xn)ビットによって制御されます。同期動作(UMSELn=1)を使うとき、XCKnビンに対する方向制御ビット(DDR_XCKn)はクロック元が内部(主装置動作)または外部(従装置動作)どちらかを制御します。このXCKnビンは同期動作を使う時だけ活性(有効)です。

図19-2.はクロック生成論理回路の構成図を示します。



19.3.1. ホーレート発振器での内部クロック発生

内部クロック生成は非同期と同期主装置動作種別に対して使われます。本項の記述は図19-2.を参照してください。

USARTボーレートレジスタ(UBRRn(UBRRnH:UBRRnL))と下降計数器は設定可能な前置分周器またはボーレート発振器として機能するよう に接続されます。システム クロック(fosc)で走行する下降計数器は0への下降計数時毎またはUBRRnLレジスタが書かれる時にUBRRn値 で設定されます。1クロックは計数器が0に達する毎に生成されます。このクロックがボーレート発振器出力(=fosc/(UBRRn+1))です。送信部 は動作種別に依存してボーレート発振器出力を2,8,16分周します。ボーレート発振器出力は受信部クロックとデータ再生部によって直接使わ れます。しかし、再生部はUSART動作種別選択(UMSELn)、倍速許可(U2Xn)、DDR_XCKnビットの状態によって設定される動作種別 に依存して2,8,16段を使う順次処理回路を使います。

表19-1.は内部的に生成したクロック元を使う各動作種別に於けるボーレート(bps)とUBRRn値の計算式を含みます。

| 表19-1. ボーレート レジスタ(UBRRn)値計算式 | | | | | | | |
|------------------------------|--|--|--|--|--|--|--|
| 動作種別 | ボーレート計算式 | UBRRn值計算式 | | | | | |
| 標準速非同期動作 (U2Xn=0) | $BAUD = \frac{f_{OSC}}{16 \times (UBRRn+1)}$ | $UBRRn = \frac{f_{OSC}}{16 \times BAUD} - 1$ | | | | | |
| 倍速非同期動作(U2Xn=1) | $BAUD = \frac{f_{OSC}}{8 \times (UBRRn+1)}$ | $UBRRn = \frac{f_{OSC}}{8 \times BAUD} - 1$ | | | | | |
| 同期主装置動作 | $BAUD = \frac{f_{OSC}}{2 \times (UBRRn+1)}$ | $UBRRn = \frac{f_{OSC}}{2 \times BAUD} - 1$ | | | | | |

注: ボーレートは転送速度(ビット/1秒)で定義されます。

BAUD :ボーレート (bps)

UBRRn: UBRRnHとUBRRnLレジスタ値 (0~4095) fosc :システム発振器クロック周波数

DSC :ソイTA 免娠 奋/ ロック 同波

いくつかのシステム クロック周波数に対するいくつかのUBRRn値の例は128~129頁の表19-9.で得られます。





19.3.2. 倍速動作 (U2Xn)

転送速度はUSART制御/状態レシ、スタA(UCSRnA)で倍速許可(U2Xn)ヒットを設定(1)することによって倍にできます。このビットの設定は 非同期動作に対してだけ有効です。同期動作を使うとき、このビットは0に設定してください。

このビットの設定(1)は事実上非同期通信に対する転送速度を倍にするボーレート分周器の分周数を16から8に減らします。けれども受信部がデータ採取とクロック再生に対して半分の(16から8に減じた)採取数をこの場合だけ使い、従ってこの動作種別が使われる時はシステムクロックとボーレート設定の精度がより必要とされることに注意してください。送信部についての低下要因はありません。

19.3.3. 外部クロック

外部クロックは同期従装置動作種別によって使われます。本項の記述での詳細については図19-2.を参照してください。

XCKnt²ンからの外部クロック入力は不確定レベル状態(メタステーブル)の機会を最少とするために同期化レジスタによって採取されます。同期化レジスタからの出力は送受信部で使い得るのに先立って端(エッジ)検出器を通過しなければなりません。この処理手順が2 CPUクロック周期の遅延を持ち込み、このため最大外部XCKnクロック周波数は次式によって制限されます。

 $f_{\rm XCKn} < \frac{f_{\rm OSC}}{4}$

fOSCがシステム クロック元の安定度に依存することに注意してください。従って周波数変動によるデータ消失の可能性を避けるため、いくらかの余裕分を追加することが推奨されます。

19.3.4. 同期クロック動作

同期動作が使われる(UMSELn=1)とき、XCKnピンはクロック入力(従装置)またはクロック出力(主装置)のどちらかとして使われます。データ 採取またはデータ変更とクロック端間の依存性は同じです。基本原則はデータ出力(TXDn)が変更される端と反対のXCKnクロック端でデータ 入力(RXDn)が採取されることです。

USART制御/状態レジスタC(UCSRnC)のXCKn極性(UC POLn)ビットはデータ採取とデータ変更に対してどちらのク ロック端が使われるのかを選びます。図19-3.で示される ようにUCPOLnが0のとき、データはXCKnの上昇端で変 更され、下降端で採取されます。UCPOLnが設定(1)の 場合、データはXCKnの下降端で変更され、上昇端で採 取されます。 図19-3. 同期動作XCKnタイミンク^{*} XCKn UCPOLn=1 RXDn/TXDn UCPOLn=0 RXDn/TXDn

19.4. フレーム形式

1つの直列フレームは複数のデータ ビットと同期ビット(開始ビット、停止ビット)、任意の異常検査用ペリティ ビットで定義されます。USARTは有効なフレーム形式として以下の組み合わせ30種全てを受け入れます。

- •1開始ビット
- 5, 6, 7, 8, 9 ビット データ
- 奇数または偶数パリティビット、またはなし
- 1または2停止ビット

フレームは最下位データビット(LSB)が次に続く開始ビットで始まります。その後に次データビットが最後の最上位データビット(MSB)まで(最大) 合計9ビット続きます。許可したなら、パリティビットがデータビットの後、停止ビットの前に挿入されます。完全なフレームが送信されると、新規 フレームによって直ちに後続されるか、または通信線をアイドル状態(high)に設定できます。図19-4.は組み合わせ可能なフレーム形式を図 解します。[]付きビットは任意選択です。



USARTによって使われるフレーム形式はUSART制御/状態レジスタBとC(UCSRnB, UCSRnC)でデータ長選択(UCSZn2~0)ビット、ハッフティ選択(UPMn1,0)ビット、停止ビット選択(USBSn)ビットによって設定されます。受信部と送信部は同じ設定を使います。これらのどのビットの設定変更も、送受信部両方に対して進行中の通信を不正とすることに注意してください。

データ長選択(UCSZn2~0)ビットはフレーム内のデータビット数を選びます。ハッリティ選択(UPMn1,0)ビットはハッリティビットの許可と種別(奇/偶)を 設定します。1または2停止ビットのどちらかの選択は停止ビット選択(USBSn)ビットによって行います。受信部は第2停止ビットを無視しま す。従ってフレーミング異常(FEn)は最初の停止ビットが0(Low)の場合にだけ検出されます。

19.4.1. パリティ ビットの計算

ペリティ ビットは全データ ビットの排他的論理和(Ex-OR)を行うことによって計算されます。奇数ペリティが使われる場合は排他的論理和の 結果が反転されます。 ペリティ ビットとデータ ビットの関係は次のとおりです。

偶数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1

奇数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1 Ex-OR 1 n:データビット長

使った場合、パリティビットは直列フレームの最後のデータビットと最初の停止ビット間に配置されます。

19.5. USARTの初期化

何れかの通信が行えるのに先立ってUSARTは初期化されなければなりません。標準的な初期化手順は使用方法に依存するボーレート設定、フレーム形式設定、送受信部許可から成ります。割り込み駆動USART操作に関して初期化を行うとき、ステータスレジ、スタの全割り込み許可(I)ビットは解除(0)される(そして全割り込みが禁止される)べきです。

ボーレートまたはフレーム形式の変更を伴う再初期化を行う前には、レジスタが変更される期間中に進行中の送信がないことを確実にしてく ださい。USART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグは送信部の全転送完了検査に使え、受信完了(RXCn)フラグは 受信緩衝部内の未読データ有無検査に使えます。この目的(次送信タイミング)にTXCフラグが使われる場合、各々の送信(USARTデータレ ジスタ(UDRn)が書かれる)前にTXCnフラグが解除(0)されなければならないことに注意してください。

次の簡単なUSART初期化コートが例が示すアセンブリ言語とC言語の関数は機能的に同じです。この例は固定フレーム形式でホーリングを使う(割り込み不許可)非同期動作と仮定します。ホーレート(UBRRn)値は関数の引数として与えられます。アセンブリ言語でのホーレート引数は R17:R16レジスタに格納されると仮定されます。

| アセンブリ言語プログラム例 | | | |
|--|--|--|--|
| USART_Init: OUT UBRRnH, R17 OUT UBRRnL, R16 LDI R16, (1< <usbsn) (3<<ucszn0)<br="" ="">OUT UCSRnC, R16 LDI R16, (1<<rxenn) (1<<txenn)<br="" ="">OUT UCSRnB, R16 RET</rxenn)></usbsn)> | ;ボーレート設定(上位ハイト) ;ボーレート設定(下位ハイト) ;フレーム形式値を取得 ;フレーム形式設定(8ビット,2停止ビット) ;送受信許可値を取得 ;送受信許可 ;呼び出し元へ復帰 | | |
| C言語プログラム例 | | | |
| <pre>#define FOSC 1843200 #define BAUD 9600 #define MYUBRR FOSC/16/BAUD-1 void main(void) {</pre> | /* MCUクロック周波数 */ /* 目的USARTボーレート速度 */ /* 目的UBRRn値 */ | | |
| USART_Init(MYUBRR); | /* USART初期化 */ | | |
| void USART_Init(unsigned int baud) | | | |
| UBRRnH = (unsigned char) (baud>>8); UBRRnL = (unsigned char) baud; UCSRnC = (1< <usbsn) (3<<ucszn0):<br="" ="">UCSRnB = (1<<rxenn) (1<<txenn);<br="" ="">}</rxenn)></usbsn)> | /* ボーレート設定(上位ハ´イト) */ /* ボーレート設定(下位ハ´イト) */ /* フレーム形式設定(8ビット,2停止ビット) */ /* 送受信許可 */ | | |

注:6頁の「コート」例について」をご覧ください。

割り込みの禁止や引数としてフレーム形式を含めるなどで、より進化した初期化ルーチンが作成できます。けれども多くの応用はボーレート や制御レジスタの固定した設定が使われ、これらの応用形式での初期化コートは主ルーチンに直接置けるか、または他のI/Oの初期化コー ドと併せられます。





19.6. USARTのデータ送信

USART送信部はUSART制御/状態レジスタB(UCSRnB)で送信許可(TXENn)ビットを設定(1)することによって許可されます。送信部が許可されると、TXDnt[®]ンの標準t[®]ン動作はUSARTによって無視され、送信部の直列出力としての機能を与えられます。何かの送信を行う前に一度はホーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使われる場合、XCKnt[®]ンの(受信)/ロックは無視され、送信/ロックとして使われます。

19.6.1. 5~8ビット データフレーム送信

データ送信は送信されるべきデータを送信緩衝部に設定することによって開始されます。CPUはUSARTデータレジスタ(UDRn)I/O位置へ 書くことによって送信緩衝部に設定できます。送信緩衝部内のデータは移動レジスタが新規フレームを送る準備が整った時に移動レジスタ へ移されます。移動レジスタはアイドル状態(送信進行中以外)、または直前のフレームの最後の停止ビット送信後、直ちに新規データが設定 されます。移動レジスタが新規データを設定されると、ボーレートレジスタ(UBRRnH:UBRRnL)と倍速許可(U2Xn)ビット、また動作種別によっ てはXCKnビンによって与えられる速度で1つの完全なフレームを転送します。8ビット未満のフレームを使うとき、UDRnに書かれた上位ビット は無視されます。

次のコート例はUSART制御/状態レジスタA(UCSRnA)の送信データレジスタ空き(UDREn)フラグのポーリングを基準とした簡単なUSART送信 関数を示します。この関数が使われ得る前にUSARTが初期化されなければなりません。アセンブリ言語での送るべきデータはR16レジスタ に格納されると仮定されます。

| アセンブリ言語フ | ゚ログラム例 | | | | | | | |
|--------------|---|--|--------------------------------------|--|--|--|--|--|
| USART_Tx: | SBIS RJMP | UCSRnA, UDREn USART_Tx | ;送信緩衝部空きでスキップ ;送信緩衝部空き待機 | | | | | |
| , | OUT RET | UDRn, R16 | ;データ送信(送信開始) ;呼び出し元へ復帰 | | | | | |
| C言語プログラム | の | | | | | | | |
| void USART_{ | void USART_Transmit(unsigned char data) | | | | | | | |
| } | | (!(UCSRnA & (1< <udren)));<br="">= data;</udren))> | /* 送信緩衝部空き待機 */ /* データ送信(送信開始) */ | | | | | |

注:6頁の「コート」例について」をご覧ください。

この関数は送信されるべき新規データを設定する前に、UDREnの検査によって送信緩衝部が空になるのを単純に待ちます。送信緩 衝部空き割り込みが使われる場合、その割り込み処理ルーチンがデータを緩衝部内に書きます。

19.6.2. 9ビット データ フレーム送信

9ビット データが使われる場合(UCSZn2~0=111)、データの下位バイトがUSARTデータレジスタ(UDRn)に書かれるのに先立って第9ビットが USART制御/状態レジスタB(UCSRnB)の送信データビット8(TXB8n)ビットに書かれなければなりません。次のコート、例は9ビットデータを扱う 送信関数を示します。アセンブリ言語での送るべきデータはR17:R16レジスタに格納されると仮定されます。

| USART_Tx: | SBIS | UCSRnA, UDREn | ;送信緩衝部空きでスキップ |
|--------------|----------------------------------|--|--|
| | RJMP | USART_Tx | ;送信緩衝部空き待機 |
| ; | CBI SBRC SBI OUT RET | UCSRnB, TXB8n R17, 0 UCSRnB, TXB8n UDRn, R16 | ;第9ビットを0に仮設定 ;送信すべき第9ビットが0でスキップ ;第9ビットを1に設定 ;データ送信(送信開始) ;呼び出し元へ復帰 |
| C言語プログラム | い例 | | |
| void USART_{ | _Transmi | t(unsigned int data) | |
| } | UCSR <mark>n</mark> E if (da | (!(UCSRnA & (1< <udren)));<br="">3 &= ~(1<<txb8n); ata & 0x0100) UCSRnB = (1<<txb8n); = data;</txb8n); </txb8n); </udren))> | /* 送信緩衝部空き待機 */ /* TXB8nを0に仮設定 */ /* 第9ビットをR17からTXB8nへ複写 */ /* データ送信(送信開始) */ |

注: これらの送信関数は一般的な機能で書かれています。UCSRBnの内容が静的(換言すると、UCSRnBのTXB8nビットが初期化後に使われるだけ)ならば最適化できます。

6頁の「**コート'例について**」をご覧ください。

118

第9ビットは複数プロセッサ通信使用時のアドレスフレーム識別、また例えば同期として扱う他の規約で使うことができます。

19.6.3. 送信フラグと割り込み

USART送信部には状態を示す2つのフラグ、USARTデータレジスタ空き(UDREn)と送信完了(TXCn)があります。両フラグは割り込みを発生するのに使えます。

USARTデータレジスタ空き(UDREn)フラグは送信緩衝部が新規データを受け取る準備ができているかどうかを示します。このビットは送信緩 衝部が空の時に設定(1)され、送信緩衝部が移動レジスタに未だ移動されてしまっていない送信されるべきデータを含む時に解除(0)さ れます。将来のデバイスとの共通性のため、USART制御/状態レジスタA(UCSRnA)に書くとき、常にこのビットに0を書いてください。

USART制御/状態レジスタB(UCSRnB)でデータレジスタ空き割り込み許可(UDRIEn)ビットが1を書かれると、(全割り込みが許可されていれば)UDREnフラグが設定(1)されている限り、USARTデータレジスタ空き割り込みが実行されます。UDREnはUSARTデータレジスタ(UDRn)書き込みによって解除(0)されます。割り込み駆動データ送信が使われるとき、データレジスタ空き割り込みルーチンはUDREnを解除(0)するために新規データをUDRnに書くか、データレジスタ空き割り込みを禁止するかのどちらかを行わなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起こります。

送信完了(TXCn)7ラグは送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部に新規データが現在存在しない時に 設定(1)されます。TXCn7ラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことに よっても解除(0)できます。TXCn7ラグは送信応用プログラムが送信完了後、直ちに通信回線を開放し、受信動作へ移行しなければなら ない(RS485規格のような)半二重(ハーフデュープレックス)通信インターフェースで有用です。

UCSRnBで送信完了割り込み許可(TXCIEn)ビットが設定(1)され、(全割り込みが許可されていれば)TXCn7ラグが設定(1)になる時に USART送信完了割り込みが実行されます。送信完了割り込みが使われるとき、割り込み処理ルーチンはTXCn7ラグを解除(0)しなくても よく、これは割り込みが実行されるとき、自動的に行われます。

19.6.4. パリティ発生器

ハッリティ発生器は直列フレームデータに対するハッリティビットを計算します。ハッリティビットが許可されると(UPMn1=1)、送信部制御論理回路は 送られているフレームの最終データビットと最初の停止ビット間にハッリティビットを挿入します。

19.6.5. 送信の禁止

送信部の禁止(UCSRnBのUSART送信許可(TXENn)ビット=0)は進行中と保留中の送信が完了される(換言すると、送信移動レジスタと 送信緩衝レジスタが送信されるべきデータを含まない時)まで有効になりません。禁止されると、送信部はもはやTXDnビン(の標準ビン機 能)を無効にしません。

19.7. USARTのデータ受信

USART受信部はUSART制御/状態レジスタB(UCSRnB)で受信許可(RXENn)ビットに1を書くことによって許可されます。受信部が許可されると、RXDnt[®]ンの標準ビン動作はUSARTによって無視され、受信部の直列入力としての機能を与えられます。何か直列受信が行われ得る前に一度はボーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使われる場合、XCKnt[®]ンのクロックは転送クロックとして使われます。

19.7.1. 5~8ビット データ フレーム受信

受信部は有効な開始ビットを検出する時にデータ受信を開始します。開始ビットに続く各ビットはボーレートまたはXCKnクロックで採取され、フレームの最初の停止ビットが受信されるまで受信移動レジスタ内へ移動されます。第2停止ビットは受信部によって無視されます。最初の 停止ビットが受信されると(換言すると、受信移動レジスタに完全なフレームが存在すると)、この移動レジスタの内容は受信緩衝部内へ移さ れます。受信緩衝部はUSARTデータレジスタ(UDRn)I/O位置を読むことによって読めます。8ビット未満のフレームを使うとき、UDRnから読 むデータの上位ビットは0で覆われます。

次のコード例はUSART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグのポーリングを基準とした簡単なUSART受信関数を示します。この関数が使われ得る前にUSARTが初期化されなければなりません。

| アセンフリ言語プロ | コグラム例 | | | | | | | |
|------------------------|-------------------------------------|--|-------------------------------|--|--|--|--|--|
| USART_Rx: | SBIS RJMP | UCSR <mark>n</mark> A, RXC <mark>n</mark> USART_Rx | ;受信完了でスキップ ;受信完了待機 | | | | | |
| | IN RET | R16, UDRn | ;受信データ取得 ;呼び出し元へ復帰 | | | | | |
| C言語プログラム | 例 | | | | | | | |
| { | unsigned char USART_Receive(void) { | | | | | | | |
| while (return } | | nA & (1< <rxcn)));<="" td=""><td>/* 受信完了待機 */ /* 受信データ取得 */</td></rxcn))> | /* 受信完了待機 */ /* 受信データ取得 */ | | | | | |
| | | | | | | | | |

注:6頁の「コード例について」をご覧ください。

この関数は緩衝部を読んで値を戻す前に、RXCnフラグの検査によって受信緩衝部にデータが存在するのを単純に待ちます。





19.7.2. 9ビット データ フレーム受信

9ビットデータが使われる場合(UCSZn2~0=111)、USARTデータレジスタ(UDRn)から下位ハイトを読むのに先立って第9ビットがUSART制御 /状態レジスタB(UCSRnB)の受信データビット8(RXB8n)ビットから読まれなければなりません。この規則はフレーミング異常(FEn)、オーハーラン 発生(DORn)、ハッリティ誤り(UPEn)状態フラグにも適用されます。USART制御/状態レジスタA(UCSRnA)から状態情報を読み、その後に UDRnからデータを読んでください。UDRn I/O位置を読むことが受信FIFO緩衝部の状態を切り替え、その結果、FIFO内に保管される RXB8n,FEn,DORn,UPEnビット全てが切り替わります。

次のコート「例は9ビットデータと状態ビット両方を扱う簡単なUSART受信関数を示します。

| アセンフリ言語プロ | コグラム例 | | | | | | | | |
|---|----------------------------------|---|---|--|--|--|--|--|--|
| USART_Rx: | SBIS RJMP | UCSRnA, RXCn USART_Rx | ;受信完了でスキップ ;受信完了待機 | | | | | | |
| , | IN IN IN ANDI BREQ | R18, UCSRnA R17, UCSRnB R16, UDRn R18, (1< <fen) (1<<dorn)="" (1<<upen)<br="" ="">USART_Rx_V</fen)> | ;状態フラグ取得 ;受信第9ビット取得 ;受信データ取得 ;受信異常検査 ;異常なしで分岐 | | | | | | |
| ; USART_Rx_V: | LDI LDI LSR ANDI RET | R17, -1 R16, -1 R17 R17, \$01 | ;異常で-1値設定 ; ;RXB8nビットをビット0位置へ移動 ;RXB8nビットのみ有効 ;呼び出し元へ復帰 | | | | | | |
| C言語プログラム | 例 | | | | | | | | |
| unsigned in { | t USART <u></u> | _Receive(void) | | | | | | | |
| unsigned char status, resh, resl; /* 一時変数定義 */ while (!(UCSRnA & (1< <rxcn)));< td=""> /* 受信完了待機 */ status = UCSRnA; /* 状態フラグ取得 */ resh = UCSRnB; /* 受信第9ビット取得 */ resl = UDRn; /* 受信定了待機 */ if (status & ((1<<fen) (1<<dorn)="" (1<<upen)))="" -1;<="" return="" td="" =""> /* 受信異常で-1値設定/復帰 */ resh = (resh>>1) & 0x01; /* RXB8nビットのみ有効最下位へ */ return ((resh<<8) resl);</fen)></rxcn)));<> | | | | | | | | | |

注:6頁の「コート」例について」をご覧ください。

この受信関数例は何か評価を行う前に、全てのI/Oレジスタをレジスタファイルに読みます。これは読まれた緩衝部位置が可能な限り早く 新規データを自由に受け入れできるため、最適な受信緩衝部利用になります。

19.7.3. 受信完了 フラグと割り込み

USART受信部には受信部の状態を示す1つのフラグがあります。

USART受信完了(RXCn)フラグは未読データが受信緩衝部に存在するかを示します。このフラグは受信緩衝部に未読データが存在する時に1で、受信緩衝部が空の(換言すると、何も未読データを含まない)時に0です。受信部が禁止される場合(RXENn=0)、受信緩衝部が破棄され、その結果としてRXCnフラグは0になります。

USART制御/状態レシ`スタB(UCSRnB)でUSART受信完了割り込み許可(RXCIEn)ビットが設定(1)されると、(全割り込みが許可されていれば)RXCn7ラグが設定(1)されている限り、USART受信完了割り込みが実行されます。割り込み駆動データ受信が使われるとき、受信完了割り込みルーチンはRXCn7ラグを解除(0)するためにUSARTデータレシ`スタ(UDRn)から受信したデータを読まなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起きます。

120

19.7.4. 受信異常フラグ

USART受信にはフレーミング異常(FEn)、データオーハーラン発生(DORn)、ハリティ誤り(UPEn)の3つの異常フラグがあります。これら全ては USART制御/状態レジスタA(UCSRnA)を読むことでアクセスできます。異常フラクバに対する共通点は異常状態を示しているフレームと共に受 信緩衝部に配置されることです。異常フラグが緩衝されるため、USARTデータレジスタ(UDRn)I/O位置を読むことが緩衝部読み出し位置 を切り替えるので、UCSRnAは受信緩衝部(UDRn)の前に読まれなければなりません。異常フラグに対するその他の共通点はソフトウェア がこのフラグ位置へ書き込みを行うことによって変更できないことです。しかし、将来のUSART(機能)実装の上位互換性のため、 UCSRnAが書かれるとき、全てのフラグは0に設定されなければなりません。異常フラグはどれも割り込みを生成できません。

フレーミング異常(FEn)フラグは受信緩衝部に格納された、次に読み込み可能なフレームの第1停止ビットの状態を示します。FEnフラグは停止 ビットが正しく(Highとして)読まれた時に0で、停止ビットが不正(Low)だった時にFEnフラグは1です。このビットは同期外れ状態の検出、中 断状態検出、規約での操作に使えます。受信部が最初(第1)以外の全停止ビットを無視するため、FEnフラグはUSART制御/状態レジス タC(UCSRnC)の停止ビット選択(USBSn)ビット設定によって影響を及ぼされません。将来のデバイスとの共通性のため、UCSRnAに書くと き、常にこのビットを0に設定してください。

データオーバーラン発生(DORn)フラクは受信部緩衝部が一杯状態のためのデータ消失を示します。データオーバーランは受信緩衝部(27レー ム)が一杯で、(次の)新規フレーム データが受信移動レジスタで待っており、(更に次の)新規開始ビットが検出される時に起きます。DORnフラ グが設定(1)なら、最後にUDRnから読んだフレームと次にUDRnから読むフレーム間で1つ以上の直列フレームが失われています。将来のデ ハイスとの共通性のため、UCSRnAに書くとき、常にこのビットに0を書いてください。DORn7ラグは受信されたデータが移動レジスタから受 信緩衝部へ正常に移動された時に解除(0)されます。

パリティ誤り(UPEn)フラグは受信緩衝部内の次のフレームで受信時にパリティ異常があったことを示します。パリティ検査が許可されていない 場合、UPEnフラグは常に0が読めます。将来のデバイスとの共通性のため、UCSRnAに書くとき、常にこのビットを0に設定してください。よ り多くの詳細については117頁の「パリティビットの計算」と次の「パリティ検査器」をご覧ください。

19.7.5. パリティ検査器

パリティ検査器はパリティ種別上位ビット(UPMn1)が設定(1)されると活性(有効)になります。実行されるべきパリティ検査の形式(偶数または、 奇数)はUPMn0ビットによって選ばれます。許可されると、ハリティ検査器は到着フレーム内のデータビットのハリティを計算し、その結果と(受 信)直列フレーム内のパリティ ビットを比較します。検査の結果は受信データ、停止ビットと共に受信緩衝部に格納されます。その後パリティ誤 り(UPEn)フラグはフレームにハッリティ異常があるかを検査するため、ソフトウェアによって読むことができます。

UPEnフラグは受信緩衝部から読まれ得る次フレームで受信時にハリティ異常があり、その時点でハリティ検査が許可されていた(UPMn1=1) 場合に設定(1)されます。このビットはUSARTデータレジスタ(UDRn)が読まれるまで有効です。

19.7.6. 受信の禁止

送信部と対照的に受信部の禁止は即時です。従って受信進行中のデータは失われます。禁止されると(換言すると、USART制御/状 態レジスタB(UCSRnB)のUSART受信許可(RXENn)ビットが0に設定)、受信部はもはやRXDnポートピンの標準機能を無効にしません。受 信FIFO緩衝部は受信部が禁止されると破棄されます。緩衝部内の残データは失われます。

19.7.7. 受信緩衝部の破棄

受信FIFO緩衝部は受信が禁止されると破棄(換言すると、緩衝部は内容を空に)されます。未読データは失われます。例えば異常状 態のため、通常動作中に緩衝部が破棄されなければならない場合、USART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグが 解除(0)されるまでUSARTデータレジスタ(UDRn)I/O位置を読んでください。次のコード例は受信緩衝部の破棄方法を示します。

| アセンフ゛リ言語フ゜ロク゛ラム例 | | | | | | | | | | | |
|---|--|------------------------------|--|--|--|--|--|--|--|--|--|
| USART_Flush: SBIS RET | S UCSRnA, RXCn | ;未読データありでスキップ ;未読データなしで復帰 | | | | | | | | | |
| ; IN RJMP | R16, UDR <mark>n</mark> V USART_Flush | ;データ受信 ;未読データなしまで継続 | | | | | | | | | |
| C言語プログラム例 | | | | | | | | | | | |
| void USART_Flush({ | void USART_Flush(void) | | | | | | | | | | |
| unsigned char | - | /* 一時変数定義 */ | | | | | | | | | |
| while (UCSRnA & (1< <rxcn))="" *="" <="" dummy="UDRn;" td="" 未読データ読み捨て=""></rxcn)> | | | | | | | | | | | |
| } | | | | | | | | | | | |
| 注: 6頁の「コート「例につい | <u>注:6頁の「コード例について」</u> をご覧ください。 | | | | | | | | | | |







19.8. 非同期受信

USARTは非同期データ受信を扱うためのクロック再生とデータ再生部を含みます。クロック再生論理回路は内部的に生成したボーレートクロックをRXDntプンに到着する非同期直列フレームに同期化するのに使われます。データ再生論理回路は到着ビット毎に低域通過の濾波と採取をし、それによって受信部の雑音耐性を改善します。非同期受信動作範囲は内部ボーレートクロック精度、到着フレーム速度、フレーム長のビット数に依存します。

19.8.1. 非同期クロック再生

クロック再生論理回路は内部クロックを到着直列フレームに同期化します。図19-5.は到着フレームの開始ビットの採取手順を図解します。採取 速度は標準速動作でボーレートの16倍、倍速動作で8倍です。赤帯(訳注:原文は水平矢印)は採取処理のための同期変量を図示しま す。倍速動作(U2Xn=1)を使う時の広い変量時間に注意してください。採取番号0はRXDn信号がアイトル(換言すると、通信の動きなし) の時に行われる採取です。

| 図19-5. 開始ビットの採取 | | | | | | | | | | | | | | | | | | | |
|---------------------------------|---|---|---------------|---------------|---------------|---------------|---------------|---------------|---------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|---------------|---------------|---------------|
| RXDn | アイトル | | | | | | | 開 | 始と | ット | | | | | | | / | ビッ | ·ト0 |
| 採取位置 (U2Xn =0) | $ \begin{array}{c} \uparrow \\ 0 \\ 0 \end{array} $ | $\begin{array}{c} \uparrow \\ 1 \\ 2 \end{array}$ | ↑ 3 | ↑ 4 | ↑ 5 | ↑ 6 | 1 | ↑ 8 | ↑ 9 | ↑ 10 | ↑ 11 | ↑ 12 | ↑ 13 | ↑ 14 | ↑ 15 | ↑ 16 | ↑ 1 | ↑ 2 | ↑ 3 |
| 採取位置 (U2Xn= <mark>1</mark>) | ↑ 0 | ↑ 1 | ↑ 2 | | ↑ 3 | | ↑ 4 | | ↑ 5 | | ↑ 6 | | 1 | | ↑ 8 | | ↑ 1 | | ↑ 2 |

クロック再生論理回路がRXDn信号線でHigh(アイトル)からLow(開始)の遷移を検出すると、開始ビット検出手順が開始されます。図で示さ れるように採取1は最初のLow採取を意味します。その後にクロック再生回路は有効な開始ビットが受信されるかを決めるために、標準 速動作に対して採取8,9,10、倍速動作に対して採取4,5,6(図の赤数字(訳注:原文は箱枠内)で示された採取番号)を使います。これ ら3回で2回以上の採取が論理Highレヘルの場合(多数決)、この開始ビットは尖頭雑音として捨てられ、受信部は次のHighからLowの遷 移を探し始めます。けれども有効な開始ビットが検出されると、クロック再生論理回路は同期化され、データ再生が開始されます。この同 期化手順は各開始ビット毎に繰り返されます。

19.8.2. 非同期データ再生

受信部クロックが開始ビットに同期化されるとデータ再生が始められます。データ再生部は標準速動作で16段、倍速動作で8段の順列回路 を使います。図19-6.はデータビットとパリティビットの採取を示します。各採取は再生部の各段に等しい番号を与えられます。

| 図 | 図19-6. データ ビットとパリティ ビットの採取 | | | | | | | | | | | | | | | | | | |
|---|--------------------------------|----------------|----------------|---------------|---------------|---------------|---------------|---------------|---------------|---------------|---|--------|----------------|---------------|---------------|---------------|-------------------|------|---------------|
| | RXDn | ビット | n-1 | Χ | | | | | | | ť | :"yh | n | | | | Xt | :"yŀ | n+1 |
| | 采取位置 U2Xn= <mark>0</mark>) | ↑ 15 | ↑ 16 | ↑ 1 | ↑ 2 | ↑ 3 | ↑ 4 | ↑ 5 | ↑ 6 | | | | ↑ 10 | | | | ↑ 1 | 1 | ↑ 3 |
| | 采取位置 U2Xn=1) | ↑ 8 | | ↑ 1 | | ↑ 2 | | ↑ 3 | | ↑ 4 | | ∱ 5 | | ↑ 6 | ↑ 7 | ↑ 8 | ↑ 1 | | ↑ 2 |

受信したビットの論理値の決定は受信したビット中央の3採取で論理値の多数決を取ることによって行われます。この中央の3採取は図上の赤文字(訳注:原文は箱枠内)の採取番号によって強調されます。多数決の手順は次のように行われます。2または全3採取が Highレベルならば受信したビットは論理1が記録されます。2または全3採取がLowレベルならば受信したビットは論理0が記録されます。この多数決手順はRXDnビンの到着信号に対して低域通過濾波器(ローパスフィルタ)のように働きます。この再生手順はその後に完全なフレームが受信されるまで繰り返されます。これには最初の(第1)停止ビットを含みます。受信部がフレームの最初の停止ビットだけを使うことに注意してください。

図19-7.は停止ビットの採取と次フレームの最も早い開始ビット開始の可能性を示します。

| 図19−7. 停止ビットの採取と次の開始ビットの採取 | | | | | | | | | | | |
|---------------------------------|---|---|---|--|--|--|--|--|--|--|--|
| RXDn | | 停止ビット | A B、開始ビット C | | | | | | | | |
| 採取位置 (U2Xn= <mark>0</mark>) | $\uparrow \uparrow \uparrow \uparrow \uparrow \uparrow \uparrow \\ 15 16 1 2$ | $\uparrow \uparrow $ | $\uparrow \uparrow $ | | | | | | | | |
| 採取位置 (U2Xn=1) | ♦ ♦ 1 | $ \begin{array}{c c} \uparrow & \uparrow & \uparrow \\ 2 & 3 & 4 \end{array} $ | $ \begin{array}{c c} \uparrow & \uparrow & \uparrow & \uparrow & \uparrow \\ \hline 5 & 6 & 0/1 & 8 & 1 & 2 \end{array} $ | | | | | | | | |

フレーム内の他のビットに対して行われるのと同じ多数決が停止ビットにも行われます。停止ビットが論理0値と記録されると、フレーミング異常 (FEn)フラグが設定(1)されます。

新規フレームの開始ビットを示すHighからLowへの遷移は多数決に使った最後のビット後に実現できます。標準速動作での最初のLowレベル採取は図19-7.のA点で有り得ます。倍速動作での最初のLowレベルはB点に遅れます。C点は完全な長さの停止ビット(の終点)を示します。この早い開始ビット検出は受信部の動作範囲に影響します。

122

19.8.3. 非同期での動作範囲

受信部の動作範囲は受信したビット速度と内部的に生成したボーレート間の不一致に依存します。送信部が速すぎるまたは遅すぎるビット速度でフレームを送出したり、内部的に発生した受信部のボーレートが類似した(表19-2.参照)基準周波数を持たない場合、受信部は開始ビットでフレームを同期できません。

次式は到着データ速度と内部受信部ボーレート間の比率計算に使えます。

| | $R_{slow} = \frac{(D+1) \times S}{S-1+D \times S+S_F} \qquad \qquad R_{fast} = \frac{(D+2) \times S}{(D+1) \times S+S_M}$ |
|---------------------|---|
| D | : データとハッリティのビット数 (5~10) |
| S S _F | : ビットあたりの採取数 (標準速=16、倍速=8) : 多数決に使う最初の採取番号 (標準速=8、倍速=4) |
| SM | :多数決に使う中心の採取番号(標準速=9、倍速=5) |
| | w:は受信側ボーレートに対して許容できる最低受信ビット速度の比率です t :は受信側ボーレートに対して許容できる最高受信ビット速度の比率です |

表19-2.は許容できる最大受信部ボーレート誤差一覧です。標準速動作には、より高いボーレート変動許容力があることに注目してください。

| D | | 標 | 準速動作 (U2Xn =0) |) | 倍速動作(U2Xn=1) | | | | | | | |
|----|-----------------------|----------|-------------------------------|-----------|-----------------------|----------|--------------------|-----------|--|--|--|--|
| D | R _{slow} (%) | Rfast(%) | 総合許容誤差(%) | 推奨許容誤差(%) | R _{slow} (%) | Rfast(%) | 総合許容誤差(%) | 推奨許容誤差(%) | | | | |
| 5 | 93.20 | 106.67 | $-6.80 \sim +6.67$ | ± 3.0 | 94.12 | 105.66 | -5.88~+5.66 | ± 2.5 | | | | |
| 6 | 94.12 | 105.79 | -5.88~+5.79 | ± 2.5 | 94.92 | 104.92 | $-5.08 \sim +4.92$ | ±2.0 | | | | |
| 7 | 94.81 | 105.11 | -5.19~+5.11 | ± 2.0 | 95.52 | 104.35 | -4.48~+4.35 | ± 1.5 | | | | |
| 8 | 95.36 | 104.58 | $-4.54 \sim +4.58$ | ± 2.0 | 96.00 | 103.90 | $-4.00 \sim +3.90$ | ± 1.5 | | | | |
| 9 | 95.81 | 104.14 | -4.19~+4.14 | ± 1.5 | 96.39 | 103.53 | -3.61~+3.53 | ± 1.5 | | | | |
| 10 | 96.17 | 103.78 | -3.83~+3.78 | ± 1.5 | 96.70 | 103.23 | -3.30~+3.23 | ± 1.0 | | | | |

注: Dはデータビット数とハッティビットの合計ビット数です。

(訳注)原書は表19-1.に標準速、表19-2.に倍速を記載していますが、比較が容易なように表19-2.として纏めました。

受信部ボーレートの推奨最大許容誤差は最大総合許容誤差を送信部と受信部で等分割するという仮定の元で作られました。

受信部ボーレート誤差に対して2つの起こり得る原因があります。受信部のシステム クロック(XTAL)は供給電圧範囲と温度範囲に関して常に若干の不安定性があります。システム クロックを生成するのにクリスタル発振子を使う時は殆ど問題ありませんが、(セラミック)振動子でのシステム クロックは振動子偏差に依存して2%を越えて異なるかもしれません。2つ目の誤り原因はより制御可能です。ボーレート発振器は欲したボーレートを得るためにシステム周波数の正確な分周を常に行うことはできません。この場合、可能ならば受け入れ可能な低い誤差を与えるUBRRn値が使えます。





19.9. 複数プロセッサ通信動作

USART制御/状態レジスタA(UCSRnA)での複数プ[°]ロセッサ通信動作(MPCMn)ビットの設定(1)はUSART受信部によって受信された到着フレームの選別機能を許可します。アドレス情報を含まないフレームは無視され、受信緩衝部に格納されません。これは同一直列ハ、ス経由で 通信する複数MCUのシステムで、CPUによって扱われなければならない到着フレーム数を効果的に減らします。送信部はMPCMnビット設 定によって影響されませんが、複数プ[°]ロセッサ通信動作を利用するシステムの一部の時は違うふうに使われなければなりません。

受信部が5~8データビットを含むフレームを受信するように設定されるなら、最初の停止ビットはデータまたはアトレス情報を含むフレームかどう かを示します。受信部が9データビットのフレームに設定されるなら、USART制御/状態レジスタB(UCSRnB)の受信第9(RXB8n)ビットがアトレス とデータのフレームを識別するのに使われます。フレーム種別(最初の停止または第9)ビットが1の時にフレームはアトレスを含みます。フレーム種別 ビットが0の時にそのフレームはデータフレームです。

複数プロセッサ通信動作は主MCUからのデータを多くの従MCUで受信することを可能にします。これはどのMCUがアドレス指定されるか を検出するため、最初にアドレス フレームを調べることによって行われます。特定の従MCUがアドレス指定されたなら、そのMCUは後続す るデータ フレームを通常のように受信し、一方その他の従MCUは他のアドレス フレームが受信されるまで受信したフレームを無視します。

19.9.1. 複数プロセッサ通信の使用法

主MCUとして動作するMCUは9ビットデータフレーム形式(UCSZn=7)を使えます。UCSRnBの送信第9(TXB8n)ビットはアドレスフレーム時に設定(1)、またはデータフレーム時に解除(0)されて送信されなければなりません。この場合、従MCUは9ビットデータフレーム形式の使用に設定されなければなりません。

複数プロセッサ通信動作でデータを交換するのに次の手順が使われるべきです。

- 1. 全ての従MCUは複数プロセッサ通信動作です(UCSRnAの複数プロセッサ通信動作(MPCMn)とットが設定(1))。
- 2. 主MCUはアドレス フレームを送り、全ての従装置がこのフレームを受信し、これを読みます。従CPUでは通常のようにUCSRnAで受信完 了(RXCn)フラグが設定(1)されます。
- 3. 各従MCUはUSARTデータレジスタ(UDRn)を読み、選ばれたかを判定します。選ばれた場合はUCSRnAのMPCMnt^{*}ットを解除(0) し、そうでなければ(非選択の場合は)MPCMnt^{*}ット設定を保ち、次のアト^{*}レスフレームを待ちます。
- 4. アドレス指定されたMCUは新規アドレス フレームが受信されるまで全データ フレームを受信します。MPCMnビットが未だ設定(1)されている 他の従CPUはこのデータ フレームを無視します。
- 5. 最後のデータフレームがアドレス指定されたMCUによって受信されると、アドレス指定されたMCUはMPCMnビットを設定(1)し、主装置からの新規アドレスフレームを待ちます。以降、手順は2.からを繰り返します。

5~8ビット データ フレーム形式のどの使用も可能ですが、受信側が使うnとn+1ビット データ フレーム形式間を切り替えなければならないため 非実用的です。これは送信部と受信部が同じデータビット長設定を使うため、全二重(フルデュープレックス)動作を困難にします。 5~8ビット データ フレームが使われる場合、最初の停止ビットがフレーム種別を示すのに使われるので、送信部は2停止ビット使用(USBSn=1)に設定さ れなければなりません。

MPCMnビットを設定(1)または解除(0)するのに読み-修正-書き(リート・モデファイライト)命令(SBIとCBI)を使ってはいけません。MPCMnビットは送信完了(TXCn)フラグと同じI/O位置を共用しており、SBIまたはCBI命令を使うと偶然に解除(0)されるかもしれません。

(訳注) ATmega329P/3290PではUCSRnAのI/OアドレスがSBI,CBI命令適用範囲外のため、上記記述は不適切です。但し、命令の組 み合わせによって同様処理を行う場合に対して、上記注意の本意は適切(有効)です。

19.10. USART用レジスタ

19.10.1. USARTデータレジスタ (USART I/O Data Register) UDRn

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|--------|--------|--------|--------|--------|--------|--------|--------|------|
| (\$C6) | R/TXB7 | R/TXB6 | R/TXB5 | R/TXB4 | R/TXB3 | R/TXB2 | R/TXB1 | R/TXB0 | UDRn |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

同じI/Oアドレスを共用するUSART受信データ緩衝レジスタとUSART送信データ緩衝レジスタはUSARTデータレジスタまたはUDRnとして引用しました。送信データ緩衝レジスタ(TXB)はUDRnレジスタ位置に書かれるデータの転送先です。UDRnレジスタ位置読み込みは受信データ緩衝レジスタ(RXB)の内容を返します。

5~7ビットデータでの上位未使用ビットは送信部によって無視され、受信部によって0に設定されます。

送信緩衝部はUCSRnAで送信データレジスタ空き(UDREn)フラグが設定(1)される時にだけ書けます。UDREnフラグが設定(1)されない時 にUDRnへ書かれたデータはUSART送信部によって無視されます。送信部が許可されて送信緩衝部にデータが書かれると、送信部は 送信移動レジスタが空きの時にそのデータを送信移動レジスタへ設定(移動)します。その後にデータはTXDnt°ンで直列送信されます。

受信緩衝部は2段のFIFOから成ります。このFIFOは受信緩衝部がアクセスされる毎にその状態を切り替えます。この受信緩衝部の動きのため、この位置に読み-修正-書き(リート、モデファイライト)命令(SBIとCBI)を使えません。ビット検査(SBICとSBIS)命令もFIFOの状態を換えるので、これらの命令を使う時は注意してください。(訳注:適用範囲外命令のため、この注意は不適切です。)

19.10.2. USART制御/状態レジスタA (USART Control and Status Register A) UCSRnA

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|------|------|-------|-----|------|------|------|-------|--------|
| (\$C0) | RXCn | TXCn | UDREn | FEn | DORn | UPEn | U2Xn | MPCMn | UCSRnA |
| Read/Write | R | R/W | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - RXCn : USART受信完了フラグ(USART Receive Complete)

このフラグは受信緩衝部に未読データがある時に設定(1)され、受信緩衝部が空の(換言すると、どんな未読データも含まない)時に解除 (0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCnフラグは0になります。RXCnフラグは受信完了割り込みを 発生するのに使えます(USART制御/状態レジスタB(UCSRnB)の受信完了割り込み許可(RXCIEn)ビットをご覧ください)。

・ビット6 - TXCn : USART送信完了フラグ(USART Transmit Complete)

このフラグは送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部(UDRn)に新規データが現存しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCnフラグは送信完了割り込みを発生できます(UCSRnBの送信完了割り込み許可(TXCIEn)ビットをご覧ください)。

• ビット5 - UDREn : USART送信データレジスタ空きフラク (USART Data Register Empty)

UDREn7ラグは送信緩衝部(UDRn)が新規データを受け取る準備ができているかどうかを示します。UDREnが1ならば緩衝部は空で、 従って書かれる準備ができています。UDREn7ラグは送信緩衝部空き割り込みを発生できます(UCSRnBの送信データレジスタ空き割り 込み許可(UDRIEn)ビットをご覧ください)。送信部が準備できているのを示すため、リセット後のUDREnは設定(1)です。

• ビット4 - FEn: フレーミング異常フラク (Framing Error)

受信緩衝部の次データが受信した時にフレーシング異常(換言すると、受信緩衝部で次データの最初の(第1)停止ビットがLow)だった場合、 このビットが設定(1)されます。このフラグは受信緩衝部(UDRn)が読まれるまで有効です。受信したデータの停止ビットがHighの時にFEnフ ラグは0です。UCSRnAに書くとき、常にこのビットを0に設定してください。

• ビット3 - DORn : データオーバーラン発生フラク (Data OverRun)

このビットはオーハーラン状態が検出されると設定(1)されます。受信緩衝部(27レーム分)が一杯で、新規フレームが受信移動レジスタ内で待機中に新規開始ビットが検出されるとデータオーハーランが起こります。UCSRnAに書くとき、常にこのビットを0に設定してください。

• ビット2 - UPEn : パリティ誤りフラク (USART Parity Error)

受信緩衝部の次データが受信した時にハッリティ異常があり、その時点でハッリティ検査が許可されていれば(UPMn1=1)、このビットが設定(1) されます。このフラグは受信緩衝部(UDRn)が読まれるまで有効です。UCSRnAに書くとき、常にこのビットを0に設定してください。

・ビット1 - U2Xn : 倍速許可 (Double the USART Transmission Speed)

このビットは非同期動作でだけ有効です。同期動作を使うとき、このビットに0を書いてください。

このビットに1を書くことはボーレート分周器の分周値を16から8に減らして事実上、非同期通信の転送速度を倍にします。

・ビット0 - MPCMn:複数プロセッサ通信動作 (Multi-Processor Communication Mode)

このビットは複数プロセッサ通信動作を許可します。MPCMnビットが1を書かれると、USART受信部によって受信したアドレス情報を含まない全到着フレームは無視されます。送信部はMPCMn設定に影響されません。より多くの詳細情報については124頁の「複数プロセッサ通信動作」をご覧ください。





19.10.3. USART制御/状態レジスタB (USART Control and Status Register B) UCSRnB

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|--------|--------|--------|-------|-------|--------|-------|-------|--------|
| (\$C1) | RXCIEn | TXCIEn | UDRIEn | RXENn | TXENn | UCSZn2 | RXB8n | TXB8n | UCSRnB |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - RXCIEn : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグでの割り込みを許可します。USART受信完 了割り込みはRXCIEnビットが1を書かれ、ステータスレジスタ(SREG)で全割り込み許可(I)ビットが1を書かれ、UCSRnAでRXCnフラグが設定 (1)される場合にだけ生成されます。

・ビット6 - TXCIEn : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグでの割り込みを許可します。USART送信完 了割り込みはTXCIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでTXCnフラグが設定(1)される場合に だけ生成されます。

・ビット5 - UDRIEn : 送信データレジスタ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信データレジスタ空き(UDREn)フラグでの割り込みを許可します。 USART送信データレジスタ空き割り込みはUDRIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでUDREn フラグが設定(1)される場合にだけ生成されます。

• ビット4 - RXENn : 受信許可 (Receiver Enable)

このビットへの1書き込みはUSART受信(部)を許可します。受信部は許可されるとRXDnピンの標準ポート動作を無効にします。受信の禁止は受信緩衝部を破棄し、フレージング異常(FEn)、オーバーラン(DORn)、パリティ誤り(UPEn)のフラグを無効にします。

• ビット3 - TXENn : 送信許可 (Transmitter Enable)

このビットへの1書き込みはUSART送信(部)を許可します。送信部は許可されるとTXDnビンの標準ホート動作を無効にします。送信の 禁止(TXENn=0書き込み)は進行中と保留中の送信が完了される(換言すると、送信移動レジスタと送信緩衝レジスタが送信されるべき データを含まない)まで有効になりません。禁止したとき、送信部はもはやTXDnホート(の標準I/O機能)を無効にしません。

• ビット2 - UCSZn2:データビット長選択2 (Character Size)

USART制御/状態レジスタC(UCSRnC)のUCSZn1,0ビットと組み合わせたUCSZn2ビットは送受信部で使うレームのデータビット数(Character size)を設定します。

• ビット1 - RXB8n : 受信データビット8 (Receive Data Bit 8)

RXB8nは9ビットデータでの直列フレーム操作時に受信したフレームの第9データビット(ビット8)です。UDRnから下位ビットを読む前に読んでください。

• ビット0 - TXB8n : 送信データビット8 (Transmit Data Bit 8)

TXB8nは9ビットデータでの直列フレーム操作時に送信されるべきデータの第9データビット(ビット8)です。UDRnへ下位ビットを書く前に書いてください。

19.10.4. USART制御/状態レジスタC (USART Control and Status Register C) UCSRnC

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---|--------|-------|-------|-------|--------|--------|--------|--------|
| (\$C2) | - | UMSELn | UPMn1 | UPMn0 | USBSn | UCSZn1 | UCSZn0 | UCPOLn | UCSRnC |
| Read/Write | R | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | |

•ビット7 - 予約 (Reserved) (訳注:共通性のため本項追加)

このビットは将来使用するために予約されています。将来のデバイスとの共通性を保つため、UCSRnCが書かれるとき、このビットは0が 書かれなければなりません。

• ビット6 - UMSELn : USART動作選択 (USART Mode Select)

このビットは非同期と同期の動作種別のどちらかを選びます。

| 表19-4. USART | 表19-4. USART動作選択 | | | | | | | | | |
|--------------|------------------|--|--|--|--|--|--|--|--|--|
| UMSELn 動作種別 | | | | | | | | | | |
| 0 | 非同期動作 | | | | | | | | | |
| 1 | 同期動作 | | | | | | | | | |

126

• ビット5,4 - UPMn1,0 : パリティ選択 (Parity Mode)

これらのビットはハッリティの発生と検査の許可と種別を設定します。許可した場合、送信部は 各フレーム内での送信したデータビットのハッリティを自動的に生成して送出します。受信部は到 着データからハッリティ値を生成し、UPMn0設定と比較します。不一致が検出されると、USART 制御/状態レシ、スタA(UCSRnA)でハッリティ誤り(UPEn)フラクが設定(1)されます。

• ビット3 - USBSn : 停止ビット選択 (Stop Bit Select)

このビットは送信部によって挿入される停止ビット数を選びます。受信部はこの設定を無視します(訳補:常に第1停止ビットだけが有効)。

| 表19-5. パリティ選択 | | | | | | | | | | | |
|---------------|-------|----------|--|--|--|--|--|--|--|--|--|
| UPMn1 | UPMn0 | パリティ動作 | | | | | | | | | |
| 0 | 0 | 禁止 | | | | | | | | | |
| 0 | 1 | (予約) | | | | | | | | | |
| 1 | 0 | 偶数パリティ許可 | | | | | | | | | |
| 1 | 1 | 奇数パリティ許可 | | | | | | | | | |

| 表19-6. 停止ビット選択 | | | | | | | | |
|----------------|--------|--|--|--|--|--|--|--|
| USBSn | 停止ビット数 | | | | | | | |
| 0 | 1ビット | | | | | | | |
| 1 | 2ビット | | | | | | | |

• ビット2,1 - UCSZn1,0 : データビット長選択 (Character Size)

USART制御/状態レシ^{*}スタB(UCSRnB)のUCSZn2ビットと組み合わせたUCSZn1,0ビットは送受信部で使うフレームのデータビット数(Character size)を設定します。

表19-7.データビット長選択

| 1210 1.1 7 27 | IKEN | | | | | | | |
|---------------------|------|------|------|------|------|------|-------|------|
| UCSZn2~0 | 000 | 001 | 010 | 011 | 100 | 101 | 1 1 0 | 111 |
| データ ビット数 | 5ビット | 6ビット | 7ビット | 8ビット | (予約) | (予約) | (予約) | 9ビット |

• ビット0 - UCPOLn : クロック極性選択 (Clock Polarity)

このビットは同期動作に対してだけ使われます。非 同期動作が使われるとき、このビットに0を書いてく ださい。UCPOLnビットは同期クロック(XCKn)、データ 出力変更、データ入力採取間の関係を設定しま す。 **表19-8. XCKクロック極性選択 UCPOLn 送信データ変更(0** XCKnの) 1 XCKnの

| 夜19-0. ACK/10/7極注选扒 | | | | | | | | | | | |
|---------------------|--------------------|--------------------|--|--|--|--|--|--|--|--|--|
| UCPOLn | 送信データ変更 (TXDnピン出力) | 受信データ採取 (RXDnピン入力) | | | | | | | | | |
| 0 | XCKnの上昇端 | XCKnの下降端 | | | | | | | | | |
| 1 | XCKnの下降端 | XCKnの上昇端 | | | | | | | | | |

19.10.5. USARTホーレート レジスタ (USART Baud Rate Register) UBRRnH, UBRRnL (UBRRn)

| ビット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
|------------|-------|-------|-------|-------|--------|--------|-------|-------|--------|
| (\$C5) | - | - | - | _ | UBRR11 | UBRR10 | UBRR9 | UBRR8 | UBRRnH |
| Read/Write | R | R | R | R | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| (\$C4) | UBRR7 | UBRR6 | UBRR5 | UBRR4 | UBRR3 | UBRR2 | UBRR1 | UBRR0 | UBRRnL |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット15~12 - 予約 (Reserved Bits)

これらのビットは将来使用するために予約されています。将来のデバイスとの共通性のため、UBRRnHが書かれるとき、これらのビットは0が書かれなければなりません。

・ビット11~0 - UBRR11~0:ボーレート分周値 (USART Baud Rate Register)

USARTのボーレートを含む12ビットレジスタです。UBRRnHがUSARTボーレートの上位4ビットを含み、UBRRnLが下位8ビットを含みます。ボーレートが変更されると、送受信部で進行中の転送は不正にされます。UBRRnL書き込みはボーレート前置分周器の更新を直ちに始めます。





19.11. ボーレート設定例

標準的なクリスタル発振子やセラミック振動子の周波数に対して最も一般的に使われる非同期動作のボーレートは**表19-9**.のUBRRn設定を 使うことによって生成できます。目的のボーレートに対して設定誤差1.5%(標準速:U2X=0)、1.0%(倍速:U2X=1)以上を赤字で示します(<mark>訳 注</mark>:原書の本文は0.5%未満を太字)。より高い誤差率でも受け入れ可能ですが、特に長い直列フレーム(123頁の「非同期での動作範 囲」参照)で誤差率が高いと、受信部は雑音耐性が低下します。誤差率は次式を使って計算されます。

| 誤差率(%) = (| UBRR設定ボーレート(最近似値) | _ 1 | ×100(%) | |
|------------|-------------------|-------|---------|--|
| 設定平(%)-(| 目的のホーレート | - 1) | 100(%) | |

表19-9. Xtal、ボーレート対UBRRnH,UBRRnL設定(UBRR=UBRRnH:UBRRnL)

| ボーレート | | 1M | Hz | | | 1.843 | 2MHz | | | 2M | lHz | | | 2.457 | 6MHz | |
|--------|----------------|-------------------|------|-------|------|-------------------|------|--------|------|--------------------|------|-------|------|-------------------|--------|-------|
| (bps) | U2 | X= <mark>0</mark> | U2 | 2X=1 | U2 | X= <mark>0</mark> | U2 | U2X=1 | | 2X= <mark>0</mark> | U2 | 2X=1 | U2 | X= <mark>0</mark> | U2X=1 | |
| (ups) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) |
| 1200 | 51 | 0.2 | 103 | 0.2 | 95 | 0.0 | 191 | 0.0 | 103 | 0.2 | 207 | 0.2 | 127 | 0.0 | 255 | 0.0 |
| 2400 | 25 | 0.2 | 51 | 0.2 | 47 | 0.0 | 95 | 0.0 | 51 | 0.2 | 103 | 0.2 | 63 | 0.0 | 127 | 0.0 |
| 4800 | 12 | 0.2 | 25 | 0.2 | 23 | 0.0 | 47 | 0.0 | 25 | 0.2 | 51 | 0.2 | 31 | 0.0 | 63 | 0.0 |
| 9600 | 6 | -7.0 | 12 | 0.2 | 11 | 0.0 | 23 | 0.0 | 12 | 0.2 | 25 | 0.2 | 15 | 0.0 | 31 | 0.0 |
| 14400 | 3 | 8.5 | 8 | -3.5 | 7 | 0.0 | 15 | 0.0 | 8 | -3.5 | 16 | 2.1 | 10 | -3.0 | 20 | 1.6 |
| 19200 | 2 | 8.5 | 6 | -7.0 | 5 | 0.0 | 11 | 0.0 | 6 | -7.0 | 12 | 0.2 | 7 | 0.0 | 15 | 0.0 |
| 28800 | 1 | 8.5 | 3 | 8.5 | 3 | 0.0 | 7 | 0.0 | 3 | 8.5 | 8 | -3.5 | 4 | 6.7 | 10 | -3.0 |
| 38400 | 1 | -18.6 | 2 | 8.5 | 2 | 0.0 | 5 | 0.0 | 2 | 8.5 | 6 | -7.0 | 3 | 0.0 | 7 | 0.0 |
| 57600 | 0 | 8.5 | 1 | 8.5 | 1 | 0.0 | 3 | 0.0 | 1 | 8.5 | 3 | 8.5 | 2 | -11.1 | 4 | 6.7 |
| 76800 | 0 | -18.6 | 1 | -18.6 | 1 | -25.0 | 2 | 0.0 | 1 | -18.6 | 2 | 8.5 | 1 | 0.0 | 3 | 0.0 |
| 115.2k | | - | 0 | 8.5 | 0 | 0.0 | 1 | 0.0 | 0 | 8.5 | 1 | 8.5 | 0 | 33.3 | 2 | -11.1 |
| 230.4k | I | _ | 0 | -45.7 | 0 | -50.0 | 0 | 0.0 | 0 | -45.7 | 0 | 8.5 | 0 | -33.3 | 0 | 33.3 |
| 250k | I | _ | 1 | - | - | - | 0 | -7.8 | - | - | 0 | 0.0 | - | - | 0 | 22.9 |
| 最高速 | <u>束</u> 62500 | | 12 | 125k | | 115.2k | | 230.4k | | 125k | | 250k | | 3.6k | 307.2k | |

| ボーレート | | 3.276 | 8MHz | | | 3.686 | 4MHz | | | 4M | lHz | | | 4.608 | 3MHz | |
|--|------------------------|---------------------------------------|-----------------------------|---|------------------------|------------------------------|-----------------------------|---|------------------------|-----------------------------|-----------------------|-------------------------------|-----------------------|-------------------------------------|-----------------------|---------------------------------------|
| (bps) | U2 | X= <mark>0</mark> | U2 | 2X=1 | U2X= <mark>0</mark> | | U2X=1 | | U2 | X= <mark>0</mark> | U2 | X=1 | U2 | 2X= <mark>0</mark> | U2X=1 | |
| (ups) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) |
| 1200 | 170 | -0.2 | 340 | 0.1 | 191 | 0.0 | 384 | 0.0 | 207 | 0.2 | 416 | -0.1 | 239 | 0.0 | 479 | 0.0 |
| 2400 | 84 | 0.4 | 170 | -0.2 | 95 | 0.0 | 191 | 0.0 | 103 | 0.2 | 207 | 0.2 | 119 | 0.0 | 239 | 0.0 |
| 4800 | 42 | -0.8 | 84 | 0.4 | 47 | 0.0 | 95 | 0.0 | 51 | 0.2 | 103 | 0.2 | 59 | 0.0 | 119 | 0.0 |
| 9600 | 20 | 1.6 | 42 | -0.8 | 23 | 0.0 | 47 | 0.0 | 25 | 0.2 | 51 | 0.2 | 29 | 0.0 | 59 | 0.0 |
| 14400 | 13 | 1.6 | 27 | 1.6 | 15 | 0.0 | 31 | 0.0 | 16 | 2.1 | 34 | -0.8 | 19 | 0.0 | 39 | 0.0 |
| 19200 | 10 | -3.0 | 20 | 1.6 | 11 | 0.0 | 23 | 0.0 | 12 | 0.2 | 25 | 0.2 | 14 | 0.0 | 29 | 0.0 |
| 28800 | 6 | 1.6 | 13 | 1.6 | 7 | 0.0 | 15 | 0.0 | 8 | -3.5 | 16 | 2.1 | 9 | 0.0 | 19 | 0.0 |
| 38400 | 4 | 6.7 | 10 | -3.0 | 5 | 0.0 | 11 | 0.0 | 6 | -7.0 | 12 | 0.2 | 7 | -6.3 | 14 | 0.0 |
| 57600 | 3 | -11.1 | 6 | 1.6 | 3 | 0.0 | 7 | 0.0 | 3 | 8.5 | 8 | -3.5 | 4 | 0.0 | 9 | 0.0 |
| 76800 | 2 | -11.1 | 4 | 6.7 | 2 | 0.0 | 5 | 0.0 | 2 | 8.5 | 6 | -7.0 | 3 | -6.3 | 7 | -6.3 |
| 115.2k | 1 | -11.1 | 3 | -11.1 | 1 | 0.0 | 3 | 0.0 | 1 | 8.5 | 3 | 8.5 | 2 | -16.7 | 4 | 0.0 |
| 230.4k | 0 | -11.1 | 1 | -11.1 | 0 | 0.0 | 1 | 0.0 | 0 | 8.5 | 1 | 8.5 | 0 | 25.0 | 2 | -16.7 |
| 250k | - | - | 1 | -18.1 | 0 | -7.8 | 1 | -7.8 | 0 | 0.0 | 1 | 0.0 | 0 | 15.2 | 1 | 15.2 |
| 500k | - | - | 0 | -18.1 | - | - | 0 | -7.8 | - | - | 0 | 0.0 | 0 | -42.4 | 0 | 15.2 |
| 1M | - | — | - | - | - | - | - | - | - | - | - | 1 | 1 | _ | 0 | -42.4 |
| 最高速 | 最高速 204.8k | | 40 | 9.6k | 230.4k | | 460.8k | | 250k | | 500k | | 288k | | 576k | |
| 115.2k 230.4k 250k 500k 1M | 1 0 - - 20 | -11.1 -11.1 - - - 4.8k | 3 1 1 0 - 40 | -11.1 -11.1 -18.1 -18.1 - 9.6k | 1 0 - - 23 | 0.0 0.0 -7.8 - - | 3 1 1 0 - 46 | 0.0 0.0 -7.8 -7.8 - 0.8k | 1 0 - - 2! | 8.5 8.5 0.0 - - | 3 1 1 0 - | 8.5 8.5 0.0 0.0 - | 2 0 0 0 - | -16.7 25.0 15.2 -42.4 - | 4 2 1 0 0 | 0.0 -16.7 15.2 15.2 -42.4 |

注: 最高速はUBRR=0、誤差=0.0%です。 以降の周波数は次頁へ続く。

(訳注) 原書では頁割された表毎に表番号19-3.,19-4.,1.,2.となっていますが、共通性から纏めて表19-9.としました。 原書に対して数種の発振周波数を追加しました。

128

表19-9 (続き). Xtal、ボーレート対UBRRnH,UBRRnL設定 (UBRR=UBRRnH:UBRRnL) 4.9152MHz 6.144MHz 7.3728MHz 8MHz ボーレート U2X=0 U2X=0 U2X=1 U2X=1 U2X=0 U2X=1 U2X=<mark>0</mark> U2X=1 (bps) UBRR 誤差(%) 1200 2550.0 511 0.0 319 0.0 639 0.0 383 0.0 767 0.0 416 832 0.0 -0.1319 0.0 2400 127 0.0 2550.0 1590.0 0.0 191 383 0.0 207 0.2 416 -0.14800 0.0 127 0.0 79 0.0 159 0.0 0.0 191 0.0 103 207 0.2 63 95 0.2 9600 31 0.0 0.0 39 0.0 0.0 95 0.2 63 79 47 0.0 0.0 510.2 103 42 -0.8 26 -1.2 0.6 63 0.0 68 1440020 52 31 0.0 34 -0.8 0.6 1.619 23 15 0.0 31 0.0 0.0 0.0 0.0 47 0.0 25 0.2 51 0.2 19200 39 28800 0.0 31 0.0 34 -0.8 10 -3.0 20 1.6 12 2.626 -1.2 15 16 2.1 38400 0.0 0.0 0.0 23 0.0 25 0.2 7 15 0.0 9 19 11 0.0 12 0.2 57600 4 6.7 10 -3.0 6 4.8 12 2.67 0.0 15 0.0 8 -3.5 16 2.17 0.0 76800 3 0.0 0.0 4 0.0 9 5 0.0 11 0.0 6 -7.0 12 0.2 115.2k 2 -11.1 4 6.7 2 11.1 6 -4.8 3 0.0 7 0.0 3 8.5 8 -3.5 230.4k 33.3 2 -11.1 1 -16.72 11.1 1 0.0 3 0.0 1 8.5 3 8.5 1 250k 22.9 2 -18.1 1 -23.22 2.4 1 -7.8 3 0.0 1 0.0 3 0.0 1 500k 0 -38.6 0 22.9 0 -23.2-23.2 0 -7.8 1 -7.8 0 0.0 0.0 1 1 1M0 -38.6 0 -23.2 0 -7.8 0 0.0 最高速 307.2k 614.4k 384k 768k 460.8k 921.6k 500k 1M

| ボーレート | | 9.216 | 6MHz | | | 9.830 | 4MHz | | | 10 | ЛНz | | | 11.059 | 2MHz | |
|--------|------|-------------------|------|-------|------|-------------------|---------|-------|------|--------------------|-------|-------|------|-------------------|---------|-------|
| | U2 | X= <mark>0</mark> | U2 | 2X=1 | U2 | X= <mark>0</mark> | U2 | X=1 | U2 | 2X= <mark>0</mark> | U2 | 2X=1 | U2 | X= <mark>0</mark> | U2 | X=1 |
| (bps) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) |
| 1200 | 479 | 0.0 | 959 | 0.0 | 511 | 0.0 | 1023 | 0.0 | 520 | -0.0 | 1041 | -0.0 | 575 | 0.0 | 1151 | 0.0 |
| 2400 | 239 | 0.0 | 479 | 0.0 | 255 | 0.0 | 511 | 0.0 | 259 | 0.2 | 520 | -0.0 | 287 | 0.0 | 575 | 0.0 |
| 4800 | 119 | 0.0 | 239 | 0.0 | 127 | 0.0 | 255 | 0.0 | 129 | 0.2 | 259 | 0.2 | 143 | 0.0 | 287 | 0.0 |
| 9600 | 59 | 0.0 | 119 | 0.0 | 63 | 0.0 | 127 | 0.0 | 64 | 0.2 | 129 | 0.2 | 71 | 0.0 | 143 | 0.0 |
| 14400 | 39 | 0.0 | 79 | 0.0 | 42 | -0.8 | 84 | 0.4 | 42 | 0.9 | 86 | -0.2 | 47 | 0.0 | 95 | 0.0 |
| 19200 | 29 | 0.0 | 59 | 0.0 | 31 | 0.0 | 63 | 0.0 | 32 | -1.4 | 64 | 0.2 | 35 | 0.0 | 71 | 0.0 |
| 28800 | 19 | 0.0 | 39 | 0.0 | 20 | 1.6 | 42 | -0.8 | 21 | -1.4 | 42 | 0.9 | 23 | 0.0 | 47 | 0.0 |
| 38400 | 14 | 0.0 | 29 | 0.0 | 15 | 0.0 | 31 | 0.0 | 15 | 1.8 | 32 | -1.4 | 17 | 0.0 | 35 | 0.0 |
| 57600 | 9 | 0.0 | 19 | 0.0 | 10 | -3.0 | 20 | 1.6 | 10 | -1.4 | 21 | -1.4 | 11 | 0.0 | 23 | 0.0 |
| 76800 | 7 | 6.7 | 14 | 0.0 | 7 | 0.0 | 15 | 0.0 | 7 | 1.8 | 15 | 1.8 | 8 | 0.0 | 17 | 0.0 |
| 115.2k | 4 | 0.0 | 9 | 0.0 | 4 | 6.7 | 10 | -3.0 | 4 | 8.5 | 10 | -1.4 | 5 | 0.0 | 11 | 0.0 |
| 230.4k | 2 | -16.7 | 4 | 0.0 | 2 | -11.1 | 4 | 6.7 | 2 | -9.6 | 4 | 8.5 | 2 | 0.0 | 5 | 0.0 |
| 250k | 1 | 15.2 | 4 | -7.8 | 1 | -23.2 | 4 | -1.7 | 2 | -16.7 | 4 | 0.0 | 2 | -7.8 | 5 | -7.8 |
| 500k | 0 | 15.2 | 1 | 15.2 | 0 | 22.9 | 1 | 22.9 | 0 | 25.0 | 2 | -16.7 | 0 | 38.2 | 2 | -7.8 |
| 1M | 0 | -42.4 | 0 | 15.2 | 0 | -38.6 | 0 | 22.9 | 0 | -37.5 | 0 | 25.0 | 0 | -30.9 | 0 | 38.2 |
| 最高速 | 576k | | 1.1 | 52M | 61 | 4.4k | 1.2288M | | 625k | | 1.25M | | 69 | 1.2k | 1.3824M | |

| ボーレート | | 14.745 | 56MHz | | | 16N | ЛНz | | | 18.432 | 20MHz | | | 20N | /Hz | |
|---------|--------------------------|-------------------|-------|-------|------|--------------------|------|-------|-------|-------------------|-------|-------|------|-------------------|------|-------|
| | U2 | X= <mark>0</mark> | U2 | 2X=1 | U2 | 2X= <mark>0</mark> | U2 | 2X=1 | U2 | X= <mark>0</mark> | U2 | 2X=1 | U2 | X= <mark>0</mark> | U2 | 2X=1 |
| (bps) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) | UBRR | 誤差(%) |
| 1200 | 767 | 0.0 | 1533 | 0.0 | 832 | 0.0 | 1666 | 0.0 | 959 | 0.0 | 1919 | 0.0 | 1041 | 0.0 | 2082 | 0.0 |
| 2400 | 383 | 0.0 | 767 | 0.0 | 416 | -0.1 | 832 | 0.0 | 479 | 0.0 | 959 | 0.0 | 520 | 0.0 | 1041 | 0.0 |
| 4800 | 191 | 0.0 | 383 | 0.0 | 207 | 0.2 | 416 | -0.1 | 239 | 0.0 | 479 | 0.0 | 259 | 0.2 | 520 | 0.0 |
| 9600 | 95 | 0.0 | 191 | 0.0 | 103 | 0.2 | 207 | 0.2 | 119 | 0.0 | 239 | 0.0 | 129 | 0.2 | 259 | 0.2 |
| 14400 | 63 | 0.0 | 127 | 0.0 | 68 | 0.6 | 138 | -0.1 | 79 | 0.0 | 159 | 0.0 | 86 | -0.2 | 173 | -0.2 |
| 19200 | 47 | 0.0 | 95 | 0.0 | 51 | 0.2 | 103 | 0.2 | 59 | 0.0 | 119 | 0.0 | 64 | 0.2 | 129 | 0.2 |
| 28800 | 31 | 0.0 | 63 | 0.0 | 34 | -0.8 | 68 | 0.6 | 39 | 0.0 | 79 | 0.0 | 42 | 0.9 | 86 | -0.2 |
| 38400 | 23 | 0.0 | 47 | 0.0 | 25 | 0.2 | 51 | 0.2 | 29 | 0.0 | 59 | 0.0 | 32 | -1.4 | 64 | 0.2 |
| 57600 | 15 | 0.0 | 31 | 0.0 | 16 | 2.1 | 34 | -0.8 | 19 | 0.0 | 39 | 0.0 | 21 | -1.4 | 42 | 0.9 |
| 76800 | 11 | 0.0 | 23 | 0.0 | 12 | 0.2 | 25 | 0.2 | 14 | 0.0 | 29 | 0.0 | 15 | 1.7 | 32 | -1.4 |
| 115.2k | 7 | 0.0 | 15 | 0.0 | 8 | -3.5 | 16 | 2.1 | 9 | 0.0 | 19 | 0.0 | 10 | -1.4 | 21 | -1.4 |
| 230.4k | 3 | 0.0 | 7 | 0.0 | 3 | 8.5 | 8 | -3.5 | 4 | 0.0 | 9 | 0.0 | 4 | 8.5 | 10 | -1.4 |
| 250k | 3 | -7.8 | 6 | 5.3 | 3 | 0.0 | 7 | 0.0 | 4 | -7.8 | 8 | 2.4 | 4 | 0.0 | 9 | 0.0 |
| 500k | 1 | -7.8 | 3 | -7.8 | 1 | 0.0 | 3 | 0.0 | 1 | 15.2 | 4 | -7.8 | 1 | 25.0 | 4 | 0.0 |
| 1M | 0 | -7.8 | 1 | -7.8 | 0 | 0.0 | 1 | 0.0 | 0 | 15.2 | 1 | 15.2 | 0 | 25.0 | 1 | 25.0 |
| 最高速 | 最高速 921.6k 1.8432 | | 432M | 1M 2M | | 1.152M 2.304M | | | 1.25M | | | .5M | | | | |
| · = = = | · · + · · · · · | | 3034 | 0 00/ | | | | | | | | | | | | |

注: 最高速はUBRR=0、誤差=0.0%です。





20. 多用途直列インターフェース (USI: Universal Serial Interface)


20.1. 特徴

- •2線同期データ転送(主装置または従装置)
- •3線同期データ転送(主装置または従装置)
- ●データ受信割り込み
- アイドル動作からの起動復帰
- •2線動作でのパワーダウン動作を含む全休止形態からの起動復帰
- 割り込み能力を持つ2線動作開始条件検出器

20.2. 概要

多用途直列インターフェース(USI)は直列通信で必要とされる基本的なハート・ウェア資源(機能)を提供します。最低限の制御ソフトウェアとの組み 合わせで、USIはソフトウェアのみを元とした方法よりも少ないコート・量と重要な高い転送レートを許します。プロセッサ負荷を最小とするために 割り込みが含まれます。

USIの簡単化した構成図は図20-1.で示されます。実際のI/Oピンの配置は2頁の「ピン配置」を参照してください。I/OビットとI/Oピンを含みCPUがアクセス可能なI/Oレジスタは赤文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は135頁の「USI用レジスタ」で一覧されます。



8ビットの移動レジスタ(USIDR)はデータ ハス経由で直接的にアクセス可能で、入って来るデータと出て行くデータを含みます。このレジスタは緩 衝部を持たないので、データが失われないことを保証するためにデータは可能な限り早く読まなければなりません。最上位ビットは動作 種別設定に依存して2つの出力ピンの1つに接続されます。トランスペアレント(透過型)ラッチは直列(移動)レジスタ出力と出力ピン間に挿入さ れ、データの変更をデータ入力採取と逆のクロック端に遅らせます。直列入力は(種別)設定に拘らず、常にデータ入力(DI)ピンから採取され ます。

4ビット計数器はデータ ベス経由で読み書き両方ができ、溢れ割り込みを生成できます。この計数器と直列(移動)レジスタは同じクロック元 によって同時にクロック駆動されます。これは受信または送信したビット数を数え、転送完了時に割り込みの生成を計数器に許します。 外部クロック元が選ばれると、この計数器が両クロック端で計数することに注意してください。この場合、計数器はビット数ではなく、端(エッ ジ)数を数えます。クロックは3つの異なるクロック元(USCKビン、タイマ/カウンタ0の比較一致、ソフトウェア)から選べます。

2線クロック制御部(回路)は2線バスで開始条件が検出される時に割り込みを発生できます。開始条件検出後、または計数器溢れ後、クロックピンをLowに保持することによって待ち状態を生成することもできます。

ATmega329P/3290P

20.3. 機能説明

20.3.1. 3線動作

USIの3線動作は直列周辺インターフェース(SPI)の動作種別0と1に準拠していますが、従装置選択(SS)ピン機能を持ちません。けれども、この特性(機能)は必要ならばソフトウェアで実現できます。この動作で使われるピン名はDI,DO,USCKです。





図20-2.は3線動作での2つのUSI部(一方は主装置、他方は従装置)動作を示します。このような方法で連結された2つの移動レジスタ は8 USCKクロック後、各々のレジスタのデータが交換されます。この同じクロック(USCK)がUSIの4ビット計数器も増加(+1)します。従って計数 器溢れ割り込み要求フラグ(USIOIF)は転送が完了される時を決めるのに使えます。このクロックはPORTレジスタ経由USCKピン1/0交互切 り替え、またはUSICRのUSITCビットへの1書き込みによる主装置装置ソフトウェアによって生成されます。



3線動作タイングは図20-3.で示されます。図の最上部はUSCK周期参照基準です。これらの各周期に対して1ビットがUSI移動レジスタ (USIDR)に移動されます。USCKタイシングは両方の外部クロック動作について示されます。外部クロック動作0(USICS0=0)でのDIは上昇端 で採取され、DOは下降端で変更(USIDRが1つ移動)されます。外部クロック動作1(USICS0=1)は外部クロック動作0に対して逆端を使用、 換言すると下降端でデータを採取、上昇端で出力を変更します。USIクロック動作種別はSPIデータ動作種別のと1に対応します。

このタイジング図(図20-3.)を参照すると、バス転送は次の手順を含みます。

- 1. 主装置と従装置はデータ出力を設定し、使用規約に依存して出力駆動部を許可します(AとB)。この出力は直列データレジスタへの 送信されるべきデータ書き込みによって設定します。出力の許可はポート方向レジスタの対応するビット設定によって行います。A点と B点はどんな特別な順番もありませんが、両方共にデータが採取されるC点よりも最低1/2 USCK周期前でなければならないことに 注意してください。これはデータ設定の必要条件を満足させるのを保証するために行わなければなりません。4ビット計数器は0にリ セットします。
- 2. 主装置はUSCK線をソフトウェアで2度切り替えることによってクロック パルスを生成します(CとD)。主装置と従装置のデータ入力(DI)ピンの ビット値は最初の端(エッジ)(C)でUSIによって採取され、データ出力は逆端(D)で変更されます。4ビット計数器は両端で計数します。
- 3. レジスタ(バイト)転送完了のために手順2.が8回繰り返されます。
- 4.8/2019/パルス(換言すると16/2019/3)後、計数器が溢れて転送完了を示します。転送したハイトデータは新規転送が開始され得るの に先立って直ぐに処置されなければなりません。溢れ割り込みはプロセッサがアイドル動作に設定されているなら、プロセッサを起動復 帰します。使用規約によって、従装置は直ぐに出力をHi-Z設定にできます。





20.3.2. SPI主装置操作例

次のコードはSPI主装置としてのUSI部使用法を実際に示します。

| アセンブリ言語 | らつ。 「日ク」 「日ク」 「日ク」 | 例 | |
|----------|-----------------------------|---|--|
| SPIM: | STS LDI STS LDI | USIDR, R16 R16, (1< <usioif) USISR, R16 R16, (1<<usiwmo) (1<<usiclk)="" (1<<usics1)="" (1<<usitc)<="" th="" =""><th>;送信データを設定 ;USIOIFビットのみ1値を取得 ;フラグ解除/計数器初期化 ;3線動作クロック生成値を取得</th></usiwmo)></usioif) | ;送信データを設定 ;USIOIFビットのみ1値を取得 ;フラグ解除/計数器初期化 ;3線動作クロック生成値を取得 |
| ; | | | |
| SPIM_LP: | STS LDS SBRS RJMP | USICR, R16 R16, USISR R16, USIOIF SPIM_LP | ;USCKクロック端発生 ;USI状態フラグを取得 ;計数器溢れでスキップ。 ;計数器溢れまで継続 |
| | LDS RET | R16,USIDR | ;受信データを取得 ;呼び出し元へ復帰 |

このコードは9命令(+RET)のみ使用の容量最適化です。このコード例はDOとUSCKビンがDDREレジスタで出力として許可されると仮定します。この関数が呼び出される前にR16レジスタへ格納した値は従装置に転送され、転送が完了された時に従装置から受信したデータがR16レジスタに格納されて戻ります。

2行目と3行目の命令は計数器溢れ割り込み要求フラグ(USIOIF)を解除(0)し、USI 4ビット計数器値を解除(=0)します。4行目と6行目の 命令は3線動作、上昇端移動レジスタ クロック、USITCストローブ計数、USCK出力交互切り替えを設定します。この繰り返しは16回繰り返さ れます。

次のコートは最高速(fusck=fck/4)でのSPI主装置としてのUSI部使用法を実際に示します。

| アセンブリ言語 | 吾プログラム | 例 | |
|---------|--------|--|------------------------|
| SPIM_F: | STS | USIDR, R16 | ;送信データを設定 |
| | LDI | R16, (1< <usiwmo) (0<<usicso)="" (1<<usitc)<="" td="" =""><td>;3線動作初期値を取得</td></usiwmo)> | ;3線動作初期値を取得 |
| | LDI | R17, (1< <usiwmo) (0<<usicso)="" (1<<usiclk)<="" (1<<usitc)="" td="" =""><td>;3線動作クロック生成値を取得</td></usiwmo)> | ;3線動作クロック生成値を取得 |
| ; | | | |
| | STS | USICR, R16 | ;MSB転送 |
| | STS | USICR, R17 | ; |
| | STS | USICR, R16 | ;ビット6転送 |
| | STS | USICR, R17 | • |
| | STS | USICR, R16 | ;ビット5転送 |
| | STS | USICR, R17 | • |
| | STS | USICR, R16 | ;Ľyŀ4転送 |
| | STS | USICR, R17 | • • |
| | STS | USICR, R16 | ; L ⁱ yh3転送 |
| | STS | USICR, R17 | ; ; |
| | STS | USICR, R16 | ;ビット2転送 |
| | STS | USICR, R17 | |
| | STS | USICR, R16 | ;ビット1転送 |
| | STS | USICR, R17 | |
| | STS | USICR, R16 | ;LSB転送 |
| | STS | USICR, R17 | ; |
| ; | | | |
| | LDS | R16, USIDR | ;受信データを取得 |
| | RET | | ;呼び出し元へ復帰 |

132

20.3.3. SPI従装置操作例

次のコードはSPI従装置としてのUSI部使用法を実際に示します。

| アセンブリ言言 | 吾プログラム | 例 | |
|----------|------------|---|------------------------|
| init: | LDI | R16, (1< <usiwmo) (1<<usics1)< th=""><th>;3線動作,外部クロック値を取得</th></usiwmo) (1<<usics1)<> | ;3線動作,外部クロック値を取得 |
| | STS | USICR, R16 | ;3線動作,外部クロック設定 |
| SPIS: | STS | USIDR, R16 | ;送信データを設定 |
| | LDI | R16, (1< <usioif)< td=""><td>;USIOIFビットのみ1値を取得</td></usioif)<> | ;USIOIFビットのみ1値を取得 |
| | STS | USISR, R16 | ;フラグ解除/計数器初期化 |
| , | LDS | R16, USISR | ;USI状態フラグを取得 |
| SPIS_LP: | SBRS | R16, USIOIF | ;計数器溢れでスキップ |
| ; | RJMP | SPIS_LP | ;計数器溢れまで継続 |
| | LDS RET | R16, USIDR | ;受信データを取得 ;呼び出し元へ復帰 |

このコードは9命令(+RET)のみ使用の容量最適化です。このコード例はDDREレジスタでDOピンが出力、USCKピンが入力として設定されると仮定します。この関数が呼び出される前にR16レジスタへ格納した値は主装置に転送され、転送が完了された時に主装置から受信したデータがR16レジスタに格納されて戻ります。

最初の2命令は初期化用だけで、一度だけ実行されるのを必要とすることに注意してください。これらの命令は3線動作と上昇端移動 レジスタ クロックを設定します。この繰り返しはUSI計数器溢れフラグが設定(1)されるまで繰り返されます。

20.3.4. 2線動作

USIの2線動作はI²C(TWI)バス規約に準拠していますが、出力のスリューレート制限と入力雑音濾波器がありません。この動作で使われるピン名はSCLとSDAです。




図20-4.は2線動作での2つのUSI部(一方は主装置、他方は従装置)動作を示します。システム動作が使用通信構造に大きく依存するために示されるのは物理層のみです。この段階での主装置動作と従装置動作間の主な違いは常に主装置によって行われる直列/ロック 生成と、従装置だけが/ロック制御部(回路)を使うことです。/ロック生成はソフトウェアで実行されなければなりませんが、移動動作は両装置 で自動的に行われます。データの移動に関してこの動作種別で下降端での/ロックだけを実際に使うことに注意してください。従装置は SCL/ロックをLowに強制することにより、転送の開始と終了で待ち状態(ウェイトステート)を挿入できます。これは(主装置が)上昇端を生成 してしまった後に主装置はSCL線が実際に開放されたかを常に検査しなければならないことを意味します。


このクロックが(4ビット)計数器も増加(+1)するため、計数器溢れ(USIOIF)は転送が完了されたことを示すのに使えます。このクロックは主装置によるPORTEレジスタ経由のSCLピン交互切り替えによって生成されます。

データ方向は物理層によって与えられません。データの流れを制御するためにTWIバスで使ったような或る種の規約が実装されなけれ ばなりません。





このタイミンク「図(図20-5.)を 参照すると、ハ[・]ス転送は次 の手順を含みます。



- 1. 開始条件は主装置によるSCL線High中のSDA線Low強制によって生成されます(A)。SDAは移動レジスタのビット7への0書き込み か、またはPORTレジスタで対応ビットを0に設定のどちらかによって強制実行できます。出力が許可されるにはデータ方向(DDR)レジ スタのビットが1に設定されなければならないことに注意してください。従装置の開始条件検出器論理回路(図20-6.参照)が開始条 件を検出してUSISIF7ラグを設定(1)します。このフラグは必要ならば割り込みを発生できます。
- 2. 加えて開始条件検出器は主装置がSCL線で上昇端を強制してしまった後にSCL線をLowに保持します(B)。これはアトレスを受信 するために移動レジスタを設定する前に休止形態から起動復帰または他の処理を完了することを従装置に許します。これ(保持解 除)は(4ビット)計数器をリセット(=0)して開始条件検出フラグ(USISIF)を解除(0)することによって行われます。
- 3. 主装置は転送されるべき最初のビットを設定してSCL線を開放します(C)。従装置はSCLクロックの上昇端でデータを採取して移動レジ スタへ移動します。
- 4. 従装置アドレスとデータ方向(R/W)を含む8ビットが転送された後、従装置の(4ビット)計数器が溢れてSCL線がLowを強制されます(D)。 従装置は主装置の1つがアドレス指定してしまわない場合、SCL線を開放して新規開始条件を待ちます。
- 5. 従装置がアドレス指定されると、再びSCL線をLowに保持する前の応答(ACK)周期の間中、SDA線をLowに保持します(換言すると D点でSCLを開放する前に(4ビット)計数器レジスタは14に設定されなければなりません)。R/Wビットに依存して主装置か従装置は出 力を許可します。このビットが設定(1)の場合、主装置読み込み動作が進行中です(換言すると従装置がSDA線を駆動します)。従 装置は応答後(E)にSCL線をLowに保持することができます。


6. 主装置によって停止条件(F)か新規開始条件(再送開始条件)が与えられるまで全て同方向で複数バイトが直ぐに転送できます。

従装置はより多くのデータを受信できない場合、最後に受信したハイトデータに応答しません。主装置が読み込み動作を行うとき、最後のハイが転送された後の応答ビットをLowに強制することよってこの動作を終了しなければなりません。

20.3.5. 開始条件検出器

開始条件検出器は図20-6.で示されます。SDA線はSCL線の有効な採取を保証するために(50~300nsの範囲で)遅延されます。開始 条件検出器は2線動作でだけ許可されます。

開始条件検出器は非同期に動作し、従ってパワーダウン休止 動作からプロセッサを起動できます。けれども使う規約がSCL保 持時間で制限を持つかもしれません。従ってこの場合にこの 特徴(機能)を使う時にCKSELヒューズで設定する発振器起動 時間(17頁の「クロック系統とその配給」参照)も考慮内に取り入 れられなければなりません。より多くの詳細については135頁 のUSISIFフラグ記述を参照してください。



20.3.6. クロック速度の考察

SCLとUSCKに対する最大周波数はfCK/4です。これは2線と3線の両動作での最大データ転送と受信速度でもあります。2線従装置動作では従装置が更にデータを受信する準備ができるまで、2線クロック制御部がSCLを保持します。これは2線動作で実データ速度を減らすかもしれません。

| 20.4. USIでの代替使用 | USI部を直列通信に使わないなら、柔軟な設計のため、代替処理を行うように設定できます。 |
|------------------------|---|
| 20.4.1. 半二重非同期データ転送 | 3線動作で移動レジスタを使うことによってソフトウェアだけよりも簡潔で高性能のUART実装が可能です。 |
| 20.4.2. 4ビット計数器 | 4ビット計数器は溢れ割り込みとの自立型計数器として使えます。この計数器が外部的にクロック駆動される場合、両クロック端が増加(+1)を発生することに注意してください。 |
| 20.4.3. 12ビット計数器 | USIの4ビット計数器とタイマ/カウンタ0の組み合わせは12ビット計数器としての使用を許します。 |
| 20.4.4. 端(エッシ)起動外部割り込み | 4ビット計数器を最大値(\$F)に設定することによって追加外部割り込みとして機能できます。溢 れ7ラグと割り込み許可ビットはこの外部割り込みに対して使われます。この特徴(機能)はUSIC S1ビット(=1)によって選ばれます。 |
| 20.4.5. ソフトウェア割り込み | 4ビット計数器の溢れ割り込みはクロックストローフ。によって起動するソフトウェア割り込みとして使えます。 |

ATmega329P/3290P

134

20.5. USI用 レジスタ



| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|-------|-----|-----|-----|-----|-----|-----|-------|-------|
| (\$BA) | (MSB) | | | | | | | (LSB) | USIDR |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

USIは直列(移動)レジスタの緩衝を使いません、換言するとデータレジスタ(USIDR)をアクセスする時に直列レジスタは直接的にアクセスされま す。レジスタが書かれるのと同じ周期で直列クロックが起こると、レジスタは書いた値を含み、移動は実行されません。(左)移動動作はUSIC S1,0ビット設定に従って実行されます。この移動動作は外部クロック端、タイマ/カウンタ0比較一致により、またはUSICLKストローブビットを使うソ フトウェアによって直接的に制御できます。2または3線動作種別が選ばれない(USIWM1,0=00)時でも、外部データ入力(DI/SDA)と外部ク ロック入力(USCK/SCL)の両方が未だ移動レジスタによって使われ得ることに注意してください。

動作種別に従って使う出力ピン(DOまたはSDA)は出力ラッチを経由してデータレジスタの最上位ビット(ビット7)に接続されます。この出力ラッ チは外部クロック元が選ばれる(USICS1=1)時に直列クロック周期の前半中が透過(トランスヘプレント)で、内部クロック元が使われる(USICS1=0) 時に定常的な透過です。ラッチが透過である限り、新規MSBが書かれると、出力は直ちに変更されます。このラッチは違う(逆の)クロック端 でデータ入力が採取され、データ出力が変更されるのを保証します。

移動レジスタからの出力データを許可するために、ピンに対応するデータ方向レジスタ(DDxn)が1に設定されなければならないことに注意し てください。

20.5.2. USI状態レジスタ (USI Status Register) USISR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|--------|--------|-------|-------|---------|---------|---------|---------|-------|
| (\$B9) | USISIF | USIOIF | USIPF | USIDC | USICNT3 | USICNT2 | USICNT1 | USICNT0 | USISR |
| Read/Write | R/W | R/W | R/W | R | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

この状態レジスタは割り込み要求フラグ、状態フラグ、計数器値を含みます。

・ビット7 - USISIF : 開始条件検出割り込み要求フラク (Start Condition Interrupt Flag)

2線動作が選ばれた時に開始条件が検出されると、USISIF7ラグが設定(1)されます。出力禁止動作または3線動作が選ばれ、(USICS 1,0=11且つUSICLK=0)または(USICS1,0=10且つUSICLK=0)の時にUSCKピンのどの端(エッジ)もがこの7ラグを設定(1)します。

ステータスレジスタ(SREG)の全割り込み許可(I)ビットとUSI制御レジスタ(USICR)で開始条件検出許可(USISIE)ビットが設定(1)されている間中 にこのフラグが設定(1)されると、割り込みが生成されます。このフラグはUSISIFビットへの論理1書き込みによってのみ解除(0)されます。このビットの解除(0)は2線動作でのSCLの開始条件保持を解除(開放)します。

開始条件検出割り込みは全ての休止形態からプロセッサを起動します。

・ビット6 - USIOIF: 計数器溢れ割り込み要求フラグ (Counter Overflow Interrupt Flag)

このフラグは4ビット計数器が溢れると(換言すると15から0への遷移で)設定(1)されます。SREGの全割り込み許可(I)ビットとUSICRで計数 器溢れ割り込み許可(USIOIE)ビットが設定(1)されている間にこのフラグが設定(1)されると、割り込みが生成されます。本フラグはUSIOIF ビットへの論理1書き込みによってのみ解除(0)されます。本ビットの解除(0)は2線動作でのSCLの計数器溢れ保持を解除(開放)します。 計数器溢れ割り込みはアイドル休止動作からプロセッサを起動します。

• ビット5 - USIPF : 停止条件検出7ラク (Stop Condition Flag)

2線動作が選ばれた時に停止条件が検出されると、USIPFフラグが設定(1)されます。このフラグはこのビットへの1書き込みによって解除 (0)されます。これが割り込み要求フラグでないことに注意してください。この合図は2線バス主装置調停の実装時に有用です。

・ビット4 - USIDC : 出力データ衝突フラク (Data Output Collision Flag)

移動レジスタのビット7(MSB)が物理ピン値と異なる時にこのビットは論理1です。このフラグは2線動作が使われる時にだけ有効です。この 合図は2線バス主装置調停の実装時に有用です。

• ビット3~0 - USICNT3~0: 計数器値 (Counter Value)

これらのビットは現在の4ビット計数器値を反映します。この4ビット計数器値はCPUによって直接的に読み書きできます。

この4ビット計数器は外部クロック端検出器、タイマ/カウンタ0比較一致、USICLKまたはUSITCストローフ、ビットを使うソフトウェアのどれかによって 生成した各クロックに対して1つ増加します。このクロック元はUSICS1,0ビット設定に依存します。外部クロック動作に対してUSITCストローフ、ビットへの書き込みによって生成されることをクロックに許す、特別な特徴が付加されます。この特徴は外部クロック元(USICS1=1)設定中の USICLKへの1書き込みによって許可されます。

出力禁止動作(USIWM1,0=00)が選ばれている時でも、外部クロック入力(USCK/SCL)が未だ計数器によって使われることに注意してください。





20.5.3. USI制御レジスタ (USI Control Register) USICR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|--------|--------|--------|--------|--------|--------|--------|-------|-------|
| (\$B8) | USISIE | USIOIE | USIWM1 | USIWM0 | USICS1 | USICS0 | USICLK | USITC | USICR |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | W | W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

この制御レジスタは割り込み許可制御、動作種別設定、クロック選択設定、クロックストローブを含みます。

・ビット7 - USISIE : 開始条件検出割り込み許可 (Start Condition Interrupt Enable)

このビットを1に設定することが開始条件検出割り込みを許可します。ステータスレジスタ(SREG)の全割り込み許可(I)ビットとUSISIEビットが設定(1)される時に保留割り込みなら、これは直ちに実行されます。より多くの詳細については135頁の開始条件検出割り込み要求フラグ (USISIF)記述を参照してください。

・ビット6 - USIOIE : 計数器溢れ割り込み許可 (Counter Overflow Interrupt Enable)

このビットを1に設定することが計数器溢れ割り込みを許可します。ステータスレジスタ(SREG)の全割り込み許可(I)ビットとUSIOIEビットが設定(1)される時に保留割り込みなら、これは直ちに実行されます。より多くの詳細については135頁の計数器溢れ割り込み要求フラク (USIOIF)記述を参照してください。

• E^{*}ット5,4 - USIWM1,0: 動作種別選択(Wire Mode)

これらのビットは使われるべき動作種別(2または3線動作)を設定します。基本的に出力の機能だけがこれらのビットによって影響を及ぼ されます。データとクロック入力は選んだ動作種別によって影響を及ぼされず、常に同じ機能を持ちます。従って出力が禁止される時で も移動レジスタと計数器は外部的にクロック駆動でき、入力データが採取されます。USI操作とUSIWM1,0間の関連は**表20-1**.で要約されま す。

| <u>表20-1.US</u> | SI操作とUS | IWM1,0の関係 |
|-----------------|---------|--|
| USIWM1 | USIWM0 | 説明 |
| 0 | 0 | 出力、クロック保持、開始条件検出器は禁止。ポートピンは標準として動作。 |
| 0 | 1 | 3線動作。DO,DI,USCKビンを使用。 データ出力(DO)ビンはこの動作でPORTレジスタの対応ビットを無視します。けれども対応するDDRビットは未だ データ方向を制御します。ポートビンが入力として設定(DDxn=0)されると、そのビンのプルアップはPORTビットに よって制御されます。 データ入力(DI)と直列/ロック(USCK)ビンは標準ポート操作に影響を及ぼしません。主装置として動作する時の クロック ハルスはデータ方向が出力に設定されている(DDxn=1)間のPORTレジスタの交互切り替えによってソフト ウェアで生成されます。USICRのUSITCビットがこの目的に使えます。 |
| 1 | 0 | 2線動作。SDA(DI)とSCL(USCK)ピンを使用。(注1) 直列データ(SDA)と直列クロック(SCL)ピンは双方向でオープンドレイン出力駆動を使います。この出力駆動部は DDRレジスタでSDAとSCLに対応するビットの設定(=1)によって許可されます。 SDAピンに対して出力駆動部が許可されると、出力駆動部は移動レジスタの出力またはPORTレジスタの対応 ビットが0ならばSDA線をLowに強制します。さもなければ、SDA線は駆動されません(換言すると開放されま す)。SCLピン出力駆動部が許可されると、SCL線はPORTレジスタの対応ビットが0なら、または開始条件検出 器によってLowを強制されます。さもなければSCL線は駆動されません。 SCL線は出力が許可され、開始条件検出器が開始条件を検出すると、Lowに保持されます。開始条件検 出フラグ(USISIF)の解除(0)がその線を開放します。SDAとSCLピン入力はこの動作の許可によって影響を及 ぼされません。SDAとSCLピンのプルアップは2線動作で禁止されます。 |
| 1 | 1 | 2線動作。SDAとSCLピンを使用。 SCL線は計数器溢れが起こる時にもLowへ保持され、計数器溢れフラグ(USIOIF)が解除(0)されるまでLow に保持されることを除いて、上で記述される2線動作と同じ動作です。 |

注1: DIとUSCKピンは動作種別間での混乱を避けるため、各々直列データ(SDA)と直列クロック(SCL)に改称されます。

・ビット3,2 - USICS1,0: クロック選択 (Clock Source Select)

これらのビットは移動レジスタと計数器に対するクロック元を設定します。外部クロック元(USCK/SCL)を使う時にデータ出力ラッチはデータ入力 (DI/SDA)の採取の逆端で出力が変更されるのを保証します。タイマ/カウンタ0比較一致またはソフトウェアストローブが選ばれると、出力ラッチ は透過で、従って出力は直ちに変更されます。USICS1,0ビットの解除(=00)がソフトウェアストローブ選択を許可します。この選択を使う時の USICLKビットへの1書き込みは移動レジスタと計数器の両方をクロック駆動します。外部クロック元(USICS1=1)に対してUSICLKビットはもはや ストローブとして使われませんが、外部クロックとUSITCストローブビットによるソフトウェアクロック間を選びます。

表20-2.は移動レジスタと4ビット計数器に対して使われるクロック元とUSICS1,0、USICLK設定間の関連を示します。

| 1220 2. 0310 | 衣20~2. USICS1,02USICEN設定200月除 | | | | | | | |
|--------------|-------------------------------|--------|----------------------------|--|--|--|--|--|
| USICS1 | USICS0 | USICLK | 移動レシズタクロック元 | 4ビット計数器クロック元 | | | | |
| | 0 | 0 | クロックなし | クロックなし | | | | |
| 0 | 0 | 1 | ソフトウェア クロック ストローフ゛(USICLK) | ソフトウェア クロック ストローフ゛(USICLK) | | | | |
| | 1 | Х | タイマ/カウンタ0比較一致 | タイマ/カウンタ0 比較一致 | | | | |
| | 0 | 0 | 外部クロック上昇端 | 内 如 加 四 万 万 钟 | | | | |
| | 1 | 0 | 外部クロック下降端 | 外部クロック両端 | | | | |
| 1 | 0 | 1 | 外部クロック上昇端 | (J_{2}) $(J_{$ | | | | |
| | 1 | 1 | 外部クロック下降端 | ソフトウェア クロック ストローフ゛(USITC) | | | | |

表20-2. USICS1,0とUSICLK設定との関係

• ビット1 – USICLK : クロック ストローフ (Clock Strobe)

ソフトウェア ストローブ選択が選ばれるように行うことによってUSICS1,0ビットがゼロ(=00)に設定されるなら、このビット位置への1書き込みは移 動レジスタを1段移動して計数器を1つ増加します。このクロック ストローブが実行される時、直ちに、換言すると同じ命令周期内で出力が 替わります。移動レジスタ内に移動した値は直前の命令周期で採取されます。このビットは0として読みます。

外部クロック元が選ばれる(USICS1=1)と、USICLK機能はクロックストローフがらクロック選択レジスタに変更されます。この場合のUSICLKビットの設定(=1)は4ビット計数器に対するクロック元としてのUSITCストローフを選びます(表20-2.参照)。

• ビット0 - USITC : クロック値切り替え (Toggle Clock Port Pin)

このビット位置に1を書くことはUSCK/SCL値を0から1、または1から0のどちらかへ切り替えます。この切り替えはデータ方向レジスタでの 設定と無関係ですが、PORT値がピンで見られるべきなら、DDE4が出力として設定(=1)されなければなりません。この特徴は主装置を 実現する時の容易なクロック生成を許します。このビットは0として読みます。

外部クロック元が選ばれ(USICS1=1)、USICLKビットが1に設定されると、USITCストローフ、ビットへの書き込みは直接的に4ビット計数器をクロッ ク駆動します。これは主装置として動作する時に転送が行われる時の早い検出を許します。






21. アナログ比較器

21.1. 概要

アナログ比較器は非反転入力AIN0ビンと反転入力AIN1ビンの入力値を比較します。非反転AIN0ビンの電圧が反転 AIN1ビンの電圧よりも高い時にACSRのアナログ比較器出 カ(ACO)ビットが設定(1)されます。この比較器出力はタイマ/カウンタ1の捕獲機能を起動するように設定できます。加 えて、この比較器はアナログ比較器専用の独立した割り込みを起動できます。使用者は比較器出力の上昇端、下 降端、またはその両方で割り込み起動を選べます。この 比較器とその周辺論理回路の構成図は図21-1.で示さ れます。

ADC入力(A/D多重器出力)の使用を可能とするには、 26頁の「電力削減レジスタ(PRR)」のPRADCビットが論理0を 書かれることで(電力削減を)禁止されなければなりませ ん。



21.2. アナログ比較器入力選択

アナログ比較器への反転入力を取り替えるのにADC7~0のどれかを選ぶことができます。A/D変換の多重器がこの入力選択に使われ、従ってこの機能を利用するためにA/D変換部がOFF(動作禁止)にされなければなりません。ADCSRBのアナログ比較器多重器許可(ACME)ビットが設定(1)され、A/D変換部がOFF(ADCSRAのADENビットが0)にされていれば、表21-1.で示されるようにADMUXのチャネル選択(MUX2~0)ビットがアナログ比較器への反転入力を取り替えるための入力ピンを選びます。ACMEが解除(0)、またはADENが設定(1)されると、AIN1がアナログ比較器への反転入力に印加されます。

| ACME | ADEN | MUX2~0 | アナログ比較器反転入力 備考 |
|------|------|--------|----------------|
| 0 | X | ххх | AINI |
| | 1 | ххх | AIN1 |
| | | 0 0 0 | ADC0 |
| | | 0 0 1 | ADC1 |
| | | 010 | ADC2 |
| 1 | 0 | 011 | ADC3 |
| | 0 | 100 | ADC4 |
| | | 101 | ADC5 |
| | | 1 1 0 | ADC6 |
| | | 111 | ADC7 |

表21-1.7ナログ比較器反転入力選択

21.3. アナログ比較器用レジスタ

21.3.1. A/D変換制御/状態レジスタB (ADC Control and Status Register B) ADCSRB

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|---|------|---|---|---|-------|-------|-------|--------|
| (\$7B) | - | ACME | - | - | - | ADTS2 | ADTS1 | ADTS0 | ADCSRB |
| Read/Write | R | R/W | R | R | R | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット6 - ACME : アナログ比較器多重器許可 (Analog Comparator Multiplexer Enable)

このビットが論理1を書かれ、A/D変換部がOFF(ADCSRAのADENビットが0)にされると、A/D変換の多重器がアナログ比較器への反転 入力を選びます。このビットが論理0を書かれると、AIN1がアナログ比較器の反転入力に印加されます。このビットの詳細な記述について は「**アナログ比較器入力選択**」をご覧ください。

21.3.2. アナログ比較器 制御/状態レジスタ (Analog Comparator Control and Status Register) ACSR

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|-----|------|-----|-----|------|------|-------|-------|------|
| \$30 (\$50) | ACD | ACBG | ACO | ACI | ACIE | ACIC | ACIS1 | ACIS0 | ACSR |
| Read/Write | R/W | R/W | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 不定 | 0 | 0 | 0 | 0 | 0 | |

• ビット7 - ACD: アナログ比較器禁止 (Analog Comparator Disable)

このビットが論理1を書かれると、アナログ比較器への電力がOFFにされます。このビットはアナログ比較器をOFFにするために何時でも設定(1)できます。これは活動動作やアイトル動作で電力消費を削減します。ACDビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、このビットが変更される時に割り込みが起こり得ます。

・ビット6 - ACBG : 基準電圧選択 (Analog Comparator Bandgap Select)

このビットが設定(1)されると、内部基準電圧(公称1.1V)がアナログ比較器への非反転入力に置き換わります。本ビットが解除(0)されると、 AIN0がアナログ比較器の非反転入力に印加されます。内部基準電圧がアナログ比較器への入力として使われるとき、電圧の安定に一 定時間を必要とします。安定(待機を)しない場合、不正な比較になるかもしれません。29頁の「内部基準電圧」をご覧ください。

・ビット5 - ACO: アナログ比較器出力 (Analog Comparator Output)

アナログ比較器の出力は同期化され、その後に直接ACOへ接続されます。この同期化は1~2クロック周期の遅延をもたらします。

・ビット4 - ACI: アナログ比較器割り込み要求フラク (Analog Comparator Interrupt Flag)

このビットは比較器出力での出来事がACSRのアナログ比較器割り込み条件(ACIS1,0)ビットによって定義した割り込み方法で起動する時に設定(1)されます。ACSRのアナログ比較器割り込み許可(ACIE)ビットが設定(1)され、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、アナログ比較器割り込みルーチンが実行されます。対応する割り込み処理へクタを実行すると、ACIはハートウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもACIは解除(0)されます。

・ビット3 - ACIE: アナログ比較器割り込み許可 (Analog Comparator Interrupt Enable)

ACIEビットが論理1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、アナログ比較器割り込みが活性(有効)にされます。論理0を書かれると、この割り込みは禁止されます。

・ビット2 - ACIC: アナログ比較器捕獲起動許可 (Analog Comparator Input Capture Enable)

論理1を書かれると、このビットはアナログ比較器によって起動されるタイマ/カウンタ1の捕獲機能を許可します。この場合、比較器出力は比較器にタイマ/カウンタ1捕獲割り込みの雑音消去機能と端(エッジ)選択機能を利用させる捕獲入力前置論理回路へ直接的に接続されます。論理0を書かれると、アナログ比較器と捕獲機能間の接続は存在しません。比較器がタイマ/カウンタ1捕獲割り込みを起動するには、タイマ/カウンタ1割り込み許可レジスタ(TIMSK1)の捕獲割り込み許可(ICIE1)ビットが設定(1)されなければなりません。

・ビット1,0 - ACIS1,0: アナログ比較器割り込み条件 (Analog Comparator Interrupt Mode Select)

これらのビットは比較器のどの事象がアナログ比較器割り込みを起動 するのかを決めます。各種設定は表21-2.で示されます。

ACIS1,ACIS0ビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、これらのビットが変更される時に割り込みが起き得ます。

| 表21-2.アナログ比較器割り込み条件選択 | | | | | | | |
|-----------------------|-------|---------------|--|--|--|--|--|
| ACIS1 | ACIS0 | 割り込み発生条件 | | | | | |
| 0 | 0 | 比較器出力の変移(トグル) | | | | | |
| 0 | 1 | (予約) | | | | | |
| 1 | 0 | 比較器出力の下降端 | | | | | |
| 1 | 1 | 比較器出力の上昇端 | | | | | |

21.3.3. デジタル入力禁止レジスタ1 (Digital Input Disable Register 1) DIDR1

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---|---|---|---|---|---|-------|-------|-------|
| (\$7F) | - | - | - | - | - | - | AIN1D | AIN0D | DIDR1 |
| Read/Write | R | R | R | R | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット1,0 - AIN1D,AIN0D : AIN1,AIN0 デジタル入力禁止 (AIN1,AIN0 Digital Input Disable)

このビットが論理1を書かれると、AIN1/0ピンのデジタル入力緩衝部が禁止されます。このビットが設定(1)されると、対応するポート入力レジ スタのビット(PINx)は常に0として読みます。AIN1/0ピンにアナログ信号が印加され、そのピンからのデジタル入力が必要とされない時にデジ タル入力緩衝部での消費電力を削減するため、このビットは論理1を書かれるべきです。





22. A/D変換器

22.1. 特徴

- 10ビット分解能
- •積分非直線性誤差0.5 LSB
- 絶対精度±2 LSB
- •変換時間13~260µs (50kHz~1MHz変換クロック)
- •最大分解能で76.9kSPS(採取/s)まで
- 8チャネルのシングルエント、入力多重器内蔵
- •75ャネルの差動入力チャネル(訳注:共通性から追加)
- A/D変換結果読み出しに対する任意の左揃え
- •0~VCC A/D変換入力電圧範囲
- ・選択可能な1.1V A/D変換基準電圧
- 連続と単独の変換動作
- ・割り込み元の自動起動によるA/D変換開始
- •A/D変換完了割り込み
- •休止形態雑音低減機能

22.2. 概要

ATmega329P/3290Pは10ビット逐次比較A/D変換器が特徴です。このA/D変換器はポートFのピンから構成された8つのシングルエント電 圧入力を許す8チャネルアナログ多重器に接続されます。このシングルエント電圧入力は0V(GND)が基準です。


デバイスは16通りの差動電圧入力も支援します。7つの差動アナログ入力は共通反転端子(ADC1)を共用し、一方他のADC入力は非反転入力端子として選べます。(訳注:共通性から直前の2行追加)

このA/D変換器はA/D変換器への入力電圧が変換中に一定の値で保持されることを保証する採取&保持(S/H)回路を含みます。 A/D変換部の構成図は図22-1.で示されます。

A/D変換部には分離されたアナログ電源供給ピン(AVCC)があります。AVCCはVCCから±0.3Vよりも多く違ってはなりません。このピンの 接続方法は145頁の「**雑音低減技術**」項をご覧ください。

公称1.1Vの内蔵基準電圧またはAVCCがチップ上で提供されます。この基準電圧は雑音特性向上のため、コンデンサによってAREFピンで外部的にデカップ(雑音分離)できます。

26頁の「電力削減レジスタ(PRR)」でのPRADCビットはA/D変換部を許可するために0を書かれなければなりません。



22.3. 操作

A/D変換部は逐次比較を通してアナログ入力電圧を10ビットのデジタル値に変換します。最小値はGNDを表し、最大値はAREFビンの電 圧-1 LSBを表します。A/D多重器選択レジスタ(ADMUX)の基準電圧選択(REFS1,0)ビットへの書き込みにより、任意でAVCCまたは内 部1.1V基準電圧がAREFビンに接続できます。従ってこの内部基準電圧は雑音耐性を改善するためにAREFビンで外部コンデンサに よってデカップ(雑音結合減少)ができます。

アナログ入力チャネルはADMUXのチャネル選択(MUX4~0)ビットへの書き込みによって選ばれます。GNDと固定基準電圧(1.1V内蔵基準電 圧(VBG))だけでなく、どのADC入力ビン(ADC7~0)もがA/D変換器のシングルエンド入力として選べます。A/D変換部はA/D変換制御/ 状態レジスタA(ADCSRA)のA/D許可(ADEN)ビットの設定(1)によって(動作が)許可されます。基準電圧と入力チャネルの選択はADENが 設定(1)されるまで実施しません。ADENが解除(0)されているとA/D変換部は電力を消費しないので、節電をする休止形態へ移行す る前にA/D変換部をOFFに切り替えることが推奨されます。

A/D変換部はA/Dデータレジスタ(ADCH,ADCL)で示される10ビットの結果を生成します。既定では、この結果は右揃え(16ビットのビット0 側10ビット)で表されますが、ADMUXで左揃え選択(ADLAR)ビットを設定(1)することにより、任意で左揃え(16ビットのビット15側10ビット)で 表せます。


この結果が左揃え補正され、8ビットを越える精度が必要とされない場合はADCHを読むことで足ります。さもなければデータレジスタの 内容が同じ変換に属すこと(からの結果)を保証するため、ADCLが初めに、次にADCHが読まれなければなりません。一度ADCLが 読まれると、A/D変換器からのA/Dデータレジスタ(ADCH,ADCL)アクセスが阻止されます。これはADCLが読まれてしまい、ADCHが読ま れる前に変換が完了すると、どちらのレジスタ(ADCH,ADCL)も更新されず、その変換からの結果が失われることを意味します。ADCH が読まれると、ADCH,ADCLへのA/D変換器アクセスが再び許可されます。

A/D変換部には変換完了時に起動できる自身の割り込みがあります。A/DデータレジスタへのA/D変換器アクセスがADCLとADCHの読み込み間で禁止されている場合、例えその変換結果が失われても割り込みは起動します。

22.4. 変換の開始

単独変換はADCSRAで変換開始(ADSC)ビットに論理1を書くことによって開始されます。このビットは変換が進行中である限り、1に留まり、変換が完了されるとハートウェアによって解除(0)されます。変換が進行中に違う入力チャネルが選ばれると、A/D変換部はそのチャネル変更を実行する前に現在の変換を済ませます。

代わりに、変換は様々な起動元によって自動的に起動できます。自動起動はA/D変換制御/状態レジスタA(ADCSRA)のA/D変換自動起動許可(ADATE)ヒ'ットの設定(1)によって許可されます。起動元はA/D変換制御/状態レジスタB(ADCSRB)のA/D変換起動元選択(ADTS2~0)ヒ'ットの設定によって選ばれます(起動元の一覧についてはADTSE'ットの記述をご覧ください)。選んだ起動信号上に上昇端が起きると、A/D変換用前置分周器がリセットし、変換が開始されます。これは一定間隔での変換開始の方法を提供します。変換完了時、起動信号が未だ設定(1)されている場合、新規の変換は開始されません。変換中にこの起動信号上で別の上昇端が起きると、その端(エッジ)は無視されます。指定した割り込みが禁止またはステータスレジスタ(SREG)の全割り込み許可(1)ヒ'ットが解除(0)でも、割り込み要因で新規変換を起動するために、割り込み要求7ラグは解除(0)されなければなりません。



起動元としてA/D変換完了割り込み要求フラウ(ADIF)を使うことは、A/D変換器に実行中の変換が完了されると直ぐに新規変換を開始させます。そのためA/D変換器は連続動作で動き、継続的な採取(変換)とA/Dデータレジスタ更新を行ないます。最初の変換はAD CSRAでADSCビットに論理1を書くことによって始めなければなりません。この動作でのA/D変換器はA/D変換完了割り込み要求フラグ(ADIF)が解除(0)されるかどうかに拘らず、連続的な変換を実行します。

自動起動が許可されている場合、ADCSRAのADSCビットに論理1を書くことによって単独変換を開始できます。ADSCは変換が進行中かを決めるためにも使えます。ADSCビットは変換がどう開始されたかに拘らず、変換中は1として読みます。

変換はA/D変換雑音低減機能の使用によっても開始され得ます。この機能はアイドル休止動作とA/D変換雑音低減休止動作中に変換を許可します。詳細については145頁の「**雑音低減機能**」をご覧ください。(<mark>訳注</mark>:共通性から2行追加)



内部基準電圧がA/D変換器への入力として使われるとき、電圧の安定に一定時間を必要とします。安定(待機を)しない場合は初回 変換後の最初の読み込み値は不正になるかもしれません。

実際の採取&保持(保持開始点)は通常変換の開始後1.5変換クロック周期、初回変換の開始後13.5変換クロック周期で行われます。変 換が完了すると、結果がA/Dデータレジスタ(ADCH, ADCL)に書かれ、ADCSRAのA/D変換完了割り込み要求フラグ(ADIF)が設定(1)さ れます。単独変換動作(ADATE=0)では同時にADCSRAのA/D変換開始(ADSC)ビットが解除(0)されます。その後にソフトウェアは再び ADSCを設定(1)でき、新規変換は変換クロックの最初の上昇端で開始されます。

自動起動が使われると、前置分周器は起動要因発生時にリセットされます。これは起動要因から変換開始までの一定の遅延を保証し ます。この動作での採取&保持は起動要因となる信号の上昇後、2変換クロック周期で採取が行われます。同期化論理回路(端(エッジ) 検出器)に対して、追加の3 CPUクロック周期が費やされます。A/D変換完了以外の要因からの自動起動を伴う差動動作を使うとき、各 変換は25変換クロックを必要とします。これはA/D変換器が毎変換後、禁止そして再許可されなければならないからです。

表22-1.をご覧ください。

初回変換

15

14

以前の変換値

◀ 保持点

诵常変換

7

以前の変換値

6


8


g

10

16

連続変換動作(ADATE=1)では変換完了後直ちに新規変換が開始され、一方ADSCは1に留まります。変換時間の概要については





A/D変換部は100kHz以上のどんなCPUクロックからも受け入れ可能なA/D変換クロック 周波数を生成する前置分周器を含みます。この前置分周はA/D変換制御/状態レジ スタA(ADCSRA)のA/Dクロック選択(ADPS2~0)ビットによって設定されます。前置分周器 はADCSRAでA/D許可(ADEN)ビットの設定(1)によってA/D変換部がONにされた瞬 間から計数を始めます。前置分周器はADENビットが設定(1)される限り走行を保ち、 ADENが0の時は継続的にリセットします。

既定での逐次比較回路は最大分解能を得るのに50~200kHzの入力クロック周波数を

必要とします。10ビットよりも低い分解能が必要とされるなら、A/D変換器への入力クロッ

ADCSRAのA/D変換開始(ADSC)ビットの設定(1)によってシングルエント、入力の変換を 記動すると、その変換は直後の変換クロックの上昇端で始まります。

ク周波数はより高い採取速度を得るために200kHzよりも高くできます。

22.5. 前置分周と変換タイミング

図22-4. 初回変換タイミンク(単独変換動作)

図22-5. 通常変換タイミンク(単独変換動作)

A

2

3

◀ 保持点

12

13

5

変換周期番号

変換クロック ADEN

ADIF

基準電圧・

変換クロック ADSC

ADIF

基準電圧・

多重器確定

多重器確定

ADCH, ADCL


変換周期番号

ADCH,ADCL

ADSC

通常の変換は13変換クロック周期で行われます。A/D変換部がONされる(ADCSRAの ADEN=1)後の最初の変換はアナログ回路を初期化するために25変換クロック周期で行 われます。





← 次の変換

今回の変換値

← 次の変換

今回の変換値

基進雷圧·

多重器確定

2

基準電圧·

多重器確定

3

2

3

Н

0

24

変換完了

12

変換完了

13

23

22

25






図22-7. 連続変換動作タイミング

表22-1. A/D変換時間

| | — 通常変換 → ← 次の変換 — | | | | | |
|------------------|-------------------|--|--|--|--|--|
| 変換周期番号 | 11 12 13 1 2 3 | | | | | |
| 変換クロック | | | | | | |
| ADSC | 変換完了 0 | | | | | |
| ADIF | | | | | | |
| ADCH,ADCL | 以前の変換値 今回の変換値 1 | | | | | |
| 基準電圧·多重器確定 / 保持点 | | | | | | |

| 変換種別 | 保持点 | 変換時間 | | | | |
|-------------------------------|---------|------|--|--|--|--|
| 初回変換 | 13.5 | 25 | | | | |
| シングルエンド入力通常変換 | 1.5 | 13 | | | | |
| 自動起動変換 | 1.5 (2) | 13.5 | | | | |
| 注:変換時間を除く各値は変換開始からの変換クロック数です。 | | | | | | |





22.6. チャネル変更と基準電圧選択

A/D多重器選択レジスタ(ADMUX)のチャネル選択(MUX4~0)ビットと基準電圧選択(REFS1,0)ビットはCPUが乱順にアクセスするための一時レジスタを通して単独緩衝されます。これはチャネルと基準電圧の選択が変換中の安全なところでだけ行うのを保証します。チャネルと基準 電圧の選択は変換が開始されるまで継続的に更新されます。一旦変換が始まると、A/D変換器に対して充分な採取/変換時間を保 証するためにチャネルと基準電圧の選択は固定されます。継続的な更新は変換完了(ADCSRAのADIF=1)前の最後の変換クロック周期 で再開します。ADCSRAの変換開始(ADSC)ビットが書かれた後の次の変換クロックの上昇端で変換が始まることに注意してください。 従って使用者はADSC書き込み後、1変換クロック周期(経過)まで新しいチャネルまたは基準電圧選択値をADMUXに書かないことが推奨 されます。

自動起動が使われる場合、起動要因の正確な時間は確定できません。変換が新規設定によって影響されるように制御するにはAD MUXの更新時に特別な注意が祓われなければなりません。

ADCSRAのA/D許可(ADEN)とA/D変換自動起動許可(ADATE)の両方が1を書かれると、何時でも割り込みが起き得ます。この期間 でADMUXが変更されると、使用者は次の変換が旧設定または新設定どちらが基準にされるかを知ることができません。ADMUXは 次の方法で安全に更新できます。

- ADENまたはADATEが解除(0)されているとき。
- ・変換開始後、最低1変換クロック周期経過後の変換中。
- •変換後から、変換起動元として使った割り込みフラグが解除(0)される直前まで。

これら条件の1つでADMUXを更新すると、新設定は次のA/D変換に影響を及ぼします。

JTAGインターフェースが許可されると、PORTF7~4のADC入力チャネル機能が無効にされます。50頁の表13-18.を参照してください。 (訳注:共通性のため上記行追加)

22.6.1. A/D入力チャネル

チャネル選択を変更する時に使用者は正しいチャネルが選ばれることを保証するために次の指針を守るべきです。

単独変換動作では常に変換を始める前にチャネルを選んでください。チャネル選択はADSCへの1書き込み後、1変換クロック周期で変更されるかもしれません。とは言え、最も簡単な方法はチャネル選択を変更する前に変換が完了するまで待つことです。

連続変換動作では常に最初の変換を始める前にチャネルを選択してください。チャネル選択はADSCへの1書き込み後、1変換クロック周期 で変更されるかもしれません。とは言え、最も簡単な方法は最初の変換が完了するまで待ち、その後にチャネル選択を変更することで す。既に次の変換が自動的に開始されているので、次の結果は直前のチャネル選択を反映します。それに続く変換は新しいチャネル選 択を反映します。

22.6.2. A/D変換基準電圧

このA/D変換用の基準電圧(VREF)はA/D変換に対する変換範囲を示します。VREFを越えるシングルエンド入力チャネルは\$3FFで打ち切る符号に帰着します。VREFはAVCC、内部1.1V基準電圧、外部AREFピンのどれかとして選べます。

AVCCは受動型スィッチを通してA/D変換部に接続されます。内部1.1V基準電圧は内蔵基準(ハントギャップ)電圧(VBG)から内部増幅器 を通して生成されます。どちらの場合でも外部AREFビンは直接的にA/D変換部へ接続され、AREFビンとGND間にコンデンサを接続する ことにより、基準電圧は雑音耐性をより高められます。VREF(電圧)は高入力インビーダンス電圧計とAREFビンで測定することもできます。 VREFは高インビーダンス出力で、容量性負荷のみがシステム内で接続されるべきであることに注意してださい。

使用者がAREFビンに接続された固定電圧源にするなら、この外部電圧がその他の内部基準電圧と短絡してしまうため、使用者はこの応用内で他の基準電圧選択を使ってはなりません。外部電圧がAREFビンに印加されないなら、使用者は基準電圧選択としてAVCCと内部1.1V基準電圧間の切り替えができます。基準電圧源切り替え後の最初のA/D変換結果は不正確かもしれず、使用者はこの結果を破棄することが推奨されます。

22.7. 雑音低減機能

このA/D変換部はCPUコアと他の周辺I/Oが誘導した雑音を削減するために休止形態中の変換を可能にする雑音低減機能が特徴です。この機能はA/D変換雑音低減動作とアイドル動作で使えます。この機能を使うには次の手順が使われるべきです。

- 1. A/D変換部が許可(ADEN=1)され、変換中でない(ADSC=0)ことを確認してください。単独変換動作が選択(ADATE=0)され、且つ A/D変換完了割り込みが許可(ADIE=1)されていなければなりません。
- 2. A/D変換雑音低減(またはアイドル)動作に移行してください。一旦CPUが停止されてしまうと、A/D変換部は変換を始めます。
- 3. A/D変換完了前に他の割り込みが起こらなければ、A/D変換完了割り込みはCPUを起動してA/D変換完了割り込みルーチンを実行します。A/D変換完了前に他の割り込みがCPUを起動すると、その割り込みが実行され、A/D変換完了割り込み要求はA/D変換完了時に生成されます。CPUは新規SLEEP命令が実行されるまで活動動作に留まります。


アイドル動作とA/D変換雑音低減動作を除く他の休止形態へ移行する時にA/D変換部が自動的にOFFへ切り替えられないことに注意してください。使用者は余分な消費電力を避けるため、このような休止形態へ移行する前にADENへ0を書くことが推奨されます。

22.7.1. アナログ入力回路

シングル エンド入力チャネルのアナログ回路は図22-8.で図示されます。ADCnに印加したアナログ(信号)源はそのチャネルがADC入力として選ばれているかどうかに拘らず、ピン容量とそのピンの漏れ電流に左右されます。そのチャネルが選ばれると、(アナログ信号)源は直列抵抗 (入力経路の合成抵抗)を通してS/Hコンデンサを駆動しなければなりません。

A/D変換部は概ね10kΩ若しくはそれ以下の出力インピーダンスのアナログ信号用に最適化 されています。このような(アナログ信号)源が使われるなら、採取時間は無視してもよいで しょう。より高いインピーダンスの(アナログ信号)源が使われる場合、採取時間は広範囲に変 化し得るS/Hコンデンサを充電するために(アナログ信号)源がどれくらいの時間を必要とする かに依存します。必要とされるS/Hコンデンサへの充放電を最小とするため、使用者は緩 やかに変化する低インピーダンス(アナログ信号)源だけを使うことが推奨されます。


特定できない信号の渦からの歪を避けるために、どのチャネルに対してもナイキスト周波数 (fADC/2)よりも高い信号成分が存在すべきではありません。使用者はADC入力として 信号を印加する前に低域通過濾波器(ローパスフィルタ)で高い周波数成分を取り除くこと が推奨されます。



22.7.2. アナログ雑音低減技術

デバイス内外のデジタル回路がアナログ測定の精度に影響を及ぼすかもしれないEMIを発生します。精密な変換精度が必要な場合、次の技法を適用することによって雑音レヘルを低減できます。

- 1. アナログ信号経路を可能な限り最短にしてください。アナログ信号線がアナログGND面上を走る ことに注意し、高速切り替えデジダル信号線から充分離すことを守ってください。
- 2. デバイスのAVCCビンは図22-9.で示されるようにLC濾波器を経由してデジタル供給電圧 (VCC)に接続されるべきです。
- 3. CPUからの誘導雑音を低減するためにA/D変換の雑音低減機能を使ってください。
- 4. どれかのADCホート ピンがデジタル出力として使われる場合、これらが変換進行中に切り替わらないことが重要です。





22.7.3. A/D変換の精度定義

シングルェント、入力電圧のnビットA/D変換はGNDとVREF間を2nで直線的に変換します。最低値符号は0として読み、最高値符号は2n -1として読みます。以下の各種パラメータは理想状態からの偏差を表します。

• 変位(オフセット)誤差 - 図22-10.

最初の遷移点(\$000から\$001)で理想遷移点(差0.5 LSB)と比 べた偏差です。理想値は0 LSBです。

•利得誤差 - 図22-11.

変位誤差補正後の最後の遷移点(\$3FEから\$3FF)で理想遷 移点(最大差1.5 LSB以下)と比べた偏差です。理想値は0 LSBです。

•積分非直線性誤差(INL)-図22-12.

変位誤差と利得誤差補正後の全ての遷移点で理想遷移点 と比べた最大偏差です。理想値は0 LSBです。

• 微分非直線性誤差 (DNL) - 図22-13.

実際の符号の幅(隣接する2つの遷移点間)で理想符号幅(1 LSB)と比べた最大偏差です。理想値は0 LSBです。


量子化誤差

有限数の符号で入力電圧を量子化するため、1 LSB幅とな る入力電圧範囲は同じ値の符号になります。この値は常に ±0.5 LSBです。

絶対精度

146

補正しない全ての遷移点で理想遷移点とべた最大偏差で す。これは、変位誤差、利得誤差、差動誤差、非直線誤差 の影響の合成です。理想値は±0.5 LSBです。



22.8. A/D変換の結果

変換完了(ADIF=1)後、変換結果はA/Dデータレジスタ(ADCH, ADCL)で得られます。 シングルェント、入力変換での結果は右式で示されます。VINは選んだ入力ピンの電圧で、VREFは選

んだ基準電圧です(147頁の表22-3.と表22-4.をご覧ください)。\$000はアナログGNDを表し、\$3FF は選んだ基準電圧-1 LSBを表します。


差動チャネルが使われると、その結果は右式で示されます。VPOSは非反転入力ピンの電圧、VNEG は反転入力ピンの電圧、VREFは選んだ基準電圧です。この結果は-512(\$200)~+511(\$1FF)の2 の補数形式で示されます。使用者が結果の符号を素早く検査したいなら、結果のMSB(ADCHの

ADC9)を読むことで充分なことに注目してください。このビットが1ならばその結果は-、0ならばその結果は+です。図22-14.は差動入


力範囲の符号化を示します。


表22-2.は差動入力チャネルの組(ADCn-ADCm)が基準電圧(VREF)で選ばれた場合の出力符号の結果を示します。

| 表22-2. 入力電圧と出力符号の関係 | | | | | | | |
|---------------------|--------|----------|--|--|--|--|--|
| VADCn | 読み出し符号 | 対応する10進値 | | | | | |
| VADCm+VREF | \$1FF | 511 | | | | | |
| VADCm+(511/512)VREF | \$1FF | 511 | | | | | |
| VADCm+(510/512)VREF | \$1FE | 510 | | | | | |
| < | 2 | 2 | | | | | |
| VADCm+(1/512)VREF | \$001 | 1 | | | | | |
| VADCm | \$000 | 0 | | | | | |
| VADCm-(1/512)VREF | \$3FF | -1 | | | | | |
| < | 2 | 2 | | | | | |
| VADCm-(511/512)VREF | \$201 | -511 | | | | | |
| VADCm-VREF | \$200 | -512 | | | | | |



例: ADMUX=\$ED(ADC3とADC2差動入力、VREF=1.1V、左揃え)で、ADC3が300mV、ADC2が500mVの場合、A/D変換値は 512×(300-500)÷1100=-93=\$3A3、従って、ADCH=\$D8, ADCL=\$C0、ADLAR=0なら、ADCH=\$03, ADCL=\$A3。





22.9. A/D変換用レジスタ

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|-------|-------|-------|------|------|------|------|------|-------|
| (\$7C) | REFS1 | REFS0 | ADLAR | MUX4 | MUX3 | MUX2 | MUX1 | MUX0 | ADMUX |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7,6 - REFS1,0: 基準電圧選択 (Reference Select Bits 1, 0)

これらのビットは表22-3.で示されるようにA/D変換器の基準電圧を選びます。これらのビットが変換中に変更されると、その変更は変換が完了する(ADCSRAのADIF=1)まで実施しません。AREFビンに外部基準電圧が印加される場合、内部の基準電圧が使われてはなりません。

表22-3. A/D変換部の基準電圧選択

| REFS1 | REFS0 | 基準電圧 |
|-------|-------|--|
| 0 | 0 | AREFtプの外部基準電圧 (AVCCと内部1.1V基準電圧は切り離されます。) |
| 0 | 1 | AVCC (内部1.1V基準電圧は切り離されますが、AREFにデカップ用コンデンサが接続できます。) |
| 1 | 0 | (予約) |
| 1 | 1 | 内部1.1V基準電圧(AVCCは切り離されますが、AREFにデカップ用コンデンサが接続できます。) |

• ビット5 - ADLAR : 左揃え選択 (ADC Left Adjust Result)

ADLARビットはA/Dデータレジスタ内の変換結果の配置に影響を及ぼします。結果を左揃えにするにはADLARに1を書いてください。さもなければ結果は右揃えです。ADLARビットの変更はどんな進行中の変換にも拘らず、直ちにA/Dデータレジスタの内容に影響を及ぼします。このビットの完全な記述については149頁の「A/Dデータレジスタ」をご覧ください。

• ビット4~0 - MUX4~0: A/Dチャネル選択 (Analog Channel Select Bits 4~0)

これらビットの値はA/D変換器にどのアナログ入力の組み合わせが接続されるかを選びます。詳細については**表22-4**.をご覧ください。 これらのビットが変換中に変更される場合、その変更は変換が完了する(ADCSRAのADIF=1)まで実施しません。

| MUX40 | シンクブル エント | 差動 | 入力 | MUXA | シングル エント | 差動 | 入力 |
|--------|-----------|--------|------|--------|------------------------|-------|------|
| MUX4~0 | 入力 | 非反転入力 | 反転入力 | MUX4~0 | 入力 | 非反転入力 | 反転入力 |
| 00000 | ADC0 | | | 10000 | | ADC0 | ADC1 |
| 00001 | ADC1 | | | 10001 | | ADC1 | ADC1 |
| 00010 | ADC2 | | | 10010 | | ADC2 | ADC1 |
| 00011 | ADC3 | | | 10011 | | ADC3 | ADC1 |
| 00100 | ADC4 | | | 10100 | | ADC4 | ADC1 |
| 00101 | ADC5 | | | 10101 | | ADC5 | ADC1 |
| 00110 | ADC6 | | | 10110 | | ADC6 | ADC1 |
| 00111 | ADC7 | | | 10111 | | ADC7 | ADC1 |
| 01000 | | | | 11000 | | ADC0 | ADC2 |
| 01001 | | | | 11001 | | ADC1 | ADC2 |
| 01010 | | | | 11010 | | ADC2 | ADC2 |
| 01011 | | (利用不可) | | 11011 | | ADC3 | ADC2 |
| 01100 | | | | 11100 | | ADC4 | ADC2 |
| 01101 | | | | 11101 | | ADC5 | ADC2 |
| 01110 | | | | 11110 | 1.1V(V _{BG}) | | |
| 01111 | | | | 11111 | 0V(GND) | | |





22.9.2. A/D変換 制御/状態レジスタA (ADC Control and Status Register A) ADCSRA

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|------|------|-------|------|------|-------|-------|-------|--------|
| (\$7A) | ADEN | ADSC | ADATE | ADIF | ADIE | ADPS2 | ADPS1 | ADPS0 | ADCSRA |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - ADEN : A/D許可 (ADC Enable)

このビットに1を書くことがA/D変換部(動作)を許可します。0を書くことによってA/D変換部は(電源が)OFFされます。変換が進行中に A/D変換部をOFFにすることはその変換を(途中)終了します。

• ビット6 - ADSC: A/D変換開始 (ADC Start Conversion)

単独変換動作で各変換を始めるにはこのビットへ1を書いてください。連続変換動作で最初の変換を始めるにはこのビットへ1を書いて ください。A/D変換部が許可される(ADEN=1)と同時にADSCが書かれるか、またはA/D変換部が許可されてしまった後にADSCが書 かれた後の初回変換は、通常の13に代わって25変換クロック周期で行います。この初回変換はA/D変換部の初期化を実行します。 ADSCは変換が進行中である限り1として読みます。変換が完了すると0に戻ります。このビットへの0書き込みは無効です。

• ビット5 - ADATE : A/D変換自動起動許可 (ADC Auto Trigger Enable)

このビットが1を書かれると、A/D変換の自動起動が許可されます。A/D変換器は選んだ起動信号の上昇端で変換を開始します。この 起動元はA/D変換制御/状態レジスタB(ADCSRB)のA/D変換起動要因選択(ADTS2~0)ビット設定によって選ばれます。

・ビット4 - ADIF: A/D変換完了割り込み要求フラク (ADC Interrupt Flag)

A/D変換が完了し、A/Dデータレジスタが更新されると、このフラケが設定(1)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと A/D変換完了割り込み許可(ADIE)ビットが設定(1)されていれば、A/D変換完了割り込みが実行されます。対応する割り込み処理ヘク タを実行する時にADIFはハートウェアによって解除(0)されます。代わりにこのフラケに論理1を書くことによってもADIFは解除(0)されます。 ADCSRAで読み-変更-書き(リート、モディファイライト)を行うと、保留中の割り込みが禁止され得ることに注意してください。これはSBI,CBI 命令が使われる場合にも適用されます(訳注:アトレス範囲外のため、本行は不適切です)。

・ビット3 - ADIE: A/D変換完了割り込み許可 (ADC Interrupt Enable)

このビットが1を書かれ、SREGの全割り込み許可(I)ビットが設定(1)されていると、A/D変換完了割り込みが活性に(許可)されます。このビットが解除(0)されると、この割り込みは禁止されます(訳注:共通性のため本行追加)。

・ビット2~0 - ADPS2~0: A/D変換クロック選択 (ADC Prescaler Select Bits)

これらのビットはXTAL(システム)周波数とA/D変換部への入力クロック間の分周値を決めます。

| 表22-5. A/D変換ク | ロック選択 (CK= | =システム クロック) | | | | | | |
|---------------|-------------------|-------------|------|------|-------|-------|-------|--------|
| ADPS2 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 |
| ADPS1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| ADPS0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 |
| A/D変換クロック | CK/2 | CK/2 | CK/4 | CK/8 | CK/16 | CK/32 | CK/64 | CK/128 |

22.9.3. A/D変換 制御/状態レジスタB (ADC Control and Status Register B) ADCSRB

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---|------|---|---|---|-------|-------|-------|--------|
| (\$7B) | - | ACME | - | - | - | ADTS2 | ADTS1 | ADTS0 | ADCSRB |
| Read/Write | R | R/W | R | R | R | R/W | R/W | R/W | |
| 初期值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7,5~3 - 予約 (Reserved Bits)

148

これらのビットは将来の使用に対して予約されています。将来のデバイスとの共通性のため、ADCSRBが書かれるとき、これらのビットは0が書かれなければなりません。

・ビット2~0 - ADTS2~0: A/D変換自動起動要因選択 (ADC Auto Trigger Source)

A/D変換制御/状態レジスタA(ADCSRA)のA/D変換自動起動許可(ADATE)ビットが1を書かれると、これらのビットの値はどの起動元が A/D変換を起動するのかを選びます。ADATEが解除(0)されると、ADTS2~0設定は無効です。変換は選んだ割り込みフラグの上昇端 によって起動されます。解除(0)されている起動元から設定(1)されている起動元への切り替えが、起動信号上に上昇端を生成するこ とに注意してください。ADCSRAのA/D許可(ADEN)ビットが設定(1)されているなら、これが変換を開始させます。連続変換動作(ADTS 2~0=0)への切り替えはA/D変換完了割り込み要求フラグが設定(1)されていても、起動事象を引き起こしません。(訳補:起動元一覧 表は次頁参照)

| 表22−6. A/D変換自動起動元選択 | | | | | | | |
|---------------------|-------|-------|----------------|--|--|--|--|
| ADTS2 | ADTS1 | ADTS0 | 起動元 | | | | |
| 0 | 0 | 0 | 連続変換動作 | | | | |
| 0 | 0 | 1 | アナログ比較器 | | | | |
| 0 | 1 | 0 | 外部割り込み要求0 | | | | |
| 0 | 1 | 1 | タイマ/カウンタ0比較一致 | | | | |
| 1 | 0 | 0 | タイマ/カウンタ0溢れ | | | | |
| 1 | 0 | 1 | タイマ/カウンタ1比較B一致 | | | | |
| 1 | 1 | 0 | タイマ/カウンタ1溢れ | | | | |
| 1 | 1 | 1 | タイマ/カウンタ1捕獲要求 | | | | |

22.9.4. A/Dデータレジスタ (ADC Data Register) ADCH, ADCL

| | ADLAR=0 | 時 | | | | | | | |
|------------|---------|-------------|------|------|------|------|------|------|------|
| ビット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
| (\$79) | - | - | - | - | - | - | ADC9 | ADC8 | ADCH |
| Read/Write | R | R | R | R | R | R | R | R | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| (\$78) | ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 | ADC1 | ADC0 | ADCL |
| Read/Write | R | R | R | R | R | R | R | R | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| | ADLAR=1 | 時 | | | | | | | |
| | 15 | . 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
| | ADC9 | ADC8 | ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 | ADCH |
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| | ADC1 | ADC0 | _ | _ | _ | _ | _ | _ | ADCL |

A/D変換が完了すると、その結果がこれら2つのレジスタで得られます。差動チャネルが使われると、結果は2の補数形式で表されます (訳補:本行追加)。

ADCLが読まれると、A/DデータレジスタはADCHが読まれるまで更新されません。従ってこの結果が左揃えで、且つ8ビット(差動入力チャ ネルについては符号+7ビット)を越える精度が必要とされないなら、ADCHを読むことで用が足ります。さもなければADCLが先に、その 後にADCHが読まれなければなりません。

A/D多重器選択レシ、スタ(ADMUX)の左揃え選択(ADLAR)と、ットとA/Dチャネル選択(MUX4~0)と、ットは本レシ、スタから結果を読む方法に影 響を及ぼします。ADLARが設定(1)ならば結果は左揃えにされます。ADLARが解除(0:既定)ならば結果は右揃えにされます。

• ADC9~0: A/D変換結果 (ADC Conversion result)

これらのビットは146頁の「A/D変換の結果」で詳述されるように変換での結果を表します。

22.9.5. デジタル入力禁止レジスタ0 (Digital Input Disable Register 0) DIDR0

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|------------|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| (\$7E) | ADC7D | ADC6D | ADC5D | ADC4D | ADC3D | ADC2D | ADC1D | ADC0D | DIDR0 |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7~0 - ADC7D~ADC0D : ADC7~0 デジタル入力禁止 (ADC7~0 Digital Input Disable)

このビットが論理1を書かれると、対応するADCnピンのデジタル入力緩衝部が禁止されます。このビットが設定(1)されると、対応するポート 入力レジスタのビット(PINx)は常に0として読みます。アナログ信号がADCnビンに印加され、そのビンからのデジタル入力が必要とされない時 にデジタル入力緩衝部での消費電力を削減するため、そのビットは論理1を書かれるべきです。





23. LCD制御器

23.1. 特徴

- 25/40セグメントと4共通電極の表示能力
- スタティック(1/1), 1/2, 1/3, 1/4 デューティの支援
- スタティック(1/1), 1/2, 1/3 バイアスの支援
- •1つの外部コンデンサのみ必要なチップ上のLCD供給電源
- •低消費電力用のパワーセーブ動作で表示可能
- ・低電力波形をソフトウェアで選択可能
- フレーム周波数の柔軟な選択
- システム クロックまたは外部非同期クロック元間のソフトウェア選択
- •LCD寿命を増やす(延ばす)ための等しい吸い込みと吐き出しの(駆動)能力
- •表示値更新または休止形態からの起動用にLCD割り込みが使用可能
- •表示器駆動に不必要なセグメントとコモン ピンは標準I/Oピンとして使用可能
- •表示データのラッチによる完全に自由なレジスタの更新

23.2. 概要


このLCD制御器/駆動部は4つまでの共通電極と25/40までのセグメント電極の受動型単色液晶(LCD)用です。

LCD制御器/駆動部の簡単化した構成図は図23-1.で示されます。I/Oピンの実際の配置については2頁の「ピン配置」を参照してください。

LCDは表示または非表示にできる様々なセグメント(ピクセルまたは完全なシンボル)から成ります。セグメントには2つの電極とその間に液晶があります。 閾値電圧以上の電圧が液晶を横切って印加されると、セグメントは可視(見えるよう)になります。

表示器を品質劣化する液晶の電気泳動効果を避けるため、この電圧は切り替えなければなりません。従ってセグメントを横切る(駆動する)波形にはDC成分があってはなりません。

26頁の「電力削減レジスタ(PRR)」でのPRLCDビットはLCD部を許可するために0を書かれなければなりません。



23.2.1. 定義

LCDを説明する時に様々な名称が使われます。表23- 表23-1 田語完美 1.での定義が本文書を通して使われます。

| 衣23-1. 用品正我 | | | | | | | | |
|-------------|--------------------------------|--|--|--|--|--|--|--|
| 用語 | 意味 | | | | | | | |
| セグメント | ON/OFFできる最も小さな表示要素(ピクセル)。 | | | | | | | |
| コモン | セグメント電極に接続される、いくつかのセグメントを示します。 | | | | | | | |
| デューティ | 1/(実際のLCD表示器での共通電極数)。 | | | | | | | |
| バイアス | 1/(LCD表示器駆動に使う電圧値数-1)。 | | | | | | | |
| フレーム速度 | 1秒間にLCDセグメントが選択駆動される回数。 | | | | | | | |

23.2.2. LCDクロック

LCD制御器は内部同期または外部非同期のクロック元でクロック駆動できます。クロック元(clkLCD)は既定でシステム クロックと等しいclkL/Oで す。LCD制御レジスタB(LCDCRB)でLCDクロック選択(LCDCS)ビットが論理1を書かれると、クロック元はTOSC1ピンから行われます。 このクロックはLCDタイミング精度、故にLCDセグメントをよぎる最小DC変位(オフセット)電圧を得るために安定でなければなりません。

23.2.3. LCD前置分周器

この前置分周器は12ビットのリプルキャリー カウンタと1~8クロック分周器から成ります。LCD前置分周選択(LCDPS2~0)ビットは16,64,128, 256,512,1024,2048または4096で分周したclkLCDを選びます。

細かな速度分解能が必要とされるなら、クロックを更に1~8分周するのにLCDクロック分周(LCDCD2~0)ビットが使えます。

このクロック分周器からの出力(clk_CD ps)は、LCDタイミングに関するクロック元として使われます。

23.2.4. LCDメモリ

表示メモリは各共通電極毎に群化したI/Oレジスタを通して利用可能です。表示メモリ内のビットが1を書かれると、対応するセグメントが活動 (表示駆動:ON)にされ、表示メモリ内のビットが0を書かれると、非活動(非表示駆動:OFF)にされます。

セグメントを活動(表示駆動)にするためには或る閾値以上の絶対電圧が印加されなければなりません。これは対応するCOMピンとSEG ピンで逆相になる出力電圧を出すことによって行われます。複数コモンの表示器では1(1/2バイアス)または2(1/3バイアス)つの追加電圧値 が印加されなければなりません。さもなければCOM0の非活動(非表示)セグメントは全ての非選択コモンに対して活動(表示)にされるで しょう。

COM0指定は指定しないCOM線に比するCOM0の大振幅出力の逆相駆動によってフレームを開始します。指定したCOM0内の非活 動(表示)セグメントは同相で、活動(表示)セグメントは大振幅逆相です。波形図については153頁の「動作種別」を参照してください。LCD データレジスタ4~0(LCDDR4~0)からラッチしたデータは復号器内へ多重化されます。復号器はLCDタイミングで制御され、出力波形を生 成するためにアナログスィッチを制御する信号を設定します。次にCOM1が指定され、LCDDR9~5からラッチしたデータが復号器に入力さ れます。この指定はコモン数(デューティ)に従って全てのCOM線が指定されるまで継続します。表示データは新規フレーム開始前にラッチされ ます。


23.2.5. LCD濃淡制御/電源回路

出力波形のピーク値(VLCD)がLCDの濃淡を決めます。VLCDはVCCと無関係に2.6~3.35V間でソフトウェアによって制御されます。VLCD が目標値に達してしまうまで内部信号はLCDへの出力を禁止します。

23.2.6. LCDCAP

LCD単位部が許可され、内部電力を使うように構成設定される場合、図23-2.で示される ように外部コンデンサ(代表値:>0.47µF)はLCDCAPピンに接続されなければなりません。この コンデンサはLCD電力(VICD)に対して蓄電器として動作します。大容量はVICDの波動を 減少しますが、VLCDが目標値に達するまでの時間を増やします。

外部供給電力を使うことが可能です。この電力はVCCに先立ってLCDCAPに印加できま す。外部的に印加するVLCDはVCC以下にも以上にもできます。最大VLCDは5.5Vです。 (訳注:共通性から前4行追加)



23.2.7. LCD緩衝/駆動部

中間電圧値は緩衝/駆動部から生成されます。緩衝部はLCD濃淡制御レジスタ(LCDCCR)のLCD表示器設定(LCDDC2~0)によって 指定された時間分、活性(駆動)です。その後、緩衝部はOFFされ、LCD出力ピンはHi-Zにされます。短い駆動時間は電力消費を削 減しますが、高い内部抵抗や容量の表示器は充分な濃淡に達するために長い駆動時間を必要とするかもしれません。





23.2.8. 表示の必要条件

複数のCOMピンを使う時にLCD駆動部がLCDピンでの各電圧遷移に関して切り替えることができる最大時間は前置分周されたLCD/ ロック(clkLCD_PS)の50%です。フリッカ(ちらつき)を避けるため、30Hz以上のフレーム速度を保持、従って1/2または1/4デューティ時は約2ms、 1/3デューティ時は約2.7msの最大駆動時間を与えることが推奨されます。故に満足な濃淡を得るにはCOMピン数に依存するLCD表示 器の全セグメントが2または2.7ms内で完全に充放電できなければなりません。

(訳補) 30Hzの1周期は約33.3msです。1/2デューティは1/4デューティの変形と考えます。すると1/4デューティは8分割駆動/17レーム、1/3 デューティは6分割駆動/17レームなので、1駆動時間は各々4.167msと5.556msになります。この時間はclk_CD_PSの50%なので各々半分 の時間で上記数値表記になります。

23.2.9. 消費電力の最小化

LCD駆動部が最小で切り替わる時間の割合を保つことにより、LCD駆動部の消費電力を最小化できます。これは受け入れ可能な最低フレーム速度を使って可能ならば低電力波形を使うことで達せられます。駆動時間は個々のLCD駆動部と表示器間の組み合わせによる製品に対して、或る視野範囲を許す特定の表示器について満足な濃淡を達成する設定に保たれるべきです。最高LCD電圧設定のいくつかはVCCが2.0V未満の時に高電力消費に終わるかもしれないことに注意してください。推奨最大LCD電圧は2×(VCC-0.2)Vです(訳補:×2はCOMとSEG間の両相駆動(駆動図での±VLCD)のため)。


23.3. 動作種別

23.3.1. スタティック(1/1)テューティとスタティック(1/1)パイアス

LCD上の全セグメントが1つの共通電極を持つなら、各セグメントは独自(専用)の電極を持たなければなりません。

この表示種別は図23-3.に示される波形で駆動されます。S EG0-COM0はON(表示)セグメントをよぎる電圧で、SEG1-CO M0はOFF(非表示)セグメントをよぎる電圧です。


図23-3.1つの共通電極でのLCD駆動



23.3.2. 1/2デューティと1/2バイアス


2つの共通電極のLCD(1/2デューティ)についてはセグメント を個別に制御するために、より複雑な波形が使われな ければなりません。例え1/3ハイアスが選べても、それらの 表示器に対して1/2ハイアスが最も普通です。波形は図 23-4.で示されます。SEG0-COM0はON(表示)セグメントを よぎる電圧で、SEG0-COM1はOFF(非表示)セグメントをよ ぎる電圧です。

図23-4.2つの共通電極でのLCD駆動




23.3.3. 1/3デューティと1/3バイアス

図23-5.3つの共通電極でのLCD駆動



23.3.4. 1/4デューティと1/3バイアス

1/3⁻1/7⁻1/2⁻1/3⁻1/2








23.3.5. 低電力波形

切り替えの動き(数)、即ち消費電力を削減するために低電 力波形選択(LCDAB)とットを1に書くことによって低電力波 形を選べます。低電力波形はDC電圧ゼロを達成するため に同じ表示データで2つの連続フレームを必要とします。従って データのラッチと割り込み要求フラグは全ての第2フレームだけで 設定されます。既定(標準)波形と低電力波形は1/3デュー ティ、1/3パイアスに関して図23-7.で示されます。他のデューティ とパイアス選択に対してもその効果は同様です。



23.3.6. 休止形態でのLCD動作

同期LCDクロックが選択(LCDCS=0)されると、どのクロック元でもアイトル動作とパワーセーブ動作でLCD表示は動作します。

システム クロック元として校正付き内蔵RC発振器が選ばれると、LCDCSビットを1に書くことにより、LCDクロックとしてTOSC1からの非同期クロックが選べます。アイドル動作、A/D変換雑音低減動作、パワーセーブ動作でLCDは動作します。

ASSRでEXCLKが1を書かれ、非同期クロックが選ばれると、外部クロック入力緩衝部が許可され、外部クロックが32kHzクリスタルに代わってタイマ発振器1(TOSC1)ピンで入力できます。より多くの詳細については101頁の「タイマ/カウンタ2の非同期動作」をご覧ください。

同期LCDクロック選択でA/D変換雑音低減動作、パワーダウン動作、スタンハイ動作へ移行する前に使用者はLCDを禁止しなければなりません。156頁の「LCDの禁止」を参照してください。

23.3.7. 無表示動作

LCD無表示(LCDBL)が1を書かれると、LCDは現在のフレーム完了後、無表示にされます。全てのSEGピンとCOMピンはGNDに接続され、LCDを放電します。表示メモリは保護されます。緩やかな(徐々の)表示消去やセグメントをよぎるDC電圧を避けるため、LCDを禁止する前に表示ブランキング(無表示)が使われるべきです。

23.3.8. ポートの遮蔽


25/40セグメント電極未満のLCDについては未使用ピンのいくつかを遮蔽し、その代わりに通常ポートピンとしてそれらを使うことが可能です。詳細については表23-3.を参照してください。未使用コモンピンは自動的にポートピンとして設定されます。

23.4. LCDの使用

次節はLCDを使う方法を記述します。

23.4.1. LCDの初期化

LCDを許可する前にいくつかの初期化が実行されなければなりません。通常、この初期化手順はフレーム速度、デューティ、ハイアス、ポート 遮蔽の設定から成ります。初期LCD濃淡に設定されますが、動作中に調整もできます。 例として次のLCDを考察してください。



再初期化が行われる前にLCD制御器/駆動部は禁止されるべきです。





23.4.2. LCDの更新

表示メモリ(LCDDR0~)、LCD無表示(LCDBL)、低電力波形選択(LCDAB)と濃淡制御(LCDCCR)は全ての新規フレームに先立ってラッチ されます。これらのLCDレジスタ位置書き込みに制限はありませんが、更新が実行中の間にデータがラッチされると、LCDデータ更新は2つ のフレーム間に分かれるかもしれません。これを避けるため、データがラッチされた直後に表示メモリ、LCD無表示、波形選択、濃淡制御を 更新するのに割り込みルーチンが使えます。

以下の例でCOM0のSEG4とCOM1のSEG10だけがフレームからフレームで変化したセグメントとの仮定です。データは単純にR20とR21に格納されます。

| アセンブリ言語 | プログラム例 | | | | | | |
|---|-------------------|----------------------------|--|--|--|--|--|
| LCD_UPD: | STS STS RET | LCDDR0, R20 LCDDR6, R21 | ; 表示メモリのみ更新 ; ;呼び出し元へ復帰 | | | | |
| C言語プログラ | C言語プログラム例 | | | | | | |
| <pre>void LCD_update(unsigned char data1, data2); { LCDDR0 = data1; LCDDR6 = data2; }</pre> | | | :a1, data2); /* 表示メモリのみ更新 */ /* */ | | | | |
| L 注:6頁の「コ- | | | | | | | |

23.4.3. LCDの禁止

いくつかの応用でLCDを禁止することが必要かもしれません。これはクロック元がない(停止する)パワーダウン動作へMCUが移行する場合です。

LCDは禁止されるのに先立って完全に放電されるべきです。どのセグメントもDC電圧がよぎったままにされるべきではありません。これを成し遂げる最良の方法は全てのCOMピンとSEGピンをGNDに駆動するLCD無表示(Blanking)機能を使うことです。

LCDが禁止されると(標準)ポート機能が再び活性(有効)にされます。従って使用者はLCD電極に接続したポートピンがHi-ZまたはLow 出力(シンク:吸い込み)のどちらかであるのを検査しなければなりません。

| アセンブリ言語ス | プログラム例 | | | |
|-------------------|---|--|--|---|
| LCD_DIS: | LDS SBRS RJMP | R16, LCDCRA R16, LCDIF LCD_DIS | | ;LCDCRA値を取得 ;割り込み有りでスキップ ;割り込み(フレーム開始)まで待機 |
| ; LCD_D_W ; | LDI STS LDS SBRS RJMP LDI STS RET | R16, (1< <lcden) (1<<br="" (1<<lcdif)="" ="">LCDCRA, R16 R16, LCDCRA R16, LCDIF LCD_D_W R16, (0<<lcden) LCDCRA, R16</lcden) </lcden)> | < <lcdbl)< td=""><td>; 無表示(放電)、割り込みフラグ解除 ; ; LCDCRA値を取得 ; 割り込み有りでスキップ ; 割り込み(フレーム開始)まで待機 ; LCD禁止値を取得 ; LCD禁止 ; 呼び出し元へ復帰</td></lcdbl)<> | ; 無表示(放電)、割り込みフラグ解除 ; ; LCDCRA値を取得 ; 割り込み有りでスキップ ; 割り込み(フレーム開始)まで待機 ; LCD禁止値を取得 ; LCD禁止 ; 呼び出し元へ復帰 |
| C言語プログラ | | | | |
| LCDCRA while | (! (LCDC = (1< <l< td=""><td>RA & (1<<lcdif)));<br="">CDEN) (1<<lcdif) (1<<lcdbl); RA & (1<<lcdif)));< td=""><td>/* 無表示</td><td>み(フレーム開始)まで待機 */ ((放電)、割り込みフラグ解除 */ み(フレーム開始)まで待機 */ 髪止 */</td></lcdif)));<></lcdif) (1<<lcdbl); </lcdif))></td></l<> | RA & (1< <lcdif)));<br="">CDEN) (1<<lcdif) (1<<lcdbl); RA & (1<<lcdif)));< td=""><td>/* 無表示</td><td>み(フレーム開始)まで待機 */ ((放電)、割り込みフラグ解除 */ み(フレーム開始)まで待機 */ 髪止 */</td></lcdif)));<></lcdif) (1<<lcdbl); </lcdif))> | /* 無表示 | み(フレーム開始)まで待機 */ ((放電)、割り込みフラグ解除 */ み(フレーム開始)まで待機 */ 髪止 */ |
| :+.6百の[| い (6) (二つ) | て、など皆ください | | |

注: 6頁の「コード例について」をご覧ください。

156

23.5. LCD制御器/駆動部用レジスタ

23.5.1. LCD制御/状態レジスタA (LCD Control and Status Register A) LCDCRA

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|-------|-------|---|-------|-------|-------|--------|-------|--------|
| (\$E4) | LCDEN | LCDAB | - | LCDIF | LCDIE | LCDBD | LCDCCD | LCDBL | LCDCRA |
| Read/Write | R/W | R/W | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7 - LCDEN : LCD許可 (LCD Enable)

このビットに1を書くことがLCD制御器/駆動部を許可します。0書き込みによってLCDは直ちに0FFへ切り替えられます。表示器を駆動 している間にLCD制御器/駆動部をOFFに変えることは標準ポート機能を許可し、ポートが出力として設定されている場合、DC電圧が 表示器に印加され得ます。LCD制御器/駆動部が禁止される場合、表示器を放電するために出力をGND(Low)に駆動することが推 奨されます。

・ビット6 - LCDAB : LCD低電力波形選択 (LCD Low Power Waveform)

LCDABが論理0を書かれると、既定(標準)波形がLCDビンでの出力です。LCDABが論理1を書かれると、低電力波形がLCDビンでの出力です。このビットが表示動作中に変更される場合、その変更は新規フレームの始めで行います。

• ビット5 - 予約 (Reserved)

このビットは予約されており、常に0として読みます。

• ビット4 - LCDIF : LCD割り込み要求フラグ(LCD Interruput Flag)

このビットは新規フレームの始めで表示データが更新されるのと同時にハートウェアによって設定(1)されます。ステータスレジスタ(SREG)の全割り 込み許可(1)ビットとLCD割り込み許可(LCDIE)ビットが設定(1)なら、LCDフレーム開始割り込みが実行されます。対応する割り込み処理へ クタを実行する時にLCDIFはハートウェアによって解除(0)されます。代わりにこのフラグへの論理1書き込みがLCDIFを解除(0)します。 LCDCRAで読みー修正-書き(リート・モデファイライト)を行うと、保留中の割り込みが禁止され得ることに注意してください。低電力波形が 選ばれると、割り込み要求フラグは全ての第2フレームで設定(1)されます。

・ビット3 - LCDIE: LCD割り込み許可 (LCD Interruput Enable)

このビットが1を書かれ、SREGの全割り込み許可(I)ビットが設定(1)なら、LCDフレーム開始割り込みが許可されます。

• ビット2 - LCDBD : LCD緩衝部禁止 (LCD Buffer Disable)

LCDの中間電圧値は内部の抵抗分圧器によって生成され、電流駆動能力増加のために緩衝部を通されます。このビットへの1書き込みによって緩衝部がOFF且つ迂回され、結果的に消費電力が減少されます。分圧器の合計抵抗はLCDCAPとGND間で公称400k Ωです。

・ビット1 - LCDCCD : LCD濃淡制御禁止 (LCD Contrast Control Disable)

このビットへの1書き込みはLCD駆動部用の内部供給電力を禁止します。欲した電圧は外部供給電力からLCDCAPビンに印加されなければなりません。内部及び外部間の電力供給の衝突を避けるため、このビットはLCD許可(LCDEN)ビットへの1書き込みに先立ってまたは同時に1として書かれなければなりません。

• ビット0 - LCDBL : LCD無表示 (LCD Blanking)

このビットが1を書かれると、(現在の)フレーム完了後に表示器が無表示にされます。全てのCOMピンとSEGピンはGNDに駆動されます。

23.5.2. LCD制御/状態レジスタB (LCD Control and Status Register B) LCDCRB

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|-------|-------|---------|---------|----------|--------|--------|--------|--------|
| (\$E5) | LCDCS | LCD2B | LCDMUX1 | LCDMUX0 | (LCDPM3) | LCDPM2 | LCDPM1 | LCDPM0 | LCDCRB |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - LCDCS : LCDクロック選択 (LCD Clock Select)

このビットが0を書かれると、システム クロックが使われます。このビットが1を書かれると、外部非同期クロック元が使われます。非同期クロック元はASSRのEXCLKに依存し、タイマ/カウンタ用発振器か外部クロックのどちらかです。より多くの詳細については101頁の「タイマ/カウンタ2の非同期動作」をご覧ください。

• ビット6 - LCD2B : LCD バイアス選択 (LCD 1/2 Bias Select)

このビットが0を書かれると、1/3ハイアスが使われます。このビットが1を書かれると、1/2ハイアスが使われます。推奨ハイアス選択については LCD製品を参照してください。





• ビット5,4 - LCDMUX1,0: LCD デューティ選択 (LCD Mux Select)

このLCDMUX1,0ビットはデューティサイクルを決定します。使われないCOMビンは標準ポートビンです。各種デューティ選択は表23-2.で示されます。

| 表23-2. LCD デューティ選択 | | | | | | | |
|-------------------------|--------------|--|--------|---------|--|--|--|
| LCDMUX1,0 | デューティ | バイアス (<u>注</u>) | COMピン | 標準I/Oピン | | | |
| 0 0 | スタティック | スタティック | COM0 | COM1~3 | | | |
| 0 1 | 1/2 | 1/2または1/3 | COM0,1 | COM2,3 | | | |
| 10 | 1/3 | 1/2または1/3 | COM0∼2 | COM3 | | | |
| 11 | 1/4 | COM0~3 | なし | | | | |
| 計 , L CD9D-0で1/9 | 2, 177 I CD0 | $D = \frac{1}{5} \frac{1}{9} \frac{1}{27} \frac{1}{7} \frac{1}{7}$ | | | | | |

注: LCD2B=0で1/3バイアス、LCD2B=1で1/2バイアスです。

• ビット3~0 - LCDPM3~0 : LCD ホート遮蔽 (LCD Port Mask)

このLCDPM3~0ビットはセグメント駆動部として使われるべきポートビン数を決めます。各種選択は表23-3.で示されます。未使用ビンは標 準ポート ピンとして使えます。

| 表23-3. LCD ホ | 表23-3. LCD ポート遮蔽選択 (右側の欄はATmega3290Pのみ利用可能です。) | | | | | | |
|--------------|---|-----------|-----------------|----------------|----------|--|--|
| LCDPM3~0 | 使用SEGピン | 最大セグメント数 | LCDPM3~0 | 使用SEGピン | 最大セグメント数 | | |
| 0000 | SEG0~12 | 13 | $1 \ 0 \ 0 \ 0$ | SEG0 \sim 26 | 27 | | |
| 0001 | SEG0~14 | 15 | $1 \ 0 \ 0 \ 1$ | SEG0 \sim 28 | 29 | | |
| 0010 | SEG0~16 | 17 | 1010 | SEG0 \sim 30 | 31 | | |
| 0011 | SEG0~18 | 19 | 1011 | SEG0 \sim 32 | 33 | | |
| 0100 | SEG0~20 | 21 | $1\ 1\ 0\ 0$ | SEG0 \sim 34 | 35 | | |
| 0101 | SEG0~22 | 23 | $1 \ 1 \ 0 \ 1$ | SEG0 \sim 36 | 37 | | |
| 0110 | SEG0~23 | 24 | 1 1 1 0 | SEG0~38 | 39 | | |
| 0111 | SEG0~24 | 25 | 1111 | SEG0 \sim 39 | 40 | | |
| | AT 000D- | ミス めそわ 岸に | 11.1 -== 7. +- | - | | | |

注: LCDPM3はATmega329Pで予約され、常に0として読みます。

23.5.3. LCD フレーム速度レジスタ (LCD Frame Rate Register) LCDFRR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|---|--------|--------|--------|---|--------|--------|--------|--------|
| (\$E6) | - | LCDPS2 | LCDPS1 | LCDPS0 | - | LCDCD2 | LCDCD1 | LCDCD0 | LCDFRR |
| Read/Write | R | R/W | R/W | R/W | R | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7 - 予約 (Reserved)

このビットは予約されており、常に0として読みます。

・ビット6~4 - LCDPS2~0: LCD 前置分周選択 (LCD Prescaler Select)

このLCDPS2~0ビットは前置分周器からの引き出し点を選びます。この前置分周器出力はクロック分周(LCDCD2~0)ビット設定によって 更に分周できます。各選択は表23-4.で示されます。それら(LCDCD)と共に決める前置分周したLCDクロック(clkLCD_PS)がLCD部をクロック駆動します。

| 表23-4. LCD 前置分周選択 | | | | | | | | |
|--|--|-------|----------|------------------|-------|--|--|--|
| LCDPS2~0 | 前置分周出力 | 参考周波数 | LCDPS2~0 | 前置分周出力 | 参考周波数 | | | |
| 000 | 0 0 0 clkLCD/16 8.1kHz 1 0 0 clkLCD/512 260kHz | | | | | | | |
| 001 | clk _{LCD} /64 33kHz 101 clk _{LCD} /1024 520kHz | | | | | | | |
| 010 | clk _{LCD} /128 | 66kHz | 110 | $clk_{LCD}/2048$ | 1MHz | | | |
| 011 | 011 clk _{LCD} /256 130kHz 111 clk _{LCD} /4096 2MHz | | | | | | | |
| <u>注</u> : 参考周波数はLCDCD2~0=000, デューティ=1/4, フレーム速度=64Hz時の前置分周したLCD | | | | | | | | |
| クロック周波教 | 数です。 | | | | | | | |

• ビット3 - 予約 (Reserved)

158

このビットは予約されており、常に0として読みます。

• ビット2~0 - LCDCD2~0 : LCD クロック分周選択 (LCD Clock Divide 2~0)

このLCDCD2~0ビットはクロック分周器の分周比を決めます。様々な選択は表23-5.で示されます。このクロック分周器はフレーム速度選択 に付加的な柔軟性を与えます。

| 表23-5. LCDクロック分周選択 | | | | | | |
|--------------------|--------------|--------|----------|--------|--------|--|
| LCDCD2~0 | 分周値(D) | 参考周波数 | LCDCD2~0 | 分周値(D) | 参考周波数 | |
| 0 0 0 | 1 | 256Hz | 100 | 5 | 51.2Hz | |
| 001 | 2 | 128Hz | 101 | 6 | 42.7Hz | |
| 010 | 3 | 85.3Hz | 110 | 7 | 36.6Hz | |
| 011 | 4 | 64Hz | 111 | 8 | 32Hz | |
| | 11 00 7001 1 | | | | - 1. | |

注:参考周波数はclkLCD=32.768kHz,前置分周=1/16,デューティ=1/4のフレーム速度周波数です。

7レーム周波数は次式によって計算できます。

 $f_{\text{frame}} = \frac{f_{\text{clk_LCD}}}{K \times N \times D}$

N:前置分周値(16,64,128,256,512,1024,2048,4096) K:1/3デューティ時は6、その他は8 D:分周値(**表23-5**.参照)

これは非常に柔軟な仕組みで、使用者は上の公式から可能なフレーム速度を調査するのに自身の表を計算することが奨励されます。 1/3デューティを使うとき、フレーム速度レジスタ(LCDFRR)が一定なら、フレーム速度が33%増やされることに注意してください。フレーム速度計算 の例は**表23-6**.で示されます。

| 表23-6. フレーム速度計算例 | | | | | | | |
|------------------|--------|---|----------|------|----------|---|--|
| clkLCD | デューティ | K | LCDPS2~0 | Ν | LCDCD2~0 | D | フレーム速度 |
| 4MHz | 1/4 | 8 | 110 | 2048 | 011 | 4 | $4000000 \div (8 \times 2048 \times (1+3))=61$ Hz |
| 4MUZ | 1/3 | 6 | 110 | 2040 | | 4 | $4000000 \div (6 \times 2048 \times (1+3)) = 81 \text{Hz}$ |
| 29.7691-U- | スタティック | 8 | 0.0.0 | 16 | 000 | 1 | $32768 \div (8 \times 16 \times (1+0)) = 256 \text{Hz}$ |
| 32.768kHz | 1/4 | 8 | 000 | | 100 | 5 | $32768 \div (8 \times 16 \times (1+4)) = 51 \text{Hz}$ |

23.5.4. LCD 濃淡制御レジスタ (LCD Contrast Control Register) LCDCCR

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|------------|--------|--------|--------|--------|--------|--------|--------|--------|--------|
| (\$E7) | LCDDC2 | LCDDC1 | LCDDC0 | LCDMDT | LCDCC3 | LCDCC2 | LCDCC1 | LCDCC0 | LCDCCR |
| Read/Write | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7~5 - LCDDC2~0: LCD表示器設定 (LCD Display Configuration)

LCDDC2~0ビットは共通電極とセグメントビンの各電圧遷移に関してLCD駆動部がONに切り替えられる時間を決めます。短い駆動時間は低電力消費を引き出しますが、高い内部抵抗や容量の表示器は満足する濃淡に達するためにより長い駆動時間を必要とするかもしれません。 例え選んだ駆動時間が長くても、駆動時間は前置分周したLCDクロック周期の1.5倍よりも決して長くならないことに注意してください。無表示(ブランキング)またはスタティック バイアス使用時、駆動時間は常に前置分周したLCDクロック周期の1.5倍です。

新規値は直ちに実行され、表示器出力で小さな不具合を起こし得ます。これはLCD制御/状 態レジスタ(LCDCRA)のLCD無表示(LCDBL)を設定(1)し、LCDDC2~0変更に先立って次のフ レーム開始を待つことよって避けられます。

| 表23-7. LCD表示器設定 | | | | | |
|-----------------|---------------------------|--|--|--|--|
| LCDDC2~0 | 公称駆動時間 | | | | |
| 000 | 300µs | | | | |
| 001 | 70µs | | | | |
| 010 | 150µs | | | | |
| 011 | 450µs | | | | |
| 100 | 575µs | | | | |
| 101 | 850µs | | | | |
| 1 1 0 | 1150µs | | | | |
| 111 | clk _{LCD_PS} の半分 | | | | |
| | エトル目いアリット | | | | |

注:この駆動時間は発振器起動時間に依存してより長いでしょう。

・ビット4 - LCDMDT : LCD最大駆動時間 (LCD Maximum Drive Time)

このビットへの1書き込みはLCD表示器設定(LCDDC2~0)によって設定された駆動時間に拘らず、100%時間にLCD駆動部を切り替えます。

・ビット3~0 - LCDCC3~0: LCD 濃淡制御 (LCD Contrast Control)

このLCDCC3~0ビットはコモンとセクメント ピン上の最大電圧(VLCD)を決めます。各種選択は表23-8.で示されます。新しい値は全ての新 規フレームの始めで実施されます。

| _表23−8. LCD 濃淡制御選択 | | | | | | | | | | | | | | | | |
|-------------------------|------|------|------|------|------|------|------|------|------|------|------|------|------|------|------|------|
| LCDCC3~0 | 0000 | 0001 | 0010 | 0011 | 0100 | 0101 | 0110 | 0111 | 1000 | 1001 | 1010 | 1011 | 1100 | 1101 | 1110 | 1111 |
| 最大電圧(V _{LCD}) | 2.60 | 2.65 | 2.70 | 2.75 | 2.80 | 2.85 | 2.90 | 2.95 | 3.00 | 3.05 | 3.10 | 3.15 | 3.20 | 3.25 | 3.30 | 3.35 |





23.5.5. LCDメモリの配置

LCDメモリのビットに1を書くと、対応するセグメントが活動(可視)にされます。実際の表示器に対して未使用のLCDメモリビットは保存場所として自由に使えます。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | | |
|---------------|--------|--------|--------|--------|--------|--------|--------|--------|---------|------|
| (\$FF) | SEG339 | SEG338 | SEG337 | SEG336 | SEG335 | SEG334 | SEG333 | SEG332 | LCDDR19 | |
| (\$FE) | SEG331 | SEG330 | SEG329 | SEG327 | SEG326 | SEG325 | SEG324 | SEG324 | LCDDR18 | |
| (\$FD) | SEG323 | SEG322 | SEG321 | SEG320 | SEG319 | SEG318 | SEG317 | SEG316 | LCDDR17 | COM3 |
| (\$FC) | SEG315 | SEG314 | SEG313 | SEG312 | SEG311 | SEG310 | SEG309 | SEG308 | LCDDR16 | |
| (\$FB) | SEG307 | SEG306 | SEG305 | SEG304 | SEG303 | SEG302 | SEG301 | SEG300 | LCDDR15 | |
| (\$FA) | SEG239 | SEG238 | SEG237 | SEG236 | SEG235 | SEG234 | SEG233 | SEG232 | LCDDR14 | |
| (\$F9) | SEG231 | SEG230 | SEG229 | SEG228 | SEG227 | SEG226 | SEG225 | SEG224 | LCDDR13 | |
| (\$F8) | SEG223 | SEG222 | SEG221 | SEG220 | SEG219 | SEG218 | SEG217 | SEG216 | LCDDR12 | COM2 |
| (\$F7) | SEG215 | SEG214 | SEG213 | SEG212 | SEG211 | SEG210 | SEG209 | SEG208 | LCDDR11 | |
| (\$F6) | SEG207 | SEG206 | SEG205 | SEG204 | SEG203 | SEG202 | SEG201 | SEG200 | LCDDR10 | |
| (\$F5) | SEG139 | SEG138 | SEG137 | SEG136 | SEG135 | SEG134 | SEG133 | SEG132 | LCDDR9 | |
| (\$F4) | SEG131 | SEG130 | SEG129 | SEG128 | SEG127 | SEG126 | SEG125 | SEG124 | LCDDR8 | |
| (\$F3) | SEG123 | SEG122 | SEG121 | SEG120 | SEG119 | SEG118 | SEG117 | SEG116 | LCDDR7 | COM1 |
| (\$F2) | SEG115 | SEG114 | SEG113 | SEG112 | SEG111 | SEG110 | SEG109 | SEG108 | LCDDR6 | |
| <u>(\$F1)</u> | SEG107 | SEG106 | SEG105 | SEG104 | SEG103 | SEG102 | SEG101 | SEG100 | LCDDR5 | |
| (\$F0) | SEG039 | SEG038 | SEG037 | SEG036 | SEG035 | SEG034 | SEG033 | SEG032 | LCDDR4 | |
| (\$EF) | SEG031 | SEG030 | SEG029 | SEG028 | SEG027 | SEG026 | SEG025 | SEG024 | LCDDR3 | |
| (\$EE) | SEG023 | SEG022 | SEG021 | SEG020 | SEG019 | SEG018 | SEG017 | SEG016 | LCDDR2 | COM0 |
| (\$ED) | SEG015 | SEG014 | SEG013 | SEG012 | SEG011 | SEG010 | SEG009 | SEG008 | LCDDR1 | |
| (\$EC) | SEG007 | SEG006 | SEG005 | SEG004 | SEG003 | SEG002 | SEG001 | SEG000 | LCDDR0 | |
| Read/Write | R/W | | |
| 初期值 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | |

LCD データレジスタ (LCD Data Register) LCDDR0~19

(訳補)赤文字のレジスタとビットはATmega3290Pでだけ有効です。

24. JTAGインターフェースと内蔵デバッグ機能

24.1. 特徴

- JTAGインターフェース (IEEE標準1149.1準拠)
- JTAG規格に従った境界走査(Boundary-Scan)能力
- デバッガは各部のアクセスが可能
 - 全ての内蔵周辺機能
 - 内部及び外部RAM
 - 内蔵レジスタ ファイル
 - プログラム カウンタ
 - EEPROM及びフラッシュ メモリ
- ・中断(BREAK)によって支援される広範囲な内蔵デバッグ機能
 - AVRのBREAK命令
 - プログラムの流れ変更での停止
 - 1命令実行(シングルステップ)停止
 - プログラム メモリ上の単一アドレスまたはアドレス範囲による中断点(ブレークポイント)
 - データ メモリ上の単一アドレスまたはアドレス範囲による中断点
- JTAGインターフェースを介してのフラッシュメモリ、EEPROM、ヒュース゛ビット、施錠ビットの読み書き(プログラミング)
- AVR Studioによる内蔵デバッグ機能の支援

24.2. 概要


AVRのIEEE標準1149.1準拠JTAGインターフェースは以下について使えます。

- JTAG境界走査(Boudary-Scan)能力による基板などの試験
- •不揮発性メモリ、ヒューズビット、施錠ビットの読み書き(プログラミング)
- 内蔵デバッグ機能による実装デバッグ

簡単な記述は次節で与えられます。JTAGインターフェース経由のプログラミングと境界走査(Boundary-Scan)チェーンに関する詳細な記述は、 各々199頁の「JTAGインターフェース経由のプログラミング」と165頁の「IEEE 1149.1(JTAG)境界走査(Boundary-Scan)」で得られます。内蔵デ ハッグ機能の支援は独自JTAG命令で考慮されており、Atmelと選ばれた業者のみに配布されます。

図24-1.はJTAGインターフェースと内蔵デ・バック「機能の構成図を示します。TAP(検査入出力ポート)制御器はTMSとTCKによって制御される 順次回路です。TAP制御器はTDI入力とTDO出力間の走査チェーン(移動レジ、スタ接続)として、JTAG命令レジ、スタまたは各種データレジ、スタ の1つのどれかを選びます。JTAG命令レジ、スタはデータレジ、スタの動きを制御するJTAG命令を保持します。

デバイス識別(Identification)レジスタ、迂回(Bypass)レジスタ、境界走査チェーン(Boundary-Scan chain)の各データレジスタは基板段階の試験 に使われます。(実際には現実と仮想の各種データレジスタで構成する)JTAGプログラミング、インターフェースはJTAGインターフェース経由での直 列プログラミングに使われます。内部走査チェーン(Scan chain)と中断点(ブレークホイント)走査チェーンは内部デバッグ機能だけで使われます。







24.3. 検査入出力ポート (TAP:Test Access Port)

JTAGインターフェースはAVRの4つのピンを通してアクセスされます。JTAG用語ではこれらのピンが検査入出力ポート(TAP)を構成します。

- TMS: 検査種別選択。このピンはTAP制御器順次回路を通しての指示に使われます。
- TCK: 検査クロック。JTAG操作はTCKに同期します。
- •TDI: 検査データ入力。命令レジスタまたはデータレジスタ(走査チェーン)内に移動されるべき直列入力データです。
- •TDO:検査データ出力。命令レジスタまたはデータレジスタからの直列出力データです。

IEEE標準1149.1では任意TAP信号の検査リセット(TRST)も記載されていますが、この信号は提供されません。

JTAGENヒュースが非プログラム(1)の時にこれら4つのTAPビンは標準ポートビンで、TAP制御器はリセットです。プログラム(0)され、MCU制御レ ジスタ(MCUCR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されると、TAP信号入力は内部的にHighへ引かれ、JTAGは境界走査 (Boundary-Scan)とプログラミングに関して許可されます。このデバイスはこのヒューズがプログラム(0)されて出荷されます。

内蔵デ゙ヾ゙ッグ機能ではJTAGインターフェース ピンに加え、外部リセット元が検知できるため、RESET ピンがデベッガによって監視されます。応 用でリセット信号線にオープン コレクタ(ドレイン)だけが使われるとすれば、デ゙ヾ゙ッガは全システムをリセットするためにRESET ピンをLowにすることも できます。

図24-2. TAP制御器状態遷移図

24.4. TAP制御器

TAP制御器は境界走査(Boundary-Scan)回路、 JTAG7[°]ログラシク/回路、内蔵デバッグ機能の働きを 制御する16段の無限順次回路です。図24-2.に描 かれた状態遷移はTCKクロックの上昇時の(各状態 遷移付近で示される)TMS上に存在する信号に依 存します。電源投入リセット後の初期状態は検査回 路リセットです。

この文書内の定義として、全ての移動レジスタに関して入出力ともLSBが最初に移動されます。

検査実行/アイドル状態が現在の状態と仮定した、 JTAGインターフェースを使うための典型的な手順を次 に示します。

・命令レジスタ(IR)移動状態へ移行するためにTC Kの上昇でTMSへ順次1,1,0,0を与えます。この 状態中、TCKの上昇端でTDI入力からJTAG命 令レジスタ内に4ビットのJTAG命令を移動します。 TMS入力はIR移動状態に留まるために3 LSB の入力中、Lowに保持されなければなりませ ん。命令のMSBはTMS入力のHigh設定によっ てこの状態を抜ける時に移動入力されます。命 令がTDIL[®]ンから移動されている間、捕獲された IRの状態(\$01)がTDOL[®]ンへ移動出力されま

検査回路リセット (1)DR:データレジスタ IR: 命令レジスタ . 0 検査実行/アイドル DR走查選択 IR走査選択 ↓ 0 0 DR捕獲 IR捕獲 **0** 0 DR移動 IR移動 0 0 **1** ↓1 DR終了1 IR終了1 ↓0 **↓**0 DR一時停止 IR一時停止 0 0 1 $\downarrow 1$ DR終了2 IR終了2 ↓1 $\downarrow 1$ DR更新 IR更新 0

す。JTAG命令はTDIとTDO間に通す(接続する)特定のデータレジスタを選び、選んだデータレジスタ周辺回路を制御します。

- •検査実行/アイドル状態へ再度移行するためにTMSへ順次1,1,0を与えます。この(JTAG)命令はIR更新状態通過で移動レジスタから 並列出力にラッチされます。IR終了1、IR一時停止、IR終了2の各状態は順次回路の誘導操作のためだけに使われます。
- ・データレジスタ(DR)移動状態へ移行するためにTCKの上昇端でTMSへ順次1,0,0を与えます。この状態中、TCKの上昇端でTDI入 力から(JTAG命令レジスタ内の現在のJTAG命令で)選んだデータレジスタに値を移動入力します。DR移動状態に留まるためにMSBを 除く全ビットの入力中、TMS入力はLowに保持されなければなりません。データのMSBはTMS入力のHigh設定によってこの状態を抜 ける時に移動入力されます。データレジスタがTDIビンから移動入力される間、DR捕獲状態(1,0)でデータレジスタに捕獲した並列入力 がTDOビンへ移動出力されます。
- 検査実行/アイドル状態へ再移行するためにTMSへ順次1,1,0を与えます。選んだデータレジスタがラッチした並列出力を持つ場合、DR 更新状態でラッチを行います。DR終了1、DR一時停止、DR終了2の各状態は順次回路の誘導操作のためだけに使われます。

状態遷移図で示されるように検査実行/アイドル状態はJTAG命令の選択とデータ レジスタの使用間で移行される必要はなく、また、いく つかのJTAG命令は検査実行/アイドル状態で実行されるべき必然的な機能を選ぶかもしれず、それはアイドル状態として不適当になり ます。

注: TAP制御器の初期状態に関係なく、5 TCKクロック周期に対してTMSをHighに保持することにより、常に検査回路リセット状態へ移行 することができます。

JTAG仕様の詳細情報については164頁の「参考文献」に記載された文献を参照してください。

162

24.5. 境界走査チェーン(Boundary-Scan Chain)の使用

境界走査能力の完全な説明は165頁の「IEEE 1149.1(JTAG)境界走査(Boundary-Scan)」章で与えられます。

24.6. 内蔵デバッグ機能の使用

図24-1.で示されるように内蔵デバッグに関するハードウェア支援は主に次の部分から成ります。

• 内部AVR CPUコアと内部周辺機能部間インターフェースの走査チェーン(Scan chain)

- 中断点(ブレークポイント)部
- CPUとJTAGシステム間の通信インターフェース

デバッガの実行で必要とされる全ての読み込みまたは変更/書き込みは内部AVR CPU走査チェーン(Scan chain)経由のAVR命令によって行われます。CPUはCPUとJTAGシステム間の通信インターフェース部分が配置されるI/Oメモリ位置に結果を送ります。

中断点部はプログラムの流れ変更での一時停止(Break)、1命令実行(Single Step Break)、2つのプログラム メモリ用中断点、2つの複合中断点を実行します。合わせて4つ中断点は次のどれかとして設定ができます。

- 4つのプログラム メモリ単一中断点
- 3つのプログラム メモリ単一中断点 + 1つのデータ メモリ単一中断点
- 2つのプログラム メモリ単一中断点 + 2つのデータ メモリ単一中断点
- 2つのプログラム メモリ単一中断点 + 1つのプログラム メモリ範囲中断点 (中断点と遮蔽)
- 2つのプログラム メモリ単一中断点 + 1つのデータ メモリ範囲中断点 (中断点と遮蔽)

けれどもAVR Studioのようなデバッガは最終使用者への柔軟性をより少なくする内部目的にこれら資源の1つまたはそれ以上を使うかもしれません。

内蔵デバッグ特殊JTAG命令の一覧は「内蔵デバック特殊JTAG命令」で与えられます。

JTAG検査入出力ポート(TAP)を許可するにはJTAGENヒュースがプログラム(0)されなければなりません。加えて内蔵デバッグ機能で作業するには更にOCDENヒュースがプログラム(0)され、施錠ビットが施錠なしに設定されなければなりません。何れかの施錠ビットが設定(0)されると、保護機能で内蔵デバッグ機能が禁止されます。そうでなければ内蔵デバッグ機能が保護されたデバイスへの裏口を提供することになっていたでしょう(訳補:保護の意味がなくなるの意)。

AVR Studioは使用者にチップウ蔵デバッグ能力(機能)、AVRインサーキットエミュレータ、または(AVR Studio)組み込みAVR命令一式シミュレータ でAVRデバイスのプログラム実行を完全に制御することを可能にします。AVR Studio[®]はAtmel AVRアセンブラでアセンブルしたアセンブリ言語 プログラムと他業者製コンパイラでコンパイルしたC言語プログラムのソースレベル実行を支援します。

AVR StudioはMicrosoft Windows[®] 98/2000、Windows NT[®]、Windows XP[®]、Windows Vista[®]下で走行します。

AVR Studioの完全な記述についてはAVR Studio使用者の手引きを参照してください。要点だけが本文書で示されます。

全ての必要な実行指令はAVR Studio内のソースレベルと逆アセンフリレベルの両方で利用できます。使用者はプログラムの実行、1命令実行(Single Step)、内側(関数内)実行、外側(関数外)実行、命令行へのカーソル配置と命令行が(カーソル行へ)到達されるまでの実行、一時停止、実行対象のリセットができます。加えて使用者は無制限数のコート、の中断点(BREAK命令使用)と、2つまでのデータメモリの中断点か、代わりに遮蔽による範囲指定(複合)中断点を持てます。

24.7. 内蔵デバッグ特殊JTAG命令

内蔵デバッグの支援は独自JTAG命令で考慮され、Atmelと選ばれた業者だけに配布されます。参考のため、命令コートの一覧が示されます。

- •独自命令0: \$8 (内蔵デバッグ機能アクセス用独自JTAG命令)
- •独自命令2: \$A (内蔵デバッグ機能アクセス用独自JTAG命令)
- •独自命令1:\$9 (内蔵デバッグ機能アクセス用独自JTAG命令)
- •独自命令3: \$B (内蔵デバッグ機能アクセス用独自JTAG命令)

24.8. JTAGプログラミング能力の使用

JTAG経由AVRデバイスプログラミングは4ピンのJTAGポート、TCK,TMS,TDI,TDO経由で実行されます。これらはJTAGプログラミング実行のために(電源ピンに加えて)制御/監視される必要があるピンだけです。外部的な12V印加は必要とされません。JTAG検査入出力ポート(TAP)を許可するにはJTAGENヒューズがプログラム(0)され、MCU制御レジスタ(MCUCR)のJTAGインターフェース禁止(JTD)ヒットが解除(0)されなければなりません。

JTAGプログラミング能力は以下を支援します。

- フラッシュ メモリのプログラミングと照合
- EEPROMのプログラミングと照合
- ヒューズ ビットのプログラミングと照合
- 施錠ビットのプログラミングと照合

施錠ビット保護は丁度並列プログラミング動作でのようです。施錠ビットLB1またはLB2がプログラム(0)されると、先にチッフ゜消去を行わない限 り、OCDENヒュース、はプログラム(0)できません。これは保護されたデバイスの内容を読み出す裏口がないことを保証する保護機能です。 JTAGインターフェースを通すプログラミングとプログラミング特殊JTAG命令の記述は199頁の「**JTAGインターフェース経由のプログラミンク**゙」項で与えら れます。





24.9. 参考文献

一般的な境界走査(Boudary-Scan)についての詳細は、次の文献を参照してください。

- IEEE : IEEE Std 1149.1-1990. IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE, 1993
- Colin Maunder : The Board Designers Guide to Testable Logic Circuits, Addison Wesley, 1992

24.10. 内蔵デバッグ用レジスタ

24.10.1. 内蔵デバック レジスタ (On-chip Debug Register) OCDR

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|----------|-----|-----|-----|-----|-----|-----|-----|------|
| \$31 (\$51) | IDRD/MSB | | | | | | | LSB | OCDR |
| Read/Write | R/W | R/W | R/W | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

OCDRはマイクロコントローラ内の実行プログラムからデバッガへの通信チャネルを提供します。CPUはこの位置へ書くことによってデバッガへバイトを転送できます。このレジスタが書かれてしまっているのをデバッガに示すため、同時に内部フラグIDRD(I/Oデバッグレジスタ更新)が設定(1)されます。CPUがOCDRを読むとき、LSB 7ビットがOCDRからで、一方MSBはIDRDビットです。デバッガはこの情報を読む時にIDRDビットを解除(0)します。

いくつかのAVRデバイスに於いてこのレジスタは標準I/O位置で共用されます。この場合、OCDRは内蔵デバッグ許可(OCDEN)ヒュースが プログラム(0)された場合にだけアクセスでき、デバッガがOCDRへアクセスできます。他の全ての場合、標準I/O位置がアクセスされます。

このレジスタの使用法のより多くの情報はデバッガの資料を参照してください。

25. IEEE 1149.1 (JTAG) 境界走査(Boundary-Scan)

25.1. 特徴

- JTAGインターフェース (IEEE標準1149.1準拠)
- JTAG規格に従った境界走査(Boundary-Scan)能力
- チップ外接続を持つアナログ回路は勿論、全てのポート機能の完全な走査(Scan)
- 任意IDCODE命令の支援
- AVRリセット用公開AVR_RESET命令の追加

25.2. 概要

境界走査チェーン(Boundary-Scan chain)にはデジタルI/Oピンは勿論、チップ外接続を持つアナログ回路のアナログとデジタル間境界の論理値を駆動、監視する能力があります。システム上ではJTAG能力を持つ全てのICがTDIとTDOの接続により長い移動レジスタの形態で接続されます。外部制御器がこれらの出力ピンで値を駆動するようにデバイスを設定し、他のデバイスから受け取った入力値を監視します。この制御器は予測される結果と受信した値を比較します。この方法で境界走査(Boundary-Scan)は4つのTAP信号だけを使うことにより、基板上の部品全般と内部結線の検査機構を提供します。

IEEE 1149.1で定義された4つの必須JTAG命令、IDCODE, BYPASS, SAMPLE/PRELOAD, EXTESTだけでなく、AVR特殊公開 JTAG命令のAVR_RESETも基板検査に使えます。既定JTAG命令がIDCODEなので、データレジスタ経路の初期走査はデバイスの識別 符号(ID-code)を示します。検査動作中にリセット(状態)のAVRデバイスがあることは好都合かもしれません。リセットでない場合、デバイスの 入力は走査動作によって決定されるかもしれず、検査動作を終了する時に内部ソフトウェアが未確定状態になってしまうかもしれませ ん。リセットへの移行で、どのポートピンの出力も直ちにHi-Z状態に移行し、HIGHZ命令が不要になります。必要とされるなら、デバイスを 通過する走査チェーンを可能な限り最短とするのにBYPASS命令が発行できます。外部RESETピンをLowに引き込むか、またはリセット データレジスタの適切な設定によるAVR_RESET命令の発行でデバイスをリセット状態に設定できます。

EXTEST命令は外部ピンの採取と出力ピンの値設定に使われます。EXTEST命令がJTAG命令レシスタ(IR)に設定されると、直ちに出力 ラッチからの値がピンで出力駆動されます。このため、最初にEXTEST命令を発行する時に基板の損傷を避けるため、走査チェーン内に 初期値を設定するのにSAMPLE/PRELOAD命令も使われるべきです。SAMPLE/PRELOAD命令は通常動作中デバイスの外部ピンの 高速監視にも使えます。

JTAG検査入出力ポート(TAP)を許可するにはJTAGENヒュースがプログラム(0)され、MCU制御レシズタ(MCUCR)のJTAGインターフェース禁止 (JTD)ヒットが解除(0)されなければなりません。

境界走査(Boundary-Scan)にJTAGインターフェースを使う場合、内部チップ周波数よりも高いJTAG TCKクロック周波数の使用が可能です。 チップのクロックは走行に必要とされません。

25.3. データレジスタ

境界走査(Boundary-Scan)に関連するデータレジスタ(DR)を次に示します。

• 迂回(Bypass)レジスタ • デバイス識別(Device Identification)レジスタ • リセット(Reset)レジスタ • 境界走査チェーン(Boundary-Scan chain)

25.3.1. 迂回 (Bypass) レジスタ

迂回レジスタは1段の移動レジスタから成ります。TDIとTDO間の経路として迂回レジスタが選ばれると、このレジスタはTAP制御器がデータレジスタ(DR)捕獲状態を抜ける時に0〜リセットされます。迂回レジスタは他のデバイスが検査される時にシステム上の走査チェーン(Scan chain)を短くするのに使えます。

25.3.2. デバイス識別 (Device Identification) レシスタ

図25-1.はデバイス識別レジスタの構造を示します。

| 図25-1. テハイ | ス識別レシ | スタの形式 | | |
|------------|-------|-------|-------|-------|
| ビット | 31 28 | 27 | 12 11 | 1 0 |
| デバイス識別 | 版番号 | 部品番号 | 製造者 | 香識別 1 |
| ビット数 | 4 | 16 | 1 | 1 1 |

- 版番号 版番号は部品(デバイス)の改訂を示す4ビットです。JTAG版番号はデバイスの改訂版に従います。改訂Aは\$00,改訂Bは \$01,以下同様です。
- 部品番号 部品番号は部品(名)を示す16ビットです。JTAG部品番号は187頁の表27-6.で示されます。
- 製造者識別 製造者識別は製造業者を示す11ビットです。AtmelのJTAG製造者識別は187頁の表27-6.で示されます。






25.3.3. リセット (Reset) レシ スタ

リセットレジスタはデバイスのリセットに使われる検査データレジスタです。リセットによってAVRのポートピンがHi-Z状態となるので、未実装の任意 JTAG命令HIGHZ機能の代わりにできます。 図25-2 リセットレジスタ

リセットレジスタ内の値1は外部RESETピンをLowに引っ張るのと同じです。デバイスはリセットレジスタ内の値が1である限り、リセットです。リセットレジスタの開放後、デバイスはクロック選択用ヒューズビットの設定に従ってリセット起動遅延時間(17頁の「クロック元」参照)、リセットに留まります。図25-2.で示されるようにこのデータレジスタからの出力はラッチされず、直ちにリセットが行われます。



25.3.4. 境界走査チェーン(Boundary-Scan Chain)

境界走査チェーンにはデジタルI/Oピンは勿論、チップ外の接続を持つアナログ回路のアナログとデジタル間境界の論理値上の設定と監視能力があります。

完全な記述については167頁の「境界走査チェーン(Boundary-Scan chain)」をご覧ください。

25.4. 境界走查(Boundary-Scan)用JTAG命令

命令レジスタ(IR)は16種までの命令を支援する4ビット幅です。以下に示した一覧は境界走査(Boundary-Scan)操作に有用なJTAG命令 です。全ポート ピンをHi-Z状態にするための任意HIGHZ命令は実装されませんが、AVR_RESET命令を使うことによって全出力がHi-Z 状態に設定できることに注目してください。

このデータシート内の定義として、全ての移動レジスタに関して入出力ともLSBが最初に移動されます。

各命令の命令コードは命令名下の16進形式で示されます。本文は各命令についてTDIとTDO間の経路として選ばれるデータレジスタを 記述します。(訳注:配置構成変更により、内容を一部変更)

25.4.1. EXTEST - \$0

AVRデバイスに外部回路的検査を行うためにデータレジスタ(DR)として境界走査チェーン(Boundary-Scan chain)を選ぶための必須JTAG命令です。ポートビンは方向、プルアップ、出力値、入力値は走査チェーン(Scan chain)内で全てアクセス可能です。チップ外接続を持つアナログ回路についてはアナログとデジダル論理間のインターフェースが走査チェーン内になります。境界走査チェーンのラッチした出力値はJTAG命令レジスタ(IR)にEXTEST命令が設定されると直ぐに駆動されます。本命令が有効な状態を次に示します。

- ・DR捕獲:外部ピン上の値が境界走査チェーン内に採取されます。
- ・DR移動:内部走査チェーンがTCKクロック入力によって移されます。
- ・DR更新: 走査チェーンからの値が出力ピンに印加(出力)されます。

25.4.2. **IDCODE** - \$1

データレジスタ(DR)として32ビットのデバイス識別(ID)レジスタを選ぶ任意JTAG命令です。デバイス識別レジスタは版番号、デバイス番号と、JED ECによって決めれた製造者符号から成ります。これは電源投入後の既定命令です。本命令が有効な状態を次に示します。

- ・DR捕獲:デバイス識別レジスタ内の値が境界走査チェーン内に採取されます。
- ・DR移動:内部走査チェーン(デバイス識別レジスタ値)がTCKクロック入力によって移されます。

25.4.3. SAMPLE_PRELOAD - \$2

システム動作に影響を与えずに入出力ピンの状態採取、出力ラッチの事前設定を行うための必須JTAG命令です。けれども出力ラッチはピ ンに接続されません。データレジスタ(DR)として境界走査チェーン(Boundary-Scan chain)が選ばれます。本命令が有効な状態を次に示し ます。

- ・DR捕獲:外部ピン上の値が境界走査チェーン内に採取されます。
- ・DR移動:境界走査チェーンがTCKクロック入力によって移されます。
- ・DR更新:境界走査チェーンからの値が出力ラッチに印加(設定)されます。けれども出力ラッチはピンに接続されません。

25.4.4. AVR_RESET - \$C

AVRデバイスを強制的にリセット状態、またはJTAGリセット元から開放するためのAVR特殊公開JTAG命令です。この命令で検査入出力 ポート(TAP)制御器はリセットされません。データレジスタ(DR)として1ビットのリセットレジスタが選ばれます。リセットチェーン(レジスタ)が論理1である 限り、リセットが活性(有効)なことに注意してください。このチェーンからの出力はラッチされません。本命令が有効な状態を次に示します。

・DR移動: 走査チェーン(リセット レジスタ)がTCKクロック入力によって移されます。

25.4.5. BYPASS - \$F

166

データレジスタ(DR)に迂回(Bypass)レジスタを選ぶ必須JTAG命令です。本命令が有効な状態を次に示します。

- ・DR捕獲: 迂回レジスタに論理0を設定します。
- ・DR移動: TDIとTDO間の迂回レジスタ(セル)が移されます。

25.5. 境界走査チェーン(Boundary-Scan Chain)

境界走査チェーンにはデジタルI/Oピンは勿論、チップ外の接続を持つアナログ回路のアナログとデジタル間境界の論理値の設定と監視の能力があります。


25.5.1. デジタル ホート ピンの走査

図25-3.はプルアップ機能付き双方向ホートピン 用境界走査(Boundary-Scan)セルを示します。 このセルはプルアップ許可(PUExn)用標準境界走 査(Boundary-Scan)セルと3つの信号、出力(方 向)制御(OCxn)、出力データ(ODxn)、入力データ (IDxn)の組み合わせの双方向ピン用セルの2段 の移動レジスタだけから成ります。ホートとピンの 添え字は続く記述で使われません。

境界走査(Boundary-Scan)論理回路はデータ シート内の図に含まれません。図25-4.は39頁 の「入出力ホート」章で記載される単純なデジタ ルホートピンを示します。図25-3.からの境界走 査セルの詳細が図25-4.上の破線内に置き換 わります。


交換ポート機能が存在しない場合、入力データ (ID)はPINxnレジスタ値(しかしIDは同期化回路 を持たない)、出力データ(OD)はPORTxnレジス タ、出力制御(OC)はDDxn方向レジスタ、プルアッ プ許可(PUE)は論理合成値(PUD AND DDxn AND PORTxn)に各々対応します。

デジタル交換ポート(ピン)機能は走査チェーン(Scan chain)が実際のピン値を読むために図25-4.内の破線外側に接続されます。アナログ機能について、それらは外部ピンからアナログ回路へ直結



で、走査チェーンはアナログ回路とデジタル論理回路間のインターフェースに挿入されます。

JTAG IRがEXTESTまたはSAMPLE_PRELOADを内包すると、クロックは例えCKOUTヒューズがプログラム(0)されていてもホート ピンに送出 されません。例えクロックが出力でも、JTAG IRがSAMPLE_PRELOADを内包するとき、クロックは境界走査によって採取されません。










25.5.2. RESETピンの走査

RESETピンは標準リセット動作について5V負論理(Low有効)、高電圧並列プログラジン がについて12V正論理(High有効)を受け入れます。図25-5.で示される監視専用 セルが5Vリセット信号(RSTT)と12Vリセット信号(RSTHV)の両方に挿入されます。



25.5.3. クロック ピンの走査

AVRデバイスにはヒューズによって選択可能な多くのクロック種別があります。これらは校正付き内蔵RC発振器、外部RC発振器、外部クロック信号、(高周波数)クリスタル発振子、低周波数クリスタル発振子、セラミック振動子です。

図25-6.は走査チェーン内で支援される各発振器と外部接続を示します。許可信号は標準境界走査セルで支援され、一方発振器/クロック 出力には監視専用セルが付随されます。主クロックに加え、タイマ用発振器も同じ方法で走査されます。校正付き内蔵RC発振器からの出 力はこの発振器が外部接続を持たないので走査されません。




表25-1.はタイマ用32kHz発振器は勿論、外部クロックピンXTAL1、XTAL1/XTAL2接続の発振器に対する走査レジスタの一覧です。

| 表25-1. 発振器用走査信号 | | | | | | | | | | | |
|-----------------|---------------|--------------------------|-------|--|--|--|--|--|--|--|--|
| 許可信号 | 走査クロック信号線 | クロック種別 | 未使用時値 | | | | | | | | |
| EXTCLKEN | EXTCLK(XTAL1) | 外部クロック信号 | 0 | | | | | | | | |
| OSCON | OSCCK | 外部クリスタル発振子 外部セラミック振動子 | 1 | | | | | | | | |
| OSC32EN | OSC32CK | 低周波数外部クリスタル | 1 | | | | | | | | |

注: 1. 主クロックとして同時に1つよりも多くのクロック元を許可してはいけません。

2. 発振器出力の走査は内部発振器とJTAGのTCKクロック間の周波数偏差のため、予期せぬ結果を与えます。可能なら、外部クロックでの走査が望まれます。

3. クロック設定はヒューズによってプログラミングされます。ヒューズは実行動作時に変更されないので、クロック設定は与えられた応用 について考慮して決定されます。使用者は最終システムで使われるのと同じクロック選択で走査することを推奨されます。システ ム論理回路が休止形態でクロック選択(元)を禁止できるため、許可信号は走査チェーン内で支援され、それ(その禁止)によって (クロックが)供給されない場合、発振器ピンを走査経路から切り離します。

168

25.5.4. アナログ比較器の走査

境界走査に関する比較器関連の信号は図25-7.で示されます。図25-8.の境界走査セルがこれら信号の各々に付随します。この信号は表25-2.で記述されます。

この比較器は全てのアナログ入力がデジタルポートピンとしても兼用されるため、純粋な接続試験用に使われる必要がありません。





表25-2. アナログ比較器用境界走査信号

| 信号名 | 比較器側での方向 | 意味 | 未使用時推奨入力値 | 推奨入力時出力値 |
|---------|----------|----------------|-----------|----------|
| AC_IDLE | 入力 | 真の時にアナログ比較器OFF | 1 | CPU実行に依存 |
| ACO | 出力 | アナログ比較器出力 | CPU実行時入力 | 0 |
| ACME | 入力 | 真の時にA/D多重器出力使用 | 0 | CPU実行に依存 |
| ACBG | 入力 | 内蔵基準電圧許可 | 0 | CPU実行に依存 |

25.5.5. A/D変換器の走査

図25-9.はA/D変換部と関連する制御と監視信号の構成図を示します。図25-8.の境界走査セルがこれら信号の各々に付随されます。 このA/D変換器は全アナログ入力がデジタルポート ピンとしても兼用されるため、純粋な接続試験に使われる必要がありません。



各信号の概要は**表25-3**.で示されます。





表25-3. A/D変換用境界走査信号

| 信号名 | A/D変換器側 での方向 | 意味 | 未使用時 推奨入力値 | 推奨入力または 未使用時出力値 |
|----------|-----------------|---|---------------|--------------------|
| COMP | 出力 | 比較器出力 | 0 | 0 |
| ACLK | 入力 | 差動段のスィッチトキャパシタのクロック | 0 | 0 |
| ACTEN | 入力 | 差動段⇒比較器接続許可 | 0 | 0 |
| ADCBGEN | 入力 | 比較器反転入力へ内部1.1V基準電圧接続 | 0 | 0 |
| ADCEN | 入力 | A/D変換器電源ON信号 | 0 | 0 |
| AMPEN | 入力 | 差動段電源ON信号 | 0 | 0 |
| DAC_9 | 入力 | D/A変換器デジタル入力ビット9 | 1 | 1 |
| DAC_8 | 入力 | D/A変換器デジタル入力ビット8 | 0 | 0 |
| DAC_7 | 入力 | D/A変換器デジタル入力ビット7 | 0 | 0 |
| DAC_6 | 入力 | D/A変換器デジタル入力ビット6 | 0 | 0 |
| DAC_5 | 入力 | D/A変換器デジタル入力ビット5 | 0 | 0 |
| DAC_4 | 入力 | D/A変換器デジタル入力ビット4 | 0 | 0 |
| DAC_3 | 入力 | D/A変換器デジタル入力ビット3 | 0 | 0 |
| DAC_2 | 入力 | D/A変換器デジタル入力ビット2 | 0 | 0 |
| DAC_1 | 入力 | D/A変換器デジタル入力ビット1 | 0 | 0 |
| DAC_0 | 入力 | D/A変換器デジタル入力ビット0 | 0 | 0 |
| EXTCH | 入力 | ADC3~0の差動段迂回接続 | 1 | 1 |
| GNDEN | 入力 | 比較器反転入力GND接続 | 0 | 0 |
| HOLD | 入力 | S&H信号。0=採取、1=保持。差動段使用の場合ACLK =1の時に切り替えなければなりません。 | 1 | 1 |
| IREFEN | 入力 | D/A変換器へのAREFとして内部1.1V基準電圧許可 | 0 | 0 |
| MUXEN_7 | 入力 | ADC7 アナログ入力チャネル接続 | 0 | 0 |
| MUXEN_6 | 入力 | ADC6 アナログ入力チャネル接続 | 0 | 0 |
| MUXEN_5 | 入力 | ADC5 アナログ入力チャネル接続 | 0 | 0 |
| MUXEN_4 | 入力 | ADC4 アナログ入力チャネル接続 | 0 | 0 |
| MUXEN_3 | 入力 | ADC3 アナログ入力チャネル接続 | 0 | 0 |
| MUXEN_2 | 入力 | ADC2 アナログ入力チャネル接続 | 0 | 0 |
| MUXEN_1 | 入力 | ADC1 アナログ入力チャネル接続 | 0 | 0 |
| MUXEN_0 | 入力 | ADC0 アナログ入力チャネル接続 | 1 | 1 |
| NEGSEL_2 | 入力 | ADC2⇒反転差動入力接続 | 0 | 0 |
| NEGSEL_1 | 入力 | ADC1⇒反転差動入力接続 | 0 | 0 |
| NEGSEL_0 | 入力 | ADC0⇒反転差動入力接続 | 0 | 0 |
| PASSEN | 入力 | 差動段迂回路許可 | 1 | 1 |
| PRECH | 入力 | 比較器出力ラッチのプリチャージ(負論理) | 1 | 1 |
| ST | 入力 | AMPEN=1後の最初の2ACLK周期間1ならば、差動段 出力がより早く安定 | 0 | 0 |
| VCCREN | 入力 | D/A変換器へのAREFとしてAVCC許可 | 0 | 0 |

注: 図25-9.内の不正なスィッチ設定は信号衝突の原因になり、デバイスを損傷するかもしれません。それらは多くの入力を図25-9.で 出力比較器の反転入力のS&Hへ選びます。1つのADCピン、内部基準電圧、GNDのどれか1つの経路だけが選ばれることを 確認してください。

走査中にA/D変換器が使われないなら、表25-3.の推奨入力値が使われるべきです。使用者は走査中に差動段を使わないことが推 奨されます。スィッチトキャパシタを基にした差動段は走査チェーン内で使われる時に達成が難しい高速な操作とタイミング精度が必要です。 従って差動段の操作に関する詳細は提供されません。

AVRのA/D変換部はデジタル論理回路内に実装した逐次比較方式と図25-9.で示したアナログ回路が基です。境界走査使用時、問題 は印加したアナログ電圧が或る範囲内で計測されるのを常に保証することです。これは逐次比較動作を行わずして容易に実行でき、 DAC_9~0デジタル(信号)線に下限値を加え、比較器からの出力がLow(0)であるのを確認し、その後DAC_9~0デジタル(信号)線に上限 値を加え、比較器からの出力がHigh(1)であるのを検証します。

このA/D変換器は全てのアナログ入力がデジタルポートピンとしても兼用されるため、純粋な接続試験に使われる必要がありません。 A/D変換を使う時に次のことに留意してください。

• ADCチャネルで使うポートピンは信号の衝突を避けるため、プルアップを禁止した入力に設定されなければなりません。

•通常動作ではA/D変換部許可時に(10回の比較で構成される)擬似変換が実行されます。使用者はA/D変換許可後、A/D変換 信号の制御/監視をする前に最低200ns待機するか、または最初の変換結果を使う前に擬似変換の実行を推奨されます。

•DAC値はHOLD信号がLow(0:採取)の時に中間値(\$200)で安定していなければなりません。

例として、電源電圧5VでAREFが外部的にVCCへ接続される時のADCチャネル3で1.5V±5%の入力信号を検証する手順を考察してください。

上限:1024×1.5V×1.05÷5V=323=\$143 下限:1024×1.5V×0.95÷5V=291=\$123

表25-4.の手順内で他の値が与えられる以外は表25-3.の推奨値が使われます。(表25-4.には)走査チェーンのDAC値とポートピン値だけ が示されます。「動作」欄は続く行内の値で境界走査チェーンレジスタを満たす前にどのJTAG命令を使うべきかを記述します。表の同一 列上のデータを走査入力する時に走査出力のデータで検証が行われるべきです。

| 表25-4 | 表25−4. A/D変換使用手順 | | | | | | | | | | | | |
|----------|-------------------|-------|---------|-----------|------|-------|------------|-----------|----------------|--|--|--|--|
| 手順 番号 | 動作 | ADCEN | DAC_9~0 | MUXEN_7~0 | HOLD | PRECH | PF3 データ | PF3 制御 | PF3 プルアップ許可 | | | | |
| 1 | SAMPLE_PRELOAD | 1 | \$200 | \$08 | 1 | 1 | 0 | 0 | 0 | | | | |
| 2 | EXTEST | 1 | \$200 | \$08 | 0 | 1 | 0 | 0 | 0 | | | | |
| 3 | | 1 | \$200 | \$08 | 1 | 1 | 0 | 0 | 0 | | | | |
| 4 | | 1 | \$123 | \$08 | 1 | 1 | 0 | 0 | 0 | | | | |
| 5 | | 1 | \$123 | \$08 | 1 | 0 | 0 | 0 | 0 | | | | |
| 6 | 0となるべきCOMP走査出力の検証 | 1 | \$200 | \$08 | 1 | 1 | 0 | 0 | 0 | | | | |
| 7 | | 1 | \$200 | \$08 | 0 | 1 | 0 | 0 | 0 | | | | |
| 8 | | 1 | \$200 | \$08 | 1 | 1 | 0 | 0 | 0 | | | | |
| 9 | | 1 | \$143 | \$08 | 1 | 1 | 0 | 0 | 0 | | | | |
| 10 | | 1 | \$143 | \$08 | 1 | 0 | 0 | 0 | 0 | | | | |
| 11 | 1となるべきCOMP走査出力の検証 | 1 | \$200 | \$08 | 1 | 1 | 0 | 0 | 0 | | | | |

この手法の使用ではHOLD信号の束縛タイミングがTCKクロック周波数を押さえます。手順の第5段階でのHOLDのHigh(1)に保持で、 TCKクロック周波数は最大保持時間(thold_max)で割られた走査ビット数の最低5倍でなければなりません。





25.6. ATmega329P/3290Pの境界走査(Boundary-Scan)順

表25-5.と表25-6.は境界走査チェーンがデータ経路として選ばれる時のTDIとTDO間の走査順を示します。ビット0が最下位ビットで走査の 最初に入出力されます。走査順は可能な限りピン配置順に従います。このためにポートAのビットは他のポートと違うビット順で走査されま す。この規則の例外はアナログ回路が接続される物理ピンに関係なく走査チェーンの最上位を構成するアナログ回路用走査チェーンです。図 25-3.上で、Pxn出力はFF0、Pxn制御はFF1、Pxnプルアップ許可はFF2に各々対応します。ポートFのビット4,5,6,7はJTAG許可時にTAP ピンを構成するので走査チェーンには存在しません。

| ビット | 信号名 | 基本単位 | ビット | 信号名 | 基本単位 | ビット | 信号名 | 基本単位 | | | | | | | | | | | | | | | |
|-----|-------------------|---------------------------|--------------|------------------------------------|----------|-------------|--------------------|-------|---|---|---|---|--|----|----------|---|---|---|----|----------|----|-------------|--|
| 197 | AC_IDLE | | 144 | PE4.Control | | 91 | PD0.Control | | | | | | | | | | | | | | | | |
| 196 | ACO | アナログ | 143 | PE4.Pullup_Enable | | 90 | PD0.Pullup_Enable | | | | | | | | | | | | | | | | |
| 195 | ACME | 比較器 | 142 | PE5.Data | | 89 | PD1.Data | | | | | | | | | | | | | | | | |
| 194 | ACBG | | 141 | PE5.Control | | 88 | PD1.Control | | | | | | | | | | | | | | | | |
| 193 | COMP | | 140 | PE5.Pullup_Enable | 1 | 87 | PD1.Pullup_Enable | | | | | | | | | | | | | | | | |
| 192 | ACLK | | 139 | PE6.Data | ポートE | 86 | PD2.Data | | | | | | | | | | | | | | | | |
| 191 | ACTEN | | 138 | PE6.Control | | 85 | PD2.Control | | | | | | | | | | | | | | | | |
| 190 | PRIVATE_SIGNAL1 | (<u>注</u>) | 137 | PE6.Pullup_Enable | - | 84 | PD2.Pullup_Enable | | | | | | | | | | | | | | | | |
| 189 | ADCBGEN | | 136 | PE7.Data | - | 83 | PD3.Data | | | | | | | | | | | | | | | | |
| 188 | ADCEN | | 135 | PE7.Control | - | 82 | PD3.Control | | | | | | | | | | | | | | | | |
| 187 | AMPEN | | 134 | PE7.Pullup_Enable | - | 81 | PD3.Pullup_Enable | | | | | | | | | | | | | | | | |
| 186 | DAC_9 | | 134 | PB0.Data | | 80 | PD4.Data | ポートD | | | | | | | | | | | | | | | |
| | | | | | - | | | Ψ-FD | | | | | | | | | | | | | | | |
| 185 | DAC_8 | | 132 | PB0.Control | - | 79 | PD4.Control | | | | | | | | | | | | | | | | |
| 184 | DAC_7 | | 131 | PB0.Pullup_Enable | - | 78 | PD4.Pullup_Enable | | | | | | | | | | | | | | | | |
| 183 | DAC_6 | | 130 PB1.Data | - | 77 | PD5.Data | | | | | | | | | | | | | | | | | |
| 182 | DAC_5 | | 129 | PB1.Control | - | 76 | PD5.Control | | | | | | | | | | | | | | | | |
| 181 | DAC_4 | | 128 | PB1.Pullup_Enable | - | 75 | PD5.Pullup_Enable | | | | | | | | | | | | | | | | |
| 180 | DAC_3 | | 127 | PB2.Data | - | 74 | PD6.Data | | | | | | | | | | | | | | | | |
| 179 | DAC_2 | | 126 | PB2.Control | - | 73 | PD6.Control | | | | | | | | | | | | | | | | |
| 178 | DAC_1 | | 125 | PB2.Pullup_Enable | | 72 | PD6.Pullup_Enable | | | | | | | | | | | | | | | | |
| 177 | DAC_0 | | 124 | PB3.Data | | 71 | PD7.Data | | | | | | | | | | | | | | | | |
| 176 | EXTCH | A/D変換 | 123 | PB3.Control | | 70 | PD7.Control | | | | | | | | | | | | | | | | |
| 175 | GNDEN | A/D友侠 | 122 | PB3.Pullup_Enable | | 69 | PD7.Pullup_Enable | | | | | | | | | | | | | | | | |
| 174 | HOLD | | 121 | PB4.Data | 1 | 68 | PG0.Data | | | | | | | | | | | | | | | | |
| 173 | IREFEN | | 120 | PB4.Control | 1 | 67 | PG0.Control | | | | | | | | | | | | | | | | |
| 172 | MUXEN_7 | | 119 | PB4.Pullup_Enable | | 66 | PG0.Pullup_Enable | 1° 10 | | | | | | | | | | | | | | | |
| 171 | MUXEN_6 | | 118 | PB5.Data | 1 | 65 | PG1.Data | ポートG | | | | | | | | | | | | | | | |
| 170 | MUXEN_5 | | 117 | PB5.Control | | 64 | PG1.Control | | | | | | | | | | | | | | | | |
| 169 | MUXEN_4 | | 116 | PB5.Pullup_Enable | 1 | 63 | PG1.Pullup_Enable | | | | | | | | | | | | | | | | |
| 168 | MUXEN_3 | - | - | - | | - | - | | | - | _ | | III0PB5.Pullup_Enable115PB6.Data114PB6.Control | 62 | PC0.Data | | | | | | | | |
| 167 | MUXEN_2 | | | | | | | | | | | | | - | - | - | - | | | - | 61 | PC0.Control | |
| 166 | MUXEN_1 | | | 114PB6.Control113PB6.Pullup_Enable | | 60 | PC0.Pullup_Enable | | | | | | | | | | | | | | | | |
| 165 | MUXEN_0 | | - | | - | - | - | - | _ | _ | _ | - | - | | - | | | - | 59 | PC1.Data | | | |
| 164 | | 112PB7.Data111PB7.Control | | - | 58 | PC1.Control | | | | | | | | | | | | | | | | | |
| | NEGSEL_2 | | - | | | | - | | | - | | | | | | | - | | | - | | | |
| 163 | NEGSEL_1 | | 110 | PB7.Pullup_Enable | | 57 | PC1.Pullup_Enable | | | | | | | | | | | | | | | | |
| 162 | NEGSEL_0 | | 109 | PG3.Data | - | 56 | PC2.Data | | | | | | | | | | | | | | | | |
| 161 | PASSEN | | 108 | PG3.Control | - | 55 | PC2.Control | | | | | | | | | | | | | | | | |
| 160 | PRECH | | 107 | PG3.Pullup_Enable | | 54 | PC2.Pullup_Enable | | | | | | | | | | | | | | | | |
| 159 | ST | | 106 | PG4.Data | ホ°ートG | 53 | PC3.Data | | | | | | | | | | | | | | | | |
| 158 | VCCREN | | 105 | PG4.Control | - | 52 | PC3.Control | | | | | | | | | | | | | | | | |
| 157 | PE0.Data | | 104 | PG4.Pullup_Enable | | 51 | PC3.Pullup_Enable | ポートC | | | | | | | | | | | | | | | |
| 156 | PE0.Control | | 103 | PG5.Data | (監視専用セル) | 50 | PC4.Data | | | | | | | | | | | | | | | | |
| 155 | PE0.Pullup_Enable | | 102 | RSTT | リセット回路 | 49 | PC4.Control | | | | | | | | | | | | | | | | |
| 154 | PE1.Data | | 101 | RSTHV | (監視専用セル) | 48 | PC4.Pullup_Enable | | | | | | | | | | | | | | | | |
| 153 | PE1.Control | | 100 | EXTCLKEN | | 47 | PC5.Data | | | | | | | | | | | | | | | | |
| 152 | PE1.Pullup_Enable | | 99 | OSCON | 主クロック/発振 | 46 | PC5.Control | | | | | | | | | | | | | | | | |
| 151 | PE2.Data | 术°一トE | 98 | RCOSCEN | 器用許可信号 | 45 | PC5.Pullup_Enable | | | | | | | | | | | | | | | | |
| 150 | PE2.Control | | 97 | OSC32EN | | 44 | PC6.Data | | | | | | | | | | | | | | | | |
| 149 | PE2.Pullup_Enable | | 96 | EXTCLK(XTAL1) | | 43 | PC6.Control | | | | | | | | | | | | | | | | |
| 148 | PE3.Data | | 95 | OSCCK | 主クロック用 | 42 | PC6.Pullup_Enable | | | | | | | | | | | | | | | | |
| 147 | PE3.Control | 9 9 | 94 | RCCK | 入力/発振器 | 41 | PC7.Data | | | | | | | | | | | | | | | | |
| 146 | PE3.Pullup_Enable | | 93 | OSC32CK | (監視専用セル) | 40 | PC7.Control | | | | | | | | | | | | | | | | |
| 145 | PE4.Data | | 93 | PD0.Data | ポートD | 39 | PC7.Pullup_Enable | | | | | | | | | | | | | | | | |
| THU | I L4.Data | | 94 | I DO.Data | | 39 | 1 C1.1 unup_Enable | | | | | | | | | | | | | | | | |

ATmega329P/3290P

表25-5 (続き). ATmega329P(64ビン)境界走査(Boundary-Scan)順

| ビット | 信号名 | 基本単位 | ビット | 信号名 | 基本単位 | ビット | 信号名 | 基本単位 |
|-----|-------------------|--------|-----|-------------------|-------------------|-----|-------------------|-------|
| 38 | PG2.Data | | 25 | PA4.Control | | 12 | PA0.Pullup_Enable | ホ°ートA |
| 37 | PG2.Control | ポートG | 24 | PA4.Pullup_Enable | | 11 | PF3.Data | |
| 36 | PG2.Pullup_Enable | | 23 | PA3.Data | | 10 | PF3.Control | |
| 35 | PA7.Data | | 22 | PA3.Control | | 9 | PF3.Pullup_Enable | |
| 34 | PA7.Control | | 21 | PA3.Pullup_Enable | | 8 | PF2.Data | |
| 33 | PA7.Pullup_Enable | | 20 | PA2.Data | [*] ፝−⊦A | 7 | PF2.Control | |
| 32 | PA6.Data | | 19 | PA2.Control | | 6 | PF2.Pullup_Enable | ホ°ートF |
| 31 | PA6.Control | ж°–ŀА | 18 | PA2.Pullup_Enable | | 5 | PF1.Data | 41 11 |
| 30 | PA6.Pullup_Enable | - M-FA | 17 | PA1.Data | | 4 | PF1.Control | |
| 29 | PA5.Data | | 16 | PA1.Control | | 3 | PF1.Pullup_Enable | |
| 28 | PA5.Control | | 15 | PA1.Pullup_Enable | e | 2 | PF0.Data | |
| 27 | PA5.Pullup_Enable | | 14 | PA0.Data | | 1 | 1 PF0.Control | |
| 26 | PA4.Data | | 13 | PA0.Control | | 0 | PF0.Pullup_Enable | |

表25-6. ATmega3290P(100ピン)境界走査(Boundary-Scan)順

| ビット | 信号名 | 基本単位 | ビット | 信号名 | 基本単位 | ビット | 信号名 | 基本単位 |
|------------|-------------------|-------------------------|------------|----------------------------------|------------------|------------|-------------------|--------------------|
| 242 | AC_IDLE | | 199 | PE1.Data | | 156 | PB5.Control | |
| 241 | ACO | アナログ | 198 | PE1.Control | | 155 | PB5.Pullup_Enable | |
| 240 | ACME | 比較器 | 197 | PE1.Pullup_Enable | | 154 | PB6.Data | |
| 239 | ACBG | | 196 | PE2.Data | | 153 | PB6.Control | ホ°ートB |
| 238 | COMP | | 195 | PE2.Control | | 152 | PB6.Pullup_Enable | ₩ — LD |
| 237 | ACLK | | 194 | PE2.Pullup_Enable | | 151 | PB7.Data | |
| 236 | ACTEN | | 193 | PE3.Data | | 150 | PB7.Control | |
| 235 | PRIVATE_SIGNAL1 | (<u>注</u>) | 192 | PE3.Control | | 149 | PB7.Pullup_Enable | |
| 234 | ADCBGEN | | 191 | PE3.Pullup_Enable | | 148 | PG3.Data | |
| 233 | ADCEN | | 190 | PE4.Data | | 147 | PG3.Control | |
| 232 | AMPEN | | 189 | PE4.Control | [™] ー⊦E | 146 | PG3.Pullup_Enable | |
| 231 | DAC_9 | | 188 | PE4.Pullup_Enable | | 145 | PG4.Data | ホ°ートG |
| 230 | DAC_8 | | 187 | PE5.Data | | 144 | PG4.Control | |
| 229 | DAC_7 | | 186 | PE5.Control | | 143 | PG4.Pullup_Enable | |
| 228 | DAC_6 | | 185 | PE5.Pullup_Enable | | 142 | PG5.Data | (監視専用セル) |
| 227 | DAC_5 | | 184 | PE6.Data | | 141 | RSTT | リセット回路 |
| 226 | DAC_4 | | 183 | PE6.Control | | 140 | RSTHV | (監視専用セル) |
| 225 | DAC_3 | | 182 | PE6.Pullup_Enable | | 139 | EXTCLKEN | + hp. h / 78 + F |
| 224 223 | DAC_2 DAC_1 | | 181 180 | PE7.Data PE7.Control | | 138 137 | OSCON RCOSCEN | 主クロック/発振 器用許可信号 |
| 223 | DAC_1 DAC_0 | | 179 | PE7.Control PE7.Pullup_Enable | | 137 | OSC32EN | 奋而可可同方 |
| 222 | EXTCH | | 179 | PJ0.Data | | 135 | EXTCLK(XTAL1) | |
| 221 | GNDEN | A/D変換 | 178 | PJ0.Control | | 135 | OSCCK | 主クロック用 |
| 219 | HOLD | | 176 | PJ0.Pullup_Enable | | 133 | RCCK | 入力/発振器 |
| 213 | IREFEN | | 175 | PJ1.Data | ホ°ートJ | 132 | OSC32CK | (監視専用セル) |
| 210 | MUXEN_7 | | 174 | PJ1.Control | | 131 | PJ2.Data | |
| 216 | MUXEN_6 | | 173 | PJ1.Pullup_Enable | | 130 | PJ2.Control | |
| 215 | MUXEN_5 | | 172 | PB0.Data | | 129 | PJ2.Pullup_Enable | |
| 214 | MUXEN_4 | | 171 | PB0.Control | | 128 | PJ3.Data | |
| 213 | MUXEN_3 | | 170 | PB0.Pullup_Enable | | 127 | PJ3.Control | |
| 212 | MUXEN_2 | | 169 | PB1.Data | | 126 | PJ3.Pullup_Enable | |
| 211 | MUXEN_1 | | 168 | PB1.Control | | 125 | PJ4.Data | |
| 210 | MUXEN_0 | | 167 | PB1.Pullup_Enable | | 124 | PJ4.Control | ホ°ートJ |
| 209 | NEGSEL_2 | | 166 | PB2.Data | | 123 | PJ4.Pullup_Enable | |
| 208 | NEGSEL_1 | | 165 | PB2.Control | ホ°ーኑB | 122 | PJ5.Data | |
| 207 | NEGSEL_0 | | 164 | PB2.Pullup_Enable | 47 J.D | 121 | PJ5.Control | |
| 206 | PASSEN | | 163 | PB3.Data | | 120 | PJ5.Pullup_Enable | |
| 205 | PRECH | | 162 | PB3.Control | | 119 | PJ6.Data | |
| 204 | ST | | 161 | PB3.Pullup_Enable | | 118 | PJ6.Control | |
| 203 | VCCREN | | 160 | PB4.Data | | 117 | PJ6.Pullup_Enable | |
| 202 | PE0.Data | | 159 | PB4.Control | | 116 | PD0.Data | |
| 201 | PE0.Control | 术°一トE | 158 | PB4.Pullup_Enable | | 115 | PD0.Control | ホ°ートD |
| 200 | PE0.Pullup_Enable | | 157 | PB5.Data | | 114 | PD0.Pullup_Enable | |
| 注: PR | IVATE_SIGNAL1は | 常に <mark>0</mark> として走る | 至される | べきです。 | | 次頁へ | 、続く | |





| 表25-6 | 。 (続き). ATmega329 | 90P(100ピン)境界 | 『走査 (E | Boundary-Scan) 順 | | | | |
|----------|----------------------------------|--------------|-----------------|----------------------------------|--------|----------|----------------------------------|---|
| ビット | 信号名 | 基本単位 | ビット | 信号名 | 基本単位 | ビット | 信号名 | 基本単位 |
| 113 | PD1.Data | | 75 | PC3.Pullup_Enable | | 37 | PA4.Control | |
| 112 | PD1.Control | | 74 | PC4.Data | | 36 | PA4.Pullup_Enable | |
| 111 | PD1.Pullup_Enable | | 73 | PC4.Control | | 35 | PA3.Data | |
| 110 | PD2.Data | | 72 | PC4.Pullup_Enable | ポートC | 34 | PA3.Control | |
| 109 | PD2.Control | | 71 | PC5.Data | | - 33 | PA3.Pullup_Enable | |
| 108 | PD2.Pullup_Enable | | 70 | PC5.Control | | 32 | PA2.Data | |
| 107 | PD3.Data | | 69 | PC5.Pullup_Enable | | 31 | PA2.Control | ホ°ートA |
| 106 | PD3.Control | | 68 | PH0.Data | | 30 | PA2.Pullup_Enable | 41 17 |
| 105 | PD3.Pullup_Enable | | 67 | PH0.Control | | 29 | PA1.Data | |
| 104 | PD4.Data | | 66 | PH0.Pullup_Enable | | 28 | PA1.Control | |
| 103 | PD4.Control | ポートD | 65 | PH1.Data | | 27 | PA1.Pullup_Enable | |
| 102 | PD4.Pullup_Enable | | 64 | PH1.Control | | 26 | PA0.Data | |
| 101 | PD5.Data | | 63 | PH1.Pullup_Enable | ホ°ートH | 25 | PA0.Control | |
| 100 | PD5.Control | | 62 | PH2.Data | A, 111 | 24 | PA0.Pullup_Enable | |
| 99 | PD5.Pullup_Enable | | 61 | PH2.Control | | 23 | PH4.Data | |
| 98 | PD6.Data | | 60 | PH2.Pullup_Enable | | 22 | PH4.Control | |
| 97 | PD6.Control | | 59 | PH3.Data | | 21 | PH4.Pullup_Enable | |
| 96 | PD6.Pullup_Enable | | 58 | PH3.Control | | 20 | PH5.Data | |
| 95 | PD7.Data | | 57 | PH3.Pullup_Enable | | 19 | PH5.Control | |
| 94 | PD7.Control | | 56 | PC6.Data | | 18 | PH5.Pullup_Enable | 术。一卜H |
| 93 | PD7.Pullup_Enable | | 55 | PC6.Control | | 17 | PH6.Data | , |
| 92 | PG0.Data | | 54 | PC6.Pullup_Enable | ホートC | 16 | PH6.Control | |
| 91 | PG0.Control | | 53 | PC7.Data | | 15 | PH6.Pullup_Enable | |
| 90 | PG0.Pullup_Enable | ホ°ートG | 52 | PC7.Control | | 14 | PH7.Data | |
| 89 | PG1.Data | | 51 | PC7.Pullup_Enable | | 13 | PH7.Control | |
| 88 | PG1.Control | | 50 | PG2.Data | ポートG | 12 | PH7.Pullup_Enable | |
| 87 86 | PG1.Pullup_Enable PC0.Data | | 49 48 | PG2.Control | 7 - LC | 11 10 | PF3.Data PF3.Control | |
| 85 | PC0.Data PC0.Control | | $\frac{48}{47}$ | PG2.Pullup_Enable PA7.Data | | 9 | PF3.Control PF3.Pullup_Enable | |
| 80 84 | PC0.Control PC0.Pullup_Enable | | 47 | PA7.Data PA7.Control | | 9 8 | PF3.Pullup_Enable PF2.Data | |
| 83 | PC1.Data | | 40 45 | PA7.Control PA7.Pullup_Enable | | 0 7 | PF2.Data PF2.Control | |
| 82 | PC1.Control | | 43 | PA6.Data | | 6 | PF2.Pullup_Enable | |
| 81 | PC1.Pullup_Enable | ホートC | 43 | PA6.Control | | 5 | PF1.Data | ホ°ートF |
| 80 | PC2.Data | | 42 | PA6.Pullup_Enable | ホ°ートA | 4 | PF1.Control | |
| 79 | PC2.Control | | 41 | PA5.Data | | 3 | PF1.Pullup_Enable | |
| 78 | PC2.Pullup_Enable | | 40 | PA5.Control | | 2 | PF0.Data | |
| 77 | PC3.Data | | 39 | PA5.Pullup_Enable | | 1 | PF0.Control | |
| 76 | PC3.Control | | 38 | PA4.Data | | 0 | PF0.Pullup_Enable | |
| | | | | | | | p_brasic | |

25.7. 境界走査記述言語(Boundary-Scan Description Language)ファイル

境界走査記述言語(BSDL)ファイルは境界走査が可能なデバイスを自動検査生成ソフトウェアによって使われる標準形式で記述します。境界走査データレジスタ内のビットの順番と機能がこの記述内に含まれます。ATmega329P/3290P用のBSDLファイルは入手可能です。

25.8. JTAG用レシズタ

25.8.1. MCU制御レジスタ (MCU Control Register) MCUCR

MCU制御レジスタは一般MCU機能制御ビットを含みます。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-----|------|-------|-----|---|---|-------|------|-------|
| \$35 (\$55) | JTD | BODS | BODSE | PUD | - | - | IVSEL | IVCE | MCUCR |
| Read/Write | R/W | R/W | R/W | R/W | R | R | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

• ビット7 - JTD : JTAGインターフェース禁止 (JTAG interface disable)

このビットが0の時にJTAGENヒューズがプログラム(0)されていれば、JTAGインターフェースが許可されます。このビットが1の場合、JTAGインターフェースは禁止されます。JTAGインターフェースの予期せぬ許可や禁止を避けるためにこのビットを変更する時は時間制限手順に従わなければなりません。この値を変更するために応用ソフトウェアは4周期以内に希望する値をこのビットへ2回書かなければなりません。内蔵デ ハッグ システム使用時、このビットが切り替えられてはならないことに注意してください。

JTAGインタフェースが他のJTAG回路に接続されないままにされる場合、このJTDビットは1に設定されるべきです。この理由はJTAGインターフェースのTDOビンの静止時電流を避けるためです。

25.8.2. MCU状態レジスタ (MCU Status Register) MCUSR

MCU状態レジスタはMCUリセットを起こしたリセット元の情報を提供します。

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | _ |
|-------------|---|---|---|------|------|------|-------|------|-------|
| \$34 (\$54) | - | - | - | JTRF | WDRF | BORF | EXTRF | PORF | MCUSR |
| Read/Write | R | R | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 内容参照 | 内容参照 | 内容参照 | 内容参照 | 内容参照 | |

• ビット4 – JTRF : JTAG リセット フラク (JTAG Reset Flag)

このビットはJTAG命令AVR_RESETによって選んだJTAG リセットレジスタ内の論理1でリセットが起こされると設定(1)されます。このビットは電源ONリセットまたはこのフラグへの論理0書き込みによってリセット(0)されます。





26. ブート ローダ支援 - 書き込み中読み出し可能な自己プログラミング

26.1. 特徴

- ・書き込み中読める(Read-While-Write)自己プログラミング
- •柔軟性のあるブート ローダメモリ容量
- •高い安全性(柔軟な保護用の独立したブート施錠ビット)
- ・リセット ベクタ選択用の独立したヒュース
- 最適化されたページ容量(注1)
- 効率的なコート・手法
- 効率的な読み-変更-書き(リート゛モデファイライト)支援
- 注1: ページはプログラミング中に使われる多数のハイトから成るフラッシュメモリの区画です(187頁の表27-7.参照)。このページ構成は通常動作に影響を及ぼしません。

26.2. 概要

ブートローダ支援はMCU自身によるプログラムコート、のダウンロート、とアップロート、用の真の書き込み中の読み出しが可能な自己プログラミング機構を提供します。この特徴はフラッシュメモリに常駐するブートローダ、プログラムを使うMCUによって制御される柔軟な応用ソフトウェア更新を可能にします。ブートローダ、プログラムはフラッシュメモリ内にコート、を書き(プログラム、コート、を読み、またはプログラムメモリからコート、を読むのに、利用可能なデータインターフェースと関連する規約のどれもが使えます。ブートローダ、領域内のプログラムコート、はブートローダ、メモリを含むフラッシュメモリ全体を書く能力を持ちます。従ってブートローダは自身をも変更でき、この機能がそれ以上必要とされないなら、そのコート、から自身を消去することもできます。ブートローダ、メモリの容量はヒューズ、で設定可能で、ブートローダは個別に設定可能な2組の独立したブート施錠ビットを持ちます。これは異なる保護レベルを選ぶ独特な柔軟性を使用者に与えます。

26.3. フラッシュ メモリの応用領域とブート ローダ領域

フラッシュ メモリは応用領域とブート ローダ領域の2つの主な領域で構成されます(図26-2.参照)。各領域の容量は183頁の表26-6.と図 26-2.で示されるようにBOOTSZヒューズによって設定されます。これら2つの領域は個別の施錠ビットの組を持つため、異なる保護レベル を持てます。

26.3.1. 応用領域

応用領域は応用コートを格納するのに使われるフラッシュメモリの領域です。応用領域用保護レベルは応用フート施錠ビット(ブート施錠ビット0) によって選べます(178頁の**表26-2**.参照)。応用領域から実行される時にSPM命令が禁止されるので、応用領域はどんなフートロータ コートも決して格納し得ません。

26.3.2. ブート ローダ領域 (BLS)

応用領域が応用コート[・]格納用に使われるのに対して、SPM命令はBLSから実行する時にだけプログラミングを始められるので、ブートロー ダ ソフトウェアはBLSに格納されなければなりません。SPM命令はBLS自身を含む全てのフラッシュ メモリをアクセスできます。ブートローダ領域 用保護レヘブルはブートローダ施錠ビット(ブート施錠ビット1)によって選べます(178頁の**表26-3**.参照)。

26.4. フラッシュ メモリの書き込み中に読み出し可能な領域と不能な領域

どちらのアトレスがプログラシングされるかによって、CPUが書き込み中の読み出しを支援するか、ブートローダ、ソフトウェアが更新中にCPUが 停止されるかのどちらです。上で記述されるようなBOOTSZヒュース、によって設定可能な2つの領域に加え、フラッシュメモリは書き込み中 読み出し可能な(RWW)領域と書き込み中読み出し不能な(NRWW)領域の2つの固定領域にも分けられます。RWWとNRWW領域間 の境界は177頁の図26-2.と183頁の表26-7.で与えられます。この2つの領域間の主な違いを次に示します。

- RWW領域側に配置されたページを消去または書くとき、NRWW領域はその動作中に読むことができます。
- NRWW領域側に配置されたページを消去または書くとき、その全ての動作中にCPUは停止されます。

ブート ローダソフトウェア動作中、使用者ソフトウェアがRWW領域側に配置されるどのコードも決して読めないことに注意してください。「書き込み中読み出し可能領域」という記述はプログラミング(消去または書き込み)される領域としての引用で、ブート ローダソフトウェアが更新中に 実際に読まれる領域ではありません。

訳補:上の記述はNRWW領域からRWW領域をプログラミングするという前提で、消去または書き込みを行う側ではなく、行われる側でこの名称が定義されていることを意味します。即ち、NRWW領域からRWW領域をプログラミングすると、NRWW領域のプログラムは通常通り動作する(即ち読める)ので、プログラミングされる側はRWW領域と名付けられ、この逆ではCPUが停止する(即ち読めない)ので、NRWW領域と名付けられているという意味です。

6 ATmega329P/3290P

26.4.1. RWW - 書き込み中読み出し可能領域

ブートローダ、ソフトウェア更新がRWW領域側のページをプログラミングする場合、フラッシュメモリからコートを読むことが可能ですが、NRWW領域 に配置されるコートだけです。プログラミング実行中、そのソフトウェアはRWW領域が決して読まれないことを保証しなければなりません。使 用者ソフトウェアがプログラミング中に(例えば、CALL,JMP,LPM系命令または割り込みによって)RWW領域側に配置されるコートを読もうとす ると、そのソフトウェアは未知の状態へ行き着くかもしれません。これを避けるために割り込みは禁止またはブートローダ領域へ移動のどち らかにされるべきです。フートローダ領域は常にNRWW領域に配置されます。RWW領域が読み出しに対して妨げられている限り、SPM 命令制御/状態レジスタ(SPMCSR)のRWW領域多忙(RWWSB)ビットは論理1として読みます。プログラミングが完了した後、RWW領域に配 置したコート、を読む前にRWWSBはソフトウェアによって解除(0)されなければなりません。RWWSBを解除(0)する方法の詳細については 184頁の「SPM命令制御/状態レジスタ(SPMCSR)」をご覧ください。

26.4.2. NRWW - 書き込み中読み出し不能領域

素26-1 まき込み市詰み屮↓ 可能機能

NRWW領域に配置したコードはブート ローダ ソフトウェアがRWW領域内のページを更新する時に読めます。ブート ローダ コードがNRWW領域 を更新するとき、全てのページ消去またはページ書き込み動作中にCPUが停止されます。

| プログラミング中にZポインタで指定される領域 | プログラミング中に読める領域 | CPU動作 | RWW機能支援 | |
|------------------------|----------------|-------|---------|--|
| RWW領域 | NRWW領域 | 通常動作 | あり | |
| NRWW領域 | なし | 停止 | なし | |





図26-2. 選択によるプログラム用フラッシュ メモリの領域分割



注: 図内の各パラメータについては183頁の表26-6.で与えられます。





<u>26.5. ブート ローダ施錠ビット</u>

ブート ローダ能力が必要とされないなら、フラッシュ メモリ全体が応用コード用に利用可能です。ブート ローダは個別に設定可能な独立した2 組のブート施錠ビットを持ちます。これは異なる保護レベルを選ぶ独特な柔軟性を使用者に与えます。 使用者は以下を選べます。

- MCUによって更新するソフトウェアからフラッシュ メモリ全体を保護
- MCUによって更新するソフトウェアからフラッシュ メモリのブート ローダ領域だけを保護
- MCUによって更新するソフトウェアからフラッシュ メモリの応用領域だけを保護
- フラッシュ メモリ全体で更新するソフトウェアを許可

より多くの詳細については表26-2.と表26-3.をご覧ください。フート施錠ビットはソフトウェアと直列または並列のフ[°]ログラミング動作で設定(0) できますが、これらのビットはチップ消去指令によってのみ解除(1)できます。一般書き込み禁止(LB動作種別2)はSPM命令によるフラッ シュメモリのフ[°]ログラミングを制御しません。同様に、試みられたなら、一般読み書き禁止(LB動作種別3)はLPM命令とSPM命令による読 み込みも書き込みも制御しません。(訳補:一般LBはLPM/SPM命令に関して無関係の意)

表26-2. 応用領域に対する保護種別(0=プログラム、1=非プログラム)

| BLB0 動作種別 | BLB02 | BLB01 | 保護種別 |
|-----------|-------|-------|--|
| 1 | 1 | 1 | LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。 |
| 2 | 1 | 0 | SPM命令は応用領域に書くことを許されません。 |
| 3 | 0 | 0 | SPM命令による応用領域への書き込みと、ブートローダ領域でのLPM命令による応用 領域からの読み込みが許されません。(注) |
| 4 | 0 | 1 | ブートローダ領域でのLPM命令による応用領域からの読み込みが許されません。(注) |

注: BLB02=0で、割り込みベクタがブート ローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。

| え26-3.7-トロータ 領域に対する保護種別(0=2 ロクラム、1=3=7 ロクラム) | | | | | | | | | |
|--|-------|-------|---|--|--|--|--|--|--|
| BLB1 動作種別 | BLB12 | BLB11 | 保護種別 | | | | | | |
| 1 | 1 | 1 | LPM, SPM命令がブートローダ領域をアクセスすることに対して制限はありません。 | | | | | | |
| 2 | 1 | 0 | SPM命令はブートローダ領域に書くことを許されません。 | | | | | | |
| 3 | 0 | 0 | SPM命令によるブート ローダ領域への書き込みと、応用領域でのLPM命令によるブート ローダ領域からの読み込みが許されません。(注) | | | | | | |

表26-3. ブート ローダ領域に対する保護種別 (0=プログラム、1=非プログラム)

注: BLB12=0で、割り込み、クタが応用領域に配置されていると、ブートローダ領域での実行時に割り込みが禁止されます。

26.6. ブート ローダプログラムへの移行

4

ブートローダへの移行は応用プログラムから分岐(Jump)または呼び出し(Call)によって行います。これはUSARTやSPIインターフェース経由で 受信した指令のような起点によって始められるかもしれません。代わりに、リセット後にリセット ヘクタがブートローダ領域開始アドレスを指示す るようにブートリセット(BOOTRST)ヒューズをプログラム(0)できます。この場合、ブートローダがリセット後に開始されます。応用コートが設定された (書かれた)後、そのプログラム(ブートロータ)は応用コードの実行を始めることができます。このヒューズがMCU自身によって変更できないこと に注意してください。これは一旦ブートリセットヒューズがプログラム(0)されると、リセット ヘクタは常にブートローダリセットを指示し、このヒューズが 直列プログラミング、並列プログラミングまたはJTAGインターフェースを通してのみ変更できることを意味します。

応用領域でのLPM命令によるブートローダ領域からの読み込みが許されません。(注)

表26-4. ブートリセット ヒュース (0=プログラム、1=非プログラム)

| BOOTRST | | リセット後実行開始アドレス (リセット ベクタ) |
|---------|--------------|---------------------------------|
| 0 | フート ロータ リセット | ブートローダ開始アドレス(183頁の表26-6.参照) |
| 1 | 応用リセット | \$0000 |


26.7. 自己プログラミング中のフラッシュ メモリのアドレス指定

Zポインタ(レジスタ)はSPM命令でのアドレス指定に使われます。

| ヒット | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|----------|-----|-----|-----|-----|-----|-----|----|----|
| ZH (R31) | Z15 | Z14 | Z13 | Z12 | Z11 | Z10 | Z9 | Z8 |
| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| ZL (R30) | Z7 | Z6 | Z5 | Z4 | Z3 | Z2 | Z1 | Z0 |

フラッシュメモリがページで構成されるため(187頁の表27-7.参照)、プログラムカウンタ(アトレスポインタ)は2つの違う領域を持つように扱われま す。1つの領域は下位側ビットから成り、ページ内の語(ワート)をアトレス指定し、一方上位側ビットはそのページをアトレス指定します。これは 図26-3.で示されます。ページ消去とページ書き込み操作が個別にアトレス指定されることに注意してください。従ってブートローダ、ソフトウェア はページ消去とページ書き込み操作の両方で同じページをアトレス指定することが最も重要です。一旦プログラミング操作が開始されると、 このアトレスはラッチされ、Zポインタは他の操作に使えます。

Zポインタを使わないSPM操作はブート ローダ施錠ビット設定だけです。この操作でZレジスタの内容は無視され、無効です。LPM命令もアド レスを格納するのにZポインタを使います。この命令はフラッシュ メモリのバイト単位をアドレス指定するので、Zポインタの最下位ビット(Z0)も使わ れます。



26.8. フラッシュ メモリの自己プログラミング

プログラム メモリはページ単位形式で更新されます。 ページ一時緩衝部へ格納したデータでページを書く前にそのページが消去されなけれ ばなりません。 ページ一時緩衝部はSPM命令使用時毎の1語(ワード)で満たされ、この緩衝部はページ消去命令前、またはページ消去と ページ書き込み操作間のどちらかで満たすことができます。

手段1(ページ消去前の一時緩衝部格納)

- ページー時緩衝部を満たしてください。
- ページ消去を実行してください。

ヘージ書き込みを実行してください。

手段2 (ページ消去後の一時緩衝部格納)

- ページ消去を実行してください。
- ページー時緩衝部を満たしてください。
- ページ書き込みを実行してください。

ページの一部の変更だけが必要な場合、消去前にページの残す部分は(例えばページ一時緩衝部に)保存されなければならず、その 後に改めて書かれます。**手段1**.を使う場合、初めにページを読んで必要な変更を行い、その後に変更したデータを書き戻すことを使用 者ソフトウェアに許す効率的な読みー修正−書き(リードモデファイライト)機能をブート ローダが提供します。**手段2**.が使われる場合、ページが既 に消去されているため、格納中の旧データを読むことができません。ページ一時緩衝部は乱順でアクセスできます。ページ消去とページ書 き込み操作の両方で使われるページ アドレスは同じページをアドレス指定することが非常に重要です。アセンブリ言語でのコード例について は182頁の「**7センブリ言語による簡単なブート ローダ例**」をご覧ください。





26.8.1. SPM命令によるページ消去の実行

ヘージ消去を実行するにはZポインタにアドレスを設定してSPM命令制御/状態レジスタ(SPMCSR)に'X0000011'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。R1とR0のデータは無視されます。 ヘージ アドレスはZポインタのPCPAGEに書かれなけれ ばなりません。この操作中、Zポインタの他のビットは無視されます。

- RWW領域のページ消去 : ページ消去中、NRWW領域は読めます。
- NRWW領域のページ消去:ページ消去中、CPUは停止されます。

26.8.2. ページー時緩衝部の設定 (ページ設定)

命令語(ワード)を(ヘージー時緩衝部に)書くにはZポインタにアドレス、R1:R0にデータを設定してSPMCSRに'00000001'を書き、SPMCSR書き 込み後4クロック周期内にSPM命令を実行してください。ZポインタのPCWORDの内容は一時緩衝部のデータのアドレスに使われます。一時 緩衝部はヘージ書き込み操作後、またはSPMCSRのRWWSREビット書き込みによって自動的に消去されます。システムリセット後も消去さ れています。一時緩衝部を消去せずに各アドレスへ複数回書くことができないことに注意してください。

SPMページ設定操作の途中でEEPROMが書かれると、設定した全データが失われます。

26.8.3. ページ書き込みの実行

ページ書き込みを行うにはZポインタにアドレスを設定してSPMCSRに'X0000101'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を 実行してください。R1とR0のデータは無視されます。 ページ アドレスは(Zポインタの)PCPAGEに書かれなければなりません。この操作中に Zポインタの他のビットは0を書かれなければなりません。

- RWW領域のページ書き込み : ページ書き込み中、NRWW領域は読めます。
- NRWW領域のページ書き込み:ページ書き込み中、CPUは停止されます。

26.8.4. SPM操作可割り込みの使用法

SPM操作可割り込みが許可されると、SPMCSRのSPMENビットが解除(0)されている時にSPM操作可割り込みが継続的に発生します。 これはソフトウェアでSPMCSRをポーリングする代わりにこの割り込みが使えることを意味します。SPM操作可割り込みを使うとき、割り込み が読み出しに対して防がれる時にRWW領域をアクセスするのを避けるために、割り込みベクタはブート ローダ領域(BLS)へ移動されるべき です。割り込み(ベクタ)の移動法は32頁の「割り込み」で記述されます。

26.8.5. ブートローダ領域更新中の考慮

ブート施錠ビット11(BLB11)が非プログラム(1)にされたままとすることによって使用者がブートローダ領域に更新を許す場合、特別な注意が 祓われなければなりません。ブートローダ自身への予期せぬ書き込みはブートローダ全体を不正にし得て、更にソフトウェアの更新が不可能 になるかもしれません。ブートローダ自体の変更が必要ないなら、内部ソフトウェアのどんな変更からもブートローダを保護するためにブート施 錠ビット11(BLB11)をプログラム(0)することが推奨されます。

26.8.6. 自己プログラミング中のRWW領域読み込みの防止

自己プログラシング中(ページ消去もページ書き込みも)、RWW領域は読み出しに対して常に防がれます。使用者ソフトウェアそれ自身が自己 プログラシング操作中にこの領域がアドレス指定されるのを防止しなければなりません。SPMCSRのRWWSBはRWW領域が多忙である限り 設定(1)されます。自己プログラシング中の割り込み、クタ表は32頁の「割り込み」で記述されるようにブートローダ領域(BLS)へ移動されるべ きか、または割り込みが禁止されなければなりません。プログラシングが完了した後にRWW領域をアドレス指定する前に、使用者ソフトウェア はRWWSREの書き込みによってRWWSBを解除(0)しなければなりません。例については182頁の「アセンブリ言語による簡単なブートロー ダ例」をご覧ください。

26.8.7. SPM命令によるブート ローダ施錠ビットと一般施錠ビットの設定

ブートローダ施錠ビットと一般施錠ビットを解除(0)するには希望したデータをR0に設定してSPMCSRに'X0001001'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|-----|---|---|-------|-------|-------|-------|-----|-----|
| R0 | 1 | 1 | BLB12 | BLB11 | BLB02 | BLB01 | LB2 | LB1 |

フラッシュメモリのアクセスに影響を及ぼすブートローダ施錠ビットの各種設定法については表26-2.と表26-3.をご覧ください。

R0のビット5~0が解除(0)される場合、SPMCSRでSPMENとブート施錠ビット設定(BLBSET)ビットが設定(1)された後4クロック周期内にSPM命 令が実行されると、対応する施錠ビットがプログラム(0)されます。この操作中、Zポインタは関係ありませんが、将来との共通性のため、(施 錠ビット読み出しに使われるのと同じ)\$0001でZポインタを設定することが推奨されます。将来との共通性のため、施錠ビット書き込み時 にR0のビット7,6は1に設定することも推奨されます。施錠ビットをプログラミングするとき、この操作中に全てのフラッシュメモリは読むことができ ます。

180

26.8.8. SPM命令での書き込み時のEEPROM書き込みによる妨害

EEPROM書き込み動作がフラッシュメモリへの全ソフトウェアプログラミングを妨げることに注意してください。ソフトウェアからのヒューズと施錠ビット読み出しもEEPROM書き込み動作中、妨げられます。使用者はEEPROM制御レジスタ(EECR)のEEPROM書き込み許可(EEWE)ビットを検査し、SPM命令制御/状態レジスタ(SPMCSR)へ書く前にこのビットが解除(0)されているのを確認することが推奨されます。

26.8.9. ソフトウェアからのヒュース ビットと施錠ビットの読み出し

ソフトウェアからヒューズと施錠ビットの両方を読むことが可能です。施錠ビットを読むにはZポインタに\$0001を設定してSPMCSRのSPMENと フート施錠ビット設定(BLBSET)ビットを設定(1)してください。SPMENとBLBSETビットがSPMCSRに設定された後、3 CPU周期内にLPM命 令が実行されると、施錠ビットの値が転送先レジスタに格納されます。SPMENとBLBSETビットは施錠ビット読み出しの完了で、または3 CP U周期内にLPM命令が実行されないか、または4 CPU周期内にSPM命令が実行されない場合、自動的に解除(0)されます。SPMENと BLBSETビットが解除(0)されると、LPMは命令一式手引書で記述されるように動作します。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|-----|---|---|-------|-------|-------|-------|-----|-----|
| Rd | - | _ | BLB12 | BLB11 | BLB02 | BLB01 | LB2 | LB1 |

ヒューズ下位ビットを読む手順は上記の施錠ビット読み出しと同様です。ヒューズ下位ビットを読み出すにはZポインタに\$0000を設定してSPM CSRのSPMENとBLBSETビットを設定(1)してください。SPMENとBLBSETビットがSPMCSRに設定された後、3 CPU周期内にLPM命令が 実行されると、以下で示されるようにヒューズ下位ビット(FLB)の値が転送先レジスタに格納されます。ヒューズ下位ビットの配置と詳細な記述 については186頁の**表27-5**.を参照してください。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|-----|------|------|------|------|------|------|------|------|
| Rd | FLB7 | FLB6 | FLB5 | FLB4 | FLB3 | FLB2 | FLB1 | FLB0 |

同様に、ヒューズ上位ビットを読むにはZボインタに^{\$0003}を設定してください。SPMENとBLBSETビットがSPMCSRで設定(1)された後、3周 期内にLPM命令が実行されると、以下で示されるようにヒューズ上位ビット(FHB)の値が転送先レジスタに格納されます。ヒューズ上位ビット の配置と詳細な記述については186頁の表27-4.を参照してください。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|-----|------|------|------|------|------|------|------|------|
| Rd | FHB7 | FHB6 | FHB5 | FHB4 | FHB3 | FHB2 | FHB1 | FHB0 |

拡張ヒュース、ビットを読む時はZホペンタに \$0002を設定してください。SPMENとBLBSETビットがSPMCSRで設定(1)された後、3周期内に LPM命令が実行されると、以下で示されるように拡張ヒュース、ビット(EFB)の値が転送先レシ、スタに格納されます。拡張ヒュース、ビットの配置 と詳細な記述については186頁の表27-3.を参照してください。

| ヒット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|-----|---|---|---|---|---|------|------|------|
| Rd | - | - | - | - | - | EFB2 | EFB1 | EFB0 |

プログラム(0)されたヒューズと施錠ビットは0として読みます。非プログラム(1)にされたヒューズと施錠ビットは1として読みます。

26.8.10. フラッシュ メモリ データ化けの防止

低VCCの期間中、CPUとフラッシュ メモリの正しい動作に対して供給電圧が低すぎるためにフラッシュ メモリのプログラムが不正にされ得ます。 これらの問題はフラッシュ メモリを使う基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

フラッシュ メモリのプログラム化けは電圧が低すぎる時の2つの状態によって起こされます。1つ目としてフラッシュ メモリへの通常の書き込み手 順は正しく動作するための最低電圧が必要です。2つ目として供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。

フラッシュ メモリ化けは次の推奨設計によって容易に避けられます(1つは必須)。

- そのシステムでフート ローダ更新が必要ない場合、どんなブート ローダ ソフトウェア更新をも防ぐためにフート ローダ 施錠ビットをプログラム(0)して ください。
- 不十分な供給電源電圧の期間中、AVR RESETを活性(Low)に保ってください。これは動作電圧が検出電圧と一致するなら、内部 低電圧検出器(BOD)を許可することによって行えます。そうでなければ外部低VCCリセット保護回路が使えます。書き込み操作進行 中にリセットが起こると、その書き込み動作は供給電源電圧が充分であれば完了されます。
- ・低VCCの期間中、AVRコアをハ[®]ワーダウン休止動作に保ってください。これはCPUが命令の復号と実行を試みるのを防ぎ、SPMCSR 従ってフラッシュ メモリを予期せぬ書き込みから効果的に保護します。

26.8.11. SPM命令使用時のフラッシュ メモリ用プログラミング(書き込み)時間

校正された内蔵RC発振器がフラッシュメモリアクセス時間に使われます。表26-5.はCPUからのフラッシュメモリアクセスに対する代表的なプログ ラミング時間を示します。

表26-5. SPM命令によるフラッシュ メモリのプログラミング時間

| 項目 | 最小 | 最大 |
|--|-------|-------|
| SPM命令によるフラッシュ書き込み(ページ消去、ページ書き込み、施錠ビット書き込み) | 3.7ms | 4.5ms |
| 六. 長小と長士の時間け(項目の)個別撮作毎に対してです | | |

注: 最小と最大の時間は(項目の)個別操作毎に対してです。





26.8.12. アセンブリ言語による簡単なブートローダ例

このルーチンはRAMからフラッシュメモリへ1ページのデータを書きます。RAM内の最初のデータ位置はYレジスタによって指示され、フラッシュメモリ 内の最初のデータ位置はZレジスタによって指示されます。異常処理は含まれません。このルーチン(少なくともSPMJサブルーチン)はブートロー ダ領域側に配置されなければなりません。NRWW領域側のコート、だけが自己プログラミング(ページ消去とページ書き込み)中に読めます。 使用レジスタはR0,R1,TMP,CNTL,CNTH,SPMCで、レジスタの保存と復帰はこのルーチン内に含まれず、使用レジスタはコート、量を犠牲にす れば最適化できます。割り込み表がブートローダ領域に移動されるか、割り込みが禁止されるかのどちらかが前提です。

ページ内データが256バイト以下の場合は計数器上位が不要になります。また関連する命令も変更になります。これらの部分を赤字で示します(訳注:本行は以下のプログラム補正に対応して追加しました)。

| ラヘブル | 命令 | | 注釈 |
|------------|---|--|---|
| | . EQU . ORG | PGSZB = PAGESIZE*2 SMALLBOOTSTART | ;PGSZBはページ内のバイト数です。(PAGESIZEは語(ワード)数) ; |
| WRPG: | LDI CALL | SPMC, (1< <pgers)+(1<<spmen) SPMJ</pgers)+(1<<spmen) | ; [ページ消去] ; ページ消去SPMCSR値を取得 ; ページ消去 |
| | LDI CALL | SPMC, (1< <rwwsre)+(1<<spmen) SPMJ</rwwsre)+(1<<spmen) | ;[RWW領域読み出し再許可] ;RWW領域読み出し許可SPMCSR値を取得 ;RWW領域読み出し許可 ;[RAMからフラッシュ ページー時緩衝部へ転送] |
| WLP: | LDI LDI LD LDI CALL ADIW SBIW BRNE | CNTL, LOW (PGSZB) CNTH, HIGH (PGSZB) RO, Y+ R1, Y+ SPMC, (1< <spmen) SPMJ ZH:ZL, 2 CNTH:CNTL, 2 WLP</spmen) | ; ハ・仆計数器を初期化 ; (削除) ; RAM上の下位データを取得(ポインタ進行) ; RAM上の上位データを取得(ポインタ進行) ; ヘ [°] ージー時緩衝部書き込みSPMCSR値を取得 ; 対応語(ワート)データをヘ [°] ージー時緩衝部に設定 ; ヘ [°] ージー時緩衝部ホ [°] インタ進行 ; 計数器を減数 (SUBI) ; 指定ハ・仆数分継続 |
| | SUBI SBCI LDI CALL | ZL, LOW(PGSZB) ZH, HIGH(PGSZB) SPMC, (1< <pgwrt)+(1<<spmen) SPMJ</pgwrt)+(1<<spmen) | ; [ページ書き込み] ; ページー時緩衝部先頭にポインタを復帰 ; (削除) ; フラッシュ オモリ ページ書き込み ; フラッシュ メモリ ページ書き込み |
| | LDI CALL | SPMC, (1< <rwwsre)+(1<<spmen) SPMJ</rwwsre)+(1<<spmen) | ;[RWW領域読み出し再許可] ;RWW領域読み出し許可SPMCSR値を取得 ;RWW領域読み出し許可 ;[読み戻し照合(任意)] |
| RLP: | LDI LDI SUBI SBCI LPM LD CPSE JMP | CNTL, LOW (PGSZB) CNTH, HIGH (PGSZB) YL, LOW (PGSZB) YH, HIGH (PGSZB) R0, Z+ R1, Y+ R0, R1 ERROR | , 「乱み戻し照日(田息7」 ; ハ'小計数器を初期化 ; (削除) ; RAMデータ先頭にポインタを復帰 ; ; フラッシュメモリから1ハ'小取得(ポインタ進行) ; RAMから1ハ'小 データを取得(ポインタ進行) ; 値一致でスキップ ; 不一致で異常処理へ |
| , | SBIW BRNE | CNTH:CNTL, 1 RLP | ;計数器を減数 <mark>(SUBI)</mark> ;指定バイ教分継続 |
| RTN: | IN SBRS RET | TMP, SPMCSR TMP, RWWSB | ;[RWW領域へ復帰] ;SPM命令制御/状態レジスタ値を取得 ;RWW領域多忙でスキップ ;準備可で呼び出しこへ復帰 |
| , | LDI CALL RJMP | SPMC, (1< <rwwsre)+(1<<spmen) SPMJ RTN</rwwsre)+(1<<spmen) | ; [RWW領域読み出し再許可] ; RWW領域読み出し許可SPMCSR値を取得 ; RWW領域読み出し許可 ; RWW領域準備可まで待機へ ; [SPM命令実行サブルーチン] |
| SPMJ: | IN SBRC RJMP | TMP, SPMCSR TMP, SPMEN SPMJ | ; SPM命令制御/状態レジスタ値を取得 ; 操作可能(直前のSPM完了)でスキップ ; 操作可まで待機 |
| ; | IN | TMP, SREG | ; ステータス レジ・スタ値を保存 |
| WAIT: ; | CLI SBIC RJMP | EECR, EEWE WAIT | ;全割り込み禁止 ;EEPROM書き込み中以外でスキップ ;EEPROM書き込み完了まで待機 |
| , | OUT SPM OUT RET | SPMCSR, SPMC SREG, TMP | ; SPM動作指定 ; 対応SPM動作実行 ; ステータス レジスタ値を復帰 ; 呼び出し元へ復帰 |

182

26.8.13. ブート ロータ のパラメータ

自己プログラミングの記述で使ったパラメータは表26-6.~8.で与えられます。

表26-6. 応用領域とブート ローダ領域の分割設定

| POOTS71 | POOT 570 | ブート ロ- | ーダ領域 | アドレス範囲 | | | | |
|---------|-----------------|--------|------|---------------|-----------------|----------------|--|--|
| 6001321 | BOOTSZ1 BOOTSZ0 | | ページ数 | 応用プログラム領域 | ブート ローダ プログラム領域 | ブート リセット アト・レス | | |
| 1 | 1 | 256 | 4 | \$0000∼\$3EFF | \$3F00∼\$3FFF | \$3F00 | | |
| 1 | 0 | 512 | 8 | \$0000∼\$3DFF | \$3E00∼\$3FFF | \$3E00 | | |
| 0 | 1 | 1024 | 16 | \$0000∼\$3BFF | \$3C00∼\$3FFF | \$3C00 | | |
| 0 | 0 | 2048 | 32 | \$0000~\$37FF | \$3800~\$3FFF | \$3800 | | |

<u>注</u>: 各種BOOTSZヒューズ設定は図26-2.で示されます。

表26-7. RWW領域とNRWW領域の範囲

| 領域 | ペ−ジ数 | アトレス範囲 |
|---------------------|------|---------------|
| 書き込み中読み出し可能(RWW)領域 | 224 | \$0000~\$37FF |
| 書き込み中読み出し不能(NRWW)領域 | 32 | \$3800~\$3FFF |
| | | |

注: これら2つの領域についての詳細に関しては177頁の「RWW - 書き込み中読み出し可能領域」と「NRWW - 書き込み中読み出 し不能領域」をご覧ください。

表26-8. 図26-3.で使った各変数説明とZポインタの配置

| 変数名 | 対ハ | 芯値 | 意味 |
|-------------|--------|-----------|---|
| 亥 奴石 | PC | Zポインタ (注) | 息味 |
| PCMSB | PC13 | | プログラム カウンタの最上位ビット。(プログラム カウンタは14ビット、PC13~0) |
| PAGEMSB | PC5 | | 1ページ内に使われる語(ワード)アドレヌの最上位ビット。 (ページ内の64語(ワード)には6ビット PC5~0が必要) |
| ZPCMSB | | Z14 | PCMSBに配置される(対応する)Zレジスタ内のビット。 (Zoが使われないため、ZPCMSB=PCMSB+1) |
| ZPAGEMSB | | Z6 | PAGEMSBに配置される(対応する)Zレジスタ内のビット。 (Zoが使われないため、ZPAGEMSB=PAGEMSB+1) |
| PCPAGE | PC13~6 | Z14~7 | プログラム カウンタ ページ アドレス : ページ消去とページ書き込み用のページ選択 |
| PCWORD | PC5~0 | Z6~1 | プログラム カウンタ 語(ワード)アドレス:一時緩衝部格納用語(ワード)選択 (ヘージ書き込み操作中は0でなければなりません。) |

<u>注</u>: Z15:常に無視されます。

Z0:全てのSPM命令に対してOであるべきで、LPM命令に対するバイ・選択です。

自己プログラミング中のZポインタの使用についての詳細に関しては179頁の「自己プログラミング中のフラッシュ メモリのアドレス指定」をご覧ください。





26.9. ブート ローダ 用レジスタ

26.9.1. SPM命令制御/状態レジスタ (Store Program Memory Control and Status Register) SPMCSR

このレジスタはブートローダ動作を制御するために必要とされる制御ビットを含みます。

| ビット | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
|-------------|-------|-------|---|--------|--------|-------|-------|-------|--------|
| \$37 (\$57) | SPMIE | RWWSB | - | RWWSRE | BLBSET | PGWRT | PGERS | SPMEN | SPMCSR |
| Read/Write | R/W | R | R | R/W | R/W | R/W | R/W | R/W | |
| 初期値 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |

・ビット7 - SPMIE : SPM操作可割り込み許可 (SPM Interrupt Enable)

SPMIEL^{*}ットが1を書かれ、ステータスレジ、スタ(SREG)の全割り込み許可(I)L^{*}ットが設定(1)されているなら、SPM操作可割り込みが許可されます。SPM操作可割り込みはSPMCSRのSPM操作許可(SPMEN)L^{*}ットが解除(0)されている限り実行されます。

・ビット6 - RWWSB: RWW領域多忙 (Read-While-Write Section Busy)

RWW領域に自己プログラミング(ページ消去またはページ書き込み)操作が開始されると、RWWSBがハードウェアによって設定(1)されます。 RWWSBビットが設定(1)されると、RWW領域はアクセスできません。自己プログラミングが完了された後にRWWSREビットが1を書かれると、このRWWSBビットは解除(0)されます。同様に、ページ設定操作が開始されると、RWWSBビットは自動的に解除(0)されます。

ビット5 - 予約 (Reserved)

このビットは予約されており、常に0として読みます。

・ビット4 - RWWSRE : RWW領域読み出し許可 (Read-While-Write Section Read Enable)

RWW領域にプログラシング(ヘーシ)消去またはヘージ書き込み)すると、RWW領域は(RWWSBがハートウェアによって設定(1)され)読み出しに対して防がれます。RWW領域を再許可するために使用者ソフトウェアはプログラシングが完了(SPMENが解除(0))されるまで待たねばなりません。その後、RWWSREビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令がRWW領域を再許可します。ヘージ消去またはヘージ書き込みでフラッシュメモリが多忙(SPMEN=1)の間、RWW領域は再許可できません。フラッシュメモリが設定されている間にRWWSREビットが書かれると、フラッシュメモリ設定操作は失敗し、設定したデータが失われます。

• ビット3 - BLBSET : ブート施錠ビット設定 (Boot Lock Bits Set)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令はR0のデータに従ったブート施錠ビットを設定します。R1のデー タとZポインタのアト`レスは無視されます。BLBSETビットは施錠ビットの設定完了で、または4クロック周期内にSPM命令が実行されない場合、 自動的に解除(0)されます。

SPMCSRでBLBSETとSPMENが設定(1)された後の3クロック周期内のLPM命令は(ZポインタのZ0によって)ヒュース、ビットまたは施錠ビットのどちらかを転送先レジスタに読みます。詳細については181頁の「ソフトウェアからのヒュース、ビットと施錠ビットの読み出し」をご覧ください。

• ビット2 - PGWRT : ページ書き込み (Page Write)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令は一時緩衝部に格納したデータでヘージ書き込みを実行しま す。ヘージ アドレスはZポインタの上位部から取得されます。R1とR0のデータは無視されます。PGWRTビットはヘージ書き込みの完了で、ま たは4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ヘージ全体の書き 込み動作中にCPUは停止されます。

• ビット1 - PGERS : ページ消去 (Page Erase)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令はページ消去を実行します。ページアドレスはZポインタの上位部から取得されます。R1とR0のデータは無視されます。PGERSビットはページ消去の完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ページ全体の消去中にCPUは停止されます。

・ビット0 - SPMEN : SPM操作許可 (Store Program Memory Enable)

このビットは次の4クロック周期間のSPM命令を許可します。このビットがRWWSRE, BLBSET, PGWRT, PGERSのどれかと共に1を書かれると、続くSPM命令は特別な意味を持ちます(上の記述をご覧ください)。SPMENだけが書かれると、続くSPM命令はZポインタによってアトレス指定したページー時緩衝部へR1:R0の値を格納します。Zレジスタの最下位ビットは無視されます。SPMENビットはSPM命令の完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。ページ消去とページ書き込み中、SPMENビットはその動作が完了されるまで1に留まります。

下位5ビットに10001,01001,00101,00011,00001以外のどんな組み合わせを書いても無効です。

184

27. メモリ フ[°]ロク^{*}ラミンク^{*}

27.1. プログラム メモリとデータ メモリ用施錠ビ゙ット

ATmega329P/3290Pは非プログラム(1)のままか、表27-2.で一覧される付加機能を得るためにプログラム(0)できる6つの施錠ビットを提供します。この施錠ビットはチップ消去指令でのみ1に消去できます。

表27-1. 施錠ビット バイトの内容

| 名称 | ビット番号 | 意味 | 既定値(注) |
|-------|-------|-----------------------------------|------------|
| - | 7 | | 1 (非プログラム) |
| - | 6 | | 1 (非プログラム) |
| BLB12 | 5 | ブートローダ領域に対する保護用ブート施錠ビット | 1(非プログラム) |
| BLB11 | 4 | ノートローク 限-吸に XJ 9 S 休護 用ノート/地転L ツト | 1 (非プログラム) |
| BLB02 | 3 | 応用領域に対する保護用ブート施錠ビット | 1 (非プログラム) |
| BLB01 | 2 | 心用関域に対する体護用ノート地跡にット | 1 (非プログラム) |
| LB2 | 1 | フラッシュとEEPROMメモリに対する一般保護用施錠ビット | 1(非プログラム) |
| LB1 | 0 | ノノッシュCEEFROM/TYCXJ y る一放休護用地鉄ビット | 1(非プログラム) |

注: 0はプログラム、1は非プログラムを意味します。

表27-2.施錠ビットの保護種別

| | メモリ施錠ビット | • | 保護種別 |
|--------|----------|-------|---|
| LB 種別 | LB2 | LB1 | 直列、並列、またはJTAG経由プログラミングに対する保護 |
| 1 | 1 | 1 | メモリ施錠機能は機能しません。 |
| 2 | 1 | 0 | フラッシュ、EEPROMの更なるプログラミング(書き込み)が禁止されます。ヒューズ゙ビットが固定されます。 (<mark>注1</mark>) |
| 3 | 0 | 0 | フラッシュ、EEPROMの更なるプログラミング(書き込み)と照合(読み出し)が禁止されます。ヒュース゛ ビットとブート施錠ビットが固定されます。 (<mark>注</mark> 1) |
| LB0 種別 | BLB02 | BLB01 | フラッシュ メモリの応用プログラム領域に対する保護 |
| 1 | 1 | 1 | LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。 |
| 2 | 1 | 0 | SPM命令は応用領域に書くことを許されません。 |
| 3 | 0 | 0 | SPM命令による応用領域への書き込みと、ブートローダ領域でのLPM命令による応用領域からの読み込みが許されません。(注2) |
| 4 | 0 | 1 | ブートローダ領域でのLPM命令による応用領域からの読み込みが許されません。(注2) |
| LB1 種別 | BLB12 | BLB11 | フラッシュ メモリのフート ローダ プログラム領域に対する保護 |
| 1 | 1 | 1 | LPM, SPM命令がブート ローダ領域をアクセスすることに対して制限はありません。 |
| 2 | 1 | 0 | SPM命令はブート ローダ領域に書くことを許されません。 |
| 3 | 0 | 0 | SPM命令によるブートローダ領域への書き込みと、応用領域でのLPM命令によるブートローダ 領域からの読み込みが許されません。(注3) |
| 4 | 0 | 1 | 応用領域でのLPM命令によるブート ローダ領域からの読み込みが許されません。(注3) |

注: 0はプログラム、1は非プログラムを意味します。

注1: 施錠ビットを書く前にヒューズビットとブート施錠ビットを書いてください。

注2: BLB02=0で、割り込みベクタがブート ローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。

注3: BLB12=0で、割り込みベクタが応用領域に配置されていると、ブートローダ領域での実行時に割り込みが禁止されます。





27.2. ヒュース゛ヒ゛ット

ATmega329P/3290Pには3つのヒュース[、] バイトがあります。 **表27-3**.~5.は全てのヒュース[・]の概略機能とヒュース[、] バイト内でどのように配置され るかを示します。 ヒュース はプログラムされると、論理0として読まれることに注意してください。

表27-3. 拡張ヒューズバイト一覧

| 名称 | ビット | 意味 | 既定値 |
|-----------|-----|--------------------------------|-------------------------|
| — | 7 | | 1 (非プログラム) |
| - | 6 | | 1 (非プ ^ロ グラム) |
| - | 5 | | 1 (非プログラム) |
| - | 4 | | 1 (非プログラム) |
| — | 3 | | 1 (非プログラム) |
| BODLEVEL1 | 2 | 低電圧検出(BOD)リセットの制御と検出電圧選択。 (注1) | 1 (非プログラム) |
| BODLEVEL0 | 1 | 医电压液山(BOD))でバック前仰と俠山电圧選択。 (注) | 1 (非プログラム) |
| RSTDISBL | 0 | 外部リセット禁止(PG5として使用) (注2) | 1 (非プログラム)外部リセット有効 |

注1: BODLEVELヒューズの符号化については209頁の表28-9.をご覧ください。

注2: PG5は入力専用で、常にプルアップが有効です。52頁の「ポートGの交換機能」をご覧ください。

表27-4. ヒュース、上位バイト一覧

| 名称 | ビット | 意味 | 既定值 |
|----------------------|-----|-------------------------------|------------------------------------|
| OCDEN (注4) | 7 | 内蔵デバッグ機能(OCD)許可。 | 1 (非プログラム) OCD禁止 |
| JTAGEN (注5) | 6 | JTAGインターフェース許可。 | <mark>0</mark> (プログラム) JTAG許可 |
| SPIEN (注1) | 5 | 直列プログラミング許可。 | <mark>0</mark> (プログラム) 直列プログラミング許可 |
| WDTON (注3) | 4 | ウォッチドッグ゙タイマ常時有効。 | 1 (非プログラム) WDTはWDTCRで許可 |
| EESAVE | 3 | チップ消去からEEPROM内容を保護。 | 1 (非プログラム) EEPROMは未保護 |
| BOOTSZ1 | 2 | ブートローダ容量選択。(表26-6.参照) (注2) | <mark>0</mark> (プログラム) |
| BOOTSZ0 | 1 | ノードローク 谷里迭(八。(衣20-0. ※照) (注2) | <mark>0</mark> (プログラム) |
| BOOTRST | 0 | リセット ベクタ(応用領域またはブート ローダ領域)選択。 | 1 (非プログラム) 応用領域 |

注1: SPIENヒュースは直列プログラミングでアクセスできません。

注2: BOOTSZ1,0既定値は最大ブートローダ容量になります。183頁の表26-6.をご覧ください。

注3: 詳細については30頁の「ウォッチト゛ック゛タイマ制御レシ、スタ(WDTCR)」をご覧ください。

注4: 施錠ビットやJTAGENヒューズの設定に拘らず、OCDENヒューズがプログラム(0)された製品の出荷は決してありません。プログラム(0)さ れたOCDENヒューズは全休止形態でクロック系の一部を許可します。これは消費電力の増加になってしまいます。

注5: JTAGインターフェースが未接続のままにされる場合、JTAGENヒューズは可能ならば禁止されるべきです。これはJTAGインターフェースのTDOピンの静止時電流を避けるためです。

表27-5. ヒュース 下位バ 仆一覧

186

| 名称 | ビット | 意味 | 既定值 |
|----------------------|-----|------------------|----------------------------|
| CKDIV8 (注4) | 7 | システム クロック 8分周選択。 | <mark>0</mark> (プログラム) 8分周 |
| CKOUT (注3) | 6 | システムクロック出力許可。 | 1 (非プログラム) 不許可 |
| SUT1 | 5 | | 1 (非プログラム) |
| SUT0 | 4 | 他期时间进代。 (注) | <mark>0</mark> (プログラム) |
| CKSEL3 | 3 | | <mark>0</mark> (プログラム) |
| CKSEL2 | 2 | /uッ/種別選択。 (注2) | <mark>0</mark> (プログラム) |
| CKSEL1 | 1 | | 1 (非プログラム) |
| CKSEL0 | 0 | | <mark>0</mark> (プログラム) |

注1: SUT1,0の既定値は最大起動時間になります。詳細については19頁の表8-10.をご覧ください。

注2: CKSEL3~0の既定設定は8MHz校正付き内蔵RC発振器になります。詳細については17頁の表8-1.をご覧ください。

注3: CKOUTはホートE7に出力することをシステム クロックに許します。詳細については20頁の「クロック出力緩衝部」をご覧ください。

注4: 詳細については20頁の「システム クロック前置分周器」をご覧ください。

ヒューズ ビットの状態はチップ消去によって影響されません。施錠ビット1(LB1)がプログラム(0)されると、ヒュース ビットが固定されることに注意してください。施錠ビットをプログラム(0)する前にヒュース ビットをプログラジング (書き込み)してください。

27.2.1. ヒュース のラッチ

ヒューズ値はデバイスがプログラミング動作へ移行する時にラッチされ、ヒューズ値の変更はデバイスがプログラミング動作を去るまで無効です。これは一旦プログラム(0)されると直ぐに効果があるEESAVEヒューズには適用されません。ヒューズは通常動作での電源投入でもラッチされます。

27.3. 識票バト

全てのAtmelマイクロコントローラはデバイスを識別する3パイトの識票 符号を持ちます。この符号は直列と並列の両プログラミング動作 で、またデバイスが施錠されていても読めます。この3パイトは分 離された空間に存在します。ATmega329P/3290P用の識票パ イトは**表27-6**.で与えられます。

| 表27-6. デバイスとJTAGの識別番号(ID) | | | | | | |
|---------------------------|------------|--------|--------|--------|-------|--|
| 部品番号 | 識票バイト アドレス | | | JTAG | | |
| 即加俄万 | \$0000 | \$0001 | \$0002 | 部品番号 | 製造者ID | |
| ATmega329P | \$1E | \$95 | \$0B | \$950B | \$01F | |
| ATmega3290P | \$1E | \$95 | \$0C | \$950C | \$01F | |

27.4. 校正バト

ATmega329P/3290Pは内蔵RC発振器用に1バイトの校正値を持っています。このバイトは識票アドレス空間でアドレス\$0000の上位バイトにあります。リセット中、校正付き内蔵RC発振器の正しい周波数を保証するために、このバイトが発振校正(OSCCAL)レジスタへ自動的に書かれます。

27.5. ページ 容量

| 表27-7. フラッシュ メモリのヘ゜ーシ゛数とヘ゜ーシ゛の語数 | | | | | | | |
|----------------------------------|--|-------|-----|-----|-----|--|--|
| 全容量 | 全容量 ヘ [°] ージ容量 PCWORD ヘ [°] ージ数 PCPAGE PCMSB | | | | | | |
| 16K語 (32Kバイト) | 64語(128ハイト) | PC5~0 | 256 | 256 | 256 | | |

表27-8. EEPROMメモリのページ数とページの語数

| 全容量 | ページ容量 | PCWORD | ページ数 | PCPAGE | EEAMSB |
|-------|-------|--------|------|--------|--------|
| 1Kハイト | 4バイト | EEA1~0 | 256 | EEA9~2 | 9 |





27.6. 並列プログラミング

この項はATmega329P/3290Pのプログラム用フラッシュメモリ、データ用EEPROM、メモリの施錠ビット、ヒュース、ビットの並列プログラミングと照合の 方法を記述します。特記事項を除いて、パルス幅は最低250nsと仮定されます。

27.6.1. 信号名

本章でATmega329P/3290P/のいくつかのピンは並列プログラミング中の 機能を表す信号名で参照されます。図27-1.と表27-9.をご覧ください。 後続の表で示されないピンはピン名によって参照されます。

XA0とXA1ピンはXTAL1ピンが正パルスを与えられる時に実行される動作 を決めます。このビット符号化は表27-11.で示されます。

WRまたはOEパルス送出時、設定された指令が決める動作が実行され ます。各種指令は表27-12.で示されます。

図27-1. 並列プログラミング構成図




表27-9. 信号名とピン名の関係

| 信号名 | ピン名 | 入出力 | 機能 |
|---------|-------|-----|--|
| RDY/BSY | PD1 | 出力 | 0(Low):多忙(プログラミング中) 1(High):準備可(指令受付可) |
| ŌĒ | PD2 | 入力 | 出力許可(負論理) |
| WR | PD3 | 入力 | 書き込みパルス(負論理) |
| BS1 | PD4 | 入力 | 上位/下位バイ·選択1(0:下位,1:上位) (一般用) |
| XA0 | PD5 | 入力 | XTAL動作ビット0 |
| XA1 | PD6 | 入力 | XTAL動作ビット1 |
| PAGEL | PD7 | 入力 | プログラム メモリとEEPROMデータをページ一時緩衝部に設定 |
| BS2 | PA0 | 入力 | 上位/下位バイト選択2(0:下位,1:上位) (ヒュース・ビット用) |
| DATA | PB7~0 | 入出力 | 双方向データ バス (OE=Low時出力) |

表27-10. プログラミング動作移行時のピン値 表27-11. XA0とXA1の符号化(機能)

| ピン名 | シンホ゛ル | 値 |
|-------|----------------|---|
| PAGEL | Prog_enable[3] | 0 |
| XA1 | Prog_enable[2] | 0 |
| XA0 | Prog_enable[1] | 0 |
| BS1 | Prog_enable[0] | 0 |

| XA1 | XA0 | XTAL1パルス時の動作 |
|-----|-----|-------------------------------------|
| 0 | 0 | フラッシュまたはEEPROMのアドレス設定(上位/下位はBS1で指定) |
| 0 | 1 | データ設定 (フラッシュの上位/下位はBS1で指定) |
| 1 | 0 | 指令設定 |
| 1 | 1 | アイドル (動作なし) |

表27-12. 指令バイトのビット符号化

| 指令バイト | 指令の機能 |
|------------------|-------------------|
| \$80 (1000 0000) | チップ消去 |
| \$40 (0100 0000) | ヒューズビット書き込み |
| \$20 (0010 0000) | 施錠ビット書き込み |
| \$10 (0001 0000) | フラッシュ メモリ書き込み |
| \$11 (0001 0001) | EEPROM書き込み |
| \$08 (0000 1000) | 識票バル、校正バ小読み出し |
| \$04 (0000 0100) | ヒューズビット、施錠ビット読み出し |
| \$02 (0000 0010) | フラッシュ メモリ読み出し |
| \$03 (0000 0011) | EEPROM読み出し |

27.7. 並列プログラミング手順

27.7.1. 並列プログラミング動作への移行

次に示す方法がデバイスを(高電圧)並列プログラミング動作にします。

- ① VCCを0V、RESETピンを0V、188頁の表27-10.で一覧されるProg_enableピンを全てLow(0)に設定します。
- VCCとGND間に4.5~5.5Vを印加します。
- ③ 20µs以内にVCCが最低1.8Vに達することを保証してください。
- ④ 20~60µs待ち、RESETに11.5~12.5Vを印加します。
- ⑤ Prog_enable識別がラッチされてしまうのを確実にするため、高電圧が印加されてしまった後、最低10µs、Prog_enableピンを無変化に 保ちます。
- ⑥ 如何なる並列プログラミング指令を与えるのにも先立って少なくとも300µs間待ちます。
- ⑦ デバイスの電源を落とすか、RESETピンを0Vに持ってくることによってプログラミング動作を抜けます。
- VCCの上昇時間が上で示した必要条件を完全に満たせない場合、次の代替手順が使えます。
- ① VCCを0V、RESETピンを0V、188頁の表27-10.で一覧されるProg_enableピンを全てLow(0)に設定します。
- VCCとGND間に4.5~5.5Vを印加します。
- ③ VCCを監視し、0.9~1.1Vに達したら直ぐ、REESTに11.5~12.5Vを印加します。
- ④ Prog_enable識別がラッチされてしまうのを確実にするため、高電圧が印加されてしまった後、最低10µs、Prog_enableピンを無変化に 保ちます。
- ⑤ 如何なる並列プログラミング指令を与えるのにも先立ってVCCが実際に4.5~5.5Vに達するまで待ちます。
- ⑥ デバイスの電源を落とすか、RESETピンを0Vに持ってくることによってプログラミング動作を抜けます。

27.7.2. 効率的なプログラミングへの考慮

設定した指令とアドレスはプログラミング中、維持されます。効率的なプログラミングを行うために次を考慮すべきです。

- 複数のメモリ領域を読み書きする時に指令設定は一度だけ必要です。
- チップ消去後のフラッシュメモリと(EESAVEヒューズがプログラム(0)されている場合を除き)EEPROM全体の内容は\$FFなので、値が\$FFの データ書き込みを飛ばします。
- •アトレス上位ハイトはフラッシュメモリで新規256語(ワート)枠、EEPROMで新規256ハイト枠の読み書き前に一度だけ必要です。この考慮は 識票ハイト読み出しにも適用されます。

27.7.3. チップ 消去

チップ消去はフラッシュ メモリ、EEPROM(<mark>注1)、施錠ビット</mark>を消去します。施錠ビットはプログラム メモリが完全に消去されてしまうまでリセット(消去) されません。ヒュース、ビットは変更されません。チップ消去はフラッシュ メモリやEEPROMが再書き込みされる前に実行されなければなりません。

注1: EESAVEヒューズがプログラム(0)されていると、EEPROMはチップ消去中、保護されます。

「チップ消去」指令設定

- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- BS1をLow(0)に設定します。
- ③ DATAを\$80(1000 0000)に設定します。これはチップ消去指令です。
- ④ XTAL1に正パルスを与えます。これはチップ消去指令を設定します。
- ⑤ WRに負パルスを与えます。これは<u>チッ</u>プ消去を開始します。RDY/BSYがLow(0)になります。
- ⑥ 次の指令を設定する前にRDY/BSYがHigh(1)になるまで待ちます。





27.7.4. フラッシュ メモリ書き込み (図27-3.タイミングを参照)

フラッシュメモリはヘージで構成されます(187頁の表27-7.参照)。フラッシュメモリへ書く時にプログラムデータはヘージ緩衝部にラッチされます。これは同時に書かれることをプログラムデータの1ヘージに許します。次の手順は完全なフラッシュメモリの書き込み方法を記述します。

- A. 「フラッシュ メモリ書き込み」指令設定
 - ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
 - ② BS1をLow(0)に設定します。
 - ③ DATAを\$10(0001 0000)に設定します。これはフラッシュ メモリ書き込み指令です。
 - ④ XTAL1に正パルスを与えます。これはフラッシュメモリ書き込み指令を設定します。
- B. アドレス下位バイト設定
 - ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
 - ② BS1をLow(0)に設定します。これは下位アドレス(バイト)を選びます。
 - ③ DATAにアドレス下位バイト(\$00~\$FF)を設定します。
 - ④ XTAL1に正パルスを与えます。これはアドレス下位ハイトを設定します。
- C. データ下位バイ・設定
 - ① XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
 - ② DATAにデータ下位バイト(\$00~\$FF)を設定します。
 - ③ XTAL1に正パルスを与えます。これはデータ下位バイトを設定します。
- D. データ上位ハイト設定
 - ① BS1をHigh(1)に設定します。これは上位バイトを選びます。
 - ② XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
 - ③ DATAにデータ上位ハイト(\$00~\$FF)を設定します。
 - ④ XTAL1に正パルスを与えます。これはデータ上位バイトを設定します。
- E. 語(ワード)データをページ一時緩衝部に設定
 - ① BS1をHigh(1)にします。これは上位バイトを選びます。
 - ② PAGELに正パルスを与えます。これは語データをページー時緩衝部にラッチ(設定)します。
- F. 緩衝部全体が満たされるか、または(必要な)全てのデータが緩衝部内に設定されるまで、B~Eを繰り返し
- アト・レス内の下位ビットがヘージ内の語(ワート)位置を指示する一方、上位ビットがフラッシュメモリ内のヘージをアト・レス指定します。これは図 27-2.で図示されます。ヘージ内の語アト・レスに8ビット未満が必要とされる場合(ヘージ 容量<256)、アト・レス下位ハイトの最上位(側)ビットが ヘージ 書き込み実行時のヘージ アト・レスに使われることに注意してください。
- G. アト・レス上位バイト設定
 - ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
 - ② BS1をHigh(1)に設定します。これは上位アドレス(バイト)を選びます。
 - ③ DATAにアドレス上位バイト(\$00~\$3F)を設定します。
 - ④ XTAL1に正パルスを与えます。これはアドレス上位ハイトを設定します。
- H. ページ 書き込み
 - ① BS1をLow(0)に設定します。
 - ② WRに負パルスを与えます。これはデータのページ全体の書き込みを開始します。RDY/BSYがLow(0)になります。
 ③ RDY/BSYがHigh(1)になるまで待ちます。
- I. フラッシュ メモリ全部が書かれるか、または(必要な)全データが書かれてしまうまで、B~Hを繰り返し
- J. ページ書き込み終了
 - ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
 - ② DATAを\$00(0000 0000)にします。これは無操作指令です。
 - ③ XTAL1に正パルスを与えます。これは無操作指令を設定し、内部書き込み信号がリセットされます。




図27-3. フラッシュ メモリ書き込みタイミング


| | А | В | — Г | D | Е | G | н | |
|---------|-----------|--------|-------|-------|----------|----------|--------|--|
| DATA X | \$10 | アドレス下位 | データ下位 | データ上位 | XX | アドレス上位 | XX | —————————————————————————————————————— |
| XA1 | · · · · · | \ | | | | | | —————————————————————————————————————— |
| XA0 | | | / | | | \ | | H |
| BS1 | | | | / | |) | | H |
| XTAL1 | | | | | | | | —————————————————————————————————————— |
| WR | | | | | | | \sim | H |
| RDY/BSY | | | | | | | | H |
| RESET | | | | | | | | |
| ŌĒ | | | | | | | | —————————————————————————————————————— |
| BS2 | | | | | | | | H |
| PAGEL | | | | | \frown | | | —————————————————————————————————————— |

注: xx値は無関係です。A~Hは前記プログラミングを参照してください。

27.7.5. EEPROM書き込み

EEPROMはヘージで構成されます(187頁の表27-8.参照)。EEPROMを書く時にデータはヘージ緩衝部にラッチされます。これは同時に書かれることをデータの1ヘージに許します。データ用EEPROMメモリの書き込み方法は次のとおりです。(指令、アドレス、データ設定の詳細については190頁の「7ラッシュメモリの書き込み」を参照。図27-4.タイミング参照。)

- 1. EEPROM書き込み指令\$11(0001 0001)を設定します。(「75ッシュ メモリ書き込み」のAを参照)
- 2. アドレス上位バイト(\$00~\$03)を設定します。(「7ラッシュメモリ書き込み」のGを参照)
- 3. アドレス下位バイト(\$00~\$FF)を設定します。(「フラッシュメモリ書き込み」のBを参照)
- 4. データ バイト(\$00~\$FF)を設定します。(「フラッシュ メモリ書き込み」のCを参照)
- 5. データをラッチします(PAGELに正パルスを与えます)。(「フラッシュ メモリ書き込み」のEを参照)
- K. 緩衝部全体が満たされるまで3~5を繰り返します。
- L. EEPROMへ^{゜ーシ}書き込み
 - ① BS1をLow(0)に設定します。
 - ② WRに負パルスを与えます。これはEEPROMページ書き込みを開始します。RDY/BSYがLow(0)になります。
 - ③ 次のヘージを書く前に、RDY/BSYがHigh(1)になるまで待ちます。







27.7.6. フラッシュ メモリ読み出し

フラッシュ メモリの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については190頁の「フラッシュ メモリの書き込み」を参照)

- 1. フラッシュ メモリ読み出し指令\$02(0000 0010)を設定します。(「フラッシュ メモリ書き込み」のAを参照)
- 2. アドレス上位バイト(\$00~\$3F)を設定します。(「フラッシュ メモリ書き込み」のGを参照)
- 3. アドレス下位バイト(\$00~\$FF)を設定します。(「フラッシュメモリ書き込み」のBを参照)
- 4. BS1をLow(0)、OEをLow(0)に設定します。フラッシュメモリ語(ワート)の下位バイが直ぐにDATAで読めます。
- 5. BS1をHigh(1)に設定します。フラッシュ メモリ語(ワート)の上位ハイトが直ぐにDATAで読めます。
- 6. OEをHigh(1)に設定します。DATAはHi-Zになります。

27.7.7. EEPROM読み出し

データ用EEPROMの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については190頁の「フラッシュメモリの書き込み」を参照)

- 1. EEPROM読み出し指令\$03(0000 0011)を設定します。(「75ッシュメモリ書き込み」のAを参照)
- 2. アドレス上位ハイト(\$00~\$03)を設定します。(「フラッシュ メモリ書き込み」のGを参照)
- 3. アドレス下位ハイト(\$00~\$FF)を設定します。(「フラッシュメモリ書き込み」のBを参照)
- 4. BS1をLow(0)、OEをLow(0)に設定します。EEPROMのハイトデータが直ぐにDATAで読めます。
- 5. OEをHigh(1)に設定します。DATAはHi-Zになります。


27.7.8. ヒュース・ビット書き込み(訳注:原書での拡張/上位/下位ヒューズ項を1つに纏めました。)

各ヒューズ、バイの書き込み方法は次のとおりです。(指令とデータ設定の詳細については190頁の「フラッシュ メモリの書き込み」を参照)

- 1. ヒューズ ビット書き込み指令\$40(0100 0000)を設定します。(「フラッシュ メモリ書き込み」のAを参照)
- 2. データ下位バイトを設定します。0=プログラム,1=非プログラム(消去)です。(「フラッシュ メモリ書き込み」のCを参照)
- 3. BS1とBS2を右表の目的バイトに対応する設定にします。
- 4. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。
- 5. 3.でHighに設定したBS1、BS2をLow(0)に戻します。これはデータ下位ハイトを選びます。

| 表A. ヒュース ハ 小対応BS1,BS2設定 | | | | | | |
|-------------------------|-----------------------|------------------------|--|--|--|--|
| ヒュース゛ ハ゛イト | BS1 | BS2 | | | | |
| 拡張バイト | Low(<mark>0</mark>) | High(<mark>1</mark>) | | | | |
| 上位バイト | High(1) | Low(<mark>0</mark>) | | | | |
| 下位バイト | Low(<mark>0</mark>) | Low(<mark>0</mark>) | | | | |

図27-5. ヒュース 書き込みタイミング



27.7.9. 施錠ビット書き込み

施錠ビットの書き込み方法は次のとおりです。(指令とデータ設定の詳細については190頁の「フラッシュ メモリの書き込み」を参照)


- 1. 施錠ビット書き込み指令\$20(0010 0000)を設定します。(「7ラッシュメモリの書き込み」のAを参照)
- 2. データ下位ハイト(としてデータ)を設定します。0=プログラム,1=無変化です。LB保護種別3が設定(LB1とLB2がプログラム(0))されると、ど の外部的なプログラミング動作種別によってもブート施錠ビットはプログラミングできません。(「フラッシュメモリの書き込み」のCを参照)
- 3. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。

施錠ビットはチップ消去の実行によってのみ解除(1)できます。

27.7.10. ヒュース ビットと施錠ビットの読み出し

ヒューズ ビットと施錠ビットの読み出し方法は次のとおりです。(指令設定の詳細については190頁の「フラッシュ メモリの書き込み」を参照)

- 1. ヒューズ ビットと施錠ビットの読み出し指令\$04(0000 0100)を設定します。(「7ラッシュ メモリの書き込み」のAを参照)
- 2. BS1とBS2をLow(0)、OEをLow(0)に設定します。ヒューズ下位ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 3. BS1とBS2をHigh(1)、OEをLow(0)に設定します。ヒューズ上位ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 4. BS1をLow(0)、BS2をHigh(1)、OEをLow(0)に設定します。拡張ヒュース ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 5. BS1をhigh(1)、BS2をLow(0)、OEをLow(0)に設定します。施錠ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 6. OEをHigh(1)に設定します。DATAはHi-Zになります。



27.7.11. 識票バイト読み出し

識票バイの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については190頁の「**フラッシュ メモリの書き込み**」を参照)

- 1. 識票バイト読み出し指令\$08(0000 1000)を設定します。(「7ラッシュ メモリの書き込み」のAを参照)
- 2. アドレス下位バイト(\$00~\$02)を設定します。(「フラッシュメモリの書き込み」のBを参照)
- 3. BS1をLow(0)、OEをLow(0)に設定します。 選んだ識票バイトが直ぐにDATAで読めます。
- 4. OEをHigh(1)に設定します。DATAはHi-Zになります。

27.7.12. 校正バ 小読み出し


校正バイの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については190頁の「フラッシュ メモリの書き込み」を参照)

- 1. 校正バイト読み出し指令\$08(0000 1000)を設定します。(「75ッシュ メモリの書き込み」のAを参照)
- 2. アドレス下位バイトに\$00を設定します。(「**フラッシュ メモリの書き込み**」のBを参照)
- 3. BS1をHigh(1)、OEをLow(0)に設定します。校正バイトが直ぐにDATAで読めます。
- 4. OEをHigh(1)に設定します。DATAはHi-Zになります。





27.7.13. 並列プログラミング特性



注: 図27-7.で示されるタイミング必要条件(即ち、^tDVXH、^tXHXL、^tXLDX)は読み出し操作にも適用されます。

| 表27-13. 並列7 | ° ログラミング特性 (VCC=5V±10%) | | | | |
|----------------------|------------------------------------|------|----|------|-------------|
| シンホール | 項目 | 最小 | 代表 | 最大 | 単位 |
| Vpp | プログラミング許可電圧 | 11.5 | | 12.5 | V |
| Ipp | プログラミング許可電流 | | | 250 | μA |
| t _{DVXH} | XTAL1↑に対するデータと制御の準備時間 | 67 | | | |
| t _{XLXH} | XTAL1↓から次XTAL1↑までの待機時間 | 200 | | | |
| t _{XHXL} | XTAL1 Highパルス幅 | 150 | | | |
| t _{XLDX} | XTAL1パルス↓後のデータと制御の保持時間 | 67 | | | |
| t _{XLWL} | XTAL1パルス↓後のWR↓待機時間 | 0 | | | |
| t _{XLPH} | XTAL1パルス↓後のPAGELパルス↑待機時間 | 0 | | | |
| t _{PLXH} | PAGELパルス↓後のXTAL1パルス↑待機時間 | 150 | | | D .0 |
| t _{BVPH} | PAGELパルス↑に対するBS1準備時間 | 67 | | | ns |
| tPHPL | PAGEL Highハ゜ルス幅 | 150 | | | |
| t _{PLBX} | PAGELパルス↓後のBS1保持時間 | 67 | | | |
| t _{WLBX} | WRハ [°] ルス↓後のBS1,BS2保持時間 | 67 | | | |
| t _{PLWL} | PAGELパルス↓後のWRパルス↓待機時間 | 67 | | | |
| t _{BVWL} | WRハ ^ル ルス↓に対するBS1準備時間 | 67 | | | |
| twlwh | WR Lowハ [°] ルス幅 | 150 | | | |
| twlrl | WRハ [°] ルス↓後のRDY/BSY↓遅延時間 | 0 | | 1 | μs |
| t _{WLRH} | 書き込み時間(WR↓からRDY/BSY↑) (注1) | 3.7 | | 4.5 | ma |
| t _{WLRH_CE} | チップ消去時間 (WR ↓ からRDY/BSY ↑) (注2) | 7.5 | | 9 | ms |
| t _{XLCL} | XTAL1パルス↓後のOE↓待機時間 | 0 | | | |
| t _{BVDV} | BS1有効からのDATA遅延時間 | 0 | | 250 | 200 |
| toldv | OE↓後のDATA出力遅延時間 | | | 250 | ns |
| t _{OHDZ} | OE ↑ 後のDATA Hi-Z遅延時間 | | | 250 | |

注1: フラッシュ メモリ、EEPROM、ヒューズ ビット、施錠ビット書き込み指令に対して有効です。

注2: チップ消去指令に対して有効です。



| 27.8. | 直列プ | ロク・ラミンク゛ |
|-------|-----|----------|
|-------|-----|----------|

フラッシュメモリとEEPROMの両方はRESETがGNDに引かれている間に直列SPIバスを使ってプログラミングできます。この直列インターフェース はSCK入力、MOSI入力、MISO出力から成ります。RESETがLowに設定された後、書き込み/消去操作が実行され得るのに先立って プログラミング許可命令が初めに実行されることを必要とします。注意、表27-14.でSPIプログラミング用のピン配置が一覧されます。全ての デバイスが内部SPIインターフェースに対する専用SPIピンを使うとは限りません。

27.8.1. 直列プログラミング用ピン配置


| 表27-14. 直列プログラミング用ピン配置 | | | | | | | |
|------------------------|-----|-----|---------|--|--|--|--|
| 信号名 | ピン名 | 入出力 | 機能 | | | | |
| SCK | PB1 | 入力 | 直列クロック | | | | |
| MOSI | PB2 | 入力 | 直列データ入力 | | | | |
| MISO | PB3 | 出力 | 直列データ出力 | | | | |

EEPROMをプログラミングする時に自動消去周期が自動書き込み動作内に 組み入れられ(直列プログラミングのみ)、チップ消去命令を初めに実行する必 要がありません。チップ消去操作はプログラム(フラッシュメモリ)とEEPROM両方の 全てのメモリ位置の内容を\$FFにします。

CKSELヒューズによる有効なクロックが与えられなければなりません。直列クロッ ク(SCK)入力のLowとHighの区間の最小値は次のように定義されます。

(GND) — → RESET VCC

図27-10. 直列プログラミング構成図



 $1.8 \sim 5.5 V$

- 注1: デバイスが内蔵発振器で動作する場合、XTAL1 ピンにクロック元を接続する必要はありません。
- 注2: VCC-0.3V<AVCC<VCC+0.3Vですが、AVCCは 常に1.8~5.5V内にすべきです。

| f _{CK} <12MHz:Low区間 > 2 CPUクロック周期 | $f_{\rm CK} < 12$ MHz: High区間 > 2 CPU/Dup/周期 |
|--|--|
| f _{CK} ≧12MHz:Low区間 > 3 CPUクロック周期 | $f_{\rm CK} \ge 12$ MHz:High区間 > 3 CPUクロック周期 |

27.9. 直列プログラミング手順

ATmega1329P/3290Pに直列データを書く時にデータはSCKの上昇端で行われ、ATmega329P/3290Pから読む時にデータはSCKの下降 端で行われます。タイシングの詳細については図27-11.をご覧ください。

直列プログラミング動作でのATmega329P/3290Pのプログラミングと照合は次の手順が推奨されます(表27-16.の命令一式参照)。

1. 電源投入手順:

RESETとSCKがLow(0)に設定されている間にVCCとGND間へ電源を印加します。いくつかのシステムで電源投入中、SCKがLowに 保持されるのを書き込み器が保証できません。この場合、SCKがLow(0)に設定されてしまった後、RESETは最低2 CPU/ロック周期 幅の正パルスを与えられなければなりません。

- 2. 最低20ms待ち、MOSIピンにプログラミング許可命令を送ることによって直列プログラミングを許可してください。
- 3. 通信が同期を外していると、直列プログラミング命令は動作しません。同期していると、プログラミング許可命令の第3バイ・送出時に第2 バイト(\$53)が戻ります。この戻りが正しいかどうかによらず、命令の4バイト全てが送信されなければなりません。\$53が戻らない場 合、RESETに正パルスを与え、新規プログラミング許可命令を行ってください。
- 4. フラッシュ メモリは1ページ単位で書かれます。ページ 容量は187頁の表27-7. で得られます。このメモリ ページ はページ 設定命令と共にア ドレスの下位6+1ビットとデータを供給することによって1バイトづつ設定されます。ページが正しく設定されるのを保証するため、与えら れたアドレスにデータ上位バイトが適用される前にデータ下位バイトが設定されなければなりません。プログラム メモリのページはアドレスの上 位8ビットを含むヘージ書き込み命令の設定によって(フラッシュメモリに)格納されます。ポーリング(BSY/RDY)が使われない場合、使用 者は次のヘージを行う前に最低twD_FLASH(表27-15.参照)待たなければなりません。フラッシュ書き込み操作完了前の(ホーリング以 外の)直列プログラミング インターフェースでのアクセスは不正な書き込み結果になり得ます。
- 5. EEPROMはページ単位かバイト単位のどちらかでプログラミングできます。

バイ単位: EEPROMは適切なEEPROM書き込み命令と共にアドレスとデータを供給することによって1ハイト単位で書かれます。EEP ROMのメモリ位置は新規データが書かれるのに先立って始めで自動的に消去されます。ポーリング(BSY/RDY)が使われない場合、 次のバイトを行う前に最低twD EEPROM(表27-15.参照)待たなければなりません。


ページ単位: EEPROMの1ページはEEPROMページ設定命令と共にアドレスの下位2ビットとデータを供給することによって1バイトづつ設 定されます。EEPROMページはアドレスの上位8ビットを含むEEPROMページ書き込み命令によって(EEPROMに)格納されます。EEP ROMページ、アクセス使用時、EEPROMページ、設定命令で設定したバイト位置だけが変更されます。残りの位置は無変化で留まりま す。ポーリング(BSY/RDY)が使われない場合、次ページ(表27-8.参照)を行う前に最低twD EEPROM(表27-15.参照)待たなければな りません。チップ消去されたデバイスでの\$FFデータは書かれる必要がありません。

- 6. どのメモリ位置も選んだアドレスの内容を直列出力MISOに読み戻す読み出し命令を使うことによって照合できます。
- 7. プログラミング作業終了時、RESETは通常動作を開始するため、High(1)に設定できます。
- 8. 電源OFF手順(必要とされるならば)
 - ・RESETをHigh(1)に設定します。
 - ・VCC電源をOFFにします。



表27-15. ヒュース, フラッシュ, EEPROMの 次位置書き込み前の待機時間

| 人位直省さびの前の付成时间 | | | | | | | |
|------------------------|--------|---------------|--|--|--|--|--|
| シンホール | 最低待機時間 | 備考 | | | | | |
| twd_fuse | 4.5ms | ヒューズ書き込み | | | | | |
| twd_flash | 4.5ms | フラッシュ メモリ書き込み | | | | | |
| t _{WD_EEPROM} | 3.6ms | EEPROM書き込み | | | | | |
| t _{WD_ERASE} | 9.0ms | チップ消去 | | | | | |



27.9.1. 直列プログラミング命令一式

表27-16.と次頁の図27-12.は命令一式を記述します。

表27-16. 直列プログラミング命令一式

| | | 命令 | 形式 | | (# + |
|------------------------|-------|--------|--------|--------|-----------------------|
| 命令 | 第1バイト | 第2バイト | 第3バイト | 第4バイト | 備考 |
| プログラミング許可 | \$AC | \$53 | \$00 | \$00 | |
| チップ消去 | \$AC | \$80 | \$00 | \$00 | |
| 多忙/準備可検査 | \$F0 | \$00 | \$00 | 状態値 | 最下位ビットが多忙フラグ。 |
| 設定系命令 | | | | | |
| 拡張アドレス設定 (注1) | \$4D | \$00 | 拡張アドレス | \$00 | |
| フラッシュ ページ内上位バ 仆設定 | \$48 | アドレス上位 | アドレス下位 | 上位バイト | |
| フラッシュ ページ内下位バ 小設定 | \$40 | アドレス上位 | アドレス下位 | 下位バイト | |
| EEPROMページ内バイト設定 | \$C1 | \$00 | ページ内位置 | バイト | 注:ページ内指示以外のビットは0。 |
| 読み出し命令 | | | | | |
| フラッシュ メモリ上位バ 仆読み出し | \$28 | アドレス上位 | アドレス下位 | 上位バイト | |
| フラッシュ メモリ下位バ 仆読み出し | \$20 | アドレス上位 | アドレス下位 | 下位バイト | |
| EEPROM読み出し | \$A0 | アドレス上位 | アドレス下位 | バイト | |
| 施錠ビット読み出し | \$58 | \$00 | \$00 | 施錠ビット値 | |
| 識票バ化読み出し | \$30 | \$00 | アトレス | 識票バイト | |
| ヒューズ下位読み出し | \$50 | \$00 | \$00 | ヒューズ下位 | |
| ヒューズ上位読み出し | \$58 | \$08 | \$00 | ヒューズ上位 | |
| 拡張ヒューズ読み出し | \$50 | \$08 | \$00 | 拡張ヒューズ | |
| 校正バ小読み出し | \$38 | \$00 | \$00 | 校正バイト | |
| 書き込み命令 (<u>注</u> 2) | | • | | | |
| フラッシュ ページ 書き込み | \$4C | アドレス上位 | アドレス下位 | \$00 | |
| EEPROMバ仆書き込み | \$C0 | アドレス上位 | アドレス下位 | バイト | |
| EEPROMページ書き込み | \$C2 | アドレス上位 | アドレス下位 | \$00 | 注:ページ指示以外のアドレス ビットは0。 |
| 施錠ビット書き込み | \$AC | \$E0 | \$00 | 施錠ビット値 | |
| ヒューズ下位書き込み | \$AC | \$A0 | \$00 | ヒューズ下位 | |
| ヒューズ上位書き込み | \$AC | \$A8 | \$00 | ヒューズ上位 | |
| 拡張ヒューズ書き込み | \$AC | \$A4 | \$00 | 拡張ヒュース | |

注1:全命令が全デバイスで利用可能な訳ではありません。

注2: プログラム用メモリにアクセスする命令は語(ワード)アドレスを使います。このアドレスはページ範囲内で乱順にできます。

注: ・施錠ビットとヒュース 値はプログラムが0、非プログラムが1です。将来との互換性のため、未使用のヒュース と施錠ビットは非プログラム(1) にすべきです。

・ヒューズ、施錠ビット、識票バイト、校正バイト、ページ容量については対応項目を参照してください。

・プログラミングと書き込み器に関する応用記述については http://www.atmel.com/avr をご覧ください。

・第4バイトの赤背景はホスト読み込み(デバイス出力)を示します。


多忙/準備可検査バイト データ出力のLSBが1なら、プログラミング操作が未だ保留(動作中)です。次の命令が実行される前に本ビットが0 に戻るまで待ってください。

同じページ内で、下位バイトデータは上位バイトデータに先行して格納されなければなりません。

データがヘージ緩衝部に格納された後にEEPROMヘージをプログラムしてください。図27-12.をご覧ください。







(訳補) フラッシュ メモリ、EEPROM、ページ緩衝部内のアドレス(位置)指定に使われるビットはメモリ容量とページ構成に依存します。ATmega32 9P/3290Pでのこれらの指定方法は次表で要約されます。

| 表B. アドレス(第2,3バイト)指定法 | | | | | | | | | |
|----------------------|--------------------------|-----------|-------------------|--|--|--|--|--|--|
| 命令 | 第2バイト | 第3バイト | 備考 | | | | | | |
| 拡張アドレス設定 | | | 該当命令なし | | | | | | |
| フラッシュ ページ 内バ 仆設定 | 0000 0000 | 00LL LLLL | L=PC5~0 | | | | | | |
| EEPROMページ内バイト設定 | 0000 0000 | 0000 00LL | L=EEA1~0 | | | | | | |
| フラッシュ メモリ読み出し | 00HH HHHH | LLLL LLLL | H=PC13~8,L=PC7~0 | | | | | | |
| EEPROM 読み出し | 0000 00HH | LLLL LLLL | H=EEA9~8,L=EEA7~0 | | | | | | |
| フラッシュ ページ 書き込み | 00HH HHHH | LL00 0000 | H=PC13~8,L=PC7~6 | | | | | | |
| EEPROMバ仆書き込み | 0000 00 <mark>HH</mark> | LLLL LLLL | H=EEA9~8,L=EEA7~0 | | | | | | |
| EEPROMページ書き込み | 0000 00 <mark>H</mark> H | LLLL LL00 | H=EEA9~8,L=EEA7~2 | | | | | | |

27.9.2. 直列プログラミング特性

SPI部の特性については210頁の「SPIタイミング特性」を参照してください。

198

27.10. JTAGインターフェース経由のプログラミング

JTAGインターフェースを通すプログラミングは4つのJTAG仕様ピン、TCK,TMS,TDI,TDOの制御が必要です。RESETピンとクロックピンの制御は必要とされません。

JTAGインターフェースが使われ得るにはJTAGENヒューズがプログラム(0)されなければなりません。このデハイスは既定でこのヒューズがプログラム (0)されて出荷されます。更にMCU制御レジスタ(MCUCR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されなければなりません。JTD ビットが設定(1)の場合、代わりに外部リセットを強制的なLowにできます。その後、2チップ(CPU)クロック後にJTDビットが解除(0)され、JTAG ビンはプログラミングに利用できます。これはJTAGインターフェース経由実装書き込みを許すにも拘らず、一方、実行動作で標準ポートビンと してJTAGビンを使う手段を提供します。境界走査(Boundary-Scan)や内蔵デバッグ機能にJTAGビンを使う時にこの手法が使えないこと に注意してください。これらの場合のJTAGビンはその目的専用にされなければなりません。

プログラミング中、TCK入力のクロック周波数はチップの最高周波数よりも低くなければなりません。システムクロック前置分周器はTCKクロック入力を充分に低い周波数へ分周するのには使えません。

この文書内の定義では全ての移動レジスタについて入出力ともLSBが最初に移動されます。

27.10.1. プログラミング特殊JTAG命令

命令レシ、スタ(IR)は4ビット長で、16種類までの命令を 支援します。以下に示される一覧はプログラミングに 有用なJTAG命令です。

各命令の命令コートは命令名後の16進形式で示されます。本文は各命令についてTDIとTDO間の経路として選ばれるデータレジスタを記述します。

検査入出力ポート(TAP)制御器の検査実行/アイトル 状態は内部クロックの発生に使われます。また、JTA G手順間のアイトル状態としても使えます。命令を切 り替えるための順次回路の順番は図27-13.で示さ れます。 図27-13. 命令語変更手順時順次回路状態遷移図 検査回路リセット < DR:データレジスタ IR:命令レジスタ 10 IR走查選択 検査実行/アイドル DR走査選択 **⊎**0 **↓**0 DR捕獲 IR捕獲 **1**0 ¥ 0 0 IR移動 DR移動 $\downarrow 1$ IR終了1 ► DR終了1

DR一時停止 0

DR終了2

0

▼¹ DR更新

1

27.10.2. AVR_RESET (\$C)

AVRデバイスをリセット状態へ、またはリセット状態から開放するためのAVR固有公開JTAG命令です。この命令によって検査入出力ポート (TAP)制御器はリセットされません。1ビットのリセットレジスタがデータレジスタ(DR)として選ばれます。リセットチェーンに論理1がある限り、リセットが 有効であることに注意してください。このチェーンからの出力はラッチされません。本命令が有効な状態を次に示します。

•DR移動 : リセット レジスタがTCKクロック入力によって移されます。

27.10.3. PROG_ENABLE (\$4)

JTAGポート経由のプログラミングを許可するためのAVR固有公開JTAG命令です。16ビット長のプログラミング許可レジスタがデータレジスタ(DR) として選ばれます。本命令が有効な状態を次に示します。

- DR移動 : プログラミング許可識別子がデータ レジスタに移動入力されます。
- DR更新 : プログラミング許可識別子が正規値と比較され、識別子が有効なら、プログラミング動作に移行されます。

27.10.4. PROG_COMMANDS (\$5)

JTAGポート経由のプログラミング命令移行用のAVR固有公開JTAG命令です。15ビット長のプログラミング命令レジスタがデータ レジスタ(DR)とし て選ばれます。本命令が有効な状態を次に示します。

- DR捕獲 : 直前の命令の結果がデータレジスタに設定されます。
- DR移動 : データレジスタがTCK入力により移され、直前の命令の結果を移動出力し、新規命令を移動入力します。
- DR更新 : プログラミング命令がフラッシュ メモリ入力に適用されます。
- 検査実行/アイトル:1つのクロック周期が生成され、適用された命令を実行します(常に必要とされる訳でなく、以降の表27-17.をご覧 ください)。



0

0

↓ 0

IR一時停止

IR終了2

IR更新

1

0

 $\downarrow 1$

1

0



27.10.5. PROG_PAGELOAD (\$6)

JTAGポート経由でフラッシュ メモリのページ データを直接設定するためのAVR固有公開JTAG命令です。8ビット フラッシュ ベイト データ レジスタ がデータ レジスタ(DR)として選ばれます。これは物理的にプログラミング命令レジスタの下位8ビットです。活性(有効)状態は以下です。

- DR移動 : フラッシュ ハ´イト データ レジスタがTCKクロック入力によって移動されます。
- •DR更新 : フラッシュ ベイト データ レジスタの内容が一時レジスタに複写されます。11 TCK周期で開始される書き込み(設定)手 順が一時レジスタの内容をフラッシュ ページ緩衝部に設定します。AVRはPROG_PAGELOAD命令移行後出会った 最初のDR更新に対して下位バイトで始め、新規DR更新状態毎に上位/下位バイト書き込み間を自動的に切り替 えます。プログラム カウンタは最初の書き込みバイトを除き、下位バイト書き込み前に予め増加(+1)されます。これは 最初のデータがPROG_COMMANDSによって設定したアドレスに書かれ、ページ緩衝部の最終位置設定がプログラ ム カウンタを次ページへ増加しないことを保証します。

27.10.6. PROG_PAGEREAD (\$7)

JTAGポート経由でフラッシュ メモリ内容を直接捕獲するためのAVR固有公開JTAG命令です。8ビット フラッシュ バイト データ レジスタがデータ レ ジスタ(DR)として選ばれます。これは物理的にプログラミング命令レジスタの下位8ビットです。活性(有効)状態は以下です。

- •DR捕獲: : 選んだフラッシュメモリ バイルの内容がフラッシュ ハイト データレジスタに捕獲されます。AVRはPROG_PAGEREAD命令 移行後に出会った最初のDR捕獲に対して下位バイトで始め、新規DR捕獲状態毎に上位/下位バイト読み込み 間を自動的に切り替えます。プログラム カウンタは最初の読み込みバイトを含め、各上位バイト読み込み後に増加 (+1)されます。これは最初のデータがPROG_COMMANDSによって設定した先頭アドレスから捕獲され、ページの最 終位置読み込みがプログラム カウンタを次ページ へ増加(進行)することを保証します。
- •DR移動 : フラッシュ バイト データ レジスタがTCKクロック入力によって移動されます。

27.10.7. データレジスタ

データレジスタ(DR)は199頁の「**プログラミング特殊JTAG命令**」項で記載されたJTAG命令レジスタ(IR)によって選ばれます。プログラミング操作 に関連するデータレジスタを次に示します。

リセット(Reset)レジスタ

- プログラミング許可(Programing Enable)レジスタ
- プログラミング命令(Programing Command)レジスタ
- フラッシュ ハ´イト データ(Flash Data Byte)レシ`スタ

図27-15. プログラミング命令 レジスタ


27.10.8. リセット (Reset) レジスタ

リセットレジスタはプログラミング中、デバイスをリセットするのに使われる検査データレジスタです。プログラミング動作への移行に先立ってデバイスを リセットするのに必要とされます。

リセットレジスタ内の値1は外部RESETをLowに引き込むことに相当します。リセットレジスタ内の値が1である限り、デバイスはリセットされます。 リセットレジスタの開放後、デバイスはクロック種別ヒューズ設定に従ってリセット起動遅延時間(17頁の「クロック元」参照)分リセットを維持します。 166頁の図25-2.で示されるようにこのデータレジスタからの出力はラッチされず、それ故リセットが直ちに起こります。

27.10.9. プログラミング許可 (Programing Enable) レジスタ

プログラミング許可レジスタは16ビット長のレジスタです。このレジスタの 内容はプログラミング許可識別子\$A370(1010 0011 0111 0000)と 比較されます。このレジスタの内容がプログラミング許可識別子と 一致すると、JTAGホート経由のプログラミングが許可されます。こ のレジスタは電源ONリセットで0にリセットされ、プログラミング動作を抜 ける時には常にリセットされるべきです。



27.10.10. プログラミング命令 (Programing Command) レシ、スタ

プログラミング命令レジスタは15ビット長のレジスタです。このレジスタは プログラミング命令を連続的に移動入力し、直前のプログラミング命 令の結果を連続的に移動出力するのに使われます。JTAGプ ログラミング命令一式は表27-17.で示されます。プログラミング命令 を移動入力する時の状態順は図27-16.で図解されます。



表27-17. JTAGプログラミング命令一式 (手順)

| | 17.0 | TAG7 D7 ラミンク 命令一式 (手順 命令 | TDI入力 | TDO出力 | 備考 |
|------------------|-----------------------|-----------------------------|--|--|--|
| - | | | 010 0011 1000 0000 | XXX XXXX XXXX XXXX | |
| チップ消去 | 1① | チップ消去 | 011 0001 1000 0000 | XXX XXXX XXXX XXXX | |
| プ | IU | リック 伯云 | 011 0011 1000 0000 | XXX XXXX XXXX XXXX | |
| 月 | | | 011 0011 1000 0000 | XXX XXXX XXXX XXXX | |
| - | 12 | チップ消去完了検査 | 011 0011 1000 0000 | xxx xx <mark>S</mark> x xxxx xxxx | (注2) |
| | 2① | フラッシュ書き込み移行 | 010 0011 0001 0000 | XXX XXXX XXXX XXXX | |
| | 22 | アドレス上位バイ・設定 | 000 0111 HHHH HHHH | XXX XXXX XXXX XXXX | (注10) |
| フラッ | 23 | アドレス下位バイ・設定 データ下位バイ・設定 | 000 0011 LLLL LLLL | XXX XXXX XXXX XXXX | |
| ッシ | $2 \oplus 2 \oplus 3$ | データ上位バイト設定 | 001 0011 WWWW WWWW 001 0111 WWWW WWWW | XXX XXXX XXXX XXXX | |
| Ŀ | 20 | / // 11 截足 | 011 0111 0000 0000 | XXX XXXX XXXX XXXX XXX XXXX XXXX XXXX | (注1) |
| 소 | 26 | データ ラッチ | 111 0111 0000 0000 | XXX XXXX XXXX XXXX | |
| メモリ書き込み | 1 | | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | |
| 書 | | | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | (注1) |
| ざい | | e^{-2} | 011 0101 0000 0000 | XXX XXXX XXXX XXXX | |
| み | 2⑦ | ページ書き込み | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | |
| | | | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | |
| | 28 | ページ書き込み完了検査 | 011 0111 0000 0000 | xxx xx <mark>S</mark> x xxxx xxxx | (<u>注2</u>) |
| フラッ | 3① | フラッシュ読み出し移行 | 010 0011 0000 0010 | XXX XXXX XXXX XXXX | |
| ッ | 32 | アドレス上位バイト設定 | 000 0111 HHHH HHHH | XXX XXXX XXXX XXXX | (注10) |
| シ ユ 読 出 | 33 | アドレス下位バイト設定 | 000 0011 LLLL LLLL | XXX XXXX XXXX XXXX | |
| 読 | 2 (1) | データ下位/上位バ小取得 | 011 0010 0000 0000 011 0110 0000 0000 | XXX XXXX XXXX XXXX | 下位バイト |
| 田 | 3 ④ | 7 7 11年7 王位八十日秋侍 | 011 0110 0000 0000 | xxx xxxx RRRR RRRR xxx xxxx RRRR RRRR | 上位バイト |
| – | 41) | EEPROM書き込み移行 | 010 0011 0001 0001 | XXX XXXX XXXX XXXX XXXX | |
| | 42 | アドレス上位バイト設定 | 000 0111 HHHH HHHH | XXX XXXX XXXX XXXX | (注10) |
| | 43 | アドレス下位バイト設定 | 000 0011 LLLL LLLL | XXX XXXX XXXX XXXX | |
| Ē | 4(4) | データバイト設定 | 001 0011 WWWW WWWW | XXX XXXX XXXX XXXX | |
| R | | | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | (注1) |
| O M | 45 | データ ラッチ | 111 0111 0000 0000 | XXX XXXX XXXX XXXX | |
| EEPROM書き込み | | | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | |
| きい | |) EEPROM書き込み | 011 0011 0000 0000 | XXX XXXX XXXX XXXX | (注1) |
| お | 46 | | 011 0001 0000 0000 011 0011 0000 0000 | XXX XXXX XXXX XXXX | |
| | | | 011 0011 0000 0000 | XXX XXXX XXXX XXXX XXX XXXX XXXX XXXX | • |
| | 4⑦ | EEPROM書き込み完了検査 | 011 0011 0000 0000 | XXX XX ^S X XXXX XXXX | (注2) |
| Е | 5① | EEPROM読み出し移行 | 010 0011 0000 0011 | XXX XXXX XXXX XXXX | |
| ШШр | 52 | アドレス上位バイト設定 | 000 0111 HHHH HHHH | XXX XXXX XXXX XXXX | (注10) |
| R | 53 | アドレス下位バイト設定 | 000 0011 LLLL LLLL | XXX XXXX XXXX XXXX | |
| ROΣ読出 | | | 011 0011 LLLL LLLL | XXX XXXX XXXX XXXX | |
| 記出 | 5(4) | EEPROM読み出し | 011 0010 0000 0000 | XXX XXXX XXXX XXXX | |
| L | | | 011 0011 0000 0000 | XXX XXXX RRRR RRRR | |
| | 6 (<u>1</u>) | ヒューズ書き込み移行 | 010 0011 0100 0000 | XXX XXXX XXXX XXXX | |
| | 62 | データ下位バイ・設定 | 001 0011 WWWW WWWW | XXX XXXX XXXX XXXX | (注3) ビット配置は186頁の表27-3.参照 |
| | | | 011 1011 0000 0000 011 1001 0000 0000 | XXX XXXX XXXX XXXX | (注1) |
| | 63 | 拡張ヒューズ書き込み | 011 1011 0000 0000 | XXX XXXX XXXX XXXX XXX XXXX XXXX XXXX | |
| F | | | 011 1011 0000 0000 | XXX XXXX XXXX XXXX | |
| ヒユー | 6④ | 拡張ヒューズ書き込み完了検査 | 011 1011 0000 0000 | xxx xx <mark>S</mark> x xxxx xxxx | (注2) |
| ズ | 65 | データ下位バイ設定 | 001 0011 WWWW WWWW | XXX XXXX XXXX XXXX | (注3) ビット配置は186頁の表27-4.参照 |
| Ĕ | | | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | (注1) |
| ット | 66 | 上位側ヒューズ書き込み | 011 0101 0000 0000 | XXX XXXX XXXX XXXX | |
| 書 | | | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | |
| ズ ビット書き込み | C P | 「たい」がまたコットラムナ | 011 0111 0000 0000 | XXX XXXX XXXX XXXX | |
| 込み | 6⑦ 68 | 上位ヒューズ書き込み完了検査 | 011 0111 0000 0000 | XXX XX ^S X XXXX XXXX | (注2) |
| | 00 | データ下位バイト設定 | 001 0011 WWWW WWWW 011 0011 0000 0000 | XXX XXXX XXXX XXXX | (注3) ビット配置は186頁の表27-5.参照 (注1) |
| | | | 011 0011 0000 0000 | XXX XXXX XXXX XXXX XXX XXXX XXXX XXXX | |
| | 69 | 下位側ヒューズ書き込み | 011 0001 0000 0000 | XXX XXXX XXXX XXXX | |
| | | | 011 0011 0000 0000 | XXX XXXX XXXX XXXX | |
| | 6 10 | 下位ヒューズ書き込み完了検査 | 011 0011 0000 0000 | xxx xx <mark>S</mark> x xxxx xxxx | (注2) |
| - | 「へ続く | | | | |

次頁へ続く





| | | 命令 | TDI入力 | TDO出力 | 備考 |
|----------------|-------|--------------------|--------------------|-----------------------------------|--|
| 上記にジョントーティント | 7① | 施錠ビット書き込み移行 | 010 0011 0010 0000 | XXX XXXX XXXX XXXX | |
| Ē | 72 | データ下位バイト設定 | 001 0011 11WW WWWW | XXX XXXX XXXX XXXX | (注4) ビット配置は185頁の表27-1.参照 |
| ; | | | 011 0011 0000 0000 | XXX XXXX XXXX XXXX | (注1) |
| : | 73 | 施錠ビット書き込み | 011 0001 0000 0000 | XXX XXXX XXXX XXXX | |
| | 10 | 旭朝に外着さ込み | 011 0011 0000 0000 | XXX XXXX XXXX XXXX | |
| | | | 011 0011 0000 0000 | XXX XXXX XXXX XXXX | |
| | 7(4) | 施錠ビット書き込み完了検査 | 011 0011 0000 0000 | xxx xx <mark>S</mark> x xxxx xxxx | (注2) |
| | 8① | ヒューズ / 施錠ビット読み出し移行 | 010 0011 0000 0100 | XXX XXXX XXXX XXXX | |
| | 82 | 拡張ヒューズ読み出し | 011 1010 0000 0000 | XXX XXXX XXXX XXXX | (大) ビット配置は186頁の表27-3.参照 |
| | 0 2 | 近張にエス記み田し | 011 1011 0000 0000 | xxx xxxx RRRR RRRR | (注5) 1911111111111111111111111111111111111 |
| - | 83 | 上位側ヒューズ読み出し | 011 1110 0000 0000 | XXX XXXX XXXX XXXX | 、 ビット配置は186頁の表27-4.参照 |
| * | 00 | 工匠例にエス記の口し | 011 1111 0000 0000 | xxx xxxx RRRR RRRR | (注5) 1711111111111111111111111111111111111 |
| これに、「自宅」としたよう。 | 8(4) | 下位側ヒューズ読み出し | 011 0010 0000 0000 | XXX XXXX XXXX XXXX | 、 ビット配置は186頁の表27-5.参照 |
| Ĕ | 0 (+) | | 011 0011 0000 0000 | xxx xxxx RRRR RRRR | (注5) 1711111111111111111111111111111111111 |
| , | 85 | 施錠ビット読み出し | 011 0110 0000 0000 | XXX XXXX XXXX XXXX | 、、、ビット配置は185頁の表27-1.参照 |
| 2 | 00 | | 011 0111 0000 0000 | xxx xxxx xx <mark>RR RRRR</mark> | (注5) (注5) |
| | | ヒュース"/施錠ビット読み出し | 011 1010 0000 0000 | XXX XXXX XXXX XXXX | |
| | | | 011 1110 0000 0000 | XXX XXXX RRRR RRRR | 拡張ヒュース |
| | 86 | | 011 0010 0000 0000 | XXX XXXX RRRR RRRR | 上位ヒュース [*] (注5) |
| | | | 011 0110 0000 0000 | XXX XXXX RRRR RRRR | 下位ヒューズ |
| | | | 011 0111 0000 0000 | XXX XXXX RRRR RRRR | 施錠ビット |
| Ì | 9① | 識票バイト読み出し移行 | 010 0011 0000 1000 | XXX XXXX XXXX XXXX | |
| | 92 | アドレスハイト設定 | 000 0011 LLLL LLLL | XXX XXXX XXXX XXXX | |
| ? | 93 | 識票バイ読み出し | 011 0010 0000 0000 | XXX XXXX XXXX XXXX | |
| | | | 011 0011 0000 0000 | XXX XXXX RRRR RRRR | |
| 」と | 10① | 校正バイ・読み出し移行 | 010 0011 0000 1000 | XXX XXXX XXXX XXXX | |
| Ň | 10② | アドレスハイト設定 | 000 0011 LLLL LLLL | XXX XXXX XXXX XXXX | |
| | 10③ | 校正バイ読み出し | 011 0110 0000 0000 | XXX XXXX XXXX XXXX | |
| · | 100 | | 011 0111 0000 0000 | XXX XXXX RRRR RRRR | |
| | 11 ① | 無操作設定 | 010 0011 0000 0000 | XXX XXXX XXXX XXXX | |
| | | | 011 0011 0000 0000 | XXX XXXX XXXX XXXX | |
| : 7 | ドレスト | 位バイトのビット $L = T$ | 、レス下位ハイトのビット | <mark>S</mark> = 動作完了フラグ | |

注1:この命令は直前の命令手順によって上位7ビットが正しく設定されている(通常の)場合、必要ではありません。

注2: Sが1になるまで繰り返します。(待機)

注3:設定値0でプログラム、1で非プログラムです。

注4:設定値0でプログラム、1では施錠ビットが変化しません。

注5 : 読み出し値0でプログラム、1で非プログラムです。

(訳注)原書での注6~9は表内備考欄に直接記載しました。

注10: PCMSB(表27-7.参照)とEEAMSB(表27-8.参照)を越えるアドレスビットは無効です。

注11:全てのTDIとTDO手順は2進数で示されています。


27.10.11. フラッシュ バイト データ (Flash Data Byte) レジスタ


フラッシュハイトデータレジスタはページ書き込み実行前のフラッシュメモリページ緩衝部全体設定、またはフラッシュメモリ内容の読み出しや照合の効率的な方法を提供します。順次回路はフラッシュメモリへの制御信号を設定し、フラッシュメモリからのストローブ信号を判断し、従って移動入出力されるためのデータ語だけが必要です。

実際のフラッシュハイトデータレジスタは8ビットの走査 チェーンと8ビットの一時レジスタから成ります。ヘージ設 定中、DR更新状態は走査チェーンによる内容を一 時レジスタへ複写し、11 TCK周期内で一時レジスタ の内容をフラッシュメモリヘージ緩衝部へ設定する書 き込み(設定)手順を始めます。AVRはPROG_PAG ELOAD命令移行後に出会った最初のDR更新に 対して下位ハイトで始め、新規DR更新毎に上位/ 下位ハイト書き込み間を自動的に切り替えます。プ ログラム カウンタは最初の書き込みハイトを除き、下位 ハイト書き込み前に予め増加(+1)されます。これは PROG_COMMANDSによって設定したアトレスに最 初のデータが書かれ、ヘージ緩衝部の最終位置設 定がプログラム カウンタを次ヘージに増加しないことを 保証します。

ページ読み込み中、選んだフラッシュメモリのバイトの

内容はDR捕獲状態中にフラッシュハイトデータレジスタ内に捕獲されま す。AVRはPROG_PAGEREAD命令移行後に出会った最初のDR捕 獲に対して下位ハイトで始め、新規DR捕獲毎に上位/下位ハイト読み 込み間を自動的に切り替えます。プログラムカウンタは最初の読み込み ハイトを含め、各上位ハイト読み込み後に増加(+1)されます。これは最 初のデータがPROG_COMMANDSによって設定した先頭アトレスから捕 獲され、ページの最終位置読み込みがプログラムカウンタを次ページに増 加(進行)することを保証します。





フラッシュハイトデータレジスタを制御する順次回路はTCKによってクロック駆動されます。通常動作中内でフラッシュメモリの各ハイトに対して8 ビットが移動され、TAP制御器を通して誘導するために必要としたこのクロック周期はフラッシュハイトデータレジスタに対し、それが使用者に とって明白に操作を完了するための充分なクロックハルス数で順次回路を自動的に送ります。けれどもページ設定中に各DR更新状態 間で更に数ビットが移動される場合、各DR更新状態間の最小11 TCK周期を保証するためのいくつかのTCK周期に対し、TAP制御 器は検査実行/アイバル状態に留まるべきです。

27.10.12. プログラミング手法

1①、1②形式のような以下の全ての参照は表27-17.を参照してください。

27.10.13. プログラミング動作への移行

- 1. JTAG命令AVR_RESETを入力し、リセットレジスタに1を移動します。
- 2. PROG_ENABLE命令を入力し、プログラミング許可レジスタに \$A370(1010 0011 0111 0000)を移動します。

27.10.14. プログラミング動作からの抜け出し

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. 無操作命令(11①参照)により、全てのプログラミング命令を禁止します。
- 3. PROG_ENABLE命令を入力し、プログラミング許可レジスタに \$0000(0000 0000 0000 0000)を移動します。
- 4. JTAG命令AVR_RESETを入力し、リセットレジスタに0を移動します。

27.10.15. チップ消去の実行

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. チップ消去命令(1①参照)を使い、チップ消去を開始します。
- 3. チップ消去完了検査(12)参照)を使い、完了までポーリングするか、^tWLRH_CE(195頁の表27-13.参照)時間待ちます。





27.10.16. フラッシュ メモリの書き込み

フラッシュメモリへ書き込む前にチップ消去が実行されなければなりません。203頁の「チップ消去の実行」をご覧ください。

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. フラッシュ書き込み移行命令(2①参照)を使い、フラッシュメモリ書き込みを許可します。
- 3. アドレス上位設定命令(2(2)参照)を使い、書き込みアドレス上位バイトを設定します。
- 4. アドレス下位設定命令(23参照)を使い、書き込みアドレス下位バイトを設定します。
- 5. データ設定命令(2④, 2⑤, 2⑥参照)を使い、書き込みデータを設定します。
- 6. ページ内の全語(ワード)数分4.と5.を繰り返します。
- 7. ページ書き込み命令(27)参照)を使い、ページをフラッシュメモリに書き込みます。
- 8. ページ書き込み完了検査(28参照)を使い、完了までポーリングするか、twLRH_FLASH(195頁の表27-13.参照)時間待ちます。
- 9. 全データ書き込みまで3.~8.を繰り返します。

より効率的なデータ転送はPROG_PAGELOAD命令を使うことで達せられます。

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. フラッシュ書き込み移行命令(2①参照)を使い、フラッシュ メモリ書き込みを許可します。
- 3. アドレス設定命令(2②, 2③参照)を使い、ページ アドレスを設定します。ページ 内アドレスにはPCWORD(187頁の表27-7.参照)が使われ、これらのビットは0として書かれなければなりません。
- 4. JTAG命令PROG_PAGELOADを入力します。
- 5. 先頭命令のLSBから始まって最終命令のMSBで終わるページ内にハイト単位で全命令語を移動入力することによってページ全体を 設定します。フラッシュ ハイト データ レジスタの内容をフラッシュ ページ位置に複写し、各新規語(ワート)前にプログラム カウンタを自動増加す るのにDR更新を使います。
- 6. JTAG命令PROG_COMMANDSを入力します。
- 7. ページ書き込み命令(2⑦参照)を使い、ページをフラッシュメモリに書き込みます。
- 8. ページ書き込み完了検査(28)参照)を使い、完了までポーリングするか、twLRH_FLASH(195頁の表27-13.参照)時間待機します。
- 9. 全データ書き込みまで3.~8.を繰り返します。

27.10.17. フラッシュ メモリの読み出し

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. フラッシュ読み出し移行命令(3①参照)を使い、フラッシュ メモリ読み出しを許可します。
- 3. アドレス設定命令(32), 33参照)を使い、読み出しアドレスを設定します。
- 4. データ読み出し命令(3④参照)を使い、データを読み出します。
- 5. 全データ読み出しまで3.~4.を繰り返します。

より効率的なデータ転送はPROG_PAGEREAD命令を使うことで達せられます。

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. フラッシュ読み出し移行命令(3①参照)を使い、フラッシュメモリ読み出しを許可します。
- 3. アドレス設定命令(32), 33参照)を使い、ページ アドレスを設定します。ページ 内アドレスにはPCWORD(187頁の表27-7.参照)が使われ、これらのビットは0として書かれなければなりません。
- 4. JTAG命令PROG_PAGEREADを入力します。
- 5. 先頭命令のLSBから始まって最終命令のMSBで終わるヘージ(またはフラッシュ)内で全命令語を移動出力することで、ヘージ(または フラッシュ)全体を読みます。DR捕獲状態はフラッシュメモリからのデータ捕獲と各語(ワート)が読まれた後にプログラムカウンタも自動増加しま す。DR移動に先立ってDR捕獲が起きることに注意してください。従って移動出力される先頭ハイトは有効なデータを含みます。
- 6. JTAG命令PROG_COMMANDSを入力します。
- 7. 全データ読み出しまで3.~6.を繰り返します。

27.10.18. EEPROMの書き込み

204

EEPROMへ書き込む前にチップ消去が実行されなければなりません。203頁の「チップ消去の実行」をご覧ください。

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. EEPROM書き込み移行命令(4①参照)を使い、EEPROMメモリ書き込みを許可します。
- 3. アドレス上位設定命令(42)参照)を使い、書き込みアドレス上位バイトを設定します。
- 4. アドレス下位設定命令(43)参照)を使い、書き込みアドレス下位バイトを設定します。
- 5. データ設定命令(44), 45参照)を使い、書き込みデータを設定します。
- 6. ページ内の全バ 仆数分4.と5.を繰り返します。
- 7. EEPROM書き込み命令(46)参照)を使い、データをEEPROMメモリに書き込みます。
- 8. EEPROM書き込み完了検査(47)参照)を使い、完了までポーリングするか、twLRH(195頁の表27-13.参照)時間待ちます。
- 9. 全データ書き込みまで3.~8.を繰り返します。

PROG_PAGELOAD命令がEEPROM書き込み時に使えないことに注意してください。

27.10.19. EEPROMの読み出し

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. EEPROM読み出し移行命令(5①参照)を使い、EEPROMメモリ読み出しを許可します。
- 3. アドレス設定命令(52), 53参照)を使い、読み出しアドレスを設定します。
- 4. データ読み出し命令(5④参照)を使い、データを読み出します。
- 5. 全データが読み出されてしまうまで3.~4.を繰り返します。

PROG_PAGEREAD命令がEEPROM読み出し時に使えないことに注意してください。

27.10.20. ヒュース ビットの書き込み (訳注:本項は修正してあります。)

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. ヒューズ書き込み移行命令(6①参照)を使い、ヒューズ書き込みを許可します。
- 3. 拡張データ設定命令(62)参照)を使い、拡張ヒューズ値を設定します。(0=プログラム、1=非プログラム)
- 4. 拡張ヒューズ書き込み命令(63)参照)を使い、拡張ヒューズを書き込みます。
- 5. ヒューズ書き込み完了検査(6④参照)を使い、完了までポーリングするか、twLRH(195頁の表27-13.参照)時間待ちます。
- 6. 上位データ設定命令(65参照)を使い、上位側ヒューズ値を設定します。(0=プログラム、1=非プログラム)
- 7. 上位ヒューズ書き込み命令(66)参照)を使い、上位側ヒューズを書き込みます。
- 8. ヒューズ書き込み完了検査(6⑦参照)を使い、完了までポーリングするか、tWLRH(195頁の表27-13.参照)時間待ちます。
- 9. 下位データ設定命令(68)参照)を使い、下位側ヒュース"値を設定します。(0=プログラム、1=非プログラム)
- 10. 下位ヒューズ書き込み命令(69参照)を使い、下位側ヒューズを書き込みます。
- 11. ヒューズ書き込み完了検査(61)参照)を使い、完了までポーリングするか、tWLRH(195頁の表27-13.参照)時間待ちます。

27.10.21. 施錠ビットの書き込み

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. 施錠ビット書き込み移行命令(7①参照)を使い、施錠ビット書き込みを許可します。
- 3. データ設定命令(72)参照)を使い、施錠ビット値を設定します。(0=プログラム、1=無変化)
- 4. 施錠ビット書き込み命令(73)参照)を使い、施錠ビットに書き込みます。
- 5. 施錠ビット書き込み完了検査(7④参照)を使い、完了までポーリングするか、twLRH(195頁の表27-13.参照)時間待ちます。

27.10.22. ヒュース・/施錠ビットの読み出し(訳注:本項は修正してあります。)

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. ヒューズ/施錠ビット読み出し移行命令(8①参照)を使い、ヒューズ/施錠ビット読み出しを許可します。
- 3. 全てのヒューズと施錠ビットを読むにはヒューズ/施錠ビット読み出し命令(8⑥参照)を使います。 拡張ヒューズビットのみを読み出す場合は拡張ヒューズ読み出し命令(8②参照)を使います。 上位側ヒューズビットだけを読むには上位ヒューズ読み出し命令(8③参照)を使います。 下位側ヒューズビットだけを読むには下位ヒューズ読み出し命令(8④参照)を使います。 施錠ビットだけを読むには施錠ビット読み出し命令(8⑤参照)を使います。

27.10.23. 識票バ 仆の読み出し

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. 識票読み出し移行命令(9①参照)を使い、識票読み出しを許可します。
- 3. アドレス設定命令(92)参照)を使い、読み出しアドレス\$00を設定します。
- 4. データ読み出し命令(93参照)を使い、識票バイを読み出します。
- 5. 第2、第3バイトを読むためにアドレスを\$01,\$02として各々3.~4.を繰り返します。

27.10.24. 校正バ 仆の読み出し

- 1. JTAG命令PROG_COMMANDSを入力します。
- 2. 校正バイ読み出し移行命令(10①参照)を使い、校正バイ読み出しを許可します。
- 3. アドレス設定命令(102)参照)を使い、読み出しアドレス\$00を設定します。
- 4. データ読み出し命令(103参照)を使い、校正バイトを読み出します。





28. 電気的特性

28.1. 絶対最大定格 (警告)

| 動作温度 ・・・・・・・・・・・・・・ -55℃ ~ +125℃ |
|---|
| 保存温度 ・・・・・・・・・・・・・・ -65℃ ~ +150℃ |
| RESETを除くピン許容電圧 ・・・・・・・・ -0.5V ~ VCC+0.5V |
| RESETピン許容電圧 ・・・・・ -0.5V ~ +13.0V |
| 最大動作電圧 ····· 6.0V |
| 入出力ピン出力電流 ・・・・・・・・・・・・・・・・・・・・・・・ 40.0 mA |
| 消費電流 •••••• 200.0 mA |

(警告)

絶対最大定格を超える負担はデバイスに定常的な損傷を与えます。 絶対最大定格は負担の定格を示すためだけのもので、この値また は、この仕様書の動作特性で示された値を超える条件で動作する ことを示すものではありません。長時間の最大定格での使用はデバ イスの信頼性を損なう場合があります。

28.2. DC特性

表28-1. TA=-40℃~85℃, VCC=1.8V~5.5V (特記事項を除く)

| シンホル | 項目 | | 条件 | 最小 | 代表 | 最大 | 単位 | |
|------------------|---|------------|--------------------|-----------------------|-----|-------------------------|-------|--|
| VIL | Lowレベル入力電圧 | | VCC=1.8~2.4V | -0.5 | | 0.2VCC (注1) | | |
| VIL | (XTAL1,RESETを除く) | | VCC=2.4~5.5V | -0.5 | | 0.3VCC (注1) | | |
| VIL1 | Lowレベル入力電圧(X | TAL1) | VCC=1.8~5.5V | -0.5 | | 0.1VCC (注1) | | |
| VIH | Highレベル入力電圧 | | VCC=1.8~2.4V | 0.7VCC (注2) | | VCC+0.5 | | |
| VIH | (XTAL1,RESETを除く) |) | VCC=2.4~5.5V | 0.6VCC (注2) | | VCC+0.5 | | |
| VIH1 | Highレベル入力電圧 (X | (TAL 1) | VCC=1.8~2.4V | 0.8VCC (注2) | | VCC+0.5 | | |
| VIH1 | T light 、ルバリ电圧(A | (IALI) | VCC=2.4~5.5V | 0.7VCC (注2) | | VCC+0.5 | | |
| VIH2 | Highレベル入力電圧(R | RESET) | VCC=1.8~5.5V | 0.85VCC (注2) | | VCC+0.5 | V | |
| Vol | | ポートB以外 | IOL=10mA, VCC=5V | | | 0.9 | v | |
| VOL | | W PDEXYR | IOL=5mA, VCC=3V | | | 0.6 | | |
| Vol 1 | Lレベル出力電圧(<mark>注3</mark>) VOL1 | | ボートB IOL=20mA, VC | IOL=20mA, VCC=5V | | | 0.9 | |
| VOLI | | | IOL=10mA, VCC=3V | | | 0.6 | | |
| Voh | | ポートB以外 | IOH=-10mA, VCC=5V | 4.2 | | | | |
| VOH | Hレヘブル出力電圧(<mark>注4</mark>) | IOH=-5m | IOH=-5mA, VCC=3V | 2.3 | | | | |
| VOH1 | 11/1、//山/J电/上(/工4/ | ポートB | IOH=-20mA, VCC=5V | 4.2 | | | | |
| VOHI | | | IOH=-10mA, VCC=3V | 2.3 | | | | |
| IIL | I/OビンLowレベル入力∛ | 扇れ電流 | VCC=5.5V | | | 1 | μA | |
| IIH | I/OビンHighレヘル入力 | 漏れ電流 | 確実なH/L範囲 | | | 1 | μΑ | |
| R _{RST} | RESETピン プルアップ 抵 | 抗 | | 20 | | 100 | kΩ | |
| Rpu | I/Oピン プルアップ抵抗 | | | 20 | | 100 | K12 | |
| VACIO | アナログレ訪盟スカホタ | ち(ナフセット)電圧 | VCC<3.6V, Vin<0.5V | | <15 | 60(注5) | mV | |
| VACIO | ACIO アナログ比較器入力変位(オフセット)電圧 - | | VCC>3.6V, Vin<0.5V | | <15 | 500 (<mark>注5</mark>) | III V | |
| IACLK | アナログ比較器入力漏れ電流 | | VCC=5V, Vin=VCC/2 | -50 | | 50 | nA | |
| tions | アナログ比較器伝播遅如 | 14月11日 | VCC=2.7V | | 750 | | na | |
| CACPD | // 中/ 比較 品口 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 | 〒441日 | VCC=4.0V | | 500 | | ns | |

注1: Lowレベルの認識が保証される最高電圧です。

注2: Highレヘルの認識が保証される最低電圧です。

注3: 各I/Oポートは安定状態(非過渡時)に於いて検査条件(ポートBはVCC=3Vで10mA,VCC=5Vで20mA、他のポートはVCC=3Vで 5mA,VCC=5Vで10mA)よりも多くの吸い込み電流を流すことができますが、次の条件を厳守しなければなりません。

- 1. 全ポートのIOLの合計が400mAを超えるべきではありません。
- 2. ポートA7~0、C7~4、G2のIOLの合計が100mAを超えるべきではありません。
- 3. ポートB7~0、E7~0、G5~3のIOLの合計が100mAを超えるべきではありません。
- 4. ポートC3~0、D7~0、G1~0のIOLの合計が100mAを超えるべきではありません。

5. ポートF7~0のIOLの合計が100mAを超えるべきではありません。

IOLが検査条件を超える場合、VOLも仕様書での値を超えます。表の検査条件よりも大きな吸い込み電流を流すことは保証 されません。

(注4,5)は次頁を参照してください。

- 注4: 各I/Oポートは安定状態(非過渡時)に於いて検査条件(ポートBはVCC=3Vで10mA,VCC=5Vで20mA、他のポートはVCC=3Vで 5mA,VCC=5Vで10mA)よりも多くの吐き出し電流を流すことができますが、次の条件を厳守しなければなりません。
 - 1. 全ポートのIOHの合計が400mAを超えるべきではありません。
 - 2. ポートA7~0、C7~4、G2のIOHの合計が100mAを超えるべきではありません。
 - 3. ポートB7~0、E7~0、G5~3のIOHの合計が100mAを超えるべきではありません。
 - 4. ポートC3~0、D7~0、G1~0のIOHの合計が100mAを超えるべきではありません。
 - 5. ポートF7~0のIOHの合計が100mAを超えるべきではありません。

IOHが検査条件を超える場合、VOHも仕様書での値を超えます。表の検査条件よりも大きな吐き出し電流を流すことは保証 されません。

注5: これらの値は特性付けに基づきます。従って、製品での上限は保証できません。

28.2.1. ATmega329P DC特性

表28-2. TA=-40℃~85℃, VCC=1.8V~5.5V (特記事項を除く)

| シンホル | 項目 | 条件 | 最小 | 代表 | 最大 | 単位 |
|------|-------------------|--------------------|----|------|------|------|
| | | VCC=2V, 1MHz | | 0.5 | 0.75 | |
| | 活動動作消費電流 (注1) | VCC=3V, 4MHz | | 2.6 | 3.5 | |
| | | VCC=5V, 8MHz | | 9.0 | 12.0 | A |
| | アイドル動作消費電流 (注1) | VCC=2V, 1MHz | | 0.14 | 0.25 | mA |
| ICC | | VCC=3V, 4MHz | | 0.75 | 1.5 | |
| ICC | | VCC=5V, 8MHz | | 2.9 | 5.0 | |
| | パワーセーブ動作消費電流 (注2) | 32.768kHz VCC=1.8V | | 0.75 | | |
| | | TOSC許可 VCC=3V | | 1.0 | | 11 (|
| | パワーダウン動作消費電流 (注2) | VCC=3V,WDT許可 | | 6.7 | 15.0 | μA |
| | | VCC=3V,WDT禁止 | | 0.2 | 2.0 | |

注1: 電力削減レシブスタ(PRR)で全ビットが設定(1)されます。

注2:25℃に対する代表と最大の値。最大値は製造での検査限度です。

28.2.2. ATmega3290P DC特性

表28-3. TA=-40℃~85℃, VCC=1.8V~5.5V(特記事項を除く)

| シンボル | 項目 | 条件 | 最小 | 代表 | 最大 | 単位 |
|------|--------------------|--------------------|----|------|------|----|
| | | VCC=2V, 1MHz | | 0.5 | 0.75 | |
| | 活動動作消費電流 (注1) | VCC=3V, 4MHz | | 2.6 | 3.5 | |
| | | VCC=5V, 8MHz | | 9.0 | 12.0 | mA |
| | | VCC=2V, 1MHz | | 0.14 | 0.25 | ША |
| ICC | アイドル動作消費電流 (注1) | VCC=3V, 4MHz | | 0.75 | 1.5 | |
| | | VCC=5V, 8MHz | | 2.9 | 5.0 | |
| | パワーセーフ、動作消費電流 (注2) | 32.768kHz VCC=1.8V | | 0.75 | | |
| | | TOSC許可 VCC=3V | | 1.0 | | μA |
| | パワーダウン動作消費電流 (注2) | VCC=3V,WDT許可 | | 6.7 | 15.0 | μΛ |
| | | VCC=3V,WDT禁止 | | 0.2 | 2.0 | |

注1: 電力削減レジスタ(PRR)で全ビットが設定(1)されます。 注2: 25℃に対する代表と最大の値。最大値は製造での検査限度です。





28.3. 速度勾配

最高周波数は動作電圧に依存します。図28-1.~4.で示されるように最高周波数対動作電圧曲線は1.8~2.7V間と2.7~4.5V間で直線です。



図28-2. ATmega329PV/3290PVの最高周波数対VCC

| | 動作周波 | 数 | | | |
|---------------|------|-----|-----|----------|---------|
| 10MHz 4MHz | | | 安全動 | 作領域 I | Vcc |
| | | 1.8 | 2.7 | 4.5 | 5.5 (V) |

28.4. クロック特性

表28-4. 校正付き内蔵RC発振器の校正精度

| 校正種別 | 周波数 | Vcc | 温度 | 校正精度 |
|-------|------------|------------------|--------------------------|-----------|
| 工場校正 | 8.0MHz | 3V | $25^{\circ}\!\mathrm{C}$ | ±10% |
| 使用者校正 | 7.3~8.1MHz | $1.8 \sim 5.5 V$ | -40∼85°C | $\pm 1\%$ |




表28-5. 外部クロック特性

| シンホ゛ル | 項目 | VCC=1.8~5.5V | | VCC=2.7~5.5V | | VCC=4.5~5.5V | | 単位 | |
|-------------------|---------------|--------------|-----|--------------|-----|--------------|-----|-----|--|
| 951 IV | 現日 | 最小 | 最大 | 最小 | 最大 | 最小 | 最大 | 単位 | |
| 1/tclcl | クロック周波数 | 0 | 4 | 0 | 10 | 0 | 20 | MHz | |
| tclcl | クロック周期 | 250 | | 100 | | 50 | | | |
| t _{CHCX} | Highレヘル時間 | 100 | | 40 | | 20 | | ns | |
| t _{CLCX} | Lowレヘンル時間 | 100 | | 40 | | 20 | | | |
| t _{CLCH} | 上昇時間 | | 2.0 | | 1.6 | | 0.5 | 110 | |
| t _{CHCL} | 下降時間 | | 2.0 | | 1.6 | | 0.5 | μs | |
| ⊿tclcl | 隣接クロック周期間の変化率 | | 2 | | 2 | | 2 | % | |

注:詳細については20頁の「外部クロック信号」を参照してください。

28.5. システムとリセットの特性

表28-6. リセット、低電圧検出(BOD)、内部基準電圧の特性

| シンホ゛ル | 項目 | 条件 | 最小 | 代表 | 最大 | 単位 |
|-------------------|-----------------|---------------------|--------|-----|--------|----|
| V _{RST} | RESETピン閾値電圧 | VCC=3V | 0.2VCC | | 0.9VCC | V |
| t _{RST} | RESETピンでの最小パルス幅 | VCC-3V | 2.5 | | | μs |
| V _{HYST} | 低電圧検出ヒステリシス電圧 | | | 50 | | mV |
| t _{BOD} | 最小低電圧検出時間 | | | 2 | | μs |
| V _{BG} | 基準電圧 | | 1.0 | 1.1 | 1.2 | V |
| t _{BG} | 起動時間 | VCC=2.7V TA=25°C | | 40 | 70 | μs |
| I _{BG} | 消費電流 | 17-23 C | | 15 | | μA |

28.6. 標準電源ONリセット

この電源ONリセットの実装はATmega329P/3290Pの初期版で存在します。下表はこの電源ONリセットの特性を記述し、以下のデバイスに対してだけ有効です。

- ATmega329P : 改訂Bとそれ以前
- ATmega3290P: 改訂Bとそれ以前

表28-7. 標準電源ONリセット特性 (TA=-40℃~85℃)

| シンホル | 項目 | 最小 | 代表 | 最大 | 単位 |
|--------|---------------------|------|-----|-----|------|
| Vpot | 上昇時電源ONJセット閾値電圧 | 0.7 | 1.0 | 1.4 | V |
| V PO I | 下降時電源ONリセット閾値電圧(注1) | 0.05 | 0.9 | 1.3 | V |
| SRON | 電源ON電圧傾斜率 | 0.01 | | 4.5 | V/ms |

注1:供給電圧がこの電圧以下にならないと、上昇時の電源ONリセットは動作しません。

28.7. 強化電源ONリセット

この電源ONJセットの実装はATmega329P/3290Pの新版で存在します。下表はこの電源ONJセットの特性を記述し、以下のデバイスに対してだけ有効です。

- ATmega329P : 改訂Cとそれ以降
- ATmega3290P: 改訂Cとそれ以降

表28-8. 強化電源ONリセット特性 (TA=-40℃~85℃)

| シンホ゛ル | 項目 | 最小 | 代表 | 最大 | 単位 |
|-------|---------------------|------|-----|-----|------|
| VDOT | 上昇時電源ONリセット閾値電圧 | 1.1 | 1.4 | 1.6 | V |
| VPOT | 下降時電源ONJセット閾値電圧(注1) | 0.6 | 1.3 | 1.6 | v |
| SRON | 電源ON電圧傾斜率 | 0.01 | | 10 | V/ms |

注: 値は指針だけです。

注1:供給電圧がこの電圧以下にならないと、上昇時の電源ONリセットは動作しません。

28.8. 低電圧検出 (BOD)

| 表28-9. BODLEVELヒュース [*] (VBOT) 設定(注1) | | | | | | | | | |
|--|------------------|-----|-----|----|--|--|--|--|--|
| BODLEVEL2,0 | 最小 | 代表 | 最大 | 単位 | | | | | |
| 11 | 低電圧検出(BOD)リセット禁止 | | | | | | | | |
| 1 0 | 1.7 | 1.8 | 2.0 | | | | | | |
| 0 1 | 2.5 | 2.7 | 2.9 | V | | | | | |
| 0 0 | 4.1 | 4.3 | 4.5 | | | | | | |

注1: いくつかのデバイスでVBOTが公称最低動作電圧以下の可能性があり ます。この状態のデバイスについては、製造検査中、VCC=VBOTに落と して検査されます。これはマイクロコントローラの正しい動作がもはや保証さ れない電圧になる前に、低電圧検出(BOD)リセットが起きることを保証し ます。この検査はATmega329P/3290PについてBODLEVEL=01を、 ATmega329PV/3290PVについてBODLEVEL=10を使って実行されま す。





28.9. SPIタイミング特性




図28-5. SPI タイミング必要条件(従装置動作)




表28-10. SPI タイミング特性

| 番号 | 項目 | 動作種別 | 最小 | 代表 | 最大 | 単位 |
|----|-----------------------|------|-------------------|---------------------|----|----|
| 1 | SCK周期 | 主装置 | | 表18−5 .参照 | | |
| 2 | SCK High/Low期間 | 主装置 | | 50%デューティ比 | | |
| 3 | SCK上昇/下降時間 | 主装置 | | 3.6 | | |
| 4 | 入力データ 準備時間 | 主装置 | | 10 | | |
| 5 | 入力データ保持時間 | 主装置 | | 10 | | |
| 6 | 出力からSCK変移時間 | 主装置 | | 0.5t _{SCK} | | ns |
| 7 | SCKからの出力遅延時間 | 主装置 | | 10 | | |
| 8 | SCKからのHigh出力時間 | 主装置 | | 10 | | |
| 9 | SS↓からの出力遅延時間 | 従装置 | | 15 | | |
| 10 | SCK周期 | 従装置 | 4t _{CK} | | | |
| 11 | SCK High/Low期間 (注) | 従装置 | 2t _{CK} | | | |
| 12 | SCK上昇/下降時間 | 従装置 | | 1.6 | | μs |
| 13 | 入力データ 準備時間 | 従装置 | 10 | | | |
| 14 | 入力データ保持時間 | 従装置 | tск | | | |
| 15 | SCKからの出力遅延時間 | 従装置 | | 15 | | nc |
| 16 | SCKからのSS↑遅延時間 | 従装置 | 20 | | | ns |
| 17 | SS↑からの出力Hi-Z遅延時間 | 従装置 | | 10 | | |
| 18 | <u>SS</u> ↓からのSCK遅延時間 | 従装置 | 20t _{CK} | | | |

注: SPIプログラミングでの最小SCK High/Low期間は、2tCLCL(tCK<12MHz)、3tCLCL(tCK≧12MHz)です。

28.10. A/D変換器特性 (暫定)

| シンボル | 項目 | | 条件 | 最小 | 代表 | 最大 | 単位 |
|------|---|-----------------------|----------------------------|-----------|------|----------|------|
| | 分解能 | シンクル エント・プ | 力変換 | | 10 | | ビット |
| | ⑦ 胖 拒 | 差動入力変換 | <u>4</u> | | 8 | | LŸr |
| | 絶対精度 | | 変換クロック=200kHz | | 2 | 2.5 | |
| | | シンク・ル エント・ | 変換クロック=1MHz | | 2.5 | | |
| | (積分非直線性誤差、 微分非直線性誤差、 量子化誤差、利得誤差、 変位(オフセット)誤差を含む) | 入力変換 VCC=4V | 変換クロック=200kHz 雑音低減動作 | | 2 | | |
| | | VREF=4V | 変換クロック=1MHz 雑音低減動作 | | 2.5 | | LSB |
| | 積分非直線性誤差 | 1 | | | 1.25 | | |
| | 微分非直線性誤差 | シングルエントプ VCC=4V、VR | | | 0.25 | | |
| | 利得誤差 | 変換クロック=20 | | | 2 | | |
| | 変位(オフセット)(セロ)誤差 | | 011112 | | 1.25 | | |
| | 変換時間 | 連続変換動作 | Ē | 13 | | 260 | μs |
| | 変換クロック周波数 | | | 0.05 | | 1 | MHz |
| AVCC | アナログ供給電圧 | | | VCC-0.3 | | VCC+0.3 | |
| Vref | 基準電圧 | シングル エンドブ | 力変換 | 1.0 | | AVCC | |
| VKEF | 本中电/上 | 差動入力変換 | | 1.0 | | AVCC-0.5 | V |
| | | シングル エンドブ | 力変換 | GND | | VREF | v |
| VIN | 入力電圧 | 差動入力変換 | チャネルピン入力 | GND | | AVCC | |
| | | 左朝八刀发扬 | * 入力差電圧(<mark>注1</mark>) | -0.85VREF | | VREF | |
| | 入力周波数帯域 | シングル エンドブ | 力変換 | | 38.5 | | kHz |
| | 八刀向伋奴帝域 | 差動入力変換 | | | 4 | | KLIZ |
| Vint | 内蔵基準電圧 | | | 1.0 | 1.1 | 1.2 | V |
| Rref | 基準電圧入力インピーダンス | | | | 32 | | kΩ |
| Rain | アナログ入力インピーダンス | | | | 100 | | MΩ |

注1: 差動チャネル間の差電圧(訳補: 最低入力電圧がチャネルピン入力電圧で規定されることに注意してください。)

28.11. LCD制御器特性

表28-12. LCD制御器特性

| シンホル | 項目 | 条件 | 最小 | 代表 | 最大 | 単位 |
|------|--------------|--------------|----|----|----|-----|
| ILCD | LCD駆動部駆動電流 | 全COM,SEGピン合計 | | 6 | | μA |
| RSEG | SEG出力インピーダンス | | | 10 | | kΩ |
| RCOM | COM出力インピーダンス | | | 2 | | K12 |





29. 代表特性

以下の図は代表的な特性を示します。これらの図は製造中に検査されていません。全ての消費電流測定は全I/Oピンを入力として設定した内部プルアップ許可で行われています。電源幅振幅の方形波発振器がクロック源として使われています。

活動動作とアイドル動作の全ての消費電流測定は電力削減レジスタ(PRR)の全ビットが設定(1)で行なわれ、従って関係周辺機能部は OFFにされます。これらの測定中にアナログ比較器も禁止されます。

パワーダウン動作での消費電力はクロック選択と無関係です。

消費電流は動作電圧、動作周波数、I/Oピンの負荷、I/Oピンの切り替え速度、命令実行、周囲温度のような様々な要素の関数です。 支配的な要素は動作電圧と動作周波数です。

容量性負荷のピンの引き込み電流は(1つのピンに対して) CL(負荷容量)×VCC(動作電圧)×f(I/Oピンの平均切り替え周波数) として推測できます。

デバイスは検査範囲よりも高い周波数特性を示します。デバイスは注文番号が示す周波数よりも高い周波数での機能特性を保証されません。

ウォッチトック、タイマ許可のパワーダウン動作での消費電流とウォッチト、ック、タイマ禁止のパワーダウン動作での消費電流間の違いは、ウォッチト、ック、タイマによって引き込んだ(消費した)差電流を表します。

29.1. ATmega329P

29.1.1. 活動動作消費電流








図29-2. ATmega329P : 活動動作消費電流 対 周波数 (1MHz~20MHz)




















29.1.2. アイドル動作消費電流










図29-8. ATmega329P: アイドル動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)





29.1.3. 周辺機能部供給電流


以下の表と式は活動動作とアイドル動作で個別周辺機能部対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については26頁の「電力削減レジスタ(PRR)」をご覧ください。

| 表29-1. 各部追加消費電流(絶対値:µA) | | | | 表29-2. 各部追加消費電流 (相対値:%) | | | | |
|-------------------------|---------|---------|---------|-------------------------|-------------------|---------------------|--|--|
| PRR内ビット | 1MHz,2V | 2MHz,4V | 8MHz,5V | PRR内ビット | 活動動作(図29-1,図29-2) | アイドル動作(図29-6,図29-7) | | |
| PRADC | 19 | 102 | 395 | PRADC | 4.2 | 9.0 | | |
| PRUSART0 | 9 | 57 | 240 | PRUSART0 | 2.3 | 4.9 | | |
| PRSPI | 11 | 68 | 276 | PRSPI | 2.7 | 5.9 | | |
| PRTIM1 | 5 | 30 | 116 | PRTIM1 | 1.2 | 2.6 | | |
| PRLCD | 6 | 38 | 150 | PRLCD | 1.5 | 3.2 | | |

表29-1.で一覧される以外のVCCと周波数設定については表29-2.からの数値を元に代表的な消費電流を計算できます。


例1: VCC=3V, f=1MHzでUSART0,SPI,タイマ/カウンタ1が許可されたアイトル動作での予測される消費電流を計算します。表29-2.のアイトル動作列からUSART0が4.9%、SPIが5.9%、タイマ/カウンタ1が2.6%追加する必要を知ります。図29-7.を読み、VCC=3V, f=1MHzでのアイトル動作消費電流が約0.21mAである事を得ます。USART0,SPI,タイマ/カウンタ1許可のアイトル動作での総消費電流を得ます。総消費電流=0.21mA×(1+0.049+0.059+0.026)≒0.24mA

29.1.4. パワーダウン動作消費電流











29.1.5. パワーセーフ 動作消費電流



29.1.6. スタンバイ動作消費電流



注: セラはセラミック振動子

29.1.7. ピン フ[°]ルアッフ[°]

図29-14. ATmega329P : I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図29-15. ATmega329P: I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)






図29-16. ATmega329P : I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




















図29-19. ATmega329P: RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



29.1.8. ピン駆動能力

図29-20. ATmega329P : I/Oピン(ポートA,C,D,E,F,G) 吸い込み電流 対 出力電圧 (VCC=1.8V)









図29-22. ATmega329P : I/Oピン(ポートB) 吸い込み電流 対 出力電圧 (VCC=5V)










図29-24. ATmega329P : I/Oピン(ポートA,C,D,E,F,G) 吸い込み電流 対 出力電圧 (VCC=2.7V)







図29-25. ATmega329P : I/Oピン(ポートA,C,D,E,F,G) 吸い込み電流 対 出力電圧 (VCC=5V)











図29-28. ATmega329P : I/Oピン(ボートB) 吐き出し電流 対 出力電圧 (VCC=5V)










図29-30. ATmega329P: I/Oピン(ポートA,C,D,E,F,G) 吐き出し電流 対 出力電圧 (VCC=2.7V)





図29-31. ATmega329P : I/Oピン(ポートA,C,D,E,F,G) 吐き出し電流 対 出力電圧 (VCC=5V)



29.1.9. ピン 閾値とヒステリシス

図29-32. ATmega329P: I/Oピン(ポートB)入力閾値(スレッショールト)電圧対動作電圧(VIH,1読み値) TA=−40°C TA=25°C TA=85°C 3 2.52 閾値電圧 VThreshold (V) 1.5 1 0.5 0 1.5 2 2.53 4.55 5.53.54 動作電圧: VCC (V)









図29-34. ATmega329P : I/Oピン(ポートB)入力ヒステリシス電圧 対 動作電圧















図29-37. ATmega329P: I/Oピン(ポートA,C,D,E,F,G)入力ヒステリシス電圧 対 動作電圧






図29-39. ATmega329P: RESET入力閾値(スレッショールト)電圧対動作電圧(VIL,0読み値)





図29-40. ATmega329P : RESET入力ヒステリシス電圧 対 動作電圧







29.1.10. 内部発振器周波数

図29-41. ATmega329P : ウォッチトック 発振器周波数 対 動作電圧







図29-42. ATmega329P : ウォッチトック 発振器周波数 対 動作温度












図29-45. ATmega329P:校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



29.1.11. 周辺機能部消費電流



















図29-49. ATmega329P: A/D変換器消費電流 対 動作電圧 (1MHz A/D変換クロック)

























29.1.12. リセット消費電流とリセット パルス幅







図29-57. ATmega329P : リセット パルス幅 対 動作電圧









29.2. ATmega3290P

29.2.1. 活動動作消費電流









図29-60. ATmega3290P:活動動作消費電流 対 動作電圧(内蔵RC発振器,8MHz)








図29-62. ATmega3290P:活動動作消費電流対動作電圧(32kHzクリスタル発振子)




29.2.2. アイト ル動作消費電流















図29-66. ATmega3290P: 7仆ル動作消費電流対動作電圧(内蔵RC発振器,CKDIV8=プログラム(0),1MHz)



29.2.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については26頁の「電力削減レジスタ(PRR)」をご覧ください。

| 表29−3. 各部追加消費電流 (絶対値:µA) | | | | | | | | |
|---------------------------------|---------|---------|---------|--|--|--|--|--|
| PRR内ビット | 1MHz,2V | 2MHz,4V | 8MHz,5V | | | | | |
| PRADC | 19 | 102 | 395 | | | | | |
| PRUSART0 | 9 | 57 | 240 | | | | | |
| PRSPI | 11 | 68 | 276 | | | | | |
| PRTIM1 | 5 | 30 | 116 | | | | | |
| PRLCD | 6 | 38 | 150 | | | | | |


表29-4. 各部追加消費電流 (相対値:%)

| PRR内ビット | 活動動作(図29-58,図29-59) | アイドル動作(図29-63,図29-64) |
|----------|---------------------|-----------------------|
| PRADC | 4.2 | 9.0 |
| PRUSART0 | 2.3 | 4.9 |
| PRSPI | 2.7 | 5.9 |
| PRTIM1 | 1.2 | 2.6 |
| PRLCD | 1.5 | 3.2 |


表29-3.で一覧される以外のVCCと周波数設定については表29-4.からの数値を元に代表的な消費電流を計算できます。

例1: VCC=3V, f=1MHzでUSART0,SPI,タイマ/カウンタ1が許可されたアイドル動作での予測される消費電流を計算します。表29-4.のアイドル動作列からUSART0が4.9%、SPIが5.9%、タイマ/カウンタ1が2.6%追加する必要を知ります。図29-64.を読み、VCC=3V, f=1MHzでのアイドル動作消費電流が約0.21mAである事を得ます。USART0,SPI,タイマ/カウンタ1許可のアイドル動作での総消費電流を得ます。 総消費電流=0.21mA×(1+0.049+0.059+0.026)≒0.24mA

29.2.4. パワーダウン動作消費電流














29.2.5. パワーセーブ動作消費電流




29.2.6. スタンバイ動作消費電流



29.2.7. ヒ[°]ン フ[°]ルアッフ[°]








図29-73. ATmega3290P : I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)







図29-74. ATmega3290P: RESETプルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




















29.2.8. ピン駆動能力















図29-80. ATmega3290P : I/Oピン(ポートA,C,D,E,F,G,H,J) 吸い込み電流 対 出力電圧 (VCC=1.8V)



















図29-83. ATmega3290P : I/Oピン(ポートB) 吐き出し電流 対 出力電圧 (VCC=1.8V)













図29-86. ATmega3290P : I/Oピン(ポートA,C,D,E,F,G,H,J) 吐き出し電流 対 出力電圧 (VCC=1.8V)

















29.2.9. ピン 閾値とヒステリシス















図29-92. ATmega3290P: I/Oピン(ホートA,C,D,E,F,G,H,J)入力閾値(スレッショールト)電圧対動作電圧(VIH,1読み値)

















図29-95. ATmega3290P: RESET入力閾値(スレッショールト)電圧対動作電圧(VIH,1読み値)











29.2.10. 内部発振器周波数
















図29-101. ATmega3290P: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





29.2.11. 周辺機能部消費電流







図29-104. ATmega3290P: A/D変換器消費電流 対 動作電圧 (50kHz A/D変換クロック)


































29.2.12. リセット消費電流とリセット パルス幅






図29-113. ATmega3290P: リセット消費(供給)電流 対 周波数 (1MHz~20MHz)









30. レジスタ要約

| | バスタ領域 (1/ | | L* L0 | 1.8 1.= | | 1.* 1.0 | | | | Ŧ |
|-----------------------|------------------|--|----------------|------------------|------------------|------------------|------------------|------------------|------------------|------------|
| ドレス | レジスタ略称 | ビット7 | ビット6 | ヒット5 | ヒット4 | ビット3 | ビット2 | ビット1 | ビットロ | 頁 |
| \$FF) | LCDDR19 | SEG339 | SEG338 | SEG337 | SEG336 | SEG335 | SEG334 | SEG333 | SEG332 | 160 |
| \$FE) | LCDDR18 | SEG331 | SEG330 | SEG329 | SEG328 | SEG327 | SEG326 | SEG325 | SEG324 | 160 |
| \$FD) | LCDDR17 | SEG323 | SEG322 | SEG321 | SEG320 | SEG319 | SEG318 | SEG317 | SEG316 | 160 |
| \$FC) | LCDDR16 | SEG315 | SEG314 | SEG313 | SEG312 | SEG311 | SEG310 | SEG309 | SEG308 | 160 |
| \$FB) | LCDDR15 | SEG307 | SEG306 | SEG305 | SEG304 | SEG303 | SEG302 | SEG301 | SEG300 | 160 |
| | LCDDR13 | SEG307 SEG239 | SEG300 | SEG303 | SEG304 SEG236 | SEG303 | SEG302 SEG234 | SEG301 SEG233 | SEG300 | |
| <u>\$FA)</u> | | | | | | | | | | 160 |
| <u>\$F9)</u> | LCDDR13 | SEG231 | SEG230 | SEG229 | SEG228 | SEG227 | SEG226 | SEG225 | SEG224 | 160 |
| \$F8) | LCDDR12 | SEG223 | SEG222 | SEG221 | SEG220 | SEG219 | SEG218 | SEG217 | SEG216 | 160 |
| \$F7) | LCDDR11 | SEG215 | SEG214 | SEG213 | SEG212 | SEG211 | SEG210 | SEG209 | SEG208 | 160 |
| \$F6) | LCDDR10 | SEG207 | SEG206 | SEG205 | SEG204 | SEG203 | SEG202 | SEG201 | SEG200 | 160 |
| \$F5) | LCDDR9 | SEG139 | SEG138 | SEG137 | SEG136 | SEG135 | SEG134 | SEG133 | SEG132 | 160 |
| \$F4) | LCDDR8 | SEG135 SEG131 | SEG130 | SEG131 SEG129 | SEG130 SEG128 | SEG133 SEG127 | SEG134 SEG126 | SEG135 SEG125 | SEG132 | 160 |
| | | | | | | | | | | |
| \$F3) | LCDDR7 | SEG123 | SEG122 | SEG121 | SEG120 | SEG119 | SEG118 | SEG117 | SEG116 | 160 |
| \$F2) | LCDDR6 | SEG115 | SEG114 | SEG113 | SEG112 | SEG111 | SEG110 | SEG109 | SEG108 | 160 |
| \$F1) | LCDDR5 | SEG107 | SEG106 | SEG105 | SEG104 | SEG103 | SEG102 | SEG101 | SEG100 | 160 |
| \$F0) | LCDDR4 | SEG039 | SEG038 | SEG037 | SEG036 | SEG035 | SEG034 | SEG033 | SEG032 | 160 |
| \$EF) | LCDDR3 | SEG031 | SEG030 | SEG029 | SEG028 | SEG027 | SEG026 | SEG025 | SEG024 | 160 |
| <u>\$EE)</u> | LCDDR2 | SEG031 SEG023 | SEG030 | SEG025 SEG021 | SEG020 | SEG021 SEG019 | SEG020 | SEG023 SEG017 | SEG024 SEG016 | 160 |
| | | | | | | | | | | |
| \$ED) | LCDDR1 | SEG015 | SEG014 | SEG013 | SEG012 | SEG011 | SEG010 | SEG009 | SEG008 | 160 |
| <u>\$EC)</u> | LCDDR0 | SEG007 | SEG006 | SEG005 | SEG004 | SEG003 | SEG002 | SEG001 | SEG000 | 160 |
| \$EB) | 予約 | | | | | | | | | |
| \$EA) | 予約 | | | | | | | | | |
| \$E9) | 予約 | | | | | | | | | |
| \$E8) | 予約 | | | | | | | | | |
| \$E7) | LCDCCR | LCDDC2 | LCDDC1 | LCDDC0 | LCDMDT | LCDCC3 | LCDCC2 | LCDCC1 | LCDCC0 | 159 |
| | | LCDDC2 | | | | LUDUUS | | | | |
| <u>\$E6)</u> | LCDFRR | - | LCDPS2 | LCDPS1 | LCDPS0 | - | LCDCD2 | LCDCD1 | LCDCD0 | 158 |
| \$E5) | LCDCRB | LCDCS | LCD2B | LCDMUX1 | | LCDPM3 | LCDPM2 | LCDPM1 | LCDPM0 | 157 |
| \$E4) | LCDCRA | LCDEN | LCDAB | - | LCDIF | LCDIE | LCDBD | LCDCCD | LCDBL | 157 |
| \$E3) | 予約 | | | | | | | | | |
| \$E2) | 予約 | | | | | | | | | |
| \$E1) | 予約 | | | | | | | | | |
| \$E0) | 予約 | | | | | | | | | |
| | | | | | | | | | | |
| <u>\$DF)</u> | 予約 | | | | | | | | | |
| \$DE) | 予約 | | | | | | | | | |
| \$DD) | PORTJ | — | PORTJ6 | PORTJ5 | PORTJ4 | PORTJ3 | PORTJ2 | PORTJ1 | PORTJ0 | 60 |
| \$DC) | DDRJ | — | DDJ6 | DDJ5 | DDJ4 | DDJ3 | DDJ2 | DDJ1 | DDJ0 | 60 |
| \$DB) | PINJ | - | PINJ6 | PINJ5 | PINJ4 | PINJ3 | PINJ2 | PINJ1 | PINJ0 | 60 |
| \$DA) | PORTH | PORTH7 | PORTH6 | PORTH5 | PORTH4 | PORTH3 | PORTH2 | PORTH1 | PORTH0 | 59 |
| \$D9) | DDRH | DDH7 | DDH6 | DDH5 | | DDH3 | DDH2 | | DDH0 | 59 |
| | | | | | DDH4 DINU4 | | | DDH1 DINU1 | | |
| <u>\$D8)</u> | PINH | PINH7 | PINH6 | PINH5 | PINH4 | PINH3 | PINH2 | PINH1 | PINH0 | 60 |
| <u>\$D7)</u> | 予約 | | | | | | | | | |
| \$D6) | 予約 | | | | | | | | | |
| \$D5) | 予約 | | | | | | | | | |
| \$D4) | 予約 | | | | | | | | | |
| \$D3) | 予約 | | | | | | | | | |
| <u>\$D3)</u> \$D2) | 予約 | | | | | | | | | |
| | | | | | | | | | | |
| <u>\$D1)</u> | 予約 | | | | | | | | | |
| <u>\$D0)</u> | 予約 | | | | | | | | | |
| \$CF) | 予約 | | | | | | | | | |
| \$CE) | 予約 | | | | | | | | | |
| \$CD) | 予約 | | | | | | | | | |
| \$CC) | 予約 | | | | | | | | | |
| <u>\$CB)</u> | 予約 | | | | | | | | | |
| | | | | | | | | | | |
| <u>\$CA)</u> | 予約 | | | | | | | | | |
| \$C9) | 予約 | | | | | | | | | |
| \$C8) | 予約 | | | | | | | | | |
| \$C7) | 予約 | | | | | | | | | |
| <u>\$C6)</u> | UDR | | | | USART デ | ータレバブスタ | 1 | | | 125 |
| | | | | | USART / | | + | + | DD11- 0) | 120 |
| \$C5) | UBRRH | USART ボーレート レジズタ上位 (UBRR11~8) USART ボーレート レジズタ下位 (UBRR7~0) | | | | | | 127 | | |
| A C () | UBRRL | | 1 | USART | ホーレートレジ | <u> メタト位 (UE</u> | $(RR7 \sim 0)$ | | | |
| \$C4) | | | | | | | | | | |
| \$C3) | 予約 | | | | | | | | | |
| 1 7 | 予約 UCSRC | - | UMSEL | UPM1 | UPM0 | USBS | UCSZ1 | UCSZ0 | UCPOL | 126 |
| \$C3) | | – RXCIE | UMSEL TXCIE | UPM1 UDRIE | UPM0 RXEN | USBS TXEN | UCSZ1 UCSZ2 | UCSZ0 RXB8 | UCPOL TXB8 | 126 126 |

注:暗背景のレジスタとビットはATmega3290Pでだけ利用可能です。

| 拡張I/Oレシ | バスタ領域 (2/ | (3) | | | | | | | | |
|------------------|---------------------------------|--------------|---------|-----------------|----------------------|---|-------------------|----------|---------|-------------------|
| アト・レス | レジスタ略称 | ビット7 ビット7 | ヒット6 | ヒット5 | ビット4 | ビット3 | ビット2 | ビット1 | ビットロ | 頁 |
| (\$BF) | 予約 | | | | | | | | | |
| (\$BE) (\$BD) | 予約予約 | | | | | | | | | |
| (\$BC) | 予約 | | | | | | | | | |
| (\$BB) | 予約 | | | | | | | | | |
| (\$BA) (\$B9) | USIDR USISR | USISIF | USIOIF | USIPF | USI デー USIDC | タレジスタ USICNT3 | USICNT2 | USICNT1 | USICNT0 | 136 |
| (\$B8) | USISR | USISIF | USIOIF | USIPF USIWM1 | USIWM0 | USICN13 USICS1 | USICN12 USICS0 | USICINTI | USICNIU | <u>135</u> 135 |
| (\$B7) | 予約 | C DIDIL | o brong | o bi ti ti ti | | | | | | 100 |
| (\$B6) | ASSR | - | - | - | EXCLK | AS2 | TCN2UB | OCR2UB | TCR2UB | 105 |
| (\$B5) (\$B4) | <u>予約</u> 予約 | | | | | | | | | |
| (\$B3) | OCR2A | | | , | | 比較Aレジス/ | \$ \$ | | | 104 |
| (\$B2) | TCNT2 | | | ´ | <u>৯</u> /২/; | カウンタ2 | | | | 104 |
| (\$B1) | 予約 | DOCAL | | 001/044 | 001/040 | UVO) (Or | 0000 | 0001 | 0000 | 100 |
| (\$B0) (\$AF) | TCCR2A 予約 | FOC2A | WGM20 | COM2A1 | COM2A0 | WGM21 | CS22 | CS21 | CS20 | 103 |
| (\$AE) | 予約 | | | | | | | | | |
| (\$AD) | 予約 | | | | | | | | | |
| (\$AC) | 予約 | | | | | | | | | |
| (\$AB) (\$AA) | 予約予約 | | | | | | | | | |
| (\$A9) | 予約 | | | | | | | | | |
| (\$A8) | 予約 | | | | | | | | | |
| (\$A7) | 予約 | | | | | | | | | |
| (\$A6) (\$A5) | <u>予約</u> 予約 | | | | | | | | | |
| (\$A4) | 予約 | | | | | | | | | |
| (\$A3) | 予約 | | | | | | | | | |
| (\$A2) | 予約 | | | | | | | | | |
| (\$A1) (\$A0) | <u>予約</u> 予約 | | | | | | | | | |
| (\$9F) | 予約 | | | | | | | | | |
| (\$9E) | 予約 | | | | | | | | | |
| (\$9D) | 予約 | | | | | | | | | |
| (\$9C) (\$9B) | <u>予約</u> 予約 | | | | | | | | | |
| (\$9A) | 予約 | | | | | | | | | |
| (\$99) | 予約 | | | | | | | | | |
| (\$98) | 予約予約 | | | | | | | | | |
| (\$97) (\$96) | 予約 | | | | | | | | | |
| (\$95) | 予約 | | | | | | | | | |
| (\$94) | 予約 | | | | | | | | | |
| (\$93) (\$92) | 予約予約 | | | | | | | | | |
| (\$92) | 予約 | | | | | | | | | |
| (\$90) | 予約 | | | | | | | | | |
| (\$8F) | 予約 | | | | | | | | | |
| (\$8E) (\$8D) | 予約予約 | | | | | | | | | |
| (\$8D) (\$8C) | 予約 | | | | | | | | | |
| (\$8B) | OCR1BH | | · | | カウンタ1 比較 | | | | | 89 |
| (\$8A) | OCR1BL | | | タイマ/ | カウンタ1 比較 | Bレジスタ下化 | | | | 09 |
| (\$89) (\$88) | OCR1AH OCR1AL | | 1 | | カウンタ1 比較 カウンタ1 比較 | | | | | 89 |
| (\$87) | ICR1H | | • | + タイマ | /カウンタ1 捕獲 | していていた。 していていていた。 していていた。 していた。 | 자슈 | | | 00 |
| (\$86) | ICR1L | | | ष्ठ्री र | /カウンタ1 捕獲 | 簀レジスタ下位 | バイト | | | 89 |
| (\$85) | TCNT1H | | + | | | <u>1 上位バハ</u> | | | | 88 |
| (\$84) (\$83) | TCNT1L 予約 | | | | タイマ/カウンタ | 1 下位バイト | | | | |
| (\$83) | TCCR1C | FOC1A | FOC1B | - | - | - | - | - | - | 88 |
| (\$81) | TCCR1B | ICNC1 | ICES1 | _ | WGM13 | WGM12 | CS12 | CS11 | CS10 | 87 |
| (\$80) | TCCR1A | COM1A1 | COM1A0 | COM1B1 | COM1B0 | - | - | WGM11 | WGM10 | 86 |





| 拡張I/Oレシ | ゙スタ領域 (3/ | 3) | | | | | | | | |
|---------|------------------|---------|---------|----------|---------|----------|---------|----------|---------|---------|
| アトレス | レジスタ略称 | ビット7 | ビット6 | ビット5 | ビット4 | ビット3 | ビット2 | ビット1 | ビットロ | 頁 |
| (\$7F) | DIDR1 | - | - | - | - | - | - | AIN1D | AIN0D | 139 |
| (\$7E) | DIDR0 | ADC7D | ADC6D | ADC5D | ADC4D | ADC3D | ADC2D | ADC1D | ADC0D | 148 |
| (\$7D) | 予約 | | | | | | | | | |
| (\$7C) | ADMUX | REFS1 | REFS0 | ADLAR | MUX4 | MUX3 | MUX2 | MUX1 | MUX0 | 147 |
| (\$7B) | ADCSRB | 1 | ACME | _ | - | _ | ADTS2 | ADTS1 | ADTS0 | 138,148 |
| (\$7A) | ADCSRA | ADEN | ADSC | ADATE | ADIF | ADIE | ADPS2 | ADPS1 | ADPS0 | 148 |
| (\$79) | ADCH | | | | み上位 バイト | | | | | 149 |
| (\$78) | ADCL | | A/ | (Dデータレジン | 29下位バイト | (ADC7~0ま | たはADC1~ | -0) | | 149 |
| (\$77) | 予約 | | | | | | | | | |
| (\$76) | 予約 | | | | | | | | | |
| (\$75) | 予約 | | | | | | | | | |
| (\$74) | 予約 | | | | | | | | | |
| (\$73) | PCMSK3 | - | PCINT30 | PCINT29 | PCINT28 | PCINT27 | PCINT26 | PCINT25 | PCINT24 | 38 |
| (\$72) | 予約 | | | | | | | | | |
| (\$71) | 予約 | | | | | | | | | |
| (\$70) | TIMSK2 | - | - | - | - | - | - | OCIE2A | TOIE2 | 106 |
| (\$6F) | TIMSK1 | - | - | ICIE1 | - | - | OCIE1B | OCIE1A | TOIE1 | 90 |
| (\$6E) | TIMSK0 | - | - | - | - | - | - | OCIE0A | TOIE0 | 73 |
| (\$6D) | PCMSK2 | PCINT23 | PCINT22 | PCINT21 | PCINT20 | PCINT19 | PCINT18 | PCINT17 | PCINT16 | 38 |
| (\$6C) | PCMSK1 | PCINT15 | PCINT14 | PCINT13 | PCINT12 | PCINT11 | PCINT10 | PCINT9 | PCINT8 | 38 |
| (\$6B) | PCMSK0 | PCINT7 | PCINT6 | PCINT5 | PCINT4 | PCINT3 | PCINT2 | PCINT1 | PCINT0 | 38 |
| (\$6A) | 予約 | | | | | | | | | |
| (\$69) | EICRA | - | _ | _ | - | _ | - | ISC01 | ISC00 | 36 |
| (\$68) | 予約 | | | | | | | | | |
| (\$67) | 予約 | | | | | | | | | |
| (\$66) | OSCCAL | | 1 | 内蔵 | RC発振器 多 | を振校正値と | シスタ | 1 1 | | 21 |
| (\$65) | 予約 | | | | | | | | | |
| (\$64) | PRR | - | - | _ | PRLCD | PRTIM1 | PRSPI | PRUSART0 | PRADC | 26 |
| (\$63) | 予約 | | | | | | | | | |
| (\$62) | 予約 | | | | | | | | ~ | |
| (\$61) | CLKPR | CLKPCE | _ | _ | - | CLKPS3 | CLKPS2 | CLKPS1 | CLKPS0 | 21 |
| (\$60) | WDTCR | - | - | - | WDCE | WDE | WDP2 | WDP1 | WDP0 | 30 |

注:暗背景のレジスタとビットはATmega3290Pでだけ利用可能です。

注意: • 将来のデバイスとの共通性のため、アクセスされる場合の予約ビットは0を書かれるべきです。予約したI/Oメモリアドレスは決して書かれるべきではありません。

- アドレス範囲\$00~\$1F内のI/Oレシ、スタはSBIとCBI命令を使う直接ビットアクセスが可能です。これらのレシ、スタではSBISとSBIC命令を使うことによって単一ビット値が検査できます。
- いくつかの状態ビットはそれらへ論理1を書くことによって解除(0)されます。他の多くのAVRと異なり、CBIとSBI命令は指定ビットだけ操作し、故にこのような状態フラグを含むレジスタで使えます。CBIとSBI命令は\$00~\$1Fのレジスタだけで動作します。
- I/O指定命令INとOUTを使う時はI/Oアドレス\$00~\$3Fが使われなければなりません。LDとST命令を使ってデータ空間として I/Oレジスタをアドレス指定する時はこれらのアドレスに\$20が加算されなければなりません。ATmega329P/3290PはINとOUT命令 で予約した64位置で支援できるよりも多くの周辺部(機能)の複合マイクロコントローラです。SRAM(データ空間)内の拡張I/O空間は ST/STS/STDとLD/LDS/LDD命令だけが使えます。

| 標準I/Oレシ | ゙スタ領域 | | | | | | | | | |
|----------------------------|---------------------|-----------------|-----------------|---------------------------------------|-----------------|-----------------|-----------------|---------------------------------------|-----------------|-----------------|
| アドレス | レジスタ略称 | ビット7 | ヒット6 | ヒット5 | ビット4 | ヒット3 | ビット2 | ビット1 | ビットロ | 頁 |
| \$3F (\$5F) | SREG | Ι | Т | Н | S | V | N | Z | С | 8 |
| \$3E (\$5E) | SPH | - | - | - | - | SP11 | SP10 | SP9 | SP8 | 10 |
| \$3D (\$5D) | SPL | SP7 | SP6 | SP5 | SP4 | SP3 | SP2 | SP1 | SP0 | 10 |
| \$3C (\$5C) | 予約 | | | | | | | | | |
| \$3B (\$5B) \$3A (\$5A) | <u>予約</u> 予約 | | | | | | | | | |
| \$3A (\$5A) \$39 (\$59) | 予約 | | | | | | | | | |
| \$38 (\$58) | 予約 | | | | | | | | | |
| \$37 (\$57) | SPMCSR | SPMIE | RWWSB | _ | RWWSRE | BLBSET | PGWRT | PGERS | SPMEN | 184 |
| \$36 (\$56) | 予約 | DI MIL | | | | DEDUCT | 1.01111 | 1 OLIIO | DT MILLI | 101 |
| \$35 (\$55) | MCUCR | JTD | BODS | BODSE | PUD | - | _ | IVSEL | IVCE | 175,25,35,57 |
| \$34 (\$54) | MCUSR | - | _ | - | JTRF | WDRF | BORF | EXTRF | PORF | 175,30 |
| \$33 (\$53) | SMCR | - | - | - | - | SM2 | SM1 | SM0 | SE | 25 |
| \$32 (\$52) | 予約 | | | | | | | | | |
| \$31 (\$51) | OCDR | IDRD/ OCDR7 | OCDR6 | OCDR5 | OCDR4 | OCDR3 | OCDR2 | OCDR1 | OCDR0 | 164 |
| \$30 (\$50) | ACSR | ACD | ACBG | ACO | ACI | ACIE | ACIC | ACIS1 | ACIS0 | 139 |
| \$30 (\$50) \$2F (\$4F) | ACSR 予約 | ACD | ACDG | ACO | ACI | ACIE | ACIC | ACIST | 70130 | 139 |
| \$2E (\$4E) | SPDR | | | | SPI デー | タレジスタ | | | | 112 |
| \$2D (\$4D) | SPSR | SPIF | WCOL | _ | - | - | - | _ | SPI2X | 112 |
| \$2C (\$4C) | SPCR | SPIE | SPE | DORD | MSTR | CPOL | CPHA | SPR1 | SPR0 | 111 |
| \$2B (\$4B) | GPIOR2 | | | I | , 汎用I/C | レシブスタ2 | | I | | 16 |
| \$2A (\$4A) | GPIOR1 | | | · · · · · · · · · · · · · · · · · · · | 汎用I/C | シレシブスタ1 | | · · · · · · · · · · · · · · · · · · · | | 16 |
| \$29 (\$49) | 予約 | | | | | | | | | |
| \$28 (\$48) | 予約 | | | | | 11 +4 + + * * | | | | |
| \$27 (\$47) | OCR0A | | | · | タイマ/カウンタ0 | | 9 | , | | 70 |
| \$26 (\$46) | TCNT0 | | 1 | 1 | ष्रतर/) | カワンタ0 | 1 | 1 | 1 | 70 |
| \$25 (\$45) \$24 (\$44) | <u>予約</u> TCCR0A | FOC0A | WGM00 | COM0A1 | COM0A0 | WGM01 | CS02 | CS01 | CS00 | 69 |
| \$23 (\$43) | GTCCR | TSM | WGM00 | COMOAI | COMOAU | WGM01 | | PSR2 | PSR10 | 105,92 |
| \$22 (\$42) | EEARH | <u> </u> | _ | | _ | | _ | EEAR9 | EEAR8 | |
| \$21 (\$41) | EEARL | | | EEPROM | アドレス レシ スタ | 下位バイト(日 | $EEAR7 \sim 0$ | | | 15 |
| \$20 (\$40) | EEDR | | ł | | EEPROM | | | I | 1 | 15 |
| \$1F (\$3F) | EECR | - | - | - | - | EERIE | EEMWE | EEWE | EERE | 16 |
| \$1E (\$3E) | GPIOR0 | | | | 汎用I/C | シレシ・スタ0 | | | | 16 |
| \$1D (\$3D) | EIMSK | PCIE3 | PCIE2 | PCIE1 | PCIE0 | - | - | - | INT0 | 37 |
| \$1C (\$3C) | EIFR | PCIF3 | PCIF2 | PCIF1 | PCIF0 | _ | _ | _ | INTF0 | 37 |
| \$1B (\$3B) | 予約 | | | | | | | | | |
| \$1A (\$3A) \$19 (\$39) | <u>予約</u> 予約 | | | | | | | | | |
| \$18 (\$38) | 予約 | | | | | | | | | |
| \$17 (\$37) | TIFR2 | _ | _ | _ | _ | _ | _ | OCF2A | TOV2 | 106 |
| \$16 (\$36) | TIFR1 | - | - | ICF1 | - | - | OCF1B | OCF1A | TOV2 | 90 |
| \$15 (\$35) | TIFR0 | - | - | - | - | - | - | OCF0A | TOV0 | 71 |
| \$14 (\$34) | PORTG | - | - | - | PORTG4 | PORTG3 | PORTG2 | PORTG1 | PORTG0 | 59 |
| \$13 (\$33) | DDRG | - | - | - | DDG4 | DDG3 | DDG2 | DDG1 | DDG0 | 59 |
| \$12 (\$32) | PING | - | - | PING5 | PING4 | PING3 | PING2 | PING1 | PING0 | 59 |
| \$11 (\$31) | PORTF | PORTF7 | PORTF6 | PORTF5 | PORTF4 | PORTF3 | PORTF2 | PORTF1 | PORTF0 | 59 |
| \$10 (\$30) \$0F (\$2F) | DDRF PINF | DDF7 | DDF6 | DDF5 | DDF4 PINF4 | DDF3 DIME2 | DDF2 DIME2 | DDF1 | DDF0 DINE0 | 59 |
| \$0F (\$2F) \$0E (\$2E) | PINF PORTE | PINF7 PORTE7 | PINF6 PORTE6 | PINF5 PORTE5 | PINF4 PORTE4 | PINF3 PORTE3 | PINF2 PORTE2 | PINF1 PORTE1 | PINF0 PORTE0 | 59 58 |
| \$0D (\$2D) | DDRE | DDE7 | DDE6 | DDE5 | DDE4 | DDE3 | DDE2 | DDE1 | DDE0 | 58 |
| \$0C (\$2C) | PINE | PINE7 | PINE6 | PINE5 | PINE4 | PINE3 | PINE2 | PINE1 | PINE0 | 58 |
| \$0B (\$2B) | PORTD | PORTD7 | PORTD6 | PORTD5 | PORTD4 | PORTD3 | PORTD2 | PORTD1 | PORTD0 | 58 |
| \$0A (\$2A) | DDRD | DDD7 | DDD6 | DDD5 | DDD4 | DDD3 | DDD2 | DDD1 | DDD0 | 58 |
| \$09 (\$29) | PIND | PIND7 | PIND6 | PIND5 | PIND4 | PIND3 | PIND2 | PIND1 | PIND0 | 58 |
| \$08 (\$28) | PORTC | PORTC7 | PORTC6 | PORTC5 | PORTC4 | PORTC3 | PORTC2 | PORTC1 | PORTC0 | 57 |
| \$07 (\$27) | DDRC | DDC7 | DDC6 | DDC5 | DDC4 | DDC3 | DDC2 | DDC1 | DDC0 | 58 |
| \$06 (\$26) | PINC | PINC7 | PINC6 | PINC5 | PINC4 | PINC3 | PINC2 | PINC1 | PINC0 | 58 |
| \$05 (\$25) | PORTB | PORTB7 | PORTB6 | PORTB5 | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | 57 |
| \$04 (\$24) \$02 (\$22) | DDRB | DDB7 | DDB6 | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 DINB0 | 57 |
| \$03 (\$23) \$02 (\$22) | PINB PORTA | PINB7 PORTA7 | PINB6 PORTA6 | PINB5 PORTA5 | PINB4 PORTA4 | PINB3 PORTA3 | PINB2 PORTA2 | PINB1 PORTA1 | PINB0 PORTA0 | <u>57</u> 57 |
| \$02 (\$22) \$01 (\$21) | DDRA | DDA7 | DDA6 | DDA5 | DDA4 | DDA3 | DDA2 | DDA1 | DDA0 | 57 |
| \$00 (\$20) | PINA | PINA7 | PINA6 | PINA5 | PINA4 | PINA3 | PINA2 | PINA1 | PINA0 | 57 |
| | | | | | | 1111113 | 1 11 1/74 | 1 11 1/ 11 | 1 11 11 10 | UT |

注:暗背景のレジスタとビットはATmega3290Pでだけ利用可能です。

(訳注)原書本位置の注意は前頁に移動しました。





31. 命令要約

| ニーモニック | オペラント゛ | 意味 | 動作 | フラグ | クロック |
|---------------|-------------------|--|--|---|-------------------|
| | D 1 D. | | 理演算命令 | LT LLC VN Z C | 1 |
| ADD ADC | Rd,Rr Rd,Rr | 汎用レジスタ間の加算 キャリーを含めた汎用レジスタ間の加算 | $\begin{array}{l} Rd \leftarrow Rd + Rr \\ Rd \leftarrow Rd + Rr + C \end{array}$ | I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C | 1 |
| ADU | Rd,K6 | 即値の語(ワード)長加算 | Rd + Rd + Rd + Rd $RdH:RdL \leftarrow RdH:RdL + K6$ | I,T,H,S,V,N,Z,C | 2 |
| SUB | Rd,Rr | 汎用レジスタ間の減算 | $Rd \leftarrow Rd - Rr$ | I,T,H,S,V,N,Z,C | 1 |
| SUBI | Rd,K | 汎用レジスタから即値の減算 | $Rd \leftarrow Rd - K$ | I,T,H,S,V,N,Z,C | 1 |
| SBIW | Rd,K6 | 即値の語(ワード)長減算 | $RdH:RdL \leftarrow RdH:RdL - K6$ | I,T,H,S,V,N,Z,C | 2 |
| SBC | Rd,Rr | キャリーを含めた汎用レジスタ間の減算 | $Rd \leftarrow Rd - Rr - C$ | I,T,H,S,V,N,Z,C | 1 |
| SBCI | Rd,K | 汎用レジスタからキャリーと即値の減算 | $Rd \leftarrow Rd - K - C$ | I,T,H,S,V,N,Z,C | 1 |
| AND | Rd,Rr | 汎用レジスタ間の論理積(AND) | $Rd \leftarrow Rd AND Rr$ | I,T,H,S,O,N,Z,C | 1 |
| ANDI | Rd,K | 汎用レジスタと即値の論理積(AND) | $Rd \leftarrow Rd AND K$ | I,T,H,S,O,N,Z,C | 1 |
| OR | Rd,Rr | 汎用レジスタ間の論理和(OR) | $Rd \leftarrow Rd OR Rr$ | I,T,H,S,O,N,Z,C | 1 |
| ORI | Rd,K | 汎用レジスタと即値の論理和(OR) | $Rd \leftarrow Rd OR K$ | I,T,H,S,O,N,Z,C | 1 |
| EOR | Rd,Rr | 汎用レシズタ間の排他的論理和(Ex-OR) | $Rd \leftarrow Rd EOR Rr$ | I,T,H, <mark>S,O,N,Z</mark> ,C | 1 |
| COM | Rd | 1の補数(論理反転) | $Rd \leftarrow FF - Rd$ | I,T,H, S , O , N , Z , C | |
| NEG | Rd | 2の補数 | Rd ← \$00 - Rd | I,T,H,S,V,N,Z,C | 1 |
| SBR | Rd,K | 汎用レシブスタの(複数)ビット設定(1) | $Rd \leftarrow Rd OR K$ | I,T,H, <mark>S,O,N,Z</mark> ,C | 1 |
| CBR | Rd,K | 汎用レジスタの(複数)ビット解除(0) | $Rd \leftarrow Rd \text{ AND (}\$FF - K)$ | I,T,H, <mark>S,O,N,Z</mark> ,C | 1 |
| INC | Rd | 汎用レジスタの増加(+1) | $Rd \leftarrow Rd + 1$ | I,T,H,S,V,N,Z,C | 1 |
| DEC | Rd | 汎用レジスタの減少(-1) | $Rd \leftarrow Rd - 1$ | I,T,H,S,V,N,Z,C | 1 |
| TST | Rd | 汎用レジスタのセロとマイナス検査 | $Rd \leftarrow Rd AND Rd$ | I,T,H, <mark>S,O,N,Z</mark> ,C | 1 |
| CLR | Rd | 汎用レジスタの全0設定(=\$00) | $Rd \leftarrow Rd EOR Rd$ | I,T,H, 0 , 0 , 0 , 1 ,C | 1 |
| SER | Rd | 汎用レジスタの全1設定(=\$FF) | $Rd \leftarrow \$FF$ | I,T,H,S,V,N,Z,C | |
| MUL | Rd,Rr | 符号なし間の乗算 | $R1:R0 \leftarrow Rd \times Rr \qquad (U \times U)$ | I,T,H,S,V,N,Z,C | 2 |
| MULS | Rd,Rr | 符号付き間の乗算 | $R1:R0 \leftarrow Rd \times Rr \qquad (S \times S)$ | I,T,H,S,V,N,Z,C | 2 |
| MULSU FMUL | Rd,Rr | 符号付きと符号なしの乗算 符号なし間の固定小数点乗算 | $\begin{array}{ccc} R1:R0 \leftarrow Rd \times Rr & (S \times U) \\ R1:R0 \leftarrow (Rd \times Rr) \langle \langle 1 & (U \times U) \rangle \end{array}$ | I,T,H,S,V,N,Z,C | 2 2 |
| FMUL | Rd,Rr Rd,Rr | 符号なし間の固定小数点乗算 | | I,T,H,S,V,N,Z,C | 2 |
| FMULS | Rd,Rr Rd,Rr | 符号付き间の固定小数点乗算 | $R1:R0 \leftarrow (Rd \times Rr) <<1 \qquad (S \times S)$ $R1:R0 \leftarrow (Rd \times Rr) <<1 \qquad (S \times U)$ | I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C | 2 |
| FMULSU | Ku,Kľ | | <u>大和.KO (Kd × Kr)((1)</u> (3×0) 支命令 | $[1, 1, \Pi, \Im, V, N, L, C]$ | 4 |
| RJMP | k | 相対無条件分岐 | $PC \leftarrow PC + k + 1$ | I,T,H,S,V,N,Z,C | 2 |
| IJMP | ĸ | Zレジスタ間接無条件分岐 | $PC \leftarrow Z$ | I,T,H,S,V,N,Z,C | 2 |
| JMP | k | <u>老好</u> 和新新新的 | $PC \leftarrow k$ | I,T,H,S,V,N,Z,C | 3 |
| RCALL | k | 相対サブルーチン呼び出し | $T \subset K$ STACK \leftarrow PC, PC \leftarrow PC + k + 1 | I,T,H,S,V,N,Z,C | 3 |
| ICALL | K | Zレジスタ間接サブルーチン呼び出し | STACK \leftarrow PC, PC \leftarrow Z | I,T,H,S,V,N,Z,C | 3 |
| CALL | k | 絶対サブルーチン呼び出し | $STACK \leftarrow PC, PC \leftarrow k$ | I,T,H,S,V,N,Z,C | 4 |
| RET | | サブルーチンからの復帰 | $PC \leftarrow STACK$ | I,T,H,S,V,N,Z,C | 4 |
| RETI | | 割り込みからの復帰 | $PC \leftarrow STACK$ | 1,T,H,S,V,N,Z,C | 4 |
| CPSE | Rd,Rr | 汎用レジスタ間比較、一致でスキップ | $Rd=Rr$ $cbis$, $PC \leftarrow PC + 2or3$ | I,T.H.S.V.N.Z.C | |
| СР | Rd,Rr | 汎用レジスタ間の比較 | Rd – Rr | I,T,H,S,V,N,Z,C | 1 |
| CPC | Rd,Rr | キャリーを含めた汎用レジスタ間の比較 | Rd – Rr – C | I,T,H,S,V,N,Z,C | 1 |
| CPI | Rd,K | 汎用レジスタと即値の比較 | Rd – K | I,T,H,S,V,N,Z,C | 1 |
| SBRC | Rr,b | 汎用レシ、スタのビットが解除(0)でスキップ | Rr(b)=0なら, PC ← PC + 2or3 | I,T,H,S,V,N,Z,C | 1/2,3 |
| SBRS | Rr,b | 汎用レシ、スタのビットが設定(1)でスキップ | Rr(b)=1 the conditional Rr(b)=1 the conditin Rr(b)=1 | I,T,H,S,V,N,Z,C | 1/2,3 |
| SBIC | P,b | I/Oレジスタのビットが解除(0)でスキッフ゜ | P(b)=0なら, PC ← PC + 2or3 | I,T,H,S,V,N,Z,C | |
| SBIS | P,b | I/Oレジスタのビットが設定(1)でスキップ | $P(b)=1$ t b, $PC \leftarrow PC + 2or3$ | I,T,H,S,V,N,Z,C | |
| BRBS | s,k | ステータス フラグが設定(1)で分岐 | SREG(s)=1726, PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | 1/2 |
| BRBC | s,k | ステータス フラグが解除(0)で分岐 | SREG(s)=0 $t_{3}c_{5}$, PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | , |
| BREQ | k | 一致で分岐 | $Z=1\%b, PC \leftarrow PC + K + 1$ | I,T,H,S,V,N,Z,C | 1/2 |
| BRNE | k | 不一致で分岐 | $Z=0\%, PC \leftarrow PC + K + 1$ | I,T,H,S,V,N,Z,C | 1/2 |
| BRCS | k | キャリーフラグが設定(1)で分岐 | $C=1\%6, PC \leftarrow PC + K + 1$ | I,T,H,S,V,N,Z,C | 1/2 |
| BRCC | k | キャリー フラグが解除(0)で分岐 | C=0 t_{2} S, PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | 1/2 |
| BRSH | k | 符号なしの≧で分岐 | C=0 t_{2} b, PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | 1/2 |
| BRLO | k I | 符号なしのくで分岐 | C=1 cb , PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | $\frac{1/2}{1/2}$ |
| BRMI | k | -(マイナス)で分岐 | N=1 cb , PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | 1/2 |
| BRPL | k I- | +(プラス)で分岐 | N=0 t_x b, PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | $\frac{1/2}{1/2}$ |
| BRGE | k Ir | 符号付きの≧で分岐 | $(N \text{ EOR } V)=0$ r_{2} c_{2} c_{3} $PC \leftarrow PC + K + 1$ | I,T,H,S,V,N,Z,C | $\frac{1/2}{1/2}$ |
| BRLT | k | 符号付きの<で分岐 ハーフキャリー フラグが設定(1)で分岐 | (N EOR V)=1726, PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | $\frac{1/2}{1/2}$ |
| BRHS BRHC | k | | H=1 cb , PC \leftarrow PC + K + 1 H=0 cb , PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | $\frac{1/2}{1/2}$ |
| BRHC | k | ハーフキャリー フラグが解除(0)で分岐 一時フラグが設定(1)で分岐 | H=0/2b, PC \leftarrow PC + K + 1 T=1/2b, PC \leftarrow PC + K + 1 | I,T,H,S,V,N,Z,C | $\frac{1/2}{1/2}$ |
| BRTS | k k | 一時779 が設定(1) C分岐 一時750 が解除(0)で分岐 | T=1なら, PC ← PC + K + 1 T=0なら, PC ← PC + K + 1 | I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C | $\frac{1/2}{1/2}$ |
| BRVS | k k | 2の補数溢れフラクが設定(1)で分岐 | $V=1\%6, PC \leftarrow PC + K + 1$ | I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C | $\frac{1/2}{1/2}$ |
| BRVS | k k | 2の補数溢れフラグが解除(0)で分岐 | $V = 0^{+}_{X}S, PC \leftarrow PC + K + 1$ $V = 0^{+}_{X}S, PC \leftarrow PC + K + 1$ | I, T, H, S, V, N, Z, C | $\frac{1/2}{1/2}$ |
| BRIE | k k | 2011 知道10.77 が解除(0)で分岐 割り込み許可で分岐 | $V=0x6, PC \leftarrow PC + K + 1$ I=1x6, PC \leftarrow PC + K + 1 | I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C | |
| BRID | к k | 割り込み許可で分岐 | $I=I_{x}G, PC \leftarrow PC + K + I$ $I=0xG, PC \leftarrow PC + K + I$ | I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C | |
| | | - | | | 1/2 |
| | | | | | |
| b : ビ | ット(0~7) | k : アドレス定数(7,12,16ビット) q | :符号なし6ビット定数(変位) s : ステータス : | フラグ(C,Z,N,V,X | .,H,T,I) |
| | 8ビット定数 ット(0~7) | | :汎用レジスタ(R0~R31) X, Y, Z : X, Y, Zル :符号なし6ビット定数(変位) s : ステータス : | ・シ [、] スタ フラク [、] (C,Z,N,V,X | .,H,T,I |

256

| ニーモニック | オペラント゛ | 意味 | | フラク゛ | クロック |
|-------------|----------------|--|---|---|---------------|
| | | | 動命令 | | |
| MOV | Rd,Rr | 汎用レジスタ間の複写 | $Rd \leftarrow Rr$ | I,T,H,S,V,N,Z,C | 1 |
| MOVW | Rd,Rr | 汎用レジスタ対間の複写 | $Rd+1:Rd \leftarrow Rr+1:Rr$ | I,T,H,S,V,N,Z,C | 1 |
| LDI | Rd,K Rd,X | 即値の取得 Xレジスタ間接での取得 | $\frac{\text{Rd} \leftarrow \text{K}}{\text{Rd} \leftarrow (\text{X})}$ | I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C | 1 |
| LD | Rd,X Rd,X+ | AVン A9 間接 Cの取得 事後増加付きXレジ スタ間接での取得 | | I, I ,H,S,V,N,Z,C I.T.H.S.V.N.Z.C | $\frac{2}{2}$ |
| LD LD | Rd,-X | 事前減少付きXレジスタ間接での取得 | $\begin{array}{c} \operatorname{Rd} \leftarrow (X), X \leftarrow X + 1 \\ X \leftarrow X - 1, \operatorname{Rd} \leftarrow (X) \end{array}$ | I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C | 2 |
| LD | Rd, X Rd,Y | Yレジスタ間接での取得 | $Rd \leftarrow (Y)$ | I,T,H,S,V,N,Z,C | 2 |
| LD | Rd,Y+ | 事後増加付きYレジスタ間接での取得 | $Rd \leftarrow (Y), Y \leftarrow Y + 1$ | I,T,H,S,V,N,Z,C | 2 |
| LD | Rd,-Y | 事前減少付きYレジスタ間接での取得 | $Y \leftarrow Y - 1, Rd \leftarrow (Y)$ | I,T,H,S,V,N,Z,C | 2 |
| LDD | Rd,Y+q | 変位付きYレジスタ間接での取得 | $Rd \leftarrow (Y + q)$ | I,T,H,S,V,N,Z,C | 2 |
| LD | Rd,Z | Zレジスタ間接での取得 | $Rd \leftarrow (Z)$ | I,T,H,S,V,N,Z,C | $\frac{-}{2}$ |
| LD | Rd,Z+ | 事後増加付きZレジスタ間接での取得 | $Rd \leftarrow (Z), Z \leftarrow Z + 1$ | I,T,H,S,V,N,Z,C | 2 |
| LD | Rd,-Z | 事前減少付きZレジスタ間接での取得 | $Z \leftarrow Z - 1, Rd \leftarrow (Z)$ | I,T,H,S,V,N,Z,C | 2 |
| LDD | Rd,Z+q | 変位付きZレジスタ間接での取得 | $Rd \leftarrow (Z + q)$ | I,T,H,S,V,N,Z,C | 2 2 |
| LDS | Rd,k | データ空間(SRAM)から直接取得 | $Rd \leftarrow (k)$ | I,T,H,S,V,N,Z,C | 2 |
| ST | X,Rr | Xレジスタ間接での設定 | $(X) \leftarrow Rr$ | I,T,H,S,V,N,Z,C | 2 |
| ST | X+,Rr | 事後増加付きXレジスタ間接での設定 | $(X) \leftarrow \operatorname{Rr}, X \leftarrow X + 1$ | I,T,H,S,V,N,Z,C | 2 |
| ST | -X,Rr | 事前減少付きXレジスタ間接での設定 | $X \leftarrow X - 1, (X) \leftarrow Rr$ | I,T,H,S,V,N,Z,C | 2 |
| ST ST | Y,Rr Y+,Rr | Yレジスタ間接での設定 事後増加付きYレジスタ間接での設定 | $\begin{array}{c} (Y) \leftarrow Rr\\ (Y) \leftarrow Rr, Y \leftarrow Y + 1 \end{array}$ | I,T,H,S,V,N,Z,C | 2 2 |
| ST ST | Y+,Rr -Y,Rr | 事前減少付きYレンスタ間接での設定 | $(Y) \leftarrow Rr, Y \leftarrow Y + 1$ $Y \leftarrow Y - 1, (Y) \leftarrow Rr$ | I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C | $\frac{2}{2}$ |
| STD | Y+q,Rr | 変位付きYレジスタ間接での設定 | $(Y + q) \leftarrow Rr$ | I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C | 2 |
| STD | Z,Rr | Zレジスタ間接での設定 | $(Z) \leftarrow Rr$ | I,T,H,S,V,N,Z,C | 2 |
| ST | Z+,Rr | 事後増加付きZレジスタ間接での設定 | $(Z) \leftarrow \operatorname{Rr}, Z \leftarrow Z + 1$ | I,T,H,S,V,N,Z,C | 2 2 |
| ST | -Z,Rr | 事前減少付きZレジスタ間接での設定 | $Z \leftarrow Z - 1, (Z) \leftarrow Rr$ | I,T,H,S,V,N,Z,C | 2 |
| STD | Z+q,Rr | 変位付きZレジスタ間接での設定 | $(Z + q) \leftarrow Rr$ | I,T,H,S,V,N,Z,C | 2 |
| STS | k,Rr | データ空間(SRAM)へ直接設定 | $(k) \leftarrow Rr$ | I,T,H,S,V,N,Z,C | 2 2 |
| LPM | | プログラム領域からZレジスタ間接での取得 | $R0 \leftarrow (Z)$ | I,T,H,S,V,N,Z,C | 3 |
| LPM | Rd,Z | 同上(任意のレジスタへ) | $Rd \leftarrow (Z)$ | I,T,H,S,V,N,Z,C | 3 |
| LPM | Rd,Z+ | 同上(事後増加付き) | $\mathrm{Rd} \leftarrow (\mathrm{Z}), \mathrm{Z} \leftarrow \mathrm{Z} + 1$ | I,T,H,S,V,N,Z,C | 3 |
| SPM | | プログラム領域へZレジスタ間接での設定 | $(Z) \leftarrow R1:R0$ | I,T,H,S,V,N,Z,C | - |
| IN | Rd,P | I/Oレジスタからの入力 | $Rd \leftarrow P$ | I,T,H,S,V,N,Z,C | 1 |
| OUT | P,Rr | I/Oレジスタへの出力 | $P \leftarrow Rr$ STACK \leftarrow Rr | I,T,H,S,V,N,Z,C | 1 |
| PUSH POP | Rr Rd | 汎用レジスタをスタックへ保存 スタックから汎用レジスタへ復帰 | $Rd \leftarrow STACK$ | I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C | 2 2 |
| | Itu | | 係命令 | 1, 1, 1, 1, 0, V, N, Z, U | 2 |
| SBI | P,b | I/Oレジズタのビット設定(1) | $I/O(P,b) \leftarrow 1$ | I,T,H,S,V,N,Z,C | 2 |
| CBI | P,b | I/Oレシブスタのビット解除(0) | $I/O(P,b) \leftarrow 0$ | I,T,H,S,V,N,Z,C | 2 |
| LSL | Ŕd | 論理的左Liット移動 | $Rd(n+1) \leftarrow Rd(n), Rd(0) \leftarrow 0$ | I,T,H,S,V,N,Z,C | 1 |
| LSR | Rd | 論理的右ビット移動 | $Rd(n) \leftarrow Rd(n+1), Rd(7) \leftarrow 0$ | I,T,H,S,V,Ø,Z,C | 1 |
| ROL | Rd | キャリーを含めた左回転 | $Rd(0) \leftarrow C, Rd(n+1) \leftarrow Rd(n), C \leftarrow Rd(7)$ | I,T,H,S,V,N,Z,C | 1 |
| ROR | Rd | キャリーを含めた右回転 | $Rd(7) \leftarrow C, Rd(n) \leftarrow Rd(n+1), C \leftarrow Rd(0)$ | I,T,H,S,V,N,Z,C | 1 |
| ASR | Rd | 算術的右ビット移動 | $Rd(n) \leftarrow Rd(n+1), n=0 \sim 6$ | I,T,H,S,V,N,Z,C | 1 |
| SWAP | Rd | <u>ニブル(4ビット)上位/下位交換</u> | $Rd(7 \sim 4) \Leftrightarrow Rd(3 \sim 0)$ | I,T,H,S,V,N,Z,C | 1 |
| BSET | S | ステータスレジスタのビット設定(1) | $SREG(s) \leftarrow 1$ | $1,T,\mathbb{H},\mathbb{S},\mathbb{Y},\mathbb{N},\mathbb{I},\mathbb{C}$ | 1 |
| BCLR BST | s Rr,b | ステータス レジスタのビット解除(0) 汎用レジスタのビットを一時フラグへ移動 | $\frac{\text{SREG(s)} \leftarrow 0}{\text{T} \leftarrow \text{Rr(b)}}$ | 0,0,0,0,0,0,0,0 I, T ,H,S,V,N,Z,C | $\frac{1}{1}$ |
| BLD | Rr,b Rd,b | 一時フラグを汎用レジスタのビットへ移動 | $\begin{array}{c} 1 \leftarrow \text{Kr}(b) \\ \text{Rd}(b) \leftarrow \text{T} \end{array}$ | I, I, H, S, V, N, Z, C I, T, H, S, V, N, Z, C | 1 |
| SEC | Ku,D | ーー | $C \leftarrow 1$ | I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C | 1 |
| CLC | | キャリーフラグを解除(0) | $C \leftarrow 0$ | I,T,H,S,V,N,Z, 0 | 1 |
| SEN | | 負フラグを設定(1) | $N \leftarrow 1$ | I,T,H,S,V, N ,Z,C | 1 |
| CLN | | <u>負フラグを解除(0)</u> | $N \leftarrow 0$ | I,T,H,S,V, Ø ,Z,C | 1 |
| SEZ | | セロ フラグを設定(1) | $Z \leftarrow 1$ | I,T,H,S,V,N, I ,C | 1 |
| CLZ | | セロフラグを解除(0) | $Z \leftarrow 0$ | I,T,H,S,V,N,Ø,C | 1 |
| SEI | | 全割り込み許可 | $I \leftarrow 1$ | 1 ,T,H,S,V,N,Z,C | 1 |
| CLI | | 全割り込み禁止 | $I \leftarrow 0$ | 0 ,T,H,S,V,N,Z,C | 1 |
| SES | | 符号フラグを設定(1) | $S \leftarrow 1$ | I,T,H,\$,V,N,Z,C | 1 |
| CLS | | 符号フラグを解除(0) | $S \leftarrow 0$ | I,T,H, 0 ,V,N,Z,C | 1 |
| SEV | | 2の補数溢れフラグを設定(1) | $V \leftarrow 1$ | I,T,H,S,¥,N,Z,C | 1 |
| CLV | | 2の補数溢れフラグを解除(0) <u> 時ままがたまい</u> (1) | $V \leftarrow 0$ | I,T,H,S, O ,N,Z,C | 1 |
| SET CLT | | 一時75/を設定(1) 一時75/を報除(0) | $T \leftarrow 1$ | I,T,H,S,V,N,Z,C | 1 |
| CLT SEH | | 一時フラグを解除(0) ハーフキャリー フラグを設定(1) | $\begin{array}{c} T \leftarrow 0 \\ H \leftarrow 1 \end{array}$ | I, 0 ,H,S,V,N,Z,C I,T,⊞,S,V,N,Z,C | 1 |
| CLH | | ハーフキャリー フラグを設定(1) | $\begin{array}{c} H \leftarrow 1 \\ H \leftarrow 0 \end{array}$ | I, T, H, S, V, N, Z, C I, T, O, S, V, N, Z, C | 1 |
| | | | | 1, 1, M , O, V, IN,∠, C | 1 |
| NOP | | 無操作 | 1 hall cals 1 h | I,T,H,S,V,N,Z,C | 1 |
| SLEEP | | 休止形態開始 | 休止形態参照 | I,T,H,S,V,N,Z,C | 1 |
| WDR | | ウォッチト・ック タイマ リセット | ウォッチドッグ タイマ参照 | I,T,H,S,V,N,Z,C | 1 |
| BREAK | | 一時停止 | 内蔵デバッグ機能専用 | I,T,H,S,V,N,Z,C | N/A |
| | | | | | |





32. 注文情報

| テッパイス | 速度(MHz) (注3) | 電源電圧 | 注文符号 (注2) | 外囲器 | 動作範囲 |
|--------------|--------------|------------------|---------------------------------|--------|--------------------|
| | | | ATmega329PV-10AU | 64A | |
| | 10 | $1.8 \sim 5.5 V$ | ATmega329PV-10AUR (注4) | 04A | 工業用 (-40℃~85℃) |
| | 10 | 1.0 00.00 | ATmega329PV-10MU | 64M1 | 工業用 (=40 0, 205 0) |
| | | | ATmega329PV-10MUR (注4) | 041/11 | |
| | | | ATmega329P-20AU | 64A | |
| ATmega329P | 20 | $2.7 \sim 5.5 V$ | ATmega329P-20AUR (注4) | 04A | 工業用 (-40℃~85℃) |
| AT mega529F | 20 | 2.1 00.00 | ATmega329P-20MU | 64M1 | 工業用 (=40 C**85 C) |
| | | | ATmega329P-20MUR (注4) | 041/11 | |
| | | | ATmega329P-20AN | 64A | |
| | 20 | $1.8 \sim 5.5 V$ | ATmega329P-20ANR (注4) | 04A | 拡張 (-40℃~105℃) |
| | 20 | 1.0 00.00 | ATmega329P-20MN | 64M1 | (注5) |
| | | | ATmega329P-20MNR (注4) | 041011 | |
| | 10 | $1.8 \sim 5.5 V$ | ATmega3290PV-10AU | 100A | 工業用 (-40℃~85℃) |
| | 10 | 1.0 - 5.5 V | ATmega3290PV-10AUR (注4) | 100A | |
| ATmega3290P | 20 | $2.7 \sim 5.5 V$ | ATmega3290P-20AU | 100A | 工業用 (-40℃~85℃) |
| AT mega5290F | 20 | 2.1 - 5.5 V | ATmega3290P-20AUR (注4) | 100/1 | |
| | 20 | $1.8 \sim 5.5 V$ | ATmega3290P-20AN | 100A | 拡張 (-40℃~105℃) |
| | 20 | 1.0 0.00 | ATmega3290P-20ANR (注4) | 100/1 | (注5) |

注: このデバイスはウェハー(チップ[®]単体)形状でも供給できます。最低数量と詳細な注文情報については最寄のAtmel営業所へお問い合わせください。

注2: 有害物質使用制限に関する欧州指令(RoHS指令)適合の鉛フリー製品。またハロゲン化合物フリーで完全に安全です。

注3: 速度と電源電圧の関係については207頁の図28-1.~2.をご覧ください。

注4: テーフ[®]とリール。


258


注5: 追補A ATmega169PA/329P/3290P 105℃仕様をご覧ください。

| | 外囲器形式 |
|------|--|
| 64A | 64リード14×14×1.0mm厚 薄型プラスティック4方向平板外囲器 (TQFP) |
| 64M1 | 64パッド9×9×1mm 0.5mmピッチ 4方向平板リードなし/極小リード枠外囲器 (QFN/MLF) |
| 100A | 100リード14×14×1mm 0.5mmピッチ 薄型プラスティック4方向平板外囲器 (TQFP) |


33. 外囲器情報

33.1. 64A





33.3. 100A





34. 障害情報

障害内容はwww.microchip.com/DS80001093で見つかるATmega329P3290Pシリコン障害とデータシート説明の独立した文書に移されました。(訳注:本書では便宜のためこの文書の障害情報も含みます。)

34.1. シリコン問題要約

- 障害は適用されません。
- × 障害が適用されます。

| 周辺機能 | 簡単な説明 | | シリコン己 | 女訂 にす | 対する有 | 「劾性 |
|--------------|---|----|-------|-------|------|-----|
| 同边饭能 | 間半な読り | 改訂 | A (注) | В | С | |
| デバイス 34. | 4.2.1. デバイス リセットをさせるBOD禁止の使用 | | X | - | - | |
| タイマ/カウンタ 34. | 4.3.1. 非同期タイマ/カウンタでタイマ レジスタ書き込み時に失われ得る割りi | 込み | × | × | × | |

注:この版がシリコンの初公開です。

260

34.2. デバイス

34.2.1. デバイス リセットをさせるBOD禁止の使用

BOD禁止任意選択許可でのBOD(動作)OFFでデバイスが休止へ移行する場合、起動でBODリセットが生成されてチップがリセットします。 対策/対処:

BOD禁止を使わないでください。

影響を及ぼされるシリコン改訂

| ATmega329P, | 改訂 | А | В | С | | | | | | | | | | |
|-------------|----|---|---|---|--|--|--|--|--|--|--|--|--|--|
| ATmega3290P | 影響 | × | - | - | | | | | | | | | | |

34.3. タイマ/カウンタ

34.3.1. 非同期タイマ/カウンタでタイマレジスタ書き込み時に失われ得る割り込み

非同期タイマ/カウンタレシ、スタ(TCNTx)が\$00の時に同期タイマ/カウンタクロックのタイマ/カウンタレシ、スタを書く場合に割り込みが失われるでしょう。

対策/対処:

非同期タイマ/カウンタ制御レジスタ(TCCRx)、非同期タイマ/カウンタ(TCNTx)レジスタ、非同期タイマ/カウンタ比較レジスタ(OCRx)を書く前に、非同期タイマ/カウンタレジスタが\$FFまたは\$00のどちらの値でもないことを常に調べてください。

影響を及ぼされるシリコン改訂

| ATmega329P, | 改訂 | А | В | C | | | | | | | | | | |
|-------------|----|---|---|---|--|--|--|--|--|--|--|--|--|--|
| ATmega3290P | 影響 | × | × | × | | | | | | | | | | |





35. データシート改訂履歴

この章内の参照頁番号はこの文書が参照されていることに注意してください。この章内の更新番号は文書の更新番号を参照してください。

35.1.8021A - 2006年12月

1. 初版

35.2. 8021B - 2007年8月

- 1. 1頁の「特徴」を更新
- 2. 208頁の「システムとリセットの特性」を更新
- **3**. 212頁の「代表特性」を更新

35.3. 8021C - 2007年8月

1. 260頁の「**障害情報**」を更新

35.4. 8021D - 2008年6月

- 1. 6頁に「データ保持力」を追加
- 2. 9頁の「スタック ホペンタ」の記述を更新
- 3. 18頁の「低周波数クリスタル用発振器」の記述を更新
- 4.36頁の「外部割り込み」の「概要」項に注を追加
- 5. 57頁の「ホートA出力レジスタ(PORTA)」のアドレスを更新
- 6. 101頁の「タイマ/カウンタ2の非同期動作」で第5公示を更新
- 7. 208頁の「システムとリセットの特性」を更新
- 8. 260頁の「障害情報」に改訂Cに対する障害情報を追加

35.5.8021E - 2009年7月

- 1. 260頁の「**障害情報**」を更新
- 2. Atmelの新住所で最終頁を更新

35.6. 8021F - 2011年2月

- 1. 手引書内にATmega169PA/649P/6490Pを統合、それによってデータシートを更新
- 2. 特徴概要を更新
- 3. Atmelの青ロゴを含むAtmelの新しい形式指針で文書を更新
- 4. 18頁の「低周波数クリスタル用発振器」の本文を追加
- 5. 18頁の「表8-7. 低周波数発振器用容量」を追加
- 6. 216頁の「図29-11. パワーダウン動作消費電流」を更新(訳注:改訂Gで削除)
- 7. 213頁でATmega169PA、232頁でATmega3290P、275頁でATmega649P、295頁でATmega6490Pに対する代表特性を追加、他の 全ての代表特性を更新(訳注:3290Pを除き改訂Gで削除)
- 8. 258頁の「注文情報」を更新
- 9. 259頁の「**外囲器情報**」を更新
- 10. 最終頁を更新

35.7.8021G - 2011年3月

- 1. データシートからATmega169PA/649P/6490P削除とそれによる更新
- 2. 特徴概要を更新
- 3. ATmega169PA/649P/6490Pに関して代表特性、電気的特性、注文情報を削除
- 4. 障害情報を更新
- 5. 新しいAtmelの品質様式指針に従ってデータシートを更新
- 6. 編集上の更新

<mark>35.8</mark>.8021H - 2015年7月

1. 258頁の「注文情報」で105℃拡張温度製品に対する注文符号を更新

ATmega329P/3290P

目次

| | 特徴 | ····································· | 1 |
|-----|--------------|---|----------|
| 1. | ヒン西 | 置 | 2 |
| 2. | 概要 | | - 2 |
| ۷. | 2.1. | 構成図 •••••• | |
| | 2.1. | ATmega329Pと3290P間の違い ピン説明 | 4 |
| | 2.2. | ドン説明・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ | 4 |
| 3. | 咨判 | () () () () () () () () () () | 3 |
| 4. | 貝介イニング | 保持力 ••••••••• | 2 |
| | τ- γ | 例について・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ |) 2 |
| 5. | | | |
| 6. | | CPU 17 ····· | 7 |
| | 6.1. | 概要 | 7 |
| | 6.2. | 構造概要 | 7 |
| | 6.3. | ALU (Arithmetic Logic Unit) | 7 |
| | 6.4. | ステータス レジスタ ······ ··· ··· ··· ··· ··· ··· ··· ·· | 3 |
| | 6.5. | が1.用レン スタ ノアイル スタック ポインタ | 9 |
| | 6.6. 6.7. | ネッツクホインタ 命令実行タイミング・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ | 9 0 |
| | 0.7. 6.8. | |) N |
| 7 | | | |
| 7. | AVR 7.1. | スモリー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ | <u>່</u> |
| | 7.1. | 協会 実装書き換え可能なプログラム用フラッシュ メモリ ・・・ 12 | |
| | 7.2. 7.3. | 実表者と換え可能なプログム用フリッシュアモグ・・・12 データ用SRAMメモリ・・・・・・・・・・・・・・・・・・・・・・・12 | |
| | 7.3. 7.4 | データ用EEPROMメモリ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ | 2 2 |
| | 7.5. | 1/〇大王川(しかえな)・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ | 3 |
| | 7.6. | I/Oメモリ (レジ、スタ) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ | 4 |
| 8. | | ム クロックとクロック選択 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ | 7 |
| 0. | 8.1. | クロック系統とその配給・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・11 | 7 |
| | 8.2. | <u>クロック元</u> ···································· | 7 |
| | 8.3. | 既定のクロック元 ······ 18 | 8 |
| | 8.4. | クリスタル用発振器・・・・・・・・・・・・・・・・・・・・・・・・118 | 8 |
| | 8.5. | 低周波数クリスタル用発振器・・・・・・・・・・・・・・・・ 18 | 8 |
| | 8.6. | 校正付き内蔵RC発振器 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ | 9 |
| | 8.7. | 外部クロック信号 ・・・・・・・・・・・・・・・・・・・・・・・20 | 0 |
| | 8.8. | システム クロック出力緩衝部 ······ 20 | 0 |
| | 8.9. | タイマ/カウンタ用発振器 ······ 20 | |
| | 8.10. | | 0 |
| | 8.11. | クロック関係用レジスタ ・・・・・・・・・・・・・・・・・・・・・・・22 | 1 |
| 9. | 電力 | 管理と休止形態 22 概要 22 休止形態種別 22 | 2 |
| | 9.1. | 概要 22 | 2 |
| | 9.2. | 休止 形態種別 ···································· | 2 |
| | 9.3. | 低電圧検出器(BOD)禁止 ······22 アイドル動作 ······22 | 2 |
| | 9.4. 9.5. | A/D変換雑音低減動作 ···································· | 2 |
| | 9.5. 9.6. | | ა ი |
| | 9.0. 9.7. | パワーダウン動作 22 パワー セーブ 動作 22 パローセーブ動作 22 | 3 2 |
| | 9.8. | スタンパイ動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・23 | 3 |
| | 99 | 雷力削減(雷力削減レジスタ) ・・・・・・・・・・・・・・ 2.5 | 3 |
| | 9.10. | 消費電力の最小化 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・24 | 4 |
| | 9.11. | 消費電力の最小化 24 電力管理用レジスタ 25 | 5 |
| 10 | システ | ム制御とりヤット ・・・・・・・・・・・・・・・・・ 27 | 7 |
| 10. | 10.1 | AVRのリセット 22 | 7 |
| | 10.2 | ム制御とリセット 27 AVRのリセット 27 リセット元 22 | 7 |
| | 10.3. | 内部基準電圧 ・・・・・・・・・・・・・・・・・・・・・・29 | 9 |
| | 10.4. | <u>ሳ</u> ታ ካታኑ ካታ አ ሳ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ ላ | 9 |
| | 10.5. | | 0 |
| 11. | 割り | 这み ····· 32 | 2 |

| | 11.1. | 概要 •••••• 32 |
|-----|----------------|--|
| | 11.3. | べり9移動用レジスタ ······ 35 |
| 12. | 外部署 | 割り込み ・・・・・・・・・・・・・・・・・・・・ 36 |
| | 12.1. | 概要 |
| | 12.2. | ピン変化割り込みタイミング・・・・・・・・・・・・・・・・・・・・・・・・・36 |
| | 12.3 | 外部割り込み用いえな ************************************ |
| 13 | λн- | カホ [°] ート・・・・・・・・・・・・・・・・・・・・・・・39 概要・・・・・・・・・・・・・・・・・・・・・・・39 |
| 10. | <u>лш</u> | 概要 |
| | 13.2. | 標準デジタル入出力としてのホート ······ 39 |
| | 13.3. | 交換ポート機能 |
| | 13.4. | I/Oホ [°] ート用レジスタ · · · · · · · · · · · · · · · · · · · |
| 14. | | ・ タイマ/カウンタ0 (PWM) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ |
| 14. | 0L 7r 14.1. | 特徴 61 |
| | 14.1. 14.2. | 概要 |
| | 14.2. 14.3. | 磁安 タイマ/カウンタのクロック ····· 62 |
| | 14.3. 14.4. | 計数器部 |
| | 14.4. | 計 奴益印 比較出力部 ······63 |
| | 14.5. 14.6. | 比較一致出力部 ······64 |
| | 14.0. 14.7. | |
| | 14.7. 14.8. | 動作種別 ······65 タイマ/カウンタのタイミング ·····68 |
| | 14.8. 14.9. | 81、1、1、1、1、1、1、1、1、1、1、1、1、1、1、1、1、1、1、 |
| 15 | 14.9. | |
| 15. | | ト タイマ/カウンタ1 ・・・・・ 72 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ |
| | | 将倒 ····· /2 概要 ···· 72 |
| | 15.2. 15.3. | 磁安 16ビットレジスタのアクセス ······74 |
| | 15.3. 15.4. | 100 9F レクスタのアクセス 14 タイマ/カウンタのクロック ····· 76 |
| | 15.4. 15.5. | 計数器部 ···································· |
| | 15.5. 15.6. | |
| | 15.7. | 捕獲入力部 77 比較出力部 78 比較一致出力部 80 |
| | 15.8. | 比較———————————————————————————————————— |
| | 15.9. | 動作種別 ······ 81 |
| | 15.10. | |
| | | 16ビット タイマ/カウンタ1 用レジスタ ・・・・・・・・ 86 |
| 16. | | カウンタのとタイマ/カウンタ1の前置分周器・・・ 91 |
| 10. | 16.1. | 内部/小元 |
| | 16.2. | 前置分周器儿小 •••••••• |
| | 16.3. | 外部クロック元 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ |
| | 16.4. | 同期系タイマ/カウンタ前置分周器用レジスタ ・・・・・ 92 |
| 17 | | タイマ/カウンタ2 (PWM,非同期動作)・・・・93 |
| 17. | 17.1. | 生物 |
| | 17.0 | 特徴 ····· 93 概要 ···· 93 |
| | 17.3. | (Ngg) 93 タイマ/カウンタのクロック 94 計数器部 94 比較出力部 95 比較一致出力部 96 動作種別 97 |
| | 17.4. | 計数器部 •••••• 94 |
| | 17.5. | 比較出力部 ••••••••••••••••• |
| | 17.6. | 比較一致出力部 |
| | 17.7. | 動作種別 •••••• 97 |
| | 178 | $\frac{4}{7}$ |
| | 17.9. | タイマ/カウンタ2の非同期動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ |
| | 17.10. | 8ビット タイマ/カウンタ2 用レジスタ ····· 103 |
| 18. | SPI (ī | 直列周辺インターフェース)・・・・・・・・・・・・・・・107 特徴 107 |
| | 18.1. | 特徴 |
| | 18.2. | 概要 ••••••107 |
| | 18.3. | SSE [°] ンの機能 ······109 |
| | 18.4. | <i>〒−</i> 9転送形式 ・・・・・・・・・・・・・110 |
| | 18.5. | アレディング SPI用レジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ |
| 19 | USAR | T •••••• 113 |





| | 19.1. | 特徴 |
|-------------|----------------|---|
| | 19.2. | 概要 •••••• 113 |
| | 19.3. | クロック生成 ······ 115 |
| | 19.4. | 7レーム形式・・・・・・・・・・・・・・・・116 |
| | 19.5. | フレーム形式・・・・・・116 USARTの初期化・・・・・117 |
| | 19.6. | USARTのデータ送信 118 |
| | 19.7. | USARTのデータ送信 117 USARTのデータ送信 118 USARTのデータ受信 119 非同期受信 122 複数プロセッサ通信動作 124 |
| | 19.8. | 北回期受信 |
| | 19.0. | |
| | 19.9. | |
| | 19.10. | USART用レジスタ 125 ボーレート設定例 128 |
| | 19.11. | ホーレート設定例 ・・・・・・・・・・・・・・・・ 128 |
| 20. | 多用道 | 金直列インターフェース (USI) ・・・・・・・・ 130 |
| | 20.1. | 特徴 130 概要 130 |
| | 20.2. | 概要 ••••••130 |
| | 20.3. | 機能説明 ···································· |
| | 20.0. | USIでの代替使用・・・・・・131 |
| | 20.4. | USI用レジスタ ······ 135 |
| | 20.5. | |
| 21. | アナロク | *比較器······138 概要·····138 |
| | 21.1. | 概要 ••••••138 |
| | 21.2. | アナログ比較器入力選択 ······138 |
| | 21.3. | アナログ比較器用レジスタ ・・・・・ 138 |
| 22 | ∆ ∕ D य | アナログ比較器用レジスタ・・・・・・138 を換器・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ |
| | 22.1 | 性微 140 |
| | 22.2. | 概要 |
| | 22.2. 22.3. | |
| | | 操作 ····· 141 変換の開始 ····· 141 |
| | 22.4. | |
| | 22.5. | 前置分周と変換タイミング ・・・・・・・・・・・・・・・・・142 |
| | 22.6. | チャネル変更と基準電圧選択 ・・・・・ 144 |
| | 22.7. | 雑音低減機能 145 A/D変換の結果 146 A/D変換用レジスタ 147 |
| | 22.8. | A/D変換の結果 ・・・・・・・・・・・・・・・・・・・・・・・146 |
| | 22.9. | A/D変換用レジスタ ······147 |
| 23 | | 间御器 •••••• 150 |
| 20. | 23.1. | 特徴 |
| | 23.2. | 特徴 ····· 150 概要 ····· 150 |
| | 23.3. | 動作種別 ······ 153 |
| | | UCD使用法······155 |
| | 23.4. | |
| | 23.5. | |
| 24. | JTAG | インターフェースと内蔵デバック機能 ・・・・ 161 |
| | 24.1. | 特徴 ····· 161 概要 ···· 161 |
| | 24.2. | |
| | 24.3. | 検査入出力ポート (TAP:Test Access Port) ・ 162 |
| | 24.4. | TAP制御器 ······162 |
| | 24.5. | 境界走査チェーン(Boundary-Scan Chain) 163 |
| | | の使用 ¹⁰³ |
| | 24.6. | 内蔵デバッグ機能の使用 ・・・・・・・・・・・・・・・・163 |
| | 24.7. | 内蔵デベック [*] 機能の使用 ・・・・・・・・・・・・・・・・163 内蔵デベック [*] 特殊JTAG命令 ・・・・・・・・163 |
| | 24.8. | JTAG7[°]ロケ[*]ラミンケ[*]能力の使用 ・・・・・・・・ 163 |
| | 24 9 | JTAG7°ログラミング能力の使用 163 参考文献 164 内蔵デバッグ用レジスタ 164 |
| | 24 10 | 内蔵デバッグ用レジスタ ・・・・・ 164 |
| 25. | TEEE1 | 149.1(JTAG)境界走査 ······ 165 |
| Z Ū. | | |
| | | |
| | 25.2. | 概要 165 |
| | 25.3. | データレジスタ |
| | 25.4. | 境界走査(Boundary-Scan)用JTAG命令 ··· 166 |
| | 25.5. | 境界走査チェーン(Boundary-Scan Chain) ・・・・ 167 |
| | 25.6. | ATmega329P/3290Pの境界走査順 ・・・・・ 172 |
| | 25.7. | 境界走査記述言語(BSDL)ファイル ······ 174 |
| | 25.8. | JTAG用レジスタ ···································· |
| 26 | | u-y支援 - RWW 自己プログラミング・・・ 176 |
| ۷۵. | 🖌 L F | |

| | 26.1. | 特徴 ······ 176 | |
|-----|---|---|--|
| | 26.2. | 概要 ••••••176 | |
| | 26.3. | 7ラッシュ メモリの応用領域とブート ローダ領域 ・・・ 176 | |
| | 26.4. | 書き中に読みが可能な領域と不能な領域・・176 | |
| | 26.5. | ブート ローダ 施錠ビット ・・・・・・・・・・・・・・・・・178 | |
| | 26.6. | ブートローダ プログラムへの移行 ・・・・・ 178 | |
| | 26.7. | 自己プログラミングでのフラッシュ アドレス指定・・・・・ 179 | |
| | 26.8. | フラッシュ メモリの自己プログラミング ・・・・・・ 179 | |
| | 26.9. | ブート ローダ 用レジスタ ······ 184 | |
| 27. | メモリフ | 7ラッシュメモリの自己プログラミング 179 ブートローダ用レジスタ 184 パログラミング 185 | |
| | 27.1. | プログラム メモリとデータ メモリ用施錠ビット 185 ヒュース、ビット 186 識票ハ、イト 187 | |
| | 27.2. | נ⊐–ג ניין 186 | |
| | 27.3. | 識票バイト ・・・・・・ 187 | |
| | 27.4. | 校正パイト ・・・・・・・・・・・・・187 | |
| | 27.5. | ペ−ジ容量 ····· 187 | |
| | 27.6. | 並列プログラミンク ゙・・・・・188 | |
| | 27.7. | 並列プログラミング手順 ····· 189 | |
| | 27.8. | 直列プログラミング・・・・・196 直列プログラミング手順 ・・・・・196 | |
| | 27.9. | 直列プログラミング手順 ・・・・・・・・・196 | |
| | 27.10. | JTAG1ンターフェース経由プログラミング ・・・・・ 199 | |
| 28. | 電気的 | 均特性 ••••••• 206 絶対最大定格 ••••• 206 | |
| | 28.1. | 絶対最大定格 ···································· | |
| | 28.2. | DC特性 206 | |
| | 28.3. | 速度勾配 ····· 208 | |
| | 28.4. | クロック特性 ····· 208 | |
| | 28.5. | システムとリセットの特性 ・・・・・ 208 | |
| | 28.6. | 標準電源ONリセット 209 | |
| | 28.7. | 強化電源ONリセット 209 低電圧検出(BOD) 209 | |
| | 28.8. | 低電圧検出 (BOD) ······ 209 | |
| | 28.9. | SPI タイミング特性 ・・・・・ 210 | |
| | 28.10. | A/D変換器特性(暫定) •••••• 211 | |
| | 28.11. | LCD制御器特性 ······ 211 | |
| 29. | 代表 | A/D変換器特性(暫定) 211 LCD制御器特性 211 特性 212 ATmega329P 212 | |
| | 29.1. | ATmega329P 212 | |
| | 29.2. | ATmega3290P 232 | |
| 30. | レジスタ | · 要約 · · · · · · · · · · · · · · · · · · | |
| 31. | 命令事 | 要約 ····· 256 | |
| 32. | 注文情報 ······258 | | |
| 33. | 外囲器情報 ···································· | | |
| 34. | 障害 | 青報 ······260 | |
| 35. | データシ | /-ト改訂履歴 ····· 262 | |

264

Atmel Corporation 1600 Technology Drive, San Jose, CA 95110 USA TEL:(+1)(408) 441-0311 FAX: (+1)(408) 436-4200 | www.atmel.com

© 2015 Atmel Corporation. / 改訂:Atmel-8021H-AVR-ATmega329P-3290P_Datasheet_07/2015

Atmel[®]、Atmelロゴとそれらの組み合わせ、Enabling Unlimited Possilities[®]、AVR[®]とその他は米国及び他の国に於けるAtmel Corporationの登録商 標または商標です。他の用語と製品名は一般的に他の商標です。

お断り:本資料内の情報はAtmel製品と関連して提供されています。本資料またはAtmel製品の販売と関連して承諾される何れの知的所有権も禁 反言あるいはその逆によって明示的または暗示的に承諾されるものではありません。Atmelのウェブサイトに位置する販売の条件とAtmelの定義での 詳しい説明を除いて、商品性、特定目的に関する適合性、または適法性の暗黙保証に制限せず、Atmelはそれらを含むその製品に関連する暗示 的、明示的または法令による如何なる保証も否認し、何ら責任がないと認識します。たとえAtmelがそのような損害賠償の可能性を進言されたとし ても、本資料を使用できない、または使用以外で発生する(情報の損失、事業中断、または利益と損失に関する制限なしの損害賠償を含み)直 接、間接、必然、偶然、特別、または付随して起こる如何なる損害賠償に対しても決してAtmelに責任がないでしょう。Atmelは本資料の内容の正 確さまたは完全性に関して断言または保証を行わず、予告なしでいつでも製品内容と仕様の変更を行う権利を保留します。Atmelはここに含まれた 情報を更新することに対してどんな公約も行いません。特に別の方法で提供されなければ、Atmel製品は車載応用に対して適当ではなく、使用さ れるべきではありません。Atmel製品は延命または生命維持を意図した応用での部品としての使用に対して意図、認定、または保証されません。

安全重視、軍用、車載応用のお断り: Atmel製品はAtmelが提供する特別に書かれた承諾を除き、そのような製品の機能不全が著しく人に危害を 加えたり死に至らしめることがかなり予期されるどんな応用("安全重視応用")に対しても設計されず、またそれらとの接続にも使用されません。安全 重視応用は限定なしで、生命維持装置とシステム、核施設と武器システムの操作用の装置やシステムを含みます。Atmelによって軍用等級として特に明確 に示される以外、Atmel製品は軍用や航空宇宙の応用や環境のために設計も意図もされていません。Atmelによって車載等級として特に明確に示 される以外、Atmel製品は車載応用での使用のために設計も意図もされていません。

© *HERO* 2023.

本データシートはAtmelのATmega329P/3290P英語版データシート(改訂8021H-07/2015)の翻訳日本語版です。日本語では不自然となる重複する形容 表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている部分もあります。必要に応じて一部加筆されています。 頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データレジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されています。一部の用 語がより適切と思われる名称に変更されています。必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。

若干の構成変更により、一部の節、項番号、図表番号が異なります。