

---

**megaAVR® データシート**

---

## 序説

ATmega32AはAVR®強化RISC構造に基づく低電力CMOS 8ビットマイクロコントローラです。ATmega32Aは2KバイトのSRAM、1KバイトのEEPROM、32Kバイトのフラッシュメモリを持つ40/44ピンデバイスです。單一クロック周期での強力な命令の実行により、デバイスはMHz当たり1 MIPS(秒当たり百万命令)近くの単位処理量を達成し、消費電力対処理速度に対するデバイスの最適化をシステム設計者に許します。

(訳注)・本書(DS40002072A)は2014年2月のAtmel 8155EをMicrochip様式にしたATmega32Aデータシートですが、以下で示すように8155E以降に改訂されています。

- 2015年8月に8155F
- 2015年10月に8155G
- 2016年8月に8155H

DS40002072Aは内容的に8155Eと等価で、その後の更新は反映されていません。必要ならば8155Hのデータシートを参照してください。

- ・本書はATmega32Aシリコン障害とデータシート説明(DS80001044A)の内容を含みます。
- ・原書に対して断りなく最新情報に更新している場合があります。

本書は一般の方々の便宜のため有志により作成されたもので、Microchip社とは無関係であることを御承知ください。しおりの[はじめに]での内容にご注意ください。

## 特徴

- 高性能、低消費AVR® 8ビットマイクロコントローラ
- 進化したRISC構造
  - 強力な**131命令**(多くは1周期で実行)
  - 32個の1バイト長**汎用レジスタ**
  - 完全なスタティック動作
  - 16MHz時、16MIPSに達する高速動作
  - 2周期実行の乗算命令
- 高耐久不揮発性メモリ部
  - 実装自己書き換え可能な32Kバイト(16K語)**フラッシュメモリ**内蔵
  - 1Kバイトの**EEPROM**
  - 2Kバイトの内蔵**SRAM**
  - 書き換え回数: 10,000/フラッシュ, 100,000/EEPROM
  - **データ保持力**: 20年/85°C, 100年/25°C
  - 個別施錠ビットを持つ任意の**ブートコード領域**
    - チップ内ブートプログラムによる実装書き換え
    - 真の書き込み中の読み出し動作
  - ソフトウェア保護用の設定可能な**施錠機能**
- JTAG (IEEE 1149.1準拠) インターフェース
  - JTAG規格に従った**境界走査(Boundary-Scan)**能力
  - 広範囲な**内蔵デバッグ機能**
  - **JTAGインターフェース**経由でのフラッシュ、EEPROM、ヒューズ、施錠ビットのプログラミング
- QTouch®ライセンス支援
  - 容量性接触の釦、滑動部、輪
  - QTouchとQMatrixの採取
  - 64までの感知チャネル
- 内蔵周辺機能
  - 独立した前置分周器、比較機能付き2つの**8ビットタイマ/カウンタ**
  - 独立した前置分周器、比較、捕獲機能付き**16ビットタイマ/カウンタ**
  - 専用発振器と**8ビットタイマ/カウンタ**による実時間計数器(RTC)
  - 4つのPWM出力
  - 8チャネルの10ビット**A/D変換器**
    - シングルエンド入力 8チャネル、差動入力 7チャネル
    - 可変増幅付き差動入力 2チャネル (PDIP以外)
  - バイト対応の**2線直列インターフェース**
  - 設定可能な直列**USART**
  - 主装置/従装置動作**SPI直列インターフェース**
  - 設定可能な専用発振器付き**ウォッチドッグタイマー**
  - **アナログ比較器**
- 特殊マイクロコントローラ機能
  - 電源ONリセット回路と設定可能な**低電圧検出器(BOD)**
  - 校正可能な**内蔵RC発振器**
  - 外部及び内部の割り込み
    - アイドル、A/D変換雑音低減、パワーセーブ、パワーダウン、スタンバイ、拡張スタンバイの6つの**低消費動作**
- I/Oと外圍器
  - 32ビットの**設定可能なI/O**
  - 40ピンPDIP、44リードTQFP、44パッドQFN/MLF
- 動作電圧
  - 2.7~5.5V
- 動作速度
  - 0~16MHz
- 消費電流 (条件: 1MHz, 3V, 25°C)
  - 活動動作 ..... 0.6mA
  - アイドル動作 ..... 0.2mA
  - パワーダウン動作 ..... 1μA未満


## 目次

|                                  |     |
|----------------------------------|-----|
| 特徴                               | 2   |
| 1. ピン配置                          | 5   |
| 2. 概要                            | 6   |
| 2.1. 構成図                         | 6   |
| 2.2. ピン説明                        | 7   |
| 3. 資料                            | 8   |
| 4. データ保持力                        | 8   |
| 5. コード例について                      | 8   |
| 6. 容量性接触感知                       | 8   |
| 7. AVR CPU コア                    | 9   |
| 7.1. 概要                          | 9   |
| 7.2. ALU (Arithmetic Logic Unit) | 9   |
| 7.3. ステータス レジスタ                  | 10  |
| 7.4. 汎用レジスタ ファイル                 | 11  |
| 7.5. スタック ポインタ                   | 11  |
| 7.6. 命令実行タイミング                   | 12  |
| 7.7. リセットと割り込みの扱い                | 12  |
| 8. AVRのメモリ                       | 14  |
| 8.1. 概要                          | 14  |
| 8.2. 実装書き換え可能なプログラム用フラッシュメモリ     | 14  |
| 8.3. データ用SRAMメモリ                 | 14  |
| 8.4. データ用EEPROMメモリ               | 15  |
| 8.5. I/Oメモリ(レジスタ)                | 15  |
| 8.6. メモリ関係レジスタ                   | 16  |
| 9. システム クロックとクロック選択              | 19  |
| 9.1. クロック系統とその配給                 | 19  |
| 9.2. クロック元                       | 19  |
| 9.3. 既定のクロック元                    | 20  |
| 9.4. クリスタル用発振器                   | 20  |
| 9.5. 低周波数クリスタル用発振器               | 20  |
| 9.6. 外部RC発振器                     | 21  |
| 9.7. 校正付き内蔵RC発振器                 | 21  |
| 9.8. 外部クロック信号                    | 22  |
| 9.9. タイマ/カウンタ用発振器                | 22  |
| 9.10. クロック関係用レジスタ                | 23  |
| 10. 電力管理と休止形態                    | 24  |
| 10.1. 休止形態種別                     | 24  |
| 10.2. アイドル動作                     | 24  |
| 10.3. A/D変換雑音低減動作                | 24  |
| 10.4. パワーダウン動作                   | 24  |
| 10.5. パワーセーブ動作                   | 25  |
| 10.6. スタンバイ動作                    | 25  |
| 10.7. 拡張スタンバイ動作                  | 25  |
| 10.8. 消費電力の最小化                   | 25  |
| 10.9. 電力管理用レジスタ                  | 27  |
| 11. システム制御とりセット                  | 28  |
| 11.1. AVRのリセット                   | 28  |
| 11.2. リセット元                      | 28  |
| 11.3. 内部基準電圧                     | 30  |
| 11.4. ウオッチドッグ タイマー               | 30  |
| 11.5. リセット関係用レジスタ                | 31  |
| 12. 割り込み                         | 33  |
| 12.1. ATmega32Aの割り込みベクタ          | 33  |
| 12.2. ベクタ移動用レジスタ                 | 36  |
| 13. 外部割り込み                       | 37  |
| 13.1. 外部割り込み用レジスタ                | 37  |
| 14. 入出力ポート                       | 39  |
| 14.1. 概要                         | 39  |
| 14.2. 標準デジタル入出力としてのポート           | 39  |
| 14.3. 交換ポート機能                    | 42  |
| 14.4. I/Oポート用レジスタ                | 50  |
| 15. タイマ/カウンタ0とタイマ/カウンタ1の前置分周器    | 52  |
| 15.1. 概要                         | 52  |
| 15.2. 内部クロック元                    | 52  |
| 15.3. 前置分周器リセット                  | 52  |
| 15.4. 外部クロック元                    | 52  |
| 15.5. 同期系タイマ/カウンタ前置分周器制御用レジスタ    | 53  |
| 16. 8ビット タイマ/カウンタ (PWM)          | 54  |
| 16.1. 特徴                         | 54  |
| 16.2. 概要                         | 54  |
| 16.3. タイマ/カウンタのクロック              | 55  |
| 16.4. 計数器部                       | 55  |
| 16.5. 比較出力部                      | 56  |
| 16.6. 比較一致出力部                    | 57  |
| 16.7. 動作種別                       | 58  |
| 16.8. タイマ/カウンタのタイミング             | 61  |
| 16.9. 8ビット タイマ/カウンタ用レジスタ         | 62  |
| 17. 16ビット タイマ/カウンタ1              | 65  |
| 17.1. 特徴                         | 65  |
| 17.2. 概要                         | 65  |
| 17.3. 16ビット レジスタのアクセス            | 67  |
| 17.4. タイマ/カウンタのクロック              | 69  |
| 17.5. 計数器部                       | 69  |
| 17.6. 捕獲入力部                      | 70  |
| 17.7. 比較出力部                      | 71  |
| 17.8. 比較一致出力部                    | 73  |
| 17.9. 動作種別                       | 74  |
| 17.10. タイマ/カウンタのタイミング            | 78  |
| 17.11. 16ビット タイマ/カウンタ1用レジスタ      | 79  |
| 18. 8ビット タイマ/カウンタ2 (PWM,非同期動作)   | 84  |
| 18.1. 特徴                         | 84  |
| 18.2. 概要                         | 84  |
| 18.3. タイマ/カウンタのクロック              | 85  |
| 18.4. 計数器部                       | 85  |
| 18.5. 比較出力部                      | 86  |
| 18.6. 比較一致出力部                    | 87  |
| 18.7. 動作種別                       | 88  |
| 18.8. タイマ/カウンタのタイミング             | 91  |
| 18.9. タイマ/カウンタ2の非同期動作            | 92  |
| 18.10. タイマ/カウンタ2の前置分周器           | 93  |
| 18.11. 8ビット タイマ/カウンタ2用レジスタ       | 94  |
| 19. SPI (直列周辺インターフェース)           | 97  |
| 19.1. 特徴                         | 97  |
| 19.2. 概要                         | 97  |
| 19.3. SSピンの機能                    | 99  |
| 19.4. データ転送形式                    | 101 |
| 20. USART                        | 102 |
| 20.1. 特徴                         | 102 |
| 20.2. 概要                         | 102 |
| 20.3. クロック生成                     | 104 |
| 20.4. フレーム形式                     | 105 |
| 20.5. USARTの初期化                  | 106 |
| 20.6. データ送信 - USART送信部           | 107 |

|  |            |
|--|------------|
| 20.7. データ受信 – USART受信部                     | 108        |
| 20.8. 非同期受信                                | 111        |
| 20.9. 複数プロセッサ通信動作                          | 113        |
| 20.10. UBRRH/UCSRCレジスタのアクセス                | 114        |
| 20.11. USART用レジスタ                          | 115        |
| 20.12. ポーレート設定例                            | 118        |
| <b>21. 2線直列インターフェース</b>                    | <b>120</b> |
| 21.1. 特徴                                   | 120        |
| 21.2. 2線直列インターフェース バスの定義                   | 120        |
| 21.3. データ転送とフレーム形式                         | 120        |
| 21.4. 複数主装置バス システムの調停と同期                   | 122        |
| 21.5. TWI部の概要                              | 123        |
| 21.6. TWIの使用法                              | 125        |
| 21.7. 転送種別                                 | 127        |
| 21.8. 複数主装置システムでのバス競合と調停                   | 136        |
| 21.9. TWI用レジスタ                             | 137        |
| <b>22. アナログ比較器</b>                         | <b>139</b> |
| 22.1. 概要                                   | 139        |
| 22.2. アナログ比較器入力選択                          | 139        |
| 22.3. アナログ比較器用レジスタ                         | 139        |
| <b>23. A/D変換器</b>                          | <b>141</b> |
| 23.1. 特徴                                   | 141        |
| 23.2. 概要                                   | 141        |
| 23.3. 操作                                   | 141        |
| 23.4. 変換の開始                                | 142        |
| 23.5. 前置分周と変換タイミング                         | 143        |
| 23.6. チャネル変更と基準電圧選択                        | 145        |
| 23.7. 雑音低減機能                               | 146        |
| 23.8. A/D変換の結果                             | 147        |
| 23.9. A/D変換用レジスタ                           | 148        |
| <b>24. JTAGインターフェースと内蔵デバッグ機能</b>           | <b>151</b> |
| 24.1. 特徴                                   | 151        |
| 24.2. 概要                                   | 151        |
| 24.3. 検査入出力ポート (TAP:Test Access Port)      | 152        |
| 24.4. TAP制御器                               | 152        |
| 24.5. 境界走査チェーン(Boundary-Scan Chain)<br>の使用 | 153        |
| 24.6. 内蔵デバッグ機能の使用                          | 153        |
| 24.7. 内蔵デバッグ特殊JTAG命令                       | 153        |
| 24.8. JTAGプログラミング能力の使用                     | 153        |
| 24.9. 内蔵デバッグ用レジスタ                          | 154        |
| 24.10. 参考文献                                | 154        |
| <b>25. IEEE1149.1(JTAG)境界走査</b>            | <b>155</b> |
| 25.1. 特徴                                   | 155        |
| 25.2. 概要                                   | 155        |
| 25.3. データレジスタ                              | 155        |
| 25.4. 境界走査(Boundary-Scan)用JTAG命令           | 156        |
| 25.5. 境界走査チェーン(Boundary-Scan Chain)        | 157        |
| 25.6. ATmega32Aの境界走査順                      | 163        |
| 25.7. 境界走査記述言語(BSDL)ファイル                   | 163        |
| 25.8. JTAG関連レジスタ                           | 164        |
| <b>26. ブートローダ支援 – RWW自己プログラミング</b>         | <b>165</b> |
| 26.1. 特徴                                   | 165        |
| 26.2. 概要                                   | 165        |
| 26.3. フラッシュメモリの応用領域とブートローダ領域               | 165        |
| 26.4. 書き中に読みが可能な領域と不能な領域                   | 165        |
| 26.5. ブートローダ施錠ビット                          | 167        |
| 26.6. ブートローダ プログラムへの移行                     | 167        |
| 26.7. 自己プログラミングでのフラッシュアドレス指定               | 168        |
| 26.8. フラッシュメモリの自己プログラミング                   | 168        |
| 26.9. ブートローダ用レジスタ                          | 173        |
| <b>27. メモリプログラミング</b>                      | <b>174</b> |
| 27.1. プログラムメモリとデータメモリ用施錠ビット                | 174        |
| 27.2. ヒューズビット                              | 175        |
| 27.3. 識票バイト                                | 175        |
| 27.4. 校正バイト                                | 175        |
| 27.5. ページ容量                                | 176        |
| 27.6. 並列プログラミング                            | 176        |
| 27.7. 並列プログラミング手順                          | 177        |
| 27.8. 直列プログラミング                            | 184        |
| 27.9. JTAGインターフェース経由のプログラミング               | 186        |
| <b>28. 電気的特性</b>                           | <b>193</b> |
| 28.1. 絶対最大定格                               | 193        |
| 28.2. DC特性                                 | 193        |
| 28.3. 速度勾配                                 | 194        |
| 28.4. 外部クロック特性                             | 195        |
| 28.5. システムとりセットの特性                         | 195        |
| 28.6. 2線直列インターフェース特性                       | 196        |
| 28.7. SPIタイミング特性                           | 197        |
| 28.8. A/D変換器特性                             | 198        |
| <b>29. 代表特性</b>                            | <b>199</b> |
| 29.1. 活動動作消費電流                             | 199        |
| 29.2. アイドル動作消費電流                           | 201        |
| 29.3. パワーダウン動作消費電流                         | 203        |
| 29.4. パワーセーブ動作消費電流                         | 204        |
| 29.5. スタンバイ動作消費電流                          | 204        |
| 29.6. ピン プルアップ                             | 204        |
| 29.7. ピン駆動能力                               | 206        |
| 29.8. ピン 閾値とヒステリシス                         | 207        |
| 29.9. 低電圧検出器(BOD)閾値                        | 209        |
| 29.10. 内部発振器周波数                            | 210        |
| 29.11. 周辺機能部消費電流                           | 214        |
| 29.12. リセット消費電流とりセットパルス幅                   | 216        |
| <b>30. レジスタ要約</b>                          | <b>218</b> |
| <b>31. 命令要約</b>                            | <b>219</b> |
| <b>32. 注文情報</b>                            | <b>221</b> |
| <b>33. 外周器情報</b>                           | <b>222</b> |
| <b>34. 障害情報</b>                            | <b>223</b> |
| <b>35. データシート改訂履歴</b>                      | <b>225</b> |

## 1. ピン配置

図1-1. ピン配置




## 2. 概要

AVR® ATmega32AはAVR RISC構造の低消費CMOS 8ビットマイクロコントローラです。1周期で実行する強力な命令はMHzあたり1 MIPSに達し、実行速度対電力消費の最適化が容易に行えます。

### 2.1. 構成図

図2-1. 構成図



AVR®コアは32個の汎用レジスタと豊富な命令一式を結合します。32個の全レジスタはALU(Arithmetic Logic Unit)に直結され、レジスタ間命令は1クロック周期で実行されます。AVR構造は現状のCISC型マイクロコントローラに対し、10倍までの単位処理量向上効果があります。

ATmega32Aは次の特徴、書き込み中読める能力を持つ32Kバイトの実装書き換え可能なフラッシュメモリと1KバイトのEEPROM、2KバイトのSRAM、32本の汎用入出力線、32個の汎用レジスタ、境界走査用JTAGインターフェース、内蔵デバッグとプログラミング機能、比較動作も含む柔軟性のある3つのタイマ/カウタ、内部及び外部割り込み、設定変更可能な直列USART、バイト対応の2線直列インターフェース、設定変更可能な増幅器(PDIPを除く)を持つ任意選択差動入力付き8チャネルの10ビットA/D変換器、設定変更可能な内部発振器付きウォッチドッグタイマ、SPI直列ポート、ソフトウェアで選べる6つの低消費動作機能を提供します。アイドル動作では動作を停止しますが、SRAM、タイマ/カウタ、SPIポート、割り込み機能は有効で、動作を継続します。パワーダウン動作ではレジスタの内容は保護されますが、発振器が停止するため、以降のハードウェアリセットか外部割り込みまで他の全機能を禁止(無効)にします。パワーセーブ動作では非同期タイマ用発振器が動作を継続し、デバイスのその他が停止中であっても基準タイマの継続が許されます。A/D変換雑音低減動作ではA/D変換中の切り替え雑音を最小とするために、非同期タイマとA/D変換器を除く全ての周辺機能とCPUが停止します。スタンバイ動作ではクリスタル発振子/セラミック振動子用発振器が動作し、一方デバイスのその他は休止します。これは低消費電力と非常に速い起動の組み合わせを許します。拡張スタンバイ動作では主発振器と非同期タイマの両方が動作を継続します。

本デバイスはMicrochipの高密度不揮発性メモリ技術を使って製造されています。内蔵の実装書き換え(ISP)可能なプログラム用フラッシュメモリは規定の不揮発性メモリ書き込み器、SPI直列インターフェース経由、AVRコア上ポートプログラムの実行によって再書き込みができます。ポートプログラムは応用領域フラッシュメモリ内の応用プログラムの読み込みにどのインターフェースでも使えます。ポート領域フラッシュメモリ内のプログラムは真の「書き込み中の読み出し可」動作により、応用領域フラッシュメモリ更新中も実行を継続します。モリッシュチップ上の実装書き換え可能なフラッシュメモリと、8ビットRISC型CPUの組み合わせによるATmega32Aは多くの組み込み制御の応用に対して高度な柔軟性と対費用効果をもたらす強力なマイクロコントローラです。

AVR® ATmega32AはCコンパイラ、マクロアセンブラー、デバッガ、シミュレータ、インサーキットエミュレータ、評価キットを含む専用のプログラム及びシステム開発ツールで支援されます。

## 2.2. ピン概要

### 2.2.1. VCC

デジタル電源ピン。

### 2.2.2. GND

接地ピン。

### 2.2.3. PA7～PA0 (ポートA)

ポートAはA/D変換器へのアナログ入力として扱います。

A/D変換器が使われない場合、ポートAは8ビット双方向入出力ポートとしても扱います。ポートピンは(ビット毎に選ばれる)内蔵プルアップ抵抗を提供できます。ポートA出力緩衝部は高い吐き出しと吸い込みの両能力の対称駆動特性です。PA0～PA7ピンが入力として使われ、外部的にLowへ引き込まれると、内蔵プルアップ抵抗が活性(有効)なら、吐き出し電流が流れます。リセット条件が有効になると、クロックが動いていなくてもポートAピンはHi-Zにされます。

### 2.2.4. PB7～PB0 (ポートB)

ポートBは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートB出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力のとき、プルアップ抵抗が活性(有効)なら、外部的にLowへ引き込まれたポートBピンには吐き出し電流が流れます。リセット条件が有効になると、クロックが動いていなくても、ポートBピンはHi-Zにされます。

ポートBは44頁で一覧されるATmega32Aの様々な特殊機能も扱います。

### 2.2.5. PC7～PC0 (ポートC)

ポートCは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートC出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力のとき、プルアップ抵抗が活性(有効)なら、外部的にLowへ引き込まれたポートCピンには吐き出し電流が流れます。リセット条件が有効になると、クロックが動いていなくても、ポートCピンはHi-Zにされます。JTAGインターフェースが許可されると、リセットが起きてもPC5(TDI)、PC3(TMS)、PC2(TCK)ピンのプルアップ抵抗は活性(有効)にされます。

ポートCは46頁で一覧されるATmega32AのJTAGインターフェース機能と様々な特殊機能も扱います。

### 2.2.6. PD7～PD0 (ポートD)

ポートDは(ビット毎に選ばれる)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートD出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力のとき、プルアップ抵抗が活性(有効)なら、外部的にLowへ引き込まれたポートDピンには吐き出し電流が流れます。リセット条件が有効になると、クロックが動いていなくても、ポートDピンはHi-Zにされます。

ポートDは48頁で一覧されるATmega32Aの様々な特殊機能も扱います。

### 2.2.7. RESET

リセット入力。最小パルス幅(195頁の表28-3参照)より長いこのピンのLowレベルはクロックが動いていなくてもリセットを生成します。より短いパルスはリセットの生成が保証されません。

### 2.2.8. XTAL1

発振器反転増幅器への入力と内部クロック操作回路への入力。

### 2.2.9. XTAL2

発振器反転増幅器からの出力。

### 2.2.10. AVCC

AVCCはポートAとA/D変換器用供給電圧(電源)ピンです。例えA/D変換が使われなくても、外部的にVCCへ接続されるべきです。A/D変換が使われる場合、[VCCから低域通過濾波器を通して接続](#)されるべきです。

### 2.2.11. AREF

AREFはA/D変換器用アナログ基準(電圧)ピンです。

## 3. 資料

包括的なデータシート、応用記述、開発ツール群は[www.microchip.com](http://www.microchip.com)でのダウンロードで利用可能です。

## 4. データ保持力

信頼性証明結果はデータ保持誤り率の反映を示し、20年以上/85°Cまたは100年以上/25°Cで1PPMよりずっと小さな値です。

## 5. コード例について

この文書はデバイスの様々な部分の使用法を手短に示す簡単なコード例を含みます。これらのコード例はアセンブルまたはコンパイルに先立ってデバイス定義ヘッダファイルがインクルードされると仮定します。全てのCコンパイラ製造業者がヘッダファイル内にピット定義を含めるとは限らず、またCでの割り込みの扱いがコンパイラに依存することに注意してください。より多くの詳細についてはCコンパイラの資料で確認してください。

## 6. 容量性接触感知

QTouch®ライブラリは殆どのMicrochip AVR®マイクロコントローラ上の接触感知インターフェースを実現するための使い易い解決策を提供します。QTouchライブラリはQTouchとQMatrix™採取法用の支援を含みます。

接触感知は適切なAVRマイクロコントローラ用QTouchライブラリをリンクすることによってどの応用にも追加することができます。これは接触チャネルと感知器を定義するのに簡単なAPIの組を使い、その後にチャネル情報を取得して接触感知器の状態を判断するために接触感知APIを呼ぶことによって行われます。

QTouchライブラリは無料で、次の場所、<http://www.microchip.com>のMicrochipウェブサイトからダウンロードすることができます。実装の詳細と他の情報についてはMicrochipウェブサイトから入手可能な[QTouchライブラリ使用者の手引き](#)を参照してください。

## 7. AVR CPU コア

### 7.1. 概要

ここでは一般的なAVR®コア構造について説明します。このCPUコアの主な機能は正しいプログラム実行を保証することです。従ってCPUはメモリアクセス、計算実行、周辺制御、割り込み操作ができなければなりません。

最大効率と平行処理のため、AVRはプログラムとデータに対してメモリとバスを分離するハーバード構造を使います。プログラムメモリ内の命令は、單一段のパイプラインで実行されます。1命令の実行中に次の命令がプログラムメモリから事前取得されます。この概念は全部のクロック周期で命令実行を可能にします。プログラムメモリは実装書き換え可能なフラッシュメモリです。

高速レジスタファイルは1クロック周期アクセスの32個の8ビット長汎用レジスタを含みます。これは1クロック周期ALU(Arithmetic Logic Unit)操作を許します。代表的なALU操作では2つのオペランドがレジスタファイルからの出力で、1クロック周期内でその操作が実行され、その結果がレジスタファイルに書き戻されます。

32個中の6つのレジスタは効率的なアドレス計算ができるデータ空間アドレス指定用に、3つの16ビット長間接アドレスポインタ用レジスタとして使用されます。これらアドレスポインタの1つはプログラム用フラッシュメモリ内の定数表参照用アドレスポインタとしても使えます。これら16ビット長附加機能レジスタはX,Y,Zレジスタで、本章内で後述されます。

ALUはレジスタ間またはレジスタと定数間の算術及び論理操作を支援します。単一レジスタ操作もALUで実行できます。算術演算操作後、操作結果についての情報を反映するためにステータスレジスタ(SREG)が更新されます。

プログラムの流れは条件/無条件分岐や呼び出し命令によって提供され、全アドレス空間を直接アドレス指定できます。AVR命令の多くは16ビット語(ワード)形式です。全てのプログラムメモリのアドレスは(誤注:定数のみを除き)16または32ビット長命令を含みます。

プログラム用フラッシュメモリ空間はポートプログラム領域と応用プログラム領域の2つに分けられます。どちらの領域にも書き込み禁止や読み書き防止用の専用施錠ビットがあります。応用フラッシュメモリ領域内に書き込むSPM命令はポートプログラム領域内に属さ(存在しなければなりません)。

割り込みやサブルーチン呼び出し中、戻りアドレスを示すプログラムカウンタ(PC)はスタックに保存されます。スタックは一般的なデータ用SRAM上に実際には割り当てられ、従ってスタック容量は全SRAM容量とSRAM使用量でのみ制限されます。全ての使用者プログラムはリセット処理ルーチンで(サブルーチン呼び出しや割り込みが実行される前に)、スタックポインタ(SP)を初期化しなければなりません。SPはI/O空間で読み書きアクセスが可能です。データ用SRAMはAVR構造で支援される5つの異なるアドレス指定種別を通して容易にアクセスできます。

AVR構造に於けるメモリ空間は全て直線的な普通のメモリ配置です。


柔軟な割り込み部にはI/O空間の各制御レジスタとステータスレジスタ(SREG)の特別な全割り込み許可(I)ビットがあります。全ての割り込みは割り込みベクタ表に個別の割り込みベクタを持ちます。割り込みには割り込みベクタ表の位置に従う優先順があります。下位側割り込みベクタアドレスが高い優先順位です。

I/Oメモリ空間は制御レジスタ、SPI、他のI/O機能としてCPU周辺機能用の64アドレスを含みます。I/Oメモリは直接またはレジスタファイルの次のデータ空間位置\$20～\$5Fとしてアクセスできます。

### 7.2. ALU (Arithmetic Logic Unit)

高性能なAVR®のALUは32個の全汎用レジスタとの直結で動作します。汎用レジスタ間または汎用レジスタと即値間の演算操作は單一クロック周期内で実行されます。ALU操作は算術演算、論理演算、ビット操作の3つの主要な種類に大別されます。符号付きと符号なし両方の乗算と固定小数点形式を支援する乗算器(乗算命令)も提供する構造の実装(製品)もあります。詳細記述についてはwww.microchip.comで「AVR命令一式手引書」をご覧ください。

図7-1. AVR MCU構造



## 7.3. ステータス レジスタ

ステータス レジスタは最も直前に実行した演算命令の結果についての情報を含みます。この情報は条件処理を行うためのプログラムの流れ変更に使えます。ステータス レジスタはAVR命令一式手引書で詳述されるように、全てのALU操作後、更新されることに注目してください。これは多くの場合でそれ用の比較命令使用の必要をなくし、高速でより少ないコードに帰着します。

ステータス レジスタは割り込み処理ルーチン移行時の保存と割り込みからの復帰時の回復(復帰)が自動的に行われません。これはソフトウェアによって扱われなければなりません。

### 7.3.1. SREG – ステータス レジスタ (Status Register) (注)

AVRのステータス レジスタ(SREG)は次のように定義されます。

| ビット         | 7   | 6   | 5   | 4   | 3   | 2   | 1   | 0   |      |
|-------------|-----|-----|-----|-----|-----|-----|-----|-----|------|
| \$3F (\$5F) | I   | T   | H   | S   | V   | N   | Z   | C   | SREG |
| Read/Write  | R/W |      |
| 初期値         | 0   | 0   | 0   | 0   | 0   | 0   | 0   | 0   |      |

- ビット7 – I : 全割り込み許可 (Global Interrupt Enable)

全割り込み許可ビットは割り込みが許可されるために設定(1)されなければなりません。その時に個別割り込み許可制御は独立した制御レジスタで行われます。全割り込み許可ビットが解除(0)されると、個別割り込み許可設定に拘らず、どの割り込みも許可されません。Iビットは割り込みが起きた後にハードウェアによって解除(0)され、後続の割り込みを許可するために、RETI命令によって設定(1)されます。Iビットはwww.microchip.comのAVR命令一式手引書で記述されるようにSEIやCLI命令で応用(プログラム)によって設定(1)や解除(0)もできます。

- ビット6 – T : ビット変数 (Bit Copy Storage)

ビット複写命令、BLD(Bit LoaD)とBST(Bit STore)は操作したビットの転送元または転送先として、このTビットを使います。レジスタファイルのレジスタからのビットはBST命令によってTに複写でき、TのビットはBLD命令によってレジスタファイルのレジスタ内のビットに複写できます。

- ビット5 – H : ハーフキャリー フラグ (Half Carry Flag)

ハーフキャリー(H)フラグはいくつかの算術操作でのハーフキャリーを示します。ハーフキャリーはBCD演算に有用です。

- ビット4 – S : 符号 (Sign Bit, S= N Ex-OR V)

Sフラグは常に負(N)フラグと2の補数溢れ(V)フラグの排他的論理和です。

- ビット3 – V : 2の補数溢れフラグ (2's Complement Overflow Flag)

2の補数溢れ(V)フラグは2の補数算術演算を支援します。

- ビット2 – N : 負フラグ (Negative Flag)

負(N)フラグは算術及び論理操作での負の結果(MSB=1)を示します。

- ビット1 – Z : ゼロ フラグ (Zero Flag)

ゼロ(Z)フラグは算術及び論理操作でのゼロ(0)の結果を示します。

- ビット0 – C : キャリー フラグ (Carry Flag)

キャリー(C)フラグは算術及び論理操作でのキャリー(またはボロー)を示します。

**注:** より多くの詳細についてはwww.microchip.comで命令一式手引書を参照してください。

## 7.4. 汎用レジスタ ファイル

このレジスタ ファイルはAVRの増強したRISC命令群用に最適化されています。必要な効率と柔軟性を達成するために、次の入出力機構がレジスタ ファイルによって支援されます。

- 1つの8ビット出力オペランドと1つの8ビットの結果入力
- 2つの8ビット出力オペランドと1つの8ビットの結果入力
- 2つの8ビット出力オペランドと1つの16ビットの結果入力
- 1つの16ビット出力オペランドと1つの16ビットの結果入力

図7-2.はCPU内の32個の汎用作業レジスタの構造を示します。

レジスタ ファイルを操作する殆どの命令は全てのレジスタに直接アクセスし、それらの殆どは單一周期命令です。

図7-2.で示されるように各レジスタは使用者データ空間の最初の32位置へ直接的に配置することで、それらはデータメモリアドレスも割り当てられます。例え物理的にSRAM位置として実装されていなくてもX,Y,Zレジスタ(ポインタ)がレジスタ ファイル内のどのレジスタの指示にも設定できるように、このメモリ構成は非常に柔軟なレジスタのアクセスを提供します。

図7-2. AVR CPU 汎用レジスタ構成図

|     | アドレス |                |
|-----|------|----------------|
| R0  | \$00 |                |
| R1  | \$01 |                |
| R2  | \$02 |                |
| ⋮   |      |                |
| R13 | \$0D |                |
| R14 | \$0E |                |
| R15 | \$0F |                |
| R16 | \$10 |                |
| R17 | \$11 |                |
| ⋮   |      |                |
| R26 | \$1A | Xレジスタ          |
| R27 | \$1B | 上位バイト<br>下位バイト |
| R28 | \$1C | Yレジスタ          |
| R29 | \$1D | 上位バイト<br>下位バイト |
| R30 | \$1E | Zレジスタ          |
| R31 | \$1F | 上位バイト<br>下位バイト |

### 7.4.1. Xレジスタ, Yレジスタ, Zレジスタ

R26～R31レジスタには通常用途の使用にいくつかの追加機能があります。これらのレジスタはデータ空間の間接アドレス指定用の16ビットアドレス ポインタです。3つのX,Y,Z間接アドレス レジスタは図7-3.で記載したように定義されます。

種々のアドレス指定種別で、これらのアドレス レジスタは固定変位、自動増加、自動減少としての機能を持ちます(詳細についてはwww.microchip.comで「命令一式手引書」をご覧ください)。

図7-3. X,Y,Zレジスタ構成図

|        |              |                  |   |
|--------|--------------|------------------|---|
| X レジスタ | 15 XH (上位)   | XL (下位)          | 0 |
|        | 7 R27 (\$1B) | 0   7 R26 (\$1A) | 0 |
| Y レジスタ | 15 YH (上位)   | YL (下位)          | 0 |
|        | 7 R29 (\$1D) | 0   7 R28 (\$1C) | 0 |
| Z レジスタ | 15 ZH (上位)   | ZL (下位)          | 0 |
|        | 7 R31 (\$1F) | 0   7 R30 (\$1E) | 0 |

## 7.5. スタック ポインタ

スタックは主に一時データの保存、局所変数の保存、割り込みとサブルーチン呼び出し後の戻りアドレスの保存に使われます。スタックが高位メモリから低位メモリへ伸長するように実行されることに注意してください。スタック ポインタ レジスタは常にこのスタックの先頭(訳注:次に使われるべき位置)を指し示します。スタック ポインタはサブルーチンや割り込みのスタックが配置されるデータSRAMのスタック領域を指し示します。スタック PUSH命令はスタック ポインタを減らします。

データSRAM内のスタック空間はサブルーチン呼び出しの実行や割り込みの許可の何れにも先立ってプログラムによって定義されなければなりません。初期スタック ポインタ値は内部SRAMの最終アドレスに等しく、スタック ポインタはSRAMの先頭以上に設定されなければなりません。14頁の図8-2.をご覧ください。

スタック ポインタの詳細については表7-1.をご覧ください。

表7-1. スタック ポインタ命令

| 命令               | スタック ポインタ | 内容  |
|------------------|-----------|---|
| PUSH             | -1        | データがスタック上に押し込まれます。                        |
| CALL,ICALL,RCALL | -2        | サブルーチン呼び出しまだ割り込みでの戻りアドレスがスタック上に押し込まれます。   |
| POP              | +1        | データがスタックから引き出されます。                        |
| RET,RETI         | +2        | サブルーチンまたは割り込みからの復帰での戻りアドレスがスタックから引き出されます。 |

AVRのスタック ポインタはI/O空間内の2つの8ビット レジスタとして実装されます。実際に使われるビット数は(そのデバイス)実装に依存します。SPLだけが必要とされる程に小さいAVR構造の実装(デバイス)のデータ空間もあることに注意してください。その場合、SPHレジスタは存在しません。

### 7.5.1. SPH,SPL (SP) – スタック ポイント (Stack Pointer)

| ビット         | 15  | 14  | 13  | 12  | 11   | 10   | 9   | 8   |     |
|-------------|-----|-----|-----|-----|------|------|-----|-----|-----|
| \$3E (\$5E) | –   | –   | –   | –   | SP11 | SP10 | SP9 | SP8 | SPH |
| Read/Write  | R   | R   | R   | R   | R/W  | R/W  | R/W | R/W |     |
| 初期値         | 0   | 0   | 0   | 0   | 0    | 0    | 0   | 0   |     |
| ビット         | 7   | 6   | 5   | 4   | 3    | 2    | 1   | 0   |     |
| \$3D (\$5D) | SP7 | SP6 | SP5 | SP4 | SP3  | SP2  | SP1 | SP0 | SPL |
| Read/Write  | R/W | R/W | R/W | R/W | R/W  | R/W  | R/W | R/W |     |
| 初期値         | 0   | 0   | 0   | 0   | 0    | 0    | 0   | 0   |     |

## 7.6. 命令実行タイミング

本項は命令実行の一般的なアクセスタイミングの概念を記述します。AVR CPUはチップ(デバイス)用に選んだクロック元から直接的に生成したCPUクロック(clkCPU)によって駆動されます。内部クロック分周は使われません。

図7-4.はハーバード構造と高速アクセスレジスタファイルの概念によって可能とされる並列の命令取得と命令実行を示します。これは機能対費用、機能対クロック、機能対電源部に関する好結果と対応するMHzあたり1 MIPSを達成するための基本的なパイプラインの概念です。

図7-5.はレジスタファイルに対する内部タイミングの概念を示します。單一クロック周期で2つのレジスタオペランドを使うALU操作が実行され、その結果が転送先レジスタへ書き戻されます。

図7-4. 命令の取得と実行の並列動作





図7-5. 1周期ALU命令



## 7.7. リセットと割り込みの扱い

AVR®は多くの異なる割り込み元を提供します。これらの割り込みと独立したリセットベクタ各々はプログラムメモリ空間内に独立したプログラムベクタを持ちます。全ての割り込みは割り込みを許可するために、ステータスレジスタ(SREG)の全割り込み許可(I)ビットと共に論理1が書かなければならぬ個別の許可ビットを割り当てられます。BLB02またはBLB12ポート施錠ビットがプログラム(0)されると、プログラムカウンタ値によっては割り込みが自動的に禁止されるかもしれません。この特質はソフトウェア保護を改善します。詳細については174頁の「メモリプログラミング」章をご覧ください。

既定でのプログラムメモリ空間の最下位アドレスはリセットと割り込みのベクタとして定義されます。ベクタの完全な一覧は33頁の「割り込み」で示されます。この一覧は各種割り込みの優先順位も決めます。下位側アドレスがより高い優先順位です。リセットが最高優先順位で次が外部割り込み要求0(INT0)です。割り込みベクタは一般割り込み制御レジスタ(GICR)の割り込みベクタ選択(IVSEL)ビットの設定(1)によってポートフラッシュ領域先頭へ移動できます。より多くの情報については33頁の「割り込み」を参照してください。リセットベクタもBOOTRSTヒューズのプログラム(0)によりポートフラッシュ領域先頭へ移動できます。165頁の「ポートローダ支援 - 書き込み中読み出し可能な自己プログラミング」をご覧ください。

割り込みが起こると全割り込み許可(I)ビットが解除(0)され、全ての割り込みは禁止されます。使用者ソフトウェアは多重割り込みを許可するため、全割り込み許可(I)ビットへ論理1を書けます。その後全ての許可した割り込みが現在の割り込みループで割り込めます。全割り込み許可(I)ビットは割り込みからの復帰(RETI)命令が実行されると、自動的に設定(1)されます。

根本的に2つの割り込み形式があります。1つ目の形式は割り込み要求フラグを設定(1)する事象によって起動されます。これらの割り込みでは割り込み処理ループを実行するために、プログラムカウンタは対応する現実の割り込みベクタを指示し、ハードウェアが対応する割り込み要求フラグを解除(0)します。割り込み要求フラグは解除(0)されるべきフラグのビット位置へ論理1を書くことによって解除(0)できます。対応する割り込み許可ビットが解除(0)されている間に割り込み条件が起こると、割り込み要求フラグが設定(1)され、割り込みが許可されるか、またはこのフラグがソフトウェアによって解除(0)されるまで記憶(保持)されます。同様に、全割り込み許可(I)ビットが解除(0)されている間に1つまたはより多くの割り込み条件が起こると、対応する割り込み要求フラグが設定(1)されて全割り込み許可(I)ビットが設定(1)されるまで記憶され、その(I=1)後で優先順に従って実行されます。

2つ目の割り込み形式は割り込み条件が存在する限り起動し(続け)ます。これらの割り込みは必ずしも割り込み要求フラグを持っているとは限りません。割り込みが許可される前に割り込み条件が消滅すると、この割り込みは起動されません。

AVRが割り込みから抜け出すと常に主プログラムへ戻り、何れかの保留割り込みが扱われる前に1つ以上の命令を実行します。

ステータスレジスタ(SREG)は割り込みルーチンへ移行時の保存も、復帰時の再設定も自動的に行われないことに注意してください。これはソフトウェアによって扱わなければなりません。

割り込みを禁止するためにCLI命令を使うと、割り込みは直ちに禁止されます。CLI命令と同時に割り込みが起こっても、CLI命令後に割り込みは実行されません。次例は時間制限EEPROM書き込み手順中に割り込みを無効とするために、これがどう使用できるかを示します。

#### アセンブリ言語プログラム例

|     |             |                      |
|-----|-------------|----------------------|
| IN  | R16, SREG   | ;ステータスレジスタを保存        |
| CLI |             | ;EEPROM書き込み手順中割り込み禁止 |
| SBI | EECR, EEMWE | ;EEPROM主書き込み許可       |
| SBI | EECR, EEWE  | ;EEPROM書き込み開始        |
| OUT | SREG, R16   | ;ステータスレジスタを復帰        |

#### C言語プログラム例

```
char cSREG; /*ステータスレジスタ保存変数定義*/
cSREG = SREG; /*ステータスレジスタを保存*/
_CLI(); /*EEPROM書き込み手順中割り込み禁止*/
EECR |= (1<<EEMWE); /*EEPROM主書き込み許可*/
EECR |= (1<<EEWE); /*EEPROM書き込み開始*/
SREG = cSREG; /*ステータスレジスタを復帰*/
```

割り込みを許可するためにSEI命令を使うと、次例で示されるようにどの保留割り込みにも先立ってSEI命令の次の命令が実行されます。

#### アセンブリ言語プログラム例

|       |                 |
|-------|-----------------|
| SEI   | ;全割り込み許可        |
| SLEEP | ;休止形態移行(割り込み待ち) |

#### C言語プログラム例

```
_SEI(); /*全割り込み許可*/
_SLEEP(); /*休止形態移行(割り込み待ち)*/
```

**注:** SLEEP命令までは割り込み禁止、保留割り込み実行前に休止形態へ移行します。

#### 7.7.1. 割り込み応答時間

許可した全てのAVR®割り込みに対する割り込み実行応答は最小4クロック周期です。4クロック周期後、実際の割り込み処理ルーチンに対するプログラムベクタアドレスが実行されます。この4クロック周期時間中に、プログラムカウンタ(PC)がスタック上に保存(プッシュ)されます。このベクタは標準的に割り込み処理ルーチンへの無条件分岐で、この分岐は3クロック周期要します。複数周期命令実行中に割り込みが起こると、その割り込みが扱われる前に、この命令が完了されます。MCUが休止形態の時に割り込みが起こると、割り込み実行応答時間は4クロック周期増やされます。この増加は選んだ休止形態からの起動時間に加えてです。

割り込み処理ルーチンからの復帰は4クロック周期要します。これらの4クロック周期中、プログラムカウンタ(PC:2バイト)がスタックから取り戻され(ポップ)、スタックポインタは増加され(+2)、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されます。

## 8. AVRのメモリ

### 8.1. 概要

本章はAVR ATmega32Aの各種メモリを記述します。AVR構造にはプログラムメモリ空間とデータメモリ空間の2つの主なメモリ空間があります。加えてATmega32Aはデータ保存用EEPROMメモリが特徴です。3つのメモリ空間全ては一般的な直線的アドレスです。

### 8.2. 実装書き換え可能なプログラム用フラッシュメモリ

ATmega32Aはプログラム保存用に実装書き換え可能な32Kバイトのフラッシュメモリをチップ上に含みます。全てのAVR命令が16または32ビット幅のため、このフラッシュメモリは $16\text{K} \times 16\text{ビット}$ として構成されます。ソフトウェア保護のため、フラッシュプログラムメモリ空間はブートプログラム領域と應用プログラム領域の2つに分けられます。

フラッシュメモリは最低10,000回の消去/書き込み回数の耐久性があります。ATmega32Aのプログラムカウンタ(PC)は14ビット幅、従って16Kプログラムメモリ位置のアドレス指定です。ブートプログラム領域の操作と関係するソフトウェア保護用ブート施錠ビットは165頁の「ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング」の詳細で記述されます。174頁の「メモリプログラミング」はSPI、JTAG、並列プログラミング動作でのフラッシュメモリプログラミングの詳細な記述を含みます。

定数表は全てのプログラムメモリアドレス空間に配置できます。(LPM命令記述参照)  
命令の取得と実行のタイミング図は12頁の「命令実行タイミング」で示されます。

図8-1. プログラムメモリ配置図



### 8.3. データ用SRAMメモリ

図8-2.はAVR ATmega32AのSRAMメモリ構成方法を示します。

下位2144データメモリ位置はレジスタファイル、I/Oメモリ、データ用内蔵SRAMに充てます。最初の96位置はレジスタファイルとI/Oメモリに充て、次の2048位置はデータ用内蔵SRAMに充てます。

直接、間接、変位付き間接、事前減少付き間接、事後増加付き間接の5つの異なるアドレス指定種別でデータメモリ(空間)を網羅します。レジスタファイル内のレジスタR26~R31は間接アドレス指定ポイント用レジスタが特徴です。

直接アドレス指定はデータ空間全体に届きます。

変位付き間接動作はYまたはZレジスタで与えられる基準アドレスからの63アドレス位置に届きます。

自動の事前減少付きと事後増加付きのレジスタ間接アドレス指定動作を使う時に(使われる)X、Y、Zアドレスレジスタは減少(-1)または増加(+1)されます。

ATmega32Aの32個の汎用レジスタ、64個のI/Oレジスタ、2048バイトのデータ用内蔵SRAMは、これら全アドレス指定種別を通して全てアクセスできます。レジスタファイルは11頁の「汎用レジスタファイル」で記述されます。

図8-2. データメモリ配置図

|                      | アドレス          |
|----------------------|---------------|
| レジスタ<br>ファイル         | R0 \$0000     |
|                      | R1 \$0001     |
|                      | ⋮             |
|                      | R30 \$001E    |
| I/O<br>レジスタ<br>(メモリ) | R31 \$001F    |
|                      | \$00 \$0020   |
|                      | \$01 \$0021   |
|                      | ⋮             |
| 内蔵<br>SRAM           | \$3E \$005E   |
|                      | \$3F \$005F   |
|                      | \$0060 \$0060 |
|                      | \$0061 \$0061 |
|                      | ⋮             |
|                      | \$085E \$085E |
|                      | \$085F \$085F |
|                      |               |


注: 赤字はI/Oアドレス

#### 8.3.1. データメモリアクセスタイミング

この項は内部メモリアクセスに対する一般的なアクセスタイミングの概念を記述します。データ用内蔵SRAMアクセスは図8-3.で記載されるように2clkCPU周期で実行されます。

(訳注) 内蔵SRAMのアクセスを含む代表的な命令はT1,T2の2周期で実行され、T1で対象アドレスを取得/(算出)/確定し、T2で実際のアクセスが行われます。後続する(T1)は次の命令のT1です。

図8-3. データ用内蔵SRAMアクセス周期



## 8.4. データ用EEPROMメモリ

AVR ATmega32Aは1024バイトのデータEEPROMを含みます。それは单一バイトが読み書きできる分離したデータ空間として構成されます。EEPROMは最低100,000回の消去/書き込み回数の耐久性があります。CPUとEEPROM間のアクセスは以降のEEPROMアドレスレジスタ、EEPROMデータレジスタ、EEPROM制御レジスタで詳細に記述されます。

174頁の「メモリプログラミング」はSPI、JTAG、並列プログラミング動作でのEEPROMプログラミングの詳細な記述を含みます。

### 8.4.1. EEPROMアクセス

EEPROMアクセスレジスタはI/O空間でアクセス可能です。

EEPROMの書き込み(訳注: 原文はアクセス)時間は表8-1で与えられます。(書き込みは自己タイミング機能ですが、使用者ソフトウェアは次バイトが書ける時を検知してください。使用者コードがEEPROMに書く命令を含む場合、いくつかの予防処置が取られなければなりません。厳重に濾波した電源では電源投入/切断でVCCが緩やかに上昇または下降しそうです。これはデバイスが何周期かの間、使われるクロック周波数に於いて最小として示されるより低い電圧で走行する原因になります。これらの状態で問題を避ける方法の詳細については「EEPROMデータ化けの防止」をご覧ください。

予期せぬEEPROM書き込みを防止するため、特別な書き込み手順に従わなければなりません。この詳細については「EEPROM制御レジスタ」の記述を参照してください。

EEPROMが読まれると、CPUは次の命令が実行される前に4クロック周期停止されます。EEPROMが書かれると、CPUは次の命令が実行される前に2クロック周期停止されます。

### 8.4.2. パワーダウン休止動作中のEEPROM書き込み

EEPROM書き込み動作が活動中にパワーダウン休止動作へ移行すると、EEPROM書き込み動作が継続し、EEPROM書き込み時間が過ぎ去ってしまう前に完了します。しかし、書き込み動作が完了されると、発振器が動作を継続し、結果としてデバイスはパワーダウン動作へ完全に移行しません。従ってパワーダウンへ移行する前に、EEPROM書き込み動作が完了された(EWE=0)ことの確認が推奨されます。(訳補: パワーダウン移行後もEEPROM書き込みは正常に完了するが、その後発振器が止まらないことの注意)

### 8.4.3. EEPROMデータ化けの防止

低VCCの期間中、正しく動作するための供給電圧がCPUとEEPROMに対して低すぎるためにEEPROMデータが化け得ます。これらの問題はEEPROMを使う基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

EEPROMデータ化けは電圧が低すぎる時の2つの状態によって起こされ得ます。1つ目として、EEPROMへの通常の書き込み手順は正しく動作するための最低電圧が必要です。2つ目として、供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。

EEPROMデータ化けは次の推奨設計によって容易に避けられます。

不充分な供給電源電圧の期間中、AVRのRESETを活性(Low)に保ってください。これは内蔵低電圧検出器(BOD)を許可することによって行えます。内蔵BODの検出電圧が必要とした検出電圧と一致しない場合、外部低VCCリセット保護回路が使えます。書き込み動作実行中にリセットが起こると、この書き込み操作は供給電源電圧が充分ならば(継続)完了されます。

## 8.5. I/O メモリ(レジスタ)

AVR ATmega32AのI/O空間定義は218頁の「レジスタ要約」で示されます。

ATmega32Aの全てのI/Oと周辺機能はI/O空間に配置されます。I/O領域はI/O空間と32個の汎用作業レジスタ間のデータ転送を行うIN命令とOUT命令によってアクセスされます。アドレス範囲\$00～\$1F内のI/OレジスタはSBI命令とCBI命令の使用で直接的にビットアクセス可能です。これらのレジスタではSBISとSBIC命令の使用によって单一ビット値が検査できます。www.microchip.comで「AVR命令一式手引書」を参照してください。I/O指定命令INとOUTを使う時はI/Oアドレス\$00～\$3Fが使われなければなりません。LD命令とST命令を使い、データ空間としてI/Oレジスタをアクセスする時はこれらのアドレスに\$20が加算されなければなりません。

将来のデバイスとの共通性を保つため、アクセスされる場合、予約ビットは0が書かれるべきです。予約済みI/Oメモリアドレスは決して書かるべきではありません。

状態フラグのいくつかはそれらへ論理1を書くことによって解除(0)されます。CBIとSBI命令はI/Oレジスタ内の全ビットを操作し、設定(1)として読むどのフラグにも1を書き戻し、従ってフラグを解除(0)することに注意してください。CBIとSBI命令は(I/Oアドレス)\$00～\$1Fのレジスタでのみ動作します。

I/Oと周辺制御レジスタは以降の項で説明されます。

## 8.6. メモリ関係レジスタ

### 8.6.1. EEARH,EEARL (EEAR) – EEPROMアドレス レジスタ (EEPROM Address Register)

| ビット         | 15    | 14    | 13    | 12    | 11    | 10    | 9     | 8     |       |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| \$1F (\$3F) | –     | –     | –     | –     | –     | –     | EEAR9 | EEAR8 | EEARH |
| Read/Write  | R     | R     | R     | R     | R     | R     | R/W   | R/W   |       |
| 初期値         | 0     | 0     | 0     | 0     | 0     | 0     | 不定    | 不定    |       |
| ビット         | 7     | 6     | 5     | 4     | 3     | 2     | 1     | 0     |       |
| \$1E (\$3E) | EEAR7 | EEAR6 | EEAR5 | EEAR4 | EEAR3 | EEAR2 | EEAR1 | EEAR0 | EEARL |
| Read/Write  | R/W   |       |
| 初期値         | 不定    |       |

- ビット15~10 – 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

- ビット9~0 – EEAR9~0 : EEPROMアドレス (EEPROM Address)

EEPROMアドレス レジスタ(EEARHとEEARL)は1024バイトEEPROM空間のEEPROMアドレスを指定します。EEPROMデータ バイトは0~1023間で直線的に配されます。EEARの初期値は不定です。EEPROMがアクセスされるであろう前に適切な値が書かれねばなりません。

### 8.6.2. EEDR – EEPROMデータ レジスタ (EEPROM Data Register)

| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0     |      |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|------|
| \$1D (\$3D) | (MSB) |     |     |     |     |     |     | (LSB) | EEDR |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W   |      |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0     |      |

- ビット7~0 – EEDR7~0 : EEPROMデータ (EEPROM Data)

EEPROM書き込み操作に対してEEDRはEEPROMアドレス レジスタ(EEAR)で与えたアドレスのEEPROMへ書かれるべきデータを含みます。EEPROM読み込み操作に対してEEDRはEEARで与えたアドレスのEEPROMから読み出したデータを含みます。

### 8.6.3. EECR – EEPROM制御レジスタ (EEPROM Control Register)

| ビット         | 7 | 6 | 5 | 4 | 3     | 2     | 1    | 0    |      |
|-------------|---|---|---|---|-------|-------|------|------|------|
| \$1C (\$3C) | – | – | – | – | EERIE | EEMWE | EEWE | EERE | EECR |
| Read/Write  | R | R | R | R | R/W   | R/W   | R/W  | R/W  |      |
| 初期値         | 0 | 0 | 0 | 0 | 0     | 0     | 不定   | 0    |      |

- ビット7~4 – 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

- ビット3 – EERIE : EEPROM操作可割り込み許可 (EEPROM Ready Interrupt Enable)

EERIEの1書き込みはステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されているなら、EEPROM操作可割り込みを許可します。EERIEの0書き込みはこの割り込みを禁止します。EEPROM操作可割り込みはEEWEが解除(0)されていると継続する割り込みを発生します。

- ビット2 – EEMWE : EEPROM主書き込み許可 (EEPROM Master Write Enable)

EEMWEビットはEEPROM書き込み許可(EEWE)ビットの1設定がEEPROM書き込みの原因となるかどうかを決めます。EEMWEが設定(1)されるとき、EEWEの1設定は選ばれたアドレスのEEPROMにデータを書きます。EEMWEが0の場合、EEWEの1設定は無効です。EEWEがソフトウェアによって設定(1)されてしまうと、4クロック周期後にハードウェアがこのビットを0に解除します。EEPROM書き込み手順については「書き込み許可(EEWE)ビット」の記述をご覧ください。

- ビット1 – EEWE : EEPROM書き込み許可 (EEPROM Write Enable)

EEPROM書き込み許可信号(EEWE)はEEPROMへの書き込みストローブです。アドレスとデータが正確に設定されると、EEPROMへその値を書くためにEEWEビットは1を書かれなければなりません。論理1がEEWEへ書かれる前にEEPROM主書き込み許可(EEMWE)ビットは1を書かれなければならず、さもなければEEPROM書き込みは行われません。EEPROMを書くとき、次の手順に従うべきです(手順3.と4.の順番は重要ではありません)。

1. EEPROM書き込み許可(EEWE)ビットが0になるまで待ちます。
2. SPM制御 レジスタ(SPMCR)のSPM操作許可(SPMEN)ビットが0になるまで待ちます。
3. 今回のEEPROMアドレスをEEPROMアドレス レジスタ(EEAR)に書きます。(任意、省略可)
4. 今回のEEPROMデータをEEPROMデータ レジスタ(EEDR)に書きます。(任意、省略可)
5. EEPROM制御 レジスタ(EECR)のEEPROM主書き込み許可(EEMWE)ビットに1を、EEPROM書き込み許可(EEWE)ビットに0同時に書きます。

## 6. EEMWEビット設定後4クロック周期内にEEPROM書き込み許可(EEWE)ビットへ論理1を書きます。

CPUがフラッシュメモリ書き込み中、EEPROMはプログラム(書き込みが)できません。ソフトウェアは新規EEPROM書き込みを始める前にフラッシュメモリのプログラミングが完了されていることを検査しなければなりません。2.はソフトウェアがフラッシュメモリをプログラム(書き込みを)することをCPUに許すポートローダを含む場合だけ関係します。フラッシュメモリが決してCPUによって更新されないなら、2.は省略できます。ポートプログラミングについての詳細に関しては165頁の「[ポートローダ支援 - 書き込み中読み出し可能な自己プログラミング](#)」をご覧ください。

**警告:** 手順5.と6.間の割り込みはEEPROM主書き込み許可が時間超過するため、書き込み周期失敗になります。EEPROMをアクセスする割り込みルーチンが他のEEPROMアクセスを中断し、EEARかEEDRが変更されると、中断したEEPROMアクセスを失敗させます。これらの問題を避けるため、全ての手順中、[ステータスレジスタ\(SREG\)の全割り込み許可\(I\)ビット](#)は解除(0)されていることが推奨されます。

書き込みアクセス時間が経過されると、EEPROM書き込み許可(EEWE)ビットはハードウェアによって解除(0)されます。使用者ソフトウェアは次バイトを書く前にこのビットをポーリングし、0を待つことができます。EEWEが設定(1)されてしまうと、次の命令が実行される前にCPUは2周期停止されます。

### ● ビット0 - EERE : EEPROM読み込み許可 (EEPROM Read Enable)

EEPROM読み込み許可信号(EERE)はEEPROMへの読み込みストローブです。EEARに正しいアドレスが設定されると、EEPROM読み出しを起動するためにEEREビットは論理1を書かれなければなりません。EEPROM読み出しアクセスは(その)1命令で行われ、要求したデータは直ちに利用できます。EEPROMが読まれるとき、次の命令が実行される前にCPUは4周期停止されます。

使用者は読み込み操作を始める前にEEWEビットをポーリングすべきです。書き込み操作が実行中の場合、EEPROMアドレスレジスタ(EEAR)の変更もEEPROM読み込みもできません。

EEPROMアクセスの時間に校正済み内蔵RC発振器が使われます。[表8-1.](#)はCPUからのEEPROMアクセスに対する代表的な書き込み時間を示します。

表8-1. EEPROM書き込み時間

| 項目              | 校正付き内蔵RC発振器周期数(注) | 代表    |
|-----------------|-------------------|-------|
| EEPROM書き込み(CPU) | 8448              | 8.5ms |

注: CKSELヒューズ設定と無関係に1MHzが使用されます。

次のコード例はアセンブリ言語とC言語でのEEPROM書き込み関数を示します。本例は(例えば全割り込み禁止によって)割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。本例はソフトウェア内にフラッシュポートローダが無い前提でもあります。そのようなコードが存在する場合、EEPROM書き込み関数は何れかが実行するSPM命令の完了も待たねばなりません。

#### アセンブリ言語プログラム例

```

EEPROM_WR: SBIC    EECR, EEWE          ;EEPROM書き込み完了ならばスキップ
          RJMP    EEPROM_WR          ;以前のEEPROM書き込み完了まで待機
;
OUT      EEARH, R18          ;EEPROMアドレス上位バイト設定
OUT      EEARL, R17          ;EEPROMアドレス下位バイト設定
OUT      EEDR, R16          ;EEPROM書き込み値を設定
SBI     EECR, EEMWE        ;EEPROM主書き込み許可ビット設定
SBI     EECR, EEWE         ;EEPROM書き込み開始(書き込み許可ビット設定)
RET

```

#### C言語プログラム例

```

void EEPROM_write(unsigned int uiAddress, unsigned char ucData)
{
    while(EECR & (1<<EEWE));           /* 以前のEEPROM書き込み完了まで待機 */
    EEAR = uiAddress;                  /* EEPROMアドレス設定 */
    EEDR = ucData;                   /* EEPROM書き込み値を設定 */
    EECR |= (1<<EEMWE);            /* EEPROM主書き込み許可 */
    EECR |= (1<<EEWE);            /* EEPROM書き込み開始 */
}

```

次のコード例はアセンブリ言語とC言語でのEEPROM読み込み関数を示します。本例は割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。

### アセンブリ言語プログラム例

```

EEPROM_RD: SBIC    EECR, EEWE          ;EEPROM書き込み完了ならばスキップ
          RJMP    EEPROM_RD        ;以前のEEPROM書き込み完了まで待機
;
          OUT     EEARH, R18      ;EEPROMアドレス上位バイト設定
          OUT     EEARL, R17      ;EEPROMアドレス下位バイト設定
          SBI     EECR, EERE      ;EEPROM読み出し開始(読み込み許可ビット設定)
          IN      R16, EEDR       ;EEPROM読み出し値を取得
          RET                    ;呼び出し元へ復帰

```

### C言語プログラム例

```

unsigned char EEPROM_read(unsigned int uiAddress)
{
    while(EECR & (1<<EEWE));           /* 以前のEEPROM書き込み完了まで待機 */
    EEAR = uiAddress;                  /* EEPROMアドレス設定 */
    EECR |= (1<<EERE);             /* EEPROM読み出し開始 */
    return EEDR;                      /* EEPROM読み出し値を取得,復帰 */
}


```

## 9. システム クロックとクロック選択

### 9.1. クロック系統とその配給

図9-1はAVR内の主要なクロック系統とその配給を示します。全てのクロックが与えられた時間有効である必要はありません。消費電力低減のため、24頁の「電力管理と休止形態」で記述される各種休止形態の使用によって、使われない部分のクロックを停止することができます。クロック系統は図9-1で詳述されます。

図9-1. クロックの配給



#### 9.1.1. CPU クロック – clkCPU

CPUクロックはAVRコアの動作と関係する系統の部分に配給されます。このような部分の例は汎用レジスタファイル、ステータスレジスタ、スタックポインタを保持するデータメモリです。CPUクロックの停止はコアが一般的な操作や計算を実行することを禁止します。

#### 9.1.2. I/O クロック – clkI/O

I/Oクロックはタイマ/カウンタ、SPI、USARTのようなI/O部の大部分で使われます。I/Oクロックは外部割り込み部でも使われますが、いくつかの外部割り込みは例えI/Oクロックが停止されても検出されることをこのように割り込みに許す非同期論理回路によって検出されることに注意してください。2線直列インターフェース(TWI)部のアドレス認証はclkI/Oが停止される時に非同期に実行され、全休止形態でTWIアドレス受信を可能とすることにも注意してください。

#### 9.1.3. フラッシュ クロック – clkFLASH

フラッシュクロックはフラッシュメモリインターフェースの動作を制御します。このフラッシュクロックは常にCPUクロックと同時に活動します。

#### 9.1.4. 非同期タイマ クロック – clkASY

非同期タイマクロックは外部32kHzクロック用クリスタルから直接的にクロック駆動されるのを非同期タイマ/カウンタに許します。この専用クロック範囲はデバイスが休止形態の時でも、このタイマ/カウンタの実時間計数器としての使用を許します。

#### 9.1.5. A/D変換クロック – clkADC

A/D変換器には専用のクロック範囲が提供されます。これはデジタル回路によって生成された雑音を低減するためにCPUとI/Oクロックの停止を許します。これはより正確なA/D変換結果を与えます。

## 9.2. クロック元

このデバイスには右で示されるようにフラッシュヒューズビットによって選択可能な後続のクロック元選択があります。選んだクロック元からのクロックはAVRクロック発生器への入力で、適切な単位部へ配給されます。

各クロック選択に対する各種選択は次項で得られます。CPUが「パワーダウン」または「パワーセーブ」から起動するとき、選んだクロック元は命令実行開始前に安定な発振器動作を保証する起動時間に使われます。CPUがリセットから始まるとき、これらは通常動作開始前に安定電圧へ達するのを電源に許す付加遅延です。ウォッチドッグ発振器は、この起動時間の実時間部のタイミングに使われます。各計時完了に使われるウォッチドッグ(WDT)発振器の周期数は表9-2で示されます。199頁の「代表特性」で示されるようにウォッチドッグ発振器の周波数は電圧に依存します。

表9-1. クロック種別選択

| クロック種別           | CKSEL3~0  |
|------------------|-----------|
| 外部クリスタル/セラミック発振子 | 1111~1010 |
| 外部低周波数クリスタル発振子   | 1001      |
| 外部RC発振           | 1000~0101 |
| 校正付き内蔵RC発振器      | 0100~0001 |
| 外部クロック信号         | 0000      |

注: 1=非プログラム、0=プログラム

表9-2. WDT発振器の代表計時完了値、周期数

| VCC=3.0V | VCC=5.0V | 周期数         |
|----------|----------|-------------|
| 4.3ms    | 4.1ms    | 4K (4096)   |
| 69ms     | 65ms     | 64K (65536) |

### 9.3. 既定のクロック元

このデバイスはCKSEL=0001, SUT=10で出荷されます。従って既定クロック元設定は最長起動時間の1MHz内蔵RC発振器です。この既定設定は全ての使用者が実装または並列書き込み器を使って、それらを希望したクロック元設定にできることを保証します。

### 9.4. クリスタル用発振器

XTAL1とXTAL2は図9-2.で示されるように、チップ上の発振器としての使用に設定できる反転増幅器の各々、入力と出力です。クリスタル発振子またはセラミック振動子のどちらでも使えます。CKOPTヒューズは2つの異なる発振増幅器動作の1つを選びます。CKOPTヒューズがプログラム(0)されると、発振器出力は完全な供給電圧端振幅出力で発振します。この動作は雑音が多い環境やXTAL2出力が他のクロック緩衝器を駆動する時に適します。この動作は広い周波数範囲を持ちます。CKOPTヒューズが非プログラム(1)にされると、発振器はより小さな出力振幅になります。これはかなり消費電力を削減します。この動作は制限された周波数範囲を持ち、他のクロック緩衝器を駆動することに使えません。

セラミック振動子での最高周波数はCKOPTヒューズが非プログラム(1)で8MHz、CKOPTヒューズがプログラム(0)で16MHzです。C1とC2はクリスタル発振子とセラミック振動子の両方について常に等しくすべきです。このコンデンサの最適値は使うクリスタル発振子やセラミック振動子、浮遊容量の量、その環境の電磁雑音に依存します。クリスタル発振子使用に対するコンデンサ選択について初期の指針のいくつかは表9-3.で与えられます。セラミック振動子については製造業者によって与えられたコンデンサ値が使われるべきです。

この発振器は示された周波数範囲で各々最適化された3つの異なる種別で動作できます。この動作種別は表9-3.で示されるようにCKSEL3~1ヒューズによって選ばれます。

CKSEL0ヒューズはSUT1,0ヒューズと共に表9-4.で示されるように起動時間を選びます。

表9-4. クリスタル発振子/セラミック振動子用起動遅延時間選択表

| CKSEL0 | SUT1,0 | パワーダウン、パワーセーブからの起動遅延時間 | リセットからの付加遅延時間 (VCC=5.0V) | 推奨使用法                       |
|--------|--------|------------------------|--------------------------|-----------------------------|
| 0      | 0 0    | 258×CK (注1)            | 4.1ms                    | 外部セラミック振動子、高速上昇電源           |
|        | 0 1    | 258×CK (注1)            | 65ms                     | 外部セラミック振動子、低速上昇電源           |
|        | 1 0    | 1K×CK (注2)             | -                        | 外部セラミック振動子、低電圧検出(BOD)リセット許可 |
|        | 1 1    | 1K×CK (注2)             | 4.1ms                    | 外部セラミック振動子、高速上昇電源           |
| 1      | 0 0    | 1K×CK (注2)             | 65ms                     | 外部セラミック振動子、低速上昇電源           |
|        | 0 1    | 16K×CK                 | -                        | 外部クリスタル発振子、低電圧検出(BOD)リセット許可 |
|        | 1 0    | 16K×CK                 | 4.1ms                    | 外部クリスタル発振子、高速上昇電源           |
|        | 1 1    | 16K×CK                 | 65ms                     | 外部クリスタル発振子、低速上昇電源           |

注1: これらの選択はデバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だけ使われるべきです。これらの選択はクリスタル発振子用ではありません。

注2: これらの選択はセラミック振動子での使用を意図され、起動での周波数安定性を保証します。デバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使えます。

### 9.5. 低周波数クリスタル用発振器

デバイスに対するクロック元として時計用32.768kHzクリスタルを使うには、CKSEL3~0ヒューズを'1001'に設定することによって低周波数クリスタル発振器が選ばれなければなりません。クリスタルは図9-2.で示されるように接続されるべきです。CKOPTヒューズのプログラム(0)により、使用者はXTAL1とXTAL2の内部容量(コンデンサ)を許可でき、それによって外部コンデンサの必要がなくなります。内部容量は36pFの公称値です。

この発振器が選ばれると、起動時間は表9-5.で示されるようにSUTヒューズによって決定されます。

表9-5. 低周波数クリスタル発振器用起動遅延時間選択表

| SUT1,0 | パワーダウン、パワーセーブからの起動遅延時間 | リセットからの付加遅延時間 (VCC=5.0V) | 推奨使用法                     |
|--------|------------------------|--------------------------|---------------------------|
| 0 0    | 1K×CK (注1)             | 4.1ms                    | 高速上昇電源または低電圧検出(BOD)リセット許可 |
| 0 1    | 1K×CK (注1)             | 65ms                     | 低速上昇電源                    |
| 1 0    | 32K×CK                 | 65ms                     | 起動時周波数の安定重視               |
| 1 1    |                        | (予約)                     |                           |

注1: これらの選択は応用にとって起動での周波数安定性が重要でない場合だけ使われるべきです。

## 9.6. 外部RC発振器

タイミングに鈍感な応用に対しては図9-3.で示される外部RC設定が使えます。周波数は式 $f=1/(3RC)$ によって大まかに推測されます。Cは最低22pFであるべきです。CKOPTヒューズのプログラム(0)により、使用者はXTAL1とGND間の36pF内部容量を許可でき、それによって外部コンデンサの必要がなくなります。

この発振器は示された周波数範囲で各々最適化された4つの異なる種別で動作できます。この動作は表9-6.で示されるようにCKSEL3~0ヒューズによって選ばれます。

図9-3. 外部RC接続図




表9-6. 外部RC発振器動作

| CKSEL3~0 | 周波数範囲 (MHz) |
|----------|-------------|
| 0 1 0 1  | 0.1~0.9     |
| 0 1 1 0  | 0.9~3.0     |
| 0 1 1 1  | 3.0~8.0     |
| 1 0 0 0  | 8.0~12.0    |

この発振器が選ばれると、起動時間は表9-7.で示されるようにSUTヒューズによって決定されます。

表9-7. 外部RC発振器用起動遅延時間選択表

| SUT1,0 | パワーダウン、パワーセーブからの起動遅延時間 | リセットからの付加遅延時間 (VCC=5.0V) | 推奨使用法                     |
|--------|------------------------|--------------------------|---------------------------|
| 0 0    | 18×CK                  | -                        | 低電圧検出(BOD)リセット許可          |
| 0 1    | 18×CK                  | 4.1ms                    | 高速上昇電源                    |
| 1 0    | 18×CK                  | 65ms                     | 低速上昇電源                    |
| 1 1    | 6×CK (注1)              | 4.1ms                    | 高速上昇電源または低電圧検出(BOD)リセット許可 |

注1: この選択はデバイスの最高周波数付近で動作するときに使われるべきではありません。

## 9.7. 校正付き内蔵RC発振器

校正された内蔵RC発振器は決められた1.0、2.0、4.0、8.0MHzクロックを供給します。

全ての周波数は5V,25°Cでの公称値です。このクロックは表9-8.で示されるようにCKSEL3~0ヒューズのプログラミングによってシステムクロックとして選べます。選んだなら、外部部品なしで動作します。このクロック選択を使う時にCKOPTヒューズは常に非プログラム(1)にされるべきです。リセット中、ハートウェアが発振校正レジスタ(OSCCAL)に1MHz校正值バイトを設定し、これによってRC発振器を自動的に校正します。選んだ1.0、2.0、4.0、8.0MHzと5V,25°Cで、この校正是公称周波数±3%以内の周波数を与えます。www.microchip.comで利用可能な応用記述に記載された実行時校正法の使用で、与えられたどのVCCと温度でも±1%の精度を達成することができます。この発振器がチップ(システム)クロックとして使われるとき、ウォッチドッグ発振器は未だウォッチドッグタイマとリセット付加遅延タイマに使われます。予め設定された校正值のより多くの情報については175頁の「校正バト」項をご覧ください。

この発振器が選ばれると、起動時間は表9-9.で示されるようにSUTヒューズによって決定されます。XTAL1とXTAL2は未接続(NC)のままにされるべきです。

表9-8. 校正付き内蔵RC発振器動作

表9-8. 校正付き内蔵RC発振器動作

| CKSEL3~0     | 公称周波数 (MHz) |
|--------------|-------------|
| 0 0 0 1 (注1) | 1.0         |
| 0 0 1 0      | 2.0         |
| 0 0 1 1      | 4.0         |
| 0 1 0 0      | 8.0         |

注1: デバイスはこの選択で出荷されます。

表9-9. 校正付き内蔵RC発振器用起動遅延時間選択表

| SUT1,0   | パワーダウン、パワーセーブからの起動遅延時間 | リセットからの付加遅延時間 (VCC=5.0V) | 推奨使用法            |
|----------|------------------------|--------------------------|------------------|
| 0 0      | 6×CK                   | -                        | 低電圧検出リセット(BOD)許可 |
| 0 1      | 6×CK                   | 4.1ms                    | 高速上昇電源           |
| 1 0 (注1) | 6×CK                   | 65ms                     | 低速上昇電源           |
| 1 1      |                        | (予約)                     |                  |

注1: デバイスはこの選択で出荷されます。

## 9.8. 外部クロック信号

外部クロック元からデバイスを駆動するためにXTAL1は図9-4で示されるように駆動されるべきです。外部クロックでデバイスを走行するためにCKSELヒューズ<sup>3</sup>は'0000'にプログラム(設定)されなければなりません。CKOPTヒューズ<sup>3</sup>のプログラム(0)により、使用者はXTAL1とGND間の36pF内部容量を許可できます。

このクロック元が選ばれると、起動時間は表9-10で示されるようにSUTヒューズ<sup>3</sup>によって決定されます。

図9-4. 外部クロック信号駆動接続図




表9-10. 外部クロック信号駆動用起動遅延時間選択表

| SUT1,0 | パワーダウン, パワーセーブからの起動遅延時間 | リセットからの付加遅延時間 (VCC=5.0V) | 推奨使用法            |
|--------|-------------------------|--------------------------|------------------|
| 0 0    | 6 × CK                  | -                        | 低電圧検出リセット(BOD)許可 |
| 0 1    | 6 × CK                  | 4.1ms                    | 高速上昇電源           |
| 1 0    | 6 × CK                  | 65ms                     | 低速上昇電源           |
| 1 1    | (予約)                    |                          |                  |

外部クロックを供給するとき、MCUの安定な動作を保証するために供給したクロック周波数の急な変化を避けることが必要とされます。或るクロック周期から次への2%より大きな周波数変化は予測されない事態を引き起こします。このようなクロック周波数での変化中、MCUはリセットに保たれるのを保証することが必要とされます。

## 9.9. タイマ/カウント用発振器

AVRマイクロコントローラのタイマ/カウント用発振器(TOSC1とTOSC2)ピンに対して、クリスタル発振子はこのピン間に直接的に接続されます。外部コンデンサは必要とされません。この発振器は時計用32.768kHzクリスタルでの使用に最適化されています。外部クロック元をTOSC1に供給することは推奨されません。

**注:** タイマ/カウント用発振器は低周波数クリスタル用発振器と同じ形式のクリスタル用発振器を使い、内部容量(C)は同じ36pFの公称値を持ちます。

## 9.10. クロック関係用レジスタ

### 9.10.1. OSCCAL – 発振校正レジスタ (Oscillator Calibration Register)

| ビット         | 7          | 6    | 5    | 4    | 3    | 2    | 1    | 0    |        |
|-------------|------------|------|------|------|------|------|------|------|--------|
| \$31 (\$51) | CAL7       | CAL6 | CAL5 | CAL4 | CAL3 | CAL2 | CAL1 | CAL0 | OSCCAL |
| Read/Write  | R/W        | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |        |
| 初期値         | デバイス固有の校正值 |      |      |      |      |      |      |      |        |

- ビット7~0 – CAL7~0 : 発振校正值 (Oscillator Calibration Value) (訳注:共通性から内容一部追加修正)

このアドレスへの校正バイト書き込みは発振器周波数の偏差処理を省くために内蔵発振器を調整します。リセット中、識票列上位バイト(アドレス\$00)に配置される1MHz校正値が発振校正レジスタ(OSCCAL)内へ自動的に設定されます。内蔵RC発振器が他の周波数で使われる場合、校正値は手動で設定されなければなりません。これは初めに書き込み器により識票列を読み、そしてその後フラッシュメモリまたはEEPROMに校正値を保存することによって行えます。その後この値はソフトウェアによって読まれ、OSCCALに設定できます。OSCCALが0の時に最低利用可能周波数が選ばれます。このレジスタへ0以外の値を書くことは内蔵発振器の周波数を増加します。このレジスタへの\$FF書き込みは最高使用可能周波数にします。校正付き発振器はフラッシュメモリとEEPROMのアクセス時間に使われます。フラッシュメモリまたはEEPROMが書かれる場合、公称周波数より上へ10%を越えて校正してはいけません。そうでなければ、フラッシュメモリまたはEEPROM書き込みは失敗するかもしれません。この発振器は1.0、2.0、4.0、8.0MHzへの校正が意図されることに注意してください。**表9-11.**で示されるような他の値への調整は保証されません。

表9-11. 内蔵RC発振器周波数範囲

| OSCCAL値 | 公称周波数に対する割合 |       |
|---------|-------------|-------|
|         | 最小          | 最大    |
| \$00    | 50 %        | 100 % |
| \$7F    | 75 %        | 150 % |
| \$FF    | 100 %       | 200 % |

## 10. 電力管理と休止形態

### 10.1. 休止形態種別

休止形態は応用でMCU内の未使用部を一時停止することを可能にし、それによって節電します。AVRは応用で必要な消費電力に仕立てることを使用者に許す様々な休止形態を提供します。

19頁の図9-1はATmega32Aの各種クロック系統とその配給を示します。この図は適切な休止形態を選ぶ助けになります。表10-1は各種休止形態とそれらの起動元を示します。

表10-1. 各休止形態に於ける動作クロック範囲と復帰起動要因

| 休止種別        | 動作クロック範囲   |              |           |            |            | 動作発振器        |             | 復帰起動要因(割り込み)         |                   |                   |                      |                 |            |
|-------------|------------|--------------|-----------|------------|------------|--------------|-------------|----------------------|-------------------|-------------------|----------------------|-----------------|------------|
|             | clk<br>CPU | clk<br>FLASH | clk<br>IO | clk<br>ADC | clk<br>ASY | 主クロック<br>供給元 | タイマ用<br>発振器 | INT2<br>INT1<br>INT0 | TWI<br>アドレス<br>一致 | タイマ/<br>カウンタ<br>2 | SPM<br>EEPROM<br>操作可 | A/D<br>変換<br>完了 | その他<br>I/O |
| アイドル        |            | ○            | ○         | ○          | ○          | ○            | ②           | ○                    | ○                 | ○                 | ○                    | ○               | ○          |
| A/D変換雑音低減   |            |              | ○         | ○          |            | ○            | ②           | ③                    | ○                 | ○                 | ○                    | ○               |            |
| パワーダウン      |            |              |           |            |            |              |             | ③                    | ○                 |                   |                      |                 |            |
| パワーセーブ      |            |              |           | ②          |            |              | ②           | ③                    | ○                 | ②                 |                      |                 |            |
| スタンバイ(注1)   |            |              |           |            |            | ○            |             | ③                    | ○                 |                   |                      |                 |            |
| 拡張スタンバイ(注1) |            |              |           | ②          |            | ○            | ②           | ③                    | ○                 | ②                 |                      |                 |            |

注1: クロック元として外部クリスタル発振子またはセラミック振動子が選ばれた場合です。

② タイマ/カウンタ2非同期状態レジスタ(ASSR)の非同期クロック(AS2)ビットが設定(1)された場合です。

③ INT2または、INT1とINT0のレベル割り込みだけです。

6つの休止形態の何れかへ移行するにはMCU制御レジスタ(MCUCR)の休止許可(SE)ビットが論理1を書かれ、SLEEP命令が実行されなければなりません。MCUCRの休止種別選択(SM2～0)ビットはSLEEP命令によって活性(有効)にされる休止形態(アイドル、A/D変換雑音低減、パワーダウン、パワーセーブ、スタンバイ、拡張スタンバイ)のどれかを選びます。一覧については27頁の表10-2をご覧ください。

MCUが休止形態中に許可した割り込みが起こると、MCUは起動します。その時にMCUは起動時間に加えて4周期停止され、割り込みループを実行し、そしてSLEEP命令の次の命令から実行を再開します。デバイスが休止から起動するとき、レジスタファイルとSRAMの内容は変えられません。休止形態中にリセットが起こると、MCUは起動し、リセットベクタから実行します。

### 10.2. アイドル動作

休止種別選択(SM2～0)ビットが'000'を書かれるとき、SLEEP命令はMCUをアイドル動作へ移行させ、CPUを停止しますが、SPI、USART、アナログ比較器、A/D変換器、2線直列インターフェース、タイマ/カウンタ、ウォッチドッグ、割り込み機構の継続動作を許します。この休止形態は基本的にclkCPUとclkFLASHを停止する一方、他のクロックに走行を許します。

アイドル動作はMCUにタイマ溢れやUSARTの送信完了などの内部割り込みだけでなく、外部で起動された割り込みからの起動も可能になります。アナログ比較器割り込みからの起動が必要とされないなら、アナログ比較器制御/状態レジスタ(ACSR)のアナログ比較器禁止(ACD)ビットを設定(1)することによってアナログ比較器を電源断にできます。これはアイドル動作での消費電力を削減します。A/D変換が許可されるなら、この動作に移行すると変換が自動的に始まります。

### 10.3. A/D変換雑音低減動作

SM2～0ビットが'001'を書かれるとき、SLEEP命令はMCUをA/D変換雑音低減動作へ移行させ、CPUを停止しますが、A/D変換器、外部割り込み、2線直列インターフェースのアドレス監視、タイマ/カウンタ2、ウォッチドッグの(許可されていれば)継続動作を許します。この休止形態は基本的にclkI/O、clkCPU、clkFLASHを停止する一方、他のクロックに走行を許します。

これはA/D変換に対する雑音環境を改善し、より高い分解能の測定を可能にします。A/D変換器が許可されている場合、この動作に移行すると、変換が自動的に始まります。A/D変換完了割り込みからの他、外部リセット、ウォッチドッグリセット、低電圧検出(BOD)リセット、2線直列インターフェースのアドレス一致割り込み、タイマ/カウンタ2の割り込み、SPM/EEPROM操作可割り込み、INT0またはINT1の外部レベル割り込み、INT2の外部割り込みだけが、A/D変換雑音低減動作からMCUを起動できます。

### 10.4. パワーダウン動作

SM2～0ビットが'010'を書かれると、SLEEP命令はMCUをパワーダウン動作へ移行させます。この動作では外部発振器が停止される一方で、外部割り込み、2線直列インターフェースのアドレス監視、ウォッチドッグ機能は(許可されていれば)継続して動作します。外部リセット、ウォッチドッグリセット、低電圧検出(BOD)リセット、2線直列インターフェースのアドレス一致割り込み、INT0またはINT1の外部レベル割り込み、INT2の外部割り込みだけがMCUを起動できます。この休止形態は基本的に生成した全てのクロックを停止し、非同期部の動作だけを許します。

レベルで起動した割り込みがパワーダウン動作からの復帰に使われる場合、MCUを起動するためには変更したレベルが一定時間保持されなければならないことに注意してください。詳細については37頁の「外部割り込み」を参照してください。

パワーダウン動作から起動するとき、起動条件が起きてから起動の効果が現れるまで遅延があります。これは停止されてしまっている後の再始動と安定になることをクロックに許します。この起動(遅延)時間は19頁の「クロック元」で記述されるように、リセット遅延時間を定義するのと同じCKSELヒューズによって定義されます。

## 10.5. パワーセーブ動作

休止種別選択(SM2~0)ビットが'011'を書かれると、SLEEP命令はMCUをパワーセーブ動作へ移行させます。この動作は(次の)1つの例外を除いてパワーダウン動作と同じです。

タイマ/カウンタ2が非同期にクロック駆動される、換言するとタイマ/カウンタ2非同期状態レジスタ(ASR)の非同期クロック(AS2)ビットが設定(1)されると、タイマ/カウンタ2は休止中に走行(動作)します。ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、タイマ/カウンタ割り込み許可レジスタ(TIMSK)のタイマ/カウンタ2溢れ割り込み許可(TOIE2)ビットまたは比較2割り込み許可(OCIE2)ビットが設定(1)されるなら、デバイスは対応するどちらの割り込みからでも起動できます。

タイマ/カウンタ2が非同期にクロック駆動されないなら、パワーセーブ動作での起動復帰後のタイマ/カウンタ2のレジスタ内容はASRのAS2=0でも不定と見做すべきなので、パワーダウン動作をパワーセーブ動作の代わりにすることが推奨されます。

この休止形態は基本的にclkASY以外の全てのクロックを停止し、非同期にクロック駆動されるならタイマ/カウンタ2を含め、非同期部の動作だけを許します。

## 10.6. スタンバイ動作

外部クリ��発振子/セミク振動子クロック種別が選ばれ、SM2~0ビットが'110'のとき、SLEEP命令はMCUをスタンバイ動作へ移行させます。この動作は(外部クリ��用)発振器が走行(動作)を保たれる例外を除いてパワーダウン動作と同じです。デバイスはスタンバイ動作から6クロック周期で起動します。

## 10.7. 拡張スタンバイ動作

外部クリ��発振子/セミク振動子クロック種別が選ばれ、SM2~0ビットが'111'のとき、SLEEP命令はMCUを拡張スタンバイ動作へ移行させます。この動作は(外部クリ��用)発振器が走行(動作)を保たれる例外を除いてパワーセーブ動作と同じです。デバイスは拡張スタンバイ動作から6クロック周期で起動します。

## 10.8. 消費電力の最小化

これらはAVRが制御するシステムで消費電力の最小化を試みる時に考慮するためのそれぞれの検討点です。一般的に休止形態は可能な限り多く使われるべきで、休止種別は動作するデバイスの機能が可能な限り少なくなるように選ばれるべきです。必要とされない全ての機能は禁止されるべきです。特に次の機能部は最低可能消費電力の達成を試みると、特別な考慮を必要とするでしょう。

### 10.8.1. A/D変換器 (ADC)

許可したなら、A/D変換器は全休止形態で許可されます。節電のため、休止形態の何れかへ移行する前にA/D変換器は禁止されるべきです。A/D変換器がOFFそして再びONに切り替えられると、次の(最初の)変換は延長された(初回)変換になります。A/D変換器操作の詳細については[141頁の「A/D変換器」](#)を参照してください。

### 10.8.2. アナログ比較器

アイドル動作へ移行するとき、アナログ比較器は使われないなら、禁止されるべきです。A/D変換雑音削減動作へ移行するとき、アナログ比較器は禁止されるべきです。その他の休止形態でのアナログ比較器は自動的に禁止されます。しかしアナログ比較器が入力として内部基準電圧を使う設定の場合、全休止形態でアナログ比較器は禁止されるべきです。さもなければ内部基準電圧は休止形態と無関係に許可されます。アナログ比較器設定法の詳細については[139頁の「アナログ比較器」](#)を参照してください。

### 10.8.3. 低電圧検出器 (BOD)

低電圧検出器(BOD)が応用で必要とされないなら、この単位部はOFFにされるべきです。低電圧検出器がBODENヒューズによって許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。低電圧検出器(BOD)設定法の詳細については[29頁の「低電圧検出 \(BOD\)」](#)を参照してください。

### 10.8.4. 内部基準電圧

内部基準電圧は低電圧検出器(BOD)、アナログ比較器、A/D変換器によって必要とされる時に許可されます。これら単位部が上の項目で記述されたように禁止されると、内部基準電圧は禁止され、電力を消費しません。再び許可する場合、この出力が使われる前に使用者は基準電圧へ起動(安定時間)を与える必要があります。基準電圧が休止形態でON保持される場合、この出力は直ちに使えます。起動時間の詳細については[30頁の「内部基準電圧」](#)を参照してください。

### 10.8.5. ウオッチドッグ タイマ

ウォッチドッグ タイマが応用で必要とされないなら、この単位部はOFFにされるべきです。ウォッチドッグ タイマが許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。ウォッチドッグ タイマ設定法の詳細については[30頁の「ウォッチドッグ タイマ」](#)を参照してください。

### 10.8.6. ポートピン

休止形態へ移行するとき、全てのポートピンは最小電力使用に設定されるべきです。最も重要なことはその時にピンが抵抗性負荷を駆動しないのを保証することです。I/Oクロック(clkI/O)とA/D変換クロック(clkADC)の両方が停止される休止形態ではデバイスの入力緩衝部が禁止されます。これは必要とされない時に入力論理回路により電力が消費されないことを保証します。いくつかの場合で入力論理回路は起動条件を検出するために必要とされ、その時は許可されます。どのピンが許可されるかの詳細については41頁の「[デジタル入力許可と休止形態](#)」項を参照してください。入力緩衝部が許可され、入力信号が浮いている状態のままか、またはアナログ信号電圧がVCC/2付近の場合、入力緩衝部は過大な電力を消費するでしょう。

### 10.8.7. JTAGインターフェースと内蔵デバッグ機能 (OCD)

内蔵デバッグ機能が[OCDENヒューズ](#)によって許可され、チップがパワーダウンまたはパワーセーブの休止形態へ移行すると、主クロック元は許可に留まります。これらの休止形態では、これが総消費電流にとって重要な一因になります。これを避けるには3通りの方法があります。

- OCDENヒューズを禁止 (非プログラム([1](#))設定)
- JTAGENヒューズを禁止 (非プログラム([1](#))設定)
- MCU制御/状態レジスタ(MCUCSR)のJTAG禁止(JTD)ビットへの[1](#)書き込み

JTAGインターフェースが許可され、JTAG TAP制御器がデータを移動していないと、TDOピンは浮き状態のままにされます。TDOピンに接続したハードウェアが論理レベルをプルアップしないなら、消費電力が増加するでしょう。走査チェーン内の次のデバイスのTDIピンがこの問題を避けるプルアップを含むことに注意してください。MCUCSRのJTDビットに[1](#)を書くか、またはJTAGENヒューズを非プログラムのままにすることがJTAGインターフェースを禁止します。

## 10.9. 電力管理用レジスタ

### 10.9.1. MCUCR – MCU制御レジスタ (MCU Control Register)

このMCU制御レジスタは電力管理用の制御ビットを含みます。

| ビット         | 7   | 6   | 5   | 4   | 3     | 2     | 1     | 0     |       |
|-------------|-----|-----|-----|-----|-------|-------|-------|-------|-------|
| \$35 (\$55) | SE  | SM2 | SM1 | SM0 | ISC11 | ISC10 | ISC01 | ISC00 | MCUCR |
| Read/Write  | R/W | R/W | R/W | R/W | R/W   | R/W   | R/W   | R/W   |       |
| 初期値         | 0   | 0   | 0   | 0   | 0     | 0     | 0     | 0     |       |

- ビット7 – SE : 休止許可 (Sleep Enable)

SLEEP命令が実行される時にMCUを休止形態へ移行させるには、休止許可(SE)ビットが論理1を書かれなければなりません。MCUの目的外休止形態移行を避けるため、SLEEP命令実行直前に休止許可(SE)ビットを設定(1)し、起動後直ちに解除(0)することが推奨されます。

- ビット6~4 – SM2~0 : 休止種別選択 (Sleep Mode Select Bits)

これらのビットは表10-2で示される利用可能な6つの休止形態の1つを選びます。

表10-2. 休止形態種別選択

| SM2 | SM1 | SM0 | 休止形態種別        |
|-----|-----|-----|---------------|
| 0   | 0   | 0   | アバドル動作        |
| 0   | 0   | 1   | A/D変換雑音低減動作   |
| 0   | 1   | 0   | パワーダウン動作      |
| 0   | 1   | 1   | パワーセーブ動作      |
| 1   | 0   | 0   | (予約)          |
| 1   | 0   | 1   | (予約)          |
| 1   | 1   | 0   | スタンバイ動作 (注)   |
| 1   | 1   | 1   | 拡張スタンバイ動作 (注) |

注: (拡張)スタンバイ動作は外部クリスタル発振子またはセミック振動子でだけ利用できます。

## 11. システム制御とリセット

### 11.1. AVRのリセット

リセット中、全てのI/Oレジスタはそれらの初期値に設定され、プログラムはリセットベクタから実行を開始します。リセットベクタに配置される命令は、きっとリセット処理ルーチンへのJMP(絶対分岐)命令でしょう。プログラムが決して割り込み元を許可しないなら、割り込みベクタは使われず、これらの位置に通常のプログラムコードが配置できます。これはリセットベクタが応用領域の一方、割り込みベクタがポート領域の場合やその逆も同様です。図11-1の回路構成図はリセット論理回路を示します。の195頁の「システムとリセットの特性」はリセット回路の電気的特性を定義します。

AVRのI/Oポートはリセット元が有効になると直ちにそれらの初期状態にリセットされます。これはどのクロック元の走行も必要ありません。


全てのリセット元が無効にされてしまった後、遅延計数器(タイマ)が始動され、内部リセットを引き伸ばします。これは通常動作開始前に安定電圧へ達することを電源に許します。遅延タイムの遅延時間はCKSELヒューズを通して使用者によって定義されます。この遅延時間についての各種選択は19頁の「クロック元」で示されます。

### 11.2. リセット元

ATmega32Aには次の5つのリセット元があります。

- **電源ONリセット** …… 供給電圧が電源ONリセット閾値電圧(VPOT)以下でMCUがリセットされます。
- **外部リセット** …… RESETピンが最小パルス幅以上Lowレベルに保たれると、MCUがリセットされます。
- **ウォッチドッグリセット** …… ウォッチドッグが許可され、ウォッチドッグタイムが終了すると、MCUがリセットされます。
- **低電圧リセット** …… 低電圧検出器(BOD)が許可され、供給電圧(VCC)が低電圧検出電圧(VBOT)以下でMCUがリセットされます。
- **JTAG AVRリセット** …… JTAGシステムの走査チェーンの1つとしてリセットレジスタ内に論理1がある間中、MCUがリセットされます。詳細については155頁の「IEEE 1149.1 (JTAG) 境界走査」を参照してください。

図11-1. リセット回路構成



### 11.2.1. 電源ONリセット

電源ONリセット(POR)パルスはチップ上の検出回路によって生成されます。検出電圧は195頁の「システムとリセットの特性」で定義されます。POR信号はVCCが検出電圧以下の時は必ず活性(有効)にされます。POR回路は供給電圧異常検出は勿論、始動リセットの起動にも使えます。

電源ONリセット回路はデバイスが電源投入でリセットされることを保証します。電源ONリセット閾値電圧(VPOT)への到達はVCCの上昇後にデバイスがどのくらいリセットを保つかを決める遅延計数器(タイマ)を起動します。VCCがこの検出電圧以下に低下すると、リセット信号はどんな遅延もなく再び有効にされます。

図11-2. 内蔵電源ONリセット ( $\overline{\text{RESET}}$ はVCCに接続)






図11-3. 外部 $\overline{\text{RESET}}$ 信号による延長電源ONリセット



### 11.2.2. 外部リセット

外部リセットは $\overline{\text{RESET}}$ ピンのLowレベルによって生成されます。例えクロックが動いていなくても、最小パルス幅(195頁の「システムとリセットの特性」参照)以上のリセットパルスはリセットを生成します。短すぎるパルスはリセットの生成が保証されません。印加された信号の上昇がリセット閾値電圧(VRST)に達すると(遅延タイマが起動され)、遅延タイマは遅延時間(tTOOUT)経過後にMCUを始動します。

図11-4. 動作中の外部リセット




### 11.2.3. 低電圧(ブラウンアウト)検出

ATmega32Aは固定化された起動(検出)電圧と比較することによって動作中のVCCを監視するチップ上の低電圧検出(BOD)回路を持ちます。BODの起動電圧はBODLEVELヒューズによって2.6V(非プログラム(1))または4.0V(プログラム(0))を選べます。この起動電圧はスペイク対策BODを保証するためにヒステリシスを持ちます。検出電圧のヒステリシスは $\text{VBOT+} = \text{VBOT} + \text{VHYST}/2$ 、 $\text{VBOT-} = \text{VBOT} - \text{VHYST}/2$ と解釈すべきです。

BOD回路はBODENヒューズによって許可/禁止ができます。BODが許可(BODEN=プログラム(0))され、VCCが起動電圧以下の値に下降すると(図11-5のVBOT-)、低電圧リセットが直ちに有効とされます。VCCが起動電圧以上に上昇すると(図11-5のVBOT+)、(遅延タイマが起動され)、遅延タイマは遅延時間(tTOOUT)経過後にMCUを始動します。

BOD回路は電圧が195頁の「システムとリセットの特性」で与えられる $t_{\text{BOD}}$ 時間よりも長く起動電圧以下に留まる場合だけ、VCCでの低下を検出します。


図11-5. 動作中の低電圧検出リセット



### 11.2.4. ウオッチドッグリセット

ウォッチドッグ時間経過時、(内部的に)1 CK周期幅の短いリセットパルスを生成します。本パルスの下降端で遅延タイマが遅延時間(tTOOUT)の計時を始めます。ウォッチドッグタイマ動作の詳細については30頁の「ウォッチドッグタイマ」を参照してください。

図11-6. 動作中のウォッチドッグリセット



## 11.3. 内部基準電圧

ATmega32Aは内部基準電圧が特徴です。この基準電圧は低電圧検出(BOD)に使われ、A/D変換やアナログ比較器の入力としても使えます。A/D変換器への2.56V基準電圧は内部基準電圧(1.23V)から生成されます。

### 11.3.1. 基準電圧許可信号と起動時間

この基準電圧には使われるべき方法に影響を及ぼすかもしれない起動時間があります。この起動時間は[195頁の「システムトリセットの特性」](#)で与えられます。節電のために、この基準電圧は常にONではありません。この基準電圧は次の状態中ONです。

1. 低電圧検出リセット許可時 (BODENヒューズ=プログラム(0))
2. アナログ比較器基準電圧接続時 (アナログ比較器制御/状態レジスタ(ACSR)の基準電圧入力選択(ACBG)=1)
3. A/D変換部動作許可時 (A/D変換制御/状態レジスタ(ADCSRA)のA/D動作許可(ADEN)=1)


従って低電圧検出(BOD)が許可されていないと、ACBGの設定(=1)またはA/D変換部許可(ADEN=1)後、使用者はアナログ比較器またはA/D変換器出力が使われる前に基準電圧へ起動時間を与えなければなりません。[パワーダウン動作](#)での消費電力を減らすため、使用者はパワーダウン動作へ移行する前に基準電圧がOFFされるのを保証することで上の3つの状態を避けられます。

## 11.4. ウオッチドッグ タイマ

ウォッチドッグ タイマは1.25MHzで動く独立したチップ上の発振器からクロック駆動されます。これはVCC=5Vでの代表値です。他のVCC電圧での代表値については「[特性データ](#)」をご覧ください。ウォッチドッグ タイマ前置分周器の制御により、ウォッチドッグ リセット間隔は[32頁の表11-1.](#)で示されるように調整できます。ウォッチドッグ リセット(WDR)命令はウォッチドッグ タイマをリセットします。ウォッチドッグ タイマはそれが禁止される時とチップ リセットが起こる時もリセットされます。このリセット周期を決めるために8つの異なるクロック周期を選べます。別のウォッチドッグ リセットなしにリセット周期が経過すると、ATmega32Aはリセットしてリセット ベクタから実行します。ウォッチドッグ リセットの詳細タイミングについては[29頁](#)を参照してください。

ウォッチドッグの予期せぬ禁止を防ぐため、ウォッチドッグが禁止されるとき、特別なOFFへの切り替え手順に従わなければなりません。詳細については[ウォッチドッグ タイマ制御レジスタ](#)の記述を参照してください。

図11-7. ウォッチドッグ タイマ構成図



## 11.5. リセット関係用レジスタ

### 11.5.1. MCUCSR – MCU制御/状態レジスタ (MCU Control and Status Register)

MCU制御/状態レジスタはどのリセット元がMCUリセットを起こしたかの情報を提供します。

| ビット         | 7   | 6    | 5 | 4    | 3    | 2    | 1     | 0    |        |
|-------------|-----|------|---|------|------|------|-------|------|--------|
| \$34 (\$54) | JTD | ISC2 | - | JTRF | WDRF | BORF | EXTRF | PORF | MCUCSR |
| Read/Write  | R/W | R/W  | R | R/W  | R/W  | R/W  | R/W   | R/W  |        |
| 初期値         | 0   | 0    | 0 | 内容参照 | 内容参照 | 内容参照 | 内容参照  | 内容参照 | 内容参照   |

- ビット4 – JTRF : JTAG リセット フラグ (JTAG Reset Flag)

このビットはリセットが[JTAG命令AVR\\_RESET](#)で選ばれた[JTAG リセット レジスタ](#)内の論理1によって引き起こされると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

- ビット3 – WDRF : ウオッチドッグ リセット フラグ (Watchdog Reset Flag)

このビットは[ウォッチドッグ リセット](#)が起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

- ビット2 – BORF : 低電圧リセット フラグ (Brown-Out Reset Flag)

このビットは[低電圧リセット](#)が起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

- ビット1 – EXTRF : 外部リセット フラグ (External Reset Flag)

このビットは[外部リセット](#)が起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

- ビット0 – PORF : 電源ONリセット フラグ (Power-on Reset Flag)

このビットは[電源ONリセット](#)が起こると設定(1)されます。このビットはこのフラグへの論理0書き込みによってのみリセット(0)されます。

リセット条件の確認にリセット フラグを使うため、使用者はプログラム内で可能な限り早くMCUCSRを読み、そして解除(0)すべきです。別のリセットが起こる前にこのレジスタが解除(0)されると、リセット元はリセット フラグを調べることによって得られます。

### 11.5.2. WDTCR – ウォッチドッグ タイマ制御レジスタ (Watchdog Timer Control Register)

| ビット         | 7 | 6 | 5 | 4     | 3   | 2    | 1    | 0    |       |
|-------------|---|---|---|-------|-----|------|------|------|-------|
| \$21 (\$41) | - | - | - | WDTOE | WDE | WDP2 | WDP1 | WDP0 | WDTCR |
| Read/Write  | R | R | R | R/W   | R/W | R/W  | R/W  | R/W  |       |
| 初期値         | 0 | 0 | 0 | 0     | 0   | 0    | 0    | 0    |       |

- ビット4 – WDTOE : ウォッチドッグOFF切り替え許可 (Watchdog Turn-off Enable)

ウォッチドッグ許可(WDE)ビットが論理0を書かれる時にこのビットを設定(1)してください。さもなければ、ウォッチドッグは禁止されません。一旦1を書かれると、ハードウェアが4クロック周期後、このビットを解除(0)します。ウォッチドッグ禁止手順についてはWDEビットの記述を参照してください。

- ビット3 – WDE : ウォッチドッグ許可 (Watchdog Enable)

ウォッチドッグ許可(WDE)が論理1を書かれるとウォッチドッグ タイマが許可され、WDEが論理0を書かれるとウォッチドッグ タイマ機能が禁止されます。WDEはウォッチドッグOFF切り替え許可(WDTOE)ビットが論理レベル1を持つ場合だけ解除(0)できます。許可されているウォッチドッグ タイマを禁止するには次の手順に従ってください。

1. 同じ操作(命令)内で、ウォッチドッグOFF切り替え許可(WDTOE)ビットとウォッチドッグ許可(WDE)ビットに論理1を書いてください。例え禁止操作を始める前のWDEが1に設定されていても、WDEに論理1を書いてください。
2. 後続する4クロック周期内で、WDEに論理0を書いてください。これがウォッチドッグを禁止します。

● ビット2~0 – WDP2~0 : ウオッチドッグ タイマ前置分周選択 (Watchdog Timer Prescaler 2,1 and 0)

このWDP2~0ビットはウォッチドッグ タイマが許可される時のウォッチドッグ タイマの前置分周を決めます。右表は様々な前置分周値とそれらに対応する計時完了周期を示します

表11-1. ウォッチドッグ 前置分周選択

| WDP2 | WDP1 | WDP0 | WDT発振周期数          | 代表的な計時完了周期 |          |
|------|------|------|-------------------|------------|----------|
|      |      |      |                   | VCC=3.0V   | VCC=5.0V |
| 0    | 0    | 0    | 16K (16,384)      | 14ms       | 13ms     |
| 0    | 0    | 1    | 32K (32,768)      | 28ms       | 26ms     |
| 0    | 1    | 0    | 64K (65,536)      | 56ms       | 52ms     |
| 0    | 1    | 1    | 128K (131,072)    | 0.11s      | 0.10s    |
| 1    | 0    | 0    | 256K (262,144)    | 0.22s      | 0.21s    |
| 1    | 0    | 1    | 512K (524,288)    | 0.45s      | 0.42s    |
| 1    | 1    | 0    | 1024K (1,048,576) | 0.89s      | 0.84s    |
| 1    | 1    | 1    | 2048K (2,097,152) | 1.8s       | 1.7s     |

次のコード例はウォッチドッグ(WDT)をOFFに切り替える1つのアセンブリ言語と1つのC言語の関数を示します。これらの関数実行中に割り込みが起きないように、(例えば全体的に割り込みを禁止することによって)割り込みが制御されると仮定します。

## アセンブリ言語プログラム例

```
WDT_OFF:    WDR          ;ウォッチドッグ タイマ リセット
             IN  R16, WDTCR   ;現WDTCR値を取得
             ORI R16, (1<<WDTOE) | (1<<WDE) ;WDTOEとWDE論理1値を設定
             OUT WDTCR, R16   ;WDTOEとWDEに論理1書き込み
             LDI R16, (0<<WDE) ;WDE論理0値を取得
             OUT WDTCR, R16   ;ウォッチドッグ禁止
             RET            ;呼び出し元へ復帰
```

## C言語プログラム例

```
void WDT_off(void)
{
    _WDR();                      /* ウォッチドッグ タイマ リセット */
    WDTCR |= (1<<WDTOE) | (1<<WDE); /* WDTOEとWDEに論理1書き込み */
    WDTCR = 0x00;                 /* ウォッチドッグ禁止 */
}
```

## 12. 割り込み

本章はATmega32Aによって実行される割り込み操作の詳細を記述します。AVR割り込み操作の一般説明については12頁の「リセットと割り込みの扱い」を参照してください。

### 12.1. ATmega32Aの割り込みベクタ

表12-1. リセットと割り込みのベクタ

| ベクタ番号 | プログラムアドレス(注2) | 発生元              | 備考                     |
|-------|---------------|------------------|------------------------|
| 1     | \$0000 (注1)   | リセット             | 電源ON, WDT, BOD等の各種リセット |
| 2     | \$0002        | INT0             | 外部割り込み要求0              |
| 3     | \$0004        | INT1             | 外部割り込み要求1              |
| 4     | \$0006        | INT2             | 外部割り込み要求2              |
| 5     | \$0008        | タイマ/カウンタ2 COMP2  | タイマ/カウンタ2比較一致          |
| 6     | \$000A        | タイマ/カウンタ2 OVF2   | タイマ/カウンタ2溢れ            |
| 7     | \$000C        | タイマ/カウンタ1 CAPT   | タイマ/カウンタ1捕獲発生          |
| 8     | \$000E        | タイマ/カウンタ1 COMPA  | タイマ/カウンタ1比較A一致         |
| 9     | \$0010        | タイマ/カウンタ1 COMPB  | タイマ/カウンタ1比較B一致         |
| 10    | \$0012        | タイマ/カウンタ1 OVF1   | タイマ/カウンタ1溢れ            |
| 11    | \$0014        | タイマ/カウンタ0 COMP0  | タイマ/カウンタ0比較一致          |
| 12    | \$0016        | タイマ/カウンタ0 OVF0   | タイマ/カウンタ0溢れ            |
| 13    | \$0018        | SPI STC          | SPI転送完了                |
| 14    | \$001A        | USART RX         | USART受信完了              |
| 15    | \$001C        | USART UDRE       | USART送信緩衝部空き           |
| 16    | \$001E        | USART TX         | USART送信完了              |
| 17    | \$0020        | A/D変換器 ADC       | A/D変換完了                |
| 18    | \$0022        | EEPROM EE_RDY    | EEPROM操作可              |
| 19    | \$0024        | アナログ比較器 ANA_COMP | アナログ比較器出力遷移            |
| 20    | \$0026        | 2線直列インターフェース TWI | 2線直列インターフェース状態変化       |
| 21    | \$0028        | SPM命令 SPM_RDY    | SPM命令操作可               |

注1: BOOTRSTヒューズがプログラム(0)されると、デバイスはリセットでポートローダアドレスへ飛びます。165頁の「ポートローダ支援 - 書き込み中読み出し可能な自己プログラミング」をご覧ください。

注2: 一般割り込み制御レジスタ(GICR)の割り込みベクタ選択(IVSEL)ビットが設定(1)されると、割り込みベクタはポートフラッシュ領域先頭(部)へ移動されます。そして各割り込みベクタのアドレスは、この表のアドレスがポートフラッシュ領域の先頭アドレスに加算されます。

表12-2.はBOOTRST(ヒューズ)とIVSEL(割り込みベクタ選択ビット)の様々な組み合わせに対するリセットと割り込みベクタの配置を示します。プログラムが決して割り込み元を許可しないなら、割り込みベクタは使われず、これらの位置に通常のプログラムコードが置けます。これはリセットベクタが応用領域の一方、割り込みベクタがポート領域、またはその逆の場合でも同様です。

表12-2. リセットと割り込みベクタの配置

| BOOTRST   | IVSEL | リセットベクタアドレス | 割り込みベクタ先頭アドレス      |
|-----------|-------|-------------|--------------------|
| 非プログラム(1) | 0     | \$0000      | \$0002             |
|           | 1     | \$0000      | ポート領域先頭アドレス+\$0002 |
| プログラム(0)  | 0     | ポート領域先頭アドレス | \$0002             |
|           | 1     | ポート領域先頭アドレス | ポート領域先頭アドレス+\$0002 |

注: ポート領域先頭アドレスは172頁の表26-6で示されます。

ATmega32Aでの最も代表的且つ一般的なリセットと割り込みのベクタアドレス用設定を次に示します。

| アドレス   | ラベル    | 命令                    | 注釈                |
|--------|--------|-----------------------|-------------------|
| \$0000 |        | JMP RESET             | ;各種リセット           |
| \$0002 |        | JMP EXT_INT0          | ;外部割り込み要求0        |
| \$0004 |        | JMP EXT_INT1          | ;外部割り込み要求1        |
| \$0006 |        | JMP EXT_INT2          | ;外部割り込み要求2        |
| \$0008 |        | JMP TIM2_COMP         | ;タイマ/カウンタ2比較一致    |
| \$000A |        | JMP TIM2_OVF          | ;タイマ/カウンタ2溢れ      |
| \$000C |        | JMP TIM1_CAPT         | ;タイマ/カウンタ1捕獲発生    |
| \$000E |        | JMP TIM1_COMPA        | ;タイマ/カウンタ1比較A一致   |
| \$0010 |        | JMP TIM1_COMPB        | ;タイマ/カウンタ1比較B一致   |
| \$0012 |        | JMP TIM1_OVF          | ;タイマ/カウンタ1溢れ      |
| \$0014 |        | JMP TIM0_COMP         | ;タイマ/カウンタ0比較一致    |
| \$0016 |        | JMP TIM0_OVF          | ;タイマ/カウンタ0溢れ      |
| \$0018 |        | JMP SPI_STC           | ;SPI転送完了          |
| \$001A |        | JMP USART_RXC         | ;USART受信完了        |
| \$001C |        | JMP USART_DRE         | ;USART送信緩衝部空      |
| \$001E |        | JMP USART_TXC         | ;USART送信完了        |
| \$0020 |        | JMP ADC               | ;A/D変換完了          |
| \$0022 |        | JMP EE_RDY            | ;EEPROM操作可        |
| \$0024 |        | JMP ANA_COMP          | ;アナログ比較器出力遷移      |
| \$0026 |        | JMP TWI               | ;2線直列インターフェース状態変化 |
| \$0028 |        | JMP SPM_RDY           | ;SPM命令操作可         |
| ;      |        |                       |                   |
| \$002A | RESET: | LDI R16, HIGH(RAMEND) | ;RAM最終アドレス上位を取得   |
| \$002B |        | OUT SPH, R16          | ;スタックポインタ上位を初期化   |
| \$002C |        | LDI R16, LOW(RAMEND)  | ;RAM最終アドレス下位を取得   |
| \$002D |        | OUT SPL, R16          | ;スタックポインタ下位を初期化   |
|        |        |                       | ;以下、I/O初期化など      |

BOOTRSTヒューズ<sup>(1)</sup>が非プログラム(1)、ポート領域容量が4Kバイトに設定され、どの割り込みが許可されるのにも先立って一般割り込み制御レジスタ(GICR)の割り込みベクタ選択(IVSEL)ビットが設定(1)される時の最も代表的且つ一般的なリセットと割り込みのベクタアドレス用設定を次に示します。

| アドレス   | ラベル    | 命令                    | 注釈                         |
|--------|--------|-----------------------|----------------------------|
| \$0000 | RESET: | LDI R16, HIGH(RAMEND) | ;RAM最終アドレス上位を取得(応用プログラム開始) |
| \$0001 |        | OUT SPH, R16          | ;スタックポインタ上位を初期化            |
| \$0002 |        | LDI R16, LOW(RAMEND)  | ;RAM最終アドレス下位を取得            |
| \$0003 |        | OUT SPL, R16          | ;スタックポインタ下位を初期化            |
|        |        |                       | ;以下、I/O初期化など               |
|        | .ORG   | \$3802                | ;ポートプログラム領域が4Kバイトの場合       |
| \$3802 |        | JMP EXT_INT0          | ;外部割り込み要求0                 |
| \$3804 |        | JMP EXT_INT1          | ;外部割り込み要求1                 |
| \$3828 |        | JMP SPM_RDY           | ;SPM命令操作可                  |

BOOTRSTヒューズ<sup>0</sup>がプログラム(0)、ブート領域容量が4Kバイトに設定される時の最も代表的且つ一般的なリセットと割り込みのベクタアドレス用設定を次に示します。

| アドレス   | ラベル    | 命令                    | 注釈                        |
|--------|--------|-----------------------|---------------------------|
|        |        | . ORG \$0002          | ;割り込みベクタ先頭                |
| \$0002 |        | JMP EXT_INT0          | ;外部割り込み要求0                |
| \$0004 |        | JMP EXT_INT1          | ;外部割り込み要求1                |
| \$0028 |        | JMP SPM_RDY           | ;SPM命令操作可                 |
|        |        | JMP SPM_RDY           | ;以下、プログラムなど               |
|        |        | . ORG \$3800          | ;ブート プログラム領域が4Kバイトの場合     |
| \$3800 | RESET: | LDI R16, HIGH(RAMEND) | ;RAM最終アドレス上位を取得 (プログラム開始) |
| \$3801 |        | OUT SPH, R16          | ;スタック ポインタ上位を初期化          |
| \$3802 |        | LDI R16, LOW(RAMEND)  | ;RAM最終アドレス下位を取得           |
| \$3803 |        | OUT SPL, R16          | ;スタック ポインタ下位を初期化          |
|        |        | JMP SPM_RDY           | ;以下、I/O初期化など              |

BOOTRSTヒューズ<sup>0</sup>がプログラム(0)、ブート領域容量が4Kバイトに設定され、どの割り込みが許可されるにも先立って一般割り込み制御レジスタ(GICR)の割り込みベクタ選択(IVSEL)ビットが設定(1)される時の最も代表的且つ一般的なリセットと割り込みのベクタアドレス用設定を次に示します。

| アドレス   | ラベル    | 命令                    | 注釈                        |
|--------|--------|-----------------------|---------------------------|
|        |        | . ORG \$3800          | ;ブート プログラム領域が4Kバイトの場合     |
| \$3800 |        | JMP RESET             | ;各種リセット (BOOTRSTヒューズ=0)   |
| \$3802 |        | JMP EXT_INT0          | ;外部割り込み要求0                |
| \$3804 |        | JMP EXT_INT1          | ;外部割り込み要求1                |
| \$3828 |        | JMP SPM_RDY           | ;SPM命令操作可                 |
| ;      |        |                       |                           |
| \$382A | RESET: | LDI R16, HIGH(RAMEND) | ;RAM最終アドレス上位を取得 (プログラム開始) |
| \$382B |        | OUT SPH, R16          | ;スタック ポインタ上位を初期化          |
| \$382C |        | LDI R16, LOW(RAMEND)  | ;RAM最終アドレス下位を取得           |
| \$382D |        | OUT SPL, R16          | ;スタック ポインタ下位を初期化          |
|        |        | JMP SPM_RDY           | ;以下、I/O初期化など              |

### 12.1.1 応用領域とブート領域間の割り込みベクタ移動

一般割り込み制御レジスタ(GICR)は割り込みベクタ表の配置を制御します。

## 12.2. ベクタ移動用レジスタ

### 12.2.1. GICR – 一般割り込み制御レジスタ (General Interrupt Control Register)

| ビット         | 7    | 6    | 5    | 4 | 3 | 2 | 1     | 0    |      |
|-------------|------|------|------|---|---|---|-------|------|------|
| \$3B (\$5B) | INT1 | INT0 | INT2 | - | - | - | IVSEL | IVCE | GICR |
| Read/Write  | R/W  | R/W  | R/W  | R | R | R | R/W   | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0 | 0 | 0 | 0     | 0    |      |

#### ● ビット1 – IVSEL : 割り込みベクタ選択 (Interrupt Vector Select)

IVSELビットが解除(0)されると、割り込みベクタはフラッシュメモリの先頭に配置されます。このビットが設定(1)されると、割り込みベクタはフラッシュメモリのブートローダ領域の始まりへ移動されます。ブートフラッシュ領域先頭の実際のアドレスは`BOOTSZヒューズ`によって決定されます。詳細については165頁の「ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング」章を参照してください。割り込みベクタ表の予期せぬ変更を防ぐため、IVSELビットの変更は特別な書き込み手順に従わなければなりません。

1. 割り込みベクタ変更許可(IVCE)ビットに1を書きます。

2. 4周期内に、欲した値をIVSELに書き、同時に0をIVCEへ書きます。

この手順が実行される間、割り込みは自動的に禁止されます。割り込みはIVCEが設定(1)される周期で禁止され、後続のIVSELに書く命令の後まで禁止されたままです。IVSELが書かれなければ、割り込みは4周期間禁止されたままです。[ステータスレジスタ\(SREG\)の全割り込み許可\(I\)ビット](#)はこの自動禁止によって影響されません。

**注:** 割り込みベクタがブートローダ領域に配置され、BLB02ブート施錠ビットがプログラム(0)されると、応用領域から実行する間中、割り込みが禁止されます。割り込みベクタが応用領域に配置され、BLB12ブート施錠ビットがプログラム(0)されると、ブートローダ領域から実行する間中、割り込みが禁止されます。ブート施錠ビットの詳細については165頁の「ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング」章を参照してください。

#### ● ビット0 – IVCE : 割り込みベクタ変更許可 (Interrupt Vector Change Enable)

IVCEビットは割り込みベクタ選択(IVSEL)ビットの変更を許可するために論理1を書かなければなりません。IVCEはIVSELが書かれる時、またはIVCEが書かれた後の4周期後、ハードウェアによって解除(0)されます。上記IVSELで説明されるようにIVCEビットの設定(1)は割り込みを(一時的に)禁止します。以下のコード例をご覧ください。

#### アセンブリ言語プログラム例

```
MOVE_IVT:    IN      R16, GICR          ; 現GICR値取得
              MOV     R17, R16          ; 現GICR値複写
              ORI    R16, (1<<IVCE)   ; IVCE論理1値を取得
              OUT    GICR, R16         ; IVCEに論理1書き込み
              ORI    R17, (1<<IVSEL)   ; IVSEL論理1値を取得
              OUT    GICR, R17         ; ブート領域へ割り込みベクタを移動
              RET                  ; 呼び出し元へ復帰
```

#### C言語プログラム例

```
void Move_interrupts(void)
{
    uchr temp;                      /* 一時定数定義 */
    temp = GICR;                     /* 現GICR値取得 */
    GICR = temp | (1<<IVCE);       /* IVCEに論理1書き込み */
    GICR = temp | (1<<IVSEL);       /* ブート領域へ割り込みベクタを移動 */
}
```

## 13. 外部割り込み

外部割り込みはINT0, INT1, INT2ピンによって起動されます。許可したなら、例えINT0～2ピンが出力として設定されても、割り込みが起動することに注目してください。この特徴はソフトウェア割り込みを生成する方法を提供します。外部割り込みは上昇端または下降端(含む両端)、またはLowレベル(INT2は端(エッジ)起動のみ)によって起動できます。これはMCU制御レジスタ(MCUCR)とMCU制御/状態レジスタ(MCUCSR)の詳述で示される設定です。外部割り込みがレベル起動として設定、且つ許可されると(INT0/INT1のみ)、そのピンがLowに保持される限り、割り込みは(継続的に)起動します。INT0とINT1の上昇端または下降端割り込みの認知が19頁の「クロック系統とその配給」で記述されるI/Oクロックの存在を必要とすることに注意してください。INT0/INT1のLowレベル割り込みとINT2の端割り込みは非同期に検知されます。これはそれらの割り込みがアイドル動作以外の休止形態からもデバイスを起動するのに使えることを意味します。I/Oクロックはアイドル動作を除く全休止形態で停止されます。

レベル起動割り込みがパワーダウン動作からの起動にの場合、変化したレベルはMCUを起動するために一定時間保たれねばならないことに注意してください。これはMCUの雑音不安定性を減らします。変化したレベルはウォッチドッグ発振器クロックによって2度採取されます。ウォッチドッグ発振器の周期は5.0V, 25°Cで(公称)1μsです。ウォッチドッグ発振器周波数は199頁の「代表特性」で示されるように電圧依存です。この採取の間、入力が必要としたレベルであるか、または起動時間の最後まで保たれれば、MCUは起動します。起動時間は19頁の「システムクロックとクロック選択」で示されるようにSUTヒューズで定義されます。このレベルがウォッチドッグ発振器クロックによって2度採取されるけれど、起動時間の最後に先立って消滅すると、MCUは今まで通り起動しますが、割り込みが生成されません。この必要としたレベルはレベル割り込みを起動する完全な起動復帰のため、MCUに対して充分長く保たれなければなりません。

### 13.1. 外部割り込み用レジスタ

#### 13.1.1. MCUCR – MCU制御レジスタ (MCU Control Register)

| ビット         | 7   | 6   | 5   | 4   | 3     | 2     | 1     | 0     |       |
|-------------|-----|-----|-----|-----|-------|-------|-------|-------|-------|
| \$35 (\$55) | SE  | SM2 | SM1 | SM0 | ISC11 | ISC10 | ISC01 | ISC00 | MCUCR |
| Read/Write  | R/W | R/W | R/W | R/W | R/W   | R/W   | R/W   | R/W   |       |
| 初期値         | 0   | 0   | 0   | 0   | 0     | 0     | 0     | 0     |       |

- ビット3,2 – ISC11,0 : 外部割り込み1条件制御 (Interrupt Sense Control 1 bit1 and 0)

外部割り込み1はステータスレジスタ(SREG)の全割り込み許可(I)ビットと一般割り込み制御レジスタ(GICR)の外部割り込み1許可(INT1)ビットが設定(1)される場合のINT1外部ピンによって活性(有効)にされます。割り込みを活性にする外部INT1ピンの端(エッジ)とレベルは表13-1で定義されます。INT1ピンの値は端検知前に採取されます。端または論理変化割り込みが選ばれる場合、1クロック周期より長く留まるパルスは割り込みを生成します。より短いパルスは割り込みの発生が保証されません。Lowレベル割り込みが選ばれる場合、Lowレベルは割り込みを生成するために現在実行している命令の完了まで保たれなければなりません。

表13-1. 外部割り込み1(INT1)割り込み条件

| ISC11 | ISC10 | INT1ピン割り込み発生条件 |
|-------|-------|----------------|
| 0     | 0     | Lowレベル         |
| 0     | 1     | 論理変化(両端)       |
| 1     | 0     | 下降端            |
| 1     | 1     | 上昇端            |

- ビット1,0 – ISC01,0 : 外部割り込み0条件制御 (Interrupt Sense Control 0 bit1 and 0)

外部割り込み0はステータスレジスタ(SREG)の全割り込み許可(I)ビットと一般割り込み制御レジスタ(GICR)の外部割り込み0許可(INT0)ビットが設定(1)される場合のINT0外部ピンによって活性(有効)にされます。割り込みを活性にする外部INT0ピンの端(エッジ)とレベルは表13-2で定義されます。INT0ピンの値は端検知前に採取されます。端または論理変化割り込みが選ばれる場合、1クロック周期より長く留まるパルスは割り込みを生成します。より短いパルスは割り込みの発生が保証されません。Lowレベル割り込みが選ばれる場合、Lowレベルは割り込みを生成するために現在実行している命令の完了まで保たれなければなりません。

表13-2. 外部割り込み0(INT0)割り込み条件

| ISC01 | ISC00 | INT0ピン割り込み発生条件 |
|-------|-------|----------------|
| 0     | 0     | Lowレベル         |
| 0     | 1     | 論理変化(両端)       |
| 1     | 0     | 下降端            |
| 1     | 1     | 上昇端            |

#### 13.1.2. MCUCSR – MCU制御/状態レジスタ (MCU Control and Status Register)

| ビット         | 7   | 6    | 5 | 4    | 3    | 2    | 1     | 0    |        |
|-------------|-----|------|---|------|------|------|-------|------|--------|
| \$34 (\$54) | JTD | ISC2 | - | JTRF | WDRF | BORF | EXTRF | PORF | MCUCSR |
| Read/Write  | R/W | R/W  | R | R/W  | R/W  | R/W  | R/W   | R/W  |        |
| 初期値         | 0   | 0    | 0 | 内容参照 | 内容参照 | 内容参照 | 内容参照  | 内容参照 |        |

- ビット6 – ISC2 : 外部割り込み2条件制御 (Interrupt Sense Control 2)

非同期外部割り込み2はステータスレジスタ(SREG)の全割り込み許可(I)ビットと一般割り込み制御レジスタ(GICR)の外部割り込み2許可(INT2)ビットが設定(1)される場合のINT2外部ピンによって活性的(有効)にされます。ISC2が0を書かれるとINT2ピンの下降端が割り込みを活性にします。ISC2が1を書かれるとINT2ピンの上昇端が割り込みを活性にします。INT2の端(エッジ)は非同期に記録されます。表13-3で与えられた最小パルス幅より広いINT2のパルスは割り込みを生成します。より短いパルスは割り込みの発生が保証されません。ISC2ビット変更時、割り込みが起き得ます。従って最初にGICRの外部割り込み2許可(INT2)ビットを解除(0)することでINT2割り込みを禁止することが推奨されます。その後ISC2ビットは変更できます。最後にINT2割り込み要求フラグは割り込みが再許可される前に一般割り込み要求フラグレジスタ(GIFR)の外部割り込み2要求(INTF2)フラグに論理1を書くことによって解除(0)されるべきです。

表13-3. 非同期外部割り込み特性

| シンボル      | 項目              | 最小 | 代表 | 最大 | 単位 |
|-----------|-----------------|----|----|----|----|
| $t_{INT}$ | 非同期外部割り込み最小パルス幅 |    | 50 |    | ns |

### 13.1.3. GICR - 一般割り込み制御レジスタ (General Interrupt Control Register)

| ビット         | 7    | 6    | 5    | 4 | 3 | 2 | 1     | 0    |      |
|-------------|------|------|------|---|---|---|-------|------|------|
| \$3B (\$5B) | INT1 | INT0 | INT2 | - | - | - | IVSEL | IVCE | GICR |
| Read/Write  | R/W  | R/W  | R/W  | R | R | R | R/W   | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0 | 0 | 0 | 0     | 0    |      |

- ビット7 – INT1 : 外部割り込み1許可 (External Interrupt Request 1 Enable)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、INT1ビットが設定(1)されると、INT1外部ピン割り込みが許可されます。MCU制御レジスタ(MCUCR)の割り込み条件制御1のビット1と0(ISC11,0)はこの外部割り込みがINT1ピンの上昇端、下降端、両端、またはLowレベルのどれで活性(有効)にされるかを定義します。例えINT1ピンが出力として設定されても、このピンの動きは割り込み要求を引き起こします。外部割り込み要求1に対応する割り込みはINT1割り込みベクタから実行されます。

- ビット6 – INT0 : 外部割り込み0許可 (External Interrupt Request 0 Enable)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、INT0ビットが設定(1)されると、INT0外部ピン割り込みが許可されます。MCU制御レジスタ(MCUCR)の割り込み条件制御0のビット1と0(ISC01,0)はこの外部割り込みがINT0ピンの上昇端、下降端、両端、またはLowレベルのどれで活性(有効)にされるかを定義します。例えINT0ピンが出力として設定されても、このピンの動きは割り込み要求を引き起こします。外部割り込み要求0に対応する割り込みはINT0割り込みベクタから実行されます。

- ビット5 – INT2 : 外部割り込み2許可 (External Interrupt Request 2 Enable)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、INT2ビットが設定(1)されると、INT2外部ピン割り込みが許可されます。MCU制御/状態レジスタ(MCUCSR)の割り込み条件制御2(ISC2)ビットはこの外部割り込みがINT2ピンの上昇端または下降端のどちらで活性(有効)にされるかを定義します。例えINT2ピンが出力として設定されても、このピンの動きは割り込み要求を引き起こします。外部割り込み要求2に対する割り込みはINT2割り込みベクタから実行されます。

### 13.1.4. GIFR - 一般割り込み要求フラグ レジスタ (General Interrupt Flag Register)

| ビット         | 7     | 6     | 5     | 4 | 3 | 2 | 1 | 0 |      |
|-------------|-------|-------|-------|---|---|---|---|---|------|
| \$3A (\$5A) | INTF1 | INTF0 | INTF2 | - | - | - | - | - | GIFR |
| Read/Write  | R/W   | R/W   | R/W   | R | R | R | R | R |      |
| 初期値         | 0     | 0     | 0     | 0 | 0 | 0 | 0 | 0 |      |

- ビット7 – INTF1 : 外部割り込み1要求フラグ (External Interrupt Flag1)

INT1ピン上の端(エッジ)または論理変化が割り込み要求を起動すると、INTF1が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと一般割り込み制御レジスタ(GICR)の外部割り込み1許可(INT1)ビットが設定(1)なら、MCUは対応する割り込みベクタへ飛びます。このフラグは割り込みルーチンが実行されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。INT1がレベル割り込みとして設定されると、このフラグは常に解除(0)されます。

- ビット6 – INTF0 : 外部割り込み0要求フラグ (External Interrupt Flag0)

INT0ピン上の端(エッジ)または論理変化が割り込み要求を起動すると、INTF0が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと一般割り込み制御レジスタ(GICR)の外部割り込み0許可(INT0)ビットが設定(1)なら、MCUは対応する割り込みベクタへ飛びます。このフラグは割り込みルーチンが実行されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。INT0がレベル割り込みとして設定されると、このフラグは常に解除(0)されます。

- ビット5 – INTF2 : 外部割り込み2要求フラグ (External Interrupt Flag2)

INT2ピン上の出来事が割り込み要求を起動すると、INTF2が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと一般割り込み制御レジスタ(GICR)の外部割り込み2許可(INT2)ビットが設定(1)なら、MCUは対応する割り込みベクタへ飛びます。このフラグは割り込みルーチンが実行されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。INT2割り込み禁止で或る種の休止形態へ移行すると、このピンの入力緩衝部が禁止されることに注意してください。これはINTF2フラグを設定(1)する内部信号の論理変化を引き起こすかもしれません。より多くの情報については41頁の「デジタル入力許可と休止形態」を参照してください。

## 14. 入出力ポート

### 14.1. 概要

全てのAVRのポートは標準デジタルI/Oポートとして使われる時に真の読み-変更-書き(リードモディファイア)を機能的に持ります。これはSBIとCBI命令で他のどのピンの方向をも無意識に変更することなく、1つのポートピンの方向を変更できることを意味します。(出力として設定されれば)駆動値を変更、または(入力として設定されれば)プルアップ抵抗を許可/禁止する時にも同じく適用されます。各出力緩衝部は高い吐き出し(ソース)と吸い込み(シンク)の両能力で対称的な駆動特性を持ちます。このピン駆動部はLED(表示器)を直接駆動するのに充分な強さです。全てのポートピンは個別に選択可能な、供給電圧で抵抗値が変化しないプルアップ抵抗を持っていています。全てのI/Oピンは図14-1で示されるようにVCCとGNDの両方に保護ダイオードを持っています。各値の完全な一覧については193頁の「電気的特性」を参照してください。

本章内の全てのレジスタとビットの参照は一般形で記されます。小文字の'x'はポート番号文字、小文字の'n'はビット番号を表します。けれどもプログラム内でレジスタやビット定義を使う時は正確な形式(例えば、ここで一般に記されたPORTxnがポートBのビット3に対してはPORTB3)が使われなければなりません。物理的なI/Oレジスタとビット位置は50頁の「I/Oポート用レジスタ」で一覧されます。

各々1つの出力レジスタ(PORTx)、方向レジスタ(DDRx)、入力レジスタ(PINx)の各ポートに対して、3つI/Oメモリアドレス位置が割り当てられます。入力レジスタのI/O位置は読むだけで、一方出力レジスタと方向レジスタは読み書き(両方)です。加えて特殊I/O機能レジスタ(SFIOR)のプルアップ禁止(PUD)ビットが設定(1)されると、全ポートで全ビットに対してプルアップ機能を禁止します。


標準デジタルI/OとしてのI/Oポートの使用は次の「標準デジタル入出力としてのポート」で記述されます。多くのポートピンはデバイスの周辺機能用の交換機能と多重化されます。ポートピンとの各交換機能のインターフェース法は42頁の「交換ポート機能」で記述されます。交換機能の完全な記述については個別機能部項目を参照してください。

ポートピンのいくつかの交換機能の許可は、そのポート内の他のピンの標準デジタル入出力としての使用に影響しないことに注意してください。

### 14.2. 標準デジタル入出力としてのポート


このポートは任意の内部プルアップ付き双方向I/Oポートです。図14-2はここで属にPxNと呼ばれるI/Oポートピンの1つの機能説明を示します。

図14-2. 標準デジタル入出力回路構成



注: WPX, WDX, RRX, RPX, RDXは同一ポート内の全ピンで共通です。  
clkI/O, SLEEP, PUDは全ポートで共通です。

図14-1. 入出力ピン等価回路



### 14.2.1. ピンの設定

各ポートピンは3つのレジスタビット、**DDxn**、**PORTxn**、**PINxn**からなります。50頁の「I/Oポート用レジスタ」で示されるようにDDxnビットはDDRx I/Oアドレス、PORTxnビットはPORTx I/Oアドレス、PINxnビットはPINx I/Oアドレスでアクセスされます。

DDRxレジスタ内のDDxnビットはそのピンの方向を選びます。DDxnが論理1を書かれるとPxnlは出力ピンとして設定されます。DDxnが論理0を書かれるとPxnlは入力ピンとして設定されます。

そのピンが入力ピンとして設定される時にPORTxnが論理1を書かれると、プルアップ抵抗が活性(有効)にされます。プルアップ抵抗をOFFに切り替えるにはPORTxnが論理0を書かれると、またはそのピンが出力ピンとして設定されなければなりません。ポートピンは例えクロックが動いていても、リセット条件が活性(有効)になるとHi-Zにされます。

そのピンが出力ピンとして設定される時にPORTxnが論理1を書かれると、そのポートピンはHigh(1)に駆動されます。そのピンが出力ピンとして設定される時にPORTxnが論理0を書かれると、そのポートピンはLow(0)に駆動されます。

Hi-Z入力(DDxn=0, PORTxn=0)とHigh出力(DDxn=1, PORTxn=1)間の切り替え時、プルアップ許可入力(DDxn=0, PORTxn=1)またはLow出力(DDxn=1, PORTxn=0)のどちらかの中間状態が生じるに違いありません。通常、高インピーダンス環境は強力なHigh(吐き出し)駆動部とプルアップ間の違いに気付かないので、プルアップが許可された状態は十分受け入れられます。この事例でないなら、全ポートの全プルアップを禁止するのに**特殊I/O機能レジスタ(SFIOR)**の**プルアップ禁止(PUD)ビット**が設定(1)できます。

プルアップ入力とLow出力間の切り替えは同じ問題を発生します。使用者は中間状態としてHi-Z入力(DDxn=0, PORTxn=0)またはHigh出力(DDxn=1, PORTxn=1)のどちらかを使わなければなりません。

表14-1. ポートピンの設定

| DDxn | PORTxn | PUD (SFIOR) | 入出力 | プルアップ抵抗 | 備考                             |
|------|--------|-------------|-----|---------|--------------------------------|
| 0    | 0      | X           | 入力  | なし      | 高インピーダンス(Hi-Z)                 |
| 0    | 1      | 0           | 入力  | あり      | Pxnlに外部からLowを入力すると吐き出し電流が流れます。 |
| 0    | 1      | 1           | 入力  | なし      | 高インピーダンス(Hi-Z)                 |
| 1    | 0      | X           | 出力  | なし      | Low(吸い込み)出力                    |
| 1    | 1      | X           | 出力  | なし      | High(吐き出し)出力                   |

### 14.2.2. ピン値の読み込み

DDxn方向ビットの設定に関係なく、ポートピンはPINxnレジスタビットを通して読みます。**図14-2.**で示されるようにPINxnレジスタビットと先行するラッチは同期化回路を構成します。これは物理ピンが内部クロックの端(エッジ)付近で値を変える場合の未定義状態(メタステーブル)を避けるために必要とされますが、それは遅延も持ち込みます。**図14-3.**は外部的に加えられたピン値を読む時の同期化タイミング図を示します。伝播遅延の最小と最大は各々t<sub>pd,min</sub>とt<sub>pd,max</sub>で示されます。

(**図14-3.**で)システムクロックの最初の下降端直後から始まるクロック周期を考察してください。このラッチはクロックがLowの時に閉じ、クロックがHighの時に同期ラッチ信号の斜線部分で示されるように通過(トランスペアレント)となります。この信号値はシステムクロックがLowになる時に保持(ラッチ)されます。それが続くクロックの上昇端でPINxnレジスタに取り込まれます。2つの矢印t<sub>pd,min</sub>とt<sub>pd,max</sub>によって示されるように、ピン上の单一信号遷移は出現時点に依存して0.5~1.5システムクロック周期遅られます。

ソフトウェアが指定したピン値を読み戻す時は、**図14-4.**で示されるようにNOP命令が挿入されなければなりません。**OUT**命令はシステムクロックの上昇端で同期ラッチを設定します。この場合、同期化回路を通過する遅延時間(t<sub>pd</sub>)は1システムクロック周期です。

図14-3. 外部供給ピン値読み込み時の同期化





図14-4. プログラムで設定したピン値読み戻し時の同期化



次のコード例はポートBピンの0と1をHigh出力、2と3をLow出力、6と7をプルアップ指定として4～7を入力に設定する方法を示します。結果のピン値が再び読み戻されますが、前記で検討されたように、いくつかのピンへ直前に指定された値を読み戻すことができるよう NOP命令が挿入されます。

### アセンブリ言語プログラム例

```

~                                     ;
LDI R16, (1<<PB7) | (1<<PB6) | (1<<PB1) | (1<<PB0) ; プルアップとHigh値を取得
LDI R17, (1<<DDB3) | (1<<DDB2) | (1<<DDB1) | (1<<DDB0) ; 出力ビット値を取得
OUT PORTB, R16                      ; プルアップとHigh値を設定
OUT DDRB, R17                        ; 入出力方向を設定
NOP()                                ; 同期化遅延対処
IN R16, PINB                         ; ピン値読み戻し
~                                     ;

```

### C言語プログラム例

```

unsigned char i;
~                                     /* */
PORTB = (1<<PB7) | (1<<PB6) | (1<<PB1) | (1<<PB0); /* プルアップとHigh値を設定 */
DDRB = (1<<DDB3) | (1<<DDB2) | (1<<DDB1) | (1<<DDB0); /* 入出力方向を設定 */
_NOP();                                /* 同期化遅延対処 */
i = PINB;                             /* ピン値読み戻し */
~                                     /* */

```

**注:** アセンブリ言語プログラムについてはプルアップがピン0,1,6,7に設定されてから、ビット0と1の強力なHigh駆動部としての再定義、ビット2と3のLow駆動部としての定義、方向ビットが正しく設定されるまでの時間を最小とするために2つの一時レジスタが使われます。

### 14.2.3. デジタル入力許可と休止形態

図14-2で示されるようにデジタル入力信号はショートトリガの入力をGNDにクランプできます。この図でSLEEPと印された信号は入力信号のいくつかが開放のまま、またはVCC/2付近のアナログ信号電圧を持つ場合の高消費電力を避けるため、パワーダウン動作、パワーセーブ動作、スタンバイ動作、拡張スタンバイ動作でMCU休止制御器によって設定(1)されます。

SLEEPは外部割り込みピンとして許可されたポートピンに対しては無視されます。外部割り込み要求が許可されないなら、SLEEPは他のピンについてと同様に有効です。SLEEPは42頁の「交換ポート機能」で記載されるように様々な他の交換機能によつても無視されます。

外部割り込みが許可されていない”上昇端、下降端または論理変化(両端)割り込み”として設定された非同期外部割り込みピンに論理1が存在すると、上で言及した休止形態から(復帰)再開する時に、これらの休止形態に於けるクランプが要求された論理変化を生ずるので、対応する外部割り込み要求フラグが設定(1)されます。

### 14.2.4. 未接続ピン


いくつかのピンが未使用にされる場合、それらのピンが定義されたレベルを持つことを保証することが推奨されます。例え上記のような深い休止形態で多くのデジタル入力が禁止されるとしても、デジタル入力が許可される他の全ての動作(リセット、活動動作、アイドル動作)で消費電流削減のため、浮き状態入力は避けられるべきです。

未使用ピンの定義されたレベルを保証する最も簡単な方法は内部プルアップを許可することです。この場合、リセット中のプルアップは禁止されます。リセット中の低消費電力が重要なら、外部プルアップまたはプルダウンを使うことが推奨されます。未使用ピンを直接GNDまたはVCCに接続することは、ピンが偶然に出力として設定されると過電流を引き起こす可能性があるため推奨されません。

### 14.3. 交換ポート機能

多くのポートピンには標準デジタル入出力に加え交換機能があります。図14-5は単純化された図14-2でのポートピン制御信号が交換機能により、どう重複できるかを示します。この重複信号は全てのポートピンに存在する訳ではありませんが、この図はAVRマイクロコントローラ系統の全ポートピンに適用できる一般的な記述として取り扱います。

図14-5. 交換ポート機能入出力回路構成



注: WP<sub>x</sub>, WD<sub>x</sub>, RR<sub>x</sub>, RP<sub>x</sub>, RD<sub>x</sub>は同一ポート内の全ピンで共通です。  
clk<sub>I/O</sub>, SLEEP, PUDは全ポートで共通です。他の信号は各ピン固有です。

表14-2は重複(交換)信号の機能一覧を示します。図14-5で示すピンとポートは次表で示されません。重複(交換)信号は交換機能を持つ機能部で内部的に生成されます。

表14-2. 交換機能用交換信号の一般定義

| 信号略名  | 信号名          | 意味  |
|-------|--------------|---|
| PUOE  | プルアップ値交換許可   | 1で、プルアップ許可はPUOV信号で制御され、0の場合、DDxn=0, PORTxn=1, PUD=0でプルアップが許可されます。                       |
| PUOV  | プルアップ値交換値    | PUOE=1時、DDxn, PORTxn, PUDの値に関係なく、プルアップの有(1)/無(0)を指定します。                                 |
| DDOE  | 方向値交換許可      | 1で、出力駆動部はDDOV信号で制御され、0の場合、DDxnレジスタ値で制御されます。   |
| DDOV  | 方向値交換値       | DDOE=1時、DDxnレジスタ値に関係なく、出力駆動部のON(1)/OFF(0)を制御します。  |
| PVOE  | 出力値交換許可      | 1で出力駆動部がONなら、ポート値はPVOV信号で制御されます。出力駆動部がONで0の場合、ポート値はPORTxnレジスタ値で制御されます。                  |
| PVOV  | 出力値交換値       | PVOE=1時、PORTxnレジスタ値に関係なく、ポート値を制御(1/0)します。   |
| DIEOE | デジタル入力許可交換許可 | 1で、デジタル入力許可はDIEOV信号で制御され、0の場合、MCUの状態(活動動作、休止形態)によって決定されます。                              |
| OIEOV | デジタル入力許可交換値  | DIEOE=1時、MCUの状態(活動動作、休止形態)に関係なく、デジタル入力を許可(1)/禁止(0)します。                                  |
| DI    | デジタル入力       | 交換機能用デジタル入力です。この信号は図上でシットリが出力に接続されていますが、これは同期化前となります。この信号はクロックとしての使用を除き、各交換機能自身が同期化します。 |
| AIO   | アナログ入出力      | 交換機能用アナログ入出力です。この信号はピンに直接接続され、双方向使用ができます。   |

以降の項は交換機能に関連する重複(交換)信号と各ポートの交換機能を簡単に記述します。更に先の詳細については交換機能の記述を参照してください。

### 14.3.1. ポートAの交換機能

ポートAピンには表14-3.で示されるようにA/D変換用アナログ入力としての交換機能があります。ポートAピンのいくつかが output として設定される場合、A/D変換が実行中の時にそれらを切り替えないことが重要です。これは変換結果を不正にするかもしれません。

表14-3. ポートAピンの交換機能

| ポートピン | 交換機能                    |
|-------|-------------------------|
| PA7   | ADC7 (A/D変換アナログ入力チャネル7) |
| PA6   | ADC6 (A/D変換アナログ入力チャネル6) |
| PA5   | ADC5 (A/D変換アナログ入力チャネル5) |
| PA4   | ADC4 (A/D変換アナログ入力チャネル4) |
| PA3   | ADC3 (A/D変換アナログ入力チャネル3) |
| PA2   | ADC2 (A/D変換アナログ入力チャネル2) |
| PA1   | ADC1 (A/D変換アナログ入力チャネル1) |
| PA0   | ADC0 (A/D変換アナログ入力チャネル0) |

表14-4.と表14-5.の表はポートAの交換機能を42頁の図14-5.で示される交換信号に関連付けます。

表14-4. ポートA7~4の交換機能用交換信号

| 信号名   | PA7/ADC7 | PA6/ADC6 | PA5/ADC5 | PA4/ADC4 |
|-------|----------|----------|----------|----------|
| PUOE  | 0        | 0        | 0        | 0        |
| PUOV  | 0        | 0        | 0        | 0        |
| DDOE  | 0        | 0        | 0        | 0        |
| DDOV  | 0        | 0        | 0        | 0        |
| PVOE  | 0        | 0        | 0        | 0        |
| PVOV  | 0        | 0        | 0        | 0        |
| DIEOE | 0        | 0        | 0        | 0        |
| DIEOV | 0        | 0        | 0        | 0        |
| DI    | -        | -        | -        | -        |
| AIO   | ADC7入力   | ADC6入力   | ADC5入力   | ADC4入力   |

表14-5. ポートA3~0の交換機能用交換信号

| 信号名   | PA3/ADC3 | PA2/ADC2 | PA1/ADC1 | PA0/ADC0 |
|-------|----------|----------|----------|----------|
| PUOE  | 0        | 0        | 0        | 0        |
| PUOV  | 0        | 0        | 0        | 0        |
| DDOE  | 0        | 0        | 0        | 0        |
| DDOV  | 0        | 0        | 0        | 0        |
| PVOE  | 0        | 0        | 0        | 0        |
| PVOV  | 0        | 0        | 0        | 0        |
| DIEOE | 0        | 0        | 0        | 0        |
| DIEOV | 0        | 0        | 0        | 0        |
| DI    | -        | -        | -        | -        |
| AIO   | ADC3入力   | ADC2入力   | ADC1入力   | ADC0入力   |

### 14.3.2. ポートBの交換機能

ポートBピンの交換機能は表14-6で示されます。

表14-6. ポートBピンの交換機能

| ポートピン | 交換機能   |
|-------|--|
| PB7   | SCK (SPI 直列クロック 主装置側出力/従装置側入力)                   |
| PB6   | MISO (SPI 主装置側データ入力/従装置側データ出力)                   |
| PB5   | MOSI (SPI 主装置側データ出力/従装置側データ入力)                   |
| PB4   | SS (SPI 従装置選択入力)                                 |
| PB3   | AIN1 (アナログ比較器反転入力)<br>OC0 (タイマ/カウンタ0 比較一致出力)     |
| PB2   | AIN0 (アナログ比較器非反転入力)<br>INT1 (外部割り込み1 入力)         |
| PB1   | T1 (タイマ/カウンタ1 外部クロック入力)                          |
| PB0   | T0 (タイマ/カウンタ0 外部クロック入力)<br>XCK (USART 外部クロック入出力) |

交換ピンの設定は次のとおりです。

- SCK - ポートB ピット7 : PB7

SCK : SPIチャネル用の主装置クロック出力、従装置クロック入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB7設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB7によって制御されます。このピンがSPIによって入力を強制されるとき、プルアップはまだポートB出力レジスタ(PORTB)のPORTB7によって制御できます。

- MISO - ポートB ピット6 : PB6

MISO : SPIチャネル用の主装置データ入力、従装置データ出力。SPIが主装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB6の設定に拘らず、入力として設定されます。SPIが従装置として許可されると、このピンのデータ方向はDDB6によって制御されます。このピンがSPIによって入力を強制されるとき、プルアップはまだポートB出力レジスタ(PORTB)のPORTB6によって制御できます。

- MOSI - ポートB ピット5 : PB5

MOSI : SPIチャネル用の主装置データ出力、従装置データ入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB5設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB5によって制御されます。このピンがSPIによって入力を強制されるとき、プルアップはまだポートB出力レジスタ(PORTB)のPORTB5によって制御できます。

- SS - ポートB ピット4 : PB4

SS : SPI従装置選択入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB4の設定に拘らず、入力として設定されます。従装置としてこのピンがLowに駆動されるとSPI(機能)が活性化(有効に)されます。SPIが主装置として許可されると、このピンのデータ方向はDDB4によって制御されます。このピンがSPIによって入力を強制されるとき、プルアップはまだポートB出力レジスタ(PORTB)のPORTB4によって制御できます。

- AIN1/OC0 - ポートB ピット3 : PB3

AIN1 : アナログ比較器反転入力。アナログ比較器機能を邪魔するデジタルポート機能を無効するために、内部プルアップがOFFにされた入力としてポートピンを設定してください。

OC0 : タイマ/カウンタ0の比較一致出力。PB3ピンはタイマ/カウンタ0の比較一致用外部出力として扱えます。この機能を扱うため、PB3ピンは出力として設定(DDB3=1)されなければなりません。このOC0ピンはタイマ機能のPWM動作用出力ピンでもあります。

- AIN0/INT2 - ポートB ピット2 : PB2

AIN0 : アナログ比較器非反転入力。アナログ比較器機能を邪魔するデジタルポート機能を無効するために、内部プルアップがOFFにされた入力としてポートピンを設定してください。

INT2 : 外部割り込み2入力。PB2ピンはMCUへの外部割り込み元として扱えます。

- T1 - ポートB ピット1 : PB1

T1 : タイマ/カウンタ1の外部クロック入力ピンです。

- T0/XCK - ポートB ピット0 : PB0

T0 : タイマ/カウンタ0の外部クロック入力ピンです。

XCK : USARTの外部クロック入出力。ポートB方向レジスタ(DDRB)のDDB0は、このクロックが入力(DDB0=0)または出力(DDB0=1)のどちらかを制御します。XCKピンはUSARTが同期種別で動作する時だけ活動します(有効です)。

表14-7.と表14-8.はポートBの交換機能を42頁の図14-5.で示される交換信号に関連付けます。SPI主装置入力とSPI従装置出力がMISOを構成し、一方MOSIはSPI主装置出力とSPI従装置入力に分けられます。

表14-7. ポートB7~4の交換機能用交換信号

| 信号名   | PB7/SCK            | PB6/MISO           | PB5/MOSI         | PB4/SS           |
|-------|--------------------|--------------------|------------------|------------------|
| PUOE  | SPE· <u>MSTR</u>   | SPE·MSTR           | SPE· <u>MSTR</u> | SPE· <u>MSTR</u> |
| PUOV  | PORTB7· <u>PUD</u> | PORTB6· <u>PUD</u> | PORTB5·PUD       | PORTB4·PUD       |
| DDOE  | SPE·MSTR           | SPE·MSTR           | SPE· <u>MSTR</u> | SPE· <u>MSTR</u> |
| DDOV  | 0                  | 0                  | 0                | 0                |
| PVOE  | SPE·MSTR           | SPE· <u>MSTR</u>   | SPE·MSTR         | 0                |
| PVOV  | SCK出力              | SPI従装置出力           | SPI主装置出力         | 0                |
| DIEOE | 0                  | 0                  | 0                | 0                |
| DIEOV | 0                  | 0                  | 0                | 0                |
| DI    | SCK入力              | SPI主装置入力           | SPI従装置入力         | SPI SS           |
| AIO   | -                  | -                  | -                | -                |

表14-8. ポートB3~0の交換機能用交換信号

| 信号名   | PB3/OC0/AIN1 | PB2/INT2/AIN0 | PB1/T1 | PB0/T0/XCK |
|-------|--------------|---------------|--------|------------|
| PUOE  | 0            | 0             | 0      | 0          |
| PUOV  | 0            | 0             | 0      | 0          |
| DDOE  | 0            | 0             | 0      | 0          |
| DDOV  | 0            | 0             | 0      | 0          |
| PVOE  | OC0許可        | 0             | 0      | UMSEL      |
| PVOV  | OC0          | 0             | 0      | XCK出力      |
| DIEOE | 0            | INT2許可        | 0      | 0          |
| DIEOV | 0            | 1             | 0      | 0          |
| DI    | -            | INT2入力        | T1入力   | XCK入力/T0入力 |
| AIO   | AIN1入力       | AIN0入力        | -      | -          |

### 14.3.3. ポートCの交換機能

ポートCピンの交換機能は表14-9で示されます。JTAGインターフェースが許可されると、リセットが起きたときでもPC5(TDI)、PC3(TMS)、PC2(TCK)ピンのプルアップ抵抗は活性(有効)にされます。

表14-9. ポートCピンの交換機能

| ポートピン | 交換機能                |
|-------|---------------------|
| PC7   | TOSC2 (タイマ用発振増幅器出力) |
| PC6   | TOSC1 (タイマ用発振増幅器入力) |
| PC5   | TDI (JTAG 検査データ入力)  |
| PC4   | TDO (JTAG 検査データ出力)  |
| PC3   | TMS (JTAG 検査種別選択入力) |
| PC2   | TCK (JTAG クロック入力)   |
| PC1   | SDA (2線直列バスデータ入出力)  |
| PC0   | SCL (2線直列バスクロック入出力) |

交換ピンの設定は次のとおりです。

- TOSC2 - ポートC ビット7 : PC7

**TOSC2** : タイマ発振器ピン2。タイマ/カウンタ2の非同期クロック動作を許可するためにASSRの非同期許可(AS2)ビットが設定(1)されると、PC7ピンはポートから切り離され、発振用反転増幅器の出力になります。この動作では、このピンにクリスタル発振器が接続され、このピンはI/Oピンとして使えません。

- TOSC1 - ポートC ビット6 : PC6

**TOSC1** : タイマ発振器ピン1。タイマ/カウンタ2の非同期クロック動作を許可するためにASSRの**非同期許可(AS2)ビット**が設定(1)されると、PC6ピンはポートから切り離され、発振用反転増幅器の入力になります。この動作では、このピンにクリスタル発振器が接続され、このピンはI/Oピンとして使えません。

- TDI - ポートC ビット5 : PC5

**TDI** : JTAG検査データ入力。命令レジスタまたはデータレジスタ(走査チェーン)に移動入力される直列入力データです。**JTAGインターフェース**が許可されると、このピンはI/Oピンとして使えません。

- TDO - ポートC ビット4 : PC4

**TDO** : JTAG検査データ出力。命令レジスタまたはデータレジスタから移動出力される直列出力データです。**JTAGインターフェースが許可された場合**、このピンはI/Oピンとして使えません。TDOピンはデータが移動出力されるTAP状態への移行を除いてHi-Zです。

- TMS - ポートC ビット3 : PC3

**TMS** : JTAG検査種別選択。このピンは**TAP(検査入出力ポート)制御器**状態機構を通しての操作に使われます。**JTAGインターフェース**が許可されると、このピンはI/Oピンとして使えません。

- TCK - ポートC ビット2 : PC2

**TCK** : JTAGクロック。JTAG操作はTCKに同期します。**JTAGインターフェース**が許可されると、このピンはI/Oピンとして使えません。

- SDA - ポートC ビット1 : PC1

**SDA** : 2線直列インターフェースデータ。2線直列インターフェースを許可するために2線直列インターフェース制御レジスタ(TWCR)の2線直列インターフェース動作許可(TWEN)ビットが設定(1)されると、PC1は(通常の)ポートから切り離され、2線直列インターフェース用直列データ入出力ピンになります。本動作では入力信号上の50nsより短いスパイク(瞬間雑音)を消去するためのスパイク除去器があり、スリューレート(上昇/下降速度)制限付きオープントレイン駆動部によって駆動されます。このピンが2線直列インターフェースによって使われるとき、プルアップは未だ**PORTC1**によって制御できます。

- SCL - ポートC ビット0 : PC0

**SCL** : 2線直列インターフェースクロック。2線直列インターフェースを許可するために2線直列インターフェース制御レジスタ(TWCR)の2線直列インターフェース動作許可(TWEN)ビットが設定(1)されると、PC0は(通常の)ポートから切り離され、2線直列インターフェース用直列クロック入出力ピンになります。本動作では入力信号上の50nsより短いスパイク(瞬間雑音)を消去するためのスパイク除去器があり、スリューレート(上昇/下降速度)制限付きオープントレイン駆動部によって駆動されます。このピンが2線直列インターフェースによって使われるとき、プルアップは未だ**PORTC0**によって制御できます。

表14-10と表14-11はポートCの交換機能を42頁の図14-5で示される交換信号に関する連付けます。

表14-10. ポートC7~4の交換機能用交換信号

| 信号名   | PC7/TOSC2    | PC6/TOSC1    | PC5/TDI | PC4/TDO   |
|-------|--------------|--------------|---------|-----------|
| PUOE  | AS2          | AS2          | JTAGEN  | JTAGEN    |
| PUOV  | 0            | 0            | 1       | 0         |
| DDOE  | AS2          | AS2          | JTAGEN  | JTAGEN    |
| DDOV  | 0            | 0            | 0       | IR移動+DR移動 |
| PVOE  | 0            | 0            | 0       | JTAGEN    |
| PVOV  | 0            | 0            | 0       | TDO出力     |
| DIEOE | AS2          | AS2          | JTAGEN  | JTAGEN    |
| DIEOV | 0            | 0            | 0       | 0         |
| DI    | -            | -            | -       | -         |
| AIO   | T/C2用発振増幅器出力 | T/C2用発振増幅器入力 | TDI入力   | -         |

表14-11. ポートC3~0の交換機能用交換信号

| 信号名   | PC3/TMS | PC2/TCK | PC1/SDA    | PC0/SCL    |
|-------|---------|---------|------------|------------|
| PUOE  | JTAGEN  | JTAGEN  | TWEN       | TWEN       |
| PUOV  | 1       | 1       | PORTC1·PUD | PORTC0·PUD |
| DDOE  | JTAGEN  | JTAGEN  | TWEN       | TWEN       |
| DDOV  | 0       | 0       | SDA_出力     | SCL_出力     |
| PVOE  | 0       | 0       | TWEN       | TWEN       |
| PVOV  | 0       | 0       | 0          | 0          |
| DIEOE | JTAGEN  | JTAGEN  | 0          | 0          |
| DIEOV | 0       | 0       | 0          | 0          |
| DI    | -       | -       | -          | -          |
| AIO   | TMS入力   | TCK入力   | SDA入力      | SCL入力      |

注: 許可されると、2線直列インターフェースはPC0とPC1ピン出力のシリューレート制御を許可します。これは図で示されていません。  
加えて、ポート図で示されるAIO出力と2線直列インターフェース(TWI)部間にスパイク除去器が接続されます。

#### 14.3.4. ポートDの交換機能

ポートDピンの交換機能は表14-12で示されます。

表14-12. ポートDピンの交換機能

| ポートピン | 交換機能                     |
|-------|--------------------------|
| PD7   | OC2 (タイマ/カウンタ2 比較一致出力)   |
| PD6   | ICP1 (タイマ/カウンタ1 捕獲起動入力)  |
| PD5   | OC1A (タイマ/カウンタ1 比較A一致出力) |
| PD4   | OC1B (タイマ/カウンタ1 比較B一致出力) |
| PD3   | INT1 (外部割り込み1 入力)        |
| PD2   | INT0 (外部割り込み0 入力)        |
| PD1   | TXD (USART 送信データ出力)      |
| PD0   | RXD (USART 受信データ入力)      |

交換ピンの設定は次のとおりです。

- OC2 – ポートD ビット7 : PD7

OC2 : タイマ/カウンタ2の比較一致出力。PD7ピンはタイマ/カウンタ2の比較一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDD7=1)されなければなりません。このOC2ピンはタイマ機能のPWM動作用出力ピンでもあります。

- ICP1 – ポートD ビット6 : PD6

ICP1 : タイマ/カウンタ1の捕獲起動入力。PD6ピンはタイマ/カウンタ1用捕獲起動入力ピンとして動作できます。

- OC1A – ポートD ビット5 : PD5

OC1A : タイマ/カウンタ1の比較A一致出力。PD5ピンはタイマ/カウンタ1の比較A一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDD5=1)されなければなりません。このOC1Aピンはタイマ機能のPWM動作用出力ピンでもあります。

- OC1B – ポートD ビット4 : PD4

OC1B : タイマ/カウンタ1の比較B一致出力。PD4ピンはタイマ/カウンタ1の比較B一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDD4=1)されなければなりません。このOC1Bピンはタイマ機能のPWM動作用出力ピンでもあります。

- INT1 – ポートD ビット3 : PD3

INT1 : 外部割り込み1入力。PD3ピンは外部割り込み元として扱えます。

- INT0 – ポートD ビット2 : PD2

INT0 : 外部割り込み0入力。PD2ピンは外部割り込み元として扱えます。

- TXD – ポートD ビット1 : PD1

TXD : 送信データ(USART用データ出力ピン)。USART送信部が許可されると、このピンはポートD方向レジスタ(DDRD)のDDD1の値に拘らず出力として設定されます。

- RXD – ポートD ビット0 : PD0

RXD : 受信データ(USART用データ入力ピン)。USART受信部が許可されると、このピンはDDRDのDDD0の値に拘らず入力として設定されます。USARTがこのピンを入力に強制するとき、プルアップは未だPORTD0ビットによって制御できます。

表14-13と表14-14.はポートDの交換機能を42頁の図14-5.で示される交換信号に関連付けます。

表14-13. ポートD7~4の交換機能用交換信号

| 信号名   | PD7/OC2 | PD6/ICP1 | PD5/OC1A | PD4/OC1B |
|-------|---------|----------|----------|----------|
| PUOE  | 0       | 0        | 0        | 0        |
| PUOV  | 0       | 0        | 0        | 0        |
| DDOE  | 0       | 0        | 0        | 0        |
| DDOV  | 0       | 0        | 0        | 0        |
| PVOE  | OC2許可   | 0        | OC1A許可   | OC1B許可   |
| PVOV  | OC2     | 0        | OC1A     | OC1B     |
| DIEOE | 0       | 0        | 0        | 0        |
| DIEOV | 0       | 0        | 0        | 0        |
| DI    | -       | ICP1入力   | -        | -        |
| AIO   | -       | -        | -        | -        |

表14-14. ポートD3~0の交換機能用交換信号

| 信号名   | PD3/INT1 | PD2/INT0 | PD1/TXD | PD0/RXD    |
|-------|----------|----------|---------|------------|
| PUOE  | 0        | 0        | TXEN    | RXEN       |
| PUOV  | 0        | 0        | 0       | PORTD0・PUD |
| DDOE  | 0        | 0        | TXEN    | RXEN       |
| DDOV  | 0        | 0        | 1       | 0          |
| PVOE  | 0        | 0        | TXEN    | 0          |
| PVOV  | 0        | 0        | TXD     | 0          |
| DIEOE | INT1許可   | INT0許可   | 0       | 0          |
| DIEOV | 1        | 1        | 0       | 0          |
| DI    | INT1入力   | INT0入力   | -       | RXD        |
| AIO   | -        | -        | -       | -          |

## 14.4. I/Oポート用レジスタ

### 14.4.1. SFIOR - 特殊I/O機能レジスタ (Special Function I/O Register)

| ビット         | 7     | 6     | 5     | 4 | 3    | 2   | 1    | 0     |       |
|-------------|-------|-------|-------|---|------|-----|------|-------|-------|
| \$30 (\$50) | ADTS2 | ADTS1 | ADTS0 | - | ACME | PUD | PSR2 | PSR10 | SFIOR |
| Read/Write  | R/W   | R/W   | R/W   | R | R/W  | R/W | R/W  | R/W   |       |
| 初期値         | 0     | 0     | 0     | 0 | 0    | 0   | 0    | 0     |       |

- ビット2 – PUD : プルアップ禁止 (Pull-up Disable)

このビットが1を書かれると、例えDDxnとPORTxnレジスタがプルアップを許可(DDxn=0, PORTxn=1)に設定されていても、I/Oポートのプルアップは禁止されます。この特徴についてより多くの詳細に関しては[40頁の「ピンの設定」](#)をご覧ください。

### 14.4.2. PORTA - ポートA出力レジスタ (Port A Data Register)

| ビット         | 7      | 6      | 5      | 4      | 3      | 2      | 1      | 0      |       |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$1B (\$3B) | PORTA7 | PORTA6 | PORTA5 | PORTA4 | PORTA3 | PORTA2 | PORTA1 | PORTA0 | PORTA |
| Read/Write  | R/W    |       |
| 初期値         | 0      | 0      | 0      | 0      | 0      | 0      | 0      | 0      |       |

### 14.4.3. DDRA - ポートA方向レジスタ (Port A Data Direction Register)

| ビット         | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |      |
|-------------|------|------|------|------|------|------|------|------|------|
| \$1A (\$3A) | DDA7 | DDA6 | DDA5 | DDA4 | DDA3 | DDA2 | DDA1 | DDA0 | DDRA |
| Read/Write  | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    |      |

### 14.4.4. PINA - ポートA入力レジスタ (Port A Input Pins Address)

| ビット         | 7     | 6     | 5     | 4     | 3     | 2     | 1     | 0     |      |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$19 (\$39) | PINA7 | PINA6 | PINA5 | PINA4 | PINA3 | PINA2 | PINA1 | PINA0 | PINA |
| Read/Write  | R     | R     | R     | R     | R     | R     | R     | R     |      |
| 初期値         | 不定    |      |

### 14.4.5. PORTB - ポートB出力レジスタ (Port B Data Register)

| ビット         | 7      | 6      | 5      | 4      | 3      | 2      | 1      | 0      |       |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$18 (\$38) | PORTB7 | PORTB6 | PORTB5 | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | PORTB |
| Read/Write  | R/W    |       |
| 初期値         | 0      | 0      | 0      | 0      | 0      | 0      | 0      | 0      |       |

### 14.4.6. DDRB - ポートB方向レジスタ (Port B Data Direction Register)

| ビット         | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |      |
|-------------|------|------|------|------|------|------|------|------|------|
| \$17 (\$37) | DDB7 | DDB6 | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | DDRB |
| Read/Write  | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    |      |

### 14.4.7. PINB - ポートB入力レジスタ (Port B Input Pins Address)

| ビット         | 7     | 6     | 5     | 4     | 3     | 2     | 1     | 0     |      |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$16 (\$36) | PINB7 | PINB6 | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | PINB |
| Read/Write  | R     | R     | R     | R     | R     | R     | R     | R     |      |
| 初期値         | 不定    |      |

### 14.4.8. PORTC - ポートC出力レジスタ (Port C Data Register)

| ビット         | 7      | 6      | 5      | 4      | 3      | 2      | 1      | 0      |       |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$15 (\$35) | PORTC7 | PORTC6 | PORTC5 | PORTC4 | PORTC3 | PORTC2 | PORTC1 | PORTC0 | PORTC |
| Read/Write  | R/W    |       |
| 初期値         | 0      | 0      | 0      | 0      | 0      | 0      | 0      | 0      |       |

#### 14.4.9. DDRC - ポートC方向レジスタ (Port C Data Direction Register)

| ビット         | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |      |
|-------------|------|------|------|------|------|------|------|------|------|
| \$14 (\$34) | DDC7 | DDC6 | DDC5 | DDC4 | DDC3 | DDC2 | DDC1 | DDC0 | DDRC |
| Read/Write  | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    |      |

#### 14.4.10. PINC - ポートC入力レジスタ (Port C Input Pins Address)

| ビット         | 7     | 6     | 5     | 4     | 3     | 2     | 1     | 0     |      |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$13 (\$33) | PINC7 | PINC6 | PINC5 | PINC4 | PINC3 | PINC2 | PINC1 | PINC0 | PINC |
| Read/Write  | R     | R     | R     | R     | R     | R     | R     | R     |      |
| 初期値         | 不定    |      |

#### 13.4.11. PORTD - ポートD出力レジスタ (Port D Data Register)

| ビット         | 7      | 6      | 5      | 4      | 3      | 2      | 1      | 0      |       |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-------|
| \$12 (\$32) | PORTD7 | PORTD6 | PORTD5 | PORTD4 | PORTD3 | PORTD2 | PORTD1 | PORTD0 | PORTD |
| Read/Write  | R/W    |       |
| 初期値         | 0      | 0      | 0      | 0      | 0      | 0      | 0      | 0      |       |

#### 14.4.12. DDRD - ポートD方向レジスタ (Port D Data Direction Register)

| ビット         | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |      |
|-------------|------|------|------|------|------|------|------|------|------|
| \$11 (\$31) | DDD7 | DDD6 | DDD5 | DDD4 | DDD3 | DDD2 | DDD1 | DDD0 | DDRD |
| Read/Write  | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    |      |

#### 14.4.13. PIND - ポートD入力レジスタ (Port D Input Pins Address)

| ビット         | 7     | 6     | 5     | 4     | 3     | 2     | 1     | 0     |      |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$10 (\$30) | PIND7 | PIND6 | PIND5 | PIND4 | PIND3 | PIND2 | PIND1 | PIND0 | PIND |
| Read/Write  | R     | R     | R     | R     | R     | R     | R     | R     |      |
| 初期値         | 不定    |      |

## 15. タイマ/カウンタ0とタイマ/カウンタ1の前置分周器

### 15.1. 概要

タイマ/カウンタ0とタイマ/カウンタ1は同じ前置分周器部を共用しますが、タイマ/カウンタは異なる前置分周器設定ができます。以下の記述はタイマ/カウンタ0とタイマ/カウンタ1の両方に適用されます。

### 15.2. 内部クロック元

タイマ/カウンタはシステムクロック(CSn2~0=001設定)によって直接的にクロック駆動できます。これはシステムクロック周波数( $f_{clk\_I/O}$ )と等しいタイマ/カウンタ最大クロック周波数での最高動作を提供します。選択で前置分周器からの4つのタップの1つがクロック元として使えます。この前置分周したクロックは $f_{clk\_I/O}/8$ ,  $f_{clk\_I/O}/64$ ,  $f_{clk\_I/O}/256$ ,  $f_{clk\_I/O}/1024$ の何れかの周波数です。

### 15.3. 前置分周器リセット

この前置分周器は自由走行(換言するとタイマ/カウンタのクロック選択論理回路と無関係に動作する)、タイマ/カウンタ0とタイマ/カウンタ1によって共用されます。前置分周器はタイマ/カウンタのクロック選択によって影響を及ぼされないため、前置分周器の状態は前置分周したクロックが使われる状況に対して密接に関係します。タイマ/カウンタが許可され、前置分周器によってクロック駆動される(CSn2~0=5~2)とき、前置分周加工の一例が生じます。タイマ/カウンタが許可される時から最初の計数が起きるまでのシステムクロック周期数はNが前置分周値(8, 64, 256, 1024)とすると、1~N+1システムクロック周期になります。


プログラム実行にタイマ/カウンタを同期することに対して前置分周器リセットを使うことが可能ですが。しかし、同じ前置分周器を共用する他のタイマ/カウンタも前置分周を使う場合、注意が必要とされなければなりません。前置分周器リセットはそれが接続される全タイマ/カウンタに関する前置分周器周期に影響を及ぼします。

### 15.4. 外部クロック元

T0/T1ピンに印加された外部クロック元はタイマ/カウンタクロック( $f_{clk\_T0}/f_{clk\_T1}$ )として使えます。このT0/T1ピンはピン同期化論理回路によって全てのシステムクロック周期に一度採取されます。この同期化(採取)された信号はその後に端(エッジ)検出器を通して通過されます。下図はT0/T1同期化と端検出器論理回路の機能等価構成図を示します。レジスタは内部システムクロック( $f_{clk\_I/O}$ )の上昇端でクロック駆動されます。ラッチは内部システムクロックのHigh区間で通過(Low区間で保持)です。

端検出器は上昇端(CSn2~0=111)または下降端(CSn2~0=110)の検出毎に1つの $clk_{T0}/clk_{T1}$ パルスを生成します。

図15-1. T0/T1ピンの採取等価構成図




同期化と端検出器論理回路はT0/T1ピンへ印加された端から計数器が更新されるまでに2.5~3.5システムクロック周期の遅延をもたらします。

クロック入力の許可と禁止はT0/T1が最低1システムクロック周期に対して安定している時に行われなければならず、さもなければ不正なタイマ/カウンタクロックパルスが生成される危険があります。

印加された外部クロックの各半周期は正しい採取を保証するために1システムクロック周期より長くなければなりません。この外部クロックは50%/50%デューティ比で与えられるものとして、システムクロック周波数の半分未満( $f_{EXTclk} < f_{clk\_I/O}/2$ )であることが保証されなければなりません。端検出器が採取を使うため、検出できる外部クロックの最大周波数は採取周波数の半分です(ナイキストの標本化定理)。然しながら、発振元(クリスタル発振子、セラミック振動子、コンデンサ)公差によって引き起こされたシステムクロック周波数やデューティ比の変動のため、外部クロック元の最大周波数は $f_{clk\_I/O}/2.5$ 未満が推奨されます。

外部クロック元は前置分周できません。

図15-2. タイマ/カウンタ0とタイマ/カウンタ1の前置分周器部構成図



注: 入力ピン(T0/T1)の同期化/端(エッジ)検出論理回路は図15-1で示されます。

## 15. 同期系タイマ/カウンタ前置分周器用レジスタ

### 15.5.1. SFIOR – 特殊I/O機能レジスタ (Special Function I/O Register)

| ビット            | 7     | 6     | 5     | 4 | 3    | 2   | 1    | 0     |       |
|----------------|-------|-------|-------|---|------|-----|------|-------|-------|
| \$SFIOR (\$50) | ADTS2 | ADTS1 | ADTS0 | - | ACME | PUD | PSR2 | PSR10 | SFIOR |
| Read/Write     | R/W   | R/W   | R/W   | R | R/W  | R/W | R/W  | R/W   |       |
| 初期値            | 0     | 0     | 0     | 0 | 0    | 0   | 0    | 0     |       |

- ビット0 – PSR10 : タイマ/カウンタ1,0 前置分周器リセット (Prescaler Reset Timer/Counter1 and 0)

このビットが1を書かれると、タイマ/カウンタ1とタイマ/カウンタ0の前置分周器がリセットされます。このビットはその操作実行後、ハードウェアによって解除(0)されます。このビットへの0書き込みは無効です。タイマ/カウンタ1とタイマ/カウンタ0は同じ前置分周器を共用し、この前置分周器のリセットが両方のタイマ/カウンタに影響を及ぼすことに注意してください。このビットは常に0として読みます。

## 16. 8ビット タイマ/カウンタ (PWM付き)


### 16.1. 特徴

- 単一比較部付き計数器
- 比較一致でのタイマ/カウンタ解除(自動再設定)
- 不具合なしで正しい位相のパルス幅変調器(PWM)
- 周波数発生器
- クロック用10ビット前置分周器
- 溢れと比較一致割り込み(TOV0とOCF0)

### 16.2. 概要

タイマ/カウンタ0は単一比較部付き汎用8ビットタイマ/カウンタ部です。この8ビットタイマ/カウンタの簡単化した構成図は図16-1で示されます。I/Oピンの実際の配置については5頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は62頁の「8ビットタイマ/カウンタ用レジスタ」で一覧されます。

図16-1. 8ビットタイマ/カウンタ構成図



#### 16.2.1. 関係レジスタ

タイマ/カウンタ(TCNT0)と比較レジスタ(OCR0)は8ビットのレジスタです。割り込み要求信号はタイマ/カウンタ割り込み要求レジスタ(TIFR)で全て見えます。全ての割り込みはタイマ/カウンタ割り込み許可レジスタ(TIMSK)で個別に遮蔽(禁止)されます。TIFRとTIMSKはこれらのレジスタが他のタイマ/カウンタと共に使用されるため、この図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはT0ピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するのに使うクロック元を制御します。クロック元が選ばれないと、タイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタクロック(clkT0)として参照されます。

2重緩衝化した比較レジスタ(OCR0)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC0)ピンでPWMまたは可変周波数出力を生成するための波形生成器によって使われます。56頁の「比較出力部」をご覧ください。この比較一致発生は比較一致割り込み要求の発生に使える比較一致割り込み要求フラグ(OCF0)も設定(1)します。

#### 16.2.2. 定義

本文書でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'はタイマ/カウンタ番号、この場合は0で置き換えます。けれどもプログラムでレジスタまたはビット定義を使う時は正確な形式が使わなければなりません(例えばタイマ/カウンタ0のかウンタ値のアクセスに対するTCNT0のように)。

表16-1の定義は本文書を通して広範囲に渡って使われます。

表16-1. 用語定義

| 用語     | 意味   |
|--------|--|
| BOTTOM | タイマ/カウンタが\$00に到達した時。   |
| MAX    | タイマ/カウンタが\$FF(255)に到達した時。                                    |
| TOP    | タイマ/カウンタが指定された固定値(\$FF)またはOCR0値に到達した時。この指定(TOP)値は動作種別に依存します。 |


### 16.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ0制御レジスタ(TCCR0)に配置されたクロック選択(CS02~0)ビットによって制御されるクロック選択論理回路で選ばれます。クロック元と前置分周器の詳細については52頁の「[タイマ/カウンタ0とタイマ/カウンタ1の前置分周器](#)」を参照してください。

### 16.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。[図16-2.](#)は、このカウンタとその周辺環境の構成図を示します。

**図16-2. 計数器部構成図**



|                        |           |                                 |
|------------------------|-----------|---------------------------------|
| <b>信号説明<br/>(内部信号)</b> | count     | TCNT0を1つ進めるまたは戻す信号。             |
|                        | direction | 進行方向(上昇または下降)選択信号。              |
|                        | clear     | TCNT0のリセット(\$00設定)信号。           |
|                        | clkTn     | 以降でclkT0として参照されるタイマ/カウンタクロック信号。 |
|                        | TOP       | TCNT0が最大値に到達したことを示す信号。          |
|                        | BOTTOM    | TCNT0が最小値(\$00)に到達したことを示す信号。    |

使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkT0)で解除(\$00)、増加(+1)、または減少(-1)されます。clkT0はクロック選択(CS02~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CS02~0=000)と、タイマ/カウンタは停止されます。けれどもTCNT0値はタイマ/カウンタクロック(clkT0)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込みは全てのカウンタ解除や計数動作を無視します(上位優先順位を持ちます)。

計数順序(方法)はタイマ/カウンタ制御レジスタ(TCCR0)に配置された波形生成種別(WGM01,0)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法とOC0比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に関しては58頁の「[動作種別](#)」を参照してください。

タイマ/カウンタ溢れ(TOV0)フラグはWGM01,0ビットによって選ばれた動作種別に従って設定(1)されます。TOV0はCPU割り込み発生に使えます。


## 16.5. 比較出力部

この8ビット比較器はTCNT0と比較レジスタ(OCR0)を継続的に比較します。TCNT0とOCR0が等しければ比較器は一致を指示します。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF0)を設定(1)します。許可(I=1, OCIE0=1)なら、この比較割り込み要求フラグは比較割り込みを発生します。OCF0は割り込みが実行されると自動的に解除(0)されます。代わりにOCF0はこのビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGM01,0)ビットと比較出力選択(COM01,0)ビットによって設定された動作種別に従った出力を生成するのにこの一致信号を使います。MAXとBOTTOM信号は動作種別(58頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使われます。

図16-3. は比較出力部の構成図を示します。

OCR0はパルス幅変調(PWM)のどちらかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作について2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR0レジスタ更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。OCR0のアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR0緩衝部をアクセスし、禁止されるとOCR0レジスタを直接アクセスします。

図16-3. 比較出力部構成図



### 16.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は、強制変更(FOC0)ビットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラグ(OCF0)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC0ピンは実際の比較一致が起きた場合と同様に更新されます(COM01,0ビット設定がOC0ピンの設定(1)、解除(0)、1/0交互のどちらかを定義)。

### 16.5.2. TCNT0書き込みによる比較一致妨害

TCNT0への全てのCPU書き込みは、例えタイマ/カウンタが停止していても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT0と同じ値に初期化されることをOCR0に許します。

### 16.5.3. 比較一致部の使用

どの動作種別でのTCNT0書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使う場合、TCNT0を変更する時に危険を伴います。TCNT0に書かれた値がOCR0値と同じ場合、比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT0値を書いてはいけません。


OC0の初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC0値を設定する一番簡単な方法は標準動作で強制変更(FOC0)ストローブビットを使うことです。波形生成動作種別間を変更する時であっても、OC0(内部)レジスタはその値を保ちます。

比較出力選択(COM01,0)ビットが比較値(OCR0)と共に2重緩衝されないことに気付いてください。COM01,0ビットの変更は直ちに有効となります。

## 16.6. 比較一致出力部

比較出力選択(COM01,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC0)状態の定義にCOM01,0ビットを使います。またCOM01,0ビットはOC0ピン出力元を制御します。図16-4はCOM01,0ビット設定によって影響される論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(誤注:原文は太字)で示されます。COM01,0ビットによって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC0の状態を参照するとき、その参照はOC0ピンでなく内部OC0レジスタに対してです。システムリセットが起こると、OC0レジスタは'0'に設定されます。

図16-4. 比較一致出力回路図



COM01,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC0)によって無効になります。けれどもOC0ピンの方向(入出力)はポートピンに対するポート方向レジスタ(PORT)によって未だ制御されます。OC0ピンに対するポート方向レジスタのビット(DDR\_OC0)はOC0値がピンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形生成種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC0状態の初期化を許します。いくつかのCOM01,0ビット設定が或る種の動作種別に対して予約されることに注意してください。[62頁の「8ビット タイマ/カウンタ用レジスタ」](#)を参照してください。

### 16.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM01,0ビットを違うふうに使います。全動作種別に対してCOM01,0=00設定は次の比較一致で実行すべきOC0レジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については[62頁の表16-3](#)を参照してください。高速PWM動作については[62頁の表16-4](#)、位相基準PWMについては[62頁の表16-5](#)を参照してください。

COM01,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制変更(FOC0)ストローブビットを使うことによって直ちに効果を得ることを強制できます。

## 16.7. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGM01,0)ビットと比較出力選択(COM01,0)ビットの組み合わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼします。COM01,0ビットは生成されるPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。非PWM動作に対するCOM01,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(57頁の「比較一致出力部」をご覧ください)。

タイミング情報の詳細については61頁の「[タイマ/カウンタのタイミング](#)」を参照してください(訳注:原文中本位置の図番号省略)。

### 16.7.1. 標準動作


最も単純な動作種別が標準動作(WGM01,0=00)です。本動作種別での計数方向は常に上昇(+)で、カウンタ解除は実行されません。カウンタは8ビット最大値(TOP=\$FF)を通過すると単に範囲を超えて\$00(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOV0)フラグはTCNT0が\$00になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV0フラグは設定(1)のみで解除(0)されないことを除いて第9ビットのようになります。けれどもTOV0フラグを自動的に解除(0)するタイマ/カウンタ溢れ割り込みと組み合せたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

### 16.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM01,0=10)ではOCR0がカウンタ分解能を操作するために使われます。CTC動作ではカウンタ(TCNT0)値がOCR0と一致すると、カウンタは\$00に解除されます。OCR0はカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイミング図は図16-5で示されます。カウンタ(TCNT0)値はTCNT0とOCR0間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT0)は解除(\$00)されます。



OCF0フラグを使うことにより、タイマ/カウンタ値がTOP値に到達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR0に書かれた新しい値がTCNT0の現在値よりも低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こるのに先立って最大値(\$FF)へ、そして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC0出力は比較出力選択(COM01,0)ビットを交互動作(=01)に設定することによって各比較一致での論理レベル交換に設定できます。OC0値はそのピンに対するデータ方向が出力(DDR\_OC0=1)に設定されない限りポートピンで見えないでしょう。生成された波形はOCR0が0(\$00)に設定される時に $f_{OC0}=f_{clk\_I/O}/2$ の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{OCn} = \frac{f_{clk\_I/O}}{2 \times N \times (1 + OCRn)}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。


標準動作と同じように、タイマ/カウンタ溢れ(TOV0)フラグはカウンタがMAXから\$00へ計数するのと同じタイマ/カウンタクロック周期で設定(1)されます。

### 16.7.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM01,0=11)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからMAXまで計数し、その後BOTTOMから再び始めます。非反転比較出力動作(COM01,0=10)での比較出力(OC0)はTCNT0とOCR0間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COM01,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がMAX値と一致するまで増加されます。そしてタイマ/カウンタは(一致の)次のタイマ/カウンタクロック周期で解除(\$00)されます。高速PWM動作のタイミング図は図16-6で示されます。TCNT0値はタイミング図で単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。赤細線はOCR0値を示し、TCNT0値との交点(接点)がTCNT0とOCR0間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF0)はOCR0=MAXを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。

図16-6. 高速PWM動作タイミング



タイマ/カウンタ溢れ(TOV0)フラグはカウンタがMAXに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチンは比較値を更新するのに使えます。

高速PWM動作での比較部はOC0ピンでのPWM波形の生成を許します。COM01,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOM01,0を'11'に設定することで生成できます(62頁の表16-4)。実際のOC0値はポートピンに対するデータ方向(DDR\_OC0)が出力として設定される場合にだけ見えるでしょう。PWM波形はTCNT0とOCR0間の比較一致でOC0(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$00、MAXからBOTTOMへ変更)されるタイマ/カウンタクロック周期でOC0レジスタを解除(0)または設定(1)することによって生成されます。

PWM出力周波数は次式によって計算できます。

$$f_{OCnPWM} = \frac{f_{clk\_I/O}}{N \times 256}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

OCR0の両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR0がBOTTOM(\$00)と等しく設定されると、出力はMAX+1 タイマ/カウンタクロック周期毎の狭いスペイク(パルス)になるでしょう。OCR0がMAXに等しく設定されると、(COM01,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。


(訳注:以下は本動作種別がTOP=MAX(\$FF)で固定のため基本的に不適切です。) 高速PWM動作で(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOC0設定(COM01,0=01)によって達成できます。生成された波形はOCR0が0(\$00)に設定される時に $f_{OC0}=f_{clk\_I/O}/2$ の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて CTC動作でのOC0交互通(COM01,0=01)と同じです。

#### 16.7.4. 位相基準PWM動作

位相基準パルス幅変調(PWM)動作(WGM01,0=01)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作は両傾斜(三角波)動作を基準とします。カウンタはBOTTOMからMAXへそして次にMAXからBOTTOMへを繰り返し計数します。非反転比較出力動作(COM01,0=10)での比較出力(OC0)は上昇計数中のTCNT0とOCR0の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM01,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作のPWM分解能は8ビットに固定されます。位相基準PWM動作でのカウンタはカウンタ値がMAXと一致するまで増加されます。カウンタはMAXに到達すると、計数方向を変更します。このTCNT0値は1タイマ/カウンタクロック周期間MAXと等しくなります。位相基準PWM動作のタイミング図は図16-7で示されます。TCNT0値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。赤細線はOCR0値を示し、TCNT0値との交点(接点)がTCNT0とOCR0間の比較一致を示します(訳注: 図補正に伴い本行若干変更)。

図16-7. 位相基準PWM動作タイミング



タイマ/カウンタ溢れ(TOV0)フラグはタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTTOM値に到達する毎に割り込みを発生するために使えます。

位相基準PWM動作での比較部はOC0ピンでのPWM波形の生成を許します。COM01,0ビットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOM01,0ビットを'11'に設定することで生成できます(62頁の表16-5をご覧ください)。実際のOC0値はそのポートピンに対するデータ方向(DDR\_OC0)が出力として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時のTCNT0とOCR0間の比較一致でOC0(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT0とOCR0間の比較一致でOC0レジスタを解除(0)(または設定(1))によって生成されます。位相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。

$$f_{OCnPCPWM} = \frac{f_{clk\_I/O}}{N \times 510}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

OCR0の両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR0がBOTTOM(\$00)に等しく設定されると出力は定常的なLow、MAXに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。

図16-7の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- 図16-7. どのようにOCR0はMAXからその値を変更します。OCR0値がMAXのとき、OCnピン値は下降計数での比較一致の結果と同じです(訳補: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)MAX(位置)でのOCn値は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- タイマ/カウンタがOCR0値よりも高い値から數え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOCnの変更を逃します。(訳補: 従って上記同様、MAX位置で(直前がHならば)H→L遷移が生じます。)

## 16.8. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従って以下の図でタイマ/カウンタ クロック(clkT<sub>0</sub>)がクロック許可信号として示されます。この図は割り込みフラグが設定(①)される時の情報を含みます。図16-8.は基本的なタイマ/カウンタ動作についてのタイミングデータを含みます。この図は位相基準PWM動作以外の全ての動作種別でのMAX値近辺の計数の流れを示します。

図16-8. 前置分周なし(1/1)のタイマ/カウンタタイミング




図16-9.は同じタイミングデータを示しますが、前置分周器が許可されています。

図16-9. 前置分周器(f<sub>clk\_I/O</sub>/8)のタイマ/カウンタタイミング




図16-10.はCTC動作を除く全ての動作種別でのOCF0の設定を示します。

図16-10. 前置分周器(f<sub>clk\_I/O</sub>/8)のタイマ/カウンタ、OCF0設定タイミング





図16-11.はCTC動作でのTCNT0の解除とOCF0の設定を示します。

図16-11. 前置分周器(f<sub>clk\_I/O</sub>/8)のタイマ/カウンタ、OCF0設定タイミング



## 16.9. 8ビット タイマ/カウンタ用レジスタ

### 16.9.1. TCCR0 - タイマ/カウンタ制御レジスタ (Timer/Counter0 Control Register)

| ビット         | 7    | 6     | 5     | 4     | 3     | 2    | 1    | 0    |       |
|-------------|------|-------|-------|-------|-------|------|------|------|-------|
| \$33 (\$53) | FOC0 | WGM00 | COM01 | COM00 | WGM01 | CS02 | CS01 | CS00 | TCCR0 |
| Read/Write  | W    | R/W   | R/W   | R/W   | R/W   | R/W  | R/W  | R/W  |       |
| 初期値         | 0    | 0     | 0     | 0     | 0     | 0    | 0    | 0    |       |

#### ● ビット7 – FOC0 : OC0強制変更 (Force Output Compare 0)

FOC0ビットはWGM01,0ビットが非PWM動作を指示する時だけ有効です。けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR0が書かれる場合、このビットは0に設定されなければなりません。FOC0ビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC0出力はCOM01,0ビット設定に従って変更されます。FOC0ビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM01,0ビットに存在する値です。

FOC0ストローブは何れの割り込みの生成もTOPとしてOCR0を使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行いません。

FOC0ビットは常に0として読みます。

#### ● ビット3,6 – WGM01,0 : 波形生成種別 (Waveform Generation Mode)

これらのビットはカウンタの計数順序(方向)、最大(TOP)カウンタ値の供給元、使われるべき波形生成のどの形式かを制御します。タイマ/カウンタ部により支援される動作種別は標準動作、比較一致タイマ/カウンタ解除(CTC)動作と、2形式のパルス幅変調(PWM)動作です。表16-2.と58頁の「動作種別」をご覧ください。

表16-2. 波形生成種別選択

| 番号 | WGM01<br>(CTC0) | WGM00<br>(PWM0) | タイマ/カウンタ動作種別              | TOP値 | OCR0<br>更新時 | TOV0<br>設定時 |
|----|-----------------|-----------------|---------------------------|------|-------------|-------------|
| 0  | 0               | 0               | 標準動作                      | \$FF | 即時          | MAX         |
| 1  | 0               | 1               | 位相基準PWM動作                 | \$FF | TOP         | BOTTOM      |
| 2  | 1               | 0               | 比較一致タイマ/カウンタ<br>解除(CTC)動作 | OCR0 | 即時          | MAX         |
| 3  | 1               | 1               | 高速PWM動作                   | \$FF | BOTTOM      | MAX         |

注: CTC0とPWM0ビット定義名は旧名です。WGM01,0定義名を使ってください。  
しかし、これらのビットの機能と位置は旧版のタイマ/カウンタと一致します。

#### ● ビット5,4 – COM01,0 : 比較0出力選択 (Compare Match 0 Output Mode)

これらのビットはOC0比較出力ピンの動作を制御します。COM01,0ビットの1つまたは両方が1を書かれると、OC0出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC0ピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC0がピンに接続されるとき、COM01,0ビットの機能はWGM01,0ビット設定に依存します。

表16-3.はWGM01,0ビットが標準動作またはCTC動作(つまりPWM以外)に設定される時のCOM01,0ビット機能を示します。

表16-4.はWGM01,0ビットが高速PWM動作に設定される時のCOM01,0ビットの機能を示します。

表16-5.はWGM01,0ビットが位相基準PWM動作に設定される時のCOM01,0ビットの機能を示します。

表16-3. 非PWM動作での比較出力選択

| COM01 | COM00 | 意味                   |
|-------|-------|----------------------|
| 0     | 0     | 標準ポート動作 (OC0切断)      |
| 0     | 1     | 比較一致でOC0ピントグル(交互)出力  |
| 1     | 0     | 比較一致でOC0ピン Lowレベル出力  |
| 1     | 1     | 比較一致でOC0ピン Highレベル出力 |

表16-4. 高速PWM動作での比較出力選択

| COM01 | COM00 | 意味                                      |
|-------|-------|---|
| 0     | 0     | 標準ポート動作 (OC0切断)                         |
| 0     | 1     | (予約)                                    |
| 1     | 0     | 上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC0ピンへ出力 |
| 1     | 1     | 下降計数時の比較一致でHigh、上昇計数時の比較一致でLowをOC0ピンへ出力 |

注: COM01が設定(1)され、OCR0がTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BOTTOMでの設定(1)や解除(0)は行われます。より多くの詳細については59頁の「高速PWM動作」をご覧ください。

表16-5. 位相基準PWM動作での比較出力選択

| COM01 | COM00 | 意味                                    |
|-------|-------|---------------------------------------|
| 0     | 0     | 標準ポート動作 (OC0切断)                       |
| 0     | 1     | (予約)                                  |
| 1     | 0     | 比較一致でLow、BOTTOMでHighをOC0ピンへ出力 (非反転動作) |
| 1     | 1     | 比較一致でHigh、BOTTOMでLowをOC0ピンへ出力 (反転動作)  |

注: COM01が設定(1)され、OCR0がTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、TOPでの設定(1)や解除(0)は行われます。より多くの詳細については60頁の「位相基準PWM動作」をご覧ください。

● ビット2~0 – CS02~0 : クロック選択 (Clock Select)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT0)によって使われるクロック元を選びます。

表16-6. タイマ/カウンタ入力クロック選択

| CS02 | CS01 | CS00 | 意味                                |
|------|------|------|-----------------------------------|
| 0    | 0    | 0    | 停止 (タイマ/カウンタ動作停止)                 |
| 0    | 0    | 1    | clk <sub>I/O</sub> (前置分周なし)       |
| 0    | 1    | 0    | clk <sub>I/O</sub> /8 (8分周)       |
| 0    | 1    | 1    | clk <sub>I/O</sub> /64 (64分周)     |
| 1    | 0    | 0    | clk <sub>I/O</sub> /256 (256分周)   |
| 1    | 0    | 1    | clk <sub>I/O</sub> /1024 (1024分周) |
| 1    | 1    | 0    | T0ピンの下降端 (外部クロック)                 |
| 1    | 1    | 1    | T0ピンの上昇端 (外部クロック)                 |

外部ピン(クロック)動作がタイマ/カウンタ0に対して使われる場合、例えT0ピンが出力として設定されても、T0ピンの遷移はカウンタをクロック駆動します。この特徴がソフトウェアに計数制御を許します。

### 16.9.2. TCNT0 – タイマ/カウンタ0 (Timer/Counter 0)

| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0     |       |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|-------|
| \$32 (\$52) | (MSB) |     |     |     |     |     |     | (LSB) | TCNT0 |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W   |       |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0     |       |

このタイマ/カウンタレジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビットカウンタに直接アクセスします。TCNT0への書き込みは次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT0)を変更することはTCNT0とOCR0間の比較一致消失の危険を誘発します。

### 16.9.3. OCR0 – タイマ/カウンタ0比較レジスタ (Output Compare Register 0)

| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0     |      |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|------|
| \$3C (\$5C) | (MSB) |     |     |     |     |     |     | (LSB) | OCR0 |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W   |      |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0     |      |

この比較レジスタは継続的にカウンタ(TCNT0)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC0ピンでの波形出力を生成するのに使えます。

#### 16.9.4. TIMSK – タイマ/カウンタ割り込み許可レジスタ (Timer/Counter Interrupt Mask Register)

| ビット         | 7     | 6     | 5      | 4      | 3      | 2     | 1     | 0     |       |
|-------------|-------|-------|--------|--------|--------|-------|-------|-------|-------|
| \$39 (\$59) | OCIE2 | TOIE2 | TICIE1 | OCIE1A | OCIE1B | TOIE1 | OCIE0 | TOIE0 | TIMSK |
| Read/Write  | R/W   | R/W   | R/W    | R/W    | R/W    | R/W   | R/W   | R/W   |       |
| 初期値         | 0     | 0     | 0      | 0      | 0      | 0     | 0     | 0     |       |

- ビット1 – OCIE0 : タイマ/カウンタ0比較割り込み許可 (Timer/Counter0 Output Compare Match Interrupt Enable)

OCIE0ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ0比較一致割り込みが許可されます。タイマ/カウンタ0で比較一致が起こる(換言すると、タイマ/カウンタ割り込み要求フラグ レジスタ(TIFR)で比較0割り込み要求フラグ(OCF0)が設定(1)される)と、対応する割り込みが実行されます。

- ビット0 – TOIE0 : タイマ/カウンタ0溢れ割り込み許可 (Timer/Counter0 Overflow Interrupt Enable)

TOIE0ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ0溢れ割り込みが許可されます。タイマ/カウンタ0溢れが起こる(換言すると、タイマ/カウンタ割り込み要求フラグ レジスタ(TIFR)でタイマ/カウンタ0溢れ割り込み要求(TOV0)フラグが設定(1)される)と、対応する割り込みが実行されます。

#### 16.9.5. TIFR – タイマ/カウンタ割り込み要求フラグ レジスタ (Timer/Counter Interrupt Flag Register)

| ビット         | 7    | 6    | 5    | 4     | 3     | 2    | 1    | 0    |      |
|-------------|------|------|------|-------|-------|------|------|------|------|
| \$38 (\$58) | OCF2 | TOV2 | ICF1 | OCF1A | OCF1B | TOV1 | OCF0 | TOV0 | TIFR |
| Read/Write  | R/W  | R/W  | R/W  | R/W   | R/W   | R/W  | R/W  | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0     | 0     | 0    | 0    | 0    |      |

- ビット1 – OCF0 : タイマ/カウンタ0比較割り込み要求フラグ (Timer/Conter0, Output Compare Match Flag)

OCF0ビットはタイマ/カウンタ(TCNT0)と比較レジスタ(OCR0)間で比較一致が起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、OCF0はハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF0は解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ割り込み許可レジスタ(TIMSK)のタイマ/カウンタ0比較一致割り込み許可(OCIE0)ビット、OCF0が設定(1)されると、タイマ/カウンタ0比較一致割り込みが実行されます。

- ビット0 – TOV0 : タイマ/カウンタ0溢れ割り込み要求フラグ (Timer/Counter0 Overflow Flag)

TOV0ビットはタイマ/カウンタ(TCNT0)溢れが起こる時に設定(1)されます。対応する割り込み処理ベクタを実行する時にTOV0はハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV0は解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ割り込み許可レジスタ(TIMSK)のタイマ/カウンタ0溢れ割り込み許可(TOIE0)ビット、TOV0が設定(1)されると、タイマ/カウンタ0溢れ割り込みが実行されます。**位相基準PWM動作**ではタイマ/カウンタ0が\$00で計数方向を変える時にこのビットが設定(1)されます。

## 17. 16ビット タイマ/カウンタ1

### 17.1. 特徴


- ・真の16ビット設計 (換言すれば16ビットPWMの許容)
- ・2つの独立した比較出力部
- ・2重緩衝の比較レジスタ
- ・1つの捕獲入力部
- ・捕獲入力雑音消去器
- ・比較一致でのタイマ/カウンタ解除 (自動再設定)
- ・不具合なしで正しい位相のパルス幅変調器 (PWM)
- ・可変PWM周期
- ・周波数発生器
- ・外部事象計数器
- ・4つの独立した割り込み (TOV1, OCF1A, OCF1B, ICF1)

### 17.2. 概要

この16ビット タイマ/カウンタ部は正確なプログラム実行タイミング(事象管理)、波形生成、信号タイミング計測を許します。本文書でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'はタイマ/カウンタ番号、小文字の'x'は比較出力部の置き換えです。けれどもプログラムでレジスタまたはビット定義を使う時は正確な形式が使われなければなりません(例えばタイマ/カウンタ1のカウンタ値に対するアクセスのTCNT1のように)。

この16ビット タイマ/カウンタの簡単化した構成図は図17-1で示されます。I/Oピンの実際の配置については5頁の図1-1を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注: 原文太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は79頁の「16ビット タイマ/カウンタ用レジスタ」で示されます。

図17-1. 16ビット タイマ/カウンタ構成図



注: タイマ/カウンタ1のピンの配置と記述については5頁の図1-1、44頁の表14-6、48頁の表14-12を参照してください。

### 17.2.1. 関係レジスタ

タイマ/カウンタ(TCNT1)、比較レジスタ(OCR1A,OCR1B)、捕獲レジスタ(ICR1)は全て16ビットレジスタです。16ビットレジスタをアクセスするとき、特別な手順に従わなければなりません。これらの手順は67頁の「[16ビットレジスタのアクセス](#)」項で記述されます。タイマ/カウンタ1制御レジスタ(TCCR1A,TCCR1B)は8ビットレジスタで、CPUアクセス制限はありません。割り込み要求信号は[タイマ/カウンタ割り込み要求レジスタ\(TIFR\)](#)で全て見えます。全ての割り込みは[タイマ/カウンタ割り込み許可レジスタ\(TIMSK\)](#)で個別に遮蔽(禁止)されます。TIFRとTIMSKはこれらのレジスタが他のタイマ/カウンタ部によって共用されるため、この図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはT1ピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するのに使うクロック元と端(エッジ)を制御します。クロック元が選ばれないと、タイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタクロック(clkT1)として参照されます。

2重緩衝化した比較レジスタ(OCR1A,OCR1B)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC1A,OC1B)ピンでPWMまたは可変周波数出力を生成するための波形生成器によって使えます。[71頁の「比較出力部」](#)を参照してください。この比較一致発生は比較出力割り込み要求の発生に使える比較一致割り込み要求フラグ(OCF1A,OCF1B)も設定(1)します。

捕獲レジスタ(ICR1)は捕獲起動(ICP1)ピン、またはアナログ比較器出力([139頁の「アナログ比較器」](#)参照)のどちらかの外部(端で起動された)事象でタイマ/カウンタ値を捕獲(複写)できます。捕獲入力部は尖頭雑音を捕らえる機会を軽減するためにデジタル濾波部(雑音消去器)を含みます。

TOP値または最大タイマ/カウンタ値は、いくつかの動作種別で、OCR1A、ICR1、または一群の固定値のどれかによって定義できます。PWM動作でTOP値としてOCR1Aを使うと、OCR1AはPWM出力生成用に使えません。けれどもこの場合、TOP値は動作中に変更されるのをTOP値に許す2重緩衝化します。固定的なTOP値が必要とされる場合、ICR1が代わりに使え、PWM出力として使われるべきOCR1Aを開放します。

### 17.2.2. 定義

次の定義は本文書を通して広範囲に使われます。

表17-1. 用語定義

| 用語     | 意味   |
|--------|--|
| BOTTOM | カウンタが\$0000に到達した時。   |
| MAX    | カウンタが\$FFFF(65535)に到達した時。  |
| TOP    | カウンタがTOP値に到達した時(計数動作での最大値と等しくなった時)。TOP値は固定値(\$00FF,\$01FF,\$03FF)、OCR1A値、ICR1値の何れか1つを指定できます。この指定は動作種別に依存します。 |

### 17.2.3. 互換性

この16ビットタイマ/カウンタは旧版の16ビットAVRタイマ/カウンタから改良更新されてしまっています。この16ビットタイマ/カウンタは次の点に関して以前の版と完全な互換性があります。

- タイマ/カウンタ割り込み関係レジスタを含め、16ビットタイマ/カウンタに関連する全てのI/Oレジスタアドレスの位置。
- タイマ/カウンタ割り込み関係レジスタを含め、16ビットタイマ/カウンタに関連する全てのI/Oレジスタ内のビット位置。
- 割り込みベクタ。

次の制御ビットは変更された名前を持ちますが、同じ機能とレジスタ位置を持ちます。

- PWM10はWGM10に変更。
- PWM11はWGM11に変更。
- CTC1はWGM12に変更。

次の制御ビットが16ビットタイマ/カウンタ制御レジスタ内に追加されます。

- FOC1AとFOC1BがTCCR1Aに追加。
- WGM13がTCCR1Bに追加。

この16ビットタイマ/カウンタにはいくつかの特別な状況で互換性に影響を及ぼす改良点があります。

### 17.3. 16ビット レジスタのアクセス

TCNT1,OCR1A,OCR1B,ICR1は8ビット バス経由でAVR CPUによってアクセスできる16ビット レジスタです。この16ビット レジスタは2回の読みまたは書き操作を使ってバイト アクセスされなければなりません。16ビット タイマ/カウンタは16ビット アクセスの上位バイトの一時保存用に1つの8ビット レジスタを持ちます。16ビット タイマ/カウンタ内の全ての16ビット レジスタ間で、この同じ一時レジスタが共用されます。下位バイト アクセスが16ビット 読み書き動作を起動します。16ビット レジスタの下位バイトがCPUによって書かれると、一時レジスタに保存した上位バイトと書かれた下位バイトは同じクロック周期で両方が16ビット レジスタに複写されます。16ビット レジスタの下位バイトがCPUによって読まれると、16ビット レジスタの上位バイトは下位バイトが読まれるのと同じクロック周期で一時レジスタに複写されます。

全ての16ビット アクセスが上位バイトに対して一時レジスタを使う訳ではありません。OCR1AとOCR1Bの16ビット レジスタ読み込みは一時レジスタの使用に関係しません。

16ビット 書き込みを行うために上位バイトは下位バイトに先立って書かれなければなりません。16ビット 読み込みについては下位バイトが上位バイトの前に読まれなければなりません。

次のコード例は割り込みが一時レジスタを更新しないことが前提の16ビット タイマ/カウンタ レジスタのアクセス法を示します。OCR1A, OCR1B, ICR1レジスタのアクセスに対して同じ原理が直接的に使えます。C言語を使う時にコンパイラが16ビット アクセスを扱うことに注意してください。

#### アセンブリ言語プログラム例

```

~ ; ;[16ビット($01FF)書き込み]
LDI R17, $01 ;$01FFの上位バイト値取得
LDI R16, $FF ;$01FFの下位バイト値取得
OUT TCNT1H, R17 ;上位バイト設定(一時レジスタ)
OUT TCNT1L, R16 ;下位バイト設定(一時レジスタ⇒上位バイト)
;[16ビット読み込み]
IN R16, TCNT1L ;下位バイト取得(上位バイト⇒一時レジスタ)
IN R17, TCNT1H ;上位バイト取得(一時レジスタ)
;
~ ;

```

#### C言語プログラム例

```

unsigned int i;
~ /* */
TCNT1 = 0x1FF; /* 16ビット($01FF)書き込み */
i = TCNT1; /* 16ビット読み込み */
~ /* */

```

**注:** 8頁の「コード例について」をご覧ください。

アセンブリ言語コード例はR17:R16レジスタ対にTCNT1値を戻します。

16ビット レジスタ アクセスが非分断操作であることに注意することが重要です。16ビット レジスタをアクセスする2命令間で割り込みが起き、割り込みコードがその16ビット タイマ/カウンタ レジスタの同じ若しくは他の何れかをアクセスすることによって一時レジスタを更新する場合、割り込み外のその後のアクセス結果は不正にされます。従って主コードと割り込みコードの両方が一時レジスタを更新するとき、主コードは16ビット アクセス中の割り込みを禁止しなければなりません。

次のコード例はTCNT1レジスタ内容の非分断読み込み法を示します。同じ原理を使うことにより、OCR1A,OCR1B,ICR1などの読み込みも行えます。

### アセンブリ言語プログラム例

```
RD_TCNT1:    IN      R18, SREG          ;現全割り込み許可フラグ(I)を保存
              CLI
              IN      R16, TCNT1L        ;全割り込み禁止
              IN      R17, TCNT1H        ;TCNT1下位バイト取得(上位バイト⇒一時レジスタ)
              OUT     SREG, R18          ;TCNT1上位バイト取得(一時レジスタ)
              RET

```

;全割り込み許可フラグ(I)を復帰  
;呼び出し元へ復帰

### C言語プログラム例

```
unsigned int TIM16_Read_TCNT1(void)
{
    unsigned char sreg;
    unsigned int i;
    sreg = SREG;
    _CLI();
    i = TCNT1;
    SREG = sreg;
    return i;
}
```

/\* ステータスレジスター一時保存変数定義 \*/
/\* TCNT1読み出し変数定義 \*/
/\* 現全割り込み許可フラグ(I)を保存 \*/
/\* 全割り込み禁止 \*/
/\* TCNT1値を取得 \*/
/\* 全割り込み許可フラグ(I)を復帰 \*/
/\* TCNT1値で呼び出し元へ復帰 \*/

**注:** 8頁の「コード例について」をご覧ください。

アセンブリ言語コード例はR17:R16レジスタ対にTCNT1値を戻します。

次のコード例はTCNT1レジスタ内容の非分断書き込み法を示します。同じ原理を使うことにより、OCR1A,OCR1B,ICR1などの書き込みも行えます。

### アセンブリ言語プログラム例

```
WR_TCNT1:    IN      R18, SREG          ;現全割り込み許可フラグ(I)を保存
              CLI
              OUT     TCNT1H, R17        ;全割り込み禁止
              OUT     TCNT1L, R16        ;TCNT1上位バイト設定(一時レジスタ)
              OUT     SREG, R18          ;TCNT1下位バイト設定(一時レジスタ⇒上位バイト)
              RET

```

;全割り込み許可フラグ(I)を復帰  
;呼び出し元へ復帰

### C言語プログラム例

```
void TIM16_Write_TCNT1(unsigned int i)
{
    unsigned char sreg;
    unsigned int i;
    sreg = SREG;
    _CLI();
    TCNT1 = i;
    SREG = sreg;
}
```

/\* ステータスレジスター一時保存変数定義 \*/
/\* TCNT1書き込み変数定義 \*/
/\* 現全割り込み許可フラグ(I)を保存 \*/
/\* 全割り込み禁止 \*/
/\* TCNT1値を設定 \*/
/\* 全割り込み許可フラグ(I)を復帰 \*/

**注:** 8頁の「コード例について」をご覧ください。

アセンブリ言語コード例はR17:R16レジスタ対がTCNT1へ書かれるべき値を含むことが必要です。

### 17.3.1. 上位バイト一時レジスタの再使用

書かれる全レジスタについて上位バイトが同じ複数16ビットレジスタ書き込みなら、上位バイトは1度書かれることだけが必要です。けれども直前で記述した非分断操作の同じ規則が、この場合にも適用されることに注意してください。


## 17.4. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ制御レジスタB(TCCR1B)に配置されたクロック選択(CS12~0)ビットによって制御されるクロック選択論理回路で選ばれます。クロック元と前置分周器の詳細については52頁の「タイマ/カウンタ0とタイマ/カウンタ1の前置分周器」をご覧ください。

## 17.5. 計数器部

16ビット タイマ/カウンタの主な部分は設定可能な16ビット双方方向カウンタ部です。図17-2.はこのカウンタとその周辺の構成図を示します。

図17-2. カウンタ部構成図



|                |           |                                  |
|----------------|-----------|----------------------------------|
| 信号説明<br>(内部信号) | count     | TCNT1を1つ進めるまたは戻す信号。              |
|                | direction | 進行方向(上昇または下降)選択信号。               |
|                | clear     | TCNT1のリセット(\$0000設定)信号。          |
|                | clkTn     | 以降でclkT1として参照されるタイマ/カウンタ クロック信号。 |
|                | TOP       | TCNT1が最大値に到達したことを示す信号。           |
|                | BOTTOM    | TCNT1が最小値(\$0000)に到達したことを示す信号。   |
|                | TEMP      | 一時レジスタ。                          |

この16ビット カウンタはカウンタの上位8ビットを含むカウンタ上位(TCNT1H)と下位8ビットを含むカウンタ下位(TCNT1L)の2つの8ビット I/Oメモリ位置に配置されます。TCNT1HレジスタはCPUによる間接的なアクセスのみできます。CPUがTCNT1H I/O位置をアクセスするとき、CPUは上位バイト一時レジスタ(TEMP)をアクセスします。この一時レジスタはTCNT1Lが読まれる時にTCNT1H値で更新され、TCNT1Lが書かれる時にTCNT1Hは一時レジスタ値で更新されます。これは8ビット データバス経由で1クロック周期内での16ビット カウンタ値全体の読み書きをCPUに許します。予測不能な結果を生じる、カウンタが計数中の時のTCNT1書き込みの特別な場合に注意することが重要です。この特別な場合はそれらが重要な項目で記述されます。

使った動作種別に依存して、カウンタは各タイマ/カウンタ クロック(clkT1)でリセット(\$0000)、増加(+1)、または減少(-1)されます。clkT1はクロック選択(CS12~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CS12~0=000)時にカウンタは停止されます。けれどもTCNT1値はタイマ/カウンタ クロック(clkT1)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込みは全てのカウンタ解除や計数動作を無視します(上位優先権を持ちます)。

計数順序(方法)はタイマ/カウンタ制御レジスタA(TCCR1A)とタイマ/カウンタ制御レジスタB(TCCR1B)に配置された波形生成種別(WGM13~0)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法と波形がOC1x比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に対しては74頁の「動作種別」をご覧ください。


タイマ/カウンタ溢れ(TOV1)フラグはWGM13~0ビットによって選ばれた動作種別に従って設定(1)されます。TOV1はCPU割り込み発生に使えます。

## 17.6. 捕獲入力部

タイマ/カウンタは外部の出来事を捕獲でき、発生時間を示す時間印(タイマ/カウンタ値)を与える捕獲入力部と合体します。出来事または複数の出来事を示す外部信号はICP1ピンまたは代わりにアナログ比較器経由で印加できます。時間印はその後、周波数、デューティ比、印加された信号の他の特性の計算に使えます。代わりに時間印は出来事の記録作成にも使えます。

捕獲入力部は図17-3で示される構成図によって図解されます。直接的な捕獲入力部の部分でない構成図の要素は青枠(訳注:原文は灰色背景)で示されます。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号を示します。

図17-3. 捕獲入力部構成図



注: ACO, ACICはアナログ比較器制御/状態レジスタ(ACSR)内のビットです。

捕獲起動入力(ICP1)ピン若しくは代わりにアナログ比較器出力(ACO)で論理レベルの変化(出来事)が起き、その変化が端(エッジ)検出器の設定を追認すると、捕獲が起動されます。捕獲が起動されると、カウント(TCNT1)の16ビット値が捕獲レジスタ(ICR1)に書かれます。捕獲割り込み要求フラグ(ICF1)はTCNT1値がICR1に複写されるのと同じシステムクロックで設定(1)されます。許可(I=1, TICIE1=1)ならば捕獲割り込み要求フラグは捕獲割り込みを発生します。ICF1は割り込みが実行されると自動的に解除(0)されます。代わりにこのI/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。

捕獲レジスタ(ICR1)の16ビット値読み込みは、初めに下位バイト(ICR1L)、その後に上位バイト(ICR1H)を読むことによって行われます。下位バイトが読まれる時に上位バイトが上位バイト一時レジスタ(TEMP)に複写されます。CPUがICR1H I/O位置を読むと、この一時レジスタをアクセスします。

ICR1はカウンタのTOP値定義にICR1を利用する波形生成種別を使う時にだけ書けます。これらの場合、TOP値がICR1に書かれ得る前に波形生成種別(WGM13~0)ビットが設定されなければなりません。ICR1に書く時は下位バイトがICR1Lに書かれる前に、上位バイトがICR1H I/O位置に書かれなければなりません。

16ビットレジスタアクセス法のより多くの情報については67頁の「16ビットレジスタのアクセス」を参照してください。

### 17.6.1. 捕獲起動元

捕獲入力部用の主な起動元は捕獲起動入力(ICP1)ピンです。タイマ/カウンタ1は捕獲入力部用起動元としてアナログ比較器出力を代わりに使えます。アナログ比較器はアナログ比較器制御/状態レジスタ(ACSR)のアナログ比較器捕獲起動許可(ACIC)ビットの設定(1)によって起動元として選ばれます。起動元を変更することが捕獲を起動し得ることに気付いてください。従って捕獲割り込み要求フラグ(ICF1)は、その変更後に解除(0)されなければなりません。

捕獲起動入力(ICP1)ピンとアナログ比較器出力(ACO)の両入力は、T1ピン(52頁の図15-1)についてと同じ技法を使って採取されます。端検出器も全く同じです。けれども雑音消去が許可されると、付加論理回路が端検出器の前に挿入され、そして遅延を4システムクロック周期増やします。タイマ/カウンタがTOP値定義にICR1を使う波形生成種別に設定されないなら、雑音消去器と端検出器の入力が常に許可されることに注意してください。

捕獲入力はICP1ピンのポートを制御することによってソフトウェアで起動できます。

### 17.6.2. 雑音消去器

雑音消去器は簡単なデジタル濾波器機構を使うことによって雑音耐性を改善します。雑音消去器の入力は4採取に渡って監視され、端検出器によって使われる方向転換となる出力を変更するためには4回全てが同じでなければなりません。

雑音消去器はタイマ/カウンタ制御レジスタB(TCCR1B)の捕獲入力雑音消去許可(ICNC1)ビットの設定(1)によって許可されます。許可したとき、雑音消去器は入力に印加した変更からICR1の更新までに4システムクロック周期の追加遅延をもたらします。雑音消去器はシステムクロックを使い、従って前置分周器によって影響されません。

### 17.6.3. 捕獲入力の使用

捕獲入力機能を使う主な要求(目的)は入って来る出来事に対して充分なプロセッサ能力を当てがうことです。2つの出来事間の時間が際どいとします。次の出来事が起こる前に捕獲した**捕獲レジスタ(ICR1)**の値をプロセッサが読めなかった場合、ICR1は新しい値で上書きされます。この場合、捕獲の結果は不正にされます。

捕獲割り込みを使う時にICR1は割り込み処理ルーチンで可能な限り早く読まれるべきです。捕獲割り込みが相対的に高い優先順位であっても、最大割り込み応答時間は他の割り込み要求のどれかを扱うのに必要とされる最大クロック周期数に依存します。

動作中に**TOP値**(分解能)が積極的に変更されるとき、どの動作種別での捕獲入力部の使用も推奨されません。

外部信号のデューティ比測定は各捕獲後に起動端が変更されることを必要とします。検出端の変更はICR1が読まれてしまった後に可能な限り早く行われなければなりません。端(エッジ)の変更後、**捕獲割り込み要求フラグ(ICF1)**はソフトウェア(I/Oビット位置への論理1書き込み)によって解除(0)されなければなりません(**訳補**:端変更によってICF1が設定(1)されることを想定)。周波数のみの測定について、(割り込み処理が使われる場合)ICF1の解除(0)は必要とされません。


### 17.7. 比較出力部

この16ビット比較器はTCNT1と**比較レジスタ(OCR1x)**を継続的に比較します。TCNT1とOCR1xが等しければ、比較器は一致を指示します。この一致は**次のタイマ/カウンタクロック解除**で比較割り込み要求フラグ(OCF1x)を設定(1)します。許可(I=1, OCIE1x=1)なら、この比較割り込み要求フラグは比較割り込みを発生します。OCF1xは割り込みが実行されると自動的に解除(0)されます。代わりにOCF1xはこのI/Oビット位置に論理1を書くことによってソフトウェアで解除(0)できます。波形生成器は**波形生成種別(WGM13~0)ビット**と**比較出力選択(COM1x1,0)ビット**によって設定された動作種別に従った出力を生成するのにこの一致信号を使います。TOPとBOTTOM信号は動作種別(74頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使われます。

比較A出力部の特殊な特性はタイマ/カウンタのTOP値(換言するとカウンタの分解能)定義を許します。カウンタの分解能に加え、TOP値は波形生成器によって生成された波形の周期時間を定義します。

**図17-4.**は比較出力部の構成図を示します。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号(タイマ/カウンタ1に対してはn=1)、小文字の'x'は比較出力部(AまたはB)を表します。直接的な比較出力部の部分でない構成図の要素は青枠(**訳注**:原文は灰色背景)で示されます。

図17-4. 比較出力部構成図



OCR1xは12種類のパルス幅変調(PWM)のどれかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR1xレジスタの更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を生成します。

OCR1xのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR1x緩衝部をアクセスし、禁止されるとOCR1xレジスタを直接アクセスします。OCR1x(緩衝部またはレジスタ)の内容は書き込み操作によってのみ変更されます(タイマ/カウンタはTCNT1やICR1のようにOCR1xを自動的に更新しません)。従ってOCR1xは上位バイト一時レジスタ(TEMP)経由で読まれません。けれども他の16ビットレジスタをアクセスする時のように下位バイトを先に読むのは良い習慣です。OCR1x書き込みは16ビット全ての比較が継続的に行われるため、一時レジスタ経由で行われなければなりません。上位バイト(OCR1xH)が先に書かれなければなりません。上位バイトI/O位置がCPUによって書かれると、一時レジスタは書かれた値で更新されます。その後に下位バイト(OCR1xL)が下位8ビットを書かれると、(一時レジスタ内の)上位バイトは(下位バイト書き込みと)同じシステムクロック周期でOCR1x緩衝部またはOCR1xレジスタのどちらかに複写されます。

16ビットレジスタアクセス法のより多くの情報については[67頁の「16ビットレジスタのアクセス」](#)を参照してください。

(**註注**) ここでは比較nxレジスタ全体をOCRnx、OCRnxを構成する緩衝部分をOCRnx緩衝部、実際の比較に使われるレジスタ本体部分をOCRnxレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

### 17.7.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は強制変更(FOC1x)ビットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラグ(OCF1x)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC1xピンは実際の比較一致が起きた場合と同様に更新されます(COM1x1,0ビット設定がOC1xピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

### 17.7.2. TCNT1書き込みによる比較一致妨害

TCNT1への全てのCPU書き込みは、例えタイマ/カウンタが停止していても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に、割り込みを起動することなく、TCNT1と同じ値に初期化されることをOCR1xに許します。

### 17.7.3. 比較一致部の使用

どの動作種別でのTCNT1書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、何れかの比較出力部を使う場合、TCNT1を変更する時に危険を伴います。TCNT1に書かれた値がOCR1x値と同じ場合、比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。可変TOP値のPWM動作でTOPに等しいTCNT1を書いてはいけません。(行った場合)TOPに対する比較一致は無視され、カウンタは\$FFFFへ(計数を)続けます。同様にカウンタが下降計数のとき、BOTTOMに等しいTCNT1値を書いてはいけません。


OC1xの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC1x値を設定する一番簡単な方法は標準動作で強制変更(FOC1x)ストローブビットを使うことです。波形生成種別間を変更する時であっても、OC1x(内部)レジスタはその値を保ちます。

**比較出力選択**(COM1x1,0ビット)が比較値(OCR1x)と共に2重緩衝されないことに気付いてください。COM1x1,0ビットの変更は直ちに有効となります。

## 17.8. 比較一致出力部

比較出力選択(COM1x1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC1x)状態の定義にCOM1x1,0ビットを使います。次にCOM1x1,0ビットはOC1xピン出力元を制御します。図17-5はCOM1x1,0ビット設定によって影響される論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(訳注:原文は太字)で示されます。COM1x1,0ビットによって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC1xの状態を参照するとき、その参照はOC1xピンでなく内部OC1xレジスタに対してです。システムリセットが起こると、OC1xレジスタは0にリセットされます。

図17-5. 比較一致出力回路図



COM1x1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC1x)によって無効にされます。けれどもOC1xピンの方向(入出力)はポートピンに対するポート方向レジスタ(PORT)によって未だ制御されます。OC1xピンに対するポート方向レジスタのビット(DDR\_OC1x)はOC1x値がピンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は一般的に波形生成種別と無関係ですが、いくつかの例外があります。詳細については表17-2、表17-3、表17-4を参照してください。

比較出力ピン論理回路の設計は出力が許可される前のOC1x状態の初期化を許します。いくつかのCOM1x1,0ビット設定が或る種の動作種別に対して予約されることに注意してください。[79頁の「16ビット タイマ/カウンタ用レジスタ」](#)を参照してください。

COM1x1,0ビットは捕獲入力部での何の効果もありません。

### 17.8.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM1x1,0ビットを違うふうに使います。全動作種別に対してCOM1x1,0=00設定は次の比較一致で実行すべきOC1xレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については[79頁の表17-2](#)を参照してください。高速PWM動作については[79頁の表17-3](#)、位相基準PWMと位相/周波数基準PWMについては[79頁の表17-4](#)を参照してください。

COM1x1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制変更(FOC1x)ストローブ ビットを使うことによって直ちに効果を得ることを強制できます。

## 17.9. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGM13~0)ビットと比較出力選択(COM1x1,0)ビットの組み合わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼします。COM1x1,0ビットは生成されたPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。非PWM動作に対してのCOM1x1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します。73頁の「比較一致出力部」をご覧ください。

タイミング情報の詳細については78頁の「タイマ/カウンタのタイミング」を参照してください。

### 17.9.1. 標準動作

最も単純な動作種別が標準動作(WGM13~0=0000)です。この動作種別での計数方向は常に上昇(+)で、カウンタの解除は実行されません。カウンタは16ビット最大値(MAX=\$FFFF)を通過すると単に範囲を超え、そして\$0000(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOV1)フラグはTCNT1が\$0000になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV1フラグは設定(1)のみで解除(0)されないことを除いて第17ビットのようになります。けれどもTOV1フラグを自動的に解除(0)するタイマ/カウンタ溢れ割り込みと組み合わせたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

捕獲入力部は標準動作での使用が容易です。けれども外部の事象間の最大間隔がタイマ/カウンタの分解能(16ビット長)を越えてはならないことに気付いてください。事象間の間隔が長すぎる場合、捕獲部に対して分解能を拡張するために、タイマ/カウンタ溢れ割り込みまたは前置分周器が使われなければなりません。


比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

### 17.9.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM13~0=0100または1100)ではOCR1AまたはICR1がカウンタの分解能を操作するのに使われます。CTC動作ではカウンタ(TCNT1)値がOCR1A(WGM13~0=4)またはICR1(WGM13~0=12)のどちらかと一致する時にカウンタが\$0000に解除されます。OCR1AまたはICR1はカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイミング図は図17-6で示されます。カウンタ(TCNT1)値はOCR1AまたはICR1のどちらかで比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT1)は解除(\$0000)されます。

図17-6. CTC動作タイミング



注: COMnA1,0=01

TOP値を定義するのに使われるレジスタに対してOCF1AまたはICF1のどちらかを使うことにより、カウンタ値がTOP値に到達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更するのは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR1AまたはICR1に書かれた新しい値がTCNT1の現在値よりも低い(小さい)場合、カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こせるのに先立って、最大値(\$FFFF)へそして次に\$0000から始める計数をしなければならないでしょう。多くの場合でこの特性は好ましくありません。OCR1Aが2重緩衝されるので、代替はTOPを定義するのにOCR1Aを用いる高速PWM動作(WGM13~0=1111)を使うことでしょう。

CTC動作で波形出力を生成するため、OC1A出力は比較出力選択(COM1A1,0)ビットを交互動作(=01)に設定することによって各比較一致での論理レベル交互切替に設定できます。OC1A値はそのピンに対するデータ方向が出力(DDR\_OC1A=1)に設定されない限り、ポートピンで見えないでしょう。生成された波形はOCR1Aが0(\$0000)に設定される時に $f_{OC1A}=f_{clk\_I/O}/2$ の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{OCnA} = \frac{f_{clk\_I/O}}{2 \times N \times (1 + OCRnA)}$$

Nは前置分周数(1,8,64,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ割り込み要求(TOV1)フラグはカウンタがMAXから\$0000へ計数するのと同じタイマ/カウンタクロック周期で設定(1)されます。

### 17.9.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM13~0=0101,0110,0111,1110,1111)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後BOTTOMから再び始めます。非反転比較出力動作(COM1x1,0=10)での比較出力(OC1x)はTCNT1とOCR1x間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COM1x1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準や位相/周波数基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWMのPWM分解能は8,9,10ビットに固定、若しくはOCR1AかICR1のどちらかによって定義できます。許された最小分解能は2ビット(OCR1AまたはICR1が\$0003設定)、最大分解能は16ビット(OCR1AまたはICR1がMAX設定)です。ビットでのPWM分解能は次式をすることによって計算できます。

高速PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGM13~0=0101,0110,0111)、ICR1値(WGM13~0=1110)またはOCR1A値(WGM13~0=1111)のどちらかと一致するまで増加されます。そしてカウンタは(一致)次のタイマ/カウンタクロック周期で解除(\$0000)されます。高速PWM動作のタイミング図は図17

$$R_{\text{FPWM}} = \frac{\log (\text{TOP}+1)}{\log 2}$$

-7で示されます。本図はOCR1AかICR1がTOPを定義するのに使われる時の高速PWM動作を示します。TCNT1値はタイミング図で単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。本図は非反転と反転のPWM出力を含みます。細い赤線はOCR1x値を示し、TCNT1値との交点(接点)がTCNT1とOCR1x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF1x)は比較一致が起こると設定(1)されます。

タイマ/カウンタ溢れ割り込み要求(TOV1)フラグはカウンタがTOPに到達する時毎に設定(1)されます。加えて、OCR1AかICR1のどちらかがTOP値を定義するのに使われると、OCF1AまたはICF1割り込み要求フラグはTOV1が設定(1)されるのと同じタイマ/カウンタクロック周期で設定(1)されます。これらの割り込みの1つが許可されるなら、その割り込み処理ルーチンはTOPと比較値を更新するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNT1とそのOCR1x間で比較一致は決して起きません。固定TOP値を使う場合、どのOCR1xが書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。

ICR1がTOP値を定義するのに使われるとき、ICR1を更新する手順はOCR1Aの更新と異なります。ICR1は2重緩衝されません。これは前置分周なしありまたは低い前置分周値でカウンタが走行している時にICR1が小さな値に変更される場合、書かれた新しいICR1値がTCNT1の現在値よりも小さくなる危険を意味します。その後の結果はカウンタが(その回)TOP値での比較一致を失うことです。その後のカウンタは比較一致が起こせるのに先立って、MAX値(\$FFFF)へそして次に\$0000から始める計数をしなければならないでしょう。しかし、OCR1Aは2重緩衝されます。この特徴は何時でも書かれることがOCR1AのI/O位置に許します。OCR1A I/O位置が書かれると、書かれた値はOCR1A緩衝部に置かれます。OCR1A(比較)レジスタはその後にTCNT1がTOPと一致した次のタイマ/カウンタクロック周期にOCR1A緩衝部の値で更新されます。この更新はTCNT1の解除(\$0000)やTOV1の設定(1)と同じタイマ/カウンタクロック周期で行われます。

TOPを定義するのにICR1を使うことは決まったTOP値を使う時に上手いきます。ICR1を使うことにより、OC1AでのPWM出力を生成するためにOCR1Aが自由に使えます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCR1Aが2重緩衝機能のため、TOPとしてOCR1Aを使うことは明らかに良い選択です。

高速PWM動作での比較部はOC1xピンでのPWM波形の生成を許します。COM1x1,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOM1x1,0を'11'に設定することで生成できます(79頁の表17-3をご覧ください)。実際のOC1x値はそのポートピンに対するデータ方向が出力(DDR\_OC1x=1)として設定される場合にだけ見えるでしょう。PWM波形はTCNT1とOCR1x間の比較一致でOC1x(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$0000、TOPからBOTTOMへ変更)されるタイマ/カウンタクロック周期でのOC1xレジスタを解除(0)(または設定(1))することによって生成されます。

PWM出力周波数は次式によって計算できます。Nは前置分周数(1,8,64,256,1024)を表します。

$$f_{\text{OCnx PWM}} = \frac{f_{\text{clk_I/O}}}{N \times (1 + \text{TOP})}$$

OCR1xの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR1xがBOTTOM(\$0000)に等しく設定されると、出力はTOP+1タイマ/カウンタクロック周期毎の狭いスペイク(パルス)になるでしょう。TOPに等しいOCR1x設定は(COM1x1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

高速PWM動作で(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOC1A設定(COM1A1,0=01)によって達成できます。これはTOP値を定義するのにOCR1Aが使われる(WGM13~0=1111)の場合にだけ適用されます。生成された波形はOCR1Aが0(\$0000)に設定される時に $f_{\text{OC1A}} = f_{\text{clk_I/O}} / 2$ の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOC1A交互出力(COM1A1,0=01)と同じです。

#### 17.9.4. 位相基準PWM動作


位相基準パルス幅変調(PWM)動作(WGM13~0=0001,0010,0011,1010,1011)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作は両傾斜(三角波)動作を基準とした位相/周波数基準PWMと似ています。カウンタはBOTTOM(\$0000)からTOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COM1x1,0=10)での比較出力(OC1x)は上昇計数中のTCNT1とOCR1x間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM1x1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)PWM動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作のPWM分解能は8,9,10ビットに固定、若しくはOCR1AかICR1のどちらかによって定義できます。許された最小分解能は2ビット(OCR1AまたはICR1が\$0003設定)、最大分解能は16ビット(OCR1AまたはICR1がMAX設定)です。ビットでのPWM分解能は次式を用いて計算できます。

$$RPCPWM = \frac{\log(TOP+1)}{\log 2}$$

位相基準PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGM13~0=0001,0010,0011)、ICR1値(WGM13~0=1010)またはOCR1A値(WGM13~0=1011)のどれかと一致するまで増加されます。カウンタはTOPに到達した時に計数方向を変更します。このTCNT1値は1タイマ/カウンタクロック周期間、TOPと等しくなります。位相基準PWM動作のタイミング図は図17-8で示されます。この図はOCR1AかICR1がTOPを定義するに使われる時の位相基準PWM動作を示します。TCNT1値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR1x値を示し、TCNT1値との交点(接点)がTCNT1とOCR1x間の比較一致を示します(訳注: 図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF1x)は比較一致が起こると設定(1)されます。

図17-8. 位相基準PWM動作タイミング



タイマ/カウンタ溢れ(TOV1)フラグはカウンタがBOTTOMに到達する時毎に設定(1)されます。OCR1AかICR1のどちらかがTOP値を定義するに使われるとき、OCF1AまたはICF1割り込み要求フラグはOCR1xレジスタが(TOPに於いて)2重緩衝値で更新されるのと同じタイマ/カウンタクロック周期によって設定(1)されます。これらの割り込み要求フラグはカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを発生するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNT1とそのOCR1x間で比較一致は決して起きません。固定TOP値を使う場合、どのOCR1xが書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。図17-8で示される第3周期が図解するようにタイマ/カウンタが位相基準PWM動作で走行中にTOPを積極的に変更するのは、非対称出力で終わることが有り得ます。これに対する理由はOCR1xレジスタの更新時に見出せます。OCR1x更新はTOPで起きるので、PWM周期はTOPで始まりそして終わります。これは下降傾斜長が直前のTOP値によって決定され、一方上昇傾斜長は新しいTOP値で決定されることを意味します。これら2つの値(TOP)が違う時にその周期の2つの傾斜長は異なるでしょう。この長さの相違が出力での非対称な結果を生じます。

タイマ/カウンタが走行中にTOP値を変更する場合、位相基準PWM動作の代わりに位相/周波数基準PWM動作を使うことが推奨されます。一定のTOP値を使う時に2つの動作種別間に現実的な違いはありません。

位相基準PWM動作での比較部はOC1xピンでのPWM波形の生成を許します。COM1x1,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOM1x1,0を'11'に設定することで生成できます(79頁の表17-4をご覧ください)。実際のOC1x値はそのポートピンに対するデータ方向が出力(DDR\_OC1x=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時のTCNT1とOCR1x間の比較一致でOC1x(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT1とOCR1x間の比較一致でOC1xレジスタを解除(0)(または設定(1))することによって生成されます。

位相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。

$$f_{OCnxPCPWM} = \frac{f_{clk\_I/O}}{2 \times N \times TOP}$$

OCR1xの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR1xがBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。TOP値定義にOCR1Aが使われ(WGM13~0=1011)、COM1A1,0=01なら、OC1A出力はデューティ比50%で交互に変化します。

### 17.9.5. 位相/周波数基準PWM動作

位相/周波数基準パルス幅変調(PWM)動作(WGM13~0=1000,1001)は高分解能で正しい位相と周波数のPWM波形生成選択を提供します。位相/周波数基準PWM動作は両傾斜(三角波)動作を基準とした位相基準PWMと似ています。カウンタはBOTTOM(\$0000)からTOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COM1x1,0=10)での比較出力(OC1x)は上昇計数中のTCNT1とOCR1x間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM1x1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)PWM動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。


位相基準と位相/周波数基準PWM動作間の主な違いはOCR1xレジスタがOCR1x緩衝部によって更新される時(訳補:TOPとBOTTOM)です(図17-8と図17-9をご覧ください)。

位相/周波数基準PWM動作のPWM分解能はOCR1AかICR1のどちらかで定義できます。許された最小分解能は2ビット(OCR1AまたはICR1が\$0003設定)、最大分解能は16ビット(OCR1AまたはICR1がMAX設定)です。ビットでのPWM分解能は次式を用いて計算できます。

$$R_{PFCPWM} = \frac{\log(TOP+1)}{\log 2}$$

位相/周波数基準PWM動作でのタイマ/カウンタはタイマ/カウンタ値がICR1値(WGM13~0=1000)かOCR1A値(WGM13~0=1001)のどちらかと一致するまで増加されます。カウンタはTOPに到達した時に計数方向を変更します。このTCNT1値は1タイマ/カウンタクロック周期間隔、TOPと等しくなります。位相/周波数基準PWM動作のタイミング図は図17-9で示されます。この図はOCR1AかICR1がTOPを定義するのに使われる時の位相/周波数基準PWM動作を示します。TCNT1値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR1x値を示し、TCNT1値との交点(接点)がTCNT1とOCR1x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF1x)は比較一致が起こると設定(1)されます。

図17-9. 位相/周波数基準PWM動作タイミング



タイマ/カウンタ溢れ(TOV1)フラグはOCR1xレジスタが(BOTTOMに於いて)2重緩衝値で更新されるのと同じタイマ/カウンタクロック周期で設定(1)されます。OCR1AかICR1のどちらかがTOP値を定義するのに使われるとき、OCF1AまたはICF1割り込み要求フラグはタイマ/カウンタがTOPに到達する時毎に設定(1)されます。これらの割り込み要求フラグはカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを発生するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNT1とそのOCR1x間で比較一致は決して起きません。

図17-9が示すように、生成された出力は位相基準PWM動作と異なり、全ての周期で対称です。OCR1xレジスタがBOTTOMで更新されるため、上昇と下降の傾斜長は常に等しくなります。これが対称出力パルス、従って正しい周波数を与えます。

TOPを定義するのにICR1を使うことは決まったTOP値を使う時に上手くいきます。ICR1を使うことにより、OC1AでのPWM出力を生成するためにOCR1Aが自由に使えます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCR1Aが2重緩衝機能のため、TOPとしてOCR1Aを使うことは明らかに良い選択です。

位相/周波数基準PWM動作での比較部はOC1xピンでのPWM波形の生成を許します。COM1x1,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOM1x1,0を'11'に設定することで生成できます(79頁の表17-4をご覧ください)。実際のOC1x値はそのポートピンに対するデータ方向が出力(DDR\_OC1x=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時のTCNT1とOCR1x間の比較一致でOC1x(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT1とOCR1x間の比較一致でOC1xレジスタを解除(0)(または設定(1))することによって生成されます。

位相/周波数基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。

$$f_{OCnxPFCPWM} = \frac{f_{clk\_I/O}}{2 \times N \times TOP}$$

OCR1xの両端値は位相/周波数基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR1xがBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。TOP値定義にOCR1Aが使われ(WGM13~0=1001)、COM1A1,0=01なら、OC1A出力はデューティ比50%で交互に変化します。

### 17.10. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従ってタイマ/カウンタクロック(clkT<sub>1</sub>)が下図のクロック許可信号として示されます。この図は割り込みフラグが設定(1)される時、そしてOCR1xレジスタがOCR1x緩衝値で更新される時(2重緩衝を使う動作種別のみ)の情報を含みます。図17-10.はOCF1xの設定についてのタイミング図を示します。

図17-10. 前置分周なし(1/1)のタイマ/カウンタ、OCF1x設定 タイミング




図17-11.は同じタイミングデータを示しますが、前置分周器が許可されています。

図17-11. 前置分周器(fclk\_I/O/8)のタイマ/カウンタ、OCF1x設定 タイミング




図17-12.は各動作種別でのTOP近辺の計数手順を示します。位相/周波数基準PWM動作使用時のOCR1xレジスタはBOTTOMで更新されます。タイミング図は同じになりますが、当然TOPはBOTTOMで、TOP-1はBOTTOM+1でなどのように置き換えられます。BOTTOMでTOV1を設定(1)する動作種別についても、同様な名称変更が適用されます。

図17-12. 前置分周器なし(1/1)のタイマ/カウンタ、TOP近辺 タイミング





図17-13.は同じタイミングデータを示しますが、前置分周器が許可されています。

図17-13. 前置分周器(fclk\_I/O/8)のタイマ/カウンタ、TOP近辺 タイミング



## 17.11. 16ビット タイマ/カウンタ1用レジスタ

### 17.11.1. TCCR1A – タイマ/カウンタ1制御レジスタA (Timer/Counter1 Control Register A)

| ビット         | 7      | 6      | 5      | 4      | 3     | 2     | 1     | 0     |        |
|-------------|--------|--------|--------|--------|-------|-------|-------|-------|--------|
| \$2F (\$4F) | COM1A1 | COM1A0 | COM1B1 | COM1B0 | FOC1A | FOC1B | WGM11 | WGM10 | TCCR1A |
| Read/Write  | R/W    | R/W    | R/W    | R/W    | W     | W     | R/W   | R/W   |        |
| 初期値         | 0      | 0      | 0      | 0      | 0     | 0     | 0     | 0     |        |

- ビット7,6 – COM1A1,0 : 比較1A出力選択 (Compare Output Mode1A bit 1 and 0)

- ビット5,4 – COM1B1,0 : 比較1B出力選択 (Compare Output Mode1B bit 1 and 0)

COM1A1,0とCOM1B1,0は各々OC1AとOC1B比較出力ピンの動作を制御します。COM1A1,0ビットの1つまたは両方が1を書かれると、OC1A出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。COM1B1,0ビットの1つまたは両方が1を書かれると、OC1B出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC1AまたはOC1Bピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC1AまたはOC1Bがピンに接続されるとき、COM1x1,0ビットの機能はWGM13~0ビット設定に依存します。表17-2.はWGM13~0ビットが標準動作またはCTC動作(つまり非PWM)に設定される時のCOM1x1,0ビット機能を示します。

表17-2. 非PWM動作での比較出力選択 (注: xはAまたはB)

| COM1x1 | COM1x0 | 意味                    |
|--------|--------|-----------------------|
| 0      | 0      | 標準ポート動作 (OC1x切断)      |
| 0      | 1      | 比較一致でOC1xピントグル(交互)出力  |
| 1      | 0      | 比較一致でOC1xピン Lowレベル出力  |
| 1      | 1      | 比較一致でOC1xピン Highレベル出力 |

表17-3.はWGM13~0ビットが高速PWM動作に設定される時のCOM1x1,0ビット機能を示します。

表17-3. 高速PWM動作での比較出力選択 (注: xはAまたはB)

| COM1x1 | COM1x0 | 意味   |
|--------|--------|--|
| 0      | 0      | 標準ポート動作 (OC1x切断)   |
| 0      | 1      | WGM13~0=1111 : 比較一致でOC1Aピントグル(交互)出力、OC1Bは標準ポート動作(OC1B切断)<br>WGM13~0上記以外 : 標準ポート動作 (OC1x切断) |
| 1      | 0      | 比較一致でLow、BOTTOMでHighをOC1xピンへ出力 (非反転動作)   |
| 1      | 1      | 比較一致でHigh、BOTTOMでLowをOC1xピンへ出力 (反転動作)  |

注: COM1x1が設定(1)され、OCR1xがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BOTTOMでの設定(1)または解除(0)は実行されます。より多くの詳細については75頁の「高速PWM動作」を参照してください。

表17-4.はWGM13~0ビットが位相基準または位相/周波数基準PWM動作に設定される時のCOM1x1,0ビット機能を示します。

表17-4. 位相基準または位相/周波数基準PWM動作での比較出力選択 (注: xはAまたはB, Xは0または1)

| COM1x1 | COM1x0 | 意味   |
|--------|--------|--|
| 0      | 0      | 標準ポート動作 (OC1x切断)   |
| 0      | 1      | WGM13~0=10X1 : 比較一致でOC1Aピントグル(交互)出力、OC1Bは標準ポート動作(OC1B切断)<br>WGM13~0上記以外 : 標準ポート動作 (OC1x切断) |
| 1      | 0      | 上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC1xピンへ出力   |
| 1      | 1      | 上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC1xピンへ出力   |

注: COM1x1が設定(1)され、OCR1xがTOPと等しい時に特別な状態が起きます。より多くの詳細については76頁の「位相基準PWM動作」を参照してください。

- ビット3 – FOC1A : OC1A強制変更 (Force Output Compare 1A)

- ビット2 – FOC1B : OC1B強制変更 (Force Output Compare 1B)

FOC1A/FOC1BビットはWGM13~0ビットが非PWM動作を指示する時だけ有効です。けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR1Aが書かれる場合、これらのビットは0に設定されなければなりません。FOC1A/FOC1Bビットに論理1を書くと波形生成部で直ちに比較一致が強制されます。OC1x出力はCOM1x1,0ビット設定に従って変更されます。FOC1A/FOC1Bビットがストローブとして実行されることに注意してください。それによって強制された比較の効果を決めるのはCOM1x1,0ビットに存在する値です。

FOC1A/FOC1Bストローブは何れの割り込みの生成もTOPとしてOCR1Aを使う**比較一致タイマ解除(CTC)動作**でのタイマ/カウンタの解除(\$0000)も行いません。

FOC1A/FOC1Bビットは常に0として読みます。

- ビット1,0 – WGM11,0 : 波形生成種別 (Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レジスタB(TCCR1B)で得られるWGM13,2ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大計数(TOP)値供給元、使われるべき波形生成のどの形式かを制御します(表17-5をご覧ください)。タイマ/カウンタ部によって支援される動作種別は標準動作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と3形式のパルス幅変調(PWM)動作です。[74頁の「動作種別」](#)を参照してください。

表17-5. 波形生成種別選択

| 番号 | WGM13 | WGM12<br>(CTC1) | WGM11<br>(PWM11) | WGM10<br>(PWM10) | タイマ/カウンタ動作種別          | TOP値   | OCR1x<br>更新時 | TOV1<br>設定時 |
|----|-------|-----------------|------------------|------------------|-----------------------|--------|--------------|-------------|
| 0  | 0     | 0               | 0                | 0                | 標準動作                  | \$FFFF | 即時           | MAX         |
| 1  | 0     | 0               | 0                | 1                | 8ビット位相基準PWM動作         | \$00FF | TOP          | BOTTOM      |
| 2  | 0     | 0               | 1                | 0                | 9ビット位相基準PWM動作         | \$01FF | TOP          | BOTTOM      |
| 3  | 0     | 0               | 1                | 1                | 10ビット位相基準PWM動作        | \$03FF | TOP          | BOTTOM      |
| 4  | 0     | 1               | 0                | 0                | 比較一致タイマ/カウンタ解除(CTC)動作 | OCR1A  | 即時           | MAX         |
| 5  | 0     | 1               | 0                | 1                | 8ビット高速PWM動作           | \$00FF | BOTTOM       | TOP         |
| 6  | 0     | 1               | 1                | 0                | 9ビット高速PWM動作           | \$01FF | BOTTOM       | TOP         |
| 7  | 0     | 1               | 1                | 1                | 10ビット高速PWM動作          | \$03FF | BOTTOM       | TOP         |
| 8  | 1     | 0               | 0                | 0                | 位相/周波数基準PWM動作         | ICR1   | BOTTOM       | BOTTOM      |
| 9  | 1     | 0               | 0                | 1                | 位相/周波数基準PWM動作         | OCR1A  | BOTTOM       | BOTTOM      |
| 10 | 1     | 0               | 1                | 0                | 位相基準PWM動作             | ICR1   | TOP          | BOTTOM      |
| 11 | 1     | 0               | 1                | 1                | 位相基準PWM動作             | OCR1A  | TOP          | BOTTOM      |
| 12 | 1     | 1               | 0                | 0                | 比較一致タイマ/カウンタ解除(CTC)動作 | ICR1   | 即時           | MAX         |
| 13 | 1     | 1               | 0                | 1                | (予約)                  | -      | -            | -           |
| 14 | 1     | 1               | 1                | 0                | 高速PWM動作               | ICR1   | BOTTOM       | TOP         |
| 15 | 1     | 1               | 1                | 1                | 高速PWM動作               | OCR1A  | BOTTOM       | TOP         |

注: CTC1とPWM11,0ビット定義名は旧名です。WGM12~0定義を使用してください。しかし、これらのビットの機能と位置は旧版のタイマ/カウンタと一致します。

### 17.11.2. TCCR1B – タイマ/カウンタ1制御レジスタB (Timer/Counter1 Control Register B)

| ビット         | 7     | 6     | 5 | 4     | 3     | 2    | 1    | 0    |        |
|-------------|-------|-------|---|-------|-------|------|------|------|--------|
| \$2E (\$4E) | ICNC1 | ICES1 | - | WGM13 | WGM12 | CS12 | CS11 | CS10 | TCCR1B |
| Read/Write  | R/W   | R/W   | R | R/W   | R/W   | R/W  | R/W  | R/W  |        |
| 初期値         | 0     | 0     | 0 | 0     | 0     | 0    | 0    | 0    |        |

#### ● ビット7 – ICNC1 : 捕獲起動入力1雑音消去許可 (Input Capture1 Noise Canceler)

このビットを(1)に設定することが捕獲起動入力雑音消去器を活性(有効)にします。雑音消去器が有効にされると、捕獲起動入力(ICP1)ピンからの入力が濾波されます。この濾波機能はそれが出力を更新するのに、連続4回等しく評価されたICP1ピンの採取を必要とします。雑音消去器が許可されると、捕獲入力はそれによって4発振器(システムクロック)周期遅られます。

#### ● ビット6 – ICES1 : 捕獲起動入力端選択 (Input Capture1 Edge Select)

このビットは出来事での捕獲を起動するのに使われる捕獲起動入力(ICP1)ピンのどちらかの端(エッジ)を選びます。ICES1ビットが0を書かれると起動動作として下降(負)端が使われ、ICES1ビットが1を書かれると上昇(正)端が捕獲を起動します。

捕獲がICES1設定に従って起動されると、カウンタ値が捕獲レジスタ(ICR1)に複写されます。この出来事は捕獲入力割り込み要求フラグ(ICF1)も設定(1)し、そしてこれは、この割り込みが許可されていれば捕獲入力割り込みを起こすのに使えます。

ICR1がTOP値として使われると(TCCR1AとTCCR1Bに配置されたWGM13~0ビットの記述をご覧ください)、ICP1が切り離され、従って捕獲入力機能は禁止されます。

#### ● ビット5 – Res : 予約 (Reserved)

このビットは将来の使用に対して予約されています。将来のデバイスとの共通性を保つため、TCCR1Bが書かれるとき、このビットは0を書かれなければなりません。

#### ● ビット4,3 – WGM13,2 : 波形生成種別 (Waveform Generation Mode)

タイマ/カウンタ1制御レジスタA(TCCR1A)をご覧ください。

#### ● ビット2~0 – CS12~0 : クロック選択 (Clock Select)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT1)によって使われるべきクロック元を選びます。図17-10と図17-11をご覧ください。

タイマ/カウンタ1に対して外部ピン(クロック)動作が使われる場合、例えT1ピンが出力として設定されても、T1ピンの遷移はカウンタをクロック駆動します。この特性はソフトウェアに計数の制御を許します。

表17-6. タイマ/カウンタ1入力クロック選択

| CS12 | CS11 | CS10 | 意味                   |
|------|------|------|----------------------|
| 0    | 0    | 0    | 停止 (タイマ/カウンタ1動作停止)   |
| 0    | 0    | 1    | clkI/O (前置分周なし)      |
| 0    | 1    | 0    | clkI/O/8 (8分周)       |
| 0    | 1    | 1    | clkI/O/64 (64分周)     |
| 1    | 0    | 0    | clkI/O/256 (256分周)   |
| 1    | 0    | 1    | clkI/O/1024 (1024分周) |
| 1    | 1    | 0    | T1ピンの下降端 (外部クロック)    |
| 1    | 1    | 1    | T1ピンの上昇端 (外部クロック)    |

### 17.11.3. TCNT1H,TCNT1L (TCNT1) – タイマ/カウンタ1 (Timer/Counter1)

| ビット         | 15    | 14  | 13  | 12  | 11  | 10  | 9   | 8     |        |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|--------|
| \$2D (\$4D) | (MSB) |     |     |     |     |     |     |       | TCNT1H |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W   |        |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0     |        |
| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0     |        |
| \$2C (\$4C) |       |     |     |     |     |     |     | (LSB) | TCNT1L |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W   |        |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0     |        |

この2つのタイマ/カウンタ I/O位置(TCNT1HとTCNT1Lを合わせたTCNT1)は、読み書き両方についてタイマ/カウンタ部の16ビット カウンタに直接アクセスします。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読み書きされるのを保証するため、このアクセスは8ビット上位バイト一時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビット レジスタによって共用されます。[67 頁の「16ビット レジスタのアクセス」](#)をご覧ください。

カウンタが走行中にカウンタ(TCNT1)を変更することはOCR1xの1つとTCNT1間の比較一致消失の危険を誘発します。

TCNT1への書き込みは全ての比較部に対して次のタイマ/カウンタ クロックでの比較一致を妨害(除去)します。

#### 17.11.4. OCR1AH,OCR1AL (OCR1A) – タイマ/カウンタ1比較Aレジスタ (Timer/Counter1 Output Compare Register A)

| ビット         | 15    | 14  | 13  | 12  | 11  | 10  | 9   | 8   |              |
|-------------|-------|-----|-----|-----|-----|-----|-----|-----|--------------|
| \$2B (\$4B) | (MSB) |     |     |     |     |     |     |     | OCR1AH       |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W |              |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0   |              |
| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0   |              |
| \$2A (\$4A) |       |     |     |     |     |     |     |     | (LSB) OCR1AL |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W |              |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0   |              |

#### 17.11.5. OCR1BH,OCR1BL (OCR1B) – タイマ/カウンタ1比較Bレジスタ (Timer/Counter1 Output Compare Register B)

| ビット         | 15    | 14  | 13  | 12  | 11  | 10  | 9   | 8   |              |
|-------------|-------|-----|-----|-----|-----|-----|-----|-----|--------------|
| \$29 (\$49) | (MSB) |     |     |     |     |     |     |     | OCR1BH       |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W |              |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0   |              |
| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0   |              |
| \$28 (\$48) |       |     |     |     |     |     |     |     | (LSB) OCR1BL |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W |              |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0   |              |

この比較レジスタは継続的にカウンタ(TCNT1)値と比較される16ビット値を含みます。一致は比較一致割り込みやOC1xピンでの波形出力を生成するのに使えます。

この比較レジスタは容量16ビットです。CPUがこれらのレジスタへ書く時に上位と下位の両バイトが同時に書かれるのを保証するため、このアクセスは8ビット上位バイト一時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。[67頁の「16ビット レジスタのアクセス」](#)を参照してください。

#### 17.11.6. ICR1H,ICR1L (ICR1) – タイマ/カウンタ1捕獲レジスタ (Timer/Counter1 Input Capture Register)

| ビット         | 15    | 14  | 13  | 12  | 11  | 10  | 9   | 8   |             |
|-------------|-------|-----|-----|-----|-----|-----|-----|-----|-------------|
| \$27 (\$47) | (MSB) |     |     |     |     |     |     |     | ICR1H       |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W |             |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0   |             |
| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0   |             |
| \$26 (\$46) |       |     |     |     |     |     |     |     | (LSB) ICR1L |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W |             |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0   |             |

この捕獲レジスタはICP1ピン(またはタイマ/カウンタ1については任意のアナログ比較器出力)で出来事が起こる毎にカウンタ(TCNT1)値で更新されます。この捕獲レジスタはタイマ/カウンタのTOP値を定義するのに使えます。

この捕獲レジスタは容量が16ビットです。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読まれるのを保証するため、このアクセスは8ビット上位バイト一時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。[67頁の「16ビット レジスタのアクセス」](#)を参照してください。

### 17.11.7. TIMSK - タイマ/カウンタ割り込み許可レジスタ (Timer/Counter Interrupt Mask Register)

| ビット         | 7     | 6     | 5      | 4      | 3      | 2     | 1     | 0     |       |
|-------------|-------|-------|--------|--------|--------|-------|-------|-------|-------|
| \$39 (\$59) | OCIE2 | TOIE2 | TICIE1 | OCIE1A | OCIE1B | TOIE1 | OCIE0 | TOIE0 | TIMSK |
| Read/Write  | R/W   | R/W   | R/W    | R/W    | R/W    | R/W   | R/W   | R/W   |       |
| 初期値         | 0     | 0     | 0      | 0      | 0      | 0     | 0     | 0     |       |

注: このレジスタは様々なタイマ/カウンタ用割り込み制御ビットを含みますが、タイマ/カウンタ1だけがこの項で記述されます。残りのビットは各々のタイマ/カウンタ項で記述されます。

- ビット5 – TICIE1 : タイマ/カウンタ1捕獲割り込み許可 (Timer/Counter1 Input Capture Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ1捕獲割り込みが許可されます。タイマ/カウンタ割り込み要求フラグレジスタ(TIFR)に配置された捕獲割り込み要求フラグ(ICF1)が設定(1)されると、対応する割り込みベクタ(33頁の「割り込み」参照)が実行されます。

- ビット4 – OCIE1A : タイマ/カウンタ1比較A割り込み許可 (Timer/Counter1 Output Compare A Match Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ1比較A一致割り込みが許可されます。タイマ/カウンタ割り込み要求フラグレジスタ(TIFR)に配置された比較1A割り込み要求フラグ(OCF1A)が設定(1)されると、対応する割り込みベクタ(33頁の「割り込み」参照)が実行されます。

- ビット3 – OCIE1B : タイマ/カウンタ1比較B割り込み許可 (Timer/Counter1 Output Compare B Match Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ1比較B一致割り込みが許可されます。タイマ/カウンタ割り込み要求フラグレジスタ(TIFR)に配置された比較1B割り込み要求フラグ(OCF1B)が設定(1)されると、対応する割り込みベクタ(33頁の「割り込み」参照)が実行されます。

- ビット2 – TOIE1 : タイマ/カウンタ1溢れ割り込み許可 (Timer/Counter1 Overflow Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ1溢れ割り込みが許可されます。タイマ/カウンタ割り込み要求フラグレジスタ(TIFR)に配置されたタイマ/カウンタ1溢れ割り込み要求フラグ(TOV1)が設定(1)されると、対応する割り込みベクタ(33頁の「割り込み」参照)が実行されます。

### 17.11.8. TIFR - タイマ/カウンタ割り込み要求フラグレジスタ (Timer/Counter Interrupt Flag Register)

| ビット         | 7    | 6    | 5    | 4     | 3     | 2    | 1    | 0    |      |
|-------------|------|------|------|-------|-------|------|------|------|------|
| \$38 (\$58) | OCF2 | TOV2 | ICF1 | OCF1A | OCF1B | TOV1 | OCF0 | TOV0 | TIFR |
| Read/Write  | R/W  | R/W  | R/W  | R/W   | R/W   | R/W  | R/W  | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0     | 0     | 0    | 0    | 0    |      |

注: このレジスタは様々なタイマ/カウンタ用割り込み制御ビットを含みますが、タイマ/カウンタ1だけがこの項で記述されます。残りのビットは各々のタイマ/カウンタ項で記述されます。

- ビット5 – ICF1 : タイマ/カウンタ1捕獲割り込み要求フラグ (Timer/Counter1, Input Capture Flag)

ICP1ピンに捕獲の事象が起こると、このフラグが設定(1)されます。捕獲レジスタ(ICR1)がWGM13~0によってTOP値として設定されると、ICF1フラグはカウンタがTOP値に到達する時に設定(1)されます。

捕獲割り込みベクタが実行されると、ICF1は自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもICF1は解除(0)できます。

- ビット4 – OCF1A : タイマ/カウンタ1比較A割り込み要求フラグ (Timer/Counter1, Output Compare A Match Flag)

このフラグはカウンタ(TCNT1)値が比較Aレジスタ(OCR1A)と一致した後(次)のタイマ/カウンタクロック周期で設定(1)されます。

強制的な比較出力(FOC1A)ストローブがOCF1Aフラグを設定(1)しないことに注意してください。

比較A一致割り込みベクタが実行されると、OCF1Aは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもOCF1Aは解除(0)できます。

- ビット3 – OCF1B : タイマ/カウンタ1比較B割り込み要求フラグ (Timer/Counter1, Output Compare B Match Flag)

このフラグはカウンタ(TCNT1)値が比較Bレジスタ(OCR1B)と一致した後(次)のタイマ/カウンタクロック周期で設定(1)されます。

強制的な比較出力(FOC1B)ストローブがOCF1Bフラグを設定(1)しないことに注意してください。

比較B一致割り込みベクタが実行されると、OCF1Bは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもOCF1Bは解除(0)できます。

- ビット2 – TOV1 : タイマ/カウンタ1溢れ割り込み要求フラグ (Timer/Counter1 Overflow Flag)

このフラグの(1)設定はWGM13~0ビット設定に依存します。標準またはCTC動作でのTOV1フラグはタイマ/カウンタ1溢れ時に設定(1)されます。他のWGM13~0ビット設定を使う時のTOV1フラグ動作については80頁の表17-5を参照してください。

タイマ/カウンタ1溢れ割り込みベクタが実行されると、TOV1は自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもTOV1は解除(0)できます。

## 18. 8ビット タイマ/カウンタ2 (PWM, 非同期動作付き)


### 18.1. 特徴

- 単一比較部付き計数器
- 比較一致でのタイマ/カウンタ解除(自動再設定)
- 不具合なしで正しい位相のパルス幅変調器(PWM)
- 周波数発生器
- クロック用10ビット前置分周器
- 溢れと比較一致割り込み(TOV2とOCF2)
- I/O(システム)クロックに依存しない時計用外部32kHzクリスタルからのクロック駆動可能

### 18.2. 概要

タイマ/カウンタ2は単一比較部付き汎用8ビットタイマ/カウンタ部です。この8ビットタイマ/カウンタの簡単化した構成図は図18-1で示されます。I/Oピンの実際の配置については5頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は94頁の「8ビットタイマ/カウンタ用レジスタ」で一覧されます。

図18-1. 8ビットタイマ/カウンタ構成図



#### 18.2.1. 関係レジスタ

タイマ/カウンタ(**TCNT2**)と比較レジスタ(**OCR2**)は8ビットのレジスタです。割り込み要求信号はタイマ/カウンタ割り込み要求レジスタ(**TIFR**)で全て見えます。全ての割り込みはタイマ/カウンタ割り込み許可レジスタ(**TIMSK**)で個別に遮蔽(禁止)されます。TIFRとTIMSKはこれらのレジスタが他のタイマ/カウンタ部によって共用されるため、この図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、または本章内後ろで詳述されるようにTOSC1/2ピンから**非同期**にクロック駆動されます。非同期動作は**非同期状態レジスタ(ASSR)**によって制御されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するのに使うクロック元を制御します。クロック元が選ばれないと、このタイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタクロック(**clkT2**)として参照されます。

2重緩衝化した比較レジスタ(**OCR2**)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(**OC2**)ピンでPWMまたは可変周波数出力を生成するための波形生成器によって使えます。詳細については86頁の「**比較出力部**」を参照してください。この比較一致発生は比較出力割り込み要求の発生に使える比較一致割り込み要求フラグ(**OCF2**)も設定(1)します。

#### 18.2.2. 定義

本文書でのレジスタとビット参照の多くは一般形で書かれます。小文字の' **n**' はタイマ/カウンタ番号、この場合は2で置き換えます。けれどもプログラムでレジスタまたはビット定義に使う時は正確な形式が使われなければなりません(例えばタイマ/カウンタ2のカウンタ値のアクセスに対してのTCNT2のように)。表18-1. の定義は本文書を通して広範囲に渡って使われます。

表18-1. 用語定義

| 用語     | 意味   |
|--------|--|
| BOTTOM | タイマ/カウンタが\$00に到達した時。   |
| MAX    | タイマ/カウンタが\$FF(255)に到達した時。                                    |
| TOP    | タイマ/カウンタが指定された固定値(\$FF)またはOCR2値に到達した時。この指定(TOP)値は動作種別に依存します。 |


### 18.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部同期または外部非同期クロック元によってクロック駆動できます。既定のクロック元( $\text{clk}_{T2}$ )はMCUクロック( $\text{clk}_{I/O}$ )と同じです。非同期状態レジスタ(ASSR)の非同期動作許可(AS2)ビットが論理1を書かれると、クロック元はTOSC1とTOSC2に接続されたタイマ/カウンタ用発振器から取得されます。非同期動作の詳細については95頁の「ASSR - 非同期状態レジスタ」をご覧ください。クロック元と前置分周器の詳細については93頁の「タイマ/カウンタの前置分周器」をご覧ください。

### 18.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。図18-2.は、このカウンタとその周辺環境の構成図を示します。

図18-2. 計数器部構成図



使った動作種別に依存して、カウンタは各タイマ/カウンタクロック( $\text{clk}_{T2}$ )で解除(\$00)、増加(+1)、または減少(-1)されます。 $\text{clk}_{T2}$ はクロック選択(CS22~0)ビットによって選ばれた内部または外部のクロック元から生成できます。クロック元が選ばれない(CS22~0=000)時にタイマ/カウンタは停止されます。けれどもTCNT2値はタイマ/カウンタクロック( $\text{clk}_{T2}$ )が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込みは全てのカウンタ解除や計数動作を無視します(上位優先権を持ちます)。

計数順序(方法)はタイマ/カウンタ制御レジスタ(TCCR2)に配置された波形生成種別(WGM21,0)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法とOC2比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に関しては88頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOV2)フラグはWGM21,0ビットによって選ばれた動作種別に従って設定(1)されます。TOV2はCPU割り込み発生に使えます。

## 18.5. 比較出力部


この8ビット比較器はTCNT2と比較レジスタ(OCR2)を継続的に比較します。TCNT2とOCR2が等しければ比較器は一致を指示します。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF2)を設定(1)します。許可(I=1, OCIE2=1)なら、この比較割り込み要求フラグは比較割り込みを発生します。OCF2は割り込みが実行されると自動的に解除(0)されます。代わりにOCF2はこのビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGM21,0)ビットと比較出力選択(COM21,0)ビットによって設定された動作種別に従った出力を生成するのにこの一致信号を使います。MAXとBOTTOM信号は動作種別(88頁の「動作種別」)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使われます。

図18-3.は比較出力部の構成図を示します。

OCR2はパルス幅変調(PWM)の何れかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作に対しては2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR2レジスタ更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を生成します。

OCR2のアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR2緩衝部をアクセスし、禁止されるとOCR2レジスタを直接アクセスします。

図18-3. 比較出力部構成図



### 18.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は強制変更(FOC2)ビットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラグ(OCF2)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC2ピンは実際の比較一致が起きた場合と同様に更新されます(COM21,0)ビット設定がOC2ピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

### 18.5.2. TCNT2書き込みによる比較一致妨害

TCNT2への全てのCPU書き込みは、例えタイマ/カウンタが停止していても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT2と同じ値に初期化されることをOCR2に許します。

### 18.5.3. 比較一致部の使用


どの動作種別でのTCNT2書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使う場合、TCNT2を変更する時に危険を伴います。TCNT2に書かれた値がOCR2値と等しい場合、比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT2値を書いてはいけません。

OC2の初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC2値を設定する一番簡単な方法は標準動作で強制変更(FOC2)ストローブビットを使うことです。波形生成動作種別間を変更する時であっても、OC2(内部)レジスタはその値を保ちます。

比較出力選択(COM21,0)ビットが比較値(OCR2)と共に2重緩衝されないことに気付いてください。COM21,0ビットの変更は直ちに有効となります。

## 18.6. 比較一致出力部

比較出力選択(COM21,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC2)状態定義にCOM21,0ビットを使います。またCOM21,0ビットはOC2ピン出力元を制御します。図18-4.はCOM21,0ビット設定によって影響を及ぼされる論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(訳注:原文は太字)で示されます。COM21,0ビットによって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC2の状態を参照するとき、その参照はOC2ピンでなく内部OC2レジスタに対してです。



COM21,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC2)によって無効にされます。けれどもOC2ピンの方向(入出力)はポートピンに対するポート方向レジスタ(DDR)によって未だ制御されます。OC2ピンに対するポート方向レジスタのビット(DDR\_OC2)はOC2値がピンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形生成器種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC2状態の初期化を許します。いくつかのCOM21,0ビット設定が或る種の動作種別に対して予約されることに注意してください。[94頁の「8ビット タイマ/カウンタ用レジスタ」](#)を参照してください。

### 18.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM21,0ビットを違うふうに使います。全動作種別に対してCOM21,0=00設定は次の比較一致で実行すべきOC2レジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については[94頁の表18-3](#)を参照してください。高速PWM動作については[94頁の表18-4](#)、位相基準PWMについては[94頁の表18-5](#)を参照してください。

COM21,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制変更(FOC2)ストローブ ビットを使うことによって直ちに効果を得ることを強制できます。

## 18.7. 動作種別

動作種別(換言するとタイマ/カウンタと比較出力ピンの動作)は**波形生成種別(WGM21,0)ビット**と**比較出力選択(COM21,0)ビット**の組み合わせにより定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼします。COM21,0ビットは生成されるPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。非PWM動作に対するCOM21,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(87頁の「**比較一致出力部**」を参照してください)。

タイミング情報の詳細については91頁の「**タイマ/カウンタ2のタイミング**」を参照してください。

### 18.7.1. 標準動作


最も単純な動作種別が標準動作(WGM21,0=00)です。この動作種別での計数方向は常に上昇(+)でカウンタ解除は実行されません。カウンタは8ビット最大値(MAX=\$FF)を通過すると単に範囲を超え、そして\$00(BOTTOM)から再び始めます。通常動作での**タイマ/カウンタ溢れ(TOV2)フラグ**はTCNT2が\$00になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV2フラグは設定(1)のみで解除(0)されないことを除いて第9ビットのようになります。けれどもTOV2フラグを自動的に解除(0)するタイマ/カウンタ溢れ割り込みと組み合せたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

### 18.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM21,0=10)ではOCR2がカウンタ分解能を操作するのに使われます。CTC動作ではカウンタ(TCNT2)値がOCR2と一致すると、カウンタは\$00に解除されます。OCR2はカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイミング図は図18-5.で示されます。カウンタ(TCNT2)値はTCNT2とOCR2間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT2)は解除(\$00)されます。



OCF2フラグを使うことにより、タイマ/カウンタ値がTOP値に到達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR2に書かれた新しい値がTCNT2の現在値より低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こるのに先立って、最大値(\$FF)へそして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC2出力は**比較出力選択(COM21,0)ビット**を交互動作(=01)に設定することによって各比較一致での論理レベル交換に設定できます。OC2値はそのピンに対するデータ方向が出力(DDR\_OC2=1)に設定されない限りポートピンで見えないでしょう。生成された波形はOCR2が0(\$00)に設定される時に $f_{OC2}=f_{clk\_I/O}/2$ の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{OCn} = \frac{f_{clk\_I/O}}{2 \times N \times (1 + OCRn)}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。


標準動作と同じように、**タイマ/カウンタ溢れ(TOV2)フラグ**はカウンタがMAXから\$00へ計数するのと同じタイマ/カウンタクロック周期で設定(1)されます。

### 18.7.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM21,0=11)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからMAXまで計数し、その後にBOTTOMから再び始めます。非反転比較出力動作(COM21,0=10)での比較出力(OC2)は、TCNT2とOCR2間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COM21,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。単一傾斜動作のため、高速PWM動作の動作周波数は、両傾斜(三角波)動作を使う位相基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がMAX値と一致するまで増加されます。そしてタイマ/カウンタは(一致の)次のタイマ/カウンタクロック周期で解除(\$00)されます。高速PWM動作のタイミング図は図18-6で示されます。TCNT2値はタイミング図で単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。赤細線はOCR2値を示し、TCNT2値との交点(接点)がTCNT2とOCR2間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF2)はOCR2=MAXを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。

図18-6. 高速PWM動作タイミング



タイマ/カウンタ溢れ(TOV2)フラグはカウンタがMAXに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチンは比較値を更新するのに使えます。

高速PWM動作での比較部はOC2ピンでのPWM波形の生成を許します。COM21,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOM21,0を'11'に設定することで生成できます(94頁の表18-4をご覧ください)。実際のOC2値はポートピンに対するデータ方向(DDR\_OC2)が出力として設定される場合にだけ見えるでしょう。PWM波形はTCNT2とOCR2間の比較一致でOC2(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$00、MAXからBOTTOMへ変更)されるタイマ/カウンタクロック周期でOC2レジスタを解除(0)または設定(1)することによって生成されます。

PWM出力周波数は次式によって計算できます。

$$f_{OCnPWM} = \frac{f_{clk\_I/O}}{N \times 256}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。

OCR2の両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR2がBOTTOM(\$00)と等しく設定されると、出力はMAX+1 タイマ/カウンタクロック周期毎の狭いスペイク(パルス)になるでしょう。OCR2がMAXに等しく設定されると、(COM21,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。


(訳注:以下は本動作種別がTOP=MAX(\$FF)で固定のため基本的に不適切です。) 高速PWM動作で(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOC2設定(COM21,0=01)によって達成できます。生成された波形はOCR2が0(\$00)に設定される時に $f_{OC2}=f_{clk\_I/O}/2$ の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOC2交互出力(COM21,0=01)と同じです。

#### 18.7.4. 位相基準PWM動作

位相基準パルス幅変調(PWM)動作(WGM21,0=01)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作は両傾斜(三角波)動作に基きます。カウンタはBOTTOMからMAXへそして次にMAXからBOTTOMへを繰り返し計数します。非反転比較出力動作(COM21,0=10)での比較出力(OC2)は上昇計数中のTCNT2とOCR2の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM21,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数です。けれども両傾斜(三角波)動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作のPWM分解能は8ビットに固定されます。位相基準PWM動作でのカウンタはカウンタ値がMAXと一致するまで増されます。カウンタはMAXに達すると計数方向を変更します。このTCNT2値は1タイム/カウンタクロック周期間、MAXと等しくなります。位相基準PWM動作のタイミング図は図18-7で示されます。TCNT2値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR2値を示し、TCNT2値との交点(接点)がTCNT2とOCR2間の比較一致を示します(訳注: 図補正に伴い本行若干変更)。

図18-7. 位相基準PWM動作タイミング



「**タイマ/カウンタ溢れ(TOV2)フラグ**」はタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTTOM値に到達する毎に割り込みを発生するのに使えます。

位相基準PWM動作での比較部はOC2ピンでのPWM波形の生成を許します。COM21,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOM21,0ビットを'11'に設定することで生成できます(94頁の表18-5をご覧ください)。実際のOC2値はそのポートピンに対するデータ方向(DDR\_OC2)が出力として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時のTCNT2とOCR2間の比較一致でOC2(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT2とOCR2間の比較一致でOC2レジスタを解除(0)(または設定(1))によって生成されます。位相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。

$$f_{OCnPCPWM} = \frac{f_{clk\_I/O}}{N \times 510}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。

OCR2の両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR2がBOTTOM(\$00)に等しく設定されると出力は定常的なLow、MAXに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。

図18-7の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- 図18-7. のようにOCR2はMAXからその値を変更します。OCR2値がMAXのとき、OCnピン値は下降計数での比較一致の結果と同じです(訳補: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)MAX(位置)でのOCn値は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- タイマ/カウンタがOCR2値よりも高い値から数え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOCnの変更を逃します。(訳補: 従って上記同様、MAX位置で(直前がHならば)H→L遷移が生じます。)

## 18.8. タイマ/カウンタのタイミング

以下の図は同期動作でのタイマ/カウンタを示し、従ってタイマ/カウンタクロック(clkT2)が計数許可信号として示されます。非同期動作ではclkI/Oがタイマ/カウンタ用発振器(TOSC)クロックによって置換されるべきです。この図は割り込みフラグが設定(1)される時の情報を含みます。図18-8は基本的なタイマ/カウンタ動作についてのタイミングデータを示します。この図は位相基準PWM動作以外の全ての動作種別でのMAX値近辺の計数の流れを示します。

図18-8. 前置分周なし(1/1)のタイマ/カウンタタイミング




図18-9.は同じタイミングデータを示しますが、前置分周器が許可されています。

図18-9. 前置分周器(fclkI/O/8)のタイマ/カウンタタイミング




図18-10.はCTC動作を除く全ての動作種別でのOCF2の設定を示します。

図18-10. 前置分周器(fclkI/O/8)のタイマ/カウンタ、OCF2設定タイミング





図18-11.はCTC動作でのTCNT2の解除とOCF2の設定を示します。

図18-11. 前置分周器(fclkI/O/8)のタイマ/カウンタ、OCF2設定タイミング



## 18.9. タイマ/カウンタ2の非同期動作

タイマ/カウンタ2が非同期で動くとき、いくつかの考慮が成されなければなりません。


- **警告:** タイマ/カウンタ2の同期/非同期クロック駆動間を切り替えると、[タイマ/カウンタ2\(TCNT2\)](#)、[タイマ/カウンタ2比較レジスタ\(OCR2\)](#)、[タイマ/カウンタ2制御レジスタ\(TCCR2\)](#)が不正となるかもしれません。クロック元を切り替える安全な手順を次に示します。
  1. [タイマ/カウンタ割り込み許可レジスタ\(TIMSK\)](#)のOCIE2とTOIE2の解除(0)により、タイマ/カウンタ2割り込みを禁止します。
  2. [非同期状態レジスタ\(ASSR\)](#)の[非同期動作許可\(AS2\)](#)設定によってクロック元を適切に選びます。
  3. TCNT2, OCR2, TCCR2に新しい値を書きます。
  4. 非同期動作へ切り替えるには、TCN2UB, OCR2UB, TCR2UBについて(=0まで)待機します。
  5. [タイマ/カウンタ割り込み要求フラグ レジスタ\(TIFR\)](#)のOCF2とTOV2フラグを解除(0)します。
  6. 必要とされるなら、割り込みを許可します。
- 発振器は時計用32.768kHzクリスタルで使うために最適化されています。TOSC1ピンに外部クロックを印加することは不正なタイマ/カウンタ2動作に終わるかもしれません。CPU主クロック周波数は、この発振器周波数の4倍よりも高くなればなりません。
- TCNT2, OCR2, TCCR2レジスタの1つに書くとき、その値は一時レジスタへ転送され、TOSC1で2つの上昇端後、(実レジスタ)に設定されます。一時レジスタの内容がそれらの転送先へ転送されてしまう前に新しい値を書くべきではありません。記載された3つのレジスタの各々がそれら個別の一時レジスタを持ちます。それは、例えばTCNT2書き込みがOCR2書き込みの実行を妨げないことを意味します。転送先レジスタへの転送が起きたことを検知するために非同期状態レジスタ(ASSR)は実装されました。
- TCNT2, OCR2, TCCR2に書いた後で[パワーセーブ](#)または[拡張スタンバイ動作](#)へ移行するとき、デバイスを起動するのにタイマ/カウンタ2が使われる場合、使用者は書かれたレジスタが更新されてしまうまで待たなければなりません。さもなければMCUは変更が有効になる前に[休止形態](#)へ移行するでしょう。タイマ/カウンタ2比較一致割り込みがデバイスを起動するのに使われる場合、TCNT2またはOCR2書き込み中の比較機能が禁止されるため、これは非常に重要です。書き込み周期が完了されず、OCR2UBが0に戻る前にMCUが休止形態へ移行すると、デバイスは決して比較一致割り込みを受け取らず、そしてMCUは起動しないでしょう。
- パワーセーブまたは拡張スタンバイ動作からデバイスを起動するのにタイマ/カウンタ2が使われる場合、使用者がこれら動作へ(復帰後)再移行することを欲するなら、予防処置を講じなければなりません。割り込み論理回路はリセットするのに1 TOSC1周期必要です。起動と休止形態再移行間の時間が1 TOSC1周期未満の場合に割り込みが起きず、デバイスは起動に失敗するでしょう。パワーセーブまたは拡張スタンバイ動作再移行前の時間が充分であるかどうか迷うなら、1 TOSC1周期が経過されることを保証するのに次の手順が使えます。
  1. TCNT2, OCR2, TCCR2に値を書きます。
  2. 非同期状態レジスタ(ASSR)の対応する更新中フラグが0に戻るまで待ちます。
  3. パワーセーブまたは拡張スタンバイ動作へ移行します。
- **非同期動作が選ばれると**、タイマ/カウンタ2用32.768kHz発振器は[パワーダウン動作](#)と[スタンバイ動作](#)を除いて常に動作します。電源投入リセット、パワーダウンまたはスタンバイ動作から起動後、この発振器が安定するのに1秒程度かかるかもしれませんことを使用者は承知すべきです。電源投入、パワーダウンまたはスタンバイ動作から起動後、タイマ/カウンタ2を使う前に少なくとも1秒待機することが推奨されます。この発振器の使用またはクロック信号がTOSCピンに印加されるかのどちらかに拘らず、起動時の不安的なクロック信号のため、パワーダウンまたはスタンバイ動作からの起動復帰後、タイマ/カウンタ2の全レジスタの内容が失われたと見做されなければなりません。
- タイマ/カウンタ2が非同期でクロック駆動される時のパワーセーブ動作からの起動の説明。割り込み条件が合致すると、タイマ/カウンタクロックの次の周期で起動処理が開始され、プロセッサがカウンタ値を読めるのに先立ってタイマ/カウンタは常に最低1、進行されます。起動後MCUは4周期停止され、割り込み処理ルーチンを実行し、そして[SLEEP](#)命令の次の命令から実行を再開します。
- パワーセーブ動作から起動直後のTCNT2の読み込みは不正な結果を得るかもしれません。TCNT2が非同期TOSCクロックでクロック駆動されるため、TCNT2読み込みは内部I/Oクロック領域に同期したレジスタを通して行われなければなりません。同期化はTOSCクロックの全上昇端で行われます。パワーセーブ動作から起動し、I/Oクロック(clkI/O)が再び活性(有効)になると、TCNT2はTOSCクロックの次の上昇端まで以前(休止形態移行前)の値を読むでしょう。パワーセーブ動作から起動後のTOSCクロックの位相は起動時間に依存するため本質的に特定できません。従ってTCNT2読み込みに対する推奨手順は次のとおりです。
  1. OCR2またはTCCR2のどちらかに何か値を書きます。
  2. 非同期状態レジスタ(ASSR)の対応する更新中フラグが解除(0)されるまで待ちます。
  3. TCNT2を読みます。
- 非同期動作の間中、非同期タイマ用割り込み要求フラグの同期化は3プロセッサ周期+1タイマ周期かかります。従ってプロセッサが割り込み要求フラグ設定の原因となったタイマ値を読めるのに先立って、このタイマは最低1、進行されます。比較出力ピンはタイマクロックで変更され、プロセッサクロックに同期されません。

## 18.10. タイマ/カウンタ2の前置分周器

タイマ/カウンタ2用クロック元の名前はclkT2Sです。既定でのclkT2Sは主システムI/Oクロック(clkI/O)に接続されます。タイマ/カウンタ2非同期状態レジスタ(ASR)の非同期クロック(AS2)ビットの設定(1)により、タイマ/カウンタ2はTOSC1ピンから非同期にクロック駆動されます。これは実時間計数器(RTC)としてのタイマ/カウンタ2使用を可能にします。AS2が設定(1)されると、TOSC1とTOSC2ピンはポートCから切り離されます。クリスタル発振子はタイマ/カウンタ2用の独立したクロック元として扱うため、TOSC1とTOSC2ピン間に接続できます。この発振器は32.768kHzクリスタル発振子で使うために最適化されています。TOSC1に外部クロック元を印加することは推奨されません。

タイマ/カウンタ2に対して可能な前置分周済み選択はclkT2S/8, clkT2S/32, clkT2S/64, clkT2S/128, clkT2S/256, clkT2S/1024です。加えて0(停止)は勿論clkT2Sも選択可能です。特殊I/O機能レジスタ(SFIOR)のタイマ/カウンタ2前置分周器リセット(PSR2)ビットの設定(1)は前置分周器をリセットします。これは予測可能な前置分周器での操作を使用者に許します。

図18-12. タイマ/カウンタ2 前置分周器部構成



## 18.11. 8ビット タイマ/カウンタ用レジスタ

### 18.11.1. TCCR2 – タイマ/カウンタ2制御レジスタ (Timer/Counter2 Control Register)

| ビット         | 7    | 6     | 5     | 4     | 3     | 2    | 1    | 0    |       |
|-------------|------|-------|-------|-------|-------|------|------|------|-------|
| \$25 (\$45) | FOC2 | WGM20 | COM21 | COM20 | WGM21 | CS22 | CS21 | CS20 | TCCR2 |
| Read/Write  | W    | R/W   | R/W   | R/W   | R/W   | R/W  | R/W  | R/W  |       |
| 初期値         | 0    | 0     | 0     | 0     | 0     | 0    | 0    | 0    |       |

#### ● ビット7 – FOC2 : OC2強制変更 (Force Output Compare 2)

FOC2ビットはWGM21,0ビットが非PWM動作を指示する時だけ有効です。けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR2が書かれる場合、このビットは0に設定されなければなりません。FOC2ビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC2出力はCOM21,0ビット設定に従って変更されます。FOC2ビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM21,0ビットに存在する値です。

FOC2ストローブは何れの割り込みの生成もTOPとしてOCR2を使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行いません。

FOC2ビットは常に0として読みます。

#### ● ビット3,6 – WGM21,0 : 波形生成種別 (Waveform Generation Mode)

これらのビットはカウンタの計数順序(方向)、最大(TOP)カウンタ値の供給元、使われるべき波形生成のどの形式かを制御します。タイマ/カウンタ部により支援される動作種別は標準動作、比較一致タイマ/カウンタ解除(CTC)動作と、2形式のパルス幅変調(PWM)動作です。表18-2.と88頁の「動作種別」をご覧ください。

表18-2. 波形生成種別選択

| 番号 | WGM21<br>(CTC2) | WGM20<br>(PWM2) | タイマ/カウンタ動作種別              | TOP値 | OCR2<br>更新時 | TOV2<br>設定時 |
|----|-----------------|-----------------|---------------------------|------|-------------|-------------|
| 0  | 0               | 0               | 標準動作                      | \$FF | 即時          | MAX         |
| 1  | 0               | 1               | 位相基準PWM動作                 | \$FF | TOP         | BOTTOM      |
| 2  | 1               | 0               | 比較一致タイマ/カウンタ<br>解除(CTC)動作 | OCR2 | 即時          | MAX         |
| 3  | 1               | 1               | 高速PWM動作                   | \$FF | BOTTOM      | MAX         |

注: CTC2とPWM2ビット定義名は旧名です。WGM21,0定義名を使ってください。  
しかし、これらのビットの機能と位置は旧版のタイマ/カウンタと一致します。

#### ● ビット5,4 – COM21,0 : 比較2出力選択 (Compare Match 2 Output Mode)

これらのビットはOC2比較出力ピンの動作を制御します。COM21,0ビットの1つまたは両方が1を書かれると、OC2出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC2ピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC2がピンに接続されるとき、COM21,0ビットの機能はWGM21,0ビット設定に依存します。

表18-3.はWGM21,0ビットが標準動作またはCTC動作(つまりPWM以外)に設定される時のCOM21,0ビット機能を示します。

表18-4.はWGM21,0ビットが高速PWM動作に設定される時のCOM21,0ビットの機能を示します。

表18-5.はWGM21,0ビットが位相基準PWM動作に設定される時のCOM21,0ビットの機能を示します。

表18-3. 非PWM動作での比較出力選択

| COM21 | COM20 | 意味                   |
|-------|-------|----------------------|
| 0     | 0     | 標準ポート動作 (OC2切断)      |
| 0     | 1     | 比較一致でOC2ピントグル(交互)出力  |
| 1     | 0     | 比較一致でOC2ピン Lowレベル出力  |
| 1     | 1     | 比較一致でOC2ピン Highレベル出力 |

表18-4. 高速PWM動作での比較出力選択

| COM21 | COM20 | 意味                                      |
|-------|-------|---|
| 0     | 0     | 標準ポート動作 (OC2切断)                         |
| 0     | 1     | (予約)                                    |
| 1     | 0     | 上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC2ピンへ出力 |
| 1     | 1     | 下降計数時の比較一致でHigh、上昇計数時の比較一致でLowをOC2ピンへ出力 |

注: COM21が設定(1)され、OCR2がTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BOTTOMでの設定(1)や解除(0)は行われます。より多くの詳細については89頁の「高速PWM動作」をご覧ください。

注: COM21が設定(1)され、OCR2がTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BOTTOMでの設定(1)や解除(0)は行われます。より多くの詳細については89頁の「高速PWM動作」をご覧ください。

● ビット2~0 – CS22~0 : クロック選択 (Clock Select)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT2)によって使われるクロック元を選びます。表18-6をご覧ください。

表18-6. タイマ/カウンタ2入力クロック選択

| CS22 | CS21 | CS20 | 意味                   |
|------|------|------|----------------------|
| 0    | 0    | 0    | 停止 (タイマ/カウンタ2動作停止)   |
| 0    | 0    | 1    | clkT2S (前置分周なし)      |
| 0    | 1    | 0    | clkT2S/8 (8分周)       |
| 0    | 1    | 1    | clkT2S/32 (32分周)     |
| 1    | 0    | 0    | clkT2S/64 (64分周)     |
| 1    | 0    | 1    | clkT2S/128 (128分周)   |
| 1    | 1    | 0    | clkT2S/256 (256分周)   |
| 1    | 1    | 1    | clkT2S/1024 (1024分周) |

### 18.11.2. TCNT2 – タイマ/カウンタ2 (Timer/Counter2)

| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0   |       |
|-------------|-------|-----|-----|-----|-----|-----|-----|-----|-------|
| \$24 (\$44) | (MSB) |     |     |     |     |     |     |     | (LSB) |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W | TCNT2 |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0   |       |

このタイマ/カウンタレジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビットカウンタに直接アクセスします。TCNT2への書き込みは次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT2)を変更することは、TCNT2とOCR2間の比較一致消失の危険を誘発します。

### 18.11.3. OCR2 – タイマ/カウンタ2比較レジスタ (Output Compare Register 2)

| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0   |       |
|-------------|-------|-----|-----|-----|-----|-----|-----|-----|-------|
| \$23 (\$43) | (MSB) |     |     |     |     |     |     |     | (LSB) |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W | OCR2  |
| 初期値         | 0     | 0   | 0   | 0   | 0   | 0   | 0   | 0   |       |

この比較レジスタは継続的にカウンタ(TCNT2)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC2ピンでの波形出力を生成するのに使えます。

### 18.11.4. ASSR – タイマ/カウンタ2非同期状態レジスタ (Timer/Counter2 Asynchronous Status Register)

| ビット         | 7 | 6 | 5 | 4 | 3   | 2      | 1      | 0      |      |
|-------------|---|---|---|---|-----|--------|--------|--------|------|
| \$22 (\$42) | - | - | - | - | AS2 | TCN2UB | OCR2UB | TCR2UB | ASSR |
| Read/Write  | R | R | R | R | R/W | R      | R      | R      |      |
| 初期値         | 0 | 0 | 0 | 0 | 0   | 0      | 0      | 0      |      |

● ビット3 – AS2 : タイマ/カウンタ2非同期動作許可 (Asynchronous Timer/Counter2)

AS2が0を書かれると、タイマ/カウンタ2はI/Oクロック(clkI/O)からクロック駆動されます。AS2が1を書かれると、タイマ/カウンタ2はタイマ発振器(TOSC1,TOSC2)ピンに接続されたクリスタル発振器からクロック駆動されます。AS2の値が変更されると、[タイマ/カウンタ2\(TCNT2\)](#)、[比較2レジスタ\(OCR2\)](#)、[タイマ/カウンタ2制御レジスタ\(TCCR2\)](#)の内容は不正にされるかもしれません。

● ビット2 – TCN2UB : タイマ/カウンタ2更新中フラグ (Timer/Counter2 Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2(TCNT2)が書かれると、このビットが設定(1)になります。TCNT2が一時保存レジスタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0はTCNT2が新しい値で更新される用意ができたことを示します。

● ビット1 – OCR2UB : 比較2レジスタ更新中フラグ (Output Compare Register2 Update Busy)

タイマ/カウンタ2が非同期に動き、比較2レジスタ(OCR2)が書かれると、このビットが設定(1)になります。OCR2が一時保存レジスタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0は比較2レジスタ(OCR2)が新しい値で更新される用意ができたことを示します。

● ビット0 – TCR2UB : タイマ/カウンタ2制御レジスタ更新中フラグ (Timer/Counter2 Control Register Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2制御レジスタ(TCCR2)が書かれると、このビットが設定(1)になります。TCCR2が一時保存レジスタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0はタイマ/カウンタ2制御レジスタ(TCCR2)が新しい値で更新される用意ができたことを示します。

更新中フラグが設定(1)中に3つのタイマ/カウンタ2 レジスタのどれかに書き込みが実行されると、更新された値は不正にされ、予期せぬ割り込みを起こす原因になるかもしれません。

TCNT2、OCR2、TCCR2読み込みについての機構は異なります。TCNT2を読む時は実際のタイマ/カウンタ値が読まれ、OCR2またはTCCR2を読む時は一時保存レジスタの値が読まれます。

### 18.11.5. TIMSK – タイマ/カウンタ割り込み許可レジスタ (Timer/Counter Interrupt Mask Register)

| ビット         | 7     | 6     | 5      | 4      | 3      | 2     | 1     | 0     |       |
|-------------|-------|-------|--------|--------|--------|-------|-------|-------|-------|
| \$39 (\$59) | OCIE2 | TOIE2 | TICIE1 | OCIE1A | OCIE1B | TOIE1 | OCIE0 | TOIE0 | TIMSK |
| Read/Write  | R/W   | R/W   | R/W    | R/W    | R/W    | R/W   | R/W   | R/W   |       |
| 初期値         | 0     | 0     | 0      | 0      | 0      | 0     | 0     | 0     |       |

- ビット7 – OCIE2 : タイマ/カウンタ2比較割り込み許可 (Timer/Counter2 Output Compare Match Interrupt Enable)

OCIE2ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2比較一致割り込みが許可されます。タイマ/カウンタ2で比較一致が起こる(換言すると、タイマ/カウンタ割り込み要求フラグレジスタ(TIFR)で比較2割り込み要求フラグ(OCF2)が設定(1)される)と、対応する割り込みが実行されます。

- ビット6 – TOIE2 : タイマ/カウンタ2溢れ割り込み許可 (Timer/Counter2 Overflow Interrupt Enable)

TOIE2ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2溢れ割り込みが許可されます。タイマ/カウンタ2溢れが起こる(換言すると、タイマ/カウンタ割り込み要求フラグレジスタ(TIFR)でタイマ/カウンタ2溢れ割り込み要求(TOV2)フラグが設定(1)される)と、対応する割り込みが実行されます。

### 18.11.6. TIFR – タイマ/カウンタ割り込み要求フラグレジスタ (Timer/Counter Interrupt Flag Register)

| ビット         | 7    | 6    | 5    | 4     | 3     | 2    | 1    | 0    |      |
|-------------|------|------|------|-------|-------|------|------|------|------|
| \$38 (\$58) | OCF2 | TOV2 | ICF1 | OCF1A | OCF1B | TOV1 | OCF0 | TOV0 | TIFR |
| Read/Write  | R/W  | R/W  | R/W  | R/W   | R/W   | R/W  | R/W  | R/W  |      |
| 初期値         | 0    | 0    | 0    | 0     | 0     | 0    | 0    | 0    |      |

- ビット7 – OCF2 : タイマ/カウンタ2比較割り込み要求フラグ (Timer/Counter2, Output Compare Match Flag)

OCF2ビットはタイマ/カウンタ(TCNT2)と比較レジスタ(OCR2)間で比較一致が起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、OCF2はハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF2は解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ割り込み許可レジスタ(TIMSK)のタイマ/カウンタ2比較一致割り込み許可(OCIE2)ビット、OCF2が設定(1)されると、タイマ/カウンタ2比較一致割り込みが実行されます。

- ビット6 – TOV2 : タイマ/カウンタ2溢れ割り込み要求フラグ (Timer/Counter2 Overflow Flag)

TOV2ビットはタイマ/カウンタ(TCNT2)溢れが起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、TOV2はハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV2は解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ割り込み許可レジスタ(TIMSK)のタイマ/カウンタ2溢れ割り込み許可(TOIE2)ビット、TOV2が設定(1)されると、タイマ/カウンタ2溢れ割り込みが実行されます。PWM動作ではタイマ/カウンタ2が\$00で計数方向を変える時にこのビットが設定(1)されます。

### 18.11.7. SFIOR – 特殊I/O機能レジスタ (Special Function I/O Register)

| ビット         | 7     | 6     | 5     | 4 | 3    | 2   | 1    | 0     |       |
|-------------|-------|-------|-------|---|------|-----|------|-------|-------|
| \$30 (\$50) | ADTS2 | ADTS1 | ADTS0 | – | ACME | PUD | PSR2 | PSR10 | SFIOR |
| Read/Write  | R/W   | R/W   | R/W   | R | R/W  | R/W | R/W  | R/W   |       |
| 初期値         | 0     | 0     | 0     | 0 | 0    | 0   | 0    | 0     |       |

- ビット1 – PSR2 : タイマ/カウンタ2 前置分周器リセット (Prescaler Reset Timer/Counter2)

このビットが1を書かれると、タイマ/カウンタ2の前置分周器はリセットします。動作が実行された後、このビットはハードウェアによって解除(0)されます。このビットへの0書き込みは無効です。タイマ/カウンタ2が内部CPUクロックによってクロック駆動される場合、このビットは常に0として読みます。タイマ/カウンタ2が非同期動作で動いている時にこのビットが書かれると、このビットは前置分周器がリセットされてしまうまで1に留まります。

## 19. SPI – 直列周辺インターフェース (Serial Peripheral Interface)

### 19.1. 特徴

- ・全二重3線同期データ転送
- ・主装置/従装置動作
- ・LSB/MSB先行データ転送
- ・設定変更可能な7つのビット速度
- ・送信完了割り込み要求フラグ
- ・送信上書きフラグ保護
- ・アイドル動作からの起動
- ・倍速(CK/2)主装置SPI動作

### 19.2. 概要

直列周辺インターフェースはATmega32Aと様々なAVRデバイスや周辺デバイス間の高速同期データ転送を許します。

SPIでの主装置と従装置のCPU間相互連結は図19-2で示されます。このシステムは2つの移動レジスタと主装置クロック発生器から成ります。SPI主装置は希望した従装置のSS(従装置選択)ピンをLowへ引き込む時に一群の通信を始めます。主装置と従装置は各々の移動レジスタで送出すべきデータを用意し、主装置はデータを交換するのに必要なクロックパルスをSCK信号線に生成します。データは常にMOSI(Master Out Slave In)信号線を主装置から従装置へ、MISO(Master In Slave Out)信号線を従装置から主装置へ移動されます。各データパケット後、主装置はSS(従装置選択)ピンをHighへ引き上げることによって従装置と同期を取ります。

主装置として設定されると、SPIインターフェースにはSS信号線の自動制御がありません。これは通信が開始できるのに先立って使用者ソフトウェアによって操作されなければなりません。これが行われると、SPIデータレジスタ(SPDR)へのバイト書き込みがSPIクロック発生器を始動し、ハードウェアが従装置内へ8ビットを移動します。1バイトの移動後、SPIクロック発生器は停止し、SPI状態レジスタ(SPSR)の転送完了フラグ(SPIF)を設定(1)します。SPI制御レジスタ(SCPR)でSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。主装置はSPDR内へ次バイトを書くことによって次バイトの移動を継続、またはSS(従装置選択)信号線をHighへ引き上げることによってパケットの終了を指示することができます。最後の到着バイトはその後の使用のため、緩衝レジスタ内に保持されます。

従装置として設定されると、SPIインターフェースはSSピンがHighに駆動される限り、MISOをHi-Zにした休止状態に留まります。この状態でプログラムはSPIデータレジスタ(SPDR)の内容を更新できますが、そのデータはSSピンがLowに駆動されるまでSCKピンでの到着クロックパルスによって移動出力されません。1バイトが完全に移動されてしまうと転送完了フラグ(SPIF)が設定(1)されます。SCPRでSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。従装置は受信データを読む前にSPDR内へ送られるべき次のデータの配置を続けられます。最後の到着バイトはその後の使用のため、緩衝レジスタ内に保持されます。


このシステムは送信側で单一緩衝、受信側で2重緩衝です。これは一連の移動全体が完了される前に送信されるべきバイトがSPIデータレジスタ(SPDR)へ書けないことを意味します。しかし、データを受信するとき、次のデータが完全に移動入力される前に受信したデータがSPIデータレジスタ(SPDR)から読みられなければなりません。さもなければ始めのバイトは失われます。

SPI従装置動作では制御論理回路がSCKピンの到着信号を採取します。このクロック信号の正しい採取を保証するため、LowとHighの最小周期は以下であるべきです。

- Low周期 : 2 CPUクロック周期より長い
- High周期 : 2 CPUクロック周期より長い

SPIが許可されると、MOSI, MISO, SCK, SSピンのデータ方向は表19-1に従って無視されます。自動的なポート無視のより多くの詳細については、42頁の「交換ポート機能」を参照してください。

図19-1. SPI構成図



注: SPIピン配置については5頁の図1-1.と44頁の表14-6を参照してください。

主装置として設定されると、SPIインターフェースにはSS信号線の自動制御がありません。これは通信が開始できるのに先立って使用者ソフトウェアによって操作されなければなりません。これが行われると、SPIデータレジスタ(SPDR)へのバイト書き込みがSPIクロック発生器を始動し、ハードウェアが従装置内へ8ビットを移動します。1バイトの移動後、SPIクロック発生器は停止し、SPI状態レジスタ(SPSR)の転送完了フラグ(SPIF)を設定(1)します。SPI制御レジスタ(SCPR)でSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。主装置はSPDR内へ次バイトを書くことによって次バイトの移動を継続、またはSS(従装置選択)信号線をHighへ引き上げることによってパケットの終了を指示することができます。最後の到着バイトはその後の使用のため、緩衝レジスタ内に保持されます。

従装置として設定されると、SPIインターフェースはSSピンがHighに駆動される限り、MISOをHi-Zにした休止状態に留まります。この状態でプログラムはSPIデータレジスタ(SPDR)の内容を更新できますが、そのデータはSSピンがLowに駆動されるまでSCKピンでの到着クロックパルスによって移動出力されません。1バイトが完全に移動されてしまうと転送完了フラグ(SPIF)が設定(1)されます。SCPRでSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。従装置は受信データを読む前にSPDR内へ送られるべき次のデータの配置を続けられます。最後の到着バイトはその後の使用のため、緩衝レジスタ内に保持されます。

このシステムは送信側で单一緩衝、受信側で2重緩衝です。これは一連の移動全体が完了される前に送信されるべきバイトがSPIデータレジスタ(SPDR)へ書けないことを意味します。しかし、データを受信するとき、次のデータが完全に移動入力される前に受信したデータがSPIデータレジスタ(SPDR)から読みられなければなりません。さもなければ始めのバイトは失われます。

SPI従装置動作では制御論理回路がSCKピンの到着信号を採取します。このクロック信号の正しい採取を保証するため、LowとHighの最小周期は以下であるべきです。

- Low周期 : 2 CPUクロック周期より長い
- High周期 : 2 CPUクロック周期より長い

SPIが許可されると、MOSI, MISO, SCK, SSピンのデータ方向は表19-1に従って無視されます。自動的なポート無視のより多くの詳細については、42頁の「交換ポート機能」を参照してください。

図19-2. SPI 主装置/従装置の連結




表19-1. SPIピン方向規定

| ピン名  | 主装置時の方向規定           | 従装置時の方向規定           |
|------|---------------------|---------------------|
| SCK  | ポートB方向レジスタ(DDRB)の指定 | 入力                  |
| MISO | 入力                  | ポートB方向レジスタ(DDRB)の指定 |
| MOSI | ポートB方向レジスタ(DDRB)の指定 | 入力                  |
| SS   | ポートB方向レジスタ(DDRB)の指定 | 入力                  |

注: 使用者定義SPIピンの方向定義方法の詳細記述については44頁の「ポートBの交換機能」をご覧ください。

次のコード例は主装置としてSPIを初期化する方法と簡単な送信を実行する方法を示します。例でのDDR\_SPIはSPIピンを制御する実際のポート方向レジスタに置き換えられなければなりません。DD\_MOSI, DD\_MISO, DD\_SCKはこれらのピンに対する実際のポート方向ビットに置き換えられなければなりません。例えばMOSIがPB5ピンに配置されるなら、DD\_MOSIはDDB5、DDR\_SPIはDDRBに置き換えます。

#### アセンブリ言語プログラム例

```

SPI_M_Init: LDI    R17, (1<<DD_MOSI) | (1<<DD_SCK)      ;MOSI, SCK=出力、他は入力値を取得
              OUT   DDR_SPI, R17          ;MOSI, SCK=出力、他は入力に設定
              LDI    R17, (1<<SPE) | (1<<MSTR) | (1<<SPR0)    ;SPI許可、主装置、16分周値を取得
              OUT   SPCR, R17          ;SPI許可、主装置、16分周に設定
              RET
;
SPI_M_Tx:   OUT   SPDR, R16          ;データ(R16)送信開始
SPI_M_Tx_W: SBIS  SPSR, SPIF        ;転送完了ならばスキップ
              RJMP  SPI_M_Tx_W        ;転送完了まで待機
;
              RET
;
;
```

;呼び出し元へ復帰  
;モード選択(16MHz)  
;モード選択(1MHz)  
;モード選択(4MHz)  
;モード選択(2MHz)  
;モード選択(8MHz)

;データ送信開始  
;転送完了ならばスキップ  
;転送完了まで待機  
;呼び出し元へ復帰

#### C言語プログラム例

```

void SPI_MasterInit(void)
{
    DDR_SPI = (1<<DD_MOSI) | (1<<DD_SCK);           /* MOSI, SCK=出力、他は入力に設定 */
    SPCR = (1<<SPE) | (1<<MSTR) | (1<<SPR0);       /* SPI許可、主装置、16分周に設定 */
}

void SPI_MasterTransmit(char cData)
{
    SPDR = cData;                                     /* データ送信開始 */
    while(!(SPSR & (1<<SPIF)));                   /* 転送完了まで待機 */
}
;
```

/\* MOSI, SCK=出力、他は入力に設定 \*/  
/\* SPI許可、主装置、16分周に設定 \*/

/\* データ送信開始 \*/  
/\* 転送完了まで待機 \*/

**注:** 8頁の「コード例について」をご覧ください。

次のコード例は従装置としてSPIを初期化する方法と簡単な受信を実行する方法を示します。

#### アセンブリ言語プログラム例

```

SPI_S_Init: LDI    R17, (1<<DD_MISO)      ;MISO出力、他は入力値を取得
              OUT   DDR_SPI, R17          ;MISO出力、他は入力に設定
              LDI    R17, (1<<SPE)       ;SPI許可値を取得
              OUT   SPCR, R17          ;SPI許可設定
              RET
;
SPI_S_Rx:   SBIS  SPSR, SPIF        ;受信(転送)完了ならばスキップ
              RJMP  SPI_S_Rx        ;受信(転送)完了まで待機
;
              IN    R16, SPDR          ;受信データを取得
              RET
;
```

;MISO出力、他は入力値を取得  
;MISO出力、他は入力に設定  
;SPI許可値を取得  
;SPI許可設定  
;呼び出し元へ復帰

;受信(転送)完了ならばスキップ  
;受信(転送)完了まで待機  
;受信データを取得  
;呼び出し元へ復帰

#### C言語プログラム例

```

void SPI_SlaveInit(void)
{
    DDR_SPI = (1<<DD_MISO);           /* MISO出力、他は入力に設定 */
    SPCR = (1<<SPE);                 /* SPI許可設定 */
}

char SPI_SlaveReceive(void)
{
    while(!(SPSR & (1<<SPIF)));    /* 受信(転送)完了まで待機 */
    return SPDR;                      /* 受信データと共に復帰 */
}
;
```

/\* MISO出力、他は入力に設定 \*/  
/\* SPI許可設定 \*/

/\* 受信(転送)完了まで待機 \*/  
/\* 受信データと共に復帰 \*/

**注:** 8頁の「コード例について」をご覧ください。

## 19.3. $\overline{SS}$ ピンの機能

### 19.3.1 従装置動作

SPIが従装置として設定されると、従装置選択( $\overline{SS}$ )ピンは常に入力です。 $\overline{SS}$ がLowに保たれるとSPIは活性に(作動)され、使用者によってそのように設定されていればMISOは出力になります。他の全てのピンは入力です。 $\overline{SS}$ がHighに駆動されると、出力として使用者設定され得るMISOを除く全てのピンは入力、SPIは非活動で、それは到着データを受信しないことを意味します。一旦 $\overline{SS}$ ピンがHighに駆動されると、SPI論理回路がリセットすることに注意してください。

この $\overline{SS}$ ピンはパケット/バイト同期に対して、従装置ピット計数器が主装置クロック発生器との同期を保つのに有用です。 $\overline{SS}$ ピンがHighに駆動されると、SPI従装置は直ちに送受信論理回路をリセットし、それは移動レジスタ内で部分的に受信したどのデータも取り落とします。

### 19.3.2. 主装置動作

SPIが主装置(SPI制御レジスタ(SPCR)の主装置許可(MSTR)ビット=1)として設定されると、 $\overline{SS}$ ピンの方向は使用者が決められます。

$\overline{SS}$ が出力として設定されると、このピンはSPIシステムに影響を及ぼさない標準出力ピンです。代表的にはこのピンがSPI従装置の $\overline{SS}$ ピンを駆動するでしょう。

$\overline{SS}$ が入力として設定されると、SPI主装置動作を保証するため、それはHighに保持されなければなりません。 $\overline{SS}$ ピンが入力として定義されたSPI主装置として設定される時に周辺回路によって $\overline{SS}$ ピンがLowに駆動されると、SPIシステムは他の主装置が従装置として選んでデータ送信を始めると解釈します。バスの衝突を避けるためにSPIシステムは次の動作を行います。

1. SPCRで主/従選択(MSTR)ビットが解除(0)され、SPIシステムは従装置になります。SPIシステムが従装置になる結果としてMOSIとSCKピンが入力になります。
2. SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)され、そしてSPI割り込みが許可(SPCRのSPIE=1)され、且つステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)なら、割り込みルーチンが実行されます。

従って割り込み駆動SPI送信が主装置動作で使われ、 $\overline{SS}$ がLowに駆動される可能性があるとき、その割り込み(処理)はMSTRビットが未だ設定(1)されていることを常に検査すべきです。MSTRビットが従装置選択によって解除(0)されてしまっていると、それはSPI主装置動作を再び許可するため、使用者によって設定(1)されなければなりません。

### 19.3.3. SPCR – SPI制御レジスタ (SPI Control Register)

| ビット         | 7    | 6   | 5    | 4    | 3    | 2    | 1    | 0    | SPCR |
|-------------|------|-----|------|------|------|------|------|------|------|
| \$0D (\$2D) | SPIE | SPE | DORD | MSTR | CPOL | CPHA | SPR1 | SPR0 |      |
| Read/Write  | R/W  | R/W | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |      |
| 初期値         | 0    | 0   | 0    | 0    | 0    | 0    | 0    | 0    |      |

- ビット7 – SPIE : SPI割り込み許可 (SPI Interrupt Enable)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されて、SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)されると、このビットがSPI割り込みを実行させます。

- ビット6 – SPE : SPI許可 (SPI Enable)

SPEビットが1を書かれるとSPIが許可されます。どのSPI操作を許可するにも、このビットが設定(1)されなければなりません。

- ビット5 – DORD : データ順選択 (Data Order)

DORDビットが1を書かれるとデータ語のLSBが最初に転送されます。DORDビットが0を書かれるとMSBが最初に転送されます。

- ビット4 – MSTR : 主装置/従装置選択 (Master/Slave Select)

このビットは1を書かれると主装置動作、論理0を書かれると従装置動作を選びます。 $\overline{SS}$ が入力として設定され、MSTRが設定(1)の間にLowへ駆動されると、MSTRが解除(0)され、SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)になります。その後に使用者はSPI主装置動作を再び許可するためにMSTRを設定(1)しなければなりません。

- ビット3 – CPOL : SCK極性選択 (Clock Polarity)

このビットが1を書かれると、アトドル時にSCKはHighです。CPOLが0を書かれると、アトドル時にSCKはLowです。例については図19-3と図19-4を参照してください。CPO L機能は右で要約されます。

表19-2. CPOL機能動作

| CPOL | SCK先行端 | SCK後行端 |
|------|--------|--------|
| 0    | 上昇端    | 下降端    |
| 1    | 下降端    | 上昇端    |

- ビット2 – CPHA : SCK位相選択 (Clock Phase)

このSCK位相選択(CPHA)ビットの設定はデータがSCKの先行(先)端または後行(後)端で採取/(設定)されるかを決めます。例については図19-3と図19-4を参照してください。CPHA機能は右で要約されます。

表19-3. CPHA機能動作

| CPHA | SCK先行端 | SCK後行端 |
|------|--------|--------|
| 0    | 入力採取   | 出力設定   |
| 1    | 出力設定   | 入力採取   |

● ビット1,0 – SPR1,0 : SPIクロック選択 (SPI Clock Rate Select 1 and 0)

これら2ビットは主装置として設定されたデバイスのSCK速度を制御します。従装置でのSPR1とSPR0は無効です。SCKと(システム)発振器クロック周波数fOSC間の関連は次表で示されます。

表19-4. SCK速度選択 (fOSC=CPUクロック周波数)

|        |        |        |        |         |         |         |   |          |
|--------|--------|--------|--------|---------|---------|---------|---|----------|
| SPR1   | 0      |        | 0      |         | 1       |         | 1 |          |
| SPR0   | 0      |        | 1      |         | 0       |         | 1 |          |
| SPI2X  | 1      | 0      | 1      | 0       | 1       | 0       | 1 | 0        |
| SCK周波数 | fOSC/2 | fOSC/4 | fOSC/8 | fOSC/16 | fOSC/32 | fOSC/64 |   | fOSC/128 |

### 19.3.4. SPSR – SPI状態レジスタ (SPI Status Register)

| ビット         | 7    | 6    | 5 | 4 | 3 | 2 | 1 | 0     |      |
|-------------|------|------|---|---|---|---|---|-------|------|
| \$0E (\$2E) | SPIF | WCOL | – | – | – | – | – | SPI2X | SPSR |
| Read/Write  | R    | R    | R | R | R | R | R | R/W   |      |
| 初期値         | 0    | 0    | 0 | 0 | 0 | 0 | 0 | 0     |      |

● ビット7 – SPIF : SPI割り込み要求フラグ (SPI Interrupt Flag)

直列転送が完了すると、このSPIFフラグが設定(1)されます。全割り込みが許可(ステータスレジスタ(SREG)の全割り込み許可(I)ビット=1)され、SPI制御レジスタ(SPCR)でSPI割り込み許可(SPIE)ビットが設定(1)されるなら、割り込みが生成されます。SPIが主装置動作の時にSSピンが入力でLowに駆動されるなら、これもこのSPIFフラグを同様に設定(1)します。対応する割り込み処理ベクタを実行する時にSPIFはハードウェアによって解除(0)されます。代わりにSPIFが設定(1)されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPDR)をアクセスすることによってSPIFフラグは解除(0)されます。

● ビット6 – WCOL : 上書き発生フラグ (Write Collision Flag)

データ転送中にSPIデータレジスタ(SPDR)が書かれると、このWCOLビットが設定(1)されます。WCOLビット(とSPIFビット)はWCOLが設定(1)されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPDR)をアクセスすることによって解除(0)されます。

● ビット5~1 – 予約 (Reserved Bit)

これらのビットは予約されており、常に0として読みます。

● ビット0 – SPI2X : SPI倍速許可 (Double SPI Speed Bit)

このビットが論理1を書かれると、SPIが主装置動作の時にSCK速度(SCK周波数)が倍にされます(表19-4をご覧ください)。これは最小SCK周期が2 CPUクロック周期であることを意味します。SPIが従装置として設定される時に、SPIはfOSC(CPUクロック周波数)/4またはそれ以下の動作のみ保証されます。

ATmega32AのSPIインターフェースはフラッシュメモリやEEPROMの書き換え(読み書き)にも使われます。直列プログラミングと照合については184頁の「直列プログラミング」項を参照してください。

### 19.3.5. SPDR – SPIデータレジスタ (SPI Data Register)

| ビット         | 7     | 6   | 5   | 4   | 3   | 2   | 1   | 0     |      |
|-------------|-------|-----|-----|-----|-----|-----|-----|-------|------|
| \$0F (\$2F) | (MSB) |     |     |     |     |     |     | (LSB) | SPDR |
| Read/Write  | R/W   | R/W | R/W | R/W | R/W | R/W | R/W | R/W   |      |
| 初期値         | 不定    | 不定  | 不定  | 不定  | 不定  | 不定  | 不定  | 不定    |      |

SPIデータレジスタはSPI移動レジスタとレジスタファイル(汎用レジスタ)間のデータ転送に使われる読み書き可能なレジスタです。このレジスタへの書き込みがデータ送信を開始します。このレジスタの読み込みは移動レジスタの受信緩衝部読み出しを引き起します。

## 19.4. データ転送形式

直列データに関してはSPI制御レジスタ(SPCR)のSCK位相(CPHA)とSCK極性(CPOL)制御ビットによって決定されるSCK位相と極性で4つの組み合わせがあります。このSPIデータ転送形式は図19-3と図19-4で示されます。データビットは安定のためデータ信号に対して充分な時間を保証するSCK信号の反対端で移動出力と(入力)ラッチが行われます。これは以下で行われるよう<表19-2>と<表19-3>を要約することによって明解にされます。

表19-5. CPOL,CPHA機能動作

| SPI動作種別番号 | CPOL | CPHA | SCK先行端   | SCK後行端   |
|-----------|------|------|----------|----------|
| 0         | 0    | 0    | 入力採取/上昇端 | 出力設定/下降端 |
| 1         | 0    | 1    | 出力設定/上昇端 | 入力採取/下降端 |
| 2         | 1    | 0    | 入力採取/下降端 | 出力設定/上昇端 |
| 3         | 1    | 1    | 出力設定/下降端 | 入力採取/上昇端 |

図19-3. SPIデータ転送形式 (CPHA=0)





図19-4. SPIデータ転送形式 (CPHA=1)



## 20. USART (Universal Synchronous Asynchronous Receiver Transceiver)


### 20.1. 特徴

- 全二重動作 (独立した送受信レジスタ)
- 同期または非同期動作
- 同期クロック駆動された主装置/従装置動作
- 高分解能ボーレート発振器
- 5, 6, 7, 8または9ビットデータと1または2停止ビットの直列フレームの支援
- ハートウェアによって支援された奇数または偶数パリティの生成と検査
- データオーバーラン検出
- フレーミング異常検出
- 不正開始ビット検出とデジタル低域通過濾波器を含む雑音除去器
- 受信完了、送信完了、送信データレジスタ空きの3つの分離した割り込み
- 複数プロセッサ通信機能
- 倍速非同期通信動作

### 20.2. 概要

USART(Universal Synchronous and Asynchronous Receiver and Transmitter)は高い柔軟性をもつ直列通信機能です。USARTの簡単化した構成図は図20-1で示されます。CPUがアクセス可能なレジスタとI/Oピンは赤文字(訳注:原文は太字)で示されます。

図20-1. USART構成図



注: USARTピン配置については5頁の図1-1、45頁の表14-8、49頁の表14-14を参照してください。

構成図内の破線はUSARTの3つの主要部分、(上から)クロック生成部、送信部、受信部を分けます。制御レジスタは全部によって共用されます。クロック生成論理部はボーレート発振器と同期従装置動作によって使われる外部クロック入力に対する同期化論理回路から成ります。転送クロック(XCK)ピンは同期転送動作だけで使われます。送信部は单一書き込み緩衝部(UDR)、直列移動レジスタ、パリティ発生器、異なる直列フレーム形式を扱うための制御論理回路から成ります。書き込み緩衝部はどんなフレーム間の遅れもなくデータの継続転送を許します。受信部はクロックとデータの再生部のため、USART部の最も複雑な部分です。再生部は非同期データ受信で使われます。再生部に加えて、受信部は2重の受信緩衝部(UDR)、移動レジスタ、パリティ検査器、制御論理回路を含みます。受信部は送信部と同じフレーム形式を支援し、フレーミング異常、データオーバーラン発生、パリティ誤りを検知できます。

### 20.2.1. UARTとの互換性

USARTはAVRのUARTと次の項目に関して完全な互換性があります。

- 全てのUSART側レジスタでのビット位置
- ポーレート生成
- 送信操作
- 送信緩衝の動作
- 受信操作

けれども受信緩衝動作にはいくつかの特別な場合で互換性に影響を及ぼす2つの改良点があります。

- 第2受信緩衝部が追加されました。2つの緩衝レジスタは循環型FIFO緩衝部として動作します。従ってUSARTデータレジスタ(UDR)は到着データ毎に一度だけ読まれなければなりません。より重要なのは異常フラグ(FEとDOR)と第9データビット(RXB8)が受信緩衝部内のデータと共に緩衝されることの事実です。従って状態ビットは常にUSARTデータレジスタ(UDR)が読まれる前に読まれなければなりません。さもなければ緩衝部の状態が失われるため、異常情報も失われます。
- 受信部移動レジスタは第3緩衝段のように動けます。これは緩衝レジスタが一杯の場合、新規開始ビットが検出されるまで直列移動レジスタ([図20-1](#)参照)内に留まるのを受信したデータに許すことによって行われます。従ってUSARTはデータオーバーラン(DOR)異常条件により耐えます。


次の制御ビットは名称変更されましたが、機能とレジスタ(ビット)位置は同じです。

- 9ビット選択(CHR9)ビットはデータ長選択ビット2(UCSZ2)へ変更
- オーバーラン発生(OR)フラグはオーバーラン発生(DOR)フラグへ変更

### 20.3. クロック生成

クロック生成論理回路は送受信部用基準クロックを生成します。USARTは標準非同期、倍速非同期、同期主装置、同期従装置の4つのクロック動作種別を支援します。USART制御/状態レジスタ(UCSRC)のUSART動作種別選択(UMSEL)ビットは同期動作と非同期動作のどちらかを選びます。倍速動作(非同期動作のみ)はUSART制御/状態レジスタ(UCSRA)にある倍速許可(U2X)ビットによって制御されます。同期動作(UMSEL=1)を使うとき、XCKピンに対する方向制御ビット(DDR\_XCK)はクロック元が内部(主装置動作)または外部(従装置動作)のどちらかを制御します。このXCKピンは同期動作を使う時だけ活性(有効)です。

下はクロック生成論理回路の構成図を示します。



#### 20.3.1. ポーレート発振器での内部クロック発生

内部クロック生成は非同期と同期主装置動作種別に対して使われます。本項の記述は図20-2.を参照してください。

USARTポーレートレジスタ(UBRR(UBRRH:UBRRL))と下降計数器は設定変更可能な前置分周器またはポーレート発振器として機能するように接続されます。システムクロック( $f_{OSC}$ )で走行する下降計数器は0への下降計数時毎またはUBRRLレジスタが書かれる時にUBRR値で設定されます。1クロック(パルス)は計数器が0に達する毎に生成されます。このクロックがポーレート発振器出力( $=f_{OSC}/(UBRR+1)$ )です。送信部は動作種別に依存してポーレート発振器出力を2,8,16分周します。ポーレート発振器出力は受信部クロックとデータ再生部によって直接使われます。しかし、再生部はUSART動作種別選択(UMSEL)、倍速許可(U2X)、DDR\_XCKビットの状態によって設定される動作種別に依存して2,8,16段を使う順次処理回路を使います。

表20-1.は内部的に生成したクロック元を使う各動作種別に於けるポーレート(bps)とUBRR値の計算式を含みます。

表20-1. ポーレートレジスタ(UBRR)値計算式

| 動作種別             | ポーレート計算式                                    | UBRR値計算式                                    |
|------------------|---|---|
| 標準速非同期動作 (U2X=0) | $BAUD = \frac{f_{OSC}}{16 \times (UBRR+1)}$ | $UBRR = \frac{f_{OSC}}{16 \times BAUD} - 1$ |
| 倍速非同期動作 (U2X=1)  | $BAUD = \frac{f_{OSC}}{8 \times (UBRR+1)}$  | $UBRR = \frac{f_{OSC}}{8 \times BAUD} - 1$  |
| 同期主装置動作          | $BAUD = \frac{f_{OSC}}{2 \times (UBRR+1)}$  | $UBRR = \frac{f_{OSC}}{2 \times BAUD} - 1$  |

注: ポーレートは転送速度(ビット/1秒)で定義されます。

BAUD : ポーレート(bps)

UBRR : UBRRHとUBRRLレジスタ値(0~4095)

$f_{OSC}$  : システム発振器クロック周波数

いくつかのシステムクロック周波数に対するいくつかのUBRR値の例は118頁の「ポーレート設定例」(表20-9.)で得られます。

### 20.3.2. 倍速動作 (U2X)

転送速度はUSART制御/状態レジスタA(UCSRA)で倍速許可(U2X)ビットを設定(1)することによって倍にできます。このビットの設定は非同期動作に対してだけ有効です。同期動作を使うとき、このビットは0に設定してください。

このビットの設定(1)は事実上、非同期通信に対する転送速度を倍にするボーレート分周器の分周数を16から8に減じます。けれども受信部がデータ採取とクロック再生に対して半分の(16から8に減じた)採取数をこの場合だけ使い、従ってこの動作種別が使われる時はシステムクロックとボーレート設定の精度がより必要とされることに注意してください。送信部についての低下要因はありません。

### 20.3.3. 外部クロック

外部クロックは同期従装置動作種別によって使われます。本項の記述での詳細については図20-2を参照してください。

XCKピンからの外部クロック入力は不確定レベル状態(メタステップル)の機会を最少とするために同期化レジスタによって採取されます。同期化レジスタからの出力は送受信部で使い得るのに先立って端(エッジ)検出器を通過しなければなりません。この処理手順が2 CPUクロック周期の遅延を持ち込み、このため最大外部XCKクロック周波数は次式によって制限されます。

$$f_{XCK} < \frac{f_{OSC}}{4}$$


$f_{OSC}$ がシステムクロック元の安定度に依存することに注意してください。従って周波数変動によるデータ消失の可能性を避けるため、いくらかの余裕分を追加することが推奨されます。

### 20.3.4. 同期クロック動作

同期動作が使われる(UMSEL=1)とき、XCKピンはクロック入力(従装置)またはクロック出力(主装置)のどちらかとして使われます。データ採取またはデータ変更とクロック端間の依存性は同じです。基本原則はデータ出力(TXD)が変更される端と反対のXCKクロック端でデータ入力(RXD)が採取されることです。

USART制御/状態レジスタC(UCSRC)のXCK極性(UCPOL)ビットはデータ採取とデータ変更に対してどちらのクロック端が使われるかを選びます。図20-3で示されるようにUCPOLが0のとき、データはXCKの上昇端で変更され、下降端で採取されます。UCPOLが設定(1)の場合、データはXCKの下降端で変更され、上昇端で採取されます。

図20-3. 同期動作XCKタイミング




### 20.4. フレーム形式

1つの直列フレームは複数のデータビットと同期ビット(開始ビット、停止ビット)、任意の異常検査用パリティビットで定義されます。USARTは有効なフレーム形式として以下の組み合わせ30種全てを受け入れます。

- 1 開始ビット
- 5, 6, 7, 8, 9 ビット データ
- 奇数または偶数パリティビット、またはなし
- 1 または 2 停止ビット

フレームは最下位データビット LSB が次に続く開始ビットで始まります。その後に次データビットが最後の最上位データビット MSB まで(最大)合計9ビット続けます。許可したなら、パリティビットがデータビットの後、停止ビットの前に挿入されます。完全なフレームが送信されると、新規フレームによって直ちに後続されるか、または通信線をアイドル状態(hight)に設定できます。図20-4は組み合わせ可能なフレーム形式を図解します。[ ]付きビットは任意選択です。

図20-4. 1フレームの構成



USARTによって使われるフレーム形式はUSART制御/状態レジスタBとC(UCSRB, UCSRC)でデータ長選択(UCSZ2~0)ビット、パリティ選択(UPM1,0)ビット、停止ビット選択(USBS)ビットによって設定されます。受信部と送信部は同じ設定を使います。これらのどのビットの設定変更も、送受信部両方に対して進行中の通信を不正とすることに注意してください。

データ長選択(UCSZ2~0)ビットはフレーム内のデータビット数を選びます。パリティ選択(UPM1,0)ビットはパリティビットの許可と種別(奇/偶)を設定します。1または2停止ビットのどちらかの選択は停止ビット選択(USBS)ビットによって行います。受信部は第2停止ビットを無視します。従ってフレーミング異常(FE)は最初の停止ビットが0(Low)の場合にだけ検出されます。

#### 20.4.1. パリティビットの計算

パリティビットは全データビットの排他的論理和(Ex-OR)を行うことによって計算されます。奇数パリティが使われる場合は排他的論理和の結果が反転されます。パリティビットとデータビットの関係は次のとおりです。

|   |             |
|---|-------------|
| 偶数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1         |             |
| 奇数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1 Ex-OR 1 | n : データビット長 |

使った場合、パリティビットは直列フレームの最後のデータビットと最初の停止ビット間に配置されます。

#### 20.5. USARTの初期化

何れかの通信が行えるのに先立ってUSARTは初期化されなければなりません。標準的な初期化手順は使用方法に依存するポート設定、フレーム形式設定、送受信部許可から成ります。割り込み駆動USART操作に関して初期化を行うとき、[ステータスレジスタの全割り込み許可\(I\)ビット](#)は解除(0)される(そして全割り込みが禁止される)べきです。

ポートまたはフレーム形式の変更を伴う再初期化を行う前には、レジスタが変更される期間中に進行中の送信がないことを確実にしてください。[USART制御/状態レジスタA\(UCSRA\)](#)の送信完了(TXC)フラグは送信部の全転送完了検査に使え、[受信完了\(RXC\)フラグ](#)は受信緩衝部内の未読データ有無検査に使えます。この目的(次送信タイミング)にTXCフラグが使われる場合、各々の送信([USARTデータレジスタ\(UDR\)](#)が書かれる)前にTXCフラグが解除(0)されなければならないことに注意してください。

次の簡単なUSART初期化コード例が示すアセンブリ言語とC言語の関数は機能的に同じです。本例は固定フレーム形式でポーリングを使う(割り込み不許可)非同期動作と仮定します。ポート(UBRR)値は関数の引数として与えられます。アセンブリ言語でのポート引数はR17:R16レジスタに格納されると仮定されます。関数が[USART制御/状態レジスタC\(UCSRC\)](#)へ書くとき、[ポートレジスタ上位\(UBRRH\)](#)とUCSRCによるI/O位置の共有のため、[レジスタ選択\(URSEL\)ビット](#)が設定(1)されなければなりません。

##### アセンブリ言語プログラム例

|             |  |                          |
|-------------|--|--------------------------|
| USART_Init: | OUT UBRRH, R17                           | ; ポーレート設定(上位バイト)         |
|             | OUT UBRRL, R16                           | ; ポーレート設定(下位バイト)         |
| LDI         | R16, (1<<URSEL)   (1<<USBS)   (3<<UCSZ0) | ; フレーム形式値を取得             |
| OUT         | UCSRC, R16                               | ; フレーム形式設定(8ビット, 2停止ビット) |
| LDI         | R16, (1<<RXEN)   (1<<TXEN)               | ; 送受信許可値を取得              |
| OUT         | UCSRB, R16                               | ; 送受信許可                  |
| RET         |  | ; 呼び出し元へ復帰               |

##### C言語プログラム例

```
#define FOSC 1843200           /* MCUクロック周波数 */
#define BAUD 9600                /* 目的USARTポート速度 */
#define MYUBRR FOSC/16/BAUD-1   /* 目的UBRR値 */

void main(void)
{
    ~
    USART_Init(MYUBRR);          /* USART初期化 */
    ~
}

void USART_Init(unsigned int baud)
{
    UBRRH = (unsigned char)(baud>>8);      /* ポーレート設定(上位バイト) */
    UBRRL = (unsigned char)baud;               /* ポーレート設定(下位バイト) */
    UCSRC = (1<<URSEL) | (1<<USBS) | (3<<UCSZ0); /* フレーム形式設定(8ビット, 2停止ビット) */
    UCSR0B = (1<<RXEN) | (1<<TXEN);        /* 送受信許可 */
}
```

注: 8頁の「コード例について」をご覧ください。

割り込みの禁止や引数としてフレーム形式を含めるなどで、より進化した初期化ルーチンが作成できます。けれども多くの応用はポートや制御レジスタの固定した設定が使われ、これらの応用形式での初期化コードは主ルーチンに直接置けるか、または他のI/Oの初期化コードと併せられます。

## 20.6. データ送信 – USART送信部

USART送信部はUSART制御/状態レジスタ(UCSRB)で送信許可(TXEN)ビットを設定(1)することによって許可されます。送信部が許可されると、TXDピンの標準ピン動作はUSARTによって無視され、送信部の直列出力としての機能を与えられます。何か送信を行う前に一度はポーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使われる場合、XCKピンの(受信)クロックは無視され、送信クロックとして使われます。

### 20.6.1. 5~8ビットデータフレーム送信

データ送信は送信されるべきデータを送信緩衝部に設定することによって開始されます。CPUはUSARTデータレジスタ(UDR)I/O位置へ書くことによって送信緩衝部に設定できます。送信緩衝部内のデータは移動レジスタが新規フレームを送る準備が整った時に移動レジスタへ移されます。移動レジスタはアイトル状態(送信進行中以外)、または直前のフレームの最後の停止ビット送信後、直ちに新規データが設定されます。移動レジスタが新規データを設定されると、ポーレートレジスタ(UBRRH:UBRRL)と倍速許可(U2X)ビット、また動作種別によってはXCKピンによって与えられる速度で1つの完全なフレームを転送します。8ビット未満のフレームを使うとき、UDRに書かれた上位ビットは無視されます。

次のコード例はUSART制御/状態レジスタA(UCSRA)の送信データレジスタ空き(UDRE)フラグのポーリングを基準とした簡単なUSART送信関数を示します。この関数が使われる前にUSARTが初期化されなければなりません。アセンブリ言語での送るべきデータはR16レジスタに格納されると仮定されます。

#### アセンブリ言語プログラム例

```
USART_Tx: SBIS    UCSRA, UDRE          ;送信緩衝部空きでスキップ
           RJMP    USART_Tx          ;送信緩衝部空き待機
;
           OUT     UDR, R16          ;データ送信(送信開始)
           RET             ;呼び出し元へ復帰
```

#### C言語プログラム例

```
void USART_Transmit(unsigned char data)
{
    while ( !(UCSRA & (1<<UDRE)) );
    UDR = data;
}
```

注: 8頁の「コード例について」をご覧ください。

この関数は送信されるべき新規データを設定する前に、UDREの検査によって送信緩衝部が空になるのを単純に待ちます。送信緩衝部空き割り込みが使われる場合、その割り込み処理ループがデータを緩衝部内に書きます。

### 20.6.2. 9ビットデータフレーム送信

9ビットデータが使われる場合(UCSZ2~0=111)、データの下位バイトがUSARTデータレジスタ(UDR)に書かれる前に、第9ビットがUSART制御/状態レジスタB(UCSRB)の送信データビット8(TXB8)ビットに書かれなければなりません。次のコード例は9ビットデータを扱う送信関数を示します。アセンブリ言語での送るべきデータはR17:R16レジスタに格納されると仮定されます。

#### アセンブリ言語プログラム例

```
USART_Tx: SBIS    UCSRA, UDRE          ;送信緩衝部空きでスキップ
           RJMP    USART_Tx          ;送信緩衝部空き待機
;
           CBI     UCSR_B, TXB8        ;第9ビットを0に仮設定
           SBRC   R17, 0              ;送信すべき第9ビットが0でスキップ
           SBI    UCSR_B, TXB8        ;第9ビットを1に設定
           OUT     UDR, R16          ;データ送信(送信開始)
           RET             ;呼び出し元へ復帰
```

#### C言語プログラム例

```
void USART_Transmit(unsigned int data)
{
    while ( !(UCSRA & (1<<UDRE)) );
    UCSR_B &= ~ (1<<TXB8);
    if (data & 0x0100) UCSR_B |= (1<<TXB8);
    UDR = data;
}
```

注: これらの送信関数は一般的な機能で書かれています。UCSRBの内容が静的(換言すると、UCSRBのTXB8ビットが初期化後に使われるだけ)ならば最適化できます。

第9ビットは複数プロセッサ通信使用時のアドレスフレーム識別、また例えば同期として扱う他の規約で使うことができます。

### 20.6.3. 送信フラグと割り込み

USART送信部には状態を示す2つのフラグ、USARTデータレジスタ空き(UDRE)と送信完了(TXC)があります。両フラグは割り込みを発生するのに使えます。

**USARTデータレジスタ空き(UDRE)フラグ**は送信緩衝部が新規データを受け取る準備ができているかどうかを示します。このビットは送信緩衝部が空の時に設定(1)され、送信緩衝部が移動レジスタに未だ移動されてしまっていない送信されるべきデータを含む時に解除(0)されます。将来のデバイスとの共通性のため、[USART制御/状態レジスタA\(UCSRA\)](#)に書くとき、常にこのビットに0を書いてください。

**USART制御/状態レジスタB(UCSRB)**で**データレジスタ空き割り込み許可(UDRIE)**ビットが1を書かれると、(全割り込みが許可されているならば)UDREフラグが設定(1)されている限り、USARTデータレジスタ空き割り込みが実行されます。UDREは[USARTデータレジスタ\(UDR\)](#)書き込みによって解除(0)されます。割り込み駆動データ送信が使われるとき、データレジスタ空き割り込みルーチンはUDREを解除(0)するために新規データをUDRに書くか、データレジスタ空き割り込みを禁止するかのどちらかを行わなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起こります。

**送信完了(TXC)フラグ**は送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部に新規データが現在存在しない時に設定(1)されます。TXCフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCフラグは送信応用プログラムが送信完了後、直ちに通信回線を開放し、受信動作へ移行しなければならない(RS485規格のような)半二重(ハーフデュープレックス)通信インターフェースで有用です。

UCSRBで**送信完了割り込み許可(TXCIE)**ビットが設定(1)され、(全割り込みが許可されていれば)TXCフラグが設定(1)になる時にUSART送信完了割り込みが実行されます。送信完了割り込みが使われるとき、割り込み処理ルーチンはTXCフラグを解除(0)しなくてもよく、これは割り込みが実行されるとき、自動的に行われます。

### 20.6.4. ハリティ発生器

ハリティ発生器は直列フレームデータに対するハリティビットを計算します。ハリティビットが許可されると(UPM1=1)、送信部制御論理回路は送られているフレームの最終データビットと最初の停止ビット間にハリティビットを挿入します。

### 20.6.5. 送信の禁止

送信部の禁止(UCSRBの[USART送信許可\(TXEN\)](#)ビット=0)は進行中と保留中の送信が完了される(換言すると、送信移動レジスタと送信緩衝レジスタが送信されるべきデータを含まない時)まで有効になりません。禁止されると、送信部はもはやTXDピン(の標準ピン機能)を無効にしません。

## 20.7. データ受信 - USART受信部

USART受信部は[USART制御/状態レジスタB\(UCSRB\)](#)で受信許可(RXEN)ビットに1を書くことによって許可されます。受信部が許可されると、RXDピンの標準ピン動作はUSARTによって無視され、受信部の直列入力としての機能を与えられます。何か直列受信が行われる前に一度はポーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使われる場合、XCKピンのクロックは転送クロックとして使われます。

### 20.7.1. 5~8ビットデータフレーム受信

受信部は有効な開始ビットを検出する時にデータ受信を開始します。開始ビットに続く各ビットはポーレートまたはXCKクロックで採取され、フレームの最初の停止ビットが受信されるまで受信移動レジスタ内へ移動されます。第2停止ビットは受信部によって無視されます。最初の停止ビットが受信されると(換言すると、受信移動レジスタに完全なフレームが存在すると)、この移動レジスタの内容は受信緩衝部内へ移されます。受信緩衝部はUSARTデータレジスタ(UDR)I/O位置を読むことによって読みます。8ビット未満のフレームを使うとき、UDRから読むデータの上位ビットは0で覆われます。

次のコード例は[USART制御/状態レジスタA\(UCSRA\)](#)の受信完了(RXC)フラグのポーリングを基にした簡単なUSART受信関数を示します。この関数が使われ得る前にUSARTが初期化されなければなりません。

#### アセンブリ言語プログラム例

```
USART_Rx: SBIS    UCSRA, RXC          ;受信完了でスキップ
           RJMP    USART_Rx          ;受信完了待機
;
           IN      R16, UDR          ;受信データ取得
           RET                ;呼び出し元へ復帰
```

#### C言語プログラム例

```
unsigned char USART_Receive(void)
{
    while ( !(UCSRA & (1<<RXC)) );
    return UDR;                                /* 受信完了待機 */
                                                /* 受信データ取得 */
}
```

注: 8頁の「コード例について」をご覧ください。

この関数は緩衝部を読んで値を戻す前に、RXCフラグの検査によって受信緩衝部にデータが存在するのを単純に待ちます。

## 20.7.2. 9ビットデータフレーム受信

9ビットデータが使われる場合(UCSZ2~0=111)、USARTデータレジスタ(UDR)から下位バイトを読む前に、第9ビットがUSART制御/状態レジスタB(UCSRB)の受信データビット8(RXB8)ビットから読まれなければなりません。この規則はフレーミング異常(FE)、オーバーラン発生(DOR)、パリティ誤り(PE)状態フラグにも適用します。USART制御/状態レジスタ(UCSRA)から状態情報を読み、その後にUDRからデータを読んでください。UDR I/O位置を読むことが受信FIFO緩衝部の状態を切り替え、その結果、FIFO内に保管されるRXB8,FE,DOR,PEビット全てが切り替わります。

次のコード例は9ビットデータと状態ビット両方を扱う簡単なUSART受信関数を示します。

### アセンブリ言語プログラム例

```

USART_Rx: SBIS    UCSRA, RXC           ;受信完了でスキップ
          RJMP    USART_Rx           ;受信完了待機
;
          IN      R18, UCSRA         ;状態フラグ取得
          IN      R17, UCSR_B        ;受信第9ビット取得
          IN      R16, UDR          ;受信データ取得
          ANDI   R18, (1<<FE) | (1<<DOR) | (1<<PE) ;受信異常検査
          BREQ   USART_Rx_V        ;異常なしで分岐
;
          LDI    R17, -1            ;異常で-1値設定
          LDI    R16, -1            ;
USART_Rx_V: LSR    R17                ;RXB8ビットをビット0位置へ移動
          ANDI   R17, $01          ;RXB8ビットのみ有効
          RET

```

### C言語プログラム例

```

unsigned int USART_Receive(void)
{
    unsigned char status, resh, resl; /*一時変数定義*/
    while ( !(UCSRA & (1<<RXC)) ); /*受信完了待機*/
    status = UCSRA;                  /*状態フラグ取得*/
    resh = UCSR_B;                 /*受信第9ビット取得*/
    resl = UDR;                    /*受信データ取得*/
    if ( status & ((1<<FE) | (1<<DOR) | (1<<PE)) ) return -1; /*受信異常で-1値設定/復帰*/
    resh = (resh>>1) & 0x01;       /*RXB8ビットのみ有効最下位へ*/
    return ((resh<<8) | resl);     /*結果9ビットデータ取得/復帰*/
}

```

**注:** 8頁の「コード例について」をご覧ください。

この受信関数例は何か評価を行う前に、全てのI/Oレジスタをレジスタファイルに読みます。これは読まれた緩衝部の位置が可能な限り早く新規データを自由に受け入れできるため、最適な受信緩衝部利用になります。

## 20.7.3. 受信完了フラグと割り込み

USART受信部には受信部の状態を示す1つのフラグがあります。

USART受信完了(RXC)フラグは未読データが受信緩衝部に存在するかを示します。このフラグは受信緩衝部に未読データが存在する時に1で、受信緩衝部が空の(換言すると、何も未読データを含まない)時に0です。受信部が禁止される場合(RXEN=0)、受信緩衝部が破棄され、その結果としてRXCフラグは0になります。

USART制御/状態レジスタB(UCSRB)でUSART受信完了割り込み許可(RXCIE)ビットが設定(1)されると、(全割り込みが許可されていれば)RXCフラグが設定(1)されている限り、USART受信完了割り込みが実行されます。割り込み駆動データ受信が使われるとき、受信完了割り込みルーチンはRXCフラグを解除(0)するためにUSARTデータレジスタ(UDR)から受信したデータを読まなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起きます。

## 20.7.4. 受信異常フラグ

USART受信には3つの異常フラグ、フレーミング異常(FE)、データオーバーラン発生(DOR)、パリティ誤り(PE)があります。全てがUSART制御/状態レジスタ(UCSRA)を読むことによってアクセスできます。異常フラグに対する共通点は異常状態を示しているフレームと共に受信緩衝部に配置されることです。異常フラグが緩衝されるため、USARTデータレジスタ(UDR) I/O位置を読むことが緩衝部読み出し位置を切り替えるので、UCSRAは受信緩衝部(UDR)の前に読まれなければなりません。異常フラグに対する他の共通点はソフトウェアがこのフラグ位置へ書き込みを行うことによって変更できないことです。しかし、将来のUSART(機能)実装の上位互換性のため、UCSRAが書かれると、全てのフラグは0に設定されなければなりません。異常フラグはどれも割り込みを生成できません。

フレーミング異常(FE)フラグは受信緩衝部に格納された、次に読み込み可能なフレームの第1停止ビットの状態を示します。FEフラグは停止ビットが正しく(Highとして)読まれた時に0で、停止ビットが不正(Low)だった時にFEフラグは1です。このビットは同期外れ状態の検出、中断状態検出、規約での操作に使えます。受信部が最初(第1)以外の全停止ビットを無視するため、FEフラグはUSART制御/状態レジスタ(UCSRC)の停止ビット選択(USBS)ビット設定によって影響を及ぼされません。将来のデバイスとの共通性のため、UCSRAに書くとき、常にこのビットを0に設定してください。

データオーバーラン発生(DOR)フラグは受信部緩衝部が一杯状態のためのデータ消失を示します。データオーバーランは受信緩衝部(2フレーム)が一杯で、(次の)新規フレームデータが受信移動レジスタで待っており、(更に次の)新規開始ビットが検出される時に起きます。DORフラグが設定(1)なら、最後にUDRから読んだフレームと次にUDRから読むフレーム間で1つ以上の直列フレームが失われています。将来のデバイスとの共通性のため、UCSRAに書くとき、常にこのビットに0を書いてください。DORフラグは受信されたデータが移動レジスタから受信緩衝部へ正常に移動された時に解除(0)されます。

パリティ誤り(PE)フラグは受信緩衝部内の次フレームで受信時にパリティ異常があったことを示します。パリティ検査が許可されていない場合、PEフラグは常に0が読めます。将来のデバイスとの共通性のため、UCSRAに書くとき、常にこのビットを0に設定してください。より多くの詳細については106頁の「パリティビットの計算」と次の「パリティ検査器」をご覧ください。

## 20.7.5. パリティ検査器

パリティ検査器はパリティ種別上位ビット(UPM1)が設定(1)されると活性(有効)になります。実行されるべきパリティ検査の形式(偶数または奇数)はUPM0ビットによって選択されます。許可されると、パリティ検査器は到着フレーム内のデータビットのパリティを計算し、その結果と共に受信緩衝部に格納されます。その後パリティ誤り(PE)フラグはフレームにパリティ異常があるかを検査するため、ソフトウェアによって読むことができます。

PEフラグは受信緩衝部から読まれ得る次フレームで受信時にパリティ異常があり、その時点でパリティ検査が許可されていた(UPM1=1)場合に設定(1)されます。このビットはUSARTデータレジスタ(UDR)が読まれるまで有効です。

## 20.7.6. 受信の禁止

送信部と対照的に受信部の禁止は即時です。従って受信進行中のデータは失われます。禁止されると(換言すると、USART制御/状態レジスタ(UCSRB)のUSART受信許可(RXEN)ビットが0に設定)、受信部はもはやRXDポートピンの標準機能を無効にしません。受信FIFO緩衝部は受信部が禁止されると破棄されます。緩衝部内の残データは失われます。

## 20.7.7. 受信緩衝部の破棄

受信FIFO緩衝部は受信が禁止されると破棄(換言すると、緩衝部は内容を空に)されます。未読データは失われます。例えば異常状態のため、通常動作中に緩衝部が破棄されなければならない場合、USART制御/状態レジスタ(UCSRA)の受信完了(RXC)フラグが解除(0)されるまでUSARTデータレジスタ(UDR) I/O位置を読んでください。次のコード例は受信緩衝部の破棄方法を示します。

### アセンブリ言語プログラム例

```
USART_Flush: SBIS    UCSRA, RXC          ;未読データありでスキップ
              RET          ;未読データなしで復帰
;
              IN     R16, UDR        ;データ受信
              RJMP    USART_Flush   ;未読データなしで継続
```

### C言語プログラム例

```
void USART_Flush(void)
{
    unsigned char dummy;           /* 一時変数定義 */
    while ( UCSRA & (1<<RXC) ) dummy=UDR; /* 未読データ読み捨て */
}
```

注: 8頁の「コード例について」をご覧ください。


## 20.8. 非同期受信

USARTは非同期データ受信を扱うためのクロック再生とデータ再生部を含みます。クロック再生論理回路は内部的に生成したボーレートクロックをRXDピンに到着する非同期直列フレームに同期化するのに使われます。データ再生論理回路は到着ビット毎に低域通過の濾波と採取をし、それによって受信部の雑音耐性を改善します。非同期受信動作範囲は内部ボーレートクロック精度、到着フレーム速度、フレーム長のビット数に依存します。

### 20.8.1. 非同期クロック再生

クロック再生論理回路は内部クロックを到着直列フレームに同期化します。図20-5は到着フレームの開始ビット採取手順を図解します。採取速度は標準速動作でボーレートの16倍、倍速動作で8倍です。赤い帯(訳注:原文は水平矢印)は採取処理のための同期変量を図示します。倍速動作(U2X=1)を使う時の広い変量時間に注意してください。採取番号0はRXD信号がアンドル(換言すると、通信の動きなし)の時に行われる採取です。

図20-5. 開始ビットの採取




クロック再生論理回路がRXD信号線でHigh(アンドル)からLow(開始)の遷移を検出すると、開始ビット検出手順が開始されます。図で示されるように採取1は最初のLow採取を意味します。その後にクロック再生回路は有効な開始ビットが受信されるかを決めるために、標準速動作に対して採取8,9,10、倍速動作に対して採取4,5,6(図の赤数字(訳注:原文は箱枠内)で示された採取番号)を使います。これら3回で2回以上の採取が論理Highレベルの場合(多数決)、この開始ビットは尖頭雑音として捨てられ、受信部は次のHighからLowの遷移を探し始めます。けれども有効な開始ビットが検出されると、クロック再生論理回路は同期化され、データ再生が開始されます。この同期化手順は各開始ビット毎に繰り返されます。

### 20.8.2. 非同期データ再生

受信部クロックが開始ビットに同期化されるとデータ再生が始まられます。データ再生部は標準速動作で16段、倍速動作で8段の順列回路を使います。図20-6はデータビットとパリティビットの採取を示します。各採取は再生部の各段に等しい番号を与えられます。

図20-6. データビットとパリティビットの採取



受信したビットの論理値の決定は受信したビット中央の3採取で論理値の多数決を取ることによって行われます。この中央の3採取は図上の赤文字(訳注:原文は箱枠内)の採取番号によって強調されます。多数決の手順は次のように行われます。2または全3採取がHighレベルならば受信したビットは論理1が記録されます。2または全3採取がLowレベルならば受信したビットは論理0が記録されます。この多数決手順はRXDピンの到着信号に対して低域通過濾波器(ローパスフィルタ)のように働きます。この再生手順はその後に完全なフレームが受信されるまで繰り返されます。これには最初の(第1)停止ビットを含みます。受信部がフレームの最初の停止ビットだけを使うことに注意してください。

図20-7は停止ビットの採取と次フレームの最も早い開始ビット開始の可能性を示します。

図20-7. 停止ビットの採取と次の開始ビットの採取



フレーム内の他のビットに対して行われるのと同じ多数決が停止ビットにも行われます。停止ビットが論理0値と記録されると、フレーミング異常(FE)フラグが設定(1)されます。

新規フレームの開始ビットを示すHighからLowへの遷移は多数決に使った最後のビット後に実現できます。標準速動作での最初のLowレベル採取は図20-7のA点であります。倍速動作での最初のLowレベルはB点に遅れます。C点は完全な長さの停止ビット(の終点)を示します。この早い開始ビット検出は受信部の動作範囲に影響します。

### 20.8.3. 非同期での動作範囲

受信部の動作範囲は受信したビット速度と内部的に生成したボーレート間の不一致に依存します。送信部が速すぎるまたは遅すぎるビット速度でフレームを送出したり、内部的に発生した受信部のボーレートが類似した(表20-2参照)基準周波数を持たない場合、受信部は開始ビットでフレームを同期できません。

次式は到着データ速度と内部受信部ボーレート間の比率計算に使えます。

$$R_{slow} = \frac{(D+1) \times S}{S - 1 + D \times S + S_F} \quad R_{fast} = \frac{(D+2) \times S}{(D+1) \times S + S_M}$$

D : データとパリティのビット数 (5~10)

S : ビットあたりの採取数 (標準速=16、倍速=8)

$S_F$  : 多数決に使う最初の採取番号 (標準速=8、倍速=4)

$S_M$  : 多数決に使う中心の採取番号 (標準速=9、倍速=5)

$R_{slow}$  : は受信側ボーレートに対して許容できる最低受信ビット速度の比率です。

$R_{fast}$  : は受信側ボーレートに対して許容できる最高受信ビット速度の比率です。

表20-2.は許容できる最大受信部ボーレート誤差一覧です。標準速動作には、より高いボーレート変動許容力があることに注目してください。

表20-2. 標準速と倍速での受信部ボーレート推奨最大許容誤差

| D  | 標準速動作 (U2X=0) |          |              |           | 倍速動作 (U2X=1) |          |              |           |
|----|---------------|----------|--------------|-----------|--------------|----------|--------------|-----------|
|    | Rslow(%)      | Rfast(%) | 総合許容誤差(%)    | 推奨許容誤差(%) | Rslow(%)     | Rfast(%) | 総合許容誤差(%)    | 推奨許容誤差(%) |
| 5  | 93.20         | 106.67   | -6.80~-+6.67 | ±3.0      | 94.12        | 105.66   | -5.88~-+5.66 | ±2.5      |
| 6  | 94.12         | 105.79   | -5.88~-+5.79 | ±2.5      | 94.92        | 104.92   | -5.08~-+4.92 | ±2.0      |
| 7  | 94.81         | 105.11   | -5.19~-+5.11 | ±2.0      | 95.52        | 104.35   | -4.48~-+4.35 | ±1.5      |
| 8  | 95.36         | 104.58   | -4.54~-+4.58 | ±2.0      | 96.00        | 103.90   | -4.00~-+3.90 | ±1.5      |
| 9  | 95.81         | 104.14   | -4.19~-+4.14 | ±1.5      | 96.39        | 103.53   | -3.61~-+3.53 | ±1.5      |
| 10 | 96.17         | 103.78   | -3.83~-+3.78 | ±1.5      | 96.70        | 103.23   | -3.30~-+3.23 | ±1.0      |

注: Dはデータビット数とパリティビットの合計ビット数です。

(訳注) 原書は表20-2.に標準速、表20-3.に倍速を記載していますが、比較が容易なように表20-2.として纏めました。

受信部ボーレートの推奨最大許容誤差は最大総合許容誤差を送信部と受信部で等分割するという仮定の元で作られました。

受信部ボーレート誤差に対して2つの起こり得る原因があります。受信部のシステムクロック(XTAL)は供給電圧範囲と温度範囲に関して常に若干の不安定性があります。システムクロックを生成するのにクリスタル発振子を使う時は殆ど問題ありませんが、(セラミック)振動子でのシステムクロックは振動子偏差に依存して2%を越えて異なるかもしれません。2つ目の誤り原因はより制御可能です。ボーレート発振器は欲したボーレートを得るためにシステム周波数の正確な分周を常に行うことはできません。この場合、可能ならば受け入れ可能な低い誤差を与えるUBRR値が使えます。

## 20.9. 複数プロセッサ通信動作

USART制御/状態レジスタ(UCSRA)での複数プロセッサ通信動作(MPCM)ビットの設定(1)はUSART受信部によって受信された到着フレームの選別機能を許可します。アドレス情報を含まないフレームは無視され、受信緩衝部に格納されません。これは同一直列バス経由で通信する複数MCUのシステムで、CPUによって扱わなければならぬ到着フレーム数を効果的に減らします。送信部はMPCMビット設定によって影響されませんが、複数プロセッサ通信動作を利用するシステムの時は違うふうに使わなければなりません。

受信部が5~8データビットを含むフレームを受信するように設定されるなら、最初の停止ビットはデータまたはアドレス情報を含むフレームかどうかを示します。受信部が9データビットのフレームに設定されるなら、USART制御/状態レジスタ(UCSRB)の受信第9(RXB8)ビットがアドレスとデータのフレームを識別するのに使われます。フレーム種別(最初の停止または第9)ビットが1の時にフレームはアドレスを含みます。フレーム種別ビットが0の時にそのフレームはデータフレームです。

複数プロセッサ通信動作は主MCUからのデータを多くの従MCUで受信することを可能にします。これはどのMCUがアドレス指定されるかを検出するため、最初にアドレスフレームを調べることによって行われます。特定の従MCUがアドレス指定されたなら、そのMCUは後続するデータフレームを通常のように受信し、一方その他の従MCUは他のアドレスフレームが受信されるまで受信したフレームを無視します。

### 20.9.1. 複数プロセッサ通信の使用法

主MCUとして動作するMCUは9ビットデータフレーム形式(UCSZ=7)を使えます。UCSRBの送信第9(TXB8)ビットはアドレスフレーム時に設定(1)、またはデータフレーム時に解除(0)されて送信されなければなりません。この場合、従MCUは9ビットデータフレーム形式の使用に設定されなければなりません。

複数プロセッサ通信動作でデータを交換するのに次の手順が使われるべきです。

1. 全ての従MCUは複数プロセッサ通信動作です(UCSRAの複数プロセッサ通信動作(MPCM)ビットが設定(1))。
2. 主MCUはアドレスフレームを送り、全ての従装置がこのフレームを受信し、これを読みます。従CPUでは通常のようにUCSRAで受信完了(RXC)フラグが設定(1)されます。
3. 各従MCUはUSARTデータレジスタ(UDR)を読み、選ばれたかを判定します。選ばれた場合はUCSRAのMPCMビットを解除(0)し、そうでなければ(非選択の場合)MPCMビット設定を保ち、次のアドレスフレームを待ちます。
4. アドレス指定されたMCUは新規アドレスフレームが受信されるまで全データフレームを受信します。MPCMビットが未だ設定(1)されている他の従CPUはこのデータフレームを無視します。
5. 最後のデータフレームがアドレス指定されたMCUによって受信されると、アドレス指定されたMCUはMPCMビットを設定(1)し、主装置からの新規アドレスフレームを待ちます。以降、手順は2から繰り返します。

5~8ビットデータフレーム形式のどの使用も可能ですが、受信側が使うnとn+1ビットデータフレーム形式間を切り替えなければならないため非実用的です。これは送信部と受信部が同じデータビット長設定を使うため、全二重(フルデューブレックス)動作を困難にします。5~8ビットデータフレームが使われる場合、最初の停止ビットがフレーム種別を示すのに使われる所以、送信部は2停止ビット使用(USBS=1)に設定されなければなりません。

MPCMビットを設定(1)または解除(0)するのに読み-修正-書き(リードモーティフライ)命令(SBIとCBI)を使ってはいけません。MPCMビットは送信完了(TXC)フラグと同じI/O位置を共用しており、SBIまたはCBI命令を使うと偶然に解除(0)されるかもしれません。

## 20.10. UBRRH/UCSRCレジスタのアクセス

ポートレジスタ上位(UBRRH)はUSART制御/状態レジスタ(UCSRC)と同じI/O位置を共用しています。従ってこのI/O位置をアクセスする時にいくつかの特別な考慮が必要とされなければなりません。

### 20.10.1. UBRRH/UCSRCへの書き込み

このI/O位置の書き込みアクセスを行うとき、書かれる値の最上位ビット、USARTレジスタ選択(URSEL)ビットが2つのレジスタのどちらの1つが書かれるのかを制御します。書き込み操作中にURSELビットが0ならばUBRRH値が更新されます。URSELビットが1ならばUCSRC設定が更新されます。

次のコード例はこの2つのレジスタのアクセス法を示します。

#### アセンブリ言語プログラム例

```

        LDI    R16, 2          ;UBRRH値(2)を取得
        OUT    UBRRH, R16      ;UBRRHに2を設定
        LDI    R16, (1<<URSEL) | (1<<USBS) | (1<<UCSZ1) ;UCSRCのUSBS,UCSZ1のみ1設定
        OUT    UCSRC, R16      ;その他ビット=0

```

#### C言語プログラム例

```

UBRRH = 2;          /* UBRRHに2を設定 */
UCSRC = (1<<URSEL) | (1<<USBS) | (1<<UCSZ1); /* UCSRCのUSBS,UCSZ1のみ1設定 */

```

**注:** 8頁の「コード例について」をご覧ください。

このコード例が示すように2つのレジスタの書き込みアクセスは相互にI/O位置共用の影響を受けません。

### 20.10.2. UBRRH/UCSRCからの読み込み

UBRRHまたはUCSRCに読み込みアクセスを行うのはより複雑な操作です。けれども殆どの応用ではこれらのレジスタのどれかを読む必要は稀です。

この読み込みアクセスは経過時間によって制御されます。このI/O位置を読むと、一旦UBRRHレジスタ内容を返します。このI/O位置が直前のシステムクロック周期で読まれたなら、現在のクロック周期でのレジスタ読み込みはUCSRC内容を返します。UCSRC読み込みの時間による手順が非分断操作であることに注意してください。従って読み込み操作中、割り込みは(例えば全割り込み禁止によって)制御されなければなりません。

次のコード例はUCSRCレジスタ内容の読み方を示します。

#### アセンブリ言語プログラム例

```

USART_R_UCSRC: IN     R16, UBRRH      ;初回読み込み(擬似)
                 IN     R16, UCSRC      ;UCSRC内容取得
                 RET                  ;呼び出し元へ復帰

```

#### C言語プログラム例

```

unsigned char USART_RreadUCSRC(void)
{
    unsigned char ucsrc;           /* 戻り値変数定義 */
    ucsrc = UBRRH;                /* 初回読み込み(擬似) */
    ucsrc = UCSRC;                /* UCSRC内容取得 */
    return ucsrc;                 /* 呼び出し元へ復帰 */
}

```

**注:** 8頁の「コード例について」をご覧ください。

このアセンブリ言語例はR16にUCSRC値を返します。

UBRRH内容の読み込みは非分断操作ではなく、従って直前の命令がこのレジスタ位置をアクセスしない限り、通常のレジスタとして読むことができます。

## 20.11. USART用レジスタ

### 20.11.1. UDR – USARTデータレジスタ (USART I/O Data Register)

| ビット         | 7      | 6      | 5      | 4      | 3      | 2      | 1      | 0      |     |
|-------------|--------|--------|--------|--------|--------|--------|--------|--------|-----|
| \$0C (\$2C) | R/TXB7 | R/TXB6 | R/TXB5 | R/TXB4 | R/TXB3 | R/TXB2 | R/TXB1 | R/TXB0 | UDR |
| Read/Write  | R/W    |     |
| 初期値         | 0      | 0      | 0      | 0      | 0      | 0      | 0      | 0      |     |

- ビット7~0 – TXB7~0/RXB7~0 : USART送受信データ (USART Transmit / Receive Data Buffer)

同じI/Oアドレスを共用するUSART受信データ緩衝レジスタとUSART送信データ緩衝レジスタはUSARTデータレジスタまたはUDRとして引用しました。送信データ緩衝レジスタ(TXB)はUDRレジスタ位置に書かれるデータの転送先です。UDRレジスタ位置読み込みは受信データ緩衝レジスタ(RXB)の内容を返します。

5~7ビットデータでの上位未使用ビットは送信部によって無視され、受信部によって0に設定されます。

送信緩衝部はUCSRAで送信データレジスタ空き(UDRE)フラグが設定(1)される時にだけ書けます。UDREフラグが設定(1)されない時にUDRへ書かれたデータはUSART送信部によって無視されます。送信部が許可されて送信緩衝部にデータが書かれると、送信部は送信移動レジスタが空きの時にそのデータを送信移動レジスタへ設定(移動)します。その後にデータはTXDピンで直列送信されます。

受信緩衝部は2段のFIFOからなります。このFIFOは受信緩衝部がアクセスされる毎にその状態を切り替えます。この受信緩衝部の動きのため、この位置に読み-修正-書き(リードモーティファイライト)命令(SBIとCBI)を使えません。ビット検査(SBICとSBIS)命令もFIFOの状態を換えるので、これらの命令を使う時は注意してください。

### 20.11.2. UCSRA – USART制御/状態レジスタA (USART Control and Status Register A)

| ビット         | 7   | 6   | 5    | 4  | 3   | 2  | 1   | 0    |       |
|-------------|-----|-----|------|----|-----|----|-----|------|-------|
| \$0B (\$2B) | RXC | TXC | UDRE | FE | DOR | PE | U2X | MPCM | UCSRA |
| Read/Write  | R   | R/W | R    | R  | R   | R  | R/W | R/W  |       |
| 初期値         | 0   | 0   | 1    | 0  | 0   | 0  | 0   | 0    |       |

- ビット7 – RXC : USART受信完了フラグ (USART Receive Complete)

このフラグは受信緩衝部に未読データがある時に設定(1)され、受信緩衝部が空の(換言すると、どんな未読データも含まない)時に解除(0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCフラグは0になります。RXCフラグは受信完了割り込みを発生するのに使えます(USART制御/状態レジスタB(UCSRB)の受信完了割り込み許可(RXCIE)ビットをご覧ください)。

- ビット6 – TXC : USART送信完了フラグ (USART Transmit Complete)

このフラグは送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部(UDR)に新規データが現状存在しない時に設定(1)されます。TXCフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCフラグは送信完了割り込みを発生できます(UCSRBの送信完了割り込み許可(TXCIE)ビットをご覧ください)。

- ビット5 – UDRE : USART送信データレジスタ空きフラグ (USART Data Register Empty)

UDREフラグは送信緩衝部(UDR)が新規データを受け取る準備ができているかどうかを示します。UDREが1ならば緩衝部は空で、従て書かれる準備ができています。UDREフラグは送信緩衝部空き割り込みを発生できます(UCSRBの送信データレジスタ空き割り込み許可(UDRIE)ビットをご覧ください)。送信部が準備できているのを示すため、リセット後のUDREは設定(1)です。

- ビット4 – FE : フレーミング異常フラグ (Framing Error)

受信緩衝部の次データが受信した時にフレーミング異常(換言すると、受信緩衝部で次データの最初の(第1)停止ビットがLow)だった場合、このビットが設定(1)されます。このフラグは受信緩衝部(UDR)が読まれるまで有効です。受信したデータの停止ビットがHighの時にFEフラグは0です。UCSRAに書くとき、常にこのビットを0に設定してください。

- ビット3 – DOR : データオーバーラン発生フラグ (Data OverRun)

このビットはオーバーラン状態が検出されると設定(1)されます。受信緩衝部(2フレーム分)が一杯で、新規フレームが受信移動レジスタ内で待機中に新規開始ビットが検出されるとデータオーバーランが起こります。UCSRAに書くとき、常にこのビットを0に設定してください。

- ビット2 – PE : パリティ誤りフラグ (Parity Error)

受信緩衝部の次データが受信した時にパリティ異常があり、その時点ではパリティ検査が許可されていれば(UPM1=1)、このビットが設定(1)されます。このフラグは受信緩衝部(UDR)が読まれるまで有効です。UCSRAに書くとき、常にこのビットを0に設定してください。

- ビット1 – U2X : 倍速許可 (Double the USART Transmission Speed)

このビットは非同期動作でだけ有効です。同期動作を使うとき、このビットに0を書いてください。

このビットに1を書くことはボーレート分周器の分周値を16から8に減らして事实上、非同期通信の転送速度を倍にします。

- ビット0 – MPCM : 複数プロセッサ通信動作 (Multi-Processor Communication Mode)

このビットは複数プロセッサ通信動作を許可します。MPCMビットが1を書かれると、USART受信部で受信したアドレス情報を含まない全到着フレームは無視されます。送信部はMPCM設定に影響されません。より多くの詳細情報については113頁の「複数プロセッサ通信動作」をご覧ください。

### 20.11.3. UCSRB – USART制御/状態レジスタB (USART Control and Status Register B)

| ビット         | 7     | 6     | 5     | 4    | 3    | 2     | 1    | 0    |       |
|-------------|-------|-------|-------|------|------|-------|------|------|-------|
| \$0A (\$2A) | RXCIE | TXCIE | UDRIE | RXEN | TXEN | UCSZ2 | RXB8 | TXB8 | UCSRB |
| Read/Write  | R/W   | R/W   | R/W   | R/W  | R/W  | R/W   | R    | R/W  |       |
| 初期値         | 0     | 0     | 0     | 0    | 0    | 0     | 0    | 0    |       |

- ビット7 – RXCIE : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットに1を書くことはUSART制御/状態レジスタA(UCSRA)の受信完了(RXC)フラグでの割り込みを許可します。USART受信完了割り込みはRXCIEビットが1を書かれ、ステータスレジスタ(SREG)で全割り込み許可(I)ビットが1を書かれ、UCSRAでRXCフラグが設定(1)される場合にだけ生成されます。

- ビット6 – TXCIE : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットに1を書くことはUSART制御/状態レジスタA(UCSRA)の送信完了(TXC)フラグでの割り込みを許可します。USART送信完了割り込みはTXCIEビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRAでTXCフラグが設定(1)される場合にだけ生成されます。

- ビット5 – UDRIE : 送信データレジスタ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)

このビットに1を書くことはUSART制御/状態レジスタA(UCSRA)の送信データレジスタ空き(UDRE)フラグでの割り込みを許可します。USART送信データレジスタ空き割り込みはUDRIEビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRAでUDREフラグが設定(1)される場合にだけ生成されます。

- ビット4 – RXEN : 受信許可 (Receiver Enable)

このビットに1を書くことはUSART受信(部)を許可します。受信部は許可されるとRXDピンの標準ポート動作を無効にします。受信(部)を禁止することは受信緩衝部を破棄し、フレーミング異常(FE)、オーバーラン(DOR)、パリティ誤り(PE)のフラグを無効にします。

- ビット3 – TXEN : 送信許可 (Transmitter Enable)

このビットに1を書くことはUSART送信(部)を許可します。送信部は許可されるとTXDピンの標準ポート動作を無効にします。送信(部)の禁止(TXEN=0書き込み)は進行中と保留中の送信が完了される(換言すると、送信移動レジスタと送信緩衝レジスタが送信されるべきデータを含まない)まで有効になりません。禁止したとき、送信部はもはやTXDポート(の標準I/O機能)を無効にしません。

- ビット2 – UCSZ2 : データビット長選択2 (Character Size)

USART制御/状態レジスタC(UCSRC)のUCSZ1,0ビットと組み合わせたUCSZ2ビットは送受信部で使うフレームのデータビット数(Character size)を設定します。

- ビット1 – RXB8 : 受信データビット8 (Receive Data Bit 8)

RXB8は9ビットデータでの直列フレーム操作時に受信したフレームの第9データビット(ビット8)です。UDRから下位ビットを読む前に読んでください。

- ビット0 – TXB8 : 送信データビット8 (Transmit Data Bit 8)

TXB8は9ビットデータでの直列フレーム操作時に送信されるべきデータの第9データビット(ビット8)です。UDRへ下位ビットを書く前に書いてください。

### 20.11.4. UCSRC – USART制御/状態レジスタC (USART Control and Status Register C)

| ビット         | 7     | 6     | 5    | 4    | 3    | 2     | 1     | 0     |       |
|-------------|-------|-------|------|------|------|-------|-------|-------|-------|
| \$20 (\$40) | URSEL | UMSEL | UPM1 | UPM0 | USBS | UCSZ1 | UCSZ0 | UCPOL | UCSRC |
| Read/Write  | R/W   | R/W   | R/W  | R/W  | R/W  | R/W   | R/W   | R/W   |       |
| 初期値         | 1     | 0     | 0    | 0    | 0    | 1     | 1     | 0     |       |

UCSRCレジスタはUBRRHレジスタと同じI/O位置を共用します。このレジスタのアクセス法を記述する項、114頁の「UBRRH/UCSRCレジスタのアクセス」をご覧ください。

- ビット7 – URSEL : レジスタ選択 (Register Select)

このビットはUCSRCまたはUBRRHレジスタのどちらをアクセスするかを選びます。UCSRCを読むと1として読みます。UCSRCに書くとき、URSELは1でなければなりません。

- ビット6 – UMSEL : USART動作選択 (USART Mode Select)

このビットは非同期と同期の動作種別のどちらかを選びます。

表20-4. USART動作選択

| UMSEL | 動作種別  |
|-------|-------|
| 0     | 非同期動作 |
| 1     | 同期動作  |

### ● ビット5,4 – UPM1,0 : パリティ選択 (Parity Mode)

これらのビットはパリティの発生と検査の許可と種別を設定します。許可した場合、送信部は各フレーム内での送信したデータビットのパリティを自動的に生成して送出します。受信部は到着データからパリティ値を生成し、UPM0設定と比較します。不一致が検出されると、USART制御/状態レジスタ(UCSRA)でパリティ誤り(PE)フラグが設定(1)されます。

表20-5. パリティ選択

| UPM1 | UPM0 | パリティ動作   |
|------|------|----------|
| 0    | 0    | 禁止       |
| 0    | 1    | (予約)     |
| 1    | 0    | 偶数パリティ許可 |
| 1    | 1    | 奇数パリティ許可 |

### ● ビット3 – USBS : 停止ビット選択 (Stop Bit Select)

このビットは送信部によって挿入される停止ビット数を選びます。受信部はこの設定を無視します(訳補:常に第1停止ビットだけが有効)。

表20-6. 停止ビット選択

| USBS | 停止ビット数 |
|------|--------|
| 0    | 1ビット   |
| 1    | 2ビット   |

### ● ビット2,1 – UCSZ1,0 : データビット長選択 (Character Size)

USART制御/状態レジスタB(UCSRB)のUCSZ2ビットと組み合わせたUCSZ1,0ビットは送受信部で使うフレームのデータビット数(Character size)を設定します。

表20-7. データビット長選択

|         |       |       |       |       |       |       |       |       |
|---------|-------|-------|-------|-------|-------|-------|-------|-------|
| UCSZ2~0 | 0 0 0 | 0 0 1 | 0 1 0 | 0 1 1 | 1 0 0 | 1 0 1 | 1 1 0 | 1 1 1 |
| データビット数 | 5ビット  | 6ビット  | 7ビット  | 8ビット  | (予約)  | (予約)  | (予約)  | 9ビット  |

### ● ビット0 – UC POL : クロック極性選択 (Clock Polarity)

このビットは同期動作に対してだけ使われます。非同期動作が使われるとき、このビットに0を書いてください。UCPOLビットは同期クロック(XCK)、データ出力変更、データ入力採取間の関係を設定します。

表20-8. XCKクロック極性選択

| UCPOL | 送信データ変更 (TXDピン出力) | 受信データ採取 (RXDピン入力) |
|-------|-------------------|-------------------|
| 0     | XCKの上昇端           | XCKの下降端           |
| 1     | XCKの下降端           | XCKの上昇端           |

## 20.11.5. UBRRH,UBRRL – USARTボーレートレジスタ (USART Baud Rate Register)

|                    |     |     |     |     |     |     |     |     |       |       |
|--------------------|-----|-----|-----|-----|-----|-----|-----|-----|-------|-------|
| ビット<br>\$20 (\$40) | 15  | 14  | 13  | 12  | 11  | 10  | 9   | 8   | URSEL | UBRRH |
| Read/Write         | R/W | R   | R   | R   | R/W | R/W | R/W | R/W |       |       |
| 初期値                | 0   | 0   | 0   | 0   | 0   | 0   | 0   | 0   |       |       |
| ビット<br>\$09 (\$29) | 7   | 6   | 5   | 4   | 3   | 2   | 1   | 0   | UBRR7 | UBRRL |
| Read/Write         | R/W |       |       |
| 初期値                | 0   | 0   | 0   | 0   | 0   | 0   | 0   | 0   | UBRR6 |       |

UBRRHレジスタはUCSRCレジスタと同じI/O位置を共用します。このレジスタのアクセス法を記述する項、114頁の「UBRRH/UCSRCレジスタのアクセス」をご覧ください。

### ● ビット15 – URSEL : レジスタ選択 (Register Select)

このビットはUBRRHまたはUCSRCレジスタのどちらをアクセスするかを選びます。UBRRHを読むと0として読みます。UBRRHに書くとき、このビットは0でなければなりません。

### ● ビット14~12 – 予約 (Reserved Bits)

これらのビットは将来使用するために予約されています。将来のデバイスとの共通性のため、UBRRHが書かれるとき、これらのビットは0が書かれなければなりません。

### ● ビット11~0 – UBRR11~0 : ボーレート分周値 (USART Baud Rate Register)

これはUSARTのボーレートを含む12ビットレジスタです。UBRRHがUSARTボーレートの上位4ビットを含み、UBRRLが下位8ビットを含みます。ボーレートが変更されると、送受信部で進行中の転送は不正にされます。UBRRL書き込みはボーレート前置分周器の更新を直ちに始めます。

## 20.12. ポーレート設定例

標準的なクリスタル発振子やセラミック振動子の周波数に対して最も一般的に使われる非同期動作のポーレートは表20-9のUBRR設定を使うことによって生成できます。目的のポーレートに対して設定誤差1.5%(標準速:U2X=0)、1.0%(倍速:U2X=1)以上を赤字で示します(訳注:原書の本文は0.5%未満を太字)。より高い誤差率でも受け入れ可能ですが、特に長い直列フレームで誤差率が高いと、受信部は雑音耐性が低下します(112頁の「**非同期での動作範囲**」をご覧ください)。誤差率は次式を使って計算されます。

$$\text{誤差率}(\%) = \left( \frac{\text{UBRR設定ポーレート(最近似値)}}{\text{目的のポーレート}} - 1 \right) \times 100(\%)$$

表20-9. Xtal、ポーレート対UBRRH,UBRRL設定 (UBRR=UBRRH:UBRRL)

| ポーレート<br>(bps) | 1MHz   |       |        |       | 1.8432MHz |       |        |       | 2MHz   |       |        |       | 2.4576MHz |       |        |       |
|----------------|--------|-------|--------|-------|-----------|-------|--------|-------|--------|-------|--------|-------|-----------|-------|--------|-------|
|                | U2Xn=0 |       | U2Xn=1 |       | U2Xn=0    |       | U2Xn=1 |       | U2Xn=0 |       | U2Xn=1 |       | U2Xn=0    |       | U2Xn=1 |       |
|                | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR      | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR      | 誤差(%) | UBRR   | 誤差(%) |
| 1200           | 51     | 0.2   | 103    | 0.2   | 95        | 0.0   | 191    | 0.0   | 103    | 0.2   | 207    | 0.2   | 127       | 0.0   | 255    | 0.0   |
| 2400           | 25     | 0.2   | 51     | 0.2   | 47        | 0.0   | 95     | 0.0   | 51     | 0.2   | 103    | 0.2   | 63        | 0.0   | 127    | 0.0   |
| 4800           | 12     | 0.2   | 25     | 0.2   | 23        | 0.0   | 47     | 0.0   | 25     | 0.2   | 51     | 0.2   | 31        | 0.0   | 63     | 0.0   |
| 9600           | 6      | -7.0  | 12     | 0.2   | 11        | 0.0   | 23     | 0.0   | 12     | 0.2   | 25     | 0.2   | 15        | 0.0   | 31     | 0.0   |
| 14400          | 3      | 8.5   | 8      | -3.5  | 7         | 0.0   | 15     | 0.0   | 8      | -3.5  | 16     | 2.1   | 10        | -3.0  | 20     | 1.6   |
| 19200          | 2      | 8.5   | 6      | -7.0  | 5         | 0.0   | 11     | 0.0   | 6      | -7.0  | 12     | 0.2   | 7         | 0.0   | 15     | 0.0   |
| 28800          | 1      | 8.5   | 3      | 8.5   | 3         | 0.0   | 7      | 0.0   | 3      | 8.5   | 8      | -3.5  | 4         | 6.7   | 10     | -3.0  |
| 38400          | 1      | -18.6 | 2      | 8.5   | 2         | 0.0   | 5      | 0.0   | 2      | 8.5   | 6      | -7.0  | 3         | 0.0   | 7      | 0.0   |
| 57600          | 0      | 8.5   | 1      | 8.5   | 1         | 0.0   | 3      | 0.0   | 1      | 8.5   | 3      | 8.5   | 2         | -11.1 | 4      | 6.7   |
| 76800          | 0      | -18.6 | 1      | -18.6 | 1         | -25.0 | 2      | 0.0   | 1      | -18.6 | 2      | 8.5   | 1         | 0.0   | 3      | 0.0   |
| 115.2k         | -      | -     | 0      | 8.5   | 0         | 0.0   | 1      | 0.0   | 0      | 8.5   | 1      | 8.5   | 0         | 33.3  | 2      | -11.1 |
| 230.4k         | -      | -     | 0      | -45.7 | 0         | -50.0 | 0      | 0.0   | 0      | -45.7 | 0      | 8.5   | 0         | -33.3 | 0      | 33.3  |
| 250k           | -      | -     | -      | -     | -         | -     | 0      | -7.8  | -      | -     | 0      | 0.0   | -         | -     | 0      | 22.9  |
| 最高速            | 62500  |       | 125k   |       | 115.2k    |       | 230.4k |       | 125k   |       | 250k   |       | 153.6k    |       | 307.2k |       |

| ポーレート<br>(bps) | 3.2768MHz |       |        |       | 3.6864MHz |       |        |       | 4MHz   |       |        |       | 4.608MHz |       |        |       |
|----------------|-----------|-------|--------|-------|-----------|-------|--------|-------|--------|-------|--------|-------|----------|-------|--------|-------|
|                | U2Xn=0    |       | U2Xn=1 |       | U2Xn=0    |       | U2Xn=1 |       | U2Xn=0 |       | U2Xn=1 |       | U2Xn=0   |       | U2Xn=1 |       |
|                | UBRR      | 誤差(%) | UBRR   | 誤差(%) | UBRR      | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR     | 誤差(%) | UBRR   | 誤差(%) |
| 1200           | 170       | -0.2  | 340    | 0.1   | 191       | 0.0   | 384    | 0.0   | 207    | 0.2   | 416    | -0.1  | 239      | 0.0   | 479    | 0.0   |
| 2400           | 84        | 0.4   | 170    | -0.2  | 95        | 0.0   | 191    | 0.0   | 103    | 0.2   | 207    | 0.2   | 119      | 0.0   | 239    | 0.0   |
| 4800           | 42        | -0.8  | 84     | 0.4   | 47        | 0.0   | 95     | 0.0   | 51     | 0.2   | 103    | 0.2   | 59       | 0.0   | 119    | 0.0   |
| 9600           | 20        | 1.6   | 42     | -0.8  | 23        | 0.0   | 47     | 0.0   | 25     | 0.2   | 51     | 0.2   | 29       | 0.0   | 59     | 0.0   |
| 14400          | 13        | 1.6   | 27     | 1.6   | 15        | 0.0   | 31     | 0.0   | 16     | 2.1   | 34     | -0.8  | 19       | 0.0   | 39     | 0.0   |
| 19200          | 10        | -3.0  | 20     | 1.6   | 11        | 0.0   | 23     | 0.0   | 12     | 0.2   | 25     | 0.2   | 14       | 0.0   | 29     | 0.0   |
| 28800          | 6         | 1.6   | 13     | 1.6   | 7         | 0.0   | 15     | 0.0   | 8      | -3.5  | 16     | 2.1   | 9        | 0.0   | 19     | 0.0   |
| 38400          | 4         | 6.7   | 10     | -3.0  | 5         | 0.0   | 11     | 0.0   | 6      | -7.0  | 12     | 0.2   | 7        | -6.3  | 14     | 0.0   |
| 57600          | 3         | -11.1 | 6      | 1.6   | 3         | 0.0   | 7      | 0.0   | 3      | 8.5   | 8      | -3.5  | 4        | 0.0   | 9      | 0.0   |
| 76800          | 2         | -11.1 | 4      | 6.7   | 2         | 0.0   | 5      | 0.0   | 2      | 8.5   | 6      | -7.0  | 3        | -6.3  | 7      | -6.3  |
| 115.2k         | 1         | -11.1 | 3      | -11.1 | 1         | 0.0   | 3      | 0.0   | 1      | 8.5   | 3      | 8.5   | 2        | -16.7 | 4      | 0.0   |
| 230.4k         | 0         | -11.1 | 1      | -11.1 | 0         | 0.0   | 1      | 0.0   | 0      | 8.5   | 1      | 8.5   | 0        | 25.0  | 2      | -16.7 |
| 250k           | -         | -     | 1      | -18.1 | 0         | -7.8  | 1      | -7.8  | 0      | 0.0   | 1      | 0.0   | 0        | 15.2  | 1      | 15.2  |
| 500k           | -         | -     | 0      | -18.1 | -         | -     | 0      | -7.8  | -      | -     | 0      | 0.0   | 0        | -42.4 | 0      | 15.2  |
| 1M             | -         | -     | -      | -     | -         | -     | -      | -     | -      | -     | -      | -     | -        | -     | -      | -42.4 |
| 最高速            | 204.8k    |       | 409.6k |       | 230.4k    |       | 460.8k |       | 250k   |       | 500k   |       | 288k     |       | 576k   |       |

注: 最高速はUBRR=0、誤差=0.0%です。 以降の周波数は次頁へ続く。

(訳注) 原書では頁割された表毎に表番号20-9.~12.となっていますが、共通性から纏めて表20-9.としました。

原書に対して数種の発振周波数を追加しました。

表20-9 (続き). Xtal、ボーレート対UBRRH,UBRRL設定 (UBRR=UBRRH:UBRRL)

| ボーレート<br>(bps) | 4.9152MHz |       |        |       | 6.144MHz |       |        |       | 7.3728MHz |       |        |       | 8MHz   |       |        |       |
|----------------|-----------|-------|--------|-------|----------|-------|--------|-------|-----------|-------|--------|-------|--------|-------|--------|-------|
|                | U2Xn=0    |       | U2Xn=1 |       | U2Xn=0   |       | U2Xn=1 |       | U2Xn=0    |       | U2Xn=1 |       | U2Xn=0 |       | U2Xn=1 |       |
|                | UBRR      | 誤差(%) | UBRR   | 誤差(%) | UBRR     | 誤差(%) | UBRR   | 誤差(%) | UBRR      | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) |
| 1200           | 255       | 0.0   | 511    | 0.0   | 319      | 0.0   | 639    | 0.0   | 383       | 0.0   | 767    | 0.0   | 416    | -0.1  | 832    | 0.0   |
| 2400           | 127       | 0.0   | 255    | 0.0   | 159      | 0.0   | 319    | 0.0   | 191       | 0.0   | 383    | 0.0   | 207    | 0.2   | 416    | -0.1  |
| 4800           | 63        | 0.0   | 127    | 0.0   | 79       | 0.0   | 159    | 0.0   | 95        | 0.0   | 191    | 0.0   | 103    | 0.2   | 207    | 0.2   |
| 9600           | 31        | 0.0   | 63     | 0.0   | 39       | 0.0   | 79     | 0.0   | 47        | 0.0   | 95     | 0.0   | 51     | 0.2   | 103    | 0.2   |
| 14400          | 20        | 1.6   | 42     | -0.8  | 26       | -1.2  | 52     | 0.6   | 31        | 0.0   | 63     | 0.0   | 34     | -0.8  | 68     | 0.6   |
| 19200          | 15        | 0.0   | 31     | 0.0   | 19       | 0.0   | 39     | 0.0   | 23        | 0.0   | 47     | 0.0   | 25     | 0.2   | 51     | 0.2   |
| 28800          | 10        | -3.0  | 20     | 1.6   | 12       | 2.6   | 26     | -1.2  | 15        | 0.0   | 31     | 0.0   | 16     | 2.1   | 34     | -0.8  |
| 38400          | 7         | 0.0   | 15     | 0.0   | 9        | 0.0   | 19     | 0.0   | 11        | 0.0   | 23     | 0.0   | 12     | 0.2   | 25     | 0.2   |
| 57600          | 4         | 6.7   | 10     | -3.0  | 6        | -4.8  | 12     | 2.6   | 7         | 0.0   | 15     | 0.0   | 8      | -3.5  | 16     | 2.1   |
| 76800          | 3         | 0.0   | 7      | 0.0   | 4        | 0.0   | 9      | 0.0   | 5         | 0.0   | 11     | 0.0   | 6      | -7.0  | 12     | 0.2   |
| 115.2k         | 2         | -11.1 | 4      | 6.7   | 2        | 11.1  | 6      | -4.8  | 3         | 0.0   | 7      | 0.0   | 3      | 8.5   | 8      | -3.5  |
| 230.4k         | 1         | 33.3  | 2      | -11.1 | 1        | -16.7 | 2      | 11.1  | 1         | 0.0   | 3      | 0.0   | 1      | 8.5   | 3      | 8.5   |
| 250k           | 1         | 22.9  | 2      | -18.1 | 1        | -23.2 | 2      | 2.4   | 1         | -7.8  | 3      | 0.0   | 1      | 0.0   | 3      | 0.0   |
| 500k           | 0         | -38.6 | 0      | 22.9  | 0        | -23.2 | 1      | -23.2 | 0         | -7.8  | 1      | -7.8  | 0      | 0.0   | 1      | 0.0   |
| 1M             | -         | -     | 0      | -38.6 | -        | -     | 0      | -23.2 | -         | -     | 0      | -7.8  | -      | -     | 0      | 0.0   |
| 最高速            | 307.2k    |       | 614.4k |       | 384k     |       | 768k   |       | 460.8k    |       | 921.6k |       | 500k   |       | 1M     |       |

| ボーレート<br>(bps) | 9.216MHz |       |        |       | 9.8304MHz |       |         |       | 10MHz  |       |        |       | 11.0592MHz |       |         |       |
|----------------|----------|-------|--------|-------|-----------|-------|---------|-------|--------|-------|--------|-------|------------|-------|---------|-------|
|                | U2Xn=0   |       | U2Xn=1 |       | U2Xn=0    |       | U2Xn=1  |       | U2Xn=0 |       | U2Xn=1 |       | U2Xn=0     |       | U2Xn=1  |       |
|                | UBRR     | 誤差(%) | UBRR   | 誤差(%) | UBRR      | 誤差(%) | UBRR    | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR       | 誤差(%) | UBRR    | 誤差(%) |
| 1200           | 479      | 0.0   | 959    | 0.0   | 511       | 0.0   | 1023    | 0.0   | 520    | -0.0  | 1041   | -0.0  | 575        | 0.0   | 1151    | 0.0   |
| 2400           | 239      | 0.0   | 479    | 0.0   | 255       | 0.0   | 511     | 0.0   | 259    | 0.2   | 520    | -0.0  | 287        | 0.0   | 575     | 0.0   |
| 4800           | 119      | 0.0   | 239    | 0.0   | 127       | 0.0   | 255     | 0.0   | 129    | 0.2   | 259    | 0.2   | 143        | 0.0   | 287     | 0.0   |
| 9600           | 59       | 0.0   | 119    | 0.0   | 63        | 0.0   | 127     | 0.0   | 64     | 0.2   | 129    | 0.2   | 71         | 0.0   | 143     | 0.0   |
| 14400          | 39       | 0.0   | 79     | 0.0   | 42        | -0.8  | 84      | 0.4   | 42     | 0.9   | 86     | -0.2  | 47         | 0.0   | 95      | 0.0   |
| 19200          | 29       | 0.0   | 59     | 0.0   | 31        | 0.0   | 63      | 0.0   | 32     | -1.4  | 64     | 0.2   | 35         | 0.0   | 71      | 0.0   |
| 28800          | 19       | 0.0   | 39     | 0.0   | 20        | 1.6   | 42      | -0.8  | 21     | -1.4  | 42     | 0.9   | 23         | 0.0   | 47      | 0.0   |
| 38400          | 14       | 0.0   | 29     | 0.0   | 15        | 0.0   | 31      | 0.0   | 15     | 1.8   | 32     | -1.4  | 17         | 0.0   | 35      | 0.0   |
| 57600          | 9        | 0.0   | 19     | 0.0   | 10        | -3.0  | 20      | 1.6   | 10     | -1.4  | 21     | -1.4  | 11         | 0.0   | 23      | 0.0   |
| 76800          | 7        | 6.7   | 14     | 0.0   | 7         | 0.0   | 15      | 0.0   | 7      | 1.8   | 15     | 1.8   | 8          | 0.0   | 17      | 0.0   |
| 115.2k         | 4        | 0.0   | 9      | 0.0   | 4         | 6.7   | 10      | -3.0  | 4      | 8.5   | 10     | -1.4  | 5          | 0.0   | 11      | 0.0   |
| 230.4k         | 2        | -16.7 | 4      | 0.0   | 2         | -11.1 | 4       | 6.7   | 2      | -9.6  | 4      | 8.5   | 2          | 0.0   | 5       | 0.0   |
| 250k           | 1        | 15.2  | 4      | -7.8  | 1         | -23.2 | 4       | -1.7  | 2      | -16.7 | 4      | 0.0   | 2          | -7.8  | 5       | -7.8  |
| 500k           | 0        | 15.2  | 1      | 15.2  | 0         | 22.9  | 1       | 22.9  | 0      | 25.0  | 2      | -16.7 | 0          | 38.2  | 2       | -7.8  |
| 1M             | 0        | -42.4 | 0      | 15.2  | 0         | -38.6 | 0       | 22.9  | 0      | -37.5 | 0      | 25.0  | 0          | -30.9 | 0       | 38.2  |
| 最高速            | 576k     |       | 1.152M |       | 614.4k    |       | 1.2288M |       | 625k   |       | 1.25M  |       | 691.2k     |       | 1.3824M |       |

| ボーレート<br>(bps) | 14.7456MHz |       |         |       | 16MHz  |       |        |       | 18.4320MHz |       |        |       | 20MHz  |       |        |       |
|----------------|------------|-------|---------|-------|--------|-------|--------|-------|------------|-------|--------|-------|--------|-------|--------|-------|
|                | U2Xn=0     |       | U2Xn=1  |       | U2Xn=0 |       | U2Xn=1 |       | U2Xn=0     |       | U2Xn=1 |       | U2Xn=0 |       | U2Xn=1 |       |
|                | UBRR       | 誤差(%) | UBRR    | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR       | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) | UBRR   | 誤差(%) |
| 1200           | 767        | 0.0   | 1533    | 0.0   | 832    | 0.0   | 1666   | 0.0   | 959        | 0.0   | 1919   | 0.0   | 1041   | 0.0   | 2082   | 0.0   |
| 2400           | 383        | 0.0   | 767     | 0.0   | 416    | -0.1  | 832    | 0.0   | 479        | 0.0   | 959    | 0.0   | 520    | 0.0   | 1041   | 0.0   |
| 4800           | 191        | 0.0   | 383     | 0.0   | 207    | 0.2   | 416    | -0.1  | 239        | 0.0   | 479    | 0.0   | 259    | 0.2   | 520    | 0.0   |
| 9600           | 95         | 0.0   | 191     | 0.0   | 103    | 0.2   | 207    | 0.2   | 119        | 0.0   | 239    | 0.0   | 129    | 0.2   | 259    | 0.2   |
| 14400          | 63         | 0.0   | 127     | 0.0   | 68     | 0.6   | 138    | -0.1  | 79         | 0.0   | 159    | 0.0   | 86     | -0.2  | 173    | -0.2  |
| 19200          | 47         | 0.0   | 95      | 0.0   | 51     | 0.2   | 103    | 0.2   | 59         | 0.0   | 119    | 0.0   | 64     | 0.2   | 129    | 0.2   |
| 28800          | 31         | 0.0   | 63      | 0.0   | 34     | -0.8  | 68     | 0.6   | 39         | 0.0   | 79     | 0.0   | 42     | 0.9   | 86     | -0.2  |
| 38400          | 23         | 0.0   | 47      | 0.0   | 25     | 0.2   | 51     | 0.2   | 29         | 0.0   | 59     | 0.0   | 32     | -1.4  | 64     | 0.2   |
| 57600          | 15         | 0.0   | 31      | 0.0   | 16     | 2.1   | 34     | -0.8  | 19         | 0.0   | 39     | 0.0   | 21     | -1.4  | 42     | 0.9   |
| 76800          | 11         | 0.0   | 23      | 0.0   | 12     | 0.2   | 25     | 0.2   | 14         | 0.0   | 29     | 0.0   | 15     | 1.7   | 32     | -1.4  |
| 115.2k         | 7          | 0.0   | 15      | 0.0   | 8      | -3.5  | 16     | 2.1   | 9          | 0.0   | 19     | 0.0   | 10     | -1.4  | 21     | -1.4  |
| 230.4k         | 3          | 0.0   | 7       | 0.0   | 3      | 8.5   | 8      | -3.5  | 4          | 0.0   | 9      | 0.0   | 4      | 8.5   | 10     | -1.4  |
| 250k           | 3          | -7.8  | 6       | 5.3   | 3      | 0.0   | 7      | 0.0   | 4          | -7.8  | 8      | 2.4   | 4      | 0.0   | 9      | 0.0   |
| 500k           | 1          | -7.8  | 3       | -7.8  | 1      | 0.0   | 3      | 0.0   | 1          | 15.2  | 4      | -7.8  | 1      | 25.0  | 4      | 0.0   |
| 1M             | 0          | -7.8  | 1       | -7.8  | 0      | 0.0   | 1      | 0.0   | 0          | 15.2  | 1      | 15.2  | 0      | 25.0  | 1      | 25.0  |
| 最高速            | 921.6k     |       | 1.8432M |       | 1M     |       | 2M     |       | 1.152M     |       | 2.304M |       | 1.25M  |       | 2.5M   |       |

注: 最高速はUBRR=0、誤差=0.0%です。

## 21. 2線直列インターフェース (TWI:Two-wire Serial Interface, I<sup>2</sup>C)


### 21.1. 特徴

- 2本のバス信号線のみ必要な、単純ながら強力で柔軟な通信インターフェース
- 主装置動作と従装置動作の両方を支援
- 送信装置または受信装置として動作可能
- 7ビットのアドレス空間が128までの異なる従装置アドレスを許容
- 複数主装置の調停支援
- 400kHzまでのデータ転送速度
- 上昇/下降(スリューレート)制限された出力駆動回路
- バス信号線のスパイクを排除する雑音消去回路
- 一斉呼び出しを含む完全に設定変更可能な従装置アドレスの支援
- AVRが休止形態の時のアドレス認証(一致)起動

### 21.2. 2線直列インターフェース バスの定義

2線直列インターフェース(TWI)は代表的なマイクロコントローラ応用に対して理想的に適応されています。TWI通信規約は2本の双方向バス信号線、データ用1本(SDA)とクロック用1本(SCL)だけを使って128個までの異なる装置の相互接続をシステム設計者に許します。バスを実現するのに必要とされる外部ハードウェアはTWIバス信号線各々に1本づつのプルアップ抵抗だけです。バスに接続した全ての装置は個別のアドレスを持ち、バス衝突を解決する機構は本質的にTWI通信規約で行います。

図21-1. 2線直列(TWI)バス構成



#### 21.2.1. TWI用語定義

次の定義は本章で度々使われます。

表21-1. TWI用語定義

| 用語   | 意味                               |
|------|----------------------------------|
| 主装置  | 送信の開始と終了を行う装置。主装置はSCLクロックも生成します。 |
| 従装置  | 主装置によって指定された装置。                  |
| 送信装置 | バス上にデータを送り出す装置。                  |
| 受信装置 | バスからデータを読み込む装置。                  |

#### 21.2.2. 電気的な相互接続

図21-1.で描かれたように両方のバス信号線はプルアップ抵抗を通して正供給電圧に接続されます。全てのTWI準拠装置のバス駆動部はオープンドレインかオープンコレクタです。これはインターフェースの動作のために重要なワイヤードAND機能を実現します。TWIバス信号線のLowレベルは1つまたはより多くのTWI装置の0出力時に生成されます。Highレベルは全TWI装置がHi-Z出力時の出力で、プルアップ抵抗に信号線をHighへ引き上げさせます。どんなバス動作を許すのにも、TWIバスに接続した全てのAVRデバイスが電力供給されなければならないことに注意してください。


このバスに接続できる装置数は7ビットの従装置アドレス空間と400pFのバス容量制限によってのみ制限されます。TWIの電気的特性の詳細仕様は196頁の「2線直列インターフェース特性」で与えられます。そこで与えられる2組の異なる仕様は、1つがバス速度100kHz以下に関するもので、もう1つはバス速度400kHzまでに關して有効です。

### 21.3. データ転送とフレーム形式

#### 21.3.1. ビット転送


TWIバスに転送される各データビットはクロック信号線のパルスを伴います。データ信号線のレベルはクロック信号線がHighの時に安定していかなければなりません。この規則の例外は開始条件と停止条件の生成だけです。

図21-2. データの有効性



### 21.3.2. 開始条件と停止条件

主装置がデータ転送の開始と終了を行います。転送は主装置がバスに開始条件を起こすと開始され、主装置が停止条件を起こすと終了されます。開始条件と停止条件間はバスが使用中と考えられ、他の主装置はバスの制御獲得を試みるべきではありません。開始条件と停止条件間で新規開始条件が起こると特別な状態が起きます。これは再送開始条件として引用され、主装置がバスの制御を手放さずに新規転送を始めたい時に使われます。再送開始条件後、バスは次の停止条件まで使用中と考えられます。これは開始動作についてと全く同じで、従って特記事項を除いて本データシートの残りに対して開始条件と再送開始条件の両方の記述に開始条件が使われます。下で描かれるように、開始条件と停止条件はSCL信号線がHighの時のSDA信号線のレベル変更によって指示されます。



### 21.3.3. アドレス パケット形式

TWIバスに送信した全てのアドレスパケットは7ビットのアドレスビット、1ビットの方向(Read/Write)制御ビット、1ビットの応答ビットから成る9ビットです。方向(R/W)ビットが設定(1)されると読み出し操作が実行され、さもなければ書き込み操作が実行されるべきです。従装置がアドレス指定されたことを認証すると、9番目のSCL(ACK)周期でSDAをLowへ引くことによって確認応答すべきです。アドレス指定された従装置が忙しいまたはその他の理由で主装置の要求を扱えない場合、確認応答(ACK)クロック周期でSDA信号線をHighのままにするべきです。主装置はその後に停止条件または新規転送を始めるために再送開始条件を送出できます。従装置アドレスと方向(R/W)ビットから成るアドレスパケットは各々、SLA+RまたはSLA+Wと呼ばれます。

アドレスビットの最上位ビット(MSB)が最初に送信されます。従装置アドレスは設計者によって自由に割り当てられますが、アドレス0000 000は一斉呼び出し用に予約されています。

一斉呼び出しが起こると、全従装置は確認応答(ACK)周期でSDA信号線をLowにすることによって応答すべきです。一斉呼び出しは主装置がシステム内のそれぞれの従装置に同じ通信内容を送信したい時に使われます。一斉呼び出しアドレスに続きW(方向が書き込み)ビットがバスに送信されると、一斉呼び出しに応答する設定の全ての従装置は、ACK周期でSDA信号線をLowに引き込みます。そして後続のデータパケットは一斉呼び出しに確認応答した全従装置によって受信されます。一斉呼び出しアドレスに続くR(方向が読み出し)ビットの送信は、従装置それが異なるデータの送信を始めた場合の衝突の原因となるので意味がないことに注意してください。

1111 xxx形式の全アドレスは将来の目的のために予約されるべきです(訳補: I2C規格のアドレス拡張他)。

図21-4. アドレス パケット形式





図21-5. データ パケット形式



### 21.3.4. データ パケット形式


TWIバスに送信した全てのデータパケットは1バイトのデータと1ビットの応答ビットから成る9ビットです。データ転送中、主装置はクロックと開始条件、停止条件を生成し、一方受信装置は受信に応答する責任があります。確認応答(ACK)は受信装置が9番目のSCL周期中にSDA信号線をLowに引き込むことによって示されます。受信装置がSDA信号線をHighのままでするとNACKを示します。受信装置が最終バイトを受信したとき、または何らかの理由でこれ以上のバイトを受信ができないとき、最終バイト後にNACKを送ることによって送信装置へ通知すべきです。データバイトの最上位(MSB)ビットが最初に送信されます。

### 21.3.5. 転送内でのアドレスパケットとデータパケットの組み合わせ

転送は基本的に開始条件、SLA+R/W、1つ以上のデータパケット、停止条件から成ります。開始条件に続く停止条件から成る空の通信内容は規則違反です。SCL信号線のワードANDが主装置と従装置間のハンドシェークに使えることに注目してください。従装置はSCL信号線をLowに引き込むことによってSCLのLow期間を引き伸ばせます。これは主装置が従装置に対して速すぎるクロック速度設定、または従装置がデータ送信間の処理に追加時間を必要とする場合に有用です。従装置がSCLのLow期間を延長することは、主装置によって決められるSCLのHigh期間に影響しません。同様に従装置はSCLのデューティ比(Low期間)を延長することによってTWIデータ転送速度を落とせます。

図21-6.は代表的なデータ転送を示します。応用ソフトウェアによって実装されたソフトウェア規約に依存して、様々なデータがSLA+R/Wと停止条件間に送信できることに注意してください。

図21-6. 代表的なデータ転送



### 21.4. 複数主装置バスシステムの調停と同期

TWI規約は多数主装置のバスシステムを許します。例え2つ以上の主装置が同時に送信を始めても、送信が通常のように続行することを保証するために特別な手段が講じられます。複数主装置のシステムでは2つの問題が起こります。

- 送信を完了するために1つの主装置だけを許す方法が実現されなければなりません。他の全ての主装置は(自身が行っている従装置)選択手順を失った(失敗した)ことに気付く時に送信を止めるべきです。この選択手順は調停(アビトレーション)と呼ばれます。競合する主装置は調停(従装置選択)手順を失ったことに気付くと、勝ち残った主装置によってアドレス指定されるかどうかを調べるために、直ちに従装置動作へ切り替えるべきです。複数の主装置が同時に送信を始めた事実は従装置で検知できるべきではありません。換言すると、バスに転送されているデータが不正にされることはなりません。
- 違う主装置が異なるSCL周波数を使うかもしれません。同期確定手順で送信が続行するために、全主装置からの直列クロックを同期化する方法が考案されなければなりません。これは調停手順を容易にします。

バス信号線のワードANDはこれらの問題の両方の解決に使われます。全ての主装置からの直列クロックはワードANDされ、最短High期間の主装置の1つから等しいHigh期間の合成クロックを生成します。合成クロックのLow期間は最長Low期間の主装置のLow期間に等しくなります。全ての主装置がSCL信号線を監視する、実際には合成SCL信号線がHighまたはLowになる時に各々SCLのHighとLow経過時間の計時を始めるに注意してください。

調停は全ての主装置がデータ出力後にSDA信号線を継続的に監視することによって実行されます。SDA信号線から読んだ値がその主装置の出力した値と一致しない場合、調停に敗れます。主装置がSDAにHigh値を出力し、同時に他の主装置がLow値を出力する時のみ調停に敗れるかもしれないことに注意してください。敗れた主装置は直ちに従装置動作へ移行し、勝ち残った主装置によってアドレス指定されるかを検査すべきです。SDA信号線はHighのままにすべきですが、敗れた主装置は現在のデータ若しくはアドレスパケットの最後までクロック信号を生成することを許されます。調停は唯一の主装置が残るまで継続され、多くのビットを必要とするかもしれません。多くの主装置が同じ従装置をアドレス指定しようとすると、調停はデータパケットに続くでしょう。

調停が次の状態間で許されないことに注意してください。

- 再送開始条件とデータビット間
- 停止条件とデータビット間
- 再送開始条件と停止条件間

これらの違法な調停状態を決して起こさないように保証するのは使用者ソフトウェアの責任です。これは複数主装置システムでの全てのデータ転送は同じ構成、SLA+R/Wとデータパケットを使わなければならないことを意味します。言葉を変えると、全ての送信は同じデータパケット数を含まなければならず、さもなければ調停の結果は不定になります。

(訳補) 同じデータパケット数とは、或る主装置が最後まで調停を継続し、他の主装置がパケットを残している場合を想定しています。

図21-7. 複数主装置間でのSCL同期化






図21-8. 2つの主装置間での調停



## 21.5. TWI部の概要

図21-9.で示されるようにTWI部は様々な部分からなります。赤文字で示された(訳注:原文は太線で描かれた)全てのレジスタはAVRデータバスを通してアクセス可能です。



### 21.5.1. SCLとSDAピン

これらのピンはAVR TWIをMCUシステムのその他とインターフェースします。出力駆動部はTWI仕様に適合させるためのスリューレート(上昇/下降)制限器を含みます。入力段は50nsよりも短いスパイクを除去するスパイク消去部を含みます。「[入出力ポート](#)」章で説明したようにAVRパット<sup>°</sup>の内部プルアップはSCLとSDAピンに対応するポートのビットを設定(=1)することによって許可できることに注目してください。内部プルアップ<sup>°</sup>はいくつかのシステムで外部抵抗の必要をなくせます。

### 21.5.2. ビット速度発生器

この部分は主装置動作で動く時のSCL周期を制御します。SCL周期はTWIビット速度レジスタ(TWBR)とTWI状態レジスタ(TWSR)の前置分周器ビットの設定によって制御されます。従装置動作はビット速度や前置分周器設定と関係ありませんが、従装置でのCPUクロック周波数はSCL周波数よりも最低16倍高くなればなりません。従装置がSCLのLow期間を延長するかもしれません、これによって平均TWIバスクロック周波数が減少することに注意してください。SCL周波数は次式に従って生成されます。

$$\text{SCL周波数} = \frac{\text{CPUクロック周波数}}{16 + 2 \times (\text{TWBR}) \times \text{前置分周値}} \quad \begin{array}{l} \text{TWBR : TWIビット速度レジスタ値} \\ \text{前置分周値 : TWI状態レジスタ内TWPSで指定(138頁の表21-7参照)} \end{array}$$

注: プルアップ<sup>°</sup>抵抗値はSCL周波数とバス信号線の容量性負荷に応じて選ばるべきです。プルアップ<sup>°</sup>抵抗の値については[196頁の表28-4](#)をご覧ください。

### 21.5.3. バスインターフェース部

この部分はデータとアドレスの移動レジスタ(TWDR)、開始条件/停止条件制御器、調停検出回路を含みます。TWDRは送信されるべきアドレスまたはデータバイト、若しくは受信したアドレスまたはデータバイトを含みます。8ビットのTWDRに加えてバスインターフェース部は送信されるべきまたは受信した(N)ACKビットを含むレジスタも含みます。この(N)ACKレジスタは応用ソフトウェアによって直接的にアクセスできません。けれどもTWI制御レジスタ(TWCR)を操作することにより、受信時に設定(1)または解除(0)できます。送信装置動作時、受信した(N)ACKビットの値はTWSRの値によって判定できます。

開始条件/停止条件制御器は開始条件、再送開始条件、停止条件の生成と検出に対して責任があります。開始条件/停止条件制御器はAVR MCUが主装置によってアドレス指定された場合にMCUを起動できる休止形態の1つの時でも、開始条件または停止条件を検出できます。

TWIが主装置として送信を始めると、調停検出ハードウェアは調停が進行中かを決めるために送信の試行を継続的に監視します。TWIが調停に敗れた場合、制御部に通知されます。その後に正しい処置が行われ、適切な状態符号が生成されます。

#### 21.5.4. アドレス一致部

アドレス一致部は受信したアドレス バイトがTWI アドレス レジスタ(TWAR)の7ビットアドレスと一致するかを検査します。TWARで一斉呼び出し検出許可(TWGCE)ビットが1を書かれると、全ての到着アドレスビットは一斉呼び出しアドレスに対しても比較されます。アドレス一致で制御部は通知され、正しい処置を行うことを許します。TWIはTWI制御レジスタ(TWCR)の設定によって、そのアドレスへの応答をするかもしれないし、しないかもしれません。アドレス一致部はAVR MCUが主装置によってアドレス指定された場合にMCUを起動できる休止形態の1つの時でも、アドレスを比較できます。TWIがパワーダウン動作でのアドレス一致でCPUを起動中に他の割り込み(例えばINT0)が起こると、TWIは動作を停止し、アイドル状態で復帰します。これが何らかの問題の原因なら、パワーダウン動作へ移行する時にTWIアドレス一致だけが割り込みを許可されることを保証してください。

#### 21.5.5. 制御部

制御部はTWIバスを監視し、TWI制御レジスタ(TWCR)の設定に従った応答を生成します。応用に注意を要求する事象がTWIバスで起こると、TWI割り込み要求フラグ(TWINT)が有効にされます。次のクロック周期で、TWI状態レジスタ(TWSR)は事象を示す状態符号で更新されます。TWI割り込み要求フラグが有効にされる時にだけ、TWSRは適切な状態情報を含みます。他の全てのとき、TWSRは適切な状態情報が利用できないことを示す特別な状態符号を含みます。TWINTフラグが設定(1)されている限り、SCL信号線はLowに保たれます。これは続くTWI送信を許す前の(現状)処理完了を応用ソフトウェアに許します。

TWI割り込み要求フラグ(TWINT)は次の場合に設定(1)されます。

- 開始条件または再送開始条件送信後
- SLA+R/W送信後
- アドレス バイト送信後
- 調停に敗れた後
- 自身の従装置アドレスまたは一斉呼び出しによってアドレス指定された後
- データ バイト受信後
- 従装置として未だアドレス指定されている間の停止条件または再送開始条件受信後
- 不正な開始条件または停止条件のためバス異常が起きた時


## 21.6. TWIの使用法

AVR TWIはバイト指向で割り込みが基本です。割り込みはバイトの受信や開始条件の送出のような全てのバスの事象後に起こります。TWIは割り込みが基本のため、応用ソフトウェアはTWIバイト転送中に他の操作を続行するために開放されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと共にTWI制御レジスタ(TWCR)のTWI割り込み許可(TWIE)ビットは、TWCRのTWI割り込み要求フラグ(TWINT)の設定(1)が割り込み要求を発生すべきかどうか決めるなどを応用(ソフトウェア)に許します。TWIEビットが解除(0)されると、応用(ソフトウェア)はTWIバスの動きを検知するためにTWINTフラグをポーリングしなければなりません。

TWINTフラグが設定(1)されると、TWIは動作を終え、応用(ソフトウェア)の応答を待ちます。この場合、TWI状態レジスタ(TWSR)はTWIバスの現在の状態を示す値を含みます。そして応用ソフトウェアはTWCRとTWDRの操作により、TWIが次のTWIバス周期で何を行うべきかを決定できます。

図21-10は応用(ソフトウェア)がTWIハードウェアにどうインターフェースできるかの簡単な例です。この例では主装置が単一データバイトを従装置に送信しようとします。この内容はかなり大雑把ですので、より詳細な説明が本項の後に続きます。希望した動きを実現する簡単なコード例も示されます。

図21-10. 代表的な送信での応用プログラムとTWIのインターフェース



1. TWI送信の最初の段階は開始条件を送出することです。これはTWIハードウェアに開始条件送出を命じる特別な値をTWCR内に書くことによって行います。どんな値を書くかは後で記述されます。けれども、書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みは、このフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちに開始条件の送出を始めます。
2. 開始条件が送出されてしまうと、TWCRでTWINTフラグが設定(1)され、TWSRは開始条件が正常に送出されてしまったことを示す状態符号に更新されます。
3. 応用ソフトウェアは開始条件が正常に送信されたのを確認するためにTWSRの値を直ぐに検査すべきです。TWSRがその他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期待した状態符号だと仮定すると、応用(ソフトウェア)はTWDRにSLA+Wを設定しなければなりません。TWDRがアドレスとデータの両方に使われることを思い出してください。TWDRが希望したSLA+Wに設定されてしまった後、TWDRにあるSLA+Wの送信をTWIハードウェアへ命じる特別な値がTWCRに書かれなければなりません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みがこのフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちにアドレスパケットの送信を始めます。
4. アドレスパケットが送信されてしまうと、TWCRでTWINTフラグが設定(1)され、TWSRはアドレスパケットが正常に送信されたことを示す状態符号に更新されます。この状態符号は従装置がパケットに応答したかどうかを反映します。
5. 応用ソフトウェアはアドレスパケットが正常に送信され、期待されたACKビット値であるのを確認するためにTWSRの値を直ぐに検査すべきです。TWSRが他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期待した状態符号だと仮定すると、応用(ソフトウェア)はTWDRにデータを設定しなければなりません。その後、TWDRにあるデータパケットの送信をTWIハードウェアへ命じる特別な値がTWCRに書かれなければなりません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みがこのフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちにデータパケットの送信を始めます。
6. データパケットが送信されてしまうと、TWCR内のTWINTフラグが設定(1)され、TWSRはデータパケットが正常に送信されたことを示す状態符号に更新されます。この状態符号は従装置がパケットに応答したかどうかを反映します。
7. 応用ソフトウェアはデータパケットが正常に送信され、期待されたACKビットの値であるのを確認するためにTWSRの値を直ぐに検査すべきです。TWSRが他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期待した状態符号だと仮定すると、応用(ソフトウェア)は停止条件の送出をTWIハードウェアへ命じる特別な値をTWCRに書かなければなりません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みがこのフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちに停止条件の送出を始めます。停止条件が送出されてしまった後にTWINTが設定(1)されないことに注意してください。

この例は簡単とはいっても、全てのTWI送信に関する原理を示しています。これらは次のように要約できます。

- TWIが動作を終了して応用(ソフトウェア)の反応を予想する時にTWINTフラグが設定(1)されます。SCL信号線はTWINTが解除(0)されるまでLowに引き込まれます。
- TWINTフラグが設定(1)されると、使用者は次のTWIバス周期に関連した値で、(必要な)全てのTWIレジスタを更新しなければなりません。例で示されるようにTWDRは次のTWIバス周期で送信されるべき値を設定されなければなりません。
- (必要な)全てのTWIレジスタを更新し、その他保留中の応用ソフトウェアの処理が完了されてしまった後にTWCRが書かれます。TWCR書き込み時、TWINTビットが設定(1)されるべきです。TWINTへの1書き込みはこのフラグを解除(0)します。TWCR設定によってどの動作が指定されても、TWIはその(TWINT=0)後に実行を始めます。

次にアセンブリ言語とC言語の実装例が与えられます。以下のコードは例えばインクルードファイルの使用により、様々な定義が作成されてしまっている前提であることに注意してください。

|    | アセンブリ言語プログラム例   | C言語プログラム例                                       | 注釈   |
|----|---|---|--|
| 1. | LDI R16, (1<<TWINT)   (1<<TWSTA)<br>  (1<<TWEN)<br>OUT TWCR, R16                    | TWCR = (1<<TWINT)   (1<<TWSTA)<br>  (1<<TWEN);  | ;開始条件送出  |
| 2. | WAIT1: IN R16, TWCR<br>SBRS R16, TWINT<br>RJMP WAIT1                                | while (!(TWCR & (1<<TWINT)));                   | ;TWINT=1まで待機<br>;(開始条件送出完了待機)                                    |
| 3. | IN R16, TWSR<br>ANDI R16, \$F8<br>CPI R16, START<br>BRNE ERROR                      | if ((TWSR & 0xF8) != START)<br>ERROR();         | ;TWI状態レジスタ値検査<br>;前置分周選択ビットの遮蔽<br>;STARTと異なる状態符号で<br>;異常処理へ      |
|    | LDI R16, SLA_W<br>OUT TWDR, R16<br>LDI R16, (1<<TWINT)   (1<<TWEN)<br>OUT TWCR, R16 | TWDR = SLA_W;<br>TWCR = (1<<TWINT)   (1<<TWEN); | ;TWDRにSLA+W設定<br>;アドレス送信開始のため<br>;TWCRのTWINTを解除(0)               |
| 4. | WAIT2: IN R16, TWCR<br>SBRS R16, TWINT<br>RJMP WAIT2                                | while (!(TWCR & (1<<TWINT)));                   | ;TWINT=1まで待機<br>;(SLA+W送出完了と<br>ACK/NACK受信完了待機)                  |
| 5. | IN R16, TWSR<br>ANDI R16, \$F8<br>CPI R16, MT_SLA_ACK<br>BRNE ERROR                 | if ((TWSR & 0xF8) != MT_SLA_ACK)<br>ERROR();    | ;TWI状態レジスタ値検査<br>;前置分周選択ビットの遮蔽<br>;MT_SLA_ACKと違う状態符号で<br>;異常処理へ  |
|    | LDI R16, DATA<br>OUT TWDR, R16<br>LDI R16, (1<<TWINT)   (1<<TWEN)<br>OUT TWCR, R16  | TWDR = DATA;<br>TWCR = (1<<TWINT)   (1<<TWEN);  | ;TWDRにデータ設定<br>;データ送信開始のため<br>;TWCRのTWINTを解除(0)                  |
| 6. | WAIT3: IN R16, TWCR<br>SBRS R16, TWINT<br>RJMP WAIT3                                | while (!(TWCR & (1<<TWINT)));                   | ;TWINT=1まで待機<br>;(データ送出完了と<br>ACK/NACK受信完了待機)                    |
| 7. | IN R16, TWSR<br>ANDI R16, \$F8<br>CPI R16, MT_DATA_ACK<br>BRNE ERROR                | if ((TWSR & 0xF8) != MT_DATA_ACK)<br>ERROR();   | ;TWI状態レジスタ値検査<br>;前置分周選択ビットの遮蔽<br>;MT_DATA_ACKと違う状態符号で<br>;異常処理へ |
|    | LDI R16, (1<<TWINT)   (1<<TWSTO)<br>  (1<<TWEN)<br>OUT TWCR, R16                    | TWCR = (1<<TWINT)   (1<<TWSTO)<br>  (1<<TWEN);  | ;停止条件送出  |

## 21.7. 転送種別

TWIは以下の4つの主な動作種別の1つで動けます。

- 送信主装置(MT)
- 受信主装置(MR)
- 送信従装置(ST)
- 受信従装置(SR)

これら種別の多くは同じ応用に使えます。例えば、TWI方式のEEPROM内にデータを書くのにTWIはMT動作を、EEPROMからデータを読み戻すのにMR動作を使えます。システム内に他の主装置が存在する場合、それらのいくつかがTWIにデータを送信するかもしれません。するとSR動作が使われるでしょう。どの動作種別が適正かを決めるのは応用ソフトウェアです。

次項はこれら動作種別の各々を記述します。起こり得る状態符号は各動作種別のデータ伝送詳細図に沿って示されます。これらの図は次の略号を含みます。

|           |                           |
|-----------|---------------------------|
| S         | 開始(START)条件               |
| Rs        | 再送開始(REPEATED START)条件    |
| R         | 読み出し指定ビット (SDA=High)      |
| W         | 書き込み指定ビット (SDA=Low)       |
| A         | 確認応答(ACK)ビット (SDA=Low)    |
| $\bar{A}$ | 非確認応答(NACK)ビット (SDA=High) |
| Data      | 8ビットデータバイト                |
| P         | 停止(STOP)条件                |
| SLA       | 従装置アドレス                   |


図21-12.～18.内の楕円(訳注:原文は円)はTWI制御レジスタ(TWCR)のTWI割り込み要求フラグ(TWINT)が設定(1)されたことを示すのに使われます。この楕円内の番号は前置分周選択ビットが0で遮蔽されたTWI状態レジスタ(TWSR)に保持した状態符号を表します。これら位置での動きはTWI転送の継続または完了が応用(ソフトウェア)によって行われなければなりません。TWI転送はソフトウェアによってTWINTフラグが解除(0)されるまで一時停止されます。

TWI割り込み要求フラグ(TWINT)が設定(1)される時のTWI状態レジスタ(TWSR)の状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対する必要なソフトウェア動作や後続の直列転送の詳細は表21-2.～5.で与えられます。これらの表に於いて前置分周選択ビットが0で遮蔽されていることに注意してください。

### 21.7.1. 送信主装置動作

送信主装置(MT)動作では何バイトかのデータが受信従装置へ送信されます(図21-11をご覧ください)。主装置動作へ移行するには開始条件が送出されなければなりません。それに続くアドレスパケットの形式がMTまたは受信主装置(MR)のどちらへ移行すべきかを決めます。SLA+Wが送信されるとMT動作へ移行し、SLA+Rが送信されるとMR動作へ移行します。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。

図21-11. 送信主装置動作でのデータ転送



開始条件はTWCRに次の値を書くことによって送出されます。

| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 1     | 0     | X    | 1    | 0 | X    |

TWENは2線直列インターフェース(TWI)を許可するために設定(1)されなければなりません。TWSTAは開始条件を送出するために1を書かれねばならず、TWINTはTWINTフラグを解除(0)するために1を書かれなければなりません。そしてTWIは2線直列バスを検査し、バスが開放になると直ぐに開始条件を生成します。開始条件が送出されてしまった後、TWINTフラグがハードウェアによって設定(1)され、TWSRの状態符号が\$08になります(表21-2をご覧ください)。送信主装置へ移行するにはSLA+Wが送信されなければなりません。これはTWDRにSLA+Wを書くことによって行います。その後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべきです。これはTWCRに次の値を書くことによって成し遂げられます。

| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 0     | 0     | X    | 1    | 0 | X    |

SLA+Wが送信されて応答ビットが受信されてしまうと、TWINTが再び設定(1)され、TWSRの状態符号の数値が利用可能になります。主装置動作で可能性のある状態符号は\$18,\$20,\$38です。これら状態符号の各々に対する適切な動作は表21-2で詳述されます。

SLA+Wが正常に送信されてしまうと、データパケットが送信されるべきです。これはTWDRにデータパケットを書くことによって行われます。TWDRはTWINTが1の時にだけ書かれなければなりません。さもなければ、そのアクセスは破棄され、TWCRで上書き発生(TWWC)フラグが設定(1)されます。TWDR更新後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべきです。これはTWCRに次の値を書くことによって成し遂げられます。

| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 0     | 0     | X    | 1    | 0 | X    |

最後のパケットが送られてしまってこの手順が繰り返され、この転送は停止条件または再送開始条件を生成することによって終了されます。停止条件はTWCRに次の値を書くことによって生成されます。

| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 0     | 1     | X    | 1    | 0 | X    |

再送開始条件はTWCRに次の値を書くことによって生成されます。


| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 1     | 0     | X    | 1    | 0 | X    |

再送開始条件(状態符号\$10)後、2線直列インターフェースは停止条件を送出せずに再び同じ従装置または新しい従装置にアクセスできます。再送開始条件は主装置がバスの制御を失わずに送信主装置、受信主装置間の切り替えを可能にします(訳注:原文では従装置も含まれていますが、基本動作に対して不適切なため削除しました)。

表21-2. 送信主装置動作の状態符号 (注: TWSRの前置分周選択ビットは0の前提)

| 状態符号<br>(TWSR) | 直前の動作と<br>バスの状態             | ソフトウェアの対応 |        |       |       | TWCR設定によるハードウェア動作 |                     |
|----------------|-----------------------------|-----------|--------|-------|-------|-------------------|---------------------|
|                |                             | TWDR操作    | TWCR設定 |       |       |                   |                     |
|                |                             |           | TWSTA  | TWSTO | TWINT | TWEA              |                     |
| \$08           | 開始条件送信                      | SLA+W設定   | 0      | 0     | 1     | X                 | SLA+W送信、ACKかNACK受信  |
| \$10           | 再送開始条件送信                    | SLA+W設定   | 0      | 0     | 1     | X                 | SLA+W送信、ACKかNACK受信  |
|                |                             | SLA+R設定   | 0      | 0     | 1     | X                 | SLA+R送信、受信主装置動作へ移行  |
| \$18           | SLA+W送信<br>ACK受信            | データ設定     | 0      | 0     | 1     | X                 | データ送信、ACKかNACK受信    |
|                |                             | なし        | 1      | 0     | 1     | X                 | 再送開始条件送信            |
|                |                             |           | 0      | 1     | 1     | X                 | 停止条件送信、TWSTO=0      |
|                |                             |           | 1      | 1     | 1     | X                 | 停止条件→開始条件送信、TWSTO=0 |
| \$20           | SLA+W送信<br>NACK受信           | データ設定     | 0      | 0     | 1     | X                 | データ送信、ACKかNACK受信    |
|                |                             | なし        | 1      | 0     | 1     | X                 | 再送開始条件送信            |
|                |                             |           | 0      | 1     | 1     | X                 | 停止条件送信、TWSTO=0      |
|                |                             |           | 1      | 1     | 1     | X                 | 停止条件→開始条件送信、TWSTO=0 |
| \$28           | データパケット送信<br>ACK受信          | データ設定     | 0      | 0     | 1     | X                 | データ送信、ACKかNACK受信    |
|                |                             | なし        | 1      | 0     | 1     | X                 | 再送開始条件送信            |
|                |                             |           | 0      | 1     | 1     | X                 | 停止条件送信、TWSTO=0      |
|                |                             |           | 1      | 1     | 1     | X                 | 停止条件→開始条件送信、TWSTO=0 |
| \$30           | データパケット送信<br>NACK受信         | データ設定     | 0      | 0     | 1     | X                 | データ送信、ACKかNACK受信    |
|                |                             | なし        | 1      | 0     | 1     | X                 | 再送開始条件送信            |
|                |                             |           | 0      | 1     | 1     | X                 | 停止条件送信、TWSTO=0      |
|                |                             |           | 1      | 1     | 1     | X                 | 停止条件→開始条件送信、TWSTO=0 |
| \$38           | SLA+W, データパケットで<br>バス競合調停敗退 | なし        | 0      | 0     | 1     | X                 | バス開放、未指定従装置動作へ移行    |
|                |                             | 1         | 0      | 1     | X     | バス開放時に開始条件送信      |                     |


図21-12. 送信主装置動作の形式と状態



### 21.7.2. 受信主装置動作

受信主装置(MR)動作では何バイトかのデータが送信従装置から受信されます(図21-13をご覧ください)。主装置動作へ移行するには開始条件が送出されなければなりません。それに続くアドレスパケットの形式が送信主装置(MT)またはMRのどちらへ移行すべきかを決めます。SLA+Wが送信されるとMT動作へ移行し、SLA+Rが送信されるとMR動作へ移行します。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。

図21-13. 受信主装置動作でのデータ転送



開始条件はTWCRに次の値を書くことによって送出されます。

| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 1     | 0     | X    | 1    | 0 | X    |

TWENは2線直列インターフェース(TWI)を許可するために設定(1)されなければなりません。TWSTAは開始条件を送出するために1を書かれねばならず、TWINTはTWINTフラグを解除(0)するために1を書かれなければなりません。そしてTWIは2線直列バスを検査し、バスが開放になると直ぐに開始条件を生成します。開始条件が送出されてしまった後、TWINTフラグがハードウェアによって設定(1)され、TWSRの状態符号が\$08になります(表21-3をご覧ください)。受信主装置へ移行するにはSLA+Rが送信されなければなりません。これはTWDRにSLA+Rを書くことによって行います。その後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべきです。これはTWCRに次の値を書くことによって成し遂げられます。

| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 0     | 0     | X    | 1    | 0 | X    |

SLA+Rが送信されて応答ビットが受信されてしまうと、TWINTが再び設定(1)され、TWSRの状態符号の数値が利用可能になります。主装置動作で可能性のある状態符号は\$38,\$40,\$48です。これら状態符号の各々に対する適切な動作は表21-3で詳述されます。

ハードウェアによってTWINTフラグが設定(1)されると、受信したデータがTWDRから読みます。この手順は最後のバイトが受信されてしまふまで繰り返されます。最後のバイトが受信されてしまった後、受信主装置は最後に受信したデータバイト後のNACK送信によって送信従装置へ通知すべきです。この転送は停止条件または再送開始条件を生成することによって終了されます。停止条件はTWCRに次の値を書くことによって生成されます。

| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 0     | 1     | X    | 1    | 0 | X    |

再送開始条件はTWCRに次の値を書くことによって生成されます。


| ビット  | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |
|------|-------|------|-------|-------|------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE |
| 設定値  | 1     | X    | 1     | 0     | X    | 1    | 0 | X    |

再送開始条件(状態符号\$10)後、2線直列インターフェースは停止条件を送出せずに再び同じ従装置または新しい従装置にアクセスできます。再送開始条件は主装置がバスの制御を失わずに送信主装置、受信主装置間の切り替えを可能にします(訳注:原文では従装置も含まれていますが、基本動作に対して不適切なため削除しました)。

表21-3. 受信主装置動作の状態符号 (注: TWSRの前置分周選択ビットは0の前提)

| 状態符号<br>(TWSR) | 直前の動作と<br>バスの状態         | ソフトウェアの対応 |        |       |       | TWCR設定によるハードウェア動作 |                     |
|----------------|-------------------------|-----------|--------|-------|-------|-------------------|---------------------|
|                |                         | TWDR操作    | TWCR設定 |       |       |                   |                     |
|                |                         |           | TWSTA  | TWSTO | TWINT | TWEA              |                     |
| \$08           | 開始条件送信                  | SLA+R設定   | 0      | 0     | 1     | X                 | SLA+R送信、ACKかNACK受信  |
| \$10           | 再送開始条件送信                | SLA+R設定   | 0      | 0     | 1     | X                 | SLA+R送信、ACKかNACK受信  |
|                |                         | SLA+W設定   | 0      | 0     | 1     | X                 | SLA+W送信、送信主装置動作へ移行  |
| \$38           | SLA+Rで調停敗退<br>またはNACK受信 | なし        | 0      | 0     | 1     | X                 | バス開放、未指定従装置動作へ移行    |
|                |                         |           | 1      | 0     | 1     | X                 | バス開放時に開始条件送信        |
| \$40           | SLA+R送信<br>ACK受信        | なし        | 0      | 0     | 1     | 0                 | データ受信、NACK応答        |
|                |                         |           | 0      | 0     | 1     | 1                 | データ受信、ACK応答         |
| \$48           | SLA+R送信<br>NACK受信       | なし        | 1      | 0     | 1     | X                 | 再送開始条件送信            |
|                |                         |           | 0      | 1     | 1     | X                 | 停止条件送信、TWSTO=0      |
|                |                         |           | 1      | 1     | 1     | X                 | 停止条件→開始条件送信、TWSTO=0 |
| \$50           | データ バイ特受信<br>ACK応答      | データ取得     | 0      | 0     | 1     | 0                 | データ受信、NACK応答        |
|                |                         |           | 0      | 0     | 1     | 1                 | データ受信、ACK応答         |
| \$58           | データ バイ特受信<br>NACK応答     | データ取得     | 1      | 0     | 1     | X                 | 再送開始条件送信            |
|                |                         |           | 0      | 1     | 1     | X                 | 停止条件送信、TWSTO=0      |
|                |                         |           | 1      | 1     | 1     | X                 | 停止条件→開始条件送信、TWSTO=0 |


図21-14. 受信主装置動作の形式と状態



### 21.7.3. 受信従装置動作

受信従装置(SR)動作では何バイトかのデータが送信主装置から受信されます(図21-15をご覧ください)。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。

図21-15. 受信従装置動作でのデータ転送



受信従装置動作を始めるにはTWARとTWCRが次のように初期化されなければなりません。

| ビット  | 7            | 6    | 5    | 4    | 3    | 2    | 1    | 0     |
|------|--------------|------|------|------|------|------|------|-------|
| TWAR | TWA6         | TWA5 | TWA4 | TWA3 | TWA2 | TWA1 | TWA0 | TWGCE |
| 設定値  | 装置自身の従装置アドレス |      |      |      |      |      |      |       |

上位7ビットは主装置によってアドレス指定される時に2線直列インターフェースが応答するアドレスです。最下位(TWGCE)ビットが設定(1)されるなら、TWIは一斉呼び出し(\$00)に応答し、さもなければ一斉呼び出しアドレスを無視します。

| ビット  | 7     | 6    | 5     | 4     | 3   | 2    | 1 | 0    |
|------|-------|------|-------|-------|-----|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | WWC | TWEN | - | TWIE |
| 設定値  | 0     | 1    | 0     | 0     | 0   | 1    | 0 | X    |

TWENは2線直列インターフェース(TWI)を許可するために1を書かれなければなりません。TWEAは装置自身の従装置アドレスまたは一斉呼び出しアドレスの確認応答(ACK)を許可するために1を書かれなければなりません。TWSTAとTWSTOは0を書かれなければなりません。

TWARとTWCRが初期化されてしまうと、TWIは自身の従装置アドレス(または許可なら、一斉呼び出しアドレス)とそれに続くデータ方向ビットによってアドレス指定されるまで待機します。方向ビットが0(W)ならばTWIは受信従装置で動作し、さもなくば(1(R)ならば)送信従装置へ移行されます。自身の従装置アドレスとWビットが受信されてしまった後にTWINTフラグが設定(1)され、TWSRから有効な状態符号が読みます。この状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対して行うべき適切な動作は表21-4で詳述されます。受信従装置動作はTWIが主装置動作の間で調停に敗れた場合にも移行されるかもしれません。(状態符号\$68,\$78をご覧ください)。

転送中にTWEAビットがリセット(0)されると、TWIは次に受信したデータバイト後のSDAに非確認応答(NACK)(SDA=High)を返します。これは従装置がこれ以上受信できないことを示すのに使えます。TWEAが0の間中、TWIは自身の従装置アドレスに応答しませんが、2線直列バスは未だ監視され、アドレス認証はTWEAの設定(1)によって何時でも再開できます。これはTWEAビットがTWIを2線直列バスから一時的に隔離するのに使えることを意味します。


アイドル動作を除く休止形態ではTWIへのクロック系がOFFにされます。TWEAビットが設定(1)されていると、このインターフェースはクロック元として2線直列バスクロック(SCL)を使うことにより、自身の従装置アドレスと一斉呼び出しに未だ確認応答できます。その後デバイスが休止形態から起動し、TWIは起動中からTWINTフラグが(1書き込みによって)解除(0)されるまでSCLクロックをLowに保ちます。その後のデータ受信はAVRクロックが通常通り走行することで通常通りに行われます。AVRが長い起動時間に設定されていると、SCL信号線が長時間Lowに保持され、他のデータ送信を阻止するかもしれないことに気付いてください。

これらの(アイドル動作を除く)休止形態から起動すると、2線直列インターフェースデータレジスタ(TWDR)がバスで渡す最後のバイトを反映しないことに注意してください。

表21-4. 受信從装置動作の状態符号 (注: TWSRの前置分周選択ビットは0の前提)

| 状態符号<br>(TWSR) | 直前の動作と<br>バスの状態                          | ソフトウェアの応答 |       |       |      | TWCR設定によるハードウェア動作 |                                 |
|----------------|--|-----------|-------|-------|------|-------------------|---------------------------------|
|                |  | TWCR設定    |       |       |      |                   |                                 |
|                |  | TWSTA     | TWSTO | TWINT | TWEA |                   |                                 |
| \$60           | 自宛SLA+W受信<br>ACK応答                       | なし        | X     | 0     | 1    | 0                 | データ受信、NACK応答                    |
|                |  |           | X     | 0     | 1    | 1                 | データ受信、ACK応答                     |
| \$68           | 主装置のSLA+R/Wで<br>調停敗退/自宛SLA+<br>W受信/ACK応答 | なし        | X     | 0     | 1    | 0                 | データ受信、NACK応答                    |
|                |  |           | X     | 0     | 1    | 1                 | データ受信、ACK応答                     |
| \$70           | 一斉呼び出し受信<br>ACK応答                        | なし        | X     | 0     | 1    | 0                 | データ受信、NACK応答                    |
|                |  |           | X     | 0     | 1    | 1                 | データ受信、ACK応答                     |
| \$78           | 主装置のSLA+R/Wで<br>調停敗退/一斉呼び<br>出し受信/ACK応答  | なし        | X     | 0     | 1    | 0                 | データ受信、NACK応答                    |
|                |  |           | X     | 0     | 1    | 1                 | データ受信、ACK応答                     |
| \$80           | 自宛データバイト受信<br>ACK応答                      | データ取得     | X     | 0     | 1    | 0                 | データ受信、NACK応答                    |
|                |  |           | X     | 0     | 1    | 1                 | データ受信、ACK応答                     |
| \$88           | 自宛データバイト受信<br>NACK応答                     | データ取得     | 0     | 0     | 1    | 0                 | 未指定従装置動作へ移行、応答禁止                |
|                |  |           | 0     | 0     | 1    | 1                 | 未指定従装置動作へ移行、応答対応                |
|                |  |           | 1     | 0     | 1    | 0                 | 未指定従装置動作へ移行、応答禁止<br>バス開放で開始条件送信 |
|                |  |           | 1     | 0     | 1    | 1                 | 未指定従装置動作へ移行、応答対応<br>バス開放で開始条件送信 |
| \$90           | 一斉呼び出しのデータ<br>バイト受信/ACK応答                | データ取得     | X     | 0     | 1    | 0                 | データ受信、NACK応答                    |
|                |  |           | X     | 0     | 1    | 1                 | データ受信、ACK応答                     |
| \$98           | 一斉呼び出しのデータ<br>バイト受信<br>NACK応答            | データ取得     | 0     | 0     | 1    | 0                 | 未指定従装置動作へ移行、応答禁止                |
|                |  |           | 0     | 0     | 1    | 1                 | 未指定従装置動作へ移行、応答対応                |
|                |  |           | 1     | 0     | 1    | 0                 | 未指定従装置動作へ移行、応答禁止<br>バス開放で開始条件送信 |
|                |  |           | 1     | 0     | 1    | 1                 | 未指定従装置動作へ移行、応答対応<br>バス開放で開始条件送信 |
| \$A0           | 自指定中の<br>停止条件または<br>再送開始条件検出             | なし        | 0     | 0     | 1    | 0                 | 未指定従装置動作へ移行、応答禁止                |
|                |  |           | 0     | 0     | 1    | 1                 | 未指定従装置動作へ移行、応答対応                |
|                |  |           | 1     | 0     | 1    | 0                 | 未指定従装置動作へ移行、応答禁止<br>バス開放で開始条件送信 |
|                |  |           | 1     | 0     | 1    | 1                 | 未指定従装置動作へ移行、応答対応<br>バス開放で開始条件送信 |


図21-16. 受信從装置動作の形式と状態



#### 21.7.4. 送信従装置動作

送信従装置(ST)動作では何バイトかのデータが送信主装置へ送信されます(図21-17をご覧ください)。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。

図21-17. 送信従装置動作でのデータ転送



送信従装置動作を始めるにはTWARとTWCRが次のように初期化されなければなりません。

| ビット  | 7            | 6    | 5    | 4    | 3    | 2    | 1    | 0     |
|------|--------------|------|------|------|------|------|------|-------|
| TWAR | TWA6         | TWA5 | TWA4 | TWA3 | TWA2 | TWA1 | TWA0 | TWGCE |
| 設定値  | 装置自身の従装置アドレス |      |      |      |      |      |      |       |

上位7ビットは主装置によってアドレス指定される時に2線直列インターフェースが応答するアドレスです。最下位(TWGCE)ビットが設定(1)されるなら、TWIは一斉呼び出し(\$00)に応答し、さもなければ一斉呼び出しアドレスを無視します。

| ビット  | 7     | 6    | 5     | 4     | 3     | 2    | 1 | 0    |
|------|-------|------|-------|-------|-------|------|---|------|
| TWCR | TWINT | TWEA | TWSTA | TWSTO | TTWWC | TWEN | - | TWIE |
| 設定値  | 0     | 1    | 0     | 0     | 0     | 1    | 0 | X    |

TWENは2線直列インターフェース(TWI)を許可するために1を書かれなければなりません。TWEAは装置自身の従装置アドレスまたは一斉呼び出しアドレスの確認応答(ACK)を許可するために1を書かれなければなりません。TWSTAとTWSTOは0を書かれなければなりません。

TWARとTWCRが初期化されてしまうと、TWIは自身の従装置アドレス(または許可ならば一斉呼び出しアドレス)とそれに続くデータ方向ビットによってアドレス指定されるまで待機します。方向ビットが1(R)ならばTWIは送信従装置で動作し、さもなくば(0(W)ならば)受信従装置へ移行されます。自身の従装置アドレスとRビットが受信されてしまった後、TWINTフラグが設定(1)され、TWSRから有効な状態符号が読みます。この状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対して行うべき適切な動作は表21-5で詳述されます。送信従装置動作はTWIが主装置動作の間で調停に敗れた場合にも移行されるかもしれません(状態符号\$B0をご覧ください)。

転送中にTWEAビットが0を書かれると、TWIは転送の最後のバイトを送信します。受信主装置が最終バイト後にACKまたはNACKのどちらを送信するかによって状態\$C0か\$C8へ移行します。TWIはアドレス指定されていない従装置動作に切り替えられ、主装置が転送を続ける場合、その主装置を無視します。従って受信主装置は直列データとして全て1を受信します。従装置が最後のバイトを送信(TWEAが0で主装置からのNACKを予測)したとしても、主装置が(ACK送信によって)追加データバイトを要求すると状態\$C8へ移行します。

TWEAが0の間中、TWIは自身の従装置アドレスに応答しませんが、2線直列バスは未だ監視され、アドレス認証はTWEAの設定(1)によって何時でも再開できます。これはTWEAビットがTWIを2線直列バスから一時的に隔離するのに使えることを意味します。


アイドル動作を除く休止形態ではTWIへのクロック系がOFFにされます。TWEAビットが設定(1)されていると、このインターフェースはクロック元として2線直列バスクロック(SCL)を使うことにより、自身の従装置アドレスと一斉呼び出しに未だ確認応答できます。その後デバイスが休止形態から起動し、TWIは起動中からTWINTフラグが(1書き込みによって)解除(0)されるまでSCLクロックをLowに保ちます。その後のデータ受信はAVRクロックが通常通り走行することで通常通りに行われます。AVRが長い起動時間に設定されていると、SCL信号線が長時間Lowに保持され、他のデータ送信を阻止するかもしれないことに気付いてください。

これらの(アイドル動作を除く)休止形態から起動すると、2線直列インターフェースデータレジスタ(TWDR)がバスで渡す最後のバイトを反映しないことに注意してください。

表21-5. 送信従装置動作の状態符号(注: TWSRの前置分周選択ビットは0の前提)

| 状態符号<br>(TWSR) | 直前の動作と<br>バスの状態                          | ソフトウェアの応答 |        |       |       | TWCR設定によるハードウェア動作 |                                 |
|----------------|--|-----------|--------|-------|-------|-------------------|---------------------------------|
|                |  | TWDR操作    | TWCR設定 |       |       |                   |                                 |
|                |  |           | TWSTA  | TWSTO | TWINT | TWEA              |                                 |
| \$A8           | 自宛SLA+R受信<br>ACK応答                       | データ設定     | X      | 0     | 1     | 0                 | 最終データバイト送信、NACK受信予定             |
|                |  |           | X      | 0     | 1     | 1                 | データバイト送信、ACK受信予定                |
| \$B0           | 主装置のSLA+R/Wで<br>調停敗退/自宛SLA+<br>R受信/ACK応答 | データ設定     | X      | 0     | 1     | 0                 | 最終データバイト送信、NACK受信予定             |
|                |  |           | X      | 0     | 1     | 1                 | データバイト送信、ACK受信予定                |
| \$B8           | データバイト送信<br>ACK受信                        | データ設定     | X      | 0     | 1     | 0                 | 最終データバイト送信、NACK受信予定             |
|                |  |           | X      | 0     | 1     | 1                 | データバイト送信、ACK受信予定                |
| \$C0           | データバイト送信<br>NACK受信                       | なし        | 0      | 0     | 1     | 0                 | 未指定従装置動作へ移行、応答禁止                |
|                |  |           | 0      | 0     | 1     | 1                 | 未指定従装置動作へ移行、応答対応                |
|                |  |           | 1      | 0     | 1     | 0                 | 未指定従装置動作へ移行、応答禁止<br>バス開放で開始条件送信 |
|                |  |           | 1      | 0     | 1     | 1                 | 未指定従装置動作へ移行、応答対応<br>バス開放で開始条件送信 |
| \$C8           | 最終データバイト送信<br>(TWEA=0)<br>ACK受信          | なし        | 0      | 0     | 1     | 0                 | 未指定従装置動作へ移行、応答禁止                |
|                |  |           | 0      | 0     | 1     | 1                 | 未指定従装置動作へ移行、応答対応                |
|                |  |           | 1      | 0     | 1     | 0                 | 未指定従装置動作へ移行、応答禁止<br>バス開放で開始条件送信 |
|                |  |           | 1      | 0     | 1     | 1                 | 未指定従装置動作へ移行、応答対応<br>バス開放で開始条件送信 |

図21-18. 送信従装置動作の形式と状態



### 21.7.5. その他の状態

定義したTWI状態に従わない2つの状態符号があります。表21-6をご覧ください。

状態\$F8はTWI割り込み要求フラグ(TWINT)が設定(1)されないので適切な情報が利用できないことを示します。これは他の状態間でTWIが直列転送に関係しない時に起きます。

状態\$00は2線直列バス転送中にバス異常が起きたことを示します。バス異常はフレーム形式の不正な位置で開始(START)条件または停止(STOP)条件が起きる時に発生します。このような不正位置の例はアドレスバイト、データバイト、確認応答(ACK)ビットの直列転送中です。バス異常が起きるとTWINTが設定(1)されます。バス異常から回復するには、停止(STOP)条件生成許可(TWSTO)ビットが設定(1)され、TWINTが論理1書き込みによって解除(0)されなければなりません。これはTWIをアドレス指定されていない従装置動作にさせ、TWSTOビットを解除(0)させます(TWCRの他のビットは影響されません)。SDAとSCL信号は開放され、停止条件は送出されません。

表21-6. その他の状態符号(注: TWSRの前置分周選択ビットは0の前提)

| 状態符号<br>(TWSR) | 直前の動作と<br>バスの状態        | ソフトウェアの応答 |        |       |       | TWCR設定によるハードウェア動作 |                            |
|----------------|------------------------|-----------|--------|-------|-------|-------------------|----------------------------|
|                |                        | TWDR操作    | TWCR設定 |       |       |                   |                            |
|                |                        |           | TWSTA  | TWSTO | TWINT | TWEA              |                            |
| \$F8           | 適切な状態情報なし<br>TWINT=0   | なし        | -      | -     | -     | -                 | 待機または現在の転送続行               |
| \$00           | 不正な開始条件/停<br>止条件でのバス異常 | なし        | 0      | 1     | 1     | X                 | 停止条件を送出せずにバスを開放<br>TWSTO=0 |

### 21.7.6. 各種TWI動作種別の組み合わせ

いくつかの場合で望んだ動作を満たすために各々のTWI動作種別は組み合わされなければなりません。例えば直列EEPROMからのデータ読み出しを考えてください。一般的にこのような転送は次の段階を含みます。

1. 転送が開始されなければなりません。
2. EEPROMは読み出すべき場所を指示されなければなりません。
3. 読み出しが実行されなければなりません。
4. 転送が終了されなければなりません。

データが主装置から従装置へとその逆の両方向へ転送されることに注意してください。主装置はどの場所を読みたいかを従装置に指示しなければならず、送信主装置動作の使用を必要とします。その後にデータを従装置から読まねばならず、受信主装置動作の使用を意味します。従って転送方向が切り替えられなければなりません。主装置はこれら全ての段階中にバスの制御を保持しなければならず、この手順は排他的(非分断)操作として行われるべきです。複数主装置システムでこの原則に違反すると、他の主装置が2と3の段階間でEEPROM内のデータポインタを変更するかもしれません。(元の)主装置は不正なデータ位置を読むでしょう。このような転送方向の切り替えはアドレスバイトの送信とデータの受信間で再送開始条件を送出することによって成し遂げられます。再送開始条件後も主装置はバスの占有権を保持します。次の図はこの転送の流れを示します。


図21-19. 直列EEPROMアクセスでの各種TWI動作種別の組み合わせ



### 21.8. 複数主装置システムでのバス競合と調停

複数の主装置が同じバスに接続されると、それらの1つまたはそれ以上によって同時に送信が開始されるかもしれません。TWIは主装置の1つが転送を続けることを許され、手順内でデータが失われないような方法でこのような状態が扱われるなどを標準で保証します。2つの主装置が受信従装置へデータを送信することを試みる場合の調停状況の例は以下で図示されます。

図21-20. バスの競合調停例




以下で示されるように様々な異なる状況が調停中に起こるかもしれません。

- ・複数の主装置が同じ従装置に全く同じ通信を実行する場合。この場合、主/従装置のどちらがバスの衝突について知りません。
- ・複数の主装置が異なるデータまたは方向ビット(R/W)で同じ従装置をアクセスする場合。この場合、R/Wビットまたはデータビットのどちらかで調停が起きます。他の主装置がSDAに0を出力する間に1を出力しようとする主装置が調停に敗れます。敗れた主装置は応用ソフトウェアの処置によって未指定従装置動作に切り替えるか、またはバスが開放になるまで待って新規開始条件を送出します。
- ・複数の主装置が異なる従装置をアクセスする場合。この場合、SLAビット内で調停が起きます。他の主装置がSDAに0を出力する間に1を出力しようとする主装置が調停に敗れます。SLA内で調停に敗れた主装置は勝った主装置によってアドレス指定されるかを検査するために従装置動作へ切り替えます。アドレス指定されると、R/Wビットの値によって受信従装置(SR)動作または送信従装置(ST)動作へ切り替えます。アドレス指定されないなら、応用ソフトウェアの処置によって未指定従装置動作に切り替えるか、またはバスが開放になるまで待って新規開始条件を送出します。

これは図21-21で要約されます。利用可能な状態符号は橢円(訳注: 原文は円)で与えられます。

図21-21. バスの競合調停によって発生する利用可能な状態符号



## 21.9. TWI用レジスタ

### 21.9.1. TWBR – TWI ビット速度レジスタ (TWI Bit Rate Register)

| ビット         | 7     | 6     | 5     | 4     | 3     | 2     | 1     | 0     |      |
|-------------|-------|-------|-------|-------|-------|-------|-------|-------|------|
| \$00 (\$20) | TWBR7 | TWBR6 | TWBR5 | TWBR4 | TWBR3 | TWBR2 | TWBR1 | TWBR0 | TWBR |
| Read/Write  | R/W   |      |
| 初期値         | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 0     |      |

- ビット7~0 – TWBR7~0 : TWI ビット速度選択 (TWI Bit Rate Register)

TWBRはビット速度発生器用の分周値を選びます。ビット速度発生器は主装置動作でのSCLクロック周波数を生成する周波数分周器です。ビット速度の計算については123頁の「[ビット速度発生器](#)」をご覧ください。

### 21.9.2. TWCR – TWI制御レジスタ (TWI Control Register)

TWCRはTWI動作の制御に使われます。TWIの許可、バス上に開始条件を印加することによる主装置のアクセス開始、受信装置の応答生成、停止条件の生成、バスにデータを送出するためのTWIデータレジスタ(TWDR)への書き込み中のバスの一時停止制御に使われます。TWDRがアクセス不能の間にTWDRへ書き込もうとする場合の上書き発生も示します。

| ビット         | 7     | 6    | 5     | 4     | 3    | 2    | 1 | 0    |      |
|-------------|-------|------|-------|-------|------|------|---|------|------|
| \$36 (\$56) | TWINT | TWEA | TWSTA | TWSTO | TWWC | TWEN | - | TWIE | TWCR |
| Read/Write  | R/W   | R/W  | R/W   | R/W   | R    | R/W  | R | R/W  |      |
| 初期値         | 0     | 0    | 0     | 0     | 0    | 0    | 0 | 0    |      |

- ビット7 – TWINT : TWI割り込み要求フラグ (TWI Interrupt Flag)

このビットはTWIが現在の作業を終了し、応用ソフトウェアの応答が予測されるとき、ハードウェアによって設定(1)されます。TWI制御レジスタ(TWCR)のTWI割り込み許可(TWIE)ビットとステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、MCUはTWI割り込みベクタへ飛びます。TWINTフラグが設定(1)の間中、SCLのLow期間は引き伸ばされます。TWINTフラグは論理1書き込みによってソフトウェアで解除(0)されなければなりません。このフラグが割り込みループを実行する時に自動的に解除(0)されないことに注意してください。このフラグの解除(0)がTWI動作を始めるので、このフラグを解除(0)する前にTWIアドレスレジスタ(TWAR)、TWIデータレジスタ(TWDR)、TWI状態レジスタ(TWSR)への全てのアクセスが完了していないことも注意してください。

- ビット6 – TWEA : 確認応答(ACK)許可 (TWI Enable Acknowledge Bit)

TWEAビットは確認応答(ACKパルス)の生成を制御します。TWEAビットが1を書かれ、次の条件に合致すると、TWIバスにACKパルスが生成されます。

- ・装置が自分用の従装置アドレスを受信した場合。
- ・TWIアドレスレジスタ(TWAR)の一斉呼び出し検出許可(TWGCE)ビットが設定(1)されている時に一斉呼び出しを受信した場合。
- ・主受信装置または従受信装置動作でデータバイトを受信した場合。

TWEAビットに0を書くことによって一時的かつ仮想的に装置を2線直列バスから切り離すことができます。アドレス認証はその後に再びTWEAビットへ1を書くことによって再開できます。

- ビット5 – TWSTA : 開始(START)条件生成許可 (TWI START Condition Bit)

2線直列バスの主装置になることを欲する時に応用はTWSTAビットに1を書きます。TWIハードウェアはバスが利用可能かを検査し、開放ならばバスに開始条件を生成します。しかし、バスが未開放の場合、TWIは停止条件が検出されるまで待ち、その後にバス主権を要求する新規開始条件を生成します。TWSTAは開始条件が送出されてしまった時にソフトウェアで解除(0)されなければなりません。

- ビット4 – TWSTO : 停止(STOP)条件生成許可 (TWI STOP Condition Bit)

主装置動作でTWSTOビットに1を書くことが2線直列バスに停止条件を生成します。停止条件がバスで実行されると、TWSTOビットは自動的に解除(0)されます。従装置動作でのTWSTOビットの設定(1)は異常状態からの回復に使えます。これは停止条件を生成しませんが、TWIは明確に指定されていない従装置動作に戻り、SCL、SDA信号線をHi-Z状態に開放します。

- ビット3 – TWWC : TWI上書き発生フラグ (TWI Write Collision Flag)

TWI割り込み要求フラグ(TWINT)が0の時にTWIデータレジスタ(TWDR)への書き込みを試みると、このTWWCフラグが設定(1)されます。このフラグはTWINTが1の時のTWDR書き込みによって解除(0)されます。

- ビット2 – TWEN : TWI動作許可 (TWI Enable Bit)

TWENビットはTWI動作を許可し、TWIインターフェースを活性(有効)にします。TWENが1を書かれると、TWIはSCL、SDAピンに接続したI/Oピンを制御できるようになり、スペイク濾波器とスリューレート制限器を許可します。このビットが0を書かれると、TWIがOFFにされ、どんな進行中の動作にも関係なく、全てのTWI送信が終了されます。

- ビット1 – 予約 (Reserved Bit)

このビットは予約されており、常に0として読みます。

- ビット0 – TWIE : TWI割り込み許可 (TWI Interrupt Enable)

このビットが1を書かれ、[ステータスレジスタ\(SREG\)](#)の全割り込み許可(I)ビットが設定(1)されていると、[TWI割り込み要求フラグ\(TWINT\)](#)が1である限り、TWI割り込み要求が活性に(発生)されます。

### 21.9.3. TWSR – TWI状態レジスタ (TWI Status Register)

| ビット         | 7    | 6    | 5    | 4    | 3    | 2 | 1     | 0     |      |
|-------------|------|------|------|------|------|---|-------|-------|------|
| \$01 (\$21) | TWS7 | TWS6 | TWS5 | TWS4 | TWS3 | - | TWPS1 | TWPS0 | TWSR |
| Read/Write  | R    | R    | R    | R    | R    | R | R/W   | R/W   |      |
| 初期値         | 1    | 1    | 1    | 1    | 1    | 0 | 0     | 0     |      |

- ビット7~3 – TWS7~3 : TWI状態 (TWI Status)

これら5ビットはTWI論理回路と2線直列バスの状態を反映します。各種状態符号は[「転送種別」](#)で記述されます。TWSRから読む値が5ビットの状態符号と2ビットの前置分周値の両方を含むことに注意してください。応用設計者は状態ビットを検査する時に前置分周器ビットを0で隠すべきです。これは前置分周器設定に関係なく状態検査を行います。この手法は特記事項を除いてこのデータシート内で使われます。

- ビット2 – 予約 (Reserved Bit)

このビットは予約されており、常に0として読みます。

- ビット1,0 – TWPS1,0 : TWI前置分周器選択 (TWI Prescaler Bits)

これらのビットは読み書きでき、ビット速度の前置分周器を制御します。

ビット速度を計算するには[123頁の「ビット速度発生器」](#)をご覧ください。TWPS1,0の値はこの式で使われます。

表21-7. TWIビット速度前置分周器選択

|       |   |   |    |    |
|-------|---|---|----|----|
| TWPS1 | 0 | 0 | 1  | 1  |
| TWPS0 | 0 | 1 | 0  | 1  |
| 分周値   | 1 | 4 | 16 | 64 |

### 21.9.4. TWDR – TWIデータレジスタ (TWI Data Register)

| ビット         | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |      |
|-------------|------|------|------|------|------|------|------|------|------|
| \$03 (\$23) | TWD7 | TWD6 | TWD5 | TWD4 | TWD3 | TWD2 | TWD1 | TWD0 | TWDR |
| Read/Write  | R/W  |      |
| 初期値         | 1    | 1    | 1    | 1    | 1    | 1    | 1    | 1    |      |

送信動作でのTWDRは送信されるべき次バイトを含みます。受信動作でのTWDRは最後に受信したバイトを含みます。TWDRはTWIがバイトを移動する手順でない間に書き込み可能です。これは[TWI制御レジスタ\(TWCR\)](#)の[TWI割り込み要求フラグ\(TWINT\)](#)がハードウェアによって設定(1)されると起きます。最初のTWI割り込みが起こる前にデータレジスタ(TWDR)は使用者によって初期化できないことに注意してください。TWDRのデータはTWINTが安定して設定(1)されている限り存続します。データが移動出力される間、バスのデータが同時に移動入力されます。TWI割り込みによる休止形態からの起動後を除いて、TWDRは常にバスに現れる最後のバイトを含みます。この例外の場合のTWDRの内容は不定です。バス調停に敗れた場合の主装置から従装置への移行でもデータは失われません。[確認応答\(ACK\)](#)ビットの扱いはTWI論理回路によって自動的に制御され、CPUはACKビットを直接的にアクセスできません。

- ビット7~0 – TWD7~0 : TWIデータ (TWI Data)

これら8ビットは送信されるべき次のデータバイト、または2線直列バスで最後に受信したデータバイトを構成します。

### 21.9.5. TWAR – TWI(従装置)アドレスレジスタ (TWI (Slave) Address Register)

| ビット         | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0     |      |
|-------------|------|------|------|------|------|------|------|-------|------|
| \$02 (\$22) | TWA6 | TWA5 | TWA4 | TWA3 | TWA2 | TWA1 | TWA0 | TWGCE | TWAR |
| Read/Write  | R/W   |      |
| 初期値         | 1    | 1    | 1    | 1    | 1    | 1    | 1    | 0     |      |

TWARは従装置の送受信装置として設定した時にTWIが応答する7ビット従装置アドレス(TWAR上位7ビットに)設定されるべきで、主装置動作では必要とされません。複数主装置のシステムでは、他の主装置によって従装置としてアドレス指定され得る主装置に於いて、TWARは設定されなければなりません。

TWARの最下位ビット(TWGCE)は一斉呼び出しアドレス(\$00)認証の許可に使われます。これらは受信した直列アドレスで従装置アドレス(と許可ならば一斉呼び出しアドレス)を捜す関連アドレス比較器です。一致が見つかると割り込み要求が生成されます。

- ビット7~1 – TWA6~0 : TWI従装置アドレス (TWI (Slave) Address)

これら7ビットはTWI部の従装置アドレスを構成します。

- ビット0 – TWGCE : 一斉呼び出し検出許可 (TWI General Call Recognition Enable Bit)


設定(1)なら、このビットは2線直列バスを伝って与えられる一斉呼び出しの認証(検出)を許可します。

## 22. アナログ比較器

### 22.1. 概要

アナログ比較器は非反転入力AIN0ピンと反転入力AIN1ピンの入力値を比較します。非反転AIN0ピンの電圧が反転AIN1ピンの電圧よりも高い時にACSRのアナログ比較器出力(ACO)ビットが設定(1)されます。この比較器出力はタイマ/カウンタ1の捕獲機能を起動するように設定できます。加えて、この比較器はアナログ比較器専用の独立した割り込みを起動できます。使用者は比較器出力の上昇端、下降端、またはその両方で割り込み起動を選べます。この比較器とその周辺論理回路の構成図は図22-1.で示されます。

図22-1. アナログ比較器部構成図



注: A/D多重器出力については表22-1.をご覧ください。

アナログ比較器ピン配置については5頁の図1-1.と44頁の表14-6.を参照してください。

### 22.2. アナログ比較器入力選択

アナログ比較器への反転入力を取り替えるのにADC7~0のどれかを選ぶことができます。A/D変換の多重器がこの入力選択に使われ、従ってこの機能を利用するにはA/D変換部がOFF(動作禁止)にされなければなりません。SFIORのアナログ比較器多重器許可(ACME)ビットが設定(1)され、A/D変換部がOFF(ADCSRAのADENビットが0)にされていれば、表22-1.で示されるようにADMUXのチャネル選択(MUX2~0)ビットがアナログ比較器への反転入力を取り替えるための入力ピンを選びます。ACMEが解除(0)、またはADENが設定(1)されると、AIN1がアナログ比較器への反転入力に印加されます。

表22-1. アナログ比較器反転入力選択

| ACME | ADEN | MUX2~0 | アナログ比較器反転入力 |
|------|------|--------|-------------|
| 0    | x    | x x x  | AIN1        |
|      |      | 1      | ADC0        |
|      |      | 0 0 0  | ADC1        |
|      |      | 0 0 1  | ADC2        |
|      |      | 0 1 0  | ADC3        |
|      |      | 0 1 1  | ADC4        |
|      |      | 1 0 0  | ADC5        |
|      |      | 1 0 1  | ADC6        |
| 1    | 0    | 1 1 0  | ADC7        |
|      |      | 1 1 1  |             |

### 22.3. アナログ比較器用レジスタ

#### 22.3.1. SFIOR - 特殊I/O機能レジスタ (Special Function I/O Register)

| ビット         | 7     | 6     | 5     | 4 | 3    | 2   | 1    | 0     | SFIOR |
|-------------|-------|-------|-------|---|------|-----|------|-------|-------|
| \$30 (\$50) | ADTS2 | ADTS1 | ADTS0 | - | ACME | PUD | PSR2 | PSR10 |       |
| Read/Write  | R/W   | R/W   | R/W   | R | R/W  | R/W | R/W  | R/W   |       |
| 初期値         | 0     | 0     | 0     | 0 | 0    | 0   | 0    | 0     |       |

- ビット3 – ACME : アナログ比較器多重器許可 (Analog Comparator Multiplexer Enable)

このビットが論理1を書かれ、A/D変換部がOFF(ADCSRAのADENビットが0)にされると、A/D変換の多重器がアナログ比較器への反転入力を選びます。このビットが論理0を書かれると、AIN1がアナログ比較器の反転入力に印加されます。このビットの詳細な記述については上の「アナログ比較器入力選択」をご覧ください。

### 22.3.2. ACSR – アナログ比較器 制御/状態レジスタ (Analog Comparator Control and Status Register)

| ビット         | 7   | 6    | 5   | 4   | 3    | 2    | 1     | 0     |      |
|-------------|-----|------|-----|-----|------|------|-------|-------|------|
| \$08 (\$28) | ACD | ACBG | ACO | ACI | ACIE | ACIC | ACIS1 | ACIS0 | ACSR |
| Read/Write  | R/W | R/W  | R   | R/W | R/W  | R/W  | R/W   | R/W   |      |
| 初期値         | 0   | 0    | 不定  | 0   | 0    | 0    | 0     | 0     |      |

- ビット7 – ACD : アナログ比較器禁止 (Analog Comparator Disable)

このビットが論理1を書かれると、アナログ比較器への電力がOFFにされます。このビットはアナログ比較器をOFFにするために何時でも設定(1)できます。これは活動動作やアイトル動作で電力消費を削減します。ACDビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、このビットが変更される時に割り込みが起こります。

- ビット6 – ACBG : 基準電圧選択 (Analog Comparator Bandgap Select)

このビットが設定(1)されると、内部基準電圧(公称1.23V)がアナログ比較器への非反転入力に取って代わります。このビットが解除(0)されると、AIN0がアナログ比較器の非反転入力に印加されます。[30頁の「内部基準電圧」](#)をご覧ください。

- ビット5 – ACO : アナログ比較器出力 (Analog Comparator Output)

アナログ比較器の出力は同期化され、その後に直接ACOへ接続されます。この同期化は1~2クロック周期の遅延をもたらします。

- ビット4 – ACI : アナログ比較器割り込み要求フラグ (Analog Comparator Interrupt Flag)

このビットは比較器出力での出来事がACSRのアナログ比較器割り込み条件(ACIS1,0)ビットによって定義した割り込み方法で起動する時に設定(1)されます。ACSRのアナログ比較器割り込み許可(ACIE)ビットが設定(1)され、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、アナログ比較器割り込みルーチンが実行されます。対応する割り込み処理ベクタを実行すると、ACIはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもACIは解除(0)されます。

- ビット3 – ACIE : アナログ比較器割り込み許可 (Analog Comparator Interrupt Enable)

ACIEビットが論理1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、アナログ比較器割り込みが活性(有効)にされます。論理0を書かれると、この割り込みは禁止されます。

- ビット2 – ACIC : アナログ比較器捕獲起動許可 (Analog Comparator Input Capture Enable)

論理1を書かれると、このビットはアナログ比較器によって起動されるタイマ/カウンタ1の捕獲機能を許可します。この場合、比較器出力は比較器にタイマ/カウンタ1捕獲割り込みの雑音消去機能と端(エッジ)選択機能を利用する捕獲入力前置論理回路へ直接的に接続されます。論理0を書かれると、アナログ比較器と捕獲機能間の接続は存在しません。比較器がタイマ/カウンタ1捕獲割り込みを起動するには、[タイマ/カウンタ割り込み許可レジスタ\(TIMSK\)](#)の捕獲割り込み許可(TICIE1)ビットが設定(1)されなければなりません。

- ビット1,0 – ACIS1,0 : アナログ比較器割り込み条件 (Analog Comparator Interrupt Mode Select)

これらのビットは比較器のどの事象がアナログ比較器割り込みを起動するのかを決めます。各種設定は表22-2で示されます。

ACIS1,ACIS0ビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、これらのビットが変更される時に割り込みが起きります。

表22-2. アナログ比較器割り込み条件選択

| ACIS1 | ACIS0 | 割り込み発生条件      |
|-------|-------|---------------|
| 0     | 0     | 比較器出力の変移(トグル) |
| 0     | 1     | (予約)          |
| 1     | 0     | 比較器出力の下降端     |
| 1     | 1     | 比較器出力の上昇端     |

## 23. A/D変換器

### 23.1. 特徴

- 10ビット分解能
- 積分非直線性誤差0.5 LSB
- 絶対精度 $\pm 2$  LSB
- 変換時間13~260μs
- 76.9kSPS(採取/s)まで(最大分解能で15kSPSまで)
- 8チャネルのシングルエンド入力多重器内蔵
- 7チャネルの差動入力チャネル
- $\times 10, \times 200$ の任意利得付き2つの差動入力チャネル
- A/D変換結果読み出しに対する任意の左揃え
- 0~VCC A/D変換入力電圧範囲
- 2.7~VCC 差動A/D変換電圧範囲
- 選択可能な2.56V A/D変換基準電圧
- 連続と単独の変換動作
- 割り込み元の自動起動によるA/D変換開始
- A/D変換完了割り込み
- 休止形態雑音低減機能

### 23.2. 概要

ATmega32Aは10ビット逐次比較A/D変換器が特徴です。このA/D変換器はポートAのピンから構成された8つのシングルエンド電圧入力を許す8チャネルアナログ多重器に接続されます。このシングルエンド電圧入力は0V(GND)が基準です。


デバイスは16通りの差動電圧入力も支援します。差動入力の2つ(ADC1, ADC0とADC3, ADC2)は、A/D変換前の差動入力電圧で0dB( $\times 1$ )、20dB( $\times 10$ )、46dB( $\times 200$ )の増幅段を提供する設定変更可能な利得段が装備されます。7つの差動アナログ入力は共通反転端子(ADC1)を共用し、一方他のADC入力は非反転入力端子として選べます。利得 $\times 1$ または $\times 10$ が使われる場合は8ビット分解能が期待でき、利得 $\times 200$ が使われる場合は7ビット分解能が期待できます。

このA/D変換器はA/D変換器への入力電圧が変換中に一定の値で保持されることを保証する採取&保持(S/H)回路を含みます。A/D変換部の構成図は図23-1で示されます。

A/D変換部には分離されたアナログ電源供給ピン(AVCC)があります。AVCCはVCCから $\pm 0.3$ Vよりも多く違ってはなりません。このピンの接続方法は146頁の「雑音低減技術」項をご覧ください。

公称2.56Vの内蔵基準電圧またはAVCCがチップ上で提供されます。この基準電圧は雑音特性向上のため、コンデンサによってAREFピンで外部的にデカップル(雑音分離)できます。

図23-1. A/D変換器部構成図



### 23.3. 操作

A/D変換部は逐次比較を通してアナログ入力電圧を10ビットのデジタル値に変換します。最小値はGNDを表し、最大値はAREFピンの電圧-1 LSBを表します。[A/D多重器選択レジスタ\(ADMUX\)](#)の基準電圧選択(REFS1,0)ビットへの書き込みにより、任意でAVCCまたは内部2.56V基準電圧がAREFピンに接続できます。この内部基準電圧は雑音耐性を改善するためにAREFピンで外部コンデンサによってデカップ(雑音結合減少)のようにできます。

アナログ入力チャネルと差動利得はADMUXのチャネル選択(MUX4~0)ビットへの書き込みによって選ばれます。GNDと固定基準電圧(1.23V内蔵基準電圧(VBG))だけでなく、どのADC入力ピン(ADC7~0)もがA/D変換器のシングルエンド入力として選べます。ADC入力ピンの選択は差動利得増幅器への反転と非反転入力として選べます。

差動チャネルが選ばれると、差動利得段は選んだ入力チャネル間の差電圧を選んだ増幅率で増幅します。それからこの増幅した値はA/D変換器の入力になります。シングルエンドチャネルが使われると、利得増幅器全体が迂回(無視)されます。

A/D変換部はA/D変換制御/状態レジスタ(ADCSRA)のA/D許可(ADEN)ビットの設定(1)によって(動作が)許可されます。基準電圧と入力チャネルの選択はADENが設定(1)されるまで実施しません。ADENが解除(0)されているとA/D変換部は電力を消費しないので、節電をする休止形態へ移行する前にA/D変換部をOFFに切り替えることが推奨されます。

A/D変換部はA/Dデータレジスタ(ADCH,ADCL)で示される10ビットの結果を生成します。既定では、この結果は右揃え(16ビットのビット0側10ビット)で示されますが、ADMUXで左揃え選択(ADLAR)ビットを設定(1)することにより、任意で左揃え(16ビットのビット15側10ビット)で示せます。


この結果が左揃え補正され、8ビットを越える精度が必要とされない場合はADCHを読むことで足ります。さもなければデータレジスタの内容が同じ変換に属すこと(からの結果)を保証するため、ADCLが最初に、次にADCHが読まれなければなりません。一度ADCLが読まれると、A/D変換器からのA/Dデータレジスタ(ADCH,ADCL)アクセスが阻止されます。これはADCLが読まれてしまい、ADCHが読まれる前に変換が完了すると、どちらのレジスタ(ADCH,ADCL)も更新されず、その変換からの結果が失われる意味します。ADCHが読まれると、ADCH,ADCLへのA/D変換器アクセスが再び許可されます。

A/D変換部には変換完了時に起動できる自身の割り込みがあります。A/DデータレジスタへのA/D変換器アクセスがADCLとADCHの読み込み間で禁止されている場合、例えその変換結果が失われても割り込みは起動します。

### 23.4. 変換の開始

単独変換はADCSRAで変換開始(ADSC)ビットに論理1を書くことによって開始されます。このビットは変換が進行中である限り、1に留まり、変換が完了されるとハードウェアによって解除(0)されます。変換が進行中に違う入力チャネルが選ばれると、A/D変換部はそのチャネル変更を実行する前に現在の変換を済ませます。

代わりに、変換は様々な起動元によって自動的に起動できます。自動起動はA/D制御/状態レジスタ(ADCSRA)のA/D変換自動起動許可(ADATE)ビットの設定(1)によって許可されます。起動元は特殊I/O機能レジスタ(SFIOR)のA/D変換起動元選択(ADTS2~0)ビットの設定によって選ばれます。選んだ起動信号上に上昇端が起きると、A/D変換用前置分周器がリセットし、変換が開始されます。これは一定間隔での変換開始の方法を提供します。変換完了時、起動信号が未だ設定(1)されている場合、新規の変換は開始されません。変換中にこの起動信号上で別の上昇端が起きると、その端(エッジ)は無視されます。指定した割り込みが禁止またはステータスレジスタ(SREG)の全割り込み許可(I)ビットが解除(0)でも、割り込み要求フラグが設定(1)されることに注意してください。従って割り込みを起こさずに変換が起動できます。けれども次の割り込み要因で新規変換を起動するために、割り込み要求フラグは解除(0)されなければなりません。



起動元としてA/D変換完了割り込み要求フラグ(ADIF)を使うことは、A/D変換器に実行中の変換が完了されたら直ちに新規変換を開始させます。そのためA/D変換器は連続動作で動き、継続的な採取(変換)とA/Dデータレジスタを更新します。最初の変換はADCSRAでADSCビットに論理1を書くことによって始めなければなりません。この動作でのA/D変換器はA/D変換完了割り込み要求フラグ(ADIF)が解除(0)されるかどうかに拘らず、連続的な変換を実行します。

自動起動が許可されている場合、ADCSRAのADSCビットに論理1を書くことによって単独変換を開始できます。ADSCは変換が進行中かを決めるためにも使えます。ADSCビットは変換がどう開始されたかに拘らず、変換中は1として読みます。

変換はA/D変換雑音低減機能の使用によっても開始され得ます。この機能はアイドル休止動作とA/D変換雑音低減休止動作中に変換を許可します。詳細については「雑音低減機能」をご覧ください。(訳注:共通性から2行追加)

### 23.5. 前置分周と変換タイミング

既定での逐次比較回路は最大分解能を得るのに50~200kHzの入力クロック周波数を必要とします。10ビットよりも低い分解能が必要とされるなら、A/D変換器への入力クロック周波数はより高い採取速度を得るために200kHzよりも高くできます。

A/D変換部は100kHz以上のどんなCPUクロックからも受け入れ可能なA/D変換クロック周波数を生成する前置分周器を含みます。この前置分周はA/D変換制御/状態レジスタ(ADCSRA)のA/Dクロック選択(ADPS2~0)ビットによって設定されます。前置分周器はADCSRAでA/D許可(ADEN)ビットの設定(1)によってA/D変換部がONにされた瞬間から計数を始めます。前置分周器はADENビットが設定(1)される限り走行を保ち、ADENが0の時は継続的にリセットします。

ADCSRAのA/D変換開始(ADSC)ビットの設定(1)によってシングルエンド入力の変換を起動すると、その変換は直後の変換クロックの上昇端で始まります。差動入力変換タイミングの詳細については144頁の「差動増幅チャネル」をご覧ください。

通常の変換は13変換クロック周期で行われます。A/D変換部がONされる(ADCSRAのADEN=1)後の最初の変換はアナログ回路を初期化するために25変換クロック周期で行われます。

実際の採取&保持(保持開始点)は通常変換の開始後1.5変換クロック周期、初回変換の開始後13.5変換クロック周期で行われます。変換が完了すると、結果がA/Dデータレジスタ(ADCH, ADCL)に書かれ、ADCSRAのA/D変換完了割り込み要求フラグ(ADIF)が設定(1)されます。単独変換動作(ADATE=0)では同時にADCSRAのA/D変換開始(ADSC)ビットが解除(0)されます。その後にソフトウェアは再びADSCを設定(1)でき、新規変換は変換クロックの最初の上昇端で開始されます。

自動起動が使われると、前置分周器は起動要因発生時にリセットされます。これは起動要因から変換開始までの一定の遅延を保証します。この動作での採取&保持は起動要因となる信号の上昇後、2変換クロック周期で採取が行われます。同期化論理回路(端エッジ)検出器に対して、追加の3 CPUクロック周期が費やされます。A/D変換完了以外の要因からの自動起動を伴う差動動作を使うとき、各変換は25変換クロックを必要とします。これはA/D変換器が毎変換後、禁止そして再許可されなければならないからです。

連続変換動作(ADATE=1)では変換完了後直ちに新規変換が開始され、一方ADSCは1に留まります。変換時間の概要については表23-1.をご覧ください。

図23-3. A/D変換前置分周器部構成




図23-4. 初回変換タイミング (単独変換動作)




図23-5. 通常変換タイミング (単独変換動作)




図23-6. 通常変換タイミング(自動起動変換動作)




図23-7. 連続変換動作タイミング




表23-1. A/D変換時間

| 変換種別           | 保持点          | 変換時間       |
|----------------|--------------|------------|
| 初回変換           | 13.5         | 25         |
| シングル エンド入力通常変換 | 1.5          | 13         |
| 自動起動変換         | 1.5 (2)      | 13.5       |
| 差動入力通常変換       | 1.5/2.5 (注1) | 13/14 (注1) |

注: 変換時間を除く各値は変換開始からの変換クロック数です。

注1: CKADC2の状態に依存(訳注: 共通性から追加)。

### 23.5.1. 差動増幅チャネル

差動増幅チャネルを使うとき、変換の±方向を考慮に入れる必要があります。

差動変換は変換クロックの半分に等しい内部クロックCKADC2に同期化されます。この同期化は採取&保持がCKADC2の特定端で起きるというような方法でA/D変換器インターフェースによって自動的に行われます。CKADC2がLowの時に使用者によって変換が開始されると(即ち全ての単独変換と連続変換の最初)、シングルエンド入力変換(次の前置分周したクロック周期から13変換クロック周期)と同じ変換時間になります。CKADC2がHighの時に使用者によって変換が開始されると、同期化機構のために14変換クロック周期になります。連続変換動作では直前の変換完了後、直ちに次の変換が開始され、この時にCKADC2がHighのため、自動的に開始される全ての連続変換(即ち、初回を除く全て)は14変換クロック周期になります。

利得段は全利得設定に於いて帯域幅4kHzで最適化されています。より高い周波数は非直線増幅に陥るかもしれません。利得段帯域幅よりも高い周波数成分を含む入力信号の場合、外部低域通過濾波器(ローパスフィルタ)が使われるべきです。A/D変換クロック周波数が利得段帯域幅制限と無関係なことに注意してください。例えばA/D変換クロック周期が6μsでは、このチャネルの帯域幅とは無関係に12k採取/sでの採取をチャネルに許せます。

差増増幅チャネルが使われ、自動起動によって変換が開始される場合、A/D変換部は変換の間、OFFに切り替えられなければなりません。自動起動が使われるとき、A/D用前置分周器は変換が開始される前にリセットされます。利得段は変換以前の安定したA/D変換クロックに関係するため、この変換は有効ではありません。各変換間のA/D変換部の動作禁止とその後の許可(ADCSRAのADENへの0書き込み後の1書き込み)では、延長した変換(初回変換)だけが実行されます。この延長した変換からの結果は有効です。詳細タイミングについては143頁の「前置分周と変換タイミング」をご覧ください。

## 23.6. チャネル変更と基準電圧選択

A/D多重器選択レジスタ(ADMUX)のチャネル選択(MUX4~0)ビットと基準電圧選択(REFS1,0)ビットはCPUが乱順にアクセスするための一時レジスタを通して単独緩衝されます。これはチャネルと基準電圧の選択が変換中の安全なところでだけ行うのを保証します。チャネルと基準電圧の選択は変換が開始されるまで継続的に更新されます。一旦変換が始まると、A/D変換器に対して充分な採取/変換時間を保証するためにチャネルと基準電圧の選択は固定されます。継続的な更新は変換完了(ADCSRAのADIF=1)前の最後の変換クロック周期で再開します。ADCSRAの変換開始(ADSC)ビットが書かれた後の次の変換クロックの上昇端で変換が始まることに注意してください。従って使用者はADSC書き込み後、1変換クロック周期(経過)まで新しいチャネルまたは基準電圧選択値をADMUXに書かないことを推奨されます。

自動起動が使われる場合、起動要因の正確な時間は確定できません。変換が新規設定によって影響されるように制御するにはADMUXの更新時に特別な注意が祓われなければなりません。

ADCSRAのA/D許可(ADEN)とA/D変換自動起動許可(ADATE)の両方が1を書かれると、何時でも割り込みが起き得ます。この期間でADMUXが変更されると、使用者は次の変換が旧設定または新設定どちらが基準にされるかを知ることができません。ADMUXは次の方法で安全に更新できます。

- ADENまたはADATEが解除(0)されているとき。
- 変換開始後、最低1変換クロック周期経過後の変換中。
- 変換後から、変換起動元として使った割り込みフラグが解除(0)される直前まで。

これら条件の1つでADMUXを更新すると、新設定は次のA/D変換に影響を及ぼします。

差動入力チャネルを変更する時に特別な注意が祓われるべきです。一旦差動入力チャネルが選ばれてしまうと、利得段は新しい値に安定するのに125μs程度かかるかもしれません。従って変換は新規差動入力チャネル選択後の最初の125μs内に開始されるべきではありません。または、この期間内に得た変換結果は破棄されるべきです。

(ADMUXのREFS1,0ビットの変更による)A/D変換器基準電圧変更後の最初の差動入力変換に対して、同じ設定(安定)時間が厳守されるべきです。

### 23.6.1. A/D入力チャネル

チャネル選択を変更する時に使用者は正しいチャネルが選ばれることを保証するために次の指針を守るべきです。

- 単独変換動作では常に変換を始める前にチャネルを選んでください。チャネル選択はADSCへの1書き込み後、1変換クロック周期で変更されるかもしれません。とは言え、最も簡単な方法はチャネル選択を変更する前に変換が完了するまで待つことです。
- 連続変換動作では常に最初の変換を始める前にチャネルを選んでください。チャネル選択はADSCへの1書き込み後、1変換クロック周期で変更されるかもしれません。とは言え、最も簡単な方法は最初の変換が完了するまで待ち、その後にチャネル選択を変更することができます。既に次の変換が自動的に開始されているので、次の結果は直前のチャネル選択を反映します。それに続く変換は新しいチャネル選択を反映します。

差動増幅チャネルへ切り替える時に自動変位(オフセット)消去回路用の設定時間が必要なので、最初の変換結果は貧弱な正確さとなってしまうかもしれません。使用者は最初の変換結果をなるべくなら無視すべきです。

### 23.6.2. A/D変換基準電圧

このA/D変換用の基準電圧(VREF)はA/D変換に対する変換範囲を示します。VREFを越えるシングルエンド入力チャネルは\$3FFで打ち切る符号に帰着します。VREFはAVCC、内部2.56V基準電圧、外部AREFピンのどれかとして選べます。

AVCCは受動型スイッチを通してA/D変換部に接続されます。内部2.56V基準電圧は内蔵基準(バンドギャップ)電圧(VBG)から内部増幅器を通して生成されます。どちらの場合でも外部AREFピンは直接的にA/D変換部へ接続され、AREFピンとGND間にコンデンサを接続することにより、基準電圧は雑音耐性をより高められます。VREF(電圧)は高入力インピーダンス電圧計とAREFピンで測定することができます。VREFは高インピーダンス出力で、容量性負荷のみがシステム内で接続されるべきであることに注意してください。

使用者がAREFピンに接続された固定電圧源にするなら、この外部電圧がその他の内部基準電圧と短絡してしまうため、使用者はこの応用内で他の基準電圧選択を使ってはなりません。外部電圧がAREFピンに印加されないなら、使用者は基準電圧選択としてAVCCと内部2.56V基準電圧間の切り替えができます。基準電圧源切り替え後の最初のA/D変換結果は不正確かもしれません、使用者はこの結果を破棄することが推奨されます。

差動入力チャネルが使われる場合、選んだ基準電圧は198頁の表28-6で示されるよりもAVCCに近くすべきではありません。

## 23.7. 雜音低減機能

このA/D変換部はCPUコアと他の周辺I/Oが誘導した雑音を削減するために休止形態中の変換を可能にする雑音低減機能が特徴です。この機能はA/D変換雑音低減動作とアイドル動作で使えます。この機能を使うには次の手順が使われるべきです。

1. A/D変換部が許可(ADEN=1)され、変換中でない(ADSC=0)ことを確認してください。単独変換動作が選択(ADATE=0)され、且つA/D変換完了割り込みが許可(ADIE=1)されていなければなりません。
2. A/D変換雑音低減(またはアイドル)動作に移行してください。一旦CPUが停止されてしまうと、A/D変換部は変換を始めます。
3. A/D変換完了前に他の割り込みが起らなければ、A/D変換完了割り込みはCPUを起動してA/D変換完了割り込みルーチンを実行します。A/D変換完了前に他の割り込みがCPUを起動すると、その割り込みが実行され、A/D変換完了割り込み要求はA/D変換完了時に生成されます。CPUは新規SLEEP命令が実行されるまで活動動作に留まります。

アイドル動作とA/D変換雑音低減動作を除く他の休止形態へ移行する時にA/D変換部は自動的にOFFへ切り替えられることに注意してください。使用者は余分な消費電力を避けるため、このような休止形態への移行前にADCSRAのADENへ0を書くことが推奨されます。このような休止形態でA/D変換が許可され、使用者が差動変換の実行を望む場合、使用者は有効な結果を得るために延長した(初回)変換を指示するために、休止形態から起動後にA/D変換部をOFF→ON(ADEN=0→1)に切り替えることが推奨されます。

### 23.7.1. アナログ入力回路


シングルエンド入力チャネルのアナログ回路は図23-8で図示されます。ADCnに印加したアナログ(信号)源はそのチャネルがADC入力として選ばれているかどうかに拘らず、ピン容量とそのピンの漏れ電流に左右されます。そのチャネルが選ばれると、(アナログ信号)源は直列抵抗(入力経路の合成抵抗)を通してS/Hコンデンサを駆動しなければなりません。

A/D変換部は概ね10kΩ若しくはそれ以下の出力インピーダンスのアナログ信号用に最適化されています。このような(アナログ信号)源が使われるなら、採取時間は無視してもよいでしょう。より高いインピーダンスの(アナログ信号)源が使われる場合、採取時間は広範囲に変化し得るS/Hコンデンサを充電するために(アナログ信号)源がどれくらいの時間を必要とするかに依存します。必要とされるS/Hコンデンサへの充放電を最小とするため、使用者は緩やかに変化する低インピーダンス(アナログ信号)源だけを使うことが推奨されます。

差動増幅チャネルが使われる場合、この入力回路は多少違って見えるので、数100kΩまたはそれ以下の供給元インピーダンスが推奨されます。

特定できない信号の渦からの歪を避けるために、どのチャネルに対してもナキスト周波数( $f_{ADC}/2$ )よりも高い信号成分が存在すべきではありません。使用者はADC入力として信号を印加する前に低域通過濾波器(ローパスフィルタ)で高い周波数成分を取り除くことが推奨されます。

図23-8. アナログ入力回路




### 23.7.2. アナログ雑音低減技術

デバイス内外のデジタル回路がアナログ測定の精度に影響を及ぼすかもしれないEMIを発生します。精密な変換精度が必要な場合、次の技法を適用することによって雑音レベルを低減できます。

1. アナログ信号経路を可能な限り最短にしてください。それらを高速切り替えデジタル信号線から充分離すことを守ってください。
2. デバイスのAVCCピンは図23-9で示されるようにLC濾波器を経由してデジタル供給電圧(VCC)に接続されるべきです。
3. CPUからの誘導雑音を低減するためにA/D変換の雑音低減機能を使つてください。
4. どれかのADCポートピンがデジタル出力として使われる場合、これらが変換進行中に切り替わらないことが重要です。

図23-9. A/D変換部電源接続



### 23.7.3. 変位(オフセット)補償の仕組み

利得段には差動測定の変位(オフセット)ができるだけ無効にする組み込み変位補正回路があります。アナログ経路内の残留変位は両差動入力に対して同じチャネルを選ぶことによって直接的に計測できます。その後にこの残留変位は計測結果からソフトウェアで減算できます。この変位補正に基いたソフトウェア手法の使用はどのチャネルの変位も1 LSB以下に減少できます。

### 23.7.4. A/D変換の精度定義

シングルエンド入力電圧のnビットA/D変換はGNDとVREF間を $2^n$ で直線的に変換します。最低値符号は0として読み、最高値符号は $2^n - 1$ として読みます。以下の各種パラメータは理想状態からの偏差を表します。

- **変位(オフセット)誤差 - 図23-10.**

最初の遷移点(\$000から\$001)で理想遷移点(差0.5 LSB)と比べた偏差です。理想値は0 LSBです。

- **利得誤差 - 図23-11.**

変位誤差補正後の最後の遷移点(\$3FEから\$3FF)で理想遷移点(最大差1.5 LSB以下)と比べた偏差です。理想値は0 LSBです。

- **積分非直線性誤差 (INL) - 図23-12.**

変位誤差と利得誤差補正後の全ての遷移点で理想遷移点と比べた最大偏差です。理想値は0 LSBです。

- **微分非直線性誤差 (DNL) - 図23-13.**

実際の符号の幅(隣接する2つの遷移点間)で理想符号幅(1 LSB)と比べた最大偏差です。理想値は0 LSBです。

- **量子化誤差**

有限数の符号で入力電圧を量子化するため、1 LSB幅となる入力電圧範囲は同じ値の符号になります。この値は常に $\pm 0.5$  LSBです。

- **絶対精度**

補正しない全ての遷移点で理想遷移点と比べた最大偏差です。これは、変位誤差、利得誤差、差動誤差、非直線誤差の影響の合成です。理想値は $\pm 0.5$  LSBです。

図23-10. 変位(オフセット)誤差




図23-11. 利得誤差




図23-12. 積分非直線性誤差





図23-13. 微分非直線性誤差



### 23.8. A/D変換の結果

変換完了(ADCSRAのADIF=1)後、変換結果はA/Dデータレジスタ(ADCH, ADCL)で得られます。

シングルエンド入力変換の結果は右式で示されます。VINは選んだ入力ピンの電圧、VREFは選んだ基準電圧です(148頁の表23-3と表23-4をご覧ください)。\$000はGNDを表し、\$3FFは選んだ基準電圧-1 LSBを表します。

$$ADC = \frac{VIN \times 1024}{VREF}$$

差動チャネルが使われると、その結果は右式で示されます。VPOSは非反転入力ピンの電圧、VNEGは反転入力ピンの電圧、GAINは選んだ倍率、VREFは選んだ基準電圧です。この結果は-512(\$200)～+511 (\$1FF)の2の補数形式で示されます。使用者が結果の符号を素早く検査したいなら、結果のMSB(ADCHのADC9)を読むことで充分なことに注目してください。このビットが1ならばその結果は-、0ならばその結果は+です。図23-14は差動入力範囲の符号化を示します。


$$ADC = \frac{(VPOS - VNEG) \times GAIN \times 512}{VREF}$$

表23-2は差動入力チャネルの組(ADCn-ADCm)が基準電圧(VREF)で選ばれた場合の出力符号の結果を示します。

表23-2. 入力電圧と出力符号の関係

| VADCn                    | 読み出し符号 | 対応する10進値 |
|--------------------------|--------|----------|
| VADCm+VREF/GAIN          | \$1FF  | 511      |
| VADCm+(511/512)VREF/GAIN | \$1FF  | 511      |
| VADCm+(510/512)VREF/GAIN | \$1FE  | 510      |
| ⋮                        | ⋮      | ⋮        |
| VADCm+(1/512)VREF/GAIN   | \$001  | 1        |
| VADCm                    | \$000  | 0        |
| VADCm-(1/512)VREF/GAIN   | \$3FF  | -1       |
| ⋮                        | ⋮      | ⋮        |
| VADCm-(511/512)VREF/GAIN | \$201  | -511     |
| VADCm-VREF/GAIN          | \$200  | -512     |

図23-14. 差動入力計測範囲



例: ADMUX=\$ED(ADC3とADC2差動10倍入力、VREF=2.56V、左揃え)で、ADC3が300mV、ADC2が500mVの場合、A/D変換値=512×10×(300-500)÷2560=-400=\$270  
従って、ADCH=\$9C, ADCL=\$00、ADLAR=0なら、ADCH=\$02, ADCL=\$70。

## 23.9. A/D変換用レジスタ

### 23.9.1. ADMUX – A/D多重器選択レジスタ (ADC Multiplexer Select Register)

| ビット         | 7     | 6     | 5     | 4    | 3    | 2    | 1    | 0    |       |
|-------------|-------|-------|-------|------|------|------|------|------|-------|
| \$07 (\$27) | REFS1 | REFS0 | ADLAR | MUX4 | MUX3 | MUX2 | MUX1 | MUX0 | ADMUX |
| Read/Write  | R/W   | R/W   | R/W   | R/W  | R/W  | R/W  | R/W  | R/W  |       |
| 初期値         | 0     | 0     | 0     | 0    | 0    | 0    | 0    | 0    |       |

- ビット7,6 – REFS1,0 : 基準電圧選択 (Reference Select Bits 1, 0)

これらのビットは表23-3で示されるようにA/D変換器の基準電圧を選びます。これらのビットが変換中に変更されると、その変更は変換が完了する(ADCSRAのADIF=1)まで実施しません。AREFピンに外部基準電圧が印加される場合、内部の基準電圧が使われてはなりません。

表23-3. A/D変換部の基準電圧選択

| REFS1 | REFS0 | 基準電圧  |
|-------|-------|---|
| 0     | 0     | AREFピンの外部基準電圧 (AVCCと内部2.56V基準電圧は切り離されます。)             |
| 0     | 1     | AVCC (内部2.56V基準電圧は切り離されますが、AREFにデ'カップ'用コンデンサが接続できます。) |
| 1     | 0     | (予約)  |
| 1     | 1     | 内部2.56V基準電圧 (AVCCは切り離されますが、AREFにデ'カップ'用コンデンサが接続できます。) |

- ビット5 – ADLAR : 左揃え選択 (ADC Left Adjust Result)

ADLARビットはA/Dデータレジスタ内の変換結果の配置に影響を及ぼします。結果を左揃えにするにはADLARに1を書いてください。さもなければ結果は右揃えです。ADLARビットの変更はどんな進行中の変換にも拘らず、直ちにA/Dデータレジスタの内容に影響を及ぼします。このビットの完全な記述については150頁の「A/Dデータレジスタ」をご覧ください。

- ビット4~0 – MUX4~0 : A/Dチャネル選択 (Analog Channel Select Bits 4~0)

これらのビットの値はA/D変換器にどのアナログ入力の組み合わせが接続されるかを選びます。これらのビットは差動チャネルに対する利得も選びます。詳細については表23-4をご覧ください。これらのビットが変換中に変更される場合、その変更は変換完了(ADCSRAのADIF=1)まで実施しません。

表23-4. アナログ入力チャネル選択

| MUX4~0     | シングルエンド入力 | 差動入力  |      |      | MUX4~0     | シングルエンド入力  | 差動入力  |      |    |
|------------|-----------|-------|------|------|------------|------------|-------|------|----|
|            |           | 非反転入力 | 反転入力 | 利得   |            |            | 非反転入力 | 反転入力 | 利得 |
| 00000      | ADC0      |       |      |      | 10000      |            | ADC0  | ADC1 | ×1 |
| 00001      | ADC1      |       |      |      | 10001 (注1) |            | ADC1  | ADC1 | ×1 |
| 00010      | ADC2      |       |      |      | 10010      |            | ADC2  | ADC1 | ×1 |
| 00011      | ADC3      |       |      |      | 10011      |            | ADC3  | ADC1 | ×1 |
| 00100      | ADC4      |       |      |      | 10100      |            | ADC4  | ADC1 | ×1 |
| 00101      | ADC5      |       |      |      | 10101      |            | ADC5  | ADC1 | ×1 |
| 00110      | ADC6      |       |      |      | 10110      |            | ADC6  | ADC1 | ×1 |
| 00111      | ADC7      |       |      |      | 10111      |            | ADC7  | ADC1 | ×1 |
| 01000 (注1) |           | ADC0  | ADC0 | ×10  | 11000      |            | ADC0  | ADC2 | ×1 |
| 01001      |           | ADC1  | ADC0 | ×10  | 11001      |            | ADC1  | ADC2 | ×1 |
| 01010 (注1) |           | ADC0  | ADC0 | ×200 | 11010 (注1) |            | ADC2  | ADC2 | ×1 |
| 01011      |           | ADC1  | ADC0 | ×200 | 11011      |            | ADC3  | ADC2 | ×1 |
| 01100 (注1) |           | ADC2  | ADC2 | ×10  | 11100      |            | ADC4  | ADC2 | ×1 |
| 01101      |           | ADC3  | ADC2 | ×10  | 11101      |            | ADC5  | ADC2 | ×1 |
| 01110 (注1) |           | ADC2  | ADC2 | ×200 | 11110      | 1.23V(VBG) |       |      |    |
| 01111      |           | ADC3  | ADC2 | ×200 | 11111      | 0V(GND)    |       |      |    |

注1: 変位(オフセット)校正に使えます。

### 23.9.2. ADCSRA – A/D制御/状態レジスタA (ADC Control and Status Register A)

| ビット         | 7    | 6    | 5     | 4    | 3    | 2     | 1     | 0     |        |
|-------------|------|------|-------|------|------|-------|-------|-------|--------|
| \$06 (\$26) | ADEN | ADSC | ADATE | ADIF | ADIE | ADPS2 | ADPS1 | ADPS0 | ADCSRA |
| Read/Write  | R/W  | R/W  | R/W   | R/W  | R/W  | R/W   | R/W   | R/W   |        |
| 初期値         | 0    | 0    | 0     | 0    | 0    | 0     | 0     | 0     |        |

- ビット7 – ADEN : A/D許可 (ADC Enable)

このビットに1を書くことがA/D変換部(動作)を許可します。0を書くことによってA/D変換部は(電源が)OFFされます。変換が進行中にA/D変換部をOFFにすることはその変換を(途中)終了します。

- ビット6 – ADSC : A/D変換開始 (ADC Start Conversion)

単独変換動作で各変換を始めるにはこのビットへ1を書いてください。連続変換動作で最初の変換を始めるにはこのビットへ1を書いてください。A/D変換部が許可される(ADEN=1)と同時にADSCが書かれるか、またはA/D変換部が許可されてしまった後にADSCが書かれた後の初回変換は、通常の13に代わって25変換クロック周期で行います。この初回変換はA/D変換部の初期化を実行します。

ADSCは変換が進行中である限り1として読みます。変換が完了すると0に戻ります。このビットへの0書き込みは無効です。

- ビット5 – ADATE : A/D変換自動起動許可 (ADC Auto Trigger Enable)

このビットが1を書かれると、A/D変換の自動起動が許可されます。A/D変換器は選んだ起動信号の上昇端で変換を始めます。この起動元は[特殊I/O機能レジスタ\(SFIOR\)](#)のA/D変換起動要因選択(ADTS2~0)ビット設定によって選ばれます。

- ビット4 – ADIF : A/D変換完了割り込み要求フラグ (ADC Interrupt Flag)

A/D変換が完了し、A/Dデータレジスタが更新されると、このフラグが設定(1)されます。[ステータスレジスタ\(SREG\)](#)の全割り込み許可(I)ビットとA/D変換完了割り込み許可(ADIE)ビットが設定(1)されていれば、A/D変換完了割り込みが実行されます。対応する割り込み処理ベクタを実行する時にADIFはハードウェアによって解除(0)されます。代わりにこのフラグに論理1を書くことによってもADIFは解除(0)されます。ADCSRAで読み-変更-書き(リードモディファイライト)を行うと、保留中の割り込みが禁止され得ることに注意してください。これはSBI,CBI命令が使われる場合にも適用されます。

- ビット3 – ADIE : A/D変換完了割り込み許可 (ADC Interrupt Enable)

このビットが1を書かれ、SREGの全割り込み許可(I)ビットが設定(1)されていると、A/D変換完了割り込みが活性に(許可)されます。このビットが解除(0)されると、この割り込みは禁止されます(訳注:共通性のため本行追加)。

- ビット2~0 – ADPS2~0 : A/D変換クロック選択 (ADC Prescaler Select Bits)

これらのビットはXTAL(システム)周波数とA/D変換部への入力クロック間の分周値を決めます。

表23-5. A/D変換クロック選択 (CK=システムクロック)

|           |      |      |      |      |       |       |       |        |
|-----------|------|------|------|------|-------|-------|-------|--------|
| ADPS2     | 0    | 0    | 0    | 0    | 1     | 1     | 1     | 1      |
| ADPS1     | 0    | 0    | 1    | 1    | 0     | 0     | 1     | 1      |
| ADPS0     | 0    | 1    | 0    | 1    | 0     | 1     | 0     | 1      |
| A/D変換クロック | CK/2 | CK/2 | CK/4 | CK/8 | CK/16 | CK/32 | CK/64 | CK/128 |

### 23.9.3. ADCH,ADCL – A/D変換データレジスタ (ADC Data Register)

| ADLAR=0時    |      |      |      |      |      |      |      |      |
|-------------|------|------|------|------|------|------|------|------|
| ビット         | 15   | 14   | 13   | 12   | 11   | 10   | 9    | 8    |
| \$05 (\$25) | –    | –    | –    | –    | –    | –    | ADC9 | ADC8 |
| Read/Write  | R    | R    | R    | R    | R    | R    | R    | R    |
| 初期値         | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    |
| ビット         | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |
| \$04 (\$24) | ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 | ADC1 | ADC0 |
| Read/Write  | R    | R    | R    | R    | R    | R    | R    | R    |
| 初期値         | 0    | 0    | 0    | 0    | 0    | 0    | 0    | 0    |
| ADLAR=1時    |      |      |      |      |      |      |      |      |
| ビット         | 15   | 14   | 13   | 12   | 11   | 10   | 9    | 8    |
|             | ADC9 | ADC8 | ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 |
|             | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |
|             | ADC1 | ADC0 | –    | –    | –    | –    | –    | –    |
| ADCL        |      |      |      |      |      |      |      |      |

A/D変換が完了するとその結果がこれら2つのレジスタで得られます。差動チャネルが使われると結果は2の補数形式で表されます。

ADCLが読まれると、A/DデータレジスタはADCHが読まれるまで更新されません。従ってこの結果が左揃えで且つ8ビットを越える精度が必要とされないなら、ADCHを読むことで用が足ります。さもなければADCLが先で、その後にADCHが読まれなければなりません。

A/D多重器選択レジスタ(ADMUX)の左揃え選択(ADLAR)ビットとA/Dチャネル選択(MUX4~0)ビットは本レジスタから結果を読む方法に影響を及ぼします。ADLARが設定(1)ならば結果は左揃えにされます。ADLARが解除(0:既定)ならば結果は右揃えにされます。

- ADC9~0 : A/D変換結果 (ADC Conversion result)

これらのビットは147頁の「A/D変換の結果」で詳述されるように変換での結果を表します。

### 23.9.4. SFIOR – 特殊I/O機能レジスタ (Special Function I/O Register)

| ビット         | 7     | 6     | 5     | 4 | 3    | 2   | 1    | 0     | SFIOR |
|-------------|-------|-------|-------|---|------|-----|------|-------|-------|
| \$30 (\$50) | ADTS2 | ADTS1 | ADTS0 | – | ACME | PUD | PSR2 | PSR10 |       |
| Read/Write  | R/W   | R/W   | R/W   | R | R/W  | R/W | R/W  | R/W   |       |
| 初期値         | 0     | 0     | 0     | 0 | 0    | 0   | 0    | 0     |       |

- ビット7~5 – ADTS2~0 : A/D変換自動起動要因選択 (ADC Auto Trigger Source)

A/D変換制御/状態レジスタ(ADCSRA)のA/D変換自動起動許可(ADATE)ビットが1を書かれると、これらのビットの値はどの起動元がA/D変換を起動するのかを選びます。ADATEが解除(0)されると、ADTS2~0設定は無効です。変換は選んだ割り込みフラグの上昇端によって起動されます。解除(0)されている起動元から設定(1)されている起動元への切り替えが、起動信号上に上昇端を生成することに注意してください。ADCSRAのA/D許可(ADEN)ビットが設定(1)されているなら、これが変換を開始させます。連続変換動作(ADTS2~0=0)への切り替えはA/D変換完了割り込み要求フラグが設定(1)されていても、起動事象を引き起こしません。

表23-6. A/D変換自動起動元選択

| ADTS2~0 | 起動元            |
|---------|----------------|
| 0 0 0   | 連続変換動作         |
| 0 0 1   | アナログ比較器        |
| 0 1 0   | 外部割り込み要求0      |
| 0 1 1   | タイマ/カウンタ0比較一致  |
| 1 0 0   | タイマ/カウンタ0溢れ    |
| 1 0 1   | タイマ/カウンタ1比較B一致 |
| 1 1 0   | タイマ/カウンタ1溢れ    |
| 1 1 1   | タイマ/カウンタ1捕獲要求  |

- ビット4 – 予約 (Reserved Bit)

このビットは将来の使用に対して予約されています。将来のデバイスとの共通性のため、SFIORが書かれるとき、このビットは0が書かれないかもしれません。

## 24. JTAGインターフェースと内蔵デバッガ機能

### 24.1. 特徴

- JTAGインターフェース (IEEE標準1149.1準拠)
- JTAG規格に従った境界走査(Boundary-Scan)能力
- デバッガは各部のアクセスが可能
  - 全ての内蔵周辺機能
  - 内部及び外部RAM
  - 内蔵レジスタ ファイル
  - プログラム カウンタ
  - EEPROM及びフラッシュ メモリ
- 中断(BREAK)によって支援される広範囲な内蔵デバッガ機能
  - AVRのBREAK命令
  - プログラムの流れ変更での停止
  - 1命令実行(シングル ステップ<sup>①</sup>)停止
  - プログラム メモリ上の単一アドレスまたはアドレス範囲による中断点(ブレークポイント)
  - データ メモリ上の単一アドレスまたはアドレス範囲による中断点
- JTAGインターフェースを介してのフラッシュ メモリ、EEPROM、ヒューズ ビット、施錠ビットの読み書き(プログラミング)
- Atmel Studioによる内蔵デバッガ機能の支援

### 24.2. 概要

AVRのIEEE標準1149.1準拠JTAGインターフェースは以下について使えます。


- JTAG境界走査(Boundary-Scan)能力による基板などの試験
- 不揮発性メモリ、ヒューズ ビット、施錠ビットの読み書き(プログラミング)
- 内蔵デバッガ機能による実装デバッガ

簡単な記述は次節で与えられます。JTAGインターフェース経由のプログラミングと境界走査(Boundary-Scan)チェーンに関する詳細な記述は、各々 186 頁の「[JTAGインターフェース経由のプログラミング](#)」と 155 頁の「[IEEE 1149.1\(JTAG\)境界走査\(Boundary-Scan\)](#)」で得られます。内蔵デバッガ機能の支援は独自JTAG命令で考慮されており、Microchipと選ばれた業者のみに配布されます。

**図24-1.**はJTAGインターフェースと内蔵デバッガ機能の構成図を示します。TAP(検査入出力ポート)制御器はTMSとTCKによって制御される順次回路です。TAP制御器はTDI入力とTDO出力間の走査チェーン(移動レジスタ接続)として、JTAG命令レジスタまたは各種データレジスタの1つのどれかを選びます。JTAG命令レジスタはデータレジスタの動きを制御するJTAG命令を保持します。

デバイス識別(Identification)レジスタ、迂回(Bypass)レジスタ、境界走査チェーン(Boundary-Scan chain)の各データレジスタは基板段階の試験に使われます。(実際には現実と仮想の各種データレジスタで構成する)JTAGプログラミングインターフェースはJTAGインターフェース経由での直列プログラミングに使われます。内部走査チェーン(Scan chain)と中断点(ブレークポイント)走査チェーンは内部デバッガ機能だけで使われます。

図24-1. JTAGインターフェースと内蔵デバッガ機能の構成図



### 24.3. 検査入出力ポート (TAP:Test Access Port)

JTAGインターフェースはAVRの4つのピンを通してアクセスされます。JTAG用語ではこれらのピンが検査入出力ポート(TAP)を構成します。

- TMS : 検査種別選択。このピンはTAP制御器順次回路を通しての指示に使われます。
- TCK : 検査クロック。JTAG操作はTCKに同期します。
- TDI : 検査データ入力。命令レジスタまたはデータレジスタ(走査チェーン)内に移動されるべき直列入力データです。
- TDO : 検査データ出力。命令レジスタまたはデータレジスタからの直列出力データです。

IEEE標準1149.1では任意TAP信号の検査リセット(TRST)も記載されていますが、この信号は提供されません。

JTAGエンブューズ<sup>®</sup>が非プログラム(1)の時にこれら4つのTAPピンは標準ポートピンで、TAP制御器はリセットです。プログラム(0)され、MCU制御/状態レジスタ(MCUCSR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されると、TAP信号入力は内部的にHighへ引かれ、JTAGは境界走査(Boundary-Scan)とプログラミングに関する許可されます。この場合、TAP出力(TDO)ピンはJTAG TAP制御器がデータを移動していない状態で浮き状態(フローティング)のままにされ、従ってフルアップ抵抗が接続されるか、または他のハードウェア(例えば走査チェーン内の次のデバイスのTDI入力)がフルアップを持たなければなりません。このデバイスはこのエンブューズ<sup>®</sup>がプログラム(0)されて出荷されます。

内蔵デバッグ機能ではJTAGインターフェースピンに加え、外部リセット元が検知できるため、RESETピンがデバッガによって監視されます。応用でリセット信号線にオープンコレクタ(トレンジ)だけが使われるとすれば、デバッガは全システムをリセットするためにRESETピンをLowにすることもできます。

### 24.4. TAP制御器

TAP制御器は境界走査(Boundary-Scan)回路、JTAGプログラミング回路、内蔵デバッグ機能の働きを制御する16段の無限順次回路です。図24-2に描かれた状態遷移はTCKクロックの上昇時の(各状態遷移付近で示される)TMS上に存在する信号に依存します。電源投入リセット後の初期状態は検査回路リセットです。

この文書内の定義として、全ての移動レジスタに関して入出力ともLSBが最初に移動されます。

検査実行/アイドル状態が現在の状態と仮定した、JTAGインターフェースを使うための典型的な手順を次に示します。


- 命令レジスタ(IR)移動状態へ移行するためにTCKの上昇でTMSへ順次1,1,0,0を与えます。この状態中、TCKの上昇端でTDI入力からJTAG命令レジスタ内に4ビットのJTAG命令を移動します。TMS入力はIR移動状態に留まるために3 LSBの入力中、Lowに保持されなければなりません。命令のMSBはTMS入力のHigh設定によってこの状態を抜ける時に移動入力されます。命令がTDIピンから移動されている間、捕獲されたIRの状態(\$01)がTDOピンへ移動出力されます。JTAG命令はTDIとTDO間に通す(接続する)特定のデータレジスタを選び、選んだデータレジスタ周辺回路を制御します。
- 検査実行/アイドル状態へ再度移行するためにTMSへ順次1,1,0を与えます。この(JTAG)命令はIR更新状態通過で移動レジスタから並列出力にラッチされます。IR終了1、IR一時停止、IR終了2の各状態は順次回路の誘導操作のためだけに使われます。
- データレジスタ(DR)移動状態へ移行するためにTCKの上昇端でTMSへ順次1,0,0を与えます。この状態中、TCKの上昇端でTDI入力から(JTAG命令レジスタ内の現在のJTAG命令で)選んだデータレジスタに値を移動入力します。DR移動状態に留まるためにMSBを除く全ビットの入力中、TMS入力はLowに保持されなければなりません。データのMSBはTMS入力のHigh設定によってこの状態を抜ける時に移動入力されます。データレジスタがTDIピンから移動入力される間、DR捕獲状態(1,0)でデータレジスタに捕獲した並列入力がTDOピンへ移動出力されます。
- 検査実行/アイドル状態へ再移行するためにTMSへ順次1,1,0を与えます。選んだデータレジスタがラッチした並列出力を持つ場合、DR更新状態でラッチを行います。DR終了1、DR一時停止、DR終了2の各状態は順次回路の誘導操作のためだけに使われます。

状態遷移図で示されるように検査実行/アイドル状態はJTAG命令の選択とデータレジスタの使用間で移行される必要はなく、また、いくつかのJTAG命令は検査実行/アイドル状態で実行されるべき必然的な機能を選ぶかもしれません、それはアイドル状態として不適当になります。

**注:** TAP制御器の初期状態に関係なく、5 TCKクロック周期に対してTMSをHighに保持することにより、常に検査回路リセット状態へ移行することができます。

JTAG仕様の詳細情報については154頁の「参考文献」に記載された文献を参照してください。

図24-2. TAP制御器状態遷移図



## 24.5. 境界走査チェーン(Boundary-Scan Chain)の使用

境界走査能力の完全な説明は155頁の「[IEEE 1149.1\(JTAG\)境界走査\(Boundary-Scan\)](#)」章で与えられます。

## 24.6. 内蔵デバッグ機能の使用

[図24-1.](#)で示されるように内蔵デバッグに関するハードウェア支援は主に次の部分から成ります。

- 内部AVR CPUコアと内部周辺機能部間インターフェースの走査チェーン(Scan chain)
- 中断点(ブレークポイント)部
- CPUとJTAGシステム間の通信インターフェース

デバッグの実行で必要とされる全ての読み込みまたは変更/書き込みは内部AVR CPU走査チェーン(Scan chain)経由のAVR命令によって行われます。CPUはCPUとJTAGシステム間の通信インターフェース部分が配置されるI/Oメモリ位置に結果を送ります。

中断点部はプログラムの流れ変更での一時停止(Break)、1命令実行(Single Step Break)、2つのプログラムメモリ用中断点、2つの複合中断点を実行します。合わせて4つ中断点は次のどれかとして設定ができます。

- 4つのプログラムメモリ单一中断点
- 3つのプログラムメモリ单一中断点 + 1つのデータメモリ单一中断点
- 2つのプログラムメモリ单一中断点 + 2つのデータメモリ单一中断点
- 2つのプログラムメモリ单一中断点 + 1つのプログラムメモリ範囲中断点(中断点と遮蔽)
- 2つのプログラムメモリ单一中断点 + 1つのデータメモリ範囲中断点(中断点と遮蔽)

けれどもAtmel Studio®のようなデバッグは最終使用者への柔軟性をより少なくする内部目的にこれら資源の1つまたはそれ以上を使うかもしれません。

内蔵デバッグ特殊JTAG命令の一覧は「[内蔵デバッグ特殊JTAG命令](#)」で与えられます。

JTAG検査入出力ポート(TAP)を許可するには[JTAGENヒューズ](#)がプログラム(0)されなければなりません。加えて内蔵デバッグ機能で作業するには更に[OCDENヒューズ](#)がプログラム(0)され、施錠ビットが施錠なしに設定されなければなりません。何れかの施錠ビットが設定(0)されると、保護機能で内蔵デバッグ機能が禁止されます。そうでなければ内蔵デバッグ機能が保護されたデバイスへの裏口を提供することになっていたでしょう([訳補:保護の意味がなくなるの意](#))。

AVR JTAG ICEはIEEE 1149.1適合JTAGインターフェースを持つ全てのAVR 8ビットRISCマイクロコントローラのチップ上デバッグ用の強力な開発ツールです。JTAG ICEとAtmel Studio使用者インターフェースはマイクロコントローラの内部資源の完全な制御を使用者に与え、より容易なデバッグにすることによって開発時間を減らすのに役立ちます。JTAG ICEはそれが目的対象で走行している間にマイクロコントローラの実時間模倣を実行します。

AVR JTAG ICEの完全な記述については[www.microchip.com](http://www.microchip.com)でAVR頁の支援ツール部分を参照してください。

全ての必要な実行指令はAtmel Studio内のソースレベルと逆アセンブリレベルの両方で利用できます。使用者はプログラムの実行、1命令実行(Single Step)、内側(関数内)実行、外側(関数外)実行、命令行へのカーソル配置と命令行が(カーソル行へ)到達されるまでの実行、一時停止、実行対象のリセットができます。加えて使用者は無制限数のコードの中断点(BREAK命令使用)と、2つまでのデータメモリの中断点か、代わりに遮蔽による範囲指定(複合)中断点を持てます。

## 24.7. 内蔵デバッグ特殊JTAG命令

内蔵デバッグの支援は独自JTAG命令で考慮され、Atmelと選ばれた業者だけに配布されます。参考のため、命令コードの一覧が示されます。

- 独自命令0 : \$8 (内蔵デバッグ機能アクセス用独自JTAG命令)
- 独自命令1 : \$9 (内蔵デバッグ機能アクセス用独自JTAG命令)
- 独自命令2 : \$A (内蔵デバッグ機能アクセス用独自JTAG命令)
- 独自命令3 : \$B (内蔵デバッグ機能アクセス用独自JTAG命令)

## 24.8. JTAGプログラミング能力の使用

JTAG経由AVRデバイスプログラミングは4ピンのJTAGポート、TCK,TMS,TDI,TDO経由で実行されます。これらはJTAGプログラミング実行のために(電源ピンに加えて)制御/監視される必要があるピンだけです。外部的な12V印加は必要とされません。JTAG検査入出力ポート(TAP)を許可するには[JTAGENヒューズ](#)がプログラム(0)され、MCU制御/状態レジスタ(MCUCSR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されなければなりません。

JTAGプログラミング能力は以下を支援します。

- フラッシュメモリのプログラミングと照合
- EEPROMのプログラミングと照合
- ヒューズビットのプログラミングと照合
- 施錠ビットのプログラミングと照合

施錠ビット保護は丁度並列プログラミング動作でのようです。[施錠ビットLB1またはLB2](#)がプログラム(0)されると、先にチップ消去を行わない限り、[OCDENヒューズ](#)はプログラム(0)できません。これは保護されたデバイスの内容を読み出す裏口がないことを保証する保護機能です。

プログラミング特殊JTAG命令の記述は186頁の「[プログラミング特殊JTAG命令](#)」で与えられます。JTAGインターフェースを通すプログラミングの詳細は186頁の「[JTAGインターフェース経由のプログラミング](#)」項で与えられます。

## 24.9. 内蔵デバッグに関するI/Oメモリ内のレジスタ

### 24.9.1. OCDR – 内蔵デバッグ レジスタ (On-chip Debug Register)

| ビット         | 7        | 6   | 5   | 4   | 3   | 2   | 1   | 0   |      |
|-------------|----------|-----|-----|-----|-----|-----|-----|-----|------|
| \$31 (\$51) | IDRD/MSB |     |     |     |     |     |     | LSB | OCDR |
| Read/Write  | R/W      | R/W | R/W | R/W | R/W | R/W | R/W | R/W |      |
| 初期値         | 0        | 0   | 0   | 0   | 0   | 0   | 0   | 0   |      |

OCDRはマイクロコントローラ内に実行プログラムからデバッガへの通信チャネルを提供します。CPUはこの位置へ書くことによってデバッガへバイトを転送できます。このレジスタが書かれてしまっているのをデバッガに示すため、同時に内部フラグIDRD(I/Oデバッガレジスタ更新)が設定(1)されます。CPUがOCDRを読むとき、 LSB 7ビットがOCDRからで、一方MSBはIDRDビットです。デバッガはこの情報を読む時にIDRDビットを解除(0)します。

いくつかのAVRデバイスに於いてこのレジスタは標準I/O位置で共用されます。この場合、OCDRは内蔵デバッグ許可(OCDEN)ヒューズがプログラム(0)された場合にだけアクセスでき、デバッガがOCDRへアクセスできます。他の全ての場合、標準I/O位置がアクセスされます。

このレジスタの使用法のより多くの情報はデバッガの資料を参照してください。

## 24.10. 参考文献

一般的な境界走査(Boundary-Scan)についての詳細は次の文献を参照してください。

- IEEE : IEEE Std 1149.1-1990. IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE, 1993
- Colin Maunder : The Board Designers Guide to Testable Logic Circuits, Addison Wesley, 1992

## 25. IEEE 1149.1 (JTAG) 境界走査(Boundary-Scan)

### 25.1. 特徴

- JTAGインターフェース (IEEE標準1149.1準拠)
- JTAG規格に従った境界走査(Boundary-Scan)能力
- チップ外接続を持つアナログ回路は勿論、全てのポート機能の完全な走査(Scan)
- 任意IDCODE命令の支援
- AVRリセット用公開AVR\_RESET命令の追加

### 25.2. 概要

境界走査チェーン(Boundary-Scan chain)にはデジタルI/Oピンは勿論、チップ外接続を持つアナログ回路のアナログとデジタル間境界の論理値を駆動、監視する能力があります。システム上ではJTAG能力を持つ全てのICがTDIとTDOの接続により長い移動レジスタの形態で接続されます。外部制御器がこれらの出力ピンで値を駆動するようにデバイスを設定し、他のデバイスから受け取った入力値を監視します。この制御器は予測される結果と受信した値を比較します。この方法で境界走査(Boundary-Scan)は4つのTAP信号だけを使うことにより、基板上の部品全般と内部結線の検査機構を提供します。

IEEE 1149.1で定義された4つの必須JTAG命令、**IDCODE**, **BYPASS**, **SAMPLE/PRELOAD**, **EXTTEST**だけでなく、AVR特殊公開JTAG命令の**AVR\_RESET**も基板検査に使えます。既定JTAG命令がIDCODEなので、データレジスタ経路の初期走査はデバイスの識別符号(ID-code)を示します。検査動作中にリセット(状態)のAVRデバイスがあることは好都合かもしれません。リセットでない場合、デバイスの入力は走査動作によって決定されるかもしれません、検査動作を終了する時に内部ソフトウェアが未確定状態になってしまうかもしれません。リセットへの移行で、どのポートピンの出力も直ちにHi-Z状態に移行し、**HIGHZ**命令が不要になります。必要とされるなら、デバイスを通過する走査チェーンを可能な限り最短とするのに**BYPASS**命令が発行できます。外部RESETピンをLowに引き込むか、またはリセットデータレジスタの適切な設定による**AVR\_RESET**命令の発行でデバイスをリセット状態に設定できます。

**EXTTEST**命令は外部ピンの採取と出力ピンの値設定に使われます。**EXTTEST**命令がJTAG命令レジスタ(IR)に設定されると、直ちに出力ラッチからの値がピンで出力駆動されます。このため、最初に**EXTTEST**命令を発行する時に基板の損傷を避けるため、走査チェーン内に初期値を設定するのに**SAMPLE/PRELOAD**命令も使われるべきです。**SAMPLE/PRELOAD**命令は通常動作中デバイスの外部ピンの高速監視にも使えます。

JTAG検査入出力ポート(TAP)を許可するには**JTAGENヒューズ**がプログラム(0)され、**MCU制御/状態レジスタ(MCUCSR)**の**JTAGインターフェース禁止(JTD)ビット**が解除(0)されなければなりません。

境界走査(Boundary-Scan)にJTAGインターフェースを使う場合、内部チップ周波数よりも高いJTAG TCKクロック周波数の使用が可能です。チップのクロックは走行に必要とされません。

### 25.3. データレジスタ

境界走査(Boundary-Scan)に関連するデータレジスタ(DR)を次に示します。

- 迂回(Bypass)レジスタ
- リセット(Reset)レジスタ
- デバイス識別(Device Identification)レジスタ
- 境界走査チェーン(Boundary-Scan chain)

#### 25.3.1. 迂回(Bypass)レジスタ

迂回レジスタは1段の移動レジスタから成ります。TDIとTDO間の経路として迂回レジスタが選ばれると、このレジスタはTAP制御器がデータレジスタ(DR)捕獲状態を抜ける時に0へリセットされます。迂回レジスタは他のデバイスが検査される時にシステム上の走査チェーン(Scan chain)を短くするのに使えます。

#### 25.3.2. デバイス識別(Device Identification)レジスタ

図25-1はデバイス識別レジスタの構造を示します。

**版番号** 版番号は部品(デバイス)の改訂を示す4ビットです。JTAG版番号はデバイスの改訂版に従い、改訂P(\$0F)で丸められます。改訂AとQは\$00, 改訂BとRは\$01, 以下同様です。

**部品番号** 部品番号は部品(名)を示す16ビットです。ATmega32AのJTAG部品番号は表25-1で一覧されます。

**製造者識別** 製造者識別は製造業者を示す11ビットです。JTAG製造者識別は表25-2で示されます。

図25-1. デバイス識別レジスタの形式

| ビット    | 31  | 28   | 27   | 12    | 11 | 1 | 0 |
|--------|-----|------|------|-------|----|---|---|
| デバイス識別 | 版番号 | 部品番号 | 部品番号 | 製造者識別 | 1  |   |   |
| ビット数   | 4   | 16   |      | 11    | 1  |   |   |

表25-1. AVR JTAG 部品番号

| 部品番号      | JTAG部品番号(Hex) |
|-----------|---------------|
| ATmega32A | \$9502        |

表25-2. 製造者ID


| JTAG製造者ID番号(Hex) |
|------------------|
| \$01F            |

### 25.3.3. リセット (Reset) レジスタ

リセットレジスタはデバイスのリセットに使われる検査データレジスタです。リセットによってAVRのポートピンがHi-Z状態となるので、未実装の任意JTAG命令HIGHZ機能の代わりにできます。

リセットレジスタ内の値1は外部RESETピンをLowに引っ張るのと同じです。デバイスはリセットレジスタ内の値が1である限り、リセットです。リセットレジスタの開放後、デバイスはクロック選択用ヒューズビットの設定に従ってリセット起動遅延時間(19頁の「クロック元」参照)、リセットに留まります。図25-2で示されるようにこのデータレジスタからの出力はラッチされず、直ちにリセットが行われます。

図25-2. リセットレジスタ



### 25.3.4. 境界走査チェーン(Boundary-Scan Chain)

境界走査チェーンにはデジタルI/Oピンは勿論、チップ外の接続を持つアナログ回路のアナログとデジタル間境界の論理値上の設定と監視能力があります。

完全な記述については157頁の「境界走査チェーン(Boundary-Scan chain)」を参照してください。

## 25.4. 境界走査(Boundary-Scan)用JTAG命令

命令レジスタ(IR)は16種までの命令を支援する4ビット幅です。以下に示した一覧は境界走査(Boundary-Scan)操作に有用なJTAG命令です。全ポートピンをHi-Z状態にするための任意HIGHZ命令は実装されませんが、AVR\_RESET命令を使うことによって全出力がHi-Z状態に設定できることに注目してください。

このデータシート内の定義として、全ての移動レジスタに関して入出力ともLSBが最初に移動されます。

各命令の命令コードは命令名下の16進形式で示されます。本文は各命令についてTDIとTDO間の経路として選ばれるデータレジスタを記述します。(訳注:配置構成変更により、内容を一部変更)

### 25.4.1. EXTEST - \$0

AVRデバイスに外部回路的検査を行うためにデータレジスタ(DR)として境界走査チェーン(Boundary-Scan chain)を選ぶための必須JTAG命令です。ポートピンは方向、プルアップ、出力値、入力値は走査チェーン(Scan chain)内で全てアクセス可能です。チップ外接続を持つアナログ回路についてはアナログとデジタル論理間のインターフェースが走査チェーン内になります。境界走査チェーンのラッチした出力値はJTAG命令レジスタ(IR)にEXTEST命令が設定されると直ぐに駆動されます。本命令が有効な状態を次に示します。

- DR捕獲：外部ピン上の値が境界走査チェーン内に採取されます。
- DR移動：内部走査チェーンがTCKクロック入力によって移されます。
- DR更新：走査チェーンからの値が出力ピンに印加(出力)されます。

### 25.4.2. IDCODE - \$1

データレジスタ(DR)として32ビットのデバイス識別(ID)レジスタを選ぶ任意JTAG命令です。デバイス識別レジスタは版番号、デバイス番号と、JED ECによって決められた製造者符号からなります。これは電源投入後の既定命令です。本命令が有効な状態を次に示します。

- DR捕獲：デバイス識別レジスタ内の値が境界走査チェーン内に採取されます。
- DR移動：内部走査チェーン(デバイス識別レジスタ値)がTCKクロック入力によって移されます。

### 25.4.3. SAMPLE\_PRELOAD - \$2

システム動作に影響を与える前に出力ピンの状態採取、出力ラッチの事前設定を行うための必須JTAG命令です。けれども出力ラッチはピンに接続されません。データレジスタ(DR)として境界走査チェーン(Boundary-Scan chain)が選ばれます。本命令が有効な状態を次に示します。

- DR捕獲：外部ピン上の値が境界走査チェーン内に採取されます。
- DR移動：境界走査チェーンがTCKクロック入力によって移されます。
- DR更新：境界走査チェーンからの値が出力ラッチに印加(設定)されます。けれども出力ラッチはピンに接続されません。

### 25.4.4. AVR\_RESET - \$C

AVRデバイスを強制的にリセット状態、またはJTAGリセット元から開放するためのAVR特殊公開JTAG命令です。この命令で検査入出力ポート(TAP)制御器はリセットされません。データレジスタ(DR)として1ビットのリセットレジスタが選ばれます。リセットチェーン(レジスタ)が論理1である限り、リセットが活性(有効)なことに注意してください。このチェーンからの出力はラッチされません。本命令が有効な状態を次に示します。

- DR移動：走査チェーン(リセットレジスタ)がTCKクロック入力によって移されます。

### 25.4.5. BYPASS - \$F

データレジスタ(DR)に迂回(Bypass)レジスタを選ぶ必須JTAG命令です。本命令が有効な状態を次に示します。

- DR捕獲：迂回レジスタに論理0を設定します。
- DR移動：TDIとTDO間の迂回レジスタ(セル)が移されます。

## 25.5. 境界走査チェーン(Boundary-Scan Chain)

境界走査チェーンにはデジタルI/Oピンは勿論、チップ外の接続を持つアナログ回路のアナログとデジタル間境界の論理値の設定と監視の能力があります。

### 25.5.1. デジタルポートピンの走査

図25-3.はフルアップ機能付き双方向ポートピン用境界走査(Boundary-Scan)セル構成図です。このセルはフルアップ許可(PUExn)用標準境界走査(Bo undary-Scan)セルと3つの信号、出力(方向)制御(OCxn)、出力データ(ODxn)、入力データ(IDxn)の組み合わせの双方向ピン用セルの2段の移動レジスタだけからなります。ポートとピンの添え字は続く記述で使われません。

境界走査(Boundary-Scan)論理回路はデータシート内の図に含まれません。図25-4.は39頁の「**入出力ポート**」章で記載される単純なデジタルポートピンを示します。図25-3.からの境界走査セルの詳細が図25-4.上の破線内に置き換わります。

交換ポート機能が存在しない場合、入力データ(ID)はPINxnレジスタ値(けれどもIDは同期化回路を持たず)、出力データ(OD)はPORTxnレジスタ、出力制御(OC)はDDxn方向レジスタ、フルアップ許可(PUE)は論理合成値(PUD AND DDxn AND PORTxn)に各々対応します。

デジタル交換ポート(ピン)機能は走査チェーン(Scan chain)が実際のピン値を読むために図25-4.内の破線外側に接続されます。アナログ機能について、それらは外部ピンからアナログ回路へ直結で、走査チェーンはアナログ回路とデジタル論理回路間のインターフェースに挿入されます。

図25-3. フルアップ機能付き双方向ポート用境界走査(Boundary-Scan)セル構成図





図25-4. 標準ポートピン構成図




注: 詳細については境界走査(Boundary-Scan)をご覧ください。

### 25.5.2. 境界走査と2線(直列)インターフェース

2線インターフェースピンのSCLとSDAは走査チェーン内に1つの追加制御信号TWIEN(2線インターフェース許可)を持ちます。図25-5で示されるようにこのTWIEN信号は通常のデジタルポートピンと並列のスリューレート(上昇/下降)制御付き3状態緩衝器を許可します。図25-9で示される標準走査セルがTWIEN信号に付随します。

- 注:**
1. 入力の50nsスパイク除去用の独立した走査チェーンは提供されません。デジタルポートピンに対する標準走査の支援は接続検査に対して充分です。走査経路内にTWIENを持っている理由は境界走査を行う時にスリューレート制御緩衝器を切断できることだけです。
  2. 駆動出力の衝突を引き起こさないよう、OCとTWIEN信号は同時に有効とされないよう注意してください。


図25-5. TWI用追加走査信号



### 25.5.3. RESETピンの走査

RESETピンは標準リセット動作について5V負論理(Low有効)、高電圧並列プログラミングについて12V正論理(High有効)を受け入れます。図25-6で示される監視専用セルが5Vリセット信号(RSTT)と12Vリセット信号(RSTHV)の両方に挿入されます。

図25-6. 監視専用境界走査セル構成図



### 25.5.4. クロックピンの走査

AVRデバイスにはヒューズによって選択可能な多くのクロック種別があります。これらは校正付き内蔵RC発振器、外部RC発振器、外部クロック信号、(高周波数)クリスタル発振子、低周波数クリスタル発振子、セラミック振動子です。

図25-7は走査チェーン内で支援される各発振器と外部接続を示します。許可信号は標準境界走査セルで支援され、一方発振器/クロック出力には監視専用セルが付随されます。主クロックに加え、タイマ用発振器も同じ方法で走査されます。校正付き内蔵RC発振器からの出力はこの発振器が外部接続を持たないので走査されません。

図25-7. クロック機能と発振器用境界走査セル構成図




表25-3.はタイマ用32kHz発振器は勿論、外部クロックピンXTAL1、XTAL1/XTAL2接続の発振器に対する走査レジスタの一覧です。

表25-3. 発振器用走査信号

| 許可信号     | 走査クロック信号線     | クロック種別                   | 未使用時値 |
|----------|---------------|--------------------------|-------|
| EXTCLKEN | EXTCLK(XTAL1) | 外部クロック信号                 | 0     |
| OSCON    | OSCCK         | 外部クリスタル発振子<br>外部セミピック振動子 | 0     |
| RCOSCEN  | RCCK          | 外部RC発振                   | 0     |
| OSC32EN  | OSC32CK       | 低周波数外部クリスタル              | 1     |
| TOSKON   | TOSCK         | タイマ用32kHz発振器             | 0     |

注: 1. 主クロックとして同時に1つよりも多くのクロック元を許可してはいけません。

2. 発振器出力の走査は内部発振器とJTAGのTCKクロック間の周波数偏差のため、予期せぬ結果を与えます。可能なら、外部クロックでの走査が望まれます。
3. クロック設定はヒューズによってプログラミングされます。ヒューズは実行動作時に変更されないので、クロック設定は与えられた応用について考慮して決定されます。使用者は最終システムで使われるのと同じクロック選択で走査するのを推奨されます。システム論理回路が休止形態でクロック選択(元)を禁止できるため、許可信号は走査チェーン内で支援され、それ(その禁止)によって(クロックが)供給されない場合、発振器ピンを走査経路から切り離します。[CKOPTヒューズ](#)(訳注:原書のINTCAPは誤り)は走査チェーン内で支援されないので、このヒューズが正しくプログラム(0)される場合を除いて、境界走査チェーンは内部コンテンサを必要とするXTAL発振器を形成できません。

### 25.5.5. アナログ比較器の走査

境界走査に関する比較器関連の信号は図25-8.で示されます。図25-9.の境界走査セルがこれら信号の各々に付随します。この信号は表25-4.で記述されます。

この比較器は全てのアナログ入力がデジタルポートピンとしても兼用されるため、純粋な接続試験用に使われる必要がありません。

図25-8. アナログ比較器部構成図




図25-9. 比較器、A/D変換用標準境界走査セル構成図





表25-4. アナログ比較器用境界走査信号

| 信号名     | 比較器側での方向 | 意味             | 未使用時推奨入力値 | 推奨入力時出力値 |
|---------|----------|----------------|-----------|----------|
| AC_IDLE | 入力       | 真の時にアナログ比較器OFF | 1         | CPU実行に依存 |
| ACO     | 出力       | アナログ比較器出力      | CPU実行時入力  | 0        |
| ACME    | 入力       | 真の時にA/D多重器出力使用 | 0         | CPU実行に依存 |
| ACBG    | 入力       | 内蔵基準電圧許可       | 0         | CPU実行に依存 |

### 25.5.6. A/D変換器の走査

図25-10.はA/D変換部と関連する制御と監視信号の構成図を示します。図25-9.の境界走査セルがこれら信号の各々に付随されます。このA/D変換器は、全てのアナログ入力がデジタルポートピンとしても兼用されるため、純粹な接続試験に使われる必要がありません。

図25-10. A/D変換部構成図



各信号の概要は表25-5で示されます。

表25-5. A/D変換用境界走査信号

| 信号名      | A/D変換器側での方向 | 意味   | 未使用時<br>推奨入力値 | 推奨入力または<br>未使用時出力値 |
|----------|-------------|--|---------------|--------------------|
| COMP     | 出力          | 比較器出力  | 0             | 0                  |
| ACLK     | 入力          | 利得段のスイッチ キャッシュのクロック                              | 0             | 0                  |
| ACTEN    | 入力          | 利得段⇒比較器接続許可                                      | 0             | 0                  |
| ADCBGEN  | 入力          | 比較器反転入力へ内部1.23V基準電圧接続                            | 0             | 0                  |
| ADCEN    | 入力          | A/D変換器電源ON信号                                     | 0             | 0                  |
| AMPEN    | 入力          | 利得段電源ON信号  | 0             | 0                  |
| DAC_9    | 入力          | D/A変換器デジタル入力ビット9                                 | 1             | 1                  |
| DAC_8    | 入力          | D/A変換器デジタル入力ビット8                                 | 0             | 0                  |
| DAC_7    | 入力          | D/A変換器デジタル入力ビット7                                 | 0             | 0                  |
| DAC_6    | 入力          | D/A変換器デジタル入力ビット6                                 | 0             | 0                  |
| DAC_5    | 入力          | D/A変換器デジタル入力ビット5                                 | 0             | 0                  |
| DAC_4    | 入力          | D/A変換器デジタル入力ビット4                                 | 0             | 0                  |
| DAC_3    | 入力          | D/A変換器デジタル入力ビット3                                 | 0             | 0                  |
| DAC_2    | 入力          | D/A変換器デジタル入力ビット2                                 | 0             | 0                  |
| DAC_1    | 入力          | D/A変換器デジタル入力ビット1                                 | 0             | 0                  |
| DAC_0    | 入力          | D/A変換器デジタル入力ビット0                                 | 0             | 0                  |
| EXTCH    | 入力          | ADC3～0の利得段迂回接続                                   | 1             | 1                  |
| G10      | 入力          | 10倍利得許可  | 0             | 0                  |
| G20      | 入力          | 20倍利得許可  | 0             | 0                  |
| GNDEN    | 入力          | 比較器反転入力GND接続                                     | 0             | 0                  |
| HOLD     | 入力          | S&H信号。0=採取、1=保持。利得段使用の場合ACLK =1の時に切り替えなければなりません。 | 1             | 1                  |
| IREFEN   | 入力          | D/A変換器へのAREFとして内部2.56V基準電圧許可                     | 0             | 0                  |
| MUXEN_7  | 入力          | ADC7 アナログ入力チャネル接続                                | 0             | 0                  |
| MUXEN_6  | 入力          | ADC6 アナログ入力チャネル接続                                | 0             | 0                  |
| MUXEN_5  | 入力          | ADC5 アナログ入力チャネル接続                                | 0             | 0                  |
| MUXEN_4  | 入力          | ADC4 アナログ入力チャネル接続                                | 0             | 0                  |
| MUXEN_3  | 入力          | ADC3 アナログ入力チャネル接続                                | 0             | 0                  |
| MUXEN_2  | 入力          | ADC2 アナログ入力チャネル接続                                | 0             | 0                  |
| MUXEN_1  | 入力          | ADC1 アナログ入力チャネル接続                                | 0             | 0                  |
| MUXEN_0  | 入力          | ADC0 アナログ入力チャネル接続                                | 1             | 1                  |
| NEGSEL_2 | 入力          | ADC2⇒反転差動入力接続                                    | 0             | 0                  |
| NEGSEL_1 | 入力          | ADC1⇒反転差動入力接続                                    | 0             | 0                  |
| NEGSEL_0 | 入力          | ADC0⇒反転差動入力接続                                    | 0             | 0                  |
| PASSEN   | 入力          | 利得段迂回路許可   | 1             | 1                  |
| PRECH    | 入力          | 比較器出力ラッチのプリチャージ（負論理）                             | 1             | 1                  |
| SCTEST   | 入力          | スイッチ キャッシュ検査(10倍利得段出力⇒ADC4)                      | 0             | 0                  |
| ST       | 入力          | AMPEN=1後の最初の2ACLK周期間1ならば、利得段出力がより早く安定            | 0             | 0                  |
| VCCREN   | 入力          | D/A変換器へのAREFとしてAVCC許可                            | 0             | 0                  |

注: 図25-10.内の不正なスイッチ設定は信号衝突の原因になり、デバイスを損傷するかもしれません。それらは多くの入力を図25-10.で出力比較器の反転入力のS&Hへ選びます。1つのADCピン、内部基準電圧、GNDのどれか1つの経路だけが選ばれることを確認してください。

走査中にA/D変換器が使われないなら、[表25-5.](#)の推奨入力値が使われるべきです。使用者は走査中に差動段を使わないうことが推奨されます。スイッチ キャパシタを基にした差動段は走査チェーン内で使われる時に達成が難しい高速な操作とタイミング精度が必要です。従って差動段の操作に関する詳細は提供されません。

AVRのA/D変換部はデジタル論理回路内に実装した逐次比較方式と[図25-10.](#)で示したアナログ回路が基です。境界走査使用時、問題は印加したアナログ電圧が或る範囲内で計測されるのを常に保証することです。これは逐次比較動作を行わずして容易に実行でき、[DAC\\_9~0](#)デジタル(信号)線に下限値を加え、比較器からの出力がLow(0)であるのを確認し、その後[DAC\\_9~0](#)デジタル(信号)線に上限値を加え、比較器からの出力がHigh(1)であるのを検証します。

このA/D変換器は全てのアナログ入力がデジタルポートピンとしても兼用されるため、純粹な接続試験に使われる必要がありません。

A/D変換を使う時に次のことに留意してください。

- ADCチャネルで使うポートピンは信号の衝突を避けるため、プルアップを禁止した入力に設定されなければなりません。
- 通常動作ではA/D変換部許可時に(10回の比較で構成される)擬似変換が実行されます。使用者はA/D変換許可後、A/D変換信号の制御/監視をする前に最低200ns待機するか、または最初の変換結果を使う前に擬似変換の実行を推奨されます。
- DAC値はHOLD信号がLow(0:採取)の時に中間値(\$200)で安定していなければなりません。

例として、電源電圧5VでAREFが外部的にVCCへ接続される時のADCチャネル3で $1.5V \pm 5\%$ の入力信号を検証する手順を考察してください。

$$\begin{aligned} \text{上限 : } & 1024 \times 1.5V \times 1.05 \div 5V = 323 = \$143 \\ \text{下限 : } & 1024 \times 1.5V \times 0.95 \div 5V = 291 = \$123 \end{aligned}$$

[表25-6.](#)の手順内で他の値が与えられる以外は[表25-5.](#)の推奨値が使われます。(次表には)走査チェーンのDAC値とポートピン値だけが示されます。「動作」欄は続く行内の値で境界走査チェーンレジスタを満たす前にどの[JTAG命令](#)を使うべきかを記述します。表の同一列上のデータを走査入力する時に走査出力のデータで検証が行われるべきです。

表25-6. A/D変換使用手順

| 手順番号 | 動作                | ADCEN | DAC_9~0 | MUXEN_7~0 | HOLD | PRECH | PA3データ | PA3制御 | PA3フルアップ許可 |
|------|-------------------|-------|---------|-----------|------|-------|--------|-------|------------|
| 1    | SAMPLE_PRELOAD    | 1     | \$200   | \$08      | 1    | 1     | 0      | 0     | 0          |
| 2    | EXTEST            | 1     | \$200   | \$08      | 0    | 1     | 0      | 0     | 0          |
| 3    |                   | 1     | \$200   | \$08      | 1    | 1     | 0      | 0     | 0          |
| 4    |                   | 1     | \$123   | \$08      | 1    | 1     | 0      | 0     | 0          |
| 5    |                   | 1     | \$123   | \$08      | 1    | 0     | 0      | 0     | 0          |
| 6    | 0となるべきCOMP走査出力の検証 | 1     | \$200   | \$08      | 1    | 1     | 0      | 0     | 0          |
| 7    |                   | 1     | \$200   | \$08      | 0    | 1     | 0      | 0     | 0          |
| 8    |                   | 1     | \$200   | \$08      | 1    | 1     | 0      | 0     | 0          |
| 9    |                   | 1     | \$143   | \$08      | 1    | 1     | 0      | 0     | 0          |
| 10   |                   | 1     | \$143   | \$08      | 1    | 0     | 0      | 0     | 0          |
| 11   | 1となるべきCOMP走査出力の検証 | 1     | \$200   | \$08      | 1    | 1     | 0      | 0     | 0          |

この手法の使用ではHOLD信号の束縛タイミングがTCKクロック周波数を押さえます。手順の第5段階でのHOLDのHigh(1)に保持で、TCKクロック周波数は最大保持時間( $t_{hold\_max}$ )で割られた走査ビット数の最低5倍でなければなりません。

## 25.6. ATmega32Aの境界走査(Boundary-Scan)順

表25-7.は境界走査チェーンがデータ経路として選ばれる時のTDIとTDO間の走査順を示します。ビット0が最下位ビットで走査の最初に入出力されます。走査順は可能な限りピン配置順に従います。このためポートAのビットは他のポートと違うビット順で走査されます。この規則の例外はアナログ回路が接続される物理ピンに関係なく走査チェーンの最上位を構成するアナログ回路用走査チェーンです。図25-3.上で、Pxn出力はFF0、Pxn制御はFF1、Pxnプルアップ許可はFF2に各々対応します。ポートCのビット2,3,4,5はJTAG許可時にTAPピンを構成するので走査チェーンには存在しません。

表25-7. ATmega32A境界走査(Boundary-Scan)順

| ビット | 信号名                 | 基本単位 | ビット | 信号名               | 基本単位                         | ビット | 信号名               | 基本単位     |
|-----|---------------------|------|-----|-------------------|------------------------------|-----|-------------------|----------|
| 140 | AC_IDLE             |      | 93  | PB1.Data          |                              | 46  | PD5.Data          |          |
| 139 | ACO                 | アナログ | 92  | PB1.Control       |                              | 45  | PD5.Control       |          |
| 138 | ACME                | 比較器  | 91  | PB1.Pullup_Enable |                              | 44  | PD5.Pullup_Enable |          |
| 137 | ACBG                |      | 90  | PB2.Data          |                              | 43  | PD6.Data          |          |
| 136 | COMP                |      | 89  | PB2.Control       |                              | 42  | PD6.Control       | ポートD     |
| 135 | PRIVATE_SIGNAL1 (注) |      | 88  | PB2.Pullup_Enable |                              | 41  | PD6.Pullup_Enable |          |
| 134 | ACLK                |      | 87  | PB3.Data          |                              | 40  | PD7.Data          |          |
| 133 | ACTEN               |      | 86  | PB3.Control       |                              | 39  | PD7.Control       |          |
| 132 | PRIVATE_SIGNAL2 (注) |      | 85  | PB3.Pullup_Enable | ポートB                         | 38  | PD7.Pullup_Enable |          |
| 131 | ADCBGEN             |      | 84  | PB4.Data          |                              | 37  | PC0.Data          |          |
| 130 | ADCEN               |      | 83  | PB4.Control       |                              | 36  | PC0.Control       |          |
| 129 | AMPEN               |      | 82  | PB4.Pullup_Enable |                              | 35  | PC0.Pullup_Enable |          |
| 128 | DAC_9               |      | 81  | PB5.Data          |                              | 34  | PC1.Data          |          |
| 127 | DAC_8               |      | 80  | PB5.Control       |                              | 33  | PC1.Control       |          |
| 126 | DAC_7               |      | 79  | PB5.Pullup_Enable |                              | 32  | PC1.Pullup_Enable | ポートC     |
| 125 | DAC_6               |      | 78  | PB6.Data          |                              | 31  | PC6.Data          |          |
| 124 | DAC_5               |      | 77  | PB6.Control       |                              | 30  | PC6.Control       |          |
| 123 | DAC_4               |      | 76  | PB6.Pullup_Enable |                              | 29  | PC6.Pullup_Enable |          |
| 122 | DAC_3               |      | 75  | PB7.Data          |                              | 28  | PC7.Data          |          |
| 121 | DAC_2               |      | 74  | PB7.Control       |                              | 27  | PC7.Control       |          |
| 120 | DAC_1               |      | 73  | PB7.Pullup_Enable |                              | 26  | PC7.Pullup_Enable |          |
| 119 | DAC_0               |      | 72  | RSTT              | リセット回路<br>(監視専用セル)           | 25  | TOSC              | タイマ用     |
| 118 | EXTCH               |      | 71  | RSTHV             |                              | 24  | TOSCON            | 32kHz発振器 |
| 117 | G10                 |      | 70  | EXTCLKEN          | 主クロック/<br>発振器用<br>許可信号       | 23  | PA7.Data          |          |
| 116 | G20                 |      | 69  | OSCON             |                              | 22  | PA7.Control       |          |
| 115 | GNDEN               |      | 68  | RCOSCEN           |                              | 21  | PA7.Pullup_Enable |          |
| 114 | HOLD                |      | 67  | OSC32EN           |                              | 20  | PA6.Data          |          |
| 113 | IREFEN              |      | 66  | EXTCLK(XTAL1)     | 主クロック用<br>入力/発振器<br>(監視専用セル) | 19  | PA6.Control       |          |
| 112 | MUXEN_7             |      | 65  | OSCCK             |                              | 18  | PA6.Pullup_Enable |          |
| 111 | MUXEN_6             |      | 64  | RCCK              |                              | 17  | PA5.Data          |          |
| 110 | MUXEN_5             |      | 63  | OSC32CK           |                              | 16  | PA5.Control       |          |
| 109 | MUXEN_4             |      | 62  | TWIEN             | TWI                          | 15  | PA5.Pullup_Enable |          |
| 108 | MUXEN_3             |      | 61  | PD0.Data          |                              | 14  | PA4.Data          |          |
| 107 | MUXEN_2             |      | 60  | PD0.Control       |                              | 13  | PA4.Control       |          |
| 106 | MUXEN_1             |      | 59  | PD0.Pullup_Enable |                              | 12  | PA4.Pullup_Enable | ポートA     |
| 105 | MUXEN_0             |      | 58  | PD1.Data          |                              | 11  | PA3.Data          |          |
| 104 | NEGSEL_2            |      | 57  | PD1.Control       |                              | 10  | PA3.Control       |          |
| 103 | NEGSEL_1            |      | 56  | PD1.Pullup_Enable |                              | 9   | PA3.Pullup_Enable |          |
| 102 | NEGSEL_0            |      | 55  | PD2.Data          |                              | 8   | PA2.Data          |          |
| 101 | PASSEN              |      | 54  | PD2.Control       | ポートD                         | 7   | PA2.Control       |          |
| 100 | PRECH               |      | 53  | PD2.Pullup_Enable |                              | 6   | PA2.Pullup_Enable |          |
| 99  | SCTEST              |      | 52  | PD3.Data          |                              | 5   | PA1.Data          |          |
| 98  | ST                  |      | 51  | PD3.Control       |                              | 4   | PA1.Control       |          |
| 97  | VCCREN              |      | 50  | PD3.Pullup_Enable |                              | 3   | PA1.Pullup_Enable |          |
| 96  | PB0.Data            |      | 49  | PD4.Data          |                              | 2   | PA0.Data          |          |
| 95  | PB0.Control         |      | 48  | PD4.Control       |                              | 1   | PA0.Control       |          |
| 94  | PB0.Pullup_Enable   | ポートB | 47  | PD4.Pullup_Enable |                              | 0   | PA0.Pullup_Enable |          |

注: PRIVATE\_SIGNAL1とPRIVATE\_SIGNAL2は常に0として走査されるべきです。

## 25.7. 境界走査記述言語(Boundary-Scan Description Language)ファイル

境界走査記述言語(BSDL)ファイルは境界走査が可能なデバイスを自動検査生成ソフトウェアによって使われる標準形式で記述します。境界走査データレジスタ内のビットの順番と機能がこの記述内に含まれます。ATmega32A用のBSDLファイルは入手可能です。

## 25.8. JTAG関連レジスタ

### 25.8.1. MCUCSR – MCU制御/状態レジスタ (MCU Control and Status Register)

MCU制御/状態レジスタは一般MCU機能制御ビットを含み、MCUリセットを起こしたリセット元の情報を提供します。

| ビット         | 7   | 6    | 5 | 4    | 3    | 2    | 1     | 0    |        |
|-------------|-----|------|---|------|------|------|-------|------|--------|
| \$34 (\$54) | JTD | ISC2 | - | JTRF | WDRF | BORF | EXTRF | PORF | MCUCSR |
| Read/Write  | R/W | R/W  | R | R/W  | R/W  | R/W  | R/W   | R/W  |        |
| 初期値         | 0   | 0    | 0 | 内容参照 | 内容参照 | 内容参照 | 内容参照  | 内容参照 | 内容参照   |

- ビット7 – JTD : JTAGインターフェース禁止 (JTAG interface disable)

このビットが0の時にJTAGエンターフェースがプログラム(0)されていれば、JTAGインターフェースが許可されます。このビットが1の場合、JTAGインターフェースは禁止されます。JTAGインターフェースの予期せぬ許可や禁止を避けるためにこのビットを変更する時は時間制限手順に従わなければなりません。この値を変更するために応用ソフトウェアは4周期以内に希望する値をこのビットへ2回書かなければなりません。

JTAGインターフェースが他のJTAG回路に接続されないままにされる場合、このJTDビットは1に設定されるべきです。この理由はJTAGインターフェースのTDOピンの静止時電流を避けるためです。

- ビット4 – JTRF : JTAG リセット フラグ (JTAG Reset Flag)

このビットはJTAG命令AVR\_RESETによって選んだJTAGリセットレジスタ内の論理1でリセットが起こされると設定(1)されます。このビットは電源ONリセットまたはこのフラグへの論理0書き込みによってリセット(0)されます。

## 26. ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング

### 26.1. 特徴

- 書き込み中読める(Read-While-Write)自己プログラミング
- 柔軟性のあるブートローダメモリ容量
- 高い安全性(柔軟な保護用の独立したブート施錠ビット)
- リセットベクタ選択用の独立したヒューズ
- 最適化されたページ容量([注1](#))
- 効率的なコード手法
- 効率的な読み-変更-書き(リードモディファイライド)支援

**注1:** ページはプログラミング中に使われる多数のバイトから成るフラッシュメモリの区画です([176頁の表27-5](#)をご覧ください)。このページ構成は通常動作に影響を及ぼしません。

### 26.2. 概要

本デバイスに於いて、ブートローダ支援はMCU自身によるプログラムコードのダウンロードとアップロード用の真の書き込み中の読み出しが可能な自己プログラミング機構を提供します。この特徴はフラッシュメモリに常駐するブートローダプログラムを使うMCUによって制御される柔軟な応用ソフトウェア更新を可能にします。ブートローダプログラムはフラッシュメモリ内にコードを書き(プログラム)、コードを読み、またはプログラムメモリからコードを読むのに、利用可能なデータインターフェースと関連する規約のどれもが使えます。ブートローダ領域内のプログラムコードはブートローダメモリを含むフラッシュメモリ全体を書く能力を持ちます。従ってブートローダは自身をも変更でき、この機能がそれ以上必要とされないなら、そのコードから自身を消去することもできます。ブートローダメモリの容量はヒューズで設定可能で、ブートローダは個別に設定可能な2組の独立したブート施錠ビットを持ちます。これは異なる保護基準を選ぶ独自な柔軟性を使用者に与えます。

### 26.3. フラッシュメモリの応用領域とブートローダ領域

フラッシュメモリは応用領域とブートローダ領域の2つの主な領域で構成されます([図26-2](#)をご覧ください)。各領域の容量は[172頁の表26-6](#)と[図26-2](#)で示されるように`BOOTSZヒューズ`によって設定されます。これら2つの領域は個別の施錠ビットの組を持つため、異なる保護基準を持てます。

#### 26.3.1. 応用領域

応用領域は応用コードを格納するのに使われるフラッシュメモリの領域です。応用領域用保護基準は応用ブート施錠ビット(ブート施錠ビット0)によって選べます([167頁の表26-2](#)をご覧ください)。応用領域から実行される時に`SPM`命令が禁止されるので、応用領域はどんなブートローダコードも決して格納し得ません。

#### 26.3.2. ブートローダ領域(BLS)

応用領域が応用コード格納用に使われるのに対して、`SPM`命令はBLSから実行する時にだけプログラミングを始められるので、ブートローダソフトウェアはBLSに格納されなければなりません。`SPM`命令はBLS自身を含む全てのフラッシュメモリをアクセスできます。ブートローダ領域用保護基準はブートローダ施錠ビット(ブート施錠ビット1)によって選べます([167頁の表26-3](#)をご覧ください)。

### 26.4. フラッシュメモリの書き込み中に読み出し可能な領域と不能な領域

どちらのアドレスがプログラミングされるかによって、CPUが書き込み中の読み出しを支援するか、ブートローダソフトウェアが更新中にCPUが停止されるかのどちらです。上で記述されるような`BOOTSZヒューズ`によって設定可能な2つの領域に加え、フラッシュメモリは書き込み中読み出し可能な(RWW)領域と書き込み中読み出し不能な(NRWW)領域の2つの固定領域にも分けられます。RWWとNRWW領域間の境界は[166頁の図26-2](#)と[172頁の表26-7](#)で与えられます。この2つの領域間の主な違いを次に示します。

- RWW領域側に配置されたページを消去または書くとき、NRWW領域はその動作中に読むことができます。
- NRWW領域側に配置されたページを消去または書くとき、その全ての動作中にCPUは停止されます。

ブートローダソフトウェア動作中、使用者ソフトウェアがRWW領域側に配置されるどのコードも決して読めないことに注意してください。「書き込み中読み出し可能領域」という記述はプログラミング(消去または書き込み)される領域としての引用で、ブートローダソフトウェアが更新中に実際に読まれる領域ではありません。

(**誤解**) 上の記述はNRWW領域からRWW領域をプログラミングするという前提で、消去または書き込みを行う側ではなく、行われる側での名称が定義されていることを意味します。即ち、NRWW領域からRWW領域をプログラミングすると、NRWW領域のプログラムは通常通り動作する(即ち読める)ので、プログラミングされる側はRWW領域と名付けられ、この逆ではCPUが停止する(即ち読めない)ので、NRWW領域と名付けられているという意味です。

#### 26.4.1. RWW – 書き込み中読み出し可能領域

ブートローダソフトウェア更新がRWW領域側のページをプログラミングする場合、フラッシュメモリからコードを読むことが可能ですが、NRWW領域に配置されるコードだけです。プログラミング実行中、そのソフトウェアはRWW領域が決して読み出されないことを保証しなければなりません。使用者ソフトウェアがプログラミング中に(例えば、CALL,JMP,LPM系命令または割り込みによって)RWW領域側に配置されるコードを読もうすると、そのソフトウェアは未知の状態へ行き着くかもしれません。これを避けるために割り込みは禁止、またはブートローダ領域へ移動のどちらかにされるべきです。ブートローダ領域は常にNRWW領域に配置されます。RWW領域が読み出しに対して妨げられている限り、SPM命令制御レジスタ(SPMCR)の**RWW領域多忙(RWWSB)ビット**は論理1として読みます。プログラミングが完了した後、RWW領域に配置したコードを読む前にRWWSBはソフトウェアによって解除(0)されなければなりません。RWWSBを解除(0)する方法の詳細については[173頁の「SPMCR – SPM命令制御レジスタ」](#)を参照してください。

#### 26.4.2. NRWW – 書き込み中読み出し不能領域

NRWW領域に配置したコードはブートローダソフトウェアがRWW領域内のページを更新する時に読みます。ブートローダコードがNRWW領域を更新するとき、全てのページ消去またはページ書き込み動作中にCPUが停止されます。

表26-1. 書き込み中読み出し可能機能

| プログラミング中にZポインタで指定される領域 | プログラミング中に読める領域 | CPU動作 | RWW機能支援 |
|------------------------|----------------|-------|---------|
| RWW領域                  | NRWW領域         | 通常動作  | あり      |
| NRWW領域                 | なし             | 停止    | なし      |

図26-1. RWW領域とNRWW領域の関係





図26-2. 選択によるプログラム用フラッシュメモリの領域分割



注: 図内の各パラメータについては[172頁の表26-6](#)で与えられます。

## 26.5. プートローダ施錠ビット

プートローダ能力が必要とされないなら、フラッシュメモリ全体が応用コード用に利用可能です。プートローダは個別に設定可能な独立した2組のプート施錠ビットを持ちます。これは異なる保護基準を選ぶ独特な柔軟性を使用者に与えます。

使用者は以下を選べます。

- MCUによって更新するソフトウェアからフラッシュメモリ全体を保護
- MCUによって更新するソフトウェアからフラッシュメモリのプートローダ領域だけを保護
- MCUによって更新するソフトウェアからフラッシュメモリの応用領域だけを保護
- フラッシュメモリ全体で更新するソフトウェアを許可

更なる詳細については表26-2と表26-3をご覧ください。プート施錠ビットはソフトウェアと直列または並列のプログラミング動作で設定(0)できますが、これらのビットはチップ消去指令によってのみ解除(1)できます。一般書き込み禁止(LB動作種別2)はSPM命令によるフラッシュメモリのプログラミングを制御しません。同様に、試みられたなら、一般読み書き禁止(LB動作種別3)はLPM命令とSPM命令による読み込みも書き込みも制御しません。(訳補:一般LBはLPM/SPM命令に関して無関係の意)

表26-2. 応用領域に対する保護種別 (0=プログラム、1=非プログラム)

| BLB0 動作種別 | BLB02 | BLB01 | 保護種別   |
|-----------|-------|-------|--|
| 1         | 1     | 1     | LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。                        |
| 2         | 1     | 0     | SPM命令は応用領域に書くことを許されません。                                      |
| 3         | 0     | 0     | SPM命令による応用領域への書き込みと、プートローダ領域でのLPM命令による応用領域からの読み込みが許されません。(注) |
| 4         | 0     | 1     | プートローダ領域でのLPM命令による応用領域からの読み込みが許されません。(注)                     |

注: BLB02=0で、割り込みベクタがプートローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。

表26-3. プートローダ領域に対する保護種別 (0=プログラム、1=非プログラム)

| BLB1 動作種別 | BLB12 | BLB11 | 保護種別   |
|-----------|-------|-------|--|
| 1         | 1     | 1     | LPM, SPM命令がプートローダ領域をアクセスすることに対して制限はありません。                        |
| 2         | 1     | 0     | SPM命令はプートローダ領域に書くことを許されません。                                      |
| 3         | 0     | 0     | SPM命令によるプートローダ領域への書き込みと、応用領域でのLPM命令によるプートローダ領域からの読み込みが許されません。(注) |
| 4         | 0     | 1     | 応用領域でのLPM命令によるプートローダ領域からの読み込みが許されません。(注)                         |

注: BLB12=0で、割り込みベクタが応用領域に配置されていると、プートローダ領域での実行時に割り込みが禁止されます。

## 26.6. プートローダプログラムへの移行

プートローダへの移行は応用プログラムから分岐(Jump)または呼び出し(Call)によって行います。これはUSARTやSPIインターフェース経由で受信した指令のような起点によって始められるかもしれません。代わりに、リセット後にリセットベクタがプートローダ領域開始アドレスを指示するようにブートリセット(BOOTRST)ヒューズをプログラム(0)できます。この場合、プートローダがリセット後に開始されます。応用コードが設定された(書かれた)後、そのプログラム(プートローダ)は応用コードの実行を始めることができます。このヒューズはMCU自身によって変更できません。これは一旦ブートリセットヒューズがプログラム(0)されると、リセットベクタは常にブートローダリセットを指示し、このヒューズが直列プログラミング、並列プログラミングまたはJTAGインターフェースを通してのみ変更できることを意味します。

表26-4. ブートリセットヒューズ (0=プログラム、1=非プログラム)

| BOOTRST | リセット後実行開始アドレス(リセットベクタ) |                                 |
|---------|------------------------|---------------------------------|
| 0       | ブートローダリセット             | ブートローダ開始アドレス(172頁の表26-6をご覧ください) |
| 1       | 応用リセット                 | \$0000                          |

## 26.7. 自己プログラミング中のフラッシュメモリのアドレス指定


Zポインタ(レジスタ)はSPM命令でのアドレス指定に使われます。

| ビット      | 15  | 14  | 13  | 12  | 11  | 10  | 9  | 8  |
|----------|-----|-----|-----|-----|-----|-----|----|----|
| ZH (R31) | Z15 | Z14 | Z13 | Z12 | Z11 | Z10 | Z9 | Z8 |
| ビット      | 7   | 6   | 5   | 4   | 3   | 2   | 1  | 0  |
| ZL (R30) | Z7  | Z6  | Z5  | Z4  | Z3  | Z2  | Z1 | Z0 |

フラッシュメモリがページで構成されるため([176頁の表27-5参照](#))、プログラムカウンタ(アドレスポインタ)は2つの違う領域を持つように取り扱われます。1つの領域は下位側ビットから成り、ページ内の語(ワード)をアドレス指定し、一方上位側ビットはそのページをアドレス指定します。これは図26-3で示されます。ページ消去とページ書き込み操作が個別にアドレス指定されることに注意してください。従ってポートローダソフトウェアはページ消去とページ書き込み操作の両方で同じページをアドレス指定することが最も重要です。一旦プログラミング操作が開始されると、このアドレスはラッ奇され、Zポインタは他の操作に使えます。

Zポインタを使わないSPM操作はポートローダ施錠ビット設定だけです。この操作でZレジスタの内容は無視され、無効です。**LPM**命令もアドレスを格納するのにZポインタを使います。この命令はフラッシュメモリのバイト単位をアドレス指定するので、Zポインタの最下位ビット(Z0)も使われます。

図26-3. SPM操作中のフラッシュメモリのアドレス指定



注: 図内で使った各変数は[172頁の表26-8](#)で一覧されます。

PCPAGEとPCWORDは[176頁の表27-5](#)で一覧されます。

## 26.8. フラッシュメモリの自己プログラミング

プログラムメモリはページ単位形式で更新されます。ページ一時緩衝部へ格納したデータでページを書く前にそのページが消去されなければなりません。ページ一時緩衝部はSPM命令使用時毎の1語(ワード)で満たされ、この緩衝部はページ消去命令前、またはページ消去とページ書き込み操作間のどちらかで満たすことができます。

### 手段1 (ページ消去前の一時緩衝部格納)

- ページ一時緩衝部を満たしてください。
- ページ消去を実行してください。
- ページ書き込みを実行してください。

### 手段2 (ページ消去後の一時緩衝部格納)

- ページ消去を実行してください。
- ページ一時緩衝部を満たしてください。
- ページ書き込みを実行してください。

ページの一部の変更だけが必要な場合、消去前にページの残す部分は(例えばページ一時緩衝部に)保存されなければならず、その後に改めて書かれます。手段1を使う場合、初めにページを読んで必要な変更を行い、その後に変更したデータを書き戻すことを使用者ソフトウェアに許す効率的な読み-修正-書き(リード・モディファイライト)機能をポートローダが提供します。手段2が使われる場合、ページが既に消去されているため、格納中の旧データを読むことができません。ページ一時緩衝部は乱順でアクセスできます。ページ消去とページ書き込み操作の両方で使われるページアドレスは同じページをアドレス指定することが非常に重要です。アセンブリ言語でのコード例については[171頁の「アセンブリ言語による簡単なポートローダ例」](#)をご覧ください。

### 26.8.1. SPM命令によるページ消去の実行

ページ消去を実行するにはZポインタにアドレスを設定してSPM命令制御レジスタ(SPMCR)に'X0000011'を書き、SPMCR書き込み後4クロック周期内にSPM命令を実行してください。R1とR0のデータは無視されます。ページアドレスはZポインタのPCPAGEに書かれなければなりません。この操作中、Zポインタの他のビットは0を書かれねばなりません。

- RWW領域のページ消去：ページ消去中、NRWW領域は読みます。
- NRWW領域のページ消去：ページ消去中、CPUは停止されます。

**注：**時間手順内で割り込みが起きた場合に4周期アクセスが保証できません。非分断操作を保証するためにSPMCRへ書く前に割り込みを禁止しなければなりません。

### 26.8.2. ページ一時緩衝部の設定(ページ設定)

命令語(ワード)を(ページ一時緩衝部)に書くにはZポインタにアドレス、R1:R0にデータを設定してSPMCRに'00000001'を書き、SPMCR書き込み後4クロック周期内にSPM命令を実行してください。ZポインタのPCWORDの内容は一時緩衝部のデータのアドレスに使われます。一時緩衝部はページ書き込み操作後、またはSPMCRのRWWSREビット書き込みによって自動的に消去されます。システムリセット後も消去されています。一時緩衝部を消去せずに各アドレスへ複数回書くことができないことに注意してください。

**注：**SPMページ設定操作の途中でEEPROMが書かれると、設定した全データが失われます。

### 26.8.3. ページ書き込みの実行

ページ書き込みを行うにはZポインタにアドレスを設定してSPMCRに'X0000101'を書き、SPMCR書き込み後4クロック周期内にSPM命令を実行してください。R1とR0のデータは無視されます。ページアドレスは(Zポインタの)PCPAGEに書かれなければなりません。この操作中、Zポインタの他のビットは0を書かれねばなりません。

- RWW領域のページ書き込み：ページ書き込み中、NRWW領域は読みます。
- NRWW領域のページ書き込み：ページ書き込み中、CPUは停止されます。

### 26.8.4. SPM操作可割り込みの使用法

SPM操作可割り込みが許可されると、SPMCRのSPMENビットが解除(0)されている時にSPM操作可割り込みが継続的に発生します。これはソフトウェアでSPMCRをポーリングする代わりにこの割り込みが使えることを意味します。SPM操作可割り込みを使うとき、割り込みが読み出しに対して防がれる時にRWW領域をアクセスするのを避けるために、割り込みベクタはポートローダ領域(BLS)へ移動されるべきです。割り込み(ベクタ)の移動法は33頁の「割り込み」で記述されます。

### 26.8.5. ポートローダ領域更新中の考慮

ポート施錠ビット11(BLB11)が非プログラム(1)にされたままとすることによって使用者がポートローダ領域に更新を許す場合、特別な注意が祓わなければなりません。ポートローダ自身への予期せぬ書き込みはポートローダ全体を不正にし得て、更にソフトウェアの更新が不可能になるかもしれません。ポートローダ自体の変更が必要ないなら、内部ソフトウェアのどんな変更からもポートローダを保護するためにポート施錠ビット11(BLB11)をプログラム(0)することが推奨されます。

### 26.8.6. 自己プログラミング中のRWW領域読み込みの防止

自己プログラミング中(ページ消去もページ書き込みも)、RWW領域は常に読み出しが防がれます。使用者ソフトウェア自身は自己プログラミング操作中にこの領域がアドレス指定されるのを防がなければなりません。SPMCRのRWWSBはRWW領域が多忙である限り設定(1)されます。自己プログラミング中の割り込みベクタ表は33頁の「割り込み」で記述されるようにポートローダ領域(BLS)へ移動されるか、または割り込みが禁止されなければなりません。プログラミングが完了した後にRWW領域をアドレス指定する前に、使用者ソフトウェアはRWWSREの書き込みによってRWWSBを解除(0)しなければなりません。例については171頁の「アセンブリ言語による簡単なポートローダ例」をご覧ください。

### 26.8.7. SPM命令によるポートローダ施錠ビットの設定

ポートローダ施錠ビットを解除(0)するには希望したデータをR0に設定してSPMCRに'X0001001'を書き、SPMCR書き込み後4クロック周期内にSPM命令を実行してください。アクセス可能な施錠ビットはMCUによるどのソフトウェア更新からも応用とポートローダ領域を保護できるポート施錠ビットだけです。

| ビット | 7 | 6 | 5     | 4     | 3     | 2     | 1 | 0 |
|-----|---|---|-------|-------|-------|-------|---|---|
| R0  | 1 | 1 | BLB12 | BLB11 | BLB02 | BLB01 | 1 | 1 |

フラッシュメモリのアクセスに影響を及ぼすポートローダ施錠ビットの各種設定法については表26-2と表26-3をご覧ください。

Redのビット5~2が解除(0)される場合、SPMCRでSPMENとポート施錠ビット設定(BLBSET)ビットが設定(1)された後4クロック周期内にSPM命令が実行されると、対応するポート施錠ビットがプログラム(0)されます。この操作中のZポインタは関係ありませんが、将来との共通性のために(施錠ビット読み出しに使われるのと同じ)\$0001でZポインタを設定することが推奨されます。将来との共通性のため、施錠ビット書き込み時、R0のビット7,6,1,0は1に設定することも推奨されます。施錠ビットをプログラミングするとき、この操作中に全てのフラッシュメモリは読むことができます。

### 26.8.8. SPM命令での書き込み時のEEPROM書き込みによる妨害

EEPROM書き込み動作がフラッシュメモリへの全てのソフトウェアプログラミングを妨げることに注意してください。ソフトウェアからのヒューズと施錠ビット読み出しもEEPROM書き込み動作中、妨げられます。使用者はEEPROM制御レジスタ(EECR)のEEPROM書き込み許可(EEWE)ビットを検査し、SPM命令制御レジスタ(SPMCR)へ書く前にこのビットが解除(0)されているのを確認することが推奨されます。

### 26.8.9. ソフトウェアからのヒューズビットと施錠ビットの読み出し

ソフトウェアからヒューズと施錠ビットの両方を読むことが可能ですが。施錠ビットを読むにはZポインタに\$0001を設定してSPMCRのSPMENとポート施錠ビット設定(BLBSET)ビットを設定(1)してください。SPMENとBLBSETビットがSPMCRに設定された後、3 CPU周期内にLPM命令が実行されると、施錠ビットの値が転送先レジスタに格納されます。SPMENとBLBSETビットは施錠ビット読み出しの完了で、または3 CPU周期内にLPM命令が実行されない場合、または4 CPU周期内にSPM命令が実行されない場合、自動的に解除(0)されます。SPMENとBLBSETビットが解除(0)されると、LPMはwww.microchip.comでのAVR命令一式手引書で記述されるように動作します。

| ビット | 7 | 6 | 5     | 4     | 3     | 2     | 1   | 0   |
|-----|---|---|-------|-------|-------|-------|-----|-----|
| Rd  | - | - | BLB12 | BLB11 | BLB02 | BLB01 | LB2 | LB1 |

ヒューズ下位ビットを読む手順は上記の施錠ビット読み出しと同様です。ヒューズ下位ビットを読み出すにはZポインタに\$0000を設定してSPMCRのSPMENとBLBSETビットを設定(1)してください。SPMENとBLBSETビットがSPMCRに設定された後、3 CPU周期内にLPM命令が実行されると、以下で示されるようにヒューズ下位ビット(FLB)の値が転送先レジスタに格納されます。ヒューズ下位ビットの配置と詳細な記述については175頁の表27-4を参照してください。

| ビット | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |
|-----|------|------|------|------|------|------|------|------|
| Rd  | FLB7 | FLB6 | FLB5 | FLB4 | FLB3 | FLB2 | FLB1 | FLB0 |

同様に、ヒューズ上位ビットを読むにはZポインタに\$0003を設定してください。SPMENとBLBSETビットがSPMCRで設定(1)された後、3周期内にLPM命令が実行されると、以下で示されるようにヒューズ上位ビット(FHB)の値が転送先レジスタに格納されます。ヒューズ上位ビットの配置と詳細な記述については175頁の表27-3を参照してください。

| ビット | 7    | 6    | 5    | 4    | 3    | 2    | 1    | 0    |
|-----|------|------|------|------|------|------|------|------|
| Rd  | FHB7 | FHB6 | FHB5 | FHB4 | FHB3 | FHB2 | FHB1 | FHB0 |

プログラム(0)されたヒューズと施錠ビットは0として読みます。非プログラム(1)にされたヒューズと施錠ビットは1として読みます。

### 26.8.10. フラッシュメモリデータ化けの防止

低VCCの期間中、CPUとフラッシュメモリの正しい動作に対して供給電圧が低すぎるためにフラッシュメモリのプログラムが不正にされ得ます。これらの問題はフラッシュメモリを使う基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

フラッシュメモリのプログラム化けは電圧が低すぎる時の2つの状態によって起こされます。1つ目としてフラッシュメモリへの通常の書き込み手順は正しく動作するための最低電圧が必要です。2つ目として供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。

フラッシュメモリ化けは次の推奨設計によって容易に避けられます(1つは必須)。

- そのシステムでポートローダ更新が必要ない場合、どんなポートローダソフトウェア更新をも防ぐためにポートローダ施錠ビットをプログラム(0)してください。
- 不十分な供給電源電圧の期間中、AVR RESETを活性(Low)に保ってください。これは動作電圧が検出電圧と一致するなら、内部低電圧検出器(BOD)を許可することにより行えます。そうでなければ外部低VCCリセット保護回路が使えます。書き込み操作進行中にリセットが起こると、その書き込み動作は供給電源電圧が充分であれば完了されます。
- 低VCCの期間中、AVRコアをパワーダウン休止動作に保ってください。これはCPUが命令の復号と実行を試みるのを防ぎ、SPMCR 従ってフラッシュメモリを予期せぬ書き込みから効果的に保護します。

### 26.8.11. SPM命令使用時のフラッシュメモリ用プログラミング(書き込み)時間

校正された内蔵RC発振器がフラッシュメモリアクセス時間に使われます。表26-5はCPUからのフラッシュメモリアクセスに対する代表的なプログラミング時間を示します。

表26-5. SPM命令によるフラッシュメモリのプログラミング時間

| 項目   | 最小    | 最大    |
|--|-------|-------|
| SPM命令によるフラッシュ書き込み(ページ消去、ページ書き込み、施錠ビット書き込み) | 3.7ms | 4.5ms |

注: 最小と最大の時間は(項目の)個別操作毎に対してです。

### 26.8.12. アセンブリ言語による簡単なポートローダ例

このルーチンはRAMからフラッシュメモリへ1ページのデータを書きます。RAM内の最初のデータ位置はYレジスタによって指示され、フラッシュメモリ内の最初のデータ位置はZレジスタによって指示されます。異常処理は含まれません。このルーチン(少なくともSPMJサブルーチン)はポートローダ領域側に配置されなければなりません。NRWW領域側のコードだけが自己プログラミング(ページ消去とページ書き込み)中に読みます。使用レジスタはR0,R1,TMP,CNTL,CNTH,SPMCで、レジスタの保存と復帰はこのルーチン内に含まれず、使用レジスタはコード量を犠牲にすれば最適化できます。割り込み表がポートローダ領域に移動されるか、割り込みが禁止されるかのどちらかが前提です。

ページ内データが256バイト以下の場合は計数器上位が不要になります。また関連する命令も変更になります。これらの部分を赤字で示します(訳注:本行は以下のプログラム補正に対応して追加しました)。

| ラベル   | 命令                               | 注釈                                     |
|-------|----------------------------------|--|
|       | . EQU PGSZB = PAGESIZE*2         | ; PGSZBはページ内のバイト数です。(PAGESIZEは語(ワード)数) |
|       | . ORG SMALLBOOTSTART             | ;                                      |
| WRPG: | LDI SPMC, (1<<PGERS)+(1<<SPMEN)  | ; [ ページ消去 ]                            |
|       | CALL SPMJ                        | ; ページ消去SPMCR値を取得                       |
|       | LDI SPMC, (1<<RWWSRE)+(1<<SPMEN) | ; [ RWW領域読み出し再許可 ]                     |
|       | CALL SPMJ                        | ; RWW領域読み出し許可SPMCR値を取得                 |
|       | LDI CNTL, LOW(PGSZB)             | ; [ RAMからフラッシュページ一時緩衝部へ転送 ]            |
|       | LDI CNTH, HIGH(PGSZB)            | ; バイト計数器を初期化                           |
| WLP:  | LD R0, Y+                        | ; (削除)                                 |
|       | LD R1, Y+                        | ; RAM上の下位データを取得(ポインタ進行)                |
|       | LDI SPMC, (1<<SPMEN)             | ; RAM上の上位データを取得(ポインタ進行)                |
|       | CALL SPMJ                        | ; ページ一時緩衝部書き込みSPMCR値を取得                |
|       | ADIW ZH:ZL, 2                    | ; 対応語(ワード)データをページ一時緩衝部に設定              |
|       | SBIW CNTH:CNTL, 2                | ; ページ一時緩衝部ポインタ進行                       |
|       | BRNE WLP                         | ; 計数器を減数 (SUBI)                        |
|       | SUBI ZL, LOW(PGSZB)              | ; 指定バイト数分繰り返す                          |
|       | SBCI ZH, HIGH(PGSZB)             | ; [ ページ書き込み ]                          |
|       | LDI SPMC, (1<<PGWRT)+(1<<SPMEN)  | ; ページ一時緩衝部先頭にポインタを復帰                   |
|       | CALL SPMJ                        | ; (削除)                                 |
|       | LDI SPMC, (1<<RWWSRE)+(1<<SPMEN) | ; フラッシュ書き込みSPMCR値を取得                   |
|       | CALL SPMJ                        | ; フラッシュメモリページ書き込み                      |
|       | LDI CNTL, LOW(PGSZB)             | ; [ RWW領域読み出し再許可 ]                     |
|       | LDI CNTH, HIGH(PGSZB)            | ; RWW領域読み出し許可SPMCR値を取得                 |
|       | SUBI YL, LOW(PGSZB)              | ; RWW領域読み出し許可                          |
|       | SBCI YH, HIGH(PGSZB)             | ; [ 読み戻し照合(任意) ]                       |
| RLP:  | LDI R0, Z+                       | ; バイト計数器を初期化                           |
|       | LD R1, Y+                        | ; (削除)                                 |
|       | CPSE R0, R1                      | ; RAMデータ先頭にポインタを復帰                     |
|       | JMP ERROR                        | ;                                      |
|       | ;                                | ; フラッシュメモリから1バイト取得(ポインタ進行)             |
|       | SBIW CNTH:CNTL, 1                | ; RAMから1バイトデータを取得(ポインタ進行)              |
|       | BRNE RLP                         | ; 値一致でスキップ                             |
| RTN:  | IN TMP, SPMCR                    | ; 不一致で異常処理へ                            |
|       | SBRS TMP, RWWSB                  |  |
|       | RET                              |  |
|       | ;                                |  |
|       | LDI SPMC, (1<<RWWSRE)+(1<<SPMEN) |  |
|       | CALL SPMJ                        |  |
|       | RJMP RTN                         |  |
| SPMJ: | IN TMP, SPMCR                    |  |
|       | SBRC TMP, SPMEN                  |  |
|       | RJMP SPMJ                        |  |
|       | ;                                |  |
|       | IN TMP, SREG                     |  |
|       | CLI                              |  |
| WAIT: | SBIC EECR, EEWE                  |  |
|       | RJMP WAIT                        |  |
|       | ;                                |  |
|       | OUT SPMCR, SPMC                  |  |
|       | SPM                              |  |
|       | OUT SREG, TMP                    |  |
|       | RET                              |  |

### 26.8.13. ATmega32Aのブートローダ パラメータ

自己プログラミングの記述で使ったパラメータは表26-6.～8.で与えられます。

表26-6. 応用領域とブートローダ領域の分割設定

| BOOTSZ1 | BOOTSZ0 | ブートローダ領域 |      | アドレス範囲        |               |             |
|---------|---------|----------|------|---------------|---------------|-------------|
|         |         | 容量(語)    | ページ数 | 応用プログラム領域     | ブートローダプログラム領域 | ブートリセットアドレス |
| 1       | 1       | 256      | 4    | \$0000～\$3EFF | \$3F00～\$3FFF | \$3F00      |
| 1       | 0       | 512      | 8    | \$0000～\$3DFF | \$3E00～\$3FFF | \$3E00      |
| 0       | 1       | 1024     | 16   | \$0000～\$3BFF | \$3C00～\$3FFF | \$3C00      |
| 0       | 0       | 2048     | 32   | \$0000～\$37FF | \$3800～\$3FFF | \$3800      |

注: 各種BOOTSZヒューズ設定は図26-2.で示されます。

表26-7. RWW領域とNRWW領域の範囲

| 領域                  | ページ数 | アドレス範囲        |
|---------------------|------|---------------|
| 書き込み中読み出し可能(RWW)領域  | 224  | \$0000～\$37FF |
| 書き込み中読み出し不能(NRWW)領域 | 32   | \$3800～\$3FFF |

注: これら2つの領域についての詳細に関しては166頁の「RWW - 書き込み中読み出し可能領域」と「NRWW - 書き込み中読み出し不能領域」をご覧ください。

表26-8. 図26-3.で使った各変数説明とZポインタの配置

| 変数名      | 対応値    |          | 意味   |
|----------|--------|----------|--|
|          | PC     | Zポインタ(注) |  |
| PCMSB    | PC13   |          | プログラムカウンタの最上位ビット。(プログラムカウンタは14ビット、PC13～0)                          |
| PAGEMSB  | PC5    |          | 1ページ内に使われる語(ワード)アドレスの最上位ビット。<br>(ページ内の64語(ワード)には6ビットPC5～0が必要)      |
| ZPCMSB   |        | Z14      | PCMSBに配置される(対応する)Zレジスタ内のビット。<br>(Z0が使われないため、ZPCMSB=PCMSB+1)        |
| ZPAGEMSB |        | Z6       | PAGEMSBに配置される(対応する)Zレジスタ内のビット。<br>(Z0が使われないため、ZPAGEMSB=PAGEMSB+1)  |
| PCPAGE   | PC13～6 | Z14～7    | プログラムカウンタページアドレス: ページ消去とページ書き込み用のページ選択                             |
| PCWORD   | PC5～0  | Z6～1     | プログラムカウンタ語(ワード)アドレス: 一時緩衝部格納用語(ワード)選択<br>(ページ書き込み操作中は0でなければなりません。) |

注: Z15: 常に無視されます。

Z0: 全てのSPM命令に対して0であるべきで、LPM命令に対するバ付選択です。

自己プログラミング中のZポインタの使用についての詳細に関しては168頁の「自己プログラミング中のフラッシュメモリのアドレス指定」をご覧ください。

## 26.9. ブートローダ用レジスタ

### 26.9.1. SPMCR – SPM命令制御レジスタ (Store Program Memory Control Register)

このレジスタはブートローダ動作を制御するために必要とされる制御ビットを含みます。

| ビット         | 7     | 6     | 5 | 4      | 3      | 2     | 1     | 0     |       |
|-------------|-------|-------|---|--------|--------|-------|-------|-------|-------|
| \$37 (\$57) | SPMIE | RWWSB | - | RWWSRE | BLBSET | PGWRT | PGERS | SPMEN | SPMCR |
| Read/Write  | R/W   | R     | R | R/W    | R/W    | R/W   | R/W   | R/W   |       |
| 初期値         | 0     | 0     | 0 | 0      | 0      | 0     | 0     | 0     |       |

- ビット7 – SPMIE : SPM操作可割り込み許可 (SPM Interrupt Enable)

SPMIEビットが1を書かれ、**ステータスレジスタ(SREG)の全割り込み許可(I)ビット**が設定(1)されているなら、SPM操作可割り込みが許可されます。SPM操作可割り込みはSPMCRのSPM操作許可(SPMEN)ビットが解除(0)されている限り実行されます。

- ビット6 – RWWSB : RWW領域多忙 (Read-While-Write Section Busy)

RWW領域に自己プログラミング(ページ消去またはページ書き込み)操作が開始されると、RWWSBがハードウェアによって設定(1)されます。RWWSBビットが設定(1)されると、RWW領域はアクセスできません。自己プログラミングが完了された後にRWWSREビットが1を書かれると、このRWWSBビットは解除(0)されます。同様に、ページ設定操作が開始されると、RWWSBビットは自動的に解除(0)されます。

- ビット5 – 予約 (Reserved)

このビットは予約されており、常に0として読みます。

- ビット4 – RWWSRE : RWW領域読み出し許可 (Read-While-Write Section Read Enable)

RWW領域にプログラミング(ページ消去またはページ書き込み)すると、RWW領域は(RWWSBがハードウェアによって設定(1)され)読み出しに対して防がれます。RWW領域を再許可するために使用者ソフトウェアはプログラミングが完了(SPMENが解除(0))されるまで待たねばなりません。その後、RWWSREビットがSPMENと同時に1を書かれると、次の4クロック周期内の**SPM命令**がRWW領域を再許可します。ページ消去またはページ書き込みでフラッシュメモリが多忙(SPMEN=1)の間、RWW領域は再許可できません。フラッシュメモリが設定されている間にRWWSREビットが書かれると、フラッシュメモリ設定操作は失敗し、設定したデータが失われます。

- ビット3 – BLBSET : ブート施錠ビット設定 (Boot Lock Bits Set)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内の**SPM命令**はR0のデータに従ったブート施錠ビットを設定します。R1のデータとZポインタのアドレスは無視されます。BLBSETビットは施錠ビットの設定完了で、または4クロック周期内に**SPM命令**が実行されない場合、自動的に解除(0)されます。

SPMCRでBLBSETとSPMENが設定(1)された後の3クロック周期内の**LPM命令**は(ZポインタのZ0によって)ヒューズビットまたは施錠ビットのどちらかを転送先レジスタに読みます。詳細については170頁の「**ソフトウェアからのヒューズビットと施錠ビットの読み出し**」をご覧ください。

- ビット2 – PGWRT : ページ書き込み (Page Write)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内の**SPM命令**は一時緩衝部に格納したデータでページ書き込みを実行します。ページアドレスはZポインタの上位部から取得されます。R1とR0のデータは無視されます。PGWRTビットはページ書き込みの完了で、または4クロック周期内に**SPM命令**が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ページ全体の書き込み動作中にCPUは停止されます。

- ビット1 – PGERS : ページ消去 (Page Erase)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内の**SPM命令**はページ消去を実行します。ページアドレスはZポインタの上位部から取得されます。R1とR0のデータは無視されます。PGERSビットはページ消去の完了で、または4クロック周期内に**SPM命令**が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ページ全体の消去中にCPUは停止されます。

- ビット0 – SPMEN : SPM操作許可 (Store Program Memory Enable)

このビットは次の4クロック周期間の**SPM命令**を許可します。このビットがRWWSRE, BLBSET, PGWRT, PGERSのどれかと共に1を書かれると、続く**SPM命令**は特別な意味を持ちます(上の記述をご覧ください)。SPMENだけが書かれると、続く**SPM命令**はZポインタによってアドレス指定したページ一時緩衝部へR1:R0の値を格納します。Zレジスタの最下位ビットは無視されます。SPMENビットは**SPM命令**の完了で、または4クロック周期内に**SPM命令**が実行されない場合、自動的に解除(0)されます。ページ消去とページ書き込み中、SPMENビットはその動作が完了されるまで1に留まります。

下位5ビットに10001, 01001, 00101, 00011, 00001以外のどんな組み合わせを書いても無効です。

## 27. メモリ プログラミング

### 27.1. プログラム メモリとデータ メモリ用施錠ビット

ATmega32Aは6つの施錠ビットを提供します。これらは非プログラム(1)のままか、表27-2で一覧される付加機能を得るためにプログラム(0)にすることができます。この施錠ビットはチップ消去指令でのみ1に消去できます。

表27-1. 施錠ビット バイトの内容

| 名称    | ビット番号 | 意味                            | 既定値 (注)    |
|-------|-------|-------------------------------|------------|
| -     | 7     |                               | 1 (非プログラム) |
| -     | 6     |                               | 1 (非プログラム) |
| BLB12 | 5     | ポートローダ領域に対する保護用ポート施錠ビット       | 1 (非プログラム) |
| BLB11 | 4     |                               | 1 (非プログラム) |
| BLB02 | 3     |                               | 1 (非プログラム) |
| BLB01 | 2     | 応用領域に対する保護用ポート施錠ビット           | 1 (非プログラム) |
| LB2   | 1     |                               | 1 (非プログラム) |
| LB1   | 0     | フラッシュとEEPROMメモリに対する一般保護用施錠ビット | 1 (非プログラム) |

注: 0はプログラム、1は非プログラムを意味します。

表27-2. 施錠ビットの保護種別

| メモリ施錠ビット |       |       | 保護種別   |
|----------|-------|-------|--|
| LB 種別    | LB2   | LB1   | 直列、並列、またはJTAG経由プログラミングに対する保護   |
| 1        | 1     | 1     | メモリ施錠機能は機能しません。  |
| 2        | 1     | 0     | フラッシュ、EEPROMの更なるプログラミング(書き込み)が禁止されます。ヒューズビットが固定されます。(注1)                   |
| 3        | 0     | 0     | フラッシュ、EEPROMの更なるプログラミング(書き込み)と照合(読み出し)が禁止されます。ヒューズビットとポート施錠ビットが固定されます。(注1) |
| LB0 種別   | BLB02 | BLB01 | フラッシュメモリの応用プログラム領域に対する保護   |
| 1        | 1     | 1     | LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。                                      |
| 2        | 1     | 0     | SPM命令は応用領域に書くことを許されません。  |
| 3        | 0     | 0     | SPM命令による応用領域への書き込みと、ポートローダ領域でのLPM命令による応用領域からの読み込みが許されません。                  |
| 4        | 0     | 1     | ポートローダ領域でのLPM命令による応用領域からの読み込みが許されません。                                      |
| LB1 種別   | BLB12 | BLB11 | フラッシュメモリのポートローダプログラム領域に対する保護   |
| 1        | 1     | 1     | LPM, SPM命令がポートローダ領域をアクセスすることに対して制限はありません。                                  |
| 2        | 1     | 0     | SPM命令はポートローダ領域に書くことを許されません。  |
| 3        | 0     | 0     | SPM命令によるポートローダ領域への書き込みと、応用領域でのLPM命令によるポートローダ領域からの読み込みが許されません。              |
| 4        | 0     | 1     | 応用領域でのLPM命令によるポートローダ領域からの読み込みが許されません。                                      |

注: 0はプログラム、1は非プログラムを意味します。

注1: 施錠ビットを書く前にヒューズビットとポート施錠ビットを書いてください。

## 27.2. ヒューズ ビット

ATmega32Aには2つのヒューズ ビットがあります。表27-3と表27-4は全てのヒューズの概略機能とヒューズ ビット内でどのように配置されるかを示します。ヒューズはプログラムされると、論理0として読まれることに注意してください。

表27-3. ヒューズ上位バイト一覧

| 名称          | ビット | 意味                           | 既定値                   |
|-------------|-----|------------------------------|-----------------------|
| OCDEN (注4)  | 7   | 内蔵デバッグ機能(OCD)許可。             | 1 (非プログラム) OCD禁止      |
| JTAGEN (注5) | 6   | JTAGインターフェース許可。              | 0 (プログラム) JTAG許可      |
| SPIEN (注1)  | 5   | 直列プログラミング許可。                 | 0 (プログラム) 直列プログラミング許可 |
| CKOPT (注2)  | 4   | クロック発振器任意選択機能。               | 1 (非プログラム)            |
| EESAVE      | 3   | チップ消去からEEPROM内容を保護。          | 1 (非プログラム) EEPROMは未保護 |
| BOOTSZ1     | 2   | ブートローダ容量選択。(表26-6参照)<br>(注3) | 0 (プログラム)             |
| BOOTSZ0     | 1   |                              | 0 (プログラム)             |
| BOOTRST     | 0   | リセットベクタ(応用領域またはブートローダ領域)選択。  | 1 (非プログラム) 応用領域       |

注1: SPIENヒューズは直列プログラミングでアクセスできません。

注2: CKOPTヒューズの機能はCKSELヒューズ設定に依存します。詳細は19頁の「クロック元」をご覧ください。

注3: BOOTSZ1,0既定値は最大ブートローダ容量になります。172頁の表26-6をご覧ください。

注4: 施錠ビットやJTAGENヒューズの設定に拘らず、OCDENヒューズがプログラム(0)された製品の出荷は決してありません。プログラム(0)されたOCDENヒューズは全休止形態でクロック系の一部を許可します。これは消費電力の増加になってしまいます。

注5: JTAGインターフェースが未接続のままにされる場合、JTAGENヒューズは可能ならば禁止されるべきです。これはJTAGインターフェースのTDOピンの静止時電流を避けるためです。

表27-4. ヒューズ下位バイト一覧

| 名称       | ビット | 意味                 | 既定値              |
|----------|-----|--------------------|------------------|
| BODLEVEL | 7   | 低電圧検出器(BOD)検出電圧選択。 | 1 (非プログラム)       |
| BODEN    | 6   | 低電圧検出器(BOD)許可。     | 1 (非プログラム) BOD禁止 |
| SUT1     | 5   | 起動時間選択。<br>(注1)    | 1 (非プログラム)       |
| SUT0     | 4   |                    | 0 (プログラム)        |
| CKSEL3   | 3   | クロック種別選択。<br>(注2)  | 0 (プログラム)        |
| CKSEL2   | 2   |                    | 0 (プログラム)        |
| CKSEL1   | 1   |                    | 0 (プログラム)        |
| CKSEL0   | 0   |                    | 1 (非プログラム)       |

注1: SUT1,0の既定値は最大起動時間になります。詳細については21頁の表9-9をご覧ください。

注2: CKSEL3~0の既定設定は1MHz校正付き内蔵RC発振器になります。詳細については19頁の表9-1をご覧ください。

ヒューズ ビットの状態はチップ消去によって影響されません。施錠ビット1(LB1)がプログラム(0)されると、ヒューズ ビットが固定されることに注意してください。施錠ビットをプログラム(0)する前にヒューズ ビットをプログラミング(書き込み)してください。

### 27.2.1. ヒューズのラッチ

ヒューズ値はデバイスがプログラミング動作へ移行する時にラッチされ、ヒューズ値の変更はデバイスがプログラミング動作を去るまで無効です。これは一旦プログラム(0)されると直ぐに効果があるEESAVEヒューズには適用されません。ヒューズは通常動作での電源投入でもラッチされます。

## 27.3. 識票バイト

全てのAtmelマイクロコントローラはデバイスを識別する3バイトの識票符号を持ちます。この符号は直列と並列の両プログラミング動作で、またデバイスが施錠されていても読みます。この3バイトは分離された空間に存在します。ATmega32Aの識票バイトは右表で与えられます。

- ① \$000 : \$1E
- ② \$001 : \$95 フラッシュメモリ容量32Kバイトを示します。
- ③ \$002 : \$02 ②と\$95を合せ、ATmega32Aを示します。

## 27.4. 校正バイト

ATmega32Aは内蔵RC発振器用に4つの異なる校正値を備えています。これらのバイトは1,2,4,8MHzの各々に対して識票列のアドレス\$0000,\$0001,\$0002,\$0003の上位バイトにあります。リセット中に1MHz値がOSCCALレジスタへ自動的に設定されます。他の周波数が使われる場合、その校正値は手動で設定されなければなりません。詳細については23頁の「OSCCAL - 発振校正レジスタ」をご覧ください。

## 27.5. ページ容量

表27-5. フラッシュメモリのページ数とページの語数

| デバイス      | 全容量           | ページ容量 | PCWORD | ページ数 | PCPAGE | PCMSB |
|-----------|---------------|-------|--------|------|--------|-------|
| ATmega32A | 16K語 (32Kバイト) | 64語   | PC5~0  | 256  | PC13~6 | 13    |

表27-6. EEPROMメモリのページ数とページの語数

| デバイス      | 全容量     | ページ容量 | PCWORD | ページ数 | PCPAGE | EEAMSB |
|-----------|---------|-------|--------|------|--------|--------|
| ATmega32A | 1024バイト | 4バイト  | EEA1~0 | 256  | EEA9~2 | 9      |

## 27.6. 並列プログラミング

この項は本デバイスのプログラム用フラッシュメモリ、データ用EEPROM、メモリの施錠ビット、ヒューズビットの並列プログラミングと照合の方法を記述します。特記事項を除いて、パルス幅は最低250nsと仮定されます。

### 27.6.1. 信号名

本章で本デバイスのいくつかのピンは並列プログラミング中の機能を表す信号名で参照されます。[図27-1](#)と[表27-7](#)をご覧ください。後続の表で示されないピンはピン名によって参照されます。

XAOとXA1ピンはXTAL1ピンが正パルスを与えられる時に実行される動作を決めます。このビット符号化は[表27-9](#)で示されます。

WRまたはOEパルス送出時、設定された指令が決める動作が実行されます。各種指令は[表27-10](#)で示されます。

図27-1. 並列プログラミング構成図




表27-7. 信号名とピン名の関係

| 信号名     | ピン名   | 入出力 | 機能   |
|---------|-------|-----|--|
| RDY/BSY | PD1   | 出力  | 0(Low) : 多忙(プログラミング中) 1(High) : 準備可(指令受付可) |
| OE      | PD2   | 入力  | 出力許可(負論理)                                  |
| WR      | PD3   | 入力  | 書き込みパルス(負論理)                               |
| BS1     | PD4   | 入力  | 上位/下位パット選択1 (0:下位, 1:上位) (一般用)             |
| XA0     | PD5   | 入力  | XTAL動作ビット0                                 |
| XA1     | PD6   | 入力  | XTAL動作ビット1                                 |
| PAGEL   | PD7   | 入力  | プログラムメモリとEEPROMデータをページ一時緩衝部に設定             |
| BS2     | PA0   | 入力  | 上位/下位パット選択2 (0:下位, 1:上位) (ヒューズビット用)        |
| DATA    | PB7~0 | 入出力 | 双方向データバス (OE=Low時出力)                       |

表27-8. プログラミング動作移行時のピン値

| ピン名   | シンボル           | 値 |
|-------|----------------|---|
| PAGEL | Prog_enable[3] | 0 |
| XA1   | Prog_enable[2] | 0 |
| XA0   | Prog_enable[1] | 0 |
| BS1   | Prog_enable[0] | 0 |

表27-9. XA0とXA1の符号化(機能)

| XTAL1パルス時の動作 |     |                                      |  |
|--------------|-----|--------------------------------------|--|
| XA1          | XA0 |                                      |  |
| 0            | 0   | フラッシュまたはEEPROMのアドレス設定 (上位/下位はBS1で指定) |  |
| 0            | 1   | データ設定 (フラッシュの上位/下位はBS1で指定)           |  |
| 1            | 0   | 指令設定                                 |  |
| 1            | 1   | アイドル (動作なし)                          |  |

表27-10. 指令バットのビット符号化

| 指令バット            | 指令の機能        | 指令バット            | 指令の機能             |
|------------------|--------------|------------------|-------------------|
| \$80 (1000 0000) | チップ消去        | \$08 (0000 1000) | 識票バット、校正バット読み出し   |
| \$40 (0100 0000) | ヒューズビット書き込み  | \$04 (0000 0100) | ヒューズビット、施錠ビット読み出し |
| \$20 (0010 0000) | 施錠ビット書き込み    | \$02 (0000 0010) | フラッシュメモリ読み出し      |
| \$10 (0001 0000) | フラッシュメモリ書き込み | \$03 (0000 0011) | EEPROM読み出し        |
| \$11 (0001 0001) | EEPROM書き込み   |                  |                   |

## 27.7. 並列プログラミング手順

### 27.7.1. 並列プログラミング動作への移行

次に示す方法がデバイスを並列プログラミング動作にします。

- ① VCCとGND間に4.5～5.5Vを印加し、最低100μs待ちます。
- ②  $\overline{\text{RESET}}$ をLow(0)にし、XTAL1を少なくとも6回、交互に(High/Low)切り替えます。
- ③ 176頁の表27-8で一覧されるProg\_enableピンを全てLow(0)に設定し、最低100ns待ちます。
- ④  $\overline{\text{RESET}}$ に11.5～12.5Vを印加します。 $+12\text{V}$ が $\overline{\text{RESET}}$ に印加されてしまった後100ns以内のProg\_enableピンのどんな動きも、デバイスのプログラミング動作への移行を失敗させます。

**注意:** 外部クリスタルや外部RC発振器設定が選択されていると、条件付きのXTAL1パルスを印加できないため、同じことが当てはまるかもしれません。このような場合、次の方法に従うべきです。

- ① 176頁の表27-8で一覧されるProg\_enableピンを全てLow(0)に設定します。
- ② VCCとGND間に4.5～5.5Vを印加すると同時に $\overline{\text{RESET}}$ ～11.5～12.5Vを印加します。
- ③ 100ns待ちます。
- ④ クロック元として外部クロックが選ばれる( $\text{CKSEL3} \sim 0 = 0000$ )ことを保証するためにヒューズを再プログラミング(再書き込み)します。施錠ビットがプログラム(0)されている場合、ヒューズを変更するのに先立ってチップ消去指令が実行されなければなりません。
- ⑤ デバイスの電源を落とすか、 $\overline{\text{RESET}}$ ピンをLow(0)に持ってくることによってプログラミング動作を抜けます。
- ⑥ 上で記述したように元の方法でプログラミング動作へ移行します。

### 27.7.2. 効率的なプログラミングへの考慮

設定した指令とアドレスはプログラミング中、維持されます。効率的なプログラミングを行うために次を考慮すべきです。

- ・複数のメモリ領域を読み書きする時に指令設定は一度だけ必要です。
- ・チップ消去後のフラッシュメモリと(EESAVEヒューズがプログラム(0)されている場合を除き)EEPROM全体の内容は\$FFなので、値が\$FFのデータ書き込みを飛ばします。
- ・アドレス上位バイトはフラッシュメモリで新規256語(ワード)枠、EEPROMで新規256バイト枠の読み書き前に一度だけ必要です。この考慮は識票バイト読み出しにも適用されます。

### 27.7.3. チップ消去

チップ消去はフラッシュメモリ、EEPROM(注1)、施錠ビットを消去します。施錠ビットはプログラムメモリが完全に消去されてしまうまでリセット(消去)されません。ヒューズビットは変更されません。チップ消去はフラッシュメモリやEEPROMが再書き込みされる前に実行されなければなりません。

**注1:** EESAVEヒューズがプログラム(0)されていると、EEPROMはチップ消去中、保護されます。

「チップ消去」指令設定

- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- ② BS1をLow(0)に設定します。
- ③ DATAを\$80(1000 0000)に設定します。これはチップ消去指令です。
- ④ XTAL1に正パルスを与えます。これはチップ消去指令を設定します。
- ⑤ WRに負パルスを与えます。これはチップ消去を開始します。RDY/BSYがLow(0)になります。
- ⑥ 次の指令を設定する前にRDY/BSYがHigh(1)になるまで待ちます。

#### 27.7.4. フラッシュメモリ書き込み (図27-3.タイミングを参照)

フラッシュメモリはページで構成されます(176頁の表27-5.参照)。フラッシュメモリへ書く時にプログラムデータはページ緩衝部にラッピングされます。これは同時に書かれることをプログラムデータの1ページに許します。次の手順は完全なフラッシュメモリの書き込み方法を記述します。

##### A. 「フラッシュメモリ書き込み」指令設定

- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- ② BS1をLow(0)に設定します。
- ③ DATAを\$10(0001 0000)に設定します。これはフラッシュメモリ書き込み指令です。
- ④ XTAL1に正パルスを与えます。これはフラッシュメモリ書き込み指令を設定します。

##### B. アドレス下位バイト設定

- ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
- ② BS1をLow(0)に設定します。これは下位アドレス(バイト)を選びます。
- ③ DATAにアドレス下位バイト(\$00～\$FF)を設定します。
- ④ XTAL1に正パルスを与えます。これはアドレス下位バイトを設定します。

##### C. データ下位バイト設定

- ① XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
- ② DATAにデータ下位バイト(\$00～\$FF)を設定します。
- ③ XTAL1に正パルスを与えます。これはデータ下位バイトを設定します。

##### D. データ上位バイト設定

- ① BS1をHigh(1)に設定します。これは上位バイトを選びます。
- ② XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
- ③ DATAにデータ上位バイト(\$00～\$FF)を設定します。
- ④ XTAL1に正パルスを与えます。これはデータ上位バイトを設定します。

##### E. 語(ワード)データをページ一時緩衝部に設定

- ① BS1をHigh(1)にします。これは上位バイトを選びます。
- ② PAGE1に正パルスを与えます。これは語データをページ一時緩衝部にラッピング(設定)します。

##### F. 緩衝部全体が満たされるか、または(必要な)全てのデータが緩衝部内に設定されるまで、B～Eを繰り返し

アドレス内の下位ビットがページ内の語(ワード)位置を指示する一方、上位ビットがフラッシュメモリ内のページをアドレス指定します。これは図27-2で図示されます。ページ内の語アドレスに8ビット未満が必要とされる場合(ページ容量<256)、アドレス下位バイトの最上位(側)ビットがページ書き込み実行時のページアドレスに使われることに注意してください。

##### G. アドレス上位バイト設定

- ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
- ② BS1をHigh(1)に設定します。これは上位アドレス(バイト)を選びます。
- ③ DATAにアドレス上位バイト(\$00～\$3F)を設定します。
- ④ XTAL1に正パルスを与えます。これはアドレス上位バイトを設定します。

##### H. ページ書き込み


- ① BS1をLow(0)に設定します。
- ② WRに負パルスを与えます。これはデータのページ全体の書き込みを開始します。RDY/BSYがLow(0)になります。
- ③ RDY/BSYがHigh(1)になるまで待ちます。

##### I. フラッシュメモリ全部が書かれるか、または(必要な)全データが書かれてしまうまで、B～Hを繰り返し

##### J. ページ書き込み終了


- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- ② DATAを\$00(0000 0000)にします。これは無操作指令です。
- ③ XTAL1に正パルスを与えます。これは無操作指令を設定し、内部書き込み信号がリセットされます。

図27-2. ページで構成されたフラッシュメモリのアドレス指定



注: PCPAGEとPCWORDは176頁の表27-5で一覧されます。

図27-3. フラッシュメモリ書き込みタイミング



注: xx値は無関係です。A~Hは前記プログラミングを参照してください。

### 27.7.5. EEPROM書き込み

EEPROMはページで構成されます(176頁の表27-6をご覧ください)。EEPROMを書く時にデータはページ緩衝部にラッピングされます。これは同時に書かれるなどをデータの1ページに許します。データ用EEPROMメモリの書き込み方法は次のとおりです。(指令、アドレス、データ設定の詳細については178頁の「フラッシュメモリの書き込み」を参照。図27-4.タイミング参照。)


1. EEPROM書き込み指令\$11(0001 0001)を設定します。(「[フラッシュメモリ書き込み](#)」のAを参照)
2. アドレス上位バイト(\$00～\$03)を設定します。(「[フラッシュメモリ書き込み](#)」のGを参照)
3. アドレス下位バイト(\$00～\$FF)を設定します。(「[フラッシュメモリ書き込み](#)」のBを参照)
4. データバイト(\$00～\$FF)を設定します。(「[フラッシュメモリ書き込み](#)」のCを参照)
5. データをラッピングします(PAGE1に正パルスを与えます)。(「[フラッシュメモリ書き込み](#)」のEを参照)

K. 緩衝部全体が満たされるまで3～5を繰り返します。

L. EEPROMページ書き込み

- ① BS1をLow(0)に設定します。
- ② WRに負パルスを与えます。これはEEPROMページ書き込みを開始します。RDY/BSYがLow(0)になります。
- ③ 次のページを書く前に、RDY/BSYがHigh(1)になるまで待ちます。

図27-4. EEPROM書き込みタイミング



### 27.7.6. フラッシュメモリ読み出し

フラッシュメモリの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については178頁の「フラッシュメモリの書き込み」を参照)

1. フラッシュメモリ読み出し指令\$02(0000 0010)を設定します。(「フラッシュメモリ書き込み」のAを参照)
2. アドレス上位バイト(\$00～\$3F)を設定します。(「フラッシュメモリ書き込み」のGを参照)
3. アドレス下位バイト(\$00～\$FF)を設定します。(「フラッシュメモリ書き込み」のBを参照)
4. BS1をLow(0)、OEをLow(0)に設定します。フラッシュメモリ語(ワード)の下位バイトが直ぐにDATAで読みます。
5. BS1をHigh(1)に設定します。フラッシュメモリ語(ワード)の上位バイトが直ぐにDATAで読みます。
6. OEをHigh(1)に設定します。DATAはHi-Zになります。

### 27.7.7. EEPROM読み出し

データ用EEPROMの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については178頁の「フラッシュメモリの書き込み」を参照)

1. EEPROM読み出し指令\$03(0000 0011)を設定します。(「フラッシュメモリ書き込み」のAを参照)
2. アドレス上位バイト(\$00～\$03)を設定します。(「フラッシュメモリ書き込み」のGを参照)
3. アドレス下位バイト(\$00～\$FF)を設定します。(「フラッシュメモリ書き込み」のBを参照)
4. BS1をLow(0)、OEをLow(0)に設定します。EEPROMのバイトデータが直ぐにDATAで読みます。
5. OEをHigh(1)に設定します。DATAはHi-Zになります。

### 27.7.8. ヒューズ下位ビット書き込み

ヒューズ下位ビットの書き込み方法は次のとおりです。(指令とデータ設定の詳細については178頁の「フラッシュメモリの書き込み」を参照)


1. ヒューズビット書き込み指令\$40(0100 0000)を設定します。(「フラッシュメモリ書き込み」のAを参照)
2. データ下位バイトを設定します。0=プログラム、1=非プログラム(消去)です。(「フラッシュメモリ書き込み」のCを参照)
3. BS1とBS2をLow(0)に設定します。
4. WRに負パルスを与える、RDY/BSYがHighになるまで待ちます。

### 27.7.9. ヒューズ上位ビット書き込み

ヒューズ上位ビットの書き込み方法は次のとおりです。(指令とデータ設定の詳細については178頁の「フラッシュメモリの書き込み」を参照)

1. ヒューズビット書き込み指令\$40(0100 0000)を設定します。(「フラッシュメモリ書き込み」のAを参照)
2. データ下位バイト(としてデータ)を設定します。0=プログラム、1=非プログラム(消去)です。(「フラッシュメモリ書き込み」のCを参照)
3. BS1をHigh(1)にし、BS2をLow(0)に設定します。
4. WRに負パルスを与える、RDY/BSYがHighになるまで待ちます。
5. BS1をLow(0)に設定します。これはデータ下位バイトを選びます。

図27-5. ヒューズ書き込みタイミング



### 27.7.10. 施錠ビット書き込み

施錠ビットの書き込み方法は次のとおりです。(指令とデータ設定の詳細については178頁の「フラッシュメモリの書き込み」を参照)


1. 施錠ビット書き込み指令\$20(0010 0000)を設定します。(「[フラッシュメモリ書き込み](#)」のAを参照)
2. データ下位バイト(としてデータ)を設定します。0=プログラム, 1=無変化です。(「[フラッシュメモリ書き込み](#)」のCを参照)
3. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。

施錠ビットはチップ消去の実行によってのみ解除(1)できます。

### 27.7.11. ヒューズビットと施錠ビットの読み出し

ヒューズビットと施錠ビットの読み出し方法は次のとおりです。(指令設定の詳細については178頁の「[フラッシュメモリの書き込み](#)」を参照)

1. ヒューズビットと施錠ビットの読み出し指令\$04(0000 0100)を設定します。(「[フラッシュメモリ書き込み](#)」のAを参照)
2. BS1とBS2をLow(0)、OEをLow(0)に設定します。ヒューズ下位ビットの状態が直ぐにDATAで読みます。(0=プログラム)
3. BS1とBS2をHigh(1)、OEをLow(0)に設定します。ヒューズ上位ビットの状態が直ぐにDATAで読みます。(0=プログラム)
4. BS1をhigh(1)、BS2をLow(0)、OEをLow(0)に設定します。施錠ビットの状態が直ぐにDATAで読みます。(0=プログラム)
5. OEをHigh(1)に設定します。DATAはHi-Zになります。



### 27.7.12. 識票バイト読み出し

識票バイトの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については178頁の「[フラッシュメモリの書き込み](#)」を参照)

1. 識票バイト読み出し指令\$08(0000 1000)を設定します。(「[フラッシュメモリ書き込み](#)」のAを参照)
2. アドレス下位バイト(\$00～\$02)を設定します。(「[フラッシュメモリ書き込み](#)」のBを参照)
3. BS1をLow(0)、OEをLow(0)に設定します。選んだ識票バイトが直ぐにDATAで読みます。
4. OEをHigh(1)に設定します。DATAはHi-Zになります。

### 27.7.13. 校正值読み出し

発振校正值の読み出し方法は次のとおりです。(指令とアドレス設定の詳細については178頁の「[フラッシュメモリの書き込み](#)」を参照)

1. 発振校正值読み出し指令\$08(0000 1000)を設定します。(「[フラッシュメモリ書き込み](#)」のAを参照)
2. アドレス下位バイトに(\$00～\$03)を設定します。(「[フラッシュメモリ書き込み](#)」のBを参照)
3. BS1をHigh(1)、OEをLow(0)に設定します。発振校正值バイトが直ぐにDATAで読みます。
4. OEをHigh(1)に設定します。DATAはHi-Zになります。

### 27.7.14. 並列プログラミング特性

図27-7. 並列プログラミング タイミング (一般的な必要条件)






図27-8. 並列プログラミング タイミング (ページ設定での必要条件)



注: 図27-7で示されるタイミング必要条件(即ち、 $t_{DVXH}$ ,  $t_{XHXL}$ ,  $t_{XLDX}$ )は設定操作にも適用されます。

図27-9. 並列プログラミング タイミング (同一ページ読み出しでの必要条件)



注: 図27-7で示されるタイミング必要条件(即ち、 $t_{DVXH}$ ,  $t_{XHXL}$ ,  $t_{XLDX}$ )は読み出し操作にも適用されます。

表27-11. 並列プログラミング特性 (VCC=5V±10%)

| シンボル                 | 項目                             | 最小   | 代表 | 最大   | 単位 |
|----------------------|--------------------------------|------|----|------|----|
| VPP                  | プログラミング許可電圧                    | 11.5 |    | 12.5 | V  |
| I <sub>PP</sub>      | プログラミング許可電流                    |      |    | 250  | μA |
| t <sub>DVXH</sub>    | XTAL1 ↑に対するデータと制御の準備時間         | 67   |    |      |    |
| t <sub>XLXH</sub>    | XTAL1 ↓から次XTAL1 ↑までの待機時間       | 200  |    |      |    |
| t <sub>XHXL</sub>    | XTAL1 Highパルス幅                 | 150  |    |      |    |
| t <sub>XLDX</sub>    | XTAL1パルス ↓後のデータと制御の保持時間        | 67   |    |      |    |
| t <sub>XLWL</sub>    | XTAL1パルス ↓後のWR ↓待機時間           | 0    |    |      |    |
| t <sub>XLPH</sub>    | XTAL1パルス ↓後のPAGELパルス ↑待機時間     | 0    |    |      |    |
| t <sub>TPLXH</sub>   | PAGELパルス ↓後のXTAL1パルス ↑待機時間     | 150  |    |      |    |
| t <sub>BVPH</sub>    | PAGELパルス ↑に対するBS1準備時間          | 67   |    |      | ns |
| t <sub>PHPL</sub>    | PAGEL Highパルス幅                 | 150  |    |      |    |
| t <sub>PLBX</sub>    | PAGELパルス ↓後のBS1保持時間            | 67   |    |      |    |
| t <sub>WL BX</sub>   | WRパルス ↓後のBS1,BS2保持時間           | 67   |    |      |    |
| t <sub>PLWL</sub>    | PAGELパルス ↓後のWRパルス ↓待機時間        | 67   |    |      |    |
| t <sub>BVWL</sub>    | WRパルス ↓に対するBS1準備時間             | 67   |    |      |    |
| t <sub>WLWH</sub>    | WR Lowパルス幅                     | 150  |    |      |    |
| t <sub>WLRL</sub>    | WRパルス ↓後のRDY/BSY ↓遅延時間         | 0    |    | 1    | μs |
| t <sub>WLRH</sub>    | 書き込み時間 (WR ↓からRDY/BSY ↑) (注1)  | 3.7  |    | 4.5  |    |
| t <sub>WLRH_CE</sub> | チップ消去時間 (WR ↓からRDY/BSY ↑) (注2) | 7.5  |    | 9    | ms |
| t <sub>XLCL</sub>    | XTAL1パルス ↓後のOE ↓待機時間           | 0    |    |      |    |
| t <sub>BVDV</sub>    | BS1有効からのDATA遅延時間               | 0    |    | 250  |    |
| t <sub>OLDV</sub>    | OE ↓後のDATA出力遅延時間               |      |    | 250  |    |
| t <sub>OHDZ</sub>    | OE ↑後のDATA Hi-Z遅延時間            |      |    | 250  |    |

注1: フラッシュメモリ、EEPROM、ヒューズビット、施錠ビット書き込み指令に対して有効です。

注2: チップ消去指令に対して有効です。

## 27.8. 直列プログラミング

フラッシュメモリとEEPROMの両方はRESETがGNDに引かれている間に直列SPIバスを使ってプログラミングできます。この直列インターフェースはSCK入力、MOSI入力、MISO出力からなります。RESETがLowに設定された後、書き込み/消去操作が実行され得るのに先立って「プログラミング許可命令」が初めに実行されることを必要とします。**注意**、表27-12でSPIプログラミング用のピン配置が一覧されます。全てのデバイスが内部SPIインターフェースに対する専用SPIピンを使うとは限りません。

### 27.8.1. 直列プログラミング用ピン配置

表27-12. 直列プログラミング用ピン配置

| 信号名  | ピン名 | 入出力 | 機能      |
|------|-----|-----|---------|
| MOSI | PB5 | 入力  | 直列データ入力 |
| MISO | PB6 | 出力  | 直列データ出力 |
| SCK  | PB7 | 入力  | 直列クロック  |

EEPROMをプログラミングする時に自動消去周期が自動書き込み動作内に組み入れられ(直列プログラミングのみ)、チップ消去命令を初めに実行する必要はありません。チップ消去操作はプログラム(フラッシュメモリ)とEEPROM両方の全てのメモリ位置の内容を\$FFにします。

CKSELヒューズによる有効なクロックが与えられなければなりません。直列クロック(SCK)入力のLowとHighの区間の最小値は次のように定義されます。

$$\begin{array}{ll} f_{CK} < 12\text{MHz} : \text{Low区間} > 2 \text{ CPUクロック周期} & f_{CK} < 12\text{MHz} : \text{High区間} > 2 \text{ CPUクロック周期} \\ f_{CK} \geq 12\text{MHz} : \text{Low区間} > 3 \text{ CPUクロック周期} & f_{CK} \geq 12\text{MHz} : \text{High区間} > 3 \text{ CPUクロック周期} \end{array}$$

### 27.8.2. 直列プログラミング手順

ATmega32Aに直列データを書く時にデータはSCKの上昇端で行われ、ATmega32Aから読む時にデータはSCKの下降端で行われます。タイミングの詳細については図27-11をご覧ください。

直列プログラミング動作でのATmega32Aのプログラミングと照合は次の手順が推奨されます(表27-14で4バイト命令形式をご覧ください)。

#### 1. 電源投入手順:

RESETとSCKがLow(0)に設定されている間にVCCとGND間へ電源を印加します。いくつかのシステムで電源投入中、SCKがLowに保持されるのを書き込み器が保証できません。この場合、SCKがLow(0)に設定されてしまった後、RESETは最低2 CPUクロック周期幅の正パルスを与えられなければなりません。

#### 2. 最低20ms待ち、MOSIピンに「プログラミング許可命令」を送ることによって直列プログラミングを許可してください。

3. 通信が同期を外していると、直列プログラミング命令は動作しません。同期していると、プログラミング許可命令の第3バイト送出時に第2バイト(\$53)が戻ります。この戻りが正しいかどうかによらず、命令の4バイト全てが送信されなければなりません。\$53が戻らない場合、RESETに正パルスを与え、新規プログラミング許可命令を行ってください。

4. フラッシュメモリは1ページ単位で書かれます。ページ容量は176頁の表27-5で得られます。このメモリページはページ設定命令と共にアドレスの下位6+1ビットとデータを供給することによって1バイトづつ設定されます。ページが正しく設定されるのを保証するため、与えられたアドレスにデータ上位バイトが適用される前にデータ下位バイトが設定されなければなりません。(プログラムメモリ)のページはアドレスの上位8ビットを含むページ書き込み命令の設定によって(フラッシュメモリに)格納されます。ポーリングが使われない場合、使用者は次のページを行う前に最低tWD\_FLASH待たなければなりません。

**注:** 何れの(フラッシュ、EEPROM、施錠ビット、ヒューズ)書き込み操作が完了される前にポーリング(読み)以外の命令が加えられると、不正な書き込みに終わるかもしれません。

5. EEPROMは適切なEEPROM書き込み命令と共にアドレスとデータを供給することによって1バイト単位で書かれます。EEPROMのメモリ位置は新規データが書かれるのに先立て始めで自動的に消去されます。ポーリングが使われない場合、次のバイトを行う前に最低tWD\_EEPROM(表27-13参照)待たなければなりません。チップ消去されたデバイスでの\$FFデータは書かれる必要がありません。


6. どのメモリ位置も選んだアドレスの内容を直列出力MISOに読み戻す読み出し命令を使うことによって照合できます。

7. プログラミング作業終了時、RESETは通常動作を開始するため、High(1)に設定できます。

8. 電源OFF手順(必要とされるならば)

- RESETをHigh(1)に設定します。
- VCC電源をOFFにします。

図27-10. 直列プログラミング構成図



**注1:** デバイスが内蔵発振器で動作する場合、XTAL1ピンにクロック元を接続する必要はありません。

**注2:** VCC-0.3V<AVCC<VCC+0.3Vですが、AVCCは常に2.7~5.5V内にすべきです。

### 27.8.3. フラッシュメモリのデータポーリング

フラッシュメモリにページが書かれつつある時の書かれているページ内のアドレス位置読み出しは値\$FFを与えます。デバイスが新規ページに対する準備ができると、書いた値が正しく読めます。これは次ページが書ける時を決めるのに使われます。ページ全体が同時に書かれ、ページ内のどのアドレスでもポーリングに使えることに留意してください。フラッシュメモリのデータポーリングは値\$FFに対して行えないので、この値を書く時に使用者は次ページを書く前に最低tWD\_FLASH待たなければなりません。全ての場所が\$FFのチップ消去されたデバイスは\$FFデータのアドレスの書き込みを飛ばせます。tWD\_FLASH値については表27-13をご覧ください。

### 27.8.4. EEPROMのデータポーリング

新規バイト(書き込み命令)が書かれてEEPROMに書かれつつある時の書かれているアドレス位置読み出しは値\$FFを与えます。デバイスが新規バイトに対する準備ができると、書いた値が正しく読めます。これは次バイトが書ける時を決めるのに使われます。これは値\$FFに対して行えませんが、使用者は次のことを覚えておくべきです。全ての場所が\$FFのチップ消去されたデバイスは\$FFデータのアドレスの書き込みを飛ばせます。これはデバイスをチップ消去せずにEEPROMが書き換える場合には適用しません。この場合、データポーリングは値\$FFに対して使えず、次バイト書き込み前に最低tWD\_EEPROM待たなければなりません。tWD\_EEPROM値については表27-13をご覧ください。

表27-13. ヒューズ、フラッシュ、EEPROM次位置書き込み前の待機時間

| シンボル       | 最低待機時間 | 備考           |
|------------|--------|--------------|
| tWD_FUSE   | 4.5ms  | ヒューズ書き込み     |
| tWD_FLASH  | 4.5ms  | フラッシュメモリ書き込み |
| tWD_EEPROM | 9.0ms  | EEPROM書き込み   |
| tWD_ERASE  | 9.0ms  | チップ消去        |

図27-11. 直列プログラミングバイト通信波形




表27-14. 直列プログラミング命令一式

| 命令           | 命令形式      |           |           |           | 動作                           |
|--------------|-----------|-----------|-----------|-----------|------------------------------|
|              | 第1バイト     | 第2バイト     | 第3バイト     | 第4バイト     |                              |
| プログラミング許可    | 1010 1100 | 0101 0011 | xxxx xxxx | xxxx xxxx | RESET=Low後のプログラミングを許可します。    |
| チップ消去        | 1010 1100 | 100x xxxx | xxxx xxxx | xxxx xxxx | フラッシュメモリ、EEPROM、施錠ビットを消去します。 |
| フラッシュメモリ読み出し | 0010 P000 | 00HH HHHH | LLLL LLLL | RRRR RRRR | アドレスH:LのP(H/L)バイトを読み出します。    |
| ページ一時緩衝部設定   | 0100 P000 | 0000 xxxx | xxLL LLLL | WWWW WWWW | 緩衝部アドレスLのP(H/L)バイトに書き込みます。   |
| フラッシュページ書き込み | 0100 1100 | 00HH HHHH | LLxx xxxx | xxxx xxxx | アドレスH:Lのページに書き込みます。          |
| EEPROM読み出し   | 1010 0000 | 00xx xxHH | LLLL LLLL | RRRR RRRR | アドレスH:Lのバイトを読み出します。          |
| EEPROM書き込み   | 1100 0000 | 00xx xxHH | LLLL LLLL | WWWW WWWW | アドレスH:Lのバイトに書き込みます。          |
| 施錠ビット読み出し    | 0101 1000 | 0000 0000 | xxxx xxxx | xxRR RRRR | 施錠ビットを読み出します。                |
| 施錠ビット書き込み    | 1010 1100 | 111x xxxx | xxxx xxxx | 11WW WWWW | (174頁の表27-1.参照)に書き込みます。      |
| ヒューズ下位読み出し   | 0101 0000 | 0000 0000 | xxxx xxxx | RRRR RRRR | ヒューズ下位ビットを読み出します。            |
| ヒューズ下位書き込み   | 1010 1100 | 1010 0000 | xxxx xxxx | WWWW WWWW | (175頁の表27-4.参照)に書き込みます。      |
| ヒューズ上位読み出し   | 0101 1000 | 0000 1000 | xxxx xxxx | RRRR RRRR | ヒューズ上位ビットを読み出します。            |
| ヒューズ上位書き込み   | 1010 1100 | 1010 1000 | xxxx xxxx | WWWW WWWW | (175頁の表27-3.参照)に書き込みます。      |
| 識票バイト読み出し    | 0011 0000 | 00xx xxxx | xxxx xxLL | RRRR RRRR | アドレスLの識票バイトを読み出します。          |
| 校正バイト読み出し    | 0011 1000 | 00xx xxxx | 0000 00LL | RRRR RRRR | アドレスLの校正バイトを読み出します。          |

H = アドレス上位バイトのビット

R = 読み出しデータ (MCU出力)

L = アドレス下位バイトのビット

W = 書き込みデータ (MCU入力)

P = 0=下位バイト、1=上位バイト

x = 0または1(無意味/不定)

### 27.8.5. 直列プログラミング特性

SPI部の特性については197頁の「SPIタイミング特性」を参照してください。

## 27.9. JTAGインターフェース経由のプログラミング

JTAGインターフェースを通すプログラミングは4つのJTAG仕様ピン、TCK,TMS,TDI,TDOの制御が必要です。RESETピンとクロックピンの制御は必要とされません。

JTAGインターフェースを使い得るにはJTAGENヒューズがプログラム(0)されなければなりません。本デバイスは既定でこのヒューズがプログラム(0)されて出荷されます。更にMCU制御/状態レジスタ(MCUCSR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されなければなりません。JTDビットが設定(1)の場合、代わりに外部リセットを強制的なLowにできます。その後、2チップ(CPU)クロック後にJTDビットが解除(0)され、JTAGピンはプログラミングに利用できます。これはJTAGインターフェース経由実装書き込みを許すにも拘らず、一方、実行動作で標準ポートピンとしてJTAGピンを使う手段を提供します。境界走査(Boundary-Scan)や内蔵デバッグ機能にJTAGピンを使う時にこの手法が使えないと注意してください。これらの場合のJTAGピンはその目的専用にされなければなりません。

この文書内の定義では全ての移動レジスタについて入出力ともLSBが最初に移動されます。


### 27.9.1. プログラミング特殊JTAG命令

命令レジスタ(IR)は4ビット長で、16種類までの命令を支援します。以下に示される一覧はプログラミングに有用なJTAG命令です。

各命令の命令コードは命令名後の16進形式で示されます。本文は各命令についてTDIとTDO間の経路として選ばれるデータレジスタを記述します。

検査入出力ポート(TAP)制御器の検査実行/アイドル状態は内部クロックの発生に使われます。また、JTAG手順間のアイドル状態としても使えます。命令を切り替えるための順次回路の順番は図27-12で示されます。

図27-12. 命令語変更手順時順次回路状態遷移図



### 27.9.2. AVR\_RESET (\$C)

AVRデバイスをリセット状態へ、またはリセット状態から開放するためのAVR固有公開JTAG命令です。この命令によって検査入出力ポート(TAP)制御器はリセットされません。1ビットのリセットレジスタがデータレジスタ(DR)として選ばれます。リセットチェーンに論理1がある限り、リセットが有効であることに注意してください。このチェーンからの出力はラッピングされません。本命令が有効な状態を次に示します。

- DR移動 : リセットレジスタがTCKクロック入力によって移動されます。

### 27.9.3. PROG\_ENABLE (\$4)

JTAGポート経由のプログラミングを許可するためのAVR固有公開JTAG命令です。16ビット長のプログラミング許可レジスタがデータレジスタ(DR)として選ばれます。本命令が有効な状態を次に示します。

- DR移動 : プログラミング許可識別子がデータレジスタに移動入力されます。
- DR更新 : プログラミング許可識別子が正規値と比較され、識別子が有効なら、プログラミング動作に移行されます。

### 27.9.4. PROG\_COMMANDS (\$5)

JTAGポート経由のプログラミング命令移行用のAVR固有公開JTAG命令です。15ビット長のプログラミング命令レジスタがデータレジスタ(DR)として選ばれます。本命令が有効な状態を次に示します。

- DR捕獲 : 直前の命令の結果がデータレジスタに設定されます。
- DR移動 : データレジスタがTCK入力により移動され、直前の命令の結果を移動出力し、新規命令を移動入力します。
- DR更新 : プログラミング命令がフラッシュメモリ入力に適用されます。
- 検査実行/アイドル : 1つのクロック周期が生成され、適用された命令を実行します(常に必要とされる訳でなく、以降の表27-15をご覧ください)。

### 27.9.5. PROG\_PAGELOAD (\$6)

JTAGポート経由でフラッシュメモリのページデータを直接設定するためのAVR固有公開JTAG命令です。1024ビット長の仮想フラッシュページ設定レジスタがデータレジスタ(DR)として選ばれます。これはフラッシュメモリ1ページ分のビット数と同じ長さの仮想走査チェーン(Scan chain)です。内部的な移動レジスタは8ビットです。多くのJTAG命令と異なり、移動レジスタからのデータ転送にDR更新状態が使われません。データは内部順次回路により、DR移動状態でフラッシュメモリページ緩衝部へバイト単位で自動的に転送されます。これは(この命令が)活性(有効)な場合だけです。

- DR移動：フラッシュメモリページデータがTCK入力によってTDIから移動入力され、バイト毎にフラッシュメモリページ緩衝部へ自動的に設定されます。

**注：**JTAG命令PROG\_PAGELOADはAVRデバイスがJTAG走査チェーンの最初のデバイスの場合にだけ使えます。AVRが走査チェーンの最初のデバイスでない場合、バイト単位のプログラミング法が使われなければなりません。

### 27.9.6. PROG\_PAGEREAD (\$7)

JTAGポート経由でフラッシュメモリの1ページの全データを取得するためのAVR固有公開JTAG命令です。1032ビット長の仮想フラッシュページ取得レジスタがデータレジスタ(DR)として選ばれます。これはフラッシュメモリ1ページ+8ビット分のビット数と同じ長さの仮想走査チェーン(Scan chain)です。内部的な移動レジスタは8ビットです。多くのJTAG命令と異なり、移動レジスタからのデータ転送にDR捕獲状態が使われません。データは内部順次回路により、DR移動状態でフラッシュメモリページ緩衝部からバイト単位で自動的に転送されます。これは(この命令が)活性(有効)な場合だけです。

- DR移動：フラッシュメモリのデータが自動的に(フラッシュメモリページ緩衝部から)バイト毎に読み出され、TCK入力によってTDOへ移動出力されます。TDI入力は無視されます。

**注：**JTAG命令PROG\_PAGEREADはAVRデバイスがJTAG走査チェーンの最初のデバイスの場合にだけ使えます。AVRが走査チェーンの最初のデバイスでない場合、バイト単位のプログラミング法が使われなければなりません。

### 27.9.7. データレジスタ

データレジスタ(DR)は186頁の「[プログラミング特殊JTAG命令](#)」項で記載されたJTAG命令レジスタ(IR)によって選ばれます。プログラミング操作に関連するデータレジスタを次に示します。

- リセット(Reset)レジスタ
- プログラミング許可(Programming Enable)レジスタ
- プログラミング命令(Programming Command)レジスタ
- 仮想フラッシュページ設定(Virtual Flash Page Load)レジスタ
- 仮想フラッシュページ取得(Virtual Flash Page Read)レジスタ

### 27.9.8. リセット(Reset)レジスタ


リセットレジスタはプログラミング中、デバイスをリセットするのに使われる検査データレジスタです。プログラミング動作への移行に先立ってデバイスをリセットするのに必要とされます。

リセットレジスタ内の値1は外部RESETをLowに引き込むことに相当します。リセットレジスタ内の値が1である限り、デバイスはリセットされます。リセットレジスタの開放後、デバイスはクロック種別ヒューズ設定に従ってリセット起動遅延時間(19頁の「[クロック元](#)」参照)分リセットを維持します。156頁の図25-2で示されるようにこのデータレジスタからの出力はラッチされず、それ故リセットが直ちに起こります。

### 27.9.9. プログラミング許可(Programming Enable)レジスタ

プログラミング許可レジスタは16ビット長のレジスタです。このレジスタの内容はプログラミング許可識別子\$A370(1010 0011 0111 0000)と比較されます。このレジスタの内容がプログラミング許可識別子と一致すると、JTAGポート経由のプログラミングが許可されます。このレジスタは電源ONリセットで0にリセットされ、プログラミング動作を抜ける時には常にリセットされるべきです。

図27-13. プログラミング許可レジスタ



### 27.9.10. プログラミング命令(Programming Command)レジスタ

プログラミング命令レジスタは15ビット長のレジスタです。このレジスタはプログラミング命令を連続的に移動入力し、直前のプログラミング命令の結果を連続的に移動出力するのに使われます。JTAGポートプログラミング命令一式は表27-15で示されます。プログラミング命令を移動入力する時の状態順は図27-15で図解されます。

図27-14. プログラミング命令レジスタ



表27-15. JTAGプログラミング命令一式 (手順)

| 命令           |                    |  | TDI入力                | TDO出力              | 備考    |
|--------------|--------------------|--|----------------------|--------------------|-------|
| チップ消去        | 1 ① チップ消去          |  | 010 0011 1000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0001 1000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0011 1000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0011 1000 0000   | XXX XXXX XXXX XXXX |       |
| チップ消去完了検査    | 1 ②                |  | 011 0011 1000 0000   | XXX XXSx XXXX XXXX | (注2)  |
| フラッシュメモリ書き込み | 2 ① フラッシュ書き込み移行    |  | 010 0011 0001 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 000 0111 HHHH HHHH   | XXX XXXX XXXX XXXX | (注9)  |
|              | 2 ② アドレス上位バイト設定    |  | 000 0011 LLLL LLLL   | XXX XXXX XXXX XXXX |       |
|              | 2 ③ アドレス下位バイト設定    |  | 001 0011 WWWWW WWWWW | XXX XXXX XXXX XXXX |       |
|              | 2 ④ データ下位バイト設定     |  | 001 0111 WWWWW WWWWW | XXX XXXX XXXX XXXX |       |
| ページ書き込み      | 2 ⑤ データ上位バイト設定     |  | 001 0111 WWWWW WWWWW | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX | (注1)  |
|              |                    |  | 111 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              | 2 ⑥ データラッチ         |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
| ページ書き込み      | 2 ⑦ ページ書き込み        |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX | (注1)  |
|              |                    |  | 011 0101 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              | 2 ⑧ ページ書き込み完了検査    |  | 011 0111 0000 0000   | XXX XXSx XXXX XXXX | (注2)  |
| フラッシュ読み出し    | 3 ① フラッシュ読み出し移行    |  | 010 0011 0000 0010   | XXX XXXX XXXX XXXX |       |
|              | 3 ② アドレス上位バイト設定    |  | 000 0111 HHHH HHHH   | XXX XXXX XXXX XXXX | (注9)  |
|              | 3 ③ アドレス下位バイト設定    |  | 000 0011 LLLL LLLL   | XXX XXXX XXXX XXXX |       |
|              | 3 ④ データ下位/上位バイト取得  |  | 011 0010 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0110 0000 0000   | XXX XXXX RRRR RRRR | 下位バイト |
| EEPROM書き込み   | 4 ① EEPROM書き込み移行   |  | 011 0111 0000 0000   | XXX XXXX RRRR RRRR | 上位バイト |
|              |                    |  | 010 0011 0001 0001   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 000 0111 HHHH HHHH   | XXX XXXX XXXX XXXX | (注9)  |
|              | 4 ② アドレス上位バイト設定    |  | 000 0011 LLLL LLLL   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 001 0011 WWWWW WWWWW | XXX XXXX XXXX XXXX |       |
| EEPROM書き込み   | 4 ③ アドレス下位バイト設定    |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX | (注1)  |
|              |                    |  | 001 0011 LLLL LLLL   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              | 4 ④ データバイト設定       |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 001 0011 WWWWW WWWWW | XXX XXXX XXXX XXXX |       |
| EEPROM読み出し   | 4 ⑤ データラッチ         |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0111 0000 0000   | XXX XXXX XXXX XXXX |       |
|              | 4 ⑥ EEPROM書き込み     |  | 011 0011 0000 0000   | XXX XXXX XXXX XXXX | (注1)  |
|              |                    |  | 011 0001 0000 0000   | XXX XXXX XXXX XXXX |       |
| EEPROM読み出し   | 4 ⑦ EEPROM書き込み完了検査 |  | 011 0011 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0011 0000 0000   | XXX XXSx XXXX XXXX | (注2)  |
|              |                    |  | 010 0011 0000 0011   | XXX XXXX XXXX XXXX |       |
|              | 5 ① EEPROM読み出し移行   |  | 000 0111 HHHH HHHH   | XXX XXXX XXXX XXXX | (注9)  |
|              |                    |  | 000 0011 LLLL LLLL   | XXX XXXX XXXX XXXX |       |
| EEPROM読み出し   | 5 ② アドレス上位バイト設定    |  | 011 0011 LLLL LLLL   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0010 0000 0000   | XXX XXXX XXXX XXXX |       |
|              |                    |  | 011 0011 0000 0000   | XXX XXXX RRRR RRRR |       |
|              | 5 ③ アドレス下位バイト設定    |  | 011 0011 0000 0000   | XXX XXXX RRRR RRRR |       |
|              |                    |  | 011 0011 0000 0000   | XXX XXXX RRRR RRRR |       |

H = アドレス上位バイトのビット

R = 読み出しデータ (MCU出力)

次頁へ続く

L = アドレス下位バイトのビット

W = 書き込みデータ (MCU入力)

S = 動作完了フラグ

x = 0か1 (無効/無意味)

表27-15 (続き). JTAGプログラミング命令一式

| 命令          |                    | TDI入力                | TDO出力               | 備考                 |        |
|-------------|--------------------|----------------------|---------------------|--------------------|--------|
| ヒューズビット書き込み | 6① ヒューズ書き込み移行      | 010 0011 0100 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             | 6② データ下位バイト設定 (注6) | 001 0011 WWWWW WWWWW | XXX XXXX XXXX XXXX  | (注3)               |        |
|             | 上位側ヒューズ書き込み        | 011 0111 0000 0000   | XXX XXXX XXXX XXXX  | (注1)               |        |
|             |                    | 011 0101 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             |                    | 011 0111 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             |                    | 011 0111 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             | 6④ 上位ヒューズ書き込み完了検査  | 011 0111 0000 0000   | XXX XXS X XXXX XXXX | (注2)               |        |
|             | 6⑤ データ下位バイト設定 (注7) | 001 0011 WWWWW WWWWW | XXX XXXX XXXX XXXX  | (注3)               |        |
|             | 下位側ヒューズ書き込み        | 011 0011 0000 0000   | XXX XXXX XXXX XXXX  | (注1)               |        |
|             |                    | 011 0001 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             |                    | 011 0011 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             | 6⑦ 下位ヒューズ書き込み完了検査  | 011 0011 0000 0000   | XXX XXS X XXXX XXXX | (注2)               |        |
| 施錠ビット書き込み   | 7① 施錠ビット書き込み移行     | 010 0011 0010 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             | 7② データ下位バイト設定 (注8) | 001 0011 11WW WWWWW  | XXX XXXX XXXX XXXX  | (注4)               |        |
|             | 施錠ビット書き込み          | 011 0011 0000 0000   | XXX XXXX XXXX XXXX  | (注1)               |        |
|             |                    | 011 0001 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             |                    | 011 0011 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             |                    | 011 0011 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             | 7④ 施錠ビット書き込み完了検査   | 011 0011 0000 0000   | XXX XXS X XXXX XXXX | (注2)               |        |
|             | ヒューズ/施錠ビット読み出し     | 8① ヒューズ/施錠ビット読み出し移行  | 010 0011 0000 0100  | XXX XXXX XXXX XXXX |        |
|             |                    | 8② 上位側ヒューズ読み出し (注6)  | 011 1110 0000 0000  | XXX XXXX XXXX XXXX |        |
|             |                    | 011 1111 0000 0000   | XXX XXXX RRRR RRRR  | (注5)               |        |
|             |                    | 8③ 下位側ヒューズ読み出し (注7)  | 011 0010 0000 0000  | XXX XXXX XXXX XXXX |        |
|             |                    | 011 0011 0000 0000   | XXX XXXX RRRR RRRR  |                    |        |
|             |                    | 8④ 施錠ビット読み出し (注8)    | 011 0110 0000 0000  | XXX XXXX XXXX XXXX |        |
|             |                    | 011 0111 0000 0000   | XXX XXXX XXRR RRRR  | (注5)               |        |
|             |                    | ヒューズ/施錠ビット読み出し       | 011 1110 0000 0000  | XXX XXXX XXXX XXXX |        |
|             |                    |                      | 011 0010 0000 0000  | XXX XXXX RRRR RRRR | 上位ヒューズ |
|             |                    |                      | 011 0110 0000 0000  | XXX XXXX RRRR RRRR | 下位ヒューズ |
|             |                    |                      | 011 0111 0000 0000  | XXX XXXX RRRR RRRR | 施錠ビット  |
| 識票バイト       | 9① 識票バイト読み出し移行     | 010 0011 0000 1000   | XXX XXXX XXXX XXXX  |                    |        |
|             | 9② アドレスバイト設定       | 000 0011 LLLL LLLL   | XXX XXXX XXXX XXXX  |                    |        |
|             | 9③ 識票バイト読み出し       | 011 0010 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             |                    | 011 0011 0000 0000   | XXX XXXX RRRR RRRR  |                    |        |
| 校正バイト       | 10① 校正バイト読み出し移行    | 010 0011 0000 1000   | XXX XXXX XXXX XXXX  |                    |        |
|             | 10② アドレスバイト設定      | 000 0011 LLLL LLLL   | XXX XXXX XXXX XXXX  |                    |        |
|             | 10③ 校正バイト読み出し      | 011 0110 0000 0000   | XXX XXXX XXXX XXXX  |                    |        |
|             |                    | 011 0111 0000 0000   | XXX XXXX RRRR RRRR  |                    |        |
|             |                    | 11① 無操作設定            | 010 0011 0000 0000  | XXX XXXX XXXX XXXX |        |
|             |                    |                      | 011 0011 0000 0000  | XXX XXXX XXXX XXXX |        |

注1: この命令は直前の命令手順によって上位7ビットが正しく設定されている(通常の)場合、必要ではありません。

注2: Sが1になるまで繰り返します。(待機)

注3: 設定値0でプログラム、1で非プログラムです。

注4: 設定値0でプログラム、1では施錠ビットが変化しません。

注5: 読み出し値0でプログラム、1で非プログラムです。


注6: ヒューズ上位バイトのビット配置については175頁の表27-3で一覧されます。

注7: ヒューズ下位バイトのビット配置については175頁の表27-4で一覧されます。

注8: 施錠ビットバイトのビット配置については174頁の表27-1で一覧されます。

注9: PCMSB(表27-5参照)とEEAMSB(表27-6参照)を越えるアドレスビットは無効です。


図27-15. データ語変更/読み出し手順時順次回路状態遷移図



### 27.9.11. 仮想フラッシュページ設定 (Virtual Flash Page Load) レジスタ

仮想フラッシュページ設定レジスタはフラッシュメモリの1ページと等しいビット長の仮想走査チェーン(Scan chain)です。内部的な移動レジスタは8ビットで、データはバイト単位でフラッシュメモリページ緩衝部へ自動的に転送されます。ページ内への全命令語(データ)の移動入力はページ内の最初のコードのLSBから始まり、ページ内の最終コードのMSBで終了します。これはページ書き込みを実行する前にフラッシュメモリページ緩衝部全体を設定する効率的な方法を提供します。


図27-16. 仮想フラッシュページ設定 レジスタ



### 27.9.12. 仮想フラッシュページ取得 (Virtual Flash Page Read) レジスタ

仮想フラッシュページ取得レジスタはフラッシュメモリの1ページと等しいビット数+8ビットの仮想走査チェーン(Scan chain)です。内部的な移動レジスタは8ビットで、データはフラッシュメモリページ緩衝部からバイト単位で自動的に転送されます。最初の8クロックは先頭バイトを内部移動レジスタへ転送するのに使われ、この8クロック中に移動出力されたビットは無視されるべきです。この初期化に続いて、ページ内の最初のコードのLSBから始まり、ページ内の最後のコードのMSBで終了するデータが移動出力されます。これは書き込み確認のためにフラッシュメモリの1ページ全体を読み出す効率的な方法を提供します。

図27-17. 仮想フラッシュページ取得 レジスタ



### 27.9.13. プログラミング手法

1①、1②形式のような以下の全ての参照は表27-15を参照してください。

### 27.9.14. プログラミング動作への移行

1. JTAG命令AVR\_RESETを入力し、リセットレジスタに1を移動します。
2. PROG\_ENABLE命令を入力し、プログラミング許可レジスタに\$A370(1010 0011 0111 0000)を移動します。

### 27.9.15. プログラミング動作からの抜け出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. 無操作命令(11①参照)により、全てのプログラミング命令を禁止します。
3. PROG\_ENABLE命令を入力し、プログラミング許可レジスタに\$0000(0000 0000 0000 0000)を移動します。
4. JTAG命令AVR\_RESETを入力し、リセットレジスタに0を移動します。

### 27.9.16. チップ消去の実行

1. JTAG命令PROG\_COMMANDSを入力します。
2. チップ消去命令(1①参照)を使い、チップ消去を開始します。
3. チップ消去完了検査(1②参照)を使い、完了までポーリングするか、tWLRH\_CE(183頁の表27-11.参照)時間待ちます。

### 27.9.17. フラッシュメモリの書き込み

フラッシュメモリへ書き込む前にチップ消去が実行されなければなりません。上記の「チップ消去の実行」をご覧ください。

1. JTAG命令PROG\_COMMANDSを入力します。
2. フラッシュ書き込み移行命令(2①参照)を使い、フラッシュメモリ書き込みを許可します。
3. アドレス上位設定命令(2②参照)を使い、書き込みアドレス上位バイトを設定します。
4. アドレス下位設定命令(2③参照)を使い、書き込みアドレス下位バイトを設定します。
5. データ設定命令(2④, 2⑤, 2⑥参照)を使い、書き込みデータを設定します。
6. ページ内の全語(ワード)数分4.と5.を繰り返します。
7. ページ書き込み命令(2⑦参照)を使い、ページをフラッシュメモリに書き込みます。
8. ページ書き込み完了検査(2⑧参照)を使い、完了までポーリングするか、tWLRH\_FLASH(183頁の表27-11.参照)時間待ちます。
9. 全データ書き込みまで3.～8.を繰り返します。

より効率的なデータ転送はPROG\_PAGELOAD命令を使うことで達せられます。

1. JTAG命令PROG\_COMMANDSを入力します。
2. フラッシュ書き込み移行命令(2①参照)を使い、フラッシュメモリ書き込みを許可します。
3. アドレス設定命令(2②, 2③参照)を使い、ページアドレスを設定します。ページ内アドレスにはPCWORD(176頁の表27-5.参照)が使われ、これらのビットは0として書かれなければなりません。
4. JTAG命令PROG\_PAGELOADを入力します。
5. ページ内の最初のコードのLSBから始まって最後のコードのMSBで終了するページ内に全コードデータを移動してページ全体を設定します。
6. JTAG命令PROG\_COMMANDSを入力します。
7. ページ書き込み命令(2⑦参照)を使い、ページをフラッシュメモリに書き込みます。
8. ページ書き込み完了検査(2⑧参照)を使い、完了までポーリングするか、tWLRH\_FLASH(183頁の表27-11.参照)時間待機します。
9. 全データ書き込みまで3.～8.を繰り返します。

### 27.9.18. フラッシュメモリの読み出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. フラッシュ読み出し移行命令(3①参照)を使い、フラッシュメモリ読み出しを許可します。
3. アドレス設定命令(3②, 3③参照)を使い、読み出しアドレスを設定します。
4. データ読み出し命令(3④参照)を使い、データを読み出します。
5. 全データ読み出しまで3.～4.を繰り返します。

より効率的なデータ転送はPROG\_PAGEREAD命令を使うことで達せられます。

1. JTAG命令PROG\_COMMANDSを入力します。
2. フラッシュ読み出し移行命令(3①参照)を使い、フラッシュメモリ読み出しを許可します。
3. アドレス設定命令(3②, 3③参照)を使い、ページアドレスを設定します。ページ内アドレスにはPCWORD(176頁の表27-5.参照)が使われ、これらのビットは0として書かれなければなりません。
4. JTAG命令PROG\_PAGEREADを入力します。
5. ページ内の最初のコードのLSBから始まって最後のコードのMSBで終了するページ内の全コードデータを移動し、ページ全体を読み出します。最初に移動出力される8ビットが無視されるべきことに留意してください。
6. JTAG命令PROG\_COMMANDSを入力します。
7. 全データ読み出しまで3.～6.を繰り返します。

### 27.9.19. EEPROMの書き込み

EEPROMへ書き込む前にチップ消去が実行されなければなりません。上記の「チップ消去の実行」をご覧ください。

1. JTAG命令PROG\_COMMANDSを入力します。
2. EEPROM書き込み移行命令(4①参照)を使い、EEPROMメモリ書き込みを許可します。
3. アドレス上位設定命令(4②参照)を使い、書き込みアドレス上位バイトを設定します。
4. アドレス下位設定命令(4③参照)を使い、書き込みアドレス下位バイトを設定します。
5. データ設定命令(4④, 4⑤参照)を使い、書き込みデータを設定します。
6. ページ内の全バイト数分4.と5.を繰り返します。
7. EEPROM書き込み命令(4⑥参照)を使い、データをEEPROMメモリに書き込みます。
8. EEPROM書き込み完了検査(4⑦参照)を使い、完了までポーリングするか、tWLRH(183頁の表27-11.参照)時間待ちます。
9. 全データ書き込みまで3.～8.を繰り返します。

PROG\_PAGELOAD命令がEEPROM書き込み時に使えないことに注意してください。

## 27.9.20. EEPROMの読み出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. EEPROM読み出し移行命令(5①参照)を使い、EEPROMメモリ読み出しを許可します。
3. アドレス設定命令(5②, 5③参照)を使い、読み出しアドレスを設定します。
4. データ読み出し命令(5④参照)を使い、データを読み出します。
5. 全データ読み出しまで3.～4.を繰り返します。

PROG\_PAGEREAD命令がEEPROM読み出し時に使えないことに注意してください。

## 27.9.21. ヒューズビットの書き込み

1. JTAG命令PROG\_COMMANDSを入力します。
2. ヒューズ書き込み移行命令(6①参照)を使い、ヒューズ書き込みを許可します。
3. 上位データ設定命令(6②参照)を使い、上位側ヒューズ値を設定します。(0=プログラム、1=非プログラム)
4. 上位ヒューズ書き込み命令(6③参照)を使い、上位側ヒューズを書き込みます。
5. ヒューズ書き込み完了検査(6④参照)を使い、完了までポーリングするか、tWLRH(183頁の表27-11参照)時間待ちます。
6. 下位データ設定命令(6⑤参照)を使い、下位側ヒューズ値を設定します。(0=プログラム、1=非プログラム)
7. 下位ヒューズ書き込み命令(6⑥参照)を使い、下位側ヒューズを書き込みます。
8. ヒューズ書き込み完了検査(6⑦参照)を使い、完了までポーリングするか、tWLRH(183頁の表27-11参照)時間待ちます。

## 27.9.22. 施錠ビットの書き込み

1. JTAG命令PROG\_COMMANDSを入力します。
2. 施錠ビット書き込み移行命令(7①参照)を使い、施錠ビット書き込みを許可します。
3. データ設定命令(7②参照)を使い、施錠ビット値を設定します。(0=プログラム、1=無変化)
4. 施錠ビット書き込み命令(7③参照)を使い、施錠ビットに書き込みます。
5. 施錠ビット書き込み完了検査(7④参照)を使い、完了までポーリングするか、tWLRH(183頁の表27-11参照)時間待ちます。

## 27.9.23. ヒューズ/施錠ビットの読み出し

1. JTAC命令PROG\_COMMANDSを入力します。
2. ヒューズ/施錠ビット読み出し移行命令(8①参照)を使い、ヒューズ/施錠ビット読み出しを許可します。
3. 全てのヒューズと施錠ビットを読むにはヒューズ/施錠ビット読み出し命令(8⑤参照)を使います。  
上位側ヒューズビットだけを読むには上位ヒューズ読み出し命令(8②参照)を使います。  
下位側ヒューズビットだけを読むには下位ヒューズ読み出し命令(8③参照)を使います。  
施錠ビットだけを読むには施錠ビット読み出し命令(8④参照)を使います。

## 27.9.24. 識票バイトの読み出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. 識票読み出し移行命令(9①参照)を使い、識票読み出しを許可します。
3. アドレス設定命令(9②参照)を使い、読み出しアドレス\$00を設定します。
4. データ読み出し命令(9③参照)を使い、識票バイトを読み出します。
5. 第2、第3バイトを読むためにアドレスを\$01,\$02として各々3.～4.を繰り返します。

## 27.9.25. 校正バイトの読み出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. 校正バイト読み出し移行命令(10①参照)を使い、校正バイト読み出しを許可します。
3. アドレス設定命令(10②参照)を使い、読み出しアドレス\$00を設定します。
4. データ読み出し命令(10③参照)を使い、校正バイトを読み出します。

(訳注) 校正バイトは4バイトですので上記説明は不適切です。識票バイトと同様な手法が予測されます(未確認)。

## 28. 電気的特性

### 28.1. 絶対最大定格 (警告)

|                |                                      |
|----------------|--------------------------------------|
| 動作温度           | -55°C ~ +125°C                       |
| 保存温度           | -65°C ~ +150°C                       |
| RESETを除くピン許容電圧 | -0.5V ~ VCC+0.5V                     |
| RESETピン許容電圧    | -0.5V ~ +13.0V                       |
| 最大動作電圧         | 6.0V                                 |
| 入出力ピン出力電流      | 40.0mA                               |
| 消費電流           | 200.0mA(PDIP), 400.0mA(TQFP・QFN/MLF) |

(警告)

絶対最大定格を超える負担はデバイスに定常的な損傷を与えます。絶対最大定格は負担の定格を示すためだけのもので、この値または、この仕様書の動作特性で示された値を超える条件で動作することを示すものではありません。長時間の最大定格での使用はデバイスの信頼性を損なう場合があります。

### 28.2. DC特性

TA=-40°C～85°C, VCC=2.7V～5.5V (特記事項を除く)

| シンボル  | 項目                            | 条件                | 最小          | 代表  | 最大          | 単位 |
|-------|-------------------------------|-------------------|-------------|-----|-------------|----|
| VIL   | Lowレベル入力電圧                    | XTAL1,RESETを除く    | -0.5        |     | 0.2VCC (注1) |    |
| VIL1  | Lowレベル入力電圧                    | XTAL1             | -0.5        |     | 0.1VCC (注1) |    |
| VIL2  | Lowレベル入力電圧                    | RESET             | -0.5        |     | 0.2VCC (注1) |    |
| VIH   | Highレベル入力電圧                   | XTAL1,RESETを除く    | 0.6VCC (注2) |     | VCC+0.5     |    |
| VIH1  | Highレベル入力電圧                   | XTAL1             | 0.7VCC (注2) |     | VCC+0.5     |    |
| VIH2  | Highレベル入力電圧                   | RESET             | 0.9VCC (注2) |     | VCC+0.5     | V  |
| VOL   | Lレベル出力電圧<br>(ポートA,B,C,D) (注3) | IOL=20mA, VCC=5V  |             |     | 0.7         |    |
|       |                               | IOL=10mA, VCC=3V  |             |     | 0.5         |    |
| VOH   | Hレベル出力電圧<br>(ポートA,B,C,D) (注4) | IOH=-20mA, VCC=5V | 4.2         |     |             |    |
|       |                               | IOH=-10mA, VCC=3V | 2.2         |     |             |    |
| IIL   | I/OピンLowレベル入力漏れ電流             | VCC=5.5V (絶対値)    |             |     | 1           |    |
| IIH   | I/OピンHighレベル入力漏れ電流            | 確実なH/L範囲          |             |     | 1           | μA |
| RRST  | RESETピン プルアップ抵抗               |                   | 30          | 60  | 85          |    |
| RPU   | I/Oピン プルアップ抵抗                 |                   | 20          |     | 50          | kΩ |
| ICC   | 活動動作消費電流                      | VCC=3V, 1MHz      |             | 0.6 |             |    |
|       |                               | VCC=3V, 4MHz      |             | 2.1 | 5           |    |
|       |                               | VCC=5V, 8MHz      |             | 7.5 | 15          | mA |
|       | アイドル動作消費電流                    | VCC=3V, 1MHz      |             | 0.2 |             |    |
|       |                               | VCC=3V, 4MHz      |             | 0.6 | 2.5         |    |
|       |                               | VCC=5V, 8MHz      |             | 2.8 | 8           |    |
| tACPD | パワーダウン動作消費電流 (注5)             | VCC=3V, WDT許可     |             | <10 | 20          |    |
|       |                               | VCC=3V, WDT禁止     |             | <1  | 10          | μA |
| VACIO | アナログ比較器入力変位(オフセット)電圧          | VCC=5V, Vin=VCC/2 |             |     | 40          | mV |
| IACLK | アナログ比較器入力漏れ電流                 |                   | -50         |     | 50          | nA |
| tACPD | アナログ比較器伝播遅延時間                 | VCC=2.7V          |             | 750 |             |    |
|       |                               | VCC=4.0V          |             | 500 |             | ns |

注1: Lowレベルの認識が保証される最高電圧です。

注2: Highレベルの認識が保証される最低電圧です。

(注3)～(注5)は次頁を参照してください。

**注3:** 各I/Oポートは安定状態(非過渡時)に於いて検査条件(VCC=5Vで20mA、VCC=3Vで10mA)よりも多くの吸い込み電流を流すことができますが、次の条件を厳守しなければなりません。

PDIP

1. 全ポートのIOLの合計が200mAを超えるべきではありません。
2. ポートA0～A7のIOLの合計が100mAを超えるべきではありません。
3. ポートB0～B7、C0～C7、D0～D7とXTAL2のIOLの合計が100mAを超えるべきではありません。

TQFP・QFN/MLF

1. 全ポートのIOLの合計が400mAを超えるべきではありません。
2. ポートA0～A7のIOLの合計が100mAを超えるべきではありません。
3. ポートB0～B3のIOLの合計が100mAを超えるべきではありません。
4. ポートB4～B7、D0～D2とXTAL2のIOLの合計が100mAを超えるべきではありません。
5. ポートD3～D7のIOLの合計が100mAを超えるべきではありません。
6. ポートC0～C7のIOLの合計が100mAを超えるべきではありません。

IOLが検査条件を超える場合、VOLも仕様書での値を超えます。表の検査条件よりも大きな吸い込み電流を流すことは保証されません。

**注4:** 各I/Oポートは安定状態(非過渡時)に於いて検査条件(VCC=5Vで20mA、VCC=3Vで10mA)よりも多くの吐き出し電流を流すことができますが、次の条件を厳守しなければなりません。

PDIP

1. 全ポートのIOHの合計が200mAを超えるべきではありません。
2. ポートA0～A7のIOHの合計が100mAを超えるべきではありません。
3. ポートB0～B7、C0～C7、D0～D7とXTAL2のIOHの合計が100mAを超えるべきではありません。


TQFP・QFN/MLF

1. 全ポートのIOHの合計が400mAを超えるべきではありません。
2. ポートA0～A7のIOHの合計が100mAを超えるべきではありません。
3. ポートB0～B3のIOHの合計が100mAを超えるべきではありません。
4. ポートB4～B7、D0～D2とXTAL2のIOHの合計が100mAを超えるべきではありません。
5. ポートD3～D7のIOHの合計が100mAを超えるべきではありません。
6. ポートC0～C7のIOHの合計が100mAを超えるべきではありません。

IOHが検査条件を超える場合、VOHも仕様書での値を超えます。表の検査条件よりも大きな吐き出し電流を流すことは保証されません。

**注5:** ハワード動作に対する最小電源電圧(VCC)は2.5Vです。

### 28.3. 速度勾配



## 28.4. 外部クロック特性

図28-2. 外部クロック駆動波形




表28-1. 外部クロック特性

| シンボル    | 項目            | VCC=2.7~5.5V |     | VCC=4.5~5.5V |     | 単位  |
|---------|---------------|--------------|-----|--------------|-----|-----|
|         |               | 最小           | 最大  | 最小           | 最大  |     |
| 1/tCLCL | クロック周波数       | 0            | 8   | 0            | 16  | MHz |
| tCLCL   | クロック周期        | 125          |     | 62.5         |     | ns  |
| tCHCX   | Highレベル時間     | 50           |     | 25           |     | ns  |
| tCLCX   | Lowレベル時間      | 50           |     | 25           |     | ns  |
| tCLCH   | 上昇時間          |              | 1.6 |              | 0.5 | μs  |
| tCHCL   | 下降時間          |              | 1.6 |              | 0.5 | μs  |
| ΔtCLCL  | 隣接クロック周期間の変化率 |              | 2   |              | 2   | %   |

表28-2. 代表的な外部RC発振周波数 (VCC=5V)

| 周波数 f  | 抵抗 R (kΩ) | 容量 C (pF) |
|--------|-----------|-----------|
| 650kHz | 33        | 22        |
| 2.0MHz | 10        | 22        |

注: Rの範囲は3~100kΩ、Cは最小20pFとすべきです。表で与えられたCの値はビンの容量を含みます。これは外回り形状や基板配置で変化します。

## 28.5. システムとりセットの特性

表28-3. リセット、低電圧検出(BOD)、内部基準電圧の特性

| シンボル              | 項目                   | 最小                 | 代表   | 最大     | 単位 |
|-------------------|----------------------|--------------------|------|--------|----|
| V <sub>POT</sub>  | 上昇時電源ONリセット閾値電圧      |                    | 1.4  | 2.3    | V  |
|                   | 下降時電源ONリセット閾値電圧 (注1) |                    | 1.3  | 2.3    | V  |
| V <sub>RST</sub>  | RESETピン閾値電圧          | 0.2VCC             |      | 0.9VCC | V  |
| t <sub>RST</sub>  | RESETピンでの最小パルス幅      | 1.5                |      |        | μs |
| V <sub>BOT</sub>  | 低電圧検出<br>閾値電圧 (注2)   | BODLEVEL=非プログラム(1) | 2.5  | 2.7    | V  |
|                   |                      | BODLEVEL=プログラム(0)  | 3.6  | 4.0    | V  |
| t <sub>BOT</sub>  | 最小低電圧検出時間            | BODLEVEL=非プログラム(1) | 2    |        | μs |
|                   |                      | BODLEVEL=プログラム(0)  | 2    |        | μs |
| V <sub>HYST</sub> | 低電圧検出ヒステリシス電圧        |                    | 50   |        | mV |
| V <sub>BG</sub>   | 基準電圧                 | 1.15               | 1.23 | 1.35   | V  |
| t <sub>BG</sub>   | 起動時間                 |                    | 40   | 70     | μs |
| I <sub>BG</sub>   | 消費電流                 |                    | 10   |        | μA |

注1: 供給電圧がこの電圧以下にならないと、上昇時の電源ONリセットは動作しません。

注2: V<sub>BOT</sub>はいくつかのデバイスについて公称最小動作電圧以下かもしれません。この状態のデバイスについて、そのデバイスは製造検査中にVCC=VBOTへ落として検査されます。これはVCCがマイクロコントローラの正しい動作がもはや保証されない電圧へ落ちる前に低電圧(BOD)リセットが起きることを保証します。この検査はATmega32Aに対してBODLEVEL=1とBODLEVEL=0を使って実行されます。

## 28.6. 2線直列インターフェース特性

表28-4は2線直列バスに接続した装置に対する必要条件を記述します。ATmega32Aの2線直列インターフェースは記載条件下で、これらの必要条件を越えるか、または合致します。

図28-3. 2線直列バス タイミング




表28-4. 2線直列インターフェース必要条件

| シンボル                | 項目  | 条件   | 最小                       | 最大                    | 単位  |
|---------------------|---|--|--------------------------|-----------------------|-----|
| V <sub>IL</sub>     | Lowレベル入力電圧                                      |  | -0.5                     | 0.3VCC                |     |
| V <sub>IH</sub>     | Highレベル入力電圧                                     |  | 0.7VCC                   | VCC+0.5               |     |
| V <sub>hys</sub> ①  | ショットトリガ入力ヒステリシス電圧                               |  | ② 0.05VCC                |                       | V   |
| V <sub>OOL</sub> ①  | Lowレベル出力電圧                                      | I <sub>OL</sub> =3mA                             | 0                        | 0.4                   |     |
| t <sub>r</sub> ①    | 出力上昇時間(V <sub>ILmin</sub> →V <sub>IHmax</sub> ) |  | ② 20+0.1C <sub>b</sub> ③ | 300                   |     |
| t <sub>of</sub> ①   | 出力下降時間(V <sub>IHmin</sub> →V <sub>ILmax</sub> ) | 10pF<C <sub>b</sub> <400pF                       | ② 20+0.1C <sub>b</sub> ③ | 250                   | ns  |
| t <sub>SP</sub> ①   | 入力パルス最小幅(尖頭消去濾波)                                |  | 0                        | ② 50                  |     |
| I <sub>i</sub>      | 入力電流(ピン単位)                                      | 0.1VCC<V <sub>i</sub> <0.9VCC                    | -10                      | 10                    | μA  |
| C <sub>i</sub> ①    | ピン入力容量  |  |                          | 10                    | pF  |
| f <sub>SCL</sub>    | SCLクロック周波数 ④⑤                                   | f <sub>CK</sub> >max(16f <sub>SCL</sub> ,250kHz) | 0                        | 400                   | kHz |
| R <sub>p</sub>      | プルアップ抵抗値  | f <sub>SCL</sub> ≤100kHz                         | (VCC-0.4V)/3mA           | 1000ns/C <sub>b</sub> |     |
|                     |   | f <sub>SCL</sub> >100kHz                         | (VCC-0.4V)/3mA           | 300ns/C <sub>b</sub>  | Ω   |
| t <sub>HD:STA</sub> | (再送)開始条件保持時間                                    | f <sub>SCL</sub> ≤100kHz                         | 4.0                      |                       |     |
|                     |   | f <sub>SCL</sub> >100kHz                         | 0.6                      |                       |     |
| t <sub>LOW</sub>    | SCLクロックLowレベル時間                                 | f <sub>SCL</sub> ≤100kHz ⑥                       | 4.7                      |                       |     |
|                     |   | f <sub>SCL</sub> >100kHz ⑦                       | 1.3                      |                       |     |
| t <sub>HIGH</sub>   | SCLクロックHighレベル時間                                | f <sub>SCL</sub> ≤100kHz                         | 4.0                      |                       |     |
|                     |   | f <sub>SCL</sub> >100kHz                         | 0.6                      |                       | μs  |
| t <sub>SU:STA</sub> | 再送開始条件準備時間                                      | f <sub>SCL</sub> ≤100kHz                         | 4.7                      |                       |     |
|                     |   | f <sub>SCL</sub> >100kHz                         | 0.6                      |                       |     |
| t <sub>HD:DAT</sub> | データ保持時間   | f <sub>SCL</sub> ≤100kHz                         | 0                        | 3.45                  |     |
|                     |   | f <sub>SCL</sub> >100kHz                         | 0                        | 0.9                   |     |
| t <sub>SU:DAT</sub> | データ準備時間   | f <sub>SCL</sub> ≤100kHz                         | 250                      |                       |     |
|                     |   | f <sub>SCL</sub> >100kHz                         | 100                      |                       | ns  |
| t <sub>SU:STO</sub> | 停止条件準備時間  | f <sub>SCL</sub> ≤100kHz                         | 4.0                      |                       |     |
|                     |   | f <sub>SCL</sub> >100kHz                         | 0.6                      |                       |     |
| t <sub>BUF</sub>    | 停止条件→開始条件間バス開放時間                                | f <sub>SCL</sub> ≤100kHz                         | 4.7                      |                       |     |
|                     |   | f <sub>SCL</sub> >100kHz                         | 1.3                      |                       | μs  |

① ATmega32Aで、この項目は特性が記載されていますが、100%検査はされていません。

② f<sub>SCL</sub>>100kHzについてのみ必要とされます。

③ C<sub>b</sub>は1つのバス信号線の容量(pF)です。

④ f<sub>CK</sub>はCPU(システム)クロック周波数です。

⑤ この必要条件はATmega32Aの全ての2線直列インターフェース動作に適用します。2線直列バスに接続した他の装置は一般的なf<sub>SCL</sub>必要条件に従うことだけを必要とします。

## 28.7. SPIタイミング特性

図28-4. SPIタイミング必要条件(主装置動作)




図28-5. SPIタイミング必要条件(從装置動作)




表28-5. SPIタイミング特性

| 番号 | 項目                 | 動作種別 | 最小   | 代表        | 最大  | 単位 |
|----|--------------------|------|------|-----------|-----|----|
| 1  | SCK周期              | 主装置  |      | 表19-4.参照  |     |    |
| 2  | SCK High/Low期間     | 主装置  |      | 50%デューティ比 |     |    |
| 3  | SCK上昇/下降時間         | 主装置  |      | 3.6       |     |    |
| 4  | 入力データ準備時間          | 主装置  |      | 10        |     |    |
| 5  | 入力データ保持時間          | 主装置  |      | 10        |     |    |
| 6  | 出力からSCK変移時間        | 主装置  |      | 0.5tSCK   |     | ns |
| 7  | SCKからの出力遅延時間       | 主装置  |      | 10        |     |    |
| 8  | SCKからのHigh出力時間     | 主装置  |      | 10        |     |    |
| 9  | SS ↓からの出力遅延時間      | 従装置  |      | 15        |     |    |
| 10 | SCK周期              | 従装置  | 4tCK |           |     |    |
| 11 | SCK High/Low期間 (注) | 従装置  | 2tCK |           |     |    |
| 12 | SCK上昇/下降時間         | 従装置  |      |           | 1.6 | μs |
| 13 | 入力データ準備時間          | 従装置  | 10   |           |     |    |
| 14 | 入力データ保持時間          | 従装置  | 10   |           |     |    |
| 15 | SCKからの出力遅延時間       | 従装置  |      | 15        |     | ns |
| 16 | SCKからのSS ↑遅延時間     | 従装置  | 20   |           |     |    |
| 17 | SS ↑からの出力Hi-Z遅延時間  | 従装置  |      | 10        |     |    |
| 18 | SS ↓からのSCK遅延時間     | 従装置  | 2tCK |           |     |    |

注: SPIプログラミングでの最小SCK High/Low期間は、2tCLCL( $t_{CK} < 12\text{MHz}$ )、3tCLCL( $t_{CK} \geq 12\text{MHz}$ )です。

## 28.8. A/D変換器特性

表28-6. A/D変換特性

| シンボル        | 項目                                      | 条件                                    | 最小   | 代表   | 最大             | 単位  |
|-------------|---|---------------------------------------|--|--|----------------|-----|
| シングルエンド入力変換 | 分解能                                     |                                       |  | 10   |                | ビット |
|             | 絶対精度<br>(INL,DNL,利得,変位(オフセット),量子化誤差を含む) | VCC=4V<br>VREF=4V                     | 変換クロック=200kHz<br>変換クロック=1MHz<br>変換クロック=200kHz<br>変換クロック=1MHz                     | 1.5<br>3<br>1.5<br>3   |                | LSB |
|             | 積分非直線性誤差(INL)                           | VCC=4V<br>VREF=4V                     |  | 0.75   |                |     |
|             | 微分非直線性誤差(DNL)                           | VCC=4V<br>VREF=4V                     |  | 0.25   |                |     |
|             | 変位(オフセット)(ゼロ)誤差                         | 変換クロック=200kHz                         |  | 0.75   |                |     |
|             | 利得誤差                                    |                                       |  | 0.75   |                |     |
|             | 変換クロック周波数                               |                                       | 50   |  | 1000           | kHz |
|             | 変換時間                                    | 連続変換動作                                | 13   |  | 260            | μs  |
|             | VREF                                    | 基準電圧                                  | 2.0  |  | AVCC           | V   |
|             | VIN                                     | 入力電圧                                  | GND  |  | VREF           |     |
|             | A/D変換出力                                 |                                       | 0  |  | 1023           | LSB |
|             | 入力周波数帯域                                 |                                       |  | 38.5   |                | kHz |
| 差動入力変換      | 分解能                                     |                                       | ×1<br>×10<br>×200  |  | 10<br>10<br>10 | ビット |
|             | 絶対精度 (変位(オフセット),利得誤差校正後)                |                                       | ×1<br>×10<br>×200<br>×1<br>×10<br>×200<br>×1<br>×10<br>×200<br>×1<br>×10<br>×200 | 17<br>16<br>7<br>0.75<br>0.75<br>2<br>1<br>1.5<br>4.5<br>1.6<br>1.5<br>0.2 |                | LSB |
|             | 積分非直線性誤差(INL)                           | VCC=5V<br>VREF=4V<br>変換クロック=50～200kHz |  |  |                |     |
|             | 変位(オフセット)(ゼロ)誤差                         |                                       |  |  |                |     |
|             | 利得誤差                                    |                                       |  |  |                | %   |
|             | 変換クロック周波数                               |                                       | 50   |  | 200            | kHz |
|             | 変換時間                                    |                                       | 65   |  | 260            | μs  |
|             | VREF                                    | 基準電圧                                  | 2.0  |  | AVCC-0.5       | V   |
|             | VIN                                     | 入力電圧                                  | GND  |  | AVCC           |     |
|             | VDIFF                                   | 差動入力電圧差                               | -VREF/利得   |  | VREF/利得        |     |
|             | A/D変換出力                                 |                                       | -511   |  | 511            | LSB |
|             | 入力周波数帯域                                 |                                       |  | 4  |                | kHz |
| 共通          | AVCC                                    | アナログ供給電圧                              | VCC-0.3(注1)  |  | VCC+0.3(注2)    | V   |
|             | VINT                                    | 内蔵2.56V基準電圧                           | 2.3  | 2.56   | 2.7            |     |
|             | RREF                                    | 基準電圧入力インピーダンス                         |  | 32   |                | kΩ  |
|             | RAIN                                    | アナログ入力インピーダンス                         |  | 100  |                | MΩ  |

注1: AVCCの最小値は2.7Vです。

注2: AVCCの最大値は5.5Vです。

(訳注) 原書の表28-6.と表28-7.は表28-6.として統合しました。

## 29. 代表特性

以下の図は代表的な特性を示します。これらの図は製造中に検査されていません。全ての消費電流測定は全I/Oピンを入力として設定した内部プルアップ許可で行われています。電源幅振幅の方形波発振器がクロック源として使われています。

パワーダウン動作での消費電力はクロック選択と無関係です。

消費電流は動作電圧、動作周波数、I/Oピンの負荷、I/Oピンの切り替え速度、命令実行、周囲温度のような様々な要素の関数です。支配的な要素は動作電圧と動作周波数です。

容量性負荷のピンの引き込み電流は(1つのピンに対して)  $CL(\text{負荷容量}) \times VCC(\text{動作電圧}) \times f(\text{I/Oピンの平均切り替え周波数})$  として推測できます。

デバイスは検査範囲よりも高い周波数特性を示します。デバイスは注文番号が示す周波数よりも高い周波数での機能特性を保証されません。

ウォッチドッグ タイマ許可のパワーダウン動作での消費電流とウォッチドッグ タイマ禁止のパワーダウン動作での消費電流間の違いは、ウォッチドッグ タイマによって引き込んだ(消費した)差電流を表します。

### 29.1. 活動動作消費電流

図29-1. 活動動作消費電流 対 周波数 (100kHz~1MHz)




図29-2. 活動動作消費電流 対 周波数 (1MHz~16MHz)




図29-3. 活動動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図29-4. 活動動作消費電流 対 動作電圧 (内蔵RC発振器, 4MHz)




図29-5. 活動動作消費電流 対 動作電圧 (内蔵RC発振器, 1MHz)





図29-6. 活動動作消費電流 対 動作電圧 (32kHz外部発振器)



## 29.2. アイドル動作消費電流

図29-7. アイドル動作消費電流 対 周波数 (100kHz～1MHz)




図29-8. アイドル動作消費電流 対 周波数 (1MHz～16MHz)




図29-9. アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図29-10. アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, 4MHz)




図29-11. アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, 1MHz)





図29-12. アイドル動作消費電流 対 動作電圧 (32kHz外部発振器)



### 29.3. パワーダウン動作消費電流

図29-13. パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図29-14. パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




#### 29.4. パワーセーブ動作消費電流

図29-15. パワーセーブ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)



#### 29.5. スタンバイ動作消費電流

図29-16. スタンバイ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)



注: セラはセラミック振動子

#### 29.6. ピン プルアップ<sup>®</sup>


図29-17. I/Oピン プルアップ<sup>®</sup>抵抗電流 対 入力電圧 (VCC=5V)

図29-18. I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図29-19. RESET プルアップ抵抗電流 対 入力電圧 (VCC=5V)





図29-20. RESET プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)



## 29.7. ピン駆動能力

図29-21. I/Oピン吐き出し電流 対 出力電圧 (VCC=5V)




図29-22. I/Oピン吐き出し電流 対 出力電圧 (VCC=3V)




図29-23. I/Oピン吸い込み電流 対 出力電圧 (VCC=5V)





図29-24. I/Oピン吸い込み電流 対 出力電圧 (VCC=3V)



## 29.8. ピン 閾値とヒステリシス

図29-25. I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 (VIH, 1読み値)




図29-26. I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 (VIL, 0読み値)




図29-27. I/Oピン入力ヒステリシス電圧 対 動作電圧





図29-28. RESET入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)図29-29. RESET入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IL}$ , 0読み値)

図29-30. RESET入力ヒステリシス電圧 対 動作電圧



## 29.9. 低電圧検出器(BOD)閾値

図29-31. 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧4.0V)




図29-32. 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧2.7V)





図29-33. 内部基準(ハンドギヤップ)電圧 対 動作電圧



## 29.10. 内部発振器周波数

図29-34. ウオッチドッグ発振器周波数 対 動作電圧




図29-35. 校正付き8MHz内蔵RC発振器周波数 対 動作温度




図29-36. 校正付き8MHz内蔵RC発振器周波数 対 動作電圧




図29-37. 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値




図29-38. 校正済み4MHz内蔵RC発振器周波数 対 動作温度




図29-39. 校正付き4MHz内蔵RC発振器周波数 対 動作電圧




図29-40. 校正付き4MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値




図29-41. 校正付き2MHz内蔵RC発振器周波数 対 動作温度




図29-42. 校正済み2MHz内蔵RC発振器周波数 対 動作電圧




図29-43. 校正付き2MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値




図29-44. 校正済み1MHz内蔵RC発振器周波数 対 動作温度




図29-45. 校正済み1MHz内蔵RC発振器周波数 対 動作電圧





図29-46. 校正付き1MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



## 29.11. 周辺機能部消費電流

図29-47. 低電圧検出器(BOD)消費電流 対 動作電圧




図29-48. A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図29-49. 外部基準電圧(REF)電流 対 動作電圧




図29-50. アナログ比較器消費電流 対 動作電圧





図29-51. プログラミング電流 対 動作電圧



## 29.12. リセット消費電流とリセットパルス幅

図29-52. リセット消費(供給)電流 対 周波数 (100kHz~1MHz、RESETプルアップ電流を除く)




図29-53. リセット消費(供給)電流 対 周波数 (1MHz~16MHz、RESETプルアップ電流を除く)





図29-54. 最小リセット パルス幅 対 動作電圧

パルス幅  
 $t_{RST}$  (ns)

## 30. レジスタ要約

| アドレス        | レジスタ略称 | ビット7   | ビット6   | ビット5                             | ビット4      | ビット3                     | ビット2   | ビット1   | ビット0   | 頁                |
|-------------|--------|--------|--------|----------------------------------|-----------|--------------------------|--------|--------|--------|------------------|
| \$3F (\$5F) | SREG   | I      | T      | H                                | S         | V                        | N      | Z      | C      | 10               |
| \$3E (\$5E) | SPH    | -      | -      | -                                | -         | SP11                     | SP10   | SP9    | SP8    | 12               |
| \$3D (\$5D) | SPL    | SP7    | SP6    | SP5                              | SP4       | SP3                      | SP2    | SP1    | SP0    | 63               |
| \$3C (\$5C) | OCR0   |        |        |                                  |           | タイマ/カウンタ0 比較レジスタ         |        |        |        | 63               |
| \$3B (\$5B) | GICR   | INT1   | INT0   | INT2                             | -         | -                        | -      | IVSEL  | IVCE   | 38,36            |
| \$3A (\$5A) | GIFR   | INTF1  | INTF0  | INTF2                            | -         | -                        | -      | -      | -      | 38               |
| \$39 (\$59) | TIMSK  | OCIE2  | TOIE2  | TICIE1                           | OCIE1A    | OCIE1B                   | TOIE1  | OCIE0  | TOIE0  | 96,83,64         |
| \$38 (\$58) | TIFR   | OCF2   | TOV2   | ICF1                             | OCF1A     | OCF1B                    | TOV1   | OCF0   | TOV0   | 96,83,64         |
| \$37 (\$57) | SPMCR  | SPMIE  | RWWSB  | -                                | RWWSR     | BLBSET                   | PGWRT  | PGERS  | SPMEN  | 173              |
| \$36 (\$56) | TWCR   | TWINT  | TWEA   | TWSTA                            | TWSTO     | TWWC                     | TWEN   | -      | TWIE   | 137              |
| \$35 (\$55) | MCUCR  | SE     | SM2    | SM1                              | SM0       | ISC11                    | ISC10  | ISC01  | ISC00  | 27,37            |
| \$34 (\$54) | MCUCSR | JTD    | ISC2   | -                                | JTRF      | WDRF                     | BORF   | EXTRF  | PORF   | 164,37,31        |
| \$33 (\$53) | TCCR0  | FOC0   | WGM00  | COM01                            | COM00     | WGM01                    | CS02   | CS01   | CS00   | 62               |
| \$32 (\$52) | TCNT0  |        |        |                                  | タイマ/カウンタ0 |                          |        |        |        | 63               |
| \$31 (\$51) | OSCCAL |        |        | 内蔵RC発振器 発振校正値レジスタ                |           |                          |        |        |        | 23               |
|             | OCDR   |        |        | 内蔵デバッグ レジスタ                      |           |                          |        |        |        | 154              |
| \$30 (\$50) | SFIOR  | ADTS2  | ADTS1  | ADTS0                            | -         | ACME                     | PUD    | PSR2   | PSR10  | 150,139,50,96,53 |
| \$2F (\$4F) | TCCR1A | COM1A1 | COM1A0 | COM1B1                           | COM1B0    | FOC1A                    | FOC1B  | WGM11  | WGM10  | 79               |
| \$2E (\$4E) | TCCR1B | ICNC1  | ICES1  | -                                | WGM13     | WGM12                    | CS12   | CS11   | CS10   | 81               |
| \$2D (\$4D) | TCNT1H |        |        | タイマ/カウンタ1 上位バイト                  |           |                          |        |        |        | 81               |
| \$2C (\$4C) | TCNT1L |        |        | タイマ/カウンタ1 下位バイト                  |           |                          |        |        |        | 81               |
| \$2B (\$4B) | OCR1AH |        |        | タイマ/カウンタ1 比較Aレジスタ上位バイト           |           |                          |        |        |        | 82               |
| \$2A (\$4A) | OCR1AL |        |        | タイマ/カウンタ1 比較Aレジスタ下位バイト           |           |                          |        |        |        | 82               |
| \$29 (\$49) | OCR1BH |        |        | タイマ/カウンタ1 比較Bレジスタ上位バイト           |           |                          |        |        |        | 82               |
| \$28 (\$48) | OCR1BL |        |        | タイマ/カウンタ1 比較Bレジスタ下位バイト           |           |                          |        |        |        | 82               |
| \$27 (\$47) | ICR1H  |        |        | タイマ/カウンタ1 捕獲レジスタ上位バイト            |           |                          |        |        |        | 82               |
| \$26 (\$46) | ICR1L  |        |        | タイマ/カウンタ1 捕獲レジスタ下位バイト            |           |                          |        |        |        | 82               |
| \$25 (\$45) | TCCR2  | FOC2   | WGM20  | COM21                            | COM20     | WGM21                    | CS22   | CS21   | CS20   | 94               |
| \$24 (\$44) | TCNT2  |        |        | タイマ/カウンタ2                        |           |                          |        |        |        | 95               |
| \$23 (\$43) | OCR2   |        |        | タイマ/カウンタ2 比較レジスタ                 |           |                          |        |        |        | 95               |
| \$22 (\$42) | ASSR   | -      | -      | -                                | -         | AS2                      | TCN2UB | OCR2UB | TCR2UB | 95               |
| \$21 (\$41) | WDTCR  | -      | -      | -                                | WDTOE     | WDE                      | WDP2   | WDP1   | WDP0   | 31               |
| \$20 (\$40) | UBRRH  | URSEL  | -      | -                                | -         | USARTポートレジスタ上位(UBRR11~8) |        |        |        | 117              |
|             | UCSRC  | URSEL  | UMSEL  | UPM1                             | UPM0      | USBS                     | UCSZ1  | UCSZ0  | UCPOL  | 116              |
| \$1F (\$3F) | EEARH  | -      | -      | -                                | -         | -                        | -      | EEAR9  | EEAR8  | 16               |
| \$1E (\$3E) | EEARL  |        |        | EEPROMアドレスレジスタ下位バイト(EEAR7~0)     |           |                          |        |        |        | 16               |
| \$1D (\$3D) | EEDR   |        |        | EEPROMデータレジスタ                    |           |                          |        |        |        | 16               |
| \$1C (\$3C) | EECR   | -      | -      | -                                | -         | EERIE                    | EEMWE  | EEWE   | EERE   | 16               |
| \$1B (\$3B) | PORTA  | PORTA7 | PORTA6 | PORTA5                           | PORTA4    | PORTA3                   | PORTA2 | PORTA1 | PORTA0 | 50               |
| \$1A (\$3A) | DDRA   | DDA7   | DDA6   | DDA5                             | DDA4      | DDA3                     | DDA2   | DDA1   | DDA0   | 50               |
| \$19 (\$39) | PINA   | PINA7  | PINA6  | PINA5                            | PINA4     | PINA3                    | PINA2  | PINA1  | PINA0  | 50               |
| \$18 (\$38) | PORTB  | PORTB7 | PORTB6 | PORTB5                           | PORTB4    | PORTB3                   | PORTB2 | PORTB1 | PORTB0 | 50               |
| \$17 (\$37) | DDRB   | DDB7   | DDB6   | DDB5                             | DDB4      | DDB3                     | DDB2   | DDB1   | DDB0   | 50               |
| \$16 (\$36) | PINB   | PINB7  | PINB6  | PINB5                            | PINB4     | PINB3                    | PINB2  | PINB1  | PINB0  | 50               |
| \$15 (\$35) | PORTC  | PORTC7 | PORTC6 | PORTC5                           | PORTC4    | PORTC3                   | PORTC2 | PORTC1 | PORTC0 | 50               |
| \$14 (\$34) | DDRC   | DDC7   | DDC6   | DDC5                             | DDC4      | DDC3                     | DDC2   | DDC1   | DDC0   | 51               |
| \$13 (\$33) | PINC   | PINC7  | PINC6  | PINC5                            | PINC4     | PINC3                    | PINC2  | PINC1  | PINC0  | 51               |
| \$12 (\$32) | PORTD  | PORTD7 | PORTD6 | PORTD5                           | PORTD4    | PORTD3                   | PORTD2 | PORTD1 | PORTD0 | 51               |
| \$11 (\$31) | DDRD   | DDD7   | DDD6   | DDD5                             | DDD4      | DDD3                     | DDD2   | DDD1   | DDD0   | 51               |
| \$10 (\$30) | PIND   | PIND7  | PIND6  | PIND5                            | PIND4     | PIND3                    | PIND2  | PIND1  | PIND0  | 51               |
| \$0F (\$2F) | SPDR   |        |        | SPI データレジスタ                      |           |                          |        |        |        | 100              |
| \$0E (\$2E) | SPSR   | SPIF   | WCOL   | -                                | -         | -                        | -      | -      | SPI2X  | 100              |
| \$0D (\$2D) | SPCR   | SPIE   | SPE    | DORD                             | MSTR      | CPOL                     | CPHA   | SPR1   | SPR0   | 99               |
| \$0C (\$2C) | UDR    |        |        | USARTデータレジスタ                     |           |                          |        |        |        | 115              |
| \$0B (\$2B) | UCSRA  | RXC    | TXC    | UDRE                             | FE        | DOR                      | PE     | U2X    | MPCM   | 115              |
| \$0A (\$2A) | UCSRB  | RXCIE  | TXCIE  | UDRIE                            | RXEN      | TXEN                     | UCSZ2  | RXB8   | TXB8   | 116              |
| \$09 (\$29) | UBRRL  |        |        | USARTポートレジスタ下位バイト(UBRR7~0)       |           |                          |        |        |        | 117              |
| \$08 (\$28) | ACSR   | ACD    | ACBG   | ACO                              | ACI       | ACIE                     | ACIC   | ACIS1  | ACISO  | 140              |
| \$07 (\$27) | ADMUX  | REFS1  | REFS0  | ADLAR                            | MUX4      | MUX3                     | MUX2   | MUX1   | MUX0   | 148              |
| \$06 (\$26) | ADCsRA | ADEN   | ADSC   | ADATE                            | ADIF      | ADIE                     | ADPS2  | ADPS1  | ADPS0  | 149              |
| \$05 (\$25) | ADCH   |        |        | A/Dデータレジスタ上位バイト(ADC9~8またはADC9~2) |           |                          |        |        |        | 150              |
| \$04 (\$24) | ADCL   |        |        | A/Dデータレジスタ下位バイト(ADC7~0またはADC1~0) |           |                          |        |        |        | 150              |
| \$03 (\$23) | TWDR   |        |        | 2線直列インターフェースデータレジスタ              |           |                          |        |        |        | 138              |
| \$02 (\$22) | TWAR   | TWA6   | TWA5   | TWA4                             | TWA3      | TWA2                     | TWA1   | TWA0   | TWGCE  | 138              |
| \$01 (\$21) | TWSR   | TWS7   | TWS6   | TWS5                             | TWS4      | TWS3                     | -      | TWPS1  | TWPS0  | 138              |
| \$00 (\$20) | TWBR   |        |        | 2線直列インターフェースピット速度レジスタ            |           |                          |        |        |        | 137              |

注: 将来のデバイスとの互換性のため、予約ビットへ書き込む場合は0を書くべきです。予約アドレスへは決して書くべきではありません。いくつかの状態ビットは1の書き込みでも解除(0)できます。CBIとSBI命令はI/Oレジスタを読んで対応ビットを設定して書き戻すので、そのビットを解除(0)します。これらの命令は\$00～\$1FのI/Oレジスタのみ操作できます。OCDENヒューズが非プログラム(1)の場合、常にOSCCALレジスタがアクセスされます。OCDRの使用法はデバッグの資料を参照してください。UBRRHとUCSRCレジスタのアクセスについてはUSARTを参照してください。

## 31. 命令要約

| ニーモニック           | オペランド | 意味                      | 動作   | フラグ             | クロック  |
|------------------|-------|-------------------------|--|-----------------|-------|
| <b>算術、論理演算命令</b> |       |                         |  |                 |       |
| ADD              | Rd,Rr | 汎用レジスタ間の加算              | Rd $\leftarrow$ Rd + Rr                                    | I,T,H,S,V,N,Z,C | 1     |
| ADC              | Rd,Rr | キャリーを含めた汎用レジスタ間の加算      | Rd $\leftarrow$ Rd + Rr + C                                | I,T,H,S,V,N,Z,C | 1     |
| ADIW             | Rd,K6 | 即値の語(ワード)長加算            | RdH:RdL $\leftarrow$ RdH:RdL + K6                          | I,T,H,S,V,N,Z,C | 2     |
| SUB              | Rd,Rr | 汎用レジスタ間の減算              | Rd $\leftarrow$ Rd - Rr                                    | I,T,H,S,V,N,Z,C | 1     |
| SUBI             | Rd,K  | 汎用レジスタから即値の減算           | Rd $\leftarrow$ Rd - K                                     | I,T,H,S,V,N,Z,C | 1     |
| SBIW             | Rd,K6 | 即値の語(ワード)長減算            | RdH:RdL $\leftarrow$ RdH:RdL - K6                          | I,T,H,S,V,N,Z,C | 2     |
| SBC              | Rd,Rr | キャリーを含めた汎用レジスタ間の減算      | Rd $\leftarrow$ Rd - Rr - C                                | I,T,H,S,V,N,Z,C | 1     |
| SBCI             | Rd,K  | 汎用レジスタからキャリーと即値の減算      | Rd $\leftarrow$ Rd - K - C                                 | I,T,H,S,V,N,Z,C | 1     |
| AND              | Rd,Rr | 汎用レジスタ間の論理積(AND)        | Rd $\leftarrow$ Rd AND Rr                                  | I,T,H,S,0,N,Z,C | 1     |
| ANDI             | Rd,K  | 汎用レジスタと即値の論理積(AND)      | Rd $\leftarrow$ Rd AND K                                   | I,T,H,S,0,N,Z,C | 1     |
| OR               | Rd,Rr | 汎用レジスタ間の論理和(OR)         | Rd $\leftarrow$ Rd OR Rr                                   | I,T,H,S,0,N,Z,C | 1     |
| ORI              | Rd,K  | 汎用レジスタと即値の論理和(OR)       | Rd $\leftarrow$ Rd OR K                                    | I,T,H,S,0,N,Z,C | 1     |
| EOR              | Rd,Rr | 汎用レジスタ間の排他的論理和(Ex-OR)   | Rd $\leftarrow$ Rd EOR Rr                                  | I,T,H,S,0,N,Z,C | 1     |
| COM              | Rd    | 1の補数(論理反転)              | Rd $\leftarrow$ \$FF - Rd                                  | I,T,H,S,0,N,Z,I | 1     |
| NEG              | Rd    | 2の補数                    | Rd $\leftarrow$ \$00 - Rd                                  | I,T,H,S,V,N,Z,C | 1     |
| SBR              | Rd,K  | 汎用レジスタの(複数)ビット設定(1)     | Rd $\leftarrow$ Rd OR K                                    | I,T,H,S,0,N,Z,C | 1     |
| CBR              | Rd,K  | 汎用レジスタの(複数)ビット解除(0)     | Rd $\leftarrow$ Rd AND (\$FF - K)                          | I,T,H,S,0,N,Z,C | 1     |
| INC              | Rd    | 汎用レジスタの増加(+1)           | Rd $\leftarrow$ Rd + 1                                     | I,T,H,S,V,N,Z,C | 1     |
| DEC              | Rd    | 汎用レジスタの減少(-1)           | Rd $\leftarrow$ Rd - 1                                     | I,T,H,S,V,N,Z,C | 1     |
| TST              | Rd    | 汎用レジスタのゼロ?マイナス検査        | Rd $\leftarrow$ Rd AND Rd                                  | I,T,H,S,0,N,Z,C | 1     |
| CLR              | Rd    | 汎用レジスタの全0設定(=0\$00)     | Rd $\leftarrow$ Rd EOR Rd                                  | I,T,H,0,0,0,1,C | 1     |
| SER              | Rd    | 汎用レジスタの全1設定(=~FF)       | Rd $\leftarrow$ \$FF                                       | I,T,H,S,V,N,Z,C | 1     |
| MUL              | Rd,Rr | 符号なし間の乗算                | R1:R0 $\leftarrow$ Rd $\times$ Rr<br>(U $\times$ U)        | I,T,H,S,V,N,Z,C | 2     |
| MULS             | Rd,Rr | 符号付き間の乗算                | R1:R0 $\leftarrow$ Rd $\times$ Rr<br>(S $\times$ S)        | I,T,H,S,V,N,Z,C | 2     |
| MULSU            | Rd,Rr | 符号付きと符号なしの乗算            | R1:R0 $\leftarrow$ Rd $\times$ Rr<br>(S $\times$ U)        | I,T,H,S,V,N,Z,C | 2     |
| FMUL             | Rd,Rr | 符号なし間の固定小数点乗算           | R1:R0 $\leftarrow$ (Rd $\times$ Rr) << 1<br>(U $\times$ U) | I,T,H,S,V,N,Z,C | 2     |
| FMULS            | Rd,Rr | 符号付き間の固定小数点乗算           | R1:R0 $\leftarrow$ (Rd $\times$ Rr) << 1<br>(S $\times$ S) | I,T,H,S,V,N,Z,C | 2     |
| FMULSU           | Rd,Rr | 符号付きと符号なしの固定小数点乗算       | R1:R0 $\leftarrow$ (Rd $\times$ Rr) << 1<br>(S $\times$ U) | I,T,H,S,V,N,Z,C | 2     |
| <b>分岐命令</b>      |       |                         |  |                 |       |
| RJMP             | k     | 相対無条件分岐                 | PC $\leftarrow$ PC + k + 1                                 | I,T,H,S,V,N,Z,C | 2     |
| IJMP             |       | Zレジスタ間接無条件分岐            | PC $\leftarrow$ Z  | I,T,H,S,V,N,Z,C | 2     |
| JMP              | k     | 絶対無条件分岐                 | PC $\leftarrow$ k  | I,T,H,S,V,N,Z,C | 3     |
| RCALL            | k     | 相対サブルーチン呼び出し            | STACK $\leftarrow$ PC, PC $\leftarrow$ PC + k + 1          | I,T,H,S,V,N,Z,C | 3     |
| ICALL            |       | Zレジスタ間接サブルーチン呼び出し       | STACK $\leftarrow$ PC, PC $\leftarrow$ Z                   | I,T,H,S,V,N,Z,C | 3     |
| CALL             | k     | 絶対サブルーチン呼び出し            | STACK $\leftarrow$ PC, PC $\leftarrow$ k                   | I,T,H,S,V,N,Z,C | 4     |
| RET              |       | サブルーチンからの復帰             | PC $\leftarrow$ STACK                                      | I,T,H,S,V,N,Z,C | 4     |
| RETI             |       | 割り込みからの復帰               | PC $\leftarrow$ STACK                                      | I,T,H,S,V,N,Z,C | 4     |
| CPSE             | Rd,Rr | 汎用レジスタ間比較、一致でスキップ°      | Rd=Rrなら、PC $\leftarrow$ PC + 2or3                          | I,T,H,S,V,N,Z,C | 1/2,3 |
| CP               | Rd,Rr | 汎用レジスタ間の比較              | Rd - Rr  | I,T,H,S,V,N,Z,C | 1     |
| CPC              | Rd,Rr | キャリーを含めた汎用レジスタ間の比較      | Rd - Rr - C  | I,T,H,S,V,N,Z,C | 1     |
| CPI              | Rd,K  | 汎用レジスタと即値の比較            | Rd - K   | I,T,H,S,V,N,Z,C | 1     |
| SBRC             | Rr,b  | 汎用レジスタのビットが解除(0)でスキップ°  | Rr(b)=0なら、PC $\leftarrow$ PC + 2or3                        | I,T,H,S,V,N,Z,C | 1/2,3 |
| SBRS             | Rr,b  | 汎用レジスタのビットが設定(1)でスキップ°  | Rr(b)=1なら、PC $\leftarrow$ PC + 2or3                        | I,T,H,S,V,N,Z,C | 1/2,3 |
| SBIC             | P,b   | I/Oレジスタのビットが解除(0)でスキップ° | P(b)=0なら、PC $\leftarrow$ PC + 2or3                         | I,T,H,S,V,N,Z,C | 1/2,3 |
| SBIS             | P,b   | I/Oレジスタのビットが設定(1)でスキップ° | P(b)=1なら、PC $\leftarrow$ PC + 2or3                         | I,T,H,S,V,N,Z,C | 1/2,3 |
| BRBS             | s,k   | ステータス フラグが設定(1)で分岐      | SREG(s)=1なら、PC $\leftarrow$ PC + K + 1                     | I,T,H,S,V,N,Z,C | 1/2   |
| BRBC             | s,k   | ステータス フラグが解除(0)で分岐      | SREG(s)=0なら、PC $\leftarrow$ PC + K + 1                     | I,T,H,S,V,N,Z,C | 1/2   |
| BREQ             | k     | 一致で分岐                   | Z=1なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRNE             | k     | 不一致で分岐                  | Z=0なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRCS             | k     | キャリー フラグが設定(1)で分岐       | C=1なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRCC             | k     | キャリー フラグが解除(0)で分岐       | C=0なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRSH             | k     | 符号なしの三で分岐               | C=0なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRLO             | k     | 符号なしのくで分岐               | C=1なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRMI             | k     | - (マイナス)で分岐             | N=1なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRPL             | k     | + (プラス)で分岐              | N=0なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRGE             | k     | 符号付きの三で分岐               | (N EOR V)=0なら、PC $\leftarrow$ PC + K + 1                   | I,T,H,S,V,N,Z,C | 1/2   |
| BRLT             | k     | 符号付きのくで分岐               | (N EOR V)=1なら、PC $\leftarrow$ PC + K + 1                   | I,T,H,S,V,N,Z,C | 1/2   |
| BRHS             | k     | ハーフキャリー フラグが設定(1)で分岐    | H=1なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRHC             | k     | ハーフキャリー フラグが解除(0)で分岐    | H=0なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRTS             | k     | 一時フラグが設定(1)で分岐          | T=1なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRTC             | k     | 一時フラグが解除(0)で分岐          | T=0なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRVS             | k     | 2の補数溢れ フラグが設定(1)で分岐     | V=1なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRVC             | k     | 2の補数溢れ フラグが解除(0)で分岐     | V=0なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRIE             | k     | 割り込み許可で分岐               | I=1なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |
| BRID             | k     | 割り込み禁止で分岐               | I=0なら、PC $\leftarrow$ PC + K + 1                           | I,T,H,S,V,N,Z,C | 1/2   |

K6, K : 6, 8ビット定数 P : I/Oレジスタ

Rd, Rr : 汎用レジスタ(R0~R31) X, Y, Z : X, Y, Zレジスタ

b : ビット(0~7)

k : アドレス定数(7,12,16ビット)

q : 符号なし6ビット定数(変位)

s : ステータス フラグ(C,Z,N,V,X,H,T,I)

| ニーモニック         | オペレンド  | 意味                   | 動作   | フラグ             | クロック |
|----------------|--------|----------------------|--|-----------------|------|
| <b>データ移動命令</b> |        |                      |  |                 |      |
| MOV            | Rd,Rr  | 汎用レジスタ間の複写           | Rd $\leftarrow$ Rr   | I,T,H,S,V,N,Z,C | 1    |
| MOVW           | Rd,Rr  | 汎用レジスタ対間の複写          | Rd+1:Rd $\leftarrow$ Rr+1:Rr   | I,T,H,S,V,N,Z,C | 1    |
| LDI            | Rd,K   | 即値の取得                | Rd $\leftarrow$ K  | I,T,H,S,V,N,Z,C | 1    |
| LD             | Rd,X   | Xレジスタ間接での取得          | Rd $\leftarrow$ (X)  | I,T,H,S,V,N,Z,C | 2    |
| LD             | Rd,X+  | 事後増加付きXレジスタ間接での取得    | Rd $\leftarrow$ (X), X $\leftarrow$ X + 1                              | I,T,H,S,V,N,Z,C | 2    |
| LD             | Rd,-X  | 事前減少付きXレジスタ間接での取得    | X $\leftarrow$ X - 1, Rd $\leftarrow$ (X)                              | I,T,H,S,V,N,Z,C | 2    |
| LD             | Rd,Y   | Yレジスタ間接での取得          | Rd $\leftarrow$ (Y)  | I,T,H,S,V,N,Z,C | 2    |
| LD             | Rd,Y+  | 事後増加付きYレジスタ間接での取得    | Rd $\leftarrow$ (Y), Y $\leftarrow$ Y + 1                              | I,T,H,S,V,N,Z,C | 2    |
| LD             | Rd,-Y  | 事前減少付きYレジスタ間接での取得    | Y $\leftarrow$ Y - 1, Rd $\leftarrow$ (Y)                              | I,T,H,S,V,N,Z,C | 2    |
| LDD            | Rd,Y+q | 変位付きYレジスタ間接での取得      | Rd $\leftarrow$ (Y + q)  | I,T,H,S,V,N,Z,C | 2    |
| LD             | Rd,Z   | Zレジスタ間接での取得          | Rd $\leftarrow$ (Z)  | I,T,H,S,V,N,Z,C | 2    |
| LD             | Rd,Z+  | 事後増加付きZレジスタ間接での取得    | Rd $\leftarrow$ (Z), Z $\leftarrow$ Z + 1                              | I,T,H,S,V,N,Z,C | 2    |
| LD             | Rd,-Z  | 事前減少付きZレジスタ間接での取得    | Z $\leftarrow$ Z - 1, Rd $\leftarrow$ (Z)                              | I,T,H,S,V,N,Z,C | 2    |
| LDD            | Rd,Z+q | 変位付きZレジスタ間接での取得      | Rd $\leftarrow$ (Z + q)  | I,T,H,S,V,N,Z,C | 2    |
| LDS            | Rd,k   | データ空間(SRAM)から直接取得    | Rd $\leftarrow$ (k)  | I,T,H,S,V,N,Z,C | 2    |
| ST             | X,Rr   | Xレジスタ間接での設定          | (X) $\leftarrow$ Rr  | I,T,H,S,V,N,Z,C | 2    |
| ST             | X+,Rr  | 事後増加付きXレジスタ間接での設定    | (X) $\leftarrow$ Rr, X $\leftarrow$ X + 1                              | I,T,H,S,V,N,Z,C | 2    |
| ST             | -X,Rr  | 事前減少付きXレジスタ間接での設定    | X $\leftarrow$ X - 1, (X) $\leftarrow$ Rr                              | I,T,H,S,V,N,Z,C | 2    |
| ST             | Y,Rr   | Yレジスタ間接での設定          | (Y) $\leftarrow$ Rr  | I,T,H,S,V,N,Z,C | 2    |
| ST             | Y+,Rr  | 事後増加付きYレジスタ間接での設定    | (Y) $\leftarrow$ Rr, Y $\leftarrow$ Y + 1                              | I,T,H,S,V,N,Z,C | 2    |
| ST             | -Y,Rr  | 事前減少付きYレジスタ間接での設定    | Y $\leftarrow$ Y - 1, (Y) $\leftarrow$ Rr                              | I,T,H,S,V,N,Z,C | 2    |
| STD            | Y+q,Rr | 変位付きYレジスタ間接での設定      | (Y + q) $\leftarrow$ Rr  | I,T,H,S,V,N,Z,C | 2    |
| ST             | Z,Rr   | Zレジスタ間接での設定          | (Z) $\leftarrow$ Rr  | I,T,H,S,V,N,Z,C | 2    |
| ST             | Z+,Rr  | 事後増加付きZレジスタ間接での設定    | (Z) $\leftarrow$ Rr, Z $\leftarrow$ Z + 1                              | I,T,H,S,V,N,Z,C | 2    |
| ST             | -Z,Rr  | 事前減少付きZレジスタ間接での設定    | Z $\leftarrow$ Z - 1, (Z) $\leftarrow$ Rr                              | I,T,H,S,V,N,Z,C | 2    |
| STD            | Z+q,Rr | 変位付きZレジスタ間接での設定      | (Z + q) $\leftarrow$ Rr  | I,T,H,S,V,N,Z,C | 2    |
| STS            | k,Rr   | データ空間(SRAM)へ直接設定     | (k) $\leftarrow$ Rr  | I,T,H,S,V,N,Z,C | 2    |
| LPM            |        | プログラム領域からZレジスタ間接での取得 | R0 $\leftarrow$ (Z)  | I,T,H,S,V,N,Z,C | 3    |
| LPM            | Rd,Z   | 同上(任意のレジスタへ)         | Rd $\leftarrow$ (Z)  | I,T,H,S,V,N,Z,C | 3    |
| LPM            | Rd,Z+  | 同上(事後増加付き)           | Rd $\leftarrow$ (Z), Z $\leftarrow$ Z + 1                              | I,T,H,S,V,N,Z,C | 3    |
| SPM            |        | プログラム領域へZレジスタ間接での設定  | (Z) $\leftarrow$ R1:R0   | I,T,H,S,V,N,Z,C | -    |
| IN             | Rd,P   | I/Oレジスタからの入力         | Rd $\leftarrow$ P  | I,T,H,S,V,N,Z,C | 1    |
| OUT            | P,Rr   | I/Oレジスタへの出力          | P $\leftarrow$ Rr  | I,T,H,S,V,N,Z,C | 1    |
| PUSH           | Rr     | 汎用レジスタをスタックへ保存       | STACK $\leftarrow$ Rr  | I,T,H,S,V,N,Z,C | 2    |
| POP            | Rd     | スタックから汎用レジスタへ復帰      | Rd $\leftarrow$ STACK  | I,T,H,S,V,N,Z,C | 2    |
| <b>ピット関係命令</b> |        |                      |  |                 |      |
| SBI            | P,b    | I/Oレジスタのピット設定(1)     | I/O(P,b) $\leftarrow$ 1  | I,T,H,S,V,N,Z,C | 2    |
| CBI            | P,b    | I/Oレジスタのピット解除(0)     | I/O(P,b) $\leftarrow$ 0  | I,T,H,S,V,N,Z,C | 2    |
| LSL            | Rd     | 論理的左ピット移動            | Rd(n+1) $\leftarrow$ Rd(n), Rd(0) $\leftarrow$ 0                       | I,T,H,S,V,N,Z,C | 1    |
| LSR            | Rd     | 論理的右ピット移動            | Rd(n) $\leftarrow$ Rd(n+1), Rd(7) $\leftarrow$ 0                       | I,T,H,S,V,0,Z,C | 1    |
| ROL            | Rd     | キャリーを含めた左回転          | Rd(0) $\leftarrow$ C, Rd(n+1) $\leftarrow$ Rd(n), C $\leftarrow$ Rd(7) | I,T,H,S,V,N,Z,C | 1    |
| ROR            | Rd     | キャリーを含めた右回転          | Rd(7) $\leftarrow$ C, Rd(n) $\leftarrow$ Rd(n+1), C $\leftarrow$ Rd(0) | I,T,H,S,V,N,Z,C | 1    |
| ASR            | Rd     | 算術的右ピット移動            | Rd(n) $\leftarrow$ Rd(n+1), n=0~6                                      | I,T,H,S,V,N,Z,C | 1    |
| SWAP           | Rd     | 二ブル(4ビット)上位/下位交換     | Rd(7~4) $\leftrightarrow$ Rd(3~0)                                      | I,T,H,S,V,N,Z,C | 1    |
| BSET           | s      | ステータスレジスタのピット設定(1)   | SREG(s) $\leftarrow$ 1   | I,T,H,I,V,I,I,I | 1    |
| BCLR           | s      | ステータスレジスタのピット解除(0)   | SREG(s) $\leftarrow$ 0   | 0,0,0,0,0,0,0   | 1    |
| BST            | Rr,b   | 汎用レジスタのピットを一時フラグへ移動  | T $\leftarrow$ Rr(b)   | I,T,H,S,V,N,Z,C | 1    |
| BLD            | Rd,b   | 一時フラグを汎用レジスタのピットへ移動  | Rd(b) $\leftarrow$ T   | I,T,H,S,V,N,Z,C | 1    |
| SEC            |        | キャリー フラグを設定(1)       | C $\leftarrow$ 1   | I,T,H,S,V,N,Z,I | 1    |
| CLC            |        | キャリー フラグを解除(0)       | C $\leftarrow$ 0   | I,T,H,S,V,N,Z,0 | 1    |
| SEN            |        | 負フラグを設定(1)           | N $\leftarrow$ 1   | I,T,H,S,V,1,Z,C | 1    |
| CLN            |        | 負フラグを解除(0)           | N $\leftarrow$ 0   | I,T,H,S,V,0,Z,C | 1    |
| SEZ            |        | ゼロ フラグを設定(1)         | Z $\leftarrow$ 1   | I,T,H,S,V,N,I,C | 1    |
| CLZ            |        | ゼロ フラグを解除(0)         | Z $\leftarrow$ 0   | I,T,H,S,V,0,C   | 1    |
| SEI            |        | 全割り込み許可              | I $\leftarrow$ 1   | I,T,H,S,V,N,Z,C | 1    |
| CLI            |        | 全割り込み禁止              | I $\leftarrow$ 0   | 0,T,H,S,V,N,Z,C | 1    |
| SES            |        | 符号フラグを設定(1)          | S $\leftarrow$ 1   | I,T,H,I,V,N,Z,C | 1    |
| CLS            |        | 符号フラグを解除(0)          | S $\leftarrow$ 0   | I,T,H,0,V,N,Z,C | 1    |
| SEV            |        | 2つの補数溢れフラグを設定(1)     | V $\leftarrow$ 1   | I,T,H,S,V,N,Z,C | 1    |
| CLV            |        | 2つの補数溢れフラグを解除(0)     | V $\leftarrow$ 0   | I,T,H,S,V,N,Z,C | 1    |
| SET            |        | 一時フラグを設定(1)          | T $\leftarrow$ 1   | I,1,H,S,V,N,Z,C | 1    |
| CLT            |        | 一時フラグを解除(0)          | T $\leftarrow$ 0   | I,0,H,S,V,N,Z,C | 1    |
| SEH            |        | ハーフキャリー フラグを設定(1)    | H $\leftarrow$ 1   | I,T,H,S,V,N,Z,C | 1    |
| CLH            |        | ハーフキャリー フラグを解除(0)    | H $\leftarrow$ 0   | I,T,0,S,V,N,Z,C | 1    |
| <b>MCU制御命令</b> |        |                      |  |                 |      |
| NOP            |        | 無操作                  |  | I,T,H,S,V,N,Z,C | 1    |
| SLEEP          |        | 休止形態開始               | 休止形態参照   | I,T,H,S,V,N,Z,C | 1    |
| WDR            |        | ウォッチドッグ タイマ リセット     | ウォッチドッグ タイマ参照  | I,T,H,S,V,N,Z,C | 1    |
| BREAK          |        | 一時停止                 | 内蔵デバッガ機能専用   | I,T,H,S,V,N,Z,C | N/A  |

## 32. 注文情報

| 速度 (MHz) | 電源電圧     | 注文符号<br>(注2)          | 外囲器  | 動作範囲                  |  |
|----------|----------|-----------------------|------|-----------------------|--|
| 16       | 2.7~5.5V | ATmega32A-AU          | 44A  | 工業用<br>(-40°C~85°C)   |  |
|          |          | ATmega32A-AUR<br>(注3) |      |                       |  |
|          |          | ATmega32A-PU          | 40P6 |                       |  |
|          |          | ATmega32A-MU          | 44M1 |                       |  |
|          |          | ATmega32A-MUR<br>(注3) |      |                       |  |
|          |          | ATmega32A-AN          | 44A  | 拡張温度<br>(-40°C~105°C) |  |
|          |          | ATmega32A-ANR<br>(注3) |      |                       |  |
|          |          | ATmega32A-MN          | 44M1 |                       |  |
|          |          | ATmega32A-MNR<br>(注3) |      |                       |  |

**注:** このデバイスはウェハー(チップ単体)形状でも供給できます。最低数量と詳細な注文情報については最寄のMicrochip営業所へお問い合わせください。

**注2:** 有害物質使用制限に関する欧州指令(RoHS指令)適合の鉛フリー製品。またハロゲン化合物フリーで完全に安全です。


**注3:** テープ&リール。

### 外囲器形式


|      |  |
|------|--|
| 44A  | 44リード 1.0mm厚 プラスティック 4方向平板外囲器 (TQFP)                 |
| 40P6 | 40ピン 600mil幅 プラスティック 2列直線外囲器 (PDIP)                  |
| 44M1 | 44パット 7×7×1mm 0.5mmピッチ 4方向平板リードなし/小リード枠外囲器 (QFN/MLF) |

### 33. 外囲器情報


#### 33.1. 40P6



#### 33.2. 44A



#### 33.3. 44M1



## 34. 障害情報

障害内容は[www.microchip.com/DS80001044](http://www.microchip.com/DS80001044)で見つかるATmega32Aシリコン障害とデータシート説明の独立した文書に移されました。(訳注:本書では便宜のためこの文書の障害情報も含みます。)

### 34.1. シリコン問題要約

- 障害は適用されません。
- ✗ 障害が適用されます。

| 周辺機能         | 簡単な説明   | 改訂 | シリコン改訂の有効性 |   |   |  |
|--------------|---|----|------------|---|---|--|
|              |   |    | G(注)       | I | K |  |
| アナログ比較器      | 34.2.1. 遅らされるかもしれない初回アナログ比較器変換                                  | ✗  | ✗          | ✗ |   |  |
| タイマ/カウンタ     | 34.3.1. 非同期タイマ(T/C2)でタイマレジスタ書き込み時に失われるかもしれない割り込み                | ✗  | ✗          | ✗ |   |  |
| JTAGインターフェース | 34.4.1. TDI入力からのデータを遮蔽するIDCODE                                  | ✗  | ✗          | ✗ |   |  |
| メモリ          | 34.5.1. 予期せぬ割り込み要求を起動する、EEREピット設定(1)のためのSTまたはSTS使用によるEEPROM読み込み | ✗  | ✗          | ✗ |   |  |

注: この版がシリコンの初公開です。

## 34.2. アナログ比較器

### 34.2.1. 遅らされるかもしれない初回アナログ比較器変換

低速上昇VCCがデバイスを給電する場合、最初のアナログ比較器変換はいくつかのデバイスで予想よりも長くかかるでしょう。

#### 対策/対処

デバイスが給電またはリセットされた時は最初の変換前にアナログ比較器を禁止し、そして許可してください。

#### 影響を及ぼされるシリコン改訂

|    |   |   |   |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|----|---|---|---|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|
| 改訂 | G | I | K |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| 影響 | × | × | × |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |

## 34.3. 割り込み

### 34.3.1. 非同期タイマ(T/C2)でタイマレジスタ書き込み時に失われるかもしれない割り込み

タイマ/カウンタ2レジスタ(TCNT2)が\$00の時に、タイマ/カウンタ2制御レジスタ(TCCR2)、タイマ/カウンタ2レジスタ(TCNT2)、またはタイマ/カウンタ2比較レジスタ(OCR2)の1つを書く場合に割り込みが失われるでしょう。

#### 対策/対処

タイマ/カウンタ2制御レジスタ(TCCR2)、タイマ/カウンタ2レジスタ(TCNT2)、またはタイマ/カウンタ2比較レジスタ(OCR2)を書く前に、常に非同期タイマ/カウンタ2レジスタ(TCNT2)が\$FFまたは\$00のどちらの値でもないことを調べてください。

#### 影響を及ぼされるシリコン改訂

|    |   |   |   |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|----|---|---|---|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|
| 改訂 | G | I | K |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| 影響 | × | × | × |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |

## 34.4. JTAGインターフェース

### 34.4.1. TDI入力からのデータを遮蔽するIDCODE

JTAG命令のIDCODEは正しく動作しません。DR更新の間中、後続するデバイスへのデータは全て1に置換されます。

#### 対策/対処

- ATmega32Aが走査チェーン内で唯一のデバイスなら、この問題は見られません。
- ATmega32AのデバイスIDレジスタとおそらくは走査チェーンの後続するデバイスからのデータ内容を読むために、IDCODE命令を発行するか、またはTAP制御器の検査回路リセット状態へ移行することのどちらかにより、ATmega32AのデバイスIDレジスタを選択してください。境界走査チェーンの先行デバイスのデバイスIDレジスタを読む間中、ATmega32AへBYPASS命令を発行してください。
- 境界走査チェーン内の全デバイスのデバイスIDが同時に捕獲されなければならない場合、ATmega32Aはチェーンの先頭デバイスでなければなりません。

#### 影響を及ぼされるシリコン改訂

|    |   |   |   |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|----|---|---|---|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|
| 改訂 | G | I | K |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| 影響 | × | × | × |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |

## 34.5. メモリ

### 34.5.1. 予期せぬ割り込み要求を起動する、EEREビット設定(1)のためのSTまたはSTS使用によるEEPROM読み込み

EEPROM制御レジスタ(ECCR)のEEPROM読み込み許可(EERE)ビットを設定(1)するのにSTまたはSTS命令を使うEEPROM読み込みは予期せぬEEPROM割り込み要求を起動します。

#### 対策/対処

ECCR内のEEREを設定(1)するのに常にOUTまたはSBIを使ってください。

#### 影響を及ぼされるシリコン改訂

|    |   |   |   |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
|----|---|---|---|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|--|
| 改訂 | G | I | K |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| 影響 | × | × | × |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |

## 35. データシート改訂履歴

この章内の参照頁番号はこの文書が参照されていることに注意してください。この章内の改訂番号は文書の改訂番号を参照してください。

### 35.1. 改訂8155A – 2008年6月

1. 初版(ATmega32/Lデータシート改訂版2503N-06/08に基く)  
ATmega32/Lデータシート改訂版2503N-06/08に対比して行われた変更
  - 11頁の「**スタック ポイント**」の内容更新
  - 全ての電気的特性を193頁の「**電気的特性**」へ移動
  - レジスタ記述を各節後ろの副項目へ移動
  - 193頁の「**DC特性**」でのリセット プルアップ抵抗(RRST)の検査限界
  - 199頁の「**代表特性**」の新規図表
  - 221頁の新規「**注文情報**」

### 35.2. 改訂8155B – 2009年7月

1. 223頁の「**障害情報**」を更新
2. Atmelの新住所で最終頁を更新

### 35.3. 改訂8155C – 2011年2月

1. 169頁の「**SPM命令によるページ消去の実行**」に注を挿入
2. 196頁の「**表28-4. 2線直列インターフェース必要条件**」の注の6.と7.を削除
3. 「**代表特性**」全てを更新
4. テープ&リールと105°Cデバイスを含めるように221頁の「**注文情報**」を更新
5. 新しいAtmelの品質様式指針(新ロゴ、最終頁など)に従ってデータシートを更新

### 35.4. 改訂8155D – 2013年10月

1. 222頁の「**44A**」TQFP外囲器図で(原書でのシンボルB,C,Lに対する)公称値を追加

### 35.5. 改訂8155E – 2014年2月

1. “容量性接触感知”能力で「**特徴**」を更新
2. 223頁で”ATmega32A改訂JとK”の「**障害情報**」を追加

### 35.6. 改訂A – 2018年11月

| 部分     | 変更   |
|--------|--|
| データシート | <ul style="list-style-type: none"> <li>・データシートをMicrochip形式に更新</li> <li>・新Microchip文書番号。以前版はAtmel文書8155改訂E</li> </ul> |

## Microchipウェブ サイト

Microchipは[www.microchip.com](http://www.microchip.com)で当社のウェブ サイト経由でのオンライン支援を提供します。このウェブ サイトはお客様がファイルや情報を容易に利用可能にする手段として使われます。お気に入りのインターネット ブラウザを用いてアクセスすることができ、ウェブ サイトは以下の情報を含みます。

- ・**製品支援** – データシートと障害情報、応用記述と試供プログラム、設計資源、使用者の手引きとハードウェア支援資料、最新ソフトウェア配布と保管されたソフトウェア
- ・**全般的な技術支援** – 良くある質問(FAQ)、技術支援要求、オンライン検討グループ、Microchip相談役プログラム員一覧
- ・**Microchipの事業** – 製品選択器と注文の手引き、最新Microchip報道発表、セミナーとイベントの一覧、Microchip営業所の一覧、代理店と代表する工場

## お客様への変更通知サービス

Microchipのお客様通知サービスはMicrochip製品を最新に保つのに役立ちます。加入者は指定した製品系統や興味のある開発ツールに関連する変更、更新、改訂、障害情報がある場合に必ず電子メール通知を受け取ります。

登録するには[www.microchip.com](http://www.microchip.com)でMicrochipのウェブ サイトをアクセスしてください。”Support”下で”Customer Change Notification”をクリックして登録指示に従ってください。

## お客様支援

Microchip製品の使用者は以下のいくつかのチャネルを通して支援を受け取ることができます。

- ・代理店または販売会社
- ・最寄りの営業所
- ・現場応用技術者(FAE:Field Application Engineer)
- ・技術支援

お客様は支援に関してこれらの代理店、販売会社、または現場応用技術者(FAE)に連絡を取るべきです。最寄りの営業所もお客様の手助けに利用できます。営業所と位置の一覧はこの資料の後ろに含まれます。

技術支援は<http://microchip.com/support>でのウェブ サイトを通して利用できます。

Microchipデバイスでの以下のコード保護機能の以下の詳細に注意してください。

- Microchip製品はそれら特定のMicrochipデータシートに含まれる仕様に合致します。
- Microchipは意図した方法と通常条件下で使われる時に、その製品系統が今日の市場でその種類の最も安全な系統の1つであると考えます。
- コード保護機能を破るのに使われる不正でおそらく違法な方法があります。当社の知る限りこれらの方全てはMicrochipのデータシートに含まれた動作仕様外の方法でMicrochip製品を使うことが必要です。おそらく、それを行う人は知的財産の窃盗に関与しています。
- Microchipはそれらのコードの完全性について心配されているお客様と共に働きたいと思います。
- Microchipや他のどの半導体製造業者もそれらのコードの安全を保証することはできません。コード保護は当社が製品を”破ることができない”として保証すると言うことを意味しません。

コード保護は常に進化しています。Microchipは当社製品のコード保護機能を継続的に改善することを約束します。Microchipのコード保護機能を破る試みはデジタル ミュニケーション著作権法に違反するかもしれません。そのような行為があなたのソフトウェアや他の著作物に不正なアクセスを許す場合、その法律下の救済のために訴権を持つかもしれません。

デバイス応用などに関してこの刊行物に含まれる情報は皆さまの便宜のためにだけ提供され、更新によって取り換えるかもしれません。皆さまの応用が皆さまの仕様に合致するのを保証するのは皆さまの責任です。Microchipはその条件、品質、性能、商品性、目的適合性を含め、明示的にも默示的にもその情報に関連して書面または表記された書面または默示の如何なる表明や保証もしません。Microchipはこの情報とその使用から生じる全責任を否認します。生命維持や安全応用でのMicrochipデバイスの使用は完全に購入者の危険性で、購入者はそのような使用に起因する全ての損害、請求、訴訟、費用からMicrochipを擁護し、補償し、免責にすることに同意します。他に言及されない限り、Microchipのどの知的財産権下でも暗黙的または違う方法で許認可は譲渡されません。

## 商標

Microchipの名前とロゴ、Microchipロゴ、AnyRate、AVR、AVRロゴ、AVR Freaks、BitCloud、chipKIT、chipKITロゴ、CryptoMemory、CryptoRF、dsPIC、FlashFlex、flexPWR、Heldo、JukeBlox、KeeLoq、KeeLoqロゴ、Klear、LANCheck、LINK MD、maXStylus、maXTouch、MediaLB、megaAVR、MOST、MOSTロゴ、MPLAB、OptoLyzer、PIC、picoPower、PICSTAR T、PIC32ロゴ、Prochip Designer、QTouch、SAM-BA、SpyNIC、SST、SS-Tロゴ、SuperFlash、tinyAVR、UNI/O、XMEGAは米国と他の国に於けるMicrochip Technology Incorporatedの登録商標です。

ClockWorks、The Embedded Control Solutions Company、EtherSync h、Hyper Speed Control、HyperLight Load、IntelliMOS、mTouch、Precision Edge、Quiet-Wireは米国に於けるMicrochip Technology Incorporatedの登録商標です。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、BodyCom、CodeGuard、CryptoAuthentication、CryptoCompan ion、CryptoController、dsPICDEM、dsPICDEM.net、Dynamic Average Matchin g、DAM、ECAN、EtherG REEN、In-Circuit Serial Programming、ICSP、INICne t、Inter-Chip Connectivity、JitterBlocker、KleerNet、KleerNetロゴ、memBrain、Mindi、MiWi、motorBench、MPASM、MPF、MPLAB Certifiedロゴ、MPLAB、MPLINK、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocker、SAM-ICE、Serial Quad I/O、SMART-I.S.、SQI、SuperSwitcher、SuperSwitcher II、Total Endurance、TSHARC、USBCheck、VariSense、View Sense、Wi perLock、Wireless DNA、ZENAは米国と他の国に於けるMicrochip Technology Incorporatedの商標です。

SQTPは米国に於けるMicrochip Technology Incorporatedの役務標章です。

Silicon Storage Technologyは他の国に於けるMicrochip Technology Inc.の登録商標です。

GestICは他の国に於けるMicrochip Technology Inc.の子会社であるMicrochip Technology Germany II GmbH & Co. KGの登録商標です。

ここで言及した以外の全ての商標はそれら各々の会社の所有物です。

© 2018年、Microchip Technology Incorporated、米国印刷、不許複製

Microchipはその世界的な本社、アリゾナ州のチャンドラーとテンペ、オレゴン州グラシャムの設計とウェーハー製造設備とカリフォルニアとインドの設計センターに対してISO/TS-16949:2009認証を取得しました。当社の品質システムの処理と手続きはPIC® MCUとdsPIC® DSC、KEELOQ符号飛び回りデバイス、直列EEPROM、マイクロ周辺機能、不揮発性メモリ、アナログ製品用です。加えて、開発システムの設計と製造のためのMicrochipの品質システムはISO 9001:2000認証取得です。

## DNVによって認証された品質管理システム = ISO/TS 16949 =

日本語© HERO 2022.

本データシートはMicrochipのATmega32A英語版データシート(DS40002072A-2018年11月)の翻訳日本語版です。日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データレジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されています。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には( )内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。

原書に対して若干構成が異なるため、一部の節/項番号が異なります。

## 世界的な販売とサービス

| 米国  | 亜細亜/太平洋  | 亜細亜/太平洋   | 欧州   |
|---|--|---|--|
| <b>本社</b><br>2355 West Chandler Blvd.<br>Chandler, AZ 85224-6199<br>Tel: 480-792-7200<br>Fax: 480-792-7277<br>技術支援:<br><a href="http://www.microchip.com/">http://www.microchip.com/</a><br>support<br>ウェブアドレス:<br><a href="http://www.microchip.com">www.microchip.com</a>   | <b>オーストラリア - シドニー</b><br>Tel: 61-2-9868-6733<br><b>中国 - 北京</b><br>Tel: 86-10-8569-7000<br><b>中国 - 成都</b><br>Tel: 86-28-8665-5511<br><b>中国 - 重慶</b><br>Tel: 86-23-8980-9588<br><b>中国 - 東莞</b><br>Tel: 86-769-8702-9880<br><b>中国 - 広州</b><br>Tel: 86-20-8755-8029<br><b>中国 - 杭州</b><br>Tel: 86-571-8792-8115<br><b>中国 - 香港特別行政区</b><br>Tel: 852-2943-5100<br><b>中国 - 南京</b><br>Tel: 86-25-8473-2460<br><b>中国 - 青島</b><br>Tel: 86-532-8502-7355<br><b>中国 - 上海</b><br>Tel: 86-21-3326-8000<br><b>中国 - 瀋陽</b><br>Tel: 86-24-2334-2829<br><b>中国 - 深圳</b><br>Tel: 86-755-8864-2200<br><b>中国 - 蘇州</b><br>Tel: 86-186-6233-1526<br><b>中国 - 武漢</b><br>Tel: 86-27-5980-5300<br><b>中国 - 西安</b><br>Tel: 86-29-8833-7252<br><b>中国 - 廈門</b><br>Tel: 86-592-2388138<br><b>中国 - 珠海</b><br>Tel: 86-756-3210040 | <b>インド - ハンガロール</b><br>Tel: 91-80-3090-4444<br><b>インド - ニューデリー</b><br>Tel: 91-11-4160-8631<br><b>インド - プネー</b><br>Tel: 91-20-4121-0141<br><b>日本 - 大阪</b><br>Tel: 81-6-6152-7160<br><b>日本 - 東京</b><br>Tel: 81-3-6880-3770<br><b>韓国 - 大邱</b><br>Tel: 82-53-744-4301<br><b>韓国 - ソウル</b><br>Tel: 82-2-554-7200<br><b>マレーシア - クアラルンプール</b><br>Tel: 60-3-7651-7906<br><b>マレーシア - ペナン</b><br>Tel: 60-4-227-8870<br><b>フィリピン - マニラ</b><br>Tel: 63-2-634-9065<br><b>シンガポール</b><br>Tel: 65-6334-8870<br><b>台湾 - 新竹</b><br>Tel: 886-3-577-8366<br><b>台湾 - 高雄</b><br>Tel: 886-7-213-7830<br><b>台湾 - 台北</b><br>Tel: 886-2-2508-8600<br><b>タイ - バンコク</b><br>Tel: 66-2-694-1351<br><b>ベトナム - ホーチミン</b><br>Tel: 84-28-5448-2100 | <b>オーストリア - ウィーン</b><br>Tel: 43-7242-2244-39<br>Fax: 43-7242-2244-393<br><b>デンマーク - コペンハーゲン</b><br>Tel: 45-4450-2828<br>Fax: 45-4485-2829<br><b>フィンランド - エスボ</b><br>Tel: 358-9-4520-820<br><b>フランス - パリ</b><br>Tel: 33-1-69-53-63-20<br>Fax: 33-1-69-30-90-79<br><b>ドイツ - ガルビング</b><br>Tel: 49-8931-9700<br><b>ドイツ - ハーン</b><br>Tel: 49-2129-3766400<br><b>ドイツ - ハイルブロン</b><br>Tel: 49-7131-67-3636<br><b>ドイツ - カールスルーエ</b><br>Tel: 49-721-625370<br><b>ドイツ - ミュンヘン</b><br>Tel: 49-89-627-144-0<br>Fax: 49-89-627-144-44<br><b>ドイツ - ローゼンハイム</b><br>Tel: 49-8031-354-560<br><b>イスラエル - ラーナ</b><br>Tel: 972-9-744-7705<br><b>イタリア - ミラノ</b><br>Tel: 39-0331-742611<br>Fax: 39-0331-466781<br><b>イタリア - パドバ</b><br>Tel: 39-049-7625286<br><b>オランダ - デルーネン</b><br>Tel: 31-416-690399<br>Fax: 31-416-690340<br><b>ノルウェー - トロンハイム</b><br>Tel: 47-72884388<br><b>ポーランド - ワルシャワ</b><br>Tel: 48-22-3325737<br><b>ルーマニア - ブカレスト</b><br>Tel: 40-21-407-87-50<br><b>スペイン - マドリード</b><br>Tel: 34-91-708-08-90<br>Fax: 34-91-708-08-91<br><b>スウェーデン - イエーテボリ</b><br>Tel: 46-31-704-60-40<br><b>スウェーデン - スтокホルム</b><br>Tel: 46-8-5090-4654<br><b>イギリス - ウォーキンガム</b><br>Tel: 44-118-921-5800<br>Fax: 44-118-921-5820 |
| <b>アトランタ</b><br>Duluth, GA<br>Tel: 678-957-9614<br>Fax: 678-957-1455<br><b>オースチン TX</b><br>Tel: 512-257-3370<br><b>ボストン</b><br>Westborough, MA<br>Tel: 774-760-0087<br>Fax: 774-760-0088<br><b>シカゴ</b><br>Itasca, IL<br>Tel: 630-285-0071<br>Fax: 630-285-0075<br><b>ダラス</b><br>Addison, TX<br>Tel: 972-818-7423<br>Fax: 972-818-2924<br><b>デトロイト</b><br>Novi, MI<br>Tel: 248-848-4000<br><b>ヒューストン TX</b><br>Tel: 281-894-5983<br><b>インディアナポリス</b><br>Noblesville, IN<br>Tel: 317-773-8323<br>Fax: 317-773-5453<br>Tel: 317-536-2380<br><b>ロサンゼルス</b><br>Mission Viejo, CA<br>Tel: 949-462-9523<br>Fax: 949-462-9608<br>Tel: 951-273-7800<br><b>ローリー NC</b><br>Tel: 919-844-7510<br><b>ニューヨーク NY</b><br>Tel: 631-435-6000<br><b>サンホセ CA</b><br>Tel: 408-735-9110<br>Tel: 408-436-4270<br><b>カナダ - トロント</b><br>Tel: 905-695-1980<br>Fax: 905-695-2078 |  |   |  |