

## megaAVR® データシート

### 序説

ATmega164A/PA/324A/PA/644A/PA/1284/PはAVR®強化RISC構造に基づく低電力CMOS 8ビットマイクロコントローラです。ATmega164A/PA/324A/PA/644A/PA/1284/Pは1K～16KバイトのSRAM、512～4KバイトのEEPROM、16K～128Kバイトの範囲のフラッシュメモリを持つ40/49ピンデバイスです。单一クロック周期での強力な命令の実行により、デバイスはMHz当たり1MIPS近くの単位処理量を達成し、消費電力対処理速度に対するデバイスの最適化をシステム設計者に許します。

本書は一般の方々の便宜のため有志により作成されたもので、Microchip社とは無関係であることを御承知ください。しおりの[はじめに]での内容にご注意ください。

## 特徴

- 高性能、低電力8ビットAVR®マイクロコントローラ
- 進化したRISC構造
  - 強力な**131/134命令**(多くは1周期で実行)
  - 32個の1バイト長**汎用レジスタ**
  - 完全なスタティック動作
  - 20MHz時、20MIPSに達する高速動作
  - 2周期実行の乗算命令
- 高耐久不揮発性メモリ部
  - 実装自己書き換え可能な16/32/64/128Kバイト(8/16/32/64K語)**フラッシュメモリ**内蔵
  - 512/1K/2K/4Kバイトの**EEPROM**
  - 1K/2K/4K/16Kバイトの内蔵**SRAM**
  - 書き換え回数: 10,000/フラッシュ, 100,000/EEPROM
  - **データ保持力:** 20年/85°C, 100年/25°C
  - 個別施錠ビットを持つ任意の**ポートコード領域**
    - チップ内ポートプログラムによる実装書き換え
    - 真の書き込み中の読み出し動作
  - ソフトウェア保護用の設定可能な**施錠機能**
- QTouch® ライブリ支援
  - 容量性接触釦、滑動部、輪
  - QTouchとQMatrix™での取得
  - 最大64の感知チャネル
- JTAG (IEEE 1149.1準拠) インターフェース
  - JTAG規格に従った**境界走査(Boundary-Scan)**能力
  - 広範囲な**内蔵デバッグ支援**
  - **JTAGインターフェース**経由での**フラッシュ**、**EEPROM**、**ヒューズ**、**施錠ビット**の**プログラミング**
- 内蔵周辺機能
  - 独立した前置分周器、比較機能付き、2つの**8ビット タイマ/カウンタ**
  - 独立した前置分周器、比較、捕獲機能付き、1/2つの**16ビット タイマ/カウンタ**
  - 専用発振器と**8ビット タイマ/カウンタ**による実時間計数器(RTC)
  - 6つのPWM出力
  - 8チャネルの10ビット**A/D変換器**
    - シングルエンド入力 8チャネル
    - 選択可能な利得( $\times 1, \times 10, \times 200$ )付き差動動作 (PDIP未保証)
  - バイト対応の**2線直列インターフェース**
  - 2つの設定可能な直列**USART**
    - 主装置/従装置動作**SPI直列インターフェース**
    - 設定可能な専用発振器付きウオッチドッグ タイマ
    - **アナログ比較器**
    - **ピン変化での割り込み**と起動復帰
- 特殊マイクロコントローラ機能
  - 電源ONリセット回路と設定可能な**低電圧検出器(BOD)**
  - **校正可能な内蔵RC発振器**
  - 外部及び内部の**割り込み**
  - **アドル**、**A/D変換雑音低減**、**パワーセーブ**、**パワーダウン**、**スタンバイ**、**拡張スタンバイ**の6つの**低消費動作**
- I/Oと外囲器
  - 32ビットの**設定可能なI/O**
  - 40ピンPDIP、44リードTQFP、44パッドVQFN/QFN/MLF
  - 44パッドDRQFN、49球VFBGA (ATmega164A/164PA/324A/324PA)
- 動作電圧
  - 1.8~5.5V
- 動作速度
  - 0~4MHz/1.8~5.5V
  - 0~10MHz/2.7~5.5V
  - 0~20MHz/4.5~5.5V
- 低消費電力 (1MHz, 1.8V, 25°C)
  - 0.4mA (活動動作)
  - 0.1μA (パワーダウン動作)
  - 0.6μA (パワーセーブ動作, 含む32kHz RTC)


## 目次

特徴	2
1. ピン配置	6
2. 概要	8
2.1. 構成図	8
2.2. ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284P間の違い	9
2.3. ピン説明	9
3. 資料	10
4. コード例について	10
5. データ保持力	10
6. 容量性接触感知	10
7. AVR CPU コア	11
7.1. 概要	11
7.2. ALU (Arithmetic Logic Unit)	11
7.3. ステータスレジスタ	12
7.4. 汎用レジスタファイル	13
7.5. スタックポインタ	13
7.6. 命令実行タイミング	14
7.7. リセットと割り込みの扱い	14
8. AVR メモリ	16
8.1. 概要	16
8.2. 実装書き換え可能なプログラム用フラッシュメモリ	16
8.3. データ用SRAMメモリ	16
8.4. データ用EEPROMメモリ	17
8.5. I/Oメモリ(レジスタ)	17
8.6. メモリ関係レジスタ	18
9. システムクロックとクロック選択	22
9.1. クロック系統とその配給	22
9.2. クロック元	22
9.3. クリスタル用低電力発振器	24
9.4. クリスタル用全振幅発振器	24
9.5. 低周波数クリスタル用発振器	25
9.6. 校正付き内蔵RC発振器	26
9.7. 128kHz内部発振器	26
9.8. 外部クロック信号	27
9.9. タイマ/カウンタ用発振器	27
9.10. システムクロック出力緩衝部	27
9.11. システムクロック前置分周器	27
9.12. クロック関係用レジスタ	28
10. 電力管理と休止形態	29
10.1. 概要	29
10.2. 休止形態種別	29
10.3. 低電圧検出器(BOD)禁止	29
10.4. アイドル動作	30
10.5. A/D変換雑音低減動作	30
10.6. バワーダウン動作	30
10.7. バワーセーブ動作	30
10.8. スタンバイ動作	30
10.9. 拡張スタンバイ動作	30
10.10. 電力削減(電力削減レジスタ)	30
10.11. 消費電力の最小化	31
10.12. 電力管理用レジスタ	32
11. システム制御とリセット	34
11.1. AVRのリセット	34
11.2. 内部基準電圧	36
11.3. ウオッチドッグタイマ	36
11.4. リセット関係用レジスタ	38
12. 割り込み	40
12.1. 概要	40
12.2. 割り込みベクタ	40
12.3. ベクタ移動用レジスタ	43
13. 外部割り込み	44
13.1. 概要	44
13.2. ピン変化割り込みタイミング	44
13.3. 外部割り込み用レジスタ	45
14. 入出力ポート	49
14.1. 概要	49
14.2. 標準デジタル入出力としてのポート	49
14.3. 交換ポート機能	51
14.4. I/Oポート用レジスタ	59
15. 8ビットタイマ/カウンタ(PWM)	61
15.1. 特徴	61
15.2. 概要	61
15.3. タイマ/カウンタのクロック	62
15.4. 計数器部	62
15.5. 比較出力部	63
15.6. 比較一致出力部	64
15.7. 動作種別	65
15.8. タイマ/カウンタのタイミング	68
15.9. 8ビットタイマ/カウンタ用レジスタ	69
16. 16ビットタイマ/カウンタ1とタイマ/カウンタ3	73
16.1. 特徴	73
16.2. 概要	73
16.3. 16ビットレジスタのアクセス	75
16.4. タイマ/カウンタのクロック	77
16.5. 計数器部	77
16.6. 捕獲入力部	78
16.7. 比較出力部	79
16.8. 比較一致出力部	81
16.9. 動作種別	82
16.10. タイマ/カウンタのタイミング	86
16.11. 16ビットタイマ/カウンタ1と3用レジスタ	87
17. タイマ/カウンタ0と1の前置分周器	92
17.1. 内部クロック元	92
17.2. 前値分周器リセット	92
17.3. 外部クロック元	92
17.4. 同期系タイマ/カウンタ前値分周器用レジスタ	93
18. 8ビットタイマ/カウンタ2(PWM,非同期動作)	94
18.1. 特徴	94
18.2. 概要	94
18.3. タイマ/カウンタのクロック	95
18.4. 計数器部	95
18.5. 比較出力部	96
18.6. 比較一致出力部	97
18.7. 動作種別	98
18.8. タイマ/カウンタのタイミング	101
18.9. タイマ/カウンタ2の非同期動作	102
18.10. タイマ/カウンタ2の前置分周器	103
18.11. 8ビットタイマ/カウンタ2用レジスタ	104
19. SPI(直列周辺インターフェース)	109
19.1. 特徴	109
19.2. 概要	109
19.3. SSピンの機能	111
19.4. データ転送形式	112
19.5. SPI用レジスタ	113

20. USART0,USART1	115
20.1. 特徴	115
20.2. USART0とUSART1	115
20.3. 概要	115
20.4. クロック生成	116
20.5. フレーム形式	117
20.6. USARTの初期化	118
20.7. USARTのデータ送信	119
20.8. USARTのデータ受信	120
20.9. 非同期受信	123
20.10. 複数プロセッサ通信動作	125
20.11. USART用レジスタ	126
20.12. ポーレート設定例	129
21. USARTでのSPI動作	131
21.1. 特徴	131
21.2. 概要	131
21.3. クロック生成	131
21.4. データ転送形式	131
21.5. フレーム形式	132
21.6. データ転送	133
21.7. USARTでのMSPIMとSPIの比較	134
21.8. MSPIMでのUSART用レジスタ	135
22. 2線直列インターフェース (TWI)	137
22.1. 特徴	137
22.2. 2線直列インターフェース バスの定義	137
22.3. データ転送とフレーム形式	137
22.4. 複数主装置バス システムの調停と同期	139
22.5. TWI部の概要	140
22.6. TWIの使用法	142
22.7. 転送種別	144
22.8. 複数主装置システムでのバス競合と調停	153
22.9. TWI用レジスタ	154
23. アナログ比較器	157
23.1. 概要	157
23.2. アナログ比較器入力選択	157
23.3. アナログ比較器用レジスタ	157
24. A/D変換器	159
24.1. 特徴	159
24.2. 概要	159
24.3. 操作	160
24.4. 変換の開始	160
24.5. 前置分周と変換タイミング	161
24.6. チャネル変更と基準電圧選択	163
24.7. 雑音低減機能	164
24.8. A/D変換の結果	165
24.9. A/D変換用レジスタ	166
25. JTAGインターフェースと内蔵デバッグ機能	170
25.1. 特徴	170
25.2. 概要	170
25.3. 検査入出力ポート (TAP:Test Access Port)	171
25.4. TAP制御器	171
25.5. 境界走査チェーン(Boundary-Scan Chain) の使用	172
25.6. 内蔵デバッグ機能の使用	172
25.7. 内蔵デバッグ特殊JTAG命令	172
25.8. JTAGプログラミング能力の使用	172
25.9. 参考文献	172
25.10. 内蔵デバッグ用レジスタ	172
26. IEEE1149.1(JTAG)境界走査	174
26.1. 特徴	174
26.2. 概要	174
26.3. データレジスタ	174
26.4. 境界走査(Boundary-Scan)用JTAG命令	175
26.5. 境界走査チェーン(Boundary-Scan Chain)	176
26.6. ATmega164A/164PA/324A/324PA/644A /644PA/1284/1284Pの境界走査順	177
26.7. 境界走査記述言語(BSDL)ファイル	177
26.8. JTAG用レジスタ	178
27. ブートローダ支援 - RWW自己プログラミング	179
27.1. 特徴	179
27.2. 概要	179
27.3. フラッシュメモリの応用領域とブートローダ領域	179
27.4. 書き中に読みが可能な領域と不能な領域	179
27.5. ブートローダ施錠ビット	181
27.6. ブートローダ プログラムへの移行	181
27.7. 自己プログラミングでのフラッシュアドレス指定	182
27.8. フラッシュメモリの自己プログラミング	182
27.9. ブートローダ用レジスタ	188
28. メモリプログラミング	189
28.1. プログラムメモリとデータメモリ用施錠ビット	189
28.2. ヒューズビット	190
28.3. 識票バイト	191
28.4. 校正バイト	191
28.5. ページ容量	191
28.6. 並列プログラミング	192
28.7. 並列プログラミング手順	193
28.8. 直列プログラミング	200
28.9. 直列プログラミング手順	200
28.10. JTAGインターフェース経由プログラミング	203
29. 電気的特性 - (TA=40°C~85°C)	210
29.1. 絶対最大定格	210
29.2. DC特性	210
29.3. 速度勾配	213
29.4. クロック特性	214
29.5. システムとリセットの特性	214
29.6. 外部割り込み特性	214
29.7. SPIタイミング特性	215
29.8. 2線直列インターフェース特性	216
29.9. A/D変換器特性	217
30. 電気的特性 - (TA=40°C~105°C)	218
30.1. 絶対最大定格	218
30.2. DC特性	218
31. 代表特性 - (TA=40°C~85°C)	220
31.1. ATmega164A代表特性	220
31.2. ATmega164PA代表特性	238
31.3. ATmega324A代表特性	255
31.4. ATmega324PA代表特性	272
31.5. ATmega644A代表特性	289
31.6. ATmega644PA代表特性	306
31.7. ATmega1284代表特性	323
31.8. ATmega1284P代表特性	341
32. 代表特性 - (TA=40°C~105°C)	359
32.1. ATmega164PA代表特性	359
32.2. ATmega324PA代表特性	372
32.3. ATmega644PA代表特性	386
32.4. ATmega1284P代表特性	399
33. レジスタ要約	414
34. 命令要約	417
35. 注文情報	420

36. 外団器情報 .....	422
37. 障害情報 .....	426
38. データシート改訂履歴 .....	427

## 1. ピン配置






表1-1. DRQFN ピン配列

A1	PB5	A7	PD3	A13	PC4	A19	PA3
B1	PB6	B6	PD4	B11	PC5	B16	PA2
A2	PB7	A8	PD5	A14	PC6	A20	PA1
B2	RESET	B7	PD6	B12	PC7	B17	PA0
A3	VCC	A9	PD7	A15	AVCC	A21	VCC
B3	GND	B8	VCC	B13	GND	B18	GND
A4	XTAL2	A10	GND	A16	AREF	A22	PB0
B4	XTAL1	B9	PC0	B14	PA7	B19	PB1
A5	PD0	A11	PC1	A17	PA6	A23	PB2
B5	PD1	B10	PC2	B15	PA5	B20	PB3
A6	PD2	A12	PC3	A18	PA4	A24	PB4




表1-2. VFBGAピン配列


	1	2	3	4	5	6	7
A	GND	PB4	PB2	GND	VCC	PA2	GND
B	PB6	PB5	PB3	PB0	PA0	PA3	PA5
C	VCC	RESET	PB7	PB1	PA1	PA6	AREF
D	GND	XTAL2	PD0	GND	PA4	PA7	GND
E	XTAL1	PD1	PD5	PD7	PC5	PC7	AVCC
F	PD2	PD3	PD6	PC0	PC2	PC4	PC6
G	GND	PD4	VCC	GND	PC1	PC3	GND

## 2. 概要

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PはAVR RISC構造の低消費CMOS 8ビットマイクロコントローラです。1周期で実行する強力な命令はMHzあたり1MIPSにも達し、実行速度対電力消費の最適化が容易に行えます。

### 2.1. 構成図

図2-1. 構成図



AVRコアは32個の汎用作業レジスタと豊富な命令群を兼ね備えています。32個の全レジスタはALU(Arithmetic Logic Unit)に直結され、レジスタ間命令は1クロック周期で実行されます。AVR構造は現状のCISC型マイクロコントローラに対して最大10倍の単位処理量向上効果があります。

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは次の特徴、書き込み中読める能力を持つ16K/32K/64K/128Kバイトの実装書き換え可能なフラッシュメモリと512/1K/2K/4KバイトのEEPROM、1K/2K/4K/16KバイトのSRAM、32本の汎用入出力線、32個の汎用作業レジスタ、実時間計数器(RTC)、比較動作やPWMを含む柔軟な3つ(ATmega1284/1284Pは4つ)のタイマ/カウンタ、2つのUSART、バート対応の2線直列インターフェース、設定可能な増幅器を持つ任意選択差動入力付きの8チャネル10ビットA/D変換器、設定可能な内部発振器付きウォッチドッグタイマ、SPI直列ポート、内蔵デバッグとプログラミング機能にも使われるIEEE規格1149.1準拠JTAG検査インターフェース、ソフトウェアで選択できる6つの低消費動作機能を提供します。アイドル動作では動作を停止しますが、SRAM、タイマ/カウンタ、SPIポート、割り込み機能は有効で動作を継続します。パワーダン動作ではレジスタの内容は保護されますが、発振器が停止するため、以降のハートウェアリセットか外部割り込みまで他の全機能を禁止(無効)にします。パワーセーブ動作では非同期タイマ用発振器が動作を継続し、デバイスのその他が停止中であっても基準タイマの継続が許されます。A/D変換雑音低減動作ではA/D変換中の切り替え雑音を最小とするために、非同期タイマとA/D変換器を除く全ての周辺機能とCPUが停止します。スタンバイ動作ではクリスタル発振子/セミック振動子用発振器が動作し、一方デバイスのその他は休止します。これは低消費電力と非常に速い起動の組み合わせを許します。拡張スタンバイ動作では主発振器と非同期タイマの両方が動作を継続します。

MicrochipはAVRマイクロコントローラに容量性接触釦、滑動器、輪の機能を組み込むためのQTouchライブラリを提供します。特許権を持つ充電転移信号採取は強力な感知を提供し、接触キーの完全な反発運動報告を含み、そしてキー事象の明白な検出のための隣接キー抑制(AKS™:Adjacent Key Suppression™)技術を含みます。簡単に使えるQTouch Suiteツールチェーンはあなた自身の接触応用に対して調査、開発、そしてデバッグを許します。

本デバイスは高密度不揮発性メモリ技術を使って製造されています。内蔵の実装書き換え(ISP)可能なプログラム用フラッシュメモリは、規定の不揮発性メモリ書き込み器、SPI直列インターフェース経由、AVRコア上のポートプログラムの実行によって再書き込みができます。ポートプログラムは応用領域フラッシュメモリ内の応用プログラムの読み込みにどのインターフェースでも使えます。ポート領域フラッシュメモリ内のプログラムは真の「書き込み中の読み出し可」動作によって応用領域フラッシュメモリ更新中も実行を継続します。モリシックチップ上の実装書き換え可能なフラッシュメモリと、8ビットRISC型CPUの組み合わせによるATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは多くの組み込み制御の応用に対して高度な柔軟性と対費用効果をもたらす強力なマイクロコントローラです。

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは、Cコンパイラ、マクロアセンブラー、デバッガ、シミュレータ、インサーキットエミュレータ、評価キットを含む専用のプログラム及びシステム開発ツールで支援されます。

## 2.2. ATmega164A, ATmega164PA, ATmega324A, ATmega324PA, ATmega644A, ATmega644PA, ATmega1284, ATmega1284P間の違い

表2-1. メモリ容量対比表

デバイス名	フラッシュメモリ	EEPROM	SRAM	単位
ATmega164A	16K	512	1K	バイト
ATmega164PA		1K	1K	
ATmega324A		32K	2K	
ATmega324PA		1K	2K	
ATmega644A		64K	4K	
ATmega644PA		2K	4K	
ATmega1284		128K	16K	
ATmega1284P		4K	16K	

(訳注) メモリ容量の違い以外に、ATmega1284/1284Pは16ビットのタイマ/カウンタ1に加えてタイマ/カウンタ3も持ります。またATmega164PA/324PA/644PA/1284PはソフトウェアでのBOD禁止が可能です。

## 2.3. ピン概要

### 2.3.1. VCC

デジタル電源ピン。

### 2.3.2. GND

接地ピン。

### 2.3.3. PA7～PA0 (ポートA)

ポートAはA/D変換器へのアナログ入力として扱います。

ポートAは(ビット毎に選択される)内蔵プルアップ抵抗付き8ビット双方向入出力ポートとしても扱います。ポートA出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力の時にプルアップ抵抗が活性(有効)なら、外部的にLowへ引き込まれたポートAピンには吐き出し電流が流れます。リセット条件が有効になると、クロックが動いていなくてもポートAピンはHi-Zにされます。

ポートAは[52頁](#)で一覧されるATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの様々な特殊機能も扱います。

### 2.3.4. PB7～PB0 (ポートB)

ポートBは(ビット毎に選択される)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートB出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力の時にプルアップ抵抗が活性(有効)なら、外部的にLowへ引き込まれたポートBピンには吐き出し電流が流れます。リセット条件が有効になると、クロックが動いていなくてもポートBピンはHi-Zにされます。

ポートBは[53頁](#)で一覧されるATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの様々な特殊機能も扱います。

### 2.3.5. PC7～PC0 (ポートC)

ポートCは(ビット毎に選択される)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートC出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力の時にプルアップ抵抗が活性(有効)なら、外部的にLowへ引き込まれたポートCピンには吐き出し電流が流れます。リセット条件が有効になると、クロックが動いていなくても、ポートCピンはHi-Zにされます。JTAGインターフェースが許可されると、リセットが起きてもPC5(TDI)、PC3(TMS)、PC2(TCK)ピンのプルアップ抵抗は活性(有効)にされます(訳注: 共通性から本行追加)。

ポートCは[55頁](#)で一覧されるATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの様々な特殊機能に加えてJTAGインターフェースも扱います。

### 2.3.6. PD7～PD0 (ポートD)

ポートDは(ビット毎に選択される)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートD出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力の時にプルアップ抵抗が活性(有効)なら、外部的にLowへ引き込まれたポートDピンには吐き出し電流が流れます。リセット条件が有効になると、クロックが動いていなくても、ポートDピンはHi-Zにされます。

ポートDは[57頁](#)で一覧されるATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの様々な特殊機能も扱います。

### 2.3.7. RESET

リセット入力。最小パルス幅よりも長いこのピンのLowレベルはクロックが動いていなくてもリセットを生成します。最小パルス幅は[214頁](#)の「システムとリセットの特性」で与えられます。より短いパルスはリセットの生成が保証されません。

### 2.3.8. XTAL1

発振器反転増幅器への入力と内部クロック操作回路への入力。

### 2.3.9. XTAL2

発振器反転増幅器からの出力。

### 2.3.10. AVCC

AVCCはポートAとA/D変換器用供給電圧(電源)ピンです。例えA/D変換が使われなくても、外部的にVCCへ接続されるべきです。A/D変換が使われる場合、[VCCから低域通過濾波器を通して接続](#)されるべきです。

### 2.3.11. AREF

AREFはA/D変換器用アナログ基準(電圧)ピンです。

## 3. 資料

包括的なデータシート、応用記述、開発ツール群は[www.microchip.com](http://www.microchip.com)でのダウンロードで利用可能です。

## 4. コード例について

この資料はデバイスの様々な部分の使用法を手短に示す簡単なコード例を含みます。これらのコード例はアセンブルまたはコンパイルに先立ってデバイス定義ヘッダファイルがインクルードされると仮定します。全てのCコンパイラ製造業者がヘッダファイル内にビット定義を含めるとは限らず、またCでの割り込みの扱いがコンパイラに依存することに注意してください。より多くの詳細についてはCコンパイラの資料で確認してください。

これらのコード例はアセンブルまたはコンパイルに先立ってデバイス定義ファイルがインクルードされることが前提です。拡張I/O領域に配置したI/Oレジスタに対し、**IN**, **OUT**, **SBIS**, **SBIC**, **CBI**, **SBI**命令は拡張I/O領域へのアクセスを許す命令に置き換えられなければなりません。代表的には**SBRS**, **SBRC**, **SBR**, **CBR**命令と組み合わせた**LDS**, **STS**命令です。

## 5. データ保持力

信頼性証明結果はデータ保持誤り率の反映を示し、20年以上/85°Cまたは100年以上/25°Cで1PPMよりずっと小さな値です。

## 6. 容量性接触感知

QTouchライブラリは殆どのAVRマイクロコントローラ上の接触感知インターフェースを実現するための使い易い解決策を提供します。QTouchライブラリはQTouchとQMatrix採取法用の支援を含みます。

接触感知は適切なAVRマイクロコントローラ用QTouchライブラリをリンクすることによってどの応用にも追加することができます。これは接触チャネルと感知器を定義するのに簡単なAPIの組を使い、その後にチャネル情報を取得して接触感知器の状態を判断するために接触感知APIを呼ぶことによって行われます。

QTouchライブラリは無料で<http://www.microchip.com>からダウンロードすることができます。実装の詳細と他の情報についてはMicrochipウェブサイトからも入手可能な「QTouchライブラリ使用者の手引き」を参照してください。

## 7. AVR CPU コア

### 7.1. 概要

ここでは一般的なAVRコア構造について説明します。このCPUコアの主な機能は正しいプログラム実行を保証することです。従ってCPUはメモリアクセス、計算実行、周辺制御、割り込み操作ができなければなりません。

最大効率と平行処理のため、AVRはプログラムとデータに対してメモリとバスを分離するハーバード構造を使います。プログラムメモリ内の命令は単一段のパイプラインで実行されます。1命令の実行中に次の命令がプログラムメモリから事前取得されます。この概念は全部のクロック周期で命令実行を可能にします。プログラムメモリは実装書き換え可能なフラッシュメモリです。

高速レジスタファイルは1クロック周期アクセスの32個の8ビット長汎用レジスタを含みます。これは1クロック周期ALU(Arithmetic Logic Unit)操作を許します。代表的なALU操作では2つのオペランドがレジスタファイルからの出力で、1クロック周期内でその操作が実行され、その結果がレジスタファイルに書き戻されます。

32個中の6つのレジスタは効率的なアドレス計算ができるデータ空間アドレス指定用に3つの16ビット長間接アドレスポインタ用レジスタとして使われます。これらアドレスポインタの1つはプログラム用フラッシュメモリ内の定数表参照用アドレスポインタとしても使えます。これら16ビット長付加機能レジスタはX,Y,Zレジスタで、本項内で後述されます。

ALUはレジスタ間またはレジスタと定数間の算術及び論理操作を支援します。単一レジスタ操作もALUで実行できます。算術演算操作後、操作結果についての情報を反映するためにステータスレジスタ(SREG)が更新されます。

プログラムの流れは条件/無条件分岐や呼び出し命令によって提供され、全アドレス空間を直接アドレス指定できます。AVR命令の多くは16ビット語(ワード)形式です。全てのプログラムメモリのアドレスは(誤注:定数のみを除き)16または32ビット長命令を含みます。

プログラム用フラッシュメモリ空間はポートプログラム領域と応用プログラム領域の2つに分けられます。どちらの領域にも書き込み禁止や読み書き防止用の専用施錠ビットがあります。応用フラッシュメモリ領域内に書き込むSPM命令はポートプログラム領域内に属さ(存在)しません。

割り込みやサブルーチン呼び出し中、戻りアドレスを示すプログラムカウンタ(PC)はスタックに保存されます。スタックは一般的なデータ用SRAM上に実際には割り当てられ、従ってスタック容量は全SRAM容量とSRAM使用量でのみ制限されます。全ての使用者プログラムはリセット処理ルーチンで(サブルーチン呼び出しや割り込みが実行される前に)、スタックポインタ(SP)を初期化しなければなりません。SPはI/O空間で読み書きアクセスが可能です。データ用SRAMはAVR構造で支援される5つの異なるアドレス指定種別を通して容易にアクセスできます。

AVR構造に於けるメモリ空間は全て直線的な普通のメモリ配置です。


柔軟な割り込み部にはI/O空間の各制御レジスタとステータスレジスタ(SREG)の特別な全割り込み許可(I)ビットがあります。全ての割り込みは割り込みベクタ表に個別の割り込みベクタを持ちます。割り込みには割り込みベクタ表の位置に従う優先順があります。下位側割り込みベクタアドレスが高い優先順位です。

I/Oメモリ空間は制御レジスタ、SPI、他のI/O機能としてCPU周辺機能用の64アドレスを含みます。I/Oメモリは直接またはレジスタファイルの次のデータ空間位置\$20～\$5Fとしてアクセスできます。加えてATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PにはST/STS/STDとLD/LDS/LDD命令だけ使えるSRAM内の\$60～\$FFに拡張I/O空間があります。

### 7.2. ALU (Arithmetic Logic Unit)

高性能なAVRのALUは32個の全汎用レジスタとの直結で動作します。汎用レジスタ間または汎用レジスタと即値間の演算操作は单一クロック周期内で実行されます。ALU操作は算術演算、論理演算、ビット操作の3つの主な種類に大別されます。符号付きと符号なし両方の乗算と固定小数点形式を支援する乗算器(乗算命令)も提供する構造の実装(製品)もあります。詳細記述については「命令要約」章をご覧ください。

図7-1. AVR MCU構造



## 7.3. ステータス レジスタ

ステータス レジスタは最も直前に実行した演算命令の結果についての情報を含みます。この情報は条件処理を行うためのプログラムの流れ変更に使えます。ステータス レジスタはAVR命令一式手引書で詳述されるように、全てのALU操作後、更新されることに注目してください。これは多くの場合でそれ用の比較命令使用の必要をなくし、高速でより少ないコードに帰着します。

ステータス レジスタは割り込み処理ルーチン移行時の保存と割り込みからの復帰時の回復(復帰)が自動的に行われません。これはソフトウェアによって扱われなければなりません。

### 7.3.1. SREG – ステータス レジスタ (Status Register) (注)

AVRのステータス レジスタ(SREG)は次のように定義されます。

ビット	7	6	5	4	3	2	1	0	
\$3F (\$5F)	I	T	H	S	V	N	Z	C	SREG
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット7 – I : 全割り込み許可 (Global Interrupt Enable)

全割り込み許可ビットは割り込みが許可されるために設定(1)されなければなりません。その時に個別割り込み許可制御は独立した制御レジスタで行われます。全割り込み許可ビットが解除(0)されると、個別割り込み許可設定に拘らず、どの割り込みも許可されません。Iビットは割り込みが起きた後にハードウェアによって解除(0)され、後続の割り込みを許可するために、RETI命令によって設定(1)されます。Iビットはwww.microchip.comのAVR命令一式手引書で記述されるようにSEIやCLI命令で応用(プログラム)によって設定(1)や解除(0)もできます。

- ビット6 – T : ビット変数 (Bit Copy Storage)

ビット複写命令、BLD(Bit LoaD)とBST(Bit STore)は操作したビットの転送元または転送先として、このTビットを使います。レジスタファイルのレジスタからのビットはBST命令によってTに複写でき、TのビットはBLD命令によってレジスタファイルのレジスタ内のビットに複写できます。

- ビット5 – H : ハーフキャリー フラグ (Half Carry Flag)

ハーフキャリー(H)フラグはいくつかの算術操作でのハーフキャリーを示します。ハーフキャリーはBCD演算に有用です。

- ビット4 – S : 符号 (Sign Bit, S= N Ex-OR V)

Sフラグは常に負(N)フラグと2の補数溢れ(V)フラグの排他的論理和です。

- ビット3 – V : 2の補数溢れフラグ (2's Complement Overflow Flag)

2の補数溢れ(V)フラグは2の補数算術演算を支援します。

- ビット2 – N : 負フラグ (Negative Flag)

負(N)フラグは算術及び論理操作での負の結果(MSB=1)を示します。

- ビット1 – Z : ゼロ フラグ (Zero Flag)

ゼロ(Z)フラグは算術及び論理操作でのゼロ(0)の結果を示します。

- ビット0 – C : キャリー フラグ (Carry Flag)

キャリー(C)フラグは算術及び論理操作でのキャリー(またはボロー)を示します。

**注:** より多くの詳細についてはwww.microchip.comで命令一式手引書を参照してください。

## 7.4. 汎用レジスタ ファイル

このレジスタ ファイルはAVRの増強したRISC命令群用に最適化されています。必要な効率と柔軟性を達成するために、次の入出力機構がレジスタ ファイルによって支援されます。

- 1つの8ビット出力オペランドと1つの8ビットの結果入力
- 2つの8ビット出力オペランドと1つの8ビットの結果入力
- 2つの8ビット出力オペランドと1つの16ビットの結果入力
- 1つの16ビット出力オペランドと1つの16ビットの結果入力

図7-2.はCPU内の32個の汎用作業レジスタの構造を示します。

レジスタ ファイルを操作する殆どの命令は全てのレジスタに直接アクセスし、それらの殆どは單一周期命令です。

図7-2.で示されるように各レジスタは使用者データ空間の最初の32位置へ直接的に配置することで、それらはデータメモリアドレスも割り当てられます。例え物理的にSRAM位置として実装されていなくてもX,Y,Zレジスタ(ポインタ)がレジスタ ファイル内のどのレジスタの指示にも設定できるように、このメモリ構成は非常に柔軟なレジスタのアクセスを提供します。

図7-2. AVR CPU 汎用レジスタ構成図

	アドレス	
R0	\$00	
R1	\$01	
R2	\$02	
⋮		
R13	\$0D	
R14	\$0E	
R15	\$0F	
R16	\$10	
R17	\$11	
⋮		
R26	\$1A	Xレジスタ
R27	\$1B	上位バイト 下位バイト
R28	\$1C	Yレジスタ
R29	\$1D	上位バイト 下位バイト
R30	\$1E	Zレジスタ
R31	\$1F	上位バイト 下位バイト

### 7.4.1. Xレジスタ, Yレジスタ, Zレジスタ

R26～R31レジスタには通常用途の使用にいくつかの追加機能があります。これらのレジスタはデータ空間の間接アドレス指定用の16ビットアドレスポインタです。3つのX,Y,Z間接アドレスレジスタは図7-3.で記載したように定義されます。

種々のアドレス指定種別で、これらのアドレスレジスタは固定変位、自動増加、自動減少としての機能を持ちます(詳細についてはAVR命令一式手引書をご覧ください)。

図7-3. X,Y,Zレジスタ構成図

X レジスタ	15 XH (上位)	XL (下位)	0
	7 R27 (\$1B)	0   7 R26 (\$1A)	0
Y レジスタ	15 YH (上位)	YL (下位)	0
	7 R29 (\$1D)	0   7 R28 (\$1C)	0
Z レジスタ	15 ZH (上位)	ZL (下位)	0
	7 R31 (\$1F)	0   7 R30 (\$1E)	0

## 7.5. スタック ポイント

スタックは主に一時データの保存、局所変数の保存、割り込みとサブルーチン呼び出し後の戻りアドレスの保存に使われます。スタックが高位メモリから低位メモリへ伸長するように実行されることに注意してください。スタック ポイントレジスタは常にこのスタックの先頭(訳注:次に使われるべき位置)を指し示します。スタック ポイントはサブルーチンや割り込みのスタックが配置されるデータSRAMのスタック領域を指し示します。スタック PUSH命令はスタック ポイントを減らします。

データSRAM内のスタック空間はサブルーチン呼び出しの実行や割り込みの許可の何れにも先立ってプログラムによって定義されなければなりません。初期スタック ポイント値は内部SRAMの最終アドレスに等しく、スタック ポイントはSRAMの先頭以上に設定されなければなりません。16頁の図8-2.をご覧ください。

スタック ポイントの詳細については表7-1.をご覧ください。

表7-1. スタック ポイント命令

命令	スタック ポイント	内容
PUSH	-1	データがスタック上に押し込まれます。
CALL,ICALL,RCALL	-2	サブルーチン呼び出しちゃ割り込みでの戻りアドレスがスタック上に押し込まれます。
POP	+1	データがスタックから引き出されます。
RET,RETI	+2	サブルーチンまたは割り込みからの復帰での戻りアドレスがスタックから引き出されます。

AVRのスタック ポイントはI/O空間内の2つの8ビットレジスタとして実装されます。実際に使われるビット数は(そのデバイス)実装に依存します。表7-2.をご覧ください。SPLだけが必要とされる程に小さいAVR構造の実装(デバイス)のデータ空間もあることに注意してください。その場合、SPHレジスタは存在しません。

表7-2. スタック ポイント量

デバイス	ATmega164A/164PA	ATmega324A/324PA	ATmega644A/644PA	ATmega1284/1284P
スタック ポイント量	SP10～0	SP11～0	SP12～0	SP14～0

### 7.5.1. SPH,SPL (SP) – スタック ポインタ (Stack Pointer)

ビット	15	14	13	12	11	10	9	8	
\$3E (\$5E)	–	(SP14)	(SP13)	(SP12)	(SP11)	SP10	SP9	SP8	SPH
Read/Write	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0,0,0,1(注)	0,0,0,0(注)	0,0,1,0(注)	0,1,0,0(注)	1,0,0,0(注)	0	0	
ビット	7	6	5	4	3	2	1	0	
\$3D (\$5D)	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	SPL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	1	1	1	1	1	1	1	1	


注: ATmega164A/164PA,324A/324PA,644A/644PA,1284/1284Pに対する各々の初期値です。

### 7.5.2. RAMPZ – Zポインタ拡張レジスタ (Extended Z-pointer Register for ELPM/SPM) – (ATmega1284/1284Pのみ)

ビット	7	6	5	4	3	2	1	0	
\$3B (\$5B)	–	–	–	–	–	–	–	RAMPZ0	RAMPZ
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

ELPMとSPM命令に対して、Zポインタは図7-4で示されるようにRAMPZ,ZH,ZLが連結されます。LPM命令がRAMPZ設定によって影響を及ぼされないことに注意してください。

図7-4. ELPMとSPMによって使用されるZポインタ



実際のビット数は実装に依存します。実装での未使用ビットは常に0として読みます。将来のデバイスとの互換性のため、これらのビットへ0を書くことに注意してください。

## 7.6. 命令実行タイミング

本項は命令実行の一般的なアクセスタイミングの概念を記述します。AVR CPUはチップ(デバイス)用に選択したクロック元から直接的に生成したCPUクロック(clkCPU)によって駆動されます。内部クロック分周は使われません。

図7-5.はハーバード構造と高速アクセスレジスタファイルの概念によって可能とされる並列の命令取得と命令実行を示します。これは機能対費用、機能対クロック、機能対電源部に関する好結果と対応するMHzあたり1MIPSを達成するための基本的なパイプラインの概念です。

図7-6.はレジスタファイルに対する内部タイミングの概念を示します。單一クロック周期で2つのレジスタオペラントを使うALU操作が実行され、その結果が転送先レジスタへ書き戻されます。

図7-5. 命令の取得と実行の並列動作





図7-6. 1周期ALU命令



## 7.7. リセットと割り込みの扱い

AVRは多くの異なる割り込み元を提供します。これらの割り込みと独立したリセットベクタ各々はプログラムメモリ空間内に独立したプログラムベクタを持ちます。全ての割り込みは割り込みを許可するために、ステータスレジスタ(SREG)の全割り込み許可(I)ビットと共に論理1が書かれなければならない個別の許可ビットを割り当てられます。BLB02またはBLB12ブート施錠ビットがプログラム(0)されると、プログラムカウンタ値によっては割り込みが自動的に禁止されるかもしれません。この特質はソフトウェア保護を改善します。詳細については189頁の「メモリプログラミング」章をご覧ください。

既定でのプログラムメモリ空間の最下位アドレスはリセットと割り込みのベクタとして定義されます。ベクタの完全な一覧は40頁の「割り込み」で示されます。この一覧は各種割り込みの優先順位も決めます。下位側アドレスがより高い優先順位です。リセットが最高優先順位で次が外部割り込み要求0(INT0)です。割り込みベクタはMCU制御レジスタ(MCUCR)の割り込みベクタ選択(IVSEL)ビットの設定(1)によってポートフラッシュ領域先頭へ移動できます。より多くの情報については40頁の「割り込み」を参照してください。リセットベクタもBOOTRSTヒューズのプログラム(0)によってポートフラッシュ領域先頭へ移動できます。179頁の「ポートローダ支援 - 書き込み中読み出し可能な自己プログラミング」をご覧ください。

割り込みが起ると全割り込み許可(I)ビットが解除(0)され、全ての割り込みは禁止されます。使用者ソフトウェアは多重割り込みを許可するため、全割り込み許可(I)ビットへ論理1を書けます。その後全ての許可した割り込みが現在の割り込みルーチンで割り込めます。全割り込み許可(I)ビットは割り込みからの復帰(RETI)命令が実行されると、自動的に設定(1)されます。

根本的に2つの割り込み形式があります。1つ目の形式は割り込み要求フラグを設定(1)する事象によって起動されます。これらの割り込みでは割り込み処理ルーチンを実行するために、プログラムカウンタは対応する現実の割り込みベクタを指示し、ハードウェアが対応する割り込み要求フラグを解除(0)します。割り込み要求フラグは解除(0)されるべきフラグのビット位置へ論理1を書くことによっても解除(0)できます。対応する割り込み許可ビットが解除(0)されている間に割り込み条件が起ると、割り込み要求フラグが設定(1)され、割り込みが許可されるか、またはこのフラグがソフトウェアによって解除(0)されるまで記憶(保持)されます。同様に、全割り込み許可(I)ビットが解除(0)されている間に1つまたはより多くの割り込み条件が起ると、対応する割り込み要求フラグが設定(1)されて全割り込み許可(I)ビットが設定(1)されるまで記憶され、その(I=1)後で優先順に従って実行されます。

2つ目の割り込み形式は割り込み条件が存在する限り起動し(続け)ます。これらの割り込みは必ずしも割り込み要求フラグを持っているとは限りません。割り込みが許可される前に割り込み条件が消滅すると、この割り込みは起動されません。

AVRが割り込みから抜け出すと常に主プログラムへ戻り、何れかの保留割り込みが扱われる前に1つ以上の命令を実行します。

ステータスレジスタ(SREG)は割り込みルーチンへ移行時の保存も、復帰時の再設定も自動的に行われないことに注意してください。これはソフトウェアによって扱わなければなりません。

割り込みを禁止するためにCLI命令を使うと、割り込みは直ちに禁止されます。CLI命令と同時に割り込みが起こっても、CLI命令後に割り込みは実行されません。次例は時間制限EEPROM書き込み手順中に割り込みを無効とするために、これがどう使えるかを示します。

#### アセンブリ言語プログラム例

IN	R16, SREG	;ステータスレジスタを保存
CLI		;EEPROM書き込み手順中割り込み禁止
SBI	EECR, EEMPE	;EEPROM主書き込み許可
SBI	EECR, EEEPE	;EEPROM書き込み開始
OUT	SREG, R16	;ステータスレジスタを復帰

#### C言語プログラム例

```
char cSREG;
cSREG = SREG; /*ステータスレジスタ保存変数定義*/
_disable_interrupt(); /*ステータスレジスタを保存*/
EECR |= (1<<EEMPE); /*EEPROM書き込み手順中割り込み禁止*/
EECR |= (1<<EEPE); /*EEPROM主書き込み許可*/
SREG = cSREG; /*EEPROM書き込み開始*/
/*ステータスレジスタを復帰*/
```

割り込みを許可するためにSEI命令を使うと、次例で示されるようにどの保留割り込みにも先立ってSEI命令の次の命令が実行されます。

#### アセンブリ言語プログラム例

SEI	;全割り込み許可
SLEEP	;休止形態移行(割り込み待ち)

#### C言語プログラム例

```
_enable_interrupt(); /*全割り込み許可*/
_sleep(); /*休止形態移行(割り込み待ち)*/
```

注: SLEEP命令までは割り込み禁止、保留割り込み実行前に休止形態へ移行します。

#### 7.7.1. 割り込み応答時間

許可した全てのAVR割り込みに対する割り込み実行応答は最小4クロック周期です。4クロック周期後、実際の割り込み処理ルーチンに対するプログラムベクタアドレスが実行されます。この4クロック周期時間中にプログラムカウンタ(PC)がスタック上に保存(pushViewController)されます。このベクタは標準的に割り込み処理ルーチンへの無条件分岐で、この分岐は3クロック周期要します。複数周期命令実行中に割り込みが起ると、その割り込みが扱われる前に、この命令が完了されます。MCUが休止形態の時に割り込みが起ると、割り込み実行応答時間は4クロック周期増やされます。この増加は選択した休止形態からの起動時間に加えてです。

割り込み処理ルーチンからの復帰は4クロック周期要します。これらの4クロック周期中、プログラムカウンタ(PC:2バイト)がスタックから取り戻され(pop), スタックポインタは増加され(+2)、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されます。

## 8. AVR メモリ

### 8.1. 概要

この項はATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの各種メモリを記述します。AVR構造にはプログラムメモリ空間とデータメモリ空間の2つの主なメモリ空間があります。加えてATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pはデータ保存用EEPROMメモリが特徴です。3つのメモリ空間全では一般的な直線的アドレスです。

### 8.2. 実装書き換え可能なプログラム用フラッシュメモリ

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pはプログラム保存用に実装再書き換え可能な16/32/64/128Kバイトのフラッシュメモリをチップ上に含みます。全てのAVR命令が16または32ビット幅のため、このフラッシュメモリは8/16/32/64K×16ビットとして構成されます。ソフトウェア保護のため、フラッシュプログラムメモリ空間はポートプログラム領域と応用プログラム領域の2つに分けられます。

フラッシュメモリは最低10,000回の消去/書き込み回数の耐久性があります。ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pのプログラムカウンタ(PC)は13/14/15/16ビット幅、故に8/16/32/64Kプログラムメモリ位置のアドレス指定です。ポートプログラム領域の操作と関係するソフトウェア保護用ポート施錠ビットは179頁の「ポートローダ支援 - 書き込み中読み出し可能な自己プログラミング」の詳細で記述されます。189頁の「メモリプログラミング」はSPI、JTAG、並列プログラミング動作でのフラッシュメモリプログラミングの詳細な記述を含みます。定数表は全てのプログラムメモリアドレス空間に配置できます。(LPM,ELPM命令記述参照)

命令の取得と実行のタイミング図は14頁の「命令実行タイミング」で示されます。

### 8.3. データ用SRAMメモリ

図8-2はATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PのSRAMメモリ構成法を示します。

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PはINやOUT命令で予約した64位置で支援されるよりも多くの周辺機能部を持つ、複合マイクロコントローラです。SRAM(データ空間)内\$60～\$FFの拡張I/O空間に対してLD/LDS/LDDとST/STS/STD命令だけが使えます。

下位1280/2304/4352/16640データメモリ位置はレジスタファイル、I/Oメモリ、拡張I/Oメモリ、データ用内蔵SRAMに充てます。先頭の32位置はレジスタファイル、次の64位置は標準I/Oメモリ、その次の160位置は拡張I/Oメモリ、そして次の1024/2048/4096/16384位置はデータ用内蔵SRAMに充てます。

直接、間接、変位付き間接、事前減少付き間接、事後増加付き間接の5つの異なるアドレス指定種別でデータメモリ(空間)を網羅します。レジスタファイル内のレジスタR26～R31は間接アドレス指定ポインタ用レジスタが特徴です。

直接アドレス指定はデータ空間全体に届きます。

変位付き間接動作はYまたはZレジスタで与えられる基準アドレスからの63アドレス位置に届きます。

自動の事前減少付きと事後増加付きのレジスタ間接アドレスリング動作を使う時に(使われる)X,Y,Zアドレスレジスタは減少(-1)または増加(+1)されます。

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの32個の汎用レジスタ、64個のI/Oレジスタ、160個の拡張I/Oレジスタ、1024/2048/4096/16384バイトのデータ用内蔵SRAMはこれら全てのアドレス指定種別を通して全部アクセスできます。レジスタファイルは13頁の「汎用レジスタファイル」で記述されます。

#### 8.3.1. データメモリアクセスタイミング

本節は内部メモリアクセスに対する一般的なアクセスタイミングの概念を記述します。データ用内蔵SRAMアクセスは図8-3で記載されるように2clkCPU周期で実行されます。

(**誤注**) 内蔵SRAMのアクセスを含む代表的な命令はT1,T2の2周期で実行され、T1で対象アドレスを取得/(算出)/確定し、T2で実際のアクセスが行われます。後続する(T1)は次の命令のT1です。

図8-1. プログラムメモリ配置図





図8-2. データメモリ配置図

		アドレス
レジスタファイル (32×8)	R0 ～ R31	\$0000 ～ \$001F
I/Oレジスタ (64×8)	\$00 ～ \$3F	\$0020 ～ \$005F
拡張I/Oレジスタ (160×8)	\$0060 ～ \$00FF	\$0060 ～ \$00FF
内蔵SRAM (1/2/4/16K×8)	\$0100 ～ \$xxFF	\$0100 ～ \$04FF/\$08FF/\$10FF/\$40FF

注: 赤字はI/Oアドレス

図8-3. データ用内蔵SRAMアクセス周期



## 8.4. データ用EEPROMメモリ

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは512/1K/2K/4KバイトのデータEEPROMを含みます。それは单一バイトが読み書きできる分離したデータ空間として構成されます。EEPROMは最低100,000回の消去/書き込み回数の耐久性があります。CPUとEEPROM間のアクセスは以降のEEPROMアドレスレジスタ、EEPROMデータレジスタ、EEPROM制御レジスタで詳細に記述されます。

EEPROMへのSPI、JTAG、並列プログラミングの詳細記述については各々[200頁](#)、[203頁](#)、[192頁](#)をご覧ください。

### 8.4.1. EEPROMアクセス

EEPROMアクセスレジスタはI/O空間でアクセス可能です。詳細については[414頁の「レジスタ要約」](#)をご覧ください。

EEPROMの書き込み([訳注](#):原文はアクセス)時間は[18頁の表8-1](#)で与えられます。(書き込みは自己タイミング機能ですが、使用者ソフトウェアは次バイトが書ける時を検知してください。使用者コードがEEPROMに書く命令を含む場合、いくつかの予防処置が取られなければなりません。厳重に濾波した電源では電源投入/切断でVCCが緩やかに上昇または下降しそうです。これはデバイスが何周期かの時間、使われるクロック周波数に於いて最小として示されるより低い電圧で走行する原因になります。これらの状態で問題を避ける方法の詳細については次項の「EEPROMデータ化けの防止」をご覧ください。

予期せぬEEPROM書き込みを防止するため、特別な書き込み手順に従わなければなりません。この詳細については[「EEPROM制御レジスタ」](#)の記述を参照してください。

EEPROMが読まれると、CPUは次の命令が実行される前に4クロック周期停止されます。EEPROMが書かれると、CPUは次の命令が実行される前に2クロック周期停止されます。

### 8.4.2. EEPROMデータ化けの防止

低VCCの期間中、正しく動作するための供給電圧がCPUとEEPROMに対して低すぎるためにEEPROMデータが化け得ます。これらの問題はEEPROMを使う基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

EEPROMデータ化けは電圧が低すぎる時の2つの状態によって起こされ得ます。1つ目として、EEPROMへの通常の書き込み手順は正しく動作するための最低電圧が必要です。2つ目として、供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。

EEPROMデータ化けは次の推奨設計によって容易に避けられます。

不充分な供給電源電圧の期間中、AVRのRESETを活性([Low](#))に保ってください。これは内蔵**低電圧検出器(BOD)**を許可することによって行えます。内蔵BODの検出電圧が必要とした検出電圧と一致しない場合、外部低VCCリセット保護回路が使えます。書き込み動作実行中にリセットが起こると、この書き込み操作は供給電源電圧が充分ならば(継続)完了されます。

## 8.5. I/O メモリ (レジスタ)

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PのI/O空間定義は[414頁の「レジスタ要約」](#)で示されます。

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの全てのI/Oと周辺機能はI/O空間に配置されます。全てのI/O位置はI/O空間と32個の汎用作業レジスタ間のデータ転送を行うLD/LDS/LDD命令とST/STS/STD命令によってアクセスされます。アドレス範囲\$00～\$1F内のI/OレジスタはSBI命令とCBI命令の使用で直接的にビットアクセス可能です。これらのレジスタではSBISとSBIC命令の使用によって単一ビット値が検査できます。より多くの詳細については「[命令要約](#)」章を参照してください。I/O指定命令INとOUTを使う時はI/Oアドレス\$00～\$3Fが使われなければなりません。LD命令とST命令を使い、データ空間としてI/Oレジスタをアクセスする時はこれらのアドレスに\$20が加算されなければなりません。

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PはINやOUT命令で予約された64位置で支援されるより多くの周辺機能部を持つ複合マイクロコントローラです。SRAM(データ空間)内\$60～\$FFの拡張I/O領域に対してはLD/LDS/LDDとST/STS/STD命令だけが使えます。

将来のデバイスとの共通性を保つため、アクセスされる場合、予約ビットは0が書かれるべきです。予約済みI/Oメモリアドレスは決して書かれるべきではありません。

状態フラグのいくつかはそれらへ論理1を書くことによって解除(0)されます。CBIとSBI命令は他の多くのAVRの様ではなく、指定ビットだけを操作し、従って状態フラグのようなものを含むレジスタに使えることに注意してください。CBIとSBI命令は(I/Oアドレス)\$00～\$1Fのレジスタでのみ動作します。

I/Oと周辺制御レジスタは以降の項で説明されます。

### 8.5.1. 汎用I/Oレジスタ

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは3つの汎用I/Oレジスタを含みます。これらのレジスタはどの情報の格納にも使え、特に全体変数や状態フラグの格納に有用です。(I/O)アドレス範囲\$00～\$1Fの汎用I/OレジスタはSBI,CBI,SBIS,SBIC命令の使用で直接ビットアクセスが可能です。

## 8.6. メモリ関係レジスタ

### 8.6.1. EEARH,EEARL (EEAR) – EEPROMアドレス レジスタ (EEPROM Address Register)

ビット	15	14	13	12	11	10	9	8	
\$22 (\$42)	–	–	–	–	(EEAR11)	(EEAR10)	(EEAR9)	EEAR8	EEARH
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	不定	不定	不定	不定	
ビット	7	6	5	4	3	2	1	0	
\$21 (\$41)	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EEARL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	不定	不定	不定	不定	不定	不定	不定	不定	

- ビット15~12 – 予約 (Reserved)

これらのビットは予約されており、常に0として読みれます。

- ビット11~0 – EEAR11~0 : EEPROMアドレス (EEPROM Address)

EEPROMアドレス レジスタ(EEARHとEEARL)は512/1K/2K/4KバイトEEPROM空間のEEPROMアドレスを指定します。EEPROMデータバイトは0~511/1023/2047/4095間で直線的に配されます。EEARの初期値は不定です。EEPROMがアクセスされるであろう前に適切な値が書かれねばなりません。

注: EEAR9はATmega324PA/644PA/1284P、EEAR10はATmega644PA/1284P、EEAR11はATmega1284Pでだけ有効です。

### 8.6.2. EEDR – EEPROMデータ レジスタ (EEPROM Data Register)

ビット	7	6	5	4	3	2	1	0	
\$20 (\$40)	(MSB)							(LSB)	EEDR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7~0 – EEDR7~0 : EEPROMデータ (EEPROM Data)

EEPROM書き込み操作に対してEEDRはEEPROMアドレス レジスタ(EEAR)で与えたアドレスのEEPROMへ書かれるべきデータを含みます。EEPROM読み込み操作に対してEEDRはEEARで与えたアドレスのEEPROMから読み出したデータを含みます。

### 8.6.3. EECR – EEPROM制御 レジスタ (EEPROM Control Register)

ビット	7	6	5	4	3	2	1	0	
\$1F (\$3F)	–	–	EEPM1	EEPM0	EERIE	EEMPE	EEPE	EERE	EECR
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	不定	不定	0	0	不定	0	

- ビット7,6 – 予約 (Reserved)

これらのビットは予約されており、常に0として読みれます。

- ビット5,4 – EEPM1,0 : EEPROMプログラミング種別 (EEPROM Programming Mode Bits)

EEPROMプログラミング種別ビット設定はEEPROMプログラミング許可(EEPE)書き込み時にどのプログラミング動作が起動されるかを定義します。1つの非分離操作(旧値消去と新値書き込み)、または2つの異なる操作として消去と書き込み操作を分離してデータをプログラムする(書く)ことが可能です。各動作に対するプログラミング時間は表8-1.で示されます。EEPEが設定(1)されている間はEEPMMnへのどの書き込みも無視されます。リセット中、EEPMMnビットはEEPROMがプログラミング作業中を除いて'00'にリセットされます。

表8-1. EEPROMプログラミング種別

EEPM1	EEPM0	プログラミング時間	動作
0	0	3.4ms	1操作での消去と書き込み(非分離操作)
0	1	1.8ms	消去のみ
1	0	1.8ms	書き込みのみ
1	1	-	将来使用に予約

- ビット3 – EERIE : EEPROM操作可割り込み許可 (EEPROM Ready Interrupt Enable)

EERIEの1書き込みはステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されているなら、EEPROM操作可割り込みを許可します。EERIEの0書き込みはこの割り込みを禁止します。EEPROM操作可割り込みはEEPEが解除(0)されていると、継続する割り込みを発生します。

● ビット2 – EEMPE : EEPROM主プログラム許可 (EEPROM Master Program Enable)

EEMPEビットはEEPROMプログラム許可(EEPE)ビットの1書き込みが有効か無効かどちらかを決めます。EEMPEが設定(1)されると、4クロック周期内のEEPE設定(1)は選択したアドレスのEEPROMをプログラムします。EEMPEが0なら、EEPE設定(1)は無効です。EEMPEがソフトウェアによって設定(1)されてしまうと、4クロック周期後にハードウェアがこのビットを0に解除します。EEPROM書き込み手順については次のEEPE記述をご覧ください。

● ビット1 – EEEPE : EEPROMプログラム許可 (EEPROM Program Enable)

EEPROMプログラム許可信号(EEPE)はEEPROMへのプログラミング許可信号です。EEPEが(1)を書かれると、EEPROMはEEPROMnビット設定に従ってプログラムされます。論理1がEEPEへ書かれる前にEEPROM主プログラム許可(EEMPE)ビットは1を書かれなければならず、さもなければEEPROM書き込み(消去)は行われません。EEPROMを書くとき、次の手順に従うべきです(手順3.と4.の順番は重要ではありません)。

1. EEPROMプログラム許可(EEPE)ビットが0になるまで待ちます。
2. SPM制御/状態レジスタ(SPMCSR)のSPM操作許可(SPMEN)ビットが0になるまで待ちます。
3. 今回のEEPROMアドレスをEEPROMアドレスレジスタ(EEAR)に書きます。(任意、省略可)
4. 今回のEEPROMデータをEEPROMデータレジスタ(EEDR)に書きます。(任意、省略可)
5. EEPROM制御レジスタ(EECR)のEEPROM主プログラム許可(EEMPE)ビットに1を、EEPROMプログラム許可(EEPE)ビットに0を同時に書きます。
6. EEMPEビット設定後4クロック周期内にEEPROMプログラム許可(EEPE)ビットへ論理1を書きます。

CPUがフラッシュメモリ書き込み中、EEPROMはプログラム(書き込みが)できません。ソフトウェアは新規EEPROM書き込みを始める前にフラッシュメモリのプログラミングが完了されていることを検査しなければなりません。2.はソフトウェアがフラッシュメモリをプログラム(書き込みを)することをCPUに許すポートローダを含む場合だけ関係します。フラッシュメモリが決してCPUによって更新されないなら、2.は省略できます。ポートプログラミングについての詳細に関しては179頁の「[ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング](#)」をご覧ください。

**警告:** 手順5.と6.間の割り込みはEEPROM主プログラム許可が時間超過するため、書き込み周期失敗になります。EEPROMをアクセスする割り込みルーチンが他のEEPROMアクセスを中断し、EEARかEEDRが変更されると、中断したEEPROMアクセスを失敗させます。これらの問題を避けるため、全ての手順中、[ステータスレジスタ\(SREG\)の全割り込み許可\(I\)ビット](#)は解除(0)されていることが推奨されます。

書き込み(プログラミング)アクセス時間が経過されると、EEPROMプログラム許可(EEPE)ビットはハードウェアによって解除(0)されます。使用者ソフトウェアは次バイトを書く前にこのビットをポーリングし、0を待つことができます。EEPEが設定(1)されてしまうと、次の命令が実行される前にCPUは2周期停止されます。

● ビット0 – EERE : EEPROM読み込み許可 (EEPROM Read Enable)

EEPROM読み込み許可信号(EERE)はEEPROMへの読み込みストローブです。EEARに正しいアドレスが設定されると、EEPROM読み出しを起動するためにEEREビットは1を書かれなければなりません。EEPROM読み出しアクセスは(その)1命令で行われ、要求したデータは直ちに利用できます。EEPROMが読まれるとき、次の命令が実行される前にCPUは4周期停止されます。

使用者は読み込み操作を始める前にEEPEビットをポーリングすべきです。書き込み(プログラム)操作実行中の場合、[EEPROMアドレスレジスタ\(EEAR\)](#)の変更もEEPROM読み込みもできません。

EEPROMアクセスの時間に校正済み内蔵RC発振器が使われます。**表8-2.**はCPUからのEEPROMアクセスに対する代表的な書き込み時間を示します。

表8-2. EEPROM書き込み時間

項目	校正付き内蔵RC発振器周期数	Typ
EEPROM書き込み(CPU)	26,368	3.3ms

次のコード例はアセンブリ言語とC言語でのEEPROM消去、書き込み、または非分離書き込み関数を示します。本例は(例えば全割り込み禁止によって)割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。本例はソフトウェア内にフラッシュポートローダが無い前提であります。そのようなコードが存在する場合、EEPROM書き込み関数は何れかが実行するSPM命令の完了も待たねばなりません。(訳注:共通性から次例は補足修正しています。)

#### アセンブリ言語プログラム例

```

EEPROM_WR: SBIC    EECR, EEEPE          ; EEPROMプログラミング完了ならばスキップ
           RJMP    EEPROM_WR          ; 以前のEEPROMプログラミング完了まで待機
;
LDI      R19, (0<<EEP1) | (0<<EEP0)   ; プログラミング種別値取得(本例は非分離)
OUT     EECR, R19          ; 対応プログラミング種別設定
OUT     EEARH, R18          ; EEPROMアドレス上位バイト設定
OUT     EEARL, R17          ; EEPROMアドレス下位バイト設定
OUT     EEDR, R16          ; EEPROM書き込み値を設定
SBI      EECR, EEMPE        ; EEPROM主プログラム許可ビット設定
SBI      EECR, EEEPE        ; EEPROMプログラミング開始(プログラム許可ビット設定)
RET
;
```

#### C言語プログラム例

```

void EEPROM_write(unsigned int uiAddress, unsigned char ucData)
{
    while(EECR & (1<<EEPE));
    EECR = (0<<EEP1) | (0<<EEP0);
    EEAR = uiAddress;
    EEDR = ucData;
    EECR |= (1<<EEMPE);
    EECR |= (1<<EEPE);
}
;
```

**注:** 10頁の「コード例について」をご覧ください。

次のコード例はアセンブリ言語とC言語でのEEPROM読み込み関数を示します。本例は割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。

#### アセンブリ言語プログラム例

```

EEPROM_RD: SBIC    EECR, EEEPE          ; EEPROMプログラミング完了ならばスキップ
           RJMP    EEPROM_RD          ; 以前のEEPROMプログラミング完了まで待機
;
OUT     EEARH, R18          ; EEPROMアドレス上位バイト設定
OUT     EEARL, R17          ; EEPROMアドレス下位バイト設定
SBI      EECR, EERE         ; EEPROM読み出し開始(読み込み許可ビット設定)
IN      R16, EEDR          ; EEPROM読み出し値を取得
RET
;
```

#### C言語プログラム例

```

unsigned char EEPROM_read(unsigned int uiAddress)
{
    while(EECR & (1<<EEPE));
    EEAR = uiAddress;
    EECR |= (1<<EERE);
    return EEDR;
}
;
```

**注:** 10頁の「コード例について」をご覧ください。

#### 8.6.4. GPIO2 – 汎用I/Oレジスタ2 (General Purpose I/O Register 2)

ビット	7	6	5	4	3	2	1	0	
\$2B (\$4B)	(MSB)								(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### 8.6.5. GPIO1 – 汎用I/Oレジスタ1 (General Purpose I/O Register 1)

ビット	7	6	5	4	3	2	1	0	
\$2A (\$4A)	(MSB)								(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### 8.6.6. GPIO0 – 汎用I/Oレジスタ0 (General Purpose I/O Register 0)


ビット	7	6	5	4	3	2	1	0	
\$1E (\$3E)	(MSB)								(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

## 9. システム クロックとクロック選択

### 9.1. クロック系統とその配給

図9-1はAVR内の主要なクロック系統とその配給を示します。全てのクロックが与えられた時間有効である必要はありません。消費電力低減のため、29頁の「電力管理と休止形態」で記述される各種休止形態の使用によって、使われない部分のクロックを停止することができます。クロック系統は以下で詳細に示されます。

図9-1. クロックの配給



#### 9.1.1. CPU クロック – clkCPU

CPUクロックはAVRコアの動作と関係する系統の部分に配給されます。このような部分の例は汎用レジスタファイル、ステータスレジスタ、スタックポインタを保持するデータメモリです。CPUクロックの停止はコアが一般的な操作や計算を実行することを禁止します。

#### 9.1.2. I/O クロック – clkI/O

I/Oクロックはタイマ/カウンタ、SPI、USARTのようなI/O部の大部分で使われます。I/Oクロックは外部割り込み部でも使われますが、いくつかの外部割り込みは例えI/Oクロックが停止されても検出されることをこのように割り込みに許す非同期論理回路によって検出されることに注意してください。2線直列I/F(TWI)部のアドレス認証はclkI/Oが停止される時に非同期に実行され、全休止形態でTWIアドレス受信を可能とすることにも注意してください。

#### 9.1.3. フラッシュ クロック – clkFLASH

フラッシュクロックはフラッシュメモリインターフェースの動作を制御します。このフラッシュクロックは常にCPUクロックと同時に活動します。

#### 9.1.4. 非同期タイマ クロック – clkASY

非同期タイマクロックは外部32kHzクロック用クリスタルから直接的にクロック駆動されるのを非同期タイマ/カウンタに許します。この専用クロック範囲はデバイスが休止形態の時でも、このタイマ/カウンタの実時間計数器としての使用を許します。

#### 9.1.5. A/D変換クロック – clkADC

A/D変換器には専用のクロック範囲が提供されます。これはデジタル回路によって生成された雑音を低減するためにCPUとI/Oクロックの停止を許します。これはより正確なA/D変換結果を与えます。

## 9.2. クロック元

このデバイスには右で示されるようにフラッシュヒューズビットによって選択可能な後続のクロック元選択があります。選択したクロック元からのクロックはAVRクロック発生器への入力で、適切な単位部へ配給されます。

表9-1. クロック元選択

クロック元	CKSEL3~0
外部クリスタル低電力発振器	1111~1000
外部クリスタル全振幅発振器	0111~0110
外部低周波数クリスタル発振器	0101~0100
128kHz内部(WDT)発振器	0011
校正付き内蔵RC発振器	0010
外部クロック信号	0000
(予約)	0001

注: 1=非プログラム、0=プログラム

### 9.2.1. 既定のクロック元

このデバイスは8.0MHzの校正付き内蔵RC発振器でCKDIV8ヒューズがプログラム(0)され、結果として1.0MHzのシステムクロックで出荷されます。起動時間は計時完了周期が許可され、最大に設定されます。(CKSEL=0010, SUT=10, CKDIV8=プログラム(0)) この既定設定は全ての使用者が実装または並列書き込み器を使って、それらを希望したクロック元設定にできることを保証します。

### 9.2.2. クロック起動手順

何れのクロック元も発振を開始するための充分なVCCと、それが安定であると考えられるのに先立って、最低発振周期数が必要です。

充分なVCCを保証するため、その他全てのリセット元によりデバイスリセットが開放された後、デバイスは起動遅延時間( $t_{TOUT}$ )の内部リセットを発生します。[34頁](#)からの「システム制御とりセット」は、この内部リセットに対する起動条件を記述します。この遅延( $t_{TOUT}$ )はウォッチドッグ発振器で計時され、遅延周期数はSUTとCKSELヒューズによって設定されます。選択可能な遅延は[表9-2](#)で示されます。[220頁](#)の「代表特性」で示されるように、ウォッチドッグ発振器の周波数は電圧に依存します。

遅延の主な目的はAVRが最小VCCを印加されるまでAVRをリセットに保つことです。この遅延は実電圧を監視しませんので、VCC上昇時間より長い遅延を選ぶことが必要とされるべきです。これが不可能な場合、内部または外部の低電圧検出回路(BOD)が使われるべきです。BOD回路がリセットを開放する前に充分なVCCを保証するでしょうから、起動遅延時間は禁止され得ます。低電圧検出回路(BOD)なしでの起動遅延時間の禁止は推奨されません。

この発振器はクロックが安定と考えられるのに先立って最低クロック数を発振することを必要とされます。内部リプルカウンタは発振器の出力クロックを監視し、与えられたクロック周期数に対して内部リセットを活性(有効)に保ちます。このリセットはその後に開放され、デバイスが実行を開始します。推奨発振器起動時間はクロック種別に依存し、外部的に印加されたクロックに対する6周期から、低周波数クリスタルに対する32K周期まで変化します。

クロックについての起動手順は計時完了遅延とデバイスがリセットから起動する時の起動時間の両方を含みます。[パワーダウン](#)または[パワーセーブ](#)から起動するとき、VCCは充分な電圧であると認識され、起動時間だけが含められます。

### 9.2.3. 発振子/振動子接続


XTAL1とXTAL2は[図9-2](#)で示されるように、チップ上の発振器としての使用に設定できる反転増幅器の各々、入力と出力です。クリスタル発振子またはセラミック振動子のどちらでも使えます。

C1とC2はクリスタル発振子とセラミック振動子の両方に關して常に等しくすべきです。コンデンサの最適値は使うクリスタル発振子やセラミック振動子、浮遊容量の量、その環境の電磁雑音に依存します。セラミック振動子に対しては製造業者によって与えられたコンデンサ値が使われるべきです。

表9-2. WDT発振器の代表計時完了値、周期数

VCC=3.0V	VCC=5.0V	周期数
0ms	0ms	0
4.3ms	4.1ms	512
69ms	65ms	8K (8192)

図9-2. クリスタル発振子接続図



### 9.3. クリスタル用低電力発振器

この発振器はXTAL2出力上の電圧振幅を減少した低電力発振器です。これは最低消費電力を与えますが、他のクロック入力を駆動する能力はなく、雑音が多い環境で、より雑音の影響を受け易くなります。これらの場合には「[クリスタル用全振幅発振器](#)」を参照してください。

クリスタル発振子使用に対するコンデンサ選択について、初期の指針のいくつかは表9-3で与えられます。23頁の「[発振子/振動子接続](#)」で記載されるように接続されるべきです。

低電力発振器は示された周波数範囲で各々最適化された3つの異なる種別で動作できます。この動作種別は表9-3で示されるようにCKSEL3~1ヒューズによって選択されます。

CKSEL0ヒューズはSUT1,0ヒューズと共に表9-4で示されるように起動時間を選択します。

表9-3. 低電力クリスタル用発振器動作種別

CKSEL3~1	周波数範囲	推奨C1,2容量
100 (注1)	0.4~0.9MHz	-
101	0.9~3.0MHz	12~22pF
110	3.0~8.0MHz	12~22pF
111	8.0~16MHz	12~22pF

注: これは各周波数範囲に対する推奨CKSEL設定です。

注: 周波数が仕様(VCC依存)超の場合、CKDIV8=0が可能ですが、分周後クロックが仕様内であることを保証せねばなりません。

注1: 本選択はクリスタル発振子ではなく、セラミック振動子でのみ使われるべきです。

表9-4. クリスタル発振子/セラミック振動子用低電力発振器起動遅延時間選択表

CKSEL0	SUT1,0	パワーダウン、パワーセーブからの起動遅延時間	リセットからの付加遅延時間 (VCC=5.0V)	推奨使用法
0	0 0	258×CK (注1)	14×CK+4.1ms	外部セラミック振動子、高速上昇電源
	0 1	258×CK (注1)	14×CK+65ms	外部セラミック振動子、低速上昇電源
	1 0	1K×CK (注2)	14×CK	外部セラミック振動子、低電圧検出(BOD)リセット許可
	1 1	1K×CK (注2)	14×CK+4.1ms	外部セラミック振動子、高速上昇電源
1	0 0	1K×CK (注2)	14×CK+65ms	外部セラミック振動子、低速上昇電源
	0 1	16K×CK	14×CK	外部クリスタル発振子、低電圧検出(BOD)リセット許可
	1 0	16K×CK	14×CK+4.1ms	外部クリスタル発振子、高速上昇電源
	1 1	16K×CK	14×CK+65ms	外部クリスタル発振子、低速上昇電源

注1: これらの選択はデバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だけ使われるべきです。これらの選択はクリスタル発振子用ではありません。

注2: これらの選択はセラミック振動子での使用を意図され、起動での周波数安定性を保証します。デバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使えます。

### 9.4. クリスタル用全振幅発振器

この発振器はXTAL2出力上で供給電圧端振幅にする全振幅発振器です。これは雑音が多い環境や他のクロック入力を駆動するのに適します。消費電流は「[クリスタル用低電力発振器](#)」より多くなります。全振幅クリスタル発振器がVCC=2.7~5.5Vに対してのみ動作することに注意してください。

クリスタル発振子使用に対するコンデンサ選択について、初期の指針のいくつかは表9-5で与えられます。クリスタル発振子は23頁の「[発振子/振動子接続](#)」で記載されるように接続されるべきです。

このこの動作種別は表9-5で示されるようにCKSEL3~1ヒューズによって選択されます。

CKSEL0ヒューズはSUT1,0ヒューズと共に表9-6で示されるように起動時間を選択します。

表9-5. 全振幅クリスタル用発振器動作種別

CKSEL3~1	周波数範囲	推奨C1,2容量
011	0.4~20MHz	12~22pF

注: 周波数が仕様(VCC依存)超の場合、CKDIV8=0が可能ですが、分周後クロックが仕様内であることを保証せねばなりません。

表9-6. クリスタル発振子/セラミック振動子用全振幅発振器起動遅延時間選択表

CKSEL0	SUT1,0	パワーダウン、パワーセーブからの起動遅延時間	リセットからの付加遅延時間 (VCC=5.0V)	推奨使用法
0	0 0	258×CK (注1)	14×CK+4.1ms	外部セラミック振動子、高速上昇電源
	0 1	258×CK (注1)	14×CK+65ms	外部セラミック振動子、低速上昇電源
	1 0	1K×CK (注2)	14×CK	外部セラミック振動子、低電圧検出(BOD)リセット許可
	1 1	1K×CK (注2)	14×CK+4.1ms	外部セラミック振動子、高速上昇電源
1	0 0	1K×CK (注2)	14×CK+65ms	外部セラミック振動子、低速上昇電源
	0 1	16K×CK	14×CK	外部クリスタル発振子、低電圧検出(BOD)リセット許可
	1 0	16K×CK	14×CK+4.1ms	外部クリスタル発振子、高速上昇電源
	1 1	16K×CK	14×CK+65ms	外部クリスタル発振子、低速上昇電源

**注1:** これらの選択はデバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だけ使われるべきです。これらの選択はクリスタル発振子用ではありません。

**注2:** これらの選択はセラミック振動子での使用を意図され、起動での周波数安定性の保証します。デバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使えます。

## 9.5. 低周波数クリスタル用発振器

低周波数クリスタル用発振器は時計用32.768kHzクリスタルでの使用に最適化されています。クリスタル選択時、負荷容量とクリスタルの等価直列抵抗(ESR)が考慮されなければなりません。両値はクリスタル販売業者によって指定されます。ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの発振器は非常に低い電力消費用に最適化されており、故にクリスタル選択時、9pFと12.5pFでの推奨最大ESRについては表9-7をご覧ください。

低周波数クリスタル用発振器は各TOSCピンに於いて右下の表で見られる内部負荷容量を提供します。

表9-7. 時計用32.768kHzクリスタル用推奨最大ESR

クリスタル負荷容量 (CL:pF)	最大ESR (kΩ) (注1)
9.0	65
12.5	30

**注1:** 最大ESRは特性を基にした代表値です。

表9-8. 低周波数クリスタル用発振器内部容量

32kHz発振器形式	容量 (pF)	
	TOSC1	TOSC2
システム クロック用発振器	18	8
タイマ/カウンタ用発振器	6	6

各TOSCピンで必要とする容量(Ce+Ci)は次式を使って計算できます。

$$Ce + Ci = 2 \times CL - Cs$$

Ce : 19頁の図9-2で記述されるような任意の外部容量です。

Ci : 表9-8.でのピン容量です。

CL : クリスタル製造業者によって指定された32.768kHzクリスタル用の負荷容量です。

Cs : 1つのTOSCピンに対する総浮遊容量です。

表9-8.で与えられたものより高い指定負荷容量(CL)のクリスタルは23頁の図9-2.で記述するように付加外部容量(コンデンサ)が必要です。

32.768kHzクリスタル用の適切な負荷容量を見つけるにはクリスタルのデータシートを参照してください。

この発振器が選択されると、起動時間は表9-9.で示されるようにSUTヒューズとCKSEL0ヒューズによって決定されます。

図9-3. クリスタル発振子接続図




表9-9. 低周波数クリスタル発振器起動遅延時間選択表

CKSEL0	SUT1,0	パワーダウン、パワーセーブからの起動遅延時間	リセットからの付加遅延時間 (VCC=5.0V)	推奨使用法
0	0 0	1K×CK (注1)	14×CK	低電圧検出(BOD)リセット許可
	0 1	1K×CK (注1)	14×CK+4.1ms	高速上昇電源
	1 0	1K×CK (注1)	14×CK+65ms	低速上昇電源
	1 1			(予約)
1	0 0	32K×CK	14×CK	低電圧検出(BOD)リセット許可
	0 1	32K×CK	14×CK+4.1ms	高速上昇電源
	1 0	32K×CK	14×CK+65ms	低速上昇電源
	1 1			(予約)

**注1:** これらの選択は応用にとって起動での周波数安定性が重要でない場合だけ使われるべきです。

## 9.6. 校正付き内蔵RC発振器

既定による校正された内蔵RC発振器は概ね8.0MHzのクロックを供給します。電圧と温度に依存しますが、このクロックは使用者によって高精度な校正ができます。より多くの詳細については214頁の表29-10と、233頁、250頁、267頁、284頁、301頁、318頁、335頁の「内部発振器周波数」をご覧ください。このデバイスはCKDIV8ヒューズがプログラム(0)で出荷されます。より多くの詳細については27頁の「システム クロック前置分周器」をご覧ください。

このクロックは表9-10で示されるようにCKSELヒューズのプログラミングによってシステムクロックとして選択できます。選択したなら、外部部品なしで動作します。リセット中、ハードウェアが発振校正(OSCCAL)レジスタに予めプログラムされた校正值バイトを設定し、これによってRC発振器を自動的に校正します。この校正の精度は214頁の表29-10で工場校正として示されます。

ソフトウェアからOSCCALレジスタを変更することによって(「OSCCAL - 発振校正レジスタ」参照)、工場校正を使うよりも高い精度を得ることができます。この校正の精度は表29-10で使用者校正として示されます。

この発振器がチップ(システム)クロックとして使われるとき、ウォッチドッグ発振器は未だウォッチドッグ タイマとリセット付加遅延タイマに使われます。予め設定された校正值のより多くの情報については191頁の「校正バイト」項をご覧ください。

この発振器が選択されると、起動時間は表9-11で示されるようにSUTヒューズによって決定されます。

表9-10. 校正付き内蔵RC発振器動作種別

CKSEL3~0	周波数範囲 (MHz)
0 0 1 0	7.3~8.1

注: デバイスはこの選択で出荷されます。

注: この8MHz周波数がデバイス仕様(VCCに依存)を越える場合、内部周波数を8分周するためにCKDIV8ヒューズをプログラム(0)にできます。

表9-11. 校正付き内蔵RC発振器用起動遅延時間選択表

SUT1,0	パワーダウン、パワーセーブからの起動遅延時間	リセットからの付加遅延時間 (VCC=5.0V)	推奨使用法
0 0	6×CK	14×CK	低電圧検出リセット(BOD)許可
0 1	6×CK	14×CK+4.1ms	高速上昇電源
1 0 (注1)	6×CK	14×CK+65ms	低速上昇電源
1 1			(予約)

注1: デバイスはこの選択で出荷されます。

## 9.7. 128kHz内部発振器

128kHz内部発振器は128kHzのクロックを供給する低電力発振器です。この周波数は3V,25°Cでの公称値です。このクロックは表9-12で示されるようにCKSELヒューズを'0011'にプログラミング(設定)することによってシステムクロックとして選択できます。

このクロック元が選択されると、起動時間は表9-13で示されるようにSUTヒューズによって決定されます。

表9-12. 128kHz内部発振器動作種別

CKSEL3~0	公称周波数
0 0 1 1	128kHz

注: 128kHz発振器は超低電力クロック元で、高精度用に設計されていないことに注意してください。

表9-13. 128kHz内部発振器用起動遅延時間選択表

SUT1,0	パワーダウン、パワーセーブからの起動遅延時間	リセットからの付加遅延時間	推奨使用法
0 0	6×CK	14×CK	低電圧検出(BOD)リセット許可
0 1	6×CK	14×CK+4ms	高速上昇電源
1 0	6×CK	14×CK+64ms	低速上昇電源
1 1			(予約)

## 9.8. 外部クロック信号

外部クロック元からデバイスを駆動するには、XTAL1が図9-4で示されるように駆動されるべきです。外部クロックでデバイスを走行するためにはCKSELヒューズが'0000'にプログラム(設定)されなければなりません(表9-14参照)。

このクロック元が選択されると、起動時間は表9-15で示されるようにSUTヒューズによって決定されます。

表9-14. 外部クロック信号動作種別

CKSEL3~0	周波数範囲
0 0 0 0	0~20MHz

図9-4. 外部クロック信号駆動接続図




表9-15. 外部クロック信号駆動用起動遅延時間選択表

SUT1,0	パワーダウン、パワーセーブからの起動遅延時間	リセットからの付加遅延時間 (VCC=5.0V)	推奨使用法
0 0	6×CK	14×CK	低電圧検出(BOD)リセット許可
0 1	6×CK	14×CK+4.1ms	高速上昇電源
1 0	6×CK	14×CK+65ms	低速上昇電源
1 1			(予約)

外部クロックを供給するとき、MCUの安定な動作を保証するために供給したクロック周波数の急な変化を避けることが必要とされます。或るクロック周期から次への2%より大きな周波数変化は予測されない事態を引き起こします。このようなクロック周波数での変化中、MCUはリセットに保たれるのを保証することが必要とされます。

システムクロック前置分周器が安定な動作を保証しながら、内部クロック周波数の実行時変更の実現に使えることに注意してください。詳細については「システムクロック前置分周器」を参照してください。

## 9.9. タイマ/カウンタ用発振器

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは低周波数クリスタル用発振器とタイマ/カウンタ用発振器に対して同じクリスタル用発振器を使います。この発振器とクリスタルの必要条件については25頁の「低周波数クリスタル用発振器」をご覧ください。

このデバイスは時計用32.768kHzクリスタルまたは外部クロック元でタイマ/カウンタ2を駆動できます。詳細については23頁の「発振子/振動子接続」をご覧ください。

TOSC1への外部クロック印加は非同期状態レジスタ(ASSR)内の外部クロック許可(EXCLK)ビットが論理1を書かれる場合に行えます。32.768kHzクリスタルに代わる入力として外部クロックを選択する更なる記述については102頁の「タイマ/カウンタの非同期動作」をご覧ください。

## 9.10. クロック出力緩衝部(外部クロック出力)

このデバイスはシステムクロックをCLKOピンに出力できます。この出力を許可するには、CKOUTヒューズがプログラム(0)されなければなりません。この動作はチップのクロックがシステム上の他の回路を駆動する時用です。このヒューズがプログラム(0)されると、I/Oピンの標準動作は無視され、このクロックはリセット中も出力されます。クロックがCLKOで出力されるとき、校正付き内蔵RC発振器を含む何れのクロック元も選択できます。システムクロック前置分周器が使われる場合、分周されたシステムクロックが出力されます。

## 9.11. システムクロック前置分周器

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pはシステムクロック前置分周器を持ち、システムクロックは「CLKPR - クロック前置分周レジスタ」の設定によって分周できます。この特徴(機能)は必要とされる処理能力が低い時の消費電力削減に使えます。これは全クロック種別で使え、CPUと全同期周辺機能のクロック周波数に影響を及ぼします。clkCPU、clkFLASH、clkI/O、clkADCは表9-16で示された値によって分周されます。

前置分周器設定間を切り替えるとき、システムクロック前置分周器は中間(経過途中)の周波数が直前の設定に対応するクロック周波数または新規設定に対応するクロック周波数のどちらよりも高くなり、クロック系で不具合が起きないことを保証します。

前置分周器として実行するリプルカウンタは分周されないクロック周波数で走行し、CPUのクロック周波数より速いかもしれません。従って例え(カウンタ値が)読めるとしても、前置分周器の状態を決めるることはできず、1から他へのクロック分周値切り替えを行う正確な時間は必ずしも予測できません。CLKPS値が書かれる時から新規クロック周波数が活性(有効)になる前にT1+T2～T1+2×T2間かかります。この間で2つの有効なクロック端が生成されます。ここでのT1は直前のクロック周期、T2は新規前置分周器設定に対応する周期です。

予期せぬクロック周波数の変更を防ぐため、CLKPSビットの変更は次の特別な書き込み手順に従わなければなりません。

1. クロック分周値変更許可(CLKPCE)ビットに1、CLKPR内の他の全ビットに0を書きます。
2. (次からの)4周期以内にCLKPCEビットを0とする欲したCLKPS値を書きます。

前置分周器設定変更時、書き込み手続きが割り込まれないことを保証するため、割り込みは禁止されなければなりません。

## 9.12. クロック関係用レジスタ

### 9.12.1. OSCCAL – 発振校正レジスタ (Oscillator Calibration Register)

ビット (\$66)	7	6	5	4	3	2	1	0	OSCCAL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	デバイス固有の校正値								

- ビット7~0 – CAL7~0 : 発振校正值 (Oscillator Calibration Value)

発振校正レジスタは発振器周波数の偏差処理を省くための内蔵発振器の調整に使われます。チップのリセット中、214頁の表29-10で指定されるように工場で校正された周波数を与える、予めプログラムされた値が本レジスタへ自動的に書かれます。応用ソフトウェアは発振器周波数を変更するために、このレジスタに書くことができます。この発振器は表29-10で指定される周波数に校正できます。この範囲外への校正は推奨されません。

この発振器はフラッシュメモリとEEPROMの書き込みアクセス時間に使われ、これらの書き込み時間はそれに応じて影響されることに注意してください。フラッシュメモリまたはEEPROMが書かれる場合、8.8MHzより高く校正してはいけません。そうでなければ、フラッシュメモリまたはEEPROM書き込みは失敗するかもしれません。

CAL7ビットは発振器に対する操作範囲を決めます。このビットの(0)設定は低周波数範囲になり、(1)設定は高周波数範囲になります。この2つの周波数範囲は重複し、別の言葉では、OSCCAL=\$7F設定はOSCCAL=\$80設定より高い周波数になります。

CAL6~0ビットは選択した範囲内の周波数調整に使われます。\$00設定はその範囲の最低周波数になり、\$7F設定はその範囲の最高周波数になります。

### 9.12.2. CLKPR – クロック前置分周レジスタ (Clock Prescale Register)

ビット (\$61)	7	6	5	4	3	2	1	0	CLKPR
Read/Write	CLKPCE	–	–	–	CLKPS3	CLKPS2	CLKPS1	CLKPS0	
初期値	0	0	0	0	内容参照	内容参照	内容参照	内容参照	

- ビット7 – CLKPCE : クロック分周値変更許可 (Clock Prescaler Change Enable)

CLKPSビットの変更を許可するためにCLKPCEビットは論理1を書かれなければなりません。CLKPCEビットは同時にCLKPRの他の全ビットが0を書かれる時だけ更新されます。CLKPCEは書き込み後4クロック周期またはCLKPSビット書き込み時、ハードウェアによって解除(0)されます。この制限時間(4クロック周期)内のCLKPCEビット再書き込みは制限時間の延長もCLKPCEビットの解除(0)も行いません。

- ビット3~0 – CLKPS3~0 : クロック分周値選択 (Clock Prescaler Select Bits 3~0)

これらのビットは選択したクロック元と内部システムクロック間の分周値を定義します。これらのビットは応用の必要条件に合わせた各種クロック周波数を実行時に書けます。分周値が使われると、分周器はMCUへの主クロックを分周し、全ての同期周辺機能の速度が減じられます。分周値は表9-16で与えられます。

CKDIV8ヒューズがCLKPSビットの初期値を決めます。CKDIV8が非プログラム(1)にされると、CLKPSビットは'0000'にリセットされます。CKDIV8がプログラム(0)されると、CLKPSビットは起動時に8分周を与える'0011'にリセットされます。現在の動作条件でデバイスの最高周波数より高い周波数のクロック元を選択した場合、この機能が使われるべきです。CKDIV8ヒューズ設定に拘らず、どの値もCLKPSビットへ書くことに注意してください。応用ソフトウェアは現在の動作条件でデバイスの最高周波数より高い周波数のクロック元を選択した場合、充分な分周値が選択されることを保証しなければなりません。このデバイスはCKDIV8ヒューズがプログラム(0)で出荷されます。

表9-16. クロック前置分周器選択

CLKPS3	0				1				
CLKPS2	0		1		0		1		
CLKPS1	0	1	0	1	0	1	0	1	
CLKPS0	0	1	0	1	0	1	0	1	
分周値(数)	1	2	4	8	16	32	64	128	256 (予約)

## 10. 電力管理と休止形態

### 10.1. 概要

休止形態は応用でMCU内の未使用部を一時停止することを可能にし、それによって節電します。AVRは応用で必要な消費電力に仕立てることを使用者に許す様々な休止形態を提供します。

許可したなら、低電圧検出器(BOD)は休止期間中、電源電圧を積極的に監視します。更なる節電のため、いくつかの休止形態種別でBODを禁止することが可能です。より多くの詳細については以降の「[低電圧検出器\(BOD\)禁止](#)」をご覧ください。

### 10.2. 休止形態種別

22頁の図9-1.はATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの各種クロック系統とその配給を示します。この図は適切な休止形態を選択する助けになります。表10-1.は異なる休止形態、起動元、BOD禁止の可能性を示します。

表10-1. 各休止形態に於ける動作クロック範囲と復帰起動要因

休止種別	動作クロック範囲					動作発振器		復帰起動要因(割り込み)							ソフトウェア BOD 禁止
	clkCPU	clkFLASH	clkIO	clkADC	clkASY	主クロック 供給元	タイマ用 発振器	INT2~0 ピン変化 割り込み	TWI アドレス 一致	タイマ/ カウンタ2	SPM EEPROM 操作可	A/D 変換 完了	ウォッチ ドッグ	その他 I/O	
アイドル	○	○	○	○	○	○	②	○	○	○	○	○	○	○	
A/D変換雑音低減			○	○	○	○	②	○	○	○	○	○	○	○	
パワーダウン								○	○				○		○
パワーセーブ					○		②	○	○	○			○		○
スタンバイ(注1)						○		○	○				○		○
拡張スタンバイ(注1)				②	○	②		○	○	○			○		○

注1: クロック元として外部クリスタル発振子またはセラミック振動子が選択された場合です。

② タイマ/カウンタ2非同期状態レジスタ(ASSR)の非同期クロック(AS2)ビットが設定(1)された場合です。

休止形態の何れかへ移行するには**休止形態制御レジスタ(SMCR)**の**休止許可(SE)**ビットが論理1を書かれ、**SLEEP**命令が実行されなければなりません。SMCRの**休止種別選択(SM2~0)**ビットは**SLEEP**命令によって活性(有効)にされる休止形態のどれかを選びます。一覧については32頁の表10-2.をご覧ください。

MCUが休止形態中に許可した割り込みが起こると、MCUは起動します。その時にMCUは起動時間に加えて4周期停止され、割り込みループを実行し、そして**SLEEP**命令の次の命令から実行を再開します。デバイスが休止から起動するとき、レジスタファイルとSRAMの内容は変えられません。休止形態中にリセットが起こると、MCUは起動し、リセットベクタから実行します。

### 10.3. 低電圧検出器(BOD)禁止 (注: ATmega164PA/324PA/644PA/1284Pでだけ利用可能です。)

低電圧検出器(BOD)が190頁の表28-3.のBODLEVELヒューズによって許可されていると、BODは休止期間中に電源電圧を活発に監視します。節電のため、休止形態のいくつかに対してソフトウェアによってBODを禁止することが可能です。表10-1.をご覧ください。この休止形態電力消費はBODがヒューズによって全面的に禁止される時と同じ水準になるでしょう。BODがソフトウェアで禁止される場合、BOD機能は休止形態移行後、直ちにOFFされます。休止からの起動復帰で、BODは再び自動的に許可されます。これは休止期間中にVCCレベルが落ちた場合の安全な動作を保証します。

BODが禁止されてしまうと、MCUがコードの実行を継続する前にBODが正しく動作することを保証するために、休止形態からの起動時間は概ね60μsになります。

BOD禁止はMCU制御レジスタ(MCUCR)のビット6、**BOD休止(BODS)**ビットによって制御されます。32頁の「**MCUCR – MCU制御レジスタ**」をご覧ください。このビットへの1書き込みは関連する休止形態でのBODをOFFにし、一方このビットの0はBOD活動(有効)を保ちます。既定設定はBOD活動維持、換言するとBODSは0に設定です。

BODSビットへの書き込みは許可ビットと時間制限手順によって制御されます。32頁の「**MCUCR – MCU制御レジスタ**」をご覧ください。

## 10.4. アイドル動作

休止種別選択(SM2~0)ビットが'000'を書かれるとき、**SLEEP**命令はMCUをアイドル動作へ移行させ、CPUを停止しますが、SPI、USART、アナログ比較器、A/D変換器、2線直列インターフェース、タイマ/カウンタ、ウォッチドッグ、割り込み機構の継続動作を許します。この休止形態は基本的にclkCPUとclkFLASHを停止する一方、他のクロックに走行を許します。

アイドル動作はMCUにタイマ溢れやUSARTの送信完了などの内部割り込みだけでなく、外部で起動された割り込みからの起動も可能になります。アナログ比較器割り込みからの起動が必要とされないなら、**アナログ比較器制御/状態レジスタ(ACSR)**の**アナログ比較器禁止(ACD)ビット**を設定(1)することによってアナログ比較器を電源断にできます。これはアイドル動作での消費電力を削減します。A/D変換が許可されるなら、この動作に移行すると変換が自動的に始まります。

## 10.5. A/D変換雑音低減動作

SM2~0ビットが'001'を書かれるとき、**SLEEP**命令はMCUをA/D変換雑音低減動作へ移行させ、CPUを停止しますが、A/D変換器、外部割り込み、2線直列インターフェースのアドレス監視、タイマ/カウンタ2、ウォッチドッグの(許可されていれば)継続動作を許します。この休止形態は基本的にclkI/O、clkCPU、clkFLASHを停止する一方、他のクロックに走行を許します。

これはA/D変換に対する雑音環境を改善し、より高い分解能の測定を可能にします。A/D変換器が許可されているなら、この動作に移行すると変換が自動的に始まります。A/D変換完了割り込みからの他、外部リセット、ウォッチドッグシステムリセット、ウォッチドッグ割り込み、低電圧検出(BOD)リセット、2線直列インターフェースのアドレス一致割り込み、タイマ/カウンタ2の割り込み、SPM/EEPROM操作可割り込み、INT2~0の外部レベル割り込み、ピン変化割り込みだけが、A/D変換雑音低減動作からMCUを起動できます。

## 10.6. パワーダウン動作

SM2~0ビットが'010'を書かれると、**SLEEP**命令はMCUをパワーダウン動作へ移行させます。この動作では外部発振器が停止される一方で、外部割り込み、2線直列インターフェースのアドレス監視、ウォッチドッグ機能は(許可されていれば)継続して動作します。外部リセット、ウォッチドッグリセット、低電圧検出(BOD)リセット、2線直列インターフェースのアドレス一致割り込み、INT2~0の外部レベル割り込み、ピン変化割り込みだけがMCUを起動できます。この休止形態は基本的に生成した全てのクロックを停止し、非同期部の動作だけを許します。

レベルで起動した割り込みがパワーダウン動作からの復帰に使われる場合、MCUを起動するためには変更したレベルが一定時間保持されなければならないことに注意してください。詳細については[44頁の「外部割り込み」](#)を参照してください。

パワーダウン動作から起動するとき、起動条件が起きてから起動の効果が現れるまで遅延があります。これは停止されてしまっている後の再始動と安定になることをクロックに許します。この起動(遅延)時間は[22頁の「クロック元」](#)で記述されるように、リセット遅延時間を定義するのと同じ[CKSELヒューズ](#)によって定義されます。

## 10.7. パワーセーブ動作

SM2~0ビットが'011'を書かれると、**SLEEP**命令はMCUをパワーセーブ動作へ移行させます。この動作は(次の)1つの例外を除いてパワーダウン動作と同じです。

タイマ/カウンタ2が許可される場合、それらは休止中も走行(動作)を維持します。**ステータスレジスタ(SREG)**の全割り込み許可(I)ビットが設定(1)され、**タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)**の**タイマ/カウンタ2溢れ割り込み許可(TOIE2)**ビットまたは**比較x割り込み許可(OCIE2x)**ビットが設定(1)されるなら、デバイスは対応するどの割り込みからでも起動できます。

タイマ/カウンタ2が走行(動作)しないなら、パワーダウン動作をパワーセーブ動作の代わりにすることが推奨されます。

タイマ/カウンタ2はパワーセーブ動作で同期と非同期の両方でクロック駆動ができます。タイマ/カウンタ2が非同期クロックを使用しない場合、休止中、タイマ/カウンタ用発振器は停止されます。タイマ/カウンタ2が同期クロックを使用しない場合、休止中、そのクロック元は停止されます。例えパワーセーブ動作で同期クロックが走行しても、このクロックはタイマ/カウンタ2に対してだけ利用可能なことに注意してください。

## 10.8. スタンバイ動作

外部クリスタル発振子/セミック振動子クロック種別が選択され、SM2~0ビットが'110'のとき、**SLEEP**命令はMCUをスタンバイ動作へ移行させます。この動作は(外部クリスタル用)発振器が走行(動作)を保たれる例外を除いてパワーダウン動作と同じです。デバイスはスタンバイ動作から6クロック周期で起動します。

## 10.9. 拡張スタンバイ動作

外部クリスタル発振子/セミック振動子クロック種別が選択され、SM2~0ビットが'111'のとき、**SLEEP**命令はMCUを拡張スタンバイ動作へ移行させます。この動作は(外部クリスタル用)発振器が走行(動作)を保たれる例外を除いてパワーセーブ動作と同じです。デバイスは拡張スタンバイ動作から6クロック周期で起動します。

## 10.10. 電力削減

**電力削減レジスタ(PRR、33頁参照)**は消費電力を削減するために個別周辺機能へのクロックを停止する方法を提供します。周辺機能は現状で固定化され、I/Oレジスタは読み込みも書き込みもできません。クロックを停止している時に周辺機能によって使われていた資源は占有されたままでありますので、その周辺機能は殆どの場合、クロックを停止する前に禁止されるべきです。周辺機能部の起動は電力削減レジスタ(PRR)のビットを解除(0)することによって行い、その周辺機能部を停止前と同じ状態にします。

周辺機能部の停止は全体に亘る重要な消費電力の削減のために活動動作とアイドル動作で使えます。その他の休止形態ではクロックが予め停止されます。

## 10.11. 消費電力の最小化

これらはAVRが制御するシステムで消費電力の最小化を試みる時に考慮するためのそれぞれの検討点です。一般的に休止形態は可能な限り多く使われるべきで、休止種別は動作するデバイスの機能が可能な限り少なくなるために選択されるべきです。必要とされない全ての機能は禁止されるべきです。特に次の機能部は最低可能消費電力の達成を試みるとき、特別な考慮を必要とするでしょう。

### 10.11.1. A/D変換器 (ADC)

許可したなら、A/D変換器は全休止形態で許可されます。節電するため、休止形態の何れかへ移行する前にA/D変換器は禁止されるべきです。A/D変換器がOFFそして再びONに切り替えられると、次の(最初の)変換は延長された(初回)変換になります。A/D変換器操作の詳細については[159頁の「A/D変換器」](#)を参照してください。

### 10.11.2. アナログ比較器

アイドル動作へ移行するとき、アナログ比較器は使われないなら、禁止されるべきです。A/D変換雑音削減動作へ移行するとき、アナログ比較器は禁止されるべきです。その他の休止形態でのアナログ比較器は自動的に禁止されます。しかしアナログ比較器が入力として内部基準電圧を使う設定の場合、全休止形態でアナログ比較器は禁止されるべきです。さもなければ内部基準電圧は休止形態と無関係に許可されます。アナログ比較器設定法の詳細については[157頁の「アナログ比較器」](#)を参照してください。

### 10.11.3. 低電圧検出器 (BOD)

低電圧検出器(BOD)が応用で必要とされないなら、この単位部はOFFにされるべきです。低電圧検出器が[BODLEVELヒューズ](#)によって許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。低電圧検出器(BOD)設定法の詳細については[35頁の「低電圧検出\(BOD\)」](#)を参照してください。

### 10.11.4. 内部基準電圧

内部基準電圧は低電圧検出器(BOD)、アナログ比較器、A/D変換器によって必要とされる時に許可されます。これら単位部が上の項目で記述されたように禁止されると、内部基準電圧は禁止され、電力を消費しません。再び許可する場合、この出力が使われる前に使用者は基準電圧へ起動(安定時間)を与えなければなりません。基準電圧が休止形態でON保持される場合、この出力は直ちに使えます。起動時間の詳細については[36頁の「内部基準電圧」](#)を参照してください。

### 10.11.5. ウオッチドッグ タイマ

ウォッチドッグ タイマが応用で必要とされないなら、この単位部はOFFにされるべきです。ウォッチドッグ タイマが許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。ウォッチドッグ タイマ設定法の詳細については[36頁の「ウォッチドッグ タイマ」](#)を参照してください。

### 10.11.6. ポートピン

休止形態へ移行するとき、全てのポートピンは最小電力使用に設定されるべきです。最も重要なことはその時にピンが抵抗性負荷を駆動しないのを保証することです。I/Oクロック(clkI/O)とA/D変換クロック(clkADC)の両方が停止される休止形態ではデバイスの入力緩衝部が禁止されます。これは必要とされない時に入力論理回路によって電力が消費されないことを保証します。いくつかの場合で入力論理回路は起動条件を検出するために必要とされ、その時は許可されます。どのピンが許可されるかの詳細については[50頁の「デジタル入力許可と休止形態」](#)を参照してください。入力緩衝部が許可され、入力信号が浮いている状態のままか、またはアナログ信号電圧がVCC/2付近の場合、入力緩衝部は過大な電力を消費するでしょう。

アナログ入力ピンに対するデジタル入力緩衝部は常に禁止されるべきです。入力ピンでのVCC/2付近のアナログ信号入力は活動動作でも重要な電流を引き起こし得ます。デジタル入力緩衝部はデジタル入力禁止レジスタ(DIDR0,DIDR1)の書き込みによって禁止できます。詳細については[158頁の「DIDR1 - デジタル入力禁止レジスタ1」](#)、[169頁の「DIDR0 - デジタル入力禁止レジスタ0」](#)を参照してください。

### 10.11.7. JTAGインターフェースと内蔵デバッガ機能 (OCD)

内蔵デバッガ機能が[OCDENヒューズ](#)によって許可され、チップがパワーダウンまたはパワーセーブの休止形態へ移行すると、主クロック元は許可に留まります。これらの休止形態ではこれが総消費電流にとって重要な一因になります。

これを避けるには3通りの方法があります。

- OCDENヒューズを禁止 (非プログラム(1)設定)
- JTAGENヒューズを禁止 (非プログラム(1)設定)
- MCU制御レジスタ(MCUCR)のJTAG禁止(JTD)ビットへの1書き込み

## 10.12. 電力管理用レジスタ

### 10.12.1. SMCR – 休止形態制御レジスタ (Sleep Mode Control Register)

この休止形態制御レジスタは電力管理用の制御ビットを含みます。

ビット	7	6	5	4	3	2	1	0	
\$33 (\$53)	-	-	-	-	SM2	SM1	SM0	SE	SMCR
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット3~1 – SM2~0 : 休止種別選択 (Sleep Mode Select Bit 2, 1 and 0)

これらのビットは表10-2.で示される利用可能な6つの休止形態の1つを選択します。

表10-2. 休止形態種別選択

SM2	SM1	SM0	休止形態種別
0	0	0	アイドル動作
0	0	1	A/D変換雑音低減動作
0	1	0	パワーダウン動作
0	1	1	パワーセーブ動作
1	0	0	(予約)
1	0	1	(予約)
1	1	0	スタンバイ動作 (注)
1	1	1	拡張スタンバイ動作 (注)

注: (拡張)スタンバイ動作は外部クリスタル発振子またはセミピック振動子での使用だけが推奨されます。

- ビット0 – SE : 休止許可 (Sleep Enable)

SLEEP命令が実行される時にMCUを休止形態へ移行させるには、休止許可(SE)ビットが論理1を書かれなければなりません。MCUの目的外休止形態移行を避けるため、SLEEP命令実行直前に休止許可(SE)ビットを設定(1)し、起動後直ちに解除(0)することが推奨されます。

### 10.12.2. MCUCR – MCU制御レジスタ (MCU Control Register)

ビット	7	6	5	4	3	2	1	0	
\$35 (\$55)	JTD	BODS(注)	BODSE(注)	PUD	-	-	IVSEL	IVCE	MCUCR
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

注: ATmega164PA/324PA/644PA/1284Pでだけ利用可能です。

- ビット6 – BODS : BOD休止 (BOD Sleep)

休止間にBODをOFFにするために、BODSビットは論理1を書かれなければなりません。29頁の表10-1.をご覧ください。BODSビットの書き込みはMCUCRのBOD休止許可(BODSE)ビットと時間制限手順によって制御されます。関連する休止形態でBODを禁止するには最初にBODSとBODSEの両方が1に設定されなければなりません。その後BODSビットを設定するためにBODSが1に設定され、そして4クロック周期内にBODSEが0に設定されなければなりません。

BODSビットはそれが設定された後の3クロック周期間活性(有効)です。SLEEP命令は実際の休止形態に対してBODをOFFにするために、BODSが活性(有効)の間に実行されなければなりません。BODSビットは3クロック周期後、自動的に解除(0)されます。

- ビット5 – BODSE : BOD休止許可 (BOD Sleep Enable)

BODSEはBOD休止(BODS)ビット記述で説明されるように、BODS制御ビットの設定を許可します。このBOD禁止は時間制限手順によって制御されます。

### 10.12.3. PRR0 – 電力削減レジスタ0 (Power Reduction Register 0)

ビット (\$64)	7	6	5	4	3	2	1	0	
Read/Write	PRTWI	PRTIM2	PRTIM0	PRUSART1	PRTIM1	PRSPI	PRUSART0	PRADC	PRR0
初期値	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- ビット7 – PRTWI : 2線直列インターフェース電力削減 (Power Reduction TWI)

このビットへの1書き込みはその部分へのクロック停止によって2線直列インターフェース(TWI)を停止します。TWIの再起動時、TWIは正しい動作を保証するために再初期化されるべきです。

- ビット6 – PRTIM2 : タイマ/カウンタ2電力削減 (Power Reduction Timer/Counter2)

このビットへの1書き込みは同期動作(非同期動作許可(AS2)=0)でのタイマ/カウンタ2部を停止します。タイマ/カウンタ2が許可されると、停止前と同様に動作は継続します。

- ビット5 – PRTIM0 : タイマ/カウンタ0電力削減 (Power Reduction Timer/Counter0)

このビットへの1書き込みはタイマ/カウンタ0部を停止します。タイマ/カウンタ0が許可されると、停止前と同様に動作は継続します。

- ビット4 – PRUSART1 : USART1電力削減 (Power Reduction USART1)

このビットへの1書き込みはその部分へのクロック停止によってUSART1を停止します。USART1の再起動時、USART1は正しい動作を保証するために再初期化されるべきです。

- ビット3 – PRTIM1 : タイマ/カウンタ1電力削減 (Power Reduction Timer/Counter1)

このビットへの1書き込みはタイマ/カウンタ1部を停止します。タイマ/カウンタ1が許可されると、停止前と同様に動作は継続します。

- ビット2 – PRSPI : 直列周辺インターフェース電力削減 (Power Reduction Serial Peripheral Interface)

このビットへの1書き込みはその部分へのクロック停止によって直列周辺インターフェース(SPI)を停止します。SPIの再起動時、SPIは正しい動作を保証するために再初期化されるべきです。

- ビット1 – PRUSART0 : USART0電力削減 (Power Reduction USART0)

このビットへの1書き込みはその部分へのクロック停止によってUSART0を停止します。USART0の再起動時、USART0は正しい動作を保証するために再初期化されるべきです。

- ビット0 – PRADC : A/D変換器電力削減 (Power Reduction ADC)

このビットへの1書き込みはA/D変換器(ADC)を停止します。A/D変換器は停止前に禁止されなければなりません。A/D変換器停止時、アナログ比較器はADC入力切替器を使えません。

注: アナログ比較器は158頁の「ACSR – アナログ比較器制御/状態レジスタ」のアナログ比較器禁止(ACD)ビットを使って禁止されます。(誤注: 共通性から本注追加)

### 10.12.4. PRR1 – 電力削減レジスタ1 (Power Reduction Register 1) (注: ATmega1284/1284Pでだけ利用可能です。)

ビット (\$65)	7	6	5	4	3	2	1	0	
Read/Write	–	–	–	–	–	–	–	PRTIM3	PRR1
初期値	R	R	R	R	R	R	R	R/W	

- ビット7~1 – Res : 予約 (Reserved)

これらのビットは予約されており、常に0として読みられます。

- ビット0 – PRTIM3 : タイマ/カウンタ3電力削減 (Power Reduction Timer/Counter3)

このビットへの1書き込みはタイマ/カウンタ3部を停止します。タイマ/カウンタ3が許可されると、停止前と同様に動作は継続します。

## 11. システム制御とリセット

### 11.1. AVRのリセット

リセット中、全てのI/Oレジスタはそれらの初期値に設定され、プログラムはリセットベクタから実行を開始します。リセットベクタに配置される命令は、きっとリセット処理ルーチンへのJMP(絶対分岐)命令でしょう。プログラムが決して割り込み元を許可しないなら、割り込みベクタは使われず、これらの位置に通常のプログラムコードが配置できます。これはリセットベクタが応用領域の一方、割り込みベクタがポート領域の場合や、その逆も同様です。図11-1の回路構成図はリセット論理回路を示します。214頁の「システムとリセットの特性」はリセット回路の電気的特性を定義します。

AVRのI/Oポートはリセット元が有効になると直ちにそれらの初期状態にリセットされます。これはどのクロック元の走行も必要ありません。


全てのリセット元が無効にされてしまった後、遅延計数器(タイマ)が始動され、内部リセットを引き伸ばします。これは通常動作開始前に安定電圧へ達することを電源に許します。遅延タイムの遅延時間はCKSELヒューズを通して使用者によって定義されます。この遅延時間についての各種選択は22頁の「クロック元」で示されます。

#### 11.1.1. リセット元

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pには次の5つのリセット元があります。

- 電源ONリセット …… 供給電圧が電源ONリセット閾値電圧(VPOT)以下でMCUがリセットされます。
- 外部リセット ……… RESETピンが最小パルス幅以上Lowレベルに保たれると、MCUがリセットされます。
- ウオッチドッグリセット …… ウオッチドッグが許可され、ウオッチドッグタイムが終了すると、MCUがリセットされます。
- 低電圧リセット ……… 低電圧検出が許可され、供給電圧(VCC)が低電圧検出電圧(VBOT)以下でMCUがリセットされます。
- JTAG AVRリセット …… JTAGシステムの走査チェーンの1つとしてリセットレジスタ内に論理1がある間中、MCUがリセットされます。詳細については174頁の「IEEE 1149.1 (JTAG) 境界走査」を参照してください。

図11-1. リセット回路構成



### 11.1.2. 電源ONリセット

電源ONリセット(POR)パルスはチップ上の検出回路によって生成されます。検出電圧は214頁の「リセット、低電圧検出(BOD)、内部基準電圧の特性」で定義されます。POR信号はVCCが検出電圧以下の時は必ず活性(有効)にされます。POR回路は供給電圧異常検出は勿論、始動リセットの起動にも使えます。

電源ONリセット回路はデバイスが電源投入でリセットされることを保証します。電源ONリセット閾値電圧(VPOT)への到達はVCCの上昇後にデバイスがどのくらいリセットを保つかを決める遅延計数器(タイマ)を起動します。VCCがこの検出電圧以下に低下すると、リセット信号はどんな遅延もなく再び有効にされます。

図11-2. 内蔵電源ONリセット (RESETはVCCに接続)






図11-3. 外部RESET信号による延長電源ONリセット



### 11.1.3. 外部リセット

外部リセットはRESETピンのLowレベルによって生成されます。例えロックが動いていなくても、最小パルス幅(214頁の「リセット、低電圧検出(BOD)、内部基準電圧の特性」参照)以上のリセットパルスはリセットを生成します。短すぎるパルスはリセットの生成が保証されません。印加された信号の上昇がリセット閾値電圧(VRST)に達すると(遅延タイマが起動され)、遅延タイマは遅延時間(t<sub>TOUT</sub>)経過後にMCUを始動します。

図11-4. 動作中の外部リセット



### 11.1.4. 低電圧(プラウンアウト)検出リセット

本デバイスには固定化された起動(検出)電圧と比較することによって動作中のVCCを監視するチップ上の低電圧検出(BOD)回路があります。BODの起動電圧はBODLEVELヒューズによって選択できます。起動電圧はスパイク対策BODを保証するためにヒステリシスを持ちます。検出電圧のヒステリシスはVBOT+=VBOT+VHYST/2、VBOT-=VBOT-VHYST/2と解釈すべきです。

BODが許可され、VCCが起動電圧以下の値に下降すると(図11-5のVBOT-)、低電圧リセットが直ちに有効とされます。VCCが起動電圧以上に上昇すると(図11-5のVBOT+)、(遅延タイマが起動されて)遅延タイマは遅延時間(t<sub>TOUT</sub>)経過後にMCUを始動します。

BOD回路は電圧が214頁の「リセット、低電圧検出(BOD)、内部基準電圧の特性」で与えられるt<sub>BOD</sub>時間より長く起動電圧以下に留まる場合のみ、VCCでの低下を検出します。


### 11.1.5. ウオッチドッグリセット

ウォッチドッグ時間経過時、(内部的に)1CK周期幅の短いリセットパルスを生成します。このパルスの下降端で遅延タイマは遅延時間(t<sub>TOUT</sub>)の計時を始めます。ウォッチドッグタイマ操作の詳細については36頁の「ウォッチドッグタイマ」を参照してください。

図11-5. 動作中の低電圧検出リセット



図11-6. 動作中のウォッチドッグリセット



## 11.2. 内部基準電圧

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは内部基準電圧が特徴です。この基準電圧は低電圧検出(BOD)に使われ、A/D変換やアナログ比較器の入力としても使えます。

### 11.2.1. 基準電圧許可信号と起動時間

この基準電圧には使われるべき方法に影響を及ぼすかもしれない起動時間があります。この起動時間は214頁の「リセット、低電圧検出(BOD)、内部基準電圧の特性」で与えられます。節電のために、この基準電圧は常にONではありません。この基準電圧は次の状態中ONです。

1. 低電圧検出リセット許可時 (BODLEVELヒューズのプログラム(0)により)
2. アナログ比較器基準電圧接続時 (アナログ比較器制御/状態レジスタ(ACSR)の基準電圧入力選択(ACBG)=1)
3. A/D変換部動作許可時 (A/D変換制御/状態レジスタ(ADCSRA)のA/D動作許可(ADEN)=1)

従って低電圧検出(BOD)が許可されていないと、ACBGの設定(=1)またはA/D変換部許可(ADEN=1)後、使用者はアナログ比較器またはA/D変換器出力が使われる前に基準電圧へ起動時間を与えなければなりません。パワーダウン動作での消費電力を減らすため、使用者はパワーダウン動作へ移行する前に基準電圧がOFFされるのを保証することで上の3つの状態を避けられます。

## 11.3. ウオッチドッグ タイマ

### 11.3.1. 特徴

- 独立した内蔵発振器からのクロック駆動
- 3つの動作種別
  - 割り込み
  - システムリセット
  - 割り込みとシステムリセット
- 選択可能な16ms～8sの計時完了時間
- 安全動作用のウォッチドッグ常時ONハートウェアヒューズ

### 11.3.2. 概要

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは強化されたウォッチドッグ タイマ(WDT)を持ちます。このウォッチドッグ タイマ(WDT)はチップ上の独立した128kHz発振器の間隔で計時する計時器です。WDTは計数器が与えられた計時完了値に達した時に割り込みまたはシステムリセットを生じます。通常動作では計時完了値へ達する前に計数器を再始動するために、システムはウォッチドッグ リセット(WDR)命令を使う必要があります。システムが計数器を再始動しなければ、割り込みまたはシステムリセットが起こるでしょう。


割り込み動作種別では、タイマ計時完了時にWDTが割り込みを生じます。この割り込みは休止形態からデバイスを起動するためや、一般的なシステムタイマとしても使えます。1つの例は或る動作に対して許された最大時間を制限することで、その動作が予測されたより長く走行する時に割り込みを生じます。システムリセット動作種別ではタイマ計時完了時にWDTがリセットを生じます。これは一般的にコード外走行の場合の中止を防止するのに使われます。3つ目の動作種別は先に割り込みを生じ、その後にシステムリセット動作種別に切り替えることで、他の2つの動作種別の組み合わせとなる、割り込み及びシステムリセット動作種別です。この動作種別は例えばシステムリセットに先立って重要なパラメータを保存することによって安全な停止を許します。

ウォッチドッグ常時ON(WDTON)ヒューズのプログラム(0)はウォッチドッグ タイマをシステムリセット動作種別に強制します。このヒューズのプログラム(0)でシステムリセット動作(WDE)ビットと割り込み動作(WDIE)ビットは各々、'1'と'0'に固定されます。

更にプログラム保護を保証するためにウォッチドッグ設定の変更は時間制限手順に従わなければなりません。システムリセット許可(WDE)の解除と計時完了時間設定の変更についての手順は次のとおりです。

1. 同じ操作(命令)でウォッチドッグ変更許可(WDCE)とWDEに論理1を書きます。WDEビットの直前の値に拘らず、論理1がWDEに書かれなければなりません。
2. 次からの4クロック周期内に同じ操作(命令)で欲したWDEとウォッチドッグ タイマ前置分周選択(WDP3～0)ビットを書きますが、WDCEビットは解除(0)されてです。これは1操作(命令)で行わなければなりません。

図11-7. ウォッチドッグ タイマ構成図



次のコード例はウォッチドッグ タイマをOFFに切り替えるアセンブリ言語とC言語の関数を示します。本例は(例えば全割り込み禁止によって)割り込みが制御され、それ故これらの関数実行中に割り込みが起きない前提です。

### アセンブリ言語プログラム例

WDT_OFF:	CLI	;全割り込み禁止
	WDR	;ウォッチドッグ タイマリセット
IN	R16, MCUSR	;MCUSR値を取得
ANDI	R16, ~(1<<WDRF)	;WDRF論理0値を取得
OUT	MCUSR, R16	;ウォッチドッグ リセットフラグ(WDRF)解除
LDS	R16, WDTCSR	;現WDTCSR値を取得(他ビット保護用)
ORI	R16, (1<<WDCE)   (1<<WDE)	;WDCEとWDE論理1値を設定
STS	WDTCSR, R16	;WDCEとWDEに論理1書き込み
LDI	R16, (0<<WDE)	;WDE論理0値を取得
STS	WDTCSR, R16	;ウォッチドッグ禁止
SEI		;全割り込み許可
RET		;呼び出し元へ復帰

### C言語プログラム例

```
void WDT_off(void)
{
    __disable_interrupt();
    __watchdog_reset();
    MCUSR &= ~(1<<WDRF);
    WDTCSR |= (1<<WDCE) | (1<<WDE);
    WDTCSR = 0x00;
    __enable_interrupt();
}
```

**注:** 10頁の「コード例について」をご覧ください。

**注:** ウォッチドッグが偶然に許可されると(例えばポインタの逸脱や低電圧(ブラウンアウト)状態)、デバイスはリセットし、ウォッチドッグは許可に留まります。コードがウォッチドッグ操作の初期設定をしなければ、これは計時完了の無限繰り返しを引き起こすかもしれません。この状態を避けるため、応用ソフトウェアは例えウォッチドッグが使われなくても、初期化ルーチンでウォッチドッグ システム リセット フラグ(WDRF)とWDE制御ビットを常に解除(0)すべきです。

次のコード例はウォッチドッグ タイマの計時完了値変更用のアセンブリ言語とC言語の関数を示します。

### アセンブリ言語プログラム例

WDT_PRS:	CLI	;全割り込み禁止
	WDR	;ウォッチドッグ タイマリセット
LDS	R16, WDTCSR	;現WDTCSR値を取得(他ビット保護用)
ORI	R16, (1<<WDCE)   (1<<WDE)	;WDCEとWDE論理1値を設定
STS	WDTCSR, R16	;WDCEとWDEに論理1書き込み
LDI	R16, (1<<WDE)   (1<<WDP2)   (1<<WDPO)	;WDE=1, 計時間隔=0.5s値を取得
STS	WDTCSR, R16	;0.5s監視間隔リセット動作開始
SEI		;全割り込み許可
RET		;呼び出し元へ復帰

### C言語プログラム例

```
void WDT_off(void)
{
    __disable_interrupt();
    __watchdog_reset();
    WDTCSR |= (1<<WDCE) | (1<<WDE);
    WDTCSR = (1<<WDE) | (1<<WDP2) | (1<<WDPO);
    __enable_interrupt();
}
```

**注:** 10頁の「コード例について」をご覧ください。

**注:** ウォッチドッグ タイマ前置分周選択(WDP3~0)ビットの変更がより短い計時完了周期に変わってしまう結果になり得るため、ウォッチドッグ タイマはWDPビットのどんな変更にも先立ってリセット(WDR命令)されるべきです。

## 11.4. リセット関係用レジスタ

### 11.4.1. MCUSR – MCU状態レジスタ (MCU Status Register)

MCU状態レジスタはどのリセット元がMCUリセットを起こしたかの情報を提供します。

ビット	7	6	5	4	3	2	1	0	
\$34 (\$54)	–	–	–	JTRF	WDRF	BORF	EXTRF	PORF	MCUSR
Read/Write	R	R	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	内容参照	内容参照	内容参照	内容参照	内容参照	

- ビット4 – JTRF : JTAGリセットフラグ (JTAG Reset Flag)

このビットはリセットが[JTAG命令AVR\\_RESET](#)で選択された[JTAGリセットレジスタ](#)内の論理1によって引き起こされると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

- ビット3 – WDRF : ウォッチドッグリセットフラグ (Watchdog Reset Flag)

このビットは[ウォッチドッグリセット](#)が起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

- ビット2 – BORF : 低電圧リセットフラグ (Brown-Out Reset Flag)

このビットは[低電圧リセット](#)が起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

- ビット1 – EXTRF : 外部リセットフラグ (External Reset Flag)

このビットは[外部リセット](#)が起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

- ビット0 – PORF : 電源ONリセットフラグ (Power-on Reset Flag)

このビットは[電源ONリセット](#)が起こると設定(1)されます。このビットはこのフラグへの論理0書き込みによってのみリセット(0)されます。

リセット条件の確認にリセットフラグを使うため、使用者はプログラム内で可能な限り早くMCUSRを読み、そして解除(0)すべきです。別のリセットが起こる前にこのレジスタが解除(0)されると、そのリセット元はリセットフラグを調べることによって得られます。

### 11.4.2. WDTCR – ウオッチドッグ タイマ制御レジスタ (Watchdog Timer Control Register)

ビット (\$60)	7	6	5	4	3	2	1	0	WDTCR
Read/Write	R/W								
初期値	0	0	0	0	不定	0	0	0	

#### ● ビット7 – WDIF : ウオッチドッグ割り込み要求フラグ (Watchdog Interrupt Flag)

ウォッチドッグ タイマが割り込みに設定され、ウォッチドッグ タイマで計時完了が起こると、本ビットが設定(1)されます。対応する割り込み処理ベクタを実行すると、WDIFはハードウェアによって解除(0)されます。代わりにWDIFはこのフラグへの論理1書き込みによっても解除(0)されます。ステータス レジスタ(SREG)の全割り込み許可(I)ビットとウォッチドッグ割り込み許可(WDIE)が設定(1)されていれば、ウォッチドッグ計時完了割り込みが実行されます。

#### ● ビット6 – WDE : ウオッチドッグ割り込み許可 (Watchdog Interrupt Enable)

このビットが1を書かれ、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、ウォッチドッグ割り込みが許可されます。この設定(=1)との組み合わせでウォッチドッグ リセット許可(WDE)ビットが解除(0)されると、割り込み動作種別になり、ウォッチドッグ タイマで計時完了が起こると、対応する割り込みが実行されます。

WDEが設定(1)されると、ウォッチドッグ タイマは割り込み及びシステムリセット動作種別になります。ウォッチドッグ タイマでの最初の計時完了がウォッチドッグ割り込み要求(WDIF)フラグを設定(1)します。対応する割り込みベクタの実行はハードウェアによってWDIEとWDIFを自動的に解除(0)します。これは割り込みを使う間のウォッチドッグ リセット保護を維持するために有用です。割り込み及びシステムリセット動作種別に留まるには、各割り込み後にWDIEが設定(1)されなければなりません。然しながら、ウォッチドッグ システムリセット動作種別の安全機能に危険を及ぼすかもしれないため、これは割り込み処理ルーチン自身内で行われるべきではありません。次の計時完了に先立って割り込みが実行されない場合、システムリセットが適用(実行)されます。

表11-1. ウオッチドッグ タイマ設定

WDTON	WDE	WDIE	動作種別	計時完了での動作
1	0	0	停止	なし
1	0	1	割り込み	割り込み
1	1	0	システムリセット	リセット
1	1	1	割り込み及びシステムリセット	割り込み、その後システムリセット動作種別
0	x	x	システムリセット	リセット

#### ● ビット4 – WDCE : ウオッチドッグ 変更許可 (Watchdog Change Enable)

このビットはウォッチドッグ リセット許可(WDE)と前置分周器ビットの変更用の時間制限手順で使われます。WDEビットの解除(0)や前置分周器ビット変更のため、WDCEは設定(1)されなければなりません。

一旦1を書かれると、4クロック周期後にハードウェアがWDCEを解除(0)します。

#### ● ビット3 – WDE : ウオッチドッグ システムリセット許可 (Watchdog System Reset Enable)

WDEはMCU状態レジスタ(MCUSR)のウォッチドッグ リセット フラグ(WDRF)によって無効にされます。これはWDRFが設定(1)されると、WDEが常に設定(1)されることを意味します。WDEを解除(0)するにはWDRFが先に解除(0)されなければなりません。この特徴は失敗を引き起こす状態中の複数リセットと失敗後の安全な起動を保証します。

#### ● ビット5,2~0 – WDP3~0 : ウオッチドッグ タイマ前置分周選択 (Watchdog Timer Prescaler 3,2,1 and 0)

このWDP3~0ビットはウォッチドッグ タイマが走行する時のウォッチドッグ タイマの前置分周を決めます。各種前置分周値と対応する計時完了周期は表11-2.で示されます。

表11-2. ウオッチドッグ 前置分周選択

WDP3	0								1							
	0				1				0				1			
WDP2	0		1		0		1		0		1		0		1	
	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
WDT発振周期数	2k	4k	8k	16k	32k	64k	128k	256k	512k	1024k	(予約)					
代表的計時完了周期 (VCC=5V)	16ms	32ms	64ms	0.125s	0.25s	0.5s	1.0s	2.0s	4.0s	8.0s						

## 12. 割り込み

### 12.1. 概要

本項はATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pによって実行される割り込み操作の詳細を記述します。AVR割り込み操作の一般説明については14頁の「リセットと割り込みの扱い」を参照してください。

### 12.2. ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの割り込みベクタ

表12-1. リセットと割り込みのベクタ

ベクタ番号	プログラムアドレス(注2)	発生元	備考
1	\$0000 (注1)	リセット	電源ON, WDT, BOD等の各種リセット
2	\$0002	INT0	外部割り込み要求0
3	\$0004	INT1	外部割り込み要求1
4	\$0006	INT2	外部割り込み要求2
5	\$0008	PCINT0 (PCI0)	ピン変化0群割り込み要求
6	\$000A	PCINT1 (PCI1)	ピン変化1群割り込み要求
7	\$000C	PCINT2 (PCI2)	ピン変化2群割り込み要求
8	\$000E	PCINT3 (PCI3)	ピン変化3群割り込み要求
9	\$0010	ウォッチドッグ WDT	ウォッチドッグ計時完了
10	\$0012	タイマ/カウンタ2 COMPA	タイマ/カウンタ2比較A一致
11	\$0014	タイマ/カウンタ2 COMPB	タイマ/カウンタ2比較B一致
12	\$0016	タイマ/カウンタ2 OVF	タイマ/カウンタ2溢れ
13	\$0018	タイマ/カウンタ1 CAPT	タイマ/カウンタ1捕獲発生
14	\$001A	タイマ/カウンタ1 COMPA	タイマ/カウンタ1比較A一致
15	\$001C	タイマ/カウンタ1 COMPB	タイマ/カウンタ1比較B一致
16	\$001E	タイマ/カウンタ1 OVF	タイマ/カウンタ1溢れ
17	\$0020	タイマ/カウンタ0 COMPA	タイマ/カウンタ0比較A一致
18	\$0022	タイマ/カウンタ0 COMPB	タイマ/カウンタ0比較B一致
19	\$0024	タイマ/カウンタ0 OVF	タイマ/カウンタ0溢れ
20	\$0026	SPI STC	SPI 転送完了
21	\$0028	USART0 RX	USART0 受信完了
22	\$002A	USART0 UDRE	USART0 送信緩衝部空き
23	\$002C	USART0 TX	USART0 送信完了
24	\$002E	アナログ比較器 ANA_COMP	アナログ比較器出力遷移
25	\$0030	A/D変換器 ADC	A/D変換完了
26	\$0032	EEPROM EE_RDY	EEPROM 操作可
27	\$0034	2線直列インターフェース TWI	2線直列インターフェース状態変化
28	\$0036	SPM命令 SPM_RDY	SPM命令操作可
29	\$0038	USART1 RX	USART1 受信完了
30	\$003A	USART1 UDRE	USART1 送信緩衝部空き
31	\$003C	USART1 TX	USART1 送信完了
32	\$003E (注3)	タイマ/カウンタ3 CAPT	タイマ/カウンタ3捕獲発生
33	\$0040 (注3)	タイマ/カウンタ3 COMPA	タイマ/カウンタ3比較A一致
34	\$0042 (注3)	タイマ/カウンタ3 COMPB	タイマ/カウンタ3比較B一致
35	\$0044 (注3)	タイマ/カウンタ3 OVF	タイマ/カウンタ3溢れ

注1: BOOTRSTヒューズ<sup>1</sup>がプログラム(0)されると、デバイスはリセットでポートローダアドレスへ飛びます。179頁の「ポートローダ支援 - 書き込み中読み出し可能な自己プログラミング」をご覧ください。

注2: MCU制御レジスタ(MCUCR)の割り込みベクタ選択(IVSEL)ビットがセット(1)されると、割り込みベクタはポートフラッシュ領域先頭(部)へ移動されます。そして各割り込みベクタのアドレスは、この表のアドレスがポートフラッシュ領域の先頭アドレスに加算されます。

注3: ATmega1284/1284Pにだけ適用します。

**表12-2.**はBOOTRST(ヒューズ)とIVSEL(割り込みベクタ選択ビット)の様々な組み合わせに対するリセットと割り込みベクタの配置を示します。プログラムが決して割り込み元を許可しないなら、割り込みベクタは使われず、これらの位置に通常のプログラムコードを置けます。これはリセットベクタが応用領域の一方、割り込みベクタがブート領域、またはその逆の場合でも同様です。

表12-2. リセットと割り込みベクタの配置

BOOTRST	IVSEL	リセットベクタアドレス	割り込みベクタ先頭アドレス
非プログラム(1)	0	\$0000	\$0002
	1	\$0000	ポート領域先頭アドレス+\$0002
プログラム(0)	0	ポート領域先頭アドレス	\$0002
	1	ポート領域先頭アドレス	ポート領域先頭アドレス+\$0002

注: ポート領域先頭アドレスは187頁の表27-7で示されます。

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pで最も代表的且つ一般的なリセットと割り込みのベクタアドレス用設定を次に示します。

アドレス	ラベル	命令	注釈
\$0000		JMP RESET	;各種リセット
\$0002		JMP EXT_INT0	;外部割り込み要求0
\$0004		JMP EXT_INT1	;外部割り込み要求1
\$0006		JMP EXT_INT2	;外部割り込み要求2
\$0008		JMP PCINT0	;ピン変化0群割り込み要求
\$000A		JMP PCINT1	;ピン変化1群割り込み要求
\$000C		JMP PCINT2	;ピン変化2群割り込み要求
\$000E		JMP PCINT3	;ピン変化3群割り込み要求
\$0010		JMP WDT_OVF	;ウォッチドッグ計時完了
\$0012		JMP TIM2_COMPA	;タイマ/カウント2比較A一致
\$0014		JMP TIM2_COMPB	;タイマ/カウント2比較B一致
\$0016		JMP TIM2_OVF	;タイマ/カウント2溢れ
\$0018		JMP TIM1_CAPT	;タイマ/カウント1捕獲発生
\$001A		JMP TIM1_COMPA	;タイマ/カウント1比較A一致
\$001C		JMP TIM1_COMPB	;タイマ/カウント1比較B一致
\$001E		JMP TIM1_OVF	;タイマ/カウント1溢れ
\$0020		JMP TIM0_COMPA	;タイマ/カウント0比較A一致
\$0022		JMP TIM0_COMPB	;タイマ/カウント0比較B一致
\$0024		JMP TIM0_OVF	;タイマ/カウント0溢れ
\$0026		JMP SPI_STC	;SPI転送完了
\$0028		JMP USART0_RXC	;USART0 受信完了
\$002A		JMP USART0_DRE	;USART0 送信緩衝部空
\$002C		JMP USART0_TXC	;USART0 送信完了
\$002E		JMP ANA_COMP	;アナログ比較器出力遷移
\$0030		JMP ADC	;A/D変換完了
\$0032		JMP EE_RDY	;EEPROM操作可
\$0034		JMP TWI	;2線直列インターフェース状態変化
\$0036		JMP SPM_RDY	;SPM命令操作可
\$0038		JMP USART1_RXC	;USART1 受信完了
\$003A		JMP USART1_DRE	;USART1 送信緩衝部空
\$003C		JMP USART1_TXC	;USART1 送信完了
\$003E		JMP TIM3_CAPT	;タイマ/カウント3捕獲発生 (ATmega1284/1284Pのみ)
\$0040		JMP TIM3_COMPA	;タイマ/カウント3比較A一致 (ATmega1284/1284Pのみ)
\$0042		JMP TIM3_COMPB	;タイマ/カウント3比較B一致 (ATmega1284/1284Pのみ)
\$0044		JMP TIM3_OVF	;タイマ/カウント3溢れ (ATmega1284/1284Pのみ)
;			
\$0046	RESET:	LDI R16, HIGH(RAMEND)	;RAM最終アドレス上位を取得
\$0047		OUT SPH, R16	;スタックポインタ上位を初期化
\$0048		LDI R16, LOW(RAMEND)	;RAM最終アドレス下位を取得
\$0049		OUT SPL, R16	;スタックポインタ下位を初期化
		{	;以下、I/O初期化など

(**訳注**) 上記の表はATmega1284/1284Pの場合です。他の場合はTIM3\_～へのベクタが存在しないので、ラベルRESETからのアドレスは\$003E～になります。

以降の設定例はATmega1284/1284P以外を対象として記述しています。ATmega1284/1284Pの場合はTIM3\_～ベクタを追加し、その結果として、それ以降のアドレスが+8されます。

BOOTRSTヒューズ<sup>3</sup>が非プログラム(1)、ポート領域容量が2Kバイトに設定され、どの割り込みが許可されるのにも先立ってMCU制御レジスタ(MCUCR)の割り込みベクタ選択(IVSEL)ビットが設定(1)される時の最も代表的且つ一般的なリセットと割り込みのベクタアドレス用設定を次に示します。

アドレス	ラベル	命令	注釈
\$0000	RESET:	LDI R16, HIGH (RAMEND)	; RAM最終アドレス上位を取得 (応用プログラム開始)
\$0001		OUT SPH, R16	; スタックポインタ上位を初期化
\$0002		LDI R16, LOW (RAMEND)	; RAM最終アドレス下位を取得
\$0003		OUT SPL, R16	; スタックポインタ下位を初期化
		{	; 以下、I/O初期化など
		. ORG \$xC02	; ポートプログラム領域が2Kバイトの場合
\$xC02		JMP EXT_INTERRUPT0	; 外部割り込み要求0
\$xC04		JMP EXT_INTERRUPT1	; 外部割り込み要求1
\$xC3C		JMP USART1_TXC	; USART1送信完了

注: xは各々1,3,7,F(ATmega164A/164PA,324A/324PA,644A/644PA,1284/1284P)です。

BOOTRSTヒューズ<sup>3</sup>がプログラム(0)、ポート領域容量が2Kバイトに設定される時の最も代表的且つ一般的なリセットと割り込みのベクタアドレス用設定を次に示します。

アドレス	ラベル	命令	注釈
		. ORG \$0002	; 割り込みベクタ先頭
\$0002		JMP EXT_INTERRUPT0	; 外部割り込み要求0
\$0004		JMP EXT_INTERRUPT1	; 外部割り込み要求1
\$003C		JMP USART1_TXC	; USART1送信完了
		{	; 以下、プログラムなど
		. ORG \$xC00	; ポートプログラム領域が2Kバイトの場合
\$xC00	RESET:	LDI R16, HIGH (RAMEND)	; RAM最終アドレス上位を取得 (プログラム開始)
\$xC01		OUT SPH, R16	; スタックポインタ上位を初期化
\$xC02		LDI R16, LOW (RAMEND)	; RAM最終アドレス下位を取得
\$xC03		OUT SPL, R16	; スタックポインタ下位を初期化
		}	; 以下、I/O初期化など

注: xは各々1,3,7,F(ATmega164A/164PA,324A/324PA,644A/644PA,1284/1284P)です。

BOOTRSTヒューズ<sup>3</sup>がプログラム(0)、ポート領域容量が2Kバイトに設定され、どの割り込みが許可されるのにも先立ってMCU制御レジスタ(MCUCR)の割り込みベクタ選択(IVSEL)ビットが設定(1)される時の最も代表的且つ一般的なリセットと割り込みのベクタアドレス用設定を次に示します。

アドレス	ラベル	命令	注釈
		. ORG \$xC00	; ポートプログラム領域が2Kバイトの場合
\$xC00		JMP RESET	; 各種リセット (BOOTRSTヒューズ=0)
\$xC02		JMP EXT_INTERRUPT0	; 外部割り込み要求0
\$xC04		JMP EXT_INTERRUPT1	; 外部割り込み要求1
\$xC3C		JMP USART1_TXC	; USART1送信完了
;			
\$xC3E	RESET:	LDI R16, HIGH (RAMEND)	; RAM最終アドレス上位を取得 (プログラム開始)
\$xC3F		OUT SPH, R16	; スタックポインタ上位を初期化
\$xC40		LDI R16, LOW (RAMEND)	; RAM最終アドレス下位を取得
\$xC41		OUT SPL, R16	; スタックポインタ下位を初期化
		}	; 以下、I/O初期化など

注: xは各々1,3,7,F(ATmega164A/164PA,324A/324PA,644A/644PA,1284/1284P)です。

## 12.2.1. 応用領域とポート領域間の割り込みベクタ移動

MCU制御レジスタ(MCUCR)は割り込みベクタ表の配置を制御します。

## 12.3. ベクタ移動用レジスタ

### 12.3.1. MCUCR – MCU制御レジスタ (MCU Control Register)

ビット	7	6	5	4	3	2	1	0	
\$35 (\$55)	JTD	BODS(注)	BODSE(注)	PUD	-	-	IVSEL	IVCE	MCUCR
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

注:ATmega164PA/324PA/644PA/1284Pでだけ利用可能です。

#### ● ビット1 – IVSEL : 割り込みベクタ選択 (Interrupt Vector Select)

IVSELビットが解除(0)されると、割り込みベクタはフラッシュメモリの先頭に配置されます。このビットが設定(1)されると、割り込みベクタはフラッシュメモリのポートローダ領域の始まりへ移動されます。ポートフラッシュ領域先頭の実際のアドレスはBOOTSZヒューズによって決定されます。詳細については179頁の「ポートローダ支援 - 書き込み中読み出し可能な自己プログラミング」章を参照してください。割り込みベクタ表の予期せぬ変更を防ぐため、IVSELビットの変更は特別な書き込み手順に従わなければなりません。

1. 割り込みベクタ変更許可(IVCE)ビットに1を書きます。

2. 4周期内に、欲した値をIVSELに書き、同時に0をIVCEへ書きます。

この手順が実行される間、割り込みは自動的に禁止されます。割り込みはIVCEが設定(1)される周期で禁止され、後続のIVSELに書く命令の後まで禁止されたままです。IVSELが書かれなければ、割り込みは4周期間禁止されたままです。ステータスレジスタ(SREG)の全割り込み許可(I)ビットはこの自動禁止によって影響されません。

注: 割り込みベクタがポートローダ領域に配置され、BLB02ポート施錠ビットがプログラム(0)されると、応用領域から実行する間中、割り込みが禁止されます。割り込みベクタが応用領域に配置され、BLB12ポート施錠ビットがプログラム(0)されると、ポートローダ領域から実行する間中、割り込みが禁止されます。ポート施錠ビットの詳細については179頁の「ポートローダ支援 - 書き込み中読み出し可能な自己プログラミング」を参照してください。

#### ● ビット0 – IVCE : 割り込みベクタ変更許可 (Interrupt Vector Change Enable)

IVCEビットは割り込みベクタ選択(IVSEL)ビットの変更を許可するために論理1を書かれなければなりません。IVCEはIVSELが書かれる時、またはIVCEが書かれた後の4周期後、ハードウェアによって解除(0)されます。上記IVSELで説明されるようにIVCEビットの設定(1)は割り込みを(一時的に)禁止します。以下のコード例をご覧ください。

### アセンブリ言語プログラム例

```
MOVE_IVT:    IN     R16, MCUCR          ;現MCUCR値取得
              MOV    R17, R16          ;現MCUCR値複写
              ORI   R16, (1<<IVCE)    ;IVCE論理1値を取得
              OUT   MCUCR, R16        ;IVCEに論理1書き込み
              ORI   R17, (1<<IVSEL)    ;IVSEL論理1値を取得
              OUT   MCUCR, R17        ;ポート領域へ割り込みベクタを移動
              RET
```

;呼び出し元へ復帰

### C言語プログラム例

```
void Move_interrupts(void)
{
    uchr temp;
    temp = MCUCR;
    MCUCR = temp | (1<<IVCE);
    MCUCR = temp | (1<<IVSEL);
}
```

/\* 一時定数定義 \*/
/\* 現MCUCR値取得 \*/
/\* IVCEに論理1書き込み \*/
/\* ポート領域へ割り込みベクタを移動 \*/

## 13. 外部割り込み

### 13.1. 概要

外部割り込みはINT2~0ピンまたはPCINT0~31ピンの何れかによって起動されます。許可したなら、例えINT2~0またはPCINT0~31ピンが出力として設定されても、割り込みが起動することに注目してください。この特徴はソフトウェア割り込みの生成方法を提供します。

ピン変化割り込みPCI3は許可したPCINT24~31の何れかが切り替わると起動し、ピン変化割り込みPCI2は許可したPCINT16~23の何れかが切り替わると起動し、ピン変化割り込みPCI1は許可したPCINT8~15の何れかが切り替わると起動し、ピン変化割り込みPCI0は許可したPCINT0~7の何れかが切り替わると起動します。ピン変化割り込み許可レジスタn(PCMSK0,PCMSK1,PCMSK2,PCMSK3)は、どのピンがピン変化割り込み要因となるかを制御します。PCINT0~31のピン変化割り込みは非同期に検知されます。これはそれらの割り込みがアイドル動作以外の休止形態からもデバイスを起動するのに使えることを意味します。

ピン変化割り込みが生成されるためには、デバイスが活性なI/Oクロックを持たなければなりません。29頁の表10-1で示されるように、I/Oクロック領域はアイドル動作で活性ですが、より深い休止動作形態で活性ではありません。アイドル動作よりも深い休止動作形態では、デバイスが完全に起き上がるまで、ピン切り替わりはその切り換えられた状態に留まらなければなりません。起き上がり時間については22頁の「9. システム クロックとクロック選択」章をご覧ください。起き上がり中にピン切り替わりがその初期状態に戻った場合、デバイスは未だ手続きを完了しますが、割り込みを一度も認識せずに生成しないでしょう。


外部割り込み(INT2~0)は上昇端または下降端(含む両端)、またはLowレベルによって起動できます。これは外部割り込み制御レジスタ(EICRA(INT2~0))の詳述で示される設定です。外部割り込みがレベル起動として設定、且つ許可されると、そのピンがLowに保持される限り、割り込みは(継続的に)起動します。Lowレベル割り込みとINT2~0のエッジ割り込みは非同期に検知されます。これはそれらの割り込みがアイドル動作以外の休止形態からもデバイスを起動するのに使えることを意味します。I/Oクロックはアイドル動作を除く全休止形態で停止されます。

レベル起動割り込みがパワーダウン動作からの起動に使われる場合、この必要としたレベルはレベル割り込みを起動する完全な起動復帰のため、MCUに対して充分長く保持されなければならないことに注意してください。このレベルが起動時間の最後に先立って消滅すると、MCUは今までどおり起動しますが、割り込みが生成されません。起動時間は22頁の「システム クロックとクロック選択」で示されるようにSUTヒューズとCKSELヒューズで定義されます。

### 13.2. ピン変化割り込みタイミング (訳注:共通性から本項追加)

ピン変化割り込みの例は図13-1で示されます。

図13-1. ピン変化割り込みタイミング



### 13.3. 外部割り込み用レジスタ

#### 13.3.1. EICRA - 外部割り込み制御レジスタA (External Interrupt Control Register A)

外部割り込み制御レジスタAは割り込み条件制御ビットを含みます。

ビット (\$69)	7	6	5	4	3	2	1	0	EICRA
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7,6 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット5~0 – ISC21,0~ISC01,0 : 外部割り込み2~0条件制御 (External Interrupt2~0 Sense Control Bits)

外部割り込み2~0はステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み許可レジスタ(EIMSK)の対応する割り込み許可ビットが設定(1)される場合のINT2~0外部ピンによって活性(有効)にされます。割り込みを活性にする外部INT2~0ピンのエッジとレベルは表13-1で定義されます。INT2~0のエッジは非同期に記録されます。[214頁の「外部割り込み特性](#)で与えられた最小パルス幅より広いINT2~0のパルスは割り込みを生成します。より短いパルスは割り込みの発生が保証されません。Lowレベル割り込みが選択される場合、Lowレベルは割り込みを生成するために現在実行している命令の完了まで保たれなければなりません。許可したなら、レベルで起動する割り込みはそのピンがLowを保持される限り割り込み要求を(連続的に)生成します。ISCnビット変更時、割り込みが起き得ます。従って最初にEIMSKの割り込み許可ビットを解除(0)することでINTn割り込みを禁止することが推奨されます。その後ISCnビットは変更できます。最後にINTn割り込み要求フラグは割り込みが再び許可される前に外部割り込み要求フラグレジスタ(EIFR)の外部割り込みn要求(INTFn)フラグに論理1を書くことによって解除(0)されるべきです。

表13-1. 外部割り込み2~0 割り込み条件

ISCn1	ISCn0	割り込み発生条件
0	0	INTnピンのLowレベル
0	1	INTnピンの論理変化(両端)
1	0	INTnピンの下降端
1	1	INTnピンの上昇端

注: n=2~0

ISCn1,0ビット変更時、割り込みはEIMSKで割り込み許可ビットの解除(0)によって禁止されなければなりません。さもなければビットが変更される時に割り込みが起き得ます。

#### 13.3.2. EIMSK - 外部割り込み許可レジスタ (External Interrupt Mask Register)

ビット \$1D (\$3D)	7	6	5	4	3	2	1	0	EIMSK
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット2~0 – INT2~INT0 : 外部割り込み2~0 許可 (External Interrupt Request 2~0 Enable)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、INT2~0ビットが1を書かれると、対応する外部ピン割り込みが許可されます。外部割り込み制御レジスタA(EICRA)の割り込み条件制御n(ISCn1, ISCn0)ビットはその外部割り込みが上昇端、下降端、両端、またはLowレベルのどれで活性(有効)にされるかを定義します。例えそのピンが出力として設定されても、そのピンの動きは割り込み要求を引き起します。これはソフトウェア割り込みを生成する方法を提供します。

#### 13.3.3. EIFR - 外部割り込み要求フラグ レジスタ (External Interrupt Flag Register)

ビット \$1C (\$3C)	7	6	5	4	3	2	1	0	EIFR
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット2~0 – INTF2~INTF0 : 外部割り込み2~0要求フラグ (External Interrupt Flag2~0)

INT2~0ピン上のエッジまたは論理変化が割り込み要求を起動すると、INTF2~0が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み許可レジスタ(EIMSK)の対応する割り込み許可(INT2~0)ビットが設定(1)なら、MCUは対応する割り込みベクタへ飛びます。このフラグは割り込みループが実行されると解除(0)されます。代わりにこのフラグは論理1を書くことによって解除(0)できます。INT2~0がレベル割り込みとして設定されると、このフラグは常に解除(0)されます。INT2~0割り込み禁止で休止形態へ移行すると、これらのピンの入力緩衝部が禁止されることに注意してください。これはINTF2~0フラグを設定(1)する内部信号の論理変化を起こすかもしれません。より多くの情報については[50頁の「デジタル入力許可と休止形態」](#)をご覧ください。

### 13.3.4. PCICR – ピン変化割り込み制御レジスタ (Pin Change Interrupt Control Register)

ビット (\$68)	7	6	5	4	3	2	1	0	PCICR
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7~4 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット3 – PCIE3 : ピン変化3群割り込み許可 (Pin Change Interrupt Enable 3)

ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE3ビットが設定(1)されると、ピン変化割り込み3が許可されます。許可したPCINT24~31ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI3割り込みベクタから実行されます。PCINT24~31ピンはピン変化割り込み許可レジスタ3(PCMSK3)によって個別に許可されます。

- ビット2 – PCIE2 : ピン変化2群割り込み許可 (Pin Change Interrupt Enable 2)

ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE2ビットが設定(1)されると、ピン変化割り込み2が許可されます。許可したPCINT16~23ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI2割り込みベクタから実行されます。PCINT16~23ピンはピン変化割り込み許可レジスタ2(PCMSK2)によって個別に許可されます。

- ビット1 – PCIE1 : ピン変化1群割り込み許可 (Pin Change Interrupt Enable 1)

ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE1ビットが設定(1)されると、ピン変化割り込み1が許可されます。許可したPCINT8~15ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI1割り込みベクタから実行されます。PCINT8~15ピンはピン変化割り込み許可レジスタ1(PCMSK1)によって個別に許可されます。

- ビット0 – PCIE0 : ピン変化0群割り込み許可 (Pin Change Interrupt Enable 0)

ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、PCIE0ビットが設定(1)されると、ピン変化割り込み0が許可されます。許可したPCINT0~7ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI0割り込みベクタから実行されます。PCINT0~7ピンはピン変化割り込み許可レジスタ0(PCMSK0)によって個別に許可されます。

### 13.3.5. PCIFR – ピン変化割り込み要求フラグ レジスタ (Pin Change Interrupt Flag Register)

ビット \$1B (\$3B)	7	6	5	4	3	2	1	0	PCIFR
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7~4 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット3 – PCIF3 : ピン変化3群割り込み要求フラグ (Pin Change Interrupt Flag 3)

PCINT24~31ピンの何れかの論理変化が割り込み要求を起動すると、PCIF3が設定(1)になります。ステータス レジスタ(SREG)の全割り込み許可(I)ビットとピン変化割り込み制御レジスタ(PCICR)のピン変化3群割り込み許可(PCIE3)ビットが設定(1)なら、MCUは対応する割り込みベクタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

- ビット2 – PCIF2 : ピン変化2群割り込み要求フラグ (Pin Change Interrupt Flag 2)

PCINT16~23ピンの何れかの論理変化が割り込み要求を起動すると、PCIF2が設定(1)になります。ステータス レジスタ(SREG)の全割り込み許可(I)ビットとピン変化割り込み制御レジスタ(PCICR)のピン変化2群割り込み許可(PCIE2)ビットが設定(1)なら、MCUは対応する割り込みベクタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

- ビット1 – PCIF1 : ピン変化1群割り込み要求フラグ (Pin Change Interrupt Flag 1)

PCINT8~15ピンの何れかの論理変化が割り込み要求を起動すると、PCIF1が設定(1)になります。ステータス レジスタ(SREG)の全割り込み許可(I)ビットとピン変化割り込み制御レジスタ(PCICR)のピン変化1群割り込み許可(PCIE1)ビットが設定(1)なら、MCUは対応する割り込みベクタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

- ビット0 – PCIFO : ピン変化0群割り込み要求フラグ (Pin Change Interrupt Flag 0)

PCINT0~7ピンの何れかの論理変化が割り込み要求を起動すると、PCIFOが設定(1)になります。ステータス レジスタ(SREG)の全割り込み許可(I)ビットとピン変化割り込み制御レジスタ(PCICR)のピン変化0群割り込み許可(PCIE0)ビットが設定(1)なら、MCUは対応する割り込みベクタへ飛びます。このフラグは割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラグは論理1を書くことによっても解除(0)できます。

### 13.3.6. PCMSK3 – ピン変化割り込み許可レジスタ3 (Pin Change Enable Mask 24~31)

ビット (\$73)	7	6	5	4	3	2	1	0	PCMSK3
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット7~0 – PCINT31~PCINT24 : ピン変化割り込み31~24許可 (Pin Change Enable Mask 31~24)

各PCINT24~31ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT24~31と**ピン変化割り込み制御レジスタ(PCICR)**の**PCIE3**が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT24~31が解除(0)されると、対応するI/Oピンのピン変化割り込みは禁止されます。

### 13.3.7. PCMSK2 – ピン変化割り込み許可レジスタ2 (Pin Change Enable Mask 16~23)

ビット (\$6D)	7	6	5	4	3	2	1	0	PCMSK2
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット7~0 – PCINT23~PCINT16 : ピン変化割り込み23~16許可 (Pin Change Enable Mask 23~16)

各PCINT16~23ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT16~23と**ピン変化割り込み制御レジスタ(PCICR)**の**PCIE2**が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT16~23が解除(0)されると、対応するI/Oピンのピン変化割り込みは禁止されます。

### 13.3.8. PCMSK1 – ピン変化割り込み許可レジスタ1 (Pin Change Enable Mask 8~15)

ビット (\$6C)	7	6	5	4	3	2	1	0	PCMSK1
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット7~0 – PCINT15~PCINT8 : ピン変化割り込み15~8許可 (Pin Change Enable Mask 15~8)

各PCINT8~15ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT8~15と**ピン変化割り込み制御レジスタ(PCICR)**の**PCIE1**が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT8~15が解除(0)されると、対応するI/Oピンのピン変化割り込みは禁止されます。

### 13.3.9. PCMSK0 – ピン変化割り込み許可レジスタ0 (Pin Change Enable Mask 0~7)

ビット (\$6B)	7	6	5	4	3	2	1	0	PCMSK0
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット7~0 – PCINT7~PCINT0 : ピン変化割り込み7~0許可 (Pin Change Enable Mask 7~0)

各PCINT0~7ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT0~7と**ピン変化割り込み制御レジスタ(PCICR)**の**PCIE0**が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT0~7が解除(0)されると、対応するI/Oピンのピン変化割り込みは禁止されます。

## 14. 入出力ポート

### 14.1. 概要

全てのAVRのポートは標準デジタルI/Oポートとして使われる時に真の読み-変更-書き(リードモディファイアライト)を機能的に持ります。これはSBIとCBI命令で他のどのピンの方向をも無意識に変更することなく、1つのポートピンの方向を変更できることを意味します。(出力として設定されれば)駆動値を変更、または(入力として設定されれば)プルアップ抵抗を許可/禁止する時にも同じく適用されます。各出力緩衝部は高い吐き出し(ソース)と吸い込み(シンク)の両能力で対称的な駆動特性を持ちます。このピン駆動部はLED(表示器)を直接駆動するのに充分な強さです。全てのポートピンは個別に選択可能な、供給電圧で抵抗値が変化しないプルアップ抵抗を持っていています。全てのI/Oピンは図14-1で示されるようにVCCとGNDの両方に保護ダイオードがあります。各値の完全な一覧については210頁の「電気的特性」を参照してください。

本項内の全てのレジスタとビットの参照は一般形で記されます。小文字の'x'はポート番号文字、小文字の'n'はビット番号を表します。けれどもプログラム内でレジスタやビット定義に使うとき、正確な形式(例えば、ここで一般に記されたPORTTxnがポートBのビット3に対してはPORTB3)が使われなければなりません。物理的なI/Oレジスタとビット位置は59頁の「I/Oポート用レジスタ」で一覧されます。

各々1つの出力レジスタ(PORTTx)、方向レジスタ(DDRx)、入力レジスタ(PINx)の各ポートに対して、3つI/Oメモリアドレス位置が割り当てられます。入力レジスタのI/O位置は読むだけで、一方出力レジスタと方向レジスタは読み書き(両方)です。けれどもPINxレジスタのビットへの論理1書き込みは、出力レジスタの対応ビット値を(1/0)反転する結果になります。加えてMCU制御レジスタ(MCUCR)のプルアップ禁止(PUD)ビットが設定(1)されると、全ポートで全ビットに対してプルアップ機能を禁止します。


標準デジタルI/OとしてのI/Oポートの使用は次の「標準デジタル入出力としてのポート」で記述されます。多くのポートピンはデバイスの周辺機能用の交換機能と多重化されます。ポートピンとの各交換機能のインターフェース法は51頁の「交換ポート機能」で記述されます。交換機能の完全な記述については個別機能部項目を参照してください。

ポートピンのいくつかの交換機能の許可は、そのポート内の他のピンの標準デジタル入出力としての使用に影響しないことに注意してください。

### 14.2. 標準デジタル入出力としてのポート


このポートは任意の内部プルアップ付き双方向I/Oポートです。図14-2はここで属にPxnと呼ばれるI/Oポートピンの1つの機能説明を示します。

図14-2. 標準デジタル入出力回路構成



注: WRx, WPx WDx, RRx, RPx, RDxは同一ポート内の全ピンで共通です。  
clkI/O, SLEEP, PUDは全ポートで共通です。

図14-1. 入出力ピン等価回路



詳細については  
「標準デジタルI/O」図  
をご覧ください

### 14.2.1. ピンの設定

各ポートピンは3つのレジスタビットDDxn、PORTxn、PINxnからなります。59頁の「I/Oポート用レジスタ」で示されるように、DDxnビットはDDRx I/Oアドレス、PORTxnビットはPORTx I/Oアドレス、PINxnビットはPINx I/Oアドレスでアクセスされます。

DDRxレジスタ内のDDxnビットはそのピンの方向を選択します。DDxnが論理1を書かれるとPxnxは出力ピンとして設定されます。DDxnが論理0を書かれるとPxnxは入力ピンとして設定されます。

そのピンが入力ピンとして設定される時にPORTxnが論理1を書かれると、プルアップ抵抗が活性(有効)になります。プルアップ抵抗をOFFに切り替えるにはPORTxnが論理0を書かれるか、またはそのピンが出力ピンとして設定されなければなりません。ポートピンは例えクロックが動いていても、リセット条件が活性(有効)になるとHi-Zにされます。

そのピンが出力ピンとして設定される時にPORTxnが論理1を書かれると、そのポートピンはHigh(1)に駆動されます。そのピンが出力ピンとして設定される時にPORTxnが論理0を書かれると、そのポートピンはLow(0)に駆動されます。

### 14.2.2. ピンの出力交互切り替え

PINxnへの論理1書き込みはDDRxnの値に拘らず、PORTxnの値を反転切り替えします。SBI命令がポート内の1ビットの反転切り替えに使えることに注目してください。

### 14.2.3. 入出力間の切り替え

Hi-Z入力(DDxn=0, PORTxn=0)とHigh出力(DDxn=1, PORTxn=1)間の切り替え時、プルアップ許可入力(DDxn=0, PORTxn=1)またはLow出力(DDxn=1, PORTxn=0)のどちらかの中間状態が生じるに違いありません。通常、高インピーダンス環境は強力なHigh(吐き出し)駆動部とプルアップ間の違いに気付かないで、プルアップが許可された状態は十分受け入れられます。この事例でないなら、全ポートの全プルアップを禁止するために、MCU制御レジスタ(MCUCR)のプルアップ禁止(PUD)ビットが設定(1)できます。

プルアップ入力とLow出力間の切り替えは同じ問題を発生します。使用者は中間状態としてHi-Z入力(DDxn=0, PORTxn=0)またはHigh出力(DDxn=1, PORTxn=1)のどちらかを使わなければなりません。

表14-1.はピン値に対する制御信号の一覧を示します。

表14-1. ポートピンの設定

DDxn	PORTxn	PUD (MCUCR)	入出力	プルアップ抵抗	備考
0	0	X	入力	なし	高インピーダンス (Hi-Z)
0	1	0	入力	あり	Pxnxに外部からLowを入力すると吐き出し電流が流れます。
0	1	1	入力	なし	高インピーダンス (Hi-Z)
1	0	X	出力	なし	Low (吸い込み)出力
1	1	X	出力	なし	High (吐き出し)出力

### 14.2.4. ピン値の読み込み

DDxn方向ビットの設定に関係なく、ポートピンはPINxnレジスタビットを通して読みます。図14-2で示されるようにPINxnレジスタビットと先行するラッチは同期化回路を構成します。これは物理ピンが内部クロックのエッジ付近で値を変える場合の未定義状態(メタステーブル)を避けるために必要とされます。それは遅延も持ち込みます。図14-3は外部的に加えられたピン値を読む時の同期化タイミング図を示します。伝播遅延の最小と最大は各々 $t_{pd,min}$ と $t_{pd,max}$ で示されます。

(図14-3)でシステムクロックの最初の下降端直後から始まるクロック周期を考察してください。このラッチはクロックがLowの時に閉じ、クロックがHighの時に同期ラッチ信号の斜線部分で示されるように通過(トランスペアレント)となります。この信号値はシステムクロックがLowになる時に保持(ラッチ)されます。それが続くクロックの上昇端でPINxnレジスタに取り込まれます。2つの矢印 $t_{pd,min}$ と $t_{pd,max}$ によって示されるように、ピン上の单一信号遷移は出現時点に依存して0.5~1.5システムクロック周期遅らされます。

ソフトウェアが指定したピン値を読み戻す時は、図14-4で示されるようにNOP命令が挿入されなければなりません。OUT命令はシステムクロックの上昇端で同期ラッチを設定します。この場合、同期化回路を通過する遅延時間( $t_{pd}$ )は1システムクロック周期です。

図14-3. 外部供給ピン値読み込み時の同期化





図14-4. プログラムで設定したピン値読み戻し時の同期化



次のコード例はポートBピンの0と1をHigh出力、2と3をLow出力、6と7をプルアップ指定として4～7を入力に設定する方法を示します。結果のピン値が再び読み戻されますが、前記で検討されたように、いくつかのピンへ直前に指定された値を読み戻すことができるよう NOP命令が挿入されます。

### アセンブリ言語プログラム例

```

~                                     ;
LDI      R16, (1<<PB7) | (1<<PB6) | (1<<PB1) | (1<<PB0) ; プルアップとHigh値を取得
LDI      R17, (1<<DDB3) | (1<<DDB2) | (1<<DDB1) | (1<<DDB0) ; 出力ビット値を取得
OUT     PORTB, R16                   ; プルアップとHigh値を設定
OUT     DDRB, R17                   ; 入出力方向を設定
NOP
IN      R16, PINB                  ; 同期化遅延対処
                                         ; ピン値読み戻し
~                                     ;

```

### C言語プログラム例

```

unsigned char i;
~                                     /* */
PORTB = (1<<PB7) | (1<<PB6) | (1<<PB1) | (1<<PB0); /* プルアップとHigh値を設定 */
DDRB = (1<<DDB3) | (1<<DDB2) | (1<<DDB1) | (1<<DDB0); /* 入出力方向を設定 */
__no_operation();                      /* 同期化遅延対処 */
i = PINB;                            /* ピン値読み戻し */
~                                     /* */

```

**注:** アセンブリ言語プログラムについてはプルアップがピン0,1,6,7に設定されてから、ビット0と1の強力なHigh駆動部としての再定義、ビット2と3のLow駆動部としての定義、方向ビットが正しく設定されるまでの時間を最小とするために2つの一時レジスタが使われます。

### 14.2.5. デジタル入力許可と休止形態

図14-2.で示されるようにデジタル入力信号はショットトリガの入力をGNDにクランプできます。この図でSLEEPと印された信号は入力信号のいくつかが開放のまま、またはVCC/2付近のアナログ信号電圧を持つ場合の高消費電力を避けるため、パワーダウン動作、パワーセーブ動作、スタンバイ動作、拡張スタンバイ動作でMCU休止制御器によって設定(1)されます。

SLEEPは外部割り込みピンとして許可されたポートピンに対しては無視されます。外部割り込み要求が許可されないなら、SLEEPは他のピンについてと同様に有効です。SLEEPは51頁の「交換ポート機能」で記載されるように様々な他の交換機能によつても無視されます。

外部割り込みが許可されていない”上昇端、下降端または論理変化(両端)割り込み”として設定された非同期外部割り込みピンに論理1が存在すると、上で言及した休止形態から(復帰)再開する時に、これらの休止形態に於けるクランプが要求された論理変化を生ずるので、対応する外部割り込み要求フラグが設定(=1)されます。

### 14.2.6. 未接続ピン


いくつかのピンが未使用にされる場合、それらのピンが定義されたレベルを持つことを保証することが推奨されます。例え上記のような深い休止形態で多くのデジタル入力が禁止されるとしても、デジタル入力が許可される他の全ての動作(リセット、活動動作、アイドル動作)で消費電流削減のため、浮き状態入力は避けられるべきです。

未使用ピンの定義されたレベルを保証する最も簡単な方法は内部プルアップを許可することです。この場合、リセット中のプルアップは禁止されます。リセット中の低消費電力が重要なら、外部プルアップまたはプルダウンを使うことが推奨されます。未使用ピンを直接GNDまたはVCCに接続することは、ピンが偶然に出力として設定されると過電流を引き起こす可能性があるため推奨されません。

### 14.3. 交換ポート機能

多くのポートピンには標準デジタル入出力に加え交換機能があります。図14-5は単純化された図14-2でのポートピン制御信号が交換機能によってどう重複できるかを示します。この重複信号は全てのポートピンに存在する訳ではありませんが、この図はAVRマイクロコントローラー系統の全ポートピンに適用できる一般的な記述として取り扱います。

図14-5. 交換ポート機能入出力回路構成



注: WRx, WPx, WDx, RRx, RPx, RDxは同一ポート内の全ピンで共通です。  
clkI/O, SLEEP, PUDは全ポートで共通です。他の信号は各ピン固有です。

表14-2は重複(交換)信号の機能一覧を示します。図14-5で示すピンとポートは次表で示されません。重複(交換)信号は交換機能を持つ機能部で内部的に生成されます。

表14-2. 交換機能用交換信号の一般定義

信号略名	信号名	意味
PUOE	プルアップ値交換許可	1で、プルアップ許可はPUOV信号で制御され、0の場合、DDxn=0, PORTxn=1, PUD=0でプルアップが許可されます。
PUOV	プルアップ値交換値	PUOE=1時、DDxn, PORTxn, PUDの値に関係なく、プルアップの有(1)/無(0)を指定します。
DDOE	方向値交換許可	1で、出力駆動部はDDOV信号で制御され、0の場合、DDxnレジスタ値で制御されます。
DDOV	方向値交換値	DDOE=1時、DDxnレジスタ値に関係なく、出力駆動部のON(1)/OFF(0)を制御します。
PVOE	出力値交換許可	1で出力駆動部がONなら、ポート値はPVOV信号で制御されます。出力駆動部がONで0の場合、ポート値はPORTxnレジスタ値で制御されます。
PVOV	出力値交換値	PVOE=1時、PORTxnレジスタ値に関係なく、ポート値を制御(1/0)します。
PTOE	出力切替許可	PTOE=1時、PORTxnレジスタ値が反転します。
DIEOE	デジタル入力許可交換許可	1で、デジタル入力許可はDIEOV信号で制御され、0の場合、MCUの状態(活動動作、休止形態)によって決定されます。
OIEOV	デジタル入力許可交換値	DIEOE=1時、MCUの状態(活動動作、休止形態)に関係なく、デジタル入力を許可(1)/禁止(0)します。
DI	デジタル入力	交換機能用デジタル入力です。この信号は図上でショットトリガ出力に接続されていますが、これは同期化前となります。この信号はクロックとしての使用を除き、各交換機能自身が同期化します。
AIO	アナログ入出力	交換機能用アナログ入出力です。この信号はピンに直接接続され、双方向使用ができます。

次節は交換機能に関する重複(交換)信号と各ポートの交換機能を簡単に記述します。更に先の詳細については交換機能の記述を参照してください。

### 14.3.1. ポートAの交換機能

ポートAピンには表14-3.に示されるようにA/D変換用アナログ入力としての交換機能があります。ポートAピンのいくつかが output として設定される場合、A/D変換が実行中の時にそれらを切り替えないことが重要です。これは変換結果を不正にするかもしれません。

表14-3. ポートAピンの交換機能

ポートピン	交換機能	ポートピン	交換機能
PA7	ADC7 PCINT7 (A/D変換アナログ入力チャネル7) (ピン変化割り込み7入力)	PA3	ADC3 PCINT3 (A/D変換アナログ入力チャネル3) (ピン変化割り込み3入力)
PA6	ADC6 PCINT6 (A/D変換アナログ入力チャネル6) (ピン変化割り込み6入力)	PA2	ADC2 PCINT2 (A/D変換アナログ入力チャネル2) (ピン変化割り込み2入力)
PA5	ADC5 PCINT5 (A/D変換アナログ入力チャネル5) (ピン変化割り込み5入力)	PA1	ADC1 PCINT1 (A/D変換アナログ入力チャネル1) (ピン変化割り込み1入力)
PA4	ADC4 PCINT4 (A/D変換アナログ入力チャネル4) (ピン変化割り込み4入力)	PA0	ADC0 PCINT0 (A/D変換アナログ入力チャネル0) (ピン変化割り込み0入力)

交換ピンの設定は次のとおりです。

- ADC7~0/PCINT7~0 - ポートA ビット7~0 : PA7~0

ADC7~0 : A/D変換チャネル7~0入力。

PCINT7~0 : ピン変化割り込み7~0入力。PA7~0ピンは外部割り込み元として扱えます。

表14-4.と表14-5.はポートAの交換機能を51頁の図14-5.で示される交換信号に関連付けます。

表14-4. ポートA7~4の交換機能用交換信号

信号名	PA7/ADC7/PCINT7	PA6/ADC6/PCINT6	PA5/ADC5/PCINT5	PA4/ADC4/PCINT4
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	0	0	0	0
PVOV	0	0	0	0
PTOE	-	-	-	-
DIEOE	(PCIE0・PCINT7)+ADC7D	(PCIE0・PCINT6)+ADC6D	(PCIE0・PCINT5)+ADC5D	(PCIE0・PCINT4)+ADC4D
DIEOV	PCIE0・PCINT7	PCIE0・PCINT6	PCIE0・PCINT5	PCIE0・PCINT4
DI	PCINT7入力	PCINT6入力	PCINT5入力	PCINT4入力
AI0	ADC7入力	ADC6入力	ADC5入力	ADC4入力

表14-5. ポートA3~0の交換機能用交換信号

信号名	PA3/ADC3/PCINT3	PA2/ADC2/PCINT2	PA1/ADC1/PCINT1	PA0/ADC0/PCINT0
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	0	0	0	0
PVOV	0	0	0	0
PTOE	-	-	-	-
DIEOE	(PCIE0・PCINT3)+ADC3D	(PCIE0・PCINT2)+ADC2D	(PCIE0・PCINT1)+ADC1D	(PCIE0・PCINT0)+ADC0D
DIEOV	PCIE0・PCINT3	PCIE0・PCINT2	PCIE0・PCINT1	PCIE0・PCINT0
DI	PCINT3入力	PCINT2入力	PCINT1入力	PCINT0入力
AI0	ADC3入力	ADC2入力	ADC1入力	ADC0入力

### 14.3.2. ポートBの交換機能

ポートBピンの交換機能は表14-6で示されます。

表14-6. ポートBピンの交換機能

ポートピン	交換機能	ポートピン	交換機能
PB7	SCK (SPI 直列クロック 主側出力/従側入力) OC3B (タイマ/カウンタ3 比較B一致出力) (注) PCINT15 (ピン変化割り込み15入力)	PB3	AIN1 (アナログ比較器反転入力) OC0A (タイマ/カウンタ0 比較A一致出力) PCINT11 (ピン変化割り込み11入力)
PB6	MISO (SPI 主側データ入力/従側データ出力) OC3A (タイマ/カウンタ3 比較A一致出力) (注) PCINT14 (ピン変化割り込み14入力)	PB2	AIN0 (アナログ比較器非反転入力) INT2 (外部割り込み2入力) PCINT10 (ピン変化割り込み10入力)
PB5	MOSI (SPI 主側データ出力/従側データ入力) ICP3 (タイマ/カウンタ3 捕獲起動入力) (注) PCINT13 (ピン変化割り込み13入力)	PB1	T1 (タイマ/カウンタ1 外部クロック入力) CLKO (システムクロック出力) PCINT9 (ピン変化割り込み9入力)
PB4	SS (SPI 従装置選択入力) OC0B (タイマ/カウンタ0 比較B一致出力) PCINT12 (ピン変化割り込み12入力)	PB0	T0 (タイマ/カウンタ0 外部クロック入力) XCK0 (USART0 外部クロック入出力) PCINT8 (ピン変化割り込み8入力)

注: OC3B,OC3A,ICP3はATmega1284/1284Pでだけ利用可能です。

交換ピンの設定は次のとおりです。

- SCK/OC3B/PCINT15 – ポートB ビット7 : PB7

SCK : SPI用の主装置クロック出力、従装置クロック入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB7設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB7で制御されます。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジスタ(PORTB)のPORTB7で制御できます。

OC3B : タイマ/カウンタ3の比較B一致出力。PB7ピンはタイマ/カウンタ3の比較B一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDB7=1)されなければなりません。このOC3Bピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT15 : ピン変化割り込み15入力。PB7ピンは外部割り込み元として扱えます。

- MISO/OC3A/PCINT14 – ポートB ビット6 : PB6

MISO : SPI用の主装置データ入力、従装置データ出力。SPIが主装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB6の設定に拘らず入力として設定されます。SPIが従装置として許可されると、このピンのデータ方向はDDB6で制御されます。このピンがSPIによって入力を強制される時にプルアップは未だポートB出力レジスタ(PORTB)のPORTB6で制御できます。

OC3A : タイマ/カウンタ3の比較A一致出力。PB6ピンはタイマ/カウンタ3の比較A一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDB6=1)されなければなりません。このOC3Aピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT14 : ピン変化割り込み14入力。PB6ピンは外部割り込み元として扱えます。

- MOSI/ICP3/PCINT13 – ポートB ビット5 : PB5

MOSI : SPI用の主装置データ出力、従装置データ入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB5設定に拘らず入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB5で制御されます。このピンがSPIによって入力を強制される時にプルアップは未だポートB出力レジスタ(PORTB)のPORTB5で制御できます。

ICP3 : タイマ/カウンタ3の捕獲起動入力。PB5ピンはタイマ/カウンタ3用捕獲起動入力ピンとして動作できます。

PCINT13 : ピン変化割り込み13入力。PB5ピンは外部割り込み元として扱えます。

- SS/OC0B/PCINT12 – ポートB ビット4 : PB4

SS : SPI従装置選択入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB4の設定に拘らず、入力として設定されます。従装置としてこのピンがLowに駆動されると、SPI(機能)が活性化(有効に)されます。SPIが主装置として許可されると、このピンのデータ方向はDDB4で制御されます。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジスタ(PORTB)のPORTB4で制御できます。

OC0B : タイマ/カウンタ0の比較B一致出力。PB4ピンはタイマ/カウンタ0の比較B一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDB4=1)されなければなりません。このOC0Bピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT12 : ピン変化割り込み12入力。PB4ピンは外部割り込み元として扱えます。

- AIN1/OC0A/PCINT11 – ポートB ビット3 : PB3

AIN1 : アナログ比較器反転入力。アナログ比較器機能を邪魔するデジタルポート機能を無効するために、内部プルアップがOFFにされた入力としてポートピンを設定してください。

OC0A : タイマ/カウンタ0の比較A一致出力。PB3ピンはタイマ/カウンタ0の比較A一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDB3=1)されなければなりません。このOC0Aピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT11 : ピン変化割り込み11入力。PB3ピンは外部割り込み元として扱えます。

- AIN0/INT2/PCINT10 – ポートB ビット2 : PB2

AIN0 : アナログ比較器非反転入力。アナログ比較器機能を邪魔するデジタルポート機能を無効するために、内部フルアップがOFFにされた入力としてポートピンを設定してください。

INT2 : 外部割り込み2入力。PB2ピンはMCUへの外部割り込み元として扱えます。

PCINT10 : ピン変化割り込み10入力。PB2ピンは外部割り込み元として扱えます。

- T1/CLK0/PCINT9 – ポートB ビット1 : PB1

T1 : タイマ/カウンタ1の外部クロック入力ピンです。

CLK0 : システムクロック出力。分周したシステムクロックはPB1ピンに出力できます。分周したシステムクロックはCKOUTヒューズがプログラム(0)されると、PORTB1とDDB1設定に拘らず、出力されます。これはリセット中にも出力されます。

PCINT9 : ピン変化割り込み9入力。PB1ピンは外部割り込み元として扱えます。

- T0/XCK0/PCINT8 – ポートB ビット0 : PB0

T0 : タイマ/カウンタ0の外部クロック入力ピンです。

XCK0 : USART0の外部クロック入出力。ポートB方向レジスタ(DDRB)のDDB0は、このクロックが入力(DDB0=0)または出力(DDB0=1)のどちらかを制御します。XCK0ピンはUSART0が同期種別で動作する時だけ活動します(有効です)。

PCINT8 : ピン変化割り込み8入力。PB0ピンは外部割り込み元として扱えます。

表14-7.と表14-8.はポートBの交換機能を51頁の図14-5.で示される交換信号に関する付けます。SPI主装置入力とSPI従装置出力がMISOを構成し、一方MOSIはSPI主装置出力とSPI従装置入力に分けられます。

表14-7. ポートB7~4の交換機能用交換信号 (注: OC3B,OC3A,ICP3はATmega1284/1284Pにだけ存在します。)

信号名	PB7/SCK/OC3B/PCINT15	PB6/MISO/OC3A/PCINT14	PB5/MOSI/ICP3/PCINT13	PB4/SS/OC0B/PCINT12
PUOE	SPE・MSTR	SPE・MSTR	SPE・MSTR	SPE・MSTR
PUOV	PORTB7・PUD	PORTB6・PUD	PORTB5・PUD	PORTB4・PUD
DDOE	SPE・MSTR	SPE・MSTR	SPE・MSTR	SPE・MSTR
DDOV	0	0	0	0
PVOE	SPE・MSTR+OC3B許可	SPE・MSTR+OC3A許可	SPE・MSTR	OC0B許可
PVOV	SCK/OC3B出力	SPI従装置/OC3A出力	SPI主装置出力	OC0B
PTOE	-	-	-	-
DIEOE	PCIE1・PCINT15	PCIE1・PCINT14	PCIE1・PCINT13	PCIE1・PCINT12
DIEOV	1	1	1	1
DI	SCK/PCINT15入力	SPI主装置/PCINT14入力	SPI従装置/ICP3/PCINT13入力	SPI SS/PCINT12入力
AI0	-	-	-	-

表14-8. ポートB3~0の交換機能用交換信号

信号名	PB3/OC0A/AIN1/PCINT11	PB2/INT2/AIN0/PCINT10	PB1/T1/PCINT9	PB0/T0/XCK0/PCINT8
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	CKOUT	0
DDOV	0	0	CKOUT	0
PVOE	OC0A許可	0	CKOUT	XCK0出力許可
PVOV	OC0A	0	システムクロック	XCK0出力
PTOE	-	-	-	-
DIEOE	PCIE1・PCINT11	PCIE1・PCINT10+INT2許可	PCIE1・PCINT9	PCIE1・PCINT8
DIEOV	1	1	1	1
DI	PCINT11入力	INT2/PCINT10入力	T1/PCINT9入力	T0/XCK0/PCINT8入力
AI0	AIN1入力	AIN0入力	-	-

### 14.3.3. ポートCの交換機能

ポートCピンの交換機能は表14-9で示されます。JTAGインターフェースが許可されると、リセットが起きたときでもPC5(TDI)、PC3(TMS)、PC2(TCK)ピンのプルアップ抵抗は活性(有効)にされます。

表14-9. ポートCピンの交換機能

ポートピン	交換機能	ポートピン	交換機能
PC7	TOSC2 (タイマ用発振増幅器出力) PCINT23 (ピン変化割り込み23入力)	PC3	TMS (JTAG 検査種別選択入力) PCINT19 (ピン変化割り込み19入力)
PC6	TOSC1 (タイマ用発振増幅器入力) PCINT22 (ピン変化割り込み22入力)	PC2	TCK (JTAG クロック入力) PCINT18 (ピン変化割り込み18入力)
PC5	TDI (JTAG 検査データ入力) PCINT21 (ピン変化割り込み21入力)	PC1	SDA (2線直列バスデータ入出力) PCINT17 (ピン変化割り込み17入力)
PC4	TDO (JTAG 検査データ出力) PCINT20 (ピン変化割り込み20入力)	PC0	SCL (2線直列バスクロック入出力) PCINT16 (ピン変化割り込み16入力)

交換ピンの設定は次のとおりです。

- TOSC2/PCINT23 - ポートC ピット7 : PC7

TOSC2 : タイマ発振器ピン2。タイマ/カウンタ2の非同期クロック動作を許可するためにASSRの非同期許可(AS2)ビットが設定(1)されると、PC7ピンはポートから切り離され、発振用反転増幅器の出力になります。この動作では、このピンにクリスタル発振器が接続され、このピンはI/Oピンとして使えません。

PCINT23 : ピン変化割り込み23入力。PC7ピンは外部割り込み元として扱えます。

- TOSC1/PCINT22 - ポートC ピット6 : PC6

TOSC1 : タイマ発振器ピン1。タイマ/カウンタ2の非同期クロック動作を許可するためにASSRの非同期許可(AS2)ビットが設定(1)されると、PC6ピンはポートから切り離され、発振用反転増幅器の入力になります。この動作では、このピンにクリスタル発振器が接続され、このピンはI/Oピンとして使えません。

PCINT22 : ピン変化割り込み22入力。PC6ピンは外部割り込み元として扱えます。

- TDI/PCINT21 - ポートC ピット5 : PC5

TDI : JTAG検査データ入力。命令レジスタまたはデータレジスタ(走査チェーン)に移動入力される直列入力データです。JTAGインターフェースが許可されると、このピンはI/Oピンとして使えません。

PCINT21 : ピン変化割り込み21入力。PC5ピンは外部割り込み元として扱えます。

- TDO/PCINT20 - ポートC ピット4 : PC4

TDO : JTAG検査データ出力。命令レジスタまたはデータレジスタから移動出力される直列出力データです。JTAGインターフェースが許可されたなら、このピンはI/Oピンとして使えません。

TDOピンはデータが移動出力されるTAP状態への移行を除いてHi-Zにされます。

PCINT20 : ピン変化割り込み20入力。PC4ピンは外部割り込み元として扱えます。

- TMS/PCINT19 - ポートC ピット3 : PC3

TMS : JTAG検査種別選択。このピンはTAP(検査入出力ポート)制御器状態機構を通しての操作に使われます。JTAGインターフェースが許可されると、このピンはI/Oピンとして使えません。

PCINT19 : ピン変化割り込み19入力。PC3ピンは外部割り込み元として扱えます。

- TCK/PCINT18 - ポートC ピット2 : PC2

TCK : JTAGクロック。JTAG操作はTCKに同期します。JTAGインターフェースが許可されると、このピンはI/Oピンとして使えません。

PCINT18 : ピン変化割り込み18入力。PC2ピンは外部割り込み元として扱えます。

- SDA/PCINT17 - ポートC ピット1 : PC1

SDA : 2線直列インターフェースデータ。2線直列インターフェースを許可するために2線直列インターフェース制御レジスタ(TWCR)の2線直列インターフェース動作許可(TWEN)ビットが設定(1)されると、PC1は(通常の)ポートから切り離されて、2線直列インターフェース用直列データ入出力ピンになります。この動作では入力信号上の50nsより短いスパイク(瞬間雑音)を消去するためのスパイク除去器があり、スリューレート(上昇/下降速度)制限付きオープンドレイン駆動部によって駆動されます。このピンが2線直列インターフェースによって使われるとき、プルアップは未だPORTC1によって制御できます。

PCINT17 : ピン変化割り込み17入力。PC1ピンは外部割り込み元として扱えます。

- SCL/PCINT16 - ポートC ビット0 : PC0

SCL : 2線直列インターフェース クロック。2線直列インターフェースを許可するために2線直列インターフェース制御レジスタ(TWCR)の2線直列インターフェース動作許可(TWEN)ビットが設定(1)されると、PC0は(通常の)ポートから切り離されて、2線直列インターフェース用直列クロック入出力ピンになります。この動作では入力信号上の50nsより短いスパイク(瞬間雑音)を消去するためのスパイク除去器があり、スリューレート(上昇/下降速度)制限付きオーブントレイン駆動部によって駆動されます。このピンが2線直列インターフェースによって使われるとき、プルアップは未だPORTC0ビットによって制御できます。

PCINT16 : ピン変化割り込み16入力。PC0ピンは外部割り込み元として扱えます。

表14-10と表14-11はポートCの交換機能を51頁の図14-5で示される交換信号に関連付けます。

表14-10. ポートC7~4の交換機能用交換信号

信号名	PC7/TOSC2/PCINT23	PC6/TOSC1/PCINT22	PC5/TDI/PCINT21	PC4/TDO/PCINT20
PUOE	AS2・EXCLK	AS2	JTAGEN	JTAGEN
PUOV	0	0	1	1
DDOE	AS2・EXCLK	AS2	JTAGEN	JTAGEN
DDOV	0	0	0	IR移動+DR移動
PVOE	0	0	0	JTAGEN
PVOV	0	0	0	TDO出力
PTOE	-	-	-	-
DIEOE	AS2・EXCLK)+ (PCIE2・PCINT23)	AS2+(PCIE2・PCINT22)	JTAGEN+ (PCIE2・PCINT21)	JTAGEN+ (PCIE2・PCINT20)
DIEOV	AS2	EXCLK+AS2	JTAGEN	JTAGEN
DI	PCINT23入力	PCINT22入力	PCINT21入力	PCINT20入力
AIO	タイマ/カウンタ2用 発振増幅器出力	タイマ/カウンタ2用 発振増幅器入力	TDI入力	-

表14-11. ポートC3~0の交換機能用交換信号

信号名	PC3/TMS/PCINT19	PC2/TCK/PCINT18	PC1/SDA/PCINT17	PC0/SCL/PCINT16
PUOE	JTAGEN	JTAGEN	TWEN	TWEN
PUOV	1	1	PORTC1・PUD	PORTC0・PUD
DDOE	JTAGEN	JTAGEN	TWEN	TWEN
DDOV	0	0	0	0
PVOE	0	0	TWEN	TWEN
PVOV	0	0	SDA_出力	SCL_出力
PTOE	-	-	-	-
DIEOE	JTAGEN+ (PCIE2・PCINT19)	JTAGEN+ (PCIE2・PCINT18)	PCIE2・PCINT17	PCIE2・PCINT16
DIEOV	JTAGEN	JTAGEN	1	1
DI	PCINT19入力	PCINT18入力	PCINT17入力	PCINT16入力
AIO	TMS入力	TCK入力	SDA入力	SCL入力

注: 許可されると、2線直列インターフェースはPC0とPC1ピン出力のスリューレート制御を許可します。これは図で示されていません。  
加えて、ポート図で示されるAIO出力と2線直列インターフェース(TWI)部間にスパイク除去器が接続されます。

#### 14.3.4. ポートDの交換機能

ポートDピンの交換機能は表14-12で示されます。

表14-12. ポートDピンの交換機能

ポートピン	交換機能	ポートピン	交換機能
PD7	OC2A (タイマ/カウンタ2 比較A一致出力) PCINT31 (ピン変化割り込み31入力)	PD3	INT1 (外部割り込み1入力) TXD1 (USART1送信データ出力) PCINT27 (ピン変化割り込み27入力)
PD6	ICP1 (タイマ/カウンタ1 捕獲起動入力) OC2B (タイマ/カウンタ2 比較B一致出力) PCINT30 (ピン変化割り込み30入力)	PD2	INT0 (外部割り込み0入力) RXD1 (USART1受信データ入力) PCINT26 (ピン変化割り込み26入力)
PD5	OC1A (タイマ/カウンタ1 比較A一致出力) PCINT29 (ピン変化割り込み29入力)	PD1	TXD0 (USART0送信データ出力) PCINT25 (ピン変化割り込み25入力)
PD4	OC1B (タイマ/カウンタ1 比較B一致出力) XCK1 (USART1外部クロック入出力) PCINT28 (ピン変化割り込み28入力)	PD0	RXD0 (USART0受信データ入力) T3 (タイマ/カウンタ3外部クロック入力) (注) PCINT24 (ピン変化割り込み24入力)

注: T3はATmega1284/1284Pでだけ利用可能です。

交換ピンの設定は次のとおりです。

- OC2A/PCINT31 - ポートD ビット7 : PD7

OC2A : タイマ/カウンタ2の比較A一致出力。PD7ピンはタイマ/カウンタ2の比較A一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDD7=1)されなければなりません。このOC2Aピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT31 : ピン変化割り込み31入力。PD7ピンは外部割り込み元として扱えます。

- ICP1/OC2B/PCINT30 - ポートD ビット6 : PD6

ICP1 : タイマ/カウンタ1の捕獲起動入力。PD6ピンはタイマ/カウンタ1用捕獲起動入力ピンとして動作できます。

OC2B : タイマ/カウンタ2の比較B一致出力。PD6ピンはタイマ/カウンタ2の比較B一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDD6=1)されなければなりません。このOC2Bピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT30 : ピン変化割り込み30入力。PD6ピンは外部割り込み元として扱えます。

- OC1A/PCINT29 - ポートD ビット5 : PD5

OC1A : タイマ/カウンタ1の比較A一致出力。PD5ピンはタイマ/カウンタ1の比較A一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDD5=1)されなければなりません。このOC1Aピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT29 : ピン変化割り込み29入力。PD5ピンは外部割り込み元として扱えます。

- OC1B/XCK1/PCINT28 - ポートD ビット4 : PD4

OC1B : タイマ/カウンタ1の比較B一致出力。PD4ピンはタイマ/カウンタ1の比較B一致用外部出力として扱えます。この機能を扱うため、このピンは出力として設定(DDD4=1)されなければなりません。このOC1Bピンはタイマ機能のPWM動作用出力ピンでもあります。

XCK1 : USART1の外部クロック入出力。[ポートD方向レジスタ\(DDRD\)](#)のDDD4は、このクロックが入力(DDD4=0)または出力(DDD4=1)のどちらかを制御します。XCK1ピンはUSART1が同期種別で動作する時だけ活動します(有効です)。

PCINT28 : ピン変化割り込み28入力。PD4ピンは外部割り込み元として扱えます。

- INT1/TXD1/PCINT27 - ポートD ビット3 : PD3

INT1 : 外部割り込み1入力。PD3ピンは外部割り込み元として扱えます。

TXD1 : 送信データ(USART1用データ出力ピン)。[USART1送信部が許可](#)されると、このピンは[ポートD方向レジスタ\(DDRD\)](#)のDDD3の値に拘らず、出力として設定されます。

PCINT27 : ピン変化割り込み27入力。PD3ピンは外部割り込み元として扱えます。

- INT0/RXD1/PCINT26 - ポートD ビット2 : PD2

INT0 : 外部割り込み0入力。PD2ピンは外部割り込み元として扱えます。

RXD1 : 受信データ(USART1用データ入力ピン)。[USART1受信部が許可](#)されると、このピンは[DDRD](#)のDDD2の値に拘らず、入力として設定されます。USART1がこのピンを入力に強制するとき、プルアップは未だ[PORTD2ビット](#)によって制御できます。

PCINT26 : ピン変化割り込み26入力。PD2ピンは外部割り込み元として扱えます。

- TXD0/PCINT25 - ポートD ビット1 : PD1

TXD0 : 送信データ(USART0用データ出力ピン)。[USART0送信部が許可](#)されると、このピンは[ポートD方向レジスタ\(DDRD\)](#)のDDD1の値に拘らず、出力として設定されます。

PCINT25 : ピン変化割り込み25入力。PD1ピンは外部割り込み元として扱えます。

- RXD0/T3/PCINT24 – ポートD ピット0 : PD0

RXD0 : 受信データ(USART0用データ入力ピン)。USART0受信部が許可されると、このピンはDDRDのDDD0の値に拘らず、入力として設定されます。USART0がこのピンを入力に強制するとき、プルアップ<sup>9</sup>は未だPORTD0ピットによって制御できます。

T3 : タイマ/カウンタ3の外部クロック入力ピンです。

PCINT24 : ピン変化割り込み24入力。PD0ピンは外部割り込み元として扱えます。

表14-13と表14-14はポートDの交換機能を51頁の図14-5で示される交換信号に関連付けます。

表14-13. ポートD7~4の交換機能用交換信号 (注: T3はATmega1284/1284Pにだけ存在します。)

信号名	PD7/OC2A/PCINT31	PD6/ICP1/OC2B/ PCINT30	PD5/OC1A/PCINT29	PD4/OC1B/XCK1/ PCINT28
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	OC2A許可	OC2B許可	OC1A許可	OC1B許可+XCK1出力許可
PVOV	OC2A	OC2B	OC1A	OC1B+XCK1出力
PTOE	-	-	-	-
DIEOE	PCIE3・PCINT31	PCIE3・PCINT30	PCIE3・PCINT29	PCIE3・PCINT28
DIEOV	1	1	1	1
DI	PCINT31入力	ICP1/PCINT30入力	PCINT29入力	XCK1/PCINT28入力
AI0	-	-	-	-

表14-14. ポートD3~0の交換機能用交換信号

信号名	PD3/INT1/TXD1/PCINT27	PD2/INT0/RXD1/PCINT26	PD1/TXD0/PCINT25	PD0/RXD0/T3/PCINT24
PUOE	TXEN1	RXEN1	TXEN0	RXEN0
PUOV	0	PORTD2・PUD	0	PORTD0・PUD
DDOE	TXEN1	RXEN1	TXEN0	RXEN0
DDOV	1	0	1	0
PVOE	TXEN1	0	TXEN0	0
PVOV	TxD1	0	TxD0	0
PTOE	-	-	-	-
DIEOE	INT1許可+ (PCIE3・PCINT27)	INT0許可+ (PCIE3・PCINT26)	PCIE3・PCINT25	PCIE3・PCINT24
DIEOV	1	1	1	1
DI	INT1/PCINT27入力	INT0/RXD1/PCINT26入力	PCINT25入力	RXD0/T3/PCINT24入力
AI0	-	-	-	-

## 14.4. I/Oポート用レジスタ

### 14.4.1. MCUCR – MCU制御レジスタ (MCU Control Register)

ビット	7	6	5	4	3	2	1	0	
\$35 (\$55)	JTD	BODS(注)	BODSE(注)	PUD	-	-	IVSEL	IVCE	MCUCR
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

注: ATmega164PA/324PA/644PA/1284Pでだけ利用可能です。

- ビット4 – PUD : プルアップ禁止 (Pull-up Disable)

このビットが1を書かれると、例えDDxnとPORTxnレジスタがプルアップを許可(DDxn=0, PORTxn=1)に設定されていても、I/Oポートのプルアップは禁止されます。この特徴についてより多くの詳細に関しては49頁の「[ピンの設定](#)」をご覧ください。

### 14.4.2. PORTA – ポートA出力レジスタ (Port A Data Register)

ビット	7	6	5	4	3	2	1	0	
\$02 (\$22)	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	PORTA
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

### 14.4.3. DDRA – ポートA方向レジスタ (Port A Data Direction Register)

ビット	7	6	5	4	3	2	1	0	
\$01 (\$21)	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	DDRA
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

### 14.4.4. PINA – ポートA入力レジスタ (Port A Input Address)

ビット	7	6	5	4	3	2	1	0	
\$00 (\$20)	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	PINA
Read/Write	R/W								
初期値	不定								

### 14.4.5. PORTB – ポートB出力レジスタ (Port B Data Register)

ビット	7	6	5	4	3	2	1	0	
\$05 (\$25)	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	PORTB
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

### 14.4.6. DDRB – ポートB方向レジスタ (Port B Data Direction Register)

ビット	7	6	5	4	3	2	1	0	
\$04 (\$24)	DDB7	DDB6	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	DDRB
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

### 14.4.7. PINB – ポートB入力レジスタ (Port B Input Address)

ビット	7	6	5	4	3	2	1	0	
\$03 (\$23)	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	PINB
Read/Write	R/W								
初期値	不定								

**14.4.8. PORTC - ポートC出力レジスタ (Port C Data Register)**

ビット	7	6	5	4	3	2	1	0	
\$08 (\$28)	PORTC7	PORTC6	PORTC5	PORTC4	PORTC3	PORTC2	PORTC1	PORTC0	PORTC
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

**14.4.9. DDRC - ポートC方向レジスタ (Port C Data Direction Register)**

ビット	7	6	5	4	3	2	1	0	
\$07 (\$27)	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	DDRC
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

**14.4.10. PINC - ポートC入力レジスタ (Port C Input Address)**

ビット	7	6	5	4	3	2	1	0	
\$06 (\$26)	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	PINC
Read/Write	R/W								
初期値	不定								

**14.4.11. PORTD - ポートD出力レジスタ (Port D Data Register)**

ビット	7	6	5	4	3	2	1	0	
\$0B (\$2B)	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	PORTD
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

**14.4.12. DDRD - ポートD方向レジスタ (Port D Data Direction Register)**

ビット	7	6	5	4	3	2	1	0	
\$0A (\$2A)	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	DDRD
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

**14.4.13. PIND - ポートD入力レジスタ (Port D Input Address)**

ビット	7	6	5	4	3	2	1	0	
\$09 (\$29)	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	PIND
Read/Write	R/W								
初期値	不定								

## 15. 8ビット タイマ/カウンタ (PWM付き)

### 15.1. 特徴

- 2つの独立した比較出力部
- 2重緩衝の比較レジスタ
- 比較一致でのタイマ/カウンタ解除 (自動再設定)
- 不具合なしで正しい位相のパルス幅変調器 (PWM)
- 可変PWM周期
- 周波数発生器
- 3つの独立した割り込み (TOV0, OCF0A, OCF0B)


### 15.2. 概要

タイマ/カウンタ0は2つの独立した比較出力部とPWM支援付きの汎用8ビットタイマ/カウンタ部です。それは正確なプログラム実行タイミング(事象管理)、波形生成を許します。主な特徴は次に示されます。

この8ビットタイマ/カウンタの簡単化した構成図は図15-1で示されます。I/Oピンの実際の配置については6頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は69頁の「8ビットタイマ/カウンタ用レジスタ」で一覧されます。

33頁の「PRR0 - 電力削減レジスタ0」のPRTIM0ビットはタイマ/カウンタ0部を許可するために0を書かれなければなりません(訳注:行追加)。

図15-1. 8ビットタイマ/カウンタ構成図



#### 15.2.1. 関係レジスタ

タイマ/カウンタ(TCNT0)と比較レジスタ(OCR0AとOCR0B)は8ビットのレジスタです。割り込み要求信号はタイマ/カウンタ0割り込み要求レジスタ(TIMSK0)で全て見えます。全ての割り込みはタイマ/カウンタ0割り込み許可レジスタ(TIMSK0)で個別に遮蔽(禁止)されます。TIFR0とTIMSK0はこの図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはT0ピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するために使うクロック元を制御します。クロック元が選択されないとき、タイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタクロック(clkT0)として参照されます。

2重緩衝化した比較レジスタ(OCR0AとOCR0B)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC0AとOC0B)ピンでPWMまたは可変周波数出力を生成するための波形生成器によって使えます。詳細については63頁の「比較出力部」をご覧ください。この比較一致発生は比較一致割り込み要求の発生に使える比較一致割り込み要求フラグ(OCF0AとOCF0B)も設定(1)します。

### 15.2.2. 定義

本項でのレジスタとビット参照の多くは一般形で書かれます。小文字の' n' はタイマ/カウンタ番号、この場合は0で置き換えます。小文字のxは比較出力部のチャネル名を表し、この場合はAまたはBです。然しながらプログラムでレジスタまたはビット定義を使う時は正確な形式が使われなければなりません(例えばタイマ/カウンタ0のカウンタ値のアクセスに対してのTCNT0のように)。

表15-1の定義は本資料を通して広範囲に渡って使われます。

表15-1. 用語定義


用語	意味
BOTTOM	タイマ/カウンタが\$00に到達した時。
MAX	タイマ/カウンタが\$FF(255)に到達した時。
TOP	タイマ/カウンタが指定された固定値(\$FF) またはOCR0A値に到達した時。この指 定(TOP)値は動作種別に依存します。

### 15.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ制御レジスタB(TCCR0B)に配置されたクロック選択(CS02~0)ビットによって制御されるクロック選択論理回路で選択されます。クロック元と前置分周器の詳細については92頁の「タイマ/カウンタの前置分周器」をご覧ください。

### 15.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。図15-2.は、このカウンタとその周辺環境の構成図を示します。



使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkT0)で解除(\$00)、増加(+1)、または減少(-1)されます。clkT0はクロック選択(CS02~0)ビットによって選択された内部または外部のクロック元から生成できます。クロック元が選択されない(CS02~0=000)とき、タイマ/カウンタは停止されます。けれどもTCNT0値はタイマ/カウンタクロック(clkT0)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込みは全てのカウンタ解除や計数動作を無視します(上位優先順位を持ちます)。

計数順序(方法)はタイマ/カウンタ0制御レジスタA(TCCR0A)に配置された波形生成種別(WGM01,0)ビットとタイマ/カウンタ0制御レジスタB(TCCR0B)に配置された波形生成種別(WGM02)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法とOC0A/OC0B比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に関しては65頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOV0)フラグはWGM02~0ビットによって選択された動作種別に従って設定(1)されます。TOV0はCPU割り込み発生に使えます。

## 15.5. 比較出力部


この8ビット比較器はTCNT0と比較レジスタ(OCR0AとOCR0B)を継続的に比較します。TCNT0がOCR0AまたはOCR0Bと等しければ比較器は一致を指示します。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF0AまたはOCF0B)を設定(1)します。対応する割り込みが許可(I=1, OCIE0AまたはOCIE0B=1)されているならば、その比較割り込み要求フラグは比較割り込みを発生します。比較割り込み要求フラグは割り込みが実行されると自動的に解除(0)されます。代わりにこのフラグはこのI/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGM02~0)ビットと比較出力選択(COM0x1,0)ビットによって設定された動作種別に従った出力を生成するのにこの一致信号を使います。MAXとBOTTOM信号は動作種別(65頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使われます。

図15-3.は比較出力部の構成図を示します。

OCR0xはパルス幅変調(PWM)のどちらかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR0xレジスタの更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。

OCR0xのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR0x緩衝部をアクセスし、禁止されるとOCR0xレジスタを直接アクセスします。

図15-3. 比較出力部構成図



(誤注) ここでは比較nxレジスタ全体をOCR0x、OCR0xを構成する緩衝部分をOCR0x緩衝部、実際の比較に使われるレジスタ本体部分をOCR0xレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

### 15.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は、強制変更(FOC0x)ビットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラグ(OCF0x)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC0xピンは実際の比較一致が起きた場合と同様に更新されます(COM0x1,0ビット設定がOC0xピンの設定(1)、解除(0)、1/0交互のどちらかを定義)。

### 15.5.2. TCNT0書き込みによる比較一致妨害

TCNT0への全てのCPU書き込みは、例えタイマ/カウンタが停止していても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT0と同じ値に初期化されることをOCR0xに許します。

### 15.5.3. 比較一致部の使用

どの動作種別でのTCNT0書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使う場合、TCNT0を変更する時に危険を伴います。TCNT0に書かれた値がOCR0x値と同じ場合に比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT0値を書いてはいけません。


OC0xの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC0x値を設定する一番簡単な方法は標準動作で強制変更(FOC0x)ストローブビットを使うことです。波形生成動作種別間を変更する時でも、OC0x(内部)レジスタはその値を保ちます。

比較出力選択(COM0x1,0)ビットが比較値(OCR0x)と共に2重緩衝されないことに気付いてください。COM0x1,0ビットの変更は直ちに有効となります。

## 15.6. 比較一致出力部

比較出力選択(COM0x1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC0x)状態の定義にCOM0x1,0ビットを使います。またCOM0x1,0ビットはOC0xピン出力元を制御します。図15-4.はCOM0x1,0ビット設定によって影響を及ぼされる論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(訳注:原文は太字)で示されます。COM0x1,0ビットによって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC0xの状態を参照するとき、その参照はOC0xピンではなく内部OC0xレジスタに対してです。システムリセットが起こると、OC0xレジスタは'0'にリセットされます。

図15-4. 比較一致出力回路図



COM0x1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC0x)によって無効にされます。けれどもOC0xピンの方向(入出力)はポートピンに対するポート方向レジスタ(PORT)によって未だ制御されます。OC0xピンに対するポート方向レジスタのビット(DDR\_OC0x)はOC0x値がピンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形生成種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC0x状態の初期化を許します。いくつかのCOM0x1,0ビット設定が或る種の動作種別に対して予約されることに注意してください。[69頁の「8ビット タイマ/カウンタ用レジスタ」](#)をご覧ください。

### 15.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM0x1,0ビットを違うふうに使います。全ての動作種別に対してCOM0x1,0=00設定は次の比較一致で実行すべきOC0xレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については[69頁の表15-2.と表15-5.](#)を参照してください。高速PWM動作については[69頁の表15-3.と表15-6.](#)、位相基準PWMについては[69頁の表15-4.と表15-7.](#)を参照してください。

COM0x1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制変更(FOC0x)ストローブ ビットを使うことによって直ちに効果を得ることを強制できます。

## 15.7. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGM02~0)ビットと比較出力選択(COM0x1,0)ビットの組み合わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼします。COM0x1,0ビットは生成されるPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。非PWM動作に対するCOM0x1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(64頁の「比較一致出力部」をご覧ください)。

タイミング情報の詳細については68頁の「[タイマ/カウンタ0のタイミング](#)」を参照してください。

### 15.7.1. 標準動作


最も単純な動作種別が標準動作(WGM02~0=000)です。この動作種別での計数方向は常に上昇(+)で、カウンタ解除は実行されません。カウンタは8ビット最大値(TOP=\$FF)を通過すると単に範囲を超えて\$00(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOV0)フラグはTCNT0が\$00になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV0フラグは設定(1)のみで解除(0)されないことを除いて第9ビットのようになります。けれどもTOV0フラグを自動的に解除(0)するタイマ/カウンタ溢れ割り込みと組み合ったタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

### 15.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM02~0=010)ではOCR0Aがカウンタの分解能を操作するのに使われます。CTC動作ではカウンタ(TCNT0)値がOCR0Aと一致すると、カウンタは\$00に解除されます。OCR0Aはカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイミング図は図15-5で示されます。カウンタ(TCNT0)値はTCNT0とOCR0A間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT0)は解除(\$00)されます。



注: COMnx1,0=01

OCF0Aフラグを使うことにより、タイマ/カウンタ値がTOP値に達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR0Aに書かれた新しい値がTCNT0の現在値よりも低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こるのに先立って最大値(\$FF)へ、そして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC0A出力は比較出力選択(COM0A1,0)ビットを交互動作(=01)に設定することによって各比較一致での論理レベル交互切り替えに設定できます。OC0A値はそのピンに対するデータ方向が出力(DDR\_OC0A=1)に設定されない限りポートピンで見えないでしょう。生成された波形はOCR0Aが0(\$00)に設定される時に $f_{OC0A}=f_{clk\_I/O}/2$ の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{OCnx} = \frac{f_{clk\_I/O}}{2 \times N \times (1 + OCRnx)}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。


標準動作と同じように、タイマ/カウンタ溢れ(TOV0)フラグはカウンタがMAXから\$00へ計数するのと同じタイマ/カウンタクロック周期で設定(1)されます。

### 15.7.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM02~0=011または111)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後BOTTOMから再び始めます。TOPはWGM02~0=011時に\$FF、WGM02~0=111時にOCR0Aとして定義されます。非反転比較出力動作(COM0x1,0=10)での比較出力(OC0x)はTCNT0とOCR0x間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COM0x1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。この単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がTOP値と一致するまで増加されます。そしてタイマ/カウンタは(一致)次のタイマ/カウンタクロック周期で解除(\$00)されます。高速PWM動作のタイミング図は図15-6で示されます。TCNT0値はタイミング図で単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。赤細線はOCR0x値を示し、TCNT0値との交点(接点)がTCNT0とOCR0x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF0x)はOCR0x=TOPを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。

図15-6. 高速PWM動作タイミング



タイマ/カウンタ溢れ(TOV0)フラグはカウンタがTOPに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチンは比較値を更新するのに使えます。

高速PWM動作での比較部はOC0xピンでのPWM波形の生成を許します。COM0x1,0ビットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOM0x1,0を'11'に設定することで生成できます。WGM02ビットが設定(1)ならば、COM0A1,0ビットの'01'設定は比較一致での交互反転をOC0Aピンに許します。この任意選択はOC0Bピンに対して利用できません(69頁の表15-3と表15-6をご覧ください)。実際のOC0x値はポートピンに対するデータ方向(DDR\_OC0x)が出力として設定される場合だけ見えるでしょう。PWM波形はTCNT0とOCR0x間の比較一致で、OC0x(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$00, TOPからBOTTOMへ変更)されるタイマ/カウンタクロック周期でOC0xレジスタを解除(0)または設定(1)することによって生成されます。

PWM出力周波数は次式によって計算できます。

$$f_{OCnx PWM} = \frac{f_{clk\_I/O}}{N \times (1+TOP)}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

OCR0xの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR0xがBOTTOM(\$00)と等しく設定されると、出力はTOP+1 タイマ/カウンタクロック周期毎の狭いスパイク(パルス)になるでしょう。OCR0xがTOPに等しく設定されると、(COM0x1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。


(訳補:WGM02~0=111の場合については、)高速PWM動作での(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOC0A設定(COM0A1,0=01)によって達成できます。生成された波形はOCR0Aが0(\$00)に設定される時に $f_{OC0x}=f_{clk\_I/O}/2$ の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOC0A交差出力(COM0A1,0=01)と同じです。

### 15.7.4. 位相基準PWM動作

位相基準パルス幅変調(PWM)動作(WGM02~0=001または101)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作は両傾斜(三角波)動作を基準とします。カウンタはBOTTOMからTOPへそして次にTOPからBOTTOMへを繰り返し計数します。TOPはWGM02~0=001時に\$FF、WGM02~0=101時にOCR0Aとして定義されます。非反転比較出力動作(COM0x1,0=10)での比較出力(OC0x)は上昇計数中のTCNT0とOCR0xの比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM0x1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作でのカウンタはカウンタ値がTOPと一致するまで増加されます。カウンタはTOPに達すると計数方向を変更します。このTCNT0値は1マイクロ秒間隔TOPと等しくなります。位相基準PWM動作のタイミング図は図15-7で示されます。TCNT0値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR0x値を示し、TCNT0値との交点(接点)がTCNT0とOCR0x間の比較一致を示します(訳注: 図補正に伴い本行若干変更)。

図15-7. 位相基準PWM動作タイミング



「**タイマ/カウンタ溢れ(TOV0)フラグ**」はタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTTOMに到達する毎に割り込みを発生するために使えます。

位相基準PWM動作での比較部はOC0xピンでのPWM波形の生成を許します。COM0x1,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOM0x1,0ビットを'11'に設定することで生成できます。WGM02ビットが設定(1)なら、COM0A1,0ビットの'01'設定は比較一致での交互反転をOC0Aピンに許します。この任意選択はOC0Bピンに対して利用できません(69頁の表15-4と表15-7をご覧ください)。実際のOC0x値はそのポートピンに対するデータ方向(DDR\_OC0x)が出力として設定される場合だけ見えるでしょう。PWM波形はカウンタが増加する時のTCNT0とOCR0x間の比較一致でOC0x(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT0とOCR0x間の比較一致でOC0xレジスタを解除(0)(または設定(1))によって生成されます。位相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。

$$f_{OCnxPCPWM} = \frac{f_{clk\_I/O}}{2 \times N \times TOP}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

OCR0xの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR0xがBOTTOM(\$00)に等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。

図15-7の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnxにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- 図15-7. のようにOCR0xはTOPからその値を変更します。OCR0x値がTOPのとき、OCnxピン値は下降計数での比較一致の結果と同じです(訳補: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)TOP(位置)でのOCnx値は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- タイマ/カウンタがOCR0x値よりも高い値から数え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOCnxの変更を逃します。(訳補: 従って上記同様、TOP位置で(直前がHならば)H→L遷移が生じます。)

## 15.8. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従って以下の図でタイマ/カウンタ クロック(clkT0)がクロック許可信号として示されます。この図は割り込みフラグが設定(①)される時の情報を含みます。図15-8.は基本的なタイマ/カウンタ動作についてのタイミングデータを含みます。この図は位相基準PWM動作以外の全ての動作種別でのMAX値近辺の計数の流れを示します。

図15-8. 前置分周なし(1/1)のタイマ/カウンタ タイミング




図15-9.は同じタイミングデータを示しますが、前置分周器が許可されています。

図15-9. 前置分周器(f<sub>clk\_I/O</sub>/8)のタイマ/カウンタ タイミング




図15-10.はCTC動作とOCR0AがTOPのPWM動作を除く全動作種別でのOCF0Aと全動作種別でのOCF0Bの設定を示します。

図15-10. 前置分周器(f<sub>clk\_I/O</sub>/8)のタイマ/カウンタ、OCF0x設定 タイミング





図15-11.はOCR0AがTOPの高速PWM動作と、CTC動作でのTCNT0の解除とOCF0Aの設定を示します。

図15-11. 前置分周器(f<sub>clk\_I/O</sub>/8)のタイマ/カウンタ、OCF0A設定 タイミング



## 15.9. 8ビット タイマ/カウンタ用レジスタ

### 15.9.1. TCCR0A - タイマ/カウンタ用制御レジスタA (Timer/Counter 0 Control Register A)

ビット	7	6	5	4	3	2	1	0	
\$24 (\$44)	COM0A1	COM0A0	COM0B1	COM0B0	-	-	WGM01	WGM00	TCCR0A
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7,6 – COM0A1,0 : 比較A出力選択 (Compare Match A Output Mode bit 1 and 0)

これらのビットはOC0A比較出力ピンの動作を制御します。COM0A1,0ビットの1つまたは両方が1を書かれると、OC0A出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC0Aピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC0Aがピンに接続されるとき、COM0A1,0ビットの機能はWGM02~0ビット設定に依存します。

表15-2.はWGM02~0ビットが標準動作またはCTC動作(つまりPWM以外)に設定される時のCOM0A1,0ビット機能を示します。

表15-3.はWGM02~0ビットが高速PWM動作に設定される時のCOM0A1,0ビット機能を示します。

表15-4.はWGM02~0ビットが位相基準PWM動作に設定される時のCOM0A1,0ビット機能を示します。

表15-2. 非PWM動作比較A出力選択

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	比較一致でOC0Aピントグル(交互)出力
1	0	比較一致でOC0Aピン Lowレベル出力
1	1	比較一致でOC0Aピン Highレベル出力

表15-3. 高速PWM動作比較A出力選択 (共通注意参照)

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	WGM02=0 : 標準ポート動作 (OC0A切断) WGM02=1 : 比較一致でOC0Aピントグル(交互)出力
1	0	比較一致でLow、BOTTOMでHighをOC0Aピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowをOC0Aピンへ出力(反転動作)

表15-4. 位相基準PWM動作比較A出力選択 (共通注意参照)

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	WGM02=0 : 標準ポート動作 (OC0A切断) WGM02=1 : 比較一致でOC0Aピントグル(交互)出力
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC0Aピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC0Aピンへ出力

- ビット5,4 – COM0B1,0 : 比較B出力選択 (Compare Match B Output Mode bit 1 and 0)

これらのビットはOC0B比較出力ピンの動作を制御します。COM0B1,0ビットの1つまたは両方が1を書かれると、OC0B出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC0Bピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC0Bがピンに接続されるとき、COM0B1,0ビットの機能はWGM02~0ビット設定に依存します。

表15-5.はWGM02~0ビットが標準動作またはCTC動作(つまりPWM以外)に設定される時のCOM0B1,0ビット機能を示します。

表15-6.はWGM02~0ビットが高速PWM動作に設定される時のCOM0B1,0ビット機能を示します。

表15-7.はWGM02~0ビットが位相基準PWM動作に設定される時のCOM0B1,0ビット機能を示します。

表15-5. 非PWM動作比較B出力選択

COM0B1	COM0B0	意味
0	0	標準ポート動作 (OC0B切断)
0	1	比較一致でOC0Bピントグル(交互)出力
1	0	比較一致でOC0Bピン Lowレベル出力
1	1	比較一致でOC0Bピン Highレベル出力

表15-6. 高速PWM動作比較B出力選択 (共通注意参照)

COM0B1	COM0B0	意味
0	0	標準ポート動作 (OC0B切断)
0	1	(予約)
1	0	比較一致でLow、BOTTOMでHighをOC0Bピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowをOC0Bピンへ出力(反転動作)

表15-7. 位相基準PWM動作比較B出力選択 (共通注意参照)

COM0B1	COM0B0	意味
0	0	標準ポート動作 (OC0B切断)
0	1	(予約)
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC0Bピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC0Bピンへ出力

**共通注意:** COM0x1が設定(1)され、対応するOCR0xがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BOTTOMまたはTOPでの設定(1)または解除(0)は行われます。より多くの詳細については66頁の「高速PWM動作」または67頁の「位相基準PWM動作」をご覧ください。(表15-3,4,6,7.各々での注:を纏めました。)

- ビット3,2 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット1,0 – WGM01,0 : 波形生成種別 (Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レジスタB(TCCR0B)で得られるWGM02ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大カウンタ(TOP)値の供給元、使われるべき波形生成のどの形式かを制御します(表15-8.参照)。タイマ/カウンタ部によって支援される動作種別は標準動作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と2形式のパルス幅変調(PWM)動作です。65頁の「動作種別」をご覧ください。

表15-8. 波形生成種別選択

番号	WGM02	WGM01	WGM00	タイマ/カウンタ動作種別	TOP値	OCR0x更新時	TOV0設定時
0	0	0	0	標準動作	\$FF	即時	MAX
1	0	0	1	8ビット位相基準PWM動作	\$FF	TOP	BOTTOM
2	0	1	0	比較一致タイマ/カウンタ解除(CTC)動作	OCR0A	即時	MAX
3	0	1	1	8ビット高速PWM動作	\$FF	BOTTOM	MAX
4	1	0	0	(予約)	-	-	-
5	1	0	1	位相基準PWM動作	OCR0A	TOP	BOTTOM
6	1	1	0	(予約)	-	-	-
7	1	1	1	高速PWM動作	OCR0A	BOTTOM	TOP

注: MAX=\$FF、BOTTOM=\$00です。

### 15.9.2. TCCR0B – タイマ/カウンタ制御レジスタB (Timer/Counter0 Control Register B)

ビット	7	6	5	4	3	2	1	0	
\$25 (\$45)	FOC0A	FOC0B	-	-	WGM02	CS02	CS01	CS00	TCCR0B
Read/Write	W	W	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7 – FOC0A : OC0A強制変更 (Force Output Compare A)

FOC0AビットはWGM02～0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR0Bが書かれる場合、このビットは0に設定されなければなりません。FOC0Aビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC0A出力はCOM0A1,0ビット設定に従って変更されます。FOC0Aビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM0A1,0ビットに存在する値です。

FOC0Aストローブは何れの割り込みの生成もTOPとしてOCR0Aを使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行いません。

FOC0Aビットは常に0として読まれます。

- ビット6 – FOC0B : OC0B強制変更 (Force Output Compare B)

FOC0BビットはWGM02～0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR0Bが書かれる場合、このビットは0に設定されなければなりません。FOC0Bビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC0B出力はCOM0B1,0ビット設定に従って変更されます。FOC0Bビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM0B1,0ビットに存在する値です。

FOC0Bストローブは何れの割り込みの生成も行いません。

FOC0Bビットは常に0として読まれます。

- ビット5,4 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット3 – WGM02 : 波形生成種別 (Waveform Generation Mode bit 2)

69頁の「TCCR0A – タイマ/カウンタ制御レジスタA」のWGM01,0ビット記述をご覧ください。

● ビット2~0 – CS02~0 : クロック選択0 (Clock Select0, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT0)によって使われるクロック元を選択します。

表15-9. タイマ/カウンタ入力クロック選択

CS02	CS01	CS00	意味
0	0	0	停止 (タイマ/カウンタ動作停止)
0	0	1	clk <sub>I/O</sub> (前置分周なし)
0	1	0	clk <sub>I/O</sub> /8 (8分周)
0	1	1	clk <sub>I/O</sub> /64 (64分周)
1	0	0	clk <sub>I/O</sub> /256 (256分周)
1	0	1	clk <sub>I/O</sub> /1024 (1024分周)
1	1	0	T0ピンの下降端 (外部クロック)
1	1	1	T0ピンの上昇端 (外部クロック)

外部ピン(クロック)動作がタイマ/カウンタ0に対して使われる場合、例えT0ピンが出力として設定されても、T0ピンの遷移はカウンタをクロック駆動します。この特徴がソフトウェアに計数制御を許します。

### 15.9.3. TCNT0 – タイマ/カウンタ0 (Timer/Counter0)

ビット	7	6	5	4	3	2	1	0	
\$26 (\$46)	(MSB)								(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	TCNT0
初期値	0	0	0	0	0	0	0	0	

このタイマ/カウンタレジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビットカウンタに直接アクセスします。TCNT0への書き込みは次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT0)を変更することはTCNT0とOCR0x間の比較一致消失の危険を誘発します。

### 15.9.4. OCR0A – タイマ/カウンタ0 比較Aレジスタ (Timer/Counter0 Output Compare A Register)

ビット	7	6	5	4	3	2	1	0	
\$27 (\$47)	(MSB)								(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	OCR0A
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNT0)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC0Aピンでの波形出力を生成するのに使えます。

### 15.9.5. OCR0B – タイマ/カウンタ0 比較Bレジスタ (Timer/Counter0 Output Compare B Register)

ビット	7	6	5	4	3	2	1	0	
\$28 (\$48)	(MSB)								(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	OCR0B
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNT0)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC0Bピンでの波形出力を生成するのに使えます。

### 15.9.6. TIMSK0 – タイマ/カウンタ割り込み許可レジスタ (Timer/Counter 0 Interrupt Mask Register)

ビット (\$6E)	7	6	5	4	3	2	1	0	TIMSK0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7~3 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット2 – OCIE0B : タイマ/カウンタ比較B割り込み許可 (Timer/Counter0 Output Compare Match B Interrupt Enable)

OCIE0Bビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ比較B一致割り込みが許可されます。タイマ/カウンタで比較B一致が起こる、換言するとタイマ/カウンタ割り込み要求フラグレジスタ(TIFR0)で**比較B割り込み要求フラグ(OCF0B)**が設定(1)されると、対応する割り込みが実行されます。

- ビット1 – OCIE0A : タイマ/カウンタ比較A割り込み許可 (Timer/Counter0 Output Compare Match A Interrupt Enable)

OCIE0Aビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ比較A一致割り込みが許可されます。タイマ/カウンタで比較A一致が起こる、換言するとタイマ/カウンタ割り込み要求フラグレジスタ(TIFR0)で**比較A割り込み要求フラグ(OCF0A)**が設定(1)されると、対応する割り込みが実行されます。

- ビット0 – TOIE0 : タイマ/カウンタ溢れ割り込み許可 (Timer/Counter0 Overflow Interrupt Enable)

TOIE0ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ溢れ割り込みが許可されます。タイマ/カウンタ溢れが起こる、換言するとタイマ/カウンタ割り込み要求フラグレジスタ(TIFR0)で**タイマ/カウンタ溢れ割り込み要求(TOV0)フラグ**が設定(1)されると、対応する割り込みが実行されます。

### 15.9.7. TIFR0 – タイマ/カウンタ割り込み要求フラグレジスタ (Timer/Counter 0 Interrupt Flag Register)

ビット \$15 (\$35)	7	6	5	4	3	2	1	0	TIFR0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7~3 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット2 – OCF0B : タイマ/カウンタ比較B割り込み要求フラグ (Timer/Counter0, Output Compare B Match Flag)

OCF0Bビットは比較一致がタイマ/カウンタ(TCNT0)と**比較レジスタ(OCR0B)**間で起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、OCF0Bはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF0Bは解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ割り込み許可レジスタ(TIMSK0)の**タイマ/カウンタ比較B一致割り込み許可(OCIE0B)ビット**、OCF0Bが設定(1)されると、タイマ/カウンタ比較B一致割り込みが実行されます。

- ビット1 – OCF0A : タイマ/カウンタ比較A割り込み要求フラグ (Timer/Counter0, Output Compare A Match Flag)

OCF0Aビットは比較一致がタイマ/カウンタ(TCNT0)と**比較レジスタ(OCR0A)**間で起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、OCF0Aはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF0Aは解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ割り込み許可レジスタ(TIMSK0)の**タイマ/カウンタ比較A一致割り込み許可(OCIE0A)ビット**、OCF0Aが設定(1)されると、タイマ/カウンタ比較A一致割り込みが実行されます。

- ビット0 – TOV0 : タイマ/カウンタ溢れ割り込み要求フラグ (Timer/Counter0 Overflow Flag)

TOV0ビットはタイマ/カウンタ(TCNT0)溢れが起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、TOV0はハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV0は解除(0)されます。**ステータスレジスタ(SREG)の全割り込み許可(I)ビット**、タイマ/カウンタ割り込み許可レジスタ(TIMSK0)の**タイマ/カウンタ溢れ割り込み許可(TOIE0)ビット**、TOV0が設定(1)されると、タイマ/カウンタ溢れ割り込みが実行されます。**位相基準PWM動作**ではタイマ/カウンタが\$00で計数方向を変える時にこのビットが設定(1)されます。

これらフラグの設定はWGM02~0ビット設定に依存します。70頁の波形生成種別ビット記述の表15-8を参照してください。

## 16. 16ビット タイマ/カウンタ1とタイマ/カウンタ3 (PWM付き)

注: タイマ/カウンタ3はATmega1284/1284Pでだけ利用可能です。

### 16.1. 特徴

- ・ 真の16ビット設計 (換言すれば16ビットPWMの許容)
- ・ 2つの独立した比較出力部
- ・ 2重緩衝の比較レジスタ
- ・ 1つの捕獲入力部
- ・ 捕獲入力雑音消去器
- ・ 比較一致でのタイマ/カウンタ解除 (自動再設定)
- ・ 不具合なしで正しい位相のパルス幅変調器 (PWM)
- ・ 可変PWM周期
- ・ 周波数発生器
- ・ 外部事象計数器
- ・ 8つの独立した割り込み (TOV1, OCF1A, OCF1B, ICF1, TOV3, OCF3A, OCF3B, ICF3)

### 16.2. 概要


この16ビット タイマ/カウンタ部は正確なプログラム実行タイミング(事象管理)、波形生成、信号タイミング計測を許します。主な特徴は次に示されます。

本資料でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'はタイマ/カウンタ番号、小文字の'x'は比較出力部の置き換えです。けれどもプログラムでレジスタまたはビット定義を使う時は正確な形式が使われなければなりません(例えばタイマ/カウンタ1のカウンタ値に対するアクセスのTCNT1のように)。

この16ビット タイマ/カウンタの簡単化した構成図は図16-1で示されます。実際のI/Oピンの配置については6頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注: 原文太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は87頁の「16ビット タイマ/カウンタ1と3用レジスタ」で示されます。

33頁の「PRR0 - 電力削減レジスタ0」のPRTIM1ビット、「PRR1 - 電力削減レジスタ1」のPRTIM3ビットは各々、タイマ/カウンタ1部とタイマ/カウンタ3部を許可するために0を書かれなければなりません。

図16-1. 16ビット タイマ/カウンタ構成図



注: タイマ/カウンタ1と3のピンの配置と記述については6頁の「ピン配置」、53頁の表14-6、57頁の表14-12を参照してください。

### 16.2.1. 関係レジスタ

タイマ/カウンタ(TCNTn)、比較レジスタ(OCRnA,OCRnB)、捕獲レジスタ(ICRn)は全て16ビット レジスタです。16ビット レジスタをアクセスするとき、特別な手順に従わなければなりません。これらの手順は75頁の「[16ビット レジスタのアクセス](#)」項で記述されます。タイマ/カウンタ制御レジスタ(TCCRnA,TCCRnB,TCCRnC)は8ビット レジスタで、CPUアクセスの制限はありません。割り込み要求信号は[タイマ/カウンタ割り込み要求レジスタ\(TIFRn\)](#)で全て見えます。全ての割り込みは[タイマ/カウンタ割り込み許可レジスタ\(TIMSKn\)](#)で個別に遮蔽(禁止)されます。TIFRnとTIMSKnはこの図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはTnピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するのに使うクロック元とエッジを制御します。クロック元が選択されないとき、タイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタクロック(clkTn)として参照されます。

2重緩衝化した比較レジスタ(OCRnA,OCRnB)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OCnA,OCnB)ピンでPWMまたは可変周波数出力を生成するための波形生成器によって使えます。[79頁の「比較出力部」](#)をご覧ください。この比較一致発生は比較出力割り込み要求の発生に使える比較一致割り込み要求フラグ(OCFnA,OCFnB)も設定(1)します。

捕獲レジスタ(ICRn)は捕獲起動(ICPn)ピンまたはアナログ比較器出力([157頁の「アナログ比較器」](#)参照)のどちらかの外部(エッジで起動された)事象でタイマ/カウンタ値を捕獲(複写)できます。捕獲入力部は尖頭雑音を捕らえる機会を軽減するためにデジタル濾波器(雑音消去器)を含みます。

TOP値または最大タイマ/カウンタ値は、いくつかの動作種別で、OCRnA、ICRn、または一群の固定値のどれかによって定義できます。PWM動作でTOP値としてOCRnAを使うと、OCRnAはPWM出力生成用に使えません。けれどもこの場合、TOP値は動作中に変更されるのをTOP値に許す2重緩衝化します。固定的なTOP値が必要とされる場合、ICRnが代わりに使え、PWM出力として使われるべきOCRnAを開放します。

### 16.2.2. 定義

次の定義は本資料を通して広範囲に使われます。

表16-1. 用語定義

用語	意味
BOTTOM	カウンタが\$0000に到達した時。
MAX	カウンタが\$FFFF(65535)に到達した時。
TOP	カウンタがTOP値に到達した時(計数動作での最大値と等しくなった時)。TOP値は固定値(\$00FF,\$01FF,\$03FF)、OCRnA値、ICRn値の何れか1つを指定できます。この指定は動作種別に依存します。

### 16.3. 16ビット レジスタのアクセス

TCNT<sub>n</sub>, OCRnA, OCRnB, ICRnは8ビット バス経由でAVR CPUによってアクセスできる16ビット レジスタです。この16ビット レジスタは2回の読みまたは書き操作を使ってバイト アクセスされなければなりません。16ビット タイマ/カウンタは16ビット アクセスの上位バイトの一時保存用に1つの8ビット レジスタを持ちます。16ビット タイマ/カウンタ内の全ての16ビット レジスタ間で、この同じ一時レジスタが共用されます。下位バイト アクセスが16ビット 読み書き動作を起動します。16ビット レジスタの下位バイトがCPUによって書かれると、一時レジスタに保存した上位バイトと書かれた下位バイトは同じクロック周期で両方が16ビット レジスタに複写されます。16ビット レジスタの下位バイトがCPUによって読まれると、16ビット レジスタの上位バイトは下位バイトが読まれるのと同じクロック周期で一時レジスタに複写されます。

全ての16ビット アクセスが上位バイトに対して一時レジスタを使う訳ではありません。OCRnAとOCRnBの16ビット レジスタ読み込みは一時レジスタの使用に関係しません。

16ビット 書き込みを行うために上位バイトは下位バイトに先立って書かれなければなりません。16ビット 読み込みについては下位バイトが上位バイトの前に読まれなければなりません。

次のコード例は割り込みが一時レジスタを更新しないことが前提の16ビット タイマ/カウンタ レジスタのアクセス法を示します。OCRnA, OCRnB, ICRn レジスタのアクセスに対して同じ原理が直接的に使えます。C言語を使う時はコンパイラが16ビット アクセスを扱うことに注意してください。

#### アセンブリ言語プログラム例

```

~ ; ;[16ビット($01FF)書き込み]
LDI R17, $01 ;$01FFの上位バイト値取得
LDI R16, $FF ;$01FFの下位バイト値取得
OUT TCNTnH, R17 ;上位バイト設定(一時レジスタ)
OUT TCNTnL, R16 ;下位バイト設定(一時レジスタ⇒上位バイト)
;[16ビット読み込み]
IN R16, TCNTnL ;下位バイト取得(上位バイト⇒一時レジスタ)
IN R17, TCNTnH ;上位バイト取得(一時レジスタ)
;
~ ;

```

#### C言語プログラム例

```

unsigned int i;
~ /* */
TCNTn = 0x1FF; /* 16ビット($01FF)書き込み */
i = TCNTn; /* 16ビット読み込み */
~ /* */

```

**注:** 10頁の「コード例について」をご覧ください。

アセンブリ言語コード例はR17:R16レジスタ対にTCNT<sub>n</sub>値を戻します。

16ビット レジスタ アクセスが非分断操作であることに注意することが重要です。16ビット レジスタをアクセスする2命令間で割り込みが起き、割り込みコードがその16ビット タイマ/カウンタ レジスタの同じ若しくは他の何れかをアクセスすることによって一時レジスタを更新する場合、割り込み外のその後のアクセス結果は不正にされます。従って主コードと割り込みコードの両方が一時レジスタを更新するとき、主コードは16ビット アクセス中の割り込みを禁止しなければなりません。

次のコード例はTCNTnレジスタ内容の非分断読み込み法を示します。同じ原理を使うことにより、OCRnA,OCRnB,ICRnのどの読み込みも行えます。

### アセンブリ言語プログラム例

RD_TCNTn:	IN R18, SREG	;現全割り込み許可フラグ(I)を保存
	CLI	;全割り込み禁止
	IN R16, TCNTnL	;TCNTn下位バイト取得(上位バイト⇒一時レジスタ)
	IN R17, TCNTnH	;TCNTn上位バイト取得(一時レジスタ)
	OUT SREG, R18	;全割り込み許可フラグ(I)を復帰
	RET	;呼び出し元へ復帰

### C言語プログラム例

```
unsigned int TIM16_Read_TCNTn(void)
{
    unsigned char sreg;
    unsigned int i;
    sreg = SREG;
    _CLI();
    i = TCNTn;
    SREG = sreg;
    return i;
}
```

/\* ステータスレジスター一時保存変数定義 \*/  
 /\* TCNTn読み出し変数定義 \*/  
 /\* 現全割り込み許可フラグ(I)を保存 \*/  
 /\* 全割り込み禁止 \*/  
 /\* TCNTn値を取得 \*/  
 /\* 全割り込み許可フラグ(I)を復帰 \*/  
 /\* TCNTn値で呼び出し元へ復帰 \*/

**注:** 10頁の「コード例について」をご覧ください。

アセンブリ言語コード例はR17:R16レジスタ対にTCNTn値を戻します。

次のコード例はTCNTnレジスタ内容の非分断書き込み法を示します。同じ原理を使うことにより、OCRnA,OCRnB,ICRnのどの書き込みも行えます。

### アセンブリ言語プログラム例

WR_TCNTn:	IN R18, SREG	;現全割り込み許可フラグ(I)を保存
	CLI	;全割り込み禁止
	OUT TCNTnH, R17	;TCNTn上位バイト設定(一時レジスタ)
	OUT TCNTnL, R16	;TCNTn下位バイト設定(一時レジスタ⇒上位バイト)
	OUT SREG, R18	;全割り込み許可フラグ(I)を復帰
	RET	;呼び出し元へ復帰

### C言語プログラム例

```
void TIM16_Write_TCNTn(unsigned int i)
{
    unsigned char sreg;
    unsigned int i;
    sreg = SREG;
    _CLI();
    TCNTn = i;
    SREG = sreg;
}
```

/\* ステータスレジスター一時保存変数定義 \*/  
 /\* TCNTn書き込み変数定義 \*/  
 /\* 現全割り込み許可フラグ(I)を保存 \*/  
 /\* 全割り込み禁止 \*/  
 /\* TCNTn値を設定 \*/  
 /\* 全割り込み許可フラグ(I)を復帰 \*/

**注:** 10頁の「コード例について」をご覧ください。

アセンブリ言語コード例はR17:R16レジスタ対がTCNTnへ書かれるべき値を含むことが必要です。

### 16.3.1. 上位バイト一時レジスタの再使用

書かれる全レジスタについて上位バイトが同じ複数16ビットレジスタ書き込みなら、上位バイトは1度書かれることだけが必要です。けれども直前で記述した非分断操作の同じ規則が、この場合にも適用されることに注意してください。


## 16.4. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ制御レジスタB(TCCRnB)に配置されたクロック選択(CS<sub>n</sub>2~0)ビットによって制御されるクロック選択論理回路で選択されます。クロック元と前置分周器の詳細については92頁の「タイマ/カウンタの前置分周器」をご覧ください。

## 16.5. 計数器部

16ビットタイマ/カウンタの主な部分は設定可能な16ビット双方向カウンタ部です。図16-2はこのカウンタとその周辺の構成図を示します。

図16-2. カウンタ構成図



この16ビットカウンタはカウンタの上位8ビットを含むカウンタ上位(TCNTnH)と下位8ビットを含むカウンタ下位(TCNTnL)の2つの8ビットI/Oメモリ位置に配置されます。TCNTnHレジスタはCPUによる間接的なアクセスのみできます。CPUがTCNTnH I/O位置をアクセスするとき、CPUは上位バイト一時レジスタ(TEMP)をアクセスします。この一時レジスタはTCNTnLが読まれる時にTCNTnH値で更新され、TCNTnLが書かれる時にTCNTnHは一時レジスタ値で更新されます。これは8ビットデータバス経由で1クロック周期内での16ビットカウンタ値全体の読み書きをCPUに許します。予測不能な結果を生じる、カウンタが計数中の時のTCNTn書き込みの特別な場合に注意することが重要です。この特別な場合はそれらが重要な項目で記述されます。

使った動作種別に依存して、カウンタは各タイマ/カウンタクロック(clkTn)でリセット(\$0000)、増加(+1)、または減少(-1)されます。clkTnはクロック選択(CS<sub>n</sub>2~0)ビットによって選択された内部または外部のクロック元から生成できます。クロック元が選択されない(CS<sub>n</sub>2~0=000)時にカウンタは停止されます。けれどもTCNTn値はタイマ/カウンタクロック(clkTn)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込みは全てのカウンタ解除や計数動作を無視します(上位優先権を持ちます)。

計数順序(方法)はタイマ/カウンタ制御レジスタA(TCCRnA)とタイマ/カウンタ制御レジスタB(TCCRnB)に配置された波形生成種別(WGM<sub>n</sub>3~0)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法と波形がOCnx比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に対しては82頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOVn)フラグはWGM<sub>n</sub>3~0ビットによって選択された動作種別に従って設定(=1)されます。TOVnはCPU割り込み発生に使えます。


**(誤注)** 原書に於ける「16.5 Prescaler Reset」は他のAVRのデータシートに於ける「タイマ/カウンタの前置分周器」章の部分抜粋です。これは原書に於いて本来の「タイマ/カウンタの前置分周器」章が存在しないためですが、記述内容は不完全です。本書では他のAVRのデータシート同様に「17. タイマ/カウンタの前置分周器」の単独章として追加していますので、原書での「16.5 Prescaler Reset」項は削除しています。

## 16.6. 捕獲入力部

タイマ/カウンタは外部の出来事を捕獲でき、発生時間を示す時間印(タイマ/カウンタ値)を与える捕獲入力部と合体します。出来事または複数の出来事を示す外部信号はICPnピンまたは代わりにアナログ比較器部経由で印加できます。時間印はその後、周波数、デューティ比、印加された信号の他の特性の計算に使えます。代わりに時間印は出来事の記録作成にも使えます。

捕獲入力部は図16-3で示される構成図によって図解されます。直接的な捕獲入力部の部分でない構成図の要素は青枠(訳注:原文は灰色背景)で示されます。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号を示します。

図16-3. 捕獲入力部構成図



注: ACO, ACICはアナログ比較器制御/状態レジスタ(ACSR)内のビットです。

注: アナログ比較器出力(ACO)はタイマ/カウンタ1のみ起動でき、タイマ/カウンタ3では使えません。(訳注:共通性から本行追加)

捕獲起動入力(ICPn)ピン若しくは代わりにアナログ比較器出力(ACO)で論理レベルの変化(出来事)が起き、その変化がエッジ検出器の設定を追認すると、捕獲が起動されます。捕獲が起動されると、カウンタ(TCNTn)の16ビット値が捕獲レジスタ(ICRn)に書かれます。捕獲割り込み要求フラグ(ICFn)はTCNTn値がICRnに複写されるのと同じシステムクロックで設定(1)されます。許可(I=1, ICIE<sub>n</sub>=1)ならば捕獲割り込み要求フラグは捕獲割り込みを発生します。ICFnは割り込みが実行されると自動的に解除(0)されます。代わりにこのI/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。

捕獲レジスタ(ICRn)の16ビット値読み込みは、初めに下位バイト(ICRnL)、その後に上位バイト(ICRnH)を読むことによって行われます。下位バイトが読まれる時に上位バイトが上位バイト一時レジスタ(TEMP)に複写されます。CPUがICRnH I/O位置を読むと、この一時レジスタをアクセスします。

ICRnはカウンタのTOP値定義にICRnを利用する波形生成種別を使う時にだけ書けます。これらの場合、TOP値がICRnに書かれ得る前に波形生成種別(WGM<sub>n</sub>3~0)ビットが設定されなければなりません。ICRnに書く時は下位バイトがICRnLに書かれる前に、上位バイトがICRnH I/O位置に書かれなければなりません。

16ビットレジスタアクセス法のより多くの情報については75頁の「16ビットレジスタのアクセス」を参照してください。

### 16.6.1. 捕獲起動元

捕獲入力部用の主な起動元は捕獲起動入力(ICPn)ピンです。タイマ/カウンタ1は捕獲入力部用起動元としてアナログ比較器出力を代わりに使えます。アナログ比較器はアナログ比較器制御/状態レジスタ(ACSR)のアナログ比較器捕獲起動許可(ACIC)ビットの設定(=1)によって起動元として選択されます。起動元を変更することが捕獲を起動し得ることに気付いてください。従って捕獲割り込み要求フラグ(ICF1)は、その変更後に解除(0)されなければなりません。

捕獲起動入力(ICPn)ピンとアナログ比較器出力(ACO)の両入力は、Tnピン(92頁の図17-1.参照)についてと同じ技法を使って採取されます。エッジ検出器も全く同じです。けれども雑音消去が許可されると、付加論理回路がエッジ検出器の前に挿入され、そして遅延を4システムクロック周期増やします。タイマ/カウンタがTOP値定義にICRnを使う波形生成種別に設定されないなら、雑音消去器とエッジ検出器の入力が常に許可されることに注意してください。

捕獲入力はICPnピンのポートを制御することによってソフトウェアで起動できます。

### 16.6.2. 雑音消去器

雑音消去器は簡単なデジタル濾波器機構を使うことによって雑音耐性を改善します。雑音消去器の入力は4採取に渡って監視され、エッジ検出器によって使われる方向転換となる出力を変更するためには4回全てが同じでなければなりません。

雑音消去器はタイマ/カウンタ制御レジスタB(TCCRnB)の捕獲入力雑音消去許可(ICNCn)ビットの設定(1)によって許可されます。許可した時に雑音消去器は入力に印加した変更からICRnの更新までに4システムクロック周期の追加遅延をもたらします。雑音消去器はシステムロックを使い、従って前置分周器によって影響されません。

### 16.6.3. 捕獲入力の使用

捕獲入力機能を使う主な要求(目的)は入って来る出来事に対して充分なプロセッサ能力を当てがうことです。2つの出来事間の時間が際どいとします。次の出来事が起こる前に捕獲した**捕獲レジスタ(ICRn)**の値をプロセッサが読めなかつた場合、ICRnは新しい値で上書きされます。この場合、捕獲の結果は不正にされます。

捕獲割り込みを使う時にICRnは割り込み処理ルーチンで可能な限り早く読まれるべきです。捕獲割り込みが相対的に高い優先順位であっても、最大割り込み応答時間は他の割り込み要求のどれかを扱うのに必要とされる最大クロック周期数に依存します。

動作中に**TOP値**(分解能)が積極的に変更されるとき、どの動作種別での捕獲入力部の使用も推奨されません。

外部信号のデューティ比測定は各捕獲後に起動端が変更されることを必要とします。検出端の変更はICRnが読まれてしまった後に可能な限り早く行われなければなりません。エッジの変更後、**捕獲割り込み要求フラグ(ICFn)**はソフトウェア(I/Oビット位置への論理1書き込み)によって解除(0)されなければなりません(**訳補**:エッジ変更によってICFnが設定(1)されることを想定)。周波数のみの測定に関しては(割り込み処理が使われる場合)、ICFnの解除(0)は必要とされません。


### 16.7. 比較出力部

この16ビット比較器はTCNTnと**比較レジスタ(OCRnx)**を継続的に比較します。TCNTnとOCRnxが等しければ、比較器は一致を指示します。この一致は**次のタイマ/カウンタ クロック周期**で比較割り込み要求フラグ(OCFnx)を設定(1)します。許可(I=1, OCIEnx=1)なら、この比較割り込み要求フラグは比較割り込みを発生します。OCFnxは割り込みが実行されると自動的に解除(0)されます。代わりにOCFnxはこのI/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は**波形生成種別(WGMn3~0)ビット**と**比較出力選択(COMnx1,0)ビット**によって設定された動作種別に従った出力を生成するのにこの一致信号を使います。TOPとBOTTOM信号は動作種別(82頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使われます。

比較A出力部の特殊な特性はタイマ/カウンタのTOP値(換言するとカウンタの分解能)定義を許します。カウンタの分解能に加え、TOP値は波形生成器によって生成された波形の周期時間を定義します。

**図16-4.**は比較出力部の構成図を示します。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号(タイマ/カウンタ1に対してはn=1)、小文字の'x'は比較出力部(AまたはB)を表します。直接的な比較出力部の部分でない構成図の要素は青枠(**訳注**:原文は灰色背景)で示されます。

図16-4. 比較出力部構成図



OCRnxは12種類の**パルス幅変調(PWM)**のどれかを使う時に2重緩衝化されます。標準動作と**比較一致タイマ/カウンタ解除(CTC)動作**については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れの**TOP**または**BOTTOM**のどちらかに対してOCRnxレジスタの更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を生成します。

OCRnxのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCRnx緩衝部をアクセスし、禁止されるとOCRnxレジスタを直接アクセスします。OCRnx(緩衝部またはレジスタ)の内容は書き込み操作によってのみ変更されます(タイマ/カウンタはTCNTnやICRnのようにOCRnxを自動的に更新しません)。従ってOCRnxは上位バイト一時レジスタ(TEMP)経由で読まれません。けれども他の16ビットレジスタをアクセスする時のように下位バイトを先に読むのは良い習慣です。OCRnx書き込みは16ビット全ての比較が継続的に行われるため、一時レジスタ経由で行われなければなりません。上位バイト(OCRnxH)が先に書かれなければなりません。上位バイトI/O位置がCPUによって書かれると、一時レジスタは書かれた値で更新されます。その後に下位バイト(OCRnxL)が下位8ビットを書かれると、(一時レジスタ内の)上位バイトは(下位バイト書き込みと)同じシステムクロック周期でOCRnx緩衝部またはOCRnxレジスタのどちらかに複写されます。

16ビットレジスタアクセス法のより多くの情報については[75頁の「16ビットレジスタのアクセス」](#)を参照してください。

(**註注**) ここでは比較nxレジスタ全体を**OCRnx**、OCRnxを構成する緩衝部分を**OCRnx緩衝部**、実際の比較に使われるレジスタ本体部分を**OCRnxレジスタ**として記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

### 16.7.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は**強制変更(FOCnx)ビット**に1を書くことによって強制(変更)できます。比較一致の強制は**比較割り込み要求フラグ(OCFnx)**の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OCnxピンは実際の比較一致が起きた場合と同様に更新されます(COMnx1,0ビット)設定がOCnxピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

### 16.7.2. TCNTn書き込みによる比較一致妨害

TCNTnへの全てのCPU書き込みは、例えタイマ/カウンタが停止していても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に、割り込みを起動することなく、TCNTnと同じ値に初期化されることをOCRnxに許します。

### 16.7.3. 比較一致部の使用


どの動作種別でのTCNTn書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、何れかの比較出力部を使う場合、TCNTnを変更する時に危険を伴います。TCNTnに書かれた値がOCRnx値と同じ場合、比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。可変TOP値のPWM動作でTOPに等しいTCNTnを書いてはいけません。(行った場合)TOPに対する比較一致は無視され、カウンタは\$FFFFへ(計数を)続けます。同様にカウンタが下降計数のとき、BOTTOMに等しいTCNTn値を書いてはいけません。

OCnxの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OCnx値を設定する一番簡単な方法は標準動作で**強制変更(FOCnx)ストローブビット**を使うことです。波形生成種別間を変更する時であっても、OCnx(内部)レジスタはその値を保ちます。

**比較出力選択(COMnx1,0)ビット**が比較値(OCRnx)と共に2重緩衝されないことに気付いてください。COMnx10ビットの変更は直ちに有効となります。

## 16.8. 比較一致出力部

比較出力選択(COMnx1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OCnx)状態の定義にCOMnx1,0ビットを使います。次にCOMnx1,0ビットはOCnxピン出力元を制御します。図16-5はCOMnx1,0ビット設定によって影響される論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(訳注:原文は太字)で示されます。COMnx1,0ビットによって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OCnxの状態を参照するとき、その参照はOCnxピンでなく内部OCnxレジスタに対してです。システムリセットが起こると、OCnxレジスタは0にリセットされます。



COMnx1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OCnx)によって無効にされます。けれどもOCnxピンの方向(入出力)はポートピンに対するポート方向レジスタ(PORT)によって未だ制御されます。OCnxピンに対するポート方向レジスタのビット(DDR\_OCnx)はOCnx値がピンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は一般的に波形生成種別と無関係ですが、いくつかの例外があります。詳細については表16-2、表16-3、表16-4を参照してください。

比較出力ピン論理回路の設計は出力が許可される前のOCnx状態の初期化を許します。いくつかのCOMnx1,0ビット設定が或る種の動作種別に対して予約されることに注意してください。[87頁の「16ビット タイマ/カウンタと3用レジスタ」](#)をご覧ください。

COMnx1,0ビットは捕獲入力部での何の効果もありません。

### 16.8.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOMnx1,0ビットを違うふうに使います。全ての動作種別に対してCOMnx1,0=00設定は次の比較一致で実行すべきOCnxレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については[87頁の表16-2](#)を参照してください。高速PWM動作については[87頁の表16-3](#)、位相基準PWMと位相/周波数基準PWMについては[87頁の表16-4](#)を参照してください。

COMnx1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制変更(FOCnx)ストローブビットを使うことによって直ちに効果を得ることを強制できます。

## 16.9. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGMn3~0)ビットと比較出力選択(COMnx1,0)ビットの組み合わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼします。COMnx1,0ビットは生成されたPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)のどちらかを制御します。非PWM動作に対するCOMnx1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します。[81頁の「比較一致出力部」](#)をご覧ください。

タイミング情報の詳細については[86頁の「タイマ/カウンタ1と3のタイミング」](#)を参照してください。

### 16.9.1. 標準動作

最も単純な動作種別が標準動作(WGMn3~0=0000)です。この動作種別での計数方向は常に上昇(+)で、カウンタの解除は実行されません。カウンタは16ビット最大値(MAX=\$FFFF)を通過すると単に範囲を超え、そして\$0000(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOVn)フラグはTCNTnが\$0000になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOVnフラグは設定(1)のみで解除(0)されないことを除いて第17ビットのようになります。けれどもTOVnフラグを自動的に解除(0)するタイマ/カウンタ溢れ割り込みと組み合わせたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

捕獲入力部は標準動作での使用が容易です。けれども外部の事象間の最大間隔がタイマ/カウンタの分解能(16ビット長)を越えてはならないことに気付いてください。事象間の間隔が長すぎる場合、捕獲部に対して分解能を拡張するために、タイマ/カウンタ溢れ割り込みまたは前置分周器が使われなければなりません。


比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

### 16.9.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGMn3~0=0100または1100)ではOCRnAまたはICRnがカウンタの分解能を操作するのに使われます。CTC動作ではカウンタ(TCNTn)値がOCRnA(WGMn3~0=4)またはICRn(WGMn3~0=12)のどちらかと一致する時にカウンタが\$0000に解除されます。OCRnAまたはICRnはカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイミング図は図16-6で示されます。カウンタ(TCNTn)値はOCRnAまたはICRnのどちらかで比較一致が起こるまで増加し、そしてその後にカウンタ(TCNTn)は解除(\$0000)されます。

図16-6. CTC動作タイミング



注: COMnA1,0=01

TOP値を定義するのに使われるレジスタに対してOCFnAまたはICFnのどちらかを使うことにより、カウンタ値がTOP値に到達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更するのは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCRnAまたはICRnに書かれた新しい値がTCNTnの現在値よりも低い(小さい)場合、カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こせるのに先立って、最大値(\$FFFF)へそして次に\$0000から始める計数をしなければならないでしょう。多くの場合でこの特性は好ましくありません。OCRnAが2重緩衝されるので、代替はTOPを定義するのにOCRnAを用いる高速PWM動作(WGMn3~0=1111)を使うことでしょう。

CTC動作で波形出力を生成するため、OCnA出力は比較出力選択(COMnA1,0)ビットを交互動作(=01)に設定することによって各比較一致での論理レベル交互切替に設定できます。OCnA値はそのピンに対するデータ方向が出力(DDR\_OCnA=1)に設定されない限り、ポートピンで見えないでしょう。生成された波形はOCRnAが0(\$0000)に設定される時に $f_{OCnA} = f_{clk\_I/O}/2$ の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{OCnA} = \frac{f_{clk\_I/O}}{2 \times N \times (1 + OCRnA)}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ割り込み要求(TOVn)フラグはカウンタがMAXから\$0000へ計数するのと同じタイマ/カウンタクロック周期で設定(1)されます。

### 16.9.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGMn3~0=0101,0110,0111,1110,1111)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後BOTTOMから再び始めます。非反転比較出力動作(COMnx1,0=10)での比較出力(OCnx)はTCNTnとOCRnx間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COMnx1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準や位相/周波数基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWMのPWM分解能は8,9,10ビットに固定、若しくはOCRnAかICRnのどちらかによって定義できます。許された最小分解能は2ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能は次式をすることによって計算できます。

高速PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGMn3~0=0101,0110,0111)、ICRn値(WGMn3~0=1110)またはOCRnA値(WGMn3~0=1111)のどちらかと一致するまで増加されます。そしてカウンタは(一致)次のタイマ/カウンタクロック周期で解除(\$0000)されます。高速PWM動作のタイミング図は

$$R_{\text{FPWM}} = \frac{\log (\text{TOP}+1)}{\log 2}$$

16-7で示されます。本図はOCRnAかICRnがTOPを定義するのに使われる時の高速PWM動作を示します。TCNTn値はタイミング図で単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。本図は非反転と反転のPWM出力を含みます。細い赤線はOCRnx値を示し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCFnx)は比較一致が起こると設定(1)されます。

タイマ/カウンタ溢れ割り込み要求(TOVn)フラグはカウンタがTOPに到達する時毎に設定(1)されます。加えて、OCRnAかICRnのどちらかがTOP値を定義するのに使われると、OCFnAまたはICFn割り込み要求フラグはTOVnが設定(1)されるのと同じタイマ/カウンタクロック周期で設定(1)されます。これらの割り込みの1つが許可されるなら、その割り込み処理ルーチンはTOPと比較値を更新するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNTnとそのOCRnx間で比較一致は決して起きません。固定TOP値を使う場合、どのOCRnxが書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。

ICRnがTOP値を定義するのに使われるとき、ICRnを更新する手順はOCRnAの更新と異なります。ICRnは2重緩衝されません。これは前置分周なしまだ低い前置分周値でカウンタが走行している時にICRnが小さな値に変更される場合、書かれた新しいICRn値がTCNTnの現在値よりも小さくなる危険を意味します。その後の結果はカウンタが(その回)TOP値での比較一致を失うことです。その後のカウンタは比較一致が起こせるのに先立って、MAX値(\$FFFF)へそして次に\$0000から始める計数をしなければならないでしょう。しかし、OCRnAは2重緩衝されます。この特徴は何時でも書かれることをOCRnAのI/O位置に許します。OCRnA I/O位置が書かれると、書かれた値はOCRnA緩衝部に置かれます。OCRnA(比較)レジスタはその後にTCNTnがTOPと一致した次のタイマ/カウンタクロック周期にOCRnA緩衝部の値で更新されます。この更新はTCNTnの解除(\$0000)やTOVnの設定(1)と同じタイマ/カウンタクロック周期で行われます。


TOPを定義するのにICRnを使うことは決まったTOP値を使う時に上手いきます。ICRnを使うことにより、OCNxでのPWM出力を生成するためにOCRnAが自由に使えます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCRnAが2重緩衝機能のため、TOPとしてOCRnAを使うことは明らかに良い選択です。

高速PWM動作での比較部はOCNxピンでのPWM波形の生成を許します。COMnx1,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOMnx1,0を'11'に設定することで生成できます。87頁の表16-3をご覧ください。実際のOCNx値はそのポートピンに対するデータ方向が出力(DDR\_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はTCNTnとOCRnx間の比較一致でOCNx(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$0000、TOPからBOTTOMへ変更)されるタイマ/カウンタクロック周期でのOCNxレジスタを解除(0)(または設定(1))することによって生成されます。

PWM出力周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。OCRnxの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCRnxがBOTTOM(\$0000)に等しく設定されると、出力はTOP+1タイマ/カウンタクロック周期毎の狭いスペイク(パルス)になるでしょう。TOPに等しいOCRnx設定は(COMnx1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

高速PWM動作で(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOCNx設定(COMnx1,0=01)によって達成できます。これはTOP値を定義するのにOCRnAが使われる(WGMn3~0=1111)の場合にだけ適用されます。生成された波形はOCRnAが0(\$0000)に設定される時に $f_{\text{OCNx}} = f_{\text{clk\_I/O}}/2$ の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOCNx交互出力(COMnx1,0=01)と同じです。

図16-7. 高速PWM動作タイミング



$$f_{\text{OCNx}} = \frac{f_{\text{clk\_I/O}}}{N \times (1 + \text{TOP})}$$

#### 16.9.4. 位相基準PWM動作


位相基準パルス幅変調(PWM)動作(WGMn3~0=0001,0010,0011,1010,1011)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作は両傾斜(三角波)動作を基準とした位相/周波数基準PWMと似ています。カウンタはBOTTOM(\$0000)からTOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COMnx1,0=10)での比較出力(OCnx)は上昇計数中のTCNTnとOCRnx間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COMnx1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)PWM動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作のPWM分解能は8,9,10ビットに固定、若しくはOCRnAかICRnのどちらかによって定義できます。許された最小分解能は2ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能は次式を用いて計算できます。

$$R_{PCPWM} = \frac{\log(TOP+1)}{\log 2}$$

位相基準PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGMn3~0=0001,0010,0011)、ICRn値(WGMn3~0=1010)またはOCRnA値(WGMn3~0=1011)のどれかと一致するまで増加されます。カウンタはTOPに到達した時に計数方向を変更します。このTCNTn値は1タイム/カウンタクロック周期間、TOPと等しくなります。位相基準PWM動作のタイミング図は図16-8で示されます。この図はOCRnAかICRnがTOPを定義するに使われる時の位相基準PWM動作を示します。TCNTn値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCRnx値を示し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCFnx)は比較一致が起こると設定(1)されます。

図16-8. 位相基準PWM動作タイミング



タイム/カウンタ溢れ(TOVn)フラグはカウンタがBOTTOMに到達する時毎に設定(1)されます。OCRnAかICRnのどちらかがTOP値を定義するに使われるとき、OCFnAまたはICFn割り込み要求フラグはOCRnxレジスタが(TOPに於いて)2重緩衝値で更新されるのと同じタイム/カウンタクロック周期によって設定(1)されます。これらの割り込み要求フラグはカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを発生するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNTnとそのOCRnx間で比較一致は決して起きません。固定TOP値を使う場合、どのOCRnxが書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。図16-8で示される第3周期が図解するように、タイム/カウンタが位相基準PWM動作で走行中にTOPを積極的に変更するのは、非対称出力で終わることが有り得ます。これに対する理由はOCRnxレジスタの更新時に見出せます。OCRnx更新はTOPで起るので、PWM周期はTOPで始まりそして終わります。これは下降傾斜長が直前のTOP値によって決定され、一方上昇傾斜長は新しいTOP値で決定されることを意味します。これら2つの値(TOP)が違うとき、その周期の2つの傾斜長は異なるでしょう。この長さの相違が出力での非対称な結果を生じます。

タイム/カウンタが走行中にTOP値を変更する場合、位相基準PWM動作の代わりに位相/周波数基準PWM動作を使うことが推奨されます。一定のTOP値を使うとき、2つの動作種別間に現実的な違いはありません。

位相基準PWM動作での比較部はOCnxピンでのPWM波形の生成を許します。COMnx1,0ビットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOMnx1,0を'11'に設定することで生成できます(87頁の表16-4をご覧ください)。実際のOCnx値はそのポートピンに対するデータ方向が出力(DDR\_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時のTCNTnとOCRnx間の比較一致でOCnx(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNTnとOCRnx間の比較一致でOCnxレジスタを解除(0)(または設定(1))することによって生成されます。

位相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。

$$f_{OCnxPCPWM} = \frac{f_{clk\_I/O}}{2 \times N \times TOP}$$

OCRnxの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCRnxがBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。TOP値定義にOCRnAが使われ(WGMn3~0=1011)、COMnx1,0=01なら、OCnx出力はデューティ比50%で交互に変化します。

### 16.9.5. 位相/周波数基準PWM動作

位相/周波数基準パルス幅変調(PWM)動作(WGMn3~0=1000,1001)は高分解能で正しい位相と周波数のPWM波形生成選択を提供します。位相/周波数基準PWM動作は両傾斜(三角波)動作を基準とした位相基準PWMと似ています。カウンタはBOTTOM(\$0000)からTOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COMnx1,0=10)での比較出力(OCnx)は上昇計数中のTCNTnとOCRnx間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COMnx1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)PWM動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。


位相基準と位相/周波数基準PWM動作間の主な違いはOCRnxレジスタがOCRnx緩衝部によって更新される時(訳補:TOPとBOTTOM)です(図16-8と図16-9参照)。

位相/周波数基準PWM動作のPWM分解能はOCRnAかICRnのどちらかで定義できます。許された最小分解能は2ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能は次式を使うことによって計算できます。

$$R_{PFCPWM} = \frac{\log(TOP+1)}{\log 2}$$

位相/周波数基準PWM動作でのタイマ/カウンタはタイマ/カウンタ値がICRn値(WGMn3~0=1000)かOCRnA値(WGMn3~0=1001)のどちらかと一致するまで増加されます。カウンタはTOPに到達した時に計数方向を変更します。このTCNTn値は1タイマ/カウンタクロック周期間、TOPと等しくなります。位相/周波数基準PWM動作のタイミング図は図16-9で示されます。この図はOCRnAかICRnがTOPを定義するのに使われる時の位相/周波数基準PWM動作を示します。TCNTn値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCRnx値を示し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCFnx)は比較一致が起こると設定(1)されます。

図16-9. 位相/周波数基準PWM動作タイミング



タイマ/カウンタ溢れ(TOVn)フラグはOCRnxレジスタが(BOTTOMに於いて)2重緩衝値で更新されるのと同じタイマ/カウンタクロック周期で設定(1)されます。OCRnAかICRnのどちらかがTOP値を定義するのに使われるとき、OCFnAまたはICFn割り込み要求フラグはタイマ/カウンタがTOPに到達する時毎に設定(1)されます。これらの割り込み要求フラグはカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを発生するのに使えます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNTnとそのOCRnx間で比較一致は決して起きません。

図16-9が示すように、生成された出力は位相基準PWM動作と異なり、全ての周期で対称です。OCRnxレジスタがBOTTOMで更新されるため、上昇と下降の傾斜長は常に等しくなります。これが対称出力パルス、従って正しい周波数を与えます。

TOPを定義するのにICRnを使うことは決まったTOP値を使う時に上手くいきます。ICRnを使うことにより、OCnAでのPWM出力を生成するためにOCRnAが自由に使えます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCRnAが2重緩衝機能のため、TOPとしてOCRnAを使うことは明らかに良い選択です。

位相/周波数基準PWM動作での比較部はOCnxピンでのPWM波形の生成を許します。COMnx1,0ビットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOMnx1,0を'11'に設定することで生成できます(87頁の表16-4をご覧ください)。実際のOCnx値はそのポートピンに対するデータ方向が出力(DDR\_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時のTCNTnとOCRnx間の比較一致でOCnx(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNTnとOCRnx間の比較一致でOCnxレジスタを解除(0)(または設定(1))することによって生成されます。

位相/周波数基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。

$$f_{OCnxPFCPWM} = \frac{f_{clk\_I/O}}{2 \times N \times TOP}$$

OCRnxの両端値は位相/周波数基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCRnxがBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。TOP値定義にOCRnAが使われ(WGMn3~0=1001)、COMnA1,0=01なら、OCnA出力はデューティ比50%で交互に変化します。

### 16.10. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従ってタイマ/カウンタクロック( $\text{clk}_{\text{Tn}}$ )が下図のクロック許可信号として示されます。この図は割り込みフラグが設定(1)される時、そして $\text{OCRnx}$ レジスタが $\text{OCRnx}$ 緩衝値で更新される時(2重緩衝を使う動作種別のみ)の情報を含みます。図16-10.は $\text{OCFnx}$ の設定についてのタイミング図を示します。

図16-10. 前置分周なし(1/1)のタイマ/カウンタ、 $\text{OCFnx}$ 設定 タイミング




図16-11.は同じタイミングデータを示しますが、前置分周器が許可されています。

図16-11. 前置分周器( $f_{\text{clk}_{\text{I/O}}}/8$ )のタイマ/カウンタ、 $\text{OCFnx}$ 設定 タイミング




図16-12.は各動作種別でのTOP近辺の計数手順を示します。位相/周波数基準PWM動作使用時の $\text{OCRnx}$ レジスタはBOTTOMで更新されます。タイミング図は同じになりますが、当然TOPはBOTTOMで、TOP-1はBOTTOM+1でなどのように置き換えられます。BOTTOMで $\text{TOVn}$ を設定(1)する動作種別についても、同様な名称変更が適用されます。

図16-12. 前置分周なし(1/1)のタイマ/カウンタ、TOP近辺 タイミング





図16-13.は同じタイミングデータを示しますが、前置分周器が許可されています。

図16-13. 前置分周器( $f_{\text{clk}_{\text{I/O}}}/8$ )のタイマ/カウンタ、TOP近辺 タイミング



## 16.11. 16ビット タイマ/カウンタ1と3用レジスタ

### 16.11.1. TCCRnA – タイマ/カウンタn制御レジスタA (Timer/Counter n Control Register A)

ビット	7	6	5	4	3	2	1	0	
(\$80) : (\$90)	COMnA1	COMnA0	COMnB1	COMnB0	-	-	WGMn1	WGMn0	TCCRnA
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7,6 – COMnA1,0 : 比較nA出力選択 (Compare Output Mode nA bit 1 and 0)

- ビット5,4 – COMnB1,0 : 比較nB出力選択 (Compare Output Mode nB bit 1 and 0)

COMnA1,0とCOMnB1,0は各々 OCnAとOCnB比較出力ピンの動作を制御します。COMnA1,0ビットの1つまたは両方が1を書かれると、OCnA出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。COMnB1,0ビットの1つまたは両方が1を書かれると、OCnB出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OCnAまたはOCnBピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OCnAまたはOCnBがピンに接続されるとき、COMnx1,0ビットの機能はWGMn3~0ビット設定に依存します。表16-2.はWGMn3~0ビットが標準動作またはCTC動作(つまり非PWM)に設定される時のCOMnx1,0ビット機能を示します。

表16-2. 非PWM動作での比較出力選択 (注: nは1または3, xはAまたはB)

COMnx1	COMnx0	意味
0	0	標準ポート動作 (OCnx切断)
0	1	比較一致でOCnxピントグル(交互)出力
1	0	比較一致でOCnxピン Lowレベル出力
1	1	比較一致でOCnxピン Highレベル出力

表16-3.はWGM13~0ビットが高速PWM動作に設定される時のCOM1x1,0ビット機能を示します。

表16-3. 高速PWM動作での比較出力選択 (注: nは1または3, xはAまたはB, Xは0または1)

COMnx1	COMnx0	意味
0	0	標準ポート動作 (OCnx切断)
0	1	WGMn3~0=111X : 比較一致でOCnAピントグル(交互)出力、OCnBは標準ポート動作(OCnB切断) WGMn3~0上記以外 : 標準ポート動作 (OCnx切断)
1	0	比較一致でLow、BOTTOMでHighをOCnxピンへ出力 (非反転動作)
1	1	比較一致でHigh、BOTTOMでLowをOCnxピンへ出力 (反転動作)

注: COMnx1が設定(1)され、OCRnxがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BOTTONでの設定(1)または解除(0)は実行されます。より多くの詳細については83頁の「高速PWM動作」をご覧ください。

表16-4.はWGMn3~0ビットが位相基準または位相/周波数基準PWM動作に設定される時のCOMnx1,0ビット機能を示します。

表16-4. 位相基準または位相/周波数基準PWM動作での比較出力選択 (注: nは1または3, xはAまたはB, Xは0または1)

COMnx1	COMnx0	意味
0	0	標準ポート動作 (OCnx切断)
0	1	WGMn3~0=10X1 : 比較一致でOCnAピントグル(交互)出力、OCnBは標準ポート動作(OCnB切断) WGMn3~0上記以外 : 標準ポート動作 (OCnx切断)
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOCnxピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOCnxピンへ出力

注: COMnx1が設定(1)され、OCRnxがTOPと等しい時に特別な状態が起きます。より多くの詳細については84頁の「位相基準 PWM動作」をご覧ください。

- ビット1,0 – WGMn1,0 : 波形生成種別 (Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レジスタB(TCCRnB)で得られるWGMn3,2ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大計数(TOP)値供給元、使われるべき波形生成のどの形式かを制御します(表16-5参照)。タイマ/カウンタ部によって支援される動作種別は標準動作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と3形式のパルス幅変調(PWM)動作です。82頁の「動作種別」をご覧ください。

表16-5. 波形生成種別選択

番号	WGMn3	WGMn2 (CTCn)	WGMn1 (PWMn1)	WGMn0 (PWMn0)	タイマ/カウンタ動作種別	TOP値	OCRnx 更新時	TOVn 設定時
0	0	0	0	0	標準動作	\$FFFF	即値	MAX
1	0	0	0	1	8ビット位相基準PWM動作	\$00FF	TOP	BOTTOM
2	0	0	1	0	9ビット位相基準PWM動作	\$01FF	TOP	BOTTOM
3	0	0	1	1	10ビット位相基準PWM動作	\$03FF	TOP	BOTTOM
4	0	1	0	0	比較一致タイマ/カウンタ解除(CTC)動作	OCRnA	即値	MAX
5	0	1	0	1	8ビット高速PWM動作	\$00FF	BOTTOM	TOP
6	0	1	1	0	9ビット高速PWM動作	\$01FF	BOTTOM	TOP
7	0	1	1	1	10ビット高速PWM動作	\$03FF	BOTTOM	TOP
8	1	0	0	0	位相/周波数基準PWM動作	ICRn	BOTTOM	BOTTOM
9	1	0	0	1	位相/周波数基準PWM動作	OCRnA	BOTTOM	BOTTOM
10	1	0	1	0	位相基準PWM動作	ICRn	TOP	BOTTOM
11	1	0	1	1	位相基準PWM動作	OCRnA	TOP	BOTTOM
12	1	1	0	0	比較一致タイマ/カウンタ解除(CTC)動作	ICRn	即値	MAX
13	1	1	0	1	(予約)	-	-	-
14	1	1	1	0	高速PWM動作	ICRn	BOTTOM	TOP
15	1	1	1	1	高速PWM動作	OCRnA	BOTTOM	TOP

注: CTCnとPWMMn1,0ビット定義名は旧名です。WGMn2~0定義を使ってください。しかし、これらのビットの機能と位置は旧版のタイマ/カウンタと一致します。

## 16.11.2. TCCRnB – タイマ/カウンタ制御レジスタB (Timer/Counter n Control Register B)

ビット	7	6	5	4	3	2	1	0	TCCRnB
(\$81) : (\$91)	ICNCn	ICESn	-	WGMn3	WGMn2	CSn2	CSn1	CSn0	
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7 – ICNCn : 捕獲起動入力n雑音消去許可 (Input Capture n Noise Canceler)

このビットを(1に)設定することが捕獲起動入力雑音消去器を活性(有効)にします。雑音消去器が有効にされると、捕獲起動入力(ICPn)ピンからの入力が濾波されます。この濾波器機能はそれが出力を更新するのに、連続4回等しく評価されたICPnピンの採取を必要とします。雑音消去器が許可されると、捕獲入力はそれによって4発振器(システムクロック)周期遅らされます。

- ビット6 – ICESn : 捕獲起動入力端選択 (Input Capture n Edge Select)

このビットは出来事での捕獲を起動するのに使われる捕獲起動入力(ICPn)ピンのどちらかのエッジを選択します。ICESnビットが0を書かれると起動動作として下降(負)端が使われ、ICESnビットが1を書かれると上昇(正)端が捕獲を起動します。

捕獲がICESn設定に従って起動されると、カウンタ値が捕獲レジスタ(ICRn)に複写されます。この出来事は捕獲入力割り込み要求フラグ(ICFn)も設定(1)し、そしてこれは、この割り込みが許可されていれば捕獲入力割り込みを起こすのに使えます。

ICRnがTOP値として使われると(TCCRnAとTCCRnBに配置されたWGMn3~0ビットの記述をご覧ください)、ICPnが切り離され、従って捕獲入力機能は禁止されます。

- ビット5 – 予約 (Reserved)

このビットは将来の使用に対して予約されています。将来のデバイスとの共通性を保つため、TCCRnBが書かれるとき、このビットは0を書かれなければなりません。

- ビット4,3 – WGMn3,2 : 波形生成種別 (Waveform Generation Mode bit 3 and 2)

TCCRnAのWGMn1,0ビット記述をご覧ください。

- ビット2~0 – CSn2~0 : クロック選択1 (Clock Select n, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNTn)によって使われるべきクロック元を選択します。[図16-10](#)と[図16-11](#)をご覧ください。

表16-6. タイマ/カウンタn入力クロック選択

CSn2	CSn1	CSn0	意味
0	0	0	停止 (タイマ/カウンタn動作停止)
0	0	1	clkI/O (前置分周なし)
0	1	0	clkI/O/8 (8分周)
0	1	1	clkI/O/64 (64分周)
1	0	0	clkI/O/256 (256分周)
1	0	1	clkI/O/1024 (1024分周)
1	1	0	Tnピンの下降端 (外部クロック)
1	1	1	Tnピンの上昇端 (外部クロック)

タイマ/カウンタ1に対して外部ピン(クロック)動作が使われる場合、例えTnピンが出力として設定されても、Tnピンの遷移はカウンタをクロック駆動します。この特性はソフトウェアに計数制御を許します。

### 16.11.3. TCCRnC – タイマ/カウンタn制御レジスタC (Timer/Counter n Control Register C)

ビット (\$82) : (\$92)	7	6	5	4	3	2	1	0	TCCRnC
Read/Write	FOCnA	FOCnB	–	–	–	–	–	–	
初期値	W	W	R	R	R	R	R	R	

- ビット7 – FOCnA : OCnA強制変更 (Force Output Compare nA)

- ビット6 – FOCnB : OCnB強制変更 (Force Output Compare nB)

FOCnA/FOCnBビットは[WGMn3~0ビット](#)が非PWM動作を指示する時だけ有効です。けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCRnCが書かれる場合、これらのビットは0に設定されなければなりません。FOCnA/FOCnBビットに論理1を書くと波形生成部で直ちに比較一致が強制されます。OCnx出力は[COMnx1,0ビット](#)設定に従って変更されます。FOCnA/FOCnBビットがストローブとして実行されることに注意してください。それによって強制された比較の効果を決めるのはCOMnx1,0ビットに存在する値です。

FOCnA/FOCnBストローブは何れの割り込みの生成もTOPとしてOCRxAを使う**比較一致タイマ解除(CTC)動作**でのタイマ/カウンタの解除(\$0000)も行いません。

FOCnA/FOCnBビットは常に0として読まれます。

- ビット5~0 – 予約 (Reserved)

これらのビットは将来の使用に対して予約されています。将来のデバイスとの共通性を保証するため、本レジスタが書かれるとき、これらのビットは0を書かれなければなりません。

### 16.11.4. TCNTnH,TCNTnL (TCNTn) – タイマ/カウンタn (Timer/Counter n)

ビット (\$85) : (\$95)	15	14	13	12	11	10	9	8	TCNTnH
Read/Write	(MSB)								
初期値	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
ビット (\$84) : (\$94)	0	0	0	0	0	0	0	0	TCNTnL
Read/Write	0	0	0	0	0	0	0	0	
初期値	0	0	0	0	0	0	0	0	

この2つのタイマ/カウンタ I/O位置(TCNTnHとTCNTnLを合わせたTCNTn)は、読み書き両方についてタイマ/カウンタ部の16ビット カウンタに直接アクセスします。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読み書きされるのを保証するため、このアクセスは8ビット上位バイト一時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビット レジスタによって共用されます。[75頁](#)の「16ビット レジスタのアクセス」をご覧ください。

カウンタが走行中にカウンタ(TCNTn)を変更することはOCRxの1つとTCNTn間の比較一致消失の危険を誘発します。

TCNTnへの書き込みは全ての比較部に対して次のタイマ/カウンタ クロックでの比較一致を妨害(除去)します。

### 16.11.5. OCRnAH,OCRnAL (OCRnA) – タイマ/カウンタn 比較Aレジスタ (Timer/Counter n Output Compare Register A)

ビット	15	14	13	12	11	10	9	8	
(\$89) : (\$99)	(MSB)								OCRnAH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$88) : (\$98)									(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

### 16.11.6. OCRnBH,OCRnBL (OCRnB) – タイマ/カウンタn 比較Bレジスタ (Timer/Counter n Output Compare Register B)

ビット	15	14	13	12	11	10	9	8	
(\$8B) : (\$9B)	(MSB)								OCRnBH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$8A) : (\$9A)									(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNTn)値と比較される16ビット値を含みます。一致は比較一致割り込みやOCnxピンでの波形出力を生成するのに使えます。

この比較レジスタは容量が16ビットです。CPUがこれらのレジスタへ書く時に上位と下位の両バイトが同時に書かれるのを保証するため、このアクセスは8ビット上位バイト一時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。[75頁の「16ビットレジスタのアクセス」](#)をご覧ください。

### 16.11.7. ICRnH,ICRnL (ICRn) – タイマ/カウンタn 捕獲レジスタ (Timer/Counter n Input Capture Register)

ビット	15	14	13	12	11	10	9	8	
(\$87) : (\$97)	(MSB)								ICRnH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット	7	6	5	4	3	2	1	0	
(\$86) : (\$96)									(LSB)
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この捕獲レジスタはICPnピン(またはタイマ/カウンタ1については任意のアナログ比較器出力)で出来事が起こる毎にカウンタ(TCNTn)値で更新されます。この捕獲レジスタはタイマ/カウンタのTOP値を定義するのに使えます。

この捕獲レジスタは容量が16ビットです。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読まれるのを保証するため、このアクセスは8ビット上位バイト一時レジスタ(TEMP)を使って実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。[75頁の「16ビットレジスタのアクセス」](#)をご覧ください。

### 16.11.8. TIMSKn - タイマ/カウンタ割り込み許可レジスタ (Timer/Counter n Interrupt Mask Register)

ビット	7	6	5	4	3	2	1	0	
(\$6F) : (\$71)	-	-	ICIE <sub>n</sub>	-	-	OCIE <sub>nB</sub>	OCIE <sub>nA</sub>	TOIE <sub>n</sub>	TIMSK <sub>n</sub>
Read/Write	R	R	R/W	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット5 – ICIE<sub>n</sub> : タイマ/カウンタ捕獲割り込み許可 (Timer/Counter n Input Capture Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ<sub>n</sub>捕獲割り込みが許可されます。タイマ/カウンタ<sub>n</sub>割り込み要求フラグレジスタ(TIFR<sub>n</sub>)に配置された捕獲割り込み要求フラグ(ICFn)が設定(1)されると、対応する割り込みベクタ(40頁の「割り込み」参照)が実行されます。

- ビット2 – OCIE<sub>nB</sub> : タイマ/カウンタ比較B割り込み許可 (Timer/Counter n Output Compare B Match Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ<sub>n</sub>比較B一致割り込みが許可されます。タイマ/カウンタ<sub>n</sub>割り込み要求フラグレジスタ(TIFR<sub>n</sub>)に配置された比較B割り込み要求フラグ(OCFnB)が設定(1)されると、対応する割り込みベクタ(40頁の「割り込み」参照)が実行されます。

- ビット1 – OCIE<sub>nA</sub> : タイマ/カウンタ比較A割り込み許可 (Timer/Counter n Output Compare A Match Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ<sub>n</sub>比較A一致割り込みが許可されます。タイマ/カウンタ<sub>n</sub>割り込み要求フラグレジスタ(TIFR<sub>n</sub>)に配置された比較A割り込み要求フラグ(OCFnA)が設定(1)されると、対応する割り込みベクタ(40頁の「割り込み」参照)が実行されます。

- ビット0 – TOIE<sub>n</sub> : タイマ/カウンタ溢れ割り込み許可 (Timer/Counter n Overflow Interrupt Enable)

このビットが1を書かれて、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ<sub>n</sub>溢れ割り込みが許可されます。タイマ/カウンタ<sub>n</sub>割り込み要求フラグレジスタ(TIFR<sub>n</sub>)に配置されたタイマ/カウンタ<sub>n</sub>溢れ割り込み要求フラグ(TOV<sub>n</sub>)が設定(1)されると、対応する割り込みベクタ(40頁の「割り込み」参照)が実行されます。

### 16.11.9. TIFRn - タイマ/カウンタ割り込み要求フラグレジスタ (Timer/Counter n Interrupt Flag Register)

ビット	7	6	5	4	3	2	1	0	
\$16 (\$36) : \$18 (\$38)	-	-	ICFn	-	-	OCFnB	OCFnA	TOV <sub>n</sub>	TIFR <sub>n</sub>
Read/Write	R	R	R/W	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット5 – ICFn : タイマ/カウンタ捕獲割り込み要求フラグ (Timer/Conter n, Input Capture Flag)

ICPinピンに捕獲の事象が起こると、このフラグが設定(1)されます。捕獲レジスタ(ICR<sub>n</sub>)がWGM<sub>n3~0</sub>によってTOP値として設定されると、ICFnフラグはカウンタがTOP値に到達する時に設定(1)されます。

捕獲割り込みベクタが実行されると、ICFnは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもICFnは解除(0)できます。

- ビット2 – OCFnB : タイマ/カウンタ比較B割り込み要求フラグ (Timer/Conter n, Output Compare B Match Flag)

このフラグはカウンタ(TCNT<sub>n</sub>)値が比較Bレジスタ(OCR<sub>nB</sub>)と一致した後(次)のタイマ/カウンタクロック周期で設定(1)されます。

強制的な比較出力(FOCnB)ストローブがOCFnBフラグを設定(1)しないことに注意してください。

比較B一致割り込みベクタが実行されると、OCFnBは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもOCFnBは解除(0)できます。

- ビット1 – OCFnA : タイマ/カウンタ比較A割り込み要求フラグ (Timer/Conter n, Output Compare A Match Flag)

このフラグはカウンタ(TCNT<sub>n</sub>)値が比較Aレジスタ(OCR<sub>nA</sub>)と一致した後(次)のタイマ/カウンタクロック周期で設定(1)されます。

強制的な比較出力(FOCnA)ストローブがOCFnAフラグを設定(1)しないことに注意してください。

比較A一致割り込みベクタが実行されると、OCFnAは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもOCFnAは解除(0)できます。

- ビット0 – TOVn : タイマ/カウンタ溢れ割り込み要求フラグ (Timer/Counter n Overflow Flag)

このフラグの(1)設定はWGM<sub>n3~0</sub>ビット設定に依存します。標準またはCTC動作でのTOVnフラグはタイマ/カウンタ<sub>n</sub>溢れ時に設定(1)されます。他のWGM<sub>n3~0</sub>ビット設定を使う時のTOVnフラグ動作については88頁の表16-5を参照してください。

タイマ/カウンタ<sub>n</sub>溢れ割り込みベクタが実行されると、TOVnは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもTOVnは解除(0)できます。

(注) 本頁レジスタ内のビット7,6,4,3は予約されており、常に0として読まれます。

(誤注) 原書でのTIMSK1とTIMSK3、及びTIFR1とTIFR3記述は他のレジスタと同様に各々、TIMSKnとTIFRnとして纏めました。

## 17. タイマ/カウンタの前置分周器 (訳注: 共通性から本章追加、タイマ/カウンタ3はATmega1284Pでだけ利用可能です。)

タイマ/カウンタ0,1と3は同じ前置分周器部を共用しますが、タイマ/カウンタは異なる前置分周器設定ができます。以下の記述は全タイマ/カウンタに適用します。Tn (n=0,1,3)は一般名として使われます。

### 17.1. 内部クロック元

タイマ/カウンタはシステムクロック(CSn2~0=001設定)によって直接的にクロック駆動できます。これはシステムクロック周波数( $f_{clk\_I/O}$ )と等しいタイマ/カウンタ最大クロック周波数での最高動作を提供します。選択で前置分周器からの4つのタップの1つがクロック元として使えます。この前置分周したクロックは $f_{clk\_I/O}/8$ ,  $f_{clk\_I/O}/64$ ,  $f_{clk\_I/O}/256$ ,  $f_{clk\_I/O}/1024$ の何れかの周波数です。

### 17.2. 前置分周器リセット

この前置分周器は自由走行で(換言するとタイマ/カウンタのクロック選択論理回路と無関係に動作する)、Tnによって共用されます。前置分周器はタイマ/カウンタのクロック選択によって影響を及ぼされないため、前置分周器の状態は前置分周したクロックが使われる状況に対して密接に関係します。タイマ/カウンタが許可され、前置分周器によってクロック駆動される(CSn2~0=5~2)とき、前置分周加工の一例が生じます。タイマ/カウンタが許可される時から最初の計数が起きるまでのシステムクロック周期数はNが前置分周値(8, 64, 256, 1024)とすると、1~N+1システムクロック周期になります。


プログラム実行にタイマ/カウンタを同期することに対して前置分周器リセットを使うことが可能ですが、しかし、同じ前置分周器を共用する他のタイマ/カウンタも前置分周を使う場合、注意が必要とされなければなりません。前置分周器リセットはそれが接続される全タイマ/カウンタに関する前置分周器周期に影響を及ぼします。

### 17.3. 外部クロック元

Tnピンに印加された外部クロック元はタイマ/カウンタクロック( $clk_{Tn}$ )として使えます。このTnピンはピン同期化論理回路によって全てのシステムクロック周期に一度採取されます。この同期化(採取)された信号はその後にエッジ検出器を通して通過されます。**図17-1.**はTn同期化とエッジ検出器論理回路の機能等価構成図を示します。レジスタは内部システムクロック( $clk_{I/O}$ )の上昇端でクロック駆動されます。ラッチは内部システムクロックのHigh区間で通過(Low区間で保持)です。

エッジ検出器は上昇端(CSn2~0=111)または下降端(CSn2~0=110)の検出毎に1つの $clk_{Tn}$ パルスを生成します。

図17-1. Tnピンの採取等価構成図




同期化とエッジ検出器論理回路はTnピンへ印加されたエッジから計数器が更新されるまでに2.5~3.5システムクロック周期の遅延をもたらします。

クロック入力の許可と禁止はTnが最低1システムクロック周期に対して安定している時に行われなければならず、さもなければ不正なタイマ/カウンタクロックパルスが生成される危険があります。

印加された外部クロックの各半周期は正しい採取を保証するために1システムクロックよりも長くなければなりません。この外部クロックは50%/50%デューティ比で与えられるものとして、システムクロック周波数の半分未満( $f_{EXTclk} < f_{clk\_I/O}/2$ )であることが保証されなければなりません。エッジ検出器が採取を使うため、検出できる外部クロックの最大周波数は採取周波数の半分です(ナイキストの標本化定理)。然しながら、発振元(クリスタル発振子、セラミック振動子、コンデンサ)公差によって引き起こされたシステムクロック周波数やデューティ比の変動のため、外部クロック元の最大周波数は $f_{clk\_I/O}/2.5$ 未満が推奨されます。

外部クロック元は前置分周できません。

図17-2. タイマ/カウンタ0,1,3の前置分周器部構成図



注: 入力ピンの同期化/エッジ検出論理回路は図17-1で示されます。

## 17.4. 同期系タイマ/カウンタ前置分周器用レジスタ

### 17.4.1. GTCCR – 一般タイマ/カウンタ制御レジスタ (General Timer/Counter Control Register)

ビット	7	6	5	4	3	2	1	0	
\$23 (\$43)	TSM	–	–	–	–	–	PSRASY	PSRSYNC	GTCCR
Read/Write	R/W	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

#### ● ビット7 – TSM : タイマ/カウンタ同時動作 (Timer/Counter Synchronization Mode)

TSMビットへの1書き込みはタイマ/カウンタ同期化動作を活性(有効)にします。この動作でPSRASYとPSRSYNCへ書かれる値は保持され、従って対応する前置分周器リセット信号の有効を保持します。これは対応するタイマ/カウンタを停止し、設定中にそれらの1つが進行する危険なしに同じ値に設定できるのを保証します。TSMビットが0を書かれると、PSRASYとPSRSYNCビットはハードウェアによって解除(0)され、同時にタイマ/カウンタが計数を始めます。

#### ● ビット0 – PSRSYNC : 同期系タイマ/カウンタ前置分周器リセット (Prescaler Reset Timer/Counter 3,1,0)

このビットが1のとき、タイマ/カウンタ0、タイマ/カウンタ1、タイマ/カウンタ3の前置分周器はリセットします。通常、TSMビットが設定(1)されている場合を除き、このビットはハードウェアによって直ちに解除(0)されます。タイマ/カウンタ0、タイマ/カウンタ1、タイマ/カウンタ3は同じ前置分周器を共用し、この前置分周器のリセットがこれら全てのタイマ/カウンタに影響を及ぼすことに注意してください。

## 18. 8ビット タイマ/カウンタ2 (PWM, 非同期動作付き)

### 18.1. 特徴

- 2つの独立した比較部
- 比較一致でのタイマ/カウンタ解除 (自動再設定)
- 不具合なしで正しい位相のパルス幅変調器 (PWM)
- 周波数発生器
- クロック用10ビット前置分周器
- 溢れと比較一致割り込み (TOV2, OCF2A, OCF2B)
- I/O(システム)クロックに依存しない時計用外部32kHzクリスタルからのクロック駆動可能


### 18.2. 概要

タイマ/カウンタ2は2つの独立した比較出力部とPWM支援付きの汎用8ビットタイマ/カウンタ部です。

この8ビットタイマ/カウンタの簡単化した構成図は図18-1で示されます。I/Oピンの実際の配置については6頁の「[ピン配置](#)」を参照してください。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字([訳注:原文は太字](#))で示されます。デバイス仕様のI/Oレジスタとビット位置は104頁の「[8ビットタイマ/カウンタ2用レジスタ](#)」で一覧されます。

33頁の「[PRR0 - 電力削減レジスタ0](#)」のPRTIM2ビットはタイマ/カウンタ2部を許可するために0を書かれなければなりません。

図18-1. 8ビットタイマ/カウンタ構成図



#### 18.2.1. 関係レジスタ

タイマ/カウンタ(TCNT2)と比較レジスタ(OCR2AとOCR2B)は8ビットのレジスタです。割り込み要求信号はタイマ/カウンタ2割り込み要求レジスタ(TIFR2)で全て見えます。全ての割り込みはタイマ/カウンタ2割り込み許可レジスタ(TIMSK2)で個別に遮蔽(禁止)されます。TIFR2とTIMSK2はこの図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、または本項内後ろで詳述されるようにTOSC1/2ピンから[非同期](#)にクロック駆動されます。非同期動作は[非同期状態レジスタ\(ASSR\)](#)によって制御されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するのに使うクロック元を制御します。クロック元が選択されないとき、このタイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタクロック(clkT2)として参照されます。

2重緩衝化した比較レジスタ(OCR2AとOCR2B)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC2AとOC2B)ピンでPWMまたは可変周波数出力を生成する波形生成器によって使えます。詳細については96頁の「[比較出力部](#)」をご覧ください。この比較一致発生は比較出力割り込み要求の発生に使える比較一致割り込み要求フラグ(OCF2AとOCF2B)も設定(1)します。

## 18.2.2. 定義

本項でのレジスタとビット参照の多くは一般形で書かれます。小文字の' n' はタイマ/カウンタ番号、この場合は2で置き換えます。小文字のxは比較出力部のチャネル名を表し、この場合はAまたはBです。然しながらプログラムでレジスタまたはビット定義を使う時は正確な形式が使われなければなりません(例えばタイマ/カウンタ2のカウンタ値のアクセスに対してのTCNT2のように)。

表18-1の定義は本資料を通して広範囲に渡って使われます。

表18-1. 用語定義

用語	意味
BOTTOM	タイマ/カウンタが\$00に到達した時。
MAX	タイマ/カウンタが\$FF(255)に到達した時。
TOP	タイマ/カウンタが指定された固定値(\$FF) またはOCR2A値に到達した時。この指 定(TOP)値は動作種別に依存します。


## 18.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部同期または外部非同期クロック元によってクロック駆動できます。既定のクロック元(clkT2)はMCUクロック(clkI/O)と同じです。非同期状態レジスタ(ASSR)の非同期動作許可(AS2)ビットが論理1を書かれると、クロック元はTOSC1とTOSC2に繋がったタイマ/カウンタ用発振器から取得されます。非同期動作の詳細については107頁の「ASSR - 非同期状態レジスタ」をご覧ください。クロック元と前置分周器の詳細については103頁の「タイマ/カウンタ2の前置分周器」をご覧ください。

## 18.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。図18-2は、このカウンタとその周辺環境の構成図を示します。

図18-2. カウンタ部構成図



使った動作種別に依存して、カウンタは各タイマ/カウンタ クロック(clkT2)で解除(\$00)、増加(+1)、または減少(-1)されます。clkT2はクロック選択(CS22~0)ビットによって選択された内部または外部のクロック元から生成できます。クロック元が選択されない(CS22~0=000)時にタイマ/カウンタは停止されます。けれどもTCNT2値はタイマ/カウンタ クロック(clkT2)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込みは全てのカウンタ解除や計数動作を無視します(上位優先順位を持ちます)。

計数順序(方法)はタイマ/カウンタ2制御レジスタA(TCCR2A)に配置された波形生成種別(WGM21,0)ビットとタイマ/カウンタ2制御レジスタB(TCCR2B)に配置された波形生成種別(WGM22)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法とOC2A/OC2B比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成について多くの詳細に関しては98頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOV2)フラグはWGM22~0ビットによって選択された動作種別に従って設定(1)されます。TOV2はCPU割り込み発生に使えます。

## 18.5. 比較出力部


この8ビット比較器はTCNT2と比較レジスタ(OCR2AとOCR2B)を継続的に比較します。TCNT2がOCR2AまたはOCR2Bと等しければ比較器は一致を指示します。この一致は次のタイマ/カウンタクロック周期で比較割り込み要求フラグ(OCF2AまたはOCF2B)を設定(1)します。対応する割り込みが許可(I=1, OCIE2AまたはOCIE2B=1)されているならば、その比較割り込み要求フラグは比較割り込みを発生します。比較割り込み要求フラグは割り込みが実行されると自動的に解除(0)されます。代わりにこのフラグはこのI/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGM22~0)ビットと比較出力選択(COM2x1,0)ビットによって設定された動作種別に従った出力を生成するのにこの一致信号を使います。MAXとBOTTOM信号は動作種別(98頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使われます。

図18-3.は比較出力部の構成図を示します。

OCR2xはパルス幅変調(PWM)の何れかを使う時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR2xレジスタの更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによって不具合なしの出力を作成します。

OCR2xのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR2x緩衝部をアクセスし、禁止されるとOCR2xレジスタを直接アクセスします。

図18-3. 比較出力部構成図



(**誤注**) ここでは比較nxレジスタ全体をOCR2x、OCR2xを構成する緩衝部分をOCR2x緩衝部、実際の比較に使われるレジスタ本体部分をOCR2xレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

### 18.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は強制変更(FOC2x)ビットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラグ(OCF2x)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC2xピンは実際の比較一致が起きた場合と同様に更新されます(COM2x1,0)ビット設定がOC2xピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

### 18.5.2. TCNT2書き込みによる比較一致妨害

TCNT2への全てのCPU書き込みは、例えタイマ/カウンタが停止していても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT2と同じ値に初期化されることをOCR2xに許します。

### 18.5.3. 比較一致部の使用

どの動作種別でのTCNT2書き込みでも1タイマ/カウンタクロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使う場合、TCNT2を変更する時に危険を伴います。TCNT2に書かれた値がOCR2x値と同じ場合に比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT2値を書いてはいけません。


OC2xの初期設定はポートピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC2x値を設定する一番簡単な方法は標準動作で強制変更(FOC2x)ストローブビットを使うことです。波形生成動作種別間を変更する時でも、OC2x(内部)レジスタはその値を保ちます。

比較出力選択(COM2x1,0)ビットが比較値(OCR2x)と共に2重緩衝されないことに気付いてください。COM2x1,0ビットの変更は直ちに有効となります。

## 18.6. 比較一致出力部

比較出力選択(COM2x1,0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC2x)状態の定義にCOM2x1,0ビットを使います。またCOM2x1,0ビットはOC2xピン出力元を制御します。図18-4.はCOM2x1,0ビット設定によって影響を及ぼされる論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(訳注:原文は太字)で示されます。COM2x1,0ビットによって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC2xの状態を参照するとき、その参照はOC2xピンではなく内部OC2xレジスタに対してです。

図18-4. 比較一致出力回路図



COM2x1,0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC2x)によって無効にされます。けれどもOC2xピンの方向(入出力)はポートピンに対するポート方向レジスタ(DDR)によって未だ制御されます。OC2xピンに対するポート方向レジスタのビット(DDR\_OC2x)はOC2x値がピンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形生成種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC2x状態の初期化を許します。いくつかのCOM2x1,0ビット設定が或る種の動作種別に対して予約されることに注意してください。[104頁の「8ビット タイマ/カウンタ用レジスタ」](#)をご覧ください。

### 18.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM2x1,0ビットを違うふうに使います。全ての動作種別に対してCOM2x1,0=00設定は次の比較一致で実行すべきOC2xレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については[104頁の表18-2.と表18-5.](#)を参照してください。高速PWM動作については[104頁の表18-3.と表18-6.](#)、位相基準PWMについては[104頁の表18-4.と表18-7.](#)を参照してください。

COM2x1,0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制変更(FOC2x)ストローブ ビットを使うことによって直ちに効果を得ることを強制できます。

## 18.7. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGM22~0)ビットと比較出力選択(COM2x1,0)ビットの組み合わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼします。COM2x1,0ビットは生成されるPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。非PWM動作に対するCOM2x1,0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(97頁の「比較一致出力部」をご覧ください)。

タイミング情報の詳細については101頁の「[タイマ/カウンタ2のタイミング](#)」を参照してください。

### 18.7.1. 標準動作


最も単純な動作種別が標準動作(WGM22~0=000)です。この動作種別での計数方向は常に上昇(+)で、カウンタ解除は実行されません。カウンタは8ビット最大値(TOP=\$FF)を通過すると単に範囲を超えて\$00(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOV2)フラグはTCNT2が\$00になる時と同じタイマ/カウンタクロック周期で設定(1)されます。この場合のTOV2フラグは設定(1)のみで解除(0)されないことを除いて第9ビットのようになります。けれどもTOV2フラグを自動的に解除(0)するタイマ/カウンタ溢れ割り込みと組み合ったタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

比較出力部は与えられた或る時間に割り込みを生成するのに使えます。標準動作で波形を生成するのに比較出力を使うのは、それが大変多くのCPU時間を占有するため推奨されません。

### 18.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM22~0=010)ではOCR2Aがカウンタの分解能を操作するのに使われます。CTC動作ではカウンタ(TCNT2)値がOCR2Aと一致すると、カウンタは\$00に解除されます。OCR2Aはカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイミング図は図18-5で示されます。カウンタ(TCNT2)値はTCNT2とOCR2A間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT2)は解除(\$00)されます。



OCF2Aフラグを使うことにより、タイマ/カウンタ値がTOP値に達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使えます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR2Aに書かれた新しい値がTCNT2の現在値よりも低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こるのに先立って、最大値(\$FF)へそして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC2A出力は比較出力選択(COM2A1,0)ビットを交互動作(=01)に設定することによって各比較一致での論理レベル交互切り替えに設定できます。OC2A値はそのピンに対するデータ方向が出力(DDR\_OC2A=1)に設定されない限りポートピンで見えないでしょう。生成された波形はOCR2Aが0(\$00)に設定される時に $f_{OC2A}=f_{clk\_I/O}/2$ の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{OCnx} = \frac{f_{clk\_I/O}}{2 \times N \times (1 + OCRnx)}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。


標準動作と同じように、タイマ/カウンタ溢れ(TOV2)フラグはカウンタがMAXから\$00へ計数するのと同じタイマ/カウンタクロック周期で設定(1)されます。

### 18.7.3. 高速PWM動作

高速パルス幅変調(PWM)動作(WGM22~0=011または111)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後にBOTTOMから再び始めます。TOPはWGM22~0=011時に\$FF、WGM22~0=111時にOCR2Aとして定義されます。非反転比較出力動作(COM2x1,0=10)での比較出力(OC2x)はTCNT2とOCR2x間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COM2x1,0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。この単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使う位相基準PWM動作よりも2倍高くなります。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がTOP値と一致するまで増加されます。そしてタイマ/カウンタは(一致)次のタイマ/カウンタクロック周期で解除(\$00)されます。高速PWM動作のタイミング図は図18-6で示されます。TCNT2値はタイミング図で単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。赤細線はOCR2x値を示し、TCNT2値との交点(接点)がTCNT2とOCR2x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF2x)はOCR2x=TOPを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。

図18-6. 高速PWM動作タイミング



タイマ/カウンタ溢れ(TOV2)フラグはカウンタがTOPに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチンは比較値を更新するのに使えます。

高速PWM動作での比較部はOC2xピンでのPWM波形の生成を許します。COM2x1,0ビットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOM2x1,0を'11'に設定することで生成できます。WGM22ビットが設定(1)なら、COM2A1,0ビットの'01'設定は比較一致での交互反転をOC2Aピンに許します。この任意選択はOC2Bピンに対して利用できません(104頁の表18-3と表18-6をご覧ください)(訳注:前2行修正追加)。実際のOC2x値はポートピンに対するデータ方向(DDR\_OC2x)が出力として設定される場合にだけ見えるでしょう。PWM波形はTCNT2とOCR2x間の比較一致でOC2x(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$00、TOPからBOTTOMへ変更)されるタイマ/カウンタクロック周期でOC2xレジスタを解除(0)または設定(1)することによって生成されます。

PWM出力周波数は次式によって計算できます。

$$f_{OCnx PWM} = \frac{f_{clk\_I/O}}{N \times (1+TOP)}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。

OCR2xの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR2xがBOTTOM(\$00)と等しく設定されると、出力はTOP+1 タイマ/カウンタクロック周期毎の狭いスパイク(パルス)になるでしょう。OCR2xがTOPに等しく設定されると、(COM2x1,0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。


(訳捕:WGM22~0=111の場合については、)高速PWM動作での(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOC2A設定(COM2A1,0=01)によって達成できます。生成された波形はOCR2Aが0(\$00)に設定される時に $f_{OC2x}=f_{clk\_I/O}/2$ の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOC2A交互出力(COM2A1,0=01)と同じです。

#### 18.7.4. 位相基準PWM動作

位相基準パルス幅変調(PWM)動作(WGM22~0=001または101)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作は両傾斜(三角波)動作に基きます。カウンタはBOTTOMからTOPへそして次にTOPからBOTTOMへを繰り返し計数します。TOPはWGM22~0=001時に\$FF、WGM22~0=101時にOCR2Aとして定義されます。非反転比較出力動作(COM2x1,0=10)での比較出力(OC2x)は上昇計数中のTCNT2とOCR2xの比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM2x1,0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数です。けれども両傾斜(三角波)動作の対称特性のため、これらの動作種別は電動機制御の応用に好まれます。

位相基準PWM動作でのカウンタはカウンタ値がTOPと一致するまで増加されます。カウンタはTOPに達すると計数方向を替えます。このTCNT2値は1マイクロ秒/カウント クロック周期間TOPと等しくなります。位相基準PWM動作のタイミング図は図18-7で示されます。TCNT2値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR2x値を示し、TCNT2値との交点(接点)がTCNT2とOCR2x間の比較一致を示します(訳注: 図補正に伴い本行若干変更)。

図18-7. 位相基準PWM動作タイミング



「**タイマ/カウンタ溢れ(TOV2)フラグ**」はタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTTOM値に到達する毎に割り込みを発生するのに使えます。

位相基準PWM動作での比較部はOC2xピンでのPWM波形の生成を許します。COM2x1,0ビットを'10'に設定することは非反転PWM出力を生成し、反転PWM出力はCOM2x1,0ビットを'11'に設定することで生成できます。WGM02ビットが設定(1)なら、COM0A1,0ビットの'01'設定は比較一致での交互反転をOC0Aピンに許します。この任意選択はOC0Bピンに対して利用できません(104頁の表18-4と表18-7をご覧ください)(訳注: 前2行修正追加)。実際のOC2x値はそのポートピンに対するデータ方向(DDR\_OC2x)が出力として設定される場合だけ見えるでしょう。PWM波形はカウンタが増加する時のTCNT2とOCR2x間の比較一致でOC2xレジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT2とOCR2x間の比較一致でOC2xレジスタを解除(0)(または設定(1))によって生成されます。位相基準PWMを使う時の出力に対するPWM周波数は次式によって計算できます。

$$f_{OCnxPCPWM} = \frac{f_{clk\_I/O}}{2 \times N \times TOP}$$

変数Nは前置分周数(1,8,32,64,128,256,1024)を表します。

OCR2xの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR2xがBOTTOM(\$00)に等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。

図18-7の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnxにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- 図18-7. どのようにOCR2xはTOPからその値を変更します。OCR2x値がTOPのとき、OCnxピン値は下降計数での比較一致の結果と同じです(訳注: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)TOP(位置)でのOCnx値は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- タイマ/カウンタがOCR2x値よりも高い値から数え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOCnxの変更を逃します。(訳注: 従って上記同様、TOP位置で(直前がHならば)H→L遷移が生じます。)

## 18.8. タイマ/カウンタのタイミング

以下の図は同期動作でのタイマ/カウンタを示し、従ってタイマ/カウンタクロック(clkT2)が計数許可信号として示されます。非同期動作ではclkI/Oがタイマ/カウンタ用発振器(TOSC)クロックによって置換されるべきです。この図は割り込みフラグが設定(1)される時の情報を含みます。図18-8は基本的なタイマ/カウンタ動作についてのタイミングデータを示します。この図は位相基準PWM動作以外の全ての動作種別でのMAX値近辺の計数の流れを示します。

図18-8. 前置分周なし(1/1)のタイマ/カウンタタイミング




図18-9.は同じタイミングデータを示しますが、前置分周器が許可されています。

図18-9. 前置分周器(fclk\_I/O/8)のタイマ/カウンタタイミング




図18-10.はCTC動作を除く全ての動作種別でのOCF2Aの設定を示します。

図18-10. 前置分周器(fclk\_I/O/8)のタイマ/カウンタ、OCF2A設定タイミング





図18-11.はCTC動作でのTCNT2の解除とOCF2Aの設定を示します。

図18-11. 前置分周器(fclk\_I/O/8)のタイマ/カウンタ、OCF2A設定タイミング



## 18.9. タイマ/カウンタ2の非同期動作

タイマ/カウンタ2が非同期で動くとき、いくつかの考慮が成されなければなりません。

- **警告:** タイマ/カウンタ2の同期/非同期クロック駆動間を切り替えると、**タイマ/カウンタ2(TCNT2)**、**タイマ/カウンタ2比較レジスタ(OCR2x)**、**タイマ/カウンタ2制御レジスタ(TCCR2x)**が不正となるかもしれません。クロック元を切り替える安全な手順を次に示します。
  1. **タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)**のOCIE2xとTOIE2の解除(0)により、タイマ/カウンタ2割り込みを禁止します。
  2. **非同期状態レジスタ(ASSR)**の**非同期動作許可(AS2)**設定によってクロック元を適切に選択します。
  3. TCNT2,OCR2x,TCCR2xに新しい値を書きます。
  4. 非同期動作へ切り替えるには、**TCN2UB**, **OCR2xUB**, **TCR2xUB**について(=0まで)待機します。
  5. **タイマ/カウンタ2割り込み要求フラグ レジスタ(TIFR2)**のOCF2xとTOV2フラグを解除(0)します。
  6. 必要とされるなら、割り込みを許可します。
- CPU主クロック周波数はタイマ発振器周波数の4倍よりも高くなればなりません。
- TCNT2,OCR2x,TCCR2xレジスタの1つに書くとき、その値は一時レジスタへ転送され、TOSC1で2つの上昇端後、(実レジスタ)に設定されます。一時レジスタの内容がそれらの転送先へ転送されてしまう前に新しい値を書くべきではありません。記載された3つのレジスタの各々がそれら個別の一時レジスタを持ちます。それは、例えばTCNT2書き込みがOCR2x書き込みの実行を妨げないことを意味します。転送先レジスタへの転送が起きたことを検知するために非同期状態レジスタ(ASSR)は実装されました。
- TCNT2,OCR2x,TCCR2xに書いた後で**パワーセーブ**または**A/D変換雑音低減**動作へ移行するとき、デバイスを起動するのにタイマ/カウンタ2が使われる場合、使用者は書かれたレジスタが更新されてしまうまで待たなければなりません。さもなければMCUは変更が有効になる前に**休止形態**へ移行するでしょう。タイマ/カウンタ2比較一致割り込みがデバイスを起動するのに使われると、TCNT2またはOCR2x書き込み中の比較機能が禁止されるため、これは非常に重要です。書き込み周期が完了されず、OCR2xUBが0に戻る前にMCUが休止形態へ移行すると、デバイスは決して比較一致割り込みを受け取らず、そしてMCUは起動しないでしょう。
- **パワーセーブ**または**A/D変換雑音低減**動作からデバイスを起動するのにタイマ/カウンタ2が使われる場合、使用者がこれらの動作へ(復帰後)再移行することを欲するなら、予防処置を講じなければなりません。割り込み論理回路はリセットするのに1 TOSC1周期必要です。起動と休止形態再移行間の時間が1 TOSC1周期未満の場合、割り込みが起きず、デバイスは起動に失敗するでしょう。**パワーセーブ**または**A/D変換雑音低減**動作再移行前の時間が充分であるかどうか迷うなら、1 TOSC1周期が経過されることを保証するのに次の手順が使えます。
  1. TCNT2,OCR2x,TCCR2xに値を書きます。
  2. 非同期状態レジスタ(ASSR)の対応する更新中フラグが0に戻るまで待ちます。
  3. **パワーセーブ**または**A/D変換雑音低減**動作へ移行します。
- **非同期動作が選択**されるとき、タイマ/カウンタ2用32.768kHz発振器は**パワーダウン**と**スタンバイ**動作を除いて常に動作します。電源投入リセット、パワーダウンまたはスタンバイ動作から起動後、この発振器が安定するのに1秒程度かかるかもしれないことを使用者は承知すべきです。電源投入、パワーダウンまたはスタンバイ動作から起動後、タイマ/カウンタ2を使う前に少なくとも1秒待つことが推奨されます。この発振器の使用またはクロック信号がTOSCピンに印加されるかのどちらかに拘らず、起動時の不安的なクロック信号のため、パワーダウンまたはスタンバイ動作からの起動復帰後、タイマ/カウンタ2の全レジスタの内容が失われたと見做されなければなりません。
- タイマ/カウンタ2が非同期でクロック駆動される時のパワーセーブまたはA/D変換雑音低減動作から起動の説明。割り込み条件が合致すると、タイマ/カウンタクロックの次周期で起動処理が開始され、プロセッサがカウンタ値を読めるのに先立ってタイマ/カウンタは常に最低1、進行されます。起動後にMCUは4周期停止され、割り込みルーチンを実行し、そして**SLEEP**命令の次の命令から実行を再開します。
- **パワーセーブ**動作から起動直後のTCNT2の読み込みは不正な結果を得るかもしれません。TCNT2が非同期TOSCクロックでクロック駆動されるため、TCNT2読み込みは内部I/Oクロック領域に同期したレジスタを通して行われなければなりません。同期化はTOSCクロックの全上昇端で行われます。**パワーセーブ**動作から起動し、I/Oクロック(clkI/O)が再び活性(有効)になると、TCNT2はTOSCクロックの次の上昇端まで以前(休止形態移行前)の値を読むでしょう。**パワーセーブ**動作から起動後のTOSCクロックの位相は起動時間に依存するため本質的に特定できません。従ってTCNT2読み込みに対する推奨手順は次のとおりです。
  1. OCR2xまたはTCCR2xのどれかに何か値を書きます。
  2. 非同期状態レジスタ(ASSR)の対応する更新中フラグが解除(0)されるまで待ちます。
  3. TCNT2を読みます。
- 非同期動作の間中、非同期タイマ用割り込み要求フラグの同期化は3プロセッサ周期+1タイマ周期かかります。従ってプロセッサが割り込み要求フラグ設定の原因となったタイマ値を読めるのに先立って、このタイマは最低1、進行されます。比較出力ピンはタイマクロックで変更され、プロセッサクロックに同期されません。

(**誤注**) 本頁記載のA/D変換雑音低減動作は拡張スタンバイ動作かもしれません。


## 18.10. タイマ/カウンタ2の前置分周器

タイマ/カウンタ2用クロック元の名前はclkT2Sです。既定でのclkT2Sは主システムI/Oクロック(clkI/O)に接続されます。タイマ/カウンタ2非同期状態レジスタ(ASSR)の非同期クロック許可(AS2)ビットの設定(1)により、タイマ/カウンタ2はTOSC1ピンから非同期にクロック駆動されます。これは実時間計数器(RTC)としてのタイマ/カウンタ2の使用を可能にします。AS2が設定(1)されると、TOSC1とTOSC2ピンは主クロック発振器や標準ポートから切り離されます。クリスタル発振子はタイマ/カウンタ2用の独立したクロック元として扱うTOSC1とTOSC2ピン間に接続できます。この発振器は32.768kHzクリスタル発振子で使うために最適化されています。ASSRの外部クロック許可(EXCLK)ビットの設定(1)によって32kHz外部クロックが印加できます。詳細については107頁の「ASSR - タイマ/カウンタ2非同期状態レジスタ」をご覧ください。

タイマ/カウンタ2に対して可能な前置分周済み選択はclkT2S/8, clkT2S/32, clkT2S/64, clkT2S/128, clkT2S/256, clkT2S/1024です。更に0(停止)は勿論clkT2Sも選択可能です。

一般タイマ/カウンタ制御レジスタ(GTCCR)の非同期系タイマ/カウンタ前置分周器リセット(PSRASY)ビットの設定(1)は前置分周器をリセットします。これは予測可能な前置分周器での操作を使用者に許します。

図18-12. タイマ/カウンタ2前置分周器部構成



## 18.11. 8ビット タイマ/カウンタ2用レジスタ

### 18.11.1. TCCR2A - タイマ/カウンタ2制御レジスタA (Timer/Counter2 Control Register A)

ビット (\$B0)	7	6	5	4	3	2	1	0	
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	TCCR2A
初期値	0	0	0	0	0	0	0	0	

- ビット7,6 – COM2A1,0 : 比較A出力選択 (Compare Match A Output Mode bit 1 and 0)

これらのビットはOC2A比較出力ピンの動作を制御します。COM2A1,0ビットの1つまたは両方が1を書かれると、OC2A出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC2Aピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC2Aがピンに接続されるとき、COM2A1,0ビットの機能はWGM22~0ビット設定に依存します。

表18-2.はWGM22~0ビットが標準動作またはCTC動作(つまりPWM以外)に設定される時のCOM2A1,0ビット機能を示します。

表18-3.はWGM22~0ビットが高速PWM動作に設定される時のCOM2A1,0ビットの機能を示します。

表18-4.はWGM22~0ビットが位相基準PWM動作に設定される時のCOM2A1,0ビットの機能を示します。

表18-2. 非PWM動作比較A出力選択

COM2A1	COM2A0	意味
0	0	標準ポート動作 (OC2A切断)
0	1	比較一致でOC2Aピントグル(交互)出力
1	0	比較一致でOC2Aピン Lowレベル出力
1	1	比較一致でOC2Aピン Highレベル出力

表18-3. 高速PWM動作比較A出力選択 (共通注意参照)

COM2A1	COM2A0	意味
0	0	標準ポート動作 (OC2A切断)
0	1	WGM22=0 : 標準ポート動作 (OC2A切断) WGM22=1 : 比較一致でOC2Aピントグル(交互)出力
1	0	比較一致でLow、BOTTOMでHighをOC2Aピンへ出力 (非反転動作)
1	1	比較一致でHigh、BOTTOMでLowをOC2Aピンへ出力 (反転動作)

表18-4. 位相基準PWM動作比較A出力選択 (共通注意参照)

COM2A1	COM2A0	意味
0	0	標準ポート動作 (OC2A切断)
0	1	WGM22=0 : 標準ポート動作 (OC2A切断) WGM22=1 : 比較一致でOC2Aピントグル(交互)出力
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC2Aピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC2Aピンへ出力

- ビット5,4 – COM2B1,0 : 比較B出力選択 (Compare Match B Output Mode bit 1 and 0)

これらのビットはOC2B比較出力ピンの動作を制御します。COM2B1,0ビットの1つまたは両方が1を書かれると、OC2B出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC2Bピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OC2Bがピンに接続されるとき、COM2B1,0ビットの機能はWGM22~0ビット設定に依存します。

表18-5.はWGM22~0ビットが標準動作またはCTC動作(つまりPWM以外)に設定される時のCOM2B1,0ビット機能を示します。

表18-6.はWGM22~0ビットが高速PWM動作に設定される時のCOM2B1,0ビットの機能を示します。

表18-7.はWGM22~0ビットが位相基準PWM動作に設定される時のCOM2B1,0ビットの機能を示します。

表18-5. 非PWM動作比較B出力選択

COM2B1	COM2B0	意味
0	0	標準ポート動作 (OC2B切断)
0	1	比較一致でOC2Bピントグル(交互)出力
1	0	比較一致でOC2Bピン Lowレベル出力
1	1	比較一致でOC2Bピン Highレベル出力

表18-6. 高速PWM動作比較B出力選択 (共通注意参照)

COM2B1	COM2B0	意味
0	0	標準ポート動作 (OC2B切断)
0	1	(予約)
1	0	比較一致でLow、BOTTOMでHighをOC2Bピンへ出力 (非反転動作)
1	1	比較一致でHigh、BOTTOMでLowをOC2Bピンへ出力 (反転動作)

表18-7. 位相基準PWM動作比較B出力選択 (共通注意参照)

COM2B1	COM2B0	意味
0	0	標準ポート動作 (OC2B切断)
0	1	(予約)
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOC2Bピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOC2Bピンへ出力

**共通注意:** COM2x1が設定(1)され、対応するOCR2xがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BOTTOMまたはTOPでの設定(1)または解除(0)は行われます。より多くの詳細については99頁の「高速PWM動作」または100頁の「位相基準PWM動作」をご覧ください。(表18-3,4,6,7.各々での注:を纏めました。)

- ビット3,2 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット1,0 – WGM21,0 : 波形生成種別 (Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レジスタB(TCCR2B)で得られるWGM22ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大カウンタ(TOP)値の供給元、使われるべき波形生成のどの形式かを制御します(表18-8参照)。タイマ/カウンタ部によって支援される動作種別は標準動作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と2形式のパルス幅変調(PWM)動作です。98頁の「動作種別」をご覧ください。

表18-8. 波形生成種別選択

番号	WGM22	WGM21	WGM20	タイマ/カウンタ動作種別	TOP値	OCR2x更新時	TOV2設定時
0	0	0	0	標準動作	\$FF	即時	MAX
1	0	0	1	8ビット位相基準PWM動作	\$FF	TOP	BOTTOM
2	0	1	0	比較一致タイマ/カウンタ解除(CTC)動作	OCR2A	即時	MAX
3	0	1	1	8ビット高速PWM動作	\$FF	BOTTOM	MAX
4	1	0	0	(予約)	-	-	-
5	1	0	1	位相基準PWM動作	OCR2A	TOP	BOTTOM
6	1	1	0	(予約)	-	-	-
7	1	1	1	高速PWM動作	OCR2A	BOTTOM	TOP

注: MAX=\$FF、BOTTOM=\$00です。

### 18.11.2. TCCR2B – タイマ/カウンタ2制御レジスタB (Timer/Counter2 Control Register B)

ビット (\$B1)	7	6	5	4	3	2	1	0	TCCR2B
Read/Write	FOC2A	FOC2B	-	-	WGM22	CS22	CS21	CS20	
初期値	W	W	R	R	R/W	R/W	R/W	R/W	

- ビット7 – FOC2A : OC2A強制変更 (Force Output Compare A)

FOC2AビットはWGM22～0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR2Bが書かれる場合、このビットは0に設定されなければなりません。FOC2Aビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC2A出力はCOM2A1,0ビット設定に従って変更されます。FOC2Aビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM21,0ビットに存在する値です。

FOC2Aストローブは何れの割り込みの生成もTOPとしてOCR2Aを使う比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行いません。

FOC2Aビットは常に0として読まれます。

- ビット6 – FOC2B : OC2B強制変更 (Force Output Compare B)

FOC2BビットはWGM22～0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR2Bが書かれる場合、このビットは0に設定されなければなりません。FOC2Bビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC2B出力はCOM2B1,0ビット設定に従って変更されます。FOC2Bビットがストローブとして実行されることに注意してください。従って強制した比較の効果を決めるのはCOM2B1,0ビットに存在する値です。

FOC2Bストローブは何れの割り込みの生成も行いません。

FOC2Bビットは常に0として読まれます。

- ビット5,4 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット3 – WGM22 : 波形生成種別 (Waveform Generation Mode bit 2)

104頁の「TCCR2A – タイマ/カウンタ制御レジスタA」のWGM21,0ビット記述をご覧ください。

● ビット2~0 – CS22~0 : クロック選択2 (Clock Select2, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT2)によって使われるクロック元を選択します。表18-9をご覧ください。

表18-9. タイマ/カウンタ2入力クロック選択

CS22	CS21	CS20	意味
0	0	0	停止 (タイマ/カウンタ2動作停止)
0	0	1	clkT2S (前置分周なし)
0	1	0	clkT2S/8 (8分周)
0	1	1	clkT2S/32 (32分周)
1	0	0	clkT2S/64 (64分周)
1	0	1	clkT2S/128 (128分周)
1	1	0	clkT2S/256 (256分周)
1	1	1	clkT2S/1024 (1024分周)

### 18.11.3. TCNT2 – タイマ/カウンタ2 (Timer/Counter2)

ビット (\$B2)	7 (MSB)	6	5	4	3	2	1	0 (LSB)	TCNT2
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

このタイマ/カウンタレジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビットカウンタに直接アクセスします。TCNT2への書き込みは次のタイマ/カウンタクロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT2)を変更することは、TCNT2とOCR2x間の比較一致消失の危険を誘発します。

### 18.11.4. OCR2A – タイマ/カウンタ2 比較Aレジスタ (Timer/Counter2 Output Compare A Register)

ビット (\$B3)	7 (MSB)	6	5	4	3	2	1	0 (LSB)	OCR2A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNT2)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC2Aピンでの波形出力を生成するのに使えます。

### 18.11.5. OCR2B – タイマ/カウンタ2 比較Bレジスタ (Timer/Counter2 Output Compare B Register)

ビット (\$B4)	7 (MSB)	6	5	4	3	2	1	0 (LSB)	OCR2B
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レジスタは継続的にカウンタ(TCNT2)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC2Bピンでの波形出力を生成するのに使えます。

### 18.11.6. ASSR - タイマ/カウンタ2非同期状態レジスタ (Timer/Counter2 Asynchronous Status Register)

ビット (\$B6)	7	6	5	4	3	2	1	0	ASSR
Read/Write	-	EXCLK	AS2	TCN2UB	OCR2AUB	OCR2BUB	TCR2AUB	TCR2BUB	
初期値	0	0	0	0	0	0	0	0	

- ビット7 – 予約 (Reserved)

このビットは予約されており、常に0として読されます。

- ビット6 – EXCLK : 外部クロック信号許可 (Enable External Clock Input)

EXCLKが1を書かれ、非同期クロックが選択されると、外部クロック入力緩衝部が許可され、32kHzクリスタルの代わりに外部クロックがタイマ発振器1(TOSC1)ピンへ入力できます。EXCLKへの書き込みは非同期動作が選択される前に行うべきです。クリスタル発振器はこのビットが0の時にだけ走行(動作)することに注意してください。

- ビット5 – AS2 : タイマ/カウンタ2非同期動作許可 (Asynchronous Timer/Counter2)

AS2が0を書かれると、タイマ/カウンタ2はI/Oクロック(clkI/O)からクロック駆動されます。AS2が1を書かれると、タイマ/カウンタ2はタイマ発振器(TOSC1,TOSC2)ピンに接続されたクリスタル発振器からクロック駆動されます。AS2の値が変更されると、[タイマ/カウンタ2\(TCNT2\)](#)、比較レジスタ(OCR2A,OCR2B)、タイマ/カウンタ2制御レジスタ(TCCR2A,TCCR2B)の内容は不正にされるかもしれません。

- ビット4 – TCN2UB : タイマ/カウンタ2更新中フラグ (Timer/Counter2 Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2(TCNT2)が書かれると、このビットが設定(1)になります。TCNT2が一時保存レジスタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0はTCNT2が新しい値で更新される用意ができたことを示します。

- ビット3 – OCR2AUB : タイマ/カウンタ2比較Aレジスタ更新中フラグ (Output Compare A Register2 Update Busy)

タイマ/カウンタ2が非同期に動き、比較Aレジスタ(OCR2A)が書かれると、このビットが設定(1)になります。OCR2Aが一時保存レジスタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0はOCR2Aが新しい値で更新される用意ができたことを示します。

- ビット2 – OCR2BUB : タイマ/カウンタ2比較Bレジスタ更新中フラグ (Output Compare B Register2 Update Busy)

タイマ/カウンタ2が非同期に動き、比較Bレジスタ(OCR2B)が書かれると、このビットが設定(1)になります。OCR2Bが一時保存レジスタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0はOCR2Bが新しい値で更新される用意ができたことを示します。

- ビット1 – TCR2AUB : タイマ/カウンタ2制御レジスタA更新中フラグ (Timer/Counter2 Control Register A Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2制御レジスタA(TCCR2A)が書かれると、このビットが設定(1)になります。TCCR2Aが一時保存レジスタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0はTCCR2Aが新しい値で更新される用意ができたことを示します。

- ビット0 – TCR2BUB : タイマ/カウンタ2制御レジスタB更新中フラグ (Timer/Counter2 Control Register B Update Busy)

タイマ/カウンタ2が非同期に動き、タイマ/カウンタ2制御レジスタB(TCCR2B)が書かれると、このビットが設定(1)になります。TCCR2Bが一時保存レジスタから更新されてしまうと、このビットはハードウェアによって解除(0)されます。このビットの論理0はTCCR2Bが新しい値で更新される用意ができたことを示します。

更新中フラグが設定(1)中に3つのタイマ/カウンタ2 レジスタの何れかに書き込みが実行されると、更新された値は不正にされ、予期せぬ割り込みを起こす原因になるかもしれません。

TCNT2,OCR2A,OCR2B,TCCR2A,TCCR2B読み込みについての機構は異なります。TCNT2を読む時は実際のタイマ/カウンタ値が読まれ、OCR2A,OCR2B,TCCR2A,TCCR2Bを読む時は一時保存レジスタの値が読まれます。

### 18.11.7. GTCCR - 一般タイマ/カウンタ制御レジスタ (General Timer/Counter Control Register)

ビット \$23 (\$43)	7	6	5	4	3	2	1	0	GTCCR
Read/Write	TSM	-	-	-	-	-	PSRASY	PSRSYNC	
初期値	0	0	0	0	0	0	0	0	

- ビット1 – PSRASY : 非同期系タイマ/カウンタ前置分周器リセット (Prescaler Reset Timer/Counter2)

このビットが1のとき、タイマ/カウンタ2の前置分周器はリセットします。通常、このビットはハードウェアによって直ちに解除(0)されます。タイマ/カウンタ2が非同期動作の時にこのビットが(1を)書かれると、このビットは前置分周器がリセットされてしまうまで1に留まります。TSMビットが設定(1)される場合、このビットはハードウェアによって解除(0)されません。タイマ/カウンタ同期(同時)動作の記載については93頁の「[ビット7 – TSM : タイマ/カウンタ同時動作](#)」の記述を参照してください。

### 18.11.8. TIMSK2 – タイマ/カウンタ2割り込み許可レジスタ (Timer/Counter 2 Interrupt Mask Register)

ビット	7	6	5	4	3	2	1	0	
(\$70)	-	-	-	-	-	OCIE2B	OCIE2A	TOIE2	TIMSK2
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7~3 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット2 – OCIE2B : タイマ/カウンタ2比較B割り込み許可 (Timer/Counter2 Output Compare Match B Interrupt Enable)

OCIE2Bビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2比較B一致割り込みが許可されます。タイマ/カウンタ2で比較B一致が起こる、換言するとタイマ/カウンタ2割り込み要求フラグレジスタ(TIFR2)で**比較B割り込み要求フラグ(OCF2B)**が設定(1)されると、対応する割り込みが実行されます。

- ビット1 – OCIE2A : タイマ/カウンタ2比較A割り込み許可 (Timer/Counter2 Output Compare Match A Interrupt Enable)

OCIE2Aビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2比較A一致割り込みが許可されます。タイマ/カウンタ2で比較A一致が起こる、換言するとタイマ/カウンタ2割り込み要求フラグレジスタ(TIFR2)で**比較A割り込み要求フラグ(OCF2A)**が設定(1)されると、対応する割り込みが実行されます。

- ビット0 – TOIE2 : タイマ/カウンタ2溢れ割り込み許可 (Timer/Counter2 Overflow Interrupt Enable)

TOIE2ビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ2溢れ割り込みが許可されます。タイマ/カウンタ2溢れが起こる、換言するとタイマ/カウンタ2割り込み要求フラグレジスタ(TIFR2)で**タイマ/カウンタ2溢れ割り込み要求(TOV2)フラグ**が設定(1)されると、対応する割り込みが実行されます。

### 18.11.9. TIFR2 – タイマ/カウンタ2割り込み要求フラグ レジスタ (Timer/Counter 2 Interrupt Flag Register)

ビット	7	6	5	4	3	2	1	0	
\$17 (\$37)	-	-	-	-	-	OCF2B	OCF2A	TOV2	TIFR2
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7~3 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット2 – OCF2B : タイマ/カウンタ2比較B割り込み要求フラグ (Timer/Counter2, Output Compare Match B Interrupt Flag)

OCF2Bビットは比較一致がタイマ/カウンタ(TCNT2)と**比較レジスタ(OCR2B)**間で起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、OCF2Bはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF2Bは解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)の**タイマ/カウンタ2比較B一致割り込み許可(OCIE2B)ビット**、OCF2Bが設定(1)されると、タイマ/カウンタ2比較B一致割り込みが実行されます。

- ビット1 – OCF2A : タイマ/カウンタ2比較A割り込み要求フラグ (Timer/Counter2, Output Compare Match A Interrupt Flag)

OCF2Aビットは比較一致がタイマ/カウンタ(TCNT2)と**比較レジスタ(OCR2A)**間で起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、OCF2Aはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF2Aは解除(0)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)の**タイマ/カウンタ2比較A一致割り込み許可(OCIE2A)ビット**、OCF2Aが設定(1)されると、タイマ/カウンタ2比較A一致割り込みが実行されます。

- ビット0 – TOV2 : タイマ/カウンタ2溢れ割り込み要求フラグ (Timer/Counter2 Overflow Flag)

TOV2ビットはタイマ/カウンタ(TCNT2)溢れが起こる時に設定(1)されます。対応する割り込み処理ベクタを実行すると、TOV2はハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV2は解除(0)されます。**ステータスレジスタ(SREG)の全割り込み許可(I)ビット**、タイマ/カウンタ2割り込み許可レジスタ(TIMSK2)の**タイマ/カウンタ2溢れ割り込み許可(TOIE2)ビット**、TOV2が設定(1)されると、タイマ/カウンタ2溢れ割り込みが実行されます。**位相基準PWM動作**ではタイマ/カウンタ2が\$00で計数方向を変える時にこのビットが設定(1)されます。

これらフラグの設定はWGM22~0ビット設定に依存します。105頁の波形生成種別ビット記述の表18-8を参照してください。

## 19. 直列周辺インターフェース (SPI: Serial Peripheral Interface)

### 19.1. 特徴


- ・全二重3線同期データ転送
- ・主装置/従装置動作
- ・LSB/MSB先行データ転送
- ・設定変更可能な7つのビット速度
- ・送信完了割り込み要求フラグ
- ・送信上書きフラグ保護
- ・アイドル動作からの起動
- ・倍速(CK/2)主装置SPI動作

### 19.2. 概要

直列周辺インターフェースはATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pと様々なAVRデバイスや周辺デバイス間の高速同期データ転送を許します。

USARTはSPI主装置動作の使用もできます。131頁の「USARTでのSPI動作」をご覧ください。33頁の「PRR0 - 電力削減レジスタ」のPRSPIビットはSPI部を許可するために0を書かれなければなりません。

図19-1. SPI構成図



注: SPIピン配置については6頁の「ピン配置」と53頁の表14-6を参照してください。

SPIでの主装置と従装置のCPU間相互連結は図19-2で示されます。このシステムは2つの移動レジスタと主装置クロック発生器から成ります。SPI主装置は希望した従装置のSS(従装置選択)ピンをLowへ引き込む時に一群の通信を開始します。主装置と従装置は各々の移動レジスタに送出すべきデータを用意し、主装置はデータを交換するのに必要なクロック パルスをSCK信号線に生成します。データは常にMOSI(Master Out Slave In)信号線を主装置から従装置へ、MISO(Master In Slave Out)信号線を従装置から主装置へ移動されます。各データパケット後、主装置はSS(従装置選択)ピンをHighへ引き上げることによって従装置と同期を取ります。

主装置として設定されると、SPIインターフェースにはSS信号線の自動制御がありません。これは通信が開始できるのに先立って使用者ソフトウェアによって操作されなければなりません。これが行われると、SPIデータレジスタ(SPDR)へのバイト書き込みがSPIクロック発生器を始動し、ハードウェアが従装置内へ8ビットを移動します。1バイトの移動後、SPIクロック発生器は停止し、SPI状態レジスタ(SPSR)の転送完了フラグ(SPIF)を設定(1)します。SPCRでSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。主装置はSPDR内へ次バイトを書くことによって次バイトの移動を継続、またはSS(従装置選択)信号線をHighへ引き上げることによってパケットの終了を指示することができます。最後の到着バイトはその後の使用のため、緩衝レジスタ内に保持されます。

従装置として設定されると、SPIインターフェースはSSピンがHighに駆動される限り、MISOをHi-Zにした休止状態に留まります。この状態でプログラムはSPIデータレジスタ(SPDR)の内容を更新できますが、そのデータはSSピンがLowに駆動されるまでSCKピンでの到着クロック パルスによって移動出力されません。1バイトが完全に移動されてしまうと転送完了フラグ(SPIF)が設定(1)されます。SPCRでSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。従装置は受信データを読む前にSPDR内へ送られるべき次のデータの配置を続けられます。最後の到着バイトはその後の使用のため、緩衝レジスタ内に保持されます。

このシステムは送信側で单一緩衝、受信側で2重緩衝です。これは一連の移動全体が完了される前に送信されるべきバイトがSPIデータレジスタ(SPDR)へ書けないことを意味します。けれども、データを受信するとき、次のデータが完全に移動入力される前に受信したデータがSPIデータレジスタ(SPDR)から読まれなければなりません。さもなければ始めのバイトは失われます。

SPI従装置動作では制御論理回路がSCKピンの到着信号を採取します。このクロック信号の正しい採取を保証するため、High/Lowの最小時間は各々2CPUクロック周期よりも長くあるべきです。

SPIが許可されると、MOSI, MISO, SCK, SSピンのデータ方向は表19-1に従って無視されます。自動的なポート無視のより多くの詳細については51頁の「交換ポート機能」を参照してください。

図19-2. SPI 主装置/従装置の連結




表19-1. SPIピン方向規定

ピン名	主装置時の方向規定	従装置時の方向規定
SCK	ポートB方向レジスタ(DDRB)の指定	入力
MISO	入力	ポートB方向レジスタ(DDRB)の指定
MOSI	ポートB方向レジスタ(DDRB)の指定	入力
SS	ポートB方向レジスタ(DDRB)の指定	入力

注: 使用者定義SPIピンの方向定義方法の詳細記述については53頁の「ポートBの交換機能」を参照してください。

次のコード例は主装置としてSPIを初期化する方法と簡単な送信を実行する方法を示します。例でのDDR\_SPIはSPIピンを制御する実際のポート方向レジスタに置き換えられなければなりません。DD\_MOSI, DD\_MISO, DD\_SCKはこれらのピンに対する実際のポート方向ピンに置き換えられなければなりません。例えばMOSIがPB5ピンに配置されるなら、DD\_MOSIはDDB5、DDR\_SPIはDDRBに置き換えます。

#### アセンブリ言語プログラム例

```

SPI_M_Init: LDI    R17, (1<<DD_MOSI) | (1<<DD_SCK)      ;MOSI, SCK=出力、他は入力値を取得
              OUT   DDR_SPI, R17          ;MOSI, SCK=出力、他は入力に設定
              LDI    R17, (1<<SPE) | (1<<MSTR) | (1<<SPR0)    ;SPI許可、主装置、16分周値を取得
              OUT   SPCR, R17          ;SPI許可、主装置、16分周に設定
              RET
;
SPI_M_Tx:   OUT   SPDR, R16          ;データ(R16)送信開始
SPI_M_Tx_W: SBIS  SPSR, SPIF        ;転送完了ならばスキップ
              RJMP  SPI_M_Tx_W        ;転送完了まで待機
;
              RET
;
;
```

#### C言語プログラム例

```

void SPI_MasterInit(void)
{
    DDR_SPI = (1<<DD_MOSI) | (1<<DD_SCK);           /* MOSI, SCK=出力、他は入力に設定 */
    SPCR = (1<<SPE) | (1<<MSTR) | (1<<SPR0);       /* SPI許可、主装置、16分周に設定 */
}

void SPI_MasterTransmit(char cData)
{
    SPDR = cData;                                     /* データ送信開始 */
    while(!(SPSR & (1<<SPIF)));                   /* 転送完了まで待機 */
}
;
```

**注:** 10頁の「コード例について」をご覧ください。

次のコード例は従装置としてSPIを初期化する方法と簡単な受信を実行する方法を示します。

#### アセンブリ言語プログラム例

```

SPI_S_Init: LDI    R17, (1<<DD_MISO)      ;MISO出力、他は入力値を取得
              OUT   DDR_SPI, R17          ;MISO出力、他は入力に設定
              LDI    R17, (1<<SPE)        ;SPI許可値を取得
              OUT   SPCR, R17          ;SPI許可設定
              RET
;
SPI_S_Rx:   SBIS  SPSR, SPIF        ;受信(転送)完了ならばスキップ
              RJMP  SPI_S_Rx        ;受信(転送)完了まで待機
;
              IN    R16, SPDR          ;受信データを取得
              RET
;
;
```

#### C言語プログラム例

```

void SPI_SlaveInit(void)
{
    DDR_SPI = (1<<DD_MISO);           /* MISO出力、他は入力に設定 */
    SPCR = (1<<SPE);                 /* SPI許可設定 */
}

char SPI_SlaveReceive(void)
{
    while(!(SPSR & (1<<SPIF)));    /* 受信(転送)完了まで待機 */
    return SPDR;                      /* 受信データと共に復帰 */
}
;
```

**注:** 10頁の「コード例について」をご覧ください。

### 19.3. $\overline{\text{SS}}$ ピンの機能

#### 19.3.1. 従装置動作

SPIが従装置として設定されると、従装置選択( $\overline{\text{SS}}$ )ピンは常に入力です。 $\overline{\text{SS}}$ がLowに保たれるとSPIは活性に(作動)され、使用者によってそのように設定されていればMISOは出力になります。他の全てのピンは入力です。 $\overline{\text{SS}}$ がHighに駆動されると、出力として使用者設定され得るMISOを除く全てのピンは入力、SPIは非活動で、それは到着データを受信しないことを意味します。一旦 $\overline{\text{SS}}$ ピンがHighに駆動されると、SPI論理回路がリセットすることに注意してください。

この $\overline{\text{SS}}$ ピンはパケット/バイト同期に対して、従装置ピット計数器が主装置クロック発生器との同期を保つのに有用です。 $\overline{\text{SS}}$ ピンがHighに駆動されると、SPI従装置は直ちに送受信論理回路をリセットし、それは移動レジスタ内で部分的に受信したどのデータも取り落とします。

#### 19.3.2. 主装置動作

SPIが主装置(SPI制御レジスタ(SPCR)の主装置許可(MSTR)ビット=1)として設定されると、 $\overline{\text{SS}}$ ピンの方向は使用者が決められます。

$\overline{\text{SS}}$ が出力として設定されると、このピンはSPIシステムに影響を及ぼさない標準出力ピンです。代表的にはこのピンがSPI従装置の $\overline{\text{SS}}$ ピンを駆動するでしょう。

$\overline{\text{SS}}$ が入力として設定されると、SPI主装置動作を保証するため、それはHighに保持されなければなりません。 $\overline{\text{SS}}$ ピンが入力として定義されたSPI主装置として設定される時に周辺回路によって $\overline{\text{SS}}$ ピンがLowに駆動されると、SPIシステムは他の主装置が従装置として選択してデータ送信を始めると解釈します。バスの衝突を避けるためにSPIシステムは次の動作を行います。

1. SPCRで主/従選択(MSTR)ビットが解除(0)され、SPIシステムは従装置になります。SPIシステムが従装置になる結果としてMOSIとSCKピンが入力になります。
2. SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)され、そしてSPI割り込みが許可(SPCRのSPIE=1)され、且つステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)なら、割り込みルーチンが実行されます。

従って割り込み駆動SPI送信が主装置動作で使われ、 $\overline{\text{SS}}$ がLowに駆動される可能性があるとき、その割り込み(処理)はMSTRビットが未だ設定(1)されていることを常に検査すべきです。MSTRビットが従装置選択によって解除(0)されてしまっていると、それはSPI主装置動作を再び許可するため、使用者によって設定(1)されなければなりません。

## 19.4. データ転送形式

直列データに関してはSPI制御レジスタ(SPCR)のSCK位相(CPHA)とSCK極性(CPOL)制御ビットによって決定されるSCK位相と極性で4つの組み合わせがあります。このSPIデータ転送形式は図19-3と図19-4で示されます。データビットは安定のためデータ信号に対して充分な時間を保証するSCK信号の反対端で移動出力と(入力)ラッチが行われます。これは表19-2で行われるよう<sup>に</sup>表19-3と表19-4を要約することによって明解にされます。

表19-2. CPOL,CPHA機能動作

SPI動作種別番号	CPOL	CPHA	SCK先行端	SCK後行端
0	0	0	入力採取/上昇端	出力設定/下降端
1	0	1	出力設定/上昇端	入力採取/下降端
2	1	0	入力採取/下降端	出力設定/上昇端
3	1	1	出力設定/下降端	入力採取/上昇端

図19-3. SPIデータ転送形式 (CPHA=0)





図19-4. SPIデータ転送形式 (CPHA=1)



## 19.5. SPI用レジスタ

### 19.5.1. SPCR – SPI制御レジスタ (SPI Control Register)

ビット	7	6	5	4	3	2	1	0	
\$2C (\$4C)	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	SPCR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7 – SPIE : SPI割り込み許可 (SPI Interrupt Enable)

ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されて、SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)されると、このビットがSPI割り込みを実行させます。

- ビット6 – SPE : SPI許可 (SPI Enable)

SPEビットが1を書かれるとSPIが許可されます。どのSPI操作を許可するにも、このビットが設定(1)されなければなりません。

- ビット5 – DORD : データ順選択 (Data Order)

DORDビットが1を書かれるとデータ語のLSBが最初に転送されます。DORDビットが0を書かれるとMSBが最初に転送されます。

- ビット4 – MSTR : 主装置/従装置選択 (Master/Slave Select)

このビットは1を書かれると主装置動作、論理0を書かれると従装置動作を選択します。 $\overline{SS}$ が入力として設定され、MSTRが設定(1)の間にLowへ駆動されると、MSTRが解除(0)され、SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)になります。その後に使用者はSPI主装置動作を再び許可するためにMSTRを設定(1)しなければなりません。

- ビット3 – CPOL : SCK極性選択 (Clock Polarity)

このビットが1を書かれると、アイドル時にSCKはHighです。CPOLが0を書かれると、アイドル時にSCKはLowです。例については図19-3と図19-4を参照してください。CPOL機能は右で要約されます。

表19-3. CPOL機能動作

CPOL	SCK先行端	SCK後行端
0	上昇端	下降端
1	下降端	上昇端

- ビット2 – CPHA : SCK位相選択 (Clock Phase)

このSCK位相選択(CPHA)ビットの設定はデータがSCKの先行(先)端または後行(後)端で採取/(設定)されるかを決めます。例については図19-3と図19-4を参照してください。CPHA機能は右で要約されます。

表19-4. CPHA機能動作

CPHA	SCK先行端	SCK後行端
0	入力採取	出力設定
1	出力設定	入力採取

- ビット1,0 – SPR1,0 : SPIクロック選択 (SPI Clock Rate Select 1 and 0)

これら2ビットは主装置として設定されたデバイスのSCK速度を制御します。従装置でのSPR1とSPR0は無効です。SCKと(システム)発振器クロック周波数fOSC間の関連は次表で示されます。

表19-5. SCK速度選択 (fOSC=CPUクロック周波数)

SPR1	0	0	1	1
SPR0	0	1	0	1
SPI2X	1	0	1	0
SCK周波数	fOSC/2	fOSC/4	fOSC/8	fOSC/16
	fOSC/32		fOSC/64	fOSC/128

### 19.5.2. SPSR – SPI状態レジスタ (SPI Status Register)

ビット	7	6	5	4	3	2	1	0	
\$2D (\$4D)	SPIF	WCOL	–	–	–	–	–	SPI2X	SPSR
Read/Write	R	R	R	R	R	R	R	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7 – SPIF : SPI割り込み要求フラグ (SPI Interrupt Flag)

直列転送が完了すると、このSPIFフラグが設定(1)されます。全割り込みが許可(ステータス レジスタ(SREG)の全割り込み許可(I)ビット=1)されて、SPI制御レジスタ(SPCR)でSPI割り込み許可(SPIE)ビットが設定(1)されるなら、割り込みが生成されます。SPIが主装置動作の時に $\overline{SS}$ ピンが入力でLowに駆動されるなら、これもこのSPIFフラグを同様に設定(1)します。対応する割り込み処理ベクタを実行する時にSPIFはハードウェアによって解除(0)されます。代わりにSPIFが設定(1)されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータ レジスタ(SPD R)をアクセスすることによってもSPIFフラグは解除(0)されます。

- ビット6 – WCOL : 上書き発生フラグ (Write Collision Flag)

データ転送中にSPIデータレジスタ(SPDR)が書かれると、このWCOLビットが設定(1)されます。WCOLビット(とSPIFビット)はWCOLが設定(1)されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPDR)をアクセスすることによって解除(0)されます。

- ビット5~1 – 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

- ビット0 – SPI2X : SPI倍速許可 (Double SPI Speed Bit)

このビットが論理1を書かれると、SPIが主装置動作の時にSCK速度(SCK周波数)が倍にされます(表19-5参照)。これは最小SCK周期が2CPUクロック周期であることを意味します。SPIが従装置として設定される時にSPIはfOSC(CPUクロック周波数)/4またはそれ以下の動作のみ保証されます。

ATmega164A/164PA/32PA/324PA/644A/644PA/1284/1284PのSPIインターフェースはフラッシュメモリやEEPROMの書き換え(読み書き)にも使われます。直列プログラミングと照合については[200頁](#)をご覧ください。

### 19.5.3. SPDR – SPIデータレジスタ (SPI Data Register)

ビット \$2E (\$4E)	7 (MSB)	6	5	4	3	2	1	0 (LSB)	SPDR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	不定	不定	不定	不定	不定	不定	不定	不定	

SPIデータレジスタはSPI移動レジスタとレジスタファイル(汎用レジスタ)間のデータ転送に使われる読み書き可能なレジスタです。このレジスタへの書き込みがデータ送信を開始します。このレジスタの読み込みは移動レジスタの受信緩衝部読み出しを引き起します。

## 20. USART (USART0,USART1)

### 20.1. 特徴

- ・全二重動作(独立した送受信レジスタ)
- ・同期または非同期動作
- ・同期クロック駆動された主装置/従装置動作
- ・高分解能ボーレート発振器
- ・5, 6, 7, 8または9ビットデータと1または2停止ビットの直列フレームの支援
- ・ハードウェアによって支援された奇数または偶数parityの生成と検査

- ・データオーバーラン検出
- ・フレーミング異常検出
- ・不正開始ビット検出とデジタル低域通過濾波器を含む雑音濾波器
- ・受信完了、送信完了、送信データレジスタ空きの3つの分離した割り込み
- ・複数プロセッサ通信機能
- ・倍速非同期通信動作

### 20.2. USART0とUSART1

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PにはUSART0とUSART1の2つのUSARTがあります。

これら全てのUSARTに関する機能が以下で記述され、本項での多くのレジスタとビットの参照は一般形で書かれています。小文字の'rn'はUSART番号で置き換えます。

USART0とUSART1は414頁の「レジスタ要約」で示されるように個別のI/Oレジスタを持ちます。

### 20.3. 概要


USART(Universal Synchronous and Asynchronous Receiver and Transmitter)は高い柔軟性をもつ直列通信機能です。

USARTの簡略構成図は図20-1で示されます。CPUがアクセス可能なレジスタとI/Oピンは赤文字(訳注:原文は太字)で示されます。

USARTは主装置SPI動作での使用もできます。131頁の「USARTでのSPI動作」をご覧ください。

33頁での「PRR0 - 電力削減レジスタ」のUSART0電力削減(PRUSART0)ビットはUSART0部を許可するために0を書かれなければなりません。同様に電力削減レジスタ(PRR0)のPRUSART1ビットはUSART1部を許可するために0を書かれなければなりません。

図20-1. USART構成図




注: USARTピン配置については6頁の「ピン配置」、53頁の表14-6、57頁の表14-12をご覧ください。

構成図内の破線はUSARTの3つの主要部分、(上から)クロック生成部、送信部、受信部を分けます。制御レジスタは全部によって共用されます。クロック生成論理部はボーレート発振器と同期従装置動作によって使われる外部クロック入力に対する同期化論理回路からなります。転送クロック(XCKn)ピンは同期転送動作だけで使われます。送信部は单一書き込み緩衝部(UDRn)、直列移動レジスタ、パリティ発生器、異なる直列フレーム形式を扱うための制御論理回路からなります。書き込み緩衝部はどんなフレーム間の遅れもなしにデータの継続転送を許します。受信部はクロックとデータの再生部のため、USART部の最も複雑な部分です。再生部は非同期データ受信で使われます。再生部に加えて、受信部は2重の受信緩衝部(UDRn)、移動レジスタ、パリティ検査器、制御論理回路を含みます。受信部は送信部と同じフレーム形式を支援し、フレーミング異常、データオーバーラン発生、パリティ誤りを検知できます。

## 20.4. クロック生成

クロック生成論理回路は送受信部用基準クロックを生成します。USARTは標準非同期、倍速非同期、同期主装置、同期従装置の4つのクロック動作種別を支援します。USART制御/状態レジスタ(UCSRnC)のUSART動作種別選択(UMSELn0)ビットは同期動作と非同期動作のどちらかを選びます。倍速動作(非同期動作のみ)はUSART制御/状態レジスタ(UCSRnA)にある倍速許可(U2Xn)ビットによって制御されます。同期動作(UMSELn0=1)を使うとき、XCKnピンに対する方向制御ビット(DDR\_XCKn)はクロック元が内部(主装置動作)または外部(従装置動作)どちらかを制御します。このXCKnピンは同期動作を使う時だけ活性(有効)です。

図20-2.はクロック生成論理回路の構成図を示します。



### 20.4.1. ポーレート発振器での内部クロック発生

内部クロック生成は非同期と同期主装置動作種別に対して使われます。本項の記述は図20-2.を参照してください。

USARTポーレートレジスタ(UBRRn(UBRRnH:UBRRnL))と下降計数器は設定可能な前置分周器またはポーレート発振器として機能するよう接続されます。システムクロック( $f_{OSC}$ )で走行する下降計数器は0への下降計数時毎またはUBRRnLレジスタが書かれる時にUBRRn値で設定されます。1クロックは計数器が0に達する毎に生成されます。このクロックがポーレート発振器出力( $=f_{OSC}/(UBRRn+1)$ )です。送信部は動作種別に依存してポーレート発振器出力を2,8,16分周します。ポーレート発振器出力は受信部クロックとデータ再生部によって直接使われます。しかし、再生部はUSART動作種別選択(UMSELn0)、倍速許可(U2Xn)、DDR\_XCKnビットの状態によって設定される動作種別に依存して2,8,16段を使う順次処理回路を使います。

表20-1.は内部的に生成したクロック元を使う各動作種別に於けるポーレート(bps)とUBRRn値の計算式を含みます。

表20-1. ポーレートレジスタ(UBRRn)値計算式

動作種別	ポーレート計算式	UBRRn値計算式
標準速非同期動作 (U2Xn=0)	$BAUD = \frac{f_{OSC}}{16 \times (UBRRn+1)}$	$UBRRn = \frac{f_{OSC}}{16 \times BAUD} - 1$
倍速非同期動作 (U2Xn=1)	$BAUD = \frac{f_{OSC}}{8 \times (UBRRn+1)}$	$UBRRn = \frac{f_{OSC}}{8 \times BAUD} - 1$
同期主装置動作	$BAUD = \frac{f_{OSC}}{2 \times (UBRRn+1)}$	$UBRRn = \frac{f_{OSC}}{2 \times BAUD} - 1$

注: ポーレートは転送速度(ビット/1秒)で定義されます。

BAUD : ポーレート (bps)

UBRRn : UBRRnHとUBRRnLレジスタ値 (0~4095)

$f_{OSC}$  : システム発振器クロック周波数

いくつかのシステムクロック周波数に対するいくつかのUBRRn値の例は129~130頁の表20-9.で得られます。

#### 20.4.2. 倍速動作 (U2Xn)

転送速度はUSART制御/状態レジスタA(UCSRnA)で倍速許可(U2Xn)ビットを設定(1)することによって倍にできます。このビットの設定は非同期動作に対してだけ有効です。同期動作をうとき、このビットは0に設定してください。

このビットの設定(1)は事実上非同期通信に対する転送速度を倍にするボーレート分周器の分周数を16から8に減らします。けれども受信部がデータ採取とクロック再生に対して半分の(16から8に減じた)採取数をこの場合だけ使い、従ってこの動作種別が使われる時はシステムクロックとボーレート設定の精度がより必要とされることに注意してください。送信部についての低下要因はありません。

#### 20.4.3. 外部クロック

外部クロックは同期従装置動作種別によって使われます。本項の記述での詳細については図20-2を参照してください。

XCKnピンからの外部クロック入力は不確定レベル状態(メタステーブル)の機会を最少とするために同期化レジスタによって採取されます。同期化レジスタからの出力は送受信部で使い得るのに先立ってエッジ検出器を通過しなければなりません。この処理手順が2CPUクロック周期の遅延を持ち込み、このため最大外部XCKnクロック周波数は次式によって制限されます。

$$f_{XCKn} < \frac{f_{OSC}}{4}$$


$f_{OSC}$ がシステムクロック元の安定度に依存することに注意してください。従って周波数変動によるデータ消失の可能性を避けるため、いくらかの余裕分を追加することが推奨されます。

#### 20.4.4. 同期クロック動作

同期動作が使われる(UMSELn=1)とき、XCKnピンはクロック入力(従装置)またはクロック出力(主装置)のどちらかとして使われます。データ採取またはデータ変更とクロック端間の依存性は同じです。基本原則はデータ出力(TXDn)が変更されるエッジと反対のXCKnクロック端でデータ入力(RXDn)が採取されることです。

USART制御/状態レジスタC(UCSRnC)のXCKn極性(UCPOLn)ビットはデータ採取とデータ変更に対してどちらのクロック端が使われるのかを選びます。図20-3で示されるようにUCPOLnが0のとき、データはXCKnの上昇端で変更され、下降端で採取されます。UCPOLnが設定(1)の場合、データはXCKnの下降端で変更され、上昇端で採取されます。

図20-3. 同期動作XCKnタイミング




#### 20.5. フレーム形式

1つの直列フレームは複数のデータビットと同期ビット(開始ビット、停止ビット)、任意の異常検査用パリティビットで定義されます。USARTは有効なフレーム形式として以下の組み合わせ30種全てを受け入れます。

- 1 開始ビット
- 5, 6, 7, 8, 9 ビット データ
- 奇数または偶数パリティビット、またはなし
- 1 または 2 停止ビット

フレームは最下位データビット LSB が次に続く開始ビットで始まります。その後に次データビットが最後の最上位データビット MSB まで(最大)合計9ビット続けます。許可したなら、パリティビットがデータビットの後、停止ビットの前に挿入されます。完全なフレームが送信されると、新規フレームによって直ちに後続されるか、または通信線をアイドル状態(hight)に設定できます。図20-4は組み合わせ可能なフレーム形式を図解します。[ ]付きビットは任意選択です。

図20-4. 1フレームの構成



USARTによって使われるフレーム形式はUSART制御/状態レジスタBとC(UCSRnB, UCSRnC)でデータ長選択(UCSZn2~0)ビット、パリティ選択(UPMn1,0)ビット、停止ビット選択(USBSn)ビットによって設定されます。受信部と送信部は同じ設定を使います。これらのどのビットの設定変更も、送受信部両方に対して進行中の通信を不正とすることに注意してください。

データ長選択(UCSZn2~0)ビットはフレーム内のデータビット数を選びます。パリティ選択(UPMn1,0)ビットはパリティビットの許可と種別(奇/偶)を設定します。1または2停止ビットのどちらかの選択は停止ビット選択(USBSn)ビットによって行います。受信部は第2停止ビットを無視します。従ってフレーミング異常(FEn)は最初の停止ビットが0(Low)の場合にだけ検出されます。

### 20.5.1. パリティビットの計算

パリティビットは全データビットの排他的論理和(Ex-OR)を行うことによって計算されます。奇数パリティが使われる場合は排他的論理和の結果が反転されます。パリティビットとデータビットの関係は次のとおりです。

偶数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1	
奇数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1 Ex-OR 1	n : データビット長

使った場合、パリティビットは直列フレームの最後のデータビットと最初の停止ビット間に配置されます。

### 20.6. USARTの初期化

何れかの通信が行えるのに先立ってUSARTは初期化されなければなりません。標準的な初期化手順は使用方法に依存するボーレート設定、フレーム形式設定、送受信部許可からなります。割り込み駆動USART操作に対して、[ステータスレジスタの全割り込み許可\(I\)ビット](#)は解除(0)される(そして全割り込みが禁止される)べきです。

ボーレートまたはフレーム形式の変更を伴う再初期化を行う前には、レジスタが変更される期間中に進行中の送信がないことを確実にしてください。[USART制御/状態レジスタ\(UCSRnA\)](#)の送信完了(TXCn)フラグは送信部の全転送完了検査に使え、受信完了(RXCn)フラグは受信緩衝部内の未読データ有無検査に使えます。この目的(次送信タイミング)にTXCフラグが使われる場合、各々の送信([USARTデータレジスタ\(UDRn\)](#)が書かれる)前にTXCnフラグが解除(0)されなければならないことに注意してください。

次の簡単なUSART初期化コード例が示すアセンブリ言語とC言語の関数は機能的に同じです。この例は固定フレーム形式でポーリングを使う(割り込み不許可)非同期動作と仮定します。ボーレート(UBRRn)値は関数の引数として与えられます。アセンブリ言語でのボーレート引数はR17:R16レジスタに格納されると仮定されます。

#### アセンブリ言語プログラム例

```
USART_Init: OUT    UBRRnH, R17          ; ボーレート設定(上位バイト)
              OUT    UBRRnL, R16          ; ボーレート設定(下位バイト)
              LDI    R16, (1<<USBSn) | (3<<UCSZn0) ; フレーム形式値を取得
              OUT    UCSRnC, R16         ; フレーム形式設定(8ビット,2停止ビット)
              LDI    R16, (1<<RXENn) | (1<<TXENn) ; 送受信許可値を取得
              OUT    UCSRnB, R16         ; 送受信許可
              RET                         ; 呼び出し元へ復帰
```

#### C言語プログラム例

```
#define FOSC 1843200           /* MCUクロック周波数 */
#define BAUD 9600                /* 目的USARTボーレート速度 */
#define MYUBRR FOSC/16/BAUD-1   /* 目的UBRRn値 */

void main(void)
{
    ~
    USART_Init(MYUBRR);        /* USART初期化 */
    ~
}

void USART_Init(unsigned int baud)
{
    UBRRnH = (unsigned char)(baud>>8);      /* ボーレート設定(上位バイト) */
    UBRRnL = (unsigned char)baud;               /* ボーレート設定(下位バイト) */
    UCSRnC = (1<<USBSn) | (3<<UCSZn0);     /* フレーム形式設定(8ビット,2停止ビット) */
    UCSRnB = (1<<RXENn) | (1<<TXENn);       /* 送受信許可 */
}
```

[注: 10頁の「コード例について」をご覧ください。](#)

割り込みの禁止や引数としてフレーム形式を含めるなどで、より進化した初期化ルーチンが作成できます。けれども多くの応用はボーレートや制御レジスタの固定した設定が使われ、これらの応用形式での初期化コードは主ルーチンに直接置けるか、または他のI/Oの初期化コードと併せられます。

## 20.7. USARTのデータ送信

USART送信部はUSART制御/状態レジスタ(UCSRnB)で送信許可(TXENn)ビットを設定(1)することによって許可されます。送信部が許可されると、TXDnピンの標準ピン動作はUSARTによって無視され、送信部の直列出力としての機能を与えられます。何かの送信を行う前に一度はポーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使われる場合、XCKnピンの(受信)クロックは無視され、送信クロックとして使われます。

### 20.7.1. 5~8ビット データ フレーム送信

データ送信は送信されるべきデータを送信緩衝部に設定することによって開始されます。CPUはUSARTデータレジスタ(UDRn)I/O位置へ書くことによって送信緩衝部に設定できます。送信緩衝部内のデータは移動レジスタが新規フレームを送る準備が整った時に移動レジスタへ移されます。移動レジスタはアイドル状態(送信進行中以外)、または直前のフレームの最後の停止ビット送信後、直ちに新規データが設定されます。移動レジスタが新規データを設定されると、ポーレートレジスタ(UBRRnH:UBRRnL)と倍速許可(U2Xn)ビット、また動作種別によってはXCKnピンによって与えられる速度で1つの完全なフレームを転送します。8ビット未満のフレームを使うとき、UDRnに書かれた上位ビットは無視されます。

次のコード例はUSART制御/状態レジスタA(UCSRnA)の送信データレジスタ空き(UDREn)フラグのポーリングを基準とした簡単なUSART送信関数を示します。この関数が使われる前にUSARTが初期化されなければなりません。アセンブリ言語での送るべきデータはR16レジスタに格納されると仮定されます。

#### アセンブリ言語プログラム例

```
USART_Tx: SBIS    UCSRnA, UDREN      ;送信緩衝部空きでスキップ
          RJMP    USART_Tx      ;送信緩衝部空き待機
;
          OUT     UDRn, R16      ;データ送信(送信開始)
          RET      ;呼び出し元へ復帰
```

#### C言語プログラム例

```
void USART_Transmit(unsigned char data)
{
    while ( !(UCSRnA & (1<<UDREn)) );
          UDRn = data;           /* 送信緩衝部空き待機 */
                                /* データ送信(送信開始) */
}
```

**注:** 10頁の「コード例について」をご覧ください。

この関数は送信されるべき新規データを設定する前に、UDREnの検査によって送信緩衝部が空になるのを単純に待ちます。送信緩衝部空き割り込みが使われる場合、その割り込み処理ループがデータを緩衝部内に書きます。

### 20.7.2. 9ビット データ フレーム送信

9ビットデータが使われる場合(UCSZn2~0=111)、データの下位バイトがUSARTデータレジスタ(UDRn)に書かれるのに先立って第9ビットがUSART制御/状態レジスタB(UCSRnB)の送信データビット8(TXB8n)ビットに書かれなければなりません。次のコード例は9ビットデータを扱う送信関数を示します。アセンブリ言語での送るべきデータはR17:R16レジスタに格納されると仮定されます。

#### アセンブリ言語プログラム例

```
USART_Tx: SBIS    UCSRnA, UDREN      ;送信緩衝部空きでスキップ
          RJMP    USART_Tx      ;送信緩衝部空き待機
;
          CBI     UCSRnB, TXB8n   ;第9ビットを0に仮設定
          SBRC   R17, 0            ;送信すべき第9ビットが0でスキップ
          SBI    UCSRnB, TXB8n   ;第9ビットを1に設定
          OUT     UDRn, R16      ;データ送信(送信開始)
          RET      ;呼び出し元へ復帰
```

#### C言語プログラム例

```
void USART_Transmit(unsigned int data)
{
    while ( !(UCSRnA & (1<<UDREn)) );
          UCSRnB &= ~ (1<<TXB8n);   /* 送信緩衝部空き待機 */
          if (data & 0x0100) UCSRnB |= (1<<TXB8n);   /* TXB8nを0に仮設定 */
          UDRn = data;                /* 第9ビットをR17からTXB8nへ複写 */
                                /* データ送信(送信開始) */
}
```

**注:** これらの送信関数は一般的な機能で書かれています。UCSRBnの内容が静的(換言すると、UCSRBnのTXB8nビットが初期化後に使われるだけ)ならば最適化できます。

**10頁の「コード例について」をご覧ください。**

第9ビットは複数プロセッサ通信使用時のアドレスフレーム識別、また例えば同期として扱う他の規約で使うことができます。

### 20.7.3. 送信フラグと割り込み

USART送信部には状態を示す2つのフラグ、USARTデータレジスタ空き(UDREn)と送信完了(TXCn)があります。両フラグは割り込みを発生するのに使えます。

**USARTデータレジスタ空き(UDREn)フラグ**は送信緩衝部が新規データを受け取る準備ができているかどうかを示します。このビットは送信緩衝部が空の時に設定(1)され、送信緩衝部が移動レジスタに未だ移動されてしまっていない送信されるべきデータを含む時に解除(0)されます。将来のデバイスとの共通性のため、**USART制御/状態レジスタA(UCSRnA)**に書くとき、常にこのビットに0を書いてください。

**USART制御/状態レジスタB(UCSRnB)**で**データレジスタ空き割り込み許可(UDRIEn)ビット**が1を書かれると、(全割り込みが許可されれば)UDREnフラグが設定(1)されている限り、USARTデータレジスタ空き割り込みが実行されます。UDREnは**USARTデータレジスタ(UDRn)**書き込みによって解除(0)されます。割り込み駆動データ送信が使われるとき、データレジスタ空き割り込みルーチンはUDREnを解除(0)するために新規データをUDRnに書くか、データレジスタ空き割り込みを禁止するかのどちらかを行わなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起こります。

**送信完了(TXCn)フラグ**は送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部に新規データが現在存在しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCnフラグは送信応用プログラムが送信完了後、直ちに通信回線を開放し、受信動作へ移行しなければならない(RS485規格のような)半二重(ハーフデュープレックス)通信インターフェースで有用です。

UCSRnBで**送信完了割り込み許可(TXCIEn)ビット**が設定(1)され、(全割り込みが許可されれば)TXCnフラグが設定(1)になる時にUSART送信完了割り込みが実行されます。送信完了割り込みが使われるとき、割り込み処理ルーチンはTXCnフラグを解除(0)しなくてもよく、これは割り込みが実行されるとき、自動的に行われます。

### 20.7.4. ハリティ発生器

ハリティ発生器は直列フレームデータに対するハリティビットを計算します。ハリティビットが許可されると(UPMn1=1)、送信部制御論理回路は送られているフレームの最終データビットと最初の停止ビット間にハリティビットを挿入します。

### 20.7.5. 送信の禁止

送信部の禁止(UCSRnBの**USART送信許可(TXENn)ビット=0**)は進行中と保留中の送信が完了される(換言すると、送信移動レジスタと送信緩衝レジスタが送信されるべきデータを含まない時)まで有効になりません。禁止されると、送信部はもはやTXDnピン(の標準ピン機能)を無効にしません。

## 20.8. USARTのデータ受信

USART受信部は**USART制御/状態レジスタB(UCSRnB)**で**受信許可(RXENn)ビット**に1を書くことによって許可されます。受信部が許可されると、RXDnピンの標準ピン動作はUSARTによって無視され、受信部の直列入力としての機能を与えられます。何か直列受信が行われ得る前に一度はポーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使われる場合、XCKnピンのクロックは転送クロックとして使われます。

### 20.8.1. 5~8ビットデータフレーム受信

受信部は有効な開始ビットを検出する時にデータ受信を開始します。開始ビットに続く各ビットはポーレートまたはXCKnクロックで採取され、フレームの最初の停止ビットが受信されるまで受信移動レジスタ内へ移動されます。第2停止ビットは受信部によって無視されます。最初の停止ビットが受信されると(換言すると、受信移動レジスタに完全なフレームが存在すると)、この移動レジスタの内容は受信緩衝部内へ移されます。受信緩衝部はUSARTデータレジスタ(UDRn)I/O位置を読むことによって読みます。8ビット未満のフレームを使うとき、UDRnから読むデータの上位ビットは0で覆われます。

次のコード例は**USART制御/状態レジスタA(UCSRnA)**の**受信完了(RXCn)フラグ**のポーリングを基準とした簡単なUSART受信関数を示します。この関数が使われ得る前にUSARTが初期化されなければなりません。

#### アセンブリ言語プログラム例

```
USART_Rx: SBIS    UCSRnA, RXCn          ;受信完了でスキップ
           RJMP    USART_Rx          ;受信完了待機
;
           IN      R16, UDRn          ;受信データ取得
           RET               ;呼び出し元へ復帰
```

#### C言語プログラム例

```
unsigned char USART_Receive(void)
{
    while ( !(UCSRnA & (1<<RXCn)) );
    return UDRn;
}
```

注: 10頁の「コード例について」をご覧ください。

この関数は緩衝部を読んで値を戻す前に、RXCnフラグの検査によって受信緩衝部にデータが存在するのを単純に待ちます。

## 20.8.2. 9ビットデータフレーム受信

9ビットデータが使われる場合(UCSZn2~0=111)、USARTデータレジスタ(UDRn)から下位バイトを読むのに先立って第9ビットがUSART制御/状態レジスタB(UCSRnB)の受信データピット8(RXB8n)ビットから読まれなければなりません。この規則はフレーミング異常(FEn)、オーバーラン発生(DORn)、パリティ誤り(UPEn)状態フラグにも適用されます。USART制御/状態レジスタA(UCSRnA)から状態情報を読み、その後にUDRnからデータを読んでください。UDRn I/O位置を読むことが受信FIFO緩衝部の状態を切り替え、その結果、FIFO内に保管されるRXB8n,FEn,DORn,UPEnビット全てが切り替わります。

次のコード例は9ビットデータと状態ピット両方を扱う簡単なUSART受信関数を示します。

### アセンブリ言語プログラム例

```

USART_Rx: SBIS    UCSRnA, RXCn          ;受信完了でスキップ
           RJMP    USART_Rx          ;受信完了待機
;
           IN      R18, UCSRnA        ;状態フラグ取得
           IN      R17, UCSRnB        ;受信第9ビット取得
           IN      R16, UDRn          ;受信データ取得
           ANDI   R18, (1<<FEn) | (1<<DORn) | (1<<UPEn) ;受信異常検査
           BREQ   USART_Rx_V        ;異常なしで分岐
;
           LDI    R17, -1            ;異常で-1値設定
           LDI    R16, -1            ;
USART_Rx_V: LSR    R17                ;RXB8nビットをピット0位置へ移動
           ANDI   R17, $01          ;RXB8nビットのみ有効
           RET                 ;呼び出し元へ復帰

```

### C言語プログラム例

```

unsigned int USART_Receive(void)
{
    unsigned char status, resh, resl;
    while ( !(UCSRnA & (1<<RXCn)) );
    status = UCSRnA;
    resh = UCSRnB;
    resl = UDRn;
    if ( status & ((1<<FEn) | (1<<DORn) | (1<<UPEn)) ) return -1;
    resh = (resh>>1) & 0x01;
    return ((resh<<8) | resl);
}

```

**注:** 10頁の「コード例について」をご覧ください。

この受信関数例は何か評価を行う前に、全てのI/Oレジスタをレジスタファイルに読みます。これは読まれた緩衝部位置が可能な限り早く新規データを自由に受け入れできるため、最適な受信緩衝部利用になります。

## 20.8.3. 受信完了フラグと割り込み

USART受信部には受信部の状態を示す1つのフラグがあります。

USART受信完了(RXCn)フラグは未読データが受信緩衝部に存在するかを示します。このフラグは受信緩衝部に未読データが存在する時に1で、受信緩衝部が空の(換言すると、何も未読データを含まない)時に0です。受信部が禁止される場合(RXENn=0)、受信緩衝部が破棄され、その結果としてRXCnフラグは0になります。

USART制御/状態レジスタB(UCSRnB)でUSART受信完了割り込み許可(RXCIEn)ビットが設定(1)されると、(全割り込みが許可されれば)RXCnフラグが設定(1)されている限り、USART受信完了割り込みが実行されます。割り込み駆動データ受信が使われるとき、受信完了割り込みルーチンはRXCnフラグを解除(0)するためにUSARTデータレジスタ(UDRn)から受信したデータを読まなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起きます。

#### 20.8.4. 受信異常フラグ

USART受信にはフレーミング異常(FEn)、データオーバーラン発生(DORn)、パリティ誤り(UPEn)の3つの異常フラグがあります。これら全てはUSART制御/状態レジスタ(UCSRnA)を読むことでアクセスできます。異常フラグに対する共通点は異常状態を示しているフレームと共に受信緩衝部に配置されることです。異常フラグが緩衝されるため、USARTデータレジスタ(UDRn)I/O位置を読むことが緩衝部読み出し位置を切り替えるので、UCSRnAは受信緩衝部(UDRn)の前に読まれなければなりません。異常フラグに対する他の共通点はソフトウェアがこのフラグ位置へ書き込みを行うことによって変更できることです。しかし、将来のUSART(機能)実装の上位互換性のため、UCSRnAが書かれるとき、全てのフラグは0に設定されなければなりません。異常フラグはどれも割り込みを生成できません。

フレーミング異常(FEn)フラグは受信緩衝部に格納された、次に読み込み可能なフレームの第1停止ビットの状態を示します。FEnフラグは停止ビットが正しく(Highとして)読まれた時に0で、停止ビットが不正(Low)だった時にFEnフラグは1です。このビットは同期外れ状態の検出、中断状態検出、規約での操作に使えます。受信部が最初(第1)以外の全停止ビットを無視するため、FEnフラグはUSART制御/状態レジスタ(UCSRnC)の停止ビット選択(USBn)ビット設定によって影響を及ぼされません。将来のデバイスとの共通性のため、UCSRnAに書くとき、常にこのビットを0に設定してください。

データオーバーラン発生(DORn)フラグは受信部緩衝部が一杯状態のためのデータ消失を示します。データオーバーランは受信緩衝部(2フレーム)が一杯で、(次の)新規フレームデータが受信移動レジスタで待っており、(更に次の)新規開始ビットが検出される時に起きます。DORnフラグが設定(1)なら、最後にUDRnから読んだフレームと次にUDRnから読むフレーム間で1つ以上の直列フレームが失われています。将来のデバイスとの共通性のため、UCSRnAに書くとき、常にこのビットに0を書いてください。DORnフラグは受信されたデータが移動レジスタから受信緩衝部へ正常に移動された時に解除(0)されます。

パリティ誤り(UPEn)フラグは受信緩衝部内の次のフレームで受信時にパリティ異常があったことを示します。パリティ検査が許可されていない場合、UPEnフラグは常に0が読めます。将来のデバイスとの共通性のため、UCSRnAに書くとき、常にこのビットを0に設定してください。より多くの詳細については118頁の「パリティビットの計算」と次の「パリティ検査器」をご覧ください。

#### 20.8.5. パリティ検査器

パリティ検査器はパリティ種別上位ビット(UPMn1)が設定(1)されると活性(有効)になります。実行されるべきパリティ検査の形式(偶数または奇数)はUPMn0ビットによって選択されます。許可されると、パリティ検査器は到着フレーム内のデータビットのパリティを計算し、その結果と(受信)直列フレーム内のパリティビットを比較します。検査の結果は受信データ、停止ビットと共に受信緩衝部に格納されます。その後パリティ誤り(UPEn)フラグはフレームにパリティ異常があるかを検査するため、ソフトウェアによって読むことができます。

UPEnフラグは受信緩衝部から読まれ得る次フレームで受信時にパリティ異常があり、その時点ではパリティ検査が許可されていた(UPMn1=1)場合に設定(1)されます。このビットはUSARTデータレジスタ(UDRn)が読まれるまで有効です。

#### 20.8.6. 受信の禁止

送信部と対照的に受信部の禁止は即時です。従って受信進行中のデータは失われます。禁止されると(換言すると、USART制御/状態レジスタ(UCSRnB)のUSART受信許可(RXEnn)ビットが0に設定)、受信部はもはやRXDnポートピンの標準機能を無効にしません。受信FIFO緩衝部は受信部が禁止されると破棄されます。緩衝部内の残データは失われます。

#### 20.8.7. 受信緩衝部の破棄

受信FIFO緩衝部は受信が禁止されると破棄(換言すると、緩衝部は内容を空に)されます。未読データは失われます。例えば異常状態のため、通常動作中に緩衝部が破棄されなければならない場合、USART制御/状態レジスタ(UCSRnA)の受信完了(RXCn)フラグが解除(0)されるまでUSARTデータレジスタ(UDRn)I/O位置を読んでください。次のコード例は受信緩衝部の破棄方法を示します。

##### アセンブリ言語プログラム例

```
USART_Flush: SBIS    UCSRnA, RXCn          ;未読データありでスキップ
              RET           ;未読データなしで復帰
;
IN      R16, UDRn          ;データ受信
RJMP   USART_Flush        ;未読データなしまで継続
```

##### C言語プログラム例

```
void USART_Flush(void)
{
    unsigned char dummy;                      /* 一時変数定義 */
    while ( UCSRnA & (1<<RXCn) ) dummy=UDRn; /* 未読データ読み捨て */
}
```

注: 10頁の「コード例について」をご覧ください。

## 20.9. 非同期受信

USARTは非同期データ受信を扱うためのクロック再生とデータ再生部を含みます。クロック再生論理回路は内部的に生成したボーレートクロックをRXDnピンに到着する非同期直列フレームに同期化するのに使われます。データ再生論理回路は到着ビット毎に低域通過の濾波と採取をし、それによって受信部の雑音耐性を改善します。非同期受信動作範囲は内部ボーレートクロック精度、到着フレーム速度、フレーム長のビット数に依存します。

### 20.9.1. 非同期クロック再生

クロック再生論理回路は内部クロックを到着直列フレームに同期化します。図20-5.は到着フレームの開始ビットの採取手順を図解します。採取速度は標準速動作でボーレートの16倍、倍速動作で8倍です。赤帯(訳注:原文は水平矢印)は採取処理のための同期変量を図示します。倍速動作(U2Xn=1)を使う時の広い変量時間に注意してください。採取番号0はRXDn信号がアイトル(換言すると、通信の動きなし)の時に行われる採取です。



クロック再生論理回路がRXDn信号線でHigh(アイトル)からLow(開始)の遷移を検出すると、開始ビット検出手順が開始されます。図で示されるように採取1は最初のLow採取を意味します。その後にクロック再生回路は有効な開始ビットが受信されるかを決めるために、標準速動作に対して採取8,9,10、倍速動作に対して採取4,5,6(図の赤数字(訳注:原文は箱枠内)で示された採取番号)を使います。これら3回で2回以上の採取が論理Highレベルの場合(多数決)、この開始ビットは尖頭雑音として捨てられ、受信部は次のHighからLowの遷移を探し始めます。けれども有効な開始ビットが検出されると、クロック再生論理回路は同期化され、データ再生が開始されます。この同期化手順は各開始ビット毎に繰り返されます。

### 20.9.2. 非同期データ再生

受信部クロックが開始ビットに同期化されるとデータ再生が始まられます。データ再生部は標準速動作で16段、倍速動作で8段の順列回路を使います。図20-6.はデータビットとパリティビットの採取を示します。各採取は再生部の各段に等しい番号を与えられます。



受信したビットの論理値の決定は受信したビット中央の3採取で論理値の多数決を取ることによって行われます。この中央の3採取は図上の赤文字(訳注:原文は箱枠内)の採取番号によって強調されます。多数決の手順は次のように行われます。2または全3採取がHighレベルならば受信したビットは論理1が記録されます。2または全3採取がLowレベルならば受信したビットは論理0が記録されます。この多数決手順はRXDnピンの到着信号に対して低域通過濾波器(ローパスフィルタ)のように働きます。この再生手順はその後に完全なフレームが受信されるまで繰り返されます。これには最初の(第1)停止ビットを含みます。受信部がフレームの最初の停止ビットだけを使うことに注意してください。

図20-7.は停止ビットの採取と次フレームの最も早い開始ビット開始の可能性を示します。



フレーム内の他のビットに対して行われるのと同じ多数決が停止ビットにも行われます。停止ビットが論理0値と記録されると、フレーミング異常(FEN)フラグが設定(1)されます。

新規フレームの開始ビットを示すHighからLowへの遷移は多数決に使った最後のビット後に実現できます。標準速動作での最初のLowレベル採取は図20-7.のA点で有り得ます。倍速動作での最初のLowレベルはB点に遅れます。C点は完全な長さの停止ビット(の終点)を示します。この早い開始ビット検出は受信部の動作範囲に影響します。

### 20.9.3. 非同期での動作範囲

受信部の動作範囲は受信したビット速度と内部的に生成したボーレート間の不一致に依存します。送信部が速すぎるまたは遅すぎるビット速度でフレームを送出したり、内部的に発生した受信部のボーレートが類似した(表20-2参照)基準周波数を持たない場合、受信部は開始ビットでフレームを同期できません。

次式は到着データ速度と内部受信部ボーレート間の比率計算に使えます。

$$R_{slow} = \frac{(D+1) \times S}{S - 1 + D \times S + S_F} \quad R_{fast} = \frac{(D+2) \times S}{(D+1) \times S + S_M}$$

D : データとパリティのビット数 (5~10)

S : ビットあたりの採取数 (標準速=16、倍速=8)

$S_F$  : 多数決に使う最初の採取番号 (標準速=8、倍速=4)

$S_M$  : 多数決に使う中心の採取番号 (標準速=9、倍速=5)

$R_{slow}$  : は受信側ボーレートに対して許容できる最低受信ビット速度の比率です。

$R_{fast}$  : は受信側ボーレートに対して許容できる最高受信ビット速度の比率です。

表20-2.は許容できる最大受信部ボーレート誤差一覧です。標準速動作には、より高いボーレート変動許容力があることに注目してください。

表20-2. 標準速と倍速での受信部ボーレート推奨最大許容誤差

D	標準速動作 (U2Xn=0)				倍速動作 (U2Xn=1)			
	Rslow(%)	Rfast(%)	総合許容誤差(%)	推奨許容誤差(%)	Rslow(%)	Rfast(%)	総合許容誤差(%)	推奨許容誤差(%)
5	93.20	106.67	-6.80~-+6.67	±3.0	94.12	105.66	-5.88~-+5.66	±2.5
6	94.12	105.79	-5.88~-+5.79	±2.5	94.92	104.92	-5.08~-+4.92	±2.0
7	94.81	105.11	-5.19~-+5.11	±2.0	95.52	104.35	-4.48~-+4.35	±1.5
8	95.36	104.58	-4.54~-+4.58	±2.0	96.00	103.90	-4.00~-+3.90	±1.5
9	95.81	104.14	-4.19~-+4.14	±1.5	96.39	103.53	-3.61~-+3.53	±1.5
10	96.17	103.78	-3.83~-+3.78	±1.5	96.70	103.23	-3.30~-+3.23	±1.0

注: Dはデータビット数とパリティビットの合計ビット数です。

(訳注) 原書は表19-2に標準速、表19-3に倍速を記載していますが、比較が容易なように表20-2として纏めました。

受信部ボーレートの推奨最大許容誤差は最大総合許容誤差を送信部と受信部で等分割するという仮定の元で作られました。

受信部ボーレート誤差に対して2つの起こり得る原因があります。受信部のシステムクロック(XTAL)は供給電圧範囲と温度範囲に関して常に若干の不安定性があります。システムクロックを生成するのにクリスタル発振子を使う時は殆ど問題ありませんが、(セラミック)振動子でのシステムクロックは振動子偏差に依存して2%を越えて異なるかもしれません。2つ目の誤り原因はより制御可能です。ボーレート発振器は欲したボーレートを得るためにシステム周波数の正確な分周を常に行うことはできません。この場合、可能ならば受け入れ可能な低い誤差を与えるUBRRn値が使えます。

## 20.10. 複数プロセッサ通信動作

USART制御/状態レジスタA(UCSRnA)での複数プロセッサ通信動作(MPCMnビット)の設定(1)はUSART受信部によって受信された到着フレームの選別機能を許可します。アドレス情報を含まないフレームは無視され、受信緩衝部に格納されません。これは同一直列バス経由で通信する複数MCUのシステムで、CPUによって扱わなければならない到着フレーム数を効果的に減らします。送信部はMPCMnビット設定によって影響されませんが、複数プロセッサ通信動作を利用するシステムの一部の時は違うふうに使われなければなりません。

受信部が5~8データビットを含むフレームを受信するように設定されるなら、最初の停止ビットはデータまたはアドレス情報を含むフレームかどうかを示します。受信部が9データビットのフレームに設定されるなら、USART制御/状態レジスタB(UCSRnB)の受信第9(RXB8n)ビットがアドレスとデータのフレームを識別するのに使われます。フレーム種別(最初の停止または第9)ビットが1の時にフレームはアドレスを含みます。フレーム種別ビットが0の時にそのフレームはデータフレームです。

複数プロセッサ通信動作は主MCUからのデータを多くの従MCUで受信することを可能にします。これはどのMCUがアドレス指定されるかを検出するため、最初にアドレスフレームを調べることによって行われます。特定の従MCUがアドレス指定されたなら、そのMCUは後続するデータフレームを通常のように受信し、一方その他の従MCUは他のアドレスフレームが受信されるまで受信したフレームを無視します。

### 20.10.1. 複数プロセッサ通信の使用法

主MCUとして動作するMCUは9ビットデータフレーム形式(UCSZn=7)を使えます。UCSRnBの送信第9(TXB8n)ビットはアドレスフレーム時に設定(1)、またはデータフレーム時に解除(0)されて送信されなければなりません。この場合、従MCUは9ビットデータフレーム形式の使用に設定されなければなりません。

複数プロセッサ通信動作でデータを交換するのに次の手順が使われるべきです。

1. 全ての従MCUは複数プロセッサ通信動作です(UCSRnAの複数プロセッサ通信動作(MPCMn)ビットが設定(1))。
2. 主MCUはアドレスフレームを送り、全ての従装置がこのフレームを受信し、これを読みます。従CPUでは通常のようにUCSRnAで受信完了(RXCn)フラグが設定(1)されます。
3. 各従MCUはUSARTデータレジスタ(UDRn)を読み、選択されたかを判定します。選択された場合はUCSRnAのMPCMnビットを解除(0)し、そうでなければ(非選択の場合は)MPCMnビット設定を保ち、次のアドレスフレームを待ちます。
4. アドレス指定されたMCUは新規アドレスフレームが受信されるまで全データフレームを受信します。MPCMnビットが未だ設定(1)されている他の従CPUはこのデータフレームを無視します。
5. 最後のデータフレームがアドレス指定されたMCUによって受信されると、アドレス指定されたMCUはMPCMnビットを設定(1)し、主装置からの新規アドレスフレームを待ちます。以降、手順は2から繰り返します。

5~8ビットデータフレーム形式のどの使用も可能ですが、受信側が使うnとn+1ビットデータフレーム形式間を切り替えなければならないため非実用的です。これは送信部と受信部が同じデータビット長設定を使うため、全二重(フルデューブレックス)動作を困難にします。5~8ビットデータフレームが使われる場合、最初の停止ビットがフレーム種別を示すのに使われる所以、送信部は2停止ビット使用(USBSn=1)に設定されなければなりません。

MPCMnビットを設定(1)または解除(0)するのに読み-修正-書き(リードモディファイライト)命令(SBIとCBI)を使ってはいけません。MPCMnビットは送信完了(TXCn)フラグと同じI/O位置を共用しており、SBIまたはCBI命令を使うと偶然に解除(0)されるかもしれません。

(**訳注**) ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PではUCSRnAのI/OアドレスがSBI,CBI命令適用範囲外なので上記記述は不適切です。但し、命令の組み合わせによる同様処理の場合に対して、上記注意の本意は適切(有効)です。

## 20.11. USART用レジスタ

### 20.11.1. UDRn – USARTデータレジスタ (USART I/O Data Register)

ビット	7	6	5	4	3	2	1	0	
(\$C6) : (\$CE)	R/TXB7	R/TXB6	R/TXB5	R/TXB4	R/TXB3	R/TXB2	R/TXB1	R/TXB0	UDRn
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

同じI/Oアドレスを共用するUSART受信データ緩衝レジスタとUSART送信データ緩衝レジスタはUSARTデータレジスタまたはUDRnとして引用しました。送信データ緩衝レジスタ(TXB)はUDRnレジスタ位置に書かれるデータの転送先です。UDRnレジスタ位置読み込みは受信データ緩衝レジスタ(RXB)の内容を返します。

5~7ビットデータでの上位未使用ビットは送信部によって無視され、受信部によって0に設定されます。

送信緩衝部はUCSRnAで[送信データレジスタ空き\(UDREn\)フラグ](#)が設定(1)される時にだけ書けます。UDREnフラグが設定(1)されない時にUDRnへ書かれたデータはUSART送信部によって無視されます。送信部が許可されて送信緩衝部にデータが書かれると、送信部は送信移動レジスタが空きの時にそのデータを送信移動レジスタへ設定(移動)します。その後にデータはTXDnピンで直列送信されます。

受信緩衝部は2段のFIFOから成ります。このFIFOは受信緩衝部がアクセスされる毎にその状態を切り替えます。この受信緩衝部の動きのため、この位置に読み-修正-書き(リード モデファイライト)命令(SBIとCBI)を使えません。ビット検査(SBICとSBIS)命令もFIFOの状態を換えるので、これらの命令を使う時は注意してください。(訳注:適用範囲外命令のため、この注意は不適切です。)

### 20.11.2. UCSRnA – USART制御/状態レジスタA (USART Control and Status Register A)

ビット	7	6	5	4	3	2	1	0	
(\$C0) : (\$C8)	RXCn	TXCn	UDREn	FEn	DORn	UPEn	U2Xn	MPCMn	UCSRnA
Read/Write	R	R/W	R	R	R	R	R/W	R/W	
初期値	0	0	1	0	0	0	0	0	

#### ● ビット7 – RXCn : USART受信完了フラグ (USART Receive Complete)

このフラグは受信緩衝部に未読データがある時に設定(1)され、受信緩衝部が空の(換言すると、どんな未読データも含まない)時に解除(0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCnフラグは0になります。RXCnフラグは受信完了割り込みを発生するのに使えます([USART制御/状態レジスタB\(UCSRnB\)](#)の受信完了割り込み許可(RXCIEn)ビットをご覧ください)。

#### ● ビット6 – TXCn : USART送信完了フラグ (USART Transmit Complete)

このフラグは送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部(UDRn)に新規データが現存しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCnフラグは送信完了割り込みを発生できます([UCSRnB](#)の[送信完了割り込み許可\(TXCIEn\)ビット](#)をご覧ください)。

#### ● ビット5 – UDREn : USART送信データレジスタ空きフラグ (USART Data Register Empty)

UDREnフラグは送信緩衝部(UDRn)が新規データを受け取る準備ができるかどうかを示します。UDREnが1ならば緩衝部は空で、従って書かれる準備ができています。UDREnフラグは送信緩衝部空き割り込みを発生できます([UCSRnB](#)の[送信データレジスタ空き割り込み許可\(UDRIEn\)ビット](#)をご覧ください)。送信部が準備できているのを示すため、リセット後のUDREnは設定(1)です。

#### ● ビット4 – FEn : フレーミング異常フラグ (Framing Error)

受信緩衝部の次データが受信した時にフレーミング異常(換言すると、受信緩衝部で次データの最初の(第1)停止ビットがLow)だった場合、このビットが設定(1)されます。このフラグは受信緩衝部(UDRn)が読まれるまで有効です。受信したデータの停止ビットがHighの時にFEnフラグは0です。UCSRnAに書くとき、常にこのビットを0に設定してください。

#### ● ビット3 – DORn : データオーバーラン発生フラグ (Data OverRun)

このビットはオーバーラン状態が検出されると設定(1)されます。受信緩衝部(2フレーム分)が一杯で、新規フレームが受信移動レジスタ内で待機中に新規開始ビットが検出されるとデータオーバーランが起ります。UCSRnAに書くとき、常にこのビットを0に設定してください。

#### ● ビット2 – UPEn : パリティ誤りフラグ (USART Parity Error)

受信緩衝部の次データが受信した時にパリティ異常があり、その時点でパリティ検査が許可されていれば(UPMn=1)、このビットが設定(1)されます。このフラグは受信緩衝部(UDRn)が読まれるまで有効です。UCSRnAに書くとき、常にこのビットを0に設定してください。

#### ● ビット1 – U2Xn : 倍速許可 (Double the USART Transmission Speed)

このビットは非同期動作でだけ有効です。同期動作を使うとき、このビットに0を書いてください。

このビットに1を書くことはポーレート分周器の分周値を16から8に減らして事実上、非同期通信の転送速度を倍にします。

#### ● ビット0 – MPCMn : 複数プロセッサ通信動作 (Multi-Processor Communication Mode)

このビットは複数プロセッサ通信動作を許可します。MPCMnビットが1を書かれると、USART受信部によって受信したアドレス情報を含まない全到着フレームは無視されます。送信部はMPCMn設定に影響されません。より多くの詳細情報については[125頁の「複数プロセッサ通信動作」](#)をご覧ください。

### 20.11.3. UCSRnB – USART制御/状態レジスタB (USART Control and Status Register B)

ビット	7	6	5	4	3	2	1	0	
(\$C1) : (\$C9)	RXCIEn	TXCIEn	UDRIEn	RXENn	TXENn	UCSZn2	RXB8n	TXB8n	UCSRnB
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7 – RXCIEn : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグでの割り込みを許可します。USART受信完了割り込みはRXCIEnビットが1を書かれ、ステータスレジスタ(SREG)で全割り込み許可(I)ビットが1を書かれ、UCSRnAでRXCnフラグが設定(1)される場合にだけ生成されます。

- ビット6 – TXCIEn : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグでの割り込みを許可します。USART送信完了割り込みはTXCIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでTXCnフラグが設定(1)される場合にだけ生成されます。

- ビット5 – UDRIEn : 送信データレジスタ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信データレジスタ空き(UDREn)フラグでの割り込みを許可します。USART送信データレジスタ空き割り込みはUDRIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでUDREnフラグが設定(1)される場合にだけ生成されます。

- ビット4 – RXENn : 受信許可 (Receiver Enable)

このビットへの1書き込みはUSART受信(部)を許可します。受信部は許可されるとRXDnピンの標準ポート動作を無効にします。受信の禁止は受信緩衝部を破棄し、フレーミング異常(FEn)、オーバーラン(DORn)、パリティ誤り(UPEn)のフラグを無効にします。

- ビット3 – TXENn : 送信許可 (Transmitter Enable)

このビットへの1書き込みはUSART送信(部)を許可します。送信部は許可されるとTXDnピンの標準ポート動作を無効にします。送信の禁止(TXENn=0書き込み)は進行中と保留中の送信が完了される(換言すると、送信移動レジスタと送信緩衝レジスタが送信されるべきデータを含まない)まで有効になりません。禁止したとき、送信部はもはやTXDnポート(の標準I/O機能)を無効にしません。

- ビット2 – UCSZn2 : データビット長選択2 (Character Size)

USART制御/状態レジスタC(UCSRnC)のUCSZn1,0ビットと組み合わせたUCSZn2ビットは送受信部で使うフレームのデータビット数(Character size)を設定します。

- ビット1 – RXB8n : 受信データビット8 (Receive Data Bit 8)

RXB8nは9ビットデータでの直列フレーム操作時に受信したフレームの第9データビット(ビット8)です。UDRnから下位ビットを読む前に読んでください。

- ビット0 – TXB8n : 送信データビット8 (Transmit Data Bit 8)

TXB8nは9ビットデータでの直列フレーム操作時に送信されるべきデータの第9データビット(ビット8)です。UDRnへ下位ビットを書く前に書いてください。

### 20.11.4. UCSRnC – USART制御/状態レジスタC (USART Control and Status Register C)

ビット	7	6	5	4	3	2	1	0	
(\$C2) : (\$CA)	UMSELn1	UMSELn0	UPMn1	UPMn0	USBSn	UCSZn1	UCSZn0	UCPOLn	UCSRnC
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	1	1	0	

- ビット7,6 – UMSELn1,0 : USART動作選択 (USART Mode Select)

このビットは表20-4で示されるようにUSART動作種別を選びます。

表20-4. USART動作選択

UMSELn1	UMSELn0	動作種別
0	0	非同期動作
	1	同期動作
1	0	(予約)
	1	主装置SPI (MSPIM) (注)

注: 主装置SPI動作(MSPIM)操作の完全な記述については131頁の「USARTでのSPI動作」をご覧ください。

- ビット5,4 – UPMn1,0 : パリティ選択 (Parity Mode)

これらのビットはパリティの発生と検査の許可と種別を設定します。許可した場合、送信部は各フレーム内での送信したデータビットのパリティを自動的に生成して送出します。受信部は到着データからパリティ値を生成し、UPMn0設定と比較します。不一致が検出されると、USART制御/状態レジスタ(UCSRnA)でパリティ誤り(UPEn)フラグが設定(1)されます。

表20-5. パリティ選択

UPMn1	UPMn0	パリティ動作
0	0	禁止
0	1	(予約)
1	0	偶数パリティ許可
1	1	奇数パリティ許可

- ビット3 – USBSn : 停止ビット選択 (Stop Bit Select)

このビットは送信部によって挿入される停止ビット数を選びます。受信部はこの設定を無視します(訳補:常に第1停止ビットだけが有効)。

表20-6. 停止ビット選択

USBSn	停止ビット数
0	1ビット
1	2ビット

- ビット2,1 – UCSZn1,0 : データビット長選択 (Character Size)

USART制御/状態レジスタB(UCSRnB)のUCSZn2ビットと組み合わせたUCSZn1,0ビットは送受信部で使うフレームのデータビット数(Character size)を設定します。

表20-7. データビット長選択

UCSZn2~0	0 0 0	0 0 1	0 1 0	0 1 1	1 0 0	1 0 1	1 1 0	1 1 1
データビット数	5ビット	6ビット	7ビット	8ビット	(予約)	(予約)	(予約)	9ビット

- ビット0 – UCPOLn : クロック極性選択 (Clock Polarity)

このビットは同期動作に対してだけ使われます。非同期動作が使われるとき、このビットに0を書いてください。UCPOLnビットは同期クロック(XCKn)、データ出力変更、データ入力採取間の関係を設定します。

表20-8. XCKクロック極性選択

UCPOLn	送信データ変更 (TXDnピン出力)	受信データ採取 (RXDnピン入力)
0	XCKnの上昇端	XCKnの下降端
1	XCKnの下降端	XCKnの上昇端

## 20.11.5. UBRRnH, UBRRnL (UBRRn) – USARTボーレートレジスタ (USART Baud Rate Register)

ビット (\$C5):(\$CD)	15	14	13	12	11	10	9	8	UBRRnH
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ビット (\$C4):(\$CC)	7	6	5	4	3	2	1	0	UBRRnL
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット15~12 – 予約 (Reserved)

これらのビットは将来使用するために予約されています。将来のデバイスとの共通性のため、UBRRnHが書かれるとき、これらのビットは0が書かれなければなりません。

- ビット11~0 – UBRR11~0 : ボーレート分周値 (USART Baud Rate Register)

USARTのボーレートを含む12ビットレジスタです。UBRRnHがUSARTボーレートの上位4ビットを含み、UBRRnLが下位8ビットを含みます。ボーレートが変更されると、送受信部で進行中の転送は不正にされます。UBRRnL書き込みはボーレート前置分周器の更新を直ちに始めます。





## 21. USARTでのSPI動作

### 21.1. 特徴

- 全二重動作、3線同期データ転送
- 主装置動作
- 4つ全てのSPI転送形式(動作種別0,1,2,3)支援
- LSBまたはMSB先行データ転送(データ順設定)
- 順列動作(2重緩衝)
- 高分解能ポート発振器
- 高速動作( $f_{XCKmax} = f_{CK}/2$ )
- 柔軟な割り込み生成

### 21.2. 概要

USART(Universal Synchronous and Asynchronous Receiver and Transmitter)は主装置SPI互換動作に設定できます。

**USART動作選択(UMSELn1,0)ビットの11設定**は主装置SPI(MSPIM)論理回路でのUSARTを許可します。この動作種別でのSPI主装置制御論理回路はUSART資源を直接制御します。これらの資源には送受信の移動レジスタと緩衝部、ポート発振器を含みます。パリティ発生/検査論理回路、データ/クロック再生論理回路、送受信制御論理回路は禁止されます。USART送受信論理回路は普通のSPI転送制御論理回路に置き換えられます。けれどもピン制御論理回路と割り込み生成論理回路は両動作種別で全く同じです。

I/Oレジスタ位置は両動作種別で同じです。けれどもMSPIM使用時、制御レジスタの一部の機能が変わります。

### 21.3. クロック生成

クロック生成論理回路は送受信部に対する基準クロックを生成します。USARTのMSPIM動作種別については内部クロック生成(換言すると主装置動作)だけが支援されます。従って、USARTでMSPIMを正しく動作するにはXCKnピンに対するデータ方向レジスタ(DDR\_XCKn)が1(換言すると出力)に設定されなければなりません。なるべくならDDR\_XCKnはUSARTでのMSPIMが許可(換言するとTXENnとRXENnが1に設定)される前に設定されるべきです。

MSPIM動作で使われる内部クロック生成はUSART同期主装置動作と同一です。従ってポートやUBRRn設定は同じ式を使って計算できます。**表21-1.**をご覧ください。

表21-1. ポートレジスタ(UBRRn)値計算式

動作種別	ポートレジスタ計算式	UBRRn値計算式
同期主装置動作	$BAUD = \frac{f_{OSC}}{2 \times (UBRRn + 1)}$	$UBRRn = \frac{f_{OSC}}{2 \times BAUD} - 1$

注: ポートレジスタは転送速度(ビット/1秒)で定義されます。

BAUD : ポート(bps)

UBRRn : UBRRnHとUBRRnLレジスタ値(0~4095)

fOSC : システム発振器クロック周波数


### 21.4. データ転送形式

直列データに関してはクロック位相(UCPHAn)とクロック極性(UCPOLn)制御ビットによって決定されるXCKn(SCK)位相と極性で4つの組み合わせがあります。このデータ転送タイミング図は**図21-1.**で示されます。データビットは安定のためにデータ信号に対して充分な時間を保証するXCKn信号の反対端で移動出力と(入力)ラッチが行われます。UCPOLnとUCPHAnの機能は**表21-2.**で要約されます。これらビットのどの変更も送受信両方に対して実行中の通信を不正とすることに注意してください。

表21-2. UCPOLn, UCPHAn機能動作

SPI動作種別番号	UCPOLn	UCPHAn	XCKn(SCK)先行端	XCKn(SCK)後行端
0	0	0	入力採取/上昇端	出力設定/下降端
1	0	1	出力設定/上昇端	入力採取/下降端
2	1	0	入力採取/下降端	出力設定/上昇端
3	1	1	出力設定/下降端	入力採取/上昇端

図21-1. UCPHAnとUCPOLnによるデータ転送タイミング



## 21.5. フレーム形式

MSPIMの直列フレームは8データビット/1フレームに固定されます。USARTでのMSPIM動作は2つの有効なフレーム形式を持ちます。

- MSB先行 8ビット データ
- LSB先行 8ビット データ

フレームは最下位(LSB)または最上位(MSB)のデータビットで始まります。その後次のデータビットが最後の最上位(MSB)または最下位(LSB)データビットまで合計8ビット続きます。完全なフレームが送信されると、新規フレームが直ちに後続するか、または通信線がアイドル状態(high)に設定されるでしょう。

USART制御/状態レジスタ(UCSRnC)のデータ順選択(UDORDn)ビットはUSARTでのMSPIMによって使われるフレーム形式を設定します。送受信部は同じ設定を使います。これらビットのどちらかの設定変更が送受信部両方に対して実行中の通信を不正にすることに注意してください。

16ビットデータ通信はUDRnに2バイトデータを書くことによって達せられます。その後のUSART送信完了割り込み(TXCn)はこの16ビット値が移動出力されてしまったことを示します。

### 21.5.1. USART MSPIM初期化

USARTでのMSPIM動作はどれかの通信が行われ得るのに先立って初期化されなければなりません。標準的な初期化手順は使用方法に依存するポーレート設定、主装置動作操作(DDR\_XCKnの1)設定、フレーム形式設定、送受信部許可から成ります。送信部だけが独立して操作できます。割り込み駆動USART操作に関して初期化を行う時にステータスレジスタの全割り込み許可(I)ビットが解除(0)される(そして全割り込みが禁止される)べきです。

**注:** XCKn出力の初期化を直ちに保証するため、**ポーレートレジスタ(UBRRn)**は送信部が許可される時に0でなければなりません。標準動作のUSART操作と逆に、UBRRnは送信部が許可されて最初の送信が開始される前に、希望する値を書かれなければなりません。この初期化がリセット後直ちに行なわれるなら、UBRRnが0にリセットされているので、送信部許可前にUBRRnを0に設定することはありません。

ポーレート、データ転送形式またはフレーム形式の変更を伴う再初期化を行う前に、レジスタが変更される期間中に進行中の送信がないことを確実にしてください。USART制御/状態レジスタ(UCSRnA)の送信完了(TXCn)フラグは送信部の全転送完了検査に使え、受信完了(RXCn)フラグは受信緩衝部内の未読データ有無検査に使えます。この目的(次送信タ킹)にTXCnフラグが使われる場合、各々の送信(USARTデータレジスタ(UDRn)が書かれる)前にTXCnフラグが解除(0)されなければならないことに注意してください。

次の簡単なUSART初期化コード例が示すアセンブリ言語とC言語の関数は機能的に同じです。この例はポーリングを使う(割り込み不許可)と仮定します。ポーレート(UBRRn)値は関数の引数として与えられます。アセンブリ言語でのポーレート引数はR17:R16レジスタに格納されると仮定されます。

#### アセンブリ言語プログラム例

```
USART_Init: CLR    R18          ;0値取得
              OUT    UBRRnH, R18      ;ポーレート設定(上位バイト)=0
              OUT    UBRRnL, R18      ;ポーレート設定(下位バイト)=0(クロック停止)
              SBI    XCKn_DDR, XCKn   ;XCKnポートピン出力設定
              LDI    R18, (1<<UMSELn1) | (1<<UMSELn0) | (0<<UCPHAn) | (0<<UCPOLn)
                  ;動作種別値を取得
              OUT    UCSRnC, R18      ;MSPI,データ種別0設定
              LDI    R18, (1<<RXENn) | (1<<TXENn)   ;送受信許可値を取得
              OUT    UCSRnB, R18      ;送受信許可
              OUT    UBRRnH, R17      ;ポーレート設定(上位バイト)
              OUT    UBRRnL, R16      ;ポーレート設定(下位バイト)
              RET                    ;呼び出し元へ復帰
```

#### C言語プログラム例

```
void USART_Init(unsigned int baud)
{
    UBRRn = 0;                      /* ポーレート設定(クロック停止) */
    XCKn_DDR |= (1<<XCKn);        /* XCKnポートピン出力設定 */
    UCSRnC = (1<<UMSELn1) | (1<<UMSELn0) | (0<<UCPHAn) | (0<<UCPOLn); /* MSPI,データ種別0設定 */
    UCSRnB = (1<<RXENn) | (1<<TXENn); /* 送受信許可 */
    UBRRn = baud;                  /* ポーレート設定 */
}
```

**注:** 10頁の「コード例について」をご覧ください。

## 21.6. データ転送

USARTでのMSPI動作の使用は送信部が許可されること、換言するとUSART制御/状態レジスタB(UCSRnB)で送信許可(TXENn)ビットが1に設定される必要があります。送信部が許可されると、TXDnピンの標準ピン動作は無視され、送信部の直列出力としての機能を与えられます。受信部の許可は任意選択で、UCSRnBの受信許可(RXENn)ビットの設定(=1)によって行なわれます。受信部が許可されると、RXDnピンの標準ピン動作は無視され、受信部の直列入力としての機能を与えられます。XCKnは両方の場合で転送クロックとして使われます。

初期化後、USARTはデータ転送を行なう準備が整います。データ転送はUSARTデータレジスタ(UDRn)I/O位置に書くことによって開始されます。送信部が転送クロックを制御するため、これは送受信データ両方の状態についてです。UDRnに書かれたデータは移動レジスタが新規フレームを送る準備が整った時に送信緩衝部から移動レジスタへ移されます。

**注:** 入力緩衝に於いて送信されたデータバイト数との同期を保つために、送信された各バイトに対して一度、UDRnが読まれなければなりません。入力緩衝操作は通常のUSART動作と同じで、換言すると、オーバーランが起きると、緩衝部内の先頭ではなく最後に受信したデータが失われます。これは第1バイト、第2、第3、第4バイトの順で4バイトのデータが送信され、全ての転送が完了される前にDDRnが読まれない場合、第1バイトではなく、受信されるべき第3バイトが失われます。

次のコード例はUSART制御/状態レジスタA(UCSRnA)の送信データレジスタ空き(UDREn)フラグのポーリングに基いた、簡単なUSARTでのMSPIM転送関数を示します。この関数が使われ得る前にUSARTが初期化されなければなりません。アセンブリ言語での送るべきデータはR16レジスタに格納されると仮定され、受信したデータは関数復帰後、同じR16レジスタで利用できます。

この関数は送信されるべき新規データを設定する前に、UDREnの検査によって送信緩衝部が空になるのを単純に待ちます。その後、緩衝部を読んで値を戻す前に、RXCnフラグの検査によって受信緩衝部にデータが存在するのを待ちます。

### アセンブリ言語プログラム例

```

USART_MSPI: SBIS    UCSRnA, UDREN          ;送信緩衝部空きでスキップ
            RJMP    USART_MSPI           ;送信緩衝部空き待機
;
            OUT     UDRn, R16          ;データ送信(送信開始)
USART_SPIR: SBIS    UCSRnA, RXCn          ;受信完了でスキップ
            RJMP    USART_SPIR         ;受信完了待機
;
            IN      R16, UDRn          ;受信データ取得
            RET                 ;呼び出し元へ復帰

```

### C言語プログラム例

```

void USART_MSPIM_Transfer(unsigned int data)
{
    while ( !(UCSRnA & (1<<UDREn)) );
    UDRn = data;
    while ( !(UCSRnA & (1<<RXCn)) );
    return UDRn;
}
/* 送信緩衝部空き待機 */
/* データ送信(送信開始) */
/* 受信完了待機 */
/* 受信データ取得 */

```

**注:** 10頁の「コード例について」をご覧ください。

#### 21.6.1. 送受信フラグと割り込み

USARTのMSPI動作での受信完了(RXCn)、送信完了(TXCn)、送信データレジスタ空き(UDREn)フラグと対応する割り込みは通常のUSART操作と機能的に同一です。けれども受信異常状態フラグ(FEn,DORn,UPEn)は使えず、常に0として読まれます。

#### 21.6.2. 送受信の禁止

USARTのMSPI動作での送受信部の禁止は通常のUSART操作と機能的に同一です。

## 21.7. USARTでのMSPIMとSPIの比較

USARTでのMSPI動作は次に関してSPIと完全な互換性があります。

- 主装置動作タイミング図
- クロック極性選択(UCPOLn)ビットはSPIのSCK極性選択(CPOL)ビットと機能的に同じです。
- クロック位相選択(UCPHAn)ビットはSPIのSCK位相選択(CPHA)ビットと機能的に同じです。
- データ順選択(UDORDn)ビットはSPIのデータ順選択(DORD)ビットと機能的に同じです。

けれどもUSARTでのMSPI動作がUSART資源を再使用するため、USARTでのMSPI動作はSPIと比較して多少異なります。加えて制御レジスタビットの差異、主装置動作だけがUSARTでのMSPI動作によって支援されること、2つの部間で異なる次の特質があります。

- USARTでのMSPI動作は送信部の(2重)緩衝部を含みます。SPIは緩衝部を持ちません。
- USARTのMSPI動作での受信部は追加の緩衝段を含みます。
- SPIの上書き(WCOL)ビットはUSARTでのMSPI動作に含まれません。
- SPIの倍速許可(SPI2X)ビットは含まれません。しかし、対応するボーレートレジスタ(UBRRn)設定によって同じ効果が達せられます。
- 割り込みタイミングに互換性はありません。
- USARTでのMSPI動作が主装置動作だけのため、ピン制御が異なります。

USARTのMSPI動作とSPIでのピンは表21-3で示されます。

表21-3. USARTでのMSPIMとSPIのピン比較

USART MSPIM	SPI	備考
TXDn	MOSI	主装置出力のみ
RXDn	MISO	主装置入力のみ
XCKn	SCK	(機能的に同一)
該当なし	SS	USARTでのMSPIMで未支援

## 21.8. MSPIMでのUSART用レジスタ

以下の節はUSARTを使うSPI操作で使われるレジスタを記述します。

### 21.8.1. USART MSPIMデータ レジスタ (USART I/O Data Register) UDRn

MSPIMでのUSARTデータ レジスタ(UDRn)の機能と説明は通常のUSART操作と同一です。126頁の「[UDRn – USARTデータ レジスタ](#)」をご覧ください。

### 21.8.2. UCSRnA – USART MSPIM制御/状態レジスタA (USART Control and Status Register A)

ビット	7	6	5	4	3	2	1	0	
(\$C0) : (\$C8)	RXCn	TXCn	UDREn	-	-	-	-	-	UCSRnA
Read/Write	R	R/W	R	R	R	R	R	R	
初期値	0	0	1	0	0	0	1	0	

- ビット7 – RXCn : USART受信完了フラグ (USART Receive Complete)

このフラグは受信緩衝部に未読データがある時に設定(1)され、受信緩衝部が空の(換言すると、どんな未読データも含まない)時に解除(0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCnフラグは0になります。RXCnフラグは受信完了割り込みを発生するのに使えます([USART制御/状態レジスタB\(UCSRnB\)](#)の受信完了割り込み許可(RXCIEn)ビットをご覧ください)。

- ビット6 – TXCn : USART送信完了フラグ (USART Transmit Complete)

このフラグは送信移動レジスタ内の完全なフレームが移動出力されてしまい、送信緩衝部(UDRn)に新規データが現存しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCnフラグは送信完了割り込みを発生できます(UCSRnBの[送信完了割り込み許可\(TXCIEn\)ビット](#)をご覧ください)。

- ビット5 – UDREn : USART送信データ レジスタ空きフラグ (USART Data Register Empty)

UDREnフラグは送信緩衝部(UDRn)が新規データを受け取る準備ができているかどうかを示します。UDREnが1ならば緩衝部は空で、従って書かれる準備ができます。UDREnフラグは送信緩衝部空き割り込みを発生できます(UCSRnBの[送信データ レジスタ空き割り込み許可\(UDRIEn\)ビット](#)をご覧ください)。送信部が準備できているのを示すため、リセット後のUDREnは設定(1)です。

- ビット4~0 – 予約 (Reserved in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnAが書かれると、0が書かれなければなりません。

### 21.8.3. UCSRnB – USART MSPIM制御/状態レジスタB (USART Control nad Status Register B)

ビット	7	6	5	4	3	2	1	0	
(\$C1) : (\$C9)	RXCIEn	TXCIEn	UDRIEn	RXENn	TXENn	-	-	-	UCSRnB
Read/Write	R/W	R/W	R/W	R/W	R/W	R	R	R	
初期値	0	0	0	0	0	1	1	0	

- ビット7 – RXCIEn : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットへの1書き込みは[USART制御/状態レジスタA\(UCSRnA\)](#)の受信完了(RXCn)フラグでの割り込みを許可します。USART受信完了割り込みはRXCIEnビットが1を書かれ、[ステータス レジスタ\(SREG\)](#)で全割り込み許可(I)ビットが1を書かれ、UCSRnAでRXCnフラグが設定(1)される場合にだけ生成されます。

- ビット6 – TXCIEn : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットへの1書き込みは[USART制御/状態レジスタA\(UCSRnA\)](#)の[送信完了\(TXCn\)フラグ](#)での割り込みを許可します。USART送信完了割り込みはTXCIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでTXCnフラグが設定(1)される場合にだけ生成されます。

- ビット5 – UDRIEn : 送信データ レジスタ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)

このビットへの1書き込みは[USART制御/状態レジスタA\(UCSRnA\)](#)の[送信データ レジスタ空き\(UDREn\)フラグ](#)での割り込みを許可します。USART送信データ レジスタ空き割り込みはUDRIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでUDREnフラグが設定(1)される場合にだけ生成されます。

- ビット4 – RXENn : 受信許可 (Receiver Enable)

このビットへの1書き込みはMSPIMでのUSART受信(部)を許可します。受信部は許可されるとRXDnピンの標準ポート動作を無効にします。受信の禁止は受信緩衝部を破棄します。MSPIMで受信(部)だけの許可(換言するとRXENn=1とTXENn=0)は、主装置動作だけが支援されて送信(部)が転送クロックを制御するので、意味を持ちません。

- ビット3 – TXENn : 送信許可 (Transmitter Enable)

このビットへの1書き込みがUSART送信(部)を許可します。送信部は許可された時にTXDnピンの標準ポート動作を無効にします。送信の禁止(TXENn=0書き込み)は進行中と保留中の送信が完了される(換言すると、送信移動レジスタと送信緩衝レジスタが送信されるべきデータを含まない)まで有効になりません。禁止したとき、送信部はもはやTXDnポート(の標準I/O機能)を無効にしません。

- ビット2~0 – 予約 (Reserved in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnBが書かれると、**0**が書かれなければなりません。

#### 21.8.4. UCSRnC – USART MSPIM制御/状態レジスタC (USART Control nad Status Register C)

ビット	7	6	5	4	3	2	1	0	
(\$C2) : (\$CA)	UMSELn1	UMSELn0	–	–	–	UDORDn	UCPHAn	UCPOLn	UCSRnC
Read/Write	R/W	R/W	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	1	1	0	

- ビット7,6 – UMSELn1,0 : USART動作選択 (USART Mode Select)

このビットは表21-4で示されるようにUSART動作種別を選びます。通常USART操作の完全な記述については、127頁の「UCSRnC – USART制御/状態レジスタC」をご覧ください。主装置SPI動作(MSPIM)は両UMSELnビットが**1**に設定される時に許可されます。データ順選択(UDORDn)、クロック位相選択(UCPHAn)、クロック極性選択(UCPOLn)はMSPIMが許可されるのと同じ書き込み操作で設定できます。

表21-4. USART動作選択

UMSELn1	UMSELn0	動作種別
0	0	非同期動作
	1	同期動作
1	0	(予約)
	1	主装置SPI (MSPIM)

- ビット5~3 – 予約 (Reserved in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnCが書かれると、**0**が書かれなければなりません。

- ビット2 – UDORDn : データ順選択 (Data Order)

UDORDnビットが**1**を書かれるとデータ語のLSBが最初に転送されます。UDORDnビットが**0**を書かれるとMSBが最初に転送されます。詳細については132頁の「フレーム形式」節を参照してください。

- ビット1 – UCPHAn : クロック位相選択 (Clock Phase)

このクロック位相選択(UCPHAn)ビットの設定はデータがXCKnの先行(先)端または後行(後)端で採取/(設定)されるかを決めます。詳細については131頁の「データ転送形式」節を参照してください。

- ビット0 – UCPOLn : クロック極性選択 (Clock Polarity)

クロック極性選択(UCPOLn)ビットはXCKnクロックの極性を設定します。UCPOLnとクロック位相選択(UCPHAn)ビットの組み合わせがデータ転送のタイミングを決めます。詳細については131頁の「データ転送形式」節を参照してください。

#### 21.8.5. USART MSPIMボーレートレジスタ (USART Baud Rate Register) UBRRnH, UBRRnL (UBRRn)

MSPIMでのボーレートレジスタ(UBRRn)の機能と説明は通常のUSART操作と同一です。128頁の「UBRRnH,UBRRnL – USARTボーレートレジスタ」をご覧ください。

## 22. 2線直列インターフェース (TWI:Two-wire Serial Interface, I<sup>2</sup>C)

### 22.1. 特徴


- 2本のバス信号線のみ必要な、単純ながら強力で柔軟な通信インターフェース
- 主装置動作と従装置動作の両方を支援
- 送信装置または受信装置として動作可能
- 7ビットのアドレス空間が128までの異なる従装置アドレスを許容
- 複数主装置の調停支援
- 400kHzまでのデータ転送速度
- 上昇/下降(スリューレート)制限された出力駆動回路
- バス信号線のスパイクを排除する雑音消去回路
- 一斉呼び出しを含む完全に設定変更可能な従装置アドレスの支援
- AVRが休止形態の時のアドレス認証(一致)起動

33頁の「PRR0 - 電力削減レジスタ0」のPRTWI<sup>ビット</sup>は2線直列インターフェース部を許可するために0を書かれなければなりません。

### 22.2. 2線直列インターフェース バスの定義

2線直列インターフェース(TWI)は代表的なマイクロコントローラ応用に対して理想的に適応されています。TWI通信規約は2本の双方向バス信号線、データ用1本(SDA)とクロック用1本(SCL)だけを使って128個までの異なる装置の相互接続をシステム設計者に許します。バスを実現するのに必要とされる外部ハードウェアはTWIバス信号線各々に1本づつのプルアップ抵抗だけです。バスに接続した全ての装置は個別のアドレスを持ち、バス衝突を解決する機構は本質的にTWI通信規約で行います。

図22-1. 2線直列(TWI)バス構成



#### 22.2.1. TWI用語定義

次の定義は本項で度々使われます。

表22-1. TWI用語定義

用語	意味
主装置	送信の開始と終了を行う装置。主装置はSCLクロックも生成します。
従装置	主装置によって指定された装置。
送信装置	バス上にデータを送り出す装置。
受信装置	バスからデータを読み込む装置。

#### 22.2.2. 電気的な相互接続

図22-1.で描かれたように両方のバス信号線はプルアップ抵抗を通して正供給電圧に接続されます。全てのTWI準拠装置のバス駆動部はオープンドレインかオープンコレクタです。これはインターフェースの動作のために重要なワイヤト'AND機能を実現します。TWIバス信号線のLowレベルは1つまたはより多くのTWI装置の0出力時に生成されます。Highレベルは全TWI装置がHi-Z出力時の出力で、プルアップ抵抗に信号線をHighへ引き上げさせます。どんなバス動作を許すのにも、TWIバスに接続した全てのAVRデバイスが電力供給されなければならないことに注意してください。

このバスに接続できる装置数は7ビットの従装置アドレス空間と400pFのバス容量制限によってのみ制限されます。TWIの電気的特性の詳細仕様は216頁の「2線直列インターフェース特性」で与えられます。そこで与えられる2組の異なる仕様は、1つがバス速度100kHz以下に関するもので、もう1つはバス速度400kHzまでに関する有効です。

### 22.3. データ転送とフレーム形式

#### 22.3.1. ビット転送


TWIバスに転送される各データビットはクロック信号線のパルスを伴います。データ信号線のレベルはクロック信号線がHighの時に安定していかなければなりません。この規則の例外は開始条件と停止条件の生成だけです。

図22-2. データの有効性



### 22.3.2. 開始条件と停止条件

主装置がデータ転送の開始と終了を行います。転送は主装置がバスに開始条件を起こすと開始され、主装置が停止条件を起こすと終了されます。開始条件と停止条件間はバスが使用中と考えられ、他の主装置はバスの制御獲得を試みるべきではありません。開始条件と停止条件間で新規開始条件が起こると特別な状態が起きます。これは再送開始条件として引用され、主装置がバスの制御を手放さずに新規転送を始めたい時に使われます。再送開始条件後、バスは次の停止条件まで使用中と考えられます。これは開始動作についてと全く同じで、従って特記事項を除いて本データシートの残りに対して開始条件と再送開始条件の両方の記述に開始条件が使われます。下で描かれるように、開始条件と停止条件はSCL信号線がHighの時のSDA信号線のレベル変更によって指示されます。



### 22.3.3. アドレス パケット形式


TWIバスに送信した全てのアドレスパケットは7ビットのアドレスビット、1ビットの方向(Read/Write)制御ビット、1ビットの応答ビットから成る9ビットです。方向(R/W)ビットが設定(1)されると読み出し操作が実行され、さもなければ書き込み操作が実行されるべきです。従装置がアドレス指定されたことを認証すると、9番目のSCL(ACK)周期でSDAをLowへ引くことによって確認応答すべきです。アドレス指定された従装置が忙しいまたはその他の理由で主装置の要求を扱えない場合、確認応答(ACK)クロック周期でSDA信号線をHighのままにするべきです。主装置はその後に停止条件または新規転送を始めるために再送開始条件を送出できます。従装置アドレスと方向(R/W)ビットから成るアドレスパケットは各々、SLA+RまたはSLA+Wと呼ばれます。

アドレスビットの最上位ビット(MSB)が最初に送信されます。従装置アドレスは設計者によって自由に割り当てられますが、アドレス0000 000は一斉呼び出し用に予約されています。

一斉呼び出しが起こると、全従装置は確認応答(ACK)周期でSDA信号線をLowにすることによって応答すべきです。一斉呼び出しは主装置がシステム内のそれぞれの従装置に同じ通信内容を送信したい時に使われます。一斉呼び出しアドレスに続きW(方向が書き込み)ビットがバスに送信されると、一斉呼び出しに応答する設定の全ての従装置は、ACK周期でSDA信号線をLowに引き込みます。そして後続のデータパケットは一斉呼び出しに確認応答した全従装置によって受信されます。一斉呼び出しアドレスに続くR(方向が読み出し)ビットの送信は、従装置それが異なるデータの送信を始めた場合の衝突の原因となるので意味がないことに注意してください。

1111 xxx形式の全アドレスは将来の目的のために予約されるべきです(訳補: I2C規格のアドレス拡張他)。


図22-4. アドレス パケット形式



### 22.3.4. データ パケット形式

TWIバスに送信した全てのデータパケットは1バイトのデータと1ビットの応答ビットから成る9ビットです。データ転送中、主装置はクロックと開始条件、停止条件を生成し、一方受信装置は受信に応答する責任があります。確認応答(ACK)は受信装置が9番目のSCL周期中にSDA信号線をLowに引き込むことによって示されます。受信装置がSDA信号線をHighのままでするとNACKを示します。受信装置が最終バイトを受信したとき、または何らかの理由でこれ以上のバイトを受信ができないとき、最終バイト後にNACKを送ることによって送信装置へ通知すべきです。データバイトの最上位(MSB)ビットが最初に送信されます。

図22-5. データ パケット形式




### 22.3.5. 転送内でのアドレス パケットとデータ パケットの組み合わせ

転送は基本的に開始条件、SLA+R/W、1つ以上のデータ パケット、停止条件から成ります。開始条件に続く停止条件から成る空の通信内容は規則違反です。SCL信号線のワード'ANDが主装置と従装置間のハンドシェークに使えることに注目してください。従装置はSCL信号線をLowに引き込むことによってSCLのLow期間を引き伸ばせます。これは主装置が従装置に対して速すぎるクロック速度設定、または従装置がデータ送信間の処理に追加時間を必要とする場合に有用です。従装置がSCLのLow期間を延長することは、主装置によって決められるSCLのHigh期間に影響しません。同様に従装置はSCLのデューティ比(Low期間)を延長することによってTWIデータ転送速度を落とせます。

図22-6.は代表的なデータ転送を示します。応用ソフトウェアによって実装されたソフトウェア規約に依存して、様々なデータがSLA+R/Wと停止条件間に送信できることに注意してください。

図22-6. 代表的なデータ転送



### 22.4. 複数主装置バスシステムの調停と同期

TWI規約は多数主装置のバスシステムを許します。例え2つ以上の主装置が同時に送信を始めても、送信が通常のように続行することを保証するために特別な手段が講じられます。複数主装置のシステムでは2つの問題が起ります。

- 送信を完了するために1つの主装置だけを許す方法が実現されなければなりません。他の全ての主装置は(自身が行っている従装置)選択手順を失った(失敗した)ことに気付く時に送信を止めるべきです。この選択手順は調停(アビトレーション)と呼ばれます。競合する主装置は調停(従装置選択)手順を失ったことに気付くと、勝ち残った主装置によってアドレス指定されるかどうかを調べるために、直ちに従装置動作へ切り替えるべきです。複数の主装置が同時に送信を始めた事実は従装置で検知できるべきではありません。換言すると、バスに転送されているデータが不正にされではありません。
- 違う主装置が異なるSCL周波数を使うかもしれません。同期確定手順で送信が続行するために、全主装置からの直列クロックを同期化する方法が考案されなければなりません。これは調停手順を容易にします。

バス信号線のワード'ANDはこれらの問題の両方の解決に使われます。全ての主装置からの直列クロックはワード'ANDされ、最短High期間の主装置の1つから等しいHigh期間の合成クロックを生成します。合成クロックのLow期間は最長Low期間の主装置のLow期間に等しくなります。全ての主装置がSCL信号線を監視する、実際には合成SCL信号線がHighまたはLowになる時に各々SCLのHighとLow経過時間の計時を始めることに注意してください。

調停は全ての主装置がデータ出力後にSDA信号線を継続的に監視することによって実行されます。SDA信号線から読んだ値がその主装置の出力した値と一致しない場合、調停に敗れます。主装置がSDAにHigh値を出力し、同時に他の主装置がLow値を出力する時のみ調停に敗れるかもしれないことに注意してください。敗れた主装置は直ちに従装置動作へ移行し、勝ち残った主装置によってアドレス指定されるかを検査すべきです。SDA信号線はHighのままにすべきですが、敗れた主装置は現在のデータ若しくはアドレスパケットの最後までクロック信号を生成することを許されます。調停は唯一の主装置が残るまで継続され、多くのビットを必要とするかもしれません。多くの主装置が同じ従装置をアドレス指定しようとすると、調停はデータパケットに続くでしょう。

調停が次の状態間で許されないことに注意してください。

- 再送開始条件とデータ ビット間
- 停止条件とデータ ビット間
- 再送開始条件と停止条件間

これらの違法な調停状態を決して起こさないように保証するのは使用者ソフトウェアの責任です。これは複数主装置システムでの全てのデータ転送は同じ構成、SLA+R/Wとデータ パケットを使わなければならないことを意味します。言葉を変えると、全ての送信は同じデータ パケット数を含まなければならず、さもなければ調停の結果は不定にされます。

(訳補) 同じデータ パケット数とは、或る主装置が最後まで調停を継続し、他の主装置がパケットを残している場合を想定しています。

図22-7. 複数主装置間でのSCL同期化






図22-8. 2つの主装置間での調停



## 22.5. TWI部の概要

図22-9で示されるようにTWI部は様々な部分からなります。赤文字で示された(訳注:原文は太線で描かれた)全てのレジスタはAVRデータバスを通してアクセス可能です。



### 22.5.1. SCLとSDAピン

これらのピンはAVR TWIをMCUシステムのその他とインターフェースします。出力駆動部はTWI仕様に適合させるためのスリューレート(上昇/下降)制限器を含みます。入力段は50nsよりも短いスパイクを除去するスパイク消去部を含みます。「[入出力ポート](#)」章で説明したようにAVRパット<sup>1</sup>の内部プルアップはSCLとSDAピンに対応するポートのビットを設定(=1)することによって許可できることに注目してください。内部プルアップ<sup>2</sup>はいくつかのシステムで外部抵抗の必要をなくせます。

### 22.5.2. ビット速度発生器

この部分は主装置動作で動く時のSCL周期を制御します。SCL周期はTWIビット速度レジスタ(TWBR)とTWI状態レジスタ(TWSR)の前置分周器ビットの設定によって制御されます。従装置動作はビット速度や前置分周器設定と関係ありませんが、従装置でのCPUクロック周波数はSCL周波数よりも最低16倍高くなればなりません。従装置がSCLのLow期間を延長するかもしれません、これによって平均TWIバスクロック周波数が減少することに注意してください。SCL周波数は次式に従って生成されます。

$$\text{SCL周波数} = \frac{\text{CPUクロック周波数}}{16 + 2 \times (\text{TWBR}) \times \text{前置分周値}} \quad \begin{array}{l} \text{TWBR : TWIビット速度レジスタ値} \\ \text{前置分周値 : TWI状態レジスタ内TWPSで指定(155頁の表22-7参照)} \end{array}$$

注: プルアップ<sup>1</sup>抵抗値はSCL周波数とバス信号線の容量性負荷に応じて選択されるべきです。プルアップ<sup>2</sup>抵抗の値については216頁の表29-16をご覧ください。

### 22.5.3. バスインターフェース部

この部分はデータとアドレスの移動レジスタ(TWDR)、開始条件/停止条件制御器、調停検出回路を含みます。TWDRは送信されるべきアドレスまたはデータバイト、若しくは受信したアドレスまたはデータバイトを含みます。8ビットのTWDRに加えてバスインターフェース部は送信されるべきまたは受信した(N)ACKビットを含むレジスタも含みます。この(N)ACKレジスタは応用ソフトウェアによって直接的にアクセスできません。けれどもTWI制御レジスタ(TWCR)を操作することにより、受信時に設定(1)または解除(0)できます。送信装置動作時、受信した(N)ACKビットの値はTWSRの値によって判定できます。

開始条件/停止条件制御器は開始条件、再送開始条件、停止条件の生成と検出に対して責任があります。開始条件/停止条件制御器はAVR MCUが主装置によってアドレス指定された場合にMCUを起動できる休止形態の1つの時でも、開始条件または停止条件を検出できます。

TWIが主装置として送信を始めると、調停検出ハードウェアは調停が進行中かを決めるために送信の試行を継続的に監視します。TWIが調停に敗れた場合、制御部に通知されます。その後に正しい処置が行われ、適切な状態符号が生成されます。

#### 22.5.4. アドレス一致部

アドレス一致部は受信したアドレス バイトがTWI アドレス レジスタ(TWAR)の7ビットアドレスと一致するかを検査します。TWARで一斉呼び出し検出許可(TWGCE)ビットが1を書かれると、全ての到着アドレス ビットは一斉呼び出しアドレスに対しても比較されます。アドレス一致で制御部は通知され、正しい処置を行うことを許します。TWIはTWI制御レジスタ(TWCR)の設定によって、そのアドレスへの応答をするかもしれないし、しないかもしれません。アドレス一致部はAVR MCUが主装置によってアドレス指定された場合にMCUを起動できる休止形態の1つの時でも、アドレスを比較できます。

#### 22.5.5. 制御部

制御部はTWIバスを監視し、TWI制御レジスタ(TWCR)の設定に従った応答を生成します。応用に注意を要求する事象がTWIバスで起ると、TWI割り込み要求フラグ(TWINT)が有効にされます。次のクロック周期で、TWI状態レジスタ(TWSR)は事象を示す状態符号で更新されます。TWI割り込み要求フラグが有効にされる時にだけ、TWSRは適切な状態情報を含みます。他の全てのとき、TWSRは適切な状態情報が利用できないことを示す特別な状態符号を含みます。TWINTフラグが設定(1)されている限り、SCL信号線はLowに保たれます。これは続くTWI送信を許す前の(現状)処理完了を応用ソフトウェアに許します。

TWI割り込み要求フラグ(TWINT)は次の場合に設定(1)されます。

- 開始条件または再送開始条件送信後
- SLA+R/W送信後
- アドレス バイト送信後
- 調停に敗れた後
- 自身の従装置アドレスまたは一斉呼び出しによってアドレス指定された後
- データ バイト受信後
- 従装置として未だアドレス指定されている間の停止条件または再送開始条件受信後
- 不正な開始条件または停止条件のためバス異常が起きた時


## 22.6. TWIの使用法

AVR TWIはバイト指向で割り込みが基本です。割り込みはバイトの受信や開始条件の送出のような全てのバスの事象後に起こります。TWIは割り込みが基本のため、応用ソフトウェアはTWIバイト転送中に他の操作を続行するために開放されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビットと共にTWI制御レジスタ(TWCR)のTWI割り込み許可(TWIE)ビットは、TWCRのTWI割り込み要求フラグ(TWINT)の設定(1)が割り込み要求を発生すべきかどうか決めるなどを応用(ソフトウェア)に許します。TWIEビットが解除(0)されると、応用(ソフトウェア)はTWIバスの動きを検知するためにTWINTフラグをポーリングしなければなりません。

TWINTフラグが設定(1)されると、TWIは動作を終え、応用(ソフトウェア)の応答を待ちます。この場合、TWI状態レジスタ(TWSR)はTWIバスの現在の状態を示す値を含みます。そして応用ソフトウェアはTWCRとTWDRの操作により、TWIが次のTWIバス周期で何を行うべきかを決定できます。

図22-10は応用(ソフトウェア)がTWIハードウェアにどうインターフェースできるかの簡単な例です。この例では主装置が単一データバイトを従装置に送信しようとします。この内容はかなり大雑把ですので、より詳細な説明が本項の後に続きます。希望した動きを実現する簡単なコード例も示されます。

図22-10. 代表的な送信での応用プログラムとTWIのインターフェース



1. TWI送信の最初の段階は開始条件を送出することです。これはTWIハードウェアに開始条件送出を命じる特別な値をTWCR内に書くことによって行います。どんな値を書くかは後で記述されます。けれども、書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みは、このフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちに開始条件の送出を始めます。
2. 開始条件が送出されてしまうと、TWCRでTWINTフラグが設定(1)され、TWSRは開始条件が正常に送出されてしまったことを示す状態符号に更新されます。
3. 応用ソフトウェアは開始条件が正常に送信されたのを確認するためにTWSRの値を直ぐに検査すべきです。TWSRがその他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期待した状態符号だと仮定すると、応用(ソフトウェア)はTWDRにSLA+Wを設定しなければなりません。TWDRがアドレスとデータの両方に使われることを思い出してください。TWDRが希望したSLA+Wに設定されてしまった後、TWDRにあるSLA+Wの送信をTWIハードウェアへ命じる特別な値がTWCRに書かれなければなりません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みがこのフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちにアドレスパケットの送信を始めます。
4. アドレスパケットが送信されてしまうと、TWCRでTWINTフラグが設定(1)され、TWSRはアドレスパケットが正常に送信されたことを示す状態符号に更新されます。この状態符号は従装置がパケットに応答したかどうかを反映します。
5. 応用ソフトウェアはアドレスパケットが正常に送信され、期待されたACKビット値であるのを確認するためにTWSRの値を直ぐに検査すべきです。TWSRが他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期待した状態符号だと仮定すると、応用(ソフトウェア)はTWDRにデータを設定しなければなりません。その後、TWDRにあるデータパケットの送信をTWIハードウェアへ命じる特別な値がTWCRに書かれなければなりません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みがこのフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちにデータパケットの送信を始めます。
6. データパケットが送信されてしまうと、TWCR内のTWINTフラグが設定(1)され、TWSRはデータパケットが正常に送信されたことを示す状態符号に更新されます。この状態符号は従装置がパケットに応答したかどうかを反映します。
7. 応用ソフトウェアはデータパケットが正常に送信され、期待されたACKビットの値であるのを確認するためにTWSRの値を直ぐに検査すべきです。TWSRが他を示している場合、応用ソフトウェアは異常ルーチンを呼び出すような或る特別な動きを講じるかもしれません。期待した状態符号だと仮定すると、応用(ソフトウェア)は停止条件の送出をTWIハードウェアへ命じる特別な値をTWCRに書かなければなりません。どんな値を書くかは後で記述されます。けれども書かれる値でTWINTビットが設定(1)されることが重要です。TWINTへの1書き込みがこのフラグを解除(0)します。TWCRでTWINTビットが設定(1)されている限り、TWIはどんな動作も始めません。応用(ソフトウェア)がTWINTを解除(0)した後、TWIは直ちに停止条件の送出を始めます。停止条件が送出されてしまった後にTWINTが設定(1)されないことに注意してください。

この例は簡単とはいっても、全てのTWI送信に関する原理を示しています。これらは次のように要約できます。

- TWIが動作を終了して応用(ソフトウェア)の反応を予想する時にTWINTフラグが設定(1)されます。SCL信号線はTWINTが解除(0)されるまでLowに引き込まれます。
- TWINTフラグが設定(1)されると、使用者は次のTWIバス周期に関連した値で、(必要な)全てのTWIレジスタを更新しなければなりません。例で示されるようにTWDRは次のTWIバス周期で送信されるべき値を設定されなければなりません。
- (必要な)全てのTWIレジスタを更新し、その他保留中の応用ソフトウェアの処理が完了されてしまった後にTWCRが書かれます。TWCR書き込み時、TWINTビットが設定(1)されるべきです。TWINTへの1書き込みはこのフラグを解除(0)します。TWCR設定によってどの動作が指定されても、TWIはその(TWINT=0)後に実行を始めます。

次にアセンブリ言語とC言語の実装例が与えられます。以下のコードは例えばインクルードファイルの使用により、様々な定義が作成されてしまっている前提であることに注意してください。

	アセンブリ言語プログラム例	C言語プログラム例	注釈
1.	LDI R16, (1<<TWINT)   (1<<TWSTA)   (1<<TWEN) OUT TWCR, R16	TWCR = (1<<TWINT)   (1<<TWSTA)   (1<<TWEN);	;開始条件送出
2.	WAIT1: IN R16, TWCR SBRS R16, TWINT RJMP WAIT1	while (!(TWCR & (1<<TWINT)));	;TWINT=1まで待機 ;(開始条件送出完了待機)
3.	IN R16, TWSR ANDI R16, \$F8 CPI R16, START BRNE ERROR	if ((TWSR & 0xF8) != START) ERROR();	;TWI状態レジスタ値検査 ;前置分周選択ビットの遮蔽 ;STARTと異なる状態符号で ;異常処理へ
	LDI R16, SLA_W OUT TWDR, R16 LDI R16, (1<<TWINT)   (1<<TWEN) OUT TWCR, R16	TWDR = SLA_W; TWCR = (1<<TWINT)   (1<<TWEN);	;TWDRにSLA+W設定 ;アドレス送信開始のため ;TWCRのTWINTを解除(0)
4.	WAIT2: IN R16, TWCR SBRS R16, TWINT RJMP WAIT2	while (!(TWCR & (1<<TWINT)));	;TWINT=1まで待機 ;(SLA+W送出完了と ACK/NACK受信完了待機)
5.	IN R16, TWSR ANDI R16, \$F8 CPI R16, MT_SLA_ACK BRNE ERROR	if ((TWSR & 0xF8) != MT_SLA_ACK) ERROR();	;TWI状態レジスタ値検査 ;前置分周選択ビットの遮蔽 ;MT_SLA_ACKと違う状態符号で ;異常処理へ
	LDI R16, DATA OUT TWDR, R16 LDI R16, (1<<TWINT)   (1<<TWEN) OUT TWCR, R16	TWDR = DATA; TWCR = (1<<TWINT)   (1<<TWEN);	;TWDRにデータ設定 ;データ送信開始のため ;TWCRのTWINTを解除(0)
6.	WAIT3: IN R16, TWCR SBRS R16, TWINT RJMP WAIT3	while (!(TWCR & (1<<TWINT)));	;TWINT=1まで待機 ;(データ送出完了と ACK/NACK受信完了待機)
7.	IN R16, TWSR ANDI R16, \$F8 CPI R16, MT_DATA_ACK BRNE ERROR	if ((TWSR & 0xF8) != MT_DATA_ACK) ERROR();	;TWI状態レジスタ値検査 ;前置分周選択ビットの遮蔽 ;MT_DATA_ACKと違う状態符号で ;異常処理へ
	LDI R16, (1<<TWINT)   (1<<TWSTO)   (1<<TWEN) OUT TWCR, R16	TWCR = (1<<TWINT)   (1<<TWSTO)   (1<<TWEN);	;停止条件送出

注: 10頁の「コード例について」をご覧ください。

## 22.7. 転送種別

TWIは4つの主な動作種別の1つで動けます。これらは送信主装置(MT)、受信主装置(MR)、送信従装置(ST)、受信従装置(SR)と名付けられます。これら種別の多くは同じ応用に使えます。例えば、TWI方式のEEPROM内にデータを書くのにTWIはMT動作を、EEPROMからデータを読み戻すのにMR動作を使えます。システム内に他の主装置が存在する場合、それらのいくつかがTWIにデータを送信するかもしれません、するとSR動作が使われるでしょう。どの動作種別が適正かを決めるのは応用ソフトウェアです。

次項はこれら動作種別の各々を記述します。起こり得る状態符号は各動作種別のデータ伝送詳細図に沿って示されます。これらの図は次の略号を含みます。

S	開始(START)条件
Rs	再送開始(REPEATED START)条件
R	読み出し指定ビット (SDA=High)
W	書き込み指定ビット (SDA=Low)
A	確認応答(ACK)ビット (SDA=Low)
$\bar{A}$	非確認応答(NACK)ビット (SDA=High)
Data	8ビット データ バイト
P	停止(STOP)条件
SLA	従装置アドレス


図22-12.～18.内の楕円(訳注:原文は円)はTWI制御レジスタ(TWCR)のTWI割り込み要求フラグ(TWINT)が設定(1)されたことを示すのに使われます。この楕円内の番号は前置分周選択ビットが0で遮蔽されたTWI状態レジスタ(TWSR)に保持した状態符号を表します。これら位置での動きはTWI転送の継続または完了が応用(ソフトウェア)によって行われなければなりません。TWI転送はソフトウェアによってTWINTフラグが解除(0)されるまで一時停止されます。

TWI割り込み要求フラグ(TWINT)が設定(1)される時のTWI状態レジスタ(TWSR)の状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対する必要なソフトウェア動作や後続の直列転送の詳細は表22-2.～5.で与えられます。これらの表に於いて前置分周選択ビットが0で遮蔽されていることに注意してください。

## 22.7.1. 送信主装置動作

送信主装置動作では何バイトかのデータが受信従装置へ送信されます(図22-11参照)。主装置動作へ移行するには開始条件が送出されなければなりません。それに続くアドレスパケットの形式が送信主装置または受信主装置のどちらへ移行すべきかを決めます。SLA+Wが送信されると送信主装置(MT)へ移行し、SLA+Rが送信されると受信主装置(MR)へ移行します。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。

図22-11. 送信主装置動作でのデータ転送



開始条件はTWCRに次の値を書くことによって送出されます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	1	0	X	1	0	X

TWENは2線直列インターフェース(TWI)を許可するために設定(1)されなければなりません。TWSTAは開始条件を送出するために1を書かれねばならず、TWINTはTWINTフラグを解除(0)するために1を書かれなければなりません。そしてTWIは2線直列バスを検査し、バスが開放になると直ぐに開始条件を生成します。開始条件が送出されてしまった後、TWINTフラグがハードウェアによって設定(1)され、TWSRの状態符号が\$08(表22-2参照)になります。送信主装置へ移行するにはSLA+Wが送信されなければなりません。これはTWDRにSLA+Wを書くことによって行います。その後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべきです。これはTWCRに次の値を書くことによって成し遂げられます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	0	0	X	1	0	X

SLA+Wが送信されて応答ビットが受信されてしまうと、TWINTが再び設定(1)され、TWSRの状態符号の数値が利用可能になります。主装置動作で可能性のある状態符号は\$18,\$20,\$38です。これら状態符号の各々に対する適切な動作は表22-2で詳述されます。

SLA+Wが正常に送信されてしまうと、データパケットが送信されるべきです。これはTWDRにデータバイトを書くことによって行われます。TWDRはTWINTが1の時にだけ書かれなければなりません。さもなければ、そのアクセスは破棄され、TWCRで上書き発生(TWWC)フラグが設定(1)されます。TWDR更新後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべきです。これはTWCRに次の値を書くことによって成し遂げられます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	0	0	X	1	0	X

最後のバイトが送られてしまふまでこの手順が繰り返され、この転送は停止条件または再送開始条件を生成することによって終了されます。停止条件はTWCRに次の値を書くことによって生成されます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	0	1	X	1	0	X

再送開始条件はTWCRに次の値を書くことによって生成されます。


ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	1	0	X	1	0	X

再送開始条件(状態符号\$10)後、2線直列インターフェースは停止条件を送出せずに再び同じ従装置または新しい従装置にアクセスできます。再送開始条件は主装置がバスの制御を失わずに送信主装置、受信主装置間の切り替えを可能にします(訳注:原文では従装置も含まれていますが、基本動作に対して不適切なため削除しました)。

表22-2. 送信主装置動作の状態符号 (注: TWSRの前置分周選択ビットは0の前提)

状態符号 (TWSR)	直前の動作と バスの状態	ソフトウェアの対応				TWCR設定によるハードウェア動作	
		TWDR操作	TWCR設定				
			TWSTA	TWSTO	TWINT	TWEA	
\$08	開始条件送信	SLA+W設定	0	0	1	X	SLA+W送信、ACKかNACK受信
\$10	再送開始条件送信	SLA+W設定	0	0	1	X	SLA+W送信、ACKかNACK受信
		SLA+R設定	0	0	1	X	SLA+R送信、受信主装置動作へ移行
\$18	SLA+W送信 ACK受信	データ設定	0	0	1	X	データ送信、ACKかNACK受信
		なし	1	0	1	X	再送開始条件送信
			0	1	1	X	停止条件送信、TWSTO=0
			1	1	1	X	停止条件→開始条件送信、TWSTO=0
\$20	SLA+W送信 NACK受信	データ設定	0	0	1	X	データ送信、ACKかNACK受信
		なし	1	0	1	X	再送開始条件送信
			0	1	1	X	停止条件送信、TWSTO=0
			1	1	1	X	停止条件→開始条件送信、TWSTO=0
\$28	データ バイト送信 ACK受信	データ設定	0	0	1	X	データ送信、ACKかNACK受信
		なし	1	0	1	X	再送開始条件送信
			0	1	1	X	停止条件送信、TWSTO=0
			1	1	1	X	停止条件→開始条件送信、TWSTO=0
\$30	データ バイト送信 NACK受信	データ設定	0	0	1	X	データ送信、ACKかNACK受信
		なし	1	0	1	X	再送開始条件送信
			0	1	1	X	停止条件送信、TWSTO=0
			1	1	1	X	停止条件→開始条件送信、TWSTO=0
\$38	SLA+W, データ バイトで バス競合調停敗退	なし	0	0	1	X	バス開放、未指定従装置動作へ移行
		1	0	1	X	バス開放時に開始条件送信	


図22-12. 送信主装置動作の形式と状態



## 22.7.2. 受信主装置動作

受信主装置動作では何バイトかのデータが送信従装置から受信されます(図22-13参照)。主装置動作へ移行するには開始条件が送出されなければなりません。それに続くアドレスパケットの形式が送信主装置または受信主装置のどちらへ移行すべきかを決めます。SLA+Wが送信されると送信主装置(MT)へ移行し、SLA+Rが送信されると受信主装置(MR)へ移行します。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。

図22-13. 受信主装置動作でのデータ転送



開始条件はTWCRに次の値を書くことによって送出されます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	1	0	X	1	0	X

TWENは2線直列インターフェース(TWI)を許可するために設定(1)されなければなりません。TWSTAは開始条件を送出するために1を書かれねばならず、TWINTはTWINTフラグを解除(0)するために1を書かれなければなりません。そしてTWIは2線直列バスを検査し、バスが開放になると直ぐに開始条件を生成します。開始条件が送出されてしまった後、TWINTフラグがハードウェアによって設定(1)され、TWSRの状態符号が\$08(表22-3参照)になります。受信主装置へ移行するにはSLA+Rが送信されなければなりません。これはTWDRにSLA+Rを書くことによって行います。その後、転送を継続するためにTWINTビットは(1の書き込みによって)解除(0)されるべきです。これはTWCRに次の値を書くことによって成し遂げられます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	0	0	X	1	0	X

SLA+Rが送信されて応答ビットが受信されてしまうと、TWINTが再び設定(1)され、TWSRの状態符号の数値が利用可能になります。主装置動作で可能性のある状態符号は\$38,\$40,\$48です。これら状態符号の各々に対する適切な動作は表22-3で詳述されます。

ハードウェアによってTWINTフラグが設定(1)されると、受信したデータがTWDRから読みます。この手順は最後のバイトが受信されてしままで繰り返されます。最後のバイトが受信されてしまった後、受信主装置は最後に受信したデータバイト後のNACK送信によって送信従装置へ通知すべきです。この転送は停止条件または再送開始条件を生成することによって終了されます。停止条件はTWCRに次の値を書くことによって生成されます。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	0	1	X	1	0	X

再送開始条件はTWCRに次の値を書くことによって生成されます。


ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE
設定値	1	X	1	0	X	1	0	X

再送開始条件(状態符号\$10)後、2線直列インターフェースは停止条件を送出せずに再び同じ従装置または新しい従装置にアクセスできます。再送開始条件は主装置がバスの制御を失わずに送信主装置、受信主装置間の切り替えを可能にします(訳注:原文では従装置も含まれていますが、基本動作に対して不適切なため削除しました)。

表22-3. 受信主装置動作の状態符号 (注: TWSRの前置分周選択ビットは0の前提)

状態符号 (TWSR)	直前の動作と バスの状態	ソフトウェアの対応				TWCR設定によるハードウェア動作	
		TWDR操作	TWCR設定				
			TWSTA	TWSTO	TWINT	TWEA	
\$08	開始条件送信	SLA+R設定	0	0	1	X	SLA+R送信、ACKかNACK受信
\$10	再送開始条件送信	SLA+R設定	0	0	1	X	SLA+R送信、ACKかNACK受信
		SLA+W設定	0	0	1	X	SLA+W送信、送信主装置動作へ移行
\$38	SLA+Rで調停敗退 またはNACK受信	なし	0	0	1	X	バス開放、未指定従装置動作へ移行
			1	0	1	X	バス開放時に開始条件送信
\$40	SLA+R送信 ACK受信	なし	0	0	1	0	データ受信、NACK応答
			0	0	1	1	データ受信、ACK応答
\$48	SLA+R送信 NACK受信	なし	1	0	1	X	再送開始条件送信
			0	1	1	X	停止条件送信、TWSTO=0
			1	1	1	X	停止条件→開始条件送信、TWSTO=0
\$50	データ バイ特受信 ACK応答	データ取得	0	0	1	0	データ受信、NACK応答
			0	0	1	1	データ受信、ACK応答
\$58	データ バイ特受信 NACK応答	データ取得	1	0	1	X	再送開始条件送信
			0	1	1	X	停止条件送信、TWSTO=0
			1	1	1	X	停止条件→開始条件送信、TWSTO=0


図22-14. 受信主装置動作の形式と状態



### 22.7.3. 受信従装置動作

受信従装置動作では何バイトかのデータが送信主装置から受信されます(図22-15参照)。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。

図22-15. 受信従装置動作でのデータ転送



受信従装置動作を始めるにはTWARとTWCRが次のように初期化されなければなりません。

ビット	7	6	5	4	3	2	1	0
TWAR	TWA6	TWA5	TWA4	TWA3	TWA2	TWA1	TWA0	TWGCE
設定値	装置自身の従装置アドレス							

上位7ビットは主装置によってアドレス指定される時に2線直列インターフェースが応答するアドレスです。最下位(TWGCE)ビットが設定(1)されるなら、TWIは一斉呼び出し(\$00)に応答し、さもなければ一斉呼び出しアドレスを無視します。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	WWC	TWEN	-	TWIE
設定値	0	1	0	0	0	1	0	X

TWENは2線直列インターフェース(TWI)を許可するために1を書かれなければなりません。TWEAは装置自身の従装置アドレスまたは一斉呼び出しアドレスの確認応答(ACK)を許可するために1を書かれなければなりません。TWSTAとTWSTOは0を書かれなければなりません。

TWARとTWCRが初期化されてしまうと、TWIは自身の従装置アドレス(または許可なら、一斉呼び出しアドレス)とそれに続くデータ方向ビットによってアドレス指定されるまで待機します。方向ビットが0(W)ならばTWIは受信従装置で動作し、さもなく(R)ならば送信従装置へ移行されます。自身の従装置アドレスとWビットが受信されてしまった後にTWINTフラグが設定(1)され、TWSRから有効な状態符号が読みます。この状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対して行うべき適切な動作は表22-4で詳述されます。受信従装置動作はTWIが主装置動作の間で調停に敗れた場合にも移行されるかもしれません。(状態符号\$68,\$78参照)

転送中にTWEAビットがリセット(0)されると、TWIは次に受信したデータバイト後のSDAに非確認応答(NACK)(SDA=High)を返します。これは従装置がこれ以上受信できないことを示すのに使えます。TWEAが0の間中、TWIは自身の従装置アドレスに応答しませんが、2線直列バスは未だ監視され、アドレス認証はTWEAの設定(1)によって何時でも再開できます。これはTWEAビットがTWIを2線直列バスから一時的に隔離するのに使えることを意味します。


アイドル動作を除く休止形態ではTWIへのクロック系がOFFにされます。TWEAビットが設定(1)されていると、このインターフェースはクロック元として2線直列バスクロック(SCL)を使うことにより、自身の従装置アドレスと一斉呼び出しに未だ確認応答できます。その後デバイスが休止形態から起動し、TWIは起動中からTWINTフラグが(1書き込みによって)解除(0)されるまでSCLクロックをLowに保ちます。その後のデータ受信はAVRクロックが通常通り走行することで通常通りに行われます。AVRが長い起動時間に設定されていると、SCL信号線が長時間Lowに保持され、他のデータ送信を阻止するかもしれないことに気付いてください。

これらの(アイドル動作を除く)休止形態から起動すると、2線直列インターフェースデータレジスタ(TWDR)がバスで渡す最後のバイトを反映しないことに注意してください。

表22-4. 受信從装置動作の状態符号 (注: TWSRの前置分周選択ビットは0の前提)

状態符号 (TWSR)	直前の動作と バスの状態	ソフトウェアの応答				TWCR設定によるハードウェア動作	
		TWCR設定					
		TWSTA	TWSTO	TWINT	TWEA		
\$60	自宛SLA+W受信 ACK応答	なし	X	0	1	0	データ受信、NACK応答
			X	0	1	1	データ受信、ACK応答
\$68	主装置のSLA+R/Wで 調停敗退/自宛SLA+ W受信/ACK応答	なし	X	0	1	0	データ受信、NACK応答
			X	0	1	1	データ受信、ACK応答
\$70	一斉呼び出し受信 ACK応答	なし	X	0	1	0	データ受信、NACK応答
			X	0	1	1	データ受信、ACK応答
\$78	主装置のSLA+R/Wで 調停敗退/一斉呼び 出し受信/ACK応答	なし	X	0	1	0	データ受信、NACK応答
			X	0	1	1	データ受信、ACK応答
\$80	自宛データバイト受信 ACK応答	データ取得	X	0	1	0	データ受信、NACK応答
			X	0	1	1	データ受信、ACK応答
\$88	自宛データバイト受信 NACK応答	データ取得	0	0	1	0	未指定従装置動作へ移行、応答禁止
			0	0	1	1	未指定従装置動作へ移行、応答対応
			1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信
			1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信
\$90	一斉呼び出しのデータ バイト受信/ACK応答	データ取得	X	0	1	0	データ受信、NACK応答
			X	0	1	1	データ受信、ACK応答
\$98	一斉呼び出しのデータ バイト受信 NACK応答	データ取得	0	0	1	0	未指定従装置動作へ移行、応答禁止
			0	0	1	1	未指定従装置動作へ移行、応答対応
			1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信
			1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信
\$A0	自指定中の 停止条件または 再送開始条件検出	なし	0	0	1	0	未指定従装置動作へ移行、応答禁止
			0	0	1	1	未指定従装置動作へ移行、応答対応
			1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信
			1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信


図22-16. 受信從装置動作の形式と状態



## 22.7.4. 送信従装置動作

送信従装置動作では何バイトかのデータが送信主装置へ送信されます(図22-17参照)。本項で言及する全ての状態符号は前置分周選択ビットが0か、または0で遮蔽されることが前提です。

図22-17. 送信従装置動作でのデータ転送



送信従装置動作を始めるにはTWARとTWCRが次のように初期化されなければなりません。

ビット	7	6	5	4	3	2	1	0
TWAR	TWA6	TWA5	TWA4	TWA3	TWA2	TWA1	TWA0	TWGCE
設定値	装置自身の従装置アドレス							

上位7ビットは主装置によってアドレス指定される時に2線直列インターフェースが応答するアドレスです。最下位(TWGCE)ビットが設定(1)されるなら、TWIは一斉呼び出し(\$00)に応答し、さもなければ一斉呼び出しアドレスを無視します。

ビット	7	6	5	4	3	2	1	0
TWCR	TWINT	TWEA	TWSTA	TWSTO	WWC	TWEN	-	TWIE
設定値	0	1	0	0	0	1	0	X

TWENは2線直列インターフェース(TWI)を許可するために1を書かれなければなりません。TWEAは装置自身の従装置アドレスまたは一斉呼び出しアドレスの確認応答(ACK)を許可するために1を書かれなければなりません。TWSTAとTWSTOは0を書かれなければなりません。

TWARとTWCRが初期化されてしまうと、TWIは自身の従装置アドレス(または許可ならば一斉呼び出しアドレス)とそれに続くデータ方向ビットによってアドレス指定されるまで待機します。方向ビットが1(R)ならばTWIは送信従装置で動作し、さもなくば(0(W)ならば受信従装置へ移行されます。自身の従装置アドレスとRビットが受信されてしまった後、TWINTフラグが設定(1)され、TWSRから有効な状態符号が読みます。この状態符号は適切なソフトウェア動作を決めるのに使われます。各状態符号に対して行うべき適切な動作は表22-5で詳述されます。送信従装置動作はTWIが主装置動作の間で調停に敗れた場合にも移行されるかもしれません。(状態符号\$B0参照)

転送中にTWEAビットが0を書かれると、TWIは転送の最後のバイトを送信します。受信主装置が最終バイト後にACKまたはNACKのどちらを送信するかによって状態\$C0か\$C8へ移行します。TWIはアドレス指定されていない従装置動作に切り替えられ、主装置が転送を続ける場合、その主装置を無視します。従って受信主装置は直列データとして全て1を受信します。従装置が最後のバイトを送信(TWEAが0で主装置からのNACKを予測)したとしても、主装置が(ACK送信によって)追加データバイトを要求すると状態\$C8へ移行します。

TWEAが0の間中、TWIは自身の従装置アドレスに応答しませんが、2線直列バスは未だ監視され、アドレス認証はTWEAの設定(1)によって何時でも再開できます。これはTWEAビットがTWIを2線直列バスから一時的に隔離するのに使えることを意味します。


アイドル動作を除く休止形態ではTWIへのクロック系がOFFにされます。TWEAビットが設定(1)されていると、このインターフェースはクロック元として2線直列バスクロック(SCL)を使うことにより、自身の従装置アドレスと一斉呼び出しに未だ確認応答できます。その後デバイスが休止形態から起動し、TWIは起動中からTWINTフラグが(1書き込みによって)解除(0)されるまでSCLクロックをLowに保ちます。その後のデータ受信はAVRクロックが通常通り走行することで通常通りに行われます。AVRが長い起動時間に設定されていると、SCL信号線が長時間Lowに保持され、他のデータ送信を阻止するかもしれないことに気付いてください。

これらの(アイドル動作を除く)休止形態から起動すると、2線直列インターフェースデータレジスタ(TWDR)がバスで渡す最後のバイトを反映しないことに注意してください。

表22-5. 送信従装置動作の状態符号(注: TWSRの前置分周選択ビットは0の前提)

状態符号 (TWSR)	直前の動作と バスの状態	ソフトウェアの応答				TWCR設定によるハードウェア動作	
		TWDR操作	TWCR設定				
			TWSTA	TWSTO	TWINT	TWEA	
\$A8	自宛SLA+R受信 ACK応答	データ設定	X	0	1	0	最終データバイト送信、NACK受信予定
			X	0	1	1	データバイト送信、ACK受信予定
\$B0	主装置のSLA+R/Wで 調停敗退/自宛SLA+ R受信/ACK応答	データ設定	X	0	1	0	最終データバイト送信、NACK受信予定
			X	0	1	1	データバイト送信、ACK受信予定
\$B8	データバイト送信 ACK受信	データ設定	X	0	1	0	最終データバイト送信、NACK受信予定
			X	0	1	1	データバイト送信、ACK受信予定
\$C0	データバイト送信 NACK受信	なし	0	0	1	0	未指定従装置動作へ移行、応答禁止
			0	0	1	1	未指定従装置動作へ移行、応答対応
			1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信
			1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信
\$C8	最終データバイト送信 (TWEA=0) ACK受信	なし	0	0	1	0	未指定従装置動作へ移行、応答禁止
			0	0	1	1	未指定従装置動作へ移行、応答対応
			1	0	1	0	未指定従装置動作へ移行、応答禁止 バス開放で開始条件送信
			1	0	1	1	未指定従装置動作へ移行、応答対応 バス開放で開始条件送信

図22-18. 送信従装置動作の形式と状態



### 22.7.5. その他の状態

定義したTWI状態に従わない2つの状態符号があります。表22-6をご覧ください。

状態\$F8はTWI割り込み要求フラグ(TWINT)が設定(1)されないので適切な情報が利用できることを示します。これは他の状態間でTWIが直列転送に関係しない時に起きます。

状態\$00は2線直列バス転送中にバス異常が起きたことを示します。バス異常はフレーム形式の不正な位置で開始(START)条件または停止(STOP)条件が起きる時に発生します。このような不正位置の例はアドレスバイト、データバイト、確認応答(ACK)ビットの直列転送中です。バス異常が起きるとTWINTが設定(1)されます。バス異常から回復するには、停止(STOP)条件生成許可(TWSTO)ビットが設定(1)され、TWINTが論理1書き込みによって解除(0)されなければなりません。これはTWIをアドレス指定されていない従装置動作にさせ、TWSTOビットを解除(0)させます(TWCRの他のビットは影響されません)。SDAとSCL信号は開放され、停止条件は送出されません。

表22-6. その他の状態符号(注: TWSRの前置分周選択ビットは0の前提)

状態符号 (TWSR)	直前の動作と バスの状態	ソフトウェアの応答				TWCR設定によるハードウェア動作	
		TWDR操作	TWCR設定				
			TWSTA	TWSTO	TWINT	TWEA	
\$F8	適切な状態情報なし TWINT=0	なし	-	-	-	-	待機または現在の転送続行
\$00	不正な開始条件/停 止条件でのバス異常	なし	0	1	1	X	停止条件を送出せずにバスを開放 TWSTO=0

## 22.7.6. 各種TWI動作種別の組み合わせ

いくつかの場合で望んだ動作を満たすために各々のTWI動作種別は組み合わされなければなりません。例えば直列EEPROMからのデータ読み出しを考えてください。一般的にこのような転送は次の段階を含みます。

1. 転送が開始されなければなりません。
2. EEPROMは読み出すべき場所を指示されなければなりません。
3. 読み出しが実行されなければなりません。
4. 転送が終了されなければなりません。

データが主装置から従装置へとその逆の両方向へ転送されることに注意してください。主装置はどの場所を読みたいかを従装置に指示しなければならず、送信主装置動作の使用を必要とします。その後にデータを従装置から読まねばならず、受信主装置動作の使用を意味します。従って転送方向が切り替えられなければなりません。主装置はこれら全ての段階中にバスの制御を保持しなければならず、この手順は排他的(非分断)操作として行われるべきです。複数主装置システムでこの原則に違反すると、他の主装置が②と③段階間でEEPROM内のデータポインタを変更するかもしれません、(元の)主装置は不正なデータ位置を読むでしょう。このような転送方向の切り替えはアドレスバイトの送信とデータの受信間で再送開始条件を送出することによって成し遂げられます。再送開始条件後も主装置はバスの占有権を保持します。次の図はこの転送の流れを示します。


図22-19. 直列EEPROMアクセスでの各種TWI動作種別の組み合わせ



## 22.8. 複数主装置システムでのバス競合と調停

複数の主装置が同じバスに接続されると、それらの1つまたはそれ以上によって同時に送信が開始されるかもしれません。TWIは主装置の1つが転送を続けることを許され、手順内でデータが失われないような方法でこのような状態が扱われるなどを標準で保証します。2つの主装置が受信従装置へデータを送信することを試みる場合の調停状況の例は以下で図示されます。

図22-20. バスの競合調停例




以下で示されるように様々な異なる状況が調停中に起こるかもしれません。

- 複数の主装置が同じ従装置に全く同じ通信を実行する場合。この場合、主/従装置のどちらがバスの衝突について知りません。
- 複数の主装置が異なるデータまたは方向ビット(R/W)で同じ従装置をアクセスする場合。この場合、R/Wビットまたはデータビットのどちらかで調停が起きます。他の主装置がSDAに0を出力する間に1を出力しようとする主装置が調停に敗れます。敗れた主装置は応用ソフトウェアの処置によって未指定従装置動作に切り替えるか、またはバスが開放になるまで待って新規開始条件を送出します。
- 複数の主装置が異なる従装置をアクセスする場合。この場合、SLAビット内で調停が起きます。他の主装置がSDAに0を出力する間に1を出力しようとする主装置が調停に敗れます。SLA内で調停に敗れた主装置は勝った主装置によってアドレス指定されるかを検査するために従装置動作へ切り替えます。アドレス指定されると、R/Wビットの値によって受信従装置(SR)動作または送信従装置(ST)動作へ切り替えます。アドレス指定されないなら、応用ソフトウェアの処置によって未指定従装置動作に切り替えるか、またはバスが開放になるまで待って新規開始条件を送出します。

これは図22-21で要約されます。利用可能な状態符号は機能(訳注: 原文は円)で与えられます。

図22-21. バスの競合調停によって発生する利用可能な状態符号



## 22.9. TWI用レジスタ

### 22.9.1. TWBR – TWI ビット速度レジスタ (TWI Bit Rate Register)

ビット (\$B8)	7	6	5	4	3	2	1	0	TWBR
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット7~0 – TWBR7~0 : TWI ビット速度選択 (TWI Bit Rate Register)

TWBRはビット速度発生器用の分周値を選びます。ビット速度発生器は主装置動作でのSCLクロック周波数を生成する周波数分周器です。ビット速度の計算については140頁の「[ビット速度発生器](#)」をご覧ください。

### 22.9.2. TWCR – TWI制御レジスタ (TWI Control Register)

ビット (\$BC)	7	6	5	4	3	2	1	0	TWCR
Read/Write	R/W	R/W	R/W	R/W	R	R/W	R	R/W	
初期値	0	0	0	0	0	0	0	0	

TWCRはTWI動作の制御に使われます。TWIの許可、バス上に開始条件を印加することによる主装置のアクセス開始、受信装置の応答生成、停止条件の生成、バスにデータを送出するための[TWIデータレジスタ\(TWDR\)](#)への書き込み中のバスの一時停止制御に使われます。TWDRがアクセス不能の間にTWDRへ書き込もうとする場合の上書き発生も示します。

- ビット7 – TWINT : TWI割り込み要求フラグ (TWI Interrupt Flag)

このビットはTWIが現在の作業を終了し、応用ソフトウェアの応答が予測されるとき、ハードウェアによって設定(1)されます。[TWI制御レジスタ\(TWCR\)](#)のTWI割り込み許可(TWIE)ビットとステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、MCUはTWI割り込みベクタへ飛びます。TWINTフラグが設定(1)の間中、SCLのLow期間は引き伸ばされます。TWINTフラグは論理1書き込みによってソフトウェアで解除(0)されなければなりません。このフラグが割り込みループを実行する時に自動的に解除(0)されないことに注意してください。このフラグの解除(0)がTWI動作を始めるので、このフラグを解除(0)する前に[TWIアドレスレジスタ\(TWAR\)](#)、[TWIデータレジスタ\(TWDR\)](#)、[TWI状態レジスタ\(TWSR\)](#)への全てのアクセスが完了していないことにも注意してください。

- ビット6 – TWEA : 確認応答(ACK)許可 (TWI Enable Acknowledge Bit)

TWEAビットは確認応答(ACKパルス)の生成を制御します。TWEAビットが1を書かれ、次の条件に合致すると、TWIバスにACKパルスが生成されます。

- ・ 装置が自分用の従装置アドレスを受信した場合。
- ・ TWIアドレスレジスタ(TWAR)の一斉呼び出し検出許可(TWGCE)ビットが設定(1)されている時に一斉呼び出しを受信した場合。
- ・ 主受信装置または従受信装置動作でデータバイトを受信した場合。

TWEAビットに0を書くことによって一時的かつ仮想的に装置を2線直列バスから切り離すことができます。アドレス認証はその後に再びTWEAビットへ1を書くことによって再開できます。

- ビット5 – TWSTA : 開始(START)条件生成許可 (TWI START Condition Bit)

2線直列バスの主装置になることを欲する時に応用はTWSTAビットに1を書きます。TWIハードウェアはバスが利用可能かを検査し、開放ならばバスに開始条件を生成します。しかし、バスが未開放の場合、TWIは停止条件が検出されるまで待ち、その後にバス主権を要求する新規開始条件を生成します。TWSTAは開始条件が送出されてしまった時にソフトウェアで解除(0)されなければなりません。

- ビット4 – TWSTO : 停止(STOP)条件生成許可 (TWI STOP Condition Bit)

主装置動作でTWSTOビットに1を書くことが2線直列バスに停止条件を生成します。停止条件がバスで実行されると、TWSTOビットは自動的に解除(0)されます。従装置動作でのTWSTOビットの設定(1)は異常状態からの回復に使えます。これは停止条件を生成しませんが、TWIは明確に指定されていない従装置動作に戻り、SCL、SDA信号線をHi-Z状態に開放します。

- ビット3 – TWWC : TWI上書き発生フラグ (TWI Write Collision Flag)

TWI割り込み要求フラグ(TWINT)が0の時に[TWIデータレジスタ\(TWDR\)](#)への書き込みを試みると、このTWWCフラグが設定(1)されます。このフラグはTWINTが1の時のTWDR書き込みによって解除(0)されます。

- ビット2 – TWEN : TWI動作許可 (TWI Enable Bit)

TWENビットはTWI動作を許可し、TWIインターフェースを活性(有効)にします。TWENが1を書かれると、TWIはSCL、SDAピンに接続したI/Oピンを制御できるようになり、スパイク濾波器とスリューレート制限器を許可します。このビットが0を書かれると、TWIがOFFにされ、どんな進行中の動作にも関係なく、全てのTWI送信が終了されます。

- ビット1 – 予約 (Reserved)

このビットは予約されており、常に0として読まれます。

- ビット0 – TWIE : TWI割り込み許可 (TWI Interrupt Enable)

このビットが1を書かれ、[ステータスレジスタ\(SREG\)](#)の全割り込み許可(I)ビットが設定(1)されていると、TWI割り込み要求フラグ(TWINT)が1である限り、TWI割り込み要求が活性に(発生)されます。

### 22.9.3. TWSR – TWI状態レジスタ (TWI Status Register)

ビット (\$B9)	7	6	5	4	3	2	1	0	TWSR
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	1	1	1	1	1	0	0	0	

- ビット7~3 – TWS7~3 : TWI状態 (TWI Status)

これら5ビットはTWI論理回路と2線直列バスの状態を反映します。各種状態符号は[144頁の「転送種別」](#)で記述されます。TWSRから読む値が5ビットの状態符号と2ビットの前置分周値の両方を含むことに注意してください。応用設計者は状態ビットを検査する時に前置分周器ビットを0で隠すべきです。これは前置分周器設定に関係なく状態検査を行います。この手法は特記事項を除いてこのデータシート内で使われます。

- ビット2 – 予約 (Reserved)

このビットは予約されており、常に0として読みられます。

- ビット1,0 – TWPS1,0 : TWI前置分周器選択 (TWI Prescaler Bits)

これらのビットは読み書きでき、ビット速度の前置分周器を制御します。

ビット速度を計算するには[140頁の「ビット速度発生器」](#)をご覧ください。TWPS1,0の値はこの式で使われます。

表22-7. TWIビット速度前置分周器選択

TWPS1	0	0	1	1
TWPS0	0	1	0	1
分周値	1	4	16	64

### 22.9.4. TWDR – TWIデータレジスタ (TWI Data Register)

ビット (\$BB)	7	6	5	4	3	2	1	0	TWDR
Read/Write	R/W								
初期値	1	1	1	1	1	1	1	1	

送信動作でのTWDRは送信されるべき次バイトを含みます。受信動作でのTWDRは最後に受信したバイトを含みます。TWDRはTWIがバイトを移動する手順でない間に書き込み可能です。これは[TWI制御レジスタ\(TWCR\)](#)の[TWI割り込み要求フラグ\(TWINT\)](#)がハードウェアによって設定(1)されると起きます。最初のTWI割り込みが起こる前にデータレジスタ(TWDR)は使用者によって初期化できないことに注意してください。TWDRのデータはTWINTが安定して設定(1)されている限り存続します。データが移動出力される間、バスのデータが同時に移動入力されます。TWI割り込みによる休止形態からの起動後を除いて、TWDRは常にバスに現れる最後のバイトを含みます。この例外の場合のTWDRの内容は不定です。バス調停に敗れた場合の主装置から従装置への移行でもデータは失われません。[確認応答\(ACK\)](#)ビットの扱いはTWI論理回路によって自動的に制御され、CPUはACKビットを直接的にアクセスできません。

- ビット7~0 – TWD7~0 : TWIデータ (TWI Data)

これら8ビットは送信されるべき次のデータバイト、または2線直列バスで最後に受信したデータバイトを構成します。

### 22.9.5. TWAR – TWI(従装置)アドレスレジスタ (TWI (Slave) Address Register)

ビット (\$BA)	7	6	5	4	3	2	1	0	TWAR
Read/Write	R/W								
初期値	1	1	1	1	1	1	1	0	

TWARは従装置の送受信装置として設定した時にTWIが応答する7ビット従装置アドレスを(TWAR上位7ビットに)設定されるべきで、主装置動作では必要とされません。複数主装置のシステムでは、他の主装置によって従装置としてアドレス指定され得る主装置に於いて、TWARは設定されなければなりません。

TWARの最下位ビット(TWGCE)は一斉呼び出しアドレス(\$00)認証の許可に使われます。これらは受信した直列アドレスで従装置アドレス(と許可ならば一斉呼び出しアドレス)を捜す関連アドレス比較器です。一致が見つかると割り込み要求が生成されます。

- ビット7~1 – TWA6~0 : TWI従装置アドレス (TWI (Slave) Address)

これら7ビットはTWI部の従装置アドレスを構成します。

- ビット0 – TWGCE : 一斉呼び出し検出許可 (TWI General Call Recognition Enable Bit)

設定(1)なら、このビットは2線直列バスを伝って与えられる一斉呼び出しの認証(検出)を許可します。


### 22.9.6. TWAMR – TWI(従装置)アドレス遮蔽レジスタ (TWI (Slave) Address Mask Register)

ビット (\$BD)	7	6	5	4	3	2	1	0	TWAMR
Read/Write	R/W	R							
初期値	0	0	0	0	0	0	0	0	

- ビット7~1 – TWAM6~0 : TWI従装置アドレス遮蔽 (TWI (Slave) Address Mask)

TWAMRは7ビットの従装置アドレス遮蔽値を格納できます。TWAMR内の各ビットはTWI(従装置)アドレスレジスタ(TWAR)内の対応するアドレスビットを遮蔽(禁止)します。遮蔽ビットが1に設定されると、その後のアドレス一致論理回路は到着アドレスビットとTWAR内の対応ビット間の比較を無視します。図22-22はアドレス一致論理回路を詳細に示します。

図22-22. TWIアドレス一致論理 構成図



- ビット0 – 予約 (Reserved)

このビットは使われず、常に0として読まれます。


## 23. アナログ比較器

### 23.1. 概要

アナログ比較器は非反転入力AIN0ピンと反転入力AIN1ピンの入力値を比較します。非反転AIN0ピンの電圧が反転AIN1ピンの電圧よりも高い時にACSRのアナログ比較器出力(ACO)ビットが設定(1)されます。この比較器出力はタイマ/カウント1の捕獲機能を起動するように設定できます。加えて、この比較器はアナログ比較器専用の独立した割り込みを起動できます。使用者は比較器出力の上昇端、下降端、またはその両方で割り込み起動を選べます。この比較器とその周辺論理回路の構成図は図23-1.で示されます。

ADC入力(A/D多重器出力)の使用を可能とするには、33頁の「PRR0 - 電力削減レジスタ」のPRADCビットが論理0を書かれることで(電力削減を)禁止されなければなりません。

図23-1. アナログ比較器部構成図



注: A/D多重器出力については表23-1.をご覧ください。  
アナログ比較器ピン配置については6頁の「ピン配置」と53頁の表14-6. を参照してください。

### 23.2. アナログ比較器入力選択

アナログ比較器への反転入力を取り替えるのにADC7~0のどれかを選択することができます。A/D変換の多重器がこの入力選択に使われ、従ってこの機能を利用するためにはA/D変換部がOFF(動作禁止)にされなければなりません。ADCSRのアナログ比較器多重器許可(ACME)ビットが設定(1)され、A/D変換部がOFF(ADCSRAのADENビットが0)にされていれば、表23-1.で示されるようにADMUXのチャネル選択(MUX2~0)ビットがアナログ比較器への反転入力を取り替えるための入力ピンを選びます。ACMEが解除(0)またはADENが設定(1)されると、AIN1がアナログ比較器への反転入力に印加されます。

表23-1. アナログ比較器反転入力選択

ACME	ADEN	MUX2~0	アナログ比較器反転入力	備考
0	x	x x x	AIN1	
		1	ADC0	
		0 0 0	ADC1	
		0 0 1	ADC2	
		0 1 0	ADC3	
		0 1 1	ADC4	
		1 0 0	ADC5	
		1 0 1	ADC6	
		1 1 0	ADC7	
		1 1 1		

### 23.3. アナログ比較器用レジスタ

#### 23.3.1. ADCSRB - A/D変換制御/状態レジスタB (ADC Control and Status Register B)

ビット (\$7B)	7	6	5	4	3	2	1	0	ADCSR
Read/Write	R	R/W	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット6 – ACME : アナログ比較器多重器許可 (Analog Comparator Multiplexer Enable)

このビットが論理1を書かれ、A/D変換部がOFF(ADCSRAのADENビットが0)にされると、A/D変換の多重器がアナログ比較器への反転入力を選択します。このビットが論理0を書かれると、AIN1がアナログ比較器の反転入力に印加されます。このビットの詳細な記述については上記の「アナログ比較器入力選択」をご覧ください。

### 23.3.2. ACSR – アナログ比較器制御/状態レジスタ (Analog Comparator Control and Status Register)

ビット	7	6	5	4	3	2	1	0	
\$30 (\$50)	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	ACSR
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	不定	0	0	0	0	0	

- ビット7 – ACD : アナログ比較器禁止 (Analog Comparator Disable)

このビットが論理1を書かれると、アナログ比較器への電力がOFFにされます。このビットはアナログ比較器をOFFにするために何時でも設定(1)できます。これは活動動作やアイトル動作で電力消費を削減します。ACDビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、このビットが変更される時に割り込みが起こります。

- ビット6 – ACBG : 基準電圧選択 (Analog Comparator Bandgap Select)

このビットが設定(1)されると、内部基準電圧(公称1.1V)がアナログ比較器への非反転入力に置き換わります。本ビットが解除(0)されると、AIN0がアナログ比較器の非反転入力に印加されます。内部基準電圧がアナログ比較器入力として使われるとき、電圧の安定に一定時間を必要とします。安定(待機)をしない場合、最初は不正値を与えるかもしれません。[36頁の「内部基準電圧」](#)をご覧ください。

- ビット5 – ACO : アナログ比較器出力 (Analog Comparator Output)

アナログ比較器の出力は同期化され、その後に直接ACOへ接続されます。この同期化は1~2クロック周期の遅延をもたらします。

- ビット4 – ACI : アナログ比較器割り込み要求フラグ (Analog Comparator Interrupt Flag)

このビットは比較器出力での出来事がACSRのアナログ比較器割り込み条件(ACIS1,0)ビットによって定義した割り込み方法で起動する時に設定(1)されます。ACSRのアナログ比較器割り込み許可(ACIE)ビットが設定(1)され、[ステータスレジスタ\(SREG\)の全割り込み許可\(I\)ビット](#)が設定(1)されていると、アナログ比較器割り込みルーチンが実行されます。対応する割り込み処理ベクタを実行すると、ACIはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってACIは解除(0)されます。

- ビット3 – ACIE : アナログ比較器割り込み許可 (Analog Comparator Interrupt Enable)

ACIEビットが論理1を書かれ、[ステータスレジスタ\(SREG\)の全割り込み許可\(I\)ビット](#)が設定(1)されていると、アナログ比較器割り込みが活性(有効)にされます。論理0を書かれると、この割り込みは禁止されます。

- ビット2 – ACIC : アナログ比較器捕獲起動許可 (Analog Comparator Input Capture Enable)

論理1を書かれると、このビットはアナログ比較器によって起動されるタイマ/カウンタ1の捕獲機能を許可します。この場合、比較器出力は比較器にタイマ/カウンタ1捕獲割り込みの雑音消去機能とエッジ選択機能を利用する捕獲入力前置論理回路へ直接的に接続されます。論理0を書かれると、アナログ比較器と捕獲機能間の接続は存在しません。比較器がタイマ/カウンタ1捕獲割り込みを起動するには、[タイマ/カウンタ1割り込み許可レジスタ\(TIMSK1\)の捕獲割り込み許可\(ICIE1\)ビット](#)が設定(1)されなければなりません。

- ビット1,0 – ACIS1,0 : アナログ比較器割り込み条件 (Analog Comparator Interrupt Mode Select)

これらのビットは比較器のどの事象がアナログ比較器割り込みを起動するのかを決めます。各種設定は表23-2で示されます。

ACIS1,ACIS0ビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、これらのビットが変更される時に割り込みが起きります。

表23-2. アナログ比較器割り込み条件選択

ACIS1	ACIS0	割り込み発生条件
0	0	比較器出力の変移(トグル)
0	1	(予約)
1	0	比較器出力の下降端
1	1	比較器出力の上昇端

### 23.3.3. DIDR1 – デジタル入力禁止レジスタ1 (Digital Input Disable Register 1)

ビット	7	6	5	4	3	2	1	0	
(\$7F)	-	-	-	-	-	-	AIN1D	AIN0D	DIDR1
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7~2 – 予約 (Reserved) (訳注: 共通性から本項追加)

これらのビットは使われず、常に0として読みれます。

- ビット1,0 – AIN1D,AIN0D : AIN1,AIN0 デジタル入力禁止 (AIN1,AIN0 Digital Input Disable)

このビットが論理1を書かれると、AIN1/0ピンのデジタル入力緩衝部が禁止されます。このビットが設定(1)されると、対応するポート入力レジスタのビット(PINx)は常に0として読みます。AIN1/0ピンにアナログ信号が印加され、そのピンからのデジタル入力が必要とされない時にデジタル入力緩衝部での消費電力を削減するため、このビットは論理1を書かれるべきです。

## 24. A/D変換器

### 24.1. 特徴

- 10ビット分解能
- 積分非直線性誤差0.5LSB
- 絶対精度 $\pm 2$ LSB
- 変換時間13~260μs (50kHz~1MHz変換クロック)
- 最大分解能で15kSPS(採取/s)まで (200kHz変換クロック)
- 8チャネルのシングルエンド入力多重器内蔵
- $\times 1, \times 10, \times 200$ の任意選択利得付き差動入力チャネル
- A/D変換結果読み出しに対する任意の左揃え

- 0~VCC A/D変換入力電圧範囲
- 2.7~VCC 差動A/D変換電圧範囲
- 選択可能な1.1Vまたは2.56V A/D変換基準電圧
- 連続と単独の変換動作
- 割り込み元の自動起動によるA/D変換開始
- A/D変換完了割り込み
- 休止形態雑音低減機能

**注:** 差動入力チャネルはPDIPに対して検査されていません。この機能はPDIP以外の外周器に対する動作のみ保証されます。

### 24.2. 概要

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは10ビット逐次比較A/D変換器が特徴です。このA/D変換器はポートAのピンから構成された8つのシングルエンド電圧入力を許す8チャネルアナログ多重器に接続されます。このシングルエンド電圧入力は0V(GND)が基準です。

デバイスは16通りの差動電圧入力も支援します。差動入力の2つ(ADC1, ADC0とADC3, ADC2)は、A/D変換前の差動入力電圧で0dB( $\times 1$ )、20dB( $\times 10$ )、46dB( $\times 200$ )の増幅段を提供する設定変更可能な利得段が装備されます。7つの差動アナログ入力は共反転端子(ADC1)を共用し、一方他のADC入力は非反転入力端子として選択できます。利得 $\times 1$ または $\times 10$ が使われる場合は8ビット分解能が期待でき、利得 $\times 200$ が使われる場合は6ビット分解能が期待できます。1.1V内部基準電圧は $\times 10$ と $\times 200$ 利得で使われるべきではないことに注意してください。


このA/D変換器はA/D変換器への入力電圧が変換中に一定の値で保持されることを保証する採取&保持(S/H)回路を含みます。A/D変換部の構成図は図24-1で示されます。

A/D変換部には分離されたアナログ電源供給ピン(AVCC)があります。AVCCはVCCから $\pm 0.3$ Vよりも多く違ってはなりません。このピンの接続方法は164頁の「雑音低減技術」項をご覧ください。

公称1.1Vまたは2.56Vの内部基準電圧またはAVCCがチップ上で提供されます。この基準電圧は雑音特性向上のため、コンデンサによってAREFピンで外部的にデカップル(雑音分離)できます。VCCが2.1V以下の場合、1.1V内部基準電圧はシングルエンドチャネルで使われるべきではありません。

33頁の「PRR0 - 電力削減レジスタ0」のPRADCビットはA/D変換部を許可するために0を書かれなければなりません(訳注:本行追加)。

図24-1. A/D変換器部構成図



## 24.3. 操作

A/D変換部は逐次比較を通してアナログ入力電圧を10ビットのデジタル値に変換します。最小値はGNDを表し、最大値はAREFピンの電圧-1 LSBを表します。[A/D多重器選択レジスタ\(ADMUX\)](#)の基準電圧選択(REFS1,0)ビットへの書き込みにより、任意でAVCCまたは内部1.1V/2.56V基準電圧がAREFピンに接続できます。この内部基準電圧は雑音耐性を改善するためにAREFピンで外部コンデンサによってデカップル(雑音結合減少)のようになります。

アナログ入力チャネルと差動利得は[A/D変換制御/状態レジスタB\(ADCSR B\)](#)とADMUXのチャネル選択(MUX4~0)ビットへの書き込みによって選択されます。GNDと固定基準電圧(1.1V内蔵基準電圧(VBG))だけでなく、どのADC入力ピン(ADC7~0)もがA/D変換器のシングルエンド入力として選択できます。ADC入力ピンの選択は差動利得増幅器への反転と非反転入力として選択できます。

差動チャネルが選択されると、差動利得段は選択した入力チャネル間の差電圧を選択した増幅率で増幅します。それからこの増幅した値はA/D変換器の入力になります。シングルエンドチャネルが使われると、利得増幅器全体が迂回(無視)されます。

A/D変換部は[A/D変換制御/状態レジスタA\(ADCSRA\)](#)のA/D許可(ADEN)ビットの設定(1)によって(動作が)許可されます。基準電圧と入力チャネルの選択はADENが設定(1)されるまで実施しません。ADENが解除(0)されているとA/D変換部は電力を消費しないので、節電をする休止形態へ移行する前にA/D変換部をOFFに切り替えることが推奨されます。

A/D変換部はA/Dデータレジスタ(ADCH,ADCL)で示される10ビットの結果を生成します。既定では、この結果は右揃え(16ビットのビット0側10ビット)で表されますが、ADMUXで左揃え選択(ADLAR)ビットを設定(1)することにより、任意で左揃え(16ビットのビット15側10ビット)で表せます。

この結果が左揃え補正され、8ビットを越える精度が必要とされない場合はADCHを読むことで足ります。さもなければデータレジスタの内容が同じ変換に属すこと(からの結果)を保証するため、ADCLが最初に、次にADCHが読まれなければなりません。一度ADCLが読まれると、A/D変換器からのA/Dデータレジスタ(ADCH,ADCL)アクセスが阻止されます。これはADCLが読まれてしまい、ADCHが読まれる前に変換が完了すると、どちらのレジスタ(ADCH,ADCL)も更新されず、その変換からの結果が失われる意味します。ADCHが読まれると、ADCH,ADCLへのA/D変換器アクセスが再び許可されます。

A/D変換部には変換完了時に起動できる自身の割り込みがあります。A/DデータレジスタへのA/D変換器アクセスがADCLとADCHの読み込み間で禁止されている場合、例えその変換結果が失われても割り込みは起動します。

## 24.4. 変換の開始

単独変換はADCSRAで変換開始(ADSC)ビットに論理1を書くことによって開始されます。このビットは変換が進行中である限り、1に留まり、変換が完了されるとハードウェアによって解除(0)されます。変換が進行中に違う入力チャネルが選択されると、A/D変換部はそのチャネル変更を実行する前に現在の変換を済ませます。


代わりに、変換は様々な起動元によって自動的に起動できます。自動起動はA/D変換制御/状態レジスタA(ADCSR A)のA/D変換自動起動許可(ADATE)ビットの設定(1)によって許可されます。起動元はA/D変換制御/状態レジスタB(A DCSR B)のA/D変換起動元選択(ADTS2~0)ビットの設定によって選択されます(起動元の一覧についてはADTSビットの記述をご覧ください)。選択した起動信号上に上昇端が起きると、A/D変換用前置分周器がリセットし、変換が開始されます。これは一定間隔での変換開始の方法を提供します。変換完了時に起動信号が未だ設定(1)されている場合は新規の変換が開始されません。変換中にこの起動信号上で別の上昇端が起きると、そのエッジは無視されます。指定した割り込みが禁止またはステータスレジスタ(SREG)の全割り込み許可(D)ビットが解除(0)でも、割り込み要求フラグが設定(1)されることに注意してください。従って割り込みを起こさずに変換が起動できます。けれども次の割り込み要因で新規変換を起動するために、割り込み要求フラグは解除(0)されなければなりません。

起動元としてA/D変換完了割り込み要求フラグ(ADIF)を使うことは、A/D変換器に実行中の変換が完了されたら直ぐに新規変換を開始させます。そのためA/D変換器は連続動作で動き、継続的な採取(変換)とA/Dデータレジスタを更新します。最初の変換はADCSRAでADSCビットに論理1を書くことによって始めなければなりません。この動作でのA/D変換器はA/D変換完了割り込み要求フラグ(ADIF)が解除(0)されるかどうかに拘らず、連続的な変換を実行します。

自動起動が許可されている場合、ADCSRAのADSCビットに論理1を書くことによって単独変換を開始できます。ADSCは変換が進行中かを決めるためにも使えます。ADSCビットは変換がどう開始されたかに拘らず、変換中は1として読みます。

変換はA/D変換雑音低減機能の使用によっても開始され得ます。この機能はアイドル休止動作とA/D変換雑音低減休止動作中に変換を許可します。詳細については164頁の「[雑音低減機能](#)」をご覧ください。(訳注:共通性から2行追加)

図24-2. A/D変換自動起動回路



## 24.5. 前置分周と変換タイミング

既定での逐次比較回路は最大分解能を得るのに50~200kHzの入力クロック周波数を必要とします。10ビットよりも低い分解能が必要とされるなら、A/D変換器への入力クロック周波数はより高い採取速度を得るために200kHzよりも高くできます。

A/D変換部は100kHz以上のどんなCPUクロックからも受け入れ可能なA/D変換クロック周波数を生成する前置分周器を含みます。この前置分周は**A/D変換制御/状態レジスタ(ADCSRA)**の**A/Dクロック選択(ADPS2~0)ビット**によって設定されます。前置分周器はADCSRAで**A/D許可(ADEN)**ビットの設定(1)によってA/D変換部がONにされた瞬間から計数を始めます。前置分周器はADENビットが設定(1)される限り走行を保ち、ADENが0の時は継続的にリセットします。

ADCSRAの**A/D変換開始(ADSC)ビット**の設定(1)によってシングルエンド入力の変換を起動すると、その変換は直後の変換クロックの上昇端で始まります。

通常の変換は13変換クロック周期で行われます。A/D変換部がONされる(ADCSRAのADEN=1)後の最初の変換はアナログ回路を初期化するために25変換クロック周期で行われます。

内部基準電圧がA/D変換器への入力として使われるとき、電圧の安定に一定時間を必要とします。安定(待機を)しない場合は初回変換後の最初の読み込み値は不正になるかもしれません。

実際の採取&保持(保持開始点)は通常変換の開始後1.5変換クロック周期、初回変換の開始後13.5変換クロック周期で行われます。変換が完了すると、結果がA/Dデータレジスタ(ADCH, ADCL)に書かれ、ADCSRAの**A/D変換完了割り込み要求フラグ(ADIF)**が設定(1)されます。単独変換動作(ADATE=0)では同時にADCSRAのA/D変換開始(ADSC)ビットが解除(0)されます。その後にソフトウェアは再びADSCを設定(1)でき、新規変換は変換クロックの最初の上昇端で開始されます。

自動起動が使われると、前置分周器は起動要因発生時にリセットされます。これは起動要因から変換開始までの一定の遅延を保証します。この動作での採取&保持は起動要因となる信号の上昇後、2変換クロック周期で採取が行われます。同期化論理回路(エッジ検出器)に対して、追加の3CPUクロック周期が費やされます。

A/D変換完了以外の要因からの自動起動を伴う差動動作を使うとき、各変換は25変換クロックを必要とします。これはA/D変換器が毎変換後、禁止して再許可されなければならないからです。

連続変換動作(ADATE=1)では変換完了後直ちに新規変換が開始され、一方ADSCは1に留まります。変換時間の概要については次頁の表24-1をご覧ください。

図24-3. A/D変換前置分周器部構成




図24-4. 初回変換タイミング (単独変換動作)




図24-5. 通常変換タイミング (単独変換動作)




図24-6. 通常変換タイミング(自動起動変換動作)




図24-7. 連続変換動作タイミング




表24-1. A/D変換時間

変換種別	保持点	変換時間
初回変換	13.5	25
シングル エンド入力通常変換	1.5	13
差動入力通常変換	1.5/2.5 (注1)	13/14 (注1)
自動起動変換	1.5 (2)	13.5

注: 変換時間を除く各値は変換開始からの変換クロック数です。

注1: CKADC2の状態に依存(訳注:共通性から追加)。

#### 24.5.1. 差動増幅チャネル

差動増幅チャネルを使うとき、変換の±方向を考慮に入れる必要があります。差動チャネルがAREF<2Vで使われるべきではないことに注意してください。

差動変換は変換クロックの半分に等しい内部クロックCKADC2に同期化されます。この同期化は採取&保持がCKADC2の特定位相で起きるというような方法でA/D変換器インターフェースによって自動的に行われます。CKADC2がLowの時に使用者によって変換が開始されると(即ち全ての単独変換と連続変換の最初)、シングルエンド入力変換(次の前置分周したクロック周期から13変換クロック周期)と同じ変換時間になります。CKADC2がHighの時に使用者によって変換が開始されると、同期化機構のために14変換クロック周期になります。連続変換動作では直前の変換完了後、直ちに次の変換が開始され、この時にCKADC2がHighのため、自動的に開始される全ての連続変換(即ち、初回を除く全て)は14変換クロック周期になります。

差動増幅チャネルが使われ、自動起動によって変換が開始される場合、A/D変換部は変換の間、OFFに切り替えられなければなりません。自動起動が使われるとき、A/D用前置分周器は変換が開始される前にリセットされます。利得段は変換以前の安定したA/D変換クロックに関係するため、この変換は有効ではありません。各変換間のA/D変換部の動作禁止とその後の許可(ADCSRAのADENへの0書き込み後の1書き込み)では、延長した変換(初回変換)だけが実行されます。この延長した変換からの結果は有効です。詳細タイミングについては[161頁の「前置分周と変換タイミング」](#)をご覧ください。

## 24.6. チャネル変更と基準電圧選択

A/D多重器選択レジスタ(ADMUX)のチャネル選択(MUX4~0)ビットと基準電圧選択(REFS1,0)ビットはCPUが乱順にアクセスするための一時レジスタを通して単独緩衝されます。これはチャネルと基準電圧の選択が変換中の安全なところでだけ行うのを保証します。チャネルと基準電圧の選択は変換が開始されるまで継続的に更新されます。一旦変換が始まると、A/D変換器に対して充分な採取/変換時間を保証するためにチャネルと基準電圧の選択は固定されます。継続的な更新は変換完了(ADCSRAのADIF=1)前の最後の変換クロック周期で再開します。ADCSRAの変換開始(ADSC)ビットが書かれた後の次の変換クロックの上昇端で変換が始まることに注意してください。従って使用者はADSC書き込み後、1変換クロック周期(経過)まで新しいチャネルまたは基準電圧選択値をADMUXに書かないことを推奨されます。

自動起動が使われる場合、起動要因の正確な時間は確定できません。変換が新規設定によって影響されるように制御するにはADMUXの更新時に特別な注意が被われなければなりません。

ADCSRAのA/D許可(ADEN)とA/D変換自動起動許可(ADATE)の両方が1を書かれると、何時でも割り込みが起き得ます。この期間でADMUXが変更されると、使用者は次の変換が旧設定または新設定どちらが基準にされるかを知ることができません。ADMUXは次の方法で安全に更新できます。

- ADENまたはADATEが解除(0)されているとき。
- 変換開始後、最低1変換クロック周期経過後の変換中。
- 変換後から、変換起動元として使った割り込みフラグが解除(0)される直前まで。

これら条件の1つでADMUXを更新すると、新設定は次のA/D変換に影響を及ぼします。

差動入力チャネルを変更する時に特別な注意が被われるべきです。一旦差動入力チャネルが選択されてしまうと、利得段は新しい値に安定するのに125μs程度かかるかもしれません。従って変換は新規差動入力チャネル選択後の最初の125μs内に開始されるべきではありません。または、この期間内に得た変換結果は破棄されるべきです。

(ADMUXのREFS1,0ビットの変更による)A/D変換器基準電圧変更後の最初の差動入力変換に対して、同じ設定(安定)時間が厳守されるべきです。

### 24.6.1. A/D入力チャネル

チャネル選択を変更する時に使用者は正しいチャネルが選択されることを保証するために次の指針を守るべきです。

単独変換動作では常に変換を始める前にチャネルを選択してください。チャネル選択はADSCへの1書き込み後、1変換クロック周期で変更されるかもしれません。とは言え、最も簡単な方法はチャネル選択を変更する前に変換が完了するまで待つことです。

連続変換動作では常に最初の変換を始める前にチャネルを選択してください。チャネル選択はADSCへの1書き込み後、1変換クロック周期で変更されるかもしれません。とは言え、最も簡単な方法は最初の変換が完了するまで待ち、その後にチャネル選択を変更することです。既に次の変換が自動的に開始されているので、次の結果は直前のチャネル選択を反映します。それに続く変換は新しいチャネル選択を反映します。

差動増幅チャネルへ切り替える時に自動オフセット消去回路用の設定時間が必要なので、最初の変換結果は貧弱な正確さとなってしまうかもしれません。使用者は最初の変換結果をなるべくなら無視すべきです。

### 24.6.2. A/D変換基準電圧

このA/D変換用の基準電圧(VREF)はA/D変換に対する変換範囲を示します。VREFを越えるシングルエンド入力チャネルは\$3FFで打ち切るコードに帰着します。VREFはAVCC、内部1.1V基準電圧、内部2.56V基準電圧、外部AREFピンのどれかとして選択できます。

AVCCは受動型スイッチを通してA/D変換部に接続されます。内部1.1V基準電圧は内蔵基準(バンドギャップ)電圧(VBG)から内部増幅器を通して生成されます。どちらの場合でも外部AREFピンは直接的にA/D変換部へ接続され、AREFピンとGND間にコンデンサを接続することにより、基準電圧は雑音耐性をより高められます。VREF(電圧)は高入力インピーダンス電圧計とAREFピンで測定することができます。VREFは高インピーダンス出力で、容量性負荷のみがシステム内で接続されるべきであることに注意してください。内部2.56V基準電圧は内部1.1V基準電圧から生成されます。

使用者がAREFピンに接続された固定電圧源にするなら、この外部電圧がその他の内部基準電圧と短絡してしまうため、使用者はこの応用内で他の基準電圧選択を使ってはなりません。外部電圧がAREFピンに印加されないなら、使用者は基準電圧選択としてAVCC、1.1Vと2.56V内部基準電圧間の切り替えができます。基準電圧源切り替え後の最初のA/D変換結果は不正確かもしれません、使用者はこの結果を破棄することが推奨されます。

差動入力チャネルが使われる場合、選択した基準電圧は217頁の表29-17で示されるよりもAVCCに近くすべきではありません。

## 24.7. 雜音低減機能

このA/D変換部はCPUコアと他の周辺I/Oが誘導した雑音を削減するために休止形態中の変換を可能にする雑音低減機能が特徴です。この機能はA/D変換雑音低減動作とアイドル動作で使えます。この機能を使うには次の手順が使われるべきです。

1. A/D変換部が許可(ADEN=1)され、変換中でない(ADSC=0)ことを確認してください。単独変換動作が選択(ADATE=0)され、且つA/D変換完了割り込みが許可(ADIE=1)されていなければなりません。
2. A/D変換雑音低減(またはアイドル)動作に移行してください。一旦CPUが停止されてしまうと、A/D変換部は変換を始めます。
3. A/D変換完了前に他の割り込みが起らなければ、A/D変換完了割り込みはCPUを起動してA/D変換完了割り込みルーチンを実行します。A/D変換完了前に他の割り込みがCPUを起動すると、その割り込みが実行され、A/D変換完了割り込み要求はA/D変換完了時に生成されます。CPUは新規SLEEP命令が実行されるまで活動動作に留まります。

アイドル動作とA/D変換雑音低減動作を除く他の休止形態へ移行する時にA/D変換部が自動的にOFFへ切り替えられないことに注意してください。使用者は余分な消費電力を避けるため、このような休止形態へ移行する前にADENへ0を書くことが推奨されます。

このような休止形態でA/D変換が許可され、使用者が差動変換の実行を望む場合、使用者は有効な結果を得るための延長した(初回)変換を指示するために、休止形態から起動後にA/D変換部をOFF→ON(ADEN=0→1)に切り替えることが推奨されます。

### 24.7.1. アナログ入力回路

シングルエンド入力チャネルのアナログ回路は図24-8で図示されます。ADCnに印加したアナログ(信号)源はそのチャネルがADC入力として選択されているかどうかに拘らず、ピン容量とそのピンの漏れ電流に左右されます。そのチャネルが選択されると、(アナログ信号)源は直列抵抗(入力経路の合成抵抗)を通してS/Hコンデンサを駆動しなければなりません。

A/D変換部は概ね10kΩ若しくはそれ以下の出力インピーダンスのアナログ信号用に最適化されています。このような(アナログ信号)源が使われるなら、採取時間は無視してもよいでしょう。より高いインピーダンスの(アナログ信号)源が使われる場合、採取時間は広範囲に変化し得るS/Hコンデンサを充電するために(アナログ信号)源がどれくらいの時間を必要とするかに依存します。必要とされるS/Hコンデンサへの充放電を最小とするため、使用者は緩やかに変化する低インピーダンス(アナログ信号)源だけを使うことが推奨されます。

差動増幅チャネルが使われる場合、この入力回路は多少違って見えるので、数100kΩまたはそれ以下の供給元インピーダンスが推奨されます。

特定できない信号の渦からの歪を避けるために、どのチャネルに対してもナイキスト周波数( $f_{ADC}/2$ )よりも高い信号成分が存在すべきではありません。使用者はADC入力として信号を印加する前に低域通過濾波器(ローパスフィルタ)で高い周波数成分を取り除くことが推奨されます。

### 24.7.2. アナログ雑音低減技術

デバイス内外のデジタル回路がアナログ測定の精度に影響を及ぼすかもしれません。EMIを発生します。精密な変換精度が必要な場合、次の技法を適用することによって雑音レベルを低減できます。

1. アナログ信号経路を可能な限り最短にしてください。アナログ信号線がアナログGND面上を走ることに注意し、高速切り替えデジタル信号線から充分離すことを守ってください。
2. デバイスのAVCCピンは図24-9で示されるようにLC濾波器を経由してデジタル供給電圧(VCC)に接続されるべきです。
3. CPUからの誘導雑音を低減するためにA/D変換の雑音低減機能を使ってください。
4. どれかのADCポートピンがデジタル出力として使われる場合、これらが変換進行中に切り替わらないことが重要です。

図24-8. アナログ入力回路





図24-9. A/D変換部電源接続



(訳注) 図24-9のピン名が一部省略されています。

### 24.7.3. オフセット補償の仕組み

利得段には差動測定のオフセットができるだけ無効にする組み込みオフセット補正回路があります。アナログ経路内の残留オフセットは両差動入力に対して同じチャネルを選択することによって直接的に計測できます。その後にこの残留オフセットは計測結果からソフトウェアで減算できます。このオフセット補正に基いたソフトウェア手法の使用はどのチャネルのオフセットも1LSB以下に減少できます。

#### 24.7.4. A/D変換の精度定義

シングルエンド入力電圧のnビットA/D変換はGNDとVREF間を $2^n$ で直線的に変換します。最低値コードは0として読み、最高値コードは $2^n - 1$ として読みます。以下の各種パラメータは理想状態からの偏差を表します。

- オフセット誤差 - 図24-10.

最初の遷移点(\$000から\$001)に於いて理想遷移点(差0.5 LSB)と比較した偏差です。理想値は0LSBです。

- 利得誤差 - 図24-11.

オフセット誤差補正後の最後の遷移点(\$3FEから\$3FF)に於いて理想遷移点(最大差1.5LSB以下)と比較した偏差です。理想値は0LSBです。

- 積分非直線性誤差 (INL) - 図24-12.

オフセット誤差と利得誤差補正後の全ての遷移点に於いて理想遷移点と比較した最大偏差です。理想値は0LSBです。

- 微分非直線性誤差 (DNL) - 図24-13.

実際のコードの幅(隣接する2つの遷移点間)に於いて理想コード幅(1LSB)と比較した最大偏差です。理想値は0LSBです。

- 量子化誤差

有限数のコードで入力電圧を量子化するため、1LSB幅となる入力電圧範囲は同じ値のコードになります。この値は常に±0.5LSBです。

- 絶対精度

補正しない全ての遷移点に於いて理想遷移点と比較した最大偏差です。これは、オフセット誤差、利得誤差、差動誤差、非直線誤差の影響の合成です。理想値は±0.5LSBです。

図24-10. オフセット誤差




図24-11. 利得誤差




図24-12. 積分非直線性誤差





図24-13. 微分非直線性誤差



#### 24.8. A/D変換の結果

変換完了( $ADIF=1$ )後、変換結果はA/Dデータレジスタ(ADCH, ADCL)で得られます。

シングルエンド入力変換の結果は右式で示されます。VINは選択した入力ピンの電圧で、VREFは選択した基準電圧です(166頁の表24-3と表24-4をご覧ください)。\$000はGNDを表し、\$3FFは選択した基準電圧-1LSBを表します。

$$ADC = \frac{VIN \times 1024}{VREF}$$

差動チャネルが使われると、その結果は右式で示されます。VPOSは非反転入力ピンの電圧、VNEGは反転入力ピンの電圧、GAINは選択した倍率、VREFは選択した基準電圧です。この結果は-512(\$200)～+511 (\$1FF)の2の補数形式で示されます。使用者が結果の符号を素早く検査したいなら、結果のMSB(ADCHのADC9)を読むことで充分なことに注目してください。このビットが1ならばその結果は-、0ならばその結果は+です。図24-14は差動入力範囲のコード化を示します。


$$ADC = \frac{(VPOS - VNEG) \times GAIN \times 512}{VREF}$$

表24-2は差動入力チャネルの組(ADCn-ADCm)が基準電圧(VREF)で選択された場合の出力コードの結果を示します。

表24-2. 入力電圧と出力符号の関係

V <sub>ADCn</sub>	読み出し符号	対応する10進値
V <sub>ADCm</sub> +V <sub>REF</sub> /GAIN	\$1FF	511
V <sub>ADCm</sub> +(511/512)V <sub>REF</sub> /GAIN	\$1FF	511
V <sub>ADCm</sub> +(510/512)V <sub>REF</sub> /GAIN	\$1FE	510
⋮	⋮	⋮
V <sub>ADCm</sub> +(1/512)V <sub>REF</sub> /GAIN	\$001	1
V <sub>ADCm</sub>	\$000	0
V <sub>ADCm</sub> -(1/512)V <sub>REF</sub> /GAIN	\$3FF	-1
⋮	⋮	⋮
V <sub>ADCm</sub> -(511/512)V <sub>REF</sub> /GAIN	\$201	-511
V <sub>ADCm</sub> -V <sub>REF</sub> /GAIN	\$200	-512

図24-14. 差動入力計測範囲



例: ADMUX=\$ED(ADC3とADC2差動10倍入力、VREF=2.56V、左揃え)で、ADC3が300mV、ADC2が500mVの場合、  
A/D変換値=512×10×(300-500)÷2560=-400=\$270  
従って、ADCH=\$9C, ADCL=\$00、ADLAR=0なら、ADCH=\$02, ADCL=\$70。

## 24.9. A/D変換用レジスタ

### 24.9.1. ADMUX – A/D多重器選択レジスタ (ADC Multiplexer Select Register)

ビット (\$7C)	7	6	5	4	3	2	1	0	ADMUX
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット7,6 – REFS1,0 : 基準電圧選択 (Reference Select Bits 1, 0)

これらのビットは表24-3.で示されるようにA/D変換器の基準電圧を選びます。これらのビットが変換中に変更されると、その変更は変換が完了する(ADCSRAのADIF=1)まで実施しません。AREFピンに外部基準電圧が印加される場合、内部の基準電圧が使われてはなりません。

表24-3. A/D変換部の基準電圧選択

REFS1	REFS0	基準電圧
0	0	AREFピンの外部基準電圧 (AVCCと内部基準電圧は切り離されます。)
0	1	AVCC (内部基準電圧は切り離され、AREFにデ'カップ'用コンデンサが接続できます。)
1	0	内部1.1V基準電圧 (AVCCは切り離され、AREFにデ'カップ'用コンデンサが接続できます。)
1	1	内部2.56V基準電圧 (AVCCは切り離され、AREFにデ'カップ'用コンデンサが接続できます。)

注: 差動チャネルが選択される場合、内部基準電圧として2.56Vだけが使われるべきです。

- ビット5 – ADLAR : 左揃え選択 (ADC Left Adjust Result)

ADLARビットはA/Dデータレジスタ内の変換結果の配置に影響を及ぼします。結果を左揃えにするにはADLARに1を書いてください。さもなければ結果は右揃えです。ADLARビットの変更はどんな進行中の変換にも拘らず、直ちにA/Dデータレジスタの内容に影響を及ぼします。このビットの完全な記述については168頁の「A/Dデータレジスタ」をご覧ください。

- ビット4~0 – MUX4~0 : A/Dチャネル選択 (Analog Channel Select Bits 4~0)

これらのビットの値はA/D変換器にどのアナログ入力の組み合わせが接続されるかを選びます。これらのビットは差動チャネルに対する利得も選びます。詳細については表24-4.をご覧ください。これらのビットが変換中に変更される場合、その変更は変換が完了する(ADCSR AのADIF=1)まで実施しません。

表24-4. アナログ入力チャネル選択

MUX4~0	シングルエンド入力	差動入力			MUX4~0	シングルエンド入力	差動入力		
		非反転入力	反転入力	利得			非反転入力	反転入力	利得
00000	ADC0				10000		ADC0	ADC1	×1
00001	ADC1				10001		ADC1	ADC1	×1
00010	ADC2				10010		ADC2	ADC1	×1
00011	ADC3				10011		ADC3	ADC1	×1
00100	ADC4				10100		ADC4	ADC1	×1
00101	ADC5				10101		ADC5	ADC1	×1
00110	ADC6				10110		ADC6	ADC1	×1
00111	ADC7				10111		ADC7	ADC1	×1
01000		ADC0	ADC0	×10	11000		ADC0	ADC2	×1
01001		ADC1	ADC0	×10	11001		ADC1	ADC2	×1
01010 (注)		ADC0	ADC0	×200	11010		ADC2	ADC2	×1
01011 (注)		ADC1	ADC0	×200	11011		ADC3	ADC2	×1
01100		ADC2	ADC2	×10	11100		ADC4	ADC2	×1
01101		ADC3	ADC2	×10	11101		ADC5	ADC2	×1
01110 (注)		ADC2	ADC2	×200	11110	1.1V(VBG)			
01111 (注)		ADC3	ADC2	×200	11111	0V(GND)			

注: この差動入力チャネルはPDIPについて検査されていません。この機能はPDIP以外の外周器での動作のみ保証されます。

## 24.9.2. ADCSRA – A/D変換 制御/状態レジスタA (ADC Control and Status Register A)

ビット (\$7A)	7	6	5	4	3	2	1	0	ADCSRA
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

### ● ビット7 – ADEN : A/D許可 (ADC Enable)

このビットに1を書くことがA/D変換部(動作)を許可します。0を書くことによってA/D変換部は(電源が)OFFにされます。変換が進行中にA/D変換部をOFFにすることはその変換を(途中)終了します。

### ● ビット6 – ADSC : A/D変換開始 (ADC Start Conversion)

単独変換動作で各変換を始めるにはこのビットへ1を書いてください。連続変換動作で最初の変換を始めるにはこのビットへ1を書いてください。A/D変換部が許可される(ADEN=1)と同時にADSCが書かれるか、またはA/D変換部が許可されてしまった後にADSCが書かれた後の初回変換は、通常の13に代わって25変換クロック周期で行います。この初回変換はA/D変換部の初期化を実行します。

ADSCは変換が進行中である限り1として読みます。変換が完了すると0に戻ります。このビットへの0書き込みは無効です。

### ● ビット5 – ADATE : A/D変換自動起動許可 (ADC Auto Trigger Enable)

このビットが1を書かれると、A/D変換の自動起動が許可されます。A/D変換器は選択した起動信号の上昇端で変換を開始します。この起動元はA/D変換制御/状態レジスタB(ADCSRБ)のA/D変換起動要因選択(ADTS2~0)ビット設定によって選択されます。

### ● ビット4 – ADIF : A/D変換完了割り込み要求フラグ (ADC Interrupt Flag)

A/D変換が完了し、A/Dデータレジスタが更新されると、このフラグが設定(1)されます。ステータスレジスタ(SREG)の全割り込み許可(I)ビットとA/D変換完了割り込み許可(ADIE)ビットが設定(1)されていれば、A/D変換完了割り込みが実行されます。対応する割り込み処理ベクタを実行する時にADIFはハードウェアによって解除(0)されます。代わりにこのフラグに論理1を書くことによってもADIFは解除(0)されます。ADCSRAで読み-変更-書き(リードモディファイライト)を行うと、保留中の割り込みが禁止され得ることに注意してください。これはSBI,CBI命令が使われる場合にも適用されます(訳注:アドレス範囲外のため、本行は不適切です)。

### ● ビット3 – ADIE : A/D変換完了割り込み許可 (ADC Interrupt Enable)

このビットが1を書かれ、SREGの全割り込み許可(I)ビットが設定(1)されていると、A/D変換完了割り込みが活性に(許可)されます。このビットが解除(0)されると、この割り込みは禁止されます(訳注:共通性のため本行追加)。

### ● ビット2~0 – ADPS2~0 : A/D変換クロック選択 (ADC Prescaler Select Bits)

これらのビットはXTAL(システム)周波数とA/D変換部への入力クロック間の分周値を決めます。

表24-5. A/D変換クロック選択 (CK=システムクロック)

ADPS2	0	0	0	0	1	1	1	1
ADPS1	0	0	1	1	0	0	1	1
ADPS0	0	1	0	1	0	1	0	1
A/D変換クロック	CK/2	CK/2	CK/4	CK/8	CK/16	CK/32	CK/64	CK/128

### 24.9.3. ADCSRB – A/D変換 制御/状態レジスタB (ADC Control and Status Register B)

ビット (\$7B)	7	6	5	4	3	2	1	0	ADCSR <sub>B</sub>
Read/Write	R	R/W	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7,5~3 – 予約 (Reserved)

これらのビットは将来の使用に対して予約されています。将来のデバイスとの共通性のため、ADCSR<sub>B</sub>が書かれるとき、これらのビットは0が書かれなければなりません。

- ビット2~0 – ADTS2~0 : A/D変換自動起動要因選択 (ADC Auto Trigger Source)

A/D変換制御/状態レジスタA(ADCSRA)のA/D変換自動起動許可(ADATE)ビットが1を書かれると、これらのビットの値はどの起動元がA/D変換を起動するのかを選択します。ADATEが解除(0)されると、ADTS2~0設定は無効です。変換は選択した割り込みフラグの上昇端によって起動されます。解除(0)されている起動元から設定(1)されている起動元への切り替えが、起動信号上に上昇端を生成することに注意してください。ADCSRAのA/D許可(ADEN)ビットが設定(1)されているなら、これが変換を開始させます。連続変換動作(ADTS2~0=0)への切り替えは、例えA/D変換完了割り込み要求フラグが設定(1)されていても、起動事象を引き起こしません。

表24-6. A/D変換自動起動元選択

ADTS2	ADTS1	ADTS0	起動元
0	0	0	連続変換動作
0	0	1	アナログ比較器
0	1	0	外部割り込み要求0
0	1	1	タイマ/カウンタ0比較A一致
1	0	0	タイマ/カウンタ0溢れ
1	0	1	タイマ/カウンタ1比較B一致
1	1	0	タイマ/カウンタ1溢れ
1	1	1	タイマ/カウンタ1捕獲要求

### 24.9.4. ADCH,ADCL – A/Dデータレジスタ (ADC Data Register)

ADLAR=0時									
ビット (\$79)	15	14	13	12	11	10	9	8	ADCH
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	
ビット (\$78)	7	6	5	4	3	2	1	0	ADCL
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	
ADLAR=1時									
	15	14	13	12	11	10	9	8	
	ADC9	ADC8	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADCH
	7	6	5	4	3	2	1	0	
	ADC1	ADC0	–	–	–	–	–	–	ADCL

A/D変換が完了すると、その結果がこれらの2レジスタで得られます。差動チャネルが使われると、結果は2の補数形式で表されます。

ADCLが読まれると、A/DデータレジスタはADCHが読まれるまで更新されません。従ってこの結果が左揃えで、且つ8ビット(差動入力チャネルについては符号+7ビット)を越える精度が必要とされないなら、ADCHを読むことで用が足ります。さもなければADCLが初めてに、その後にADCHが読まなければなりません。

A/D多重器選択レジスタ(ADMUX)の左揃え選択(ADLAR)ビットとA/Dチャネル選択(MUX4~0)ビットは本レジスタから結果を読む方法に影響を及ぼします。ADLARが設定(1)ならば結果は左揃えにされます。ADLARが解除(0:既定)ならば結果は右揃えにされます。

- ADC9~0 : A/D変換結果 (ADC Conversion result)

これらのビットは165頁の「A/D変換の結果」で詳述されるように変換での結果を表します。

#### 24.9.5. DIDR0 – デジタル入力禁止レジスタ0 (Digital Input Disable Register 0)

ビット (\$7E)	7	6	5	4	3	2	1	0	DIDR0
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

- ビット7~0 – ADC7D~ADC0D : ADC7~0 デジタル入力禁止 (ADC7~0 Digital Input Disable)

このビットが論理1を書かれると、対応するADC7~0ピンのデジタル入力緩衝部が禁止されます。このビットが設定(1)されると、対応するポート入力レジスタのビット(PINx)は常に0として読みます。アナログ信号がADC7~0ピンに印加され、そのピンからのデジタル入力が必要とされない時にデジタル入力緩衝部での消費電力を削減するため、そのビットは論理1を書かれるべきです。

## 25. JTAGインターフェースと内蔵デバッガ機能

### 25.1. 特徴

- JTAGインターフェース (IEEE標準1149.1準拠)
- JTAG規格に従った境界走査(Boundary-Scan)能力
- デバッガは各部のアクセスが可能
  - 全ての内蔵周辺機能
  - 内部及び外部RAM
  - 内蔵レジスタ ファイル
  - プログラム カウンタ
  - EEPROM及びフラッシュ メモリ
- 中断(BREAK)によって支援される広範囲な内蔵デバッガ機能
  - AVRのBREAK命令
  - プログラムの流れ変更での停止
  - 1命令実行(シングル ステップ)停止
  - プログラム メモリ上の單一アドレスまたはアドレス範囲による中断点(ブレークポイント)
  - データ メモリ上の單一アドレスまたはアドレス範囲による中断点
- JTAGインターフェースを介してのフラッシュ メモリ、EEPROM、ヒューズ ビット、施錠ビットの読み書き(プログラミング)
- Atmel Studioによる内蔵デバッガ機能の支援

### 25.2. 概要

AVRのIEEE標準1149.1準拠JTAGインターフェースは以下について使えます。


- JTAG境界走査(Boundary-Scan)能力による基板などの試験
- 不揮発性メモリ、ヒューズ ビット、施錠ビットの読み書き(プログラミング)
- 内蔵デバッガ機能による実装デバッガ

簡単な記述は次節で与えられます。JTAGインターフェース経由のプログラミングと境界走査(Boundary-Scan)チェーンに関する詳細な記述は、各々203頁の「[JTAGインターフェース経由のプログラミング](#)」と174頁の「[IEEE 1149.1\(JTAG\)境界走査\(Boundary-Scan\)](#)」で得られます。内蔵デバッガ機能の支援は独自JTAG命令で考慮されており、Microchipと選ばれた業者のみに配布されます。

下の構成図はJTAGインターフェースと内蔵デバッガ機能の構成図を示します。TAP(検査入出力ポート)制御器はTMSとTCKによって制御される順次回路です。TAP制御器はTDI入力とTDO出力間の走査チェーン(移動レジスタ接続)として、JTAG命令レジスタまたは各種データレジスタの1つのどれかを選びます。JTAG命令レジスタはデータレジスタの動きを制御するJTAG命令を保持します。

デバイス識別(Identification)レジスタ、迂回(Bypass)レジスタ、境界走査チェーン(Boundary-Scan chain)の各データレジスタは基板段階の試験に使われます。(実際には現実と仮想の各種データレジスタで構成する)JTAGプログラミングインターフェースはJTAGインターフェース経由での直列プログラミングに使われます。内部走査チェーン(Scan chain)と中断点(ブレークポイント)走査チェーンは内部デバッガ機能だけで使われます。

図25-1. JTAGインターフェースと内蔵デバッガ機能の構成図



### 25.3. 検査入出力ポート (TAP:Test Access Port)

JTAGインターフェースはAVRの4つのピンを通してアクセスされます。JTAG用語ではこれらのピンが検査入出力ポート(TAP)を構成します。

- TMS : 検査種別選択。このピンはTAP制御器順次回路を通しての指示に使われます。
- TCK : 検査クロック。JTAG操作はTCKに同期します。
- TDI : 検査データ入力。命令レジスタまたはデータレジスタ(走査チェーン)内に移動されるべき直列入力データです。
- TDO : 検査データ出力。命令レジスタまたはデータレジスタからの直列出力データです。

IEEE標準1149.1では任意TAP信号の検査リセット(TRST)も記載されていますが、この信号は提供されません。

JTAGエンヒューズ<sup>®</sup>が非プログラム(1)の時にこれら4つのTAPピンは標準ポートピンで、TAP制御器はリセットです。プログラム(0)され、MCU制御レジスタ(MCUCR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されると、TAP信号入力は内部的にHighへ引かれ、JTAGは境界走査(Boundary-Scan)とプログラミングに関して許可されます。このデバイスはこのヒューズ<sup>®</sup>がプログラム(0)されて出荷されます。

内蔵デバッグ機能ではJTAGインターフェースピンに加え、外部リセット元が検知できるため、RESETピンがデバッグによって監視されます。応用でリセット信号線にオープンコレクタ(トレンジ)だけが使われるとすれば、デバッグは全システムをリセットするためにRESETピンをLowにすることもできます。

### 25.4. TAP制御器

TAP制御器は境界走査(Boundary-Scan)回路、JTAGプログラミング回路、内蔵デバッグ機能の働きを制御する16段の無限順次回路です。図25-2に描かれた状態遷移はTCKクロックの上昇時の(各状態遷移付近で示される)TMS上に存在する信号に依存します。電源投入リセット後の初期状態は検査回路リセットです。

この資料内の定義として、全ての移動レジスタに関して入出力ともLSBが最初に移動されます。

検査実行/アイドル状態が現在の状態と仮定した、JTAGインターフェースを使うための典型的な手順を次に示します。


- 命令レジスタ(IR)移動状態へ移行するためにTCKの上昇でTMSへ順次1,1,0,0を与えます。この状態中、TCKの上昇端でTDI入力からJTAG命令レジスタ内に4ビットのJTAG命令を移動します。TMS入力はIR移動状態に留まるために3 LSBの入力中、Lowに保持されなければなりません。命令のMSBはTMS入力のHigh設定によってこの状態を抜ける時に移動入力されます。命令がTDIピンから移動されている間、捕獲されたIRの状態(\$01)がTDOピンへ移動出力されます。JTAG命令はTDIとTDO間に通す(接続する)特定のデータレジスタを選択し、選択したデータレジスタ周辺回路を制御します。
- 検査実行/アイドル状態へ再度移行するためにTMSへ順次1,1,0を与えます。この(JTAG)命令はIR更新状態通過で移動レジスタから並列出力にラッチされます。IR終了1、IR一時停止、IR終了2の各状態は順次回路の誘導操作のためだけに使われます。
- データレジスタ(DR)移動状態へ移行するためにTCKの上昇端でTMSへ順次1,0,0を与えます。この状態中、TCKの上昇端でTDI入力から(JTAG命令レジスタ内の現在のJTAG命令で)選択したデータレジスタに値を移動入力します。DR移動状態に留まるためにMSBを除く全ビットの入力中、TMS入力はLowに保持されなければなりません。データのMSBはTMS入力のHigh設定によってこの状態を抜ける時に移動入力されます。データレジスタがTDIピンから移動入力される間、DR捕獲状態(1,0)でデータレジスタに捕獲した並列入力がTDOピンへ移動出力されます。
- 検査実行/アイドル状態へ再移行するためにTMSへ順次1,1,0を与えます。選択したデータレジスタがラッチした並列出力を持つ場合、DR更新状態でラッチを行います。DR終了1、DR一時停止、DR終了2の各状態は順次回路の誘導操作のためだけに使われます。

状態遷移図で示されるように検査実行/アイドル状態はJTAG命令の選択とデータレジスタの使用間で移行される必要はなく、また、いくつかのJTAG命令は検査実行/アイドル状態で実行されるべき必然的な機能を選択するかもしれません、それはアイドル状態として不適当になります。

**注:** TAP制御器の初期状態に関係なく、5 TCKクロック周期に対してTMSをHighに保持することにより、常に検査回路リセット状態へ移行することができます。

JTAG仕様の詳細情報については173頁の「参考文献」に記載された文献を参照してください。

図25-2. TAP制御器状態遷移図



## 25.5. 境界走査チェーン(Boundary-Scan Chain)の使用

境界走査能力の完全な説明は174頁の「[IEEE 1149.1\(JTAG\)境界走査\(Boundary-Scan\)](#)」章で与えられます。

## 25.6. 内蔵デバッグ機能の使用

[図25-1.](#)で示されるように内蔵デバッグに関するハードウェア支援は主に次の部分から成ります。

- 内部AVR CPUコアと内部周辺機能部間インターフェースの走査チェーン(Scan chain)
- 中断点(ブレークポイント)部
- CPUとJTAGシステム間の通信インターフェース

デバッグの実行で必要とされる全ての読み込みまたは変更/書き込みは内部AVR CPU走査チェーン(Scan chain)経由のAVR命令によって行われます。CPUはCPUとJTAGシステム間の通信インターフェース部分が配置されるI/Oメモリ位置に結果を送ります。

中断点部はプログラムの流れ変更での一時停止(Break)、1命令実行(Single Step Break)、2つのプログラムメモリ用中断点、2つの複合中断点を実行します。合わせて4つ中断点は次のどれかとして設定ができます。

- 4つのプログラムメモリ单一中断点
- 3つのプログラムメモリ单一中断点 + 1つのデータメモリ单一中断点
- 2つのプログラムメモリ单一中断点 + 2つのデータメモリ单一中断点
- 2つのプログラムメモリ单一中断点 + 1つのプログラムメモリ範囲中断点(中断点と遮蔽)
- 2つのプログラムメモリ单一中断点 + 1つのデータメモリ範囲中断点(中断点と遮蔽)

けれどもAtmel Studioのようなデバッガは最終使用者への柔軟性をより少なくする内部目的にこれら資源の1つまたはそれ以上を使うかもしれません。

内蔵デバッグ特殊JTAG命令の一覧は「[内蔵デバッグ特殊JTAG命令](#)」で与えられます。

JTAG検査入出力ポート(TAP)を許可するには[JTAGENヒューズ](#)がプログラム(0)されなければなりません。加えて内蔵デバッグ機能で作業するには更に[OCDENヒューズ](#)がプログラム(0)され、施錠ビットが施錠なしに設定されなければなりません。何れかの施錠ビットが設定(0)されると、保護機能で内蔵デバッグ機能が禁止されます。そうでなければ内蔵デバッグ機能が保護されたデバイスへの裏口を提供することになっていたでしょう([訳補:保護の意味がなくなるの意](#))。

Atmel Studioは使用者にチップ内蔵デバッグ能力(機能)、AVRインサーキットエミュレータ、または(Atmel Studio)組み込みAVR命令一式シミュレータでAVRデバイスのプログラム実行を完全に制御することを可能にします。Atmel StudioはAVRアセンブラーでアセンブリ言語プログラムと他業者製コンパイラでコンパイルしたC言語プログラムのソースレベル実行を支援します。

Atmel StudioはMicrosoft Windows® 98/2000、Windows NT®、Windows XP®、Windows Vista®下で走行します。

Atmel Studioの完全な記述についてはAtmel Studio使用者の手引きを参照してください。要点だけが本資料で示されます。

全ての必要な実行指令はAtmel Studio内のソースレベルと逆アセンブリレベルの両方で利用できます。使用者はプログラムの実行、1命令実行(Single Step)、内側(関数内)実行、外側(関数外)実行、命令行へのカーソル配置と命令行が(カーソル行へ)到達されるまでの実行、一時停止、実行対象のリセットができます。加えて使用者は無制限数のコードの中断点(BREAK命令使用)と、2つまでのデータメモリの中断点か、代わりに遮蔽による範囲指定(複合)中断点を持てます。

## 25.7. 内蔵デバッグ特殊JTAG命令

内蔵デバッグの支援は独自JTAG命令で考慮され、Microchipと選ばれた業者だけに配布されます。参考のため、命令コードの一覧が示されます。

- 独自命令0 : \$8 (内蔵デバッグ機能アクセス用独自JTAG命令)
- 独自命令1 : \$9 (内蔵デバッグ機能アクセス用独自JTAG命令)
- 独自命令2 : \$A (内蔵デバッグ機能アクセス用独自JTAG命令)
- 独自命令3 : \$B (内蔵デバッグ機能アクセス用独自JTAG命令)

## 25.8. JTAGプログラミング能力の使用

JTAG経由AVRデバイスプログラミングは4ピンのJTAGポート、TCK,TMS,TDI,TDO経由で実行されます。これらはJTAGプログラミング実行のために(電源ピンに加えて)制御/監視される必要があるピンだけです。外部的な12V印加は必要とされません。JTAG検査入出力ポート(TAP)を許可するには[JTAGENヒューズ](#)がプログラム(0)され、MCU制御レジスタ(MCUCR)のJTAGインターフェース禁止(JTD)ビットが解除(0)されなければなりません。

JTAGプログラミング能力は以下を支援します。

- フラッシュメモリのプログラミングと照合
- EEPROMのプログラミングと照合
- ヒューズビットのプログラミングと照合
- 施錠ビットのプログラミングと照合

施錠ビット保護は丁度並列プログラミング動作でのようです。[施錠ビットLB1またはLB2がプログラム\(0\)されると、先にチップ消去を行わない限り、OCDENヒューズ](#)はプログラム(0)できません。これは保護されたデバイスの内容を読み出す裏口がないことを保証する保護機能です。

JTAGインターフェースを通すプログラミングとプログラミング特殊JTAG命令の記述は203頁の「[JTAGインターフェース経由のプログラミング](#)」項で与えられます。

## 25.9. 参考文献

一般的な境界走査(Boundary-Scan)についての詳細は、次の文献を参照してください。

- IEEE : IEEE Std 1149.1-1990. IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE, 1993
- Colin Maunder : The Board Designers Guide to Testable Logic Circuits, Addison Wesley, 1992

## 25.10. 内蔵デバッグ用レジスタ

### 25.10.1. OCDR – 内蔵デバッグ レジスタ (On-chip Debug Register)

ビット	7	6	5	4	3	2	1	0	OCDR
\$31 (\$51)	IDRD/MSB							LSB	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

OCDRはマイクロコントローラ内の実行プログラムからデバッガへの通信チャネルを提供します。CPUはこの位置へ書くことによってデバッガへバイトを転送できます。このレジスタが書かれてしまっているのをデバッガに示すため、同時に内部フラグIDRD(I/Oデバッガレジスタ更新)が設定(1)されます。CPUがOCDRを読むとき、 LSB 7ビットがOCDRからで、一方MSBはIDRDビットです。デバッガはこの情報を読む時にIDRDビットを解除(0)します。

いくつかのAVRデバイスに於いてこのレジスタは標準I/O位置で共用されます。この場合、OCDRは内蔵デバッグ許可(OCDEN)ヒューズがプログラム(0)された場合にだけアクセスでき、デバッガがOCDRへアクセスできます。他の全ての場合、標準I/O位置がアクセスされます。

このレジスタの使用法のより多くの情報はデバッガの資料を参照してください。

## 26. IEEE 1149.1 (JTAG) 境界走査(Boundary-Scan)

### 26.1. 特徴

- JTAGインターフェース (IEEE標準1149.1準拠)
- JTAG規格に従った境界走査(Boundary-Scan)能力
- チップ外接続を持つアナログ回路は勿論、全てのポート機能の完全な走査(Scan)
- 任意IDCODE命令の支援
- AVRリセット用公開AVR\_RESET命令の追加

### 26.2. 概要

境界走査チェーン(Boundary-Scan chain)にはデジタルI/Oピンは勿論、チップ外接続を持つアナログ回路のアナログとデジタル間境界の論理値を駆動、監視する能力があります。システム上ではJTAG能力を持つ全てのICがTDIとTDOの接続により長い移動レジスタの形態で接続されます。外部制御器がこれらの出力ピンで値を駆動するようにデバイスを設定し、他のデバイスから受け取った入力値を監視します。この制御器は予測される結果と受信した値を比較します。この方法で境界走査(Boundary-Scan)は4つのTAP信号だけを使うことにより、基板上の部品全般と内部結線の検査機構を提供します。

IEEE 1149.1で定義された4つの必須JTAG命令、**IDCODE**, **BYPASS**, **SAMPLE/PRELOAD**, **EXTTEST**だけでなく、AVR特殊公開JTAG命令の**AVR\_RESET**も基板検査に使えます。既定JTAG命令がIDCODEなので、データレジスタ経路の初期走査はデバイスの識別コード(ID-code)を示します。検査動作中にリセット(状態)のAVRデバイスがあることは好都合かもしれません。リセットでない場合、デバイスの入力は走査動作によって決定されるかもしれません、検査動作を終了する時に内部ソフトウェアが未確定状態になってしまうかもしれません。リセットへの移行で、どのポートピンの出力も直ちにHi-Z状態に移行し、**HIGHZ**命令が不要になります。必要とされるなら、デバイスを通過する走査チェーンを可能な限り最短とするのに**BYPASS**命令が発行できます。外部RESETピンをLowに引き込むか、またはリセットデータレジスタの適切な設定による**AVR\_RESET**命令の発行でデバイスをリセット状態に設定できます。

**EXTTEST**命令は外部ピンの採取と出力ピンの値設定に使われます。**EXTTEST**命令がJTAG命令レジスタ(IR)に設定されると、直ちに出力ラッチからの値がピンで出力駆動されます。このため、最初に**EXTTEST**命令を発行する時に基板の損傷を避けるため、走査チェーン内に初期値を設定するのに**SAMPLE/PRELOAD**命令も使われるべきです。**SAMPLE/PRELOAD**命令は通常動作中デバイスの外部ピンの高速監視にも使えます。

JTAG検査入出力ポート(TAP)を許可するには**JTAGENヒューズ**がプログラム(0)され、MCU制御レジスタ(MCUCR)の**JTAGインターフェース禁止(JTD)ビット**が解除(0)されなければなりません。

境界走査(Boundary-Scan)にJTAGインターフェースを使う場合、内部チップ周波数よりも高いJTAG TCKクロック周波数の使用が可能です。チップのクロックは走行に必要とされません。

### 26.3. データレジスタ

境界走査(Boundary-Scan)に関連するデータレジスタ(DR)を次に示します。

- 迂回(Bypass)レジスタ
- デバイス識別(Device Identification)レジスタ
- リセット(Reset)レジスタ
- 境界走査チェーン(Boundary-Scan chain)

#### 26.3.1. 迂回 (Bypass) レジスタ

迂回レジスタは1段の移動レジスタから成ります。TDIとTDO間の経路として迂回レジスタが選択されると、このレジスタはTAP制御器がデータレジスタ(DR)捕獲状態を抜ける時に0へリセットされます。迂回レジスタは他のデバイスが検査される時にシステム上の走査チェーン(Scan chain)を短くするのに使えます。

#### 26.3.2. デバイス識別 (Device Identification) レジスタ

図26-1はデバイス識別レジスタの構造を示します。

図26-1. デバイス識別レジスタの形式

ビット	31	28	27	12	11	1	0
デバイス識別	版番号	部品番号	部品番号	製造者識別	1		
ビット数	4	16	11	11	1		

**版番号** 版番号は部品(デバイス)の改訂を示す4ビットです。JTAG版番号はデバイスの改訂版に従います。改訂Aは\$00, 改訂Bは\$01, 以下同様です。

**部品番号** 部品番号は部品(名)を示す16ビットです。ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PのJTAG部品番号は191頁の表28-6で示されます。


**製造者識別** 製造者識別は製造業者を示す11ビットです。JTAG製造者識別は191頁の表28-6で示されます。

### 26.3.3. リセット (Reset) レジスタ

リセットレジスタはデバイスのリセットに使われる検査データレジスタです。リセットによってAVRのポートピンがHi-Z状態となるので、未実装の任意JTAG命令HIGHZ機能の代わりにできます。

リセットレジスタ内の値1は外部RESETピンをLowに引っ張るのと同じです。デバイスはリセットレジスタ内の値が1である限り、リセットです。リセットレジスタの開放後、デバイスはクロック選択用ヒューズビットの設定に従ってリセット起動遅延時間(22頁の「クロック元」参照)、リセットに留まります。図26-2で示されるようにこのデータレジスタからの出力はラッチされず、直ちにリセットが行われます。

図26-2. リセットレジスタ



### 26.3.4. 境界走査チェーン(Boundary-Scan Chain)

境界走査チェーンにはデジタルI/Oピンは勿論、チップ外の接続を持つアナログ回路のアナログとデジタル間境界の論理値上の設定と監視能力があります。

完全な記述については176頁の「境界走査チェーン(Boundary-Scan chain)」をご覧ください。

## 26.4. 境界走査(Boundary-Scan)用JTAG命令

命令レジスタ(IR)は16種までの命令を支援する4ビット幅です。以下に示した一覧は境界走査(Boundary-Scan)操作に有用なJTAG命令です。全ポートピンをHi-Z状態にするための任意HIGHZ命令は実装されませんが、AVR\_RESET命令を使うことによって全出力がHi-Z状態に設定できることに注目してください。

このデータシート内の定義として、全ての移動レジスタに関して入出力とも LSBが最初に移動されます。

各命令の命令コードは命令名下の16進形式で示されます。本文は各命令についてTDIとTDO間の経路として選択されるデータレジスタを記述します。(訳注:配置構成変更により、内容を一部変更)

### 26.4.1. EXTEST - \$0

AVRデバイスに外部回路的検査を行うためにデータレジスタ(DR)として境界走査チェーン(Boundary-Scan chain)を選択するための必須JTAG命令です。ポートピンは方向、プルアップ、出力値、入力値は走査チェーン(Scan chain)内で全てアクセス可能です。チップ外接続を持つアナログ回路についてはアナログとデジタル論理間のインターフェースが走査チェーン内になります。境界走査チェーンのラッチした出力値はJTAG命令レジスタ(IR)にEXTEST命令が設定されると直ぐに駆動されます。本命令が有効な状態を次に示します。

- DR捕獲：外部ピン上の値が境界走査チェーン内に採取されます。
- DR移動：内部走査チェーンがTCKクロック入力によって移されます。
- DR更新：走査チェーンからの値が出力ピンに印加(出力)されます。

### 26.4.2. IDCODE - \$1

データレジスタ(DR)として32ビットのデバイス識別(ID)レジスタを選択する任意JTAG命令です。デバイス識別レジスタは版番号、デバイス番号と、JEDECによって決められた製造者符号からなります。これは電源投入後の既定命令です。本命令が有効な状態を次に示します。

- DR捕獲：デバイス識別レジスタ内の値が境界走査チェーン内に採取されます。
- DR移動：内部走査チェーン(デバイス識別レジスタ値)がTCKクロック入力によって移されます。

### 26.4.3. SAMPLE\_PRELOAD - \$2

システム動作に影響を与える前に出力ピンの状態採取、出力ラッチの事前設定を行うための必須JTAG命令です。けれども出力ラッチはピンに接続されません。データレジスタ(DR)として境界走査チェーン(Boundary-Scan chain)が選ばれます。本命令が有効な状態を次に示します。

- DR捕獲：外部ピン上の値が境界走査チェーン内に採取されます。
- DR移動：境界走査チェーンがTCKクロック入力によって移されます。
- DR更新：境界走査チェーンからの値が出力ラッチに印加(設定)されます。けれども出力ラッチはピンに接続されません。

### 26.4.4. AVR\_RESET - \$C

AVRデバイスを強制的にリセット状態、またはJTAGリセット元から開放するためのAVR特殊公開JTAG命令です。この命令で検査入出力ポート(TAP)制御器はリセットされません。データレジスタ(DR)として1ビットのリセットレジスタが選ばれます。リセットチェーン(レジスタ)が論理1である限り、リセットが活性(有効)なことに注意してください。このチェーンからの出力はラッチされません。本命令が有効な状態を次に示します。

- DR移動：走査チェーン(リセットレジスタ)がTCKクロック入力によって移されます。

### 26.4.5. BYPASS - \$F

データレジスタ(DR)に迂回(Bypass)レジスタを選択する必須JTAG命令です。本命令が有効な状態を次に示します。

- DR捕獲：迂回レジスタに論理0を設定します。
- DR移動：TDIとTDO間の迂回レジスタ(セル)が移されます。

## 26.5. 境界走査チェーン(Boundary-Scan Chain)

境界走査チェーンにはデジタルI/Oピンは勿論、チップ外の接続を持つアナログ回路のアナログとデジタル間境界の論理値の設定と監視の能力があります。

### 26.5.1. デジタルポートピンの走査

図26-3.はフルアップ<sup>®</sup>機能付き双方向ポートピン用境界走査(Boundary-Scan)セルを示します。このセルはフルアップ<sup>®</sup>許可(PUExn)用標準境界走査(Boundary-Scan)セルと3つの信号、出力(方向)制御(OCxn)、出力データ(ODxn)、入力データ(IDxn)の組み合わせの双方向ピン用セルの2段の移動レジスタだけからなります。ポートとピンの添え字は続く記述で使われません。

境界走査(Boundary-Scan)論理回路はデータシート内の図に含まれません。図26-4.は48頁の「**入出力ポート**」章で記載される単純なデジタルポートピンを示します。図26-3.からの境界走査セルの詳細が図26-4.上の破線内に置き換わります。

交換ポート機能が存在しない場合、入力データ(ID)はPINxnレジスタ値(しかしIDは同期化回路を持たない)、出力データ(OD)はPORTxnレジスタ、出力制御(OC)はDDxn方向レジスタ、フルアップ<sup>®</sup>許可(PUE)は論理合成値(PUD AND DDxn AND PORTxn)に各々対応します。

デジタル交換ポート(ピン)機能は走査チェーン(Scan chain)が実際のピン値を読むために図26-4.内の破線外側に接続されます。アナログ機能について、それらは外部ピンからアナログ回路へ直結で、走査チェーンはアナログ回路とデジタル論理回路間のインターフェースに挿入されます。(訳注:共通性から後2行追加)

JTAG IRがEXTESTまたはSAMPLE\_PRELOADを内包すると、クロックは例えCKOUTヒューズ<sup>®</sup>がプログラム(0)されていてもポートピンに送出されません。例えクロックが出力でも、JTAG IRがSAMPLE\_PRELOADを内包するとき、クロックは境界走査によって採取されません。

図26-3. フルアップ<sup>®</sup>機能付き双方向ポート用境界走査(Boundary-Scan)セル構成図






図26-4. 標準ポートピン構成図



### 26.5.2. RESETピンの走査

RESETピンは標準リセット動作について5V負論理(Low有効)、高電圧並列プログラミングについて12V正論理(High有効)を受け入れます。図26-5で示される監視専用セルが5Vリセット信号(RSTT)に挿入されます。

図26-5. 監視専用境界走査セル構成図



### 26.6. ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの境界走査(Boundary-Scan)順

表26-1.は境界走査チェーンがデータ経路として選択される時のTDIとTDO間の走査順を示します。ビット0が最下位ビットで走査の最初に入出力されます。走査順は可能な限りピン配置順に従います。このためポートAのビットは他のポートと違うビット順で走査されます。この規則の例外はアナログ回路が接続される物理ピンに関係なく、走査チェーンの最上位を構成するアナログ回路用走査チェーンです。図26-3.上でPxn出力はFF0、Pxn制御はFF1、Pxnプルアップ許可はFF2に各々対応します。ポートCのビット2,3,4,5はJTAG許可時にTAPピンを構成するので走査チェーンには存在しません。

表26-1. ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284P境界走査(Boundary-Scan)順

ビット	信号名	基本単位	ビット	信号名	基本単位	ビット	信号名	基本単位
56	PB0.Data		37	PD1.Data		18	PC6.Control	
55	PB0.Control		36	PD1.Control		17	PC7.Data	ポートC
54	PB1.Data		35	PD2.Data		16	PC7.Control	
53	PB1.Control		34	PD2.Control		15	PA7.Data	
52	PB2.Data		33	PD3.Data		14	PA7.Control	
51	PB2.Control		32	PD3.Control		13	PA6.Data	
50	PB3.Data		31	PD4.Data	ポートD	12	PA6.Control	
49	PB3.Control	ポートB	30	PD4.Control		11	PA5.Data	
48	PB4.Data		29	PD5.Data		10	PA5.Control	
47	PB4.Control		28	PD5.Control		9	PA4.Data	
46	PB5.Data		27	PD6.Data		8	PA4.Control	ポートA
45	PB5.Control		26	PD6.Control		7	PA3.Data	
44	PB6.Data		25	PD7.Data		6	PA3.Control	
43	PB6.Control		24	PD7.Control		5	PA2.Data	
42	PB7.Data		23	PC0.Data		4	PA2.Control	
41	PB7.Control		22	PC0.Control		3	PA1.Data	
40	RSTT	リセット(監視専用)	21	PC1.Data	ポートC	2	PA1.Control	
39	PD0.Data	ポートD	20	PC1.Control		1	PA0.Data	
38	PD0.Control		19	PC6.Data		0	PA0.Control	

### 26.7. 境界走査記述言語(Boundary-Scan Description Language)ファイル

境界走査記述言語(BSDL)ファイルは境界走査が可能なデバイスを自動検査生成ソフトウェアによって使われる標準形式で記述します。境界走査データレジスタ内のビットの順番と機能がこの記述内に含まれます。ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284P用のBSDLファイルは入手可能です。

## 26.8. JTAG用レジスタ

### 26.8.1. MCUCR – MCU制御レジスタ (MCU Control Register)

MCU制御レジスタは一般MCU機能制御ビットを含みます。

ビット	7	6	5	4	3	2	1	0	
\$35 (\$55)	JTD	BODS <sup>(注)</sup>	BODSE <sup>(注)</sup>	PUD	–	–	IVSEL	IVCE	MCUCR
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

注: ATmega164PA/324PA/644PA/1284Pでだけ利用可能です。

- ビット7 – JTD : JTAGインターフェース禁止 (JTAG interface disable)

このビットが0の時にJTAGENヒューズ<sup>(1)</sup>がプログラム(0)されていれば、JTAGインターフェースが許可されます。このビットが1の場合、JTAGインターフェースは禁止されます。JTAGインターフェースの予期せぬ許可や禁止を避けるためにこのビットを変更する時は時間制限手順に従わなければなりません。この値を変更するために応用ソフトウェアは4周期以内に希望する値をこのビットへ2回書かなければなりません。内蔵デバッグシステム使用時、このビットが切り替えられてはならないことに注意してください。

JTAGインターフェースが他のJTAG回路に接続されないままにされる場合、このJTDビットは1に設定されるべきです。この理由はJTAGインターフェースのTDOピンの静止時電流を避けるためです。(訳注: 共通性から前2行追加)

### 26.8.2. MCUSR – MCU状態レジスタ (MCU Status Register)

MCU状態レジスタはMCUリセットを起こしたリセット元の情報を提供します。

ビット	7	6	5	4	3	2	1	0	
\$34 (\$54)	–	–	–	JTRF	WDRF	BORF	EXTRF	PORF	MCUSR
Read/Write	R	R	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	内容参照	内容参照	内容参照	内容参照	内容参照	

- ビット4 – JTRF : JTAG リセット フラグ (JTAG Reset Flag)

このビットはJTAG命令AVR\_RESETによって選択したJTAGリセットレジスタ内の論理1でリセットが起こされると設定(1)されます。このビットは電源ONリセットまたはこのフラグへの論理0書き込みによってリセット(0)されます。

## 27. ブートローダ支援 - 書き込み中読み出し可能な自己プログラミング

### 27.1. 特徴

- 書き込み中読める(Read-While-Write)自己プログラミング
- 柔軟性のあるブートローダメモリ容量
- 高い安全性(柔軟な保護用の独立したブート施錠ビット)
- リセットベクタ選択用の独立したヒューズ
- 最適化されたページ容量([注1](#))
- 効率的なコード手法
- 効率的な読み-変更-書き(リードモディファイライト)支援

**注1:** ページはプログラミング中に使われる多数のバイトから成るフラッシュメモリの区画です([191頁の表28-7.参照](#))。このページ構成は通常動作に影響を及ぼしません。

### 27.2. 概要

ブートローダ支援はMCU自身によるプログラムコードのダウンロードとアップロード用の真の書き込み中の読み出しが可能な自己プログラミング機構を提供します。この特徴はフラッシュメモリに常駐するブートローダプログラムを使うMCUによって制御される柔軟な応用ソフトウェア更新を可能にします。ブートローダプログラムはフラッシュメモリ内にコードを書き(プログラム)、コードを読み、またはプログラムメモリからコードを読むのに、利用可能なデータインターフェースと関連する規約のどれもが使えます。ブートローダ領域内のプログラムコードはブートローダメモリを含むフラッシュメモリ全体を書く能力を持ちます。従ってブートローダは自身をも変更でき、この機能がそれ以上必要とされないなら、そのコードから自身を消去することもできます。ブートローダメモリの容量はヒューズで設定可能で、ブートローダは個別に設定可能な2組の独立したブート施錠ビットを持ちます。これは異なる保護レベルを選択する独特な柔軟性を使用者に与えます。

### 27.3. フラッシュメモリの応用領域とブートローダ領域

フラッシュメモリは応用領域とブートローダ領域の2つの主な領域で構成されます([図27-2.参照](#))。各領域の容量は[187頁の表27-7.](#)と[図27-2.](#)で示されるように`BOOTSZヒューズ`によって設定されます。これら2つの領域は個別の施錠ビットの組を持つため、異なる保護レベルを持っています。

#### 27.3.1. 応用領域

応用領域は応用コードを格納するのに使われるフラッシュメモリの領域です。応用領域用保護レベルは応用ブート施錠ビット(ブート施錠ビット0)によって選択できます([181頁の表27-2.参照](#))。応用領域から実行される時に`SPM`命令が禁止されるので、応用領域はどんなブートローダコードも決して格納し得ません。

#### 27.3.2. ブートローダ領域(BLS)

応用領域が応用コード格納用に使われるのに対して、`SPM`命令はBLSから実行する時にだけプログラミングを始められるので、ブートローダソフトウェアはBLSに格納されなければなりません。`SPM`命令はBLS自身を含む全てのフラッシュメモリをアクセスできます。ブートローダ領域用保護レベルはブートローダ施錠ビット(ブート施錠ビット1)によって選択できます([181頁の表27-3.参照](#))。

### 27.4. フラッシュメモリの書き込み中に読み出し可能な領域と不能な領域

どちらのアドレスがプログラミングされるかによって、CPUが書き込み中の読み出しを支援するか、ブートローダソフトウェアが更新中にCPUが停止されるかのどちらです。上で記述されるような`BOOTSZヒューズ`によって設定可能な2つの領域に加え、フラッシュメモリは書き込み中読み出し可能な(RWW)領域と書き込み中読み出し不能な(NRWW)領域の2つの固定領域にも分けられます。RWWとNRWW領域間の境界は[180頁の図27-1.](#)と[187頁の表27-8.](#)で与えられます。この2つの領域間の主な違いを次に示します。

- RWW領域側に配置されたページを消去または書くとき、NRWW領域はその動作中に読むことができます。
- NRWW領域側に配置されたページを消去または書くとき、その全ての動作中にCPUは停止されます。

ブートローダソフトウェア動作中、使用者ソフトウェアがRWW領域側に配置されるどのコードも決して読めないことに注意してください。「書き込み中読み出し可能領域」という記述はプログラミング(消去または書き込み)される領域としての引用で、ブートローダソフトウェアが更新中に実際に読まれる領域ではありません。

**訳補:** 上の記述はNRWW領域からRWW領域をプログラミングするという前提で、消去または書き込みを行う側ではなく、行われる側での名称が定義されていることを意味します。即ち、NRWW領域からRWW領域をプログラミングすると、NRWW領域のプログラムは通常通り動作する(即ち読める)ので、プログラミングされる側はRWW領域と名付けられ、この逆ではCPUが停止する(即ち読めない)ので、NRWW領域と名付けられているという意味です。

#### 27.4.1. RWW – 書き込み中読み出し可能領域

ポートローダソフトウェア更新がRWW領域側のページをプログラミングする場合、フラッシュメモリからコードを読むことが可能ですが、NRWW領域に配置されるコードだけです。プログラミング実行中、そのソフトウェアはRWW領域が決して読まれないことを保証しなければなりません。使用者ソフトウェアがプログラミング中に(例えば、CALL,JMP,(E)LPM系命令または割り込みによって)RWW領域側に配置されるコードを読もうとすると、そのソフトウェアは未知の状態へ行き着くかもしれません。これを避けるために割り込みは禁止またはポートローダ領域へ移動のどちらかにされるべきです。ポートローダ領域は常にNRWW領域に配置されます。RWW領域が読み出しに対して妨げられている限り、SPM命令制御/状態レジスタ(SPMCSR)のRWW領域多忙(RWWSB)ビットが論理1として読みます。プログラミングが完了した後、RWW領域に配置したコードを読む前にRWWSBはソフトウェアによって解除(0)されなければなりません。RWWSBを解除(0)する方法の詳細については188頁の「SPMCSR – SPM命令制御/状態レジスタ」をご覧ください。

#### 27.4.2. NRWW – 書き込み中読み出し不能領域

NRWW領域に配置したコードはポートローダソフトウェアがRWW領域内のページを更新する時に読みます。ポートローダコードがNRWW領域を更新するとき、全てのページ消去またはページ書き込み動作中にCPUが停止されます。

表27-1. 書き込み中読み出し可能機能

プログラミング中にZポインタで指定される領域	プログラミング中に読める領域	CPU動作	RWW機能支援
RWW領域	NRWW領域	通常動作	あり
NRWW領域	なし	停止	なし

図27-1. RWW領域とNRWW領域の関係





図27-2. 選択によるプログラム用フラッシュメモリの領域分割



注: 図内の各パラメータについては187頁の表27-7で与えられます。

## 27.5. ブートローダ施錠ビット

ブートローダ能力が必要とされないなら、フラッシュメモリ全体が応用コード用に利用可能です。ブートローダは個別に設定可能な独立した2組のブート施錠ビットを持ちます。これは異なる保護レベルを選択する独特な柔軟性を使用者に与えます。

使用者は以下を選択できます。

- MCUによって更新するソフトウェアからフラッシュメモリ全体を保護
- MCUによって更新するソフトウェアからフラッシュメモリのブートローダ領域だけを保護
- MCUによって更新するソフトウェアからフラッシュメモリの応用領域だけを保護
- フラッシュメモリ全体で更新するソフトウェアを許可

より多くの詳細については表27-2と表27-3をご覧ください。ブート施錠ビットはソフトウェアと直列または並列のプログラミング動作で設定(0)できますが、これらのビットはチップ消去指令によってのみ解除(1)できます。一般書き込み禁止(LB動作種別2)はSPM命令によるフラッシュメモリのプログラミングを許しません。同様に、試みられたなら、一般読み書き禁止(LB動作種別3)は(E)LPM命令とSPM命令による読み込みも書き込みも許しません。(訳補:一般LBは(E)LPM/SPM命令に関して無関係の意)

表27-2. 応用領域に対する保護種別 (0=プログラム、1=非プログラム)

BLB0 動作種別	BLB02	BLB01	保護種別
1	1	1	(E)LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令は応用領域に書くことを許されません。
3	0	0	SPM命令による応用領域への書き込みと、ブートローダ領域での(E)LPM命令による応用領域からの読み込みが許されません。(注)
4	0	1	ブートローダ領域での(E)LPM命令による応用領域からの読み込みが許されません。(注)

注: BLB02=0で、割り込みベクタがブートローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。

表27-3. ブートローダ領域に対する保護種別 (0=プログラム、1=非プログラム)

BLB1 動作種別	BLB12	BLB11	保護種別
1	1	1	(E)LPM, SPM命令がブートローダ領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令はブートローダ領域に書くことを許されません。
3	0	0	SPM命令によるブートローダ領域への書き込みと、応用領域での(E)LPM命令によるブートローダ領域からの読み込みが許されません。(注)
4	0	1	応用領域での(E)LPM命令によるブートローダ領域からの読み込みが許されません。(注)

注: BLB12=0で、割り込みベクタが応用領域に配置されていると、ブートローダ領域での実行時に割り込みが禁止されます。

## 27.6. ブートローダプログラムへの移行

ブートローダへの移行は応用プログラムから分岐(Jump)または呼び出し(Call)によって行います。これはUSARTやSPIインターフェース経由で受信した指令のような起点によって始められるかもしれません。代わりに、リセット後にリセットベクタがブートローダ領域開始アドレスを指示するようにブートリセット(BOOTRST)ヒューズをプログラム(0)できます。この場合、ブートローダがリセット後に開始されます。応用コードが設定された(書かれた)後、そのプログラム(ブートローダ)は応用コードの実行を始めることができます。このヒューズがMCU自身によって変更できないことに注意してください。これは一旦ブートリセットヒューズがプログラム(0)されると、リセットベクタは常にブートローダリセットを指示し、このヒューズが直列プログラミング、並列プログラミングまたはJTAGインターフェースを通してのみ変更できることを意味します。

表27-4. ブートリセットヒューズ (0=プログラム、1=非プログラム)

BOOTRST	リセット後実行開始アドレス(リセットベクタ)	
0	ブートローダリセット	ブートローダ開始アドレス(187頁の表27-7参照)
1	応用リセット	\$0000

## 27.7. 自己プログラミング中のフラッシュメモリのアドレス指定

SPM命令でのアドレス指定にZポインタが使われます。ZポインタはレジスタファイルのZH,ZLとI/O空間のRAMPZレジスタから成ります。実際に使われるビット数は実装依存です。RAMPZレジスタは64Kバイトより大きなプログラム空間の場合にだけ実装されることに注意してください。


ビット	23	22	21	20	10	18	17	16
RAMPZ (注)	-	-	-	-	-	-	-	RAMPZ0
ビット	15	14	13	12	11	10	9	8
ZH (R31)	Z15	Z14	Z13	Z12	Z11	Z10	Z9	Z8
ビット	7	6	5	4	3	2	1	0
ZL (R30)	Z7	Z6	Z5	Z4	Z3	Z2	Z1	Z0

注: ATmega1284/1284Pにのみ適用

フラッシュメモリがページで構成されるため(191頁の表28-7参照)、プログラムカウンタ(アドレスポインタ)は2つの違う領域を持つように扱われます。1つの領域は下位側ビットから成り、ページ内の語(ワード)をアドレス指定し、一方上位側ビットはそのページをアドレス指定します。これは図27-3で示されます。ページ消去とページ書き込み操作が個別にアドレス指定されることに注意してください。従ってポートローダソフトウェアはページ消去とページ書き込み操作の両方で同じページをアドレス指定することが最も重要です。一旦プログラミング操作が開始されると、このアドレスはラッチされ、Zポインタ(RAMPZ,ZH,ZL)は他の操作に使えます。

Zポインタを使わないSPM操作はポートローダ施錠ビット設定だけです。この操作でZレジスタの内容は無視され、無効です。(E)LPM命令もアドレスを格納するのにZポインタを使います。この命令はフラッシュメモリのバイト単位をアドレス指定するので、Zポインタの最下位ビット(Z0)も使われます。

図27-3. SPM操作中のフラッシュメモリのアドレス指定



注: 図内で使った各変数は187頁の表27-9で一覧されます。

PCPAGEとPCWORDは191頁の表28-7で一覧されます。

## 27.8. フラッシュメモリの自己プログラミング

プログラムメモリはページ単位形式で更新されます。ページ一時緩衝部へ格納したデータでページを書く前にそのページが消去されなければなりません。ページ一時緩衝部はSPM命令使用時毎の1語(ワード)で満たされ、この緩衝部はページ消去命令前、またはページ消去とページ書き込み操作間のどちらかで満たすことができます。

### 手段1 (ページ消去前の一時緩衝部格納)

- ページ一時緩衝部を満たしてください。
- ページ消去を実行してください。
- ページ書き込みを実行してください。

### 手段2 (ページ消去後の一時緩衝部格納)

- ページ消去を実行してください。
- ページ一時緩衝部を満たしてください。
- ページ書き込みを実行してください。

ページの一部の変更だけが必要な場合、消去前にページの残す部分は(例えばページ一時緩衝部に)保存されなければならず、その後に改めて書かれます。手段1を使う場合、初めにページを読んで必要な変更を行い、その後に変更したデータを書き戻すことを使用者ソフトウェアに許す効率的な読み-修正-書き(リード-モディファイ-ライト)機能をポートローダが提供します。手段2が使われる場合、ページが既に消去されているため、格納中の旧データを読むことができません。ページ一時緩衝部は乱順でアクセスできます。ページ消去とページ書き込み操作の両方で使われるページアドレスは同じページをアドレス指定することが非常に重要です。アセンブリ言語でのコード例については186頁の「アセンブリ言語による簡単なポートローダ例」をご覧ください。

### 27.8.1. SPM命令によるページ消去の実行

ページ消去を実行するにはZポインタにアドレスを設定してSPM命令制御/状態レジスタ(SPMCSR)に'X0000011'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。R1とR0のデータは無視されます。ページアドレスはZポインタのPCPAGEに書かれなければなりません。この操作中、Zポインタの他のビットは無視されます。

- RWW領域のページ消去：ページ消去中、NRWW領域は読みます。
- NRWW領域のページ消去：ページ消去中、CPUは停止されます。

**注：**時間手順内で割り込みが起きた場合に4周期アクセスが保証できません。非分断操作を保証するためにSPMCSRへ書く前に割り込みを禁止すべきです。

### 27.8.2. ページ一時緩衝部の設定(ページ設定)

命令語(ワード)を(ページ一時緩衝部)に書くにはZポインタにアドレス、R1:R0にデータを設定してSPMCSRに'00000001'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。ZポインタのPCWORDの内容は一時緩衝部のデータのアドレスに使われます。一時緩衝部はページ書き込み操作後、またはSPMCSRのRWWSREビット書き込みによって自動的に消去されます。システムリセット後も消去されています。一時緩衝部を消去せずに各アドレスへ複数回書くことができないことに注意してください。

SPMページ設定操作の途中でEEPROMが書かれると、設定した全データが失われます。

### 27.8.3. ページ書き込みの実行

ページ書き込みを行うにはZポインタにアドレスを設定してSPMCSRに'X0000101'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。R1とR0のデータは無視されます。ページアドレスは(Zポインタの)PCPAGEに書かれなければなりません。この操作中にZポインタの他のビットは0を書かれなければなりません。

- RWW領域のページ書き込み：ページ書き込み中、NRWW領域は読みます。
- NRWW領域のページ書き込み：ページ書き込み中、CPUは停止されます。

### 27.8.4. SPM操作可割り込みの使用法

SPM操作可割り込みが許可されると、SPMCSRのSPMENビットが解除(0)されている時にSPM操作可割り込みが継続的に発生します。これはソフトウェアでSPMCSRをポーリングする代わりにこの割り込みが使えることを意味します。SPM操作可割り込みを使うとき、割り込みが読み出しに対して防がれる時にRWW領域をアクセスするのを避けるために、割り込みベクタはブートローダ領域(BLS)へ移動されるべきです。割り込み(ベクタ)の移動法は40頁の「割り込み」で記述されます。

### 27.8.5. ブートローダ領域更新中の考慮

ブート施錠ビット11(BLB11)が非プログラム(1)にされたままとすることによって使用者がブートローダ領域に更新を許す場合、特別な注意が祓わなければなりません。ブートローダ自身への予期せぬ書き込みはブートローダ全体を不正にし得て、更にソフトウェアの更新が不可能になるかもしれません。ブートローダ自体の変更が必要ないなら、内部ソフトウェアのどんな変更からもブートローダを保護するためにブート施錠ビット11(BLB11)をプログラム(0)することが推奨されます。

### 27.8.6. 自己プログラミング中のRWW領域読み込みの防止

自己プログラミング中(ページ消去もページ書き込みも)、RWW領域は読み出しに対して常に防がれます。使用者ソフトウェアそれ自身が自己プログラミング操作中にこの領域がアドレス指定されるのを防止しなければなりません。SPMCSRのRWWSBはRWW領域が多忙である限り設定(1)されます。自己プログラミング中の割り込みベクタ表は40頁の「割り込み」で記述されるようにブートローダ領域(BLS)へ移動されるべきか、または割り込みが禁止されなければなりません。プログラミングが完了した後にRWW領域をアドレス指定する前に、使用者ソフトウェアはRWWSREの書き込みによってRWWSBを解除(0)しなければなりません。例については186頁の「アセンブリ言語による簡単なブートローダ例」をご覧ください。

### 27.8.7. SPM命令によるブートローダ施錠ビットと一般施錠ビットの設定

ブートローダ施錠ビットと一般施錠ビットを解除(0)するには希望したデータをR0に設定してSPMCSRに'X0001001'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。

ビット	7	6	5	4	3	2	1	0
R0	1	1	BLB12	BLB11	BLB02	BLB01	LB2	LB1

フラッシュメモリのアクセスに影響を及ぼすブートローダ施錠ビットの各種設定法については表27-2と表27-3をご覧ください。

R0のビット5~0が解除(0)される場合、SPMCSRでSPMENとブート施錠ビット設定(BLBSET)ビットが設定(1)された後4クロック周期内にSPM命令が実行されると、対応する施錠ビットがプログラム(0)されます。この操作中、Zポインタは関係ありませんが、将来との共通性のため、(施錠ビット読み出しに使われるのと同じ)\$0001でZポインタを設定することが推奨されます。将来との共通性のため、施錠ビット書き込み時にR0のビット7,6は1に設定することも推奨されます。施錠ビットをプログラミングするとき、この操作中に全てのフラッシュメモリは読むことができます。

### 27.8.8. SPM命令での書き込み時のEEPROM書き込みによる妨害

EEPROM書き込み動作がフラッシュメモリへの全ソフトウェアプログラミングを妨げることに注意してください。ソフトウェアからのヒューズと施錠ビット読み出しもEEPROM書き込み動作中、妨げられます。使用者はEEPROM制御レジスタ(EECR)のEEPROMプログラム許可(EEPE)ビットを検査し、SPM命令制御/状態レジスタ(SPMCSR)へ書く前にこのビットが解除(0)されているのを確認することが推奨されます。

### 27.8.9. ソフトウェアからのヒューズビットと施錠ビットの読み出し

ソフトウェアからヒューズと施錠ビットの両方を読むことが可能です。施錠ビットを読むにはZポインタに\$0001を設定してSPMCSRのSPMENとポート施錠ビット設定(BLBSET)ビットを設定(1)してください。SPMENとBLBSETビットがSPMCSRに設定された後3 CPU周期内にLPM命令が実行されると、施錠ビットの値が転送先レジスタに格納されます。SPMENとBLBSETビットは施錠ビット読み出しの完了で、または3 CPU周期内にLPM命令が実行されないか、または4 CPU周期内にSPM命令が実行されない場合、自動的に解除(0)されます。SPMENとBLBSETビットが解除(0)されると、LPMは命令一式手引書で記述されるように動作します。

ビット	7	6	5	4	3	2	1	0
Rd	-	-	BLB12	BLB11	BLB02	BLB01	LB2	LB1

ヒューズ下位ビットを読む手順は上記の施錠ビット読み出しと同様です。ヒューズ下位ビットを読み出すにはZポインタに\$0000を設定してSPM CSRのSPMENとBLBSETビットを設定(1)してください。SPMENとBLBSETビットがSPMCSRに設定された後3 CPU周期内にLPM命令が実行されると、以下で示されるようにヒューズ下位ビット(FLB)の値が転送先レジスタに格納されます。ヒューズ下位ビットの配置と詳細な記述については190頁の表28-5.を参照してください。

ビット	7	6	5	4	3	2	1	0
Rd	FLB7	FLB6	FLB5	FLB4	FLB3	FLB2	FLB1	FLB0

同様に、ヒューズ上位ビットを読むにはZポインタに\$0003を設定してください。SPMENとBLBSETビットがSPMCSRで設定(1)された後3周期内にLPM命令が実行されると、以下で示されるようにヒューズ上位ビット(FHB)の値が転送先レジスタに格納されます。ヒューズ上位ビットの配置と詳細な記述については190頁の表28-4.を参照してください。

ビット	7	6	5	4	3	2	1	0
Rd	FHB7	FHB6	FHB5	FHB4	FHB3	FHB2	FHB1	FHB0

拡張ヒューズビットを読む時はZポインタに\$0002を設定してください。SPMENとBLBSETビットがSPMCSRで設定(1)された後3周期内にLPM命令が実行されると、以下で示されるように拡張ヒューズビット(EBF)の値が転送先レジスタに格納されます。拡張ヒューズビットの配置と詳細な記述については190頁の表28-3.を参照してください。

ビット	7	6	5	4	3	2	1	0
Rd	-	-	-	-	-	EBF2	EBF1	EBF0

プログラム(0)されたヒューズと施錠ビットは0として読みます。非プログラム(1)にされたヒューズと施錠ビットは1として読みます。

### 27.8.10. ソフトウェアからの識票列読み出し

ソフトウェアから識票列を読むには表27-5.で与えられる識票バイトアドレスをZポインタに設定し、SPMCSRのSPMENと識票列読み出し(SIGRD)ビットを設定(1)してください。SPMENとSIGRDビットがSPMCSRに設定された後3 CPU周期内にLPM命令が実行されると、識票バイト値が転送先レジスタに格納されます。SPMENとSIGRDビットは識票バイト読み出しの完了、または3 CPU周期内にLPM命令が実行されない場合、自動的に解除(0)されます。SPMENとSIGRDビットが解除(0)されると、LPMはAVR命令一式説明で記述されるように動作します。

表27-5. 識票列アドレステーブル

識票バイト	Zポインタアドレス
デバイス識票バイト1	\$0000
デバイス識票バイト2	\$0002
デバイス識票バイト3	\$0004
RC発振器校正值	\$0001

注: 他の全てのアドレスは将来の使用に対して予約されています。

### 27.8.11. フラッシュメモリデータ化けの防止

低VCCの期間中、CPUとフラッシュメモリの正しい動作に対して供給電圧が低すぎるためにフラッシュメモリのプログラムが不正にされ得ます。これらの問題はフラッシュメモリを使う基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

フラッシュメモリのプログラム化けは電圧が低すぎる時の2つの状態によって起こされます。1つ目としてフラッシュメモリへの通常の書き込み手順は正しく動作するための最低電圧が必要です。2つ目として供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。

フラッシュメモリ化けは次の推奨設計によって容易に避けられます(1つは必須)。

- そのシステムでポートローダ更新が必要ない場合、どんなポートローダソフトウェア更新をも防ぐためにポートローダ施錠ビットをプログラム(0)してください。
- 不十分な供給電源電圧の期間中、AVR RESETを活性(Low)に保ってください。これは動作電圧が検出電圧と一致するなら、内部低電圧検出器(BOD)を許可することによって行えます。そうでなければ外部低VCCリセット保護回路が使えます。書き込み操作進行中にリセットが起こると、その書き込み動作は供給電源電圧が充分であれば完了されます。
- 低VCCの期間中、AVRコアを<sup>アスタリスク</sup>ワーウン休止動作に保ってください。これはCPUが命令の復号と実行を試みるのを防ぎ、SPMCSR 従ってフラッシュメモリを予期せぬ書き込みから効果的に保護します。

### 27.8.12. SPM命令使用時のフラッシュメモリ用プログラミング(書き込み)時間

校正された内蔵RC発振器がフラッシュメモリアクセス時間に使われます。表27-6はCPUからのフラッシュメモリアクセスに対する代表的なプログラミング時間を示します。

表27-6. SPM命令によるフラッシュメモリのプログラミング時間

項目	最小	最大
SPM命令によるフラッシュ書き込み(ページ消去、ページ書き込み、施錠ビット書き込み)	3.7ms	4.5ms

注: 最小と最大の時間は(項目)の個別操作毎に対してです。

### 27.8.13. アセンブリ言語による簡単なポートローダ例

このルーチンはRAMからフラッシュメモリへ1ページのデータを書きます。RAM内の最初のデータ位置はYレジスタによって指示され、フラッシュメモリ内の最初のデータ位置はZレジスタによって指示されます。異常処理は含まれません。このルーチン(少なくともSPMJサブルーチン)はポートローダ領域側に配置されなければなりません。NRWW領域側のコードだけが自己プログラミング(ページ消去とページ書き込み)中に読みます。使用レジスタはR0,R1,TMP,CNTL,CNTH,SPMCで、レジスタの保存と復帰はこのルーチン内に含まれず、使用レジスタはコード量を犠牲にすれば最適化できます。割り込み表がポートローダ領域に移動されるか、割り込みが禁止されるかのどちらかが前提です。

ページ内データが256バイト以下の場合は計数器上位が不要になります。また関連する命令も変更になります。これらの部分を赤字で示します(訳注:本行は以下のプログラム補正に対応して追加しました)。

ラベル	命令	注釈
	. EQU PGSZB = PAGESIZE*2	; PGSZBはページ内のバイト数です。(PAGESIZEはワード数)
	. ORG SMALLBOOTSTART	;
WRPG:	LDI SPMC, (1<<PGERS)+(1<<SPMEN)	; [ページ消去]
	CALL SPMJ	; ページ消去SPMCSR値を取得
	LDI SPMC, (1<<RWWSRE)+(1<<SPMEN)	; [RWW領域読み出し再許可]
	CALL SPMJ	; RWW領域読み出し許可SPMCSR値を取得
	LDI CNTL, LOW(PGSZB)	; RWW領域読み出し許可
	LDI CNTH, HIGH(PGSZB)	; [RAMからフラッシュページ一時緩衝部へ転送]
WLP:	LD R0, Y+	; バイト計数器を初期化
	LD R1, Y+	; (削除)
	LDI SPMC, (1<<SPMEN)	; RAM上の下位データを取得(ポインタ進行)
	CALL SPMJ	; RAM上の上位データを取得(ポインタ進行)
	ADIW ZH:ZL, 2	; ページ一時緩衝部書き込みSPMCSR値を取得
	SBIW CNTH:CNTL, 2	; 対応語(ワード)データをページ一時緩衝部に設定
	BRNE WLP	; ページ一時緩衝部ポインタ進行
	SUBI ZL, LOW(PGSZB)	; 計数器を減数(SUBI)
	SBCI ZH, HIGH(PGSZB)	; 指定バイト数分繰り返す
	LDI SPMC, (1<<PGWRT)+(1<<SPMEN)	; [ページ書き込み]
	CALL SPMJ	; ページ一時緩衝部先頭にポインタを復帰
	LDI SPMC, (1<<RWWSRE)+(1<<SPMEN)	; (削除)
	CALL SPMJ	; フラッシュ書き込みSPMCSR値を取得
	LDI CNTL, LOW(PGSZB)	; フラッシュメモリページ書き込み
	LDI CNTH, HIGH(PGSZB)	; [RWW領域読み出し再許可]
RLP:	SUBI YL, LOW(PGSZB)	; RWW領域読み出し許可SPMCSR値を取得
	SBCI YH, HIGH(PGSZB)	; RWW領域読み出し許可
	LPM R0, Z+	; [読み戻し照合(任意)]
	LD R1, Y+	; バイト計数器を初期化
	CPSE R0, R1	; (削除)
	JMP ERROR	; RAMデータ先頭にポインタを復帰
;	SBIW CNTH:CNTL, 1	; フラッシュメモリから1バイト取得(ポインタ進行)
;	BRNE RLP	; RAMから1バイトデータを取得(ポインタ進行)
RTN:	IN TMP, SPMCSR	; 値一致でスキップ
	SBRS TMP, RWWSB	; 不一致で異常処理へ
;	RET	
	LDI SPMC, (1<<RWWSRE)+(1<<SPMEN)	
	CALL SPMJ	
	RJMP RTN	
SPMJ:	IN TMP, SPMCSR	; 計数器を減数(SUBI)
	SBRC TMP, SPMEN	; 指定バイト数分繰り返す
	RJMP SPMJ	; [RWW領域へ復帰]
;	IN TMP, SREG	; SPM命令制御/状態レジスタ値を取得
WAIT:	CLI	; RWW領域多忙でスキップ
	SBIC EECR, EEWE	; 準備可で呼び出し元へ復帰
	RJMP WAIT	; [RWW領域読み出し再許可]
;	OUT SPMCSR, SPMC	; RWW領域読み出し許可SPMCSR値を取得
	SPM	; RWW領域読み出し許可
	OUT SREG, TMP	; RWW領域準備可まで待機へ
	RET	; [SPM命令実行サブルーチン]
		; SPM命令制御/状態レジスタ値を取得
		; 操作可能(直前のSPM完了)でスキップ
		; 操作可まで待機
		; ステータスレジスタ値を保存
		; 全割り込み禁止
		; EEPROM書き込み中以外でスキップ
		; EEPROM書き込み完了まで待機
		; SPM動作指定
		; 対応SPM動作実行
		; ステータスレジスタ値を復帰
		; 呼び出し元へ復帰

### 27.8.14. ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284P用ポートローダのパラメータ

自己プログラミングの記述で使ったパラメータは表27-7.~9.で与えられます。

表27-7. 応用領域とポートローダ領域の分割設定 (上段からATmega164xx,ATmega324xx,ATmega644xx,ATmega1284x)

BOOTSZ1	BOOTSZ0	ポートローダ領域		応用プログラム領域	アドレス範囲	
		容量(ワード)	ページ数		ポートローダプログラム領域	ポートリセットアドレス
1	1	128	2	\$0000～\$1F7F	\$1F80～\$1FFF	\$1F80
		256	4	\$0000～\$3EFF	\$3F00～\$3FFF	\$3F00
		512	4	\$0000～\$7DFF	\$7E00～\$7FFF	\$7E00
		512	4	\$0000～\$FDFF	\$FE00～\$FFFF	\$FE00
1	0	256	4	\$0000～\$1EFF	\$1F00～\$1FFF	\$1F00
		512	8	\$0000～\$3DFF	\$3E00～\$3FFF	\$3E00
		1024	8	\$0000～\$7BFF	\$7C00～\$7FFF	\$7C00
		1024	8	\$0000～\$FBFF	\$FC00～\$FFFF	\$FC00
0	1	512	8	\$0000～\$1DFF	\$1E00～\$1FFF	\$1E00
		1024	16	\$0000～\$3BFF	\$3C00～\$3FFF	\$3C00
		2048	16	\$0000～\$77FF	\$7800～\$7FFF	\$7800
		2048	16	\$0000～\$F7FF	\$F800～\$FFFF	\$F800
0	0	1024	16	\$0000～\$1BFF	\$1C00～\$1FFF	\$1C00
		2048	32	\$0000～\$37FF	\$3800～\$3FFF	\$3800
		4096	32	\$0000～\$6FFF	\$7000～\$7FFF	\$7000
		4096	32	\$0000～\$EFFF	\$F000～\$FFFF	\$F000

注: 各種BOOTSZヒューズ設定は図27-2.で示されます。

表27-8. RWW領域とNRWW領域の範囲 (上段からATmega164xx,ATmega324xx,ATmega644xx,ATmega1284x)

領域	ページ数	アドレス範囲
書き込み中読み出し可能(RWW)領域	112	\$0000～\$1BFF
	224	\$0000～\$37FF
	224	\$0000～\$6FFF
	480	\$0000～\$EFFF
書き込み中読み出し不能(NRWW)領域	16	\$1C00～\$1FFF
	32	\$3800～\$3FFF
	32	\$7000～\$7FFF
	32	\$F000～\$FFFF

注: これら2つの領域についての詳細に関しては180頁の「RWW - 書き込み中読み出し可能領域」と「NRWW - 書き込み中読み出し不能領域」をご覧ください。

表27-9. 図27-3.で使った各変数説明とZポインタの配置 (上段からATmega164xx,ATmega324xx,ATmega644xx,ATmega1284x)

変数名	対応値		意味(注1)
	PC	Zポインタ(注2)	
PCMSB	PC12		(プログラムカウンタは13ビット、PC12～0)
	PC13		(プログラムカウンタは14ビット、PC13～0)
	PC14		(プログラムカウンタは15ビット、PC14～0)
	PC15		(プログラムカウンタは16ビット、PC15～0)
PAGEMSB	PC5		1ページ内に使われる (ページ内の64語には6ビットPC5～0が必要)
	PC5		語(ワード)アドレスの最上位ビット。 (ページ内の64語には6ビットPC5～0が必要)
	PC6		(ページ内の128語には7ビットPC6～0が必要)
	PC6		(ページ内の128語には7ビットPC6～0が必要)
ZPCMSB		Z13	PCMSBに配置される(対応する)Zレジスタ内のビット。
		Z14	(Z0が使われないため、ZPCMSB=PCMSB+1)
		Z15	
		Z16	
ZPAGEMSB		Z6	PAGEMSBに配置される(対応する)Zレジスタ内のビット。
		Z6	(Z0が使われないため、ZPAGEMSB=PAGEMSB+1)
		Z7	
		Z7	
PCPAGE	PC12～6	Z13～7	プログラムカウンタページアドレス: ページ消去とページ書き込み用のページ選択
	PC13～6	Z14～7	
	PC14～7	Z15～8	
	PC15～7	Z16～8	
PCWORD	PC5～0	Z6～1	プログラムカウンタ語(ワード)アドレス: 一時緩衝部格納用語(ワード)選択
	PC5～0	Z6～1	(ページ書き込み操作中は0でなければなりません。)
	PC6～0	Z7～1	
	PC6～0	Z7～1	

注1: Z0: 全てのSPM命令に対して0であるべきで、(E)LPM命令に対するバイト選択です。

注2: 自己プログラミング中のZポインタの使用についての詳細に関しては182頁の「自己プログラミング中のフラッシュメモリのアドレス指定」をご覧ください。

(訳注) 原書の表26-7.~18.は表27-7.~9.として纏めました。

## 27.9. ブートローダ用レジスタ

### 27.9.1. SPMCSR – SPM命令制御/状態レジスタ (Store Program Memory Control and Status Register)

このレジスタはブートローダ動作を制御するために必要とされる制御ビットを含みます。

ビット	7	6	5	4	3	2	1	0	SPMCSR
\$37 (\$57)	SPMIE	RWWSB	SIGRD	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	SPMCSR
Read/Write	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

- ビット7 – SPMIE : SPM操作可割り込み許可 (SPM Interrupt Enable)

SPMIEビットが1を書かれ、[ステータスレジスタ\(SREG\)の全割り込み許可\(I\)ビット](#)が設定(1)されているなら、SPM操作可割り込みが許可されます。SPM操作可割り込みはSPMCSRのSPM操作許可(SPMEN)ビットが解除(0)されている限り実行されます。

- ビット6 – RWWSB : RWW領域多忙 (Read-While-Write Section Busy)

RWW領域に自己プログラミング(ページ消去またはページ書き込み)操作が開始されると、RWWSBがハードウェアによって設定(1)されます。RWWSBビットが設定(1)されると、RWW領域はアクセスできません。自己プログラミングが完了された後にRWWSREビットが1を書かれると、このRWWSBビットは解除(0)されます。同様に、ページ設定操作が開始されると、RWWSBビットは自動的に解除(0)されます。

- ビット5 – SIGRD : 識票列読み出し (Signature Row Read)

このビットがSPMENと同時に1を書かれると、次の3クロック周期内のLPM命令は識票列からバイトを転送先レジスタに読みます。詳細については[184頁の「ソフトウェアからの識票列読み出し」](#)をご覧ください。SIGRDとSPMENが設定(1)された後の4クロック周期内のSPM命令は無効です。この操作は将来の使用に対して予約されており、使われるべきではありません。

- ビット4 – RWWSRE : RWW領域読み出し許可 (Read-While-Write Section Read Enable)

RWW領域にプログラミング(ページ消去またはページ書き込み)すると、RWW領域は(RWWSBがハードウェアによって設定(1)され)読み出しに対して防がれます。RWW領域を再許可するために使用者ソフトウェアはプログラミングが完了(SPMENが解除(0))されるまで待たねばなりません。その後、RWWSREビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令がRWW領域を再許可します。ページ消去またはページ書き込みでフラッシュメモリが多忙(SPMEN=1)の間、RWW領域は再許可できません。フラッシュメモリが設定されている間にRWWSREビットが書かれると、フラッシュメモリ設定操作は失敗し、設定したデータが失われます。

- ビット3 – BLBSET : ブート施錠ビット設定 (Boot Lock Bits Set)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令はR0のデータに従ったブート施錠ビットを設定します。R1のデータとZポインタのアドレスは無視されます。BLBSETビットは施錠ビットの設定完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。

SPMCSRでBLBSETとSPMENが設定(1)された後の3クロック周期内のLPM命令は(ZポインタのZ0によって)ヒューズビットまたは施錠ビットのどちらかを転送先レジスタに読みます。詳細については[184頁の「ソフトウェアからのヒューズビットと施錠ビットの読み出し」](#)をご覧ください。

- ビット2 – PGWRT : ページ書き込み (Page Write)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令は一時緩衝部に格納したデータでページ書き込みを実行します。ページアドレスはZポインタの上位部から取得されます。R1とR0のデータは無視されます。PGWRTビットはページ書き込みの完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ページ全体の書き込み動作中にCPUは停止されます。

- ビット1 – PGERS : ページ消去 (Page Erase)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令はページ消去を実行します。ページアドレスはZポインタの上位部から取得されます。R1とR0のデータは無視されます。PGERSビットはページ消去の完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ページ全体の消去中にCPUは停止されます。

- ビット0 – SPMEN : SPM操作許可 (Store Program Memory Enable)

このビットは次の4クロック周期間のSPM命令を許可します。このビットがRWWSRE, BLBSET, PGWRT, PGERSのどれかと共に1を書かれると、続くSPM命令は特別な意味を持ちます(上の記述をご覧ください)。SPMENだけが書かれると、続くSPM命令はZポインタによってアドレス指定したページ一時緩衝部へR1:R0の値を格納します。Zレジスタの最下位ビットは無視されます。SPMENビットはSPM命令の完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。ページ消去とページ書き込み中、SPMENビットはその動作が完了されるまで1に留まります。

下位6ビットに100001, 010001, 001001, 000101, 000011, 000001以外のどんな組み合わせを書いても無効です。

**注:** 常に1つのSPM命令だけが活動すべきです。

## 28. メモリ プログラミング

### 28.1. プログラム メモリとデータ メモリ用施錠ビット

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは非プログラム(1)のままか、または表28-2で一覧される付加機能を得るためにプログラム(0)できる6つの施錠ビットを提供します。この施錠ビットはチップ消去指令でのみ1に消去できます。

表28-1. 施錠ビット バイトの内容

名称	ビット番号	意味	既定値 (注)
-	7		1 (非プログラム)
-	6		1 (非プログラム)
BLB12	5	ポートローダ領域に対する保護用ポート施錠ビット	1 (非プログラム)
BLB11	4		1 (非プログラム)
BLB02	3		1 (非プログラム)
BLB01	2	応用領域に対する保護用ポート施錠ビット	1 (非プログラム)
LB2	1		1 (非プログラム)
LB1	0	フラッシュとEEPROMメモリに対する一般保護用施錠ビット	1 (非プログラム)

注: 0はプログラム、1は非プログラムを意味します。

表28-2. 施錠ビットの保護種別

メモリ施錠ビット			保護種別
LB 種別	LB2	LB1	直列、並列、またはJTAG経由プログラミングに対する保護
1	1	1	メモリ施錠機能は機能しません。
2	1	0	フラッシュ、EEPROMの更なるプログラミング(書き込み)が禁止されます。ヒューズビットが固定されます。(注1)
3	0	0	フラッシュ、EEPROMの更なるプログラミング(書き込み)と照合(読み出し)が禁止されます。ヒューズビットとポート施錠ビットが固定されます。(注1)
LB0 種別	BLB02	BLB01	フラッシュメモリの応用プログラム領域に対する保護
1	1	1	(E)LPM、SPM命令が応用領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令は応用領域に書くことを許されません。
3	0	0	SPM命令による応用領域への書き込みと、ポートローダ領域での(E)LPM命令による応用領域からの読み込みが許されません。(注2)
4	0	1	ポートローダ領域での(E)LPM命令による応用領域からの読み込みが許されません。(注2)
LB1 種別	BLB12	BLB11	フラッシュメモリのポートローダプログラム領域に対する保護
1	1	1	(E)LPM、SPM命令がポートローダ領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令はポートローダ領域に書くことを許されません。
3	0	0	SPM命令によるポートローダ領域への書き込みと、応用領域での(E)LPM命令によるポートローダ領域からの読み込みが許されません。(注3)
4	0	1	応用領域での(E)LPM命令によるポートローダ領域からの読み込みが許されません。(注3)

注: 0はプログラム、1は非プログラムを意味します。

注1: 施錠ビットを書く前にヒューズビットとポート施錠ビットを書いてください。

注2: BLB02=0で、割り込みベクタがポートローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。

注3: BLB12=0で、割り込みベクタが応用領域に配置されていると、ポートローダ領域での実行時に割り込みが禁止されます。

## 28.2. ヒューズ ビット

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは3つのヒューズ バイトを持ちます。表28-3.～5.は全てのヒューズの概略機能とヒューズ バイト内でどのように配置されるかを示します。ヒューズはプログラムされると、論理0として読まれることに注意してください。

表28-3. 拡張ヒューズ バイト一覧

名称	ビット	意味	既定値
-	7		1 (非プログラム)
-	6		1 (非プログラム)
-	5		1 (非プログラム)
-	4		1 (非プログラム)
-	3		1 (非プログラム)
BODEVEL2	2		1 (非プログラム)
BODEVEL1	1	低電圧検出(BOD)リセットの制御と検出電圧選択。 (注1)	1 (非プログラム)
BODEVEL0	0		1 (非プログラム)

注1: BODEVELヒューズの符号化については214頁の「システムとリセットの特性」をご覧ください。

表28-4. ヒューズ上位バイト一覧

名称	ビット	意味	既定値
OCDEN (注4)	7	内蔵デバッグ機能(OCD)許可。	1 (非プログラム) OCD禁止
JTAGEN (注5)	6	JTAGインターフェース許可。	0 (プログラム) JTAG許可
SPIEN (注1)	5	直列プログラミング許可。	0 (プログラム) 直列プログラミング許可
WDTON (注3)	4	ウォッチドッグ タイマ常時有効。	1 (非プログラム) WDTはWDTCRで許可
EESAVE	3	チップ消去からEEPROM内容を保護。	1 (非プログラム) EEPROMは未保護
BOOTSZ1	2	ポートローダ容量選択。(表27-7.参照) (注2)	0 (プログラム)
BOOTSZ0	1		0 (プログラム)
BOOTRST	0	リセットベクタ(応用領域またはポートローダ領域)選択。	1 (非プログラム) 応用領域

注1: SPIENヒューズは直列プログラミングでアクセスできません。

注2: BOOTSZ1,0既定値は最大ポートローダ容量になります。187頁の表27-7.をご覧ください。

注3: 詳細については39頁の「WDTCR - ウォッチドッグ タイマ制御レジスタ」をご覧ください。

注4: 施錠ビットやJTAGENヒューズの設定に拘らず、OCDENヒューズがプログラム(0)された製品の出荷は決してありません。プログラム(0)されたOCDENヒューズは全休止形態でクロック系の一部を許可します。これは消費電力の増加になってしまいます。

注5: JTAGインターフェースが未接続のままにされる場合、JTAGENヒューズは可能ならば禁止されるべきです。これはJTAGインターフェースのTDOピンの静止時電流を避けるためです。

表28-5. ヒューズ下位バイト一覧

名称	ビット	意味	既定値
CKDIV8 (注4)	7	システム クロック 8分周選択。	0 (プログラム) 8分周
CKOUT (注3)	6	システム クロック出力許可。	1 (非プログラム) 不許可
SUT1	5	起動時間選択。 (注1)	1 (非プログラム)
SUT0	4		0 (プログラム)
CKSEL3	3	クロック種別選択。 (注2)	0 (プログラム)
CKSEL2	2		0 (プログラム)
CKSEL1	1		1 (非プログラム)
CKSEL0	0		0 (プログラム)

注1: SUT1,0の既定値は指定クロック元に対する最大起動時間になります。既定クロック元に関しては26頁の表9-11.をご覧ください。

注2: CKSEL3～0の既定設定は8MHz校正付き内蔵RC発振器になります。詳細については22頁の表9-1.をご覧ください。

注3: CKOUTはポートB1に出力することをシステム クロックに許します。詳細については27頁の「クロック出力緩衝部」をご覧ください。

注4: 詳細については27頁の「システム クロック前置分周器」をご覧ください。

ヒューズ ビットの状態はチップ消去によって影響されません。施錠ビット1(LB1)がプログラム(0)されると、ヒューズ ビットが固定されることに注意してください。施錠ビットをプログラム(0)する前にヒューズ ビットをプログラミング(書き込み)してください。

### 28.2.1. ヒューズのラッチ

ヒューズ値はデバイスがプログラミング動作へ移行する時にラッチされ、ヒューズ値の変更はデバイスがプログラミング動作を去るまで無効です。これは一旦プログラム(0)されると直ぐに効果があるEESAVEヒューズには適用されません。ヒューズは通常動作での電源投入でもラッチされます。

### 28.3. 識票バイト

全てのAVRマイクロコントローラはデバイスを識別する3バイトの識票符号を持っています。この符号は直列と並列の両プログラミング動作で、またデバイスが施錠されていても読みます。この3バイトは分離された空間に存在します。ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284P用の識票バイトは表28-6で与えられます。

表28-6. デバイスとJTAGの識別番号(ID)

部品番号	識票バイト アドレス			JTAG	
	\$0000	\$0001	\$0002	部品番号	製造者ID
ATmega164A	\$1E	\$94	\$0F	\$940A	\$01F
ATmega164PA	\$1E	\$94	\$0A	\$940A	\$01F
ATmega324A	\$1E	\$95	\$15	\$9511	\$01F
ATmega324PA	\$1E	\$95	\$11	\$9511	\$01F
ATmega644A	\$1E	\$96	\$09	\$960A	\$01F
ATmega644PA	\$1E	\$96	\$0A	\$960A	\$01F
ATmega1284	\$1E	\$97	\$06	\$9705	\$01F
ATmega1284P	\$1E	\$97	\$05	\$9705	\$01F

### 28.4. 校正バイト

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pは内蔵RC発振器用に1バイトの校正值を持っています。このバイトは識票アドレス空間でアドレス\$0000の上位バイトにあります。リセット中、校正付き内蔵RC発振器の正しい周波数を保証するために、このバイトが発振校正(OSCCAL)レジスタへ自動的に書かれます。

### 28.5. ページ容量

表28-7. フラッシュメモリのページ数とページの語数

デバイス	全容量	ページ容量	PCWORD	ページ数	PCPAGE	PCMSB
ATmega164A/164PA	8K語(16Kバイト)	64語	PC5~0	128	PC12~6	12
ATmega324A/324PA	16K語(32Kバイト)	64語	PC5~0	256	PC13~6	13
ATmega644A/644PA	32K語(64Kバイト)	128語	PC6~0	256	PC14~7	14
ATmega1284/1284P	64K語(128Kバイト)	128語	PC6~0	512	PC15~7	15

表28-8. EEPROMメモリのページ数とページの語数

デバイス	全容量	ページ容量	PCWORD	ページ数	PCPAGE	EEAMSB
ATmega164A/164PA	512バイト	4バイト	EEA1~0	128	EEA8~2	8
ATmega324A/324PA	1Kバイト	4バイト	EEA1~0	256	EEA9~2	9
ATmega644A/644PA	2Kバイト	8バイト	EEA2~0	256	EEA10~3	10
ATmega1284/1284P	4Kバイト	8バイト	EEA2~0	512	EEA11~3	11

## 28.6. 並列プログラミング

この項はATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pのプログラム用フラッシュメモリ、データ用EEPROM、メモリの施錠ビット、ヒューズビットの並列プログラミングと照合の方法を記述します。特記事項を除いて、パルス幅は最低250nsと仮定されます。


### 28.6.1. 信号名

本項でATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pのいくつかのピンは並列プログラミング中の機能を表す信号名で参照されます。**図28-1**と**表28-9**をご覧ください。後続の表で示されないピンはピン名によって参照されます。

XAOとXA1ピンはXTAL1ピンが正パルスを与える時に実行される動作を決めます。このビット符号化は**表28-12**で示されます。

$\overline{WR}$ または $\overline{OE}$ パルス送出時、設定された指令が決める動作が実行されます。各種指令は**表28-13**で示されます。

図28-1. 並列プログラミング構成図



注: 未使用ピンは浮き状態のままにすべきです。

表28-9. 信号名とピン名の関係

信号名	ピン名	入出力	機能	
RDY/BSY	PD1	出力	0(Low): 多忙(プログラミング中)	1(High): 準備可(指令受付可)
$\overline{OE}$	PD2	入力	出力許可(負論理)	
$\overline{WR}$	PD3	入力	書き込みパルス(負論理)	
BS1	PD4	入力	バイト選択1(表28-10参照)	
XA0	PD5	入力	XTAL動作ビット0	
XA1	PD6	入力	XTAL動作ビット1	
PAGE1	PD7	入力	プログラムメモリとEEPROMデータをページ一時緩衝部に設定	
BS2	PA0	入力	バイト選択2(表28-10参照)	
DATA	PB7~0	入出力	双方向データバス( $OE=Low$ 時出力)	

表28-10. BS2とBS1の符号化(機能)

BS2	1	1	0	0
BS1	1	0	1	0
フラッシュ/EEPROMアドレス設定	(予約)	拡張上位バイト	上位バイト	下位バイト
フラッシュメモリデータ設定/読み出し	(予約)	(予約)	上位バイト	下位バイト
ヒューズ書き込み	(予約)	拡張ヒューズバイト	ヒューズ上位バイト	ヒューズ下位バイト
ヒューズ/施錠ビット読み出し	ヒューズ上位バイト	拡張ヒューズバイト	施錠ビット	ヒューズ下位バイト

表28-11. プログラミング動作移行時ピン値

ピン名	シンボル	値
PAGE1	Prog_enable[3]	0
XA1	Prog_enable[2]	0
XA0	Prog_enable[1]	0
BS1	Prog_enable[0]	0

表28-12. XA0とXA1の符号化(機能)

XTAL1パルス時の動作			
0	0	0	フラッシュまたはEEPROMのアドレス設定(上位/下位はBS1で指定)
0	1	0	データ設定(フラッシュの上位/下位はBS1で指定)
1	0	0	指令設定
1	1	0	アトドル(動作なし)

表28-13. 指令バイトのビット符号化

指令バイト	指令の機能	指令バイト	指令の機能
\$80 (1000 0000)	チップ消去	\$08 (0000 1000)	識票バイト、校正バイト読み出し
\$40 (0100 0000)	ヒューズ ビット書き込み	\$04 (0000 0100)	ヒューズ ビット、施錠ビット読み出し
\$20 (0010 0000)	施錠ビット書き込み	\$02 (0000 0010)	フラッシュ メモリ読み出し
\$10 (0001 0000)	フラッシュ メモリ書き込み	\$03 (0000 0011)	EEPROM読み出し
\$11 (0001 0001)	EEPROM書き込み		

## 28.7. 並列プログラミング手順

### 28.7.1. 並列プログラミング動作への移行

次に示す方法がデバイスを(高電圧)並列プログラミング動作にします。

- ① VCCとGND間に4.5～5.5Vを印加します。
- ②  $\overline{\text{RESET}}$ をLow(0)にし、XTAL1を少なくとも6回、交互に(High/Low)切り替えます。
- ③ 192頁の表28-11.で一覧されるProg\_enableピンを全てLow(0)に設定し、最低100ns待ちます。
- ④  $\overline{\text{RESET}}$ に11.5～12.5Vを印加します。+12Vが $\overline{\text{RESET}}$ に印加されてしまった後100ns以内のProg\_enableピンのどんな動きも、デバイスのプログラミング動作への移行を失敗させます。
- ⑤ 新規指令送出前に少なくとも50μs間待ちます。

### 28.7.2. 効率的なプログラミングへの考慮

設定した指令とアドレスはプログラミング中、維持されます。効率的なプログラミングを行うために次を考慮すべきです。

- 複数のメモリ領域を読み書きする時に指令設定は一度だけ必要です。
- チップ消去後のフラッシュ メモリと(EESAVEヒューズ)がプログラム(0)されている場合を除き)EEPROM全体の内容は\$FFなので、値が\$FFのデータ書き込みを飛ばします。
- アドレス上位バイトはフラッシュ メモリで新規256語(ワード)枠、EEPROMで新規256バイト枠の読み書き前に一度だけ必要です。この考慮は識票バイト読み出しにも適用されます。

### 28.7.3. チップ消去

チップ消去はフラッシュ メモリ、EEPROM(注1)、施錠ビットを消去します。施錠ビットはプログラム メモリが完全に消去されてしまうまでリセット(消去)されません。ヒューズ ビットは変更されません。チップ消去はフラッシュ メモリやEEPROMが再書き込みされる前に実行されなければなりません。

注1: EESAVEヒューズがプログラム(0)されていると、EEPROMはチップ消去中、保護されます。

「チップ消去」指令設定

- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- ② BS1をLow(0)に設定します。
- ③ DATAを\$80(1000 0000)に設定します。これはチップ消去指令です。
- ④ XTAL1に正パルスを与えます。これはチップ消去指令を設定します。
- ⑤ WRに負パルスを与えます。これはチップ消去を開始します。RDY/BSYがLow(0)になります。
- ⑥ 次の指令を設定する前にRDY/BSYがHigh(1)になるまで待ちます。

#### 28.7.4. フラッシュメモリ書き込み (次頁の図28-3.タイミングを参照) (訳注:原書の存在しない拡張アドレス記述を削除)

フラッシュメモリはページで構成されます(191頁の表28-7参照)。フラッシュメモリへ書く時にプログラムデータはページ緩衝部にラッ奇されます。これは同時に書かれることをプログラムデータの1ページに許します。次の手順は完全なフラッシュメモリの書き込み方法を記述します。

##### A. 「フラッシュメモリ書き込み」指令設定

- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- ② BS1をLow(0)に設定します。
- ③ DATAを\$10(0001 0000)に設定します。これはフラッシュメモリ書き込み指令です。
- ④ XTAL1に正パルスを与えます。これはフラッシュメモリ書き込み指令を設定します。

##### B. アドレス下位バイト設定

- ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
- ② BS1をLow(0)に設定します。これは下位アドレス(バイト)を選択します。
- ③ DATAにアドレス下位バイト(\$00～\$FF)を設定します。
- ④ XTAL1に正パルスを与えます。これはアドレス下位バイトを設定します。

##### C. データ下位バイト設定

- ① XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
- ② DATAにデータ下位バイト(\$00～\$FF)を設定します。
- ③ XTAL1に正パルスを与えます。これはデータ下位バイトを設定します。

##### D. データ上位バイト設定

- ① BS1をHigh(1)に設定します。これは上位バイトを選択します。
- ② XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
- ③ DATAにデータ上位バイト(\$00～\$FF)を設定します。
- ④ XTAL1に正パルスを与えます。これはデータ上位バイトを設定します。

##### E. 語(ワード)データをページ一時緩衝部に設定

- ① BS1をHigh(1)にします。これは上位バイトを選択します。
- ② PAGE1に正パルスを与えます。これは語データをページ一時緩衝部にラッ奇(設定)します。

##### F. 緩衝部全体が満たされるか、または(必要な)全てのデータが緩衝部内に設定されるまで、B～Eを繰り返し

アドレス内の下位ビットがページ内の語(ワード)位置を指示する一方、上位ビットがフラッシュメモリ内のページをアドレス指定します。これは図28-2で図示されます。ページ内の語アドレスに8ビット未満が必要とされる場合(ページ容量<256)、アドレス下位バイトの最上位(側)ビットがページ書き込み実行時のページアドレスに使われることに注意してください。

##### G. アドレス上位バイト設定

- ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
- ② BS1をHigh(1)に設定します。これは上位アドレス(バイト)を選択します。
- ③ DATAにアドレス上位バイト(\$00～\$1F/\$3F/\$7F/\$FF)を設定します。
- ④ XTAL1に正パルスを与えます。これはアドレス上位バイトを設定します。

##### H. ページ書き込み

- ① BS1をLow(0)に設定します。
- ② WRに負パルスを与えます。これはデータのページ全体の書き込みを開始します。RDY/BSYがLow(0)になります。
- ③ RDY/BSYがHigh(1)になるまで待ちます。

##### I. フラッシュメモリ全部が書かれるか、または(必要な)全データが書かれてしまうまで、B～Hを繰り返し

##### J. ページ書き込み終了

- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- ② DATAを\$00(0000 0000)にします。これは無操作指令です。
- ③ XTAL1に正パルスを与えます。これは無操作指令を設定し、内部書き込み信号がリセットされます。

図28-2. ページで構成されたフラッシュメモリのアドレス指定





図28-3. フラッシュメモリ書き込みタイミング



注: xx値は無関係です。A~Hは前記プログラミングを参照してください。

### 28.7.5. EEPROM書き込み

EEPROMはページで構成されます(191頁の表28-8参照)。EEPROMを書く時にデータはページ緩衝部にラッピングされます。これは同時に書かれるデータをデータの1ページに許します。データ用EEPROMメモリの書き込み方法は次のとおりです。(指令、アドレス、データ設定の詳細については194頁の「フラッシュメモリの書き込み」を参照。図28-4.タイミング参照。)


1. EEPROM書き込み指令\$11(0001 0001)を設定します。(「フラッシュメモリ書き込み」のAを参照)
2. アドレス上位バイト(\$00～\$01/\$03/\$07/\$0F)を設定します。(「フラッシュメモリ書き込み」のGを参照)
3. アドレス下位バイト(\$00～\$FF)を設定します。(「フラッシュメモリ書き込み」のBを参照)
4. データバイト(\$00～\$FF)を設定します。(「フラッシュメモリ書き込み」のCを参照)
5. データをラッピングします(PAGE1に正パルスを与えます)。(「フラッシュメモリ書き込み」のEを参照)

K. 緩衝部全体が満たされるまで3～5を繰り返します。

L. EEPROMページ書き込み

- ① BS1をLow(0)に設定します。
- ② WRに負パルスを与えます。これはEEPROMページ書き込みを開始します。RDY/BSYがLow(0)になります。
- ③ 次のページを書く前に、RDY/BSYがHigh(1)になるまで待ちます。

図28-4. EEPROM書き込みタイミング



### 28.7.6. フラッシュメモリ読み出し

フラッシュメモリの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については194頁の「[フラッシュメモリの書き込み](#)」を参照)

1. フラッシュメモリ読み出し指令\$02(0000 0010)を設定します。(「[フラッシュメモリ書き込み](#)」のAを参照)
2. アドレス上位バイト(\$00～\$1F/\$3F/\$7F/\$FF)を設定します。(「[フラッシュメモリ書き込み](#)」のGを参照)
3. アドレス下位バイト(\$00～\$FF)を設定します。(「[フラッシュメモリ書き込み](#)」のBを参照)
4. BS1をLow(0)、OEをLow(0)に設定します。フラッシュメモリ語(ワード)の下位バイトが直ぐにDATAで読みます。
5. BS1をHigh(1)に設定します。フラッシュメモリ語(ワード)の上位バイトが直ぐにDATAで読みます。
6. OEをHigh(1)に設定します。DATAはHi-Zになります。

### 28.7.7. EEPROM読み出し

データ用EEPROMの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については194頁の「[フラッシュメモリの書き込み](#)」を参照)

1. EEPROM読み出し指令\$03(0000 0011)を設定します。(「[フラッシュメモリ書き込み](#)」のAを参照)
2. アドレス上位バイト(\$00～\$01/\$03/\$07/\$0F)を設定します。(「[フラッシュメモリ書き込み](#)」のGを参照)
3. アドレス下位バイト(\$00～\$FF)を設定します。(「[フラッシュメモリ書き込み](#)」のBを参照)
4. BS1をLow(0)、OEをLow(0)に設定します。EEPROMのバイトデータが直ぐにDATAで読みます。
5. OEをHigh(1)に設定します。DATAはHi-Zになります。


### 28.7.8. ヒューズビット書き込み (訳注: 原書での拡張/上位/下位ヒューズ項を1つに纏めました。)

各ヒューズバイトの書き込み方法は次のとおりです。(指令とデータ設定の詳細については194頁の「[フラッシュメモリの書き込み](#)」を参照)

1. ヒューズビット書き込み指令\$40(0100 0000)を設定します。(「[フラッシュメモリ書き込み](#)」のAを参照)
2. データ下位バイトを設定します。0=プログラム, 1=非プログラム(消去)です。(「[フラッシュメモリ書き込み](#)」のCを参照)
3. BS1とBS2を右表の目的バイトに対応する設定にします。
4. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。
5. 3.でHighに設定したBS1、BS2をLow(0)に戻します。これはデータ下位バイトを選択します。

表A. ヒューズバイト対応BS1,BS2設定		
ヒューズバイト	BS1	BS2
拡張バイト	Low(0)	High(1)
上位バイト	High(1)	Low(0)
下位バイト	Low(0)	Low(0)

図28-5. ヒューズ書き込みタイミング



### 28.7.9. 施錠ビット書き込み

施錠ビットの書き込み方法は次のとおりです。(指令とデータ設定の詳細については194頁の「フラッシュメモリの書き込み」を参照)


1. 施錠ビット書き込み指令\$20(0010 0000)を設定します。(「フラッシュメモリの書き込み」のAを参照)
2. データ下位バイト(としてデータ)を設定します。**0**=プログラム、**1**=無変化です。LB保護種別3が設定(LB1とLB2がプログラム(**0**))されると、どの外部的なプログラミング動作種別によってもポート施錠ビットはプログラミングできません。(「フラッシュメモリの書き込み」のCを参照)
3. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。

施錠ビットはチップ消去の実行によってのみ解除(**1**)できます。

### 28.7.10. ヒューズビットと施錠ビットの読み出し

ヒューズビットと施錠ビットの読み出し方法は次のとおりです。(指令設定の詳細については194頁の「フラッシュメモリの書き込み」を参照)

1. ヒューズビットと施錠ビットの読み出し指令\$04(0000 0100)を設定します。(「フラッシュメモリの書き込み」のAを参照)
2. BS1とBS2をLow(**0**)、OEをLow(**0**)に設定します。ヒューズ下位ビットの状態が直ぐにDATAで読みます。**(0=プログラム)**
3. BS1とBS2をHigh(**1**)、OEをLow(**0**)に設定します。ヒューズ上位ビットの状態が直ぐにDATAで読みます。**(0=プログラム)**
4. BS1をLow(**0**)、BS2をHigh(**1**)、OEをLow(**0**)に設定します。拡張ヒューズビットの状態が直ぐにDATAで読みます。**(0=プログラム)**
5. BS1をhigh(**1**)、BS2をLow(**0**)、OEをLow(**0**)に設定します。施錠ビットの状態が直ぐにDATAで読みます。**(0=プログラム)**
6. OEをHigh(**1**)に設定します。DATAはHi-Zになります。



### 28.7.11. 識票バイト読み出し

識票バイトの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については194頁の「フラッシュメモリの書き込み」を参照)

1. 識票バイト読み出し指令\$08(0000 1000)を設定します。(「フラッシュメモリの書き込み」のAを参照)
2. アドレス下位バイト(\$00～\$02)を設定します。(「フラッシュメモリの書き込み」のBを参照)
3. BS1をLow(**0**)、OEをLow(**0**)に設定します。選択した識票バイトが直ぐにDATAで読みます。
4. OEをHigh(**1**)に設定します。DATAはHi-Zになります。

### 28.7.12. 校正バイト読み出し

校正バイトの読み出し方法は次のとおりです。(指令とアドレス設定の詳細については194頁の「フラッシュメモリの書き込み」を参照)

1. 校正バイト読み出し指令\$08(0000 1000)を設定します。(「フラッシュメモリの書き込み」のAを参照)
2. アドレス下位バイトに\$00を設定します。(「フラッシュメモリの書き込み」のBを参照)
3. BS1をHigh(**1**)、OEをLow(**0**)に設定します。校正バイトが直ぐにDATAで読みます。
4. OEをHigh(**1**)に設定します。DATAはHi-Zになります。

### 28.7.13. 並列プログラミング特性

表28-14. 並列プログラミング特性 (VCC=5V±10%)

シンボル	項目	最小	代表	最大	単位
VPP	プログラミング許可電圧	11.5		12.5	V
I <sub>PP</sub>	プログラミング許可電流			250	μA
t <sub>DVXH</sub>	XTAL1↑に対するデータと制御の準備時間	67			
t <sub>XLXH</sub>	XTAL1↓から次XTAL1↑までの待機時間	200			
t <sub>XHXL</sub>	XTAL1 Highパルス幅	150			
t <sub>XLDX</sub>	XTAL1パルス↓後のデータと制御の保持時間	67			
t <sub>XLWL</sub>	XTAL1パルス↓後のWR↓待機時間	0			
t <sub>XLPH</sub>	XTAL1パルス↓後のPAGE1パルス↑待機時間	0			
t <sub>PLXH</sub>	PAGE1パルス↓後のXTAL1パルス↑待機時間	150			ns
t <sub>BVPH</sub>	PAGE1パルス↑に対するBS1準備時間	67			
t <sub>PHPL</sub>	PAGE1 Highパルス幅	150			
t <sub>PLBX</sub>	PAGE1パルス↓後のBS1保持時間	67			
t <sub>WL BX</sub>	WRパルス↓後のBS1,BS2保持時間	67			
t <sub>PLWL</sub>	PAGE1パルス↓後のWRパルス↓待機時間	67			
t <sub>BVWL</sub>	WRパルス↓に対するBS1準備時間	67			
t <sub>WLWH</sub>	WR Lowパルス幅	150			
t <sub>WLRL</sub>	WRパルス↓後のRDY/BSY↓遅延時間	0		1	μs
t <sub>WLRH</sub>	書き込み時間 (WR↓からRDY/BSY↑) (注1)	3.7		4.5	ms
t <sub>WL RH_CE</sub>	チップ消去時間 (WR↓からRDY/BSY↑) (注2)	7.5		9	
t <sub>XLCL</sub>	XTAL1パルス↓後のOE↓待機時間	0			
t <sub>BVDV</sub>	BS1有効からのDATA遅延時間	0		250	ns
t <sub>OLDV</sub>	OE↓後のDATA出力遅延時間			250	
t <sub>OHDZ</sub>	OE↑後のDATA Hi-Z遅延時間			250	

注1: フラッシュメモリ、EEPROM、ヒューズビット、施錠ビット書き込み指令に対して有効です。

注2: チップ消去指令に対して有効です。

図28-7. 並列プログラミング タイミング (一般的な必要条件)






図28-8. 並列プログラミング タイミング (ページ設定での必要条件)



注: 図28-7で示されるタイミング必要条件(即ち、 $t_{DVXH}$ ,  $t_{XHXL}$ ,  $t_{XLDX}$ )は設定操作にも適用されます。

図28-9. 並列プログラミング タイミング (同一ページ読み出しでの必要条件)



注: 図28-7で示されるタイミング必要条件(即ち、 $t_{DVXH}$ ,  $t_{XHXL}$ ,  $t_{XLDX}$ )は読み出し操作にも適用されます。

## 28.8. 直列プログラミング

フラッシュメモリとEEPROMの両方はRESETがGNDに引かれている間に直列SPIバスを使ってプログラミングできます。この直列インターフェースはSCK入力、MOSI入力、MISO出力からなります。RESETがLowに設定された後、書き込み/消去操作が実行され得るのに先立って「**プログラミング許可命令**」が初めて実行されることを必要とします。**注意**、表28-15でSPIプログラミング用のピン配置が一覧されます。全てのデバイスが内部SPIインターフェースに対する専用SPIピンを使うとは限りません。

### 28.8.1. 直列プログラミング用ピン配置

表28-15. 直列プログラミング用ピン配置

信号名	ピン名	入出力	機能
SCK	PB7	入力	直列クロック
MISO	PB6	出力	直列データ出力
MOSI	PB5	入力	直列データ入力

EEPROMをプログラミングする時に自動消去周期が自動書き込み動作内に組み入れられ(直列プログラミングのみ)、チップ消去命令を初めに実行する必要はありません。チップ消去操作はプログラム(フラッシュメモリ)とEEPROM両方の全てのメモリ位置の内容を\$FFにします。

CKSELヒューズによる有効なクロックが与えられなければなりません。直列クロック(SCK)入力のLowとHighの区間の最小値は次のように定義されます。

$$\begin{aligned} f_{CK} < 12\text{MHz} : \text{Low区間} > 2\text{CPUクロック周期} \\ f_{CK} \geq 12\text{MHz} : \text{Low区間} > 3\text{CPUクロック周期} \end{aligned}$$

$$\begin{aligned} f_{CK} < 12\text{MHz} : \text{High区間} > 2\text{CPUクロック周期} \\ f_{CK} \geq 12\text{MHz} : \text{High区間} > 3\text{CPUクロック周期} \end{aligned}$$

## 28.9. 直列プログラミング手順 (訳注: 本項の一部を矛盾回避のため修正しました。)

ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pに直列データを書く時にデータはSCKの上昇端で行われ、ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pから読む時にデータはSCKの下降端で行われます。タイミングの詳細については図28-12をご覧ください。

直列プログラミングでのATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pのプログラミングと照合は以下の手順が推奨されます(表28-17で4バイトの命令形式をご覧ください)。

### 1. 電源投入手順:

RESETとSCKがLow(0)に設定されている間にVCCとGND間へ電源を印加します。いくつかのシステムで電源投入中、SCKがLowに保持されるのを書き込み器が保証できません。この場合、SCKがLow(0)に設定されてしまった後、RESETは最低2CPUクロック周期幅の正パルスを与えられなければなりません。

### 2. 最低20ms待ち、MOSIピンに「**プログラミング許可命令**」を送ることによって直列プログラミングを許可してください。

3. 通信が同期を外していると、直列プログラミング命令は動作しません。同期していると、プログラミング許可命令の第3バイト送出時に第2バイト(\$53)が戻ります。この戻りが正しいかどうかによらず、命令の4バイト全てが送信されなければなりません。\$53が戻らない場合、RESETに正パルスを与え、新規プログラミング許可命令を行ってください。

4. フラッシュメモリは1ページ単位で書かれます。ページ容量は191頁の表28-7で得られます。このメモリページはページ設定命令と共にアドレスの下位6/6/7/7+1ビットとデータを供給することによって1バイトづつ設定されます。ページが正しく設定されるのを保証するため、与えられたアドレスにデータ上位バイトが適用される前にデータ下位バイトが設定されなければなりません。プログラムメモリのページはアドレスの上位7/8/8/9ビットを含むページ書き込み命令の設定によって(フラッシュメモリに)格納されます。ポーリング(BSY/RDY)が使われない場合、使用者は次のページを行う前に最低tWD\_FLASH(表28-16参照)待たなければなりません。フラッシュ書き込み操作完了前の(ポーリング以外の)直列プログラミングインターフェースでのアクセスは不正な書き込み結果になります。

5. EEPROMはページ単位かバイト単位のどちらかでプログラミングできます。


**バイト単位:** EEPROMは適切なEEPROM書き込み命令と共にアドレスとデータを供給することによって1バイト単位で書かれます。EEPROMのメモリ位置は新規データが書かれるのに先立って始めて自動的に消去されます。ポーリング(BSY/RDY)が使われない場合、次のバイトを行う前に最低tWD\_EEPROM(表28-16参照)待たなければなりません。

**ページ単位:** EEPROMの1ページはEEPROMページ設定命令と共にアドレスの下位2/2/3/3ビットとデータを供給することによって1バイトづつ設定されます。EEPROMページはアドレスの上位7/8/8/9ビットを含むEEPROMページ書き込み命令によって(EEPROMに)格納されます。EEPROMページアクセス使用時、EEPROMページ設定命令で設定したバイト位置だけが変更されます。残りの位置は無変化で留まります。ポーリング(BSY/RDY)が使われない場合、次ページ(表28-8参照)を行う前に最低tWD\_EEPROM(表28-16参照)待たなければなりません。チップ消去されたデバイスでの\$FFデータは書かれる必要がありません。

6. どのメモリ位置も選択したアドレスの内容を直列出力MISOに読み戻す読み出し命令を使うことによって照合できます。

7. プログラミング作業終了時、RESETは通常動作を開始するため、High(1)に設定できます。

図28-10. 直列プログラミング構成図



注1: デバイスが内蔵発振器で動作する場合、XTAL1ピンにクロック元を接続する必要はありません。

注2: VCC-0.3V < AVCC < VCC+0.3Vですが、AVCCは常に1.8~5.5V内にすべきです。

8. 電源OFF手順(必要とされるならば)
- RESETをHigh(1)に設定します。
  - VCC電源をOFFにします。

表28-16. ヒューズ、フラッシュ、EEPROM次位置書き込み前の待機時間

シンボル	最低待機時間	備考
tWD_FUSE	4.5ms	ヒューズ書き込み
tWD_FLASH	4.5ms	フラッシュメモリ書き込み
tWD EEPROM	3.6ms	EEPROM書き込み
tWD_ERASE	9.0ms	チップ消去

(訳注)

共通性から  
tWD\_FUSE  
項目を追加

### 28.9.1. 直列プログラミング命令一式

表28-17と次頁の図28-11は命令一式を記述します。

表28-17. 直列プログラミング命令一式

命令	命令形式				備考
	第1バイト	第2バイト	第3バイト	第4バイト	
プログラミング許可	\$AC	\$53	\$00	\$00	
チップ消去	\$AC	\$80	\$00	\$00	
多忙/準備可検査	\$F0	\$00	\$00	状態値	最下位ビットが多忙フラグ。
設定系命令					
拡張アドレス設定 (注1)	\$4D	\$00	拡張アドレス	\$00	
フラッシュページ内上位バイト設定	\$48	アドレス上位	アドレス下位	上位バイト	
フラッシュページ内下位バイト設定	\$40	アドレス上位	アドレス下位	下位バイト	
EEPROMページ内バイト設定	\$C1	\$00	ページ内位置	バイト	注:ページ内指示以外のビットは0。
読み出し命令 (注5)					
フラッシュメモリ上位バイト読み出し	\$28	アドレス上位	アドレス下位	上位バイト	
フラッシュメモリ下位バイト読み出し	\$20	アドレス上位	アドレス下位	下位バイト	
EEPROM読み出し	\$A0	アドレス上位	アドレス下位	バイト	
施錠ビット読み出し (注3)	\$58	\$00	\$00	施錠ビット値	
識票バイト読み出し	\$30	\$00	アドレス	識票バイト	
ヒューズ下位読み出し (注3)	\$50	\$00	\$00	ヒューズ下位	
ヒューズ上位読み出し (注3)	\$58	\$08	\$00	ヒューズ上位	
拡張ヒューズ読み出し (注3)	\$50	\$08	\$00	拡張ヒューズ	
校正バイト読み出し	\$38	\$00	\$00	校正バイト	
書き込み命令 (注6)					
フラッシュページ書き込み (注6)	\$4C	アドレス上位	アドレス下位	\$00	
EEPROMバイト書き込み	\$C0	アドレス上位	アドレス下位	バイト	
EEPROMページ書き込み	\$C2	アドレス上位	アドレス下位	\$00	注:ページ指示以外のアドレスビットは0。
施錠ビット書き込み (注3,4)	\$AC	\$E0	\$00	施錠ビット値	
ヒューズ下位書き込み (注3,4)	\$AC	\$A0	\$00	ヒューズ下位	
ヒューズ上位書き込み (注3,4)	\$AC	\$A8	\$00	ヒューズ上位	
拡張ヒューズ書き込み (注3,4)	\$AC	\$A4	\$00	拡張ヒューズ	

注1: 全命令が全デバイスで利用可能な訳ではありません。

注2: アドレス系バイトについては次頁の表を参照してください。

注3: 施錠ビットとヒューズ値はプログラムが0、非プログラムが1です。

注4: 将来との互換性のため、未使用のヒューズと施錠ビットは非プログラム(1)にすべきです。

注5: ヒューズと施錠のビット、校正と識票のバイト、ページ容量については対応項目を参照してください。

注6: プログラム用メモリにアクセスする命令は語(ワード)アドレスを使います。このアドレスはページ範囲内で乱順にできます。

注: • プログラミングと書き込み器に関する応用記述については[www.microchip.com](http://www.microchip.com)をご覧ください。


• 第4バイトの赤背景はホスト読み込み(デバイス出力)を示します。

多忙/準備可検査バイトデータ出力のLSBが1なら、プログラミング操作が未だ保留(動作中)です。次の命令が実行される前に本ビットが0に戻るまで待ってください。

同じページ内で、下位バイトデータは上位バイトデータに先行して格納されなければなりません。

データがページ緩衝部に格納された後にEEPROMページをプログラムしてください。図28-11をご覧ください。

図28-11. 直列プログラミング命令例



(説明) フラッシュメモリ、EEPROM、ページ緩衝部内のアドレス(位置)指定に使われるビットはメモリ容量とページ構成に依存します。ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pでのこれらの指定方法は次表で要約されます。


表B. アドレス(第2,3バイト)指定法

命令	第2バイト	第3バイト	備考
拡張アドレス設定			該当命令なし
フラッシュページ内バイト設定	0000 0000	00LL LLLL 0LLL LLLL	ATmega164A/164PA/324A/324PA : L=PC5~0 ATmega644A/644PA/1284/1284P : L=PC6~0
EEPROMページ内バイト設定	0000 0000	0000 00LL 0000 0LLL	ATmega164A/164PA/324A/324PA : L=EEA1~0 ATmega644A/644PA/1284/1284P : L=EEA2~0
フラッシュメモリ読み出し	000H HHHH 00HH HHHH 0HHH HHHH HHHH HHHH	LLLL LLLL	ATmega164A/164PA : H=PC12~8, L=PC7~0 ATmega324A/324PA : H=PC13~8, L=PC7~0 ATmega644A/644PA : H=PC14~8, L=PC7~0 ATmega1284/1284P : H=PC15~8, L=PC7~0
EEPROM読み出し	0000 000H 0000 00HH 0000 0HHH 0000 HHHH	LLLL LLLL	ATmega164A/164PA : H=EEA8, L=EEA7~0 ATmega324A/324PA : H=EEA9~8, L=EEA7~0 ATmega644A/644PA : H=EEA10~8, L=EEA7~0 ATmega1284/1284P : H=EEA11~8, L=EEA7~0
フラッシュページ書き込み	000H HHHH 00HH HHHH 0HHH HHHH HHHH HHHH	LL00 0000 LL00 0000 L000 0000 L000 0000	ATmega164A/164PA : H=PC12~8, L=PC7~6 ATmega324A/324PA : H=PC13~8, L=PC7~6 ATmega644A/644PA : H=PC14~8, L=PC7 ATmega1284/1284P : H=PC15~8, L=PC7
EEPROMバイト書き込み	0000 000H 0000 00HH 0000 0HHH 0000 HHHH	LLLL LLLL	ATmega164A/164PA : H=EEA8, L=EEA7~0 ATmega324A/324PA : H=EEA9~8, L=EEA7~0 ATmega644A/644PA : H=EEA10~8, L=EEA7~0 ATmega1284/1284P : H=EEA11~8, L=EEA7~0
EEPROMページ書き込み	0000 000H 0000 00HH 0000 0HHH 0000 HHHH	LLLL LL00 LLLL LL00 LLLL L000 LLLL L000	ATmega164A/164PA : H=EEA8, L=EEA7~2 ATmega324A/324PA : H=EEA9~8, L=EEA7~2 ATmega644A/644PA : H=EEA10~8, L=EEA7~3 ATmega1284/1284P : H=EEA11~8, L=EEA7~3

### 28.9.2. 直列プログラミング特性

SPI部の特性については215頁の「SPIタイミング特性」を参照してください。

図28-12. 直列プログラミング バイト通信波形



## 28.10. JTAGインターフェース経由のプログラミング

JTAGインターフェースを通すプログラミングは4つのJTAG仕様ピン、TCK,TMS,TDI,TDOの制御が必要です。RESETピンとクロックピンの制御は必要とされません。

JTAGインターフェースが使われ得るには**JTAGENヒューズ**がプログラム(0)されなければなりません。このデバイスは既定でこのヒューズがプログラム(0)されて出荷されます。更にMCU制御レジスタ(MCUCR)の**JTAGインターフェース禁止(JTD)ビット**が解除(0)されなければなりません。JTDビットが設定(1)の場合、代わりに外部リセットを強制的な**Low**にできます。その後、2チップ(CPU)クロック後にJTDビットが解除(0)され、JTAGピンはプログラミングに利用できます。これはJTAGインターフェース経由実装書き込みを許すにも拘らず、一方、実行動作で標準ポートピンとしてJTAGピンを使う手段を提供します。境界走査(Boundary-Scan)や内蔵デバッグ機能にJTAGピンを使う時にこの手法が使えないことに注意してください。これらの場合のJTAGピンはその目的専用にされなければなりません。

プログラミング中、TCK入力のクロック周波数はチップの最高周波数よりも低くなければなりません。システムクロック前置分周器はTCKクロック入力を充分に低い周波数へ分周するのには使えません。

この資料内の定義では全ての移動レジスタについて入出力ともLSBが最初に移動されます。


### 28.10.1. プログラミング特殊JTAG命令

命令レジスタ(IR)は4ビット長で、16種類までの命令を支援します。以下に示される一覧はプログラミングに有用なJTAG命令です。

各命令の命令コードは命令名後の16進形式で示されます。本文は各命令についてTDIとTDO間の経路として選択されるデータレジスタを記述します。

検査入出力ポート(TAP)制御器の検査実行/アイドル状態は内部クロックの発生に使われます。また、JTAG手順間のアイドル状態としても使えます。命令を切り替えるための順次回路の順番は図28-13.で示されます。

図28-13. 命令語変更手順時順次回路状態遷移図



### 28.10.2. AVR\_RESET (\$C)

AVRデバイスをリセット状態へ、またはリセット状態から開放するためのAVR固有公開JTAG命令です。この命令によって検査入出力ポート(TAP)制御器はリセットされません。1ビットのリセットレジスタがデータレジスタ(DR)として選択されます。リセットチェーンに論理1がある限り、リセットが有効であることに注意してください。このチェーンからの出力はラッチされません。本命令が有効な状態を次に示します。

- DR移動 : リセットレジスタがTCKクロック入力によって移動されます。

### 28.10.3. PROG\_ENABLE (\$4)

JTAGポート経由のプログラミングを許可するためのAVR固有公開JTAG命令です。16ビット長のプログラミング許可レジスタがデータレジスタ(DR)として選択されます。本命令が有効な状態を次に示します。

- DR移動 : プログラミング許可識別子がデータレジスタに移動入力されます。
- DR更新 : プログラミング許可識別子が正規値と比較され、識別子が有効なら、プログラミング動作に移行されます。

### 28.10.4. PROG\_COMMANDS (\$5)

JTAGポート経由のプログラミング命令移行用のAVR固有公開JTAG命令です。15ビット長のプログラミング命令レジスタがデータレジスタ(DR)として選択されます。本命令が有効な状態を次に示します。

- DR捕獲 : 直前の命令の結果がデータレジスタに設定されます。
- DR移動 : データレジスタがTCK入力により移動され、直前の命令の結果を移動出力し、新規命令を移動入力します。
- DR更新 : プログラミング命令がフラッシュメモリ入力に適用されます。
- 検査実行/アイドル : 1つのクロック周期が生成され、適用された命令を実行します。

### 28.10.5. PROG\_PAGELOAD (\$6)

JTAGポート経由でフラッシュメモリのページデータを直接設定するためのAVR固有公開JTAG命令です。8ビットフラッシュバイトデータレジスタがデータレジスタ(DR)として選択されます。これは物理的にプログラミング命令レジスタの下位8ビットです。活性(有効)状態は以下です。

- DR移動 : フラッシュバイトデータレジスタがTCKクロック入力によって移動されます。
- DR更新 : フラッシュバイトデータレジスタの内容が一時レジスタに複写されます。11TCK周期で開始される書き込み(設定)手順が一時レジスタの内容をフラッシュページ緩衝部に設定します。AVRはPROG\_PAGELOAD命令移行後出会った最初のDR更新に対して下位バイトで始め、新規DR更新状態毎に上位/下位バイト書き込み間を自動的に切り替えます。プログラムカウンタは最初の書き込みバイトを除き、下位バイト書き込み前に予め増加(+1)されます。これは最初のデータがPROG\_COMMANDSによって設定したアドレスに書かれ、ページ緩衝部の最終位置設定がプログラムカウンタを次ページへ増加しないことを保証します。

### 28.10.6. PROG\_PAGEREAD (\$7)

JTAGポート経由でフラッシュメモリ内容を直接捕獲するためのAVR固有公開JTAG命令です。8ビットフラッシュバイトデータレジスタがデータレジスタ(DR)として選択されます。これは物理的にプログラミング命令レジスタの下位8ビットです。活性(有効)状態は以下です。

- DR捕獲 : 選択したフラッシュメモリバイトの内容がフラッシュバイトデータレジスタに捕獲されます。AVRはPROG\_PAGEREAD命令移行後に出会った最初のDR捕獲に対して下位バイトで始め、新規DR捕獲状態毎に上位/下位バイト読み込み間を自動的に切り替えます。プログラムカウンタは最初の読み込みバイトを含め、各上位バイト読み込み後に増加(+1)されます。これは最初のデータがPROG\_COMMANDSによって設定した先頭アドレスから捕獲され、ページの最終位置読み込みがプログラムカウンタを次ページへ増加(進行)することを保証します。
- DR移動 : フラッシュバイトデータレジスタがTCKクロック入力によって移動されます。

### 28.10.7. データレジスタ

データレジスタ(DR)は203頁の「[プログラミング特殊JTAG命令](#)」項で記載されたJTAG命令レジスタ(IR)によって選択されます。プログラミング操作に関連するデータレジスタを次に示します。

- リセット(Reset)レジスタ
- プログラミング命令(Programing Command)レジスタ
- プログラミング許可(Programming Enable)レジスタ
- フラッシュバイトデータ(Flash Data Byte)レジスタ

### 28.10.8. リセット(Reset)レジスタ


リセットレジスタはプログラミング中、デバイスをリセットするのに使われる検査データレジスタです。プログラミング動作への移行に先立ってデバイスをリセットするのに必要とされます。

リセットレジスタ内の値1は外部RESETをLowに引き込むことに相当します。リセットレジスタ内の値が1である限り、デバイスはリセットされます。リセットレジスタの開放後、デバイスはクロック種別ヒューズ設定に従ってリセット起動遅延時間(22頁の「[クロック元](#)」参照)分リセットを維持します。175頁の図26-2で示されるようにこのデータレジスタからの出力はラッチされず、それ故リセットが直ちに起こります。

### 28.10.9. プログラミング許可(Programming Enable)レジスタ

プログラミング許可レジスタは16ビット長のレジスタです。このレジスタの内容はプログラミング許可識別子\$A370(1010 0011 0111 0000)と比較されます。このレジスタの内容がプログラミング許可識別子と一致すると、JTAGポート経由のプログラミングが許可されます。このレジスタは電源ONリセットで0にリセットされ、プログラミング動作を抜ける時には常にリセットされるべきです。

図28-14. プログラミング許可レジスタ



### 28.10.10. プログラミング命令(Programing Command)レジスタ

プログラミング命令レジスタは15ビット長のレジスタです。このレジスタはプログラミング命令を連続的に移動入力し、直前のプログラミング命令の結果を連続的に移動出力するのに使われます。JTAGプログラミング命令一式は表28-18で示されます。プログラミング命令を移動入力する時の状態順は図28-16で図解されます。

図28-15. プログラミング命令レジスタ



表28-18. JTAGプログラミング命令一式(手順)

命令		TDI入力	TDO出力	備考
チップ消去	1 ① チップ消去	010 0011 1000 0000	XXX XXXX XXXX XXXX	
		011 0001 1000 0000	XXX XXXX XXXX XXXX	
		011 0011 1000 0000	XXX XXXX XXXX XXXX	
		011 0011 1000 0000	XXX XXXX XXXX XXXX	
チップ消去完了検査	1 ② チップ消去完了検査	011 0011 1000 0000	XXX XX\$X XXXX XXXX	(注2)
フラッシュメモリ書き込み	2 ① フラッシュ書き込み移行	010 0011 0001 0000	XXX XXXX XXXX XXXX	
	2 ② アドレス上位バイト設定	000 0111 HHHH HHHH	XXX XXXX XXXX XXXX	(注10)
	2 ③ アドレス下位バイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
	2 ④ データ下位バイト設定	001 0011 WWWW WWWW	XXX XXXX XXXX XXXX	
	2 ⑤ データ上位バイト設定	001 0111 WWWW WWWW	XXX XXXX XXXX XXXX	
	2 ⑥ データラッチ	011 0111 0000 0000	XXX XXXX XXXX XXXX	(注1)
		111 0111 0000 0000	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX XXXX XXXX	
	2 ⑦ ページ書き込み	011 0111 0000 0000	XXX XXXX XXXX XXXX	(注1)
		011 0101 0000 0000	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX XXXX XXXX	
ページ書き込み完了検査	2 ⑧ ページ書き込み完了検査	011 0111 0000 0000	XXX XX\$X XXXX XXXX	(注2)
フラッシュ読み出し	3 ① フラッシュ読み出し移行	010 0011 0000 0010	XXX XXXX XXXX XXXX	
	3 ② アドレス上位バイト設定	000 0111 HHHH HHHH	XXX XXXX XXXX XXXX	(注10)
	3 ③ アドレス下位バイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
	3 ④ データ下位/上位バイト取得	011 0010 0000 0000	XXX XXXX XXXX XXXX	
		011 0110 0000 0000	XXX XXXX RRRR RRRR	下位バイト
		011 0111 0000 0000	XXX XXXX RRRR RRRR	上位バイト
EEPROM書き込み	4 ① EEPROM書き込み移行	010 0011 0001 0001	XXX XXXX XXXX XXXX	
	4 ② アドレス上位バイト設定	000 0111 HHHH HHHH	XXX XXXX XXXX XXXX	(注10)
	4 ③ アドレス下位バイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
	4 ④ データバイト設定	001 0011 WWWW WWWW	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX XXXX XXXX	(注1)
		111 0111 0000 0000	XXX XXXX XXXX XXXX	
	4 ⑤ データラッチ	011 0111 0000 0000	XXX XXXX XXXX XXXX	
		111 0111 0000 0000	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	(注1)
	4 ⑥ EEPROM書き込み	011 0001 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	
EEPROM書き込み完了検査	4 ⑦ EEPROM書き込み完了検査	011 0011 0000 0000	XXX XX\$X XXXX XXXX	(注2)
EEPROM読み出し	5 ① EEPROM読み出し移行	010 0011 0000 0011	XXX XXXX XXXX XXXX	
	5 ② アドレス上位バイト設定	000 0111 HHHH HHHH	XXX XXXX XXXX XXXX	(注10)
	5 ③ アドレス下位バイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
	5 ④ EEPROM読み出し	011 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
		011 0010 0000 0000	XXX XXXX XXXX XXXX	
ヒューズ書き込み	6 ① ヒューズ書き込み移行	010 0011 0100 0000	XXX XXXX XXXX XXXX	
	6 ② データ下位バイト設定	001 0011 WWWW WWWW	XXX XXXX XXXX XXXX	(注3) ピット配置は190頁の表28-3参照
	6 ③ 拡張ヒューズ書き込み	011 1011 0000 0000	XXX XXXX XXXX XXXX	(注1)
		011 1001 0000 0000	XXX XXXX XXXX XXXX	
		011 1011 0000 0000	XXX XXXX XXXX XXXX	
	6 ④ 拡張ヒューズ書き込み完了検査	011 1011 0000 0000	XXX XX\$X XXXX XXXX	(注2)
		001 0011 WWWW WWWW	XXX XXXX XXXX XXXX	(注3) ピット配置は190頁の表28-4参照
	6 ⑤ データ下位バイト設定	011 0111 0000 0000	XXX XXXX XXXX XXXX	(注1)
		011 0101 0000 0000	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX XXXX XXXX	
	6 ⑥ 上位側ヒューズ書き込み	011 0111 0000 0000	XXX XXXX XXXX XXXX	
		011 0101 0000 0000	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX XXXX XXXX	
	6 ⑦ 上位ヒューズ書き込み完了検査	011 0111 0000 0000	XXX XX\$X XXXX XXXX	(注2)
		001 0011 WWWW WWWW	XXX XXXX XXXX XXXX	(注3) ピット配置は190頁の表28-5参照
	6 ⑧ データ下位バイト設定	011 0011 0000 0000	XXX XXXX XXXX XXXX	(注1)
		011 0001 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	
6 ⑨ 下位側ヒューズ書き込み	6 ⑩ 下位ヒューズ書き込み完了検査	011 0011 0000 0000	XXX XX\$X XXXX XXXX	(注2)

次頁へ続く

表28-18 (続き). JTAGプログラミング命令一式

命令		TDI入力	TDO出力	備考
施錠ビット書き込み	7① 施錠ビット書き込み移行	010 0011 0010 0000	XXX XXXX XXXX XXXX	
	7② データ下位バイト設定	001 0011 11WW WWWW	XXX XXXX XXXX XXXX	(注4) ピット配置は189頁の表28-1.参照
	7③ 施錠ビット書き込み	011 0011 0000 0000	XXX XXXX XXXX XXXX	(注1)
		011 0001 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX XXXX XXXX	
	7④ 施錠ビット書き込み完了検査	011 0011 0000 0000	XXX XXSx XXXX XXXX	(注2)
	8① ヒューズ/施錠ビット読み出し移行	010 0011 0000 0100	XXX XXXX XXXX XXXX	
ヒューズ/施錠ビット読み出し	8② 拡張ヒューズ読み出し	011 1010 0000 0000	XXX XXXX XXXX XXXX	
	011 1011 0000 0000	XXX XXXX RRRR RRRR	(注5) ピット配置は190頁の表28-3.参照	
	8③ 上位側ヒューズ読み出し	011 1110 0000 0000	XXX XXXX XXXX XXXX	
	011 1111 0000 0000	XXX XXXX RRRR RRRR	(注5) ピット配置は190頁の表28-4.参照	
	8④ 下位側ヒューズ読み出し	011 0010 0000 0000	XXX XXXX XXXX XXXX	
	011 0011 0000 0000	XXX XXXX RRRR RRRR	(注5) ピット配置は190頁の表28-5.参照	
	8⑤ 施錠ビット読み出し	011 0110 0000 0000	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX XXRR RRRR	(注5) ピット配置は189頁の表28-1.参照
	8⑥ ヒューズ/施錠ビット読み出し	011 1010 0000 0000	XXX XXXX XXXX XXXX	
		011 1110 0000 0000	XXX XXXX RRRR RRRR	拡張ヒューズ <sup>†</sup>
		011 0010 0000 0000	XXX XXXX RRRR RRRR	上位ヒューズ <sup>†</sup>
		011 0110 0000 0000	XXX XXXX RRRR RRRR	下位ヒューズ <sup>†</sup>
		011 0111 0000 0000	XXX XXXX RRRR RRRR	施錠ビット
識票バイト	9① 識票バイト読み出し移行	010 0011 0000 1000	XXX XXXX XXXX XXXX	
	9② アドレスバイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
	9③ 識票バイト読み出し	011 0010 0000 0000	XXX XXXX XXXX XXXX	
		011 0011 0000 0000	XXX XXXX RRRR RRRR	
校正バイト	10① 校正バイト読み出し移行	010 0011 0000 1000	XXX XXXX XXXX XXXX	
	10② アドレスバイト設定	000 0011 LLLL LLLL	XXX XXXX XXXX XXXX	
	10③ 校正バイト読み出し	011 0110 0000 0000	XXX XXXX XXXX XXXX	
		011 0111 0000 0000	XXX XXXX RRRR RRRR	
11① 無操作設定	010 0011 0000 0000	XXX XXXX XXXX XXXX		
	011 0011 0000 0000	XXX XXXX XXXX XXXX		

H = アドレス上位バイトのビット

L = アドレス下位バイトのビット

S = 動作完了フラグ

R = 読み出しデータ (MCU出力)

W = 書き込みデータ (MCU入力)

x = 0か1 (無効/無意味)

注1 : この命令は直前の命令手順によって上位7ビットが正しく設定されている(通常の)場合、必要ではありません。

注2 : Sが1になるまで繰り返します。(待機)

注3 : 設定値0でプログラム、1で非プログラムです。

注4 : 設定値0でプログラム、1では施錠ビットが変化しません。

注5 : 読み出し値0でプログラム、1で非プログラムです。

(訳注) 原書での注6～9は表内備考欄に直接記載しました。

注10 : PCMSB(表28-7.参照)とEEAMSB(表28-8.参照)を越えるアドレスビットは無効です。

注11 : 全てのTDIとTDO手順は2進数で示されています。

### 28.10.11. フラッシュ バイト データ (Flash Data Byte) レジスタ

フラッシュ バイト データ レジスタはページ書き込み実行前のフラッシュメモリページ緩衝部全体設定、またはフラッシュメモリ内容の読み出しや照合の効率的な方法を提供します。順次回路はフラッシュメモリへの制御信号を設定し、フラッシュメモリからのストローブ信号を判断し、従って移動入出力されるためのデータ語だけが必要です。

実際のフラッシュ バイト データ レジスタは8ビットの走査 チェーンと8ビットの一時レジスタからなります。ページ設定中、DR更新状態は走査 チェーンによる内容を一時レジスタへ複写し、11TCK周期内で一時レジスタの内容をフラッシュメモリページ緩衝部へ設定する書き込み(設定)手順を始めます。AVRはPROG\_PAGE LOAD命令移行後に出会った最初のDR更新に対して下位バイトで始め、新規DR更新毎に上位/下位バイト書き込み間を自動的に切り替えます。プログラム カウンタは最初の書き込みバイトを除き、下位バイト書き込み前に予め増加(+1)されます。これはPROG\_COMMANDSによって設定したアドレスに最初のデータが書かれ、ページ緩衝部の最終位置設定がプログラム カウンタを次ページに増加しないことを保証します。

ページ読み込み中、選択したフラッシュメモリのバイトの内容はDR捕獲状態中にフラッシュ バイト データ レジスタ内に捕獲されます。AVRはPROG\_PAGEREAD命令移行後に出会った最初のDR捕獲に対して下位バイトで始め、新規DR捕獲毎に上位/下位バイト読み込み間を自動的に切り替えます。プログラム カウンタは最初の読み込みバイトを含め、各上位バイト読み込み後に増加(+1)されます。これは最初のデータがPROG\_COMMANDSによって設定した先頭アドレスから捕獲され、ページの最終位置読み込みがプログラム カウンタを次ページに増加(進行)することを保証します。





図28-17. フラッシュ バイト データ レジスタ



フラッシュ バイト データ レジスタを制御する順次回路はTCKによってクロック駆動されます。通常動作中内でフラッシュメモリの各バイトに対して8ビットが移動され、TAP制御器を通して誘導するために必要としたこのクロック周期はフラッシュ バイト データ レジスタに対し、それが使用者にとって明白に操作を完了するための充分なクロック パルス数で順次回路を自動的に送ります。けれどもページ設定中に各DR更新状態間で更に数ビットが移動される場合、各DR更新状態間の最小11TCK周期を保証するためのいくつかのTCK周期に対し、TAP制御器は検査実行/アイドル状態に留まるべきです。

### 28.10.12. プログラミング手法

1①、1②形式のような以下の全ての参照は表28-18.を参照してください。

### 28.10.13. プログラミング動作への移行

1. JTAG命令AVR\_RESETを入力し、リセット レジスタに1を移動します。
2. PROG\_ENABLE命令を入力し、プログラミング許可 レジスタに\$A370(1010 0011 0111 0000)を移動します。

### 28.10.14. プログラミング動作からの抜け出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. 無操作命令(1①参照)により、全てのプログラミング命令を禁止します。
3. PROG\_ENABLE命令を入力し、プログラミング許可 レジスタに\$0000(0000 0000 0000 0000)を移動します。
4. JTAG命令AVR\_RESETを入力し、リセット レジスタに0を移動します。

### 28.10.15. チップ消去の実行

1. JTAG命令PROG\_COMMANDSを入力します。
2. チップ消去命令(1①参照)を使い、チップ消去を開始します。
3. チップ消去完了検査(1②参照)を使い、完了までポーリングするか、tWLRH\_CE(198頁の表28-14.参照)時間待ちます。

### 28.10.16. フラッシュメモリの書き込み

フラッシュメモリへ書き込む前にチップ消去が実行されなければなりません。207頁の「チップ消去の実行」をご覧ください。

1. JTAG命令PROG\_COMMANDSを入力します。
2. フラッシュ書き込み移行命令(2①参照)を使い、フラッシュメモリ書き込みを許可します。
3. アドレス上位設定命令(2②参照)を使い、書き込みアドレス上位バイトを設定します。
4. アドレス下位設定命令(2③参照)を使い、書き込みアドレス下位バイトを設定します。
5. データ設定命令(2④, 2⑤, 2⑥参照)を使い、書き込みデータを設定します。
6. ページ内の全語(ワード)数分4.と5.を繰り返します。
7. ページ書き込み命令(2⑦参照)を使い、ページをフラッシュメモリに書き込みます。
8. ページ書き込み完了検査(2⑧参照)を使い、完了までポーリングするか、tWLRH\_FLASH(198頁の表28-14.参照)時間待ちます。
9. 全データ書き込みまで3.～8.を繰り返します。

より効率的なデータ転送はPROG\_PAGELOAD命令を使うことで達せられます。

1. JTAG命令PROG\_COMMANDSを入力します。
2. フラッシュ書き込み移行命令(2①参照)を使い、フラッシュメモリ書き込みを許可します。
3. アドレス設定命令(2②, 2③参照)を使い、ページアドレスを設定します。ページ内アドレスにはPCWORD(191頁の表28-7.参照)が使われ、これらのビットは0として書かれなければなりません。
4. JTAG命令PROG\_PAGELOADを入力します。
5. 先頭命令のLSBから始まって最終命令のMSBで終わるページ内にバイト単位で全命令語を移動入力することによってページ全体を設定します。フラッシュバイトデータレジスタの内容をフラッシュページ位置に複写し、各新規語(ワード)前にプログラムカウントを自動増加するのにDR更新を使います。
6. JTAG命令PROG\_COMMANDSを入力します。
7. ページ書き込み命令(2⑦参照)を使い、ページをフラッシュメモリに書き込みます。
8. ページ書き込み完了検査(2⑧参照)を使い、完了までポーリングするか、tWLRH\_FLASH(198頁の表28-14.参照)時間待機します。
9. 全データ書き込みまで3.～8.を繰り返します。

### 28.10.17. フラッシュメモリの読み出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. フラッシュ読み出し移行命令(3①参照)を使い、フラッシュメモリ読み出しを許可します。
3. アドレス設定命令(3②, 3③参照)を使い、読み出しアドレスを設定します。
4. データ読み出し命令(3④参照)を使い、データを読み出します。
5. 全データ読み出しまで3.～4.を繰り返します。

より効率的なデータ転送はPROG\_PAGEREAD命令を使うことで達せられます。

1. JTAG命令PROG\_COMMANDSを入力します。
2. フラッシュ読み出し移行命令(3①参照)を使い、フラッシュメモリ読み出しを許可します。
3. アドレス設定命令(3②, 3③参照)を使い、ページアドレスを設定します。ページ内アドレスにはPCWORD(191頁の表28-7.参照)が使われ、これらのビットは0として書かれなければなりません。
4. JTAG命令PROG\_PAGEREADを入力します。
5. 先頭命令のLSBから始まって最終命令のMSBで終わるページ(またはフラッシュ)内で全命令語を移動出力することで、ページ(またはフラッシュ)全体を読みます。DR捕獲状態はフラッシュメモリからのデータ捕獲と各語(ワード)が読まれた後にプログラムカウントも自動増加します。DR移動に先立ってDR捕獲が起きることに注意してください。従って移動出力される先頭バイトは有効なデータを含みます。
6. JTAG命令PROG\_COMMANDSを入力します。
7. 全データ読み出しで3.～6.を繰り返します。

### 28.10.18. EEPROMの書き込み

EEPROMへ書き込む前にチップ消去が実行されなければなりません。207頁の「チップ消去の実行」をご覧ください。

1. JTAG命令PROG\_COMMANDSを入力します。
2. EEPROM書き込み移行命令(4①参照)を使い、EEPROMメモリ書き込みを許可します。
3. アドレス上位設定命令(4②参照)を使い、書き込みアドレス上位バイトを設定します。
4. アドレス下位設定命令(4③参照)を使い、書き込みアドレス下位バイトを設定します。
5. データ設定命令(4④, 4⑤参照)を使い、書き込みデータを設定します。
6. ページ内の全バイト数分4.と5.を繰り返します。
7. EEPROM書き込み命令(4⑥参照)を使い、データをEEPROMメモリに書き込みます。
8. EEPROM書き込み完了検査(4⑦参照)を使い、完了までポーリングするか、tWLRH(198頁の表28-14.参照)時間待ちます。
9. 全データ書き込みまで3.～8.を繰り返します。

PROG\_PAGELOAD命令がEEPROM書き込み時に使えないことに注意してください。

### 28.10.19. EEPROMの読み出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. EEPROM読み出し移行命令(5①参照)を使い、EEPROMメモリ読み出しを許可します。
3. アドレス設定命令(5②, 5③参照)を使い、読み出しアドレスを設定します。
4. データ読み出し命令(5④参照)を使い、データを読み出します。
5. 全データが読み出されてしまうまで3.～4.を繰り返します。

PROG\_PAGEREAD命令がEEPROM読み出し時に使Rないことに注意してください。

### 28.10.20. ヒューズビットの書き込み (訳注:本項は修正してあります。)

1. JTAG命令PROG\_COMMANDSを入力します。
2. ヒューズ書き込み移行命令(6①参照)を使い、ヒューズ書き込みを許可します。
3. 拡張データ設定命令(6②参照)を使い、拡張ヒューズ値を設定します。(0=プログラム、1=非プログラム)
4. 拡張ヒューズ書き込み命令(6③参照)を使い、拡張ヒューズを書き込みます。
5. ヒューズ書き込み完了検査(6④参照)を使い、完了までポーリングするか、tWLRH(198頁の表28-14参照)時間待ちます。
6. 上位データ設定命令(6⑤参照)を使い、上位側ヒューズ値を設定します。(0=プログラム、1=非プログラム)
7. 上位ヒューズ書き込み命令(6⑥参照)を使い、上位側ヒューズを書き込みます。
8. ヒューズ書き込み完了検査(6⑦参照)を使い、完了までポーリングするか、tWLRH(198頁の表28-14参照)時間待ちます。
9. 下位データ設定命令(6⑧参照)を使い、下位側ヒューズ値を設定します。(0=プログラム、1=非プログラム)
10. 下位ヒューズ書き込み命令(6⑨参照)を使い、下位側ヒューズを書き込みます。
11. ヒューズ書き込み完了検査(6⑩参照)を使い、完了までポーリングするか、tWLRH(198頁の表28-14参照)時間待ちます。

### 28.10.21. 施錠ビットの書き込み

1. JTAG命令PROG\_COMMANDSを入力します。
2. 施錠ビット書き込み移行命令(7①参照)を使い、施錠ビット書き込みを許可します。
3. データ設定命令(7②参照)を使い、施錠ビット値を設定します。(0=プログラム、1=無変化)
4. 施錠ビット書き込み命令(7③参照)を使い、施錠ビットに書き込みます。
5. 施錠ビット書き込み完了検査(7④参照)を使い、完了までポーリングするか、tWLRH(198頁の表28-14参照)時間待ちます。

### 28.10.22. ヒューズ/施錠ビットの読み出し (訳注:本項は修正してあります。)

1. JTAG命令PROG\_COMMANDSを入力します。
2. ヒューズ/施錠ビット読み出し移行命令(8①参照)を使い、ヒューズ/施錠ビット読み出しを許可します。
3. 全てのヒューズと施錠ビットを読むにはヒューズ/施錠ビット読み出し命令(8⑥参照)を使います。  
拡張ヒューズビットのみを読み出す場合は拡張ヒューズ読み出し命令(8②参照)を使います。  
上位側ヒューズビットだけを読むには上位ヒューズ読み出し命令(8③参照)を使います。  
下位側ヒューズビットだけを読むには下位ヒューズ読み出し命令(8④参照)を使います。  
施錠ビットだけを読むには施錠ビット読み出し命令(8⑤参照)を使います。

### 28.10.23. 識票バイトの読み出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. 識票読み出し移行命令(9①参照)を使い、識票読み出しを許可します。
3. アドレス設定命令(9②参照)を使い、読み出しアドレス\$00を設定します。
4. データ読み出し命令(9③参照)を使い、識票バイトを読み出します。
5. 第2、第3バイトを読むためにアドレスを\$01,\$02として各々3.～4.を繰り返します。

### 28.10.24. 校正バイトの読み出し

1. JTAG命令PROG\_COMMANDSを入力します。
2. 校正バイト読み出し移行命令(10①参照)を使い、校正バイト読み出しを許可します。
3. アドレス設定命令(10②参照)を使い、読み出しアドレス\$00を設定します。
4. データ読み出し命令(10③参照)を使い、校正バイトを読み出します。

## 29. 電気的特性 - (TA=-40°C～85°C)

### 29.1. 絶対最大定格 (警告)

動作温度	-55°C ~ +125°C
保存温度	-65°C ~ +150°C
RESETを除くピン許容電圧	-0.5V ~ VCC+0.5V
RESETピン許容電圧	-0.5V ~ +13.0V
最大動作電圧	6.0V
入出力ピン出力電流	40.0mA
消費電流	200.0mA

#### (警告)

絶対最大定格を超える負担はデバイスに定常的な損傷を与えます。絶対最大定格は負担の定格を示すためだけのもので、この値または、この仕様書の動作特性で示された値を超える条件で動作することを示すものではありません。長時間の最大定格での使用はデバイスの信頼性を損なう場合があります。

### 29.2. DC特性

表29-1. DC特性 TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件	最小	代表	最大	単位
VIL	Lowレベル入力電圧 (XTAL1,RESETを除く)	VCC=1.8～2.4V	-0.5		0.2VCC (注1)	
		VCC=2.4～5.5V	-0.5		0.3VCC (注1)	
VIL1	Lowレベル入力電圧 (XTAL1)	VCC=1.8～5.5V	-0.5		0.1VCC (注1)	
		VCC=1.8～5.5V	-0.5		0.1VCC (注1)	
VIH	Highレベル入力電圧 (XTAL1,RESETを除く)	VCC=1.8～2.4V	0.7VCC (注2)		VCC+0.5	
		VCC=2.4～5.5V	0.6VCC (注2)		VCC+0.5	
VIH1	Highレベル入力電圧 (XTAL1)	VCC=1.8～2.4V	0.8VCC (注2)		VCC+0.5	V
		VCC=2.4～5.5V	0.7VCC (注2)		VCC+0.5	
VIH2	Highレベル入力電圧 (RESET)	VCC=1.8～5.5V	0.9VCC (注2)		VCC+0.5	
		VCC=1.8～5.5V	0.9VCC (注2)		VCC+0.5	
VOL	Lレベル出力電圧 (I/OとしてのRESETを除く) (注3)	IOL=20mA, VCC=5V			0.9	
		IOL=10mA, VCC=3V			0.6	
VOH	Hレベル出力電圧 (I/OとしてのRESETを除く) (注4)	IOH=-20mA, VCC=5V	4.2			
		IOH=-10mA, VCC=3V	2.3			
IIL	I/OピンLowレベル入力漏れ電流	VCC=5.5V			1	
IIH	I/OピンHighレベル入力漏れ電流	確実なH/L範囲			1	μA
RRST	RESETピン プルアップ抵抗		30		60	
RPU	I/Oピン プルアップ抵抗		20		50	kΩ
VACIO	アナログ比較器入力オフセット電圧	VCC=5V, Vin=VCC/2		<10	40	
		VCC<3.6V, Vin<0.5V		<15	60 (注5)	mV
		VCC>3.6V, Vin<0.5V		<15	500 (注5)	
IACLK	アナログ比較器入力漏れ電流	VCC=5V, Vin=VCC/2	-50		50	nA
tACPD	アナログ比較器伝播遅延時間	VCC=2.7V		750		
		VCC=4.0V		500		ns

注1: Lowレベルの認識が保証される最高電圧です。

注2: Highレベルの認識が保証される最低電圧です。

注3: 各I/Oポートは安定状態(非過渡時)に於いて検査条件(VCC=3Vで10mA, VCC=5Vで20mA)よりも多くの吸い込み電流を流すことができますが、次の条件を厳守しなければなりません。

1. ポートA7～0、C7～0のIOLの合計が100mAを超えるべきではありません。
2. ポートB7～0、D7～0、XTAL2のIOLの合計が100mAを超えるべきではありません。

IOLが検査条件を超える場合、VOLも仕様書での値を超えます。表の検査条件よりも大きな吸い込み電流を流すことは保証されません。

注4: 各I/Oポートは安定状態(非過渡時)に於いて検査条件(VCC=3Vで10mA, VCC=5Vで20mA)よりも多くの吐き出し電流を流すことができますが、次の条件を厳守しなければなりません。

1. ポートA7～0、C7～0のIOHの合計が100mAを超えるべきではありません。
2. ポートB7～0、D7～0、XTAL2のIOHの合計が100mAを超えるべきではありません。

IOHが検査条件を超える場合、VOHも仕様書での値を超えます。表の検査条件よりも大きな吐き出し電流を流すことは保証されません。

注5: これらの値は特性付けに基づきます。最大限度は製造で検査されず、従って保証することはできません。

### 29.2.1. ATmega164A DC特性

表29-2. TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件		最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.3	0.55	mA
		VCC=3V, 4MHz			1.4	3.5	
		VCC=5V, 8MHz			4.8	12	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.07	0.5	μA
		VCC=3V, 4MHz			0.25	1.5	
		VCC=5V, 8MHz			1.0	5.5	
	パワーセーブ動作消費電流 (注)	32kHz	VCC=1.8V		0.5		μA
		TOSC許可	VCC=3V		0.6		
	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			5.0	15	μA
		VCC=3V, WDT禁止			0.17	3.0	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 29.2.2. ATmega164PA DC特性

表29-3. TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件		最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.3	0.5	mA
		VCC=3V, 4MHz			1.4	2.7	
		VCC=5V, 8MHz			4.8	9.0	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.07	0.15	μA
		VCC=3V, 4MHz			0.25	0.7	
		VCC=5V, 8MHz			1.0	5.0	
	パワーセーブ動作消費電流 (注)	32kHz	VCC=1.8V		0.5		μA
		TOSC許可	VCC=3V		0.6		
	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			5.0	8.0	μA
		VCC=3V, WDT禁止			0.17	2.0	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 29.2.3. ATmega324A DC特性

表29-4. TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件		最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.3	0.55	mA
		VCC=3V, 4MHz			1.5	3.5	
		VCC=5V, 8MHz			5.2	12	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.06	0.5	μA
		VCC=3V, 4MHz			0.35	1.5	
		VCC=5V, 8MHz			1.3	5.5	
	パワーセーブ動作消費電流 (注)	32kHz	VCC=1.8V		0.5		μA
		TOSC許可	VCC=3V		0.6		
	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			4.2	15	μA
		VCC=3V, WDT禁止			0.15	3.0	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

#### 29.2.4. ATmega324PA DC特性

表29-5. TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件		最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.3	0.5	mA
		VCC=3V, 4MHz			1.5	2.7	
		VCC=5V, 8MHz			5.2	9.0	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.06	0.15	mA
		VCC=3V, 4MHz			0.35	0.7	
		VCC=5V, 8MHz			1.3	5.0	
	パワーセーブ動作消費電流 (注)	32kHz	VCC=1.8V		0.5		μA
		TOSC許可	VCC=3V		0.6		
	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			4.2	8.0	μA
		VCC=3V, WDT禁止			0.15	2.0	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

#### 29.2.5. ATmega644A DC特性

表29-6. TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件		最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.38	0.5	mA
		VCC=3V, 4MHz			1.8	2.7	
		VCC=5V, 8MHz			5.6	9.0	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.06	0.15	mA
		VCC=3V, 4MHz			0.2	0.7	
		VCC=5V, 8MHz			1.1	2.5	
	パワーセーブ動作消費電流 (注)	32kHz	VCC=1.8V		0.5		μA
		TOSC許可	VCC=3V		0.6		
	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			4.2	20	μA
		VCC=3V, WDT禁止			0.15	3.0	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

#### 29.2.6. ATmega644PA DC特性

表29-7. TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件		最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.38	0.5	mA
		VCC=3V, 4MHz			1.8	2.7	
		VCC=5V, 8MHz			5.6	9.0	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.06	0.15	mA
		VCC=3V, 4MHz			0.2	0.7	
		VCC=5V, 8MHz			1.1	4.0	
	パワーセーブ動作消費電流 (注)	32kHz	VCC=1.8V		0.5		μA
		TOSC許可	VCC=3V		0.6		
	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			4.2	8.0	μA
		VCC=3V, WDT禁止			0.15	2.0	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 29.2.7. ATmega1284 DC特性

表29-8. TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件	最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0,1)全ビット=1)	VCC=2V, 1MHz		0.38	0.55	mA
		VCC=3V, 4MHz		1.8	3.5	
		VCC=5V, 8MHz		5.6	12	
	アイドル動作消費電流 (電力削減レジスタ(PPR0,1)全ビット=1)	VCC=2V, 1MHz		0.06	0.5	
		VCC=3V, 4MHz		0.2	1.5	
		VCC=5V, 8MHz		1.1	5.5	
	パワーセーブ動作消費電流 (注)	32kHz	VCC=1.8V	0.5		μA
		TOSC許可	VCC=3V	0.6		
	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効		4.2	15	
		VCC=3V, WDT禁止		0.15	5.0	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 29.2.8. ATmega1284P DC特性

表29-9. TA=-40°C～85°C, VCC=1.8V～5.5V (特記事項を除く)


シンボル	項目	条件	最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0,1)全ビット=1)	VCC=2V, 1MHz		0.38	0.5	mA
		VCC=3V, 4MHz		1.8	2.9	
		VCC=5V, 8MHz		5.6	9.0	
	アイドル動作消費電流 (電力削減レジスタ(PPR0,1)全ビット=1)	VCC=2V, 1MHz		0.06	0.15	
		VCC=3V, 4MHz		0.2	0.7	
		VCC=5V, 8MHz		1.1	5.0	
	パワーセーブ動作消費電流 (注)	32kHz	VCC=1.8V	0.5		μA
		TOSC許可	VCC=3V	0.6		
	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効		4.2	10	
		VCC=3V, WDT禁止		0.15	5.0	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 29.3. 速度勾配

最高周波数は動作電圧に依存します。図29-1で示されるように最高周波数対動作電圧曲線は1.8～2.7Vと2.7～4.5V間で直線です。

図29-1. 最高周波数対VCC



## 29.4. クロック特性

表29-10. 校正付き内蔵RC発振器の校正精度

校正種別	周波数	VCC	温度	校正精度
工場校正	8.0MHz	3V	25°C	±10%
使用者校正	7.3~8.1MHz	1.8~5.5V	-40~85°C	±1%

図29-2. 外部クロック駆動波形




表29-11. 外部クロック特性

シンボル	項目	VCC=1.8~5.5V		VCC=2.7~5.5V		VCC=4.5~5.5V		単位
		最小	最大	最小	最大	最小	最大	
1/tCLCL	クロック周波数	0	4	0	10	0	20	MHz
tCLCL	クロック周期	250		100		50		
tCHCX	Highレベル時間	100		40		20		ns
tCLCX	Lowレベル時間	100		40		20		
tCLCH	上昇時間		2.0		1.6		0.5	μs
tCHCL	下降時間		2.0		1.6		0.5	
ΔtCLCL	隣接クロック周期間の変化率		2		2		2	%

注: 詳細については27頁の「外部クロック信号」を参照してください。

## 29.5. システムとりセットの特性

表29-12. リセット、低電圧検出(BOD)、内部基準電圧の特性

シンボル	項目	条件	最小	代表	最大	単位
V <sub>POT</sub>	上昇時電源ONリセット閾値電圧	TA=-40~85°C	1.1	1.4	1.6	V
	下降時電源ONリセット閾値電圧 (注1)		0.6	1.3	1.6	
V <sub>RST</sub>	RESETピン閾値電圧		0.2VCC		0.9VCC	
t <sub>RST</sub>	リセットパルス幅		2.5			μs
V <sub>HYST</sub>	低電圧検出ヒステリシス電圧			50		mV
t <sub>BOD</sub>	最小低電圧検出時間			2		μs
V <sub>BG</sub>	基準電圧	VCC=2.7V TA=25°C	1.0	1.1	1.2	V
t <sub>BG</sub>	起動時間			40	70	μs
I <sub>BG</sub>	消費電流			10		μA

注1: 供給電圧がこの電圧以下にならないと、上昇時の電源ONリセットは動作しません。

表29-13. BODLEVELヒューズ (VBOT) 設定 (注1)

BODLEVEL2~0	最小	代表	最大	単位
1 1 1	低電圧検出(BOD)リセット禁止			
1 1 0	1.7	1.8	2.0	V
1 0 1	2.5	2.7	2.9	
1 0 0	4.1	4.3	4.5	
0 0 0 ~ 0 1 1	(予約)			

注1: いくつかのデバイスでVBOTが公称最低動作電圧以下の可能性があります。この状態のデバイスについては、製造検査中、VCC=VBOTに落として検査されます。これはマイクロコントローラの正しい動作がもはや保証されない電圧になる前に、低電圧検出(BOD)リセットが起きることを保証します。この検査はBODLEVEL=101と110を使って実行されます。

## 29.6. 外部割り込み特性

表29-14. 非同期外部割り込み特性

シンボル	項目	最小	代表	最大	単位
t <sub>INT</sub>	非同期外部割り込み最小パルス幅		50		ns

## 29.7. SPIタイミング特性

図29-3. SPIタイミング必要条件(主装置動作)




図29-4. SPIタイミング必要条件(從装置動作)




表29-15. SPIタイミング特性

番号	項目	動作種別	最小	代表	最大	単位
1	SCK周期	主装置		表19-5.参照		
2	SCK High/Low期間	主装置		50%デューティ比		
3	SCK上昇/下降時間	主装置		3.6		
4	入力データ準備時間	主装置		10		
5	入力データ保持時間	主装置		10		
6	出力からSCK変移時間	主装置		0.5tSCK		ns
7	SCKからの出力遅延時間	主装置		10		
8	SCKからのHigh出力時間	主装置		10		
9	SS↓からの出力遅延時間	従装置		15		
10	SCK周期	従装置	4tCK			
11	SCK High/Low期間 (注)	従装置	2tCK			
12	SCK上昇/下降時間	従装置			1.6	μs
13	入力データ準備時間	従装置	10			
14	入力データ保持時間	従装置	tCK			
15	SCKからの出力遅延時間	従装置		15		
16	SCKからのSS↑遅延時間	従装置	20			ns
17	SS↑からの出力Hi-Z遅延時間	従装置		10		
18	SS↓からのSCK遅延時間	従装置	20			

注: SPIプログラミングでの最小SCK High/Low期間は、2tCLCL( $t_{CK} < 12\text{MHz}$ )、3tCLCL( $t_{CK} \geq 12\text{MHz}$ )です。

## 29.8. 2線直列インターフェース特性

表29-16.は2線直列バスに接続した装置に対する必要条件を記述します。ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの2線直列インターフェースは記載条件下で、これらの必要条件を越えるか、または合致します。

図29-5. 2線直列バス タイミング




表29-16. 2線直列インターフェース必要条件

シンボル	項目	条件	最小	最大	単位
V <sub>IL</sub>	Lowレベル入力電圧		-0.5	0.3VCC	
V <sub>IH</sub>	Highレベル入力電圧		0.7VCC	VCC+0.5	
V <sub>hys</sub> ①	ショットトリガ入力ヒステリシス電圧		② 0.05VCC		V
V <sub>OOL</sub> ①	Lowレベル出力電圧	I <sub>OL</sub> =3mA	0	0.4	
t <sub>r</sub> ①	出力上昇時間(V <sub>ILmin</sub> →V <sub>IHmax</sub> )		② 20+0.1C <sub>b</sub> ③	300	
t <sub>of</sub> ①	出力下降時間(V <sub>IHmin</sub> →V <sub>ILmax</sub> )	10pF<C <sub>b</sub> <400pF	② 20+0.1C <sub>b</sub> ③	250	ns
t <sub>SP</sub> ①	入力パルス最小幅(尖頭消去濾波)		0	② 50	
I <sub>i</sub>	入力電流(ピン単位)	0.1VCC<V <sub>i</sub> <0.9VCC	-10	10	μA
C <sub>i</sub> ①	ピン入力容量			10	pF
f <sub>SCL</sub>	SCLクロック周波数 ④⑤	f <sub>CK</sub> >max(16f <sub>SCL</sub> ,250kHz)	0	400	kHz
R <sub>p</sub>	プルアップ抵抗値	f <sub>SCL</sub> ≤100kHz	(VCC-0.4V)/3mA	1000ns/C <sub>b</sub>	
		f <sub>SCL</sub> >100kHz	(VCC-0.4V)/3mA	300ns/C <sub>b</sub>	Ω
t <sub>HD:STA</sub>	(再送)開始条件保持時間	f <sub>SCL</sub> ≤100kHz	4.0		
		f <sub>SCL</sub> >100kHz	0.6		
t <sub>LOW</sub>	SCLクロックLowレベル時間	f <sub>SCL</sub> ≤100kHz	4.7		
		f <sub>SCL</sub> >100kHz	1.3		
t <sub>HIGH</sub>	SCLクロックHighレベル時間	f <sub>SCL</sub> ≤100kHz	4.0		
		f <sub>SCL</sub> >100kHz	0.6		μs
t <sub>SU:STA</sub>	再送開始条件準備時間	f <sub>SCL</sub> ≤100kHz	4.7		
		f <sub>SCL</sub> >100kHz	0.6		
t <sub>HD:DAT</sub>	データ保持時間	f <sub>SCL</sub> ≤100kHz	0	3.45	
		f <sub>SCL</sub> >100kHz	0	0.9	
t <sub>SU:DAT</sub>	データ準備時間	f <sub>SCL</sub> ≤100kHz	250		
		f <sub>SCL</sub> >100kHz	100		ns
t <sub>SU:STO</sub>	停止条件準備時間	f <sub>SCL</sub> ≤100kHz	4.0		
		f <sub>SCL</sub> >100kHz	0.6		
t <sub>BUF</sub>	停止条件→開始条件間バス開放時間	f <sub>SCL</sub> ≤100kHz	4.7		
		f <sub>SCL</sub> >100kHz	1.3		μs

① ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pで、この項目は特性が記載されていますが、100%検査はされていません。

② f<sub>SCL</sub>>100kHzについてのみ必要とされます。

③ C<sub>b</sub>は1つのバス信号線の容量(pF)です。

④ f<sub>CK</sub>はCPU(システム)クロック周波数です。

⑤ この必要条件はATmega164A/164PA/324A/324PA/644A/644PA/1284/1284Pの全ての2線直列インターフェース動作に適用します。2線直列バスに接続した他の装置は一般的なf<sub>SCL</sub>必要条件に従うことだけを必要とします。

## 29.9. A/D変換器特性

表29-17. A/D変換特性 (注: これらの値は目安だけです。)

シン	シ	ボル	項目	条件	最小	代表	最大	単位
シングル エンド入力 変換	分解能				10			ビット
	絶対精度 (INL,DNL,利得, オフセット,量子化 誤差を含む)	VCC=4V VREF=4V	変換クロック=200kHz 変換クロック=1MHz 雑音低減動作	変換クロック=200kHz 変換クロック=1MHz	1.9 3.25 1.9 3.25	1.9 3.25		LSB
	積分非直線性誤差(INL)				1.1			
	微分非直線性誤差(DNL)	VCC=4V VREF=4V			0.3			
	オフセット(ゼロ)誤差		変換クロック=200kHz		-1.5			
	利得誤差				1.6			
	変換クロック周波数			50		1000	kHz	
	変換時間	連続変換動作		13		260	μs	
	VREF	基準電圧		1.0		AVCC		
	VIN	入力電圧		GND		VREF		V
差動 入力 変換	VINT1	内蔵1.1V基準電圧		1.0	1.1	1.2		
	VINT2	内蔵2.56V基準電圧	VCC>2.7V	2.33	2.56	2.79		
		入力周波数帯域			38.5			kHz
		A/D変換出力		0		1023	LSB	
	分解能		×1		10			
			×10		10			
			×200		7			ビット
	絶対精度 (オフセット,利得誤差校正後)		×1		19			
			×10		19			
			×200		12			
	積分非直線性誤差(INL)		×1		2			
			×10		4			
			×200		11			
	微分非直線性誤差(DNL)	VCC=5V VREF=4V 変換クロック=200kHz	×1		1			
			×10		1.5			LSB
			×200		11			
	オフセット(ゼロ)誤差		×1		-1			
			×10		-1			
			×200		1			
	利得誤差		×1		18			
			×10		19			
			×200		1.5			
	変換クロック周波数			50		1000	kHz	
	変換時間			13		260	μs	
	VREF	基準電圧		2.0		AVCC-0.5		
	VIN	入力電圧		0		AVCC		V
	VDIFF	差動入力電圧差		-VREF/利得		VREF/利得		
		入力周波数帯域			4			kHz
		A/D変換出力		-511		+511	LSB	
共通	AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3		V
	VINT	内蔵2.56V基準電圧		2.33	2.56	2.79		
	RREF	基準電圧入力インピーダンス			32			kΩ
	RAIN	アナログ入力インピーダンス			100			MΩ

(訳注) 原書の表28-17と表28-18は表29-17として統合しました。

## 30. 電気的特性 - (TA=-40°C～105°C)

### 30.1. 絶対最大定格 (警告)

動作温度	-55°C ~ +125°C
保存温度	-65°C ~ +150°C
RESETを除くピン許容電圧	-0.5V ~ VCC+0.5V
RESETピン許容電圧	-0.5V ~ +13.0V
最大動作電圧	6.0V
入出力ピン出力電流	40.0mA
消費電流	200.0mA

#### (警告)

絶対最大定格を超える負担はデバイスに定常的な損傷を与えます。絶対最大定格は負担の定格を示すためだけのもので、この値または、この仕様書の動作特性で示された値を超える条件で動作することを示すものではありません。長時間の最大定格での使用はデバイスの信頼性を損なう場合があります。

### 30.2. DC特性

表30-1. DC特性 TA=-40°C～105°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件	最小	代表	最大	単位
VIL	Lowレベル入力電圧 (XTAL1,RESETを除く)	VCC=1.8～2.4V	-0.5		0.2VCC (注1)	
		VCC=2.4～5.5V	-0.5		0.3VCC (注1)	
VIL1	Lowレベル入力電圧 (XTAL1)	VCC=1.8～5.5V	-0.5		0.1VCC (注1)	
		VCC=1.8～5.5V	-0.5		0.1VCC (注1)	
VIH	Highレベル入力電圧 (XTAL1,RESETを除く)	VCC=1.8～2.4V	0.7VCC (注2)		VCC+0.5	
		VCC=2.4～5.5V	0.6VCC (注2)		VCC+0.5	
VIH1	Highレベル入力電圧 (XTAL1)	VCC=1.8～2.4V	0.8VCC (注2)		VCC+0.5	V
		VCC=2.4～5.5V	0.7VCC (注2)		VCC+0.5	
VIH2	Highレベル入力電圧 (RESET)	VCC=1.8～5.5V	0.9VCC (注2)		VCC+0.5	
		VCC=1.8～5.5V	0.9VCC (注2)		VCC+0.5	
VOL	Lレベル出力電圧 (I/OとしてのRESETを除く) (注3)	IOL=20mA, VCC=5V			1.0	
		IOL=10mA, VCC=3V			0.7	
VOH	Hレベル出力電圧 (I/OとしてのRESETを除く) (注4)	IOH=-20mA, VCC=5V	4.0			
		IOH=-10mA, VCC=3V	2.1			
IIL	I/OピンLowレベル入力漏れ電流	VCC=5.5V			1	μA
IIH	I/OピンHighレベル入力漏れ電流	確実なH/L範囲			1	
RRST	RESETピン プルアップ抵抗		30		60	kΩ
RPU	I/Oピン プルアップ抵抗		20		50	
VACIO	アナログ比較器入力オフセット電圧	VCC=5V, Vin=VCC/2			40	
		VCC<3.6V, Vin<0.5V		<15	60 (注5)	mV
		VCC>3.6V, Vin<0.5V		<15	500 (注5)	
IACLK	アナログ比較器入力漏れ電流	VCC=5V, Vin=VCC/2	-50		50	nA

注1: Lowレベルの認識が保証される最高電圧です。

注2: Highレベルの認識が保証される最低電圧です。

注3: 各I/Oポートは安定状態(非過渡時)に於いて検査条件(VCC=3Vで10mA, VCC=5Vで20mA)よりも多くの吸い込み電流を流すことができますが、次の条件を厳守しなければなりません。

1. ポートA7～0、C7～0のIOLの合計が100mAを超えるべきではありません。
2. ポートB7～0、D7～0、XTAL2のIOLの合計が100mAを超えるべきではありません。

IOLが検査条件を超える場合、VOLも仕様書での値を超えてます。表の検査条件よりも大きな吸い込み電流を流すことは保証されません。

注4: 各I/Oポートは安定状態(非過渡時)に於いて検査条件(VCC=3Vで10mA, VCC=5Vで20mA)よりも多くの吐き出し電流を流すことができますが、次の条件を厳守しなければなりません。

1. ポートA7～0、C7～0のIOHの合計が100mAを超えるべきではありません。
2. ポートB7～0、D7～0、XTAL2のIOHの合計が100mAを超えるべきではありません。

IOHが検査条件を超える場合、VOHも仕様書での値を超えてます。表の検査条件よりも大きな吐き出し電流を流すことは保証されません。

注5: これらの値は特性付けに基づきます。最大限度は製造で検査されず、従って保証することはできません。

### 30.2.1. ATmega164PA DC特性

表30-2. TA=-40°C～105°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件	最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.7	mA
		VCC=3V, 4MHz			3	
		VCC=5V, 8MHz			11	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.17	mA
		VCC=3V, 4MHz			0.85	
		VCC=5V, 8MHz			6	
ICC	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			15	μA
		VCC=3V, WDT禁止			5	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 30.2.2. ATmega324PA DC特性

表30-3. TA=-40°C～105°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件	最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.7	mA
		VCC=3V, 4MHz			3	
		VCC=5V, 8MHz			11	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.17	mA
		VCC=3V, 4MHz			0.85	
		VCC=5V, 8MHz			6	
ICC	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			15	μA
		VCC=3V, WDT禁止			5	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 30.2.3. ATmega644PA DC特性

表30-4. TA=-40°C～105°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件	最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.7	mA
		VCC=3V, 4MHz			3	
		VCC=5V, 8MHz			11	
	アイドル動作消費電流 (電力削減レジスタ(PPR0)全ビット=1)	VCC=2V, 1MHz			0.17	mA
		VCC=3V, 4MHz			0.85	
		VCC=5V, 8MHz			6	
ICC	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			15	μA
		VCC=3V, WDT禁止			5	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 30.2.4. ATmega1284P DC特性

表30-5. TA=-40°C～105°C, VCC=1.8V～5.5V (特記事項を除く)

シンボル	項目	条件	最小	代表	最大	単位
ICC	活動動作消費電流 (電力削減レジスタ(PPR0,1)全ビット=1)	VCC=2V, 1MHz			0.8	mA
		VCC=3V, 4MHz			3	
		VCC=5V, 8MHz			11	
	アイドル動作消費電流 (電力削減レジスタ(PPR0,1)全ビット=1)	VCC=2V, 1MHz			0.17	mA
		VCC=3V, 4MHz			0.85	
		VCC=5V, 8MHz			6	
ICC	パワーダウン動作消費電流 (注)	VCC=3V, WDT有効			18	μA
		VCC=3V, WDT禁止			13	

注: 25°Cでの代表値と最大値です。最大値は製造での検査限度です。

### 31. 代表特性 - (TA=-40°C～85°C)

以下の図は代表的な特性を示します。これらの図は製造中に検査されていません。全ての消費電流測定は全I/Oピンを入力として設定した内部プルアップ許可で行われています。電源幅振幅の方形波発振器がクロック源として使われています。

活動動作とアイドル動作の全ての消費電流測定は**電力削減レジスタ(PPR)**で全ビットが設定(1)で行なわれ、従って関係周辺機能部はOFFにされます。アナログ比較器もこれらの測定中に禁止されます。**パワーダウン動作**での消費電力はクロック選択と無関係です。

消費電流は動作電圧、動作周波数、I/Oピンの負荷、I/Oピンの切り替え速度、命令実行、周囲温度のような様々な要素の関数です。支配的な要素は動作電圧と動作周波数です。

容量性負荷のピンの引き込み電流は(1つのピンに対して)  $C_L(\text{負荷容量}) \times VCC(\text{動作電圧}) \times f(I/O\text{ピンの平均切り替え周波数})$  として推測できます。

デバイスは検査範囲よりも高い周波数特性を示します。デバイスは注文番号が示す周波数よりも高い周波数での機能特性を保証されません。

**ウォッチドッグ タイマ**許可のパワーダウン動作での消費電流とウォッチドッグ タイマ禁止のパワーダウン動作での消費電流間の違いは、ウォッチドッグ タイマによって引き込んだ(消費した)差電流を表します。

#### 31.1. ATmega164A代表特性

##### 31.1.1. 活動動作消費電流

図31-1. ATmega164A:活動動作消費電流 対 周波数 (100kHz～1MHz)




図31-2. ATmega164A:活動動作消費電流 対 周波数 (1MHz～20MHz)




図31-3. ATmega164A:活動動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図31-4. ATmega164A:活動動作消費電流 対 動作電圧 (内蔵RC発振器,CKDIV8=プログラム(0),1MHz)





図31-5. ATmega164A:活動動作消費電流 対 動作電圧 (内蔵WDT発振器,128kHz)



### 31.1.2. アイドル動作消費電流

図31-6. ATmega164A:アイドル動作消費電流 対 周波数 (100kHz～1MHz)




図31-7. ATmega164A:アイドル動作消費電流 対 周波数 (1MHz～20MHz)




図31-8. ATmega164A:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図31-9. ATmega164A:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-10. ATmega164A:アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.1.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部に対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については33頁の「PRR0 - 電力削減レジスタ」をご覧ください。

表31-1. 各部追加消費電流 (絶対値:  $\mu\text{A}$ )

PRR内ビット	1MHz,2V	4MHz,3V	8MHz,5V
PRUSART1	3.1	20.9	96.7
PRUSART0	2.9	21.6	101
PRTWI	6.1	44	205.8
PRTIM2	5.9	40.1	182
PRTIM1	3.7	26.1	113.2
PRTIM0	1.4	9.4	38.8
PRADC	11.7	55.5	249.5
PRSPI	5.1	37.9	195.5

表31-2. 各部追加消費電流 (相対値: %)

PRR内ビット	活動動作(図31-1,図31-2)	アイドル動作(図31-6,図31-7)
PRUSART1	1.5	7.4
PRUSART0	1.5	7.5
PRTWI	3.2	15.4
PRTIM2	2.9	14.0
PRTIM1	1.8	8.8
PRTIM0	0.7	3.1
PRADC	4.4	20.9
PRSPI	2.9	13.8

表31-1.で一覧される以外のVCCと周波数設定については表31-2.からの数値を元に代表的な消費電流を計算できます。

例: VCC=2V,  $f=1\text{MHz}$ でタイマ/カウンタ1,A/D変換器,SPIが許可されたアイドル動作での予測される消費電流を計算します。表31-2.のアイドル動作列からタイマ/カウンタ1が8.8%、A/D変換器が20.9%、SPIが13.8%追加する必要を知ります。図31-6.を読み、VCC=2V,  $f=1\text{MHz}$ でのアイドル動作消費電流が約0.073mAであるのを得ます。タイマ/カウンタ1, A/D変換器, SPI許可のアイドル動作での総消費電流を得ます。

$$\text{総消費電流} = 0.073\text{mA} \times (1 + 0.088 + 0.209 + 0.138) \approx 0.105\text{mA}$$

### 31.1.4. ハーダウン動作消費電流

図31-11. ATmega164A: ハーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図31-12. ATmega164A:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




### 31.1.5. パワーセーブ動作消費電流

図31-13. ATmega164A:パワーセーブ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止,32kHzクリスタル用発振器走行)



### 31.1.6. スタンバイ動作消費電流

図31-14. ATmega164A:スタンバイ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)



注:セラはセラミック振動子

## 31.1.7. ピン プルアップ

図31-15. ATmega164A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-16. ATmega164A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図31-17. ATmega164A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図31-18. ATmega164A:RESETプルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-19. ATmega164A:RESETプルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図31-20. ATmega164A:RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



## 31.1.8. ピン駆動能力

図31-21. ATmega164A:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図31-22. ATmega164A:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図31-23. ATmega164A:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図31-24. ATmega164A:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 31.1.9. ピン 閾値とヒステリシス



図31-25. ATmega164A:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)図31-26. ATmega164A:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IL}$ , 0読み値)

図31-27. ATmega164A:I/Oピン入力ヒステリシス電圧 対 動作電圧




図31-28. ATmega164A:RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIH, 1読み値)




図31-29. ATmega164A:RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIL, 0読み値)





図31-30. ATmega164A:RESET入力ヒステリシス電圧 対 動作電圧



### 31.1.10. 低電圧検出器(BOD)閾値

図31-31. ATmega164A:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧4.3V)




図31-32. ATmega164A:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧2.7V)




図31-33. ATmega164A:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧1.8V)




図31-34. ATmega164A:バンドギャップ電圧 対 動作電圧





図31-35. ATmega164A:バンドギャップ電圧 対 動作温度



### 31.1.11. 内部発振器周波数

図31-36. ATmega164A: ウオッチトッグ発振器周波数 対 動作温度




図31-37. ATmega164A: ウオッチトッグ発振器周波数 対 動作電圧




図31-38. ATmega164A: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図31-39. ATmega164A: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図31-40. ATmega164A: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 31.1.12. 周辺機能部消費電流

図31-41. ATmega164A:A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図31-42. ATmega164A:外部基準電圧(AREF)電流 対 動作電圧




図31-43. ATmega164A:アナログ比較器消費電流 対 動作電圧




図31-44. ATmega164A:低電圧検出器(BOD)消費電流 対 動作電圧




図31-45. ATmega164A: プログラミング電流 対 動作電圧





図31-46. ATmega164A: ウオッチドッグタイム消費電流 対 動作電圧



### 31.1.13. リセット消費電流とリセットパルス幅

図31-47. ATmega164A: リセット消費(供給)電流 対 周波数 (100kHz~1MHz)




図31-48. ATmega164A:リセット消費(供給)電流 対 周波数 (1MHz～20MHz)





図31-49. ATmega164A:最小リセット パルス幅 対 動作電圧



### 31.2. ATmega164PA代表特性

#### 31.2.1. 活動動作消費電流

図31-50. ATmega164PA:活動動作消費電流 対 周波数 (100kHz～1MHz)




図31-51. ATmega164PA:活動動作消費電流 対 周波数 (1MHz～20MHz)




図31-52. ATmega164PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図31-53. ATmega164PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-54. ATmega164PA:活動動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.2.2. アイドル動作消費電流

図31-55. ATmega164PA:アイドル動作消費電流 対 周波数 (100kHz~1MHz)




図31-56. ATmega164PA: アイドル動作消費電流 対 周波数 (1MHz～20MHz)




図31-57. ATmega164PA: アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図31-58. ATmega164PA: アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-59. ATmega164PA: アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.2.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部に対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については33頁の「PRR0 – 電力削減レジスタ」をご覧ください。

表31-3. 各部追加消費電流 (絶対値: μA)

PRR内ビット	1MHz, 2V	4MHz, 3V	8MHz, 5V
PRUSART1	3.1	20.9	96.7
PRUSART0	2.9	21.6	101
PRTWI	6.1	44	205.8
PRTIM2	5.9	40.1	182
PRTIM1	3.7	26.1	113.2
PRTIM0	1.4	9.4	38.8
PRADC	11.7	55.5	249.5
PRSPI	5.1	37.9	195.5

表31-4. 各部追加消費電流 (相対値: %)

PRR内ビット	活動動作(図31-50, 図31-51)	アイドル動作(図31-55, 図31-56)
PRUSART1	1.5	7.4
PRUSART0	1.5	7.5
PRTWI	3.2	15.4
PRTIM2	2.9	14.0
PRTIM1	1.8	8.8
PRTIM0	0.7	3.1
PRADC	4.4	20.9
PRSPI	2.9	13.8

表31-3で一覧される以外のVCCと周波数設定については表31-4からの数値を元に代表的な消費電流を計算できます。

例: VCC=2V, f=1MHzでタイマ/カウンタ1,A/D変換器,SPIが許可されたアイドル動作での予測される消費電流を計算します。表31-4のアイドル動作列からタイマ/カウンタ1が8.8%、A/D変換器が20.9%、SPIが13.8%追加する必要があります。図31-55を読み、VCC=2V, f=1MHzでのアイドル動作消費電流が約0.073mAであるのを得ます。タイマ/カウンタ1, A/D変換器, SPI許可のアイドル動作での総消費電流を得ます。

$$\text{総消費電流} = 0.073\text{mA} \times (1 + 0.088 + 0.209 + 0.138) \doteq 0.105\text{mA}$$

### 31.2.4. パワーダウン動作消費電流

図31-60. ATmega164PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図31-61. ATmega164PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




### 31.2.5. パワーセーブ動作消費電流

図31-62. ATmega164PA:パワーセーブ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止, 32kHzクリスタル用発振器走行)



### 31.2.6. スタンバイ動作消費電流

図31-63. ATmega164PA:スタンバイ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)



注:セラはセラミック振動子

### 31.2.7. ピン プルアップ<sup>®</sup>

図31-64. ATmega164PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-65. ATmega164PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図31-66. ATmega164PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図31-67. ATmega164PA:RESET プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-68. ATmega164PA:RESET プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図31-69. ATmega164PA: RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



### 31.2.8. ピン駆動能力

図31-70. ATmega164PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図31-71. ATmega164PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図31-72. ATmega164PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図31-73. ATmega164PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 31.2.9. ピン 閾値とヒステリシス


図31-74. ATmega164PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)

図31-75. ATmega164PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 (VIL,0読み値)




図31-76. ATmega164PA:I/Oピン入力ヒステリシス電圧 対 動作電圧




図31-77. ATmega164PA:RESET入力閾値(スレッショールト)電圧 対 動作電圧 (VIH,1読み値)




図31-78. ATmega164PA: RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIL,0読み値)





図31-79. ATmega164PA: RESET入力ヒステリシス電圧 対 動作電圧



### 31.2.10. 低電圧検出器(BOD)閾値

図31-80. ATmega164PA: 低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧4.3V)




図31-81. ATmega164PA:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧2.7V)




図31-82. ATmega164PA:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧1.8V)




図31-83. ATmega164PA:バンドギャップ電圧 対 動作電圧





図31-84. ATmega164PA: バンドギャップ電圧 対 動作温度



### 31.2.11. 内部発振器周波数

図31-85. ATmega164PA: ウオッチドッグ発振器周波数 対 動作温度




図31-86. ATmega164PA: ウオッチドッグ発振器周波数 対 動作電圧




図31-87. ATmega164PA: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図31-88. ATmega164PA: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図31-89. ATmega164PA: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 31.2.12. 周辺機能部消費電流

図31-90. ATmega164PA:A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図31-91. ATmega164PA:外部基準電圧(REF)電流 対 動作電圧




図31-92. ATmega164PA:アナログ比較器消費電流 対 動作電圧




図31-93. ATmega164PA:低電圧検出器(BOD)消費電流 対 動作電圧




図31-94. ATmega164PA:プログラミング電流 対 動作電圧





図31-95. ATmega164PA:ワットドック タイム消費電流 対 動作電圧



### 31.2.13. リセット消費電流とリセットパルス幅

図31-96. ATmega164PA:リセット消費(供給)電流 対 周波数 (100kHz～1MHz)




図31-97. ATmega164PA:リセット消費(供給)電流 対 周波数 (1MHz～20MHz)





図31-98. ATmega164PA:最小リセットパルス幅 対 動作電圧



### 31.3. ATmega324A代表特性

#### 31.3.1. 活動動作消費電流

図31-99. ATmega324A:活動動作消費電流 対 周波数 (100kHz~1MHz)




図31-100. ATmega324A:活動動作消費電流 対 周波数 (1MHz~20MHz)




図31-101. ATmega324A:活動動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図31-102. ATmega324A:活動動作消費電流 対 動作電圧 (内蔵RC発振器,CKDIV8=プログラム(0),1MHz)





図31-103. ATmega324A:活動動作消費電流 対 動作電圧 (内蔵WDT発振器,128kHz)



### 31.3.2. アイドル動作消費電流

図31-104. ATmega324A:アイドル動作消費電流 対 周波数 (100kHz~1MHz)




図31-105. ATmega324A:アイドル動作消費電流 対 周波数 (1MHz～20MHz)




図31-106. ATmega324A:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図31-107. ATmega324A:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-108. ATmega324A: アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.3.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部に対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については33頁の「PRR0 – 電力削減レジスタ」をご覧ください。

表31-5. 各部追加消費電流 (絶対値: μA)

PRR内ビット	1MHz, 2V	4MHz, 3V	8MHz, 5V
PRUSART1	3.1	21.5	100.0
PRUSART0	3.0	21.0	98.2
PRTWI	6.4	45.7	214.5
PRTIM2	5.6	37.7	165.8
PRTIM1	3.6	24.8	107.0
PRTIM0	1.7	10.4	43.2
PRADC	11.8	59.2	257.0
PRSPI	5.3	40.1	206.8

表31-5で一覧される以外のVCCと周波数設定については表31-6からの数値を元に代表的な消費電流を計算できます。

例: VCC=2V, f=1MHzでタイマ/カウンタ1,A/D変換器,SPIが許可されたアイドル動作での予測される消費電流を計算します。表31-6のアイドル動作列からタイマ/カウンタ1が6.0%、A/D変換器が14.8%、SPIが10.3%追加する必要を知ります。図31-104を読み、VCC=2V, f=1MHzでのアイドル動作消費電流が約0.078mAであるのを得ます。タイマ/カウンタ1, A/D変換器, SPI許可のアイドル動作での総消費電流を得ます。

$$\text{総消費電流} = 0.078\text{mA} \times (1 + 0.060 + 0.148 + 0.103) \doteq 0.102\text{mA}$$

表31-6. 各部追加消費電流 (相対値: %)

PRR内ビット	活動動作(図31-99, 図31-100)	アイドル動作(図31-104, 図31-105)
PRUSART1	1.4	5.3
PRUSART0	1.4	5.2
PRTWI	3.0	11.3
PRTIM2	2.5	9.1
PRTIM1	1.6	6.0
PRTIM0	0.7	2.5
PRADC	4.2	14.8
PRSPI	2.7	10.3

### 31.3.4. パワーダウン動作消費電流

図31-109. ATmega324A:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図31-110. ATmega324A:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




### 31.3.5. パワーセーブ動作消費電流

図31-111. ATmega324A:パワーセーブ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止, 32kHzクリスタル用発振器走行)



### 31.3.6. スタンバイ動作消費電流

図31-112. ATmega324A:スタンバイ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)



注:セラはセラミック振動子

### 31.3.7. ピン プルアップ

図31-113. ATmega324A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-114. ATmega324A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図31-115. ATmega324A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図31-116. ATmega324A:RESET プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-117. ATmega324A:RESET プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図31-118. ATmega324A:RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



## 31.3.8. ピン駆動能力

図31-119. ATmega324A:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図31-120. ATmega324A:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図31-121. ATmega324A:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図31-122. ATmega324A:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 31.3.9. ピン 閾値とヒステリシス


図31-123. ATmega324A:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)

図31-124. ATmega324A:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIL, 1読み値)




図31-125. ATmega324A:I/Oピン入力ヒステリシス電圧 対 動作電圧




図31-126. ATmega324A:RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIH, 1読み値)






図31-127. ATmega324A: RESET入力閾値(スレッショールド)電圧 対 動作電圧 (V<sub>IL,0</sub>読み値)

図31-128. ATmega324A: RESET入力ヒステリシス電圧 対 動作電圧



### 31.3.10. 低電圧検出器(BOD)閾値

図31-129. ATmega324A: 低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧4.3V)




図31-130. ATmega324A:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧2.7V)




図31-131. ATmega324A:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧1.8V)




図31-132. ATmega324A:バンドギャップ電圧 対 動作電圧





図31-133. ATmega324A: バンドギャップ電圧 対 動作温度



### 31.3.11. 内部発振器周波数

図31-134. ATmega324A: ウオッチドッグ発振器周波数 対 動作温度




図31-135. ATmega324A: ウオッチドッグ発振器周波数 対 動作電圧




図31-136. ATmega324A: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図31-137. ATmega324A: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図31-138. ATmega324A: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 31.3.12. 周辺機能部消費電流

図31-139. ATmega324A: A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図31-140. ATmega324A: 外部基準電圧(AREF)電流 対 動作電圧




図31-141. ATmega324A: アナログ比較器消費電流 対 動作電圧




図31-142. ATmega324A:低電圧検出器(BOD)消費電流 対 動作電圧




図31-143. ATmega324A:プログラミング電流 対 動作電圧





図31-144. ATmega324A:ウォッチドッグ タイマ消費電流 対 動作電圧



### 31.3.13. リセット消費電流とリセットパルス幅

図31-145. ATmega324A:リセット消費(供給)電流 対 周波数 (100kHz～1MHz、RESETプルアップ電流を除く)




図31-146. ATmega324A:リセット消費(供給)電流 対 周波数 (1MHz～20MHz、RESETプルアップ電流を除く)





図31-147. ATmega324A:最小リセットパルス幅 対 動作電圧



### 31.4. ATmega324PA代表特性

#### 31.4.1. 活動動作消費電流

図31-148. ATmega324PA:活動動作消費電流 対 周波数 (100kHz～1MHz)




図31-149. ATmega324PA:活動動作消費電流 対 周波数 (1MHz～20MHz)




図31-150. ATmega324PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図31-151. ATmega324PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-152. ATmega324PA:活動動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.4.2. アイドル動作消費電流

図31-153. ATmega324PA:アイドル動作消費電流 対 周波数 (100kHz~1MHz)




図31-154. ATmega324PA:アイドル動作消費電流 対 周波数 (1MHz～20MHz)




図31-155. ATmega324PA:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図31-156. ATmega324PA:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-157. ATmega324PA:アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器,128kHz)



### 31.4.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部に対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については33頁の「PRR0 – 電力削減レジスタ」をご覧ください。

表31-7. 各部追加消費電流 (絶対値: μA)

PRR内ビット	1MHz,2V	4MHz,3V	8MHz,5V
PRUSART1	3.1	21.5	100.0
PRUSART0	3.0	21.0	98.2
PRTWI	6.4	45.7	214.5
PRTIM2	5.6	37.7	165.8
PRTIM1	3.6	24.8	107.0
PRTIM0	1.7	10.4	43.2
PRADC	11.8	59.2	257.0
PRSPI	5.3	40.1	206.8

表31-7で一覧される以外のVCCと周波数設定については表31-8からの数値を元に代表的な消費電流を計算できます。

例: VCC=2V, f=1MHzでタイマ/カウンタ1,A/D変換器,SPIが許可されたアイドル動作での予測される消費電流を計算します。表31-8のアイドル動作列からタイマ/カウンタ1が6.0%、A/D変換器が14.8%、SPIが10.3%追加する必要を知ります。図31-153を読み、VCC=2V, f=1MHzでのアイドル動作消費電流が約0.078mAであるのを得ます。タイマ/カウンタ1, A/D変換器, SPI許可のアイドル動作での総消費電流を得ます。

$$\text{総消費電流} = 0.078\text{mA} \times (1 + 0.060 + 0.148 + 0.103) \approx 0.102\text{mA}$$

表31-8. 各部追加消費電流 (相対値: %)

PRR内ビット	活動動作(図31-148,図31-149)	アイドル動作(図31-153,図31-154)
PRUSART1	1.4	5.3
PRUSART0	1.4	5.2
PRTWI	3.0	11.3
PRTIM2	2.5	9.1
PRTIM1	1.6	6.0
PRTIM0	0.7	2.5
PRADC	4.2	14.8
PRSPI	2.7	10.3

### 31.4.4. パワーダウン動作消費電流

図31-158. ATmega324PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図31-159. ATmega324PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




### 31.4.5. パワーセーブ動作消費電流

図31-160. ATmega324PA:パワーセーブ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止, 32kHzクリスタル用発振器走行)



### 31.4.6. スタンバイ動作消費電流

図31-161. ATmega324PA:スタンバイ動作消費電流 対 動作電圧 (ウォッチトック タイマ禁止)



注:セラはセラミック振動子

### 31.4.7. ピン プルアップ

図31-162. ATmega324PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-163. ATmega324PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図31-164. ATmega324PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図31-165. ATmega324PA:RESET プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-166. ATmega324PA:RESET プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図31-167. ATmega324PA:RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



## 31.4.8. ピン駆動能力

図31-168. ATmega324PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図31-169. ATmega324PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図31-170. ATmega324PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図31-171. ATmega324PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 31.4.9. ピン 閾値とヒステリシス


図31-172. ATmega324PA:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)

図31-173. ATmega324PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 (VIL,0読み値)




図31-174. ATmega324PA:I/Oピン入力ヒステリシス電圧 対 動作電圧




図31-175. ATmega324PA:RESET入力閾値(スレッショールト)電圧 対 動作電圧 (VIH,1読み値)






図31-176. ATmega324PA: RESET入力閾値(スレッショールド)電圧 対 動作電圧 (V<sub>IL,0</sub>読み値)

図31-177. ATmega324PA: RESET入力ヒステリシス電圧 対 動作電圧



### 31.4.10. 低電圧検出器(BOD)閾値

図31-178. ATmega324PA: 低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧4.3V)




図31-179. ATmega324PA:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧2.7V)




図31-180. ATmega324PA:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧1.8V)




図31-181. ATmega324PA:バンドギャップ電圧 対 動作電圧





図31-182. ATmega324PA: バンドギャップ電圧 対 動作温度



### 31.4.11. 内部発振器周波数

図31-183. ATmega324PA: ウオッチャッカ発振器周波数 対 動作温度




図31-184. ATmega324PA: ウオッチャッカ発振器周波数 対 動作電圧




図31-185. ATmega324PA: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図31-186. ATmega324PA: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図31-187. ATmega324PA: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 31.4.12. 周辺機能部消費電流

図31-188. ATmega324PA:A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図31-189. ATmega324PA:外部基準電圧(REF)電流 対 動作電圧




図31-190. ATmega324PA:アナログ比較器消費電流 対 動作電圧




図31-191. ATmega324PA:低電圧検出器(BOD)消費電流 対 動作電圧




図31-192. ATmega324PA:プログラミング電流 対 動作電圧





図31-193. ATmega324PA:ウォッチドッグ タイマ消費電流 対 動作電圧



### 31.4.13. リセット消費電流とリセットパルス幅

図31-194. ATmega324PA:リセット消費(供給)電流 対 周波数 (100kHz~1MHz、RESETプルアップ電流を除く)




図31-195. ATmega324PA:リセット消費(供給)電流 対 周波数 (1MHz~20MHz、RESETプルアップ電流を除く)





図31-196. ATmega324PA:最小リセットパルス幅 対 動作電圧



### 31.5. ATmega644A代表特性

#### 31.5.1. 活動動作消費電流

図31-197. ATmega644A:活動動作消費電流 対 周波数 (100kHz~1MHz)




図31-198. ATmega644A:活動動作消費電流 対 周波数 (1MHz~20MHz)




図31-199. ATmega644A:活動動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図31-200. ATmega644A:活動動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-201. ATmega644A:活動動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.5.2. アイドル動作消費電流

図31-202. ATmega644A:アイドル動作消費電流 対 周波数 (100kHz~1MHz)




図31-203. ATmega644A:アイドル動作消費電流 対 周波数 (1MHz～20MHz)




図31-204. ATmega644A:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図31-205. ATmega644A:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-206. ATmega644A: アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.5.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部に対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については33頁の「PRR0 – 電力削減レジスタ」をご覧ください。

表31-9. 各部追加消費電流 (絶対値: μA)

PRR内ビット	1MHz, 2V	4MHz, 3V	8MHz, 5V
PRUSART1	5.9	37.3	149
PRUSART0	6.7	40	157.1
PRTWI	9.5	58.9	239.5
PRTIM2	12	74.3	297.6
PRTIM1	6.6	41.4	170.3
PRTIM0	3.1	19.5	78.6
PRADC	16.2	75.4	301.4
PRSPI	9.3	56.6	226.3

表31-10. 各部追加消費電流 (相対値: %)

PRR内ビット	活動動作(図30-197, 図30-198)	アイドル動作(図30-202, 図30-203)
PRUSART1	1.6	8.1
PRUSART0	1.8	8.8
PRTWI	2.6	12.9
PRTIM2	3.3	16.3
PRTIM1	1.9	9.1
PRTIM0	0.9	4.3
PRADC	3.65	17.9
PRSPI	2.5	12.4

表31-9で一覧される以外のVCCと周波数設定については表31-10からの数値を元に代表的な消費電流を計算できます。

例: VCC=2V, f=1MHzでタイマ/カウンタ1, A/D変換器, SPIが許可されたアイドル動作での予測される消費電流を計算します。表31-10のアイドル動作列からタイマ/カウンタ1が9.1%、A/D変換器が17.9%、SPIが12.4%追加する必要があります。図31-202を読み、VCC=2V, f=1MHzでのアイドル動作消費電流が約0.078mAであるのを得ます。タイマ/カウンタ1, A/D変換器, SPI許可のアイドル動作での総消費電流を得ます。

$$\text{総消費電流} = 0.078\text{mA} \times (1 + 0.091 + 0.179 + 0.124) \approx 0.109\text{mA}$$

### 31.5.4. パワーダウン動作消費電流

図31-207. ATmega644A:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図31-208. ATmega644A:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




### 31.5.5. パワーセーブ動作消費電流

図31-209. ATmega644A:パワーセーブ動作消費電流 対 動作電圧 (32kHzクリスタル用発振器走行、ウォッチドッグ タイマ禁止)



### 31.5.6. スタンバイ動作消費電流

図31-210. ATmega644A:スタンバイ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)



注:セラはセラミック振動子

### 31.5.7. ピン プルアップ

図31-211. ATmega644A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-212. ATmega644A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図31-213. ATmega644A:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図31-214. ATmega644A:RESET プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-215. ATmega644A:RESET プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図31-216. ATmega644A:RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



## 31.5.8. ピン駆動能力

図31-217. ATmega644A:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図31-218. ATmega644A:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図31-219. ATmega644A:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図31-220. ATmega644A:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 31.5.9. ピン 閾値とヒステリシス

図31-221. ATmega644A:I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (VIH, 1読み値)




図31-222. ATmega644A:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIL, 1読み値)




図31-223. ATmega644A:I/Oピン入力ヒステリシス電圧 対 動作電圧




図31-224. ATmega644A:RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIH, 1読み値)






図31-225. ATmega644A: RESET入力閾値(スレッショールド)電圧 対 動作電圧 (V<sub>IL,0</sub>読み値)

図31-226. ATmega644A: RESET入力ヒステリシス電圧 対 動作電圧



### 31.5.10. 低電圧検出器(BOD)閾値

図31-227. ATmega644A: 低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧4.3V)




図31-228. ATmega644A:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧2.7V)




図31-229. ATmega644A:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧1.8V)




図31-230. ATmega644A:バンドギャップ電圧 対 動作電圧





図31-231. ATmega644A: バンドギャップ電圧 対 動作温度



### 31.5.11. 内部発振器周波数




図31-233. ATmega644A: ウオッチドッグ発振器周波数 対 動作電圧




図31-234. ATmega644A: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図31-235. ATmega644A: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図31-236. ATmega644A: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 31.5.12. 周辺機能部消費電流

図31-237. ATmega644A: A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図31-238. ATmega644A: 外部基準電圧(REF)電流 対 動作電圧




図31-239. ATmega644A: アナログ比較器消費電流 対 動作電圧




図31-240. ATmega644A:低電圧検出器(BOD)消費電流 対 動作電圧




図31-241. ATmega644A:プログラミング電流 対 動作電圧





図31-242. ATmega644A:ウォッチドッグ タイマ消費電流 対 動作電圧



## 31.5.13. リセット消費電流とリセットパルス幅

図31-243. ATmega644A:リセット消費(供給)電流 対 周波数 (100kHz～1MHz)




図31-244. ATmega644A:リセット消費(供給)電流 対 周波数 (1MHz～20MHz)





図31-245. ATmega644A:最小リセットパルス幅 対 動作電圧



### 31.6. ATmega644PA代表特性

#### 31.6.1. 活動動作消費電流

図31-246. ATmega644PA:活動動作消費電流 対 周波数 (100kHz～1MHz)




図31-247. ATmega644PA:活動動作消費電流 対 周波数 (1MHz～20MHz)




図31-248. ATmega644PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図31-249. ATmega644PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-250. ATmega644PA:活動動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.6.2. アイドル動作消費電流

図31-251. ATmega644PA:アイドル動作消費電流 対 周波数 (100kHz~1MHz)




図31-252. ATmega644PA:アイドル動作消費電流 対 周波数 (1MHz～20MHz)




図31-253. ATmega644PA:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図31-254. ATmega644PA:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-255. ATmega644PA:アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.6.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部に対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については33頁の「PRR0 – 電力削減レジスタ」をご覧ください。

表31-11. 各部追加消費電流 (絶対値: μA)

PRR内ビット	1MHz, 2V	4MHz, 3V	8MHz, 5V
PRUSART1	5.9	37.3	149
PRUSART0	6.7	40	157.1
PRTWI	9.5	58.9	239.5
PRTIM2	12	74.3	297.6
PRTIM1	6.6	41.4	170.3
PRTIM0	3.1	19.5	78.6
PRADC	16.2	75.4	301.4
PRSPI	9.3	56.6	226.3

表31-12. 各部追加消費電流 (相対値: %)

PRR内ビット	活動動作(図30-246,図30-247)	アイドル動作(図30-251,図30-252)
PRUSART1	1.6	8.1
PRUSART0	1.8	8.8
PRTWI	2.6	12.9
PRTIM2	3.3	16.3
PRTIM1	1.9	9.1
PRTIM0	0.9	4.3
PRADC	3.65	17.9
PRSPI	2.5	12.4

表31-11で一覧される以外のVCCと周波数設定については表31-12からの数値を元に代表的な消費電流を計算できます。

例: VCC=2V, f=1MHzでタイマ/カウンタ1,A/D変換器,SPIが許可されたアイドル動作での予測される消費電流を計算します。表31-12のアイドル動作列からタイマ/カウンタ1が9.1%、A/D変換器が17.9%、SPIが12.4%追加する必要があります。図31-251を読み、VCC=2V, f=1MHzでのアイドル動作消費電流が約0.078mAであるのを得ます。タイマ/カウンタ1, A/D変換器, SPI許可のアイドル動作での総消費電流を得ます。

$$\text{総消費電流} = 0.078\text{mA} \times (1 + 0.091 + 0.179 + 0.124) \approx 0.109\text{mA}$$

### 31.6.4. パワーダウン動作消費電流

図31-256. ATmega644PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図31-257. ATmega644PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




### 31.6.5. パワーセーブ動作消費電流

図31-258. ATmega644PA:パワーセーブ動作消費電流 対 動作電圧 (32kHzクリスタル用発振器走行、ウォッチドッグ タイマ禁止)



### 31.6.6. スタンバイ動作消費電流

図31-259. ATmega644PA:スタンバイ動作消費電流 対 動作電圧 (ウォッチトッピング タイマ禁止)



注:セラはセラミック振動子

### 31.6.7. ピン プルアップ

図31-260. ATmega644PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-261. ATmega644PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図31-262. ATmega644PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図31-263. ATmega644PA:RESET プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-264. ATmega644PA:RESET プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図31-265. ATmega644PA:RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



## 31.6.8. ピン駆動能力

図31-266. ATmega644PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図31-267. ATmega644PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図31-268. ATmega644PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図31-269. ATmega644PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 31.6.9. ピン 閾値とヒステリシス

図31-270. ATmega644PA:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIH, 1読み値)




図31-271. ATmega644PA:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIL,0読み値)




図31-272. ATmega644PA:I/Oピン入力ヒステリシス電圧 対 動作電圧




図31-273. ATmega644PA:RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIH,1読み値)






図31-274. ATmega644PA: RESET入力閾値(スレッショールド)電圧 対 動作電圧 ( $V_{IL,0}$ 読み値)

図31-275. ATmega644PA: RESET入力ヒステリシス電圧 対 動作電圧



### 31.6.10. 低電圧検出器(BOD)閾値

図31-276. ATmega644PA: 低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧4.3V)




図31-277. ATmega644PA:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧2.7V)




図31-278. ATmega644PA:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧1.8V)




図31-279. ATmega644PA:バンドギャップ電圧 対 動作電圧





図31-280. ATmega644PA: バンドギャップ電圧 対 動作温度



## 31.6.11. 内部発振器周波数




図31-282. ATmega644PA: ウオッチャッギング発振器周波数 対 動作電圧




図31-283. ATmega644PA: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図31-284. ATmega644PA: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図31-285. ATmega644PA: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 31.6.12. 周辺機能部消費電流

図31-286. ATmega644PA:A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図31-287. ATmega644PA:外部基準電圧(REF)電流 対 動作電圧




図31-288. ATmega644PA:アナログ比較器消費電流 対 動作電圧




図31-289. ATmega644PA:低電圧検出器(BOD)消費電流 対 動作電圧




図31-290. ATmega644PA:プログラミング電流 対 動作電圧





図31-291. ATmega644PA:ウォッチドッグ タイム消費電流 対 動作電圧



## 31.6.13. リセット消費電流とリセットパルス幅

図31-292. ATmega644PA:リセット消費(供給)電流 対 周波数 (100kHz~1MHz)




図31-293. ATmega644PA:リセット消費(供給)電流 対 周波数 (1MHz~20MHz)





図31-294. ATmega644PA:最小リセットパルス幅 対 動作電圧



### 31.7. ATmega1284代表特性

#### 31.7.1. 活動動作消費電流

図31-295. ATmega1284:活動動作消費電流 対 周波数 (100kHz～1MHz)




図31-296. ATmega1284:活動動作消費電流 対 周波数 (1MHz～20MHz)




図31-297. ATmega1284:活動動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)




図31-298. ATmega1284:活動動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-299. ATmega1284:活動動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.7.2. アイドル動作消費電流

図31-300. ATmega1284:アイドル動作消費電流 対 周波数 (100kHz~1MHz)




図31-301. ATmega1284:アトール動作消費電流 対 周波数 (1MHz～20MHz)




図31-302. ATmega1284:アトール動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図31-303. ATmega1284:アトール動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-304. ATmega1284: アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.7.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部に対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については33頁の「PRR0,1 – 電力削減レジスタ」をご覧ください。

表31-13. 各部追加消費電流 (絶対値: μA)

PRR内ビット	1MHz, 2V	4MHz, 3V	8MHz, 5V
PRUSART1	3.0	19.2	87.7
PRUSART0	2.9	19.2	88.5
PRTWI	7.5	49.3	230.3
PRTIM3	4.0	24.7	105.5
PRTIM2	6.0	39.7	176.3
PRTIM1	4.2	26.4	113.7
PRTIM0	1.7	11.6	54.3
PRADC	13.5	54.7	273
PRSPI	5.7	40.6	212.2

表31-14. 各部追加消費電流 (相対値: %)

PRR内ビット	活動動作(図31-295, 図31-296)	アイドル動作(図31-300, 図31-301)
PRUSART1	0.9	6.0
PRUSART0	0.9	6.0
PRTWI	2.3	15.4
PRTIM3	1.1	7.5
PRTIM2	1.8	12.1
PRTIM1	1.2	8.0
PRTIM0	0.5	3.6
PRADC	3.0	19.8
PRSPI	2.0	13.2

表31-13で一覧される以外のVCCと周波数設定については表31-14からの数値を元に代表的な消費電流を計算できます。

例: VCC=2V, f=1MHzでタイマ/カウンタ1,A/D変換器,SPIが許可されたアイドル動作での予測される消費電流を計算します。表31-14のアイドル動作列からタイマ/カウンタ1が8.0%、A/D変換器が19.8%、SPIが13.2%追加する必要を知ります。図31-301を読み、VCC=2V, f=1MHzでのアイドル動作消費電流が約0.075mAであるのを得ます。タイマ/カウンタ1, A/D変換器, SPI許可のアイドル動作での総消費電流を得ます。

$$\text{総消費電流} = 0.075\text{mA} \times (1 + 0.080 + 0.198 + 0.132) \approx 0.106\text{mA}$$

### 31.7.4. パワーダウン動作消費電流

図31-305. ATmega1284:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図31-306. ATmega1284:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




### 31.7.5. パワーセーブ動作消費電流

図31-307. ATmega1284:パワーセーブ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止, 32kHzクリスタル用発振器走行)



### 31.7.6. スタンバイ動作消費電流

図31-308. ATmega1284:スタンバイ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)



注:セラはセラミック振動子

### 31.7.7. ピン プルアップ<sup>®</sup>



図31-309. ATmega1284:I/Oピン プルアップ<sup>®</sup>抵抗電流 対 入力電圧 (VCC=1.8V)図31-310. ATmega1284:I/Oピン プルアップ<sup>®</sup>抵抗電流 対 入力電圧 (VCC=2.7V)

図31-311. ATmega1284:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図31-312. ATmega1284:RESET プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-313. ATmega1284:RESET プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図31-314. ATmega1284:RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



## 31.7.8. ピン駆動能力

図31-315. ATmega1284:I/Oピン出力電圧 対 吸い込み電流 (VCC=2.7V)




図31-316. ATmega1284:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図31-317. ATmega1284:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図31-318. ATmega1284:I/Oピン出力電圧 対 吐き出し電流 (VCC=2.7V)





図31-319. ATmega1284:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)



## 31.7.9. ピン 閾値とヒステリシス

図31-320. ATmega1284:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIH, 1読み値)




図31-321. ATmega1284:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIL, 0読み値)




図31-322. ATmega1284:I/Oピン入力ヒステリシス電圧 対 動作電圧




図31-323. ATmega1284: RESET入力閾値(スレッショールト)電圧 対 動作電圧 (VIH,1読み値)




図31-324. ATmega1284: RESET入力閾値(スレッショールト)電圧 対 動作電圧 (VIL,0読み値)





図31-325. ATmega1284: RESET入力ヒステリシス電圧 対 動作電圧



### 31.7.10. 低電圧検出器(BOD)閾値

図31-326. ATmega1284:低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧4.3V)




図31-327. ATmega1284:低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧2.7V)




図31-328. ATmega1284:低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧1.8V)




図31-329. ATmega1284: バンドギャップ電圧 対 動作電圧





図31-330. ATmega1284: バンドギャップ電圧 対 動作温度



### 31.7.11. 内部発振器周波数

図31-331. ATmega1284: ウオッチドッグ発振器周波数 対 動作温度




図31-332. ATmega1284: ウオッチドッグ発振器周波数 対 動作電圧




図31-333. ATmega1284: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図31-334. ATmega1284: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図31-335. ATmega1284:校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 31.7.12. 周辺機能部消費電流

図31-336. ATmega1284:A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図31-337. ATmega1284:外部基準電圧(AREF)電流 対 動作電圧




図31-338. ATmega1284:アナログ比較器消費電流 対 動作電圧




図31-339. ATmega1284:低電圧検出器(BOD)消費電流 対 動作電圧




図31-340. ATmega1284:プログラミング電流 対 動作電圧





図31-341. ATmega1284: プログラミング電流 対 動作電圧



### 31.7.13. リセット消費電流とリセットパルス幅

図31-342. ATmega1284: リセット消費(供給)電流 対 周波数 (100kHz～1MHz)




図31-343. ATmega1284: リセット消費(供給)電流 対 周波数 (1MHz～20MHz)





図31-344. ATmega1284:最小リセット パルス幅 対 動作電圧



### 31.8. ATmega1284P代表特性

#### 31.8.1. 活動動作消費電流

図31-345. ATmega1284P:活動動作消費電流 対 周波数 (100kHz~1MHz)




図31-346. ATmega1284P:活動動作消費電流 対 周波数 (1MHz~20MHz)




図31-347. ATmega1284P:活動動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図31-348. ATmega1284P:活動動作消費電流 対 動作電圧 (内蔵RC発振器,CKDIV8=プログラム(0),1MHz)





図31-349. ATmega1284P:活動動作消費電流 対 動作電圧 (内蔵WDT発振器,128kHz)



### 31.8.2. アイドル動作消費電流

図31-350. ATmega1284P:アイドル動作消費電流 対 周波数 (100kHz~1MHz)




図31-351. ATmega1284P:アイドル動作消費電流 対 周波数 (1MHz～20MHz)




図31-352. ATmega1284P:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図31-353. ATmega1284P:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図31-354. ATmega1284P:アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 31.8.3. 周辺機能部供給電流

以下の表と式は活動動作とアイドル動作で個別周辺機能部に対する追加消費電流の計算に使えます。周辺機能部の許可や禁止は電力削減レジスタによって制御されます。詳細については33頁の「PRR0,1 – 電力削減レジスタ」をご覧ください。

表31-15. 各部追加消費電流 (絶対値:  $\mu\text{A}$ )

PRR内ビット	1MHz, 2V	4MHz, 3V	8MHz, 5V
PRUSART1	3.0	19.2	87.7
PRUSART0	2.9	19.2	88.5
PRTWI	7.5	49.3	230.3
PRTIM3	4.0	24.7	105.5
PRTIM2	6.0	39.7	176.3
PRTIM1	4.2	26.4	113.7
PRTIM0	1.7	11.6	54.3
PRADC	13.5	54.7	273
PRSPI	5.7	40.6	212.2

表31-16. 各部追加消費電流 (相対値: %)

PRR内ビット	活動動作(図31-345,図31-346)	アイドル動作(図31-350,図31-351)
PRUSART1	0.9	6.0
PRUSART0	0.9	6.0
PRTWI	2.3	15.4
PRTIM3	1.1	7.5
PRTIM2	1.8	12.1
PRTIM1	1.2	8.0
PRTIM0	0.5	3.6
PRADC	3.0	19.8
PRSPI	2.0	13.2

表31-15で一覧される以外のVCCと周波数設定については表31-16からの数値を元に代表的な消費電流を計算できます。

例: VCC=2V,  $f=1\text{MHz}$ でタイマ/カウンタ1,A/D変換器,SPIが許可されたアイドル動作での予測される消費電流を計算します。表31-16のアイドル動作列からタイマ/カウンタ1が8.0%、A/D変換器が19.8%、SPIが13.2%追加する必要を知ります。図31-351を読み、VCC=2V,  $f=1\text{MHz}$ でのアイドル動作消費電流が約0.075mAであるのを得ます。タイマ/カウンタ1, A/D変換器, SPI許可のアイドル動作での総消費電流を得ます。

$$\text{総消費電流} = 0.075\text{mA} \times (1 + 0.080 + 0.198 + 0.132) \approx 0.106\text{mA}$$

### 31.8.4. パワーダウン動作消費電流

図31-355. ATmega1284P:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図31-356. ATmega1284P:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)




### 31.8.5. ハワーセーブ動作消費電流

図31-357. ATmega1284P:ハワーセーブ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止, 32kHzクリスタル用発振器走行)



### 31.8.6. スタンバイ動作消費電流

図31-358. ATmega1284P:スタンバイ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)



注:セラはセラミック振動子

### 31.8.7. ピン プルアップ<sup>®</sup>

図31-359. ATmega1284P:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-360. ATmega1284P:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図31-361. ATmega1284P:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図31-362. ATmega1284P:RESETプルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図31-363. ATmega1284P:RESETプルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図31-364. ATmega1284P:RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



### 31.8.8. ピン駆動能力

図31-365. ATmega1284P:I/Oピン出力電圧 対 吸い込み電流 (VCC=2.7V)




図31-366. ATmega1284P:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図31-367. ATmega1284P:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図31-368. ATmega1284P:I/Oピン出力電圧 対 吐き出し電流 (VCC=2.7V)





図31-369. ATmega1284P:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)



## 31.8.9. ピン 閾値とヒステリシス

図31-370. ATmega1284P:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIH, 1読み値)




図31-371. ATmega1284P:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIL, 0読み値)




図31-372. ATmega1284P:I/Oピン入力ヒステリシス電圧 対 動作電圧




図31-373. ATmega1284P:RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIH,1読み値)




図31-374. ATmega1284P:RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIL,0読み値)





図31-375. ATmega1284P:RESET入力ヒステリシス電圧 対 動作電圧



### 31.8.10. 低電圧検出器(BOD)閾値

図31-376. ATmega1284P: 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧4.3V)




図31-377. ATmega1284P: 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧2.7V)




図31-378. ATmega1284P: 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧1.8V)




図31-379. ATmega1284P: ハンドキャップ電圧 対 動作電圧





図31-380. ATmega1284P: ハンドキャップ電圧 対 動作温度



### 31.8.11. 内部発振器周波数

図31-381. ATmega1284P: ウオッチドッグ発振器周波数 対 動作温度




図31-382. ATmega1284P: ウオッチドッグ発振器周波数 対 動作電圧




図31-383. ATmega1284P: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図31-384. ATmega1284P: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図31-385. ATmega1284P: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 31.8.12. 周辺機能部消費電流

図31-386. ATmega1284P: A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図31-387. ATmega1284P: 外部基準電圧(AREF)電流 対 動作電圧




図31-388. ATmega1284P:アナログ比較器消費電流 対 動作電圧




図31-389. ATmega1284P:低電圧検出器(BOD)消費電流 対 動作電圧




図31-390. ATmega1284P:プログラミング電流 対 動作電圧





図31-391. ATmega1284P: プログラミング電流 対 動作電圧



## 31.8.13. リセット消費電流とリセットパルス幅

図31-392. ATmega1284P: リセット消費(供給)電流 対 周波数 (100kHz～1MHz)




図31-393. ATmega1284P: リセット消費(供給)電流 対 周波数 (1MHz～20MHz)





図31-394. ATmega1284P: 最小リセット パルス幅 対 動作電圧



## 32. 代表特性 - (TA=-40°C～105°C)

以下の図は代表的な特性を示します。これらの図は製造中に検査されていません。全ての消費電流測定は全I/Oピンを入力として設定した内部プルアップ許可で行われています。電源幅振幅の方形波発振器がクロック源として使われています。

活動動作とアイドル動作の全ての消費電流測定は**電力削減レジスタ(PPR)**で全ビットが設定(1)で行なわれ、従って関係周辺機能部はOFFにされます。アナログ比較器もこれらの測定中に禁止されます。**パワーダウン動作**での消費電力はクロック選択と無関係です。

消費電流は動作電圧、動作周波数、I/Oピンの負荷、I/Oピンの切り替え速度、命令実行、周囲温度のような様々な要素の関数です。支配的な要素は動作電圧と動作周波数です。

容量性負荷のピンの引き込み電流は(1つのピンに対して)  $C_L(\text{負荷容量}) \times VCC(\text{動作電圧}) \times f(I/O\text{ピンの平均切り替え周波数})$  として推測できます。

デバイスは検査範囲よりも高い周波数特性を示します。デバイスは注文番号が示す周波数よりも高い周波数での機能特性を保証されません。

**ウォッチドッグ タイマ**許可のパワーダウン動作での消費電流とウォッチドッグ タイマ禁止のパワーダウン動作での消費電流間の違いは、ウォッチドッグ タイマによって引き込んだ(消費した)差電流を表します。

### 32.1. ATmega164PA代表特性

#### 32.1.1. 活動動作消費電流

図32-1. ATmega164PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図32-2. ATmega164PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図32-3. ATmega164PA: 活動動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 32.1.2. アイドル動作消費電流

図32-4. ATmega164PA: アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, 8MHz)






図32-5. ATmega164PA: アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)



(**誤注**) 図32-5.(原書の図31-5.)は図32-4.(図31-4.)の図線数変更版で誤っているため、参考用により近いATmega1284Pの同図(図31-124.)に差し替えました。

図32-6. ATmega164PA: アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



## 32.1.3. パワーダウン動作消費電流

図32-7. ATmega164PA: パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)





図32-8. ATmega164PA: パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)



## 32.1.4. ピン プルアップ

図32-9. ATmega164PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図32-10. ATmega164PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図32-11. ATmega164PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図32-12. ATmega164PA: RESETプルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図32-13. ATmega164PA: RESETプルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図32-14. ATmega164PA: RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



### 32.1.5. ピン駆動能力

図32-15. ATmega164PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図32-16. ATmega164PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図32-17. ATmega164PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図32-18. ATmega164PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 32.1.6. ピン 閾値とヒステリシス



図32-19. ATmega164PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)図32-20. ATmega164PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IL}$ , 0読み値)

図32-21. ATmega164PA:I/Oピン入力ヒステリシス電圧 対 動作電圧





図32-22. ATmega164PA:RESET入力閾値(スレッショールド)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)図32-23. ATmega164PA:RESET入力閾値(スレッショールド)電圧 対 動作電圧 ( $V_{IL}$ , 0読み値)

図32-24. ATmega164PA: RESET入力ヒステリシス電圧 対 動作電圧



### 32.1.7. 低電圧検出器(BOD)閾値

図32-25. ATmega164PA: 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧4.3V)




図32-26. ATmega164PA: 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧2.7V)




図32-27. ATmega164PA:低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧1.8V)




図32-28. ATmega164PA:バンドギャップ電圧 対 動作電圧





図32-29. ATmega164PA:バンドギャップ電圧 対 動作温度



### 32.1.8. 内部発振器周波数

図32-30. ATmega164PA: ウオッチドッグ発振器周波数 対 動作温度




図32-31. ATmega164PA: ウオッチドッグ発振器周波数 対 動作電圧




図32-32. ATmega164PA: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図32-33. ATmega164PA: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図32-34. ATmega164PA: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 32.1.9. 周辺機能部消費電流

図32-35. ATmega164PA:A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図32-36. ATmega164PA: 外部基準電圧(AREF)電流 対 動作電圧




図32-37. ATmega164PA: アナログ比較器消費電流 対 動作電圧




図32-38. ATmega164PA: 低電圧検出器(BOD)消費電流 対 動作電圧




図32-39. ATmega164PA: プログラミング電流 対 動作電圧






図32-40. ATmega164PA: ウオッチドッグ タイマ消費電流 対 動作電圧



### 32.1.10. リセット消費電流とリセット パルス幅

図32-41. ATmega164PA: 最小リセット パルス幅 対 動作電圧



## 32.2. ATmega324PA代表特性

### 32.2.1. 活動動作消費電流

図32-42. ATmega324PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図32-43. ATmega324PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器,CKDIV8=プログラム(0),1MHz)





図32-44. ATmega324PA:活動動作消費電流 対 動作電圧 (内蔵WDT発振器,128kHz)



### 32.2.2. アイドル動作消費電流

図32-45. ATmega324PA:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図32-46. ATmega324PA:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図32-47. ATmega324PA:アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 32.2.3. パワーダウン動作消費電流

図32-48. ATmega324PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)





図32-49. ATmega324PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)



### 32.2.4. ピン プルアップ

図32-50. ATmega324PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図32-51. ATmega324PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図32-52. ATmega324PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図32-53. ATmega324PA:RESET プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図32-54. ATmega324PA: RESETプルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図32-55. ATmega324PA: RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



### 32.2.5. ピン駆動能力

図32-56. ATmega324PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図32-57. ATmega324PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図32-58. ATmega324PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図32-59. ATmega324PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 32.2.6. ピン 閾値とヒステリシス



図32-60. ATmega324PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)図32-61. ATmega324PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IL}$ , 0読み値)

図32-62. ATmega324PA:I/Oピン入力ヒステリシス電圧 対 動作電圧




図32-63. ATmega324PA: RESET入力閾値(スレッショールト)電圧 対 動作電圧 (VIH,1読み値)




図32-64. ATmega324PA: RESET入力閾値(スレッショールト)電圧 対 動作電圧 (VIL,0読み値)





図32-65. ATmega324PA: RESET入力ヒステリシス電圧 対 動作電圧



### 32.2.7. 低電圧検出器(BOD)閾値

図32-66. ATmega324PA: 低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧4.3V)




図32-67. ATmega324PA: 低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧2.7V)





図32-68. ATmega324PA: 低電圧検出器(BOD)閾値(スレッショールド)電圧 対 動作温度 (検出電圧1.8V)



### 32.2.8. 内部発振器周波数

図32-69. ATmega324PA: ウオッチドッグ発振器周波数 対 動作温度




図32-70. ATmega324PA: ウオッチドッグ発振器周波数 対 動作電圧




図32-71. ATmega324PA: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図32-72. ATmega324PA: 校正済み8MHz内蔵RC発振器周波数 対 動作温度





図32-73. ATmega324PA: 校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 32.2.9. 周辺機能部消費電流

図32-74. ATmega324PA: A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図32-75. ATmega324PA: 外部基準電圧(AREF)電流 対 動作電圧




図32-76. ATmega324PA: アナログ比較器消費電流 対 動作電圧




図32-77. ATmega324PA: 低電圧検出器(BOD)消費電流 対 動作電圧




図32-78. ATmega324PA: プログラミング電流 対 動作電圧






図32-79. ATmega324PA: ウオッチドッグ タイマ消費電流 対 動作電圧



### 32.2.10. リセット消費電流とリセット パルス幅

図32-80. ATmega324PA: 最小リセット パルス幅 対 動作電圧



### 32.3. ATmega644PA代表特性

#### 32.3.1. 活動動作消費電流

図32-81. ATmega644PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図32-82. ATmega644PA:活動動作消費電流 対 動作電圧 (内蔵RC発振器,CKDIV8=プログラム(0),1MHz)





図32-83. ATmega644PA:活動動作消費電流 対 動作電圧 (内蔵WDT発振器,128kHz)



### 32.3.2. アイドル動作消費電流

図32-84. ATmega644PA:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図32-85. ATmega644PA:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図32-86. ATmega644PA:アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



(誤注) 図32-86.(原書の図31-86.)は誤って図32-85.(図31-85.)が使われているため、参考用により近いATmega164PAの同図(図31-6.)に差し替えました。

### 32.3.3. パワーダウン動作消費電流

図32-87. ATmega644PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)





図32-88. ATmega644PA:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)



### 32.3.4. ピン プルアップ

図32-89. ATmega644PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図32-90. ATmega644PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図32-91. ATmega644PA:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図32-92. ATmega644PA:RESET プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図32-93. ATmega644PA: RESETプルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図32-94. ATmega644PA: RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



### 32.3.5. ピン駆動能力

図32-95. ATmega644PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図32-96. ATmega644PA:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図32-97. ATmega644PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)





図32-98. ATmega644PA:I/Oピン出力電圧 対 吐き出し電流 (VCC=5V)



### 32.3.6. ピン 閾値とヒステリシス



図32-99. ATmega644PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)図32-100. ATmega644PA:I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 ( $V_{IL}$ , 0読み値)

図32-101. ATmega644PA:I/Oピン入力ヒステリシス電圧 対 動作電圧







図32-102. ATmega644PA: RESET入力閾値(スレッショールド)電圧 対 動作電圧 ( $V_{IH}$ , 1読み値)図32-103. ATmega644PA: RESET入力閾値(スレッショールド)電圧 対 動作電圧 ( $V_{IL}$ , 0読み値)

図32-104. ATmega644PA: RESET入力ヒステリシス電圧 対 動作電圧



### 32.3.7. 低電圧検出器(BOD)閾値

図32-105. ATmega644PA: 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧4.3V)




図32-106. ATmega644PA: 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧2.7V)





図32-107. ATmega644PA: 低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧1.8V)



### 32.3.8. 内部発振器周波数

図32-108. ATmega644PA: ウオッチドッグ発振器周波数 対 動作温度




図32-109. ATmega644PA: ウオッチドッグ発振器周波数 対 動作電圧




図32-110. ATmega644PA: 校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図32-111. ATmega644PA:校正済み8MHz内蔵RC発振器周波数 対 動作温度





図32-112. ATmega644PA:校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 32.3.9. 周辺機能部消費電流

図32-113. ATmega644PA:A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図32-114. ATmega644PA: 外部基準電圧(AREF)電流 対 動作電圧




図32-115. ATmega644PA: アナログ比較器消費電流 対 動作電圧




図32-116. ATmega644PA: 低電圧検出器(BOD)消費電流 対 動作電圧




図32-117. ATmega644PA: プログラミング電流 対 動作電圧






図32-118. ATmega644PA: ウオッチドッグ タイマ消費電流 対 動作電圧



### 32.3.10. リセット消費電流とリセット パルス幅

図32-119. ATmega644PA: 最小リセット パルス幅 対 動作電圧



### 32.4. ATmega1284P代表特性

#### 32.4.1. 活動動作消費電流

図32-120. ATmega1284P:活動動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図32-121. ATmega1284P:活動動作消費電流 対 動作電圧 (内蔵RC発振器,CKDIV8=プログラム(0),1MHz)





図32-122. ATmega1284P:活動動作消費電流 対 動作電圧 (内蔵WDT発振器,128kHz)



### 32.4.2. アイドル動作消費電流

図32-123. ATmega1284P:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器,8MHz)




図32-124. ATmega1284P:アイドル動作消費電流 対 動作電圧 (内蔵RC発振器, CKDIV8=プログラム(0), 1MHz)





図32-125. ATmega1284P:アイドル動作消費電流 対 動作電圧 (内蔵WDT発振器, 128kHz)



### 32.4.3. パワーダウン動作消費電流

図32-126. ATmega1284P:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止)






図32-127. ATmega1284P:パワーダウン動作消費電流 対 動作電圧 (ウォッチドッグ タイマ許可)



### 32.4.4. パワーセーブ動作消費電流

図32-128. ATmega1284P:パワーセーブ動作消費電流 対 動作電圧 (ウォッチドッグ タイマ禁止, 32kHzクリスタル用発振器走行)



## 32.4.5. ピン プルアップ

図32-129. ATmega1284P:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図32-130. ATmega1284P:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=2.7V)




図32-131. ATmega1284P:I/Oピン プルアップ抵抗電流 対 入力電圧 (VCC=5V)




図32-132. ATmega1284P:RESETプルアップ抵抗電流 対 入力電圧 (VCC=1.8V)




図32-133. ATmega1284P:RESETプルアップ抵抗電流 対 入力電圧 (VCC=2.7V)





図32-134. ATmega1284P:RESETプルアップ抵抗電流 対 入力電圧 (VCC=5V)



### 32.4.6. ピン駆動能力

図32-135. ATmega1284P:I/Oピン出力電圧 対 吸い込み電流 (VCC=2.7V)




図32-136. ATmega1284P:I/Oピン出力電圧 対 吸い込み電流 (VCC=3V)




図32-137. ATmega1284P:I/Oピン出力電圧 対 吸い込み電流 (VCC=5V)




図32-138. ATmega1284P:I/Oピン出力電圧 対 吐き出し電流 (VCC=2.7V)





図32-139. ATmega1284P:I/Oピン出力電圧 対 吐き出し電流 (VCC=3V)



### 32.4.7. ピン 閾値とヒステリシス

図32-140. ATmega1284P:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIH, 1読み値)




図32-141. ATmega1284P:I/Oピン入力閾値(スレッショールド)電圧 対 動作電圧 (VIL,0読み値)




図32-142. ATmega1284P:I/Oピン入力ヒステリシス電圧 対 動作電圧




図32-143. ATmega1284P:RESET入力閾値(スレッショールド)電圧 対 動作電圧 (VIH,1読み値)




図32-144. ATmega1284P:RESET入力閾値(スレッショールト)電圧 対 動作電圧 (VIL, 0読み値)





図32-145. ATmega1284P:RESET入力ヒステリシス電圧 対 動作電圧



### 32.4.8. 低電圧検出器(BOD)閾値

図32-146. ATmega1284P:低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧4.3V)




図32-147. ATmega1284P:低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧2.7V)




図32-148. ATmega1284P:低電圧検出器(BOD)閾値(スレッショールト)電圧 対 動作温度 (検出電圧1.8V)




図32-149. ATmega1284P:バンドギャップ電圧 対 動作電圧





図32-150. ATmega1284P: バンドギャップ電圧 対 動作温度



### 32.4.9. 内部発振器周波数

図32-151. ATmega1284P: ウオッチドッグ発振器周波数 対 動作温度





図32-152. ATmega1284P: ウオッチドッグ発振器周波数 対 動作電圧



(誤注) 図32-152.(原書の図31-152.)は誤って図32-151.(図31-151.)が使われているため、105°C特性が無いATmega1284Pの同図(図31-382.)に差し替えました。

図32-153. ATmega1284P:校正済み8MHz内蔵RC発振器周波数 対 動作電圧




図32-154. ATmega1284P:校正済み8MHz内蔵RC発振器周波数 対 動作温度





図32-155. ATmega1284P:校正付き8MHz内蔵RC発振器周波数 対 発振校正(OSCCAL)値



### 32.4.10. 周辺機能部消費電流

図32-156. ATmega1284P: A/D変換器消費電流 対 動作電圧 (AREF=AVCC)




図32-157. ATmega1284P: 外部基準電圧(AREF)電流 対 動作電圧




図32-158. ATmega1284P: アナログ比較器消費電流 対 動作電圧




図32-159. ATmega1284P:低電圧検出器(BOD)消費電流 対 動作電圧




図32-160. ATmega1284P:プログラミング電流 対 動作電圧






図32-161. ATmega1284P:プログラミング電流 対 動作電圧



### 32.4.11. リセット消費電流とリセット パルス幅

図32-162. ATmega1284P: 最小リセット パルス幅 対 動作電圧



### 33. レジスタ要約

拡張I/Oレジスタ領域 (1/2)

アドレス	レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	頁
～\$FF) (\$D0)	予約									
(\$CF)	予約									
(\$CE)	UDR1					USART1 データレジスタ				126,135
(\$CD)	UBRR1H	-	-	-	-	USART1 ポーレートレジスタ上位 (UBRR111～8)				128,136
(\$CC)	UBRR1L					USART1 ポーレートレジスタ下位 (UBRR17～0)				
(\$CB)	予約									
(\$CA)	UCSR1C	UMSEL11	UMSEL10	UPM11	UPM10	USBS1	UCSZ11 UDORD1(注1)	UCSZ10 UCPHA1(注1)	UCPOL1	127,136
(\$C9)	UCSR1B	RXCIE1	TXCIE1	UDRIE1	RXEN1	TXEN1	UCSZ12	RXB81	TXB81	127,135
(\$C8)	UCSR1A	RXC1	TXC1	UDRE1	FE1	DOR1	UPE1	U2X1	MPCM1	126,135
(\$C7)	予約									
(\$C6)	UDR0					USART0 データレジスタ				126,135
(\$C5)	UBRR0H	-	-	-	-	USART0 ポーレートレジスタ上位 (UBRR011～8)				128,136
(\$C4)	UBRR0L					USART0 ポーレートレジスタ下位 (UBRR07～0)				
(\$C3)	予約									
(\$C2)	UCSR0C	UMSEL01	UMSEL00	UPM01	UPM00	USBS0	UCSZ01 UDORD0(注1)	UCSZ00 UCPHA0(注1)	UCPOL0	128,136
(\$C1)	UCSR0B	RXCIE0	TXCIE0	UDRIE0	RXEN0	TXEN0	UCSZ02	RXB80	TXB80	128,135
(\$C0)	UCSR0A	RXC0	TXC0	UDRE0	FE0	DOR0	UPE0	U2X0	MPCM0	127,135
(\$BF)	予約									
(\$BE)	予約									
(\$BD)	TWAMR	TWAM6	TWAM5	TWAM4	TWAM3	TWAM2	TWAM1	TWAM0	-	156
(\$BC)	TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE	154
(\$BB)	TWDR				2線直列インターフェース データレジスタ					155
(\$BA)	TWAR	TWA6	TWA5	TWA4	TWA3	TWA2	TWA1	TWA0	TWGCE	155
(\$B9)	TWSR	TWS7	TWS6	TWS5	TWS4	TWS3	-	TWPS1	TWPS0	155
(\$B8)	TWBR				2線直列インターフェース ポーレートレジスタ					154
(\$B7)	予約									
(\$B6)	ASSR	-	EXCLK	AS2	TCN2UB	OCR2AUB	OCR2BUB	TCR2AUB	TCR2BUB	107
(\$B5)	予約									
(\$B4)	OCR2B				タイマ/カウンタ2 比較Bレジスタ					106
(\$B3)	OCR2A				タイマ/カウンタ2 比較Aレジスタ					106
(\$B2)	TCNT2				タイマ/カウンタ2					106
(\$B1)	TCCR2B	FOC2A	FOC2B	-	-	WGM22	CS22	CS21	CS20	105
(\$B0)	TCCR2A	COM2A1	COM2A0	COM2B1	COM2B0	-	-	WGM21	WGM20	104
(\$AF)	予約									
(\$AE)	予約									
(\$AD)	予約									
(\$AC)	予約									
(\$AB)	予約									
(\$AA)	予約									
(\$A9)	予約									
(\$A8)	予約									
(\$A7)	予約									
(\$A6)	予約									
(\$A5)	予約									
(\$A4)	予約									
(\$A3)	予約									
(\$A2)	予約									
(\$A1)	予約									
(\$A0)	予約									
(\$9F)	予約									
(\$9E)	予約									
(\$9D)	予約									
(\$9C)	予約									
(\$9B)	OCR3BH (注3)				タイマ/カウンタ3 比較Bレジスタ 上位バイト					70
(\$9A)	OCR3BL (注3)				タイマ/カウンタ3 比較Bレジスタ 下位バイト					
(\$99)	OCR3AH (注3)				タイマ/カウンタ3 比較Aレジスタ 上位バイト					
(\$98)	OCR3AL (注3)				タイマ/カウンタ3 比較Aレジスタ 下位バイト					70
(\$97)	ICR3H (注3)				タイマ/カウンタ3 捕獲レジスタ 上位バイト					
(\$96)	ICR3L (注3)				タイマ/カウンタ3 捕獲レジスタ 下位バイト					70
(\$95)	TCNT3H (注3)				タイマ/カウンタ3 上位バイト					
(\$94)	TCNT3L (注3)				タイマ/カウンタ3 下位バイト					70
(\$93)	予約									
(\$92)	TCCR3C (注3)	FOC3A	FOC3B	-	-	-	-	-	-	89
(\$91)	TCCR3B (注3)	ICNC3	ICES3	-	WGM33	WGM32	CS32	CS31	CS30	88
(\$90)	TCCR3A (注3)	COM3A1	COM3A0	COM3B1	COM3B0	-	-	WGM31	WGM30	87

## 拡張I/Oレジスタ領域 (2/2)

アドレス	レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	頁
(\$8F)	予約									
(\$8E)	予約									
(\$8D)	予約									
(\$8C)	予約									
(\$8B)	OCR1BH									90
(\$8A)	OCR1BL									
(\$89)	OCR1AH									90
(\$88)	OCR1AL									90
(\$87)	ICR1H									90
(\$86)	ICR1L									90
(\$85)	TCNT1H									89
(\$84)	TCNT1L									
(\$83)	予約									
(\$82)	TCCR1C	FOC1A	FOC1B	-	-	-	-	-	-	89
(\$81)	TCCR1B	ICNC1	ICES1	-	WGM13	WGM12	CS12	CS11	CS10	88
(\$80)	TCCR1A	COM1A1	COM1A0	COM1B1	COM1B0	-	-	WGM11	WGM10	87
(\$7F)	DIDR1	-	-	-	-	-	-	AIN1D	AIN0D	158
(\$7E)	DIDR0	ADC7D	ADC6D	ADC5D	ADC4D	ADC3D	ADC2D	ADC1D	ADC0D	169
(\$7D)	予約									
(\$7C)	ADMUX	REFS1	REFS0	ADLAR	MUX4	MUX3	MUX2	MUX1	MUX0	166
(\$7B)	ADCSRB	-	ACME	-	-	-	ADTS2	ADTS1	ADTS0	157,168
(\$7A)	ADCSRA	ADEN	ADSC	ADATE	ADIF	ADIE	ADPS2	ADPS1	ADPS0	167
(\$79)	ADCH				A/Dデータレジスタ上位バイト(ADC9~8またはADC9~2)					
(\$78)	ADCL				A/Dデータレジスタ下位バイト(ADC7~0またはADC1~0)					168
(\$77)	予約									
(\$76)	予約									
(\$75)	予約									
(\$74)	予約									
(\$73)	PCMSK3	PCINT31	PCINT30	PCINT29	PCINT28	PCINT27	PCINT26	PCINT25	PCINT24	47
(\$72)	予約									
(\$71)	TIMSK3 (注3)	-	-	ICIE3	-	-	OCIE3B	OCIE3A	TOIE3	91
(\$70)	TIMSK2	-	-	-	-	-	OCIE2B	OCIE2A	TOIE2	108
(\$6F)	TIMSK1	-	-	ICIE1	-	-	OCIE1B	OCIE1A	TOIE1	91
(\$6E)	TIMSK0	-	-	-	-	-	OCIE0B	OCIE0A	TOIE0	72
(\$6D)	PCMSK2	PCINT23	PCINT22	PCINT21	PCINT20	PCINT19	PCINT18	PCINT17	PCINT16	47
(\$6C)	PCMSK1	PCINT15	PCINT14	PCINT13	PCINT12	PCINT11	PCINT10	PCINT9	PCINT8	47
(\$6B)	PCMSK0	PCINT7	PCINT6	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0	47
(\$6A)	予約									
(\$69)	EICRA	-	-	ISC21	ISC20	ISC11	ISC10	ISC01	ISC00	45
(\$68)	PCICR	-	-	-	-	PCIE3	PCIE2	PCIE1	PCIE0	46
(\$67)	予約									
(\$66)	OSCCAL				内蔵RC発振器 発振校正値レジスタ					28
(\$65)	PRR1 (注3)	-	-	-	-	-	-	-	PRTIM3	33
(\$64)	PRR0	PRRTWI	PRTIM2	PRTIM0	PRUSART1	PRTIM1	PRSPI	PRUSART0	PRADC	33
(\$63)	予約									
(\$62)	予約									
(\$61)	CLKPR	CLKPCE	-	-	-	CLKPS3	CLKPS2	CLKPS1	CLKPS0	28
(\$60)	WDTCSR	WDIF	WDIE	WDP3	WDCE	WDE	WDP2	WDP1	WDP0	39

- 注意:**
- 将来のデバイスとの共通性のため、アクセスされる場合の予約ビットは0を書かるべきです。予約したI/Oメモリアドレスは決して書かれるべきではありません。
  - アドレス範囲\$00～\$1F内のI/OレジスタはSBIとCBI命令を使う直接ビットアクセスが可能です。これらのレジスタではSBISとSBIC命令を使うことによって单一ビット値が検査できます。
  - いくつかの状態ビットはそれらへ論理1を書くことによって解除(0)されます。他の多くのAVRと異なり、CBIとSBI命令は指定ビットだけ操作し、故にこのような状態フラグを含むレジスタで使えます。CBIとSBI命令は\$00～\$1Fのレジスタだけで動作します。
  - I/O指定命令INとOUTを使う時はI/Oアドレス\$00～\$3Fが使われなければなりません。LDとST命令を使ってデータ空間としてI/Oレジスタをアドレス指定する時はこれらのアドレスに\$20が加算されなければなりません。ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284PはINとOUT命令で予約した64位置で支援できるよりも多くの周辺部(機能)の複合マイクロコントローラです。SRAM(データ空間)内の拡張I/O空間はST/STS/STDとLD/LDS/LDD命令だけが使えます。

**注1:** SPI主装置動作でのUSARTです。

**注2:** ATmega164PA/324PA/644PA/1284Pでだけ利用可能です。

**注3:** ATmega1284/1284Pでだけ利用可能です。

## 標準I/Oレジスタ領域

アドレス	レジスタ略称	ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	頁
\$3F (\$5F)	SREG	I	T	H	S	V	N	Z	C	12
\$3E (\$5E)	SPH	–	(SP14)	(SP13)	(SP12)	(SP11)	SP10	SP9	SP8	14
\$3D (\$5D)	SPL	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	
\$3C (\$5C)	予約									
\$3B (\$5B)	RAMPZ(注3)	–	–	–	–	–	–	–	(RAMPZ0)	14
\$3A (\$5A)	予約									
\$39 (\$59)	予約									
\$38 (\$58)	予約									
\$37 (\$57)	SPMCSR	SPMIE	RWWSB	SIGRD	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	188
\$36 (\$56)	予約									
\$35 (\$55)	MCUCR	JTD	BODS(注2)	BODSE(注2)	PUD	–	–	IVSEL	IVCE	178,32,59,43
\$34 (\$54)	MCUSR	–	–	–	JTRF	WDRF	BORF	EXTRF	PORF	178,38
\$33 (\$53)	SMCR	–	–	–	–	SM2	SM1	SM0	SE	32
\$32 (\$52)	予約									
\$31 (\$51)	OCDR	IDRD/ OCDR7	OCDR6	OCDR5	OCDR4	OCDR3	OCDR2	OCDR1	OCDR0	173
\$30 (\$50)	ACSR	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	158
\$2F (\$4F)	予約									
\$2E (\$4E)	SPDR					SPI データレジスタ				114
\$2D (\$4D)	SPSR	SPIF	WCOL	–	–	–	–	–	SPI2X	113
\$2C (\$4C)	SPCR	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	113
\$2B (\$4B)	GPIOR2					汎用I/Oレジスタ2				21
\$2A (\$4A)	GPIOR1					汎用I/Oレジスタ1				21
\$29 (\$49)	予約									
\$28 (\$48)	OCR0B					タイマ/カウンタ0 比較Bレジスタ				71
\$27 (\$47)	OCR0A					タイマ/カウンタ0 比較Aレジスタ				71
\$26 (\$46)	TCNT0					タイマ/カウンタ0				71
\$25 (\$45)	TCCR0B	FOC0A	FOC0B	–	–	WGM02	CS02	CS01	CS00	70
\$24 (\$44)	TCCR0A	COM0A1	COM0A0	COM0B1	COM0B0	–	–	WGM01	WGM00	69
\$23 (\$43)	GTCCR	TSM	–	–	–	–	–	PSRASY	PSRSYNC	107,93
\$22 (\$42)	EEARH	–	–	–	–	(EEAR11)	(EEAR10)	(EEAR9)	EEAR8	
\$21 (\$41)	EEARL					EEPROMアドレスレジスタ下位バイト (EEAR7~0)				18
\$20 (\$40)	EEDR					EEPROMデータレジスタ				18
\$1F (\$3F)	EECR	–	–	EEPML	EEPMS	EERIE	EEMPE	EEPE	EERE	18
\$1E (\$3E)	GPIOR0					汎用I/Oレジスタ0				21
\$1D (\$3D)	EIMSK	–	–	–	–	–	INT2	INT1	INT0	45
\$1C (\$3C)	EIFR	–	–	–	–	–	INTF2	INTF1	INTF0	45
\$1B (\$3B)	PCIFR	–	–	–	–	PCIF3	PCIF2	PCIF1	PCIF0	46
\$1A (\$3A)	予約									
\$19 (\$39)	予約									
\$18 (\$38)	TIFR3(注3)	–	–	ICF3	–	–	OCF3B	OCF3A	TOV3	91
\$17 (\$37)	TIFR2	–	–	–	–	–	OCF2B	OCF2A	TOV2	108
\$16 (\$36)	TIFR1	–	–	ICF1	–	–	OCF1B	OCF1A	TOV1	91
\$15 (\$35)	TIFR0	–	–	–	–	–	OCF0B	OCF0A	TOV0	72
\$14 (\$34)	予約									
\$13 (\$33)	予約									
\$12 (\$32)	予約									
\$11 (\$31)	予約									
\$10 (\$30)	予約									
\$0F (\$2F)	予約									
\$0E (\$2E)	予約									
\$0D (\$2D)	予約									
\$0C (\$2C)	予約									
\$0B (\$2B)	PORTD	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	60
\$0A (\$2A)	DDRD	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	60
\$09 (\$29)	PIND	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	60
\$08 (\$28)	PORTC	PORTC7	PORTC6	PORTC5	PORTC4	PORTC3	PORTC2	PORTC1	PORTC0	60
\$07 (\$27)	DDRC	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	60
\$06 (\$26)	PINC	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	60
\$05 (\$25)	PORTB	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	59
\$04 (\$24)	DDRB	DDB7	DDB6	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	59
\$03 (\$23)	PINB	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	59
\$02 (\$22)	PORTA	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	59
\$01 (\$21)	DDRA	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	59
\$00 (\$20)	PINA	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	59

注: ( )付きビットはATmega1284x、( )付きビットはATmega644xx/1284x、( )付きビットはATmega324xx/644xx/1284xでのみ利用可能です。

(訳注) 原書本位置の注意は前頁に移動しました。

## 34. 命令要約

ニーモニック	オペランド	意味	動作	フラグ	クロック
<b>算術、論理演算命令</b>					
ADD	Rd,Rr	汎用レジスタ間の加算	$Rd \leftarrow Rd + Rr$	I,T,H,S,V,N,Z,C	1
ADC	Rd,Rr	キャリーを含めた汎用レジスタ間の加算	$Rd \leftarrow Rd + Rr + C$	I,T,H,S,V,N,Z,C	1
ADIW	Rd,K6	即値の語(ワード)長加算	$RdH:RdL \leftarrow RdH:RdL + K6$	I,T,H,S,V,N,Z,C	2
SUB	Rd,Rr	汎用レジスタ間の減算	$Rd \leftarrow Rd - Rr$	I,T,H,S,V,N,Z,C	1
SUBI	Rd,K	汎用レジスタから即値の減算	$Rd \leftarrow Rd - K$	I,T,H,S,V,N,Z,C	1
SBIW	Rd,K6	即値の語(ワード)長減算	$RdH:RdL \leftarrow RdH:RdL - K6$	I,T,H,S,V,N,Z,C	2
SBC	Rd,Rr	キャリーを含めた汎用レジスタ間の減算	$Rd \leftarrow Rd - Rr - C$	I,T,H,S,V,N,Z,C	1
SBCI	Rd,K	汎用レジスタからキャリーと即値の減算	$Rd \leftarrow Rd - K - C$	I,T,H,S,V,N,Z,C	1
AND	Rd,Rr	汎用レジスタ間の論理積(AND)	$Rd \leftarrow Rd \text{ AND } Rr$	I,T,H,S,0,N,Z,C	1
ANDI	Rd,K	汎用レジスタと即値の論理積(AND)	$Rd \leftarrow Rd \text{ AND } K$	I,T,H,S,0,N,Z,C	1
OR	Rd,Rr	汎用レジスタ間の論理和(OR)	$Rd \leftarrow Rd \text{ OR } Rr$	I,T,H,S,0,N,Z,C	1
ORI	Rd,K	汎用レジスタと即値の論理和(OR)	$Rd \leftarrow Rd \text{ OR } K$	I,T,H,S,0,N,Z,C	1
EOR	Rd,Rr	汎用レジスタ間の排他的論理和(Ex-OR)	$Rd \leftarrow Rd \text{ EOR } Rr$	I,T,H,S,0,N,Z,C	1
COM	Rd	1の補数(論理反転)	$Rd \leftarrow \$FF - Rd$	I,T,H,S,0,N,Z,I	1
NEG	Rd	2の補数	$Rd \leftarrow \$00 - Rd$	I,T,H,S,V,N,Z,C	1
SBR	Rd,K	汎用レジスタの(複数)ビット設定(1)	$Rd \leftarrow Rd \text{ OR } K$	I,T,H,S,0,N,Z,C	1
CBR	Rd,K	汎用レジスタの(複数)ビット解除(0)	$Rd \leftarrow Rd \text{ AND } (\$FF - K)$	I,T,H,S,0,N,Z,C	1
INC	Rd	汎用レジスタの増加(+1)	$Rd \leftarrow Rd + 1$	I,T,H,S,V,N,Z,C	1
DEC	Rd	汎用レジスタの減少(-1)	$Rd \leftarrow Rd - 1$	I,T,H,S,V,N,Z,C	1
TST	Rd	汎用レジスタのゼロ?マイナス検査	$Rd \leftarrow Rd \text{ AND } Rd$	I,T,H,S,0,N,Z,C	1
CLR	Rd	汎用レジスタの全0設定(= \$00)	$Rd \leftarrow Rd \text{ EOR } Rd$	I,T,H,0,0,0,I,C	1
SER	Rd	汎用レジスタの全1設定(= \$FF)	$Rd \leftarrow \$FF$	I,T,H,S,V,N,Z,C	1
MUL	Rd,Rr	符号なし間の乗算	$R1:R0 \leftarrow Rd \times Rr$ (U×U)	I,T,H,S,V,N,Z,C	2
MULS	Rd,Rr	符号付き間の乗算	$R1:R0 \leftarrow Rd \times Rr$ (S×S)	I,T,H,S,V,N,Z,C	2
MULSU	Rd,Rr	符号付きと符号なしの乗算	$R1:R0 \leftarrow Rd \times Rr$ (S×U)	I,T,H,S,V,N,Z,C	2
FMUL	Rd,Rr	符号なし間の固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$ (U×U)	I,T,H,S,V,N,Z,C	2
FMULS	Rd,Rr	符号付き間の固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$ (S×S)	I,T,H,S,V,N,Z,C	2
FMULSU	Rd,Rr	符号付きと符号なしの固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$ (S×U)	I,T,H,S,V,N,Z,C	2
<b>分岐命令</b>					
RJMP	k	相対無条件分岐	$PC \leftarrow PC + k + 1$	I,T,H,S,V,N,Z,C	2
IJMP		Zレジスタ間接無条件分岐	$PC \leftarrow Z$	I,T,H,S,V,N,Z,C	2
JMP	k	絶対無条件分岐	$PC \leftarrow k$	I,T,H,S,V,N,Z,C	3
RCALL	k	相対サブルーチン呼び出し	$STACK \leftarrow PC, PC \leftarrow PC + k + 1$	I,T,H,S,V,N,Z,C	3
ICALL		Zレジスタ間接サブルーチン呼び出し	$STACK \leftarrow PC, PC \leftarrow Z$	I,T,H,S,V,N,Z,C	3
CALL	k	絶対サブルーチン呼び出し	$STACK \leftarrow PC, PC \leftarrow k$	I,T,H,S,V,N,Z,C	4
RET		サブルーチンからの復帰	$PC \leftarrow STACK$	I,T,H,S,V,N,Z,C	4
RETI		割り込みからの復帰	$PC \leftarrow STACK$	I,T,H,S,V,N,Z,C	4
CPSE	Rd,Rr	汎用レジスタ間比較、一致でスキップ°	$Rd=Rr$ なら、 $PC \leftarrow PC + 2$ or3	I,T,H,S,V,N,Z,C	1/2,3
CP	Rd,Rr	汎用レジスタ間の比較	$Rd - Rr$	I,T,H,S,V,N,Z,C	1
CPC	Rd,Rr	キャリーを含めた汎用レジスタ間の比較	$Rd - Rr - C$	I,T,H,S,V,N,Z,C	1
CPI	Rd,K	汎用レジスタと即値の比較	$Rd - K$	I,T,H,S,V,N,Z,C	1
SBRC	Rr,b	汎用レジスタのビットが解除(0)でスキップ°	$Rr(b)=0$ なら、 $PC \leftarrow PC + 2$ or3	I,T,H,S,V,N,Z,C	1/2,3
SBRS	Rr,b	汎用レジスタのビットが設定(1)でスキップ°	$Rr(b)=1$ なら、 $PC \leftarrow PC + 2$ or3	I,T,H,S,V,N,Z,C	1/2,3
SBIC	P,b	I/Oレジスタのビットが解除(0)でスキップ°	$P(b)=0$ なら、 $PC \leftarrow PC + 2$ or3	I,T,H,S,V,N,Z,C	1/2,3
SBIS	P,b	I/Oレジスタのビットが設定(1)でスキップ°	$P(b)=1$ なら、 $PC \leftarrow PC + 2$ or3	I,T,H,S,V,N,Z,C	1/2,3
BRBS	s,k	ステータス フラグが設定(1)で分岐	$SREG(s)=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRBC	s,k	ステータス フラグが解除(0)で分岐	$SREG(s)=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BREQ	k	一致で分岐	$Z=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRNE	k	不一致で分岐	$Z=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRCS	k	キャリー フラグが設定(1)で分岐	$C=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRCC	k	キャリー フラグが解除(0)で分岐	$C=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRSH	k	符号なしの三で分岐	$C=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRLO	k	符号なしのくで分岐	$C=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRMI	k	- (マイナス)で分岐	$N=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRPL	k	+ (プラス)で分岐	$N=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRGE	k	符号付きの三で分岐	$(N \text{ EOR } V)=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRLT	k	符号付きのくで分岐	$(N \text{ EOR } V)=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRHS	k	ハーフキャリー フラグが設定(1)で分岐	$H=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRHC	k	ハーフキャリー フラグが解除(0)で分岐	$H=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRTS	k	一時フラグが設定(1)で分岐	$T=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRTC	k	一時フラグが解除(0)で分岐	$T=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRVS	k	2の補数溢れ フラグが設定(1)で分岐	$V=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRVC	k	2の補数溢れ フラグが解除(0)で分岐	$V=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRIE	k	割り込み許可で分岐	$I=1$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRID	k	割り込み禁止で分岐	$I=0$ なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2

K6, K : 6, 8ビット定数 P : I/Oレジスタ

Rd, Rr : 汎用レジスタ(R0~R31) X, Y, Z : X, Y, Zレジスタ

b : ビット(0~7)

k : アドレス定数(7,12,16ビット)

q : 符号なし6ビット定数(変位)

s : ステータス フラグ(C,Z,N,V,X,H,T,I)

ニーモニック	オペレート	意味	動作	フラグ	クロック
<b>データ移動命令</b>					
MOV	Rd,Rr	汎用レジスタ間の複写	Rd $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	1
MOVW	Rd,Rr	汎用レジスタ対間の複写	Rd+1:Rd $\leftarrow$ Rr+1:Rr	I,T,H,S,V,N,Z,C	1
LDI	Rd,K	即値の取得	Rd $\leftarrow$ K	I,T,H,S,V,N,Z,C	1
LD	Rd,X	Xレジスタ間接での取得	Rd $\leftarrow$ (X)	I,T,H,S,V,N,Z,C	2
LD	Rd,X+	事後増加付きXレジスタ間接での取得	Rd $\leftarrow$ (X), X $\leftarrow$ X + 1	I,T,H,S,V,N,Z,C	2
LD	Rd,-X	事前減少付きXレジスタ間接での取得	X $\leftarrow$ X - 1, Rd $\leftarrow$ (X)	I,T,H,S,V,N,Z,C	2
LD	Rd,Y	Yレジスタ間接での取得	Rd $\leftarrow$ (Y)	I,T,H,S,V,N,Z,C	2
LD	Rd,Y+	事後増加付きYレジスタ間接での取得	Rd $\leftarrow$ (Y), Y $\leftarrow$ Y + 1	I,T,H,S,V,N,Z,C	2
LD	Rd,-Y	事前減少付きYレジスタ間接での取得	Y $\leftarrow$ Y - 1, Rd $\leftarrow$ (Y)	I,T,H,S,V,N,Z,C	2
LDD	Rd,Y+q	変位付きYレジスタ間接での取得	Rd $\leftarrow$ (Y + q)	I,T,H,S,V,N,Z,C	2
LD	Rd,Z	Zレジスタ間接での取得	Rd $\leftarrow$ (Z)	I,T,H,S,V,N,Z,C	2
LD	Rd,Z+	事後増加付きZレジスタ間接での取得	Rd $\leftarrow$ (Z), Z $\leftarrow$ Z + 1	I,T,H,S,V,N,Z,C	2
LD	Rd,-Z	事前減少付きZレジスタ間接での取得	Z $\leftarrow$ Z - 1, Rd $\leftarrow$ (Z)	I,T,H,S,V,N,Z,C	2
LDD	Rd,Z+q	変位付きZレジスタ間接での取得	Rd $\leftarrow$ (Z + q)	I,T,H,S,V,N,Z,C	2
LDS	Rd,k	データ空間(SRAM)から直接取得	Rd $\leftarrow$ (k)	I,T,H,S,V,N,Z,C	2
ST	X,Rr	Xレジスタ間接での設定	(X) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
ST	X+,Rr	事後増加付きXレジスタ間接での設定	(X) $\leftarrow$ Rr, X $\leftarrow$ X + 1	I,T,H,S,V,N,Z,C	2
ST	-X,Rr	事前減少付きXレジスタ間接での設定	X $\leftarrow$ X - 1, (X) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
ST	Y,Rr	Yレジスタ間接での設定	(Y) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
ST	Y+,Rr	事後増加付きYレジスタ間接での設定	(Y) $\leftarrow$ Rr, Y $\leftarrow$ Y + 1	I,T,H,S,V,N,Z,C	2
ST	-Y,Rr	事前減少付きYレジスタ間接での設定	Y $\leftarrow$ Y - 1, (Y) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
STD	Y+q,Rr	変位付きYレジスタ間接での設定	(Y + q) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
ST	Z,Rr	Zレジスタ間接での設定	(Z) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
ST	Z+,Rr	事後増加付きZレジスタ間接での設定	(Z) $\leftarrow$ Rr, Z $\leftarrow$ Z + 1	I,T,H,S,V,N,Z,C	2
ST	-Z,Rr	事前減少付きZレジスタ間接での設定	Z $\leftarrow$ Z - 1, (Z) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
STD	Z+q,Rr	変位付きZレジスタ間接での設定	(Z + q) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
STS	k,Rr	データ空間(SRAM)へ直接設定	(k) $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
LPM		プログラム領域からZレジスタ間接での取得	R0 $\leftarrow$ (Z)	I,T,H,S,V,N,Z,C	3
LPM	Rd,Z	同上(任意のレジスタへ)	Rd $\leftarrow$ (Z)	I,T,H,S,V,N,Z,C	3
LPM	Rd,Z+	同上(事後増加付き)	Rd $\leftarrow$ (Z), Z $\leftarrow$ Z + 1	I,T,H,S,V,N,Z,C	3
ELPM(注)		プログラム領域から拡張Zレジスタ間接で取得	R0 $\leftarrow$ (RAMPZ:Z)	I,T,H,S,V,N,Z,C	3
ELPM(注)	Rd,Z	同上(任意のレジスタへ)	Rd $\leftarrow$ (RAMPZ:Z)	I,T,H,S,V,N,Z,C	3
ELPM(注)	Rd,Z+	同上(事後増加付き)	Rd $\leftarrow$ (RAMPZ:Z), RAMPZ:Z $\leftarrow$ RAMPZ:Z + 1	I,T,H,S,V,N,Z,C	3
SPM		プログラム領域へZレジスタ間接での設定	(Z) $\leftarrow$ R1:R0	I,T,H,S,V,N,Z,C	-
IN	Rd,P	I/Oレジスタからの入力	Rd $\leftarrow$ P	I,T,H,S,V,N,Z,C	1
OUT	P,Rr	I/Oレジスタへの出力	P $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	1
PUSH	Rr	汎用レジスタをスタックへ保存	STACK $\leftarrow$ Rr	I,T,H,S,V,N,Z,C	2
POP	Rd	スタックから汎用レジスタへ復帰	Rd $\leftarrow$ STACK	I,T,H,S,V,N,Z,C	2
<b>ビット関係命令</b>					
SBI	P,b	I/Oレジスタのピット設定(1)	I/O(P,b) $\leftarrow$ 1	I,T,H,S,V,N,Z,C	2
CBI	P,b	I/Oレジスタのピット解除(0)	I/O(P,b) $\leftarrow$ 0	I,T,H,S,V,N,Z,C	2
LSL	Rd	論理的左ビット移動	Rd(n+1) $\leftarrow$ Rd(n), Rd(0) $\leftarrow$ 0	I,T,H,S,V,N,Z,C	1
LSR	Rd	論理的右ビット移動	Rd(n) $\leftarrow$ Rd(n+1), Rd(7) $\leftarrow$ 0	I,T,H,S,V,0,Z,C	1
ROL	Rd	キャリーを含めた左回転	Rd(0) $\leftarrow$ C, Rd(n+1) $\leftarrow$ Rd(n), C $\leftarrow$ Rd(7)	I,T,H,S,V,N,Z,C	1
ROR	Rd	キャリーを含めた右回転	Rd(7) $\leftarrow$ C, Rd(n) $\leftarrow$ Rd(n+1), C $\leftarrow$ Rd(0)	I,T,H,S,V,N,Z,C	1
ASR	Rd	算術的右ビット移動	Rd(n) $\leftarrow$ Rd(n+1), n=0~6	I,T,H,S,V,N,Z,C	1
SWAP	Rd	ビブル(4ビット)上位/下位交換	Rd(7~4) $\leftrightarrow$ Rd(3~0)	I,T,H,S,V,N,Z,C	1
BSET	s	ステータスレジスタのピット設定(1)	SREG(s) $\leftarrow$ 1	I,T,H,S,V,N,Z,C	1
BCLR	s	ステータスレジスタのピット解除(0)	SREG(s) $\leftarrow$ 0	0,0,0,0,0,0,0	1
BST	Rr,b	汎用レジスタのピットを一時フラグへ移動	T $\leftarrow$ Rr(b)	I,T,H,S,V,N,Z,C	1
BLD	Rd,b	一時フラグを汎用レジスタのピットへ移動	Rd(b) $\leftarrow$ T	I,T,H,S,V,N,Z,C	1
SEC		キャリー フラグを設定(1)	C $\leftarrow$ 1	I,T,H,S,V,N,Z,C	1
CLC		キャリー フラグを解除(0)	C $\leftarrow$ 0	I,T,H,S,V,N,Z,C	1
SEN		負フラグを設定(1)	N $\leftarrow$ 1	I,T,H,S,V,1,Z,C	1
CLN		負フラグを解除(0)	N $\leftarrow$ 0	I,T,H,S,V,0,Z,C	1
SEZ		ゼロ フラグを設定(1)	Z $\leftarrow$ 1	I,T,H,S,V,N,1,C	1
CLZ		ゼロ フラグを解除(0)	Z $\leftarrow$ 0	I,T,H,S,V,N,0,C	1
SEI		全割り込み許可	I $\leftarrow$ 1	I,T,H,S,V,N,Z,C	1
CLI		全割り込み禁止	I $\leftarrow$ 0	0,T,H,S,V,N,Z,C	1
SES		符号フラグを設定(1)	S $\leftarrow$ 1	I,T,H,1,V,N,Z,C	1
CLS		符号フラグを解除(0)	S $\leftarrow$ 0	I,T,H,0,V,N,Z,C	1
SEV		2の補数溢れフラグを設定(1)	V $\leftarrow$ 1	I,T,H,S,1,N,Z,C	1
CLV		2の補数溢れフラグを解除(0)	V $\leftarrow$ 0	I,T,H,S,0,N,Z,C	1
SET		一時フラグを設定(1)	T $\leftarrow$ 1	I,T,H,S,V,N,Z,C	1
CLT		一時フラグを解除(0)	T $\leftarrow$ 0	I,T,H,S,V,N,Z,C	1
SEH		ハーフキャリー フラグを設定(1)	H $\leftarrow$ 1	I,T,H,S,V,N,Z,C	1
CLH		ハーフキャリー フラグを解除(0)	H $\leftarrow$ 0	I,T,H,S,V,N,Z,C	1

注: ATmega1284/1284Pでだけ利用可能です。

ニーモニック	オペランド	意味	動作	フラグ	クロック
MCU制御命令					
NOP		無操作		I,T,H,S,V,N,Z,C	1
SLEEP		休止形態開始	休止形態参照	I,T,H,S,V,N,Z,C	1
WDR		ウォッチドッグ タイマリセット	ウォッチドッグ タイマ参照	I,T,H,S,V,N,Z,C	1
BREAK		一時停止	内蔵デ'バッグ'機能専用	I,T,H,S,V,N,Z,C	N/A

### 35. 注文情報

デバイス	速度(MHz) (注3)	電源電圧	注文コード	外囲器 (注2)	動作範囲
ATmega164A	20	1.8~5.5V	ATmega164A-AU	44A	工業用 (-40°C~85°C)
			ATmega164A-AUR (注5)		
			ATmega164A-PU	40P6	
			ATmega164A-MU		
			ATmega164A-MUR (注5)	44M1	
			ATmega164A-MCH		
			ATmega164A-MCUR (注4,5)	44MC	
			ATmega164A-CU		
			ATmega164A-CUR (注4)	49C2	
ATmega164PA	20	1.8~5.5V	ATmega164PA-AU	44A	工業用 (-40°C~85°C)
			ATmega164PA-AUR (注5)		
			ATmega164PA-PU	40P6	
			ATmega164PA-MU		
			ATmega164PA-MUR (注5)	44M1	
			ATmega164PA-MCH		
			ATmega164PA-MCUR (注4,5)	44MC	
			ATmega164PA-CU		
			ATmega164PA-CUR (注4)	49C2	
ATmega324A	20	1.8~5.5V	ATmega324A-AU	44A	工業用 (-40°C~85°C)
			ATmega324A-AUR (注5)		
			ATmega324A-PU	40P6	
			ATmega324A-MU		
			ATmega324A-MUR (注5)	44M1	
			ATmega324A-MCH		
			ATmega324A-MCUR (注4,5)	44MC	
			ATmega324A-CU		
			ATmega324A-CUR (注4)	49C2	
ATmega324PA	20	1.8~5.5V	ATmega324PA-AU	44A	工業用 (-40°C~85°C)
			ATmega324PA-AUR (注5)		
			ATmega324PA-PU	40P6	
			ATmega324PA-MU		
			ATmega324PA-MUR (注5)	44M1	
			ATmega324PA-MCH		
			ATmega324PA-MCUR (注4,5)	44MC	
			ATmega324PA-CU		
			ATmega324PA-CUR (注4)	49C2	
ATmega324PA	20	1.8~5.5V	ATmega324PA-AN	44A	工業用 (-40°C~105°C)
			ATmega324PA-ANR (注5)		
			ATmega324PA-PN	40P6	
			ATmega324PA-MN		
			ATmega324PA-MNR (注5)	44M1	

次頁へ続く

続き

デバイス	速度(MHz) (注3)	電源電圧	注文コード	外囲器 (注2)	動作範囲	
ATmega644A	20	1.8~5.5V	ATmega644A-AU	44A	工業用 (-40°C~85°C)	
			ATmega644A-AUR (注5)			
			ATmega644A-PU	40P6		
			ATmega644A-MU	44M1		
			ATmega644A-MUR (注5)			
ATmega644PA	20	1.8~5.5V	ATmega644PA-AU	44A	工業用 (-40°C~85°C)	
			ATmega644PA-AUR (注5)			
			ATmega644PA-PU	40P6		
			ATmega644PA-MU	44M1		
			ATmega644PA-MUR (注5)			
ATmega1284	20	1.8~5.5V	ATmega1284-AU	44A	工業用 (-40°C~85°C)	
			ATmega1284-AUR (注5)			
			ATmega1284-PU	40P6		
			ATmega1284-MU	44M1		
			ATmega1284-MUR (注5)			
ATmega1284P	20	1.8~5.5V	ATmega1284P-AU	44A	工業用 (-40°C~85°C)	
			ATmega1284P-AUR (注5)			
			ATmega1284P-PU	40P6		
			ATmega1284P-MU	44M1		
			ATmega1284P-MUR (注5)			

**注:** このデバイスはウェハー(チップ単体)形状でも供給できます。最低数量と詳細な注文情報については最寄の営業所へお問い合わせください。

**注2:** 有害物質使用制限に関する欧州指令(RoHS指令)適合の鉛フリー製品。またハロゲン化合物フリーで完全に安全です。

**注3:** 速度と電源電圧の関係については213頁の「速度勾配」をご覧ください。

**注4:** ニッケル・パラジウム・金(NiPdAu)メッキ仕上げリード。

**注5:** テープトリール形態。

#### 外囲器形式


44A	44リード 1.0mm厚 プラスティック4方向平板外囲器 (TQFP)
40P6	40ピン 600mil幅 プラスティック2列直線外囲器 (PDIP)
44M1	44パッド 7×7×1mm 0.5mmピッチ 溫度強化プラスティック極薄4方向平板リードなし外囲器 (VQFN)
44MC	44パッド(2列千鳥) 5×5×1mm 2.60×2.60mm露出パッド 4方向平板リードなし外囲器 (VQFN)
49C2	49球(7×7配列) 5×5×1.0mm 0.65mmピッチ 極薄密ピッチ球格子配列外囲器 (VFBGA)

## 36. 外囲器図

注: 最新の外囲器図については<http://www.microchip.com/packaging>に置かれたMicrochip外囲器仕様をご覧ください。


### 36.1. 44A

44リード プラスティック薄型四角平板外囲器(PT) – 10×10×1.0mm本体 [TQFP]





### 36.2. 40P6

40ピン プラスティック2列(P) – 600mil本体 [PDIP]




## 36.3. 44M1

44パット極薄プラスチック四角平板、リードなし外囲器(SSB) - 5.2×5.2mm露出パットと0.64mm端子の7×7本体 [VQFN] (Atmel旧ZWS)



## 36.4. 44MC


44パット極薄プラスチック四角平板、リードなし外囲器(S3B) - 5×5×1mm本体 [VQFN] 2重; (Atmel旧一般外囲器符号ZDS)

**注1:** 1番ピン視覚指標機能は変わらかもしれません、斜線領域内に配置されなければなりません。**注2:** 外囲器は切断分離されています。**注3:** ASME Y14.5Mによる寸法と公差

BSC : 基本寸法。公差なしで示される理論的に正確な値。

REF : 参照基準寸法。通常は公差なし、情報目的専用。



Microchip Technology作図C04-21399改訂A



Microchip Technology作図C04-23399改訂A

## 36.5. 49C2

49球極薄微細球格子配列(CTB) - 5×5×1.0mm本体 [VFBGA] (Atmel旧一般外囲器符号CBD)



## 37. 障害情報

障害内容は独立した文書に移動され、更なる情報については”[ATmega164A/PA/324A/PA/644A/PA/1284/Pシリコン障害情報とデータシート説明](#)”を参照してください。（[訳注](#):本書では便宜のためこの文書の障害情報も含みます。）

### 37.1. ATmega164A改訂E

既知の障害はありません。

### 37.2. ATmega164PA改訂E

既知の障害はありません。

### 37.3. ATmega324A改訂F

既知の障害はありません。

### 37.4. ATmega324PA改訂F

既知の障害はありません。

### 37.5. ATmega644A改訂F

既知の障害はありません。

### 37.6. ATmega644PA改訂F

既知の障害はありません。

### 37.7. ATmega1284改訂B

既知の障害はありません。

### 37.8. ATmega1284P改訂B

既知の障害はありません。

## 38. データシート改訂履歴

この章内の参照頁番号はこの資料が参照されていることに注意してください。この章内の改訂番号は資料の改訂番号を参照してください。

### 38.1. 8272A – 2010年1月

1. (ATmega164PA/324PA/644PA/1284Pデータシート8152G-AVR-11/09とATmega644データシート2593N-AVR-09/09に基く)初版
2. 行われた変更:
  - ・非picoPowerデバイス追加 : ATmega164A/324A/644A/1284
  - ・9頁の表2-1を更新
  - ・29頁の表10-1を更新
  - ・29頁の「休止形態種別」と「低電圧検出器(BOD)禁止」を更新
  - ・45頁の「外部割り込み用レジスタ」を更新
  - ・115頁の「USART」と127頁の「USARTでのSPI動作」を更新
  - ・191頁の「識別バイト」と「ページ容量」を更新
  - ・210頁の「DC特性」に非picoPowerデバイスを追加
  - ・220頁に「ATmega164A代表特性」を追加
  - ・255頁に「ATmega324A代表特性」を追加
  - ・289頁に「ATmega644A代表特性」を追加
  - ・323頁に「ATmega1284代表特性」を追加
  - ・420頁の「注文情報」に非picoPowerデバイスを追加
  - ・426頁に「ATmega164Aの障害情報」を追加
  - ・426頁に「ATmega324Aの障害情報」を追加
  - ・426頁に「ATmega644Aの障害情報」を追加
  - ・426頁に「ATmega1284の障害情報」を追加

### 38.2. 8272B – 2011年5月

1. QTouchライアリ支援とQTouch感知能力の特徴を追加
2. タイマ/カウンタ3を含む更新された「ピン配置」によって6頁の図を置換
3. タイマ/カウンタ3を含む更新された「構成図」によって8頁の図2-1を置換
4. 14頁に「RAMPZ – Zポート拡張レジスタ」を追加
5. 33頁でPRRを電力削減レジスタ (PRR0)に改名
6. 33頁に「PRR1 – 電力削減レジスタ1」を追加
7. 46頁の「PCIFR – ピン変化割り込み要求フラグレジスタ」を更新、PCIF3,PCIF2,PCIF1,PCIF0ビット記述でEIMSKをPCICRに置換
8. 47頁の「PCMSK3ピン変化割り込み許可レジスタ」を更新、ビット記述でPCIE2をPCIE3に置換
9. タイマ/カウンタ3を含めるように53頁の「ポートBの交換機能」を更新
10. タイマ/カウンタ3を含めるように57頁の「ポートDの交換機能」を更新
11. 89頁に「TCNT3H/TCNT3L – タイマ/カウンタ3」を追加 (訳補:本書ではTCNTn記述で対応)
12. 90頁に「OCR3AH/OCR3AL – タイマ/カウンタ3比較AIレジスタ」を追加 (訳補:本書ではOCRnA記述で対応)
13. 90頁に「OCR3BH/OCR3BL – タイマ/カウンタ3比較BIレジスタ」を追加 (訳補:本書ではOCRnB記述で対応)
14. 91頁に「TIMSK3 – タイマ/カウンタ3割り込み許可レジスタ」を追加 (訳補:本書ではTIMSKn記述で対応)
15. 表18-9.下の外部ピン形態の記述を削除
16. RAMPZレジスタを含めるように182頁の「自己プログラミング中のフラッシュメモリのアドレス指定」を更新
17. 201頁の表28-16.を更新、tWD\_EEPROMは9msに代わって3.6msです。
18. タイマ/カウンタ3を含めるように414頁の「レジスタ要約」を更新
19. BODSとBODSEのビットをR/Wとして表示
20. ATmega1284とATmega1284Pを反映するように全ての「レジスタ」記述を更新
21. 新しいAtmelの品質様式指針でデータシートを更新

### 38.3. 8272C – 2011年6月

1. 213頁の「ATmega1284P DC特性」を更新

### 38.4. 8272D – 2012年5月

1. 30頁の「パワーダウン動作」を更新
2. 44頁の「概要」を更新
3. 136頁の「UCSRnC – USART MSPIM制御/状態レジスタC」項でビット2,1,0に対する参照を修正
4. 201頁の表28-17.内の注を修正

5. 211頁の表29-3.で注1を追加 (訳補:本書では直接表記として対応)

6. 離形に従って資料全体を通して様々な小さな修正を実行

### 38.5. 8272E – 2013年4月

1. 6頁の「ピン配置」の図と8頁の図2-1.を更新。T3とT/C3はATmega1284/1284Pでだけ利用可能
2. ATmega1284/1284Pが4つのタイマ/カウンタ(T/C)を持つことを示すように8頁の説明文を更新
3. ej#705736に従って37頁でWDT\_OFFアセンブリ言語コード例を更新
4. 73頁の「16ビット タイマ/カウンタ1とタイマ/カウンタ3 (PWM付き)」に注を追加
5. 77頁に「前置分周器リセット」を追加 (訳注:本書ではこれを無視して完全な記述を独立章(17.)として記載)
6. 149,150,151頁で3ヶ所の誤植のMGMに代えて波形生成種別(WGM)に修正
7. 168頁の表24-6.を更新。A/D変換自動起動元選択のADTS=011の行はタイマ/カウンタ比較一致A
8. 205頁の表28-18.を更新。6④ 拡張ヒューズ書き込み完了検査に対する命令は0111011\_00000000
9. 210頁の表29-1.の表注を更新。(訳補:これは誤り)
10. 414頁の「レジスタ要約」を更新。注3を追加:ATmega1284/1284Pでだけ利用可能

### 38.6. 8272F – 2014年8月

1. 37頁の「ウォッチドッグ タイマ」のアセンブリ言語コード例を更新。それ以降で”WDTCR”に関する”IN”⇒”LDS”, ”OUT”⇒”STS”
2. 41頁の割り込みベクタ アドレスでラベルRESETとそれ以降のアドレスを更新
3. 47頁の「13.2.8. PCMSK1 – ピン変化許可1レジスタ」で文を更新:EIMSK⇒PCICR
4. 104頁の表18-2.で説明を”標準ポート動作 (OC2A切断)”に更新。
5. 187頁の表27-9.でPAGEMSBの説明を修正。デバイスはページ内に128語ではなく64語を持ちます。
6. 187頁の表27-(原書では12)9.でPAGEMSBの説明を修正。PAGEMSBは5で、デバイスはページ内に128語ではなく64語を持ちます。ページは7ビットではなく6ビットが必要です。
7. 187頁の表27-(原書では16)9.で値を修正。PAGEMSBは6で、ZPAGEMSBはZ7、PCPAGEはZ15～8です。
8. 191頁の表28-7.でPCPAGEに対する値を修正。正しい値はPC14～7です。
9. 216頁の表29-16.から注の6と7を削除
10. 414頁の「33. レジスタ要約」でアドレス\$64と\$65を更新
11. 417頁の「34. 命令要約」で値を修正。RCALLとICALLに対するクロック値を2に、RETとRETIを4に変更。同様に15頁の「7.7.1. 割り込み応答時間」内の値も変更
12. 2014-0502離形に従って配列、下部表題、裏表紙を更新

### 38.7. 8272G – 2015年1月

1. 書式一貫性誤りのため、7頁の表1-2.、18頁の表8-1.、29頁の表10-1.、52頁の表14-3.、127頁の表20-4.、129頁の表20-9.を更新
2. 420頁の「注文情報」を更新:
  - ATmega164PA,ATmega324PA,ATmega644PA,ATmega1284Pの各々105°C品の注文情報を追加
3. 422頁の「外周器情報」を更新:
  - 正しい外周器によって”44M1”的図を置換

### 38.8. 改訂A – 2018年10月

1. • データシートをMicrochip形式に更新
- 新しいMicrochip資料番号。以前の版はAtmelデータシートの改訂8272Gでした。

### 38.9. 改訂B – 2020年1月

1. 「電気的特性」章でアナログ比較器入力変位(オフセット)を更新
2. 「注文情報」を更新
3. 外周器情報をMicrochip形式に更新
4. 障害情報が独立した文書に移動されました(訳注:本書では未だ残しています)。

## 開発支援

Microchipの受賞歴のある開発ツールで設計を構想から製造へ記録的な速さで行動してください。Microchipのツールはどの計画に対しても最新のデバッグを提供するために無料のMPLAB® XおよびAtmel Studio統合開発環境(IDE)での使い易い画像使用者インターフェース(GUI)とコード生成ツールと共に動きます。究極に使い易い体験を提供するMicrochipの書き込み器、デバッガ、エミュレータは当社のソフトウェアツールと共に継ぎ目なく動きます。Microchipの開発基板は応用に最適なシリコンデバイスの評価に役立ち、同時に当社の第三者のツール群はは包括的な開発ツール解決策を完成させます。

MicrochipのMPLAB XとAtmel Studio協業系はPIC® MCU、AVR® MCU、SAM MCU、dsPIC® DSCのような多数のデバイスを支援する、考慮すべき様々な組み込み設計ツールを提供します。MPLAB XツールはWindows®、Linux®、Mac®オペレーティングシステムに適合し、一方でAtmel StudioツールはWindowsに適合します。

より多くの情報と詳細については次のウェブサイトへ行ってください。

<https://www.microchip.com/development-tools/>

## Microchipウェブサイト

Microchipは[www.microchip.com](http://www.microchip.com)で当社のウェブサイト経由でのオンライン支援を提供します。このウェブサイトはお客様がファイルや情報を容易に利用可能にする手段として使われます。お気に入りのインターネットブラウザを用いてアクセスすることができ、ウェブサイトは以下の情報を含みます。

- ・ **製品支援** – データシートと障害情報、応用記述と試供プログラム、設計資源、使用者の手引きとハードウェア支援資料、最新ソフトウェア配布と保管されたソフトウェア
- ・ **全般的な技術支援** – 良くある質問(FAQ)、技術支援要求、オンライン検討グループ、Microchip相談役プログラム員一覧
- ・ **Microchipの事業** – 製品選択器と注文の手引き、最新Microchip報道発表、セミナーとイベントの一覧、Microchip営業所の一覧、代理店と代表する工場

## お客様への変更通知サービス

Microchipのお客様通知サービスはMicrochip製品を最新に保つのに役立ちます。加入者は指定した製品系統や興味のある開発ツールに関連する変更、更新、改訂、障害情報がある場合に必ず電子メール通知を受け取ります。

登録するには[www.microchip.com](http://www.microchip.com)でMicrochipのウェブサイトをアクセスしてください。”Support”下で”Customer Change Notification”をクリックして登録指示に従ってください。

Microchipデバイスでの以下のコード保護機能の以下の詳細に注意してください。

- ・ Microchip製品はそれら特定のMicrochipデータシートに含まれる仕様に合致します。
- ・ Microchipは意図した方法と通常条件下で使われる時に、その製品系統が今日の市場でその種類の最も安全な系統の1つであると考えます。
- ・ コード保護機能を破るのに使われる不正でおそらく違法な方法があります。当社の知る限りこれらの方法の全てはMicrochipのデータシートに含まれた動作仕様外の方法でMicrochip製品を使うことが必要です。おそらく、それを行う人は知的財産の窃盗に関与しています。
- ・ Microchipはそれらのコードの完全性について心配されているお客様と共に働きたいと思います。
- ・ Microchipや他のどの半導体製造業者もそれらのコードの安全を保証することはできません。コード保護は当社が製品を”破ることができない”として保証すると言うことを意味しません。

コード保護は常に進化しています。Microchipは当社製品のコード保護機能を継続的に改善することを約束します。Microchipのコード保護機能を破る試みはデジタルミニアム著作権法に違反するかもしれません。そのような行為があなたのソフトウェアや他の著作物に不正なアクセスを許す場合、その法律下の救済のために訴権を持つかもしれません。

## お客様支援

Microchip製品の使用者は以下のいくつかのチャネルを通して支援を受けることができます。

- ・ 代理店または販売会社
- ・ 最寄りの営業所
- ・ 現場応用技術者(FAE:Field Application Engineer)
- ・ 技術支援

お客様は支援に関してこれらの代理店、販売会社、または現場応用技術者(FAE)に連絡を取るべきです。最寄りの営業所もお客様の手助けに利用できます。営業所と位置の一覧はこの資料の後ろに含まれます。

技術支援は<http://microchip.com/support>でのウェブサイトを通して利用できます。

デバイス応用などに関してこの刊行物に含まれる情報は皆さまの便宜のためにだけ提供され、更新によって取り換えるかもしれません。皆さまの応用が皆さまの仕様に合致するのを保証するのは皆さまの責任です。Microchipはその条件、品質、性能、商品性、目的適合性を含め、明示的にも默示的にもその情報に関連して書面または表記された書面または默示の如何なる表明や保証もしません。Microchipはこの情報とそれの使用から生じる全責任を否認します。生命維持や安全応用でのMicrochipデバイスの使用は完全に購入者の危険性で、購入者はそのような使用に起因する全ての損害、請求、訴訟、費用からMicrochipを擁護し、補償し、免責することに同意します。他に言及されない限り、Microchipのどの知的財産権下でも暗黙的または違う方法で許認可は譲渡されません。

### 商標

Microchipの名前とロゴ、Microchipロゴ、Adaptec、AnyRate、AVR、AVRロゴ、AVR Freaks、BesTime、BitCloud、chipKIT、chipKITロゴ、CryptoMemory、CryptoRF、dsPIC、FlashFlex、flexPWR、HELDO、IGLOO、Juke Blox、KeeLoq、Kleer、LANCheck、LinkMD、maXStylus、maXTouch、MediaLB、megaAVR、Microsemi、Microsemiロゴ、MOST、MOSTロゴ、MPLAB、OptoLyzer、PacketTime、PIC、picoPower、PICSTART、PIC32ロゴ、PolarFire、Prochip Designer、QTouch、SAM-BA、SenGenuity、SpyNIC、SST、SSTロゴ、SuperFlash、Symmetricom、SyncServer、Tachyon、TempTrackr、TimeSource、tinyAVR、UNI/O、Vectron、XMEGAは米国と他の国に於けるMicrochip Technology Incorporatedの登録商標です。

APT、ClockWorks、The Embedded Control Solutions Company、EtherSynch、FlashTec、Hyper Speed Control、HyperLight Load、IntelliMOS、Libero、motorBench、mTouch、Powermite 3、Precision Edge、ProASIC C、ProASIC Plus、ProASIC Plusロゴ、Quiet-Wire、SmartFusion、SyncWorld、Temux、TimeCesium、TimeHub、TimePictra、TimeProvider、Vite、WinPath、ZLは米国に於けるMicrochip Technology Incorporatedの登録商標です。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、BlueSky、BodyCom、CodeGuard、CryptoAuthentication、CryptoCompanion、CryptoController、dsPICDEM、dsPICDEM.net、Dynamic Average Matching、DAM、ECAN、EtherGREEN、In-Circuit Serial Programming、ICSP、INICnet、Inter-Chip Connectivity、JitterBlocker、KleerNet、KleerNetロゴ、memBrain、Mindi、MiWi、MPASM、MPF、MPLAB Certifiedロゴ、MPLAB、MPLINK、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocker、SAM-ICE、Serial Quad I/O、SMART-I.S.、SQI、SuperSwitcher、SuperSwitcher II、Total Endurance、TSHARC、USBCheck、VariSense、ViewSense、WiperLock、Wireless DNA、ZENAは米国と他の国に於けるMicrochip Technology Incorporatedの商標です。

SQTPは米国に於けるMicrochip Technology Incorporatedの役務標章です。

Adaptecロゴ、Frequency on Demand、Silicon Storage Technology、Symmcomは他の国に於けるMicrochip Technology Inc.の登録商標です。

GestICは他の国に於けるMicrochip Technology Inc.の子会社であるMicrochip Technology Germany II GmbH & Co. KGの登録商標です。

ここで言及した以外の全ての商標はそれら各々の会社の所有物です。

© 2020年、Microchip Technology Incorporated、米国印刷、不許複製

Microchipの品質管理システムに関する情報については[www.microchip.com/quality](http://www.microchip.com/quality)を訪ねてください。

日本語© HERO 2022.

本データシートはMicrochipのATmega164A/164PA/324A/324PA/644A/644PA/1284/1284P英語版データシート(DS40002070B-2020年1月)の翻訳日本語版です。日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データレジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されています。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には( )内に英語表記や略称などを残す形で表記しています。

**青字**の部分はリンクとなっています。一般的に**赤字**の0,1は論理0,1を表します。その他の**赤字**は重要な部分を表します。

原書に対して若干構成が異なるため、一部の節/項番号が異なります。

## 世界的な販売とサービス

米国	亜細亜/太平洋	亜細亜/太平洋	欧州
<b>本社</b> 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 技術支援: <a href="http://www.microchip.com/">http://www.microchip.com/</a> support ウェブアドレス: <a href="http://www.microchip.com">www.microchip.com</a>	<b>オーストラリア - シドニー</b> Tel: 61-2-9868-6733 <b>中国 - 北京</b> Tel: 86-10-8569-7000 <b>中国 - 成都</b> Tel: 86-28-8665-5511 <b>中国 - 重慶</b> Tel: 86-23-8980-9588 <b>中国 - 東莞</b> Tel: 86-769-8702-9880 <b>中国 - 広州</b> Tel: 86-20-8755-8029 <b>中国 - 杭州</b> Tel: 86-571-8792-8115 <b>中国 - 香港特別行政区</b> Tel: 852-2943-5100 <b>中国 - 南京</b> Tel: 86-25-8473-2460 <b>中国 - 青島</b> Tel: 86-532-8502-7355 <b>中国 - 上海</b> Tel: 86-21-3326-8000 <b>中国 - 瀋陽</b> Tel: 86-24-2334-2829 <b>中国 - 深圳</b> Tel: 86-755-8864-2200 <b>中国 - 蘇州</b> Tel: 86-186-6233-1526 <b>中国 - 武漢</b> Tel: 86-27-5980-5300 <b>中国 - 西安</b> Tel: 86-29-8833-7252 <b>中国 - 廈門</b> Tel: 86-592-2388138 <b>中国 - 珠海</b> Tel: 86-756-3210040	<b>インド - ハンガロール</b> Tel: 91-80-3090-4444 <b>インド - ニューデリー</b> Tel: 91-11-4160-8631 <b>インド - プネー</b> Tel: 91-20-4121-0141 <b>日本 - 大阪</b> Tel: 81-6-6152-7160 <b>日本 - 東京</b> Tel: 81-3-6880-3770 <b>韓国 - 大邱</b> Tel: 82-53-744-4301 <b>韓国 - ソウル</b> Tel: 82-2-554-7200 <b>マレーシア - クアラルンプール</b> Tel: 60-3-7651-7906 <b>マレーシア - ペナン</b> Tel: 60-4-227-8870 <b>フィリピン - マニラ</b> Tel: 63-2-634-9065 <b>シンガポール</b> Tel: 65-6334-8870 <b>台湾 - 新竹</b> Tel: 886-3-577-8366 <b>台湾 - 高雄</b> Tel: 886-7-213-7830 <b>台湾 - 台北</b> Tel: 886-2-2508-8600 <b>タイ - バンコク</b> Tel: 66-2-694-1351 <b>ベトナム - ホーチミン</b> Tel: 84-28-5448-2100	<b>オーストリア - ウィーン</b> Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 <b>デンマーク - コペンハーゲン</b> Tel: 45-4450-2828 Fax: 45-4485-2829 <b>フィンランド - エスボ</b> Tel: 358-9-4520-820 <b>フランス - パリ</b> Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 <b>ドイツ - ガルビング</b> Tel: 49-8931-9700 <b>ドイツ - ハーン</b> Tel: 49-2129-3766400 <b>ドイツ - ハイルブロン</b> Tel: 49-7131-72400 <b>ドイツ - カールスルーエ</b> Tel: 49-721-625370 <b>ドイツ - ミュンヘン</b> Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 <b>ドイツ - ローゼンハイム</b> Tel: 49-8031-354-560 <b>イスラエル - ラーナ</b> Tel: 972-9-744-7705 <b>イタリア - ミラノ</b> Tel: 39-0331-742611 Fax: 39-0331-466781 <b>イタリア - パドバ</b> Tel: 39-049-7625286 <b>オランダ - デルーネン</b> Tel: 31-416-690399 Fax: 31-416-690340 <b>ノルウェー - トロンハイム</b> Tel: 47-72884388 <b>ポーランド - ワルシャワ</b> Tel: 48-22-3325737 <b>ルーマニア - ブカレスト</b> Tel: 40-21-407-87-50 <b>スペイン - マドリード</b> Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 <b>スウェーデン - イエーテボリ</b> Tel: 46-31-704-60-40 <b>スウェーデン - スтокホルム</b> Tel: 46-8-5090-4654 <b>イギリス - ウォーキンガム</b> Tel: 44-118-921-5800 Fax: 44-118-921-5820
<b>アトランタ</b> Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 <b>オースチン TX</b> Tel: 512-257-3370 <b>ボストン</b> Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 <b>シカゴ</b> Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 <b>ダラス</b> Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 <b>デトロイト</b> Novi, MI Tel: 248-848-4000 <b>ヒューストン TX</b> Tel: 281-894-5983 <b>インディアナポリス</b> Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 <b>ロサンゼルス</b> Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 <b>ローリー NC</b> Tel: 919-844-7510 <b>ニューヨーク NY</b> Tel: 631-435-6000 <b>サンホセ CA</b> Tel: 408-735-9110 Tel: 408-436-4270 <b>カナダ - トロント</b> Tel: 905-695-1980 Fax: 905-695-2078			