

ATtiny424/426/427/824/826/827

tinyAVR® 2系統


序説

tinyAVR[®] 2系統のATtiny424/426/427/824/826/827マイクロコントローラは14、20、24ピン外囲器で利用可能な4/8Kハイト のフラッシュメモリ、512/1024ハイトのSRAM、128ハイトのEEPROMを持ち、20MHzまで動き、ハートウェア乗算器を持つAVR[®] CPUを使っています。この系統はは事象システム、進化したデジタル周辺機能、設定可能な利得増幅器(PGA:Progtamma ble Gain Amplifier)を持つ12ビット差動ADCのような正確なアナログ機能を含む柔軟で低電力な基本設計を持つMicroch ipの最新技術を使います。


tinyAVR[®] 2系概要

下図はピン数変種とメモリ量で並べてtinyAVR® 2系デバイスを示します。

- ・これらのデバイスが完全なピンと機能の互換のため、垂直方向移植はコート変更なしで可能です。
- ・左への水平方向移植はピン数、従って利用可能な機能を減らします。



異なるフラッシュメモリ量を持つデバイスは一般的に異なるSRAMとEEPROMの量も持ちます。 tinyAVR[®] 2系のデバイスの名前は次のように復号されます。



- 注: テープとリールの識別子は目録部品番号記述でだけ現れます。注文目的にはこの識別子を使ってください。テープと リール任意選択での外囲器入手可能性についてはMicrochip営業所で調べてください。
- 注: VAO変種は車載応用に対するAEC-Q100要件によって設計、製造、検査、認定されています。これらの製品は非 VAO部品と違う外囲器を使うかもしれず、それらの電気的特性で追加仕様を持ちます。

(訳注)・本書はATtiny424/426/427/824/826/827シリコン障害とデータシート説明(DS80000955C)の内容を含みます。

・原書に対して断りなく最新情報に更新している場合があります。

本書は一般の方々の便宜のため有志により作成されたもので、Microchip社とは無関係であることを御承知ください。しおりの[はじめに]での内容にご注意ください。

メモリ概要

下表は系統全体のメモリ概要を示しますが、この先の文書はATtiny424/426/427/824/826/827デバイスだけを記述します。

表1. メモリ概要

、モリ形式	ATtiny424/426/427	ATtiny824/826/827	ATtiny1624/1626/1627	ATtiny3224/3226/3227			
フラッシュ メモリ	4Kハ [*] イト	8Kハ [*] イト	16Kバイト	32Kバイト			
SRAM	512/ㆍイト	1Kハ [*] イト	2Kバイト	3Kバイト			
EEPROM	128/	›› ፟ ለ	256자イト				
使用者列	32八个个						

周辺機能概要

表2. 周辺機能概要

機能項目	ATtiny424/824	ATtiny426/826	ATtiny427/827			
ピン数	14	20	24			
外囲器	SOIC,TSSOP	SOIC,SSOP,VQFN	VQFN			
最大動作周波数 (MHz)		20				
汎用入出力数	12	18	20			
ホート	PA7~0、PB3~0	PA7~0、PB5~0、 PC3~0	PA7~0、PB7~0、 PC5~0			
外部割り込み	12	18	22			
事象システム チャネル数		6				
構成設定可能な注文論理回路 (CCL) LUT数		4				
実時間計数器 (RTC)		1				
16ビット タイマ/カウンタA型 (TCA)	1					
16ビット タイマ/カウンタB型 (TCB)		2				
12ビット タイマ/カウンタD型 (TCD)	1					
USART/SPI主装置	2					
SPI	1					
TWI (I ² C)	1					
ADC (チャネル数)	1(9)	1(9) 1(15)				
DAC		-				
アナログ比較器 (AC) (入力数)	1(2p/2n) $1(3p/3n)$ $1(4p/3n)$					
周辺機能接触制御器 (PTC) (自己容量/相互容量チャネル数)		_				
高電圧信号またはヒューズ上書きを使って共用ピンによって 有効にされる統一プログラム/デベッグインターフェース (UPDI)	1					

特徴

- ・高性能低電力AVR[®] CPU
 - 最大20MHzで走行
 - 単一周期I/Oアクセス
 - ベクタ割り込みを持つ2段階の割り込み制御器
 - 2周期ハート・ウェア乗算器
 - 供給電圧: 1,8~5.5V
- ・メモリ
 - 実装自己書き換え可能な4/8Kバイト(2/4K語)のフラッシュ メモリ
 - 512/1024 バイトの SRAM
 - 128バイトのEEPROM
 - チッップ消去中にデータを保ち、デバイスが施錠されている間に書くことができる不揮発性メモリでの32バイトの使用者列
 - 書き込み/消去寿命
 - ・ フラッシュ メモリ: 10,000回
 - EEPROM: 100,000回
 - データ保持力: 55℃で40年
- ・システム
- 電源ONリセット(POR)
- 低電圧検出器(BOD)
- クロック任意選択
 - ・施錠可能な20MHz低電力内部RC発振器
 - •32.768kHz超低電力(ULP)内部RC発振器
 - ・32.768kHz外部クリスタル用発振器
- ・外部クロック入力
- 単一ピンの統一プログラム/デバッグ インターフェース (UPDI)
- 3つの休止動作形態
 - ・全周辺機能走行と即時起き上がり時間を持つアイドル
 - ・選んだ周辺機能の構成設定可能な動作を持つスタンバイ
 - ・完全なデータ保持を持つパワーダウン
- ・周辺機能
 - 専用の定期レジスタと3つのPWMチャネルを持つ1つの16ビットタイマ/カウンタA型 (TCA)
 - 捕獲入力と簡単なPWM機能を持つ2つの16ビットタイマ/カウンタB型 (TCB)
 - 外部32.768kHzクリスタルまたは32.768kHz ULP発振器から走行する1つの16ビット実時間計数器 (RTC)
 - 分数ボーレート生成器、自動ボーレート、フレーム開始検出を持つ2つの万能同期/非同期送受信器(USART)
 - 主装置/従装置直列周辺インターフェース (SPI)
 - -2重アドレス一致を持つ主装置/従装置2線インターフェース(TWI)
 - ・標準動作 (Sm, 100kHz)
 - ・高速動作(Fm, 400kHz)
 - ・高速動作プラス (Fm+, 1MHz)
 - CPUから独立して予測可能な周辺機能相互合図のための事象システム (EVSYS)
 - 4つの設定可能な参照表(LUT)を持つ構成設定可能な注文論理回路(CCL)
 - 大きさ変更可能な参照基準入力を持つ1つのアナログ比較器 (AC)
 - 設定可能な利得増幅器(PGA)と最大15の入力チャネルを持つ12ビット差動375kspsの1つのA/D変換器(ADC)
 - 多数の参照基準電圧 (VREF)
 - 1.024V 2.048V 2.500V 4.096V VDD
 - 自動化された巡回冗長検査(CRC)フラッシュ メモリ走査 (CRCSCAN)
 - 独立したチップ上の発振器を持ち、窓動作を持つウォッチドッグタイマ (WDT)
 - 全ての汎用ピンでの外部割り込み
- ・I/Oと外囲器
- 最大22本の設定可能なI/O線
- 14୬ーኑ
 - SOIC
 - TSSOP
- 20リード/パッド
 - SOIC
 - SSOP
 - VQFN 3×3mm
- 24^°ット`
 - VQFN 4×4 mm

- ・温度範囲
- --40~85℃(工業)
- --40~125℃(拡張)
- ・速度評定 (-40~85°C)
 - $-0\sim$ 5MHz/1.8 \sim 5.5V
 - $-0\sim 10 MHz/2.7\sim 5.5V$
 - $-0\sim 20$ MHz $/4.5\sim 5.5$ V
- ・速度評定 (-40~125℃)
 - $-0 \sim 8$ MHz/2.7 ~ 5.5 V
- $-8 \sim 16 MHz/4.5 \sim 5.5 V$
- ・VAO変種利用可能:車載応用に対するAEC-Q100要件に従って設計、製造、検査、認定

ATtiny424/426/427/824/826/827

目次

	序説	1 VR [®] 2系概要 · · · · · · · 1
	tinyA	VR [®] 2系概要 •••••• 1
		メモリ概要 2 周辺機能概要 2
		周辺機能概要 · · · · · · · · · · · · · · · · · · ·
	特徴	3 ⊠ ····· 8
1.	構成	X •••••• 8
2.	ピン酉	2置 •••••• 9
	2.1.	14IJ-ŀ SOIC, TSSOP ····· 9
	2.2.	20 ¹ /- k [*] SOIC, SSOP
	2.3. 2.4.	20パット VQFN 9 24パット VQFN 9
2		カ多重化と考察 ······10
3.	入田	刀 夕 里 化 こ 右 奈 10 入 出 力 冬 重 化
٨	0.1. n_L*	入出力多重化・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
4.		71707拍町 11
	4.1.	11 11 11 11 11 11 11 11 11 11 11 11 11
	4.3.	電源用接続・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	4.4.	UPDIプログラミング用接続 ・・・・・・・・・・・・・・・12
	4.5.	外部クリスタル発振子接続・・・・・・・・・・・・・・・12
	4.6.	外部クリスタル発振子接続・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
5.	規定	
	5.1.	数字表記法 ······14
	5.2.	メモリの大きさと形式 ・・・・・・・・・・ 14
	5.3.	周波数と時間・・・・・・・・・・・・・・・・・・・・・・・・14
	5.4.	周波数と時間 14 レジスタとビット 15 ADCパ [°] ラメータ定義 16
	5.5.	ADCハ ラメータ定義・・・・・・・・・・・・・・・・・・・・・・16
6.	AVR	[®] CPU 17 特徴・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	6.1.	特徴・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・17
	6.2. 6.3.	做妾·····17 基本構成······17
	0.3. 6.4.	墨本稱成 算術論理演算部 (ALU) · · · · · · · · · · · · · · · · · · ·
	6.5.	機能的な説明 ······ 18
	6.6.	レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・21
	6.7.	レジスタ要約 ····································
7.	メモリ	
	7.1.	概要 •••••• 24
	7.2.	メモリ配置 ······ 24
	7.3.	実装書き換え可能なフラッシュ プログラム メモリ・・・・・ 24
	7.4.	SRAMデータ メモリ 25 EEPROMデータ メモリ 25
	7.5.	EEPROM ₇ - 9 XEU · · · · · · · · · · · · · · · · · · ·
	7.6. 7.7.	USERROW - 使用名列 25 LOCKBIT - メモリ領域アクセス保護 ······ 25
	7.0	
	7.9.	SIGROW - 識票列 ···································
	7.10.	
8.	汎用	1/0レジスタ · · · · · · · · · · · · · · · · · · ·
0.	8.1.	レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・・38
	8.2.	レジスタ説明 ······ 39
9.	周辺	FUSE - 構成設定と使用者のビュース 27 SIGROW - 識票列 32 I/Oメモリ 36 I/Oレジスタ 37 レジスタ設明 38 レジスタ説明 39 機能と基本構造 40
	9.1.	周辺機能アドレス配置 ・・・・・・ 40
	9.2.	周辺機能アドレス配置 ・・・・・・・・・・・・・・・・・・・・・・・40 割り込みベクタ配置 ・・・・・・・・・・・・・・・・・40
	9.3.	SYSCFG - システム構成設定 ・・・・・・・・・・・・・・・・・・・・・・42
10.	NVM	CTRL - 不揮発性メモリ制御器 ・・・・・・ 43
	10.1.	特徴 ······ 43
	10.2.	概要 43
	10.3.	機能的な説明・・・・・・・・・・・・・・・・・43 レジス9要約・・・・・・・・・・・・・・・・・48
	10.4.	レン 人外安約 ・・・・・・・・・・・・・・・・・・・・・・・ 48

	10.5.	レジスタ説明 ・・・・・・・・・・・・・・・・・・・・ 49
11.		CTRL - クロック制御器 ・・・・・・ 5 2
	11.1.	 特徴 ····································
	11.2.	概要 ••••• 52
	11.3.	機能的な説明 ····· 53
	11.4.	レジスタ要約 56 レジスタ説明 57
	11.5.	レジスタ説明 ······ 57
12.	SLPC	CTRL - 休止制御器 62 特徵 62 概要 62
	12.1.	特徴 ······ 62
	12.2.	概要 ••••••62
	12.3.	機能的な説明 ······62
	12.4.	機能的な説明 ····· 62 レジスタ要約 ····· 65 レジスタ説明 ····· 66
	12.5.	レジスタ説明 ・・・・・・・・・・・・・・・・・・・・・66
13.	RSTC	CTRL - リセット制御器 ・・・・・・・・・・・・・・ 67
	13.1.	特徴 ••••• 67
	13.2.	概要 ••••• 67
	13.3.	機能的な説明 ······ 67
	13.4.	レジスタ要約 ····································
	13.5.	レジスタ説明 ······ 71
14.	CPUI	
	14.1.	特徴 ····· 72
	14.2.	概要 •••••• 72
	14.3.	機能的な説明 ······ 72
	14.4.	レジスタ要約 ······ 76
	14.5.	レジスタ説明 ······ 77
15.	EVSY	'S - 事象システム・・・・・・・・・・・・・ 79
	15.1.	特徴 ····· 79
	15.2.	概要 ••••• 79
	15.3.	機能的な説明 ······ 80
	15.4.	レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・84
	15.5.	レジスタ説明 ************************************
16.	PORT	FMUX - ポート多重化器 ・・・・・・ 88
	16.1.	概要 ····································
	16.2.	レジスタ要約 ・・・・・・・・・・・・・・・・・ 89
	16.3.	レジスタ説明 ······ 90
17.	PORT	「 - I/OL ² ン構成設定 ・・・・・・・・・・・ 92 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・92 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	17.1.	特徴
	17.2.	概要 ······ 92
	17.3.	機能的な説明 ・・・・・・・・・・・・・・・・・・・・・ 93
	17.4.	レジスタ要約 - PORTx ····· 96
	17.5.	レジスタ説明 - PORTx ······ 97
	17.6.	レジスタ要約 - VPORTx ・・・・・ 102
	17.7.	レジスタ要約 – VPORTx ······ 102 レジスタ説明 – VPORTx ····· 103
18.	BOD	- 低電圧検出器 ······ 105 特徴 ····· 105 概要 ···· 105
	18.1.	特徴 ······ 105
	18.2.	概要 •••••• 105
	18.3.	機能的な説明 ······ 105
	18.4.	レジスタ要約 ・・・・・・・・・・・・・・・・・・・・・・107
	18.5.	レジスタ説明 ······108
19.	VREF	- 基準電圧 •••••••••• 111
	19.1.	特徴 ・・・・・111
	19.2.	概要 •••••• 111
	19.3.	機能的な説明 ・・・・・・・・・・・・・・・・・・・・111
	19.4.	レジスタ要約 ・・・・・・・・・・・・・・・・ 112
	19.5.	レジスタ説明 ······113
20.	WDT	- ウ ォッチトック タイマ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	20.1.	機能的な説明105レジスタ要約107レジスタ説明108マ基準電圧111特徴111概要111機能的な説明111レジスタ要約112レジスタ要約113ー ウォッチトック、タイマ114

ATtiny424/426/427/824/826/827


28.4. レジスタ要約 ······ 231

	20.2.	概要 ······ 114
	20.3.	機能的な説明 ・・・・・・・・・・・・・・・・・・・・・・114
	20.4.	レジスタ要約 ·······117
	20.5.	レシ[·]スタ説明 ・・・・・・・・・・・・・118
21.	TCA ·	- 16ビット タイマ/カウンタA型 ・・・・・・・・ 119
	21.1.	特徴
	21.2.	概要
	21.3.	機能的な説明 ······ 121
	21.4.	レジスタ要約 - 標準動作 ・・・・・・・ 128
	21.5.	レジスタ説明 - 標準動作 ・・・・・ 129
	21.6.	レジスタ要約 - 分割動作 ・・・・・・・・・・・・・・・・138 レジスタ説明 - 分割動作 ・・・・・・・・・・・・・・・・139
	21.7.	レシスタ説明 - 分割動作 ・・・・・ 139
22.		- 16ビット タイマ/カウンタB型 ・・・・・・・・・・・・・・・145
	22.1.	特徴
	22.2.	概要 145
	22.3.	機能的な説明 ······146
	22.4.	レジスタ要約 ······ 151 レジスタ説明 ····· 152
	22.5.	レシスタ説明 ・・・・・・・・・・・・・・・・・・・152
23.	RTC ·	- 実時間計数器 · · · · · · · · · · · · · · · · · · ·
	23.1.	特徴 ······ 157
		概要 •••••• 157
	23.3.	⁷⁷⁷⁷ ⁷ ⁷ ⁷
	23.4.	RTCの機能的な説明 ····· 158
	23.5.	PITの機能的な説明・・・・・・158
	23.6.	クリスタル誤差修正・・・・・159 事象 159
	23.7.	中山 いろ オ 100
	23.8.	刮り込み 159 仕止形能動作 160
	23.9.	下上//認知/F 100 日期 160
	23.10.	同初 デバック、場作 160
	20.11.	
	23 12	レジス々亜約
	23.12. 23.13	割り込み 159 休止形態動作 160 同期 160 デバッグ操作 160 レジスタ要約 161 レジス2要約 162
24	23.13.	レン X外記明 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・162
24.	23.13. USAF	162 RT - 万能同期非同期送受信器 ···· 168
24.	23.13. USAF 24.1.	162 RT - 万能同期非同期送受信器 ・・・・ 168 特徴 ・・・・ 168
24.	23.13. USAF 24.1. 24.2.	Image: 162 162 RT - 万能同期非同期送受信器 ···· 168 特徵 ···· 168 概要 ···· 168
24.	23.13. USAF 24.1. 24.2. 24.3.	Image: 162 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169
24.	23.13. USAF 24.1. 24.2. 24.3. 24.4.	レッス9説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178
	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5.	レッスタ説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ説明 179
	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI –	レッス9説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ説明 179 直列周辺インターフェース 188
	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI - 25.1.	レッス9説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ説明 179 直列周辺インターフェース 188
	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3	レッス9説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 188 概要 188
	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3	レッス9説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 188 概要 188
25.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5.	レッスタ説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 189 レジスタ要約 195 レジスタ説明 196
25.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5.	レッスタ説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ説明 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 189 レジスタ要約 195 レジスタ要約 196 249(いた, フェ, 7) 200
25.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5.	レッスタ説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ説明 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 189 レジスタ要約 195 レジスタ要約 196 249(いた, フェ, 7) 200
25.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI - 25.1. 25.2. 25.3. 25.4. 25.5. TWI -	レッスタ説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ説明 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 189 レジスタ要約 195 レジスタ要約 196 249 196
25.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5. TWI – 26.1.	レッスタ説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ説明 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 189 レジスタ要約 195 レジスタ要約 196 249 196
25.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5. TWI – 26.1. 26.2.	レッスタ説明 162 RT - 万能同期非同期送受信器 168 特徴 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ説明 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 189 レジスタ要約 195 レジスタ要約 196 249 196
25. 26.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI - 25.1. 25.2. 25.3. 25.4. 25.5. TWI - 26.1. 26.2. 26.3. 26.4. 26.5.	レジスタ説明 162 RT - 万能同期非同期送受信器 168 概要 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 200 特徴 200 概要 200 機能的な説明 200 レジスタ要約 200 均衡 200 レジスタ説明 201 レジスタ要約 201
25. 26.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI - 25.1. 25.2. 25.3. 25.4. 25.5. TWI - 26.1. 26.2. 26.3. 26.4. 26.5.	レジスタ説明 162 RT - 万能同期非同期送受信器 168 概要 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 196 2線インターフェース 200 特徴 200 概要 200 機能的な説明 201 レジスタ要約 210 CAN - 巡回冗長検査メモリ走者 219
25. 26.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI - 25.1. 25.2. 25.3. 25.4. 25.5. TWI - 26.1. 26.2. 26.3. 26.4. 26.5.	レジスタ説明 162 RT - 万能同期非同期送受信器 168 概要 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 196 2線インターフェース 200 特徴 200 概要 200 機能的な説明 201 レジスタ要約 210 CAN - 巡回冗長検査メモリ走者 219
25. 26.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5. TWI – 26.1. 26.2. 26.3. 26.4. 26.5. CRCS	レッスタ説明 162 RT - 万能同期非同期送受信器 168 構要 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 189 レジスタ要約 195 レジスタ要約 195 レジスタ要約 200 構要 200 構要 200 機能的な説明 200 レジスタ要約 200 技術 200 大学ス会説明 201 レジスタ要約 201 レジスタション 210 CON 219 <t< th=""></t<>
25. 26.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5. TWI – 26.1. 26.2. 26.3. 26.4. 26.5. CRCS 27.1. 27.2. 27.3.	レッスタ説明 162 RT - 万能同期非同期送受信器 168 構要 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 196 2線インターフェース 200 構要 200 機能的な説明 201 レジスタ要約 201 レジスタ要約 201 レジスタ支説明 201 レジスタ支説明 210 SCAN - 巡回冗長検査メモリ走査 219 特徴 219 機要 219 機能的な説明 219 機能的な説明 219
25. 26.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5. TWI – 26.1. 26.2. 26.3. 26.4. 26.5. CRCS 27.1. 27.2. 27.3. 27.4.	レッスタ説明 162 RT - 万能同期非同期送受信器 168 構要 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 196 2線インターフェース 200 構要 200 機能的な説明 201 レジスタ要約 201 レジスタ要約 201 レジスタ支説明 201 レジスタ支説明 210 SCAN - 巡回冗長検査メモリ走査 219 特徴 219 機要 219 機能的な説明 219 機能的な説明 219
25. 26. 27.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI - 25.1. 25.2. 25.3. 25.4. 25.5. TWI - 26.1. 26.2. 26.3. 26.4. 26.5. CRCS 27.1. 27.3. 27.4. 27.5.	レジスタ説明 162 RT - 万能同期非同期送受信器 168 概要 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 196 2線インターフェース 200 機能的な説明 201 レジスタ要約 219 機能的な説明 219 レジスタ要約 222 レジスタ要約 222
25. 26. 27.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5. TWI – 26.1. 26.2. 26.3. 26.4. 26.5. CRCS 27.1. 27.2. 27.3. 27.4. 27.5. CCL	レッスタ説明 162 RT - 万能同期非同期送受信器 168 構要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 196 2線インターフェース 200 構要 200 概要 200 概要 200 機能的な説明 201 レジスタ要約 202 レジスタ要約 219 機能的な説明 219 レジスタ要約 222 レジスタ要約 222 レジスタ要約 222 レジスタ要約 223
25. 26. 27.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5. TWI – 26.1. 26.2. 26.3. 26.4. 26.3. 26.4. 26.5. CRCS 27.1. 27.2. 27.3. 27.4. 27.5. CCL – 28.1.	レジスタ説明 162 RT - 万能同期非同期送受信器 168 構要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 196 2線インターフェース 200 構要 200 概要 200 概要 200 機能的な説明 201 レジスタ要約 202 レジスタ要約 219 機能的な説明 219 レジスタ要約 222 レジスタ要約 222 レジスタ要約 222 レジスタ要約 223
25. 26. 27.	23.13. USAF 24.1. 24.2. 24.3. 24.4. 24.5. SPI – 25.1. 25.2. 25.3. 25.4. 25.5. TWI – 26.1. 26.2. 26.3. 26.4. 26.5. CRCS 27.1. 27.2. 27.3. 27.4. 27.5. CCL	レジスタ説明 162 RT - 万能同期非同期送受信器 168 概要 168 概要 168 機能的な説明 169 レジスタ要約 178 レジスタ要約 179 直列周辺インターフェース 188 特徴 188 概要 188 機能的な説明 195 レジスタ要約 195 レジスタ要約 196 2線インターフェース 200 機能的な説明 201 レジスタ要約 219 機能的な説明 219 レジスタ要約 222 レジスタ要約 222

	28.5.	レジスタ説明 ······ 232
29.	AC -	アナログ比較器 ······ 236
	29.1.	アナログ比較器・・・・・・ 236 特徴・・・・・・236
	29.2.	概要
	29.3.	機能的な説明 237
	29.4.	機能的な説明 237 レジスタ要約 239 レジス9説明 240
	29.5.	レジスな説明
20		- A/D変換器 ······ 243
30.		- A/D変換器
	30.1.	行頃 243 概要 243
	30.2.	概要 243 機能的な説明 ····· 245
	30.3.	(成肥)/4 説明 243
	30.4.	レジスタ要約 ····································
. .	30.5.	
31.		- 統一プログラム/デバッグ インターフェース・265
	31.1.	特徴 ····· 265 概要 ···· 265
	31.2.	概要 265
	31.3.	機能的な説明 ······ 266
	31.4.	レジスタ要約 281 レジス3 282
	31.5.	レジスタ説明 ······ 282
32.		一式要約 · · · · · · · · · · · · · · · · · · 286
33.	雷気的	的特性 ••••• 287
	33.1.	お断り・・・・・・・・・・・・・・・・・・・・・・・287
	33.2.	絶対最大定格 ······ 287
	33.3.	全般動作定格 ····································
	33.4.	電力の考察 消費電力 288
	33.5.	消費雷力······289
	33.6.	起き上がり時間 ・・・・・ 290
	33.7.	周辺機能消費電力 ····· 291
	33.8	BODとPORの特性 ····································
	33.9	外部リセット特性 292 発振器とクロック 292
	33 10	発振器とり ¹ ック ····································
	33 11	入出力ピン特性 ····································
	33 12	USART
	33 13	SPI
	33 14	TWI
	33 15	VREF
		ADC
	33 17	TEMPSENSE
	33.18.	AC
	33.19.	UPDI
	33.20	プログラミング時間 ・・・・・・・・・・・・・・・・302
34.	代表生	寺性・・・・・・・・・・・・・・・・・・・・・・・303 消費電力・・・・・・・・・・・・・・・・・・・・・・・・303
04.	3/1	当書雪力
	21.2	CDIO
	34.3.	VREF特性 315 BOD特性 316 ADC特性 318
	34.4.	BOD 结性
	34.5.	
	34.6.	TEMPSENSE特性 ····································
	34.7.	AC特性
	24.0	AC特性····································
	34.0.	OSCIII P32K 结性 ···································
05	아구.아. 아구 국구 바	
35.	注义	OSCULP32K特性 331 青報 332 青報 333 器図 335
36.		帝凶
	36.1.	オンライン外囲器図 ・・・・・・・・・・・・・・・・ 335
	36.2.	外囲器表示情報・・・・・・・・・・・・・・・・335
	36.3.	14 ¹ /
	36.4.	14 ¹ / ₁ - ¹ , TSSOP
	36.5.	20 ¹ /
	36.6.	20¹/- [*] SSOP 340

36.	7. 20パッドVG	FN		•• 341
36.	8. 20/ペッドVG		面 • • • • • • • • • • • • • •	
36.				
36.	10. 24/ペッドVG	≬FN 濡れ性側i	面 • • • • • • • • • • • • • •	•• 344
37. <mark>障</mark>	害情報・・・・			• 345
37.	1. 障害 – AT	tiny424/426/4	427/824/826/827	•• 345
38. 7 [*] -	ータシート改訂層	夏歴 •••••		• 348
38.	1. 改訂A-2	021年3月・・・		•• 348
38.	2. 改訂B-2	021年12月・・		•• 348
Microc	hi <mark>pウェフ</mark> ゙ サイト			• 349
製品変	更通知サーヒ	`ス・・・・・・・		• 349
お客様	支援・・・・			• 349
製品識	別システム・・			• 349
Microc	hipデバイスコ	ート、保護機能	ŧ	• 349
法的通	知 •••••			• 350
商標				• 350
	理システム ・・			• 350
		۲		
巴乔的	な販売とサー			• 351

1. 構成図



2. ピン配置


2.1. 14リート SOIC、TSSOP




2.2. 201- SOIC, SSOP



2.3. 20パッドVQFN



2.4. 24パッドVQFN



3. 入出力多重化と考察

3.1. 入出力多重化

表3-1. ポート機能多重化

-22															
VQFN24	VQFN20	SOIC/SSOP20	SOIC/TSSOP14	ピン名 (<mark>注1,2</mark>)	その他 /特殊	ADC0 (<u>注3</u>)	AC0	USART0	USART1	SPI0	TWIO	TCA0	TCB0	TCB1	CCL
23	19	16	10	PA0	RESET UPDI										LUT0-IN0
24	20	17	11	PA1		AIN1		TxD(注4)	TxD	MOSI					LUT0-IN1
1	1	18	12	PA2	EVOUTA	AIN2		RxD(注4)	RxD	MISO					LUT0-IN2
2	2	19	13	PA3	EXTCLK	AIN3		XCK(注4)	XCK	SCK		WO3		WO	
3	3	20	14	GND											
4	4	1	1	VDD											
5	5	2	2	PA4		AIN4		XDIR(注4)	XDIR	SS		WO4			LUT0-OUT
6	6	3	3	PA5	VREFA	AIN5	OUT					WO5	WO		LUT3-OUT(注4)
7	7	4	4	PA6		AIN6	AINN0								
8	8	5	5	PA7	EVOUTA(注4)	AIN7	AINP0								LUT1-OUT
9	-	-	-	PB7	EVOUTB(注4)										
10	-	-	-	PB6			AINP3								LUT2-OUT(注4)
11	9	6	-	PB5	CLKOUT	AIN8	AINP1					WO2(注4)			
12	10	7	-	PB4	RESET(注4)	AIN9	AINN1					WO1(注4)			LUT0-OUT(注4)
13	11	8	6	PB3	TOSC1			RxD				WO0(注4)			LUT2-OUT
14	12	9	7	PB2	TOSC2 EVOUTB			TxD				WO2			LUT2-IN2
15	13	10	8	PB1		AIN10	AINP2	ХСК			SDA	WO1			LUT2-IN1
16	14	11	9	PB0		AIN11	AINN2	XDIR			SCL	WO0			LUT2-IN0
17	15	12	-	PC0		AIN12			XCK(注4)	SCK(注4)			WO(注4)		LUT3-IN0
18	16	13	-	PC1		AIN13			RxD(注4)	MISO(注4)					LUT1-OUT(注4) LUT3-IN1
19	17	14		PC2	EVOUTC	AIN14			TxD(注4)	MOSI(注4)					LUT3-IN2
20	18	15	-	PC3		AIN15			XDIR(注4)	<u> </u>		WO3(注4)			LUT1-IN0
21	-	-	-	PC4								WO4(注4)		WO(注4)	LUT1-IN1 LUT3-OUT
22	-	-	-	PC5								WO5(注4)			LUT1-IN2

注1: ピン名はポートの実体(A,B,C)となるxとピン番号のnを持つPxn形式です。信号の表記法はPORTx_PINnです。

注2: 全てのピンは外部割り込みとして使うことができ、各ポートのPx2とPx6のピンは完全な非同期検出を持ちます。全てのピンを事象 システムとして使うことができます。

注3: AIN15~1は差動測定に対して負のADC入力として使うことができません。

注4:赤文字は代替ピン位置。代替位置選択については「PORTMUX - ポート多重器」章を参照してください。

4. ハート・ウェアの指針

本章はAVR 8ビットマイクロコントローラを使って電気的な回路図を設計して再検討するための指針を含みます。ここで提示される情報は 最も一般的な話題の簡単な概要です。より詳細な情報は本章の該当箇所で一覧にされる応用記述で見つけることができます。 本章は以下の話題を網羅します。

- ・一般的な指針
- ・電源用接続
- ・ RESET 用接続
- ・UPDI (統一プログラム/デバッグ インターフェース)用接続
- ・外部クリスタル発振子接続
- VREF(外部基準電圧)接続

4.1. 一般的な指針

未使用ピンはそれら各々に半田付けペッドに半田付けされなければなりません。半田付けペッドは回路に接続されてはなりません。 ポート ピンはリセット後にそれらの既定状態です。消費電力を減らすには「PORT - I/Oピン構成設定」章の推奨に従ってください。 全ての値は代表値として与えられ、回路設定に対する開始点としてだけ扱います。

更なる情報については以下の応用記述を参照してください。

- ・AVR040 電磁適合性(EMC)設計の考察
- ・ AVR042 ハート・ウェア設計の考察

4.1.1. 中央パッド付き外囲器に対する特別な考慮

平板外囲器はしばしば裏に配置された露出パットを備え、しばしば中央パットまたは放熱パットとして参照されます。このパットは電気的にチップの内部回路に接続されませんが、機械的に内部基材に接合され、放熱材として扱うだけでなく、機械的な安定性の追加も提供します。このパットは接地面が印刷回路基板(PCB)の最良の放熱基材(最大の銅箔領域)のため、GNDに接続されなければなりません。

4.2. 電源用接続

電源それ自身の設計に対する基本と詳細はこれらの指針の範囲の向こう側にあります。この題目についてより多くの詳細な情報に関してはこの章の始めで言及した応用記述をご覧ください。

雑音分離(デカップ)コンデンサは各供給ピン対(VDD、AVDDまたは他の電力供給ピンとそれに対応するGNDピン)に対してマイクロコントローラの 近くに配置されなければなりません。雑音分離コンデンサがマイクロコントローラから遠すぎる場所に配置される場合、雑音の増加と放射妨 害波の増加に帰着する高電流閉路を形成するかもしれません。

各供給ピン対(電力入力ピンと接地ピン)は独立した雑音分離コンデンサを持たなければなりません。

雑音分離コンデンサをマイクロコントローラと同じPCBの側に配置することが推奨されます。空間がそれを許さない場合、ビアを通して他の側に雑音分離コンデンサを配置することができますが、供給ピンとの距離が可能な限り短く保たれることを確実にしてください。

基板が(数10MHz以上の)高周波数雑音を経験している場合、上で記述した雑音分離コンテンサと並列に第2のセラミック型コンテンサを追加 してください。この第2のコンテンサを主雑音分離コンテンナの傍らに配置してください。

電源回路からの基板配置で、最初に雑音分離コンデンサへの電力と戻りの布線を、その後にデバイスのピンへ走らせてください。これは 雑音分離コンデンサが電力連鎖で最初になることを保証します。同様にコンデンサと電力ピン間の布線長を最短に保ち、それによってPCB 布線インダブタンスを減らすことが重要です。


本章の始めで言及したように、例で使われる全ての値は代表値です。実際の設計は他の値を必要とするかもしれません。

4.2.1. デジタル電源

より大きなピン数の外囲器型について、いくつか のVDDピンと対応するGNDピンがあります。マイクロ コントローラの全てのVDDピンは内部的に接続され ています。VDDピンの各々に同じ電圧が印加さ れなければなりません。

右図はデベイスのVDDピンに電源を接続するための推奨を示します。





重要:頻繁にVDDをON/OFFする、または高速なVDD過渡応答を経験する系については電源のスリューレート(上昇/下降速度) がスリューレート限度を超える場合、付加的な雑音分離コンデンサ(C3)の追加が推奨されます。電源のスリューレート限度につい ては「電気的特性」で供給電圧部分を参照してください。

4.3. RESET 用接続

デバイスのRESETピンはLow活性で、ピンをLowへの外部的な設定はデ バイスのリセットに帰着します。


AVRデ゙ヾ゙イスはRESETビンの内部プルアップ抵抗が特徴で、外部プルアッ プ抵抗は通常必要とされません。

右図はデバイスへの外部リセット切替器接続の推奨を示します。

切替器と直列の抵抗は濾波コンデンサを安全に放電することができます。これは系を害し得て再び尖頭雑音を起こし得る濾波コンデンサ短絡時のサージ(瞬間大)電流を防ぎます。

4.4. UPDIプログラミング用接続

UPDIプログラミング用の標準コネクタは100mil(2.54mm)2×3の6ピン ヘッダです。殆どのAVRデバイスをプログラミングするのに3つのピンで充分でも、殆どの書き込みツールが100mil(2.54mm)2×3の6ピン コネクタで引き渡されるため、2×3ヘッダを使うことが推奨されます。 次図はデバイスにUPDIコネクタを接続する推奨を示します。



VDDとGND間の雑音分離コンデンサは可能な限りピン対の近くに配置されなければなりません。例えUPDIコネクタが回路内に含められなくても、雑音分離コンデンサは含められなければなりません。

4.5. 外部クリスタル発振子接続

外部発振子の使用と発振器回路の設計は重要です。これは、VDD、動作温度範囲、クリスタル型式と製造業者、負荷容量、回路配置と PCB材料のような多くの変数があるためです。この部分では基本的な発振器回路設計を手助けするいくつかの代表的な指針が提示 されます。

- ・例え最良の性能の発振器回路と高品質のクリスタルでも、組立の間に使われる配置と材料が注意深く考慮されなければ、上手く行きません。
- クリスタル回路はデバイスと同じ基板の側に配置されなければなりません。クリスタル回路を可能な限り各々の発振器ピン近くに配置し、 長い布線を避けてください。これは寄生容量を減らして雑音と漏話に対する耐性を増します。負荷容量を基板の同じ側でクリスタル の隣に配置してください。ソケットを使わないでください。
- ・周辺回路から絶縁するためにクリスタル回路の周りに接地した銅箔領域を配置してください。回路基板が両面を持つなら、裏面層の 銅箔領域はクリスタル回路を網羅するベタ領域でなければなりません。表面層の銅箔領域はクリスタル回路周辺でビアの使用によって 裏面層に接続されなければなりません。
- ・接地した銅箔領域の内側にどんな信号布線や電力布線も走らせないでください。クリスタル線の近くでのデジタル線、特にクロック線の 配線を避けてください。
- ・両面PCBを使う場合、クリスタルの下のどの配線も避けてください。多層PCBについてはクリスタル線の下の信号配線を避けてください。
- ・塵や湿度は寄生容量を増やして信号絶縁を減らします。保護皮膜が推奨されます。
- ・望まれるような発振器性能を保証するため、成功する発振器設計は良い動作条件の仕様、初期試験での部品選択段階、実際の 動作条件での試験が必要とされます。

発振器と発振器回路設計についてより多くの詳細情報に関しては以下の応用記述をご覧ください。


- ・AN2648 AVR®マイクロコントローラ用32kHzクリスタルの選択と試験
- ・AN949 発振器を動かす




4.5.1. XOSC32K(外部32.768kHzクリスタル発振子)接続

超低電力32.768kHz発振器は一般的に1µWを大幅に下回って消費し、 従って回路を流れる電流は極端に小さいです。クリスタル周波数は容量性 負荷に大きく依存します。

右図は外部32.768kHzクリスタル発振子を接続する方法を示します。






4.6. 外部基準電圧接続

設計が外部基準電圧の使用を含む場合、一般的な推奨は参照基準と並列に接続される適切な コンデンサを使うことです。コンデンサの値は参照基準の本質と濾波されるのが必要な電気的雑音の 形式に依存します。

追加の濾波部品が必要とされるかもしれず、使われる外部参照基準電圧の形式に依存します。



<u>5</u>. 規定

5.1. 数字表記法

表5-1. 数字表記法	Σ.
シンホール	説明
165	10進数値
0b0101	2進数値(<mark>訳注</mark> :本書ではCコート、例内以外では不使用)
'0101'	明白な場合に接頭辞で与えられる2進数値(<mark>訳注</mark> :本書では基本的に赤文字で表現)
0x3B24	16進数値(訳注:本書ではCコート、例内以外では不使用、代わりに\$接頭辞で「\$3B24」形式で表記)
Х	未知またはどうでもよい値を表す。
Z	信号またはバスのどちらかに対して高インピーダンス(浮き)状態を表す。(訳注:本書では「Hi-Z」と表記)

5.2. メモリの大きさと形式

表5-2. メモリの大きさとビット速度

シンホール	説明
Kバイト	キロ ハイト (2 ¹⁰ =1024ハイト)
Mバイト	メカ [*] ハ [*] イト (2 ²⁰ =1024Kハ [*] イト)
Gバイト	ギガ バイト (2 ³⁰ =1024Mバイト)
b	ビット(2進数値の'0'または'1')(<mark>訳注</mark> :本書では基本的に不使用、直接「ビット」と表記)
В	バイト(8ビット)(<mark>訳注</mark> :本書では基本的に不使用、直接「バイト」と表記)
1kビット/s	1,000ビット/s速度 (1,024ビット/sではない)
1Mビット/s	1,000,000ビット/s速度
1Gビット/s	1,000,000,000ビット/s速度
word	16ビット(<mark>訳注</mark> :本書では「語」と表記)

5.3. 周波数と時間

表5-3. 周波数と時間

シンホ゛ル	説明
kHz	1kHz=10 ³ Hz=1,000Hz
MHz	1MHz=10 ⁶ Hz=1,000,000Hz
GHz	1GHz=10 ⁹ Hz=1,000,000,000Hz
ms	1ms=10 ⁻³ s=0.001秒
μs	1µs=10 ⁻⁶ s=0.000001秒
ns	1ns=10 ⁻⁹ s=0.00000001秒

5.4. レシ、スタとヒ、ット

表5-4. レジスタとビットの簡略記法

シンホ゛ル	説明
R/W	読み書きアクセス可能なレジスタビット。このビットに対して読み書きすることができます。
R	読み込み専用アクセス可能なレジスタビット。このビットを読むことだけできます。書き込みは無視されます。
W	書き込み専用アクセス可能なレジスタ ビット。このビットを書くことだけできます。このビットの読み込みは未定義の値を返します。
Lǐyh領域	ビット名は大文字で支援されます(例:INTMODE)。
ビット領域[n:m]	ビットn~m(n>m)のビットの組。(<mark>訳注</mark> :本書では不使用、「FIELDn~m」形式で表記) (例:PINA[3:0](不使用)=PINA3~0(本書表記)={PINA3,PINA2,PINA1,PINA0}
予約	予約されたビット、ビット領域、ビット領域値は使われず、将来に使うために予約されます。将来のデバイスとの互換性のため、そのレジスタが書かれ時に予約ビットに常に'0'を書いてください。予約ビットは読む時に常に'0'を返します。
周辺機能n	少数の周辺機能の実体が存在する場合、周辺機能名は1つの実体を識別するために単一番号によって後続されます。例:USARTnはUSART単位部の全実体の集合で、一方でUSART3はUSART単位部の1つの特定実体を指定します。
周辺機能x	少数の周辺機能の実体が存在する場合、周辺機能名は1つの実体を識別するために単一大文字(A~Z)によって後続されます。例:PORTxはPORT単位部の全実体の集合で、一方でPORTBはOIRT単位部の1つの特定実体を指定します。
リセット	電源ONリセット後のレジスタの値。これはデバッグ制御レジスタを除き、周辺機能のソフトウェアリセットを実行した後の周辺機能のレジスタの値でもあります。
	SET/CLR/TGL接尾辞を持つレジスタは「読み-変更-書き」操作を行うことなく、レジスタ内のビットの設定(1)と解除(0)を使用者に許します。各SET/CLR/TGLレジスタはそれが影響を及ぼすレジスタと対にされます。レジスタ対の両レジスタは読む時に同じ値を返します。
SET/CLR/TGL	例: PORT周辺機能に於いて、OUTとOUTSETのレジスタがこのようなレジスタ対を形成します。OUTの内容は OUTSETへの書き込みによって変更されます。OUTとOUTSETの読み込みは同じ値を返します。
	CLRレジスタ内のビットへの'1'書き込みは両レジスタで対応するビットを解除(0)します。
	SETレジスタ内のビットへの'1'書き込みは両レジスタで対応するビットを設定(1)します。
	TGLレジスタ内のビットへの'1'書き込みは両レジスタで対応するビットを反転します。

5.4.1. ヘッダ ファイルからのレジスタ アクセス

供給されるCへッダ、ファイルでレジスタをアドレス指定するには以下の規則が適用されます。

1. レジスタはく周辺機能実体名>.<レジスタ名>、例えば、CPU.SREG、USART2.CTRLA、PORTB.DIRによって識別されます。

- 2. 周辺機能名は「周辺機能と基本構造」章の「周辺機能アトレス配置」で与えられます。
- 3. <周辺機能実体名>は周辺機能名の何れかのnまたはxを正しい実体識別子で置き換えることによって得られます。
- 4. 周辺機能レジスタに予め定義された値を割り当てる時に、その値は次のような規則に従って構築されます。 〈周辺機能名〉_〈ビット領域名〉_〈ビット領域値〉_gc

<周辺機能名>は<周辺機能実体名>ですが、どの実体識別子も取り去られます。

くビット領域値>は周辺機能レジスタのビット領域を記述する「レジスタ説明」章内の表の「名称」列で見つけることができます。

例5-1.レジスタ割り当て

// EVSYSチャネル0はTCB3のOVF事象によって駆動されます。 EVSYS. CHANNEL0 = EVSYS_CHANNEL0_TCB3_0VF_gc;

// USART0のRXMODEは2倍速伝送を使います。

USARTO. CTRLB = USART_RXMODE_CLK2X_gc;

注: 違う動作形態に於いて異なるレジスター式を持つ周辺機能に対して、<周辺機能実体名>と<周辺機能名>は動作形態名が後続さ れなければならず、例えば以下です。

// 標準(SINGLE)動作のTCA0は周波数動作で波形生成器を使います。 TCA0. SINGLE. CTRL=TCA_SINGLE_WGMODE_FRQ_gc;

<u>5.5.</u> ADCパラーメータ定義

理想nビット シングル エンドA/D変換はGNDとVREF間を2ⁿ段階(LSB)で電圧を直線的に変換します。最低値符号は'0'として読まれ、最高値符号は2ⁿ-1として読まれます。いくつかの項目は理想的な動きからの偏差を記述します。

理想遷移点(差0.5 LSB)と比べた最初の遷移(\$000から\$001)の偏差 変位(オフセット)誤差 図5-1. 変位(オフセット)誤差 です。 理想値:0LSB 出 力符 导 入力電圧 VREF 利得誤差 変位(オフセット)誤差補正後、利得誤差は理想遷移(最大1.5 LSB以 図5-2. 利得誤差 下)と比べた最後の遷移(例えば、10ビットADCについては\$3FEから 利得誤差 \$3FF)の偏差として見出されます。理想値:0LSB 出 日力符号 入力電圧 VREF 積分非直線性誤差 (INL) 変位(オフセット)誤差と利得誤差の補正後、INLは何れかの符号に対 図5-3. 積分非直線性誤差 する理想遷移と比べた実際の遷移の最大偏差です。 理想值:0LSB 出力符号 入力電圧 VREF 微分非直線性誤差 (DNL) 理想符号幅(1 LSB)から実際の符号幅(隣接する2つの遷移間の間 図5-4. 微分非直線性誤差 隔)の最大偏差です。理想値:0LSB 出 I 力 符 号 入力電圧

量子化誤差 有限数の符号への入力電圧の量子化のため、入力電圧範囲(1 LSB幅)は同じ値に符号化します。常に ±0.5 LSB

絶対精度 何れかの符号に対して理想遷移点と比べた(非補正の)実際の遷移の最大偏差です。これは全ての前述の誤差の複合作用です。理想値:±0.5 LSB

6. AVR[®] CPU

6.1. 特徴

- ・8ビット、高性能AVR RISC CPU
- 135個の命令
- ハート・ウェア乗算器
- ・ALUに直接続される32個の8ビット レジスタ
- ・RAM内のスタック
- ・I/Oメモリ空間でアクセス可能なスタック ポインタ
- ・64Kバ小までの統一されたメモリの直接アドレス指定
- ・8,16,32ビット演算に対する効率的な支援
- ・システムの危険に対する構成設定変更保護機能
- ・生来のチップ上ディッカ(OCD:On Chip Debugger)支援
 - 2つのハート・ウェア中断点(ブレークポイント)
 - 流れ変更、割り込みとソフトウェア中断点
 - スタック ポインタ(SP)レシズタ、プログラム カウンタ(PC)、ステータス レシズタ(SREG)の走行時読み出し
- 停止動作でレジスタファイル読み書き可能


6.2. 概要

AVR CPUはメモリをアクセスし、計算を実行し、周辺機能を制御し、そしてプログラム メモリから命令を実行し割り込みを処理することができます。

6.3. 基本構成

性能と並列処理を最大化するため、AVR CPUはプログラムとデータ に対して独立したバスを持つハーバード基本設計を使います。プロ グラムメモリ内の命令は単一段のパイプラインで実行されます。1つ の命令が実行されつつあるのと同時に、次の命令がプログラムメモ リから取得されます。これはクロック周期毎に実行されることを命令 に許します。

全てのAVR命令の要約については「命令一式要約」章を参照してください。



6.4. 算術論理演算部 (ALU)

算術論理演算部(ALU)は作業レジスタ間または定数と作業レジスタ間の演算と論理の操作を支援します。また、単一レジスタ操作を実行することができます。

ALUはレシ、スタファイル内の32個全ての汎用作業レシ、スタと直結で動きます。作業レシ、スタ間または、作業レシ、スタと即値被演算子間の算術 操作が単一クロック周期で実行され、結果がレシ、スタファイルに格納されます。算術または論理の操作後、ステータスレシ、スタ(CPU.SREG)は 操作の結果についての情報を反映するように更新されます。

ALU操作は算術、論理、ビット操作の3つの主な分野に分けられます。8ビットと16ビットの両方の算術演算が支援され、命令一式は効率的な32ビット算術演算の実装を許します。ハートウェア乗算器は符号付きと符号なしの乗算そして固定小数点形式を支援します。

6.4.1. ハート・ウェア乗算器

乗算器は2つの8ビット数値を16ビットの結果に乗算する能力です。ハートウェア乗算器は符号付きと符号なしの整数と固定小数点数の 種々の変種を支援します。

- ・符号付き/符号なし整数の乗算
- ・符号付き/符号なし固定小数点数の乗算
- 符号付きと符号なしの整数乗算
- 符号付きと符号なしの固定小数点数乗算

乗算は2 CPUクロック周期かかります。

6.5. 機能的な説明

6.5.1. プログラムの流れ

リセット後、CPUはフラッシュプログラム メモリ内の最下位アドレスの\$0000から命令を実行します。プログラム カウンタ(PC)は取得されるべき次の命 令をアドレス指定します。


CPUは条件付きと条件なしでプログラムの流れを変更することができ、アドレス空間全体を直接位置指定できる命令を支援します。殆ど のAVR命令は16ビット語形式を使い、限定数(の命令)は32ビット形式を使います。

割り込みとサブルーチン呼び出しの間、復帰アドレスのPC(値)が語ポインタとしてスタックに格納されます。スタックは一般的なデータSRAMに置か れ、必然的にスタック量は総SRAM量とSRAMの使い方によってのみ制限されます。スタック ポインタ(SP)がリセットされた後は内部SRAMの最 上位アドレスを指し示します。SPはI/Oメモリ空間で読み書きアクセス可能で、多数のスタックまたはスタック領域の容易な実装を許します。デー タSRAMはAVR CPUで支援される5つの異なるアドレス指定形式を通して容易にアクセスすることができます。詳細については「命令一式 概要 章をご覧ください。

6.5.2. 命令実行タイミング

AVR CPUはCPUクロック(CLK CPU)によってクロック駆動されま す。内部クロック分周は全く適用されません。右図はハーバード基 本構造と高速アクセスレジスタファイルの概念によって許される、並 列での命令の取得と実行を示します。これは高い効率を持つ 最大1 MIPS/MHzの性能を許す基本的なパイプラインの概念で す。

図6-2. 並列の命令取得と命令実行 Т1 Т2 ТЗ Т4 CLK CPU 取得-命令1 命令2 実行 命令1 슶슦



6.5.3. ステータス レシ スタ

送先レジスタに格納されます。

ステータス レジスタ(CPU.SREG)は最も直前に実行した算術または論理の命令の結果についての情報を含みます。この情報は条件付き 操作を実行するためプログラムの流れを変えるのに使うことができます。

CPU.SREGは「命令一式要約」章で詳述されるように、全てのALU操作後に更新され、多くの場合で専用比較命令を使う必要を取り 去り、高速でもっと簡潔なコードに帰着します。CPU.SREGは割り込み処理ルーチン(ISR)への移行や復帰の時に自動的に保存や回復が 行われません。従って、CPU(流れ)状態切り替え間でのステータスレジスタ維持は使用者定義ソフトウェアによって処理されなければなりま せん。CPU.SREGはI/Oメモリ空間でアクセス可能です。

6.5.4. スタックとスタック ホペンタ

スタックは割り込みとサブルーチン呼び出し後の復帰アドレスの格納に使われます。一時データを格納するのにも使うことができます。スタック ポ インタ(SP)は常にスタックの先頭(訳注:次に使われるべき位置)を指し示します。SPによって指定されるアドレスはスタック ポインタ(CPU.SP)レジ スタに格納されます。CPU.SPはI/Oメモリ空間でアクセス可能な2つの8ビットレジスタとして実装されます。

データは表6-1.で与えられる命令を使って、または割り込みを実行することによってスタックに対して押し込みと取り出しが行われます。ス タックは上位から下位のメモリ位置へ伸びます。これはスタックへのデータ押し込み時にSPが減り、スタックからのデータ取り出し時にSPが増す ことを意味します。SPはリセット後に内部SRAMの最上位アトレスへ自動的に設定されます。スタックが変更される場合、SRAM開始アトレス以 上を指し示すように設定されなければならず、何れかのサブルーチン呼び出しが実行される前と割り込みが許可される前に定義されなけ ればなりません(SRAM開始アトレスについてはメモリ章のSRAMデータメモリ部分をご覧ください)。SPの詳細については下表をご覧くださ い。

表6-1. スタック ポインタ命令							
命令	スタック ホペンタ	内容					
PUSH	-1	データがスタック上に押し込まれます。					
CALL,ICALL,RCALL	-2	サブルーチン呼び出しまたは割り込みでの戻りアドレスがスタック上に押し込まれます。					
POP	+1	データがスタックから引き出されます。					
RET,RETI	+2	サブルーチンまたは割り込みからの復帰での戻りアドレスがスタックから引き出されます。					

割り込みまたはサブルーチン呼び出しの間、復帰アトレスが語として自動的にスタックへ格納され、SPは2減少されます。復帰アトレスは2ハイト から成り、下位ハイト(LSB)がスタック(の上位側番地)で最初に押し込まれます。例として、\$0006のハイトホインタ復帰アトレスはスタック上に(1 ビット右移動した)\$0003として保存され、プログラムメモリ内の4番目の16ビット命令を指し示します。復帰アトレスは(割り込みからの復帰時 に)RETIと(サブルーチン呼び出しからの復帰時に)RETの命令でスタックから取り出され、SPは2増やされます。

データがPUSH命令でスタックに押し込まれる時にSPは1減らされ、POP命令を使ってスタックからデータが取り出される時に1増やされます。 ソフトウェアからSPを更新する時の破損を防ぐため、SPL書き込みは最大4命令間または次のI/Oメモリ書き込みまでのどちらか速い方で 自動的に割り込みを禁止します。

6.5.5. レシ スタ ファイル

レジスタファイルはCPUによって使われる32個の8ビット汎用作業レジスタから成ります。レジスタファイルはデータメモリから独立したアトレス空間に置かれます。

作業レジスタで動く全てのCPU命令はレジスタファイルに対して直接 且つ単一のアクセスを持ちます。定数の算術と論理の演算命令 (SBCI、SUBI、CPI、ANDI、ORI、LDI)のような命令によってアクセ スすることができる作業レジスタにいくつかの制限が適用されま す。これらの命令はレジスタファイルの後半の作業レジスタ(R16~ R31)に適用します。更なる詳細についてはAVR命令一式手引 書をご覧ください。

図6-4. AVR® CPU 汎用作業レジスタ

즈0-4. /		「山下来」			
	7	0	アドレス		
	R0		\$00		
	R1		\$01		
	R2		\$02		
	2				
	R13		\$0D		
	R14	:	\$0E		
汎用	R15	i	\$0F		
作業	R16	i	\$10		
レシスタ	R17	,	\$11		
ファイル	2				
	R26	i	\$1A	VISCON	下位バイト
	R27	,	\$1B	Xレジスタ	上位バイト
	R28		\$1C	Yレシブスタ	下位バイト
	R29		\$1D	102 /2	上位バイト
	R30		\$1E	Zレジスタ	下位バイト
	R31		\$1F		上位バイト

6.5.5.1. X,Y,Z レシ スタ

R26~R31の作業レジスタはそれらの汎用の使い方に属する付加 機能を持ちます。

これらのレジスタはデータメモリの間接アドレス指定用の16ビットアドレスポインタ形式にすることができます。これら3つのアドレスレジスタはXレジスタ、Yレジスタ、Zレジスタと呼ばれます。Zレジスタはプログラムメモリ用アドレスポインタとして使うこともできます。

下位側レジスタのアドレスは最下位ハイト(LSB)を保持し、上位側レジスタのアドレスは最上位ハイト(MSB)を保持します。各種LD/ST系命令で、これらのアドレスレジスタは固定変位、自動増加、自動減少として機能することができます。詳細については「命令一式要約」章をご覧ください。

図6-5. X,Y,Zレジスタ

ビット(個別)	7	R27	0	7	R26	0
Χ レジスタ		XH (上位)			XL (下位)	
ビット(Xレシ`スタ)	15		8	7		0
ビット(個別)	7	R29	0	7	R28	0
Υ レジスタ		YH (上位)			YL (下位)	
ビット(Xレシ`スタ)	15		8	7		0
ビット(個別)	7	R31	0	7	R30	0
Z レジ スタ		ZH (上位)			ZL (下位)	
ビット(Xレシ`スタ)	15		8	7		0

6.5.6. 構成設定変更保護 (CCP) (Configuration Change Protection)

システムの重要なI/Oレジスタ設定は予期せぬ変更から保護されます。フラッシュ自己プログラミングが予期せぬ実行から保護されます。これは構成設定変更保護(CCP)レジスタによって全体的に処理されます。

保護されたI/Oレジスタまたはビットへの変更や、保護された命令の実行は、CPUがCCPレジスタへ識票を書いた後でだけ可能です。各 種識票はCCP(CPU.CCP)レジスタの説明で一覧にされます。

I/Oレジスタ保護に関する1つと自己プログラミング保護に関する1つで2つの動作形態があります。

6.5.6.1.構成設定保護されたI/Oレジスタへの書き込み操作手順

CCPによって保護されたI/Oレジスタへ書くには以下の手順が必要とされます。

- 1. ソフトウェアはCPU.CCPレジスタのCCPビット領域に保護されたI/Oレジスタの変更を許可する識票を書きます。
- 2.4命令内で、ソフトウェアは保護されたレジスタに適切なデータを書かなければなりません。
 - **注**: 殆どの保護されたレジスタは書き込み許可/変更許可/施錠のビットも含みます。このビットはデータが書かれるのと同じ操作内で1 を書かれなければなりません。

保護された変更はCPUがI/Oレジスタまたはデータメモリに書き込み操作を実行する場合、フラッシュメモリ、NVM制御器(NVMCTRL)、 EEPROMに対する取得または格納のアクセスが行われる場合、またはSLEEP命令が実行される場合、直ちに禁止されます。

6.5.6.2. 自己プログラミングの実行手順

自己プログラミングを実行する(NVM制御器の指令レジスタへの書き込みの実行)には以下の手順が必要とされます。

- 1. ソフトウェアはCCP(CPU.CCP)レジスタにSPM識票を書くことによって自己プログミングを一時的に許可します。
- 2.4命令内で、ソフトウェアは適切な命令を実行しなければなりません。保護された変更はCPUがフラッシュ メモリ、NVMCTRL、EEPROM へのアクセスを実行する場合、またはSLEEP命令が実行される場合、直ちに禁止されます。

CPUによって一旦正しい識票が書かれると、割り込みは構成設定変更許可期間の間無視されます。CCP期間の間の(遮蔽不可割り 込みを含む)どの割り込み要求も通常様に対応する割り込み要求フラグを設定(1)し、その要求は保留に保たれます。CCP期間完了 後、どの保留割り込みもそれらのレベルと優先権に従って実行されます。

6.5.7. チッフ゜上テ゛ハ゛ック゛能力

AVR CPUは生来のチップ。上デバッグ(OCD)支援を含みます。これはCPU状態についての特性分析と詳細な情報を許すためのいくつかの強力なデバッグ能力を含みます。CPU状態を変えてコード実行を再開することが可能です。また、ハードウェアプログラムカウンタ中断点、命令の流れ変更での中断点、割り込みでの中断点、ソフトウェア中断点(BREAK命令)のような通常のデバッグ能力が存在します。 OCDについての詳細に関しては「統一プログラム/デバッグインターフェース」章を参照してください。

6.6. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00 ~	予約									
+\$03	1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1									
+\$04	ССР	7~0		1		CCF	27~0		1	
+\$05 ~	予約									
+\$0C] ^									
+\$0D	CD	7~0		1		SP	7~0		1	
+\$0E	SP	15~8				SP1	5~8			
+\$0F	SREG	7~0	Ι	Т	Н	S	V	Ν	Z	С

6.7. レジスタ説明

6.7.1. CCP - 構成設定変更保護レジスタ(Configuration Change Protection register)

逐リ	4称 : CCP 2位 : +\$04 セット : \$00 持質 : -								
	ヒット	7	6	5	4	3	2	1	0
		CCP7~0							
	アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - CCP7~0:構成設定変更保護 (Configuration Change Protection)

このビット領域への正しい識票書き込みは次の4 CPU命令実行内での保護されたI/Oレジスタの変更または保護された命令の実行を 許します。

これらの周期の間は全ての割り込みが無視されます。これらの周期完了後、割り込みはCPUによって自動的に処理され、どの保留割り込みもそれらのレベルと優先権に従って実行されます。

保護されたI/Oレジスタの識票が書かれると、CCP0は保護機能が許可されている限り、1、を読みます。

保護された自己プログラミング識票が書かれると、CCP1は保護機能が許可されている限り、1'を読みます。

CCP7~2は常に'0'を読みます。

6.7.2. SP - スタック ホペインタ (Stack Pointer)

名称:SP(SPH,SPL)

変位:+\$0D

リセット : \$3FFF

特質:-

CPU.SPレジスタはスタックの先頭を指示するスタックポインタを保持します。リセット後、SPは内部SRAM最高アドレスを指示します。

各デハイスに対して外部メモリを含み(64Kハイトまでで)利用可能なデータ メモリをアドレス指定するのに必要とされるビット数だけが実装されます。 す。未使用ビットは常に'0'を読みます。

CPU.SPHとCPU.SPLのレジスタ対は16ビット値のCPU.SPを表します。下位バイト[7~0](接尾辞L)は変位原点でアクセス可能です。上位バイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ソフトウェアからSPを更新する時の破損を防ぐため、CPU.SPLへの書き込みは次の4命令間、または次のI/Oメモリ書き込みまでのどちらか 速い方で割り込みを自動的に禁止します。

ビット	15	14	13	12	11	10	9	8
					SP1	3~8		
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	1	1	1	1	1	1
ビット	7	6	5	4	3	2	1	0
				SP	7~0			
アクセス種別	R/W							
リセット値	1	1	1	1	1	1	1	1

• ビット14~8 - SP14~8:スタック ホインタ上位バイト (Stack Pointer high byte)

これらのビットは16ビットレジスタの上位バイトを保持します。

• ビット7~0 - SP7~0 : スタック ホペンタ下位バイト (Stack Pointer low byte)

これらのビットは16ビットレジスタの下位バイトを保持します。

値	名称	説明
\$9D	SPM	自己プログラミング許可
\$D8	IOREG	保護されたI/Oレジスタ解錠

6.7.3. SREG - ステータス レジネタ (Status Register)

名称:SREG

変位 : \$0F

リセット : \$00

特質:-

ステータス レジ[・]スタは最も直前に実行した算術または論理の命令の結果についての情報を含みます。このレジ[・]スタ内のビットとそれらが各 種命令によってどう影響されるかについての詳細に関しては「命令一式要約」章をご覧ください。

ビット	7	6	5	4	3	2	1	0
	Ι	Т	Н	S	V	Ν	Z	С
アクセス種別	R/W							
リセット値	0	0	0	0	0	0	0	0

● ビット7 - I : 全体割り込み許可 (Global Interrupt Enable Bit)

このビットへの'1'書き込みはデバイスでの割り込みを許可します。

このビットへの'0'書き込みは周辺機能の個別割り込み許可設定に関わらず、デバイスでの割り込みを禁止します。

このビットは割り込み処理ルーチン(ISR)移行中にハートウェアによって解除(0)されず、RETI命令が実行される時に設定(1)されません。 このビットはSEIとCLIの命令でソフトウェアによって設定(1)と解除(0)を行うことができます。

I/Oレジズタを通したILビットの変更はそのアクセスでの1周期の待ち状態に帰着します。

● ビット6 – T : 転送ビット (Transfer Bit)

ビット複写命令のビット取得(BLD)とビット格納(BST)は操作するための転送元または転送先としてTビットを使います。

• E^{*}yト5 – H : ハーフキャリー フラク^{*} (Half Carry Flag)

このフラグはこれを支援する算術操作でハーフキャリーがある時に設定(1)されます。ハーフキャリーはBCD演算に有用です。

• ビット4 - S : 符号フラグ(Sign Flag)

このフラグは常に負(N)フラグと2の補数溢れ(V)フラグ間の排他的論理和(XOR)です。

• ビット3 - V: 2の補数溢れフラグ (2's Complement Overflow Flag)

このフラグはこれを支援する算術操作で溢れがある時に設定(1)され、さもなければ解除(0)されます。

ビット2 - N: 負7ラク (Negative Flag)

このフラグは算術及び論理の操作で負の結果の時に設定(1)され、さもなければ解除(0)されます。

• ビット1 – Z : セロフラク (Zero Flag)

このフラグは算術及び論理の操作でゼロ(0)の結果の時に設定(1)され、さもなければ解除(0)されます。

• ビット0 - C : キャリー フラク (Carry Flag)

このフラグは算術及び論理の操作でキャリー(またはボロー)がある時に設定(1)され、さもなければ解除(0)されます。


7. メモリ

7.1. 概要

ATtiny424/426/427/824/826/827デバイスの主なメモリはSRAMデータメモリ、EEPROMデータメモリ、フラッシュ プログラムメモリです。また、周辺 機能レジスタがI/Oメモリ空間に置かれます。

7.2. メモリ配置

下図はtinyAVR 2系統の最大メモリに対するメモリ配置を示します。更なる詳細については後続する項と周辺機能アドレス割り当て表を参照してください。



7.3. 実装書き換え可能なフラッシュ プログラム メモリ

ATtiny424/426/427とATtiny824/826/827はプログラム記憶用に実装書き換え可能なチップ上の16Kハイトのフラッシュメモリを含みます。全てのAVR命令が16または32のビット幅のため、このフラッシュメモリは2/4K×16ビットのヘ゜ージとして構成されます。書き込み保護のため、フラッシュプログラムメモリ空間はブートコート、領域、応用コート、領域、応用データ領域の3つの領域に分けることができます(図7-2.をご覧ください)。1つの領域に置かれたコートは別の領域のアトレスへの書き込みを制限されるかもしれません。より多くの詳細については「NVMCT RL - 不揮発性メモリ制御器」章をご覧ください。

プログラム カウンタ(PC)はプログラム メモリ全体をアドレス指定することができます。 フラッシュ メモリを書くための手順はNVMCTRL章で詳細に記述されます。

フラッシュ メモリはデータ空間に割り当てられ、通常のLD/ST系命令でアクセス可能です。LD/ST系命令について、フラッシュ メモリはアトレス \$8000から割り当てられます。フラッシュ メモリはLPM命令で読むことができます。LPM命令について、フラッシュ メモリ開始アトレスは\$0000で す。

ATtiny424/426/427/824/826/827はバスの主権者であるCRC単位部を持ちます。

表7-1. フラッシュ メモリの物理的な特性						
ATtiny42x	ATtiny82x					
4Kバイト	8Kバイト					
64시 イト	64ハ・イト					
64	128					
\$8000						
\$0000						
	ATtiny42x 4Kハイト 64ハイト 64 \$80					

		- 1	FLASHSTART:\$0000
プログラム用	BOOTEND	<u> </u>	BOOTEND: BOOTEND $\times 256-1$
フラッシュ メモリ		応用コード	
4/8Kハ [*] イト	APPEND A	応用データ	APPEND: APPEND $\times 256-1$

(訳補) BOOTENDヒューズ×256が応用コート、領域先頭を、APPENDヒューズ、
 ×256が応用データ領域先頭を示します。

7.4. SRAMテータ メモリ

SRAMメモリの主な仕事は応用データを格納することです。SRAMからコードを実行する 表7-2. SRAMの物理的な特性 ことは不可能です。

リセット後、プログラムスタックはSRAMの最後に置かれます。

特性	ATtiny42x	ATtiny82x
量	512バイト	1Kハ [*] イト
開始アドレス	\$3E00	\$3C00

7.5. EEPROMテ^{*}ータ メモリ

EEPROMメモリの主な仕事は不揮発性応用データを格納することです。EEPROMメモリ は単一と複数のバイト読み書きを支援します。 EEPROMは不揮発性メモリ制御器 (NVMCTRL)によって制御されます。

特性	ATtiny42x/82x
量	128시 사
ヘージ容量	32/ㆍイト
ヘージ数	4
開始アドレス	\$1400

7.6. USERROW - 使用者列

ATtiny424/426/427/824/826/827はファームウェア設定に使うことができるEEPROMメモリの1つの付加ページである使用者列(USERROW) を持ちます。このメモリは標準EEPROMとして単一バイトの読み書きを支援します。CPUはこのメモリを標準EEPROMとして読み書きする ことができ、UPDIはこの部分が解錠されていれば標準EEPROMメモリとして読み書きすることができます。使用者列はこの部分が施錠 されている時にUPDIによって書くこともできます。USERROWはチップ消去によって影響を及ぼされません。

7.7. LOCKBIT - メモリ領域アクセス保護

デバイスはメモリがUPDIを用いて読むことができないように施錠することができます。この施錠はフラッシュ メモリ(ブート、応用コード、応用データ の領域の全て)、SRAMとヒューズ(FUSE)データを含むEEEPROMの両方を保護します。これはデバッガ インターフェースを用いた応用のデータ やコードの読み込み成功を防ぎます。応用内からの通常のメモリ アクセスは未だ許されます。

デベイスは施錠ビット ヒューズ(FUSE.LOCKBIT)の施錠ビット(LOCKBIT)ビット領域にどれかの非有効鍵を書くことによって施錠されます。

表7-4. 解錠動作/施錠動作でのメモリ アクセス (~/~は解錠時/施錠時、注1)									
メモリ領域	CPU	アクセス	UPDIアクセス						
アモリ項収	読み	書き	読み	書き					
SRAM	0/0	0/0	O/X	O/X					
レジスタ	0/0	0/0	O/×	O/X					
フラッシュ メモリ	0/0	0/0	O/X	O/X					
EEPROM	0/0	0/0	O/X	O/X					
使用者列(USERROW)	0/0	0/0	O/×	○/○ (<mark>注2</mark>)					
識票列(SIGROW)	0/0	×/×	O/×	\times / \times					
施錠(LOCK)を含む他のヒュース	0/0	×/×	O/X	O/X					

注1: 表で×と記された読み込み操作が成功に見えるかもしれませんが、データは有効ではありません。故に、UPDIを通す どのコード確認の試みもこれらのメモリ領域で失敗します。

注2: 施錠動作でUSERROWはヒューズ書き込み指令を用いて書くことはできますが、現在のUSERROW値を読み出すことが できません。

(訳注)視認性から原書の表7-4.と表7-5.は表7-4.として纏めました。

重要: デベイスを解錠する唯一の方法はチップ消去(CHIPERASE)です。 応用データは保持されません。

7.7.1. 施錠ビット要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	LOCKBIT	7~0				LOCK	BIT7~0			

7.7.2. 施錠ビット説明

7.7.2.1. LOCKBIT - 施錠ビット (Lock Bits)

名称:LOCKBIT

変位 : +\$00

既定 : \$C5

特質 :-

このヒューズ説明で与えられる既定値は工場で書かれた値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0	
		LOCKBIT7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
既定值	1	1	0	0	0	1	0	1	

ビット7~0 - LOCKBIT7~0:施錠ビット(Lock Bits)

デバイス施錠時、UPDIはシステムバスをアクセスできず、故にCS空間以外何も読み出すことができません。

值	\$C5	その他
説明	有効な鍵 - デバイスは開かれます。	無効 - デバイスは施錠されます。

7.8. FUSE - 構成設定と使用者ヒュース

ヒュース'は不揮発性メモリの一部でデハ'イス構成設定を保持します。ヒュース'はCPUまたはUPDIによって読むことができますが、UPDIに よってだけ設定または解除を行うことができます。ヒュース'に格納された構成設定値は始動手順の最後でそれら各々の目的対象レジス タに書かれ(転送され)ます。

周辺機能構成設定用ヒュース(FUSE)は予め設定されますが、使用者によって変えることができます。構成設定ヒュースで変えられた値はリセット後にだけ有効です。

注: ヒューズを書く時に全ての予約ビットは'1'を書かれなければなりません。

7.8.1. ヒューズ 要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	WDTCFG	$7 \sim 0$		WINDO		1		PERIC	D3~0	
+\$01	BODCFG	$7 \sim 0$		LVL2~0	1	SAMPFREQ	ACTI	VE1,0	SLEI	EP1,0
+\$02	OSCCFG	$7 \sim 0$	OSCLOCK						FREQ	SEL1,0
+\$03 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	予約									
+\$05	SYSCFG0	7~0	CRCS	RC1,0		TOUTDIS	RSTPIN	CFG1,0		EESAVE
+\$06	SYSCFG1	$7 \sim 0$							SUT2~0	
+\$07	APPEND	$7 \sim 0$			1	APPEN	ND7~0	1	1	
+\$08	BOOTEND	$7 \sim 0$			1	BOOTE	END7~0	1	1	

7.8.2. ヒュース 説明

7.8.2.1. WDTCFG - ウォッチトック 構成設定 (Watchdog Configration)

名称:WDTCFG

変位 : +\$00

既定:\$00

特質 :-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
		WINDO	DW3~0			PERIC	D3~0	
アクセス種別	R	R	R	R	R	R	R	R
既定値	0	0	0	0	0	0	0	0

● ビット7~4 - WINDOW3~0 : ウォッチドッグ窓制限時間周期 (Watchdog Window Timeout Period)

この値はリセット中にウォッチト、ック、制御A(WDT.CTRLA)レシ、スタの窓期間(WINDOW)ヒット領域に設定されます。

• ビット3~0 - PERIOD3~0 : ウォッチト゛ック゛制限時間周期 (Watchdog Timeout Period)

この値はリセット中にウォッチトックが制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット領域に設定されます。

7.8.2.2. BODCFG - 低電圧検出器構成設定 (Brown-out Detector Configration)

名称:BODCFG

変位:+\$01

既定 : \$00

特質 :-

BODの設定はリセット後にこのヒューズから(読まれて)設定されます。

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ヒット	7	6	5	4	3	2	1	0
		LVL2~0		SAMPFREQ	ACT	VE1,0	SLEI	$\exists P_1 \cap I$
アクセス種別	R	R	R	R	R	R	R	R
既定值	0	0	0	0	0	0	0	0

• ビット7~5 - LVL2~0 : BOD基準 (BOD Level)

この値はリセット中にBOD制御B(BOD.CTRLB)レジスタのBOD基準(LVL)ビット領域に設定されます。

[值	000	001	010	011	$1 \ 0 \ 0$	101	110	111
[名称	BODLEVEL0	BODLEVEL1	BODLEVEL2	BODLEVEL3	BODLEVEL4	BODLEVEL5	BODLEVEL6	BODLEVEL7
	説明	1.8V	2.15V	2.60V	2.95V	3.30V	3.70V	4.00V	4.30V

● ビット4 - SAMPFREQ : BOD採取周波数 (BOD Sample Frequency)

この値はリセット中にBOD制御A(BOD.CTRLA)レジスタの採取周波数(SAMPFREQ)ビットに設定されます。

値	0	1
説明	採取周波数は1kHzです。	採取周波数は125Hzです。

● ビット3,2 - ACTIVE1,0: 活動とアイドルでのBOD動作形態 (BOD Operation Mode in Active and Idle)

この値はリセット中にBOD制御A(BOD.CTRLA)レジスタの活動/アイドル時動作(ACTIVE)ビット領域に設定されます。

値	0 0	0 1	10	11
説明	禁止	許可	採取動作	BODの準備が整うまで停止され、起き上がりで許可

● ビット1,0 - SLEEP1,0 : 休止でのBOD動作形態 (BOD Operation Mode in Sleep)

この値はリセット中にBOD制御A(BOD.CTRLA)レジスタのスタンバイ/パワーダウン時動作(SLEEP)ビット領域に設定されます。

値	0 0	01	10	11
説明	禁止	許可	採取動作	(予約)

7.8.2.3. OSCCFG - 発振器構成設定 (Oscillator Configration)

- 名称:OSCCFG
- **変位** : +\$02
- **既定**:\$7E
- 特質:-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
	OSCLOCK						FREQ	SEL1,0
アクセス種別	R	R	R	R	R	R	R	R
既定值	0	-	-	-	-	-	1	0

● ビット7 - OSCLOCK : 発振器施錠 (Oscillator Lock)

このヒュース、ビットはリセット中にCLKCTRL.OSC20MCALIBBレシズタの施錠(LOCK)ビットに設定されます。

値	0	1
説明	20MHz発振器の校正レジスタはアクセス可能です。	20MHz発振器の校正レジスタは施錠されます。

• ビット1,0 - FREQSEL1,0: 周波数選択 (Frequency Select)

これらのビットは20MHz内部発振器(OSC20M)の動作周波数を選び、16/20MHz発振器校正A(CLKCTRL.OSC20MCALIBA)レジスタの 校正(CAL20M)と16/20MHz発振器校正B(CLKCTRL.OSC20MCALIBB)レジスタの温度校正(TEMPCAL20M)に書かれるべき各々の 工場校正値を決めます。

値	0 0	01	1 0	11
説明	(予約)	16MHzで走行	20MHzで走行	(予約)

7.8.2.4. SYSCFG0 - システム構成設定0 (System Configration 0)

名称:SYSCFG0

変位 : +\$05

既定:\$F6

特質:-

このヒュース、記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
	CRCS	RC1,0		TOUTDIS	RSTPIN	CFG1,0		EESAVE
アクセス種別	R	R	R	R	R	R	R	R
既定值	1	1	0	1	0	1	0	0

• ビット7,6 - CRCSRC1,0 : CRC供給元 (CRC Source)

機能についてのより多くの情報に関してはCRC記述をご覧ください。

值	0 0	01	10	11
名称	FLASH	BOOT	BOOTAPP	NOCRC
説明	全フラッシュ メモリ (ブート、応用コード、応用データ)のCRC	ブート領域のCRC	応用コートと ブートの領域のCRC	CRCなし

• ビット4 - TOUTDIS : 制限時間禁止 (Time Out Disable)

このビットはPOR後のNVM書き込阻止を禁止することができます。FUSE.SYSCFG0のTOUTDISビットが'0'で、FUSE.SYSCFG0のリセット ビン構成設定(RSTPINCFG)ビット領域がGPIOまたはRESETに構成設定される時に、NVM書き込みを阻止するPOR後の制限時間があ ります。NVM書き込み阻止はPOR後768 OSC32K周期間続きます。ヘージ緩衝部が満たされる、またはNVM指令が発行され得る前 に、状態(NVMCTRL.STATUS)レジスタのEEPROM多忙(EEBUSY)とフラッシュメモリ多忙(FBUSY)が'0'を読まなければなりません。

值	0	1
説明	NVM書き込み阻止許可	NVM書き込み阻止禁止

ビット3,2 - RSTPINCFG1,0: リセット ピン構成設定 (Reset Pin Configuration)

このビット領域はリセットピンに対するピン構成設定を選びます。

注: RESETピンをGPIOとして構成設定すると、活動的なGPIO出力駆動と高電圧UPDI許可手順初期化間で潜在的な衝突があります。これを避けるため、GPIO出力駆動部はシステムリセット後に768 OSC32K周期間禁止されます。このピンに対するどの割り込みもこの期間後にだけ許可してください。

値	0 0	01	1 0	11
説明	汎用入出力(GPIO)	UPDI	RESET	(予約)

• ビット0 - EESAVE : チップ消去中EEPROM保存 (EEPROM Save during chip erase)

このビットはチップ消去中にEEPROMが消去されるかどうかを制御します。許可('1')された場合、チップ消去によってフラッシュメモリだけが 消去されます。デバイスが施錠されている場合、EEPROMはこのビットに関わらずチップ消去によって常に消去されます。

値	0	1
説明	チップ消去中にEEPROMが消去されます。	チップ消去中にEEPROMは消去されません。

7.8.2.5. SYSCFG1 - システム構成設定1 (System Configration 1)

名称:SYSCFG1

変位 : +\$06

既定:\$FF

特質 :-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
							SUT2~0	
アクセス種別	R	R	R	R	R	R	R	R
既定値	-	-	-	-	-	1	1	1

● ビット2~0 - SUT2~0:始動時間設定 (Start Up Time Setting)

これらのビットは電源ONとコート、実行間の始動時間を選びます。

値	000	0 0 1	010	011	100	101	110	111
説明	0ms	1ms	2ms	4ms	8ms	16ms	32ms	64ms

7.8.2.6. APPEND - 応用コード領域の最後 (Application Code Section End)

名称: APPEND

変位 : +\$07

既定:\$00

特質:-

このヒュース、記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

ビット	7	6	5	4	3	2	1	0
[APPEI	ND7~0			
アクセス種別	R	R	R	R	R	R	R	R
既定值	0	0	0	0	0	0	0	0

● ビット7~0 - APPEND7~0 : 応用コート 領域の最後 (Application Code Section End)

このビット領域はフートコート、領域と応用コート、領域を組み合わせた大きさを256ハイ사単位で制御します。より多くの詳細は「NVMCTRL - 不揮発性メモリ制御器」章を参照してください。

注: FUSE.BOOTENDが\$00の場合、フラッシュ メモリ全体がフート コート 領域です。

7.8.2.7. BOOTEND - ブートの最後 (Boot End)

名称:BOOTEND

変位 : +\$08

既定:\$00

特質:-

このヒューズ記述で与えられる既定値は工場書き込み値で、リセット値と間違えてはいけません。

Ľ"ット	7	6	5	4	3	2	1	0
				BOOTE	END7~0			
アクセス種別	R	R	R	R	R	R	R	R
既定值	0	0	0	0	0	0	0	0

● ビット7~0 - BOOTEND7~0 : ブート領域の最後 (Boot Section End)

このビット領域はブート領域の大きさを256ハイト単位で制御します。 \$00の値はブートコート領域としてフラッシュ メモリ全体を定義します。 より多くの詳細は「NVMCTRL - 不揮発性メモリ制御器」章を参照してください。

7.9. SIGROW - 識票列

識票列(SIGROW)ヒュースでの内容は予め書かれていて変えることはできません。SIGRO 表7-6. デバイスID WはデバイスID、通番、校正値のような情報を保持します。

全てのAVRマイクロコントローラはデバイスを識別する3バイトのデバイスIDを持ちます。デバイス IDはUPDIインターフェースを使って、また、デバイスが施錠されている時にも読むことができ ます。この3バイトは識票列に属します。この識票バイトは右表で与えられます。

デバイス名	識票バイト アドレス					
ナハ1八石	\$0000	\$0001	\$0002			
ATtiny424	\$1E	\$92	\$2C			
ATtiny426	\$1E	\$92	\$2B			
ATtiny427	\$1E	\$92	\$2A			
ATtiny824	\$1E	\$93	\$29			
ATtiny826	\$1E	\$93	\$28			
ATtiny827	\$1E	\$93	\$27			

7.9.1. 識票列要約

変位	略称	L ^{ット} 位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	DEVICEID0	7~0				DEVIC	EID7~0	1		
+\$01	DEVICEID1	7~0		1		DEVIC	EID7~0	1		
+\$02	DEVICEID2	7~0		1		DEVIC	EID7~0	1		
+\$03	SERNUM0	7~0		1	1	SERNU	UM7∼0	1		
+\$04	SERNUM1	7~0		1	1	SERNU	UM7∼0	1		
+\$05	SERNUM2	7~0		1	1	SERNU	UM7∼0	1		
+\$06	SERNUM3	7~0		1	1	SERNU	UM7∼0	1		
+\$07	SERNUM4	7~0		1	1	SERNU	JM7∼0	1		
+\$08	SERNUM5	7~0		1		SERNU	UM7∼0	1		
+\$09	SERNUM6	7~0		1	1	SERNU	UM7~0	1		
+\$0A	SERNUM7	7~0		1	1	SERNU	UM7∼0	1		
+\$0B	SERNUM8	7~0		1	1	SERNU	UM7∼0	1		
+\$0C	SERNUM9	7~0		ı I	1	SERNU	JM7∼0	1		
+\$0D ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	予約									
+\$18	OSCCAL16M0	7~0				05	SCCAL16M	3~0		
+\$19	OSCCAL16M1	7~0						OSCCAL16	MTCAL3~0	
+\$1A	OSCCAL20M0	7~0				05	SCCAL20M	3~0		
+\$1B	OSCCAL20M1	7~0						OSCCAL20	MTCAL3~0	
+\$1C ~~+\$1F	予約									
+\$20	TEMPSENSE0	7~0				TEMPSE	ENSE7~0	+		
+\$21	TEMPSENSE1	7~0				TEMPSE	ENSE7~0	1		
+\$22	OSC16ERR3V	7~0				OSC16E	RR3V7~0	1		
+\$23	OSC16ERR5V	7~0				OSC16E	RR5V7~0	1		
+\$24	OSC20ERR3V	7~0				OSC20E	RR3V7~0			
+\$25	OSC20ERR5V	7~0				OSC20E	RR5V7~0			

(訳注)原書ではOSCxxERRxV校正値がありませんが、CLKCTRL章でこの記述があるため、整合性のために追加しています。

7.9.2. 識票列説明

7.9.2.1. DEVICEIDn - วั**ก**ั**1XIDn** (Device ID n)

名称:DEVICEID0:DEVICEID1:DEVICEID2

変位:+\$00 :+\$01 :+\$02

リセット : [デバイスID]

特質 :-

各デバイスはデバイスとメモリ量、ピン数、ダイ改訂のようなそれの特性を識別するデバイスIDを持ちます。これはデバイスを識別するのに使うことができ、故にソフトウェアによって利用可能な機能です。デバイスIDはSIGROW.DEVICEID2~0の3パイから成ります。

ビット	7	6	5	4	3	2	1	0
[DEVIC	EID7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	Х	Х	Х	Х	Х	Х	Х	Х

• ビット7~0 - DEVICEID7~0 : デバイスIDのバイトn (Byte n of the Device ID)

7.9.2.2. SERNUMn - 通番バ仆n (Serial Number Byte n)

名称:SERNUM0:SERNUM1:SERNUM2:SERNUM3:SERNUM4:SERNUM5:SERNUM6:SERNUM7:SERNUM8:SERNUM9 変位:+\$03 :+\$04 :+\$05 :+\$06 :+\$07 :+\$08 :+\$09 :+\$0A :+\$0B :+\$0C リセット:[デバイス通番のバイトn]

特質:-

各デバイスは固有のIDを表す個別の通番を持ちます。これは在野で特定デバイスを識別するのに使うことができます。通番はSIGRO W.SERNUM9~0の10バイトから成ります。

<u>ヒ</u> ゙ット	7	6	5	4	3	2	1	0
				SERNU	JM7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	Х	Х	Х	Х	Х	Х	Х	Х

• ビット7~0 - SERNUM7~0 : 通番のバイトn (Serial Number n [n=0~9])

7.9.2.3. OSCCAL16M0 - OSC16校正パ仆 (OSC16 Calibration byte)

名称:OSCCAL16M0

変位:+\$18 リセット:「発振器工場校正値】

たり : □ 特質 : -

ビット	7	6	5	4	3	2	1	0
				0	SCCAL16M6~	-0		
アクセス種別	R	R	R	R	R	R	R	R
リセット値	-	Х	Х	Х	Х	Х	Х	Х

• ビット6~0 - OSCCAL16M6~0 : OSC16校正 (OSC16 Calibration)

これらのビットは内部16MHz発振器用工場校正値を含みます。OSCCFGヒューズがデバイスを16MHzで走行するように構成設定される場合、このバイトは内部16MHz RC発振器を校正するため、リセット中、自動的に16/20MHz発振器校正A(OSC20MCALIBA)レジ、スタへ複写されます。

7.9.2.4. OSCCAL16M1 - OSC16温度校正バイ (OSC16 Temperature Calibration byte)

名称:OSCCAL16M1

変位 : +\$19

リセット: [発振器工場温度校正値]

特質 :-

ビット	7	6	5	4	3	2	1	0
						OSCCAL16	MTCAL3~0	
アクセス種別	R	R	R	R	R	R	R	R
リセット値	-	_	-	-	Х	Х	Х	Х

● ビット3~0 - OSCCAL16MTCAL3~0: OSC16温度校正 (OSC16 Temperature Calibration)

これらのビットは内部16MHz発振器用工場温度校正値を含みます。OSCCFGヒューズがデバイスを16MHzで走行するように構成設定される場合、このバイトは校正したRC発振器の正しい周波数を保証するため、リセット中、自動的に16/20MHz発振器校正B(OSC20MCA LIBB)レジスタへ複写されます。

7.9.2.5. OSCCAL20M0 - OSC20校正パ仆 (OSC20 Calibration byte)

変位	: OSCCAL20M0 : +\$1A : [発振器工場校正値] : -
	•••••••••••••••••••••••••••••••••••••••

ヒット	7	6	5	4	3	2	1	0
				0	SCCAL20M6~	-0		
アクセス種別	R	R	R	R	R	R	R	R
リセット値	-	Х	х	Х	Х	Х	х	Х

• ビット6~0 - OSCCAL20M6~0 : OSC20校正 (OSC20 Calibration)

これらのビットは内部20MHz発振器用工場校正値を含みます。OSCCFGヒューズがデバイスを20MHzで走行するように構成設定される場合、このバイトは内部20MHz RC発振器を校正するため、リセット中、自動的に16/20MHz発振器校正A(OSC20MCALIBA)レジ、スタへ複写されます。

7.9.2.6. OSCCAL20M1 - OSC20温度校正バイ (OSC20 Temperature Calibration byte)

名称:OSCCAL20M1

変位:+\$1B

リセット: [発振器工場温度校正値]

特質 :-

ビット	7	6	5	4	3	2	1	0
						OSCCAL20	MTCAL3~0	
アクセス種別	R	R	R	R	R	R	R	R
リセット値	-	_	_	-	Х	Х	Х	Х

● ビット3~0 - OSCCAL20MTCAL3~0: OSC20温度校正 (OSC20 Temperature Calibration)

これらのビットは内部20MHz発振器用工場温度校正値を含みます。OSCCFGヒューズがデバイスを20MHzで走行するように構成設定される場合、このバイトは校正したRC発振器の正しい周波数を保証するため、リセット中、自動的に16/20MHz発振器校正B(OSC20MCA LIBB)レジスタへ複写されます。

7.9.2.7. TEMPSENSEn - 温度感知器校正n (Temperature Sensor Calibration n)

名称:TEMPSENSE0:TEMPSENSE1 変位:+\$20:+\$21 リセット:[温度感知器校正値]

特質:-

温度感知器校正レジスタはチップ上感知器での温度測定に対する修正係数を含みます。SIGROW.TEMPSENSE0は利得/傾斜に対する(符号なし)修正係数で、SIGROW.TEMPSENSE1は変位(オフセット)に対する(符号付き)修正係数です。

ビット	7	6	5	4	3	2	1	0
[TEMPSE	ENSE7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	Х	Х	Х	Х	Х	Х	Х	Х

● ビット7~0 - TEMPSENSE7~0 : 温度感知器校正バル (Temperature Sensor Calibration Byte)

このレジスタの使用方法については「ADC」章の「温度測定」を参照してください。

7.9.2.8. OSC16ERR3V - 3VでのOSC16誤差 (OSC16 error at 3V)

- 名称:OSC16ERR3V
- **変位** : +\$22
- リセット: [発振器周波数誤差値]

特質 :-

ビット	7	6	5	4	3	2	1	0
				OSC16E	RR3V7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	Х	Х	Х	Х	Х	Х	Х	Х

● ビット7~0 - OSC16ERR3V7~0: 3VでのOSC16誤差 (OSC16 error at 3V) (訳注:次頁脚注の訳補参照)

このレジスタは製造中に測定した3V/内部16MHz走行時の標準発振器周波数に相対する符号付き発振器周波数誤差値を含みます。

7.9.2.9. OSC16ERR5V - 5VでのOSC16誤差 (OSC16 error at 5V)

- 名称 : OSC16ERR5V
- **変位** : +\$23
- リセット: [発振器周波数誤差値]
- 特質 :-

ビット	7	6	5	4	3	2	1	0
				OSC16E	RR5V7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	Х	Х	Х	Х	Х	Х	х	Х

● ビット7~0 - OSC16ERR5V7~0: 5VでのOSC16誤差 (OSC16 error at 5V) (訳注:脚注の訳補参照)

このレジスタは製造中に測定した5V/内部16MHz走行時の標準発振器周波数に相対する符号付き発振器周波数誤差値を含みます。

7.9.2.10. OSC20ERR3V - 3VでのOSC20誤差 (OSC20 error at 3V)

- 名称:OSC20ERR3V
- **変位** : +\$24
- リセット: [発振器周波数誤差値]

特質:-

ヒット	7	6	5	4	3	2	1	0			
OSC20ERR3V7~0											
アクセス種別	R	R	R	R	R	R	R	R			
リセット値	Х	Х	Х	х	Х	Х	Х	Х			

● ビット7~0 - OSC20ERR3V7~0: 3VでのOSC20誤差 (OSC20 error at 3V) (訳注:脚注の訳補参照)

このレジスタは製造中に測定した3V/内部20MHz走行時の標準発振器周波数に相対する符号付き発振器周波数誤差値を含みます。

7.9.2.11. OSC20ERR5V - 5VでのOSC20誤差 (OSC20 error at 5V)

- 名称:OSC20ERR5V
- **変位** : +\$25
- リセット: [発振器周波数誤差値]
- 特質 :-

ビット	7	6	5	4	3	2	1	0				
	OSC20ERR5V7~0											
アクセス種別	R	R	R	R	R	R	R	R				
リセット値	Х	Х	Х	Х	х	х	х	Х				

● ビット7~0 - OSC20ERR5V7~0: 5VでのOSC20誤差 (OSC20 error at 5V) (訳注:脚注の訳補参照)

このレジスタは製造中に測定した5V/内部20MHz走行時の標準発振器周波数に相対する符号付き発振器周波数誤差値を含みます。

 (訳補) OSCxxERRxVレジスタは「CLKCTRL」章のコート・例に基づくと[(公称周波数-実測周波数)/公称周波数×1024]の符号付き8ビット 値で概ね+12.7~-12.8%の誤差を表します。

7.10. I/Oメモリ

ATtiny424/426/427/824/826/827デバイスの全てのI/Oと周辺機能はI/Oメモリ空間に配置されます。 更なる詳細については周辺機能 アドレス割り当て表を参照してください。

将来のデバイスとの互換性のため、予約ビットを含むレジスタが書かれる場合、予約されたビットは'0'を書かれるべきです。予約された I/Oメモリ アドレスは決して書かれるべきではありません。

単一周期I/Oレジスタ

\$00~\$3Fに及ぶI/OメモリはINまたはOUTの命令を使って単一周期CPU命令によってアクセスすることができます。 単一周期I/Oレジスタで利用可能な周辺機能は次のとおりです。

・ VPORTx (仮想ポート)

- 更なる詳細については「I/Oピン構成設定」章を参照してください。

- ・ GPIO (汎用レジスタ)
 - 更なる詳細については「I/Oピン構成設定」章を参照してください。
- CPU
 - 更なる詳細については「AVR CPU」章を参照してください。

\$00~\$1Fに及ぶ単一周期I/Oレジスタ(VPORTxとGPIO)はSBIまたはCBIの命令を用いて直接ビットアクセスも可能です。これらの単一周 期I/Oレジスタでは、SBISまたはSBICの命令を用いることによって単一ビットを調べることができます。

更なる詳細については「命令一式要約」章を参照してください。

7.10.1. 16ビット レシ スタのアクセス

ATtiny424/426/427/824/826/827デバイス用のレジスタの殆どは8ビットレジスタですが、このデバイスは少数の16ビットレジスタも特徴です。AVRデータバスが8ビットの幅を持つため、16ビットのアクセスは2つの読みまたは書きの操作を必要とします。ATtiny 424/426/427/824/826/827デバイスの全ての16ビットレジスタは一時(TEMP)レジスタを通して8ビットバスに接続されます。

16ビット書き込み操作については、16ビットレジスタの下位バイトレジスタ(例えば、DAT AL)が上位バイトレジスタ(例えば、DATAH)に先立って書かれなければなりません。 下位バイトレジスタ書き込みは右図の左側で示されるように、下位バイトレジスタの代わりに一時(TEMP)レジスタへの書き込みに帰着します。16ビットレジスタの上位バイトレジ スタが書かれると、同じ図の右側で示されるように、同じクロック周期でTEMPが16ビット レジスタの下位バイトに複写されます。


16ビット読み込み操作については、16ビットレジスタの下位バイトレジスタ(例えば、DAT AL)が上位バイトレジスタ(例えば、DATAH)に先立って読まれなければなりません。 下位バイトレジスタが読まれると、右図の左側で示されるように、同じクロック周期で16 ビットレジスタの上位バイトレジスタがTEMPに複写されます。上位バイトレジスタ読み込 みは同じ図の右側で示されるように、上位バイトレジスタの代わりに一時(TEMP)レジス タからの読み込みに帰着します。


記述された機構はレジスタが読みまたは書きされた時に16ビットレジスタの上位と下位のハイトが常に同時にアクセスされることを保証します。

16ビット読み書き操作の間に割り込みが起動され、割り込み処理ルーチンで同じ周辺 機能内の16ビットレジスタがアクセスされる場合、割り込みは時限手順を不正にし得ま す。これを防ぐため、16ビットレジスタを読みまたは書きする時に割り込みが禁止され るべきです。代わりに、割り込み処理ルーチンで一時レジスタを先に読んで、16ビットアク セス後に復元することができます。

7.10.2. 32ビット レシ スタのアクセス

32ビットレジスタについては、32ビットレジスタ用に3つの一時レジスタがあることを除き、16ビットレジスタに対して記述されたのと同じ方法で行われます。レジスタに書く時は最上位ハイト(MSB)が最後に書かれなければならず、レジスタを読む時は最下位ハイト(LSB)が先に読まれなければなりません。





8. 汎用I/Oレジスタ

ATtiny424/426/427/824/826/827デバイスは4つの汎用I/Oレジスタを提供します。これらのレジスタはどんな情報を格納するのにも使う ことができ、それらは特に全域変数と割り込みフラグを格納するのに有用です。アドレス範囲\$0C~1Fに属す汎用I.OレジスタはSBI、CBI、 SBIS、SBICの命令を用いて直接ビットアクセス可能です。

8.1. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	GPIOR0	7~0		GPIOR7~0						
+\$01	GPIOR1	7~0		GPIOR7~0						
+\$02	GPIOR2	7~0			1	GPIO	R7~0	1	1	
+\$03	GPIOR3	7~0		GPIOR7~0						

8.2. レジスタ説明

8.2.1. GPIORn - 汎用I/Oレジスタn (General Purpose I/O Register n)

名称 : GPIOR0 : GPIOR1 : GPIOR2 : GPIOR3 変位 : +\$00 : +\$01 : +\$02 : +\$03 リセット : \$00 特質 : -

これらはビットアクセス可能なI/Oメモリ空間で全域変数やフラグのようなデータを格納するのに使うことができる汎用レジスタです。

ビット	7	6	5	4	3	2	1	0
				GPIC	R7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - GPIOR7~0:汎用I/Oレジスタn バイト (General Purpose I/O Register Byte)

9. 周辺機能と基本構造

9.1. 周辺機能アドレス配置

アドレス配置は各周辺機能に対する基準アドレスを示します。各周辺機能に対する完全なレジスタ記述と要約については各々の周辺機 能章を参照してください。

表9-1. 周辺機	態能アドレス配置				
基準アドレス	名称	説明	基準アドレス	名称	説明
\$0000	VPORTA	仮想ポートA	\$0400	PORTA	ポートA構成設定
\$0004	VPORTB	仮想ポートB	\$0420	PORTB	ポートB構成設定
\$0008	VPORTC	仮想ポートC (注)	\$0440	PORTC	ポートC構成設定(注)
\$001C	GPIO	汎用I/Oレジスタ	\$05E0	PORTMUX	ポート多重器
\$0030	CPU	CPU	\$0600	ADC0	A/D変換器0
\$0040	RSTCTRL	リセット制御器	\$0680	AC0	アナログ比較器0
\$0050	SLPCTRL	休止制御器	\$0800	USART0	万能同期非同期送受信器0
\$0060	CLKCTRL	クロック制御器	\$0820	USART1	万能同期非同期送受信器1
\$0080	BOD	低電圧検出	\$0810	TWI0	2線インターフェース0
\$00A0	VREF	基準電圧	\$08C0	SPI0	直列周辺インターフェース0
\$0100	WDT	ウォッチトック タイマ	\$0A00	TCA0	タイマ/カウンタA型0
\$0110	CPUINT	割り込み制御器	\$0A80	TCB0	タイマ/カウンタB型0
\$0120	CRCSCAN	巡回冗長検査メモリ走査	\$0A90	TCB1	タイマ/カウンタB型1
\$0140	RTC	実時間計数器	\$0F00	SYSCFG	システム構成設定
\$0180	EVSYS	事象システム	\$1000	NVMCTRL	不揮発性メモリ制御器
\$01C0	CCL	構成設定可能な注文論理回路			

注:このレシブスタの有効性はデバイスのピン数に依存します。PORTC/VPORTCは20ピン以上のデバイスで利用可能です。

表9-2. システム メモリ アトレス配置

基準アドレス	名称	説明	基準アドレス	名称	説明
\$1100	SIGROW	識票列	\$128A	LOCKBIT	施錠ビット
\$1280	FUSE	デバイス特有ヒューズ	\$1300	USERROW	使用者列

9.2. 割り込みベクタ配置

割り込み、ケタの各々は次表で示されるように1つの周辺機能実体に接続されます。周辺機能は1つ以上の割り込み元を持ち得ます。 利用可能な割り込み元のより多くの詳細については各々の周辺機能の「機能的な説明」の「割り込み」項をご覧ください。

割り込み条件が起こると、例え割り込みが許可されていなくても、周辺機能の割り込み要求フラグ(周辺機能名.INTFLAGS)レジスタで割り込み要求フラグが設定(1)されます。

割り込みは周辺機能の割り込み制御(周辺機能名.INTCTRL)レジスタで対応する割り込み許可ビットを書くことによって許可または禁止にされます。

割り込み要求は対応する割り込みが許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求はその割り込み 要求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除(0)する方法の詳細については周辺機能のINTFLAGSレジ スタをご覧ください。

注:割り込み要求が生成されるには割り込みが全体的に許可されなければなりません。

表9-3.割り込	込みベクタ配置					
、クタ番号	プログラム アドレス (語)	周辺機能 (名称)	説明			
0	\$0000	RESET	リセット			
1	\$0001	NMI	CRCSCANに対して利用可能な遮蔽不可割り込み			
2	\$0002	BOD_VLM	電圧水準監視器割り込み			
3	\$0003	RTC_CNT	実時間計数器溢れまたは比較一致割り込み			
4	\$0004	RTC_PIT	実時間計数器周期割り込み			
5	\$0005	CCL_CCL	構成設定可能な注文論理回路割り込み			
6	\$0006	PORTA_PORT	ポートA外部割り込み			
7	\$0007	PORTB_PORT	ポートB外部割り込み			
8	\$0008	TCA0_OVF	標準: タイマ/カウンタA型溢れ割り込み			
		TCA0_LUNF	分割: タイマ/カウンタA型下位下溢れ割り込み			
9	\$0009		標準: (不使用) 分割: タイマ/カウンタA型上位下溢れ割り込み			
		TCA0_HUNF TCA0 CMP0	⑦音]: 21 マ/ カリンクA型上位 下温な割り込み 標準: タイマ/カウンタA型比較0割り込み			
10	\$000A	TCA0_CMP0	会単: タイマ/カウンタA型下位比較0割り込み			
	* 0.00D	TCA0_CMP1	標準: タイマ/カウンタA型比較1割り込み			
11	\$000B	TCA0_LCMP1	分割: タイマ/カウンタA型下位比較1割り込み			
12	\$000C	TCA0_CMP2	標準: タイマ/カウンタA型比較2割り込み			
		TCA0_LCMP2	分割: タイマ/カウンタA型下位比較2割り込み			
13	\$000D	TCB0_INT	タイマ/カウンタB型0 捕獲割り込み			
14	\$000E	TWI0_TWIS	2線インターフェース従装置割り込み			
15	\$000F	TWI0_TWIM	2線インターフェース主装置割り込み			
16	\$0010	SPI0_INT	直列周辺インターフェース割り込み			
17	\$0011	USART0_RXC	万能同期非同期送受信器0受信完了割り込み			
18	\$0012	USART0_DRE	万能同期非同期送受信器0 データレジズタ空割り込み			
19	\$0013	USART0_TXC	万能同期非同期送受信器0送信完了割り込み			
20	\$0014	AC0_AC	アナログ比較器比較割り込み			
21	\$0015	ADC0_ERROR	A/D変換器異常割り込み			
22	\$0016	ADC0_RESRDY	A/D変換器結果割り込み			
23	\$0017	ADC0_SAMPRDY	A/D変換器採取(試料)割り込み			
24	\$0018	PORTC_PORT	ポートC外部割り込み (注)			
25	\$0019	TCB1_INT	タイマ/カウンタB型1 捕獲割り込み			
26	\$001A	USART1_RXC	万能同期非同期送受信器1受信完了割り込み			
27	\$001B	USART1_DRE	万能同期非同期送受信器1 データレジスタ空割り込み			
28	\$001C	USART1_TXC	万能同期非同期送受信器1送信完了割り込み			
29	\$001D	NVMCTRL_EE	不揮発性メモリ制御器準備可割り込み			
注 : ポート ピン	の有効性はデバイスのピ	ン数に依存します。P	ORTCは20ピン以上のデバイスで利用可能です。			

9.3. SYSCFG - システム構成設定

システム構成設定は部品の改訂IDを含みます。この改訂IDはCPUから読め、部品の改訂間での応用変更の実装に対してそれを有用 にします。

9.3.1. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	予約									
+\$01	REVID	7~0		REVID7~0						

9.3.2. レジスタ説明

9.3.2.1. REVID - デバイス改訂IDレジスタ (Device Revision ID Register)

名称:REVID

変位 : +\$01

リセット:[改訂ID]

特質 :-

このレジスタは読み込み専用でデバイス改訂IDを与えます。

۲ ۲ ۲	7	6	5	4	3	2	1	0
				REVI	D7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	Х	Х	Х	Х	Х	Х	Х	Х

ビット7~0 - REVID7~0: 改訂ID (Revision ID)

このビット領域はデバイス改訂を含みます。\$00=A、\$01=B、以下同様です。

10. NVMCTRL - 不揮発性メモリ制御器


10.1. 特徴

- ・統一されたメモリ
- ・実装プログラミング可能
- ・自己プログラミングとブートローダ支援
- ・書き込み保護に対して構成設定可能な領域
- ブート ローダ コードまたは応用コード用のブート領域
- 応用コード用の応用コード領域
- 応用コードまたはデータ記憶用の応用データ領域
- ・工場書き込みされたデータ用の識票列
 - 各デバイス型式用のID
 - 各デバイス用の通番
 - 工場校正された周辺機能用の校正バイト
- ・応用データ用の使用者列
 - ソフトウェアから読み書き可能
 - 施錠されたデバイスでUPDIから書き込み可能
 - チップ消去後も保持される内容

10.2. 概要

NVM制御器(NVMCTRL)はCPUと不揮発性メモリ(フラッシュメモリ、EEPROM、識票列、使用者列、ヒューズ)間のインターフェースです。これらは 給電されない時にそれらの値を保持する再書き込み可能なメモリ部です。フラッシュメモリは主にプログラム記憶に使われますが、データ記録 に使うこともできます。EEPROM、識票列、使用者列、ヒューズはもっぱらデータ記憶に使われます。

10.2.1. 構成図



10.3. 機能的な説明

10.3.1. メモリ構成

10.3.1.1. フラッシュ メモリ

フラッシュメモリはページの組に分けられます。ページはフラッシュ メモリをプログラミングする時にアドレス指定される基本単位で す。それは一度にページ全体を書くまたは消去することだ けが可能です。1ページは多数の語から成ります。

7ラッシュ メモリは異なる安全保障のために256パイトの塊単位 で3つの領域に分けることができます。この3つの異なる領 域は、ブート(BOOT)、応用コード(APPCODE)、応用データ(A PPDATA)です。

X	1	0-	·2.	77	ラッシ	בי	(モ)	領	域	

- E									
	ブート領域	FLASHSTART : \$8000							
	応用コード領域	BOOTEND>0の場合:\$8000+BOOTEND×256							
	応用データ領域	APPEND>0の場合:\$8000+APPEND×256 FLASHEND							

領域容量

これらの領域の大きさはブート領域の最後(FUSE.BOOTEND)ヒューズと応用コード領域の最後(FUSE.APPEND)ヒューズによって設定されます。

このヒューズは256パイトの塊単位で領域容量を選びます。BOOT領域はフラッシュメモリの始めからBOOTEND直前までに及びます。APP CODE領域はBOOTENDからAPPEND直前までで、残りの領域がAPPDATA領域です。

1210 1. 7 ///1	210-1.77521 頃以の構成設と									
BOOTEND	APPEND	BOOT領域	APPCODE領域	APPDATA領域						
0	-	0~FLASHEND	_	_						
>0	0	$0\sim 256 \times \text{BOOTEND}$	$256 \times BOOTEND \sim FLASHEND$	_						
>0	≦BOOTEND	$0\sim 256 \times \text{BOOTEND}$		$256 \times BOOTEND \sim FLASHEND$						
>0	>BOOTEND	$0\sim 256 \times \text{BOOTEND}$	$256 \times BOOTEND \sim 256 \times APPEND$	$256 \times \text{APPEND} \sim \text{FLASHEND}$						

表10-1. フラッシュ領域の構成設定

BOOTENDが'0'を書かれた場合、フラッシュメモリ全体がBOOT領域と見做されます。APPENDが'0'を書かれ、BOOTEND>0の場合、 APPEND領域はBOOTENDからフラッシュメモリの最後までになります(APPDATA領域なし)。APPEND≦BOOTENDの時にAPPCODE領域は取り除かれ、APPDATAがBOOTENDからフラッシュメモリの最後までになります。APPEND>BOOTENDの時はAPPCODE領域がBO OTENDからAPPENDまで広がります。残りの領域はAPPDATA領域です。

ブートローダ、ソフトウェアがない場合、応用コード用にBOOT領域を使うことが推奨されます。

- 注: 1. リセット後、既定ベクタ表位置はAPPCODE領域の始めです。BOOT領域の始めに割り込みベクタ表を再配置することによってBO OT領域で走っているコートで周辺機能割り込みを使うことができます。それは制御A(CPUINT.CTRLA)レジスタの割り込みベクタ 選択(IVSEL)ビットを設定(1)することによって行われます。詳細については「CPUINT」章を参照してください。
 - 2. BOOTEND/APPENDのヒュース、設定からの結果としてデバイスのFLASHENDを超える場合、対応するヒュース、設定は無視され、既定値が使われます。既定値については「メモリ」章の「FUSE」を参照してください。

例10-1. フラッシュ メモリ領域の大きさの例

FUSE.BOOTENDが\$04を書かれ、FUSE.APPENDが\$08を書かれた場合、最初の4×512バイトがBOOTで、次の4×512バイトがAPPCODE、そして残りのフラッシュメモリがAPPDATAです。

領域間の書き込み保護

3つの領域間では、以下の方向性の書き込み保護が実装されます。

- ・BOOT領域のコードはAPPCODEとAPPDATAに書くことができます。
- ・APPCODE領域のコードはAPPDATAに書くことができます。
- ・APPDATA領域のコードはフラッシュメモリやEEPROMに書くことができません。

ブート領域施錠と応用コート、領域書き込み保護

相互領域書き込み保護に加えて、NVMCTRLはフラッシュメモリ領域への望まれないアクセスを避けるための安全機構を提供します。例え CPUが決してBOOT領域に書くことができないとは言え、BOOT領域からの読み込みとコートの実行を防ぐために制御B(NVMCTRL.C TRLB)レジスタのブート領域施錠(BOOTLOCK)ビットが提供されます。このビットはBOOT領域で実行されるコートからだけ設定することが でき、BOOT領域を去る時にだけ効力を持ちます。

制御Bレジ゙スタ(NVMCTRL.CTRLB)の応用コート、領域書き込み保護(APCWP)ビットはAPPCODE領域の更なる更新を防ぐために設定することができます。

10.3.1.2. EEPROM

EEPROMは1つのページが多数のハイトから成るページの組に分けられます。EEPROMは消去/書き込みでハイトの粒度を持ちます。1 ページ内で、更新されるべく記されたハイトだけが消去されて書かれます。ハイトはそのアトレス位置に対してページ緩衝部へ新しい値を 書くことによって記されます。

10.3.1.3. 使用者列

使用者列はEEPROMの1つの付加ページです。このページは校正/構成設定のデータや通番のような様々なデータを格納するのに使うこ とができます。このページはチップ消去によって消去されません。使用者列は標準EEPROMとして書かれるだけでなく施錠されたデバイ スに於いてUPDIを通して書くこともできます。

10.3.2. メモリ アクセス

10.3.2.1. 読み込み

フラッシュメモリとEEPROMの読み込みはメモリ配置に従ったアドレスを持つ取得(LD系)命令を用いて行われます。書き込みまたは消去が進行中と同時に配列の何れかを読むことはバス待ちに帰着し、その命令は進行中の操作が完了するまで中断されます。

10.3.2.2. ページ緩衝部設定

ヘーシ、緩衝部はメモリ配置で定義されるようにメモリへ直接書くことによって設定されます。フラッシュ メモリ、EEPROM、使用者列は同じヘー ジ、緩衝部を共用し、故に一度に1つの領域だけをプログラミングする(書く)ことができます。アト・レスの下位(LSB)側ビットはデータが書かれる ヘージ、緩衝部内の場所を選ぶのに使われます。結果のデータはヘージ、緩衝部の新旧内容間のビット単位論理積(AND)操作です。ヘージ 緩衝部は以下の後で自動的に消去(全ビットが設定(1))されます。

- ・ デバイス リセット
- ・どれかのページ書き込みまたは消去の操作
- ・ページ緩衝部消去指令
- ・どれかの休止動作形態からのデバイス起き上がり

10.3.2.3. プログラミング(書き込み)

ページ書き込み(プログラミング)に関して、ページ緩衝部を満たしてページ緩衝部をフラッシュ メモリ、使用者列、EEPROM内へ書くのは2つの 独立した操作です。

ぺージ緩衝部内のデータでフラッシュ ページをプログラミングする(書く)前に、フラッシュ ページが消去されなければなりません。 ページ緩衝部は デバイスが休止動作形態へ移行する時にも消去されます。 未消去のフラッシュ ページ プログラミングはその内容を不正にします。

フラッシュ メモリは消去と書き込みを独立して、または以下の両方を処理する1つの指令でのどちらかで書くことができます。

代替手段1:

1. ページ緩衝部を満たしてください。

2. ページ消去/書き込み(ERWP)指令でページ緩衝部をフラッシュ メモリに書いてください。

代替手段2:

- 1. アドレスを提供するためにページ内の位置へ書いてください。
- 2. ページ消去(ER)指令を実行してください。
- 3. ページ緩衝部を満たしてください。
- 4. ページ書き込み(WP)指令を実行してください。

NVM指令一式は単一の消去と書き込みの操作(ERWP)、分離した消去(ER)とページ書き込み(WP)の指令の両方を支援します。この分離命令は各指令に対してより短いプログラミング時間を許し、プログラミング実行の時間が重要でない間に消去操作を行うことができます。

EEPROMプログラミングも同様ですが、ページ緩衝部内で更新されるバイトがEEPROMで書かれるまたは消去されるだけです。

10.3.2.4. 指令

フラッシュ メモリ/EEPROM読み込みとページ緩衝部書き込みは通常の取得(LD系)/格納(ST系)命令で処理されます。メモリ配列の書き込みや消去のような他の操作はNVMでの指令によって処理されます。

NVMで指令を実行するには、

- 1. 状態(NVMCTRL.STATUS)レジスタの多忙フラグ(EEBUSYとFBUSY)を読むことによってどの直前の操作も完了されていることを確認 してください。
- 2. CPUの構成設定変更保護(CPU.CCP)レジスタに適切な鍵を書いてください。
- 3. 次の4命令以内に制御A(NVMCTRL.CTRLA)レジスタの指令(CMD)ビットに望む指令値を書いてください。

10.3.2.4.1. ページ書き込み指令

フラッシュ制御器のヘージ書き込み(WP)指令はヘージ緩衝部の内容をフラッシュ メモリまたはEEPROMに書きます。

その書き込みがフラッシュ メモリに対する場合、CPUはその書き込み操作でフラッシュ メモリが多忙である限りコードの実行を停止します。書き 込みがEEPROMに対する場合、CPUはその操作が進行中の間にコードの実行を続けることができます。

ページ緩衝部は操作が終了された後で自動的に解消されます。

10.3.2.4.2. ページ消去指令

へージ消去(ER)指令は現在のヘージを消去します。効力を発するにはヘージ消去(ER)指令に対してヘージ緩衝部に1ハイが書かれなければなりません。

フラッシュ メモリ消去に対して、最初に望むページ内の或るアドレスに書き、その後に指令を実行してください。フラッシュ メモリ内のそのページ 全体がその後に消去されます。CPUは消去が進行中の間停止されます。

EEPROMに対して、この指令が実行される時にページ緩衝部内に書かれたバイトだけが消去されます。特定バイトを消去するには、この指令を実行する前にそれに対応するアドレスに(何かを)書いてください。ページ全体を消去するには、この指令が実行される前にページ緩衝部内の全バイトが更新されなければなりません。CPUはこの操作が進行中の間にコートの実行を続けることができます。

ページ緩衝部は操作が終了された後で自動的に解消されます。

10.3.2.4.3. ページ消去-書き込み操作

ヘ゜ージ消去/書き込み(ERWP)指令はヘ゜ージ消去(ER)とヘ゜ージ書き込み(WP)の指令の組み合わせですが、ヘ゜ージ消去指令後のヘ゜ージ 緩衝部解消を除きます。ヘ゜ージ消去/書き込み操作は最初に選択されたヘ゜ージを消去し、その後にヘ゜ージ緩衝部の内容を同じヘ゜ージに 書きます。

フラッシュメモリで実行されると、CPUはその操作が進行中の間停止されます。EEPROMで実行されると、CPUはコートを続けることができます。

ページ緩衝部は操作が終了された後で自動的に解消されます。

10.3.2.4.4. ページ緩衝部解消指令

へージ緩衝部解消(PBC)指令はへ[゜]ージ緩衝部を解消します。 ヘ[゜]ージ緩衝部の内容はこの操作後に全て'1'です。この操作実行時に CPUは(7 CPU周期)停止されます。

10.3.2.4.5. チップ消去指令

チップ消去(CHER)指令はフラッシュメモリとEEPROMを消去します。EEPROMはシステム構成設定0(FUSE.SYSCFG0)のチップ消去中EEPRO M保存(EESAVE)ヒュースが設定(1)される場合に不変です。フラッシュメモリは制御B(NVMCTRL.CTRLB)レシ、スタのフ・ート領域施錠(BOOTL OCK)ヒ、ットや応用コート、領域書き込み保護(APCWP)ヒ、ットによって保護されません。メモリはこの操作後に全て、1、です。

10.3.2.4.6. EEPROM消去指令

EEPROM消去(EEER)指令はEEPROMを消去します。EEPROMはこの操作後に全て'1'です。CPUはEEPROMが消去されつつある 間停止されます。

10.3.2.4.7. ヒュース 書き込み指令

ヒューズ書き込み(WFU)指令はヒューズを書きます。これはUPDIによってのみ使うことができ、CPUはこの指令を開始することができません。

ヒューズ書き込み指令を使うには以下のこの手順に従ってください。

- 1. アドレス(NVMCTRL.ADDR)レジスタにヒュース、のアドレスを書いてください。
- 2. データ(NVMCTRL.DATA)レジスタにヒュースに書かれるべきデータを書いてください。
- 3. ヒューズ書き込み指令を実行してください。
- 4. ヒューズ書き込み後、効力を発するには更新された値のためにリセットが必要とされます。

ヒューズ読み込みに対してはメモリ位置で通常の読み込みを使ってください。

10.3.2.5. リセット後の書き込みアクセス(訳注:本デバイスでは下記のTOUTDISヒューズがなく、従って適用できません。)

電源ONJセット(POR)後、NVMCTRLは一定時間の間、NVMへのどの書き込みの試みも拒否します。この期間の間、状態(NVMCTR L.STATUS)レジスタのフラッシュメモリ多忙(FBUSY)とEEPROM多忙(EEBUSY)のビットは'1'を読みます。 ページ 緩衝部が満たされ得る、またはNVM指令が発行され得るのに先立って、EEBUSYとFBUSYは'0'を読まなくてはなりません。

この制限時間期間はシステム構成設定0(FUSE.SYSCFG0)ヒューズの制限時間禁止(TOUTDIS)ビットを書くこと、またはFUSE.SYSCFG0の リセット ピン構成設定(RSTPINCFG)ビットをUPDIに構成設定することのどちらかによって禁止されます。

10.3.3. フラッシュ メモリ/EEPROM化け防止

CPUとフラッシュメモリ/EEPROMに対して正しく動作するための供給電圧が低すぎる場合に、フラッシュメモリ/EEPROMの書き込みや消去 はメモリ化けを起こし得ます。これらの問題はフラッシュメモリ/EEPROMを使う基板上の段階と同じで、デバイスが低すぎる電圧で動かない ことを保証するため、内部または外部の低電圧検出器(BOD)を使うことが推奨されます。

電圧が低すぎる時にフラッシュ メモリ/EEPROM化けは以下の2つの状況によって起こされ得ます。

1. フラッシュ メモリ/EEPROMへの通常の書き込み手順は正しく動作するための最低電圧を必要とします。

2. 供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。

チップ消去はヒューズを解消しません。チップ消去命令が開始されるの前にヒューズによってBODが許可されている場合、チップ消去中、その前に構成設定された基準で自動的に許可されます。

最大周波数対VDDについては「電気的特性」章を参照してください。

注意: フラッシュ メモリ/EEPROM化けは以下の以下の対策を取ることによって避けることができます。

- 1. 不十分な供給電源電圧の期間中、デバイスをリセットに保ってください。内部低電圧検出器(BOD)を許可することに よってこれを行ってください。
 - 2. BOD基準近くでEEPROMへの書き込み開始を防ぐのにBODでの電圧水準監視部(VLM)を使うことができます。
 - 3. 内部BODの検出基準が必要とする検出基準と一致しない場合、外部の低VDDリセット保護回路を使うことができます。書き込み操作が進行中の間にリセットが起こる場合、その書き込み操作は中止されます。

10.3.4. 割り込み

表10-2. 利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
EEREADY	NVM	新規の書き込み/消去の操作に対してEEPROMが準備可

割り込み条件が起こると、周辺機能の割り込み要求フラグ(NVMCTRL.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。

割り込み元は周辺機能の割り込み許可(NVMCTRL.INTCTRL)レジスタで対応するビットに書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細についてはNVMCTRL.INTFLAGSレジスタを ご覧ください。

10.3.5. 休止形態動作

進行中の書き込み操作が全くなければ、NVMCTRLはシステムが休止動作形態へ移行する時に休止動作形態へ移行します。

システムが休止動作形態へ移行する時に書き込み操作が進行中の場合、NVM部、NVM制御器、システム クロックはその書き込みが終了 されるまでONに留まります。これはパワーダウン休止動作を含む全ての休止動作形態に対して有効です。

EEPROM準備可割り込みはアイドル休止動作からだけデバイスを起き上がらせます。

ページ緩衝部は休止から起き上がる時に解消されます。

10.3.6. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらのレジスタへ書くには、最初に構成設定変更保護(CPU.C CP)レジスタへ或る鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへの書き込みを試みることは保護されたレジスタを無変化のままにします。 右のレジスタがCCP下です。 **表10-3 NVMCTRL - 構成設定変更保護下の**し

表10-3. NVMCTRL - 構成設定変更保護下のレジスタ					
レジスタ	鍵種別				
NVMCTRL.CTRLA	SPM				
NVMCTRL.CTRLB	IOREG				

10.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	$7 \sim 0$							CMD2~0	
+\$01	CTRLB	7~0							BOOTLOCK	APCWP
+\$02	STATUS	7~0						WRERROR	EEBUSY	FBUSY
+\$03	INTCTRL	7~0								EEREADY
+\$04	INTFLAGS	$7 \sim 0$								EEREADY
+\$05	予約									
+\$06		7~0			1	DAT	A7~0	1		
+\$07	DATA	$15 \sim 8$			1	DATA	A15~8	1		
+\$08		7~0				ADD	R7~0			
+\$09	ADDR	$15 \sim 8$				ADDF	₹15~8	1		

10.5. レジスタ説明

10.5.1. CTRLA - 制御A (Control A)

- 名称:CTRLA
- **変位**:+\$00
- リセット : \$00

特質:構成設定変更保護

ヒット	7	6	5	4	3	2	1	0
							CMD2~0	
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット2~0 - CMD2~0:指令 (Command)

指令を発行するにはこのビット領域に書いてください。この書き込み前の4命令以内に自己プログラミング用の構成設定変更保護鍵(SPM)が書かれなければなりません。

値	名称	説明
000	-	指令なし
001	WP	へージ緩衝部をメモリに書き込み (NVMCTRL.ADDRがどのメモリかを選択)
010	ER	へ [°] ージ消去 (NVMCTRL.ADDRがどのメモリかを選択)
011	ERWP	へージの消去と書き込み (NVMCTRL.ADDRがどのメモリかを選択)
100	PBC	ヘージ緩衝部解消
101	CHER	チップ消去:フラッシュメモリと(FUSE.SYSCFG0のEESAVEが'1'でない限り)EEPROMを消去
110	EEER	EEPROM消去
111	WFU	ヒューズ書き込み(UPDIを通してのみアクセス可能)

10.5.2. CTRLB - 制御B (Control B)

名称:CTRLB

変位 : +\$01

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
							BOOTLOCK	APCWP
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット1 - BOOTLOCK : ブート領域施錠 (Boot Section Lock)

このビットへの'1'書き込みは読み込みと命令取得からブート領域を施錠します。

このビットが'1'の場合、ブート領域からの読み込みは'0'を返します。ブート領域からの取得も命令として0を返します。

このビットはブート領域からだけ書くことができます。リセットによってだけ解除(0)することができます。

このビットはこのビットが書かれた後で初めてブート領域から去られる時にだけ効力を発します。

● ビット0 - APCWP : 応用コート 領域書き込み保護 (Application Code Section Write Protection)

このビットへの'1'書き込みは応用コード領域への更なる書き込みを防ぎます。

このビットは'1'に書くことだけができ、リセットによってのみ解除(0)されます。

1 EEBUSY

R

0

OR

0

FBUSY

R

0

10.5.3. STATUS - 状態 (Status)

変 リ	称 : STATUS た立 : +\$02 たい: \$00 行質 : -						
	ビット	7	6	5	4	3	2
							WRERRO
	アクセス種別	R	R	R	R	R	R
	リセット値	0	0	0	0	0	0

● ビット2 - WRERROR : 書き込み異常 (Write Error)

このビットは書き込み異常が起きた時に'1'を読みます。書き込み異常はヘージ書き込みを行う前に異なる領域へ書く、または保護された領域へ書くことで有り得ます。このビットは最後の操作に対して有効です。

• ビット1 - EEBUSY : EEPROM多忙 (EEPROM Busy)

このビットは指令でEEPROMが多忙の時に'1'を読みます。

• ビット0 - FBUSY : フラッシュ メモリ多忙 (Flash Busy)

このビットは指令でフラッシュメモリが多忙の時に'1'を読みます。

10.5.4. INTCTRL - 割り込み制御 (Interrupt Control)

名称	•	INTCTRL
- H 117	•	INTO IND

- **変位** : +\$03
- リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
								EEREADY
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット0 - EEREADY : EEPROM準備可割り込み許可 (EEPROM Ready Interrupt)

このビットへの'1'書き込みはEEPROMが新しい書き込み/消去操作の準備が整ったことを示す割り込みを許可します。

これは割り込み要求フラグ(INTFLAGS)レジスタのEEPROM準備可割り込み要求(EEREADY)フラグが、0'に設定されている時にだけ起動 されるレベル割り込みです。故に、NVM指令発行前にEEREADYフラグが設定(1)されないように、この割り込みはNVM指令起動前に起 動されてはなりません。この割り込みはおそらく割り込み処理部で禁止されます。

10.5.5. INTFLAGS - 割り込み要求7ラグ (Interrupt Flags)

逐リ	名称 : INTFLAC を位 : +\$04 セット : \$00 寺質 : -	S							
	ビット	7	6	5	4	3	2	1	0
									EEREADY
	アクセス種別	R	R	R	R	R	R	R	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット0 - EEREADY : EEPROM準備可割り込み要求フラグ(EEREADY Interrupt Flag)

このフラグはEEPROMが多忙でない限り継続的に設定(1)されます。このフラグはこれに'1'を書くことによって解除(0)されます。

10.5.6. DATA – 7 – 9 (Data)

名称:DATA (DATAH, DATAL)

変位 : +\$06

リセット : \$0000

特質:-

NVNCTRL.DATAHとNVMCTRL.DATALのレジスタ対は16ビット値のNVMCTRL.DATAを表します。下位ハイト[7~0](接尾辞L)は変位 原点でアクセス可能です。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

10 9 8
/W R/W R/W
0 0 0
2 1 0
/W R/W R/W
0 0 0
,

• ビット15~0 - DATA15~0 : データ値 (Data Register)

このレジスタはヒューズ書き込み操作のためにUPDIによって使われます。

10.5.7. ADDR - アドレス (Address)

名称: ADDR (ADDRH, ADDRL)

変位 : +\$08

リセット : \$0000

特質 :-

NVNCTRL.ADDRHとNVMCTRL.ADDRLのレジスタ対は16ビット値のNVMCTRL.ADDRを表します。下位バイト[7~0](接尾辞L)は変位 原点でアクセス可能です。上位バイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

15	14	13	12	11	10	9	8
			ADDR15	~8			
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0
7	6	5	4	3	2	1	0
			ADDR7	~0			
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0
	R/W 0 7 R/W	R/W R/W 0 0 7 6	R/W R/W R/W 0 0 0 7 6 5 R/W R/W	ADDR15 R/W R/W R/W R/W 0 0 0 0 7 6 5 4 ADDR74 ADDR74 ADDR74 R/W R/W R/W R/W	ADDR15~8 R/W R/W R/W R/W 0 0 0 0 7 6 5 4 3 ADDR7~0 R/W R/W R/W R/W R/W	ADDR15~8 R/W R/W<	ADDR15~8 R/W R/W<

ビット15~0 - ADDR15~0:アドレス値 (Address)

アドレス レジスタは更新される最後のメモリ位置に対するアドレスを含みます。

11. CLKCTRL - クロック制御器

11.1. 特徴


- ・周辺機能によって要求される時に自動的に許可される全てのクロックとクロック元
- · 内部発振器
 - 16/20MHz発振器(OSC20M)
 - 32.768kHz超低電力発振器(OSCULP32K)
- ・外部クロック任意選択
 - 32.768kHzクリスタル用発振器(XOSC32K)
- 外部クロック
- ・主なクロック機能
 - 安全な走行時切り替え
 - 12種の設定で1~64の分周を持つ前置分周器

11.2. 概要

クロック制御器(CLKCTRL)は利用可能な発振器からのクロック信号を制御、分配、前置分周し、内部と外部のクロック元を支援します。 CLKCTRLはデバイス上の全ての周辺機能に実装された自動クロック要求システムに基づきます。周辺機能は必要とされるクロックを自動的 に要求します。多数のクロック元が利用可能な場合、その要求は正しいクロック元に配線されます。

主クロック(CLK_MAIN)はCPU、SRAM、それとI/Oバスに接続された全ての周辺機能によって使われます。主クロック元を選んで前置分周 することができます。いくつかの周辺機能は主クロックと同じクロック元を共用し、また主クロック領域と非同期に動きます。

11.2.1. 構成図 - CLKCTRL



注: CLKOUTピンは20ピン以上のデバイスでだけ利用可能です。詳細については「3.1. 入出力多重化」項をご覧ください。 クロック システムは主クロックと他の非同期クロックから成ります。

・主クロック

このクロックはCPU、SRAM、フラッシュメモリ、I/Oバス、それとI/Oバスに接続された全ての周辺機能によって使われます。これは常に活動とアイドル休止動作で動き、必要とされる場合はスタンバイ休止動作で動くことができます。

主クロック(CLK_MAIN)はクロック制御器によって前置分周されて分配されます。

- CLK_CPUはCPU、SRAMと不揮発性メモリにアクセスするためのNVMCTRL周辺機能によって使われます。
- CLK_PERは非同期クロック下で一覧にされない全ての周辺機能によって使われます。
- ・主クロック領域に対して非同期に動くクロック
 - CLK_RTCは実時間計数器/周期的割り込み計時器(RTC/PIT)に使われます。RTC/PITが許可される時に要求されます。CL K_RTC用のクロック元はこの周辺機能が禁止されている場合にだけ変更することができます。
 - CLK_WDTはウォッチドッグ タイマ(WDT)によって使われます。WDTが許可される時に要求されます。
 - CLK_BODは低電圧検出器(BOD)によって使われます。BODが採取動作で許可される時に要求されます。

主クロック領域用のクロック元は主クロック制御A(CLKCTRL.MCLKCTRLA)レジ、スタのクロック選択(CLKSEL)ビットに書くことによって構成設定されます。非同期クロック元は各々の周辺機能内のレジ、スタによって構成設定されます。

11.2.2. 信号説明

信号	形式	説明
CLKOUT	デジタル出力	CLK_PER出力

11.3. 機能的な説明

11.3.1. 休止形態動作

クロック元が使用または要求されない時にそれは止まります。各々の周辺機能の制御A(CLKCTRL.[発振器種別名]CTRLA)レジスタのス タンパイ時走行(RUNSTDBY)ビットに'1'を書くことによって直接クロック元を要求することが可能です。これはパワーダウン休止動作形態を 除き、その発振器を絶えず走行させます。加えて、このビットが'1'を書かれると、クロック元が周辺機能によって要求される時に、発振器 の始動時間が除去されます。

主クロックは活動とアイドル休止の動作形態で常に走行します。スタンハイ休止動作形態では、どれかの周辺機能がこれを要求する、または各々の発振器の制御A(CLKCTRL.[発振器種別名]CTRLA)レジスタのスタンハイ時走行(RUNSTDBY)ビットが'1'を書かれる場合にだけ主クロックが走行します。

パワーダウン休止動作形態ではNVM操作が完了された後に主クロックが停止します。休止動作操作でのより多くの詳細については「休止 制御器」章を参照してください。

11.3.2. 主クロック選択と前置分周器

全ての内部発振器はCLK_MAIN用の主クロック元として使うことができます。主クロック元はソフトウェアから選択可能で、標準動作の間に安全に変更することができます。

組み込みハードウェア保護は安全でないクロック切り替えを防ぎます。


外部クロック元の選択では選んだクロック元への切り替えはその外部クロックでエッジ(端)が検出される場合にだけ起こります。充分なクロック 端数が検出されるまで切り替えは起きず、リセットを実行することなしに再び別のクロック元へ変更することはできません。

進行中のクロック元切り替えは主クロック状態(CLKCTRL.MCLKSTATUS)レジスタのシステム発振器変更(SOSC)フラク によって示されます。外 部クロック元の安定性は各々の状態フラク (CLKCTRL.MCLKSTATUSの外部クロック状態(EXTS)と32.768kHzクリスタル用発振器状態(XOS C32KS))によって示されます。

注意 1. 外部クロック元がCLK_MAIN供給元として使われる間に機能しなくなる場合、ウォッチト・ッグ タイマ(WDT)だけがシステム リセット経 由で切り替え戻すための機構を提供することができます。

2. CLK_MAIN元として使われる間に外部クロック元の特性を変えないでください。これはクロック障害として解釈され得ます。

CLK_MAINはデバイスの周辺機能(CLK_PER)によって使われる前に前置分周器へ供給されます。前置分周器は1段だけを持ち、1~64の係数でCLK_MAINを分周することができます。



主クロックと前置分周器の構成設定レジスタ(CLKCTRL.MCLKCTRLAとCLKCTRL.MCLKCTRLB)は、これらのレジスタを変更するのに時間制限書き込み手順を使う構成設定変更保護機構によって保護されます。

11.3.3. リセット後の主クロック

どのリセット後でも、CLK_MAINは前置分周器の分周係数6と共に16/20MHz発振器(OSC20M)によって提供されます。OSC20 Mの実際の周波数は発振器構成設定(FUSE.OSCCFG)ヒューズの周波数選択(FREQSEL)ビットによって決められます。リセット後に可能な周波数の詳細詳細についてはFUSE.OSCCFGの記述を参照してください。

11.3.4. クロック元

クロック元は内部発振器と外部発振器の2つの主な群に分けられます。全ての内部クロック元はそれらが周辺機能によって要求される時に自動的に許可されます。

クリスタル用発振器はそれがクロック元として扱われるのに先立って32.768kHzクリスタル用発振器制御A(CLKCTRL.XOSC32KCTRLA)レジ スタの許可(ENABLE)ビットに'1'を書くことによって許可されなければなりません。

リセット後、デバイスは内部の高周波数発振器または32.768kHz発振器からの走行で開始します。

主クロック状態(CLKCTRL.MCLKSTATUS)レジスタの各々の状態ビットはクロック元が走行中で安定かを示します。

11.3.4.1. 内部発振器

内部発振器は走行するのにどんな外部部品も必要としません。

11.3.4.1.1. 16/20MHz発振器 (OSC20M)

この発振器は発振器構成設定(FUSE.OSCCFG)ヒュースの周波数選択(FREQSEL)ビットの値によって選択される複数の周波数で動作することができます。

システム リセット後、FUSE.OSCCFGはCLK_MAINの初期周波数を決めます。

リセットの間にヒュースからOSC20M用の校正値が設定されます。2つの異なる校正ビット領域があります。校正A(CLKCTRL.OSC20MCA LIBA)レジスタの校正(CAL20M)ビット領域は現在の中心周波数近辺への校正を許します。校正B(CLKCTRL.OSC20MCALIBB)レジスタ の発振器温度係数校正(TEMPCAL20M)ビット領域は温度変動補償の傾斜の調整を許します。

発振器校正によって提供されるよりももっと微調整された周波数設定が必要な応用については、追加補償のため、校正中に測定した残存発振器周波数誤差が識票列(SIGROW)で利用可能です。

発振器校正は発振器構成設定(FUSE.OSCCFG)の発振器施錠(OSCLOCK)ヒュースによって施錠することができます。このヒュースが '1'の時に校正変更が不能です。この発振器が主クロック元として使われ、主クロック施錠(CLKCTRL.MCLKLOCK)レジスタの施錠許可(L OCKEN)ビットが'1'の場合にも校正が施錠されます。

校正ビットは主クロックと前置分周器の設定を変更するために時間制限書き込み手順を必要とする構成設定変更保護機構によって保護されます。

始動時間については「電気的特性」章を参照してください。

11.3.4.1.1.1. OSC20M格納された周波数誤差補償

この発振器はリセット後に発振器構成設定(FUSE.OSCCFG)ヒューズの周波数選択(FREQSEL)ビットの値によって選択される複数の周波数で動作することができます。前で言及したように、(OSC20Mの)周波数を中心に調整するために適切な校正値が設定され、温度変動補償(TEMPCAL20M)が内部発振器特性で定義される仕様に合わせます。より広い動作範囲が必要な応用については、校正後に工場で格納した相対的な周波数誤差を使うことができます。異なる設定で4つの誤差が測定され、識票列で符号付きバイト値として利用可能です。

・3VでのOSC16誤差(SIGROW.OSC16ERR3V)は3Vで測定された16MHzからの周波数誤差です。

- ・5VでのOSC16誤差(SIGROW.OSC16ERR5V)は5Vで測定された16MHzからの周波数誤差です。
- ・3VでのOSC20誤差(SIGROW.OSC20ERR3V)は3Vで測定された20MHzからの周波数誤差です。
- ・5VでのOSC20誤差(SIGROW.OSC20ERR5V)は5Vで測定された20MHzからの周波数誤差です。

分解能を失わないために誤差は圧縮されたQ1.10固定小数点8ビット値として格納され、ここで最上位ビットは符号ビットで下位7ビットは Q.10の下位側ビットです。

実際のBAUD = (理想BAUD + $\frac{理想BAUD \times SIGROW誤差}{1024}$)

正当な最小BAUDレジスタ値は\$40で、従って、例え負の補償値を持つデバイスに対しても補償したBAUD値が正当な範囲内に留まることを保証するために、目的対象BAUDレジスタ値は\$4Aよりも低くすることができません。次の例のコートはより正確なUSARTボーレートのためにこの値をどう適用するかを実演します。

#include <assert. h=""></assert.> /* 工場で格納された周波数誤差でのボーレート補償 /* 自動ボーレート(同期領域)なしでの非同期通信 /* 16MHzクロック、3Vで600ボー	*/ */ */
<pre>int8_t sigrow_val = SIGROW.OSC16ERR3 int32_t baud_reg_val = 600;</pre>	3V; // 符号付き誤差取得 // 理想ボーレート レジスタ値
<pre>assert (baud_reg_val >= 0x4A); baud_reg_val *= (1024 + sigrow_val); baud_reg_val /= 1024; USARTO. BAUD = (int16_t) baud_reg_val;</pre>	// 負の最大比較で正当な最小BAUDレジスタ値を確認 // (分解能+誤差)で乗算 // 分解能で除算 // 補正したボーレート設定

11.3.4.1.2. 32.768kHz発振器 (OSCULP32K)

32.768kHz発振器は超低電力(ULP)動作に最適化されます。外部クリスタル用発振器に比べて減らされた精度を犠牲にして消費電力 が減らされます。

この発振器は実時間計数器(RTC)、ウォッチトック、タイマ(WDT)、低電圧検出器(BOD)に1.024kHzの信号を提供します。

この発振器の始動時間はアナログ始動時間+4発振器周期です。始動時間については「電気的特性」章を参照してください。

11.3.4.2. 外部クロック元

これらの外部クロック元が利用可能です。

- ・ピンからの外部クロック (EXTCLK)
- ・TOSC1とTOSC2のピンは32.768kHzクリスタル発振子を駆動するため専用です。(XOSC32K)
- ・クリスタル発振子の代わりに、TOSC1は外部クロック元を受け入れるように構成設定することができます。

11.3.4.2.1. 32.768kHzクリスタル用発振器 (XOSC32K)

この発振器は、クリスタルがTOSC1とTOSC2のピンに接続される、または32.768kHzで走行する外部クロックがTOSC1に接続されるのどちらかの2つの入力任意選択を支援します。この入力任意選択はXOSC32K制御A(CLKCTRL.XOSC32KCTRLA)レジスタの供給元選択(SEL)ビットの書き込みによって構成設定されなければなりません。

XOSC32KはCLKCTRL.XOSC32KCTRLAのそれの許可(ENABLE)ビットに'1'を書くことによって許可されます。許可されると、XOSC 32Kによって使われる汎用入出力(GPIO)ビンの構成設定はTOSC1とTOSC2のビンとなることで無効にされます。要求された時に走行を開始する発振器に対して許可(ENABLE)ビットが設定(1)されることが必要です。与えられたクリスタルでのクリスタル用発振器の始動時間はCLKCTRL.XOSC32KCTRLAのクリスタル始動時間(CSUT)ビットへの書き込みによって調節することができます。

XOSC32KがTOSC1での外部クロック使用に構成設定されると、始動時間は2周期に固定されます。

11.3.4.2.2. 外部クロック (EXTCLK)

EXTCLKはピンから直接的に取られます。この汎用入出力(GPIO)ピンは何れかの周辺機能がこのクロックを要求した場合にEXTCLK用に構成設定されます。

このクロック元は最初に要求された時に2周期の始動時間を持ちます。

11.3.5. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これ らのレジスタへ書くには、最初に構成設定変更保護(CPU.CCP)レジスタへ或る 鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続 しなければなりません。 ま11-1. CLKCTRL - 構成設定変更保護下のレジスタ なりません。

適切なCCP解錠手順に従わずに保護されたレジスタへの書き込みを試みることは保護されたレジスタを無変化のままにします。

右のレジスタがCCP下です。

	はででして、
レジスタ	鍵種別
CLKCTRL.MCLKCTRLB	
CLKCTRL.MCLKLOCK	
CLKCTRL.XOSC32KCTRLA	
CLKCTRL.MCLKCTRLA	IOREG
CLKCTRL.OSC20MCTRLA	IOREG
CLKCTRL.OSC20MCALIBA	
CLKCTRL.OSC20MCALIBB	
CLKCTRL.OSC32KCTRLA	

11.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	MCLKCTRLA	7~0	CLKOUT						CLKS	EL1,0
+\$01	MCLKCTRLB	7~0					PDIV	/3~0	1	PEN
+\$02	MCLKLOCK	$7 \sim 0$								LOCKEN
+\$03	MCLKSTATUS	$7 \sim 0$	EXTS	XOSC32KS	OSC32KS	OSC20MS				SOSC
+\$04	又 .約									
+\$0F	予約									
+\$10	OSC20MCTRLA	7~0							RUNSTDBY	
+\$11	OSC20MCALIBA	$7 \sim 0$					CAL20M6~0)	1	
+\$12	OSC20MCALIBB	$7 \sim 0$	LOCK					TEMPCA	L20M3~0	
+\$13	▼ 									
+\$17	予約									
+\$18	OSC32KCTRLA	7~0							RUNSTDBY	
+\$19	<i>▼ 4</i> 4									
-~ +\$1₿	予約									
+\$1C	XOSC32KCTRLA	7~0			CSU	T1,0		SEL	RUNSTDBY	ENABLE

11.5. レジスタ説明

11.5.1. MCLKCTRLA - 主クロック制御A (Main Clock Control A)

名称:MCLKCTRLA

- **変位** : +\$00
- リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
[CLKOUT						CLKS	SEL1,0
アクセス種別	R/W	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - CLKOUT : システム クロック出力 (System Clock Out)

このビットが'1'を書かれると、システム クロックがCLKOUTピンに出力されます。CLKOUTピンは20ピン以上のデハイスで利用可能です。より 多くの情報については「3.1. 入出力多重化」項をご覧ください。

デバイスが休止動作形態の時には、周辺機能がシステムクロックを使っていない限り、クロック出力は全くありません。

• ビット1,0 - CLKSEL1,0 : クロック選択 (Clock Select)

このビット領域は主クロック(CLK_MAIN)用の供給元を選びます。

値	0 0	01	1 0	11
名称	OSC20M	OSCULP32K	XOSC32K	EXTCLK
説明	16/20MHz 内部発振器	32.768kHz内部 超低電力発振器	XOSC32KCTRLAのSELビットに応じて32.768kHz 外部クロックまたは32.768kHz外部クリスタル用発振器	外部クロック

11.5.2. MCLKCTRLB - 主クロック制御B (Main Clock Control B)

名称:MCLKCTRLB

変位:+\$01

リセット : \$11

特質:構成設定変更保護

ヒット	7	6	5	4	3	2	1	0
					PDIV	/3~0		PEN
アクセス種別	R	R	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	1	0	0	0	1

● ビット4~1 - PDIV3~0:前置分周器分周値 (Prescaler Division)

前置分周器許可(PEN)ビットが'1'を書かれると、これらのビットは主クロック前置分周器の分周比を定義します。

これらのビットは応用の必要条件に適合させるようにシステムのクロック周波数を変えるために走行時の間に書くことができます。

使用者ソフトウェアは結果のCLK_PER周波数が許された最大(電気的特性をご覧ください)を決して超えないような、正しい入力周波数 (CLK_MAIN)の構成設定と前置分周器設定を保証しなければなりません。

值	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
名称	DIV2	DIV4	DIV8	DIV16	DIV32	DIV64	-	-	DIV6	DIV10	DIV12	DIV24	DIV48		-	
説明 (分周数)	2	4	8	16	32	64	(予)	約)	6	10	12	24	48		(予約)	

● ビット0 - PEN : 前置分周器許可 (Prescaler Enable)

前置分周器が許可されるにはこのビットが'1'を書かれなければなりません。許可されると、前置分周器分周値(PDIV)ビット領域によって分周比が選ばれます。

このビットが'0'を書かれると、主クロックはPDIVの値に関わらず、分周なしを通して渡されます(CLK_PER=CLK_MAIN)。

11.5.3. MCLKLOCK - 主クロック施錠 (Main Clock Lock)

名称:MCLKLOCK

変位 : +\$02

Jtット: '0000000x': 発振器構成設定(FUSE.OSCCFG)ヒューズの発振器施錠(OSCLOCK)に基づきます。

特質:構成設定変更保護

ヒット	7	6	5	4	3	2	1	0
								LOCKEN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	Х

● ビット0 - LOCKEN : 施錠許可 (Lock Enable)

このビットへの'1'書き込みは主クロック制御A(CLKCTRL.MCLKCTRLA)と主クロック制御B(CLKCTRL.MCLKCTRLB)のレジスタと、適用 可能ならば更なるソフトウェア更新から現在の主クロック元に対する校正設定を施錠します。一旦施錠されると、CLKCTRL.MCLKLOCKレ ジスタは次のハートウェアリセットまでアクセスすることができません。

これはソフトッウェアによる予期せぬ変更からCLKCTRL.MCLKCTRLAとCLKCTRL.MCLKCTRLBのレジスタと主クロック元に対する校正設定の保護を提供します。

11.5.4. MCLKSTATUS - 主クロック状態 (Main Clock Status)

名称:MCLKSTATUS

変位 : +\$03

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	EXTS	XOSC32KS	OSC32KS	OSC20MS				SOSC
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット7 - EXTS : 外部クロック状態 (External Clock Status)

值	0	1
説明	EXTCLKは開始していません。	EXTCLKは開始しています。

● ビット6 - XOSC32KS: 32.768kHzクリスタル用発振器状態 (XOSC32K Status)

この状態ビットはこの供給元が主クロックとして、または別の周辺機能によって要求された場合にだけ利用可能です。この発振器のスタン ハイ時走行(RUNSTDBY)ビットが設定(1)で、発振器が未使用/要求なしの場合、このビットは'0'になります。

値	0	1
説明	XOSC32Kは安定ではありません。	XOSC32Kは安定です。

● ビット5 - OSC32KS:内部32.768kHz超低電力発振器状態(OSCULP32K Status)

この状態ビットはこの供給元が主クロックとして、または別の周辺機能によって要求された場合にだけ利用可能です。この発振器のスタン ハイ時走行(RUNSTDBY)ビットが設定(1)で、発振器が未使用/要求なしの場合、このビットは'0'になります。

值	0	1
説明	OSCULP32Kは安定ではありません。	OSCULP32Kは安定です。

● ビット4 - OSC20MS : 内部16/20MHz発振器状態 (OSC20M Status)

この状態ビットはこの供給元が主クロックとして、または別の周辺機能によって要求された場合にだけ利用可能です。この発振器のスタン バイ時走行(RUNSTDBY)ビットが設定(1)で、発振器が未使用/要求なしの場合、このビットは'0'になります。

値	0	1
説明	OSC20Mは安定ではありません。	OSC20Mは安定です。

● ビット0 - SOSC : 主クロック発振器変更 (Main Clock Oscillator Changing)

値	0	1
説明	CLK_MAIN用クロック元は切り替えを体験していません。	CLK_MAIN用クロック元は切り替えを体験し、 新供給元が安定すると直ぐに変更します。

11.5.5. OSC20MCTRLA - 16/20MHz発振器制御A (16/20MHz Oscillator Control A)

- 名称: OSC20MCTRLA
- **変位** : +\$10
- リセット : \$00
- 特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
							RUNSTDBY	
アクセス種別	R	R	R	R	R	R	R/W	R
リセット値	0	0	0	0	0	0	0	0

• ビット1 - RUNSTDBY:スタンハイ時走行 (Run in Standby)

このビットは例えシステムによって未使用の時でも全ての動作形態でこの発振器を強制します。スタンバイ休止動作形態に於いて、これは 発振器始動時間を待つことなく直ちに起き上がることを保証するのに使うことができます。

周辺機能によって要求されない時は発振器出力が全く提供されません。

要求後にクロック開閉部を開くのに4発振器周期かかりますが、このビットが設定(1)されると、発振器アナログ始動時間が除去されます。

11.5.6. OSC20MCALIBA - 16/20MHz発振器校正A (16/20MHz Oscillator Calibration A)

- 名称: OSC20MCALIBA
- **変位** : +\$11
- リセット: FUSE.OSCCFG内のFREQSELヒューズに基づきます。
- **特質**:構成設定変更保護

ビット	7	6	5	4	3	2	1	0	
			CAL20M6~0						
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	Х	Х	Х	Х	Х	х	Х	

• ビット5~0 - CAL20M6~0: 校正値 (Calibration)

これらのビットは微調整のために周波数を現在の中心周波数近辺に変更します。

リセット後に発振器構成設定(FUSE.OSCCFG)ヒューズの周波数選択(FREQSEL)ビットに基づいて工場校正値が設定されます。

11.5.7. OSC20MCALIBB - 16/20MHz発振器校正B (16/20MHz Oscillator Calibration B)

- 名称: OSC20MCALIBB
- **変位** : +\$12
- リセット: FUSE.OSCCFGヒューズに基づきます。
- **特質**:構成設定変更保護

ヒット	7	6	5	4	3	2	1	0
	LOCK					TEMPCA	L20M3~0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	Х	0	0	0	0	0	0	0

• ビット7 - LOCK : ヒュース による発振器校正施錠 (Oscillator Calibration Locked by Fuse)

このビットが設定(1)されると、校正A(CLKCTRL.OSC20MCALIBA)と校正B(CLKCTRL.OSC20MCALIBB)のレジスタの校正設定は変更 することができません。

リセット値は発振器構成設定(FUSE.OSCCFG)ヒューズの発振器施錠(OSCLOCK)ビットから取得/設定されます。

● ビット3~0 - TEMPCAL20M3~0:発振器温度係数校正 (Oscillator Temperrature Coefficient Calibration)

これらのビットは温度補償の傾斜を調整します。

リセット後に発振器構成設定(FUSE.OSCCFG)ヒューズの周波数選択(FREQSEL)ビットに基づいて工場校正値が設定されます。

11.5.8. OSC32KCTRLA - 32.768kHz発振器制御A (32.768kHz Oscillator Control A)

- 名称: OSC32KCTRLA
- **変位** : +\$18
- リセット : \$00
- 特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
							RUNSTDBY	
アクセス種別	R	R	R	R	R	R	R/W	R
リセット値	0	0	0	0	0	0	0	0

• ビット1 - RUNSTDBY: スタンバイ時走行 (Run in Standby)

このビットは例えシステムによって未使用の時でも全ての動作形態でこの発振器を強制します。スタンハイ休止動作形態に於いて、これは発振器始動時間を待つことなく直ちに起き上がることを保証するのに使うことができます。

周辺機能によって要求されない時は発振器出力が全く提供されません。

要求後にクロック開閉部を開くのに4発振器周期かかりますが、このビットが設定(1)されると、発振器アナログ始動時間が除去されます。

11.5.9. XOSC32KCTRLA - 32.768kHzクリスタル用発振器制御A (32.768kHz Crystal Oscillator Control A)

名称:XOSC32KCTRLA

変位:+\$1C

リセット : \$00

特質:構成設定変更保護

供給元選択(SEL)とクリスタル始動時間(CSUT)のビットは許可(ENABLE)ビットが設定(1)される、または主クロック状態(CLKCTRL.MCLKST ATUS)レジスタの32.768kHzクリスタル用発振器状態安定(XOSC32KS)ビットが'1'である限り、変更することができません。

設定を安全に変更するには、ENABLEビットに'0'を書き、新設定でXOSC32Kを許可する前に、XOSC32KSが'0'になるまで待ってく ださい。

ビット	7	6	5	4	3	2	1	0
			CSU	T1,0		SEL	RUNSTDBY	ENABLE
アクセス種別	R	R	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット5,4 - CSUT1,0 : クリスタル始動時間 (Crystal Start-Up Time)

これらのビットは32.768kHzクリスタル用発振器(XOSC32K)に対する始動時間を選びます。この発振器が許可される(ENABLE=1の)時に 書き込み保護にされます。

供給元選択(SEL)=1の場合、始動時間は適用されません。

値	0 0	01	1 0	11
名称	1K	16K	32K	64K
説明	1K周期	16K周期	32K周期	64K周期

● ビット2 - SEL : 供給元選択 (Source Select)

このビットは外部供給元形式を選びます。この発振器が許可される(ENABLE=1の)時に書き込み保護にされます。

值	0	1
説明	外部クリスタル	TOSC1ピンでの外部クロック

• ビット1 - RUNSTDBY : スタンバイ時走行 (Run in Standby)

このビットは例えENABLEビットが設定(1)されている場合にシステムによって未使用の時でも、全ての動作形態でこの発振器を強制します。スタンバイ休止動作形態に於いてこれは発振器始動時間を待つことなく直ちに起き上がることを保証するのに使うことができます。 このビットが¹0¹の時に、クリスタル用発振器はENABLEビットが設定(1)されて、要求された時にだけ走行します。

1つ以上の周辺機能によって要求されない限り、XOSC32Kの出力は他の周辺機能に全く送られません。

RUNSTDBYビットが設定(1)されると、この発振器出力を受け取るまでに、初期クリスタル始動時間が既に完了されていれば、要求した後で2から3のクリスタル用発振器周期の遅延だけがあります。

RUNSTDBYビットに従い、この発振器はデバイスが活動、アイトルまたはスタンバイの休止動作形態、または要求された時にだけ許可される場合、全ての時間で活性(ON)にされます。

このビットはこの発振器の意図せぬ許可も防ぐためにI/O保護されます。

ビット0 - ENABLE : 許可 (Enable)

このビットが'1'を書かれると、TOSC1とTOSC2に対する各々の入力ピンの構成設定が無効にされます。また、供給元選択(SEL)とクリス タル始動時間(CSUT)のビットは読み込み専用になります。

このビットはこの発振器のどの意図せぬ許可も防ぐためにI/O保護されます。

12. SLPCTRL - 休止制御器

12.1. 特徴

- ・消費電力と機能を調整するための電力管理
- ・3つの休止動作形態
 - アイドル
 - スタンバイ
 - パワータ゛ウン
- ・周辺機能をONまたはOFFとして構成設定できる、構成設定可能なスタンバイ動作

12.2. 概要

休止動作は節電のためにデバイス内の周辺機能とクロック領域を停止するのに使われます。休止制御器(SLPCTRL)は活動動作と休止 動作間の移行を制御して処理します。


ソフトウェアが実行される1つの活動動作と3つの休止動作で利用可能な合計4つの動作形態があります。利用可能な休止動作形態はア イドル、スタンバイ、パワーダウンです。

全ての休止動作は活動動作から移行することができます。活動動作ではCPUが応用コードを実行しています。デバイスが休止動作形態へ移行すると、プログラム実行が停止されます。応用コードはどの休止動作に移行するかとその時を決めます。

休止からデバイスを起き上がらせるのに割り込みが使われます。利用可能な割り込み起動元は構成設定された休止動作形態に依存 します。割り込みが起こると、デバイスが起き上がり、SLEEP命令の後の最初の命令から通常のプログラム実行を続ける前に、割り込み処 理ルーチンを実行します。どのリセットもデバイスを休止動作形態の外へ連れ出します。

レジスタファイル、SRAM、レジスタの内容は休止の間、保持されます。休止中にリセットが起きた場合、デバイスはリセットして開始し、リセット ベクタから実行します。

12.2.1. 構成図



12.3. 機能的な説明

12.3.1. 初期化

デバイスを休止動作形態に置くには以下のこれらの手順に従ってください。

1. 休止からデバイスを起き上がらせることができる割り込みを構成設定して許可してください。全体割り込みも許可してください。

▲警告 休止へ行く時に許可された割り込みが全くない場合、デバイスは再び起き上がることができません。リセットだけがデバイス に動作の継続を許します。

2. 制御A(SLPCTRL.CTRLA)レジネタの休止動作形態(SMODE)ビット領域と休止許可(SEN)ビットを書くことによって、移行する休止動作を選んで休止制御器を許可してください。

デバイスを休止にするにはSLEEP命令が実行されなければなりません。

12.3.2. 動作

12.3.2.1. 休止動作

消費電力を減らすために3つの異なる休止動作形態を許可することができます。

- **71ドル** CPUはコード実行を停止し、消費電力減少になります。 全ての周辺機能が動いて全ての割り込み元はデバイスを起こすことができます。
- スタンバイ スタンバイ休止動作での走行が許可されていない何れの周辺機能やクロックを除き、全ての高周波数クロックが停止されます。これは対応するスタンハイ時走行(RUNSTDBY)ビットに'1'を書くことによって許可されます。消費電力は許可される機能に依存します。

一部の割り込み元がデバイスを起こすことができます(注)。

パワーダウン 全ての高周波数クロックが停止され、アイドル休止動作よりも低い消費電力になります。 一部の周辺機能が動いていて、一部の割り込み元がデバイスを起こすことができます(注)。

注: 更なる情報については以下の休止動作活動表を参照してください。

起き上がり時間が各種休止動作によってどう影響を及ぼされるかについては「起き上がり時間」項を参照してください。

表12-1. 周辺機能に対する休止動作活動概要

クロック	周辺機能	休止動作で活動			
9499	月边饭能	アイト・ル	スタンバイ	パワータ゛ウン	
CLK_CPU	CPU	×	×	×	
CLK_RTC	RTC	0	〇 (<mark>注1,2</mark>)	〇 (注2)	
CLK_WDT	WDT	0	0	0	
CLK_BOD (注3)	BOD	0	0	0	
(注4)	CCL	0	〇 (注1)	×	
	ADCn, TCAn, TCBn	0	〇 (注1)	×	
CLK_PER	他の全ての周辺機能	0	×	×	

注1:活動状態に入るには対応する周辺機能のスタンバイ時走行(RUNSTDBY)ビットを設定(1)してください。

注2: 活動状態に入るにはRTC機能だけ、RUNSTDBYビットの設定(1)が必要とされます。 パワーダウン休止動作ではPIT機能だけが利用可能です。

<u>注3</u>:採取動作のみ。

注4: クロック領域はCCL用に選ばれたクロック元に依存します。

表12-2. クロック元に対する休止動作活動概要

クロック元	休止動作で活動				
ッロッシンL	アイト・ル	スタンバイ	パワータ゛ウン		
主クロック元	0	〇 (<mark>注</mark> 1)	×		
RTCクロック元	0	〇 (<mark>注1,2</mark>)	〇 (注2)		
WDT発振器、BOD発振器(注3)	0	0	0		
CCLクロック元	0	〇 (注1)	×		

注1:活動状態に入るには対応する周辺機能のスタンバイ時走行(RUNSTDBY)ビットを設定(1)してください。

注2: 活動状態に入るにはRTC機能だけ、RUNSTDBYビットの設定(1)が必要とされます。 パワーダウン休止動作ではPIT機能だけが利用可能です。

<u>注3</u>:採取動作のみ。

表12-3.休止動作起こし元

起こし元	休止動作で活動				
起こした	アイトル	スタンバイ	パワーダウン		
PORTピン割り込み	0	0	〇 (注1)		
TWIアドレス一致割り込み、BOD VLM割り込み	0	0	0		
CCL割り込み	0	〇 (<mark>注2,3</mark>)	〇 (<mark>注3</mark>)		
RTC割り込み	0	〇 (<mark>注2,4</mark>)	〇 (<mark>注4</mark>)		
USART割り込み	〇 (注5)	〇 (<mark>注6</mark>)	×		
TCAn割り込み、TCBn割り込み、ADCn割り込み、ACn比較割り込み	0	〇 (<mark>注2</mark>)	×		
他の全ての割り込み	0	×	×		

注1:入出力ピンは「PORT」章の「非同期感知ピン特性」に従って構成設定されなければなりません。

注2:活動状態に入るために対応する周辺機能のスタンバイ時走行(RUNSTDBY)ビットを設定(1)してください。

注3: CCLはLUTnを通す経路が非同期(LUTn制御A(LUTnCTRLA)レジスタで濾波器選択(FILTSEL)='00'且つ端検出(EDGEDE T)='0')の場合にだけデバイスを起き上がらせることができます。

注4: スタンハイ休止動作では活動状態に入るためにRTC機能だけがRUNSTDBYビットの設定(1)を必要とされます。 パワーダウン休止 動作ではPIT機能だけが利用可能です。

注5: フレーム開始割り込みはスタンバイ休止動作でだけ利用可能です。

注6: スタンバイ動作ではフレーム開始割り込みだけがUSARTからの起き上がりを起動します。

12.3.2.2. 起き上がり時間

このデバイスに対する標準起き上がり時間は6主クロック周期(CLK_PER)と加えて主クロック元が始動するのにかかる時間、、それと調整器がOFFに切り替えられていた場合、調整器が開始するのにかかる時間です。

- ・アイドル動作では追加の起き上がり時間をなくすために主クロック元が走行を保ちます。
- ・スタンバイ動作では主クロックが走行するかもしれず、故に周辺機能構成設定に依存します。
- ・ パワーダウン動作では内部32.768kHz低電力発振器と実時間計数器(RTC)クロック元だけが動くかもしれません。これらは低電圧検出器(BOD)、ウオッチドックゲタイマ(WDT)または周期的割り込み計時器(PIT)によって使われます。他の全てのクロック元はOFFです。

各種クロック元に対する始動時間は「CLKCTRL - クロック制御器」章で記述されます。 標準起き上がり時間に加えて、コードを実行するのに先立ってBODが準備を整えるまでデ パイスを待たせることが可能です。これはBOD構成設定(FUSE.BODCFG)ヒューズの活動とア イドルでのBOD動作形態(ACTIVE)ビットに'11'を書くことによって行われます。標準起き上 がり時間の前にBODが準備を整える場合、最終的な起き上がり時間は同じです。BODが 標準起き上がり時間よりも長くかかる場合、起き上がり時間はBODが準備を整えるまで延 長されます。これはいつコードが実行されようとも正しい供給電圧を保証します。

表12-4.休止動作と始動時間						
休止動作	始動時間					
アイト・ル	6 CLK					
スタンバイ	6 CLK + OSC始動時間					
パワーダウン	6 CLK + OSC始動時間					

12.3.3. デバッグ操作

走行時のデバッグ間、この周辺機能は標準動作を続けます。SLPCTRLはデバッグ操作の中断によってのみ影響を及ぼされます。中断 が起きた時にSLPCTRLが休止動作形態の場合、例え保留割り込み要求が全くなくても、デバイスは起き上がってSLPCTRLは活動動 作になります。

周辺機能が割り込みまたは同様のものを通してCPUによる定期的な助けを必要とするように構成設定された場合、停止したデバッグの間に不適切な動作やデータ損失の可能性があります。

12.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0						SMOI	DE1,0	SEN

12.5. レジスタ説明

12.5.1. CTRLA - 制御A (Control A)

名称	:	CTRLA
赤凸		L & O O

変位 : +\$00 リセット : \$00

特質:-

	ヒット	7	6	5	4	3	2	1	0
							SMOI	DE1,0	SEN
T!	クセス種別	R	R	R	R	R	R/W	R/W	R/W
ļ	リセット値	0	0	0	0	0	0	0	0

● ビット2,1 - SMODE1,0 : 休止動作形態 (Sleep Mode)

これらのビット書き込みは休止許可(SEN)ビットが'1'を書かれ、SLEEP命令が実行される時に移行される休止動作形態を選びます。

值	0 0	01	1 0	11
名称	IDLE	STANDBY	PDOWN	-
説明	アイドル休止動作許可	スタンハブイ休止動作許可	パワーダウン休止動作許可	(予約)

● ビット0 - SEN : 休止許可 (Sleep Enable)

選択された休止動作にMCUを移行するためにSLEEP命令が実行される前に、このビットは'1'を書かれなけばなりません。

13. RSTCTRL - リセット制御器


13.1. 特徴

- ・デバイスをリセット後の初期状態に復帰
- ・直前のリセット元を識別
- ・ 電源リセット元:
 - 電源ONリセット(POR)
 - 低電圧検出器(BOD) リセット
- ・使用者リセット元
 - 外部リセット(RESET)
 - ウォッチット ック タイマ(WDT) リセット
 - ソフトウェア リセット(SWRST)
 - 統一プログラム/デバッグ インターフェース(UPDI) リセット

13.2. 概要

リセット制御器(RSTCTRL)はデバイスのリセットを管理します。これはデバイスにリセットを発行し、デバイスをその初期状態に設定し、そしてソフト ウェアによる識別をリセット元に許します。

13.2.1. 構成図



13.2.2. 信号説明

信号	形式	説明
RESET	デジタル入力	外部リセット(Low活性)

13.3. 機能的な説明

13.3.1. 初期化

RSTCTRLは常に許可されますが、リセット元のいくつかはそれらがリセットを要求し得る前に(ヒュース`またはソフトウェアのどちらかによって)許可されなければなりません。

ヒュース、または識票列から自動的に設定されるデバイスのレシ、スタが更新されます。どの供給元からのリセット後も、プログラム カクンタは\$0000 に設定されます。

13.3.2. 動作

13.3.2.1. リセット元

どれかのリセット後、リセットを起こした供給元はリセット フラグ(RSTCTRL.RSTFR)レジスタで見つかります。ソフトウェア応用でこのレジスタを読むことによって直前のリセット元を識別することができます。

供給元に基づいて次のように2つのリセット形式があります。

・電源リセット元:

- ・使用者リセット元:
- 電源ONリセット (POR) - 低電圧検出器 (BOD) リセット
- 外部リセット (RESET)
- ウォッチト ゙ック゛ タイマ (WDT) リセット
- ソフトウェア リセット (SWRST)
- 統一プログラム/デ゙バッグ インターフェース (UPDI) リセット


13.3.2.1.1. 電源ONリセット (POR)


電源ONJセット(POR)は論理回路とメモリの安全な始動を保証 することが狙いです。チップ上の検出回路が常に許可され、 これを生成します。PORはVDDが上昇する時に活性にさ れ、VDDがPOR閾値電圧(VPOR+)未満である限り活性リセット を与えます。このリセットは始動してリセット初期化手順が終了さ れるまで持続されます。ヒュース、が始動時間(SUT)を決めま す。VDDが検出基準(VPOR-)未満に落ちる時にリセットは遅延 もなしに再び活性にされます。

13.3.2.1.2. 低電圧検出器 (BOD) リセット

低電圧検出器(BOD)回路はそれを一定の起動基準と比較 することによって動作中にVDD水準を監視します。BODに 対する起動基準はヒューズによって選ぶことができます。BOD が応用で使われない場合、内部リセットとチップ消去の間の安 全な動作を保証するため、最小基準を強制されます。

図13-2. MCU始動 (VDDに接続された RESET)






13.3.2.1.3. 外部リセット


外部リセットはヒューズによって許可されます。システム構成設定0 (FUSE.SYSCFG0)ヒューズのリセット ピン構成設定(RSTPINCFG) ビット領域をご覧ください。

許可されると、外部リセットはRESETピンがLowである限り、リセットを要求します。デバイスはRESETが再びHighになるまでリセットに留まります。UPDIとBOD構成設定を除き、外部リセットで全ての論理回路がリセットされます。リセットが解放された後に全てのヒューズが再設定されます。

13.3.2.1.4. ウォッチト ゙ック゛タイマ(WDT) リセット

ウォッチトック タイマ(WDT)はプログラムの動作を監視するシステム機能です。ソフトウェアが設定された制限時間期間に従ってWDT を処理しなければ、ウォッチトック リセットが発行されます。「WD T - ウォッチトック タイマ」章でより多くの詳細を見つけてください。






13.3.2.1.5. Y7トウェア リセット

ソフトウェア リセットはソフトウェアからシステム リセットを発行することを可能にします。ソフトウェア リセット レジスタ(RSTCTRL.SWRR)のソフトウェア リセット許可(SWRST)ビットへの'1'書き込みがリセットを生成します。

ビットが書かれた後にリセットが直ちに起こり、リセット手順が完了 されるまでデバイスはリセットを保ちます。



13.3.2.1.6. 統一プログラム/デバッグ インターフェース (UPDI) リセット

統一プログラム/デバックブインターフェース(UPDI)は外部的なプログラミングとデバックブを行う間にデバイスをリセットするのに使われる独立したリセット 元を含みます。このリセット元は外部のデバッカブと書き込み器からだけアクセス可能です。「UPDI - 統一プログラム/デバックブインターフェース」章 でより多くの詳細を見つけてください。

13.3.2.1.7. リセットによって影響を及ぼされる領域

以下の論理回路領域が様々なリセットによって影響を及ぼされます。

表13-1. 様々なリセットによって影響を及ぼされる論理回路領域

リセット形式	POR	BOD	ソフトウェア リセット	外部リセット	WDTリセット	UPDIリセット
ヒュース・再設定	0	0	0	0	0	0
UPDIのリセット	0	0	×	×	×	×
他の揮発性論理回路のリセット	0	0	0	0	0	0

13.3.2.2. リセット時間

リセット時間は2つの部分に分けることができます。

最初の部分はリセット元のどれかが活性の時です。この部分はリセット元の入力に依存します。外部リセットはRESETビンがLowである限り活性です。電源ONリセット(POR)と低電圧リセット(BOD)は供給電圧がリセット元閾値未満の時に活性です。

2つ目の部分は全てのリセット元が解放される時で、デバイスの内部リセット初期化が行われます。電源リセット元がリセットを引き起こした場合、この時間はシステム構成設定1(FUSE.SYSCFG1)ヒューズの始動時間(SUT)ビット領域設定によって与えられる始動時間で増されます。内部リセット初期化時間は巡回冗長検査メモリ走査(CRCSCAN)が始動で動くように構成設定される場合にも増やされます。この構成設定はシステム構成設定0(FUSE.SYSCFG0)ヒューズのCRC元(CRCSRC)ビット領域で変更することができます。

13.3.3. 休止形態動作

RSTCTRLは活動動作と全ての休止動作で動作します。

13.3.4. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレジスタがCCP下です。

表13-2. RSTCTRL - 構成設定変更保護下のレジスタ				
レジスタージンジンジンジンジンジンジンジンジンジンジンジンジンジンジンジンジンジンジン				
RSTCTRL.SWRR	IOREG			

13.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	RSTFR	7~0			UPDIRF	SWRF	WDRF	EXTRF	BORF	PORF
+\$01	SWRR	7~0								SWRE

13.5. レジスタ説明

13.5.1. RSTFR - リセット フラク レジ スタ (Reset Flag Register)

名称:RSTFR

変位 : +\$00

リセット : '00xx xxxx'

特質:-

全てのフラグはそれらへ'1'を書くことによって解除(0)されます。それらは電源ONリセット フラグ(PORF)を除き、電源ONリセット(POR)によっても解除(0)されます。

ビット	7	6	5	4	3	2	1	0
			UPDIRF	SWRF	WDRF	EXTRF	BORF	PORF
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	Х	Х	Х	Х	Х	Х

ビット5 - UPDIRF: UPDIリセット 7ラグ (UPDI Reset Flag)
 このビットはUPDIリセットが起きた場合に設定(1)されます。

● ビット4 - SWRF : ソフトウェア リセット フラグ (Software Reset Flag) このビットはソフトウェア リセットが起きた場合に設定(1)されます。

● ビット3 - WDRF : ウォッチトック リセット フラク (Watchdog Reset Flag) このビットはウォッチトック リセットが起きた場合に設定(1)されます。

ビット2 - EXTRF:外部リセット フラク (External Reset Flag)
 このビットは外部リセットが起きた場合に設定(1)されます。

ビット1 - BORF: 低電圧検出リセット 7ラグ (Brownout Reset Flag)
 このビットは低電圧検出リセットが起きた場合に設定(1)されます。

● ビット0 - PORF : 電源ONリセット フラク (Power-On Reset Flag)

このビットはPORリセットが起きた場合に設定(1)されます。

POR後、POR7ラグだけが設定(1)され、他の全ての7ラグは解除(0)されます。POR後に完全なシステム起動が走行する前に他の7ラグは全く設定(1)され得ません。

13.5.2. SWRR - ソフトウェア リセット レジスタ (Software Reset Register)

名称 : SWRR

変位:+\$01

リセット: \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
								SWRE
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - SWRE : ソフトウェア リセット許可 (Software Reset Enable)

このビットが'1'を書かかれると、ソフトウェア リセットが起こります。 このビットは常に'0'として読みます。

14. CPUINT - CPU割り込み制御器

14.1. 特徴

- ・短くて予測可能な割り込み応答時間
- ・ 各割り込みに対する独立した構成設定とベクタ アドレス
- ・段位とベクタ アドレスによる割り込み優先順位付け
- ・2つの割り込み優先段位:0(標準)と1(高)
 -割り込み要求の1つを優先段位1割り込みとして割り当て可能
 -優先段位0割り込みに対する任意選択のラウンドロビン優先機構
- ・重要な機能用の遮蔽不可割り込み(NMI:Non-Maskable Interrupt)
- ・応用領域またはブート ローダ領域に任意選択で配置される割り込みベクタ
- ・選択可能な簡潔ベクタ表(CVT)

14.2. 概要

割り込み要求は周辺機能内側の状態変化を合図し、プログラム実行を変えるのに使うことができます。周辺機能は1つ以上の割り込み を持ちます。全てが個別に許可されて構成設定されます。

割り込みが許可されて構成設定されると、割り込み条件が発生する時に割り込み要求を生成します。

CPU割り込み制御器(CPUINT)は割り込み要求を優先順位付けして処理します。割り込みが許可されて割り込み条件が起こると、CP UINTはその割り込み要求を受け取ります。その割り込みの優先段位と何れかの進行中の割り込みの優先段位に基づいて、割り込み 要求は応答されるか、またはそれが優先権を持つまで保留を保たれるかのどちらかです。割り込み処理部から戻った後、プログラム実 行は割り込みが起きた前の場所から続け、どの保留割り込みも1命令実行後に扱われます。

CPUINTは重要な機能に対するNMI、1つの選択可能な高優先権割り込み、標準優先権割り込みに対する任意選択のラウンドロビン計 画機構を提供します。ラウンドロビン計画は一定時間内で全ての割り込みを処理することを保証します。

14.2.1. 構成図

図14-1. CPUINT構成図			
周辺機能1 割り込み要求	→ 優先権	割り込み制御器	CPU "RETI"
<u>}</u>	復号器 ~ STATUS	•	CPU割り込み応答 CPU割り込み要求 CPU
周辺機能2 割り込み要求	LVL0PRI LVL1VEC	全体割り込み許可 CPU.SREG	起き上がり 休止 制御器
,]	

14.3. 機能的な説明

14.3.1. 初期化

以下の順で割り込みを初期化してください。

- 1. 任意選択: 制御A(CPUINT.CTRLA)レジスタの割り込みヘウタ選択(IVSEL)ビットを使って望む割り込みヘウタの位置を構成設定してください。
- 2. 任意選択: CPUINT.CTRLAレジスタの簡潔ベクタ表(CVT)ビットに'1'を書くことによって簡潔ベクタ表を許可してください。
- 3. 任意選択: CPUINT.CTRLAレジスタのラウント[゛]ロビン優先権許可(LVL0RR)ビットに'1'を書くことによってラウント[゛]ロビンによるヘ[゛]クタの優先 順位付けを許可してください。
- 4. 任意選択: 段位1優先権保持割り込みベクタ(CPUINT.LVL1VEC)レジスタでの割り込みベクタに割り込みベクタ番号を書くことによって 優先段位1のベクタを選んでください。
- 5. 任意選択:割り込み優先段位0(LVL0PRI)レジスタを構成設定することによってLVL0割り込みの優先順位を変更してください。
- 6. 各周辺機能内で割り込み条件を構成設定し、周辺機能の割り込みを許可してください。
- 7. CPUステータス レジスタ(CPU.SREG)の全体割り込み許可(I)ビットに'1'を書くことによって全体的に割り込みを許可してください。

14.3.2. 動作

14.3.2.1. 許可、禁止とりセット

割り込みの全体許可はCPUステータス レジスタ(CPU.SREG)の全体割り込み許可(I)ビットに'1'を書くことによって行われます。割り込みを 全体的に禁止するには、CPU.SREGのIビットに'0'を書いてください。

望む割り込み線は周辺機能の割り込み制御([周辺機能名].INTCTRL)レジスタに書くことによって各々の周辺機能でも許可されなければなりません。

割り込み要求フラグは割り込みが実行された後で自動的に解除(0)されません。各々の割り込み要求フラグ(INTFLAGS)レジスタ記述が特定のフラグをどう解除(0)するかの情報を提供します。

14.3.2.2. 割り込み 、 クタ位置

望む割り込みベクタの位置は制御A(CPUINT.CTRLA)レジスタの割り込みベクタ選択(IVSEL)ビットに依存します。可能な位置については CPUIN T.CTRLAのIVSEL記述を参照してください。


プログラムが決して割り込み元を許可しなければ、割り込みヘックタは使われず、それらの場所に通常のプログラムコートを置くことができます。

14.3.2.3. 割り込み応答時間


最小割り込み応答時間は右表で表されます。

表14-1. 最小割り込み応答時間								
進行処理内容	フラッシュ メモリ量≦8Kバイト							
進行中の命令終了	1周期	1周期						
PCをスタックに格納	2周期	2周期						
割り込み処理部へ飛ぶ	3周期 (JMP)	2周期(RJMP)						


スタックにプログラム カウンタが押し込まれた後、割り込み用のプログラム ベクタが実行されます。以下の図をご覧ください。



複数周期命令の実行中に割り込みが起きる場合、次図で示されるように、割り込みが処理される前にこの命令が完了されます。



デバイスが休止動作形態の時に割り込みが起こる場合、次図で示されるように、割り込み実行応答時間は5クロック周期増やされます。 また、応答時間は選んだ休止動作からの始動時間によっても増やされます。



プログラム カウンタの大きさに依存して、割り込み処理ルーチンからの復帰は4~5クロック周期かかります。これらのクロック周期の間、プログラムカウンタがスタックから取り出され、スタック ポインタが増やされます。

注:8Kバイト以下のフラッシュメモリを持つデバイスはJMPの代わりにRJMPを使い、2クロック周期だけかかります。

14.3.2.4. 割り込み優先権

全ての割り込みベクタは次表で示されるように、3つの可能な優先段位の1つに割り当てられます。高優先元からの割り込み要求は標準優先元からのどの進行中の割り込み処理部にも割り込みます。高優先割り込み処理部から戻ると、標準優先割り込み処理部の実行が再開します。

表14-2.割り込み優先段位

優先権	段位	供給元			
最高	遮蔽不可割り込み (NMI)	デバイス依存で静的割り当て			
\sim	段位1(高優先権)	1つのベクタが段位1として任意選択で使用者選択可能			
最低	段位0(標準優先権)	残りの割り込みべかタ			

14.3.2.4.1. NMI - 遮蔽不可割り込み

NMIはCPUステータスレジスタ(CPU.SREG)の全体割り込み許可(I)ビット設定に関わらず実行されます。NMIは決してIビットを変えません。 他の割り込みがNMI処理部に割り込むことはできません。複数のNMIが同時に要求された場合、優先権は最下位アトレスが最高優先 権を持つ割り込みベクタアトレスに従った静的優先権です。

どの割り込みが遮蔽不可かはデバイス依存で、構成設定の対象ではありません。遮蔽不可割り込みはそれらが使われ得る前に許可されなければなりません。利用可能なNMI元についてはデバイスの割り込みベクタ配置表を参照してください。

14.3.2.4.2. 高優先割り込み

優先段位1保持割り込み、^クタ(CPUINT.LVL1VEC)レジスタに割り込み、^クタ番号を書くことによって1つの割り込み要求を段位1(高優先)に割り当てることが可能です。この割り込み要求は他の(標準優先)割り込み要求よりも高い優先権を持ちます。優先段位1割り込みは段位0割り込み処理部に割り込みます。

14.3.2.4.3. 標準優先割り込み


NMI以外の全ての割り込み、「クタは既定で優先段位0(標準)に割り当てられます。これらの、「クタの1つを高優先、「クタとして割り当てることによってこれを覆すかもしれません。デバイスは多くの標準優先、「クタを持ち、それらのいくつかが同時に保留中かもしれません。どの保留中標準優先割り込みを先に処理するかを選ぶために静的とラウント「ロビンの異なる2つの計画機構が利用可能です。

IVECは「周辺機能と基本構造」章で一覧にされるような割り込み、¹クタ割り当てです。以下の項は計画機構を説明するのにIVECを使います。IVEC0はリセット、¹クタ、IVEC1はNMIへ¹クタ、以下同様です。n+1要素を持つ、¹クタ表では最高、¹クタ番号を持つ、¹クタがIVECnと示されます。リセット、遮蔽不可割り込み、それと高段位割り込みはIVEC割り当てに含まれますが、常に標準優先割り込みを超えて優先されます。

14.3.2.4.3.1. 静的計画

いくつかの段位0割り込み要求が同時に保留中の場合、最高優先権を持つ1つが 先行する実行のために計画されます。右図は最低アドレスを持つ割り込みへクタが最 高優先権を持つ既定構成設定を説明します。

図14-5. 既定静的計画



14.3.2.4.3.2. 変更した静的計画

既定優先権は割り込み優先段位の(CPUINT.LVL0PRI)レジスタにヘクタ番号を書くことによって変更することができます。右図で示されるように、次の割り込みヘクタがLVLの割り込み内で最高優先権を持ちます。

ここで、値YはY+1の割り込み、クタが最高優先権を持つようにCPUINT.LVL0PRIへ書かれています。この場合、優先権はもはや最低アドレスが最高優先権を持たないように丸め、常に最高優先権を持つRESETとNMIを含めないことに注意してください。

利用可能な割り込み要求とそれらの割り込みベクタ番号についてはデバイスの「割り 込みベクタ配置」を参照してください。

図14-6. CPUINT.LVL0PRI≠0時静的計画




14.3.2.4.3.3. ラウント・ロビン計画

静的計画は処理されることからいくつかの割り込み要求を妨げる かもしれません。これを避けるため、CPUINTは標準優先(LVL0) 割り込みに対してラウンドロビン計画を提供します。ラウンドロビン計画 ではCPUINT.LVL0PRIレジスタが最後に応答した割り込み、クタ番 号を格納します。このレジスタは最後に応答した割り込み、クタが 最低優先権を持ち、ハードウェアによって自動的に更新されます。 以下の図はIVEC Y応答後とIVEC Y+1応答後の優先順を説明し ます。

LVL0割り込み要求に対するラウントⁱロビン計画は制御A(CPUINT.C TRLA)レシⁱスタのラウントⁱロビン優先権許可(LVL0RR)ビットに'1'を書く ことによって許可されます。

図14-7. ラウント・ロビン計画



14.3.2.5. 簡潔ベクタ表

簡潔ベクタ表(CVT)は全ての段位0割り込みが同じベクタ番号を共用することによって簡潔なコード書きを許すための機能です。従って、 割り込みは同じ割り込み処理ルーチン(ISR)を共用します。これは割り込み処理部を減らし、それによって応用コードに使うことができるメモ リを開放します。

制御A(CPUINT.CTRLA)レジスタの簡潔ベクタ表(CVT)ビットに'1'を書くことによってCVTが許可されると、ベクタ表は以下のこれら3つの 割り込みベクタを含みます。

1. ベクタ アドレス1の遮蔽不可割り込み(NMI)

2. ベクタ アドレス2の優先段位1(LVL1)割り込み

3. ベクタアドレス3の全ての優先段位0(LVL0)割り込み

この機能は限定されたメモリを持つデバイスと少数の割り込み生成部を使う応用に最適です。

14.3.3. デバッグ操作

段位1割り込み使用時、段位1優先権を持つ割り込みの繰り返しで応用を立往生させるかもしれないため、割り込み処理ルーチンが正し く構成設定される事を確実にすることが重要です。

CPUINT状態(CPUINT.STATUS)レジスタを読むことにより、応用が正しいRETI(割り込み復帰)命令を実行されているか知ることが可能です。CPUINT.STATUSレジスタは割り込み処理部の最後でRETI命令が実行される時にCPUINTが正しい割り込み段位に戻ることを保証する状態情報を含みます。割り込みからの復帰はCPUINTを割り込みに入る前に持っていた状態に戻します。

14.3.4. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ或る鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、保護されたレジスタを無変化のままにします。 右のレジスタがCCP下です。 **表14-3 CPUINT - 構成設定変更**の

表14-3. CPUINT - 構成設定変更保護下のレジスタ						
レジスタ	鍵種別					
CPUINT.CTRLAのIVSELとCVT	IOREG					

14.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ	
+\$00	CTRLA	7~0		IVSEL	CVT					LVL0RR	
+\$01	STATUS	7~0	NMIEX						LVL1EX	LVL0EX	
+\$02	LVL0PRI	7~0		LVL0PRI7~0							
+\$03	LVL1VEC	7~0		LVL1VEC7~0							

14.5. レジスタ説明

14.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位:+\$00

リセット : \$00

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0
		IVSEL	CVT					LVL0RR
アクセス種別	R	R/W	R/W	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6 - IVSEL : 割り込みベクタ選択 (Interrupt Vector Select)

フラッシュ メモリ全体がブート領域として構成設定されると、このビットは無視されます。

値	0	1							
説明	望む割り込み~クタの位置はブート領域の直後(注)	望む割り込みベクタの位置はブート領域の先頭							
注: システム リセットはIVSELビット値に関わらず、プログラム カクンタを\$0000にリセットさせます。									

• ビット5 - CVT : 簡潔ベクタ表 (Compact Vector Table)

値	0	1
説明	簡潔ベクタ表機能禁止	簡潔ベクタ表機能許可

ビット0 - LVLORR : ラウント・ロビン優先権許可 (Round-Robin Priority Enable)

このビットは構成設定変更保護機構によって保護されません。

値	0	1
		優先段位0割り込み要求に対してラウンドロビン優先機 構が許可されます。

14.5.2. STATUS - 状態 (Status)

名称	: STATUS
変位	+ \$01

シロン: \$00 リセット: \$00

特質:一

ビット	7	6	5	4	3	2	1	0
	NMIEX						LVL1EX	LVL0EX
アクセス種別	R/W	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - NMIEX : 遮蔽不可割り込み実行中 (Non-Maskable Interrupt Executing)

このフラグは遮蔽不可割り込みが実行中の場合に設定(1)されます。このフラグは割り込み処理部から(RETIで)戻る時に解除(0)されます。

• ビット1 - LVL1EX : 段位1割り込み実行中 (Level 1 Interrupt Executing)

このフラグは優先段位割り込みが実行中の時か、またはその割り込み処理部がNMIによって割り込まれている時に設定(1)されます。このフラグは割り込み処理部から(RETIで)戻る時に解除(0)されます。

• ビット0 - LVL0EX : 段位0割り込み実行中 (Level 0 Interrupt Executing)

この7ラグは優先段位0割り込みが実行中の時か、またはその割り込み処理部が優先段位1割り込みかNMIによって割り込まれている時に設定(1)されます。この7ラグは割り込み処理部から(RETIで)戻る時に解除(0)されます。

14.5.3. LVLOPRI - 割り込み優先段位0 (Interrupt Priority Level 0)

名称 : LVL0PR 変位 : +\$02 リセット : \$00 特質 : -	Ι							
ビット	7	6	5	4	3	2	1	0
LVL0PRI7~0								
アクセス種別	R/W							
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - LVL0PRI7~0:割り込み優先段位0 (Interrupt Priority Level 0)

このレジスタはLVL0割り込みの優先権を変更するのに使われます。より多くの情報については「標準優先割り込み」項をご覧ください。

14.5.4. LVL1VEC - 優先段位1保持割り込みべりタ (Interrupt Vector with Priority Level 1)

変(リセ	称 :LVL1VF 位 :+\$03 小 :\$00 質 :-	EC							
	ビット	7	6	5	4	3	2	1	0
LVL1VEC7~0						EC7~0			
	アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - LVL1VEC7~0: 優先段位1保持割り込みベクタ (Interrupt Vector with Priority Level 1)

このビット領域は高められた優先段位1(LVL1)を持つ単一ベクタの番号を含みます。このビット領域が\$00の値を持つ場合、ベクタはLVL1 を持ちません。その結果として、LVL1割り込みは禁止されます。

15. EVSYS - 事象システム

15.1. 特徴

- ・周辺機能から周辺機能への直接的な合図のためのシステム
- ・周辺機能は周辺機能事象への直接的な生成、使用、反応が可能
- ・短くて予測可能な応答時間
- ・最大6つの平行事象チャネルを利用可能
- ・各チャネルは1つの事象生成部によって駆動され、複数の事象使用部を持つことが可能
- ・事象は殆どの周辺機能とソフトウェアによって送ることや受け取ることが可能
- ・事象システムは活動動作、アイドルとスタンバイの休止動作で動作

15.2. 概要


事象システム(EVSYS)は周辺機能から周辺機能への直接的な合図を許します。それはCPUを使うことなく、事象チャネルを通して或る周辺機能(事象生成部)での変化で別の周辺機能(事象使用部)での活動を起動することを許します。それは自律の周辺機能制御と相互作用、そして多数の周辺機能単位部での活動の同期タイシクがをも許す、周辺機能間の短くて予測可能な応答時間を提供するように設計されます。従って、EVSYS周辺機能はコアから独立した周辺機能(CIPs:Core Independent Peripherals)の実装を可能にします。 また、それはソフトウェアの複雑さ、大きさ、実行時間を減らすための強力な道具です。

事象生成部の状態の変化は事象として参照され、通常、周辺機能の割り込み条件の1つに対応します。事象は専用の事象経路網を 用いて他の周辺機能へ直接送ることができます。各チャネルの配線は事象生成と使用を含め、ソフトウェアで構成設定されます。

各チャネルでは1つの事象だけを配線することができます。複数の周辺機能が同じチャネルからの事象を使うことができます。


EVSYSはA/D変換器、アナログ比較器、入出力ポートピン、実時間計数器、タイマ/カウンタ、構成設定可能な注文論理回路のような周辺機能を直接的に接続することができます。事象はソフトウェアから生成することもできます。

15.2.1. 構成図



構成図は事象チャネルの動作を示します。入力でチャネルn生成部選択(EVSYS.CHANNELn)によって制御される多重器はどの事象元を 事象チャネルに配線するかを選びます。各事象チャネルは2つの副チャネル、1つの非同期副チャネルと1つの同期副チャネルを持ちます。同期使 用部は同期副チャネルを聴取し、非同期使用部は非同期副チャネルを聴取します。

非同期元からの事象信号は同期副チャネルに配線される前に事象システムによって同期化されます。同期使用部によって使われる非同期事象信号は同期部を通る伝搬を保証するために最低1周辺機能クロック周期間持続しなければなりません。同期部は事象発生時に依存してそのような事象を2~3クロック周期遅らせます。



15.2.2. 信号説明

信号	形式	説明
EVOUTx	デジタル出力	事象出力、入出力ポート毎に1出力

15.3. 機能的な説明

15.3.1. 初期化

事象を使うには、事象システム、生成する周辺機能とその事象を使う周辺機能が適切に構成設定されなければなりません。

- 1. 生成する周辺機能を適切に構成設定してください。例えば、生成する周辺機能が計時器の場合、望む事象が生成されるように 前置分周、比較レジスタなどを設定してください。
- 2. 事象使用部周辺機能を適切に構成設定してください。例えば、ADCが事象使用部の場合、ADCの前置分周器、分解能、変換時間などを設定し、事象の受け取りで開始するようにADC変換を構成設定してください。
- 3. 事象システムを望む供給元に構成設定してください。この例では計時器比較一致を望む事象チャネルへです。これは例えば、チャネル0 生成部選択(EVSYS.CHANNEL0)レジスタへ書くことによって達成されるチャネル0かもしれません。
- 4. 対応する使用部nチャネル多重器(EVSYS.USERn)レジスタへ書くことによってこのチャネルを聴取するようにADCを構成設定してください。

15.3.2. 動作

15.3.2.1. 事象使用部多重器構成設定

各事象使用部はどの事象チャネルを聴取するかを選ぶ1つの専用事象使用部多重器を持ちます。応用は対応する使用部nチャネル入力 選択(EVSYS.USERn)レジスタを書くことによってこれらの多重器を構成設定します。

15.3.2.2. 事象システム チャネル

ま15 1 H 出 さ ね た 声 色 の 性 州

事象チャネルは事象生成部の1つに接続することができます。

各事象チャネルの供給元は各々のチャネルn生成部選択(EVSYS.CHANNELn)レジスタを書くことによって構成設定されます。

15.3.2.3. 事象生成部

各事象チャネルは同時にどれか1つだけを選ぶことができるいくつかの可能な事象生成部を持ちます。チャネルに対する事象生成部は 各々のチャネルn生成部選択(EVSYS.CHANNELn)レジスタを書くことによって選ばれます。既定では、チャネルがどの事象生成部にも接続 されません。事象生成の詳細については対応する周辺機能の記述を参照してください。

生成される事象はデバイスの周辺機能クロック(CLK_PER)に対して同期または非同期のどちらかです。非同期事象は周辺機能クロックの 標準端外で生成することができ、システムが選ばれたクロック周波数よりも速く応答することを示唆します。非同期事象はクロックが動いてい ない時のデバイスが休止動作の間に生成することもできます。

生成されたどの事象も、パルス事象またはレベル事象のどちらかとして分類されます。両方の場合で、事象は下表に従う特性で同期または非同期のどちらかにすることができます。

衣10-1.2	LINGれに争家の	
事象型	同期/非同期	説明
パルス	同期	1クロック周期持続するCLK_PERから生成された事象
	非同期	1クロック周期持続するCLK_PER以外のクロックから生成された事象
	同期	複数クロック周期持続するCLK_PERから生成された事象
レヘブル	非同期	クロックなし(例えば、ピンまたは比較器)で生成された事象、または複数クロック周期持続するCLK_PER以外のクロックから生成された事象

信頼性があって予測可能な動作を保証するため、生成された事象と意図する事象使用部の両方の特性が考慮されなければなりません。

次表はこのデバイス系統に対して利用可能な事象生成部を示します。

表15-2. 事					
	成部名	説明	事象型	生成20ッ2領域	事象長
周辺機能	事象		ŦMI	工成7677模线	
UPDI	SYNCH	同期(SYNCH)文字	レヘッル	CLK_UPDI	CLK_UPDIに同期した UPDI受信入力でのSYNCH文字
	OVF	溢れ	パルス		1 CLK_RTC周期
	CMP	比較一致	~ ~ ~ ~		T CER_RTC向势
	PIT_DIV8192	8196前置分周したRTCクロック			8196前置分周したRTCクロックで与えられる
	PIT_DIV4096	4096前置分周したRTCクロック			4096前置分周したRTCクロックで与えられる
RTC	PIT_DIV2048	2048前置分周したRTCクロック		CLK_RTC	2048前置分周したRTCクロックで与えられる
KIC .	PIT_DIV1024	1024前置分周したRTCクロック	レヘル	CLK_KIC	1024前置分周したRTCクロックで与えられる
	PIT_DIV512	512前置分周したRTCクロック			512前置分周したRTCクロックで与えられる
	PIT_DIV256	256前置分周したRTCクロック			256前置分周したRTCクロックで与えられる
	PIT_DIV128	128前置分周したRTCクロック			128前置分周したRTCクロックで与えられる
	PIT_DIV64	64前置分周したRTCクロック			64前置分周したRTCクロックで与えられる
CCL	LUTn	LUT出力レヘル	レヘッル	非同期	CCL構成設定に依存
ACn	OUT	比較器出力レヘル		升间旁	AC出力レベルで与えられる
	RES	結果準備可			
ADCn	SAMP	採取(試料)準備可	パルス	CLK_PER	1 CLK_PER周期
	WCMP	窓比較一致			
PORTx	PINn	ビン レヘブル		非同期	ピンレベルで与えられる
USARTn	ХСК	USARTホーレート クロック	レヘッル	CLK_PER	最小2 CLK_PER周期
SPIn	SCK	SPI主装置クロック		CLK_FEK	取小Z CER_FEIC问列
	OVF_LUNF	標準動作: 溢れ 分割動作: 下位バイ計時器 下溢れ			
	HUNF	標準動作:利用不可 分割動作:上位バイ計時器 下溢れ			
TCAn	CMP0_LCMP0	標準動作:比較チャネル0一致 分割動作:下位バイト計時器 比較チャネル0一致	パルス	CLK_PER	1 CLK_PER周期
	CMP1_LCMP1	標準動作:比較チャネル1一致 分割動作:下位バイト計時器 比較チャネル1一致			
	CMP2_LCMP2	標準動作:比較チャネル2一致 分割動作:下位バイト計時器 比較チャネル2一致			
TCBn	CAPT	CAPTフラグ設定(1)			
	OVF	OVFフラグ設定(1)(溢れ)			

15.3.2.4. 事象使用部

聴取する事象チャネルは事象使用部を構成設定することによって選ばれます。事象使用部は周辺機能クロックに対して同期または非同 期のどちらかの事象信号を必要とするかもしれません。非同期事象使用部はクロックが動いていない時の休止動作で事象に応答する ことができます。このような事象は周辺機能クロックの標準端外で応答することができ、事象使用部がクロック周波数よりも速く応答するこ とを示唆します。各周辺機能の必要条件の詳細については対応する周辺機能の記述を参照してください。

殆どの事象使用部はやって来る事象信号に基づいて対応する周辺機能で活動を起動するための端またはレベルの検出を実装しま す。両方の場合で、やって来る事象が周辺機能クロック(CLK_PER)から生成されることを必要とする同期、またはそうでない非同期のど ちらかにすることができます。いくつかの非同期事象使用部は事象入力検出が適用されず、事象信号を直接使います。各種事象使 用部特性が次表で全般的に記述されます。

表15-3. 事象	象使用部の特性	
入力検出	同期/非同期	説明
端	同期	事象使用部は事象端で起動され、やって来る事象がCLK_PERから生成されることを必要とします。
少而	非同期	事象使用部は事象端で起動され、非同期検出または内部同期部を持ちます。
レヘッル	同期	事象使用部は事象レベルで起動され、やって来る事象がCLK_PERから生成されることを必要とします。
	非同期	事象使用部は事象レベルで起動され、非同期検出または内部同期部を持ちます。
検出なし	非同期	事象使用部は事象信号を直接使います。

下表はこのデバイス系統に対して利用可能な事象使用部を示します。

表15-4. 事象使用部

使用部名		説明	入力検出	
周辺機能入力		1	八刀使击	同期/非同期
CCL	LUTnx	LUT入力xまたはクロック信号	レヘッル	
ADCn	START	事象でのADC開始	端	非同期
EVSYS	EVOUTx	事象信号をピンへ転送	検出なし	
USARTn	IRDA	IrDA動作入力	レヘッル	
		正事象端で計数	端	
	CNTA	両事象端で計数	μm	
	UNIA	事象信号がHighの間計数		
TCAn		事象レベルが計数方向を制御 (Low時上昇、High時下降)	レヘッル	
TCAII		事象レベルが計数方向を制御(Low時上昇、High時下降)		
	CNTB	正事象端で計数器再始動	端	同期
	CNID	両事象端で計数器再始動	μm	问为
		事象信号がHighの間再始動	レヘッル	
		制限時間検査		
		事象で計数捕獲		
	CAPT	計数捕獲周波数測定		
TCBn	CAFI	計数捕獲パルス幅測定	端	
		計数捕獲周波数/パルス幅測定		
		単発		両方
	COUNT	事象で計数		同期

15.3.2.5. 同期化

事象は周辺機能クロックに対して同期または非同期のどちらかにすることができます。各事象システム チャネルは2つの副チャネル、1つの非同期副チャネルと1つの同期副チャネルを持ちます。

非同期副チャネルは生成部からの事象出力と同じです。事象生成部が周辺機能クロックに対して非同期な信号を生成する場合、非同期 副チャネル上の信号は非同期です。事象生成部が周辺機能クロックに対して同期する信号を生成する場合、非同期副チャネル上の信号も 同期になります。

事象生成部が周辺機能クロックに対して同期する信号を生成する場合、同期副チャネルは生成部からの事象出力と同じです。事象生成 部が周辺機能クロックに対して非同期な信号を生成する場合、この信号は同期副チャネルに配線される前に先立って同期化されます。 それが起きる時に依存して、同期化は2または3 クロック周期によって事象を遅らせます。事象システムは事象チャネルに対して非同期生成 部が選ばれる場合にこの同期化を自動的に実行します。

15.3.2.6. ソフトウェア事象

応用はソフトウェア事象を生成することができます。チャネルn上のソフトウェア事象はソフトウェア事象(EVSYS.SWEVENTx)レシ、スタのソフトウェア事象 チャネル選択(SWEVENTxn)ビットに、1、を書くことによって発行されます。ソフトウェア事象は事象システムチャネルでパルスとして現れ、1クロック周 期間、現在の事象システム値を反転します。

事象使用部は事象を生成する周辺機能によって引き起こされるそれらと違わないものとしてソフトウェア事象を見ます。

15.3.3. 休止形態動作

構成設定されると、事象システムは全ての休止動作形態で動作します。それが周辺機能クロックを必要とするため、ソフトウェア事象は1つの 例外を示します。

非同期事象使用部はスタンハイ休止動作でそれらのクロック走行なしで事象に応答することができます。同期事象使用部は事象に応答 できるよう、動いているそれらのクロックを必要とします。このような使用部はアイバル休止動作と、適切なレジスタでスタンハイ時走行(RUNST DBY)ビットを設定(1)することによってスタンハイ動作で動くように構成設定された場合のスタンハイ休止動作でだけ動きます。

非同期事象生成部はそれらのクロック走行なし、即ち、スタンハイ休止動作で事象を生成することができます。同期事象生成部は事象を 生成できるよう、動いているそれらのクロックを必要とします。このような生成部はアイトル休止動作と、適切なレジスタでスタンハイ時走行(RU NSTDBY)ビットを設定(1)することによってスタンハイ動作で動くように構成設定された場合のスタンハイ休止動作でだけ動きます。

15.3.4. デバッグ動作

この周辺機能はデバッグ動作へ移行することによって影響を及ぼされません。

15.4. レジスタ要約

変位	略称	Lット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	SWEVENTA	7~0		1	1	SWEVE	NTA7~0	1		
+\$01	又如									
+\$0F	予約									
+\$10	CHANNEL0	7~0		1	1	CHAN	NEL7~0	1	1	
+\$11	CHANNEL1	$7 \sim 0$		1	, ,	CHAN	NEL7~0		1	
+\$12	CHANNEL2	$7 \sim 0$		I	1	CHAN	NEL7~0	1	1	
+\$13	CHANNEL3	7~0		I	1	CHAN	NEL7~0	1	1	
+\$14	CHANNEL4	$7 \sim 0$		I	1	CHAN	NEL7~0	1	1	
+\$15	CHANNEL5	$7 \sim 0$		I	1	CHAN	NEL7~0	1	1	
+\$16	▼ \$44									
+\$1F	予約									
+\$20	USER0	7~0			l .	USEF	₹7~0	1	1	
\sim	\sim	\sim		1		~	+ ~	1	1	
+\$33	USER19	7~0		1	1	USEF	₹7~0	1	1	1

15.5. レジスタ説明

15.5.1. SWEVENTx - ソフトウェア事象 (Software Events)

名称 : SWEVENTA

変位 : +\$00

ሀセット : \$00

特質 :-

対応する事象チャネルでソフトウェア事象を生成するにはこのレジスタのビットに'1'を書いてください。EVSYS.SWEVENTAレジスタのビット7~0 は事象チャネル7~0(訳補:本デバイスは5~0)に対応します。利用可能な事象チャネルの番号が8~15(訳補:本デバイスはなし)の場合、それ らはビットnが事象チャネル8+nであるEVSYS.SWEVENTBレジスタで利用可能です。

利用可能な事象システムチャネル数については「周辺機能概要」項を参照してください。

ビット	7	6	5	4	3	2	1	0	
	SWEVENTx7~0								
アクセス種別	W	W	W	W	W	W	W	W	
リセット値	0	0	0	0	0	0	0	0	

• ビット7~0 - SWEVENTx7~0: ソフトウェア事象チャネル選択 (Software Event Channel Select)

このビット群のビットへの'1'書き込みは1周辺機能クロック周期間、事象チャネル上の信号を反転することによって対応する事象チャネルで単 一パルス事象を生成します。

15.5.2. CHANNELn - チャネルn生成部選択 (Channel n Generator Selection)

名称 : CHANNELn

変位:+\$10+n [n=0~5]

リセット : \$00

特質 :-

各チャネルは1つの事象生成部に接続することができます。全ての生成部が全てのチャネルに接続できる訳ではありません。どの生成部 供給元が各チャネルに配線することができ、この配線を達成するのにEVSYS.CHANNELnに書かれるべき生成部値を知るには下表を参 照してください。EVSYS.CHANNELnへの値\$00書き込みはそのチャネルをOFFにします。

利用可能な事象システムチャネル数については「周辺機能概要」項を参照してください。

ビット	7	6	5	4	3	2	1	0	
	CHANNEL7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

● ビット7~0 - CHANNEL7~0 : チャネル生成部選択 (Channel Generator Selection)

各ビット群構成設定に対応する指定生成部名は次表からの周辺機能と出力を「周辺機能」出力」のように結合することによって与えられます。

ATtiny424/426/427/824/826/827

生成部			— # 1 /		
値		称	同期/ 非同期	説明	チャネル可用性
븨	周辺機能	出力			
\$01	UPDI	SYNCH	同期	同期(SYNCH)文字検出の上昇端	
\$06		OVF		計数器溢れ	全チャネル
\$07		СМР		比較一致	
\$08		PIT_DIV8192		8192前置分周されたRTCクロック	
\$09		PIT_DIV4096		4096前置分周されたRTCクロック	—— 偶数チャネル専用
\$0A	RTC	PIT_DIV2048		2048前置分周されたRTCクロック	IIA 英人 / 1/1/ 子/1]
\$0B	KIC .	PIT_DIV1024		1024前置分周されたRTCクロック	
\$08		PIT_DIV512		512前置分周されたRTCクロック	
\$09		PIT_DIV256		256前置分周されたRTCクロック	
\$0A		PIT_DIV128		128前置分周されたRTCクロック	可
\$0B		PIT_DIV64	非同期	64前置分周されたRTCクロック	
\$10		LUT0			
\$11		LUT1			
\$12	CCL	LUT2		LUT出力レベル	
\$13	CCL	LUT3			
\$14		LUT4 (<mark>注1</mark>)			全チャネル
\$15		LUT5 (<mark>注1</mark>)			土/ (小)/
\$20	AC0	OUT		比較器出力レベル	
\$24		RES		結果準備可	
\$25	ADC0	SAMP	同期	採取(試料)準備可	
\$26		WCMP		窓比較一致	
\$40~\$47	PORTA			ポートA PIN0~PIN7レヘル (注2)	チャネル0と1専用
\$48~\$4F	10000				チャネル2と3専用
\$40~\$47	PORTB (注1)	PIN0~PIN7	非同期	ホ [°] −トB PIN0~PIN7レヘ [*] ル (注2)	チャネル4と5専用
\$48~\$4F			2 1 1 1 2 2 3		チャネル0と1専用
\$40~\$47	PORTC (注1)			ポートC PIN0~PIN7レヘブル (注2)	チャネル2と3専用
\$48~\$4F					チャネル4と5専用
\$60	USART0	ХСК		SPI主装置動作と同期USART主装置動作での	
\$61	USART1			クロック信号	
\$68	SPI0	SCK		SPI主装置クロック信号	
\$80		OVF LUNF		標準動作:溢れ	
÷30		<u> </u>		分割動作:下位バイト計時器下溢れ	
\$81		HUNF		標準動作:なし	
				分割動作:上位バイト計時器下溢れ	
\$84	TCA0	CMP0 LCMP0		標準動作:比較チャネル0一致	
	••			分割動作:下位バイ計時器比較チャネレ0一致	全チャネル
\$85		CMP1_LCMP1		標準動作:比較チャネル1一致	
				分割動作:下位バイト計時器比較チャネル1一致	
\$86		CMP2 LCMP2		標準動作:比較チャネル2一致	
				分割動作:下位バイ計時器比較チャネル2一致	
\$A0	TCB0	CAPT		CAPT割り込み要求フラグ設定(1)(注3)	
\$A1		OVF		OVF割り込み要求7ラグ設定(1)(計数器溢れ)	
\$A2	TCB1	CAPT		CAPT割り込み要求フラグ設定(1)(注3)	
\$A3		OVF		OVF割り込み要求7ラグ設定(1)(計数器溢れ)	

注1:全ての周辺機能の実体が全てのピン数で利用可能な訳ではありません。詳細については「周辺機能と基本構造」章を参照してください。

注2: ポート ピンからの事象は入力駆動部が禁止されている場合に'0'です。

注3: 計時器の動作形態がCAPTフラグを立てる時を決めます。詳細については「TCB - 16ビット タイマ/カウンタB型」章をご覧ください。

15.5.3. USERn - 使用部nチャネル多重器 (User Channel Mux)

名称 : USERn 変位 : +\$20+n [n=0~19] リセット : \$00 特質 : -

各事象使用部は1つの事象チャネルに接続することができ、いくつかの使用部を同じチャネルに接続することができます。次表はそれらの 対応する使用部ID番号と名称と共に全ての事象システム使用部を一覧にします。使用部名称は次表からの周辺機能と入力と共に USERを「USER周辺機能入力」のように結合することによって与えられます。

使用部	使用	部名称		=24 mg
番号	周辺機能	入力	同期/非同期	説明
0 (\$0)		LUT0A		CCL LUT0事象入力A
1 (\$1)		LUT0B		CCL LUT0事象入力B
2 (\$2)		LUT1A		CCL LUT1事象入力A
3 (\$3)	CCL	LUT1B		CCL LUT1事象入力B
4 (\$4)	CCL	LUT2A		CCL LUT2事象入力A
5 (\$5)		LUT2B	非同期	CCL LUT2事象入力B
6 (\$6)		LUT3A	开问为	CCL LUT3事象入力A
7 (\$7)		LUT3B		CCL LUT3事象入力B
8 (\$8)	ADC0	START		事象でADC開始
9 (\$9)		EVOUTA		事象出力(ピン出力)A
10 (\$A)	EVSYS	EVOUTB		事象出力(ピン出力)B
11 (\$B)		EVOUTC (注1)		事象出力(ピン出力)C
12 (\$C)	USART0	IRDA		USARTO IrDA事象入力
13 (\$D)	USART1	INDA	同期	USART1 IrDA事象入力
14 (\$E)	TCA0	CNTA	[F] / 9]	事象で計数または計数方向制御
15 (\$F)	ICAU	CNTB		事象で再始動または計数方向制御
16 (\$10)	TCB0	CAPT	両方 (<mark>注2</mark>)	開始、停止、捕獲、再始動または計数器解消
17 (\$11)	I C DU	COUNT	同期	事象で計数
18 (\$12)	TCB1	CAPT	両方 (<mark>注2</mark>)	開始、停止、捕獲、再始動または計数器解消
19 (\$13)	TODI	COUNT	同期	事象で計数

注1: 全ての周辺機能実体が全てのピン数に対して利用可能な訳ではありません。詳細については「周辺機能と基本構造」章を参照してください。

<u>注2</u>: 計時器動作形態に依存

ビット	7	6	5	4	3	2	1	0		
	USER7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット7~0 - CHANNEL7~0: 使用部チャネル選択 (User Channel Selection)

使用部がどの事象システムチャネルに接続するかを構成設定します。

値	0	$1 \sim 6 (= n)$	その他
説明	OFF、チャネルはこの事象システム使用部に未接続	事象使用部はチャネルn-1に接続されます。	(予約)

16. PORTMUX - ポート多重器

16.1. 概要

ポート多重器(PORTMUX)はピンの機能を許可または禁止、または既定と代替のピン位置の変更のどちらも行うことができます。利用可能な任意選択はPORTMUXレジスタ配置で詳細に記述され、実際のピンと特性に依存します。 利用可能な機能については「入出力多重化と考察」章を参照してください。

16.2. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	EVSYSROUTEA	$7 \sim 0$							EVOUTB	EVOUTA
+\$01	CCLROUTEA	$7 \sim 0$					LUT3	LUT2	LUT1	LUT0
+\$02	USARTROUTEA	$7 \sim 0$					USART11,0		USAR	T01,0
+\$03	SPIROUTEA	$7 \sim 0$							SPI01,0	
+\$04	TCAROUTEA	7~0			TCA05	TCA04	TCA03	TCA01	TCA01	TCA00
+\$05	TCBROUTEA	7~0							TCB1	TCB0

16.3. レジスタ説明(訳注:本項の各表などは可能な限り各々の共通部分を纏めました。)

16.3.1. EVSYSROUTEA - 事象システム ピン位置 (Event System Pin Position)

変位 リセッ	尓 : EVSYSI 左 : +\$00 小 : \$00 € : -	ROUTEA							
	ビット	7	6	5	4	3	2	1	0
	[EVOUTB	EVOUTA
	アクセス種別	R	R	R	R	R	R	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット6~0 - EVOUTx : 事象出力x (Event Output x)

これらのビットは事象出力x用ピン位置を制御します。(訳補:事象出力xの既定はホートxの2番ピン、代替はホートxの7番ピン)

值	0	1
名称	DEFAULT	ALT1
説明	EVOUTB:PB2, EVOUTA:PA2	EVOUTB:PB7, EVOUTA:PA7

16.3.2. CCLROUTEA - CCL LUTnL[°]ン位置 (CCL LUTn Pin Position)

変位:	+\$01
-----	-------

リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
					LUT3	LUT2	LUT1	LUT0
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット5~0 - LUTn : CCL LUTn信号 (CCL LUTn Signals) (訳補:LUT3~0の入力はポートC,B,C,Aに対応)

これらのビットはCCL LUTn信号用ピン位置を制御します。(訳補:OUTのみ代替可、INnは固定)

值	0	1				
名称	DEFAULT	ALT1				
説明	LUT3:PC4, LUT2:PB3, LUT1:PA7, LUT0:PA4	LUT3:PA5, LUT2:PB6, LUT1:PC1, LUT0:PB4				

16.3.3. USARTROUTEA – USARTnピン位置 (USARTn Pin Position)

名称: USARTROUTEA

変位 : +\$02

リセット : \$00

特質 :-

USART11,0 USART01,0	ビット	7	6	5	4	3	2	1	0
	[USAR	T11,0	USART01,0	
アクセス種別 R R R R R R/W R/W R/W R/W	アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値 0 0 0 0 0 0 0 0	リセット値	0	0	0	0	0	0	0	0

• ビット7~0/3~0 - USARTn1,0 : USARTn信号 (USART n Signals)

これらのビット領域はUSARTn信号用ピン位置を制御します。

值		0 0	0 1	10	11
名称		DEFAULT	ALT1	_	NONE
	TxD	USART1:PA1, USART0:PB2	USART1:PC2, USART0:PA1		1200
説明	RxD	USART1:PA2, USART0:PB3	USART1:PC1, USART0:PA2	(予約)	どのピン
市元中日	XCK	USART1:PA3, USART0:PB1	USART1:PC0, USART0:PA3	(1/ ポリ)	接続なし
	XDIR	USART1:PA4, USART0:PB0	USART1:PC3, USART0:PA4		JANNU'AU

0

R/W 0

)1.0

16.3.4. SPIROUTEA - SPInL[°]ン位置 (SPIn Pin Position)

変 リ・	i称:SPIROU で位:+\$03 セット:\$00 持質:-	JTEA						
	ヒット	7	6	5	4	3	2	1
								SPIÒ
	アクセス種別	R	R	R	R	R	R	R/W
	リセット値	0	0	0	0	0	0	0

• ビット3~0 - SPI01,0 : SPI0信号 (SPI 0 Signals)

これらのビット領域はSPI0用ピン位置を制御します。

值			0 0	0 1	10	11
名称			DEFAULT	ALT1		NONE
		MOSI SPI0:PA1		SPI0:PC2		1300
=#	明	MISO	SPI0:PA2	SPI0:PC1	(予約)	どのピン
司元	6493	XCK	SPI0:PA3	SPI0:PC0	()^까))	へも 接続なし
		<u>S</u> S	SPI0:PA4	SPI0:PC3		13/101-20

16.3.5. TCAROUTEA - TCAnL°ン位置 (TCAn Pin Position)

名称:TCAROUTEA

変位 : +\$04

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[TCA05	TCA04	TCA03	TCA02	TCA01	TCA00
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット5~0 - TCA05~0 : TCA0信号 (TCA0 Signals)

これらのビット領域はTCA0用ピン位置を制御します。(訳補:WOn出力でn=5~0)

値	0	1		
名称	DEFAULT	ALT1		
説明	5:PA5, 4:PA4, 3:PA3, 2:PB2, 1:PB1, 0:PB0	5:PC5, 4:PC4, 3:PC3, 2:PB5, 1:PB4, 0:PB3		

16.3.6. TCBROUTEA - TCBnL°ン位置 (TCBn Pin Position)

- 名称: TCBROUTEA
- **変位** : +\$05

リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
							TCB1	TCB0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット4~0 - TCBn : TCBn出力 (TCBn Output)

これらのビットはTCBn出力用ピン位置を制御します。(訳補:WO出力)

值	0	1
名称	DEFAULT	ALT1
説明	TCB1:PA3, TCB0:PA5	TCB1:PC4, TCB0:PC0

17. PORT - I/Oピン構成設定

17.1. 特徴

- ・個別構成設定を持つ汎用入出力ピン
- プルアップ
- 反転I/O
- ・割り込みと事象を持つ入力
 - 両端感知
 - 上昇端感知
 - 下降端感知
 - Lowレヘ゛ル感知
- ・ホート毎の任意選択スリューレート制御
- ・全休止動作形態からデバイスを起き上がらせることができる非同期ピン変化感知
- ・ポートピンへの効率的で安全なアクセス
 - 専用の切り換え、解除(0)、設定(1)用レジスタ通したハートウェア読み-変更-書き(RMW)
 - ビットアクセス可能なI/Oメモリ空間への度々使われるポートレジスタ割り当て(仮想ポート)

17.2. 概要

デバイスの入出力ピンはPORT周辺機能レジスタの実体によって制御されます。各PORT実体は最大8つの入出力ピンを持ちます。PORT はPORTA、PORTB、PORTCなどと名付けられます。どのピンが何のPORTの実体によって制御されるかを見るには「入出力多重化と 考察」章を参照してください。PORT実体と対応する仮想PORT実体の基準アドレスは「周辺機能と基本構造」章で一覧にされます。

各ポート ピンは出力としてそのピンを許可して出力状態を定義するためにデータ方向(PORTx.DIR)とデータ出力値(PORTx.OUT)のレジスタ で対応するビットを持ちます。例えば、PORTA実体のDIR3とOUT3はPA3ピンを制御します。


PORTビンの入力値は周辺機能クロック(CLK_PER)に同期され、その後にデータ入力値(PORTx.IN)としてアクセス可能にされます。ビンが入力または出力のどちらとして構成設定されても、このビンの値は常に読むことができます。

PORTは選択可能なピン変化条件に対して割り込みと事象と共に非同期の入力感知も支援します。非同期ピン変化感知はCLK_PER が停止される休止動作を含み、割り込みを起動して休止からデバイスを起き上がらせることができることを意味します。

全てのピン機能はピン毎に個別に構成設定可能です。ピンは駆動値や入力と感知の構成設定の安全で正しい変更のためにハードウェア 読みー変更ー書き(RMW:Read-Modify-Write)機能を持ちます。

PORTピン構成設定は他のデバイス機能の入力と出力の選択も制御します。

17.2.1. 構成図



17.2.2. 信号説明

信号	形式	説明
Pxn	入出力	PORTxのn入出力ピン

17.3. 機能的な説明

17.3.1. 初期化

リセット後、例えクロック走行がなくても、全ての出力がトライステート(Hi-Z)にされ、デジタル入力緩衝部が許可されます。 ポート動作を初期化する時に以下の手順は全て任意選択です。

- ・データ方向設定(PORTx.DIRSET)またはデータ方向解除(PORTx.DIRCLR)のレジスタのビットに各々'1'を書くことによってPxnピンに対して出力駆動部を許可または禁止にしてください。
- ・出力値設定(PORTx.OUTSET)または出力値解除(PORTx.OUTCLR)のレジスタのビットに'1'を書くことによってPxnビンに対する出力駆動部を各々HighまたはLowの水準に設定してください。
- ・入力値(PORTx.IN)レジスタのビットnを読むことによってPxnピンの入力を読んでください。
- ・ピンn制御(PORTx.PINnCTRL)レジスタでPxnピンに対して個別ピン構成設定と割り込み制御を構成設定してください。

> 重要: 最低消費電力のため、未使用ピンとアナログ入力または出力として使われるピンのデジタル入力緩衝部を禁止してください。

デバッガに接続するのに使われるそれらのような特定ピンは、それらの特殊機能によって必要とされるため、違う様に構成設定されるでしょう。

17.3.2. 動作

17.3.2.1. 基本機能

各ピン群(x)はそれ自身のPORTレジスター式を持ちます。入出力(Pxn)ピンはPORTx内のレジスタによって制御することができます。

出力としてピン番号nを使うには、データ方向(PORTx.DIR)レジスタのビットnに'1'を書いてください。これはデータ方向設定(PORTx.DIRSE T)レジスタのビットnに'1'を書くことによっても行うことができ、これはその群内の他のピンの構成設定の妨害を避けます。出力値(PORT x.OUT)レジスタのビットnは望む出力値が書かれなければなりません。

同様に、出力値設定(PORTx.OUTSET)レジスタのビットへの'1'書き込みはPORTx.OUTレジスタの対応するビットを'1'に設定します。出 力値解除(PORTx.OUTCLR)レジスタのビットへの'1'書き込みはPORTx.OUTレジスタのそのビットを'0'に解除します。出力値切り替え (PORTx.OUTTGL)または入力値(PORTx.IN)のレジスタのビットへ'1'書き込みはPORTx.OUTレジスタ内のそのビットを論理反転します。

ピンを入力として使うには出力駆動部を禁止するためにPORTx.DIRレジスタのビットnが'0'を書かれなければなりません。これはデータ方 向解除(PORTx.DIRCLR)レジスタのビットnに'1'を書くことによっても行うことができ、これはその群内の他のピンの構成設定の妨害を避 けます。入力値はピンn制御(PORTx.PINnCTRL)レジスタの入力/感知構成設定(ISC)ビット領域が入力禁止(INPUT_DISABLE)に設定さ れない限り、PORTx.INレジスタのビットnから読むことができます。

データ方向切り替え(PORTx.DIRTGL)での'1'書き込みはPORTx.DIRでそのビットを切り替え、対応するピンの方向を切り替えます。

17.3.2.2. ポート構成設定

ポート制御(PORTx.PORTCTRL)レジスタは全てのPORTxピンに対するスリューレート制限を構成設定するのに使われます。

スリューレート制限はPORTx.CTRLのスリューレート制限許可(SRL)ビットに'1'を書くことによって許可されます。更なる詳細については「電気 的特性」章を参照してください。

17.3.2.3. ピン構成設定

ピンn制御(PORTx.PINnCTRL)レジスタはピンの反転I/O、プルアップ、入力感知を構成設定するのに使われます。ピンn用の制御レジスタはハイトアドレスのPORTx+\$10+nです。

各々のn番ピンの全ての入力と出力はPORTx.PINnCTRLの反転I/O許可(INVEN)ビットに'1'を書くことによって反転することができます。INVENが'1'の時は、このピンに対してPORTx.IN/OUT/OUTSET/OUTCLRレジスタが反転操作になります。

INVENビットの交互切り替えは、このピンを使う全ての周辺機能によって検出することができるピンでの変化端(エッジ)を引き起こし、許可されていれば割り込みまたは事象によって見られます。

ピンnの入力プルアップはPORTx.PINnCTRLのプルアップ許可(PULLUPEN)ビットに'1'を書くことによって許可されます。プルアップは例え PULLUPENビットが'1'でも、ピンが出力として構成設定されると、切断されます。

ピン割り込みはPORTx.PINnCTRLの入力/感知構成設定(ISC)ビット領域に書くことによってピンnに対して許可されます。更なる詳細については「17.3.3.割り込み」を参照してください。

ビンn用のデジタル入力緩衝部はISCビット領域にINPUT_DISABLE設定を書くことによって禁止することができます。これは消費電力を 減らしてピンがアナログ入力として使われる場合に雑音を減らすでしょう。INPUT_DISABLEに構成設定されている間、PORTx.INのビットn は入力同期部が禁止されるため変わりません。

17.3.2.4. 仮想ポート

仮想ポートレジスタは最も頻繁に使われる通常のポートレジスタを単一周期ビットアクセスを持つI/Oレジスタ空間に割り当てます。仮想ポートレジスタへのアクセス は普通のレジスタへのアクセスと同じ結果を持ち、通常のポートレジスタが属す 拡張I/Oレジスタ空間で使うことができないビット操作命令のようなメモリ特定命 令を許します。右表はPORTとVPORTのレジスタ間の割り当てを示します。

表17-1. 仮想ポート割り当て

通常ポート レジスタ	割り当てられる仮想ポート レジスタ					
PORTx.DIR	VPORTx.DIR					
PORTx.OUT	VPORTx.OUT					
PORTx.IN	VPORTx.IN					
PORTx.INTFLAGS	VPORTx.INTFLAGS					

17.3.2.5. 周辺機能優先

USART、ADC、計時器のような周辺機能は入出力ピンに接続されるでしょう。このような周辺機能は通常、ポート多重器(PORTMUX)またはその周辺機能内の多重器よって選択可能な基本と任意選択の1つ以上の代替入出力ピン接続を持ちます。このような周辺機能を構成設定して許可することにより、I/Oピン構成設定(PORT)によって制御される通常の汎用入出力ピンの動きは周辺機能に依存する方法で覆されます。いくつかの周辺機能はPORTレジスタの全てを覆さないかもしれず、入出力ピン操作のいくつかの面の制御をPORT単位部に残します。

周辺機能優先の情報については各周辺機能の記述を参照してください。周辺機能によって覆されないポートのどのピンも汎用入出力 ピンとしての動作を続けます。

17.3.3. 割り込み

表17-2.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
PORTx	PORT 割り込み	PORTx.INTFLAGSのINTnはPORTx.PINnCTRLの入力/感知構成設定(ISC)ビットによって構成設定 されるとおりに掲げられます。

各PORTビンnは割り込み元として構成設定することができます。各割り込みはビンn制御(PORTx.PINnCTRL)レジスタの入力/感知構成 設定(ISC)へ書くことによって個別に許可または禁止することができます。

割り込み条件が起こると、周辺機能の割り込み要求フラグ(PORTx.INTFLAGS)レジスタで対応する割り込み要求(INTn)フラグが設定(1)されます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

割り込み設定の設定または変更時、以下のこれらの点を考慮してください。

- ・入力/感知構成設定(ISC)が変更されるのと同じ周期で反転I/O許可(INVEN)ビットが切り替えられる場合、反転切り替えによって引き起こされる端は割り込み要求を引き起こさないかもしれません。
- ・割り込み同期中にISCへ書くことによって入力を禁止する場合、例えそれが違う割り込み設定で再許可されても、その特定割り込みが再許可で要求されるかもしれません。
- ・割り込み同期中にISCへ書くことによって割り込み設定が変更される場合、その割り込みが要求されないかもしれません。

17.3.3.1. 非同期感知ピン特性

全てのポート ピンは選択可能なピン変化条件に対する割り込みを持つ非同期入力感知を支援します。完全な非同期ピン変化感知は割り込みを起動して、周辺機能クロック(CLK_PER)が停止される動作形態を含めて全ての休止動作からデバイスを起き上がらせることができますが、一方で下表により部分的非同期ピン変化感知が制限されます。どのピンが完全な同期ピン変化感知を支援するかの更なる詳細については「入出力多重化と考察」章をご覧ください。

表17-3. 感知ピンの動き比較

特性	部分的非同期ピン	完全な非同期ピン
CLK_PER走行の休止動作 からデバイス起き上がり	全ての割り込み感知構成設定から	全ての割り込み構成設定
CLK_PER停止の休止動作 からデバイス起き上がり	BOTHEDGESまたはLEVELの割り込み感知構成設定からだけ	から
CLK_PER走行で割り込みを 起動するための最小パルス幅	最小1 CLK_PER周期	
CLK_PER停止で割り込みを 起動するための最小パルス幅	ピン値はCLK_PERが再開されるまで維持されなければなりません。(注)	1 CLK_PER周期未満
割り込み"沈黙時間"	前回から3 CLK_PER周期間、新しい割り込みはありません。	

注: 部分的非同期入力ピンがCLK_PER停止での休止からの起き上がりに使われる場合、要求されたレベルは割り込みを起動するための起き上がりを完了するため、MCUに対して充分長く保持されなければなりません。レベルが消滅した場合、MCUはどの生成した割り込みもなしに起き上がり得ます。

17.3.4. 事象

PORTは以下の事象を生成することができます。

表17-4. PORTxの事象生成部

生成部名		説明	事象型	生成する	事象の長さ	
周辺機能	事象	音元・9月	争豕空	クロック領域	争家の支さ	
PORTx	PINn	ピンレヘジ	レヘット	非同期	ピンレベルによって与えられます。	

全てのホート ピンが非同期事象システム生成部です。ホートはデバイスにあるホート ピンの数の事象生成部を持ちます。ホートからの各事象シ ステム出力はデジダル入力駆動部が許可される場合に対応するピンに存在する値です。ピン入力駆動部が禁止される場合、対応する事 象システム出力は'0'です。

ポートは事象入力を持ちません。事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照し てください。

17.3.5. 休止形態動作

割り込みと入力の同期化の例外を除き、全てのピン構成設定は休止動作と無関係です。全てのピンはデバイスを休止から起き上がらせることができ、更なる詳細についてはポート割り込み部分をご覧ください。

ポートに接続された周辺機能は各々の周辺機能のデータシート部分で記述される休止動作によって影響を及ぼされ得ます。

▶ 重要:ポートは常に周辺機能クロック(CLK_PER)を使います。このクロックが止まる時に入力同期化は停止します。

17.3.6. デバッグ操作

ポートはデバッグ動作でのCPU停止時に通常動作を続けます。ポートが割り込みまたは同様のものを通してCPUによって定期的に処理 されるのを必要とするように構成設定する場合、デバッグ中に不正な動作やデータ損失になるかもしれません。

17.4. レジスタ要約 - PORTx

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	DIR	7~0				DIF	27~0			
+\$01	DIRSET	7~0				DIRSI	ET7~0			
+\$02	DIRCLR	7~0				DIRC	LR7~0			
+\$03	DIRTGL	7~0				DIRT	GL7~0			
+\$04	OUT	7~0				OU	Γ7~0			
+\$05	OUTSET	$7 \sim 0$				OUTS	ET7~0			
+\$06	OUTCLR	$7 \sim 0$				OUTC	CLR7~0			
+\$07	OUTTGL	$7 \sim 0$				OUTT	GL7~0			
+\$08	IN	7~0				IN	7~0			
+\$09	INTFLAGS	7~0				INT	7~0			
+\$0A	PORTCTRL	7~0								SRL
+\$0B ∼	予約									
+\$0F	1. พ.ก									
+\$10	PIN0CTRL	7~0	INVEN				PULLUPEN		ISC2~0	
+\$11	PIN1CTRL	7~0	INVEN				PULLUPEN		ISC2~0	
+\$12	PIN2CTRL	$7 \sim 0$	INVEN				PULLUPEN		ISC2~0	
+\$13	PIN3CTRL	7~0	INVEN				PULLUPEN		ISC2~0	
+\$14	PIN4CTRL	7~0	INVEN				PULLUPEN		ISC2~0	
+\$15	PIN5CTRL	7~0	INVEN				PULLUPEN		ISC2~0	
+\$16	PIN6CTRL	7~0	INVEN				PULLUPEN		ISC2~0	
+\$17	PIN7CTRL	7~0	INVEN				PULLUPEN		ISC2~0	

17.5. レジスタ説明 - PORTx

17.5.1. DIR - データ方向 (Data Direction)

名称	:	DIR
変位	:	+\$00

リセット: \$00

特質:−

ビット	7	6	5	4	3	2	1	0
				DIR	7~0			
アクセス種別	R/W							
リセット値	0	0	0	0	0	0	0	0

ビット7~0 - DIR7~0: データ方向 (Data Direction)

このビット領域は各PORTxピンに対する出力駆動部を制御します。

このビット領域はデジタル入力緩衝部を制御しません。ピンn(Pxn)用のデジタル入力緩衝部はピンn制御(PORTx.PINnCTRL)の割り込み/ 感知構成設定(ISC)ビット領域で構成設定することができます。

このビット領域で各ビットnに対して利用可能な構成設定が下表で示されます。

值	0	1
説明	Pxnは入力専用ピンとして構成、出力駆動部は禁止	Pxnは出力ピンとして構成、出力駆動部は許可

17.5.2. DIRSET - データ方向設定 (Data Direction Set)

名称: DIRSET

- **変位**:+\$01
- リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0	
	DIRSET7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

● ビット7~0 - DIRSET7~0 : データ方向設定 (Data Direction Set)

このビット領域は読み-変更-書き操作を使わず、各PORTxビンに対する出力駆動部を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはデータ方向(PORTx.DIR)の対応するビットを設定(1)し、ピンn(Pxn)を出力ピンとして構成設定して出力駆動部を許可します。

このビット領域の読み込みはPORTx.DIRの値を返します。

17.5.3. DIRCLR - データ方向解除 (Data Direction Clear)

	_	

ビット	7	6	5	4	3	2	1	0	
	DIRCLR7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

● ビット7~0 - DIRCLR7~0 : データ方向解除 (Data Direction Clear)

このビット領域は読み-変更-書き操作を使わず、各PORTxピンに対する出力駆動部を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはデータ方向(PORTx.DIR)の対応するビットを解除(0)し、ピンn(Pxn)を入力専用ピンとして構成設定して出力駆動部を禁止します。

このビット領域の読み込みはPORTx.DIRの値を返します。

17.5.4. DIRTGL - データ方向切り替え (Data Direction Toggle)

ビット	7	6	5	4	3	2	1	0
	DIRTGL7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - DIRTGL7~0: データ方向切り替え (Data Direction Toggle)

このビット領域は読み-変更-書き操作を使わず、各PORTxピンに対する出力駆動部を制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはデータ方向(PORTx.DIR)の対応するビットを反転切り替えします。 このビット領域の読み込みはPORTx.DIRの値を返します。

17.5.5. OUT - 出力值 (Output Value)

名称	: OUT

変	立	:	+\$(04

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
OUT7~0								
アクセス種別	R/W							
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - OUT7~0 : 出力値 (Output Value)

このビット領域は各PORTxピンに対する出力駆動部レベルを制御します。

この構成設定は対応するピンに対して駆動部(PORTx.DIR)が許可される時にだけ出力に影響を及ぼします。

このビット領域の各ビットnに対して利用可能な構成設定が下表で示されます。

値	0	1
説明	ピンn(Pxn)出力はLowに駆動されます。	Pxn出力はHighに駆動されます。

17.5.6. OUTSET - 出力值設定 (Output Value Set)

名称	·	OUTSET
1111	•	OUIDLI

変位	:	+\$05

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
OUTSET7~0								
アクセス種別	R/W							
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - OUTSET7~0 : 出力値設定 (Output Value Set)

このビット領域は読み-変更-書き操作を使わず、各PORTxピンに対する出力駆動部レベルを制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを設定(1)し、ピンn(Pxn)に対する出力をHighに駆動す るように構成設定します。

このビット領域の読み込みはPORTx.OUTの値を返します。

17.5.7. OUTCLR - 出力值解除 (Output Value Clear)

名称	: OUTCLF
変位	: +\$06
リセット	: \$00
特質	: -

ヒット	7	6	5	4	3	2	1	0	
			OUTCLR7~0						
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値				0	0	0	0	0	

• ビット7~0 - OUTCLR7~0 : 出力値解除 (Output Value Clear)

このビット領域は読みー変更ー書き操作を使わず、各PORTxピンに対する出力駆動部レベルを制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを解除(0)し、ピンn(Pxn)に対する出力をLowに駆動するように構成設定します。

このビット領域の読み込みはPORTx.OUTの値を返します。

17.5.8. OUTTGL - 出力値切り替え (Output Value Toggle)

名称:OUTTGL

変位 : +\$07

リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0	
	OUTTGL7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット7~0 - OUTTGL7~0 : 出力値切り替え (Output Value)

このビット領域は読み-変更-書き操作を使わず、各PORTxピンに対する出力駆動部レベルを制御します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを反転切り替えします。 このビット領域の読み込みはPORTx.OUTの値を返します。

17.5.9. IN - 入力值 (Input Value)

名称	: IN
変位	: +\$08
المسطرا	. 000

リセット:\$00 特質 :-

行員:-

ビット	7	6	5	4	3	2	1	0
				IN	7~0			
アクセス種別	R/W							
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - IN7~0 : 入力値 (Input Value)

このビット領域はデジタル入力緩衝部が許可される時ににPORTxピンの状態を示します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを反転切り替えします。

デジダル入力緩衝部が禁止される場合、入力は採取されず、ビット値は変わりません。ピンn(Pxn)用のデジタル入力緩衝部はピンn制御(P ORTx.PINnCTRL)レジスタの入力/感知構成設定(ISC)ビット領域で構成設定することができます。

このビット領域の各ビットnの利用可能な状態が下表で示されます。

値	0	1
説明	Pxnでの電圧水準はLowです。	Pxnでの電圧水準はHighです。

17.5.10. INTFLAGS - 割り込み要求フラク (Interrupt Flags)

変位	: INTFLAGS : +\$09 : \$00 : -	
	ビット	7

ヒ`ット	7	6	5	4	3	2	1	0
				INT	7~0			
アクセス種別	R/W							
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - INT7~0 : ビン割り込み要求フラク (Interrupt Pin Flag)

ピン割り込み要求フラグはそれに、1、を書くことによって解除(0)されます。

ピン割り込み要求フラグはピンn(Pxn)の変化または状態がピンn制御(PORTx.PINnCTRL)のそのピンの入力/感知構成設定(ISC)に一致 する時に設定(1)されます。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはピンn割り込み要求フラグを解除(0)します。

17.5.11. PORTCTRL - ホート制御 (Port Control)

名称: PORTCTRL

変位 : +\$0A

リセット : \$00

特質:-

このレジスタはこのポートに対するスリューレート制限許可ビットを含みます。

ビット	7	6	5	4	3	2	1	0
[SRL
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット0 - SRL : スリューレート制限許可 (Slew Rate Limit Enable)

このビットはPORTxの全てのピンに対してスリューレート制限を制御します。

値	0	1
説明	PORTxの全ピンに対してスリューレート制限が禁止	PORTxの全ピンに対してスリューレート制限が許可

17.5.12. PINnCTRL - ビンn制御 (Pin n Control)

```
名称 : PIN0CTRL : PIN1CTRL : PIN2CTRL : PIN3CTRL : PIN4CTRL : PIN5CTRL : PIN6CTRL : PIN7CTRL 
変位 : +$10 : +$11 : +$12 : +$13 : +$14 : +$15 : +$16 : +$17
リセット : $00
```

特質 :-

ヒット	7	6	5	4	3	2	1	0
	INVEN				PULLUPEN		ISC2~0	
アクセス種別	R/W	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - INVEN : 反転I/O許可 (Inverted I/O Enable)

このビットはピンnに対する入力と出力が反転されるか否かを制御します。

值	0	1
説明	入出力値は反転されません。	入出力値は反転されます。

• ビット3 - PULLUPEN : プルアップ許可 (Pullup Enable)

このビットはピンが入力専用として構成設定される時にピンnの内部プルアップが許可される否かを制御します。

値	0	1
説明	プルアップ禁止	ブルアップ許可

● ビット2~0 - ISC2~0 : 入力/感知構成設定 (Input/Sense Configuration)

このビット領域はピンnの入力と感知の構成設定を制御します。感知構成設定はポート割り込みを起動するピン条件を決めます。

値	名称	説明
000	INTDISABLE	割り込み禁止、けれどもデジタル入力緩衝部許可
001	BOTHEDGES	両端感知で割り込み許可
010	RISING	上昇端感知で割り込み許可
011	FALLING	下降端感知で割り込み許可
100	INPUT_DISABLE	割り込みとデジタル入力緩衝部を禁止(注1)
101	LEVEL	Lowレヘル感知で割り込み許可(注2)
11x	_	(予約)

注1: ピンnのデジタル入力緩衝部が禁止される場合、入力値(PORTx.IN)レジスタのビットnは更新されません。

注2: LEVEL割り込みはピンがLowに留まる限り継続的に起動し続けます。

17.6. レジスタ要約 - VPORTx

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	DIR	$7 \sim 0$				DIR	7~0	1	1	
+\$01	OUT	7~0			1	OUT	Γ7~0	1	1	
+\$02	IN	7~0			1	IN7	7~0	1	1	
+\$03	INTFLAGS	$7 \sim 0$				INT	7~0	1	1	

17.7. レシズタ説明 - VPORTx

17.7.1. DIR - データ方向 (Data Direction)

名称 : DIR

変位:+\$00

リセット : \$00

特質 :-

仮想ポートレジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポートレジスタが属す拡張I/Oレジスタ空間で使うことができないビット操作命令のようなメモリ特定命令を許します。

ビット	7	6	5	4	3	2	1	0
	DIR7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7~0 - DIR7~0: データ方向 (Data Direction)

このビット領域は各PORTxピンに対する出力駆動部を制御します。

このビット領域はデジタル入力緩衝部を制御しません。ビンn(Pxn)用のデジタル入力緩衝部はビンn制御(PORTx.PINnCTRL)レジスタの割り 込み/感知構成設定(ISC)ビット領域で構成設定することができます。

下表はこのビット領域の各ビットnに対して利用可能な構成設定を示します。

値	0	1					
説明	Pxnは入力専用ピンとして構成、出力駆動部は禁止	Pxnは出力ピンとして構成、出力駆動部は許可					

17.7.2. OUT - 出力值 (Output Value)

名称:OUT

変位 : +\$01

リセット : \$00

特質 :-

仮想ポートレジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポートレジスタが属す拡張I/Oレジスタ空間で使うことができないビット操作命令のようなメモリ特定命令を許します。

ビット	7	6	5	4	3	2	1	0
[OUT7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - OUT7~0 : 出力値 (Output Value)

このビット領域は各PORTxピンに対する出力駆動部レベルを制御します。

この構成設定は対応するピンに対して駆動部(PORTx.DIR)が許可される時にだけ出力に影響を及ぼします。

下表はこのビット領域の各ビットnに対して利用可能な構成設定を示します。

値	0	1			
説明	ピンn(Pxn)出力はLowに駆動されます。	Pxn出力はHighに駆動されます。			

17.7.3. IN - 入力値 (Input Value)

名称 : IN

変位:+\$02

リセット : \$00

特質 :-

仮想ポート レジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポート レジスタが属す拡張I/Oレジスタ空間で使うことが できないビット操作命令のようなメモリ特定命令を許します。

ヒット	7	6	5	4	3	2	1	0
	IN7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - IN7~0 : 入力値 (Input Value)

このビット領域はデジタル入力緩衝部が許可される時ににPORTxピンの状態を示します。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みは出力値(PORTx.OUT)の対応するビットを反転切り替えします。

デジダル入力緩衝部が禁止される場合、入力は採取されず、ビット値は変わりません。ピンn(Pxn)用のデジタル入力緩衝部はピンn制御(P ORTx.PINnCTRL)レジスタの入力/感知構成設定(ISC)ビット領域で構成設定することができます。

下表はこのビット領域の各ビットnに対して利用可能な構成設定を示します。

值	0	1				
説明	Pxnでの電圧水準はLowです。	Pxnでの電圧水準はHighです。				

17.7.4. INTFLAGS - 割り込み要求フラグ (Interrupt Flag)

名称 : INTFLAGS

変位 : +\$03

リセット : \$00

特質 :-

仮想ポート レジスタへのアクセスは普通のレジスタへのアクセスと同じ結果を持ち、通常のポート レジスタが属す拡張I/Oレジスタ空間で使うことが できないビット操作命令のようなメモリ特定命令を許します。

ビット	7	6	5	4	3	2	1	0
	INT7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - INT7~0 : ピン割り込み要求フラク (Interrupt Pin Flag)

ピン割り込み要求フラグはそれに、1、を書くことによって解除(0)されます。

ピン割り込み要求フラグはピンn(Pxn)の変化または状態がピンn制御(PORTx.PINnCTRL)のそのピンの入力/感知構成設定(ISC)に一致 する時に設定(1)されます。

このビット領域のビットnへの'0'書き込みは無効です。

このビット領域のビットnへの'1'書き込みはピンn割り込み要求フラグを解除(0)します。

18. BOD - 低電圧検出器 (BOD:Brownout Detector)

18.1. 特徴

- ・低電圧検出は設定可能な基準未満での動作を避けるために電源を監視します。
- ・利用可能な3つの動作形態
- 許可動作 (継続的に活動)
- 採取動作
- 禁止
- ・活動動作と休止動作に対して独立した動作形態を選択
- ・割り込みを持つ電圧水準監視部(VLM)
- ・BOD基準に比例した設定可能なVLM基準


18.2. 概要

低電圧検出器(BOD)は電源を監視して供給電圧を設定可能な低電圧閾値基準と比べます。低電圧閾値基準はシステム リセットを生成 する時を定義します。電圧水準監視部(VLM)も電源を監視してそれをBOD閾値よりも高い閾値と比べます。そしてVLMは供給電圧 がBOD閾値に近づいている時に"早期警告"として割り込み要求を生成することができます。VLM閾値基準はBOD閾値基準の%超え として表現されます。

BODは主にヒューズによって制御され、使用者によって許可されなければなりません。スタンハイ休止動作とパワーダウン休止動作で使われる動作形態は標準プログラム実行で変えることができます。VLMは更にI/Oレジスタによっても制御されます。

有効にされると、BODはBODが継続的に活動する許可動作形態で、またはBODが供給電圧水準を検査するのに与えられた周期で 一時的に活動にされる採取動作形態で動作することができます。

18.2.1. 構成図



18.3. 機能的な説明

18.3.1. 初期化

BOD設定はリセットの間にヒュースから設定されます。活動動作とアイドル休止動作でのBOD基準と動作形態はヒュースによって設定され、 ソフトウェアによって変更することができません。スタンバイ休止動作とパワーダウン休止動作での動作形態はヒュースによって設定され、ソフトウェ アによって変更することができます。

電圧水準監視部機能は割り込み制御(BOD.INTCTRL)レジスタのVLM割り込み許可(VLMIE)ビットに'1'を書くことによって許可することができます。VLM割り込みはBOD.INTCTRLレジスタのVLM構成設定(VLMCFG)ビットを書くことによって構成設定されます。割り込みは供給電圧が上または下のどちらかから、または何れかの方向でVLM閾値を横切る時に要求されます。

VLM機能はBOD動作に従います。BODが禁止された場合、VLMは例えVLMIEが'1'でも許可されません。BODが採取動作を使う場合、VLMも採取にされます。VLM割り込み許可時、割り込み要求フラグは電圧水準がVLM基準を横切る時にVLMCFGに従って設定(1)されます。

VLM閾値は制御A(BOD.VLMCTRLA)レジスタのVLM基準(VLMLVL)ビットを書くことによって定義されます。

18.3.2. 割り込み

表18-1.利用可能な割り込みベクタと供給元							
名称	ベクタ説明	条件					
VLM	電圧水準監視部	割り込み制御(BOD.INTCTRL)レジスタのVLM構成設定(VLMCFG)ビットによって構成されるよう に供給電圧がVLM閾値を横断					

VLM割り込みはCPUがデバッグ動作で停止されている場合に実行されません。

割り込み条件が起こると、周辺機能の割り込み要求フラグ(BOD.INTFLAGS)レジ゙スタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(BOD.INTCTRL)レジ゙スタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタをご覧ください。

18.3.3. 休止形態動作

異なる休止動作形態でのBOD構成設定はヒューズによって定義されます。活動動作とアイドル休止動作で使われる動作形態はFUSE.B ODCFGのACTIVEヒューズによって定義され、制御A(BOD.CTRLA)レジスタの活動/アイドル時動作(ACTIVE)ビット領域に設定されます。 スタンハイ休止動作とパワーダウン休止動作で使われる動作形態はFUSE.BODCFGのSLEEPヒューズによって定義され、制御A(BOD.CTR LA)レジスタのスタンハ、イ/パワーダウン時動作(SLEEP)ビット領域に設定されます。

活動動作とアイドル休止動作(即ち、BOD.CTRLAのACTIVE)での動作形態はソフトウェアによって変えることができません。スタンバイ休止 動作とパワーダウン休止動作での動作形態は制御A(BOD.CTRLA)レジスタの休止(SLEEP)ビット領域への書き込みによって変えることが できます。

デバイスがスタンハイ休止動作またはパワーダウン休止動作へ行く時に、BODはBOD.CTRLAのSLEEPによって定義されるように動作形態 を変更します。デバイスがスタンバイまたはパワーダウンの休止動作から起き上がる時に、BODは制御A(BOD.CTRLA)レシ、スタのACTIVEビッ ト領域によって定義される動作形態で動きます。

18.3.4. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレジスタがCCP下です。

表18-2. BOD - 構成設定変更保護下のレジスタ					
レジスタ	鍵種別				
BOD.CTRLAØSLEEP	IOREG				

18.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	$7 \sim 0$				SAMPFREQ	ACTI	VE1,0	SLEI	EP1,0
+\$01	CTRLB	$7 \sim 0$							LVL2~0	
+\$02 ~	→ 44									
+\$07	予約									
+\$08	VLMCTRLA	7~0							VLML	VL1,0
+\$09	INTCTRL	$7 \sim 0$						VLMC	FG1,0	VLMIE
+\$0A	INTFLAGS	$7 \sim 0$								VLMIF
+\$0B	STATUS	7~0								VLMS

18.5. レジスタ説明

18.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

- **変位** : +\$00
- **リセット**: FUSE.BODCFGヒューズから設定

特質:構成設定変更保護

<u>ヒ</u> ゙ット	7	6	5	4	3	2	1	0
				SAMPFREQ	ACTI	VE1,0	SLEI	EP1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	Х	Х	Х	Х	Х

ビット4 - SAMPFREQ:採取周波数(Sample Frequency)

このビットはBOD採取周波数を制御します。

リセット値はFUSE.BODCFGのBOD採取周波数(SAMPFREQ)ビットから取得/設定されます。

このビットは構成設定保護(CCP)下ではありません。

値	0	1
説明	採取周波数は1kHzです。	採取周波数は125Hzです。

ビット3,2 - ACTIVE1,0:活動/アイトル時動作(Active)

これらのビットはデバイスが活動動作とアイトル休止動作の時のBOD動作形態を選びます。 リセット値はFUSE.BODCFGの活動とアイトルでのBOD動作形態(ACTIVE)ビット領域から取得/設定されます。 このビット領域は構成設定変更保護(CCP)下ではありません。

值	0 0	0 1	10	11
名称	DIS	ENABLED	SAMPLED	ENWAIT
説明	禁止	継続動作で許可	採取動作で許可	継続動作で許可。実行は起き上がりでBODが動くまで停止

ビット1,0 - SLEEP1,0:スタンハイ/パワーダ・ウン時動作(Sleep)

これらのビットはデバイスがスタンバイとパワーダウンの休止動作の時のBOD動作形態を選びます。

リセット値はFUSE.BODCFGの休止でのBOD動作形態(SLEEP)ビット領域から取得/設定されます。

值	0 0	01	1 0	11
名称	DIS	ENABLED	SAMPLED	-
説明	禁止	継続動作で許可	採取動作で許可	(予約)

18.5.2. CTRLB - 制御B (Control B)

名称 : CTRLB

変位 : +\$01

リセット: FUSE.BODCFGヒューズから設定

特質:-

ビット	7	6	5	4	3	2	1	0
							LVL2~0	
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	Х	Х	Х

● ビット2~0 - LVL2~0 : BOD基準 (BOD Level)

このビット領域はBOD閾値基準を制御します。

リセット値はBOD構成設定(FUSE.BODCFG)ヒューズのBOD基準(LVL)ビットから取得/設定されます。

値	000	010	111	注
名称	BODLEVEL0	BODLEVEL2	BODLEVEL7	
説明	1.8V	2.6V	4.2V	

- **主**: ・更なる詳細については電気的特性でBODとPORの特性を参照してください。
 - ・説明内の値は代表値です。

18.5.3. VLMCTRLA - VLM制御A (VLM Control A)

名称	:	VLMCTRLA
----	---	----------

- **変位** : +\$08
- **リセット** : \$00
- 特質:-

ビット	7	6	5	4	3	2	1	0
							VLMI	VL1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット1,0 - VLMLVL1,0 : VLM基準 (VLM Level)

これらのビットはBOD閾値(BOD.CTRLBのLVL)に相対する電圧水準監視部(VLM)閾値を選びます。

値	0 0	01	10	11
説明	BOD閾値+5%がVLM閾値	BOD閾値+15%がVLM閾値	BOD閾値+25%がVLM閾値	(予約)

18.5.4. INTCTRL - 割り込み制御 (Interrupt Control)

- **変位** : +\$09
- リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
						VLMC	CFG1,0	VLMIE
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット2,1 - VLMCFG1,0 : VLM構成設定 (VLM Configuration)

これらのビットはどの出来事がVLM割り込みを起動するかを選びます。

値	0 0	01	10	11
名称	BELOW	ABOVE	CROSS	-
説明	VDDがVLM閾値未満へ下降	VDDがVLM閾値越えへ上昇	VDDがVLM閾値を横切る	(予約)

• ビット0 - VLMIE : VLM割り込み許可 (VLM Interrupt Enable)

このビットへの'1'書き込みは電圧水準監視部(VLM)割り込みを許可します。

18.5.5. INTFLAGS - VLM割り込み要求フラク (VLM Interrupt Flag)

名称: INTFLAGS

- **変位** : +\$0A
- リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[VLMIF
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - VLMIF : VLM割り込み要求フラク (VLM Interrupt Flag)

このフラグは割り込み制御(BOD.INTCTRL)レジスタのVLM構成設定(VLMCFG)ビットによって構成設定されるように、VLMからの起動が 与えられる時に設定(1)されます。このフラグはBODが許可されている時にだけ更新されます。

18.5.6. STATUS - VLM状態 (VLM Status)

名称	: STATUS
変位	: +\$0B

- リセット : \$00
- 特質 :-

۲ ۲	7	6	5	4	3	2	1	0
								VLMS
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - VLMS : VLM状態 (VLM Status)

このビットはBODが許可されている時にだけ有効です。

値	0	1
説明	電圧はVLM閾値レヘル以上です。	電圧はVLM閾値レヘル以下です。

19. VREF - 基準電圧

19.1. 特徴


- ・ 設定可能な基準電圧源
 - AC
 - ADC
- ・各基準元は以下の電圧を支援
 - 1.024V
 - 2.048V
 - 2.500V
 - 4.096V
 - VDD

19.2. 概要

基準電圧(VREF)周辺機能は様々な周辺機能によって使われる基準電圧源を提供します。制御A(VREF.CTRLA)レジスタの適切なレジスタを書くことによってアナログ比較器に対する基準電圧を選ぶことができます。

基準電圧源は周辺機能によって要求される時に自動的に許可されます。使用者は制御B(VREF.CTRLB)レジスタで各々の強制許可 (NVMREFEN、ADCOREFEN、ACOREFEN)ビットに'1'を書くことによって基準電圧源を許可(故に未使用供給元の自動禁止を無効 に)することができます。これは増される消費電力を犠牲にして始動時間を減らします。

19.2.1. 構成図



19.3. 機能的な説明

19.3.1. 初期化

既定構成設定はADC0またはAC0が基準電圧を要求する時に各々の供給元を許可します。

ADC0とAC0用の基準電圧は制御B(VREF.CTRLB)レジスタで各々の参照基準強制許可(ADC0REFENとAC0REFEN)ビットに'1'を書く ことによって強制的にONにすることができます。これは各々の周辺機能の始動時間を増される消費電力を犠牲にして始動時間を減 らすのに役立ちます。

AC0の既定基準電圧は1.024Vですが、制御A(VREF.CTRLA)レジスタのAC0基準選択(AC0REFSEL)ビット領域に書くことによって構成 設定することができます。

ADC0の基準電圧はADC0レジスタ内で参照基準元を選ぶことによって構成設定されます。詳細についてはADC記述を参照してください。

19.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0						A	COREFSEL2	~0
+\$01	CTRLB	7~0						NVMREFEN	ADC0REFEN	AC0REFEN

19.5. レシ スタ説明

19.5.1. CTRLA - 制御A (Control A)

習り	4称 : CTRLA 2位 : +\$00 セット : \$00 持質 : -								
	ビット	7	6	5	4	3	2	1	0
							А	COREFSEL2~	0
	アクセス種別	R	R	R	R	R	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット2~0 - ACOREFSEL2~0: アナログ比較器0基準選択(Analog Comparator 0 Reference Select) このビット領域はアナログ比較器0用の基準電圧を選びます。

値	000	001	010	011	100	101	110	111
名称	1V024	2V048	2V500	4V096	_	_	_	VDD
説明	1.02V 参照基準(<mark>注</mark>)	2.05V 参照基準(<mark>注</mark>)	2.5V 参照基準(<mark>注</mark>)	4.1V 参照基準 (<mark>注</mark>)	(予約)	(予約)	(予約)	参照基準 として供給電圧

注: 内部参照基準に対して与えられる値は代表値なだけです。 更なる詳細については「電気的特性」章を参照してください。

19.5.2. CTRLB - 制御B (Control B)

名称:	CTRLB
-----	-------

- **変位** : +\$01
- リセット : \$00
- 特質 :-

ヒット	7	6	5	4	3	2	1	0
						NVMREFEN	ADC0REFEN	AC0REFEN
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット2 - NVMREFEN : NVM基準電圧強制許可 (NVM Reference Force Enable)

このビットはNVMの参照基準が常時ONか否かを制御します。

値	0	1
名称	AUTO	ALWAYSON
説明	参照基準は必要とされる時に自動的に許可されます。	参照基準は常にONです。

● ビット1 - ADCOREFEN : ADCO基準電圧強制許可 (ADC0 Reference Force Enable)

このビットはADC0の参照基準が常時ONか否かを制御します。

値	0	1
名称	AUTO	ALWAYSON
説明	参照基準は必要とされる時に自動的に許可されます。	参照基準は常にONです。

● ビット0 - ACOREFEN : ACO基準電圧強制許可 (AC0 Reference Force Enable)

このビットはACOの参照基準が常時ONか否かを制御します。

值	0	1
名称	AUTO	ALWAYSON
説明	参照基準は必要とされる時に自動的に許可されます。	参照基準は常にONです。

20. WDT – ウォッチト ック タイマ

20.1. 特徴

- ・時間超過前にウォッチトッグタイマが解消されない場合にシステム リセットを発行
- ・独立した発振器を用いる周辺機能クロックからの非同期動作
- ・32.768kHz超低電力発振器(OSCULP32K)の1.024kHz出力を使用
- ・8msから8sまで11種の選択可能な時限期間
- ・2つの動作形態
 - 標準動作
 - 窓動作
- ・望まれない変更を防ぐための構成設定施錠

20.2. 概要


ウォッチドック「タイマ(WDT)は正しいフ[®]ログラム動作を監視するためのシステム機能です。許可されると、WDTは構成設定可能な時限期間で 継続的に計時器を動かします。WDTが制限期間内にリセットされなければ、システム リセットを発行し、これは暴走や停滞されたコードのよう な状況からの回復をシステムに許します。WDTはソフトウェアからWDR(Watchdog Timer Reset)命令を実行することによってリセットされま す。

上で記述されたような標準動作に加えて、WDTは窓動作を持ちます。窓動作はWDTがリセットされなければならない間の制限時間内 側の時間幅または"窓"を定義します。WDTが速すぎまたは遅すぎでこの窓の外側でリセットされた場合、システムリセットが発行されま す。標準動作に比べ、窓動作はコート、異常が一定のWDR実行を引き起こす状況を捕らえることができます。

許可されると、WDTは活動動作と全ての休止動作で動きます。これが非同期の(CPUから独立したクロック元から動く)ため、例え主クロッ クが動かなくても、動作を継続してシステムリセットを発行することができます。

WDTは構成設定変更保護(CCP)機構と施錠機能を持ち、WDT設定が事故によって変更され得ないことを保証します。

20.2.1. 構成図



20.2.2. 信号説明

該当なし

20.3. 機能的な説明

20.3.1. 初期化

1. WDTは制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット領域に0以外の値が書かれる時に許可されます。

2. 任意選択: 窓形態動作を許可するにはWDT.CTRLAレジスタの窓(WINDOW)ビット領域に0以外の値を書いてください。

制御A(WDT.CTRLA)レシ^{*}スタの全ビットと状態(WDT.STATUS)レシ^{*}スタの施錠(LOCK)ビットは構成設定変更保護機構によって書き込み 保護されます。

ウォッチトック構成設定(FUSE.WDTCFG)ヒュースはWDT.CTRLAレシ[、]スタのリセット値を定義します。FUSE.WDTCFGのウォッチトック制限時間 周期(PERIOD)ビット領域が0以外なら、起動時にWDTが許可されてWDT.STATUSレシ[、]スタのLOCKビットが設定(1)されます。

20.3.2. クロック

1.024kHz発振器クロック(CLK_WDT)は内部超低電力発振器(OSCULP32K)から供給されます。超低電力設計のため、この発振器はデ バイスで特徴とされる他の発振器よりもかなり不正確で、従って正確な時限期間はデバイス毎に変わるかもしれません。全てのデバイスに 対して使われる時限期間が有効なことを保証するため、WDTを使うソフトウェア設計時にこの変化が考慮されなければなりません。

計数器クロック(CLK_WDT)は周辺機能クロックに対して非同期です。この非同期性のため、WDT制御A(WDT.CTRLA)レジスタへの書き込みはクロック領域間の同期が必要とされます。更なる詳細については「20.3.6. 同期」を参照してください。

(WDR)

TOWDT≒16ms ← TOWDT→

適時WDTリセット システム リセット

10 15 20 25 30 35

WDT時間経過

► t(ms)

図20-2. 標準動作操作

5

WDT計数

20.3.3. 動作

20.3.3.1. 標準動作

標準動作操作では、WDTに単一制限期間が設定されます。WDTが定義された時 限期間中にWDR命令を用いてソフトウェアからリセットされない場合、WDTはシステム リセッ トを発行します。

WDTがWDR命令を用いてソフトウェアによってリセットされる時毎に新しいWDT時限期 間が開始されます。

制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット領域に書くことによって8ms から8sまで選択可能な11個の可能なWDT時限期間(TOWDT)があります。

右図は標準動作でのWDT操作に対する代表的なタイミング体系を示します。 標準動作は制御A(WDT.CTRLA)レジスタの窓期間(WINDOW)ビット領域が'0000'で ある限り許可されます。


20.3.3.2. 窓動作

窓動作操作では、WDTが次のような2つの異なる制限期間、閉鎖窓制限期間(TOWDTW)と開放窓制限期間(TOWDT)を使います。

- ・TOWDTWはWDTをリセットされるべきではない8msから8sまでの持続期間 を定義します。この期間の間にWDTがリセットされた場合、WDTはシステムリ セットを発行します。
- TOWDTも8msから8sで、WDTをリセットすることができる(すべき)間の開放 持続期間を定義します。開放期間は常に閉鎖期間に続き、故に時限期 間の総持続期間は閉鎖窓と開放窓の時限期間の合計です。

窓動作許可時、またはデバッグ動作の外に出る時に、窓は最初のWDR命令後に活性(有効)にされます。

右図は窓動作でのWDT操作に対する代表的なタイシング体系を示します。 窓動作は制御A(WDT.CTRLA)レシ^{*}スタの窓期間(WINDOW)と*ット領域に0以 外の値を書くことで許可され、*0000'を書くことで禁止されます。



20.3.3.3. 意図しない変更の防止

WDTはWDT設定に対して意図しない変更を避けるために次のような2つの安全機構を提供します。

- ・WDT制御レジスタ変更のために時限書き込み手順を使う構成設定変更保護(CCP)機構。更なる詳細については「20.3.7.構成設 定変更保護」を参照してください。
- ・状態(WDT.STATUS)レジスタの施錠(LOCK)ビットに'1'を書くことによる構成設定の施錠。このビットが'1'の時に制御A(WDT.CTRL A)レジスタは変更することができません。LOCKビットはソフトウェアで'1'を書くことだけができるのに対し、デバイスがそれに'0'を書くこと ができるにはデバックが動作が必要です。結果としてWDTはソフトウェアから禁止することができません。
- **注**: WDT構成設定はリセット後にヒューズから設定されます。制限期間(PERIOD)ビット領域が0以外に設定される場合、WDT.STATUSレシ スタで自動的にLOCKビットが設定(1)されます。

20.3.4. 休止形態動作

WDTは供給元クロックが活性であるどの休止動作形態でも動作を続けます。

20.3.5. デバッグ操作

走行時のデベッグ時、この周辺機能は標準動作を続けます。デベッグ動作形態でのCPU停止はこの周辺機能の標準動作を停止します。

デバッグ動作形態でのCPU停止時、WDT計数器はリセットされます。

WDTが窓動作で動いていてCPUを開始すると、最初の閉鎖窓制限時間は禁止され、標準動作制限時間が実行されます。

20.3.6. 同期

WDTクロック領域と周辺機能クロック領域間が非同期なため、制御A(WDT.CTRLA)レジスタは書かれた時に同期されます。状態(WDT.ST ATUS)レジスタの同期化多忙(SYNCBUSY)フラグは進行中の同期化があるかを示します。

SYNCBUSY=1の間のWDT.CTRLAレジスタ書き込みは許されません。

以下のレジスタビットが書かれた時に同期化されます。

- ・制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット
- ・WDT.CTRLAレジスタの窓期間(WINDOW)ビット

WDR命令は同期するのに2~3周期のWDTクロックが必要です。

20.3.7. 構成設定変更保護

この周辺機能は構成設定変更保護(CCP)下にあるレジスタを持ちます。これらへ書くには最初に構成設定変更保護(CPU.CCP)レジスタ へ与えられた鍵が書かれ、4 CPU命令以内に保護されたビットへの書き込みアクセスが後続しなければなりません。

適切なCCP解錠手順に従わずに保護されたレジスタへ書こうとすると、それを無変化のままにします。

右のレジスタがCCP下です。

CCPによって保護されるビット/レジスタの一覧は以下です。

- ・制御A(WDT.CTRLA)レジスタの制限期間(PERIOD)ビット
- ・制御A(WDT.CTRLA)レシブスタの窓期間(WINDOW)ビット
- ・状態(WDT.STATUS)レシブスタの施錠(LOCK)ビット

表20-1. WDT -	構成設定変更保護下のレジスタ

レジスタ	鍵種別
WDT.CTRLA	IOREG
WDT.STATUSのLOCKビット	IOREG

20.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ		
+\$00	CTRLA	7~0		WINDO	DW3∼0	1	PERIOD3~0					
+\$01	STATUS	7~0	LOCK							SYNCBUSY		

20.5. レジスタ説明

20.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位 : +\$00

リセット: FUSE.WDTCFGからの値

特質:構成設定変更保護

ビット	7	6	5	4	3	2	1	0		
		WINDO	DW3~0		PERIOD3~0					
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	Х	Х	Х	Х	Х	Х	Х	Х		

ビット7~4 - WINDOW3~0:窓期間 (Window)

これらのビットへの0以外の値の書き込みが窓動作を許可し、それに応じて閉鎖期間の持続期間を選びます。

このビットは以下のように任意選択で施錠保護されます。

・状態(WDT.STATUS)レジスタの施錠(LOCK)ビットが'1'の場合、全ビットが変更保護されます(アクセス=R)。

・WDT.STATUSレジスタのLOCKビットが'0'の場合、全ビットを変更することができます(アクセス=R/W)。

值	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	その他
名称	OFF	8CLK	16CLK	32CLK	64CLK	128CLK	256CLK	512CLK	1KCLK	2KCLK	4KCLK	8KCLK	-
説明	-	0.008s	0.016s	0.031s	0.063s	0.125s	0.25s	0.5s	1s	2s	4s	8s	(予約)
▶, 22 7601-11-封/	山中十	▼☆ 井戸 円円 / /		20017))水主日	由い 胆子	フルウは	却とつい	イル「雨」	= 66 #士。64	キャンシ	「四」 アノ	だちい	

注: 32.768kHz超低電力発振器(OSCULP32K)精度に関する特定情報については「電気的特性」章を参照してください。

・ビット3~0 - PERIOD3~0:制限期間 (Period)

これらのビットへの0以外の値の書き込みがWDTを許可し、それに応じて標準動作での制限期間を選びます。窓動作でのこれらのビットは開放窓の持続期間を選びます。

このビットは以下のように任意選択で施錠保護されます。

・状態(WDT.STATUS)レシブスタの施錠(LOCK)ビットが'1'の場合、全ビットが変更保護されます(アクセス=R)。

・WDT.STATUSレジスタのLOCKビットが'0'の場合、全ビットを変更することができます(アクセス=R/W)。

	値	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	その他
	名称	OFF	8CLK	16CLK	32CLK	64CLK	128CLK	256CLK	512CLK	1KCLK	2KCLK	4KCLK	8KCLK	-
	説明	-	0.008s	0.016s	0.031s	0.063s	0.125s	0.25s	0.5s	1s	2s	4s	8s	(予約)
注	: 32.768kHz超(氏電力	発振器(OSCULF	P32K)精/	度に関す	る特定情	報につい	ては「電気	気的特性	章を参	照してく	ださい。	

20.5.2. STATUS - 状態 (Status)

名称:STATUS

変位 : +\$01

リセット : \$00

特質:LOCKビットは構成設定変更保護

ビット	7	6	5	4	3	2	1	0
	LCOK							SYNCBUSY
アクセス種別	R/W	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット7 - LOCK : 施錠 (Lock)

このビットの'1'書き込みは制御A(WDT.CTRLA)レジスタを書き込み保護にします。

このビットに'1'を書くことだけが可能です。このビットはデバッグ動作でだけ解除(0)することができます。

ウォッチトック、タイマ構成設定(WDTCFG)ヒュース、のウォッチト、ック、制限時間周期(PERIOD)値が0と違う場合、自動的に施錠が設定されます。 このヒ、ットは構成設定変更保護(CCP)下です。

• ビットO - SYNCBUSY : 同期化多忙 (Synchronization Busy)

このビットはWDT.CTRLAレジスタを書いた後にデータが周辺機能クロック領域からWDTクロック領域へ同期化されつつある間、設定(1)され ます。

このビットは同期化終了後に解除(0)されます

このビットは構成設定変更保護(CCP)下ではありません。

21. TCA - 16ビット タイマ/カウンタA型

21.1. 特徴

- 16ビットタイマ/カウンタ
- ・3つの比較チャネル
- ・2重緩衝されたタイマ定期間設定
- ・2重緩衝された比較チャネル
- ・波形生成:
- 周波数生成
- 単一傾斜PWM(パルス幅変調)
- 2傾斜PWM
- 事象での計数
- ・計時器溢れ割り込み/事象
- ・比較チャネル当たり1つの比較一致
- ・分割動作での2つの8ビットタイマ/カウンタ

21.2. 概要

柔軟な16ビットタイマ/カウンタA型(TCA)は正確なプログラム実行タイミング、周波数と波形の生成、指令実行を提供します。

TCAは基本計数器と比較チャネルの組から成ります。基本計数器はクロック周期または事象を計数するのに使うことができ、またクロック周期をどう計数するかを事象に制御させます。それは方向制御を持ち、タイミングに周期設定を使うことができます。比較チャネルは基本計数器と共に、比較一致制御、周波数生成、パルス幅波形変調を実行するのに使うことができます。


動作形態に依存して、計数器は各タイマ/カウンタ クロックまたは事象入力で解消、再設定、増加、減少されます。

タイマ/カウンタは任意選択の前置分周を持つ周辺機能クロックから、または事象システムからクロック駆動と計時をすることができます。事象シス テムは方向制御または動作の同期にも使うことができます。

既定で、TCAは16ビットタイマ/カウンタです。このタイマ/カウンタは各々3つの比較チャネルを持つ2つの8ビットタイマ/カウンタに分割する分割動作 機能を持ちます。使う動作形態に応じて、レジスタのアドレス付けや、ビット遮蔽と群構成設定の使用は以降のように、レジスタに対してTC An.SINGLE.REGISTERまたはTCAn.SPLIT.REGISTER、ビット遮蔽と群構成設定の例としてTCA_SINGLE_CLKSEL_DIV1_gcまたはTC A_SPLIT_CLKSEL_DIV1_gcのどちらかとして行われます。


本章でレジスタはTCAn.REGISTERとしてアドレス付けされます。

下図は密接に関連する(青枠の(訳注:原書は灰色の))周辺機能単位部を伴う16ビットタイマ/カウンタの構成図を示します。



21.2.1. 構成図

下図はこのタイマ/カウンタの詳細な構成図を示します。




計数(TCAn.CNT)レジスタ、定期と比較(TCAn.PERとTCAn.CMPn)のレジスタ、それらに対応する(TCAn.PERBUFとTCAn.CMPnBUF)の 緩衝レジスタは16ビットレジスタです。全ての緩衝レジスタは緩衝部が新しい値を含む時を示す緩衝有効(BV)フラグを持ちます。

標準動作の間、計数器値は計数器がTOPまたはBOTTOMに達したかどうかを決めるために0と定期(PER)値と継続的に比較されます。計数器値はTCAn.CMPnレジスタとも比較されます。

タイマ/カウンタは割り込み要求、事象を生成したり、計数器(TCAn.CNT)レジスタがTOP、BOTTOM、またはCMPnに達することによって起動された後に波形出力を変更することができます。起動後、割り込み要求、事象、波形出力変更は次のCLK_TCA周期で起こります。

下図で示されるように、CLK_TCAは前置分周された周辺機能クロックか、または事象システムからの事象のどちらかです。



21.2.2. 信号説明

信号	形式	説明
WOn	デジタル出力	波形出力

21.3. 機能的な説明

21.3.1. 定義

以下の定義は文書全体を通して使われます。

表21-1. タイマ	表21-1. タイマ/カウンタ定義							
名称	説明							
BOTTOM	計数器が底(BOTTOM)に到達し、それが\$0000になる時							
MAX	計数器が最大(MAXimum)に到達し、それが全て1になる時							
TOP	計数器が頂上(TOP)に到達し、それが計数の流れで最高値と等しくなる時							
UPDATE	更新条件一致、波形生成動作に依存してタイマ/カウンタがBOTTOMまたはTOPに到達する時。有効な緩衝値を持つ 緩衝されるレジスタは制御E(TCAn.CTRLE)レジスタの更新施錠(LUPD)とットが設定(1)されていない限り更新されます。							
CNT	計数器レジスタ値							
CMP	比較レジスタ値							
PER	定期(周期)レジスタ値							

一般的に用語の計時器はタイマ/カウンタが周期的クロック刻みを計数する時に使われます。用語の計数器は入力信号が散発的または不規則なクロック刻みを持つ時に使われます。後者は事象計数時の場合に有り得ます。

21.3.2. 初期化

基本動作でタイマ/カウンタの使用を開始するには以下のようにこれらの手順に従ってください。

- 1. 定期(TCAn.PER)レジスタにTOP値を書いてください。
- 2. 制御A(TCAn.CTRLA)レシ[、]スタの許可(ENABLE)ビットに'1'を書くことによって周辺機能を許可してください。計数器はTCAn.CTRL Aレシ[、]スタのクロック選択(CLKSEL)ビット領域で設定した前置分周器に従ったクロック刻みの計数を開始します。
- 3. 任意選択: 事象制御(TCAn.EVCTRL)レジスタの事象入力での計数器事象入力A許可(CNTAEI)ビットに'1'を書くことにより、クロック 刻みに代わって事象が計数されます。
- 4. 計数値は計数(TCAn.CNT)レジスタの計数(CNT)ビット領域から読むことができます。


21.3.3. 動作

21.3.3.1. 標準動作

標準動作では計数器がTOPまたはBOTTOMに達するまで、制御E(TCAn.CTRLE)レジスタの方向(DIR)ビットによって選ばれる方向でクロック刻みを計数します。制御A(TCAn.CTRLA)レジスタのクロック選択(CLKSEL)ビット領域に従って前置分周した周辺機能クロック(CLK_PER)がクロック刻みを与えます。

計数器が上昇計数中にTOPに達すると、計数器は次のクロック刻みで'0'に丸められます。下降計数時、計数器はBOTTOMに達した時に定期(TCAn.PER)レジスタ値で再設定されます。

計数器が走行している時に計数(TCAn.CNT)レジスタの計数 値を変更することが可能です。TCAn.CNTレジスタへの書き 込みアクセスは計数、解消、再設定よりも高い優先権を持ち、 直ちに行われます。計数器の方向はTCAn.CTRLEレジスタ のDIRビットに書くことによって標準動作の間でも変更するこ とができます。




21.3.3.2. 2重緩衝

定期(TCAn.PER)レシブスタ値と比較n(TCAn.CMPn)レジブスタ値は全て2重緩衝(TCAn.PERBUFとTCAn.CMPnBUF)されます。

各々の緩衝レジスタは緩衝レジスタが対応する定期または比較のレジスタ内に複写することができる有効な(新しい)値を含むことを示す、制御F(TCAn.CTRLF)レジスタ内の緩衝有効(BV)フラグ(PERBVとCMPnBV)を持ちます。定期レジスタと比較nレジスタが比較動作に使われる時に、BVフラグはデータが緩衝レジスタに書かれる時に設定(1)され、UPDATE条件で解除(0)されます。この図は比較レジスタに関して示します。


TCAn.CMPnとTCAn.CMPnBUFのレジスタはI/Oレジスタとして利用可能で、緩衝レジスタの初期化と迂回、2重緩衝機能を許します。



21.3.3.3. 周期変更

- 計数器の周期は新しいTOP値を定期(TCAn.PER)レシ[、]スタ へ書くことによって変更されます。
- 緩衝なし:2重緩衝を使わない場合、どんな周期変更も 直ちに行われます。

計数(TCAn.CNT)と定期(TCAn.PER)のレジスタが継続的に 比較されるため、計数器丸めは緩衝なしでの上昇計数時 のどの動作形態でも起こり得ます。現在のTCAn.CNTより も低い新しいTOP値をTCAn.PERに書く場合、計数器は 比較一致が起こるのに先立って先に丸めを行うでしょう。



現CNTより低い新TOP値PER書き込み

未だ正しい動作を維持します。右図の2傾斜 動作に対して示されるように、定期(TCAn.P ER)レジスタは常に"更新"(UPDATE)条件で更 新されます。これは丸めと奇数波形の生成を 防ぎます。

緩衝有り:2重緩衝を使うと、緩衝部は何時でも書けて、

注:他に指定されない場合、TCA動作を示す図では緩衝 が使われます。

21.3.3.4. 比較チャネル

各比較nチャネルは計数器(TCAn.CNT)値を比較n(TCAn.CMPn)レジスタと継続的に比較します。TCAn.CNTとTCAn.CMPnが等しい場合、比較器は一致を合図します。この一致は次の計時器クロック周期で比較チャネルの割り込み要求フラグ(INTFLAGS.CMPn)を設定(1)し、任意選択の割り込みが生成されます。

比較n緩衝(TCAn.CMPnBUF)レジスタは定期緩衝(TCAn.PERBUF)レジスタのものと等価な能力を持つ2重緩衝を提供します。2重緩衝はUPDATE条件に従って、計数の流れのTOPまたはBOTTOMのどちらかに対して緩衝値でのTCAn.CMPnレジスタの更新を同期化します。同期化は不具合なしの出力のために奇数長の発生、非対称ハッルスを防ぎます。


CMPnBUFの値はUPATE条件でCMPnに移動され、次の計数から計数器(TCAn.CNT)値と比較されます。

21.3.3.4.1. 波形生成

比較チャネルは対応するポートピンでの波形生成に使うことができます。接続されたポートピンで波形を見ることができるようにするには、 以下の必要条件が完全に満たされなければなりません。

- 1. 制御B(TCAn.CTRLB)レジスタの波形生成動作(WGMODE)ビット領域を書くことによって波形設定動作形態が選ばれなければなり ません。
- 2. 使われる比較チャネルが許可(TCAn.CTRLBレジスタの比較n許可(CMPnEN)=1に)されなければならず、これは対応するピンに対する 出力値を指定変更します。代替ピンはポート多重器(PORTMUX)を構成設定することによって選ぶことができます。詳細については 「PORTMUX - ポート多重器」章を参照してください。
- 3. 連携するポート ピンに対する方向は出力としてポート周辺機能で構成設定されなければなりません。
- 4. 任意選択: 連携するポート ピンに反転波形出力を許可してください。詳細については「PORT I/Oピン構成設定」章を参照してください。
- 注:標準動作では利用可能な波形出力はWO0~2だけです。WO3~5を使うには分割動作が許可されなければなりません。

21.3.3.4.2. 周波数(FRQ)波形生成



ここでNは使われる前置分周数(制御A(TCAn.CTRLA)レシ、スタのクロック選択(CLKSEL)ビット領域参照)を表し、fcLK_PERは周辺機能クロック 周波数です。

生成される波形の最大周波数はTCAn.CMP0レジスタが0(\$0000)を書かれて前置分周が全く使われない(TCAn.CTRLAのCLKSEL= 0、N=1の)時に周辺機能クロック周波数(fcLK_PER)の半分です。

追加の波形出力WOnを得るにはTCAn.CMP1とTCAn.CMP2のレジスタを使ってください。波形WOnは同一またはWO0に対する変位のどちらかで有り得ます。この変位はTCAn.CMPn、TCAn.CNT、計数方向によって動かすことができます。秒での変位(tOffset)は下表の式を使って計算することができます。この式はCMPn<CMP0の時にだけ有効です。

表21-2. 変位式概要						
式	計数方向	CMPn対CNTの状態	変位			
	上昇	CMPn≧CNT	WO0に先行するWOn			
$t_{\text{Offset}} = \left(\frac{\text{CMP0} - \text{CMPn}}{\text{CMP0} + 1}\right) \left(\frac{T}{2}\right)$	一下政	CMP0≦CNT	WO0に後行するWOn			
	下降	CMP0>CNTでCMPn>CNT	WO0に後行するWOn			
$t_{om} = (CMPn+1)(T)$	上昇	CMP0 <cnt< th=""><th>WO0に後行するWOn</th></cnt<>	WO0に後行するWOn			
$t_{\text{Offset}} = \left(\frac{1}{\text{CMP0}+1}\right) \left(\frac{1}{2}\right)$	下降	CMP0≦CNT	WO0に先行するWOn			

右図は両式を使うことができるWOn用の先行と後 行の変位を示します。正しい式は計数方向と計 時器が許可される、またはCMPnが変更される時 のCMPn対CNTの状態によって決められます。

図21-10. 上昇計数時の変位





図21-11. 波形出力反転



右図は走行時中のCMPn変更が波形をどう反転 し得るかを示します。

21.3.3.4.3. 単一傾斜PWM生成

単一傾斜PWM生成に関して、TCAn.PERレジスタが周期(T)を制御する一方で、TCAn.CMPnレジスタ値は生成する波形のデューティサイクルを制御します。下図は計数器がどうBOTTOMからTOPへ計数し、その後にBOTTOMから再開するかを示します。波形生成器出力はBOTTOMで設定(1)され、TCAn.CNTとTCAn.CMPnのレジスタ間の比較一致で解除(0)されます。


CMPn=BOTTOMはWOnで静的なLow信号を生じ、一方 でCMPn>TOPはWOnで静的なHigh信号を生じます。

定期(TCAn.PER)レジスタはPWM分解能を定義します。最 小分解能は2ビット(TCAn.PER=\$0003)で、最大分解能は 16ビット(TCAn.PER=MAX)です。

次式は単一傾斜PWMに対するビットでの正確な分解能 (RPWM_SS)を計算します。

 $R_{\text{PWM}_SS} = \frac{\log(\text{PER}+1)}{\log(2)}$

単一傾斜PWM周波数(fPWM_SS)は周期設定(TCAn.PE R)、周辺機能クロック周波数(fCLK_PER)、TCA前置分周器 (TCAn.CTRLAレシ^{*}スタのCLKSELL^{*}ット領域)に依存しま す。それは使う前置分周数をNが表す右式によって計算 されます。



21.3.3.4.4. 2傾斜PWM生成

2傾斜PWM生成に関して、定期(TCAn.PER)レジスタが周期(T)を制御する一方で、比較n(TCAn.CMPn)レジスタ値は波形生成(WG)出力のデューティサイクルを制御します。

下図は2傾斜PWMに対して計数器がBOTTOMからTOPへそしてその後にTOPからBOTTOMへどう繰り返し計数するかを示します。 波形生成器出力はBOTTOMで設定(1)され、上昇計数時の比較一致で解除(0)され、下降計数時の比較一致で設定(1)されます。


CMPn=BOTTOMはWOnで静的なLow信号を生じ、一方でCMPn=TOPはWOnで静的なHigh信号を生じます。

定期(TCAn.PER)レジスタはPWM分解能を定義します。最 小分解能は2ビット(TCAn.PER=\$0003)で、最大分解能は 16ビット(TCAn.PER=MAX)です。

次式は2傾斜PWMに対する正確な分解能(RPWM_DS)を 計算します。

PWM周波数(fpwm Ds)はTCAn.PERレジスタでの周期設

$$R_{\text{PWM}_{\text{DS}}} = \frac{\log(\text{PER}+1)}{\log(2)}$$



定、周辺機能 p_{Py}/B 波数(f_{CLK_PER})、TCAn.CTRLA νi スタのCLKSELL'ット領域で選ばれる前置 分周器に依存します。それは右式によって計算することができます。 $f_{PWM_DS} = \frac{f_{CLK_PER}}{2N \times PER}$


ここでNは使う前置分周数を表します。

2傾斜PWMの使用は単一傾斜PWM動作と比較して周期毎に倍の計時器増加数のため、概ね半分の最大動作周波数になります。

21.3.3.4.5. 波形生成に関するホート無効化

ポートピンで利用可能な波形生成を行うには、対応するポートピンの方向が出力として設定(方向(PORTx.DIR)レジスタの方向(DIRn)=1 に)されなければなりません。TCAは比較チャネルが許可(制御B(TCAn.CTRLB)レジスタの比較n許可(CMPnEN)=1に)され、波形生成動 作が選ばれる時にポートピン値を覆します。

下図はTCAに関するポート無効化を示します。タイマ/カウンタ比較チャネルは対応するポートピン(Pxn)でのポートピン出力値(PORTx.OUTレジ、 スタのOUTn)を無効にします。ポートピンでの反転I/O許可(PORTx.PINnCTRLレジスタのINVEN=1)は対応するWG出力を反転します。



21.3.3.5. タイマ/カウンタ指令

周辺機能の状態を直ちに変更するために、ソフトウェアによって1組の指令を発行することができます。これらの指令は更新、再始動、リ セットの信号の直接制御を与えます。指令は制御E設定(TCAn.CTRLESET)レジスタの指令(CMD)ビット領域に各々の値を書くことによっ て発行されます。

更新(UPDATE)指令はUPDATE指令が制御E(TCAn.CTRLESET/CLR)レジスタの更新施錠(LUPD)ビットの状態によって影響を及ぼされないことを除き、更新条件が起こる時と同じ効果を持ちます。

ソフトウェアは再始動(RESTART)指令を発行することによって現在の波形周期の再始動を強制することができます。この場合は計数器と 全ての波形出力が'0'に設定されます。

リセット(RESET)指令は全てのタイマ/カウンタレジスタをそれらの初期値に設定します。RESET指令はタイマ/カウンタが走行していない(TCAn. CTRLAレジスタの許可(ENABLE)=0の)時にだけ発行することができます。

21.3.3.6. 分割動作 - 2つの8ビット タイマ/カウンタ


分割動作概要

分割動作はTCAで計時器とPWMチャネルの数を倍にするために提供されます。この分割動作では、各々がPWM生成用に3つの比較 チャネルを持つ2つの独立した8ビット計時器として働きます。分割動作は単一傾斜下降計数でだけ動きます。事象で制御される操作は 分割動作で支援されません。

右図は分割動作での単一傾斜PWM生成を示します。波形生成部出力はBOTTOMで解除(0)され、計数器値(TCAn.xCNT)と比較n(TCAn.xCMPn)のレジスタ間の比較一致で設定(1)です。

CMPn=BOTTOMやCMPn>TOPはWOnでの固定Low信 号を生じます。

分割動作の有効化はいくつかのレジスタとレジスタビットの 機能を変更します。この変更は独立したレジスタ割り当て で記述されます(「21.6. レジスタ要約 - 分割動作」をご覧 ください)。



標準動作と比べた分割動作の違い


- ・計数
 - 下降計数専用
 - 下位バイトタイマ/カウンタ(TCAn.LCNT)レジスタと上位バイトタイマ/カウンタ(TCAn.HCNT)レジスタは独立です。
- ・波形生成

- 単一傾斜PWM専用(TCAn.CTRLBレジスタのWGMODE=SINGLESLOPE)

- ・割り込み
 - 下位バイト タイマ/カウンタ(TCAn.LCNT)レジスタに対する変更なし
 - 上位バイトタイマ/カウンタ(TCAn.HCNT)レジスタに対する下溢れ割り込み
 - 比較n上位バイト(TCAn.HCMPn)レジスタに対する比較割り込みと割り込み要求フラグなし
- 事象活動:不適合
- ・緩衝レジスタと緩衝有効フラグ: 不使用
- ・レシブスタ アクセス:全てのレジブタに対してバイト アクセス



図21-13. タイマ/カウンタ構成図 - 分割動作



分割動作初期化

標準動作と分割動作の間を移る時に、いくつのレジスタとビットの機能が変わりますが、それらの値は変わりません。この理由のため、予 期せぬ動きを避けるため、動作を変更する時に周辺機能を禁止(TCAn.CTRLAレジスタのENABLE=0)して、ハートリセット(制御E設定(T CAn.CTRLESET)レジスタの指令(CMD)=RESET)を行うことが推奨されます。

ハードリセット後に基本的な分割動作でタイマ/カウンタの使用を開始するには、以下のこれらの手順に従ってください。

- 1. 制御D(TCAn.CTRLD)レジスタの分割動作許可(SPLITM)ビットに'1'を書くことによって分割動作を許可してください。
- 2. 定期(TCAn.H/LPER)レジスタにTOP値を書いてください。
- 3. 制御A(TCAn.CTRLA)レシ^{*}スタの許可(ENABLE)ビットに'1'を書くことによって周辺機能を許可してください。計数器はTCAn.CTRL Aレシ^{*}スタのクロック選択(CLKSEL)ビット領域に従ってクロック刻みを計数します。
- 4. 計数器値は計数(TCAn.H/LCNT)レジスタの計数(H/LCNT)ビット領域から読むことができます。

分割動作の有効化はいくつかのレジスタとレジスタビットの機能の変更に帰着します。この変更は分離したレジスタ配置で記述されます。

21.3.4. 事象

TCAは下表で記述される事象を生成することができます。TCAn_HUNFを除く全ての生成部は標準動作と分割動作の操作間で共有 されます。生成部名は生成部が各動作で次のように表す特定信号を示します。標準動作での溢れと分割動作での下位パイト下溢れ に対応するOVF_LUNF。同じことがCMPn_LCMPnに適用されます。

表21-3. TCAでの事象生成部

生	成部名	説明	事象型		市名目
周辺機能	事象	武明	争豕空	生成クロック領域	事象長
	OVF_LUNF	標準動作: 溢れ 分割動作: 下位バ仆計時器下溢れ			
	HUNF	標準動作:利用不可 分割動作:上位バイ計時器下溢れ			
TCAn	CMP0_LCMP0	標準動作:比較チャネル0一致 分割動作:下位バイト計時器比較チャネル0一致	パルス	CLK_PER	1 CLK_PER周期
	CMP1_LCMP1	標準動作:比較チャネル1一致 分割動作:下位バイト計時器比較チャネル1一致			
	CMP2_LCMP2	標準動作:比較チャネル2一致 分割動作:下位バイト計時器比較チャネル2一致			

注: 事象生成の条件は標準動作と分割動作の両方に対して割り込み要求フラグ(TCAn.INTFLAGS)レジスタで対応する割り込み要求フ ラグを掲げるそれらと同じです。

TCAは入力事象での検出と活動のために2つの事象使用部を持ちます。下表は事象使用部とそれらの関連機能を記述します。

表21-4. TCAでの事象使用部							
使用部名		説明	入力検出	同期/非同期			
周辺機能	入力	11.11.11.11.11.11.11.11.11.11.11.11.11.	入力使出	问册/ 沪问册			
		正事象端で計数	端				
	CNTA	両事象端で計数	単而				
	CNIA	事象信号がHighの間計数					
TCAn		事象レベルが計数方向を制御、Lowの時に上昇、Highの時に下降	レヘッル	同期			
TCAN		事象レベルが計数方向を制御、Lowの時に上昇、Highの時に下降		问别			
	CNTD	正事象端で計数器再始動	端				
	CNTB	両事象端で計数器再始動	単面				
		事象信号がHighの間再始動	レヘッル				

上表で記述される特定の活動は事象制御(TCAn.EVCTRL)レジスタの事象活動(EVACTA、EVACTB)ビットに書くことによって選ばれます。入力事象はTCAn.EVCTRLの事象入力での計数許可(CNTAEI、CNTBEI)ビットに'1'を書くことによって許可されます。

EVACTAとEVACTBの両方が計数方向を制御するように構成設定される場合、事象信号は計数方向を決めるために論理和(OR)されます。そのため上向きに計数するには計数器に対して両事象入力がLow('0')でなければなりません。

注: 1. 事象入力は分割動作で使われません。

2. レベル入力検出での事象活動は事象周波数が計時器の周波数未満の場合にだけ確実に動きます。

事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

21.3.5. 割り込み

表21-5.標準動作で利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
OVF	溢れ割り込み	計数器がTOPまたはBOTTOMに到達
CMP0	比較チャネル0割り込み	計数器値と比較0レジスタ間の一致
CMP1	比較チャネル1割り込み	計数器値と比較1レジスタ間の一致
CMP2	比較チャネル2割り込み	計数器値と比較2レジスタ間の一致

表21-6. 分割動作で利用可能な割り込みベクタと供給元

-					
名称	へ、クタ説明	条件			
LUNF	下位バル下溢れ割り込み	下位バイ計時器がBOTTOMに到達			
HUNF	上位バル下溢れ割り込み	上位バイ計時器がBOTTOMに到達			
LCMP0	比較チャネル0割り込み	計数器値と下位バイド比較0レジスタ間の一致			
LCMP1	比較チャネル1割り込み	計数器値と下位バイド比較1レジスタ間の一致			
LCMP2	比較チャネル2割り込み	計数器値と下位バイド比較2レジスタ間の一致			

割り込み条件が起こると、周辺機能の割り込み要求フラク(TCAn.INTFLAGS)レジスタで対応する割り込み要求フラクが設定(1)されます。 割り込み元は周辺機能の割り込み制御(TCAn.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラクが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラクが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

21.3.6. 休止形態動作

TCAは既定でスタンパイ休止動作に於いて禁止されます。休止動作に入ると直ぐに停止されます。この単位部は制御A(TCAn.CTRL A)レジスタのスタンパイ時走行(RUNSTDBY)ビットが'1'を書かれる場合にスタンパイ休止動作で完全な動作に留まることができます。 全ての動作はパワーダウン休止動作で停止します。

変位 略称 ビット位置 ビット7 ビット6 ビット5 ビット4 ビット3 ビット2 ビット1 ビットロ $7 \sim 0$ ENABLE +\$00**CTRLA** RUNSTDBY CLKSEL2~0 +\$01CTRLB $7 \sim 0$ CMP2EN CMP1EN CMP0EN ALUPD WGMODE2~0 CMP2OV +\$02CTRLC $7 \sim 0$ CMP1OV CMP0OV +\$03CTRLD $7 \sim 0$ SPLITM +\$04**CTRLECLR** $7 \sim 0$ CMD1,0 LUPD DIR +\$05 CTRLESET $7 \sim 0$ CMD1,0 LUPD DIR CTRLFCLR CMP2BV CMP1BV CMP0BV PERBV +\$06 $7 \sim 0$ CTRLFSET +\$07 $7 \sim 0$ CMP2BV CMP1BV CMP0BV PERBV +\$08 予約 EVCTRL $7 \sim 0$ EVACTA2~0 +\$09 EVACTB2~0 CNTBEI CNTAEI +\$0A INTCTRL $7 \sim 0$ CMP2 CMP1 CMP0 OVF +**\$0**B INTFLAGS $7 \sim 0$ CMP2 CMP1 CMP0 OVF +\$0C 予約 +\$0D +\$0E DBGCTRL $7 \sim 0$ DBGRUN +\$0F TEMP7~0 TEMP $7 \sim 0$ +\$10予約 +\$1F +\$20 CNT7~0 $7 \sim 0$ CNT +\$21 $15 \sim 8$ CNT15~8 +\$22 予約 +\$25 +\$26 $7 \sim 0$ PER7~0 PER +\$27 $15 \sim 8$ PER15~8 +\$28 $7 \sim 0$ CMP7~0 CMP0 +\$29 $15 \sim 8$ CMP15~8 +\$2A CMP7~0 $7 \sim 0$ CMP1 +\$2B $15 \sim 8$ CMP15~8 +\$2C $7 \sim 0$ CMP7~0 CMP2 CMP15~8 +\$2D $15 \sim 8$ +\$2E 予約 +\$35 $7 \sim 0$ +\$36 PERBUF7~0 PERBUF +\$37 $15 \sim 8$ PERBUF15~8 +\$38 CMPBUF7~0 $7 \sim 0$ **CMP0BUF** +\$39 CMPBUF15~8 $15 \sim 8$ +\$3A CMPBUF7~0 $7 \sim 0$ CMP1BUF +\$3B CMPBUF15~8 $15 \sim 8$ CMPBUF7~0 +\$3C $7 \sim 0$ CMP2BUF CMPBUF15~8 +\$3D $15 \sim 8$

21.4. レジスタ要約 - 標準動作

21.5. レジスタ説明 - 標準動作

21.5.1. CTRLA - 制御A (Control A) - 標準/分割動作共通

名称 : CTRLA

- **変位** : +\$00
- リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
I	RUNSTDBY					CLKSEL2~0		ENABLE
アクセス種別	R/W	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7 - RUNSTDBY: スタンハイ時走行 (Run Standby)

このビットへの'1'書き込みはこの周辺機能にスタンバイ休止動作での走行を許します。

• ビット3~1 - CLKSEL2~0: クロック選択 (Clock Select)

これらのビットはタイマ/カウンタに対するクロック周波数を選びます。

[値	000	001	010	011	100	101	110	111
ſ	名称	DIV1	DIV2	DIV4	DIV8	DIV16	DIV64	DIV256	DIV1024
	説明 (f _{TCA} =)	<i>f</i> clk_per	fclk_per/2	fclk_per/4	fclk_per/8	fclk_per/16	fclk_per/64	fclk_per/256	fclk_per/1024

• ビット0 - ENABLE : 許可 (Enable)

値	0	1
説明	周辺機能は禁止されます。	周辺機能は許可されます。

21.5.2. CTRLB - 制御B (Control B) - 標準動作

名称	:	CTRLB
1日17小	•	UINLL

変位 : +\$01

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
		CMP2EN	CMP1EN	CMP0EN	ALUPD		WGMODE2~0)
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6~4 - CMPnEN : 比較n許可 (Compare n Enable)

FRQ(周波数)とPWMの波形生成動作で比較n許可(CMPnEN)ビットはWOnに対応するピンでの波形出力を利用可能にします。

值	0	1
説明	波形出力WOnは対応するピンで利用できません。	波形出力WOnは対応するピンの出力値を 無効にします。

● ビット3 - ALUPD : 更新自動施錠 (Auto Lock Update)

更新自動施錠ビットは制御E(TCAn.CTRLE)レジスタの更新施錠(LUPD)ビットを制御します。ALUPDが'1'を書かれると、全ての許可さ れた比較チャネルの緩衝部有効(CMPnBV)ビットが'1'になるまでLUPDビットが'1'に設定されます。(前行の)この条件がLUPDを解除(0) します。

これは緩衝値が比較n(CMPn)レジスタに転送され、LUPDビットが再び'1'に設定される後続するUPDATE条件まで解除(0)に留まります。これは許可された全ての比較緩衝部が書かれるまで、比較n緩衝(CMPnBUF)レジスタ値がCMPnレジスタに転送されないことを保証します。

值	0	1
説明	TCAn.CTRLEレジスタのLUPDビットは 自動的に変えられません。	TCAn.CTRLEレシ [・] スタのLUPDビットは 自動的に設定(1)/解除 <mark>(0</mark>)されます。

● ビット2~0 - WGMODE2~0: 波形生成動作 (Waveform Generation Mode)

このビット領域は波形生成動作を選び、計数器の計数進行、TOP値、UPDATE条件、割り込み条件、生成される波形の形式を制御します。

標準形態の動作では波形生成が全く実行されません。他の全ての動作形態に対して対応する比較n許可(CMPnEN)ビットを設定(1) する場合、波形生成部出力がポートピンに直結されるだけです。ポートピンの方向は出力として設定されなければなりません。

	値		000	001	010	011	100	101	1 1 0	111
	名称		NORMAL	FRQ	_	SINGLESLOPE	-	DSTOP	DSBOTH	DSBOTTOM
		動作	標準	周波数	(予約)	1傾斜PWM	(予約)	2傾斜PWM	2傾斜PWM	2傾斜PWM
=#	明	TOP	PER	CMP0	-	PER	-	PER	PER	PER
āπ	549 5	更新	TOP(<mark>注</mark>)	TOP(<mark>注</mark>)	-	BOTTOM	-	BOTTOM	BOTTOM	BOTTOM
		OVF	TOP(<mark>注</mark>)	TOP(<mark>注</mark>)	_	BOTTOM	_	TOP	ТОРとВОТТОМ	BOTTOM

注: 上昇計数時

21.5.3. CTRLC - 制御C (Control C) - 標準動作

名称:CTRLC

変位 : +\$02

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
						CMP2OV	CMP1OV	CMP0OV
アクセス種別	R	R	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット2 - CMP2OV : 比較2出力値 (Compare Output Value 2)

CMP0OVをご覧ください。

• ビット1 - CMP1OV : 比較1出力値 (Compare Output Value 1)

CMP0OVをご覧ください。

• ビット0 - CMP0OV : 比較0出力値 (Compare Output Value 0)

CMPnOVビットはタイマ/カウンタが許可されない時に波形生成(WG)部の出力値への直接アクセスを許します。これはタイマ/カウンタが走行していない時にWG出力値を設定(1)または解除(0)するのに使われます。

注: この出力をハット・へ接続時、制御B(TCAn.CTRLB)レシ、スタの比較n許可(CMPnEN)ビットが設定(1)されない限り、これらのビットの指 定変更は動きません。この出力をCCLへ接続時、TCAn.CTRLBレシ、スタのCMPnENビットは迂回されます。

21.5.4. CTRLD - 制御D (Control D) - 標準/分割動作共通

名称 : CTF 変位 : +\$03 リセット : \$00 特質 : -	3							
ビット	7	6	5	4	3	2	1	0
								SPLITM
アクセス種	別 R	R	R	R	R	R	R	R/W
リセット値	<u> </u>	0	0	0	0	0	0	0

● ビット0 - SPLITM : 分割動作許可 (Enalbe Split Mode)

このビットはタイマ/カウンタを分割動作形態に設定し、2つの8ビットタイマ/カウンタとして動きます。標準16ビット動作と比べてレジスタ割り当てが変わります。

21.5.5. CTRLECLR - 制御E解除 (Control Register E Clear) - 標準動作

名称:CTRLECLR

変位 : +\$04

リセット : \$00

特質 :-

そのビット位置に'1'を書くことによって個別ビットを解除(0)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ビット	7	6	5	4	3	2	1	0
					CMI	01,0	LUPD	DIR
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0


ビット3,2 - CMD1,0:指令 (Command)

このビット領域はタイマ/カウンタの更新、再始動、リセットのソフトウェア制御に使われます。指令ビット領域は常に'0'として読みます。

1	値	0 0	01	1 0	11
名	S称	NONE	UPDATE	RESTART	RESET
訪	兑明	指令なし	強制更新	強制再始動	強制ハート リセット (TCAが許可の場合は無効)

● ビット1 - LUPD : 更新施錠 (Lock Update)

更新施錠は更新を実行するのに先立って全ての緩衝部が有効であることを保証するのに使うことができます。



● ビット0 - DIR : 計数方向 (Counter Direction)

通常、このビットは波形生成動作または事象活動によってハートウェアで制御されますが、ソフトウェアからも変更することができます。

值	0	1		
説明	計数器は上昇計数(増加)	計数器は下降計数(減少)		

21.5.6. CTRLESET - 制御E設定 (Control Register E Set) - 標準動作

名称: CTRLESET

変位 : +\$05

リセット : \$00

特質 :-

そのビット位置に'1'を書くことによって個別ビットを設定(1)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ビット	7	6	5	4	3	2	1	0
					CMI	D1,0	LUPD	DIR
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3,2 - CMD1,0:指令 (Command)

このビット領域はタイマ/カウンタの更新、再始動、リセットのソフトウェア制御に使われます。指令ビット領域は常に'0'として読みます。

值	0 0	0 1	10	11
名称	NONE	UPDATE	RESTART	RESET
説明	指令なし	強制更新	強制再始動	強制ハート リセット (TCAが許可の場合は無効)

● ビット1 - LUPD : 更新施錠 (Lock Update)

更新を施錠することは更新を実行するのに先立って全ての緩衝部が有効であることを保証します。

値	1
=	例えUPDATE条件が起きても、緩衝されるレジスタの更新は実行されません。この設定は指令ビット領域によって発行される更新を妨げません。

● ビット0 - DIR : 計数方向 (Counter Direction)

通常、このビットは波形生成動作または事象活動によってハートウェアで制御されますが、ソフトウェアからも変更することができます。

值 0		1		
説明	計数器は上昇計数(増加)	計数器は下降計数(減少)		

21.5.7. CTRLFCLR - 制御F解除 (Control Register F Clear) - 標準動作専用

名称:CTRLFCLR

変位 : +\$06

リセット : \$00

特質:-

そのビット位置に'1'を書くことによって個別ビットを解除(0)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ビット	7	6	5	4	3	2	1	0
					CMP2BV	CMP1BV	CMP0BV	PERBV
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット3 - CMP2BV : 比較2緩衝有効 (Compare 2 Buffer Valid)

CMP0BVをご覧ください。

● ビット2 - CMP1BV : 比較1緩衝有効 (Compare 1 Buffer Valid)

CMP0BVをご覧ください。

● ビット1 - CMP0BV : 比較1緩衝有効 (Compare 0 Buffer Valid)

CMPnBVビットは新しい値が対応する比較n緩衝(TCAn.CMPnBUF)レジスタに書かれた時に設定(1)されます。これらのビットはUPDATE 条件で自動的に解除(0)します。

● ビット0 - PERBV : 定期緩衝有効 (Period Buffer Valid)

このビットは新しい値が定期緩衝(TCAn.PERBUF)レジスタに書かれた時に設定(1)されます。このビットはUPDATE条件で自動的に解除(0)します。

21.5.8. CTRLFSET - 制御F設定 (Control Register F Set) - 標準動作専用

名称: CTRLFSET

- **変位** : +\$07
- リセット : \$00

特質:-

そのビット位置に'1'を書くことによって個別ビットを設定(1)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ビット	7	6	5	4	3	2	1	0
[CMP2BV	CMP1BV	CMP0BV	PERBV
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット3 - CMP2BV : 比較2緩衝有効 (Compare 2 Buffer Valid)

CMP0BVをご覧ください。

● ビット2 - CMP1BV : 比較1緩衝有効 (Compare 1 Buffer Valid)

CMP0BVをご覧ください。

● ビット1 - CMP0BV : 比較1緩衝有効 (Compare 0 Buffer Valid)

CMPnBVビットは新しい値が対応する比較n緩衝(TCAn.CMPnBUF)レジスタに書かれた時に設定(1)されます。これらのビットはUPDATE 条件で自動的に解除(0)します。

● ビット0 - PERBV : 定期緩衝有効 (Period Buffer Valid)

このビットは新しい値が定期緩衝(TCAn.PERBUF)レジスタに書かれた時に設定(1)されます。このビットはUPDATE条件で自動的に解除(0)します。

21.5.9. EVCTRL - 事象制御 (Event Control) - 標準動作専用

名称	: EVCTRL

- **変位** : +\$09
- **リセット** : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		EVACTB2~0		CNTBEI		EVACTA2~0		CNTAEI
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~5 - EVACTB2~0 : 事象活動B (Event Action B)

これらのビットは或る事象条件で計数器が取る活動を定義します。

値	名称	説明
000	NONE	活動なし
011	UPDOWN	前置分周したクロック周期か、事象入力A用設定に従って一致する事象を計数。事象信号は計数方向を制御し、Lowの時に上昇、Highの時に下降。方向は計数器計数時にラッチされます。
100	RESTART_POSEDGE	正事象端で計数器再始動
101	RESTART_ANYEDGE	両事象端で計数器再始動
1 1 0	RESTART_HIGHLVL	事象信号がHighの間、計数器再始動
その他	-	(予約)

● ビット4 - CNTBEI : 計数器事象入力B許可 (Enable Counter Event Input B)

値	0	1				
説明	計数器事象入力Bは禁止	計数器事象入力BはEVACTBビット領域に従って許可				

● ビット3~1 - EVACTA2~0:事象活動A (Event Action A)

これらのビットは或る事象条件で計数器が取る活動を定義します。

値	名称	説明	
000 CNT_POSEDGE 正事象端で計数			
001	CNT_ANYEDGE	両事象端で計数	
010	EVACT_HIGHLVL	事象信号がHighの間、前置分周されたクロック周期を計数	
011	EVACT_UPDOWN	前置分周されたクロック周期を計数。事象信号は計数方向を制御し、Lowの時に上昇、Highの時に下降。方向は計数器計数時にラッチされます。	
その他	_	(予約)	

● ビット0 - CNTAEI : 計数器事象入力A許可 (Enable Counter Event Input A)

值	0	1				
説明	計数器事象入力Aは禁止	計数器事象入力AはEVACTAビット領域に従って許可				

21.5.10. INTCTRL - 割り込み制御 (Interrupt Control) - 標準動作

名称	:	INTCTRL
----	---	---------

変位 : +\$0A

ሀセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
		CMP2	CMP1	CMP0				OVF
アクセス種別	R	R/W	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6 - CMP2:比較チャネル2割り込み許可 (Compare Channel 2 Interrupt Enable)

CMP0をご覧ください。

• ビット5 - CMP1:比較チャネル1割り込み許可 (Compare Channel 1 Interrupt Enable) CMP0をご覧ください。

ビット4 - CMP0:比較チャネル0割り込み許可(Compare Channel 0 Interrupt Enable)
 CMPnビットへの'1'書き込みはチャネルnからの比較割り込みを許可します。

ビット0 - OVF:上下溢れ割り込み許可(Timer Overflow/Underflow Interrupt Enable)
 OVFビットへの'1'書き込みは上下溢れ割り込みを許可します。

21.5.11. INTFLAGS - 割り込み要求フラグ(Interrupt Flag Register) - 標準動作

名称 : INTFLAGS

変位:+\$0B

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
		CMP2	CMP1	CMP0				OVF
アクセス種別	R	R/W	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - CMP2:比較チャネル2割り込み要求フラク (Compare Channel 2 Interrupt Flag)

CMP0をご覧ください。

● ビット5 - CMP1 : 比較チャネル1割り込み要求フラグ(Compare Channel 1 Interrupt Flag)

CMP0をご覧ください。

• ビット4 - CMP0:比較チャネル0割り込み要求フラク (Compare Channel 0 Interrupt Flag)

比較割り込み要求(CMPn)フラグは対応する比較チャネルでの比較一致で設定(1)されます。全ての動作形態に対して、CMPnフラグは計数(TCAn.CNT)レジスタと対応する比較(TCAn.CMPn)レジスタ間で比較一致が起こる時に設定(1)されます。CMPnフラグは自動的に解除(0)されません。そのビット位置に'1'を書くことによってだけ解除(0)されます。

● ビット0 - OVF : 上下溢れ割り込み要求フラグ(Timer Overflow/Underflow Interrupt Flag)

このフラグは波形生成動作(WGMODE)設定に依存して、TOP(上溢れ)またはBOTTOM(下溢れ)のどちらかで設定(1)されます。OVF7 ラグは自動的に解除(0)さません。このビット位置に'1'を書くことによってだけ解除(0)されます。

21.5.12. DBGCTRL - デバッグ制御 (Debug Control) - 標準/分割動作共通

名称	: DBGCTRL

変位 : +\$0E

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN : デバック 時走行 (Run in Debug)

値	0	1
説明	TCAはデベッグ動作中断で停止し、事象を無視	TCAはCPU停止中のデバッグ動作中断で走行継続

21.5.13. TEMP - 一時レジスタ (Temporary bits for 16-bit Access) - 標準動作専用

名称:TEMP

変位:+\$0F

リセット : \$00

特質 :-

一時レジスタはこの周辺機能の16ビットレジスタへの16ビット単一周期アクセスのためにCPUによって使われます。このレジスタはこの周辺機能の全ての16ビットレジスタに対して共通でソフトウェアによって読み書きすることができます。16ビットレジスタの読み書きのより多くの詳細については「メモリ」章の「16ビットレジスタのアクセス」を参照してください。

ATtiny424/426/427/824/826/827

ビット	7	6	5	4	3	2	1	0		
			TEMP7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット7~0 - TEMP7~0:一時値 (Temporary Bits for 16-bit Access)

21.5.14. CNT - 計数 (Counter Register) - 標準動作

名称:CNT (CNTH,CNTL)

変位:+\$20

リセット : \$0000 #4 55 ·

特質 :-

TCAn.CNTHとTCAn.CNTLのレジスタ対は16ビット値のTCAn.CNTを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

12	11	10	9	8							
CNT15~8											
R/W	R/W	R/W	R/W	R/W							
0	0	0	0	0							
,	0	0	1	0							
1	3	2	. 1	. 0							
UN.	I /~0		,								
R/W	R/W	R/W	R/W	R/W							
0	0	0	0	0							
	CNT R/W 0 4 CN	CNT15~8 R/W R/W 0 0 4 3 CNT7~0	CNT15~8 R/W R/W R/W 0 0 0 4 3 2 CNT7~0	CNT15~8 R/W R/W							

• ビット15~8 - CNT15~8 : 計数値上位バイ (Counter high byte)

このビット領域は16ビット計数レジスタの上位バイトを保持します。

● ビット7~0 - CNT7~0 : 計数値下位バイト (Counter low byte)

このビット領域は16ビット計数レジスタの下位バイトを保持します。

21.5.15. PER - 定期 (Period Register) - 標準動作

名称: PER (PERH, PERL)

変位 : +\$26

リセット: \$FFFF

特質:-

TCAn.PERレジスタは周波数波形生成(FRQ)を除く全ての動作形態でタイマ/カウンタの16ビットTOP値を含みます。

TCAn.PERHとTCAn.PERLのレジスタ対は16ビット値のTCAn.PERを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。 上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8			
				PER	15~8						
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	1	1	1	1	1	1	1	1			
ヒット	7	6	5	4	3	2	1	0			
	PER7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	1	1	1	1	1	1	1	1			

● ビット15~8 - PER15~8: 定期値上位バイ (Periodic high byte) このビット領域は16ビット定期レジスタの上位バイトを保持します。

ビット7~0 - PER7~0: 定期値下位バイト (Periodic low byte)
 このビット領域は16ビット定期レジスタの下位バイトを保持します。

21.5.16. CMPn - 比較n (Compare n Register) - 標準動作

名称: CMP0 (CMP0H, CMP0L): CMP1 (CMP1H, CMP1L): CMP2 (CMP2H, CMP2L)

リセット : \$0000

特質:-

このレジスタは継続的に計数器値と比較します。通常、比較器からの出力は波形を生成するのに使われます。

TCAn.CMPnレジスタはUPDATE条件発生時に対応する比較緩衝(TCAn.CMPnBUF)レジスタからの緩衝値で更新されます。

TCAn.CMPnHとTCAn.CMPnLのレジスタ対は16ビット値のTCAn.CMPnを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8				
	CMP15~8											
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	0	0	0	0	0	0	0	0				
ビット	7	6	5	4	3	2	1	0				
	CMP7~0											
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	0	0	0	0	0	0	0	0				

• ビット15~8 - CMP15~8 : 比較値上位バ仆 (Compare high byte)

このビット領域は16ビット比較レジスタの上位バイトを保持します。

● ビット7~0 - CMP7~0 : 比較値下位バイト (Compare low byte)

このビット領域は16ビット比較レジスタの下位バイトを保持します。

21.5.17. PERBUF - 定期緩衝 (Period Buffer Register) - 標準動作

名称: PERBUF (PERHBUF, PERBUFL)

変位 : +\$36

リセット : \$FFFF

特質 :-

このレジスタは定期(TCAn.PER)レジスタの緩衝部として扱います。CPUまたはUPDIからのこのレジスタ書き込みは制御F(TCAn.CTRLF)レジスタの定期緩衝有効(PERBV)フラグを設定(1)します。

TCAn.PERBUFHとTCAn.PERBUFLのレジスタ対は16ビット値のTCAn.PERBUFを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8				
		PERBUF15~8										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	1	1	1	1	1	1	1	1				
ビット	7	6	5	4	3	2	1	0				
	PERBUF7~0											
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W				
リセット値	1	1	1	1	1	1	1	1				

● ビット15~8 - PERBUF15~8: 定期緩衝値上位バ仆 (Period Buffer high byte)

このビット領域は16ビット定期緩衝レジスタの上位バイトを保持します。

● ビット7~0 - PERBUF7~0 : 定期緩衝値下位バ仆 (Period Buffer low byte)

このビット領域は16ビット定期緩衝レジスタの下位バイトを保持します。

21.5.18. CMPnBUF - 比較n緩衝 (Compare n Buffer Register) - 標準動作

名称 : CMP0BUF (CMP0BUFH, CMP0BUFL) : CMP1BUF (CMP1BUFH, CMP1BUFL) : CMP2BUF (CMP2BUFH, CMP2BUFL) 変位 : +\$38 : +\$3A : +\$3C リセット : \$0000

特質 :-

このレジスタは連携する比較(TCAn.CMPn)レジスタに対する緩衝部として扱います。CPUまたはUPDIからのこれらのどれかのレジスタ書き込みは制御F(TCAn.CTRLF)レジスタの対応する比較緩衝有効(CMPnBV)フラグを設定(1)します。

TCAn.CMPnBUFHとTCAn.CMPnBUFLのレジスタ対は16ビット値のTCAn.CMPnBUFを表します。下位ハイト[7~0](接尾辞L)は変位原 点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ATtiny424/426/427/824/826/827

ヒット	15	14	13	12	11	10	9	8			
				CMPBU	JF15~8						
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			
ビット	7	6	5	4	3	2	1	0			
	CMPBUF7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

ビット15~8 - CMPBUF15~8:比較緩衝値上位バイト(Compare Buffer high byte)
 これらのビットは16ビット比較緩衝レジスタの上位バイトを保持します。

● ビット7~0 - CMPBUF7~0 : 比較緩衝値下位バイト (Compare Buffer low byte)

これらのビットは16ビット比較緩衝レジスタの下位バイトを保持します。

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ヒット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY					CLKSEL2~0		ENABLE
+\$01	CTRLB	7~0		HCMP2EN	HCMP1EN	HCMP0EN		LCMP2EN	LCMP1EN	LCMP0EN
+\$02	CTRLC	7~0		HCMP2OV	HCMP1OV	HCMP0OV		LCMP2OV	LCMP1OV	LCMP0OV
+\$03	CTRLD	7~0								SPLITM
+\$04	CTRLECLR	7~0					CM	D1,0	CMD	EN1,0
+\$05	CTRLESET	7~0					CMI	D1,0	CMD	EN1,0
+\$06	予約									
+\$09	1. 小刀									
+\$0A	INTCTRL	7~0		LCMP2	LCMP1	LCMP0			HUNF	LUNF
+\$0B	INTFLAGS	7~0		LCMP2	LCMP1	LCMP0			HUNF	LUNF
+\$0C	予約									
+\$0D	1. 小刀									
+\$0E	DBGCTRL	7~0								DBGRUN
+\$0F	予約									
+\$1F +\$20	LCNT	7~0				LCN'	Τ7~0			
+\$21	HCNT	$7 \sim 0$			l	HCN		l	l	
+\$22										
+\$25	予約									
+\$26	LPER	7~0			1	LPEI	R7~0	1	1	
+\$27	HPER	7~0			1	HPE	R7~0	1	1	
+\$28	LCMP0	7~0			1	LCM	P7~0			
+\$29	HCMP0	7~0				HCM	P7~0	I I	I I	1
+\$2A	LCMP1	7~0				LCM	P7~0			
+\$2B	HCMP1	7~0				HCM	P7~0			
+\$2C	LCMP2	7~0				LCM	P7~0			
+\$2D	HCMP2	$7 \sim 0$				HCM	P7~0			

21.6. レジスタ要約 - 分割動作

21.7. レジスタ説明 - 分割動作

21.7.1. CTRLA - 制御A (Control A) - 標準/分割動作共通

名称 : CTRLA

- **変位** : +\$00
- リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
I	RUNSTDBY					CLKSEL2~0		ENABLE
アクセス種別	R/W	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7 - RUNSTDBY: スタンハイ時走行 (Run Standby)

このビットへの'1'書き込みはこの周辺機能にスタンバイ休止動作での走行を許します。

• ビット3~1 - CLKSEL2~0 : クロック選択 (Clock Select)

これらのビットはタイマ/カウンタに対するクロック周波数を選びます。

値	000	001	010	011	100	101	110	111
名称	DIV1	DIV2	DIV4	DIV8	DIV16	DIV64	DIV256	DIV1024
説明 (f _{TCA} =)	<i>f</i> clk_per	fclk_per/2	fclk_per/4	fclk_per/8	fclk_per/16	fclk_per/64	fclk_per/256	<i>f</i> clk_per/1024

• ビット0 - ENABLE : 許可 (Enable)

値		0	1
説明	3	周辺機能(TCA)は禁止されます。	周辺機能(TCA)は許可されます。

21.7.2. CTRLB - 制御B (Control B) - 分割動作

名称 : CTRLB

変位 : +\$01

リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
		HCMP2EN	HCMP1EN	HCMP0EN		LCMP2EN	LCMP1EN	LCMP0EN
アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - HCMP2EN:上位バイト比較2許可(High-byte Compare 2 Enable) HCMP0ENをご覧ください。

● ビット5 - HCMP1EN : 上位バイト比較1許可 (High-byte Compare 1 Enable) HCMP0ENをご覧ください。

• ビット4 - HCMP0EN : 上位バイ比較0許可 (High-byte Compare 0 Enable)

FRQまたはPWM波形生成動作形態でのHCMPnENt゙ット設定(1)は対応するWOn+3ピンに対するポート出力(PORTx.OUT)レジスタを無効にします。

• ビット2 - LCMP2EN:下位バイ比較2許可 (Low-byte Compare 2 Enable)

LCMP0ENをご覧ください。

● ビット1 - LCMP1EN : 下位バイ比較1許可 (Low-byte Compare 1 Enable) LCMP0ENをご覧ください。

• ビット0 - LCMP0EN : 下位バイ比較0許可 (Low-byte Compare 0 Enable)

FRQまたはPWM波形生成動作形態でのLCMPnENビット設定(1)は対応するWOnピンに対するポート出力(PORTx.OUT)レジスタを無効 にします。 21.7.3. CTRLC - 制御C (Control C) - 分割動作

名称 : CTRLC

変位:+\$02

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		HCMP2OV	HCMP1OV	HCMP0OV		LCMP2OV	LCMP10V	LCMP0OV
アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - HCMP2OV : 上位バイト比較2出力値 (High-byte Compare 2 Output Value) HCMP0OVをご覧ください。

• ビット5 - HCMP1OV : 上位バイト比較1出力値 (High-byte Compare 1 Output Value) HCMP0OVをご覧ください。

● ビット4 - HCMP0OV : 上位バイ比較0出力値 (High-byte Compare 0 Output Value)

HCMPnOVビットはタイマ/カウンタが許可されない時に波形生成部の出力値への直接アクセスを許します。これはタイマ/カウンタが走行していない時にWOn+3出力値を設定(1)または解除(0)するのに使われます。

• ビット2 - LCMP2OV: 下位バイト比較2出力値 (Low-byte Compare 2 Output Value) LCMP0OVをご覧ください。

• ビット1 - LCMP1OV : 下位バイル比較1出力値 (Low-byte Compare 1 Output Value) LCMP0OVをご覧ください。

• ビット0 - LCMP0OV : 下位バイ比較0出力値 (Low-byte Compare 0 Output Value)

LCMPnOVビットはタイマ/カウンタが許可されない時に波形生成部の出力値への直接アクセスを許します。これはタイマ/カウンタが走行していない時にWOn出力値を設定(1)または解除(0)するのに使われます。

注: この出力がパットに接続される時に、制御B(TCAn.CTRLB)レジスタの上位/下位パイト比較n許可(xCMPnEN)ビットが設定(1)されな い限り、これらのビットの上書きは動きません。この出力がCCLに接続される場合、TCAn.CTRLBレジスタのxCMPnENビットは迂回さ れます。

21.7.4. CTRLD - 制御D (Control D) - 標準/分割動作共通

|--|

- **変位** : +\$03
- リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[SPLITM
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - SPLITM : 分割動作許可 (Enalbe Split Mode)

このビットはタイマ/カウンタを分割動作形態に設定し、2つの8ビットタイマ/カウンタとして動きます。標準16ビット動作と比べてレシ、スタ割り当てが変わります。

21.7.5. CTRLECLR - 制御E解除 (Control Register E Clear) - 分割動作

名称:CTRLECLR

変位:+\$04

リセット : \$00

特質 :-

そのビット位置に'1'を書くことによって個別ビットを解除(0)するため、このレジスタを読み-変更-書き(RMW)の代わりに使ってください。

ヒ [*] ット	7	6	5	4	3	2	1	0
					CMI	D1,0	CMD	EN1,0
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3,2 - CMD1,0 : 指令 (Command)

このビット領域はタイマ/カウンタの再始動とリセットのソフトウェア制御に使われます。指令ビットは常に'0'として読みます。

值	0 0	0 1	10	11
名称	NONE	-	RESTART	RESET
説明	指令なし	(予約)	強制再始動	強制ハート リセット (TCAが許可の場合は無効)

• ビット1,0 - CMDEN1,0: 指令許可 (Command enable)

このビット領域はCMDビットによって与えられた指令がどのタイマ/カウンタに適用するかを構成設定します。

値	0 0	01	1 0	11
名称	NONE	-	-	BOTH
説明	なし	(予約)	(予約)	指令は上下バイトの両 タイマ/カウンタに対して適用

21.7.6. CTRLESET - 制御E設定 (Control Register E Set) - 分割動作

名称: CTRLESET

変位 : +\$05

リセット : \$00

特質:-

このレジスタはそのビット位置に'1'を書くことによって個別ビットを設定(1)するため、読み-変更-書き(RMW)の代わりに使うことができます。

ビット	7	6	5	4	3	2	1	0
					CMI	D1,0	CMD	EN1,0
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット3,2 - CMD1,0:指令 (Command)

このビット領域はタイマ/カウンタの再始動とリセットのソフトウェア制御に使われます。指令ビット領域は常に'0'として読みます。CMDビット領域は 指令許可(CMDEN)ビットと共に使われなければなりません。リセット指令を使うには下位ハイトと上位ハイトの両タイマ/カウンタ(BOTH)で選ば れたCMDENを必要とします。

值	0 0	0 1	10	11
名称	NONE	-	RESTART	RESET
説明	指令なし	(予約)	強制再始動	強制ハードリセット (TCAが許可の場合は無効)

● ビット1,0 - CMDEN1,0 : 指令許可 (Command enable)

このビット領域はCMDビットによって与えられた指令がどのタイマ/カウンタに適用するかを構成設定します。

值	0 0	01	1 0	11
名称	NONE	_	-	BOTH
説明	なし	(予約)	(予約)	指令は上下バイトの両 タイマ/カウンタに対して適用

21.7.7. INTCTRL - 割り込み制御 (Interrupt Control) - 分割動作

名称 : INTCTRL

変位 : +\$0A

リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
		LCMP2	LCMP1	LCMP0			HUNF	HUNF
アクセス種別	R	R/W	R/W	R/W	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - LCMP2 : 下位バイト比較2割り込み許可 (Low-byte Compare Channel 2 Interrupt Enable) LCMP0をご覧ください。 • ビット5 - LCMP1:下位バイ比較1割り込み許可 (Low-byte Compare Channel 1 Interrupt Enable) LCMP0をご覧ください。

• ビット4 - LCMP0: 下位バイト比較0割り込み許可 (Low-byte Compare Channel 0 Interrupt Enable) LCMPnビットへの'1'書き込みは下位バイト比較チャネルn割り込みを許可します。

ビット1 - HUNF: 上位バイト下溢れ割り込み許可 (High-byte Underflow Interrupt Enable)
 HUNFビットへの'1'書き込みは上位バイト下溢れ割り込みを許可します。

ビット0 - LUNF: 下位バイト下溢れ割り込み許可 (Low-byte Underflow Interrupt Enable)
 LUNFビットへの'1'書き込みは下位バイト下溢れ割り込みを許可します。

21.7.8. INTFLAGS - 割り込み要求フラグ(Interrupt Flag Register) - 分割動作

名称 : INTFLAGS 変位 : +\$0B リセット : \$00 特質 : -

ビット	7	6	5	4	3	2	1	0
		LCMP2	LCMP1	LCMP0			HUNF	HUNF
アクセス種別	R	R/W	R/W	R/W	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - LCMP2 : 下位バイト比較2割り込み要求7ラグ (Low-byte Compare Channel 2 Interrupt Flag) LCMP07ラグ記述をご覧ください。

• ビット5 - LCMP1:下位バイト比較1割り込み要求フラク (Low-byte Compare Channel 1 Interrupt Flag) LCMP0フラグ記述をご覧ください。

● ビット4 - LCMP0 : 下位バイト比較0割り込み要求フラグ(Low-byte Compare Channel 0 Interrupt Flag)

下位バイ比較割り込み要求(LCMPn)フラグは対応する下位バイト計時器の比較チャネルでの比較一致で設定(1)されます。

全ての動作形態に対して、LCMPnフラグは下位バイト計数(TCAn.LCNT)レジスタと対応する下位バイト比較n(TCAn.LCMPn)レジスタ間で 比較一致が起こる時に設定(1)されます。LCMPnフラグは自動的に解除(0)されないのでソフトウェアが解除(0)しなければなりません。この ビット位置への'1'書き込みがこれを行います。

● ビット1 - HUNF : 上位バイト下溢れ割り込み要求フラグ(High-byte Underflow Interrupt Flag)

このフラグは上位ハイト計時器のBOTTOM(下溢れ)条件で設定(1)されます。HUNFは自動的に解除(0)されず、ソフトウェアによって解除(0)されることが必要です。このビット位置への'1'書き込みがこれを行います。

● ビット0 - LUNF : 下位バイト下溢れ割り込み要求フラグ(Low-byte Underflow Interrupt Flag)

このフラグは下位ハイト計時器のBOTTOM(下溢れ)条件で設定(1)されます。LUNFは自動的に解除(0)されず、ソフトウェアによって解除 (0)されることが必要です。このビット位置への'1'書き込みがこれを行います。

21.7.9. DBGCTRL - デバッグ制御 (Debug Control) - 標準/分割動作共通

変位	: DBGCT : +\$0E : \$00 : -	ĩRL							
	ビット	7	6	5	4	3	2	1	0
									DBGRUN
P	クセス種別	R	R	R	R	R	R	R	R/W
	リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN : デバック 時走行 (Run in Debug)

值	0	1				
説明	TCAはデバッグ動作中断で停止し、事象を無視	TCAはCPU停止中のデバッグ動作中断で走行継続				

21.7.10. LCNT - 下位バ (Low-byte Timer Counter Register) - 分割動作

名称 : LCNT

変位 : +\$20

リセット : \$00

特質 :-

TCAn.LCNTレジスタは下位ハイ計時器用計数値を含みます。CPUとUPDIの書き込みアクセスはこの計数器の計数、解消、再設定を超える優先権を持ちます。

ビット	7	6	5	4	3	2	1	0	
LCNT7~0									
アクセス種別	R/W								
リセット値	0	0	0	0	0	0	0	0	

● ビット7~0 - LCNT7~0 : 下位バイ計時器用計数値 (Counter Value for low-byte timer)

このビット領域は下位ハイト計時器の計数器値を定義します。

21.7.11. HCNT - 上位バイ計数 (High-byte Timer Counter Register) - 分割動作

名称:HCNT

変位 : +\$21

リセット : \$00

特質 :-

TCAn.HCNTレジスタは上位ハイト計時器用計数値を含みます。CPUとUPDIの書き込みアクセスはこの計数器の計数、解消、再設定を超える優先権を持ちます。

ビット	7	6	5	4	3	2	1	0	
	HCNT7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

● ビット7~0 - HCNT7~0 : 上位バ 小計時器用計数値 (Counter Value for high-byte timer)

このビット領域は上位ハイト計時器の計数器値を定義します。

21.7.12. LPER - 下位バイ定期 (Low-byte Timer Period Register) - 分割動作

名称:LPER

- **変位**:+\$26
- **リセット** : \$FF

特質 :-

TCAn.LPERレシズタは下位バイ計時器用TOP値を含みます。

ビット _	7	6	5	4	3	2	1	0		
	LPER7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	1	1	1	1	1	1	1	1		

● ビット7~0 - LPER7~0 : 下位バイ計時器用定期値 (Period value low-byte timer)

このビット領域は下位バイト計時器用TOP値を保持します。

21.7.13. HPER - 上位バイ定期 (High-byte Timer Period Register) - 分割動作

名称 : HPER

変位 : +\$27

リセット : \$FF

特質 :-

TCAn.HPERレジスタは上位バイト計時器用TOP値を含みます。

ヒット	7	6	5	4	3	2	1	0		
HPER7~0										
アクセス種別	R/W									
リセット値	1	1	1	1	1	1	1	1		

● ビット7~0 - HPER7~0:上位バイト計時器用定期値 (Period value high-byte timer)

このビット領域は上位バイト計時器用TOP値を保持します。

21.7.14. LCMPn - 下位バイト比較n (Low-byte Compare Register n) - 分割動作

名称 : LCMP0 : LCMP1 : LCMP2 変位 : +\$28 : +\$2A : +\$2C リセット : \$00 特質 : -

TCAn.LCMPnレシ^{*}スタは下位ハ^{*}仆用比較チャネルnの比較値を表します。このレシ^{*}スタは下位ハ^{*}仆計時器(TCAn.LCNT)の計数器値と継 続的に比較されます。通常、比較器からの出力はその後に波形を生成するのに使われます。

ビット	7	6	5	4	3	2	1	0		
	LCMP7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット7~0 - LCMP7~0:下位バイ比較n値 (Compare value of channel n)

このビット領域はTCAn.LCNTと比較されるチャネルnの下位バイル比較値を保持します。

21.7.15. HCMPn - 上位バイ比較n (High-byte Compare Register n) - 分割動作

名称:HCMP0:HCMP1:HCMP2

変位:+\$29 :+\$2B :+\$2D

リセット:\$00 #4*5*55 ·

特質:-

TCAn.HCMPnレジスタは上位ハイト用比較チャネルnの比較値を表します。このレジスタは上位ハイト計時器(TCAn.HCNT)の計数器値と継続的に比較されます。通常、比較器からの出力はその後に波形を生成するのに使われます。

ビット _	7	6	5	4	3	2	1	0		
	HCMP7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

● ビット7~0 - HCMP7~0 : 上位バイ比較n値 (Compare value of channel n)

このビット領域はTCAn.HCNTと比較されるチャネルnの上位バイト比較値を保持します。

22. TCB - 16ビット タイマ/カウンタB型


22.1. 特徴

- ・16ビット計数器動作形態
 - 周期的割り込み
 - 制限時間検査
 - 計数捕獲
 - ・事象での捕獲
 - ·周波数測定
 - ・パルス幅測定
 - ・周波数とパルス幅の測定
 - ・32ビット捕獲
 - 単発
- 8ビット パルス幅変調(PWM)
- ・事象入力での雑音消去器
- TCA0との同期動作

22.2. 概要

16ビット タイマ/カウンタB型(TCB)の能力は周波数と波形の生成、デジタル信号の時間と周波数の測定を持つ事象での計数捕獲を含みます。TCBは基本計数器と各動作形態が独特な機能を提供する8つの異なる動作形態の1つに設定することができる制御論理回路から成ります。基本計数器は任意選択の前置分周を持つ周辺機能クロックによってクロック駆動されます。

22.2.1. 構成図




このタイマ/カウンタは周辺機能クロック(CLK_PER)、16ビットタイマ/カウンタA型(CLK_TCAn)、事象システム(EVSYS)からクロック駆動することができ ます。

制御A(TCBn.CTRLA)レシ[、]スタのクロック選択(CLKSEL)ヒット領域はクロック入力(CLK_TCB)として前置分周器出力の1つを直接、または事象チャネルを選びます。

TCAnからのクロックを使うタイマ/カウンタ設定はそのTCAnと同期して動くことをタイマ/カウンタに許します。

EVSYSを使うことにより、何れかの入出力ピンでの外部クロック信号のような どの外部事象供給元も計数器クロック入力または制御論理回路入力として 使うことができます。事象活動で制御される動作使用時、クロック選択は計 数器入力として事象チャネルを使うように設定されなければなりません。



22.2.2. 信号説明

信号	形式	説明
WO	デジタル非同期出力	波形出力

22.3. 機能的な説明

22.3.1. 定義

右の定義は文書全体を通して使われます。

注: 一般的に用語の'計時器'はタイマ/カウンタが周 期的クロック刻みを計数する時に使われます。 用語の'計数器'は入力信号が散発的または 不規則なクロック刻みを持つ時に使われます。

表22-1. タイマ/カウンタ定義

名称	説明
BOTTOM	計数器は\$0000になる時にBOTTOMに到達します。
MAX	計数器は\$FFFFになる時に最大に到達します。
TOP	計数器が計数の流れで最高値と等しくなる時にTOPに達します。
CNT	計数器(TCBn.CNT)レジスタ値
CCMP	捕獲/比較(TCBn.CCMP)レジスタ値

22.3.2. 初期化

既定でTCBは周期的割り込み動作です。これの使用を開始するには以下のようにこれらの手順に従ってください。

- 1. 比較/捕獲(TCBn.CCMP)レジスタにTOP値を書いてください。
- 2. 任意選択: 制御B(TCBn.CTRLB)レジスタの比較/捕獲出力許可(CCMPEN)ビットに'1'を書いてください。これは対応するPORT出 カレジスタの値を無効にして対応するピンでの波形出力を利用可能にします。
- 3. 制御A(TCBn.CTRLA)レシ^{*}スタの許可(ENABLE)ビットに'1'を書くことによって計数器を許可してください。計数器はTCBn.CTRLAレ ジ^{*}スタのクロック選択(CLKSEL)ビット領域で設定した前置分周器に従ったクロック刻みの計数を開始します。
- 4. 計数値は計数(TCBn.CNT)レジスタから読むことができます。周辺機能はCNT値がTOPに達する時に捕獲(CAPT)割り込みと事象 を生成します。

a. 比較/捕獲レジスタが現在のCNTよりも低い値に変更される場合、周辺機能はMAXまで計数して丸めを行います。

b. MAXで溢れ(OVF)割り込みと事象が生成されます。


22.3.3. 動作

22.3.3.1. 動作形態

計時器は以降の部分で記述される8つの異なる動作形態の1つで動くように構成設定することができます。端検出を保証するために 事象パルスは1システム クロック周期より長いことが必要です。

22.3.3.1.1. 周期的割り込み動作

周期的割り込み動作では計数器が捕獲(TOP)値ま で計数してBOTTOMから再開します。CAPT割り込 みと事象はCNTがTOPと等しい時に生成されます。 TOPがCNTよりも低い値に更新された場合、MAX 到達でOVFの割り込みと事象が生成され、計数器 はBOTTOMから再開します。




22.3.3.1.2. 制限時間検査動作

制限時間検査動作では事象入力チャネルで検出した最初の信号端で計数器が計数を開始し、次の信号端で停止します。CNTは停止端後静止(凍結状態)に留まり、計数器は新しい開始端で再開します。

この動作は事象使用部として構成設定されたTCB を必要とし、事象部分で説明されます。

開始と停止の端は事象制御(TCBn.EVCTRL)レジス タの事象端(EDGE)ビットによって決められます。第2 端前にCNTがTOPに到達する場合、CAPT割り込 みと事象が生成されます。TOPがCNTよりも低い値 に更新された場合、MAX到達でOVF割り込みと同 時に事象が生成され、計数器はBOTTOMから再開 します。凍結状態での計数(TCBn.CNT)レジスタまた は比較/捕獲(TCBn.CCMP)レジスタの読み込み、ま たは状態(TCBn.STATUS)レジスタの走行(RUN)ビット 書き込みは無効です。




22.3.3.1.3. 事象での捕獲動作

事象での捕獲動作では計数器がBOTTOMからMAXへ計数します。事象検出時、計数(TCBn.CNT)レジスタ値は比較/捕獲(TCBn.C CMP)レジスタに転送され、CAPT割り込みと事象が生成されます。事象端検出部は上昇端または下降端のどちらかで捕獲を起動する ように構成設定することができます。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。

右図は事象入力信号の下降端で計数捕獲するように 構成設定した捕獲部を示します。CAPT割り込み要求7 ラグは比較/捕獲(TCBn.CCMP)レジスタの下位バイ読み 込み後、自動的に解除(0)されます。CNTがMAXの時に OVF割り込みと事象が生成されます。

重要:他のどれかの動作からこの動作へ移行す る時に計数器(TCBn.CNT)レジスタに\$0000 を書くことが推奨されます。



22.3.3.1.4. 計数捕獲周波数測定動作

計数捕獲周波数動作ではTCBが事象入力信号の正端 または負端のどちらかで計数器値を捕獲して再始動し ます。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。

CAPT割り込み要求フラクは比較/捕獲(TCBn.CCMP)レジスタの下位パイト読み込み後、自動的に解除(0)されま


す。CNTがMAXの時にOVF割り込みと事象が生成されます。


右図は上昇端で働くように構成設定された時のこの動 作を図解します。

22.3.3.1.5. 計数捕獲パルス幅測定動作

計数捕獲パルス幅測定動作では計数捕獲パルス幅測定 が正端で計数器を再始動し、割り込み要求が生成され るのに先立って次の下降端で捕獲します。CAPT割り込 み要求フラグは比較/捕獲(TCBn.CCMP)レジスタの下位 パ化読み込み後、自動的に解除(0)されます。CNTが MAXの時にOVF割り込みと事象が生成されます。計時 器は自動的に上昇端と下降端の方向を切り替えます が、正しい動きのために20ロック周期の最小端間分離が 必要とされます。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。






22.3.3.1.6. 計数捕獲周波数/パルス幅測定動作

計数捕獲周波数/パルス幅測定動作では事象入力信号で正端が検出された時に計時器が計数を開始します。後続する下降端で計

数値が捕獲されます。計数器は事象入力信号の2つ目 の上昇端が検出された時に停止してCAPT割り込み要 求75がを設定(1)します。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。

比較/捕獲(TCBn.CCMP)レジスタの下位ハイト読み込み 後、CAPT割り込み要求フラケが自動的に解除(0)され、 新しい捕獲手順の準備が整います。従って、計数(TCB n.CNT)レジスタは事象入力信号の次の正端でBOTTOM にリセットされるため、比較/捕獲レジスタの前に読んでくだ さい。CNTがMAXの時にOVF割り込みと事象が生成さ れます。



22.3.3.1.7. 単発動作

接続された事象チャネルで上昇端または下降端が観測される毎に比較/捕獲(TCBn.CCMP)レジスタによって定義される持続時間を持つ パルスを生成するのに単発動作を使ってください。

この動作は事象使用部として構成設定されたTCBを必要とし、事象部分で説明されます。

計数器が止まると、出力ピンがLowに設定されます。接続した事象チャネルで事象が検出された場合、計時器はリセットしてBOTTOMから TOPまでの計数を開始し、同時にその出力をHighに駆動します。計数器が計数しているかを見るのに状態(TCBn.STATUS)レジスタの 走行(Run)ビットを読んでください。一旦CNTの値がCCMPレジスタに達すると、計数器は計数を止めます。同時に出力ピンが最小1計数 器クロック(CLK_TCB)周期間Low状態に移ります。この期間中に起きる新しいどの事象も無視されます。これに続き、新しい事象を受け てから出力がHighに設定されるまでに2周辺機能クロック(CLK_PER)周期の遅延があります。事象制御(TCBn.EVCTRL)レジスタの事象 端(EDGE)ビットが、1、を書かれると、どの端も計数器の開始を起動できます。EDGEビットが、0、なら、正端だけが開始を起動します。

計数器は例え事象による起動がなくてもこの周辺機能が許可されると、またこの周辺機能が許可されている間に事象制御(TCBn.EV CTRL)レジスタ内の事象端(EDGE)ビットが変更された場 図22 0 単発動体


合、直ぐに計数を開始し、これは計数(TCBn.CNT)レジス タにTOP値を書くことによって防がれます。同様の動き はTCBn.EVCTRLレジ^{*}スタ内のEDGEL^{*}ットが^{*}1^{*}と同時に この単位部が許可される場合にも見られます。計数レジ スタへのTOP値書き込みはこれも防ぎます。


制御B(TCBn.CTRLB)レジスタの非同期許可(ASYNC)ビットが'1'を書かれた場合、計時器は到着事象に対して非同期に反応します。事象端は出力信号を直ちに設定(1)させます。計数器は未だ事象が受け取られた後の完全な2クロック周期で計数を開始し、結果として2~3クロック周期の遅延が観測されます。

22.3.3.1.8. 8ビットPWM動作

TCBは各16ビット比較/捕獲(TCBn.CCMPHとTCBn.CC MPL)レジスタ対が個別の比較レジスタとして使われる8ビット PWM動作で動くように構成設定することができます。 CCMPLは周期(T)を制御し、同時にCCMPHは波形の デューティサイクルを制御します。計数器はBOTTOMから CCMPLまで継続的に計数し、出力はBOTTOMで設定 (1)され、計数器がCCMPHに達する時に解除(0)されま す。

CCMPHは出力がHighに駆動される間のクロック数です。 CCMPL+1が出力パルス周期で、この+1の結果として1ク ロック周期の遅延が観測されます。





22.3.3.2. 出力

計時器同期と出力論理レヘルは選んだ制御B(TCBn.CTRLB)レシ、スタの計時器動作(CNTMODE)ビット領域に依存します。単発動作で は信号生成が到着事象に対して非同期に起こるようにタイマ/カウンタを構成設定(TCBn.CTRLBの非同期許可(ASYNC)ビット=1に)するこ とができます。

その後、出力信号はTCBクロックに同期化される代わりに到着事象で直ちに設定(1)されます。計数器の同期遅延のため、波形出力は TOP値によって定義されたよりも3~4 CLK_TCB周期長くHighに設定されます。

TCBn.CTRLBの比較/捕獲出力許可(CCMPEN)ビットの'1'書き込みが波形出力を許可します。これは対応するポート出力レジスタでの 値を無効にして対応するピンで波形出力を利用可能にします。

下表は各種構成設定と出力でのそれらの影響を一覧にします。

表22-2. 出	表22-2. 出力構成設定									
CCMPEN	CNTMODE	ASYNC	出力							
	単発動作	0	出力は計数器開始時にHigh、計数器停止時にLowです。							
1	中光期作	1	出力は事象到着時にHigh、計数器停止時にLowです。							
1	8ビットPWM動作	非適用	8ビットPWM動作							
	その他の動作	非適用	TCBn.CTRLBレジスタの比較/捕獲ピン初期値(CCMPINIT)ビットが初期出力レヘブルを選択							
0	非適用	非適用	出力なし							

周辺機能が許可されている間の動作変更は予期せぬ出力を生成し得るため推奨されません。計時器構成設定中に割り込み要求7 ラグが設定(1)される可能性があります。周辺機能構成設定後にタイマ/カウンタ割り込み要求7ラグ(TCBn.INTFLAGS)レジスタを解除(=0)す ることが推奨されます。

22.3.3.3. 32ビット計数捕獲

2つの16ビットタイマ/カウンタB型(TCBn)は真の32ビット計数捕獲として動くように結合することができます。

1つのTCBは下位2¹/1^{*}/1^{*}を計数します。一旦この計数器がMAXに達すると、溢れ(OVF)事象が生成され、計数器は丸められます。2 つ目のTCBはこれらのOVF事象を計数するように構成設定され、従って上位2⁻¹/1^{*}を提供します。32[±]/1^{*}計数器値は2つの計数器値 から連結されます。

32ビット計数器として機能するには、2つのTCBとシステムが以下の項で記述されるように準備されなければなりません。

システム構成設定

- ・応用の必要条件に従って下位側TCB用計数入力のために供給元(TCA、事象、CLK_PER)を構成設定してください。
- ・下位側TCB(事象生成部)からのOVF事象を上位側TCB(事象使用部)に配線するように事象システムを構成設定してください。
- ・同じ捕獲事象(CAPT)生成部を両TCBに配線するように事象システムを構成設定してください。

下位側計数器の構成設定

- ・制御A(CTRLA)レジスタのクロック選択(CLKSEL)ビット領域に書くことによって構成設定した計数入力を選んでください。
- ・計数捕獲動作の1つを選ぶように制御B(CTRLB)レジスタの計時器動作(CNTMODE)ビット領域を書いてください。
- ・CTRLAの2つのタイマ/カウンタ連結(CASCADE)ビットが'0'でなければなりません。

上位側計数器の構成設定

- ・CTRLAの2つのタイマ/カウンタ連結(CASCADE)ビットに'1'を書くことによって32ビット動作を許可してください。
- ・CTRLAレジスタのクロック選択(CLKSEL)ビット領域を書くことによってクロック入力として事象を選んでください。
- ・下位側TCBと同じ計数捕獲動作を選ぶように制御B(CTRLB)レジスタの計時器動作(CNTMODE)ビット領域を書いてください。

32ビット計数器値捕獲

32ビット計数器値を取得するには両TCBにCAPT事象を送ってください。両TCBは同じ捕獲動作で動いており、故に各々が各々の比較/捕獲(CCMP)レジスタで現在の計数器値(CNT)を捕獲します。32ビット捕獲値は2つのCCMPレジスタの連結によって形成されます。

例22-1. 下位側計数器としてTCB0、上位側計数器としてTCB1の使い方

TCB0は計数入力を数え、TCB1はTCB0からのOVF事象を数えます。両TCBは事象での計数捕獲動作です。

CAPT事象が生成され、それらの現在のCNT値をそれら各々のCCMPレジスタに複写させます。2つの異なるCASCADEビット値が 正しいCAPT事象タイングを許します。

捕獲した32ビット値はTCB1.CCMP(上位側)とTCB0.CCMP(下位側)で連結されます。

	捕獲要求		
TCB0 - 下位側計数器]∢	→ TCB1 - 上位側計数器	
CTRLA.CASCADE=0		CTRLA.CLKSEL=EVENT	
CTRLB.CNTMODE=CAPT	事象システム	CTRLA.CASCADE=1	32ビット捕獲値
CNT		CTRLB.CNTMODE=CAPT	TCB1.CCMP TCB0.CCMP
=MAX	OVF	CNT	ハイト3 ハイト2 ハイト1 ハイト0 (MSB) (LSB)

22.3.3.4. 雑音消去器

雑音消去器は簡単なデジタル濾波器の仕組みを用いることによって雑音耐性を改善します。事象制御(TCBn.EVCTRL)レジスタの雑音 濾波器(FILTER)ビットが許可されると、周辺機能は事象チャネルを監視して最後の4つの観測試料の記録を維持します。4つの連続する 試料が等しければ、その入力は安定と見做され、その信号は端検出器に供給されます。

許可されると、雑音消去器は入力に印加された変化と入力比較レジスタの更新の間に4システム クロック周期の付加遅延をもたらします。 雑音消去器は周辺機能クロックを使い、従って、前置分周器によって影響を及ぼされません。

22.3.3.5. タイマ/カウンタA型との同期

TCBは制御A(TCBn.CTRLA)レシ[、]スタのクロック選択(CLKSEL)ビット領域に'10'を書くことによってタイマ/カウンタA型(TCAn)のクロック(CLK_T CA)を使うように構成設定することができます。この設定でTCBはTCAnで選ばれるのと同じクロック元で計数します。

制御A(TCBn.CTRLA)レジスタの同期更新(SYNCUPD)ビットが'1'を書かれると、TCB計数器はTCAn計数器が再始動する時に再始動します。

22.3.4. 事象

TCBは以下の表で記述される事象を生成することができます。

表22-3. TCBでの事象生成部

生	成部名	説明	事象型	生成クロック領域	市 	
周辺機能	事象	□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□	争承空	主成フロッフ頃埋	事象長	
TCPn	CAPT	CAPTフラグ設定(1)	パルス		1 CLK_PER周期	
TCBn	OVF	OVF7ラグ設定(1)	/////	CLK_PER	I CLK_FEK问列	

CAPTとOVFの事象を生成するための条件はタイマ/カウンタ割り込み要求フラグ(TCBn.INTFLAGS)レジスタで対応する割り込み要求フラグ を掲げるそれらと同じです。事象使用部と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照し てください。

TCBは下表で記述される事象を受け取ることができます。

表22-4. TCBでの事象使用部と利用可能な事象活動

使用部名		説明	入力検出	 同期/非同期
周辺機能	入力	武明	入力使出	□舟/非 □舟
		制限時間検査		
		事象で計数捕獲		
	CAPT	計数捕獲周波数測定		同期
TCBn	CAPI	計数捕獲パルス幅測定	端	
		計数捕獲周波数/パルス幅測定		
		単発		両方
	COUNT	事象で計数		同期

CAPTとCOUNTは入力事象で検出して働くTCB事象使用部です。

COUNT事象使用部は制御A(TCBn.CTRLA)レシ^{*}スタのクロック選択(CLKSEL)ビット領域をEVENTに変更することによってこの周辺機能 で許可され、それによって事象システムを設定します。

事象制御(TCBn.EVCTRL)レジスタの捕獲事象入力許可(CAPTEI)ビットが'1'を書かれた場合、やって来る事象は制御B(TCBn.CTRL B)レジスタの計時器動作(CNTMODE)ビット領域とTCBn.EVCTRLレジスタの事象端選択(EDGE)ビットによって定義されたような事象活動になります。事象は認知されるために最低1 CLK_PER周期間留まることが必要です。

単発動作に対して非同期動作が許可された場合、事象は端起動され、1周辺機能クロック周期よりも短い事象入力で変更を捕獲します。

22.3.5. 割り込み

表22-5.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
CAPT	TCB割り込み	動作形態に依存。TCBn.INTFLAGSレジスタのCAPTの記述をご覧ください。
OVF	ICD剖り込み	タイマ/カウンタがMAXからBOTTOMへ溢れ。

割り込み条件が起こると、周辺機能の割り込み要求フラグ(TCBn.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(TCBn.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

22.3.6. 休止形態動作

TCBは既定でスタンバイ休止動作に於いて禁止されます。休止動作へ移行すると直ぐに停止されます。

制御A(TCBn.CTRLA)レジスタのスタンバイ時走行(RUNSTDBY)ビットが'1'を書かれた場合、この単位部は完全な動作をすることができます。

全ての動作はパワーダウン休止動作で停止されます。

22.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0		RUNSTDBY	CASCADE	SYNCUPD		CLKSEL2~0)	ENABLE
+\$01	CTRLB	7~0		ASYNC	CCMPINIT	CCMPEN		C	NTMODE2~	0
+\$02 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	予約									
+\$04	EVCTRL	7~0		FILTER		EDGE				CAPTEI
+\$05	INTCTRL	7~0							OVF	CAPT
+\$06	INTFLAGS	7~0							OVF	CAPT
+\$07	STATUS	7~0								RUN
+\$08	DBGCTRL	7~0								DBGRUN
+\$09	TEMP	7~0		1	1	TEM	P7~0	1	1	
+\$0A	CNT	7~0		1	1	CN7	7~0	1	1	
+\$0B	CNI	$15 \sim 8$		1	I	CNT	15~8	1	1	
+\$0C	ССМР	7~0		1		ССМ	IP7∼0		. <u> </u>	
+\$0D	COMP	15~8		1		CCM	P15~8	1	1	I

22.5. レジスタ説明

22.5.1. CTRLA - 制御A (Control A)

名称 : CTRLA

変位:+\$00

リセット:\$00

特質:-

ヒット	7	6	5	4	3	2	1	0
		RUNSTDBY	CASCADE	SYNCUPD		CLKSEL2~0		ENABLE
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - RUNSTDBY : スタンハイ時走行 (Run Standby)

このビットへの'1'書き込みはこの周辺機能にスタンバイ休止動作での走行を許します。

• ビット5 - CASCADE : 2つのタイマ/カウンタ連結 (Cascade Two Timer/Counters)

このビットに'1'を書くと、事象システムを使う32ビット動作用に2つの16ビットタイマ/カウンタB型(TCBn)の連結を許可します。このビットは上位2 バイト(MSB)に使われるタイマ/カウンタに対して'1'でなければなりません。このビットが'1'の時は捕獲(CAPT)用に選ばれた事象元が1周 辺機能クロック周期遅らされます。これは事象システム経由で2つの計数器を連結する時の繰り上げ伝搬遅延を補償します。

• ビット4 - SYNCUPD : 同期更新 (Synchronize Update)

このビットが'1'を書かれると、TCBはTCAnが再始動または溢れる時に必ず再始動します。これはPWM周期での同期捕獲に使うことができます。クロック元としてTCAnが選ばれた場合、TCBはそのTCAnが再始動した時に再始動します。他のクロック選択に対してはTCA0と共に再始動します。

• ビット3~1 - CLKSEL2~0 : クロック選択 (Clock Select)

これらビットの書き込みはこの周辺機能用のクロック元を選びます。

値	000	001	010	011	100	101	110	111
名称	DIV1	DIV2	TCA0	_	_	_	_	EVENT
説明	CLK_PER	CLK_PER/2	TCA0からの CLK_TCA	(予約)	(予約)	(予約)	(予約)	事象入力の 正端

ビット0 - ENABLE : 許可 (Enable)

このビットに'1'を書くことがタイマ/カウンタB型周辺機能を許可します。

22.5.2. CTRLB - 制御B (Control B)

名称 : CTRLB 変位 : +\$01

リセット: \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
		ASYNC	CCMPINIT	CCMPEN		(CNTMODE2~	0
アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - ASYNC : 非同期許可 (Asynchronous Enable)

このビットに'1'を書くことが単発動作でTCB出力信号の非同期更新を許します。

値	0	1		
説明	出力は計数器の同期後開始時にHighになります。	出力は事象到着時にHighになります。		

● ビット5 - CCMPINIT : 比較/捕獲ピン初期値 (Compare/Capture Pin Initial Value)

このビットはピン出力が使われる時にピンの初期出力値を設定するのに使われます。このビットは8ビットPWM動作と単発動作で無効で す。

値	0	1
説明	初期のピン状態はLowです。	初期のピン状態はHighです。

● ビット4 - CCMPEN : 比較/捕獲出力許可 (Compare/Capture Output Enable)

このビットに'1'を書くと、波形出力を許可します。これは対応するPORT出力レジスタの値を無効にして対応するピンで波形出力を利用可能にします。対応するピン方向はPORT周辺機能で出力として構成設定されなければなりません。

値	0	1
説明	対応ピンで波形出力は許可されません。	波形出力は対応ピンの出力値を上書きします。

● ビット2~0 - CNTMODE2~0 : 計時器動作 (Timer Mode)

このビット領域への書き込みは計時器動作を選びます。

値	0 0 0		001	010		011		
名称	INT		TIMEOUT	CAPT			FRQ	
説明	周期的割り込み動作	制	限時間検査動作	事象での計数捕獲	蒦動作	計数捕獲	周波数測定動作	
値	100	100		101		10	111	
名称	PW		FRQPW		SINGLE		PWM8	
説明	計数捕獲パルス幅測定	動作	計数捕獲周波数/	計数捕獲周波数/パルス幅測定動作			8ビットPWM動作	

22.5.3. EVCTRL - 事象制御 (Event Control)

変位 : +\$04

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
		FILTER		EDGE				CAPTEI
アクセス種別	R	R/W	R	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6 - FILTER : 捕獲入力雑音消去濾波器許可 (Input Capture Noise Cancellation Filter)

このビットに'1'を書くことが捕獲入力雑音消去部を許可します。

● ビット4 - EDGE : 事象端選択 (Event Edge)

このビットは事象端を選ぶのに使われます。このビットの影響は制御B(TCBn.CTRLB)レシブタで選んだ計数動作(CNTMODE)に依存します。"ー"は事象や端がこの動作で無効なことを意味します。

計数動作	EDGE	正(上昇)端	負(下降)端	
周期的割り込み動作	0	-	-	
同知時間リンでの動作	1	-	-	
制限時間検査動作	0	計数開始	計数停止	
前接時间換值到作	1	計数停止	計数開始	
事象での計数捕獲動作	0	計数値を捕獲、割り込み	_	
爭家(9761 数用疫期)F	1	_	計数値を捕獲、割り込み	
計数捕獲周波数測定動作	0	計数値を捕獲/解消/再開、割り込み	_	
	1	-	計数値を捕獲/解消/再開、割り込み	
計数捕獲パルス幅測定動作	0	計数値を解消/再開	計数値を捕獲、割り込み	
可数1用20个10个阳积1足到11户	1	計数値を捕獲、割り込み	計数値を解消/再開	
計数捕獲周波数/パルス幅測定動作	0	第1正端で計数値を解消/再開、後続する負端で捕獲、第2正端で停止と		
可数11102问该数/ 小小幅倒足到下	1	第1負端で計数値を解消/再開、後続する	る正端で捕獲、第2負端で停止と割り込み	
単発動作	0	計数開始	_	
中元 新作	1	計数開始	計数開始	
8ビットPWM動作	0	-		
oc yrr WM到中	1	-		

• ビットO - CAPTEI : 捕獲事象入力許可 (Capture Event Input Enable)

このビットに'1'を書くことがTCBに対する事象入力捕獲を許可します。

22.5.4. INTCTRL - 割り込み制御 (Interrupt Control)

名称	: INTCTRL	
変位	: +\$05	

- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
							OVF	CAPT
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット1 - OVF: 溢れ割り込み許可 (Overflow Interrupt Enable)

このビットに'1'を書くことが溢れでの割り込みを許可します。

● ビット0 - CAPT:捕獲割り込み許可(Capture Interrupt Enable) このビットに'1'を書くことが捕獲での割り込みを許可します。

22.5.5. INTFLAGS - 割り込み要求7ラク (Interrupt Flags)

名称	: INTFLAGS
変位	: +\$06
リセット	: \$00
特質	: -

ビット	7	6	5	4	3	2	1	0
							OVF	CAPT
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット1 - OVF : 溢れ割り込み要求フラグ (Overflow Interrupt Flag)

このビットは溢れ割り込み発生時に設定(1)されます。このフラグはタイマ/カウンタがMAXからBOTTOMに丸められる時に必ず設定(1)されます。

このビットはこのビット位置に'1'を書くことによって解除(0)されます。

● ビット0 - CAPT : 捕獲割り込み要求フラグ(Capture Interrupt Flag)

このビットは捕獲割り込み発生時に設定(1)されます。割り込み条件は制御B(TCBn.CTRLB)レシ、スタの計数動作(CNTMODE)ビット領域に依存します。

このビットはこれに'1'を書くことによって、または捕獲動作で比較/捕獲(CCMP)レジスタが読まれた時に解除(0)されます。

計数器動作	割り込み設定条件	TOP值	CAPT
周期的割り込み動作			
制限時間検査動作	計数器がTOPに達した時に設定(1)	CCMP	CNT=TOP
単発動作			
計数捕獲周波数	捕獲レジスタを設定して計数器再始動時端で設定(1)、フラグは捕		事象でCNTをCCMPに複写、
測定動作	獲読み込み時に解除(<mark>0</mark>)		計数再開(CNT=BOTTOM)
事象での	事象が起きて捕獲レジスタが設定される時に設定(1)、フラグは捕		
計数捕獲動作	獲読み込み時に解除(<mark>0</mark>)	_	
計数捕獲パルス幅	捕獲レジスタを設定して計数器再始動時端で設定(1)、直前端で		事象でCNTをCCMPに複写、
測定動作	計数器初期化、フラグは捕獲読み込み時に解除(0)		計数継続
計数捕獲周波数/	計数器停止時の第2(正/負)端で設定(1)、フラグは捕獲読み込		
パルス幅測定動作	み時に解除(<mark>0</mark>)		
8ビットPWM動作	計数器がCCMPLに達した時に設定(1)	CCMPL	CNT=CCMPL

<mark>22.5.6. STATUS - 状態</mark> (Status)

特質:- · · · · · · · · · · · · · · · · · · ·	
ビット 7 6 5 4 3 2 1	0
	RUN
アクセス種別 R R R R R R R R	R
リセット値 0 0 0 0 0 0 0	0

• ビット0 - RUN : 走行 (Run)

計数器が走行している時にこのビットが'1'に設定されます。計数器が停止されると、このビットが'0'に解除されます。 このビットは読み込み専用でUPDIによって設定することはできません。

22.5.7. DBGCTRL - デバッグ制御 (Debug Control)

名称 : DBGCTR 変位 : +\$08 リセット : \$00 特質 : -								
ビット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN: デバック時走行 (Debug Run)

值	0	1				
説明	中断デバッグ動作で停止され事象を無視	中断デバッグ動作でCPU停止時に走行継続				

22.5.8. TEMP - 一時レジスタ (Temporary Value)

名称:TEMP

変位:+\$09

リセット : \$00

特質 :-

一時レジスタはこの周辺機能の16ビットレジスタへの16ビット単一周期アクセスのためにCPUによって使われます。このレジスタはこの周辺機能の全ての16ビットレジスタに対して共通で、ソフトウェアによって読み書きすることができます。16ビットレジスタ読み書きのより多くの詳細については「メモリ」章の「16ビットレジスタのアクセス」を参照してください。

ビット	7	6	5	4	3	2	1	0	
	TEMP7~0								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

● ビット7~0 - TEMP7~0 : 一時値 (Temporary Value)

22.5.9. CNT - 計数 (Count)

名称 : CNT (CNTH,CNTL) 変位 : +\$0A リセット : \$0000

特質:-

TCBn.CNTHとTCBn.CNTLのレジスタ対は16ビット値のTCBn.CNTを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

CPUとUPDIの書き込みアクセスはレジスタの内部更新を超える優先権を持ちます。

ビット	15	14	13	12	11	10	9	8		
	CNT15~8									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		
ビット	7	6	5	4	3	2	1	0		
	CNT7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット15~8 - CNT15~8 : 計数値上位バイ (Count Value high)

これらのビットは16ビット計数レジスタの上位ハイトを保持します。

● ビット7~0 - CNT7~0 : 計数値下位バ仆 (Count Value low)

これらのビットは16ビット計数レジスタの下位バイトを保持します。

22.5.10. CCMP - 比較/捕獲 (Compare/Capture)

名称:CCMP(CCMPH,CCMPL)

変位 : +\$28

リセット : \$0000

特質:-

TCBn.CCMPHとTCBn.CCMPLのレジスタ対は16ビット値のTCBn.CCMPを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

このレジスタは動作形態に依存して異なる機能を持ちます。

- ・捕獲動作に対して、これらのレジスタは捕獲発生時に捕獲された計数器の値を含みます。
- ・周期的割り込み、制限時間検査、単発の動作でこのレジスタはTOP値として働きます。
- ・8ビットPWM動作ではTCBn.CCMPHとTCBn.CCMPLは2つの独立した比較レジスタとして働きます。波形の周期がCCMPLによって 制御される一方で、CCMPHがデューティサイクルを制御します。

ビット	15	14	13	12	11	10	9	8	
	CCMP15~8								
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	
ビット	7	C	-	4	0	0	1	0	
	(6	5	4 CCM	3 P7~0		1	0	
				. COM	IP7~0	•			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット15~8 - CCMP15~8:比較/捕獲値上位バイト(Compare/Capture Value high byte)

これらのビットは16ビットの比較/捕獲/TOP値の上位バイトを保持します。

●ビット7~0 - CCMP7~0:比較/捕獲値下位バ仆 (Compare/Capture Value low byte)

これらのビットは16ビットの比較/捕獲/TOP値の下位バイトを保持します。

23. RTC - 実時間計数器

23.1. 特徴

- ・16ビット分解能
- ・選択可能なクロック元
- ・設定可能な15ビットクロック前置分周
- 1つの比較レジスタ
- ・1つの定期レジスタ
- ・定期上昇溢れでの計数器解消
- ・任意選択の上昇溢れと比較一致での割り込み/事象
- ・周期的な割り込みと事象
- ・クリスタル誤差修正

23.2. 概要

RTC周辺機能は実時間計数器(RTC:Real-Time Couter)と周期的割り込み計時器(PIT:Priodic Interrupt Timer)の2つのタイジング機能を提供します。

PIT機能はRTC機能から独立して許可することができます。

RTC - 実時間計数器

RTCは計数レジスタで(前置分周された)クロック周期を計数し、計数レジスタの内容を定期レジスタ及び比較レジスタと比較します。

RTCは比較一致または溢れで割り込みと事象の両方を生成することができます。計数器値が比較レジスタ値と等しい後の最初の計数で比較割り込みや事象を、計数器値が定期レジスタ値と等しい後の最初の計数で溢れ割り込みや事象を生成します。溢れは計数器値を0にリセットします。

RTC周辺機能は時間の経緯を保つよう、一般的に低電力休止動作形態を含み継続して動きます。これは規則的な間隔で休止動作 形態からデバイスを起き上がらせたり、デバイスに割り込むことができます。

基準クロックは代表的に外部クリスタルからの32.768kHz出力です。RTCは外部クロック信号、32.768kHz内部超低電力発振器(OSCULP32 K)、または32分周されたOSCULP32Kからもクロック駆動することができます。


RTC周辺機能は計数器へ至る前に基準クロックを下げることができる設定可能な15ビットの前置分周器を含みます。RTCに対して広範囲の分解能と時間限度を構成設定することができます。32.768kHzのクロック元とで、最大分解能は30.5µsで、時間限度期間は2sまでにすることができます。1sの分解能とで、最大時間限度期間は18時間よりも多くなります(65536s)。

RTCは外部クリスタル選択を用いる動作時のクリスタル誤差修正を支援します。修正のために外部的に校正された値が使われます。ソフト ウェアはRTCを±1ppmで調整することができ、最大調整は±127ppmです。RTC修正動作はクリスタル誤差を考慮するために前置分周器 を(計数を飛ばすことによる)加速または(余分な計数を追加することによる)減速のどちらかを行います。

PIT - 周期的割り込み計時器

PITはRTC機能と同じクロック元を使い、毎回の第nクロック周期で割り込み要求やレベル事象を生成することができます。nは割り込みに対して4,8,16,~32768、事象に対して64,128,256,~8192から選ぶことができます。

23.2.1. 構成図



23.3. クロック

周辺機能クロック(CLK_PER)は前置分周器設定と無関係に計数器値を読むためにRTCクロック(CLK_RTC)よりも最低4倍速いことが必要とされます。

32.768kHzクリスタルは必要とされる何れかの負荷容量と共にTOSC1とTOSC2のピンに接続することができます。代わりに、外部デジタル クロックをTOSC1ピンに接続することができます。

23.4. RTCの機能的な説明

RTC周辺機能は実時間計数器(RTC)と周期的割り込み計時器(PIT)の2つのタイジング機能を提供します。

23.4.1. 初期化

RTC周辺機能と望む活動(割り込み要求、出力事象)を許可する前に、RTCを動かすためにRTC計数器用の供給元クロックが構成設定されなければなりません。

23.4.1.1. CLK_RTCクロック構成設定

CLK_RTCを構成設定するには以下のこれらの手順に従ってください。

1. クロック制御器(CLKCTRL)周辺機能で望む発振器を必要とされる動作に構成設定してください。

2. それに応じてクロック選択(RTC.CLKSEL)レジスタのクロック選択(CLKSEL)ビット領域を書いてください。

CLK_RTCクロック構成設定はRTCとPITの両機能によって使われます。

23.4.1.2. RTC構成設定

RTCを動かすには以下のこれらの手順に従ってください。

- 1. 比較(RTC.CMP)レジスタに比較値、定期(RTC.PER)レジスタに溢れ値を設定してください。
- 2. 割り込み制御(RTC.INTCTRL)レジスタで各々の割り込み許可(CMP,OVF)ビットに'1'を書くことによって望む割り込みを許可してください。
- 3. 制御A(RTC.CTRLA)レシ^{*}スタで前置分周器(PRESCALER)ビット領域に望む値を書くことによってRTC内部前置分周器を構成設定してください。
- 4. RTC.CTRLAレジスタでRTC周辺機能許可(RTCEN)ビットに'1'を書くことによってRTCを許可してください。

23.4.2. 操作 - RTC

23.4.2.1. 許可と禁止

RTCは制御Aレシ^{*}スタ(RTC.CTRLA)レシ^{*}スタのRTC周辺機能許可(RTCEN)ヒ^{*}ットに'1'を書くことによって許可されます。RTCはRTC.CT RLAのRTCENL^{*}ットに'0'を書くことによって禁止されます。

23.5. PITの機能的な説明

RTC周辺機能は実時間計数器(RTC)と周期割り込み計時器(PIT)の2つのタイング機能を提供します。

23.5.1. 初期化

PITを動かすには以下のこれらの手順に従ってください。

- 1. 「23.4.1.1. CLK_RTC/puy/構成設定」項で記述されるようにRTC/puy/(CLK_RTC)を構成設定してください。
- 2. 周期割り込み計時器割り込み制御(RTC.PITINTCTRL)レジスタの周期割り込み許可(PI)ビットに'1'を書くことによって割り込みを許可してください。
- 3. 周期割り込み計時器制御A(RTC.PITCTRLA)レジスタで周期(PERIOD)ビット領域に望む値と周期割り込み計時器許可(PITEN)ビット に'1'を書くことによって割り込み周期を選んでPITを許可してください。

23.5.2. 操作 - PIT

23.5.2.1. 許可と禁止

PITは周期割り込み計時器制御A(RTC.PITCTRLA)レジスタの周期割り込み計時器許可(PITEN)ビットに'1'を書くことによって許可されます。PITはRTC.PITCTRLAのPITENビットに'0'を書くことによって禁止されます。

23.5.2.2. PIT割り込みタイミング

初回割り込みのタイミング

PITとRTCの両機能は前置分周器内側の同じ計数器で動き、下で記述されるように構成設定することができます。

- ・RTC割り込み周期は定期(RTC.PER)レジスタを書くことによって構成設定されます。
- PIT割り込み周期は周期割り込み計時器制御A(RTC.PITCTRLA)レジスタの周期(PERIOD)ビット領域を書くことによって構成設定されます。

前置分周器は両機能がOFF(RTC.CTRLAのRTC周辺機能許可(RTCEN)ビットとRTC.PITCTRLAの周期割り込み計時器許可(PITE N)ビットが0)の時にOFFですが、どちらかの機能が許可されると動きます(即ち、内部計数器が計数します)。この理由のため、最初の PIT割り込みとRTC計数刻みのタイミングは未知(許可と完全な周期間の何時か)です。


継続動作

初回割り込み後、PITは完全なPIT周期信号に帰着する1/2 PIT周期毎の交互切り替えを続けます。

例23-1. PERIOD=CYC16に対するPITタイミング図 RTC.PITCTRLAでのPERIOD=CYC16に対して、PITは事実上前置分周器計数器ビット3の状態に従い、故に結果の割り込み出 力は16 CLK RTC周回の周期を持ちます。

初回PIT割り込みとPITENへの'1'書き込み間の時間は実質的に0と(n CLK_RTC周期の)PIT周期間で変わり得ます。PIT許可と それの初回出力間の正確な遅延は前置分周器の計数段階に依存し、下で示される初回割り込みは先行する時間窓内側の何 処かでPITENへ'1'を書くことによってもたらされます。

図23-2. PIT許可と初回割り込み間のタイミング



23.6. クリスタル誤差修正

RTCとPIT用の前置分周器は制御A(RTC.CTRLA)レジスタの周波数修正許可(CORREN)ビットが'1'の時にクリスタル周波数校正(CALIB) レジスタからのppm誤差値を使うことによってクリスタル クロックの内部周波数修正を行うことができます。

CALIBレジスタは周波数誤差についての情報に基づき、使用者によって書かれなければなりません。100万周期間隔を通して分散してRTC.CALIBレジスタ内の誤差修正値(ERROR)ビット領域で与えられる値に等しいいくつかの周期を追加または削除することによって修正操作を実行してください。

計数(RTC.CNT)レシブスタを通して利用可能なRTC計数値またはPIT間隔はこのクロック修正を反映します。

修正機能を禁止した場合、進行中の修正周回はこの機能が禁止されるのに先立って完了されます。

注: 負の修正でこの機能を使う場合、最小前置分周構成設定は2分周(DIV2)です。

23.7. 事象

RTCは次表で記述される事象を生成することができます。

表23-1. RTC事象生成部

生		説明	市名刊		事象長		
周辺機能	事象	武 95	事象型	生成クロック領域	一 一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一		
	OVF	溢れ	ハ [°] ルス		1 CLK_RTC周期		
	CMP	比較一致					
	PIT_DIV8192	8196前置分周したRTCクロック			8196前置分周したRTCクロックで与えられる		
	PIT_DIV4096	4096前置分周したRTCクロック			4096前置分周したRTCクロックで与えられる		
RTC	PIT_DIV2048	2048前置分周したRTCクロック		CLK_RTC	2048前置分周したRTCクロックで与えられる		
RIC	PIT_DIV1024	1024前置分周したRTCクロック	レヘッル		1024前置分周したRTCクロックで与えられる		
	PIT_DIV512	512前置分周したRTCクロック			512前置分周したRTCクロックで与えられる		
	PIT_DIV256	256前置分周したRTCクロック			256前置分周したRTCクロックで与えられる		
	PIT_DIV128	128前置分周したRTCクロック			128前置分周したRTCクロックで与えられる		
	PIT_DIV64	64前置分周したRTCクロック			64前置分周したRTCクロックで与えられる		

OVFとCMPの事象を生成するための条件は割り込み要求フラク´(RTC.INTFLAGS)レジスタで対応する割り込み要求フラグを掲げるそれらと同じです。

事象使用部と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

23.8. 割り込み

表23-2.利用可能な割り込みベクタと供給元

名称	へ、クタ説明	条件							
RTC	実時間計数器溢れと 比較一致割り込み	 ・溢れ(OVF) : 計数器が定期(RTC.PER)レジスタからの値に達して0に丸められる ・比較一致(CMP) : 計数器(RTC.CNT)レジスタからの値と比較(RTC.CMP)レジスタからの 値間で一致 							
PIT	周期割り込み計時器割り込み	RTC.PITCTRLAのPERIODビット領域で構成設定したように時間周期通過							

割り込み条件が起こると、周辺機能の割り込み要求フラク´(RTC.INTFLAGS, RTC.PITINTFLAGS)レジスタで対応する割り込み要求フラ グが設定(1)されます。

割り込み元は周辺機能の割り込み制御(RTC.INTCTRL, RTC.PITINTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能の(PIT)INTFLAGSレジ スタをご覧ください。

注: ・ RTCはRTC用のRTC.INTFLAGSとPIT用のRTC.PITINTFLAGSの2つのINTFLAGSレジスタを持ちます。

・RTCはRTC用のRTC.INTCTRLとPIT用のRTC.PITINTCTRLの2つのINTCTRLレジスタを持ちます。

23.9. 休止形態動作

RTCはアイトル休止動作で動作を続けます。制御Aレジスタ(RTC.CTRLA)のスタンバイ時走行(RUNSTDBY)ビットが設定(1)なら、スタンバイ休止動作で走行します。

PITはどの休止動作形態でも動作を続けます。

23.10. 同期

RTCとPITは共に非同期で、周辺機能クロック(CLK_PER)から独立した違うクロック元(CLK_RTC)で動きます。制御と計数レジスタ更新に関して、更新されたレジスタ値がレジスタで利用可能になる前、または構成設定変更が各々RTCやPITに影響を及ぼすまで、RTCクロックや周辺機能クロックで多少の周期数がかかります。この同期時間はレジスタ説明項で各レジスタに対して記述されます。

いくつかのRTCレジスタに関して、状態(RTC.STATUS)レジスタで同期多忙(CMPBUSY, PERBUSY, CNTBUSY, CTRLABUSY)フラグが 利用可能です。

周期割り込み計時器制御A(RTC.PITCTRLA)レジスタについては、周期割り込み計時器状態(RTC.PITSTATUS)レジスタでPIT制御A同期多忙(CTRLBUSY)フラグが利用可能です。

言及したレジスタへ書く前にこれらのフラグを調べてください。

23.11. デバッグ操作

デバッグ制御(DBGCTRL)レジスタのデバッグ時走行(DBGRUN)ビットが'1'の場合、RTCは標準動作を続けます。DBGRUNが'0'でCPU が停止された場合、RTCは動作を停止してどの到着事象も無視します。

周期割り込み計時器デバッグ制御(PITDBGCTRL)レジスタのデバッグ時走行(DBGRUN)ビットが'1'の場合、PITは標準動作を続けます。 デバッグ動作に於いてDBGRUNが'0'でCPUが停止された場合、PIT出力はLowです。その時にPIT出力がHighだったなら、中断から 再始動する時に割り込み要求フラグを設定(1)するために新しい正端が起きます。結果は標準動作中に起こらない追加のPIT割り込み です。中断でPIT出力がLowだったなら、PITは追加の割り込みなしでLowを再開します。

23.12. レジスタ要約

変位	略称	L ^{ット} 位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY		PRESCA	LER3~0	LER3~0			RTCEN
+\$01	STATUS	7~0					CMPBUSY	PERBUSY	CNTBUSY	CTRLABUSY
+\$02	INTCTRL	7~0							CMP	OVF
+\$03	INTFLAGS	7~0							CMP	OVF
+\$04	TEMP	$7 \sim 0$				TEM	P7~0		1	
+\$05	DBGCTRL	$7 \sim 0$								DBGRUN
+\$06	CALIB	$7 \sim 0$	SIGN				ERROR6~0		1	
+\$07	CLKSEL	7~0							CLKS	EL1,0
+\$08	CNT	$7 \sim 0$				CNT	7~0		I	
+\$09	CNT	$15 \sim 8$				CNT	15~8		1	
+\$0A	PER	$7 \sim 0$				PEF	27~0		1	
+\$0B	FER	$15 \sim 8$				PER15~8			1	1
+\$0C	CMP	$7 \sim 0$				CMI	P7∼0		1	
+\$0D	CIVIF	$15 \sim 8$				CMP	15~8		1	
+\$0E	▼ \$/4									
+\$0F	予約									
+\$10	PITCTRLA	7~0			PERIC)D3~0				PITEN
+\$11	PITSTATUS	7~0								CTRLBUSY
+\$12	PITINTCTRL	7~0								PI
+\$13	PITINTFLAGS	7~0								PI
+\$14	予約									
+\$15	PITDBGCTRL	7~0								DBGRUN

23.13. レジスタ説明

23.13.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位:+\$00

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY		PRESCA	LER3~0		CORREN		RTCEN
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7 - RUNSTDBY: スタンハイ時走行 (Run Standby)

値	0	1		
説明	スタンハイ休止動作でRTC禁止	スタンバイ休止動作でRTC許可		

● ビット6~3 - PRESCALER3~0:前置分周器 (Prescaler)

これらのビットはCLK_RTCクロック信号の前置分周を定義します。

値	0000	0001	0010	0011	0100	0101	0110	0111
名称	DIV1	DIV2	DIV4	DIV8	DIV16	DIV32	DIV64	DIV128
説明	CLK_RTC/1	CLK_RTC/2	CLK_RTC/4	CLK_RTC/8	CLK_RTC/16	CLK_RTC/32	CLK_RTC/64	CLK_RTC/128
値	$1 \ 0 \ 0 \ 0$	1001	1010	1011	1100	1101	1110	1111
名称	DIV256	DIV512	DIV1024	DIV2048	DIV4096	DIV8192	DIV16384	DIV32768
説明	CLK_RTC/256	CLK_RTC/512	CLK_RTC/1024	CLK_RTC/2048	CLK_RTC/4096	CLK_RTC/8192	CLK_RTC/16384	CLK_RTC/32768

● ビット2 - CORREN : 周波数修正許可 (Frequency Correction Enablee)

值	0	1		
説明	周波数修正禁止	周波数修正許可		

• ビット0 - RTCEN : RTC周辺機能許可 (RTC Peripheral Enable)

值	0	1
説明	RTC周辺機能禁止	RTC周辺機能許可

重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前に状態(RTC.STATUS)レジスタの制御A同期多忙(CTRLABUSY)フラグが解除(0)されて いるのを確認しなければなりません。

23.13.2. STATUS - 状態 (Status)

名称:STATUS 変位:+\$01 リセット:\$00

特質:-

ヒット	7	6	5	4	3	2	1	0
[CMPBUSY	PERBUSY	CNTBUSY	CTRLABUSY
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3 - CMPBUSY : 比較同期多忙 (Compare Synchronization Busy)

このビットはRTCがRTCクロック領域で比較(RTC.CMP)レジスタを同期中多忙の時に'1'です。

• ビット2 - PERBUSY : 定期同期多忙 (Period Synchronization Busy)

このビットはRTCがRTCクロック領域で定期(RTC.PER)レジスタを同期中多忙の時に'1'です。

● ビット1 - CNTBUSY : 計数器同期多忙 (Counter Synchronization Busy)

このビットはRTCがRTCクロック領域で計数(RTC.CNT)レジスタを同期中多忙の時に'1'です。

 $\frac{1}{\text{CMP}}$

R/W

0

0

OVF

R/W

0

• ビット0 - CTRLABUSY : 制御A同期多忙 (Control A Synchronization Busy)

このビットはRTCがRTCクロック領域で制御A(RTC.CTRLA)レジスタを同期中多忙の時に'1'です。

23.13.3. INTCTRL - 割り込み制御 (Interrupt Control)

名称 : INTCTR 変位 : +\$02 Jセット : \$00 持質 : -	2L		-			
ビット _	7	6	5	4	3	2
アクセス種別	R	R	R	R	R	R
リセット値	0	0	0	0	0	0

● ビット1 - CMP : 比較一致割り込み許可 (Compare Match Interrupt Enable)

比較一致での(即ち、計数(RTC.CNT)レジスタ値が比較(RTC.CMP)レジスタ値と一致した時の)割り込みを許可します。

値	0	1
説明	比較一致割り込みは禁止されます。	比較一致割り込みは許可されます。

• ビット0 - OVF : 溢れ割り込み許可 (Overflow Interrupt Enable)

計数器溢れでの(即ち、計数(RTC.CNT)レジスタ値が定期(RTC.PER)レジスタ値と一致して0に丸められる時の)割り込みを許可します。

値	0	1
説明	溢れ割り込みは禁止されます。	溢れ割り込みは許可されます。

23.13.4. INTFLAGS - 割り込み要求フラグ (Interrupt Flag)

3 1)	名称 : INTFLA 変位 : +\$03 Jセット : \$00 诗質 : -	AGS							
	ヒット	7	6	5	4	3	2	1	0
								CMP	OVF
	アクセス種別	R	R	R	R	R	R	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

● ビット1 - CMP : 比較一致割り込み要求フラグ(Compare Match Interrupt Flag)

このフラグは計数(RTC.CNT)レジスタ値が比較(RTC.CMP)レジスタ値と一致した時に設定(1)されます。 このビットへの'1'書き込みがこのフラグを解除(0)します。

• ビット0 - OVF : 溢れ割り込み要求フラグ (Overflow Interrupt Flag)

このフラグは計数(RTC.CNT)レジスタ値が定期(RTC.PER)レジスタ値と一致して0に丸められる時に設定(1)されます。 このビットへの'1'書き込みがこのフラグを解除(0)します。

23.13.5. TEMP - 一時レジスタ (Temporary)

名称:TEMP

変位 : +\$04

リセット : \$00

特質:-

一時レジスタはこの周辺機能の16ビットレジスタへの16ビット単一周期アクセスのためにCPUによって使われます。このレジスタはこの周辺機能の全ての16ビットレジスタに対して共通でソフトウェアによって読み書きすることができます。「メモリ」章の「16ビットレジスタのアクセス」を参照してください。

۲ ۲ ۳	7	6	5	4	3	2	1	0
				TEM	P7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7~0 - TEMP7~0: 一時値 (Temporary)
 16ビットレジスタでの読み書き操作用一時レジスタ

23.13.6. DBGCTRL - デバッグ制御 (Debug Control)

名称 : DBGCT 変位 : +\$05 リセット : \$00 特質 : -	TRL							
ヒット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN: デバッグ時走行 (Debug Run)

値	0	1
説明	RTCはデベッグ動作中断で停止し、事象を無視	RTCはCPU停止中のデバッグ動作中断で走行継続

23.13.7. CALIB - クリスタル周波数校正 (Crystal Frequency Calibration)

名称:CALIB

変位 : +\$06

リセット : \$00

特質 :-

このレシブスタは行う修正形式と誤差値を格納します。このレシブスタは外部校正や温度校正に基づく誤差値でソフトウェアによって書かれます。

ヒット	7	6	5	4	3	2	1	0
	SIGN				ERROR6~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - SIGN : 誤差修正符号ビット (Error Correction Sign Bit)

このビットは修正の方向を示すのに使われます。

值	0	1
説明	前置分周器により遅く計数させる正修正	前置分周器により速く計数させる負修正。 これは最小前置分周器構成設定がDIV2であることが必要

• ビット6~0 - ERROR6~0: 誤差修正値 (Error Correction Value)

各100万RTCクロック周期間隔に対する修正クロック数(ppm)

23.13.8. CLKSEL - クロック選択 (Clock Selection)

名称:CLKSEL

変位 : +\$07

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
[CLKS	EL1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット1,0 - CLKSEL1,0: クロック選択 (Clock Select)

これらのビット書き込みはRTCクロック(CLK_RTC)用の供給元を選びます。

RTCをXOSC32KまたはXTAL32K1での外部クロックのどちらかで使うように構成設定すると、XOSC32Kは許可されることが必要で、クロック制御器のXOSC32K制御A(CLKCTRL.XOSC32KCTRLA)レジスタの供給元選択(SEL)ビットとスタンハイ時走行(RUNSTDBY)ビットはそれに応じて構成設定されなければなりません。

值	0 0	0 1	1 0	11
名称	INT32K	INT1K	TOSC32K	EXTCLK
説明	OSCULP32Kからの 32.768kHz	OSCULP32Kからの 1.024kHz	XOSC32Kからの32.768kHz またはTOSC1からの外部クロック	EXTCLKピンからの 外部クロック

23.13.9. CNT - 計数 (Count)

名称: CNT (CNTH, CNTL)

変位 : +\$08

リセット: \$0000

特質 :-

RTC.CNTHとRTC.CNTLのレジスタ対は16ビット値のRTC.CNTを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8
				CNT	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ビット	7	6	5	4	3	2	1	0
	CNT7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット15~8 - CNT15~8 : 計数値上位バ仆 (Counter high byte)

これらのビットは16ビット計数レジスタの上位バイトを保持します。

• ビット7~0 - CNT7~0:計数値下位バイ (Counter low byte)

これらのビットは16ビット計数レジスタの下位バイを保持します。

重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前に状態(RTC.STATUS)レジスタの計数器同期多忙(CNTBUSY)フラグが解除(0)されてい るのを確認しなければなりません。

23.13.10. PER - 定期 (Period)

名称: PER (PERH, PERL)

- **変位** : +\$0A
- **リセット** : \$FFFF

特質 :-

RTC.PERHとRTC.PERLのレシブスタ対は16ビット値のRTC.PERを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

ビット	15	14	13	12	11	10	9	8
				PER	15~8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1
ビット	7	6	5	4	3	2	1	0
	PER7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

● ビット15~8 - PER15~8: 定期値上位バ仆 (Periodic high byte)

これらのビットは16ビット定期レジスタの上位ハイトを保持します。

• ビット7~0 - PER7~0: 定期値下位バ仆 (Periodic low byte)

これらのビットは16ビット定期レジスタの下位ハイトを保持します。



重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前に状態(RTC.STATUS)レジスタの定期同期多忙(PERBUSY)フラグが解除(0)されている のを確認しなければなりません。

23.13.11. CMP - 比較 (Compare)

名称:CMP(CMPH,CMPL)

変位:+\$0C

リセット : \$0000

特質 :-

RTC.CMPHとRTC.CMPLのレシネタ対は16ビット値のRTC.CMPを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセスできます。 上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

<u> </u>	15	14	13	12	11	10	9	8
				CMP15~	8			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0
ヒット	7	6	5	4	3	2	1	0
	CMP7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット15~8 - CMP15~8:比較値上位バイ (Compare high byte)

これらのビットは16ビット比較レジスタの上位ハイトを保持します。

• ビット7~0 - CMP7~0:比較値下位バイ (Compare low byte)

これらのビットは16ビット比較レシズタの下位バイトを保持します。

重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前に状態(RTC.STATUS)レジスタの比較同期多忙(CMPBUSY)フラグが解除(0)されている のを確認しなければなりません。

23.13.12. PITCTRLA - 周期割り込み計時器制御A (Peiodic Interrupt Timer Control A)

名称:;PITCTRLA

- **変位**:+\$10
- リセット:\$00 特質 :-

行貝∶-

Ľ"ット	7	6	5	4	3	2	1	0
			PERI	OD3~0				PITEN
アクセス種別	R	R/W	R/W	R/W	R/W	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6~3 - PERIOD3~0 : 周期 (Period)

このビット領域は各割り込み間のRTCクロック周期数を選びます。

値	0000	0001	0010	0011	0100	0101	0110	0111
名称	OFF	CYC4	CYC8	CYC16	CYC32	CYC64	CYC128	CYC256
説明	割り込みなし	4周期	8周期	16周期	32周期	64周期	128周期	256周期
値	$1 \ 0 \ 0 \ 0$	1001	1010	1011	1100	1101	1110	1111
名称	CYC512	CYC1024	CYC2048	DIV4096	CYC8192	CYC16384	CYC32768	_
説明	512周期	1024周期	2048周期	4096周期	8192周期	16384周期	32768周期	(予約)

● ビット0 - PITEN : 周期割り込み計時器許可 (Periodic Interrupt Timer Enable)

このビットへの'1'書き込みがPITを許可します。

	値	0	1
i	説明	周期割り込み計時器禁止	周期割り込み計時器許可

重要: RTCクロックと主クロック領域間同期のため、レジスタ更新からそれが効果を持つまでに2 RTCクロック周期の遅れがあります。 応用ソフトウェアはこのレジスタを書く前にPIT状態(RTC.PITSTATUS)レジスタのPIT制御A同期多忙(CTRLBUSY)フラグが解除 (0)されているのを確認しなければなりません。

23.13.13. PITSTATUS - 周期割り込み計時器状態 (Periodic Interrupt Timer Status)

ビット 7 6 5 4 3 2 1 0 アクセス種別 R R R R R R R R R リセット値 0 0 0 0 0 0 0 0	変 [.] ル	称 : PITSTA 位 : +\$11 ット : \$00 質 : -	TUS							
アクセス種別 R R R R R R R R/W		ヒット	7	6	5	4	3	2	1	0
										CTRLBUSY
リセット値 0 0 0 0 0 0 0 0 0		アクセス種別	R	R	R	R	R	R	R	R/W
		リセット値	0	0	0	0	0	0	0	0

• ビット0 - CTRLBUSY : PIT制御A同期多忙 (PITCTRLA Synchronization Busy)

このビットはRTCがRTCクロック領域で周期割り込み計時器制御A(RTC.PITCTRLA)レジスタを同期中多忙の時に'1'です。

23.13.14. PITINTCTRL - PIT割り込み制御 (PIT Interrupt Control)

名称: PITINTCTRL **変位**:+\$12 リセット : \$00 特質 :-ビット 7 6 5 4 3 2 1 アクセス種別 R R R R R R R 0 0 0 0 0 0 0 リセット値

● ビット0 - PI: 周期割り込み許可 (Periodic Interrupt)

值	0	1
説明	周期割り込み禁止	周期割り込み許可

23.13.15. PITINTFLAGS - PIT割り込み要求フラヴ(PIT Interrupt Flag)

名称	: PITINTFLAGS
変位	: +\$13
リセット	: \$00
特質	: -

ビット	7	6	5	4	3	2	1	0
								PI
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - PI : 周期割り込み要求フラグ (Periodic Interrupt Flag)

このフラグは周期割り込みが発行される時に設定(1)されます。

'1'書き込みがこのフラグを解除(0)します。

23.13.16. PITDBGCTRL - 周期割り込み計時器デバッグ制御 (Periodic Interrupt Timer Debug Control)

名称	: PITDBGCTRL
変位	: +\$15
リセット	: \$00

特質:-

ビット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
Jセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN : デバッグ時走行 (Debug Run)

値	0	1
説明	デバッグ動作中断で周辺機能は停止して事象を無視	CPU停止時のデベッグ動作中断で走行を継続

0

PI

R/W

0

24. USART - 万能同期/非同期送受信器

24.1. 特徴

- ・全二重操作
- ・半二重操作
- 単線動作
- RS-485動作
- ・非同期と同期の操作
- ・5,6,7,8,9のデータビットと1または2の停止ビットを持つ直列フレーム支援
- ・分数ボーレート発生器
 - どの周辺機能クロック周波数からも望むボーレートを生成可
- 外部発振器不要
- ・組み込みの誤り検出と修正の仕組み
 - 奇数/偶数パリティ生成器とパリティ検査
 - 緩衝部オーハランとフレーム異常検出
- 不正開始ビット検出とデジタル低域通過濾波器を含む雑音濾波
- ・以下の独立した割り込み
 - 送信完了
 - 送信データレジスタ空
 - 受信完了
- ・主装置SPI動作
- ・複数プロセッサ通信動作
- ・フレーム開始検出
- ・IrDA®適合パルス変調/復調用赤外線通信(IRCOM)単位部
- ・LIN従装置支援


24.2. 概要

万能同期/非同期直列送受信器(USART:Universal Synchronous and Asynchronuos serial Receiver and Transmitter)は高速で柔軟 な直列通信周辺機能です。USARTは複数の形式の応用と通信装置に対応することができるいくつかの異なる動作形態を支援しま す。例えば、単線半二重動作は少ピン数応用が望まれる時に有用です。通信はフレームに基づき、フレーム形式は広範囲の規格を支援 するように直すことができます。

USARTは両方向で緩衝され、フレーム間でのどんな遅延もなしに継続するデータ転送を許します。受信と送信の完了に対する独立した割り込みは完全な割り込み駆動通信を許します。

送信部は2段の書き込み緩衝部、移動レジスタ、それと各種フレーム形式用の制御論理回路から成ります。受信部は2段の受信緩衝部と 移動レジスタから成ります。受信したデータの状態情報は異常検査に対して利用可能です。データとクロックの再生部は非同期データ受信中 の頑強な同期と雑音濾波を保証します。

24.2.1. 構成図



24.2.2. 信号説明

信号	形式	説明
ХСК	入出力	同期動作用クロック
XDIR	出力	RS485用送信許可
TxD	入出力	送信線(と単線動作での受信線)
RxD	入力	受信線

24.3. 機能的な説明

24.3.1. 初期化

全二重動作:

- 1. ボーレート(USARTn.BAUD)を設定してください。
- 2. フレーム構成と動作形態(USARTn.CTRLC)を設定してください。
- 3. TxDピンを出力として構成設定してください。
- 4. 送信部と受信部を許可してください(USARTn.CTRLB)。
- 注:・割り込み駆動USART操作について、初期化の間は全体割り込みが禁止されなければなりません。
 - ・ボーレートまたはフレーム構成の変更を伴う再初期化を行う前に、そのレジスタが変更される間に進行中の送信がないことを確実にしてください。

単線半二重動作:

- 1. 内部的にTxDをUSART受信部に接続してください(制御A(USARTn.CTRLA)レシブスタの折り返し動作許可(LBME)ビット)。
- 2. RxD/TxDビン用の内部プルアップを許可してください(ビンn制御(PORTx.PINnCTRL)レンズタのプルアップ許可(PULLUPEN)ビット)。
- 3. オープンドレイン動作を許可してください(制御B(USARTn.CTRLB)レジスタのオープンドレイン動作許可(ODME)ビット)。
- 4. ボーレート(USARTn.BAUD)を設定してください。
- 5. フレーム構成と動作形態(USARTn.CTRLC)を設定してください。
- 6. 送信部と受信部を許可してください(USARTn.CTRLB)。
- 注:・オープンドレイン動作が許可されると、TxDビンはハードウェアによって自動的に出力に設定されます。
 - ・割り込み駆動USART操作について、初期化の間は全体割り込みが禁止されなければなりません。
 - ・ボーレートまたはフレーム構成の変更を伴う再初期化を行う前に、そのレジスタが変更される間に進行中の送信がないことを確実にしてください。

24.3.2. 動作

24.3.2.1. フレーム形式

USARTデータ転送はフレームに基づきます。フレームは開始ビットで始まり、データビットの1文字が後続します。許可されたなら、データビット後で最初の停止ビットの前にハッリティビットが挿入されます。フレームの停止ビット後、直ちに次のフレームを後続するか、または通信線をアイドル (High)状態に戻すかのどちらかにすることができます。USARTは有効なフレーム形式として以下の組み合わせ全てを受け入れます。


- ・1つの開始ビット
- 5, 6, 7, 8, 9 ビット データ
- ・奇数または偶数パリティビット、またはなし
- ・1つまたは2つの停止ビット

下図は可能なフレーム形式の組み合わせを図解します。[]付きビットは任意選択です。

図24-2. フレーム構成	
(IDLE) St D0 X D1 X D2 X D3 X E	04 X [D5] X [D6] X [D7] X [D8] X [P] / Sp1 [Sp2] (St/IDLE)
<	— 1 7V-L ————
St :開始ビット(常にLow) Dn : データ ビット(0~8) P : パリティ ビット(偶数または奇数)	Spn :停止ビット(常に <mark>High</mark>) IDLE: RxDまたはTxDの通信線で転送なし(常にHigh)

24.3.2.2. クロック生成

データビットの移動と採取に使われるクロックは内部的な分数ボーレート発生器(BRG)か外部的な転送クロック(XCK)ピンから生成されます。



24.3.2.2.1. 分数ボーレート発生器

USARTがクロック元としてXCK入力を使わない動作ではクロックを生成するのに分数ボーレート生成器が使われます。ボーレートは秒毎のビット 数(bps)の言葉で与えられ、ボーレート(USARTn.BAUD)レジスタを書くことによって構成設定されます。ボーレート(fBAUD)は周辺機能クロック (fcLK PER)をBAUDレジスタによって決められる分割係数で分割することによって生成されます。

分数ボーレート発生器はfBAUDで割り切れない場合に対応するハードウェアが特徴です。通常、この状況は丸め誤差をもたらします。分数ボーレート発生器は表27-1.の式で実行されるように、6ビット左移動した望む分割係数を含むBAUDレジスタを期待します。そして下位6ビットは望む除数の小数部を保持します。望むボーレートにより近い近似を達成するため動的にfBAUDを調節するのにBAUDレジスタの小数部を使ってください。

ボーレートをfcLK_PERよりも高くすることができないため、BAUDレジスタの整数部は最低1であることが必要です。結果は6ビット左移動されるため、対応するBAUDレジスタの最小値は64です。有効な範囲は64~65535です。

同期動作では、BAUDレジスタの10ビット整数部(BAUD15~6)だけがボーレートを決め、従って、小数部(BAUD5~0)は0を書かれなければなりません。

下表はボーレートをBAUDレジスタ用の入力値に変換するための式を一覧にします。式は分数解釈を考慮し、故にこれらの式で計算されたBAUD値はどんな追加の尺度調整もなしに直接USARTn.BAUDに書くことができます。

表24-1. ボーレート レジスタ設定計算用の式

動作形態	条件	ボーレート (ビット/秒:bps)	USARTn.BAUDレジスタ値計算		
非同期	$f_{\text{BAUD}} \leq \frac{f_{\text{CLK_PER}}}{S}$ 、USARTn.BAUD ≥ 64	$f_{\text{BAUD}} = \frac{64 \times f_{\text{CLK}}_{\text{PER}}}{S \times BAUD}$	$BAUD = \frac{64 \times f_{\text{CLK}}_{\text{PER}}}{S \times f_{\text{BAUD}}}$		
同期主装置	$f_{\text{BAUD}} < \frac{f_{\text{CLK_PER}}}{S}$, USARTn.BAUD ≥ 64	$f_{\text{BAUD}} = \frac{f_{\text{CLK}PER}}{S \times BAUD[15 \sim 6]}$	$BAUD[15\sim 6] = \frac{f_{\text{CLK}}_{\text{PER}}}{S \times f_{\text{BAUD}}}$		

Sはビット当たりの採取数です。

- ・非同期標準動作:S=16
- ・非同期倍速動作:S=8
- ・同期動作 : S=2

24.3.2.3. データ送信

USART送信部は周期的に送信線をLowに駆動することによってデータを送ります。データ送信は送るデータを送信データ(USARTn.TXD ATALとUSARTn.TXDATAH)レジスタに設定することによって始められます。送信データレジスタのデータは送信緩衝部が一旦空になると それに移され、移動レジスタが一旦空になるとそれに進み、新しいフレームを送る準備が整います。移動レジスタがデータを設定された後、 データフレームが送信されます。

移動レジスタのフレーム全体が移動出力されてしまい、送信データや送信緩衝部に存在する新しいデータがないと、状態(USARTn.STATU S)レジスタの送信完了割り込み要求フラグ(TXCIF)ビットが設定(1)され、それが許可されていれば割り込みが生成されます。

送信データレジスタはそれらが空で新しいデータの準備が整っていることを示すUSARTn.STATUSレジスタのデータレジスタ空割り込み要求 フラグ(DREIF)ビットが設定(1)される時にだけ書くことができます。

8ビットよりも少ないフレームの使用時、送信データレジスタに書かれる上位側ビットは無視されます。制御C(USARTn.CTRLC)レジスタの文字 ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定されると、送信データ上位ハイト(TXDATAH)レジスタの前に送信データ下位 ハイト(TXDATAL)レジスタが書かれなければなりません。CHSIZEが9ビット(上位ハイト先行)に構成設定されると、TXDATALの前にTXDA TAHが書かれなければなりません。

24.3.2.3.1. 送信部禁止

送信部を禁止すると、その操作は進行中と保留中の送信が完了される、即ち、送信移動レジスタ、送信データ(USARTn.TXDATALとU SARTn.TXDATAH)レジスタ、送信緩衝レジスタが送信されるべきデータを含まない時まで有効になりません。送信部が禁止されると、もは やTxDビンを指定変更せず、PORT単位部がピン制御を取り戻します。ピンはそれの直前の設定に関わらず、ハードウェアによって自動的 に入力として構成設定されます。ピンは今やUSARTからのポート指定変更なしに標準入出力ピンとして使うことができます。

24.3.2.4. データ受信

USART受信部は検出して受信したデータを解釈するために受信線を採取します。従って、ピンの方向はデータ方向(PORTx.DIR)レジスタの対応するビットに'0'を書くことによって入力として構成設定されなければなりません。

受信部は有効な開始ビットが検出されと、データを受け入れます。開始ビットに後続する各ビットはボーレートまたはXCKクロックで採取され、フレームの最初の停止ビットが受信されるまで受信移動レジスタに移されます。第2停止ビットは受信部によって無視されます。最初の停止ビットが受信され、完全な直列フレームが受信移動レジスタに存在すると、移動レジスタの内容が受信緩衝部に移されます。状態(USARTn. STATUS)レジスタの受信完了割り込み要求フラグ(RXCIF)が設定(1)され、許可されていれば割り込みが生成されます。

RXDATAレジスタはRXCIFが設定(1)される時に応用ソフトウェアによって読むことができる2重緩衝される受信緩衝部の一部です。1フレーム だけが受信されたなら、そのフレームに対するデータと状態のビットはRXDATAレジスタに直接押し込まれます。RX緩衝部に2つのフレームが 存在する場合、RXDATAレジスタは最も古いフレームを含みます。 緩衝部は構成設定に応じてRXDATALまたはRXDARAHが読まれる時のどちらかでデータを移動します。移動前に両ハイトを読むことができるようにデータ移動を引き起こさないレジスタが先に読まれなければなりません。制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定される時に、RXDATAHの読み込みが受信緩衝部を移動します。さもなければ、RXDATALが緩衝部を移動します。

24.3.2.4.1. 受信異常フラグ

USART受信部は送信化けを暴く異常検出機構が特徴です。これらの機構は以下を含みます。

- ・フレーム異常検出 受信したフレームが有効かどうかを管理します。
- ・緩衝部溢れ検出 受信緩衝部が満杯で新しいデータによって上書きされたためのデータ損失を示します。

・ パリティ誤り検出 - 到着フレームのパリティを計算してパリティビットと比べることによって到着フレームの有効性を調べます。

各異常検出機構は受信データ上位バイト(USARTn.RXDATAH)レジスタで読むことができる各々1つの異常フラグを制御します。

・フレーム異常(FERR)

- ・緩衝部溢れ(BUFOVF)
- ・ パリティ誤り(PERR)

異常フラグはそれらが対応するフレームと共に受信緩衝部に置かれます。RXDATALレジスタ読み込みがRX緩衝部のRXDATAバイト移動 を起動するため、異常フラグを含むRXDATAHレジスタはRXDATALレジスタに先立って読まれなければなりません。

注:制御C(USARTn.CTRLC)レシ^{*}スタの文字ビット数(CHSIZE)ビット領域が9ビット下位ハ*イト先行(9BITL)に設定される場合、RXDATALレ ジネタに代わってRXDATAHレジ^{*}スタがRXDATAハ^{*}(ト移動を起動します。その場合、RXDATALレジ^{*}スタがRXDATAHレジ^{*}スタに先立っ て読まれなければなりません。

24.3.2.4.2. 受信部禁止

受信部を禁止すると、その操作は即時です。受信緩衝部が破棄され、進行中の受信からのデータは失われます。

24.3.2.4.3. 受信緩衝部破棄

通常動作の間に受信緩衝部が破棄されなければならない場合、USARTn.RXDATAHレジスタの受信完了割り込み要求フラク(RXCIF)が解除(0)されるまでDATA位置(USARTn.RXDATAHとUSARTn.RXDATALのレジスタ)を繰り返し読んでください。

24.3.3. 通信動作形態

USARTは複数の異なる通信規約を支援する柔軟な周辺機能です。利用可能な動作形態は、同期と非同期の通信の2つの群に分けることができます。

同期通信はXCKビンを通してクロック信号を残りの装置に供給する主権があるバス上の1つの主装置に依存します。全ての装置は追加の同期機構を必要とせず、送受信両方にこの共通クロック信号を使います。

装置は同期バスで主装置または従装置のどちらかで動くように構成設定することができます。

非同期通信は共通クロック信号を使いません。代わりに、通信する装置に於いて同じボーレートで構成設定されることに頼ります。やって 来る伝送の受信時、受信する装置の周辺機能クロックでやって来る伝送を整列するのにハートウェア同期機構が使われます。


非同期に通信する時に4つの違う動作形態が利用可能です。それらの動作の1つは標準速度の倍で伝送を受信することができ、通常の16の代わりにビット毎に8回だけ採取します。他の3つの動作形態は同期論理回路の変種を使い、全て標準速度で受信します。

24.3.3.1. 同期動作

24.3.3.1.1. クロック動作

XCKピン方向は転送クロックが入力(従装置動作)か、または出力(主装置動作)かを制御します。対応するポートピン(PORTx.DIRレシ、スタの DIRn)方向は主装置動作用に出力または従装置動作用に入力に設定されなければなりません。下図で示されるように(RxDでの)デー タ入力はデータが(TxDで)送信される場所の逆端のXCKクロック端で採取されます。

I/Oピンはホート周辺機能のピンn制御(PORTx.PINnCTRL)レジスタの反 転I/O許可(INVEN)ビットに'1'を書くことによって反転することができ ます。対応するXCKホートピンに反転I/O設定を使うと、RxD採取と TxD送信に使われるXCKクロック端を選ぶことができます。反転I/Oが 禁止(INVEN=0)される場合、XCKクロック上昇端が新しいデータビットの 開始を表し、受信データはXCKクロック下降端で採取されます。反転 I/Oが許可(INVEN=1)された場合、XCKクロック下降端が新しいデータ ビットの開始を表し、受信データはXCKクロック上昇端で採取されます。



24.3.3.1.2. 外部クロック制限

USARTが同期従装置動作に構成設定されると、XCK信号は主装置によって外部的に提供されなければなりません。このクロックが外部的に提供されるため、BAUDレジスタ構成設定は転送速度に何の影響も持ちません。クロック再生成功には各上昇端と下降端に対して最低2回採取するクロック信号を必要とします。従って、同期動作形態での最大XCK速度(f_{Slave_SCK})は右式によって制限されます。

XCKクロックに細動(ジッタ)がある場合、またはHigh/Low区間のデューティサイクルが50%/50%でない場合、XCKが各端に対して最低2回採取することを保証するために、それに応じて最大XCKクロック速度が低減されなければなりません。

24.3.3.1.3. 主装置SPI動作でのUSART

USARTは複数の異なる通信インターフェースを持つ機能に構成設定されるかもしれず、それらの1つが主装置として動くことができる直列 周辺インターフェース(SPI)です。SPIは主装置に1つ以上の従装置との通信を許す4線インターフェースです。


フレーム形式

主装置SPI動作でのUSARTに対する直列フレームは常に8つのデータビットを含みます。データビットは制御C(USARTn.CTRLC)レジスタの データ順(UDORD)ビットに書くことによってLSB先行またはMSB先行のどちらかで送信されるように構成設定することができます。 SPIは開始、停止、ハッリティのビットを使わず、故に伝送フレームはデータビットだけで成り得ます。

クロック生成

同期インターフェースでの主装置になる主装置SPI動作は従装置と共有されるインターフェース クロックを生成しなければなりません。このインタフェース クロックは「24.3.2.2.1. 分数ボーレート発生器」で記述される分数ボーレート発生器を使って生成されます。

各データビットは1つの完全なクロック周期に対してデータ線をHighまたはLowに引くことによって送信されます。受信部は下図で示される ように送信部保持期間の中央でビットを採取します。これはビンn制御(PORTx.PINnCTRL)レジスタの反転I/O許可(INVEN)ビットと制御C (USARTn.CTRLC)レジスタのUSARTクロック位相(UCPHA)ビットを使ってタイミングの仕組みをどう構成設定することができるかも示します。



右表は上図を更に説明します。

表27-2. INVENビットとUCPHAビットの機能

<u></u>									
SPI動作形態	INVEN	UCPHA	先行端 (<mark>注</mark>)	後行端 (<mark>注</mark>)					
0	0	0	上昇端、採取	下降端、送信					
1	0	1	上昇端、送信	下降端、採取					
2	1	0	下降端、採取	上昇端、送信					
3	1	1	下降端、送信	上昇端、採取					
注 , 生仁地以为1, 5月世の見知の50, 5世で十一後仁地以为1, 5月世の見後の50, 5世で十									

注: 先行端はクロック周期の最初のクロック端です。後行端はクロック周期の最後のクロック端です。

データ送信

主装置SPI動作でのデータ送信は「動作」項で記述されるような全般的なUSART動作と機能的に同じです。送信部割り込み要求フラグと対応するUSART割り込みも同じです。更なる記述については「24.3.2.3. データ送信」をご覧ください。

データ受信

主装置SPI動作でのデータ受信は「動作」項で記述されるような全般的なUSART動作と機能的に同じです。使われずに常に'0'として 読む受信異常フラグを除き、受信部割り込み要求フラグと対応するUSART割り込みも同じです。更なる記述については「24.3.2.4. データ 受信」をご覧ください。

主装置SPI動作でのUSART対SPI

主装置SPI動作でのUSARTは独立型SPI周辺機能と 完全な互換性があります。それらのデータフレームとタイ ミング構成設定は同じです。けれども、以下のような いくつかのSPI特有特殊機能は主装置SPI動作での USARTで支援されません。

- ・書き込み衝突(WRCOL)フラグ保護
- ・倍速動作
- ·複数主装置支援

主装置SPI動作でのUSARTとSPIで使われるピンの比較が右表で示されます。

表24-3. 主装置SPI動作でのUSARTとSPIのピン比較

USART	SPI	注釈
TxD	MOSI	主装置出力
RxD	MISO	主装置入力
ХСК	SCK	機能的に同一
該当なし	SS	主装置SPI動作でのUSARTで不支援 (注)

注: 独立型SPI周辺機能について、このピンは複数主装置機能で、または専 用従装置選択として使われます。複数主装置機能は主装置SPI動作で のUSARTで利用不可で、専用従装置選択ピンは利用不可です。

24.3.3.2. 非同期動作

24.3.3.2.1. クロック再生

非同期動作使用時に共通クロック信号がないため、通信する各装置は独立したクロック信号を生成します。これらのクロック信号は行われ る通信に対して同じボーレートで動くように構成設定されなければなりません。従って、装置は同じ速度で動きますが、それらのタイミング はお互いの関係に於いて歪められています。これに対応するため、USARTはやって来る非同期直列フレームを内部的に生成したボー レート クロックと同期するハート・ウェア クロック再生部が特徴です。

下図は到着フレームの開始ビット用採取処理を図解します。これは標準と倍速の両動作(各々、'00'と'01'に構成設定された制御B(US ARTn.CTRLB)レジ^{*}スタの受信部動作(RXMODE)ビット領域)に対するタイミングの仕組みを示します。標準動作用採取速度はボーレートの 16倍、一方で倍速動作用採取速度はボーレートの8倍です(「24.3.3.2.4. 倍速動作」をご覧ください)。赤帯(訳注:原文は水平矢印)は最 大同期誤差を示します。最大同期誤差が倍速動作でより大きいことに注意してください。



クロック再生論理回路がアイドル(High)状態から開始ビット(Low)への下降端を検出すると、開始ビット検出手順が始められます。上図に於いて、採取1は最初の'0'読み採取を記します。その後クロック再生論理回路は有効な開始ビットが受信されたかを判断するのに3つの 連続採取(標準動作で採取8,9,10、倍速動作で採取4,5,6)を使います。2つまたは3つの採取が'0'を読む場合、開始ビットが受け入れられます。クロック再生部が同期化され、データ再生を始めることができます。2つ未満の採取が'0'を読む場合、この開始ビットは捨てられます。この処理は各開始ビット毎に繰り返されます。

24.3.3.2.2. データ再生

クロック再生と同様に、データ再生部は倍速動作または標準動作で動いているかに依存して、各々、ボーレートよりも8または16倍速い速度 で採取します。下図は受信したフレームでのビット読み取り用採取処理を示します。

図24-7. データビッ	図24-7. データ ビットとパリティ ビットの採取																
RxD	ビットn-							Ł	ľyh	n					X	ごット	n+1
採取位置 (RXMODE= <mark>00</mark>)	↑ ↑ 15 10	6 1 2	↑ 3	↑ 4	↑ 5	↑ 6				↑ 10		 	 	↑ 16	↑ 1	↑ 2	↑ 3
採取位置 (RXMODE=01)	↑ 8	1	↑ 2		↑ 3		↑ 4		↑ 5		↑ 6	1	↑ 8		↑ 1		↑ 2

受信したビットの論理レベルを判断するのにクロック再生でのように中央3採取での多数決技法が使われます。この処理は完全なフレームが 受信されるまで各ビットに対して繰り返されます。

データ再生部は最初の停止ビットだけを受け取る一方で、もっとある場合に残りを無視します。採取した停止ビットが'0'を読む場合、受 信データ上位(USARTn.RXDADAH)レジスタのフレーム異常(FERR)フラグが設定(1)されます。下図は停止ビットの採取を示します。これは最 も早く可能な次のフレームの始めも示します。

図24-8. 停止ビット。	図24-8. 停止ビットと次の開始ビットの採取								
RxD		停止ビット	A B、開始ビット C						
採取位置 (RXMODE=00)	$\uparrow \uparrow \uparrow \uparrow \uparrow \uparrow \uparrow \\ 15 16 1 2$	$\uparrow \uparrow $	$\uparrow \uparrow $						
採取位置 (RXMODE= <mark>01</mark>)	↑ 8	$ \begin{array}{c} \uparrow \\ 2 \\ 3 \\ 4 \\ 5 \end{array} $	$\begin{array}{c c} \bullet & \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet \\ \bullet & \bullet & \bullet \\ \hline \bullet & \bullet & \bullet \\ \bullet & \bullet & \bullet \\ \bullet & \bullet & \bullet \\ \bullet & \bullet &$						

新しいフレームの開始ビットを示すHighからLowへの遷移は多数決に使ったビットの最後の直後に来得ます。標準速動作については最初のLowレベル採取、上図でAと記された点で有り得ます。倍速動作については最初のLowレベルが多数決採取後の最初の採取であるB点に遅らされなければなりません。C点は公称ボーレートでの停止ビットの全長(の終点)を記します。

24.3.3.2.3. 許容誤差

内部的に生成したボーレートの速度と外部的に受信したデータ速度は理想的に同じでなければなりませんが、本来のクロック元誤差のため、これは通常、その状況ではありません。USARTはこのような誤差を許容し、この許容の限度が時に動作範囲として知られるものを 構成します。

以下の表は許容することができる最大受信部ボーレート誤差であるUSARTの動作範囲を一覧にします。標準速動作が倍速動作よりもより高いボーレート変化の許容誤差を持つことに注意してください。

表24-4	表24-4. 標準速と倍速での受信部ボーレート推奨最大許容誤差(訳注:原書の表24-4.と表24-5.は表24-4.として纏めました。)										
D	:	標準速動作	F (RXMODE= <mark>00</mark> (NC	ORMAL))	倍速動作 (RXMODE <mark>=01</mark> (CLK2X))						
D	R _{slow} (%)	Rfast(%) 総合許容誤差(%) 推奨許容誤差(%)		誤差(%) Rslow(%) Rfast(%)		総合許容誤差(%)	推奨許容誤差(%)				
5	93.20	106.67	-6.80~+6.67	± 3.0	94.12	105.66	-5.88~+5.66	± 2.5			
6	94.12	105.79	-5.88~+5.79	± 2.5	94.92	104.92	-5.08~+4.92	± 2.0			
7	94.81	105.11	-5.19~+5.11	± 2.0	95.52	104.35	-4.48~+4.35	± 1.5			
8	95.36	104.58	$-4.54 \sim +4.58$	±2.0	96.00	103.90	-4.00~+3.90	± 1.5			
9	95.81	104.14	-4.19~+4.14	± 1.5	96.39	103.53	-3.61~+3.53	± 1.5			
10	96.17	103.78	-3.83~+3.78	± 1.5	96.70	103.23	-3.30~+3.23	± 1.0			

注: ・ D: 文字(データ)ビット数とパリティビットの合計(D=5~10)

・Rslow: 受信部ボーレートに関連して受け入れすることができる最低到着データ速度の比率

・Rfast: 受信部ボーレートに関連して受け入れすることができる最高到着データ速度の比率

最大受信部ボーレート誤差の推奨は受信側と送信側が最大総許容誤差を等しく分けるとの仮定の元で作られました。

以下の式は到着データ速度と内部受信部ボーレートの最大比率計算に使われます。

S(D+1)	D :文字(データ)ビット数とパリティ ビットの合計(D=5~10)
$R_{slow} = \frac{S(D+1)}{S(D+1) + S_F - 1}$	S : ビット当たりの採取数。標準速動作はS=16、倍速動作はS=8
S(D+1)+SF-1	SF : 多数決に使う最初の採取番号。標準速動作はSF=8、倍速動作はSF=4
S(D+2)	SM :多数決に使う中心の採取番号。標準速動作はSM=9、倍速動作はSM5
$R_{fast} = \frac{S(D+2)}{S(D+1) + S_M}$	Rslow : 受信側ボーレートに対して許容できる最低到着データ速度の比率
5(D+1)+5M	R _{fast} : 受信側ボーレートに対して許容できる最高到着データ速度の比率

24.3.3.2.4. 倍速動作

倍速動作はより低い周辺機能クロック周波数での非同期動作下でより高いボーレートを許します。この動作は制御B(USARTn.CTRLB)レジスタの受信部動作(RXMODE)ビット領域に'01'を書くことによって許可されます。

許可されると、「24.3.2.2.1. 分数ボーレート発生器」での式で示されるように、与えられた非同期ボーレート設定に対するボーレートが倍にされます。この動作では、受信部がデータ採取とクロック再生に対して(16から8に減らされた)半分の採取数を使います。これはもっと正確なボーレート設定と周辺機能クロックを必要とします。より多くの詳細については「24.3.3.2.3. 許容誤差」をご覧ください。

24.3.3.2.5. 自動ボーレート

自動ボーレート機能は通信装置からの入力に基づいてボーレート(USARTn.BAUD)レジスタの構成設定をUSARTにさせ、これは異なるボー レートで通信する複数装置と自律的に通信することを装置に許します。USART周辺機能は標準自動ボーレート動作とLIN制限自動ボー レート動作の2つの自動ボーレート動作が特徴です。

どちらの自動ボーレート動作も下図で見られるように自動ボーレートフレームを受け取らなければなりません。

中断領域は12以上の連続Low周期が採取される時に検出 され、これから同期領域を受信しようとすることをUSARTに 通知します。中断領域後、同期領域の開始ビットが検出され ると、周辺機能クロック速度で動く計数器が開始されます。計 数器はその後に同期領域の次の8Tbit間増やされます。全 8ビットが採取されると、計数器が停止されます。結果の計数 器値が事実上の新しいBAUDレジスタ値です。

図24-9. 自動ボーレート タイミング

▲ 中断領域 —	→ ← 同期領域>
7	
i i	

USART受信動作が(制御B(USARTn.CTRLB)レジスタの受信動作(RXMODE)とシット領域)でGENAUTOに設定されると、標準自動ボーレート動作が許可されます。この動作では、どの長さ(即ち、12周期よりも短くても)中断領域の検出を許すために状態(USARTn.STATUS)レジスタの中断待機(WFB)とシットを設定(1)することができます。これは現在のボーレートを知ることなく、任意の新しいボーレート設定を可能にします。測定された同期領域が有効なBAUD値(\$0064~\$FFFF)になるなら、BAUDレジスタが更新されます。

USART受信動作が(USARTn.CTRLBレシ、スタのRXMODEビット領域で)LINAUTO動作に設定されると、LIN形式に従います。標準自動 ボーレート動作でのWFB機能はLIN制限自動ボーレートと非互換で、これは有効な中断領域のために受信した信号が12周辺機能クロック周 期以上の間Lowでなければならないことを意味します。中断領域が検出されると、USARTは\$55である後続する同期領域文字を期待 します。2つの同期装置間のボーレートの違いに対する許容は制御D(USARTn.CTRLD)レシ、スタの自動ボーレート窓幅(ABW)ビットを使って 構成設定することができます。受信した同期領域文字が\$55でない場合、矛盾同期領域異常フラグ(USARTn.STATUSレシ、スタのISFIF ビット)が設定(1)され、ボーレートは無変化です。

24.3.3.2.6. 半二重動作

半二重は2つ以上の装置が互いに通信できますが、同時に1つだけである通信の形式です。USARTは以下の半二重動作で動くよう に構成設定することができます。

- 単線動作
- ・RS-485動作

単線動作

単線動作は制御A(USARTn.CTRLA)レジスタの折り返し動作許可(LBME)を設定(1)することによって許可されます。これはTxDピンを結合TxD/RxD線にするTxDピンとUSART受信部間の内部接続を許します。RxDピンはUSART受信部から切り離され、違う周辺機能によって制御されるかもしれません。

単線動作では複数装置が同時にTxD/RxD線を操作することができます。1つの装置がピンを論理Highレヘル(VDD)に駆動し、別の装置がこの線をLow(GND)に引く場合、短絡が起きます。これに対応するため、USARTは送信部にピンを論理Highレヘルに駆動させない ようにするオープントレイン動作(制御B(USARTn.CTRLB)レジスタのオープントレイン動作許可(ODME)ビット)が特徴で、それにより、ピンをLow に引くことだけできるように制限します。内部プルアップ機能(ピンn制御(PORTx.PINnCTRL)レジスタのプルアップ許可(PULLUPEN)ビット)とこ の機能の組み合わせは線にプルアップ抵抗を通してHighを保持させ、どの装置にもLowへ引くことを許します。線がLowに引かれると、 VDDからGNDへの電流はプルアップ抵抗によって制限されます。TxDビンはオープントレイン動作が許可される時にハートウェアによって自動 的に出力に設定されます。

USARTがTxD/RxDピンへ送信している時はその送信も受け取ります。これは受信したデータが送信したデータと同じであるかを調べることによって重なっている送信の検出に使うことができます。

RS-485動作

RS-485はUSART周辺機能によって支援される通信規格です。これは通信回路の構成を定義する物理的インターフェースです。データは 通信を雑音に対して頑強にする差動信号を使って伝送されます。RS-485は制御A(USARTn.CTRLA)レジスタのRS-485動作(RS485) ビットに'1'を書くことによって許可されます。

RS-485動作は単一USART送信を対応する差動対信号に変換する外部線駆動部デバイスを支援します。これは線駆動部デバイスに対して送信または受信を許可するのに使うことができるXDIRビンの自動制御を許可します。USARTは送信している間、自動的にXDIRビンをHighに駆動し、送信完了時にLowへ引きます。このような回路の例が下図で示されます。

XDIRビンは外部線駆動部を許可するための若干の保護時間を許すため、データが移動出力される1ボーレートクロック周期前にHighになります。XDIRビンは停止ビットを含む完全なフレーム間Highに留まります。




図24-11. XDIR駆動タイミング



符号化されたRXD


復号したRXD

未符号化のTXD

符号化したTXD

RS-485動作は単線動作と互換性があります。単線動作はTxDピンを結合したTx D/RxD線にするTxDピンとUSART受信部間の内部接続を許します。RxDピンはU SART受信部から切り離され、違う周辺機能によって制御されるかもしれません。 このような回路の例が右図で示されます。

図24-12. 折り返し動作接続でのRS-485



24.3.3.2.7. IRCOM動作形態

USART周辺機能は115.2kbpsまでのボーレートに適合するIr DA[®] 1.4である赤外線通信動作(IRCOM:Infrared Commu nication mode)に構成設定することができます。許可され ると、IRCOM動作はUSARTに対して赤外線パルスの符号 化/復号を許します。

USARTは制御C(USARTn.CTRLC)レジスタの通信動作(C MODE)ビット領域に'10'を書くことによってIRCOM動作に 設定されます。TxD/RxDビン上のデータは送受信される赤 外パルスの反転値です。これはIRCOM受信部に対する入

カとして事象システムからの事象チャネルを選ぶことも可能です。これは入出力ピンまたは対応するRxDピン以外の供給元からの入力の受信をIRCOMに許し、これはUSARTピンからのRxD入力を禁止します。

図24-13. 構成図

IRCOM

パルス復号

パルス符号化

事象システム 🖛 事象

USART

RxD

TxD

送信については以下のような3つのパルス変調方式が利用可能です。

- ・3/16ボーレート周期
- ・周辺機能クロック周波数に基いた設定可能な固定パルス時間
- ・パルス変調禁止

受信については論理'0'として復号されるべきパルスに対して定められた選択可能な最小Highレベル パルス幅が使われます。より短い パルスは破棄され、そのビットはパルスが全く受信されなかった場合に論理'1'に復号されます。

倍速動作はIRCOM動作が許可される時にUSARTに対して使うことができません。

24.3.4. 付加機能

24.3.4.1. パリティ

パリティ ビットはデータ フレームの有効性検査のため、USARTによって使うことができます。 ペリティ ビットは送信に於いて'1'の値を持つビット 数に基づいて送信部によって設定され、受信に於いて受信部によって管理されます。 ペリティ ビットが送信フレームと矛盾する場合、受信 部はデータ フレームが不正にされたと推測することができます。

偶数または奇数のハッリティは制御C(USARTn.CTRLC)レジスタのハッリティ動作(PMODE)ビット領域を書くことによって誤り検査用に選ぶことができます。偶数ハッリティが選ばれた場合、ハッリティビットは'1'値を持つデータビット数が奇数の場合に'1'に設定されます('1'値を持つ 総ビット数を偶数にします)。奇数ハッリティが選ばれた場合、ハッリティビットは'1'値を持つデータビット数が偶数の場合に'1'を設定します('1'を持つ総ビット数を奇数にします)。

許可されると、ハッティ検査部は到着フレーム内のデータ ビットのハッティを計算し、その結果を対応するフレームのハッティ ビットと比べます。 ハッ ティ誤りが検出された場合、受信データ上位バイト(USARTn.RXDATAH)レジスタのハッリティ誤り(PERR)フラグが設定(1)されます。

LIN制限自動ボーレート動作が許可(制御B(USARTn.CTRLB)レシブスタの受信動作(RXMODE)ビット='11')された場合、ハッリティ検査は保護された識別子領域でだけ実行されます。下の式の1つが真でなければハッリティ誤りが検出され、それがハッリティ誤り(PERR)フラグを設定(1)します。

P0 = ID0 XOR ID1 XOR ID2 XOR ID4 P1 = NOT (ID1 XOR ID3 XOR ID4 XOR ID5) 図24-14. 保護された識別子領域と識別子とパリティ ヒットの配置



24.3.4.2. フレーム開始検出

フレーム開始検出機能はデータ受信でスタンバイ休止動作から起き上がることをUSARTに許します。

RxDピンでHighからLowへの遷移が検出されると、発振器が給電されてUART周辺機能クロックが許可されます。始動後、ボーレートが発振器始動時間に関して充分遅ければ、データフレームの残りを受信することができます。発振器の始動時間は供給電圧と温度で変わります。発振器始動時間特性の詳細については「電気的特性」章を参照してください。

誤った開始ビットが検出された場合で別の供給元が起動してしまっていなければ、スタンバイ休止動作に戻ります。

フレーム開始検出は非同期動作でだけ動きます。これは制御B(USARTn.CTRLB)レシ[、]スタのフレーム開始検出許可(SFDEN)ビットを(1に)書 くことによって許可されます。デバイスがスタンバイ休止動作の間に開始ビットが検出された場合、UART開始割り込み要求フラグ(RXSIF) ビットが設定(1)されます。

UART受信完了フラグ(RXCIF)ビットとUART開始割り込み要求フラグ(RXSIF)ビットは同じ割り込み線を共用しますが、各々は専用の割り込み設定を持ちます。下表は割り込み設定に依存するUSARTフレーム開始検出動作を示します。

衣24=0. USART///=Δ用炉板面到作											
SFDEN	RXSIF割り込み	RXCIF割り込み	注釈								
0	Х	Х	標準動作								
1	禁止	禁止	発振器はフレーム受信中にだけ給電されます。割り込みが禁止されて緩衝部溢れが 無視された場合、全ての到着データが失われます。								
1	禁止	許可	システム/全てのクロックが受信完了割り込みで起き上がり(起動し)ます。								
1	許可	Х	システム/全てのクロックが開始ビット検出時に起き上がり(起動し)ます。								

表24-6. USARTフレーム開始検出動作

注: SLEEP命令は進行中の通信がある場合に発振器を停止しません。

24.3.4.3. 複数プロセッサ通信

複数プロセッサ通信動作(MPCM)は同じ直列バス経由で複数のマイクロコントローラ通信を持つシステムで、受信部によって処理されなければ ならない到着フレーム数を効果的に減らします。この動作は制御B(USARTn.CTRLB)レジスタの複数プロセッサ通信動作(MPCM)ビットに'1' を書くことによって許可されます。この動作ではフレームがアドレスかデータのどちらのフレーム形式かを示すのにフレーム内の専用ビットが使わ れます。

受信部が5~8データビットを含むフレームを受信するように構成設定されたなら、最初の停止ビットはフレーム形式を示すのに使われます。 受信部が9データビットのフレームに構成設定されたなら、フレーム形式を示すのに第9ビットが使われます。フレーム形式(最初の停止または第 9)ビットが'1'の時にそのフレームはアトレスを含みます。フレーム形式ビットが'0'の時にそのフレームはデータフレームです。5~8ビット文字(データ) フレームが使われる場合、最初の停止ビットがフレーム形式を示すのに使われるため、送信部は2停止ビット使用に設定されなければなりま せん。

特定の従装置MCUがアドレス指定されたなら、そのMCUは後続するデータ フレームを通常のように受信し、一方他の従装置MCUは別の アドレス フレームが受信されるまでフレームを無視します。

24.3.4.3.1. 複数プロセッサ通信動作の使い方

複数プロセッサ通信動作(MPCM)でデータを交換するには次の手順を使ってください。

- 1. 全ての従装置MCUは複数プロセッサ通信動作です。
- 2. 主装置MCUはアドレス フレームを送り、全ての従装置がこのフレームを受け取って読みます。
- 3. 各従装置MCUは選択されたかを判定します。
- 4. アドレス指定されたMCUはMPCMを禁止して全てのデータフレームを受信します。他の従装置MCUはデータフレームを無視します。
- 5. アドレス指定されたMCUが最後のデータフレームを受信してしまうと、再びMPCMを許可して主装置からの新しいアドレスフレームを待たなければなりません。

その後、手順は2.からを繰り返します。

24.3.5. 事象

USARTは下表で記述される事象を生成することができます。

表24-7. USARTでの事象生成部

生成部名		説明	事象型	生成クロック領域	事象長	
周辺機能	事象	品だり月	争外空	王成加加加國	尹豕文	
USARTn	ХСК	SPI主装置動作と同期USART主装置動作でのクロック信号	パルス	CLK_PER	1 XCK周期	

下表は事象使用部とその関連機能を記述します。

表24-8. USARTでの事象使用部 使用部名 入力検出 同期/非同期 周辺機能 入力 同期/非同期 USARTn IREI USARTn IrDA事象入力 パルス 同期

24.3.6. 割り込み

表24-9.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
RXC	受信完了割り込み	 ・受信緩衝部に未読データ有 (RXCIE) ・検出されたフレーム開始の受信 (RXSIE) ・自動ボーレート異常/矛盾同期領域割り込み要求フラグ (ISFIF)設定(1) (ABEIE)
DRE	データレジスタ空割り込み	送信緩衝部が空/新しいデータを受け取る準備可 (DREIE)
TXC	送信完了割り込み	送信移動レジスタのフレーム全体が出力され、送信緩衝部に新データ無し(TXCIE)

割り込み条件が起こると、状態(USARTn.STATUS)レジスタで対応する割り込み要求フラグが設定(1)されます。

割り込み元は制御A(USARTn.CTRLA)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細についてはUSARTn.STATUSレジスタをご覧 ください。

24.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	RXDATAL	$7 \sim 0$				DATA7~0				
+\$01	RXDATAH	7~0	RXCIF	BUFOVF				FERR	PERR	DATA8
+\$02	TXDATAL	$7 \sim 0$				DAT	A7~0	1	1	
+\$03	TXDATAH	$7 \sim 0$								DATA8
+\$04	STATUS	$7 \sim 0$	RXCIF	TXCIF	DREIF	RXSIF	ISFIF		BDF	WFB
+\$05	CTRLA	7~0	RXCIE	TXCIE	DREIE	RXSIE	LBME	ABEIE		RS485
+\$06	CTRLB	$7 \sim 0$	RXEN	TXEN		SFDEN	ODME	RXMC	DE1,0	MPCM
+\$07	CTRLC	LC 7~0	CMODE1,0		PMODE1,0		SBMODE	CHSIZE2~0		
-+φ07			CMO					UDORD	UCPHA	
+\$08	BAUD	$7 \sim 0$		1	BAUD7~0					
+\$09	DAUD	$15 \sim 8$				BAUI	D15~8	1	1	
+\$0A	CTRLD	$7 \sim 0$	ABV	V1,0						
+\$0B	DBGCTRL	$7 \sim 0$								DBGRUN
+\$0C	EVCTRL	$7 \sim 0$								IREI
+\$0D	TXPLCTRL	7~0				TXP	L7~0			
+\$0E	RXPLCTRL	7~0					RXPL7~0	1	1	1

24.5. レジスタ説明

24.5.1. RXDATAL - 受信データ下位バイ (Rceiver Data Register Low Byte)

名称:RXDATAL

変位 : +\$00

リセット : \$00

特質 :-

このレジスタはUSART受信部によって受信されたデータの下位側8ビットを含みます。USART受信部は2重緩衝され、このレジスタは常に最 も古くに受信したフレームに対するデータを示します。受信緩衝部に1フレームに対するデータだけが存在する場合、このレジスタはそのデータ を含みます。

緩衝部は構成設定に依存してRXDATALまたはRXDATAHのどちらかが読まれる時にデータを移動します。移動前に両バイトを読むことができるようにデータ移動を引き起こさないレジスタが先に読まれなければなりません。

制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定される場合、RXDATAHの読み 込みが受信緩衝部を移動します。さもなければ、RXDATALが緩衝部を移動します。

ビット	7	6	5	4	3	2	1	0		
	DATA7~0									
アクセス種別	R	R	R	R	R	R	R	R		
リセット値	0	0	0	0	0	0	0	0		

● ビット7~0 - DATA7~0: 受信データ (Receiver Data Register)

24.5.2. RXDATAH - 受信データ上位ハイト (Rceiver Data Register High Byte)

名称:RXDATAH

変位 : +\$01

リセット : \$00

特質 :-

このレジネタはUSART受信部によって受信されたデータの上位側ビットだけでなく、受信したデータフレームの状態を反映する状態ビットも含みます。USART受信部は2重緩衝され、このレジスタは常に最も古くに受信したフレームに対するデータと状態ビットを示します。受信緩衝部に17レームに対するデータと状態ビットだけが存在する場合、このレジスタはそのデータと状態ビットを含みます。

緩衝部は構成設定に依存してRXDATALまたはRXDATAHのどちらかが読まれる時にデータを移動します。移動前に両バイトを読むこ とができるようにデータ移動を引き起こさないレジスタが先に読まれなければなりません。

制御C(USARTn.CTRLC)レジ、スタの文字ビット数(CHSIZE)、ット領域が9ビット(下位ハイト先行)に構成設定される場合、RXDATAHの読み 込みが受信緩衝部を移動します。さもなければ、RXDATALが緩衝部を移動します。

ビット	7	6	5	4	3	2	1	0
	RXCIF	BUFOVF				FERR	PERR	DATA8
アクセス種別	R/W	R/W	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXCIF : 受信完了割り込み要求フラグ(Receive Complete Interrupt Flag)

このフラグは受信緩衝部内に未読データがある時に設定(1)され、受信緩衝部が空の時に解除(0)されます。

● ビット6 - BUFOVF:緩衝部溢れフラグ(Buffer Overflow)

このフラグは緩衝部溢れが検出された場合に設定(1)されます。緩衝部溢れは受信緩衝部が満杯で、新しフレームが受信移動レジスタで 待っていて、新しい開始ビットが検出された時に起こります。このフラグは受信データ(USARTn.RXDATALとUSARTn.RXDATAH)レジスタ が読まれる時に解除(0)されます。

このフラグは主装置SPI動作形態で使われません。

• ビット2 - FERR : フレーム異常フラク (Frame Error)

このフラグは最初の最初の停止ビットが、0'の場合に設定(1)され、それが、1'として正しく読めた時に解除(0)されます。 このフラグは主装置SPI動作形態で使われません。

• ビット1 - PERR : パリティ誤りフラグ (Parity Error)

このフラグはハ^ッリティ検査が許可され、受信したデータがハ^ッリティ誤りを持つ場合に設定(1)され、さもなければ、このフラグは解除(0)されます。 ハ^ッリティ計算の詳細については「24.3.4.1. ハ^ッリティ」を参照してください。

このフラグは主装置SPI動作形態で使われません。

• ビット0 - DATA8 : 受信データビット8 (Receiver Data Register)

9ビットの大きさのフレーム使用時、このビットは受信データの第9(最上位)ビットを保持します。

制御B(USARTn.CTRLB)レジスタの受信動作(RXMODE)ビット領域がLIN制限自動ホーレート(LINAUTO)動作に構成設定されると、この ビットは受信データがLINフレームの応答空間内かを示します。受信データが保護された識別子領域なら、このビットは解除(0)され、さもなけ れば、設定(1)されます。

24.5.3. TXDATAL - 送信データ下位バル (Transmit Data Register Low Byte)

名称:TXDATAL

変位 : +\$02

リセット : \$00

特質 :-

このレジスタに書かれたデータは自動的にTX緩衝部を通して専用の移動レジスタに設定されます。移動レジスタはビットの各々を直列に TxDピンに出力します。

9ビットの大きさのフレーム使用時、第9(最上位)ビットは送信データ上位ハイト(USARTn.TXDATAH)レシ、スタに書かれなければなりません。その場合、緩衝部は構成設定に応じて送信データ下位ハイト(USARTn.TXDATAL)レシ、スタまたは送信データ上位ハイト(USARTn.TXDATA H)レシ、スタのどちらかが書かれた時にデータを移動します。移動前に両ハイトを書くことができるようにデータ移動を引き起こさないレシ、スタ が先に書かれなければなりません。

制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定されると、送信データ上位ハイトレジスタの書き込みが送信緩衝部を移動します。さもなければ、信データ下位ハイトレジスタが緩衝部を移動します。

このレジスタは状態(USARTn.STATUS)レジスタのデータレジスタ空割り込み要求フラグ(DREIF)が設定(1)されている時にだけ書くことができます。

ビット	7	6	5	4	3	2	1	0		
	DATA7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット7~0 - DATA7~0:送信データ (Transmit Data Register Low Byte)

24.5.4. TXDATAH - 送信データ上位バル (Transmit Data Register High Byte)

名称:TXDATAH

変位 : +\$03

リセット : \$00

特質 :-

このレジスタに書かれたデータは自動的にTX緩衝部を通して専用の移動レジスタに設定されます。移動レジスタはビットの各々を直列に TxDピンに出力します。

9ビットの大きさのフレーム使用時、第9(最上位)ビットは送信データ上位ハイト(USARTn.TXDATAH)レジスタに書かれなければなりません。その場合、緩衝部は構成設定に応じて送信データ下位ハイト(USARTn.TXDATAL)レジスタまたは送信データ上位ハイト(USARTn.TXDATA H)レジスタのどちらかが書かれた時にデータを移動します。移動前に両ハイトを書くことができるようにデータ移動を引き起こさないレジスタ が先に書かれなければなりません。

制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)ビット領域が9ビット(下位ハイト先行)に構成設定されると、送信データ上位ハイトレジスタの書き込みが送信緩衝部を移動します。さもなければ、信データ下位ハイトレジスタが緩衝部を移動します。

このレシ、スタは状態(USARTn.STATUS)レシ、スタのデータレシ、スタ空割り込み要求フラグ(DREIF)が設定(1)されている時にだけ書くことができます。

ビット	7	6	5	4	3	2	1	0
								DATA8
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - DATA8 : 送信データビット8 (Transmit Data Register High Byte)

このビットは制御C(USARTn.CTRLC)レジスタの文字ビット数(CHSIZE)=9BITLまたは9BITHの時に使われます。

24.5.5. STATUS - 状態 (USART Status Register)

名称	:	STATUS
変位	:	+\$04
リセット	:	\$20

特質:-

ビット	7	6	5	4	3	2	1	0
	RXCIF	TXCIF	DREIF	RXSIF	ISFIF		BDF	WFB
アクセス種別	R/W	R/W	R	R/W	R/W	R	R/W	W
リセット値	0	0	1	0	0	0	0	0

● ビット7 - RXCIF : 受信完了割り込み要求フラグ(Receive Complete Interrupt Flag)

このフラグは受信緩衝部内に未読データがある時に設定(1)され、受信緩衝部が空の時に解除(0)されます。

● ビット6 - TXCIF : 送信完了割り込み要求フラグ(USART Transmit Complete Interrupt Flag)

このフラグは送信移動レジスタのフレーム全体が移動出力されてしまい、送信緩衝部と送信データ(TXDATALとTXDATAH)レジスタ内に新し いデータがない時に設定(1)されます。これに'1'を書くことによって解除(0)されます。

• ビット5 - DREIF : データレジスタ空割り込み要求フラグ(USART Data Register Empty Flag)

このフラグは送信データ(USARTn.TXDATALとUSARTn.TXDATAH)レジスタが空の時に設定(1)され、それらが送信移動レジスタ内へ未だ移されていないデータを含む時に解除(0)されます。

• ビット4 - RXSIF : 受信開始割り込み要求フラク (USART Receive Start Interrupt Flag)

このフラグはフレーム開始検出が許可され、デベイスがスタンベイ休止動作で、有効な開始ビットが検出された時に設定(1)されます。これに '1'を書くことによって解除(0)されます。

このフラグは主装置SPI動作形態で使われません。

● ビット3 - ISFIF : 矛盾同期領域割り込み要求フラグ(Inconsistent Sync Field Interrupt Flag)

このフラグは自動ボーレートが許可されて、同期領域が与えられた有効なボーレート設定に対して速すぎる、または遅すぎる場合に設定(1) されます。USARTがLINAUTO動作に設定され、同期(SYNC)文字が\$55のデータ値と違う時にも設定(1)されます。このフラグはこれに '1'を書くことによって解除(0)されます。より多くの情報については「自動ボーレート」項をご覧ください。

● ビット1 - BDF : 中断検出フラグ(Break Detected Flag)

このフラグは自動ボーレート動作が許可され、有効な中断(BREAK)と同期(SYNC)の文字が検出された場合に設定(1)され、次のデータが 受信された時に解除(0)されます。これに'1'を書くことによっても解除(0)することができます。より多くの情報については「自動ボーレー 」」項をご覧ください。

● ビット0 - WFB : 中断待機 (Wait For Break)

このビットは中断(BREAK)機能用待機が許可されるか否かを制御します。より多くの情報については「自動ボーレート」項を参照してください。

值	0	1
説明	中断待機が禁止されます。	中断待機が許可されます。

24.5.6. CTRLA - 制御A (Control A)

名称:CTRLA

変位 : +\$05

ሀセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	RXCIE	TXCIE	DREIE	RXSIE	LBME	ABEIE		RS485
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXCIE : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットは受信完了割り込みが許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタの受信完了割り込み要求フラク(RXCIF)ビットが設定(1)される時に起動されます。

值	0	1
説明	受信完了割り込みが禁止されます。	受信完了割り込みが許可されます。

● ビット6 - TXCIE : 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットは送信完了割り込みが許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタの送信完了割り込み要求フラク(TXCIF)ビットが設定(1)される時に起動されます。

値		0	1
説明	月	送信完了割り込みが禁止されます。	送信完了割り込みが許可されます。

• ビット5 - DREIE : データレジスタ空割り込み許可 (Data Register Empty Interrupt Enable)

このビットはデータレジスタ空割り込み許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタのデータレジスタ空割り込み要求フラグ(DREIF)ビットが設定(1)される時に起動されます。

値	0	1
説明	データレジスタ空割り込みが禁止されます。	データレジスタ空割り込みが許可されます。

● ビット4 - RXSIE : 受信開始割り込み許可 (Receiver Start Frame Interrupt Enable)

このビットは受信開始割り込みが許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタの受信開始割り込み要求フラク(RXSIF)ビットが設定(1)される時に起動されます。

值	0	1
説明	受信開始割り込みが禁止されます。	受信開始割り込みが許可されます。

● ビット3 - LBME : 折り返し動作許可 (Loop-back Mode Enable)

このビットは折り返し動作が許可されるか否かを制御します。許可されると、TxDピンとUSART受信部間の内部接続が作成され、RxDピ ンからUSART受信部への入力が切断されます。

値	0	1
説明	折り返し動作が禁止されます。	折り返し動作が許可されます。

● ビット2 - ABEIE : 自動ボーレート異常割り込み許可 (Auto-baud Error Interrupt Enable)

このビットは自動ボーレート異常割り込みが許可されるか否かを制御します。許可されると、割り込みは状態(USARTn.STATUS)レジスタの矛盾同期領域割り込み要求フラグ(ISFIF)ビットが設定(1)される時に起動されます。

值	0	1
説明	自動ボーレート異常割り込みが禁止されます。	自動ボーレート異常割り込みが許可されます。

• ビット0 - RS485 : RS-485動作 (RS-485 Mode)

このビットはRS-485動作が許可されるか否かを制御します。より多くの情報については「RS-485動作」項を参照してください。

值	0	1
説明	RS-485動作が禁止されます。	RS-485動作が許可されます。

24.5.7. CTRLB - 制御B (Control B)

名称 : CTRLB

変位 : +\$06

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	RXEN	TXEN		SFDEN	ODME	RXMC	DE1,0	MPCM
アクセス種別	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXEN : 受信許可 (Receiver Enable)

このビットはUSART受信部が許可されるか否かを制御します。より多くの情報については「24.3.2.4.2. 受信部禁止」項を参照してください。

值	0	1
説明	RUSART受信部が禁止されます。	USART受信部が許可されます。

● ビット6 - TXEN : 送信許可 (Transmitter Enable)

このビットはUSART送信部が許可されるか否かを制御します。より多くの情報については「24.3.2.3.1. 送信部禁止」項を参照してください。

值	0	1
説明	RUSART送信部が禁止されます。	USART送信部が許可されます。

● ビット4 - SFDEN : フレーム開始検出許可 (Start of Frame Detection Enable)

このビットはUSARTフレーム開始検出動作が許可されるか否かを制御します。より多くの情報については「24.3.4.2. フレーム開始検出」項 を参照してください。

值	0	1		
説明	RUSART送信部が禁止されます。	USART送信部が許可されます。		

• ビット3 - ODME : オープントレイン動作許可 (Open Drain Mode Enable)

このビットはオープンドレイン動作が許可されるか否かを制御します。より多くの情報については「単線動作」項を参照してください。

值	0	1			
説明	オープンドレイン動作が禁止されます。	オープンドレイン動作が許可されます。			

● ビット2,1 - RXMODE1,0 : 受信動作 (Receiver Mode)

このビット領域書き込みはUSARTの受信部動作を選びます。

- ・これらのビットへの '00' 書き込みは標準速(NORMAL)動作を許可します。制御C(USARTn.CTRLC)レジスタのUSART通信動作(CM ODE)ビット領域が非同期USART(ASYNCHRONOUS)または赤外通信(IRCOM)に構成設定される時は常にRXMODEビット領域へ '00'を書いてください。
- ・これらのビットへの '01' 書き込みは倍速(CLK2X) 動作を許可します。より多くの情報については 「24.3.3.2.4. 倍速動作」 項を参照してください。
- ・これらのビットへの '10' 書き込みは標準自動ボーレート(GENAUT)動作を許可します。より多くの情報については「自動ボーレート」項を 参照してください。
- ・これらのビットへの '11' 書き込みはLIN制限自動ボーレート(LINAUTO)動作を許可します。より多くの情報については「自動ボーレート」 項を参照してください。

值	0 0	01	10	11	
名称	NORMAL	CLK2X	GENAUTO	LINAUTO	
説明	標準速動作	倍速動作	標準自動ボーレート動作	LIN制限自動ボーレート動作	

• ビット0 - MPCM : 複数プロセッサ通信動作 (Multi-processor Communication Mode)

このビットは複数プロセッサ通信動作が許可されるか否かを制御します。より多くの情報については「24.3.4.3. 複数プロセッサ通信」をご覧 ください。

値	0	1
説明	複数プロセッサ通信動作が禁止されます。	複数プロセッサ通信動作が許可されます。

24.5.8. CTRLC - 制御C - 標準動作 (Control C - Normal Mode)

名称:CTRLC

変位:+\$07

リセット : \$03

```
特質 :-
```

このレジスタ記述は主装置SPI動作を除く全動作に対して有効です。このレジスタのUSART通信動作(CMODE)ビット領域が'MSPI'を書かれた時の正確な記述については「制御C(CTRLC) - 主装置SPI動作」レジスタをご覧ください。

ヒット	7	6	5	4	3	2	1	0
	СМО	DE1,0	PMODE1,0		SBMODE	CHSIZE2~0		
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	1	1

• ビット7,6 - CMODE1,0 : 通信動作 (USART Communication Mode)

このビット領域はUSARTの通信動作を選びます。

これらのビットへの'11'書き込みはこのレジスタでの利用可能なビット領域が変わります。「制御C(CTRLC) - 主装置SPI動作」レジスタをご 覧ください。

値	0 0	01	10	11	
名称 ASYNCHRONOUS		SYNCHRONOUS	IRCOM	MSPI	
説明	非同期USART	同期USART	赤外線通信	主装置SPI	

● ビット5,4 - PMODE1,0 : パリティ動作 (Parity Mode)

このビット領域はパリティ生成の形式を選びます。より多くの情報については「24.3.4.1. パリティ」をご覧ください。

值	0 0	01	1 0	11	
名称	DISABLED	-	EVEN	ODD	
説明	禁止	(予約)	許可、偶数パリティ	許可、奇数パリティ	

● ビット3 - SBMODE : 停止ビット動作 (Stop Bit Mode)

このビットは送信部によって挿入される停止ビット数を選びます。受信部はこの設定を無視します。

値	0	1		
説明	1停止ビット	2停止ビット		

ビット2~0 - CHSIZE2~0:文字ビット数 (Character Size)

このビット領域はフレーム内のデータ ビット数を選びます。受信部と送信部は同じ設定を使います。9ビット文字に対しては、受信データ(RXD ATA)または送信データ(TXDATA)の下位または上位で先に読み書きするバイト順を構成設定することができます。

值	000	001	010	0 011 100 101 110		111		
名称	5BIT	6BIT	7BIT	8BIT	-	_	- 9BITL 9B	
説明	月 5ビット		7ビット	8Ľ ット	(予約)	(予約)	9ビット(下位ハイト先行)	9ビット(上位ハイト先行)

24.5.9. CTRLC - 制御C - 主装置SPI動作 (Control C - Master SPI Mode)

名称 : CTRLC

変位 : +\$07

リセット : \$02

特質:-

このレジスタ記述はUSARTが(通信動作(CMODE)がMSPIを書かれる)主装置SPI動作の時にだけ有効です。他のCMODE値ついての 正確な記述に関しては「制御C(CTRLC) - 標準動作」レジスタをご覧ください。

主装置SPI動作の完全な記述については「24.3.3.1.3. 主装置SPI動作でのUSART」をご覧ください。

ビット	7	6	5	4	3	2	1	0
[CMODE1,0					UDORD	UCPHA	
アクセス種別	R/W	R/W	R	R	R	R/W	R/W	R
リセット値	0	0	0	0	0	0	1	0

• ビット7,6 - CMODE1,0 : 通信動作 (USART Communication Mode)

このビット領域はUSARTの通信動作を選びます。

これらのビットへの'11'以外の書き込みはこのレジスタでの利用可能なビット領域が変わります。「制御C(CTRLC) - 標準動作」レジスタを ご覧ください。

値	0 0	01	10	11
名称 ASYNCHRONOUS		SYNCHRONOUS	IRCOM	MSPI
説明 非同期USART		同期USART	赤外線通信	主装置SPI

• ビット2 - UDORD : USARTデータ順 (USART Data Order)

このビットはフレーム形式を選びます。

受信部と送信部は同じ設定を使います。UDORDビットの設定変更は送受信部両方に対して進行中の全ての通信を不正にします。

値	0	1
説明	データ語のMSBが先に送信されます。	データ語のLSBが先に送信されます。

• ビット1 - UCPHA : USARTクロック位相 (USART Clock Phase)

このビットはインターフェースクロックの位相を制御します。より多くの情報については「クロック生成」項を参照してください。

值	0	1
説明	データが先行(先頭)端で採取されます。	データが後行(最終)端で採取されます。

24.5.10. BAUD – **ホ**^{*}−**レ**−**ŀ** (Baud Register)

名称: BAUD (BAUDH, BAUDL)

変位:+\$08

リセット : \$0000

特質 :-

USARTn.BAUDHとUSARTn.BAUDLのレジスタ対は16ビット値のUSARTn.BAUDを表します。下位ハイト[7~0](接尾辞L)は変位原点でアクセス可能です。上位ハイト[15~8](接尾辞H)は変位+1でアクセスすることができます。

送信部と受信部の進行中の転送はボーレートが変更される場合に不正にされます。このレジスタへの書き込みはボーレート前置分周器の即時更新を起動します。ボーレートの設定方法のより多くの情報については表24-1.をご覧ください。

Ľ ْ سِ ا	15	14	13	12	11	10	9	8			
	BAUD15~8										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			
ヒット	7	6	5	4	3	2	1	0			
				BAU	D7~0						
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

• ビット15~8 - BAUD15~8 : ボーレート上位バイト (USART Baud Rate high byte)

このビット領域は16ビットボーレートレジスタの上位バイトを保持します。

• ビット7~0 - BAUD7~0 : ボーレート下位バイト (USART Baud Rate low byte)

このビット領域は16ビットボーレートレジスタの下位バイトを保持します。

24.5.11. CTRLD - 制御D (Control D)

名称 : CTRLD 変位 : +\$0A

夏位:+#07 リセット:\$00

特質:-

ビット	7	6	5	4	3	2	1	0
[ABW1,0							
アクセス種別	R/W	R/W	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット7,6 - ABW1,0 : 自動ボーレート窓幅 (Auto-baud Window Size)

これらのビットはLIN制限自動ボーレート動作使用時に2つの同期する装置間のボーレートの違いに対する許容値を制御します。許容値は 毎回の2ビット間のボーレート採取数に基づきます。ボーレートが同じ時は各ビットが16回採取されるため、各ビット対間は32ボーレート採取でな ければなりません。

	值	0 0	01	10	11
ſ	名称 WDW0		WDW1	WDW2	WDW3
	説明 32±6 (18%許容)		32±5 (15%許容)	32±7 (21%許容)	32±8 (25%許容)

24.5.12. DBGCTRL - デバッグ制御 (Debug Control)

名称 : DBGCTF 変位 : +\$0B リセット : \$00 特質 : -	RL							
נ י אַר	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN: デバック時走行 (Debug Run)

[値	0	1
	説明	中断デバッグ動作で停止され事象を無視	中断デベッグ動作でCPU停止時に走行継続

24.5.13. EVCTRL - 事象制御 (IrDA Control Register)

名称:]	evctri
------	--------

変位:+\$0C

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
								IREI
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビットO - IREI : IrDA事象入力許可 (IrDA Event Input Enable)

このビットはIrDA事象入力が許可されるか否かを制御します。より多くの情報については「24.3.3.2.7. IRCOM動作形態」項をご覧ください。

值	0	1
説明	IrDA事象入力が禁止されます。	IrDA事象入力が許可されます。

24.5.14. TXPLCTRL - IRCOM送信パルス長制御 (IRCOM Transmitter Pulse Length Control Register)

名称:TXPLCTRL

- **変位** : +\$0D
- リセット : \$00

特質 :-

ビット _	7	6	5	4	3	2	1	0		
	TXPL7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

• ビット7~0 - TXPL7~0:送信パルス長 (Transmitter Pulse Length)

この8ビット値は送信部に対するパルス変調方式を設定します。このレジスタの設定はUSARTによってIRCOM動作が選択される場合にだけ有効で、USART送信部が許可(TXEN)される前に構成設定されなければなりせん。

値	説明
\$00	3/16ボーレート周期パルス変調が使われます。
	固定パルス長符号化が使われます。この8ビット値はパルスに対する周辺機能クロック周期数を設定します。 パルスの始め はボーレート クロックの上昇端で同期されます。
	ハ [°] ルス符号化禁止。送受信の信号はIRCOM単位部を無変化で通過します。これは半二重USART、折り返し検査、 事象チャネルからのUSART受信入力のような、IRCOM単位部を通す他の機能を許します。

24.5.15. RXPLCTRL - IRCOM受信パルス長制御 (IRCOM Receiver Pulse Length Control Register)

図リ	名称 : RXPLC を位 : +\$0E セット : \$00 寺質 : -	TRL		
	ビット	7	6	
	フトレッイエロリ		D /111	

ビット _	7	6	5	4	3	2	1	0	
			RXPL6~0						
アクセス種別	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

● ビット6~0 - RXPL7~0 : 受信パルス長 (Receiver Pulse Length)

この7ビット値はIRCOM送受信部に対する濾波係数を設定します。このレジスタの設定はUSARTによってIRCOM動作が選択される場合にだけ有効で、USART受信部が許可(RXEN)される前に構成設定されなければなりせん。

値	説明
\$00	濾波が禁止されます。
\$01~\$7F	濾波が許可されます。RXPL+1の値は受け入れるべき受信したパルスに必要とされる採取数を表します。

25. SPI - 直列周辺インターフェース

25.1. 特徴


- ・全二重、3線同期データ転送
- ・主装置または従装置の動作
- ・LSB先行またはMSB先行のデータ転送
- ・設定可能な7つのビット速度
- ・転送の最後での割り込み要求フラグ
- ・書き込み衝突フラグ保護
- ・アイドル休止動作からの起き上がり
- ・倍速(CK/2)主装置SPI動作

25.2. 概要

直列周辺インターフェース(SPI)は3または4つのピンを用いる高速同期データ転送インターフェースです。それはAVR®デバイスと周辺装置間、また は様々なマイクロコントローラ間での全二重通信を許します。SPI周辺機能は主装置または従装置のどちらかとして構成設定することがで きます。主装置が全てのデータ転送処理を始めて制御します。

SPIを持つ主装置と従装置のデバイス間の相互接続は構成図で示されます。このシステムは2つの移動レジスタと主装置クロック発生器から成ります。SPI主装置は望む従装置の従装置選択(SS)信号をLowに引くことによって通信周回を始めます。主装置と従装置は送るべきデータをそれらの各々の移動レジスタに用意して、主装置はデータを交換するためにSCK線上に必要とするクロック パルスを生成します。 データは常に主装置出力従装置入力(MOSI)線で主装置から従装置へ、主装置入力従装置出力(MISO)線で従装置から主装置へ移動されます。

25.2.1. 構成図



SPIは同時にデータの移動出力と入力を行う8ビット移動レジスタ周辺を構築します。データ(DATA)レジスタは物理的なレジスタではありませんが、読み書きされる時に他のレジスタに割り当てられます。送信時のデータ(SPIn.DATA)レジスタは標準動作で移動レジスタに、緩衝動作で送信緩衝レジスタに書きます。受信時のデータ(SPIn.DATA)レジスタ読み込みは標準動作で受信データレジスタを、緩衝動作で受信データ緩衝レジスタを読みます。

主装置動作ではSPIがSCKクロックを生成するクロック生成器を持ちます。従装置では受け取ったSCKクロックが同期化されて移動レジスタで データの移動を起動するように採取されます。

25.2.2. 信号説明

表25-1. 主装置動作と従装置動作での信号

信号	形	式	説明		
16万	主装置動作	従装置動作	市元リカ		
MOSI	使用者定義 (<mark>注</mark> 1)	入力	主装置出力従装置入力		
MISO	入力	使用者定義 (<mark>注1,2</mark>)	主装置入力従装置出力		
SCK	使用者定義 (<mark>注</mark> 1)	入力	従装置クロック		
SS	使用者定義 (<mark>注</mark> 1)	入力	従装置選択		

注1: ピンのデータ方向が出力として構成設定される場合、ピンのレベルはSPIによって制御されます。

注2: SPIが従装置動作でMISOピンのデータ方向が出力として構成設定される場合、以下のようにSSピンがMISOピンを制御します。

- SSピンがLowに駆動されるなら、MISOピンはSPIによって制御されます。

- SSピンがHighに駆動されるなら、MISOピンはHi-Zにされます。

SPI単位部が許可されると、MOSI、MISO、SCK、SSピンのデータ方向は表25-1.に従って上書きされます。

25.3. 機能的な説明

25.3.1. 初期化

以下のこれらの手順によってSPIを基本機能状態に初期化してください。

- 1. ポート周辺機能でSSピンを構成設定してください。
- 2. 制御A(SPIn.CTRLA)レジスタの主/従装置選択(MASTER)ビットを書くことによってSPI主装置/従装置動作を選んでください。
- 3. 主装置動作では、SPIn.CTRLAレジスタで前置分周器(PRESC)ビットとクロック倍速(CLK2X)ビットを書くことによってクロック速度を選んで ください。
- 4. 任意選択: 制御B(SPIn.CTRLB)レジスタの動作形態(MODE)ビットに書くことによって転送動作形態を選んでください。
- 5. 任意選択: SPIn.CTRLAレジスタのデータ順(DORD)ビットを書いてください。
- 6. 任意選択: 制御B(SPIn.CTRLB)レジスタで緩衝動作許可(BUFEN)と緩衝動作受信待機(BUFWR)のビットを書くことによって緩衝動 作を構成設定してください。
- 7. 任意選択: 主装置動作での複数主装置支援を禁止するにはSPIn.CTRLBレジスタの従装置選択禁止(SSD)ビットに'1'を書いてください。
- 8. SPIn.CTRLAレジスタの許可(ENABLE)ビットに'1'を書くことによってSPIを許可してください。

25.3.2. 動作

25.3.2.1. 主装置動作

SPIが主装置動作に構成設定されると、データ(SPIn.DATA)レジスタへの書き込みが新しい転送を開始します。SPI主装置は下で説明されるように2つの動作形態、標準と緩衝で動作することができます。

25.3.2.1.1. 標準動作

標準動作で、システムは送信方向で単一緩衝され、受信方向で2重緩衝されます。これは次のようにデータ処理に影響します。

- 1. 送られるべき次のハイトは転送全体が完了される前にデータ(SPIn.DATA)レジスタに書くことができません。早すぎる書き込みは送出 されるデータの不正を引き起こし、割り込み要求フラグ(SPIn.INTFLAGS)レジスタの書き込み衝突(WRCOL)フラグが設定(1)されます。
- 2. 受信したバイトは伝送が完了した後、直ちに受信データレジスタに書かれます。
- 3. 受信データレジスタは次の伝送が緩衝される、またはデータが失われる前に読まれなければなりません。このレジスタはSPIn.DATAを 読むことによって読まれます。
- 4. 送信緩衝レジスタと受信データ緩衝レジスタは標準動作で使われません。

転送完了後、割り込み要求フラグ(SPIn.INTFLAGS)レジスタで割り込み要求フラグ(IF)が設定(1)されます。これはこの割り込みと全体割り 込みが許可されている場合に実行されるべき対応する割り込みを引き起こします。割り込み制御(SPIn.INTCTRL)レジスタの割り込み 許可(IE)ビットが割り込みを許可します。

25.3.2.1.2. 緩衝動作

緩衝動作は制御B(SPIn.CTRLB)レジスタの緩衝動作許可(BUFEN)ビットに'1'を書くことによって許可されます。SPIn.CTRLBの緩衝動 作受信待機(BUFWR)ビットは主装置動作に影響を及ぼしません。緩衝動作のシステムは送信方向で2重緩衝、受信方向で3重緩衝され ます。これは次のようにデータ処理に影響します。

- 1. 新しいハイトは割り込み要求フラグ(SPIn.INTFLAGS)レジスタのデータレジスタ空割り込み要求フラグ(DREIF)が設定(1)されている限り、 データ(SPIn.DATA)レジスタに書くことができます。最初の書き込みは直ちに送信され、後続する書き込みは送信データ緩衝レジスタへ 行きます。
- 2. 受信したバイトは伝送が完了した後、直ちに受信データレジスタと受信データ緩衝レジスタで構成される2つの記録の受信先入れ先出し(RX FIFO)待ち行列に置かれます。
- 3. RX FIFOから読むのにデータ(SPIn.DATA)レジスタが使われます。どのデータ損失も避けるため、RX FIFOは最低毎回の第2転送毎 に読まれなければなりません。

移動レジスタと送信データ緩衝レジスタの両方が空になる場合、割り込み要求フラグ(SPIn.INTFLAGS)レジスタの転送完了割り込み要求フラ グ(TXCIF)が設定(1)されます。これはこの割り込みと全体割り込みが許可されている場合に実行されるべき対応する割り込みを引き 起こします。割り込み制御(SPIn.INTCTRL)レジスタの割り込み許可(IE)ヒットが転送完了割り込みを許可します。

25.3.2.1.3. 主装置動作でのSSL²ンの機能 - 複数主装置支援

主装置動作ではSPIがSSピンをどう使うのかを制御B(SPIn.CTRLB)レジスタの従装置選択禁止(SSD)ビットが制御します。

- ・SPIn.CTRLBnのSSDが'0'なら、SPIは主装置動作から従装置動作への遷移にSSピンを使うことができます。これは同じSPIバスで複数SPI主装置を許します。
- ・ SPIn.CTRLBnのSSDが'0'でSSt²ンが出力t²ンとして構成設定される場合、そのt²ンは通常の入出力として、または他の周辺機能単位部によって使うことができ、SPIシステムに影響を及ぼしません。
- ・SPIn.CTRLBnのSSDが'1'なら、SPIはSSt²ンを使いません。通常の入出力として、または他の周辺機能単位部によって使うことができます。

SPIn.CTRLBnのSSDビットが'0'でSSが入力ピンとして構成設定される場合、SSピンは主装置SPI動作を保証するためにHighを保たれな ければなりません。Lowレヘルは別の主装置がハスの制御を取ることを試みていると解釈されます。これはSPIを従装置に切り替えてSPI のハートウェアが以下の活動を実行します。

- 1. 制御A(SPIn.CTRLA)レジスタの主/従装置選択(MASTER)ビットが解除(0)され、SPIシステムは従装置になります。SPIピンの方向は表 25-2.の条件を満たす時に切り替えられます。
- 2. 割り込み要求フラグ(SPIn.INTFLAGS)レジスタの割り込み要求フラグ(IF)ビットが設定(1)されます。割り込みが許可されて全体割り込み が許可されているなら、その割り込みルーチンが実行されます。

表25-2. SPIn.CTRLBのSSDが´0´の時のSSEン機能の概要						
SS構成設定 SSピンレヘル		説明				
入力	High	主装置有効(選択)				
	Low	主装置無効、従装置動作へ切り替え				
出力	High	主装置有効(選択)				
ШЛ	Low	土表直有幼稚杯				

表25-2. SPIn.CTRLBのSSDが'0'の時のSSピン機能の概要

注: デバイスが主装置動作で、2つの送信の間にSSビンがHighに留まることを保証できない場合、新しいバイトが書かれる前にSPIn.CTR LAレジスタの主/従装置選択(MASTER)ビットが調べられなければなりません。SS線のLowレベルによってMASTERビットが解除(0)され てしまった後、SPI主装置動作を再許可するには応用によって設定(1)されなければなりません。

25.3.2.2. 従装置動作

従装置動作で、SPI周辺機能は主装置からSPIクロックと従装置選択を受け取ります。従装置動作は3つの動作形態、1つの標準動作と 緩衝動作用の2つの構成設定を支援します。従装置動作で、制御論理回路はSCKビンでやって来る信号を採取します。


25.3.2.2.1. 標準動作

標準動作で、SPI周辺機能はSSE[®]ンがHighに駆動される限りアイドルに留まります。この状態ではソフトウェアがデータ(SPIn.DATA)レジスタの 内容を更新するかもしれませんが、SSE[®]ンがLowに駆動されるまで、データはSCKE[®]ンでやって来るクロック パルスによって移動されません。SSE[®]ンがLowに駆動された場合、従装置は最初のSCKクロック パルスでデータの移動を開始します。1パイトが完全に移動されると、割り 込み要求フラグ(SPIn.INTFLAGS)レジスタのSPI割り込み要求フラグ(IF)が設定(1)されます。

使用者応用は到着データを読む前にDATAレジスタに送る新しいデータの配置を続けるかもしれません。送るべき新しいバイトは(直前の) 転送全体が完了されるのに先立ってDATAに書くことができません。早すぎる書き込みは無視され、ハートウェアがSPIn.INTFLAGSレジス タの書き込み衝突(WRCOL)フラグを設定(1)します。

SSビンがHighに駆動されると、SPI論理回路は停止され、SPI従装置は新しいどのデータも受け取りません。移動レジスタ内のどの部分的に受信したパケットも失われます。

図25-2.は標準動作での送信手順を示します。値\$45がDATAレジスタに書かれますが、何故決して送信されないかに注目してください。



上図は3つの転送と、SPIが転送で多忙の間でのDATAレジスタへの1つの書き込みを示します。この書き込みは無視され、SPIn.INTFL AGSレジスタの書き込み衝突(WRCOL)フラグが設定(1)されます。

25.3.2.2.2. 緩衝動作

データ衝突を避けるため、SPI周辺機能は制御B(SPIn.CTRLB)レジスタの緩衝動作許可(BUFEN)ビットに'1'を書くことによって緩衝動作 に構成設定することができます。この動作では2つの受信緩衝部と1つの送信緩衝部を持ちます。双方は独立した割り込み要求フラグ の送信完了と受信完了を持ちます。図25-1.は追加の緩衝部を示します。緩衝動作が許可される時に2つの異なる方法で動くことが できます。制御B(SPIn.CTRLB)レジスタの緩衝動作受信待機(BUFWR)ビットは緩衝動作がどう動くかを制御します。タイジング構成図を含 みそれらがどう動くかの詳細が下で記述されます。

注: 緩衝動作で従装置として動作し、SPIクロックが最大周波数に近いと、従装置は連続転送間の最初の採取端に対して時間内にデー タを準備できないかもしれません。詳細については「電気的特性」の「SPI」項を参照してください。

緩衝動作受信待機(BUFWR)=0での従装置緩衝動作

従装置動作で、SPIn.CTRLBレジスタの緩衝動作受信待機(BUFWR)ビットが'0'を書かれると、使用者データの送信を開始する前に偽装 ハイトが送られます。図25-3.はこの構成設定での送信手順を示します。値\$45がデータ(SPIn.DATA)レジスタに書かれますが、何故決し て送信されないかに注目してください。





図25-3. '0'を書かれたSPIn.CTRLBのBUFWRを持つ緩衝動作でのSPIタイミング構成図

SPIn.CTRLBレジスタの緩衝動作受信待機(BUFWR)ビットが'0'を書かれると、データ(SPIn.DATA)レジスタへの全ての書き込みが送信デー タ緩衝レジスタへ行きます。上の図は\$43が直ちに移動レジスタへ送られずにデータ(SPIn.DATA)レジスタに書かれ、故に最初に送られるハ イトが偽装ハイトであることを示します。偽装ハイトの値はその時の移動レジスタにあった値に等しい値です。最初の偽装転送が完了され た後、移動レジスタに値\$43が転送されます。その後に\$44がデータ(SPIn.DATA)レジスタへ書かれて送信データ緩衝レジスタへ行きます。新 しい転送が開始され、\$43が送られます。値\$45がデータ(SPIn.DATA)レジスタに書かれますが、送信データ緩衝レジスタが\$44を含み既に 満杯で、SPIn.INTFLAGSレジスタのデータレジスタ空割り込み要求フラグ(DREIF)が'0'のため、送信データ緩衝レジスタは更新されません。 値\$45は失われます。転送(完了)後、値\$44が移動レジスタに移動されます。次の転送の間、\$46転送がデータ(SPIn.DATA)レジスタに書 かれ、\$44が送られます。転送完了後、\$46が移動レジスタに複写されて次の転送で送り出されます。

SPIn.INTFLAGSレジスタのデータレジスタ空割り込み要求フラグ(DREIF)は送信データ緩衝レジスタが書かれる毎に'0'になり、送信データ緩 衝レジスタ内の直前の値が移動レジスタに複写される時の転送後に'1'になります。SPIn.INTFLAGSレジスタの受信完了割り込み要求フラ グ(RXCIF)はDREIFフラグが'1'になった1周期後に設定(1)されます。転送完了割り込み要求フラグ(TXCIF)は移動レジスタと送信データ緩 衝レジスタで両方の値が送られてしまった時に受信完了割り込み要求フラグ(RXCIF)が設定(1)された1周期後に設定(1)されます。

緩衝動作受信待機(BUFWR)=1での従装置緩衝動作

従装置動作で、SPIn.CTRLBレジスタの緩衝動作受信待機(BUFWR)ビットが'1'を書かれると、使用者データの送信はSSピンがLowに駆 動されると直ぐに開始します。図25-4.はこの構成設定での送信手順を示します。値\$45がデータ(SPIn.DATA)レジスタに書かれますが、 何故決して送信されないかに注目してください。



データ(SPIn.DATA)レジスタへの全ての書き込みは送信データ緩衝レジスタへ行きます。上の図は値\$43がデータ(SPIn.DATA)レジスタに書か れ、SSE゚ンがHighのためにそれが次の周回で移動レジスタに複写されることを示します。次の書き込み(\$44)は送信データ緩衝部に行き ます。最初の転送の間に値\$43が移動出力されます。上図で値\$45がデータ(SPIn.DATA)レジスタに書かれますが、SPIn.INTFLAGSレジ スタのデータレジスタ空割り込み要求フラグ(DREIF)が'0'のため、送信データ緩衝レジスタは更新されません。転送完了後、送信データ緩衝レ ジスタから値\$44が移動レジスタに複写されます。値\$46が送信データ緩衝レジスタに書かれます。次の2つの転送の間に\$44と\$46が移動 出力されます。フラグの動きは'0'に設定されたSPIn.CTRLBレジスタの緩衝動作受信待機(BUFWR)ビットでと同じです。

25.3.2.2.3. 従装置動作でのSSピンの機能

従装置選択(SS)ヒンはSPIの操作で中心的な役割を演じます。SPI動作形態とこのヒンの構成設定に応じて、これは装置を有効または 無効にするのに使うことができます。SSピンはチップ選択ピンとして使われます。

従装置動作で、SS,MOSI,SCKは常に入力です。MISOピンの動きはポート周辺機能でのピンのデータ方向構成設定とSSの値に依存しま す。SSE゚ンがLowに駆動されると、SPIは有効にされ、使用者がMISOピンのデータ方向を出力として構成設定した場合にMISOでデータ出 力をクロック駆動するためのSCKパルスを受け取る責任があります。SSピンがHighに駆動されると、SPIは無効にされ、やって来るデータを 受け取らないことを意味します。MISOピンのデータ方向が出力として構成設定される場合、MISOピンはHi-Zにされます。表25-3.はSSピ ン機能の上書きを示します。

表25-3. SSEン機能の概要							
SS構成設定	SSピン レヘブル	説明	MISOピン動作				
33件成改定		市元・9月	ポート方向=出力	ポート方向=入力			
常に入力	High	従装置無効(非選択)	Hi–Z	入力			
市に八刀	Low	従装置有効(選択)	出力	入力			


注: 従装置動作で、SPI状態機構はSSビンがHighに駆動される時にリセットされます。伝送中にSSビンがHighに駆動される場合、SPIは直 ちにデータの送受信を停止し、受信と送信の両データが失われたと見做されなければなりません。SSピンが転送の開始と終わりを合 図するのに使われるため、パケット/バイト同期を達成するのと主装置クロック発生器で同期された従装置ビット計数器を維持するのに 有用です。


25.3.2.3. データ転送形態

直列データに関してSCKの位相と極性の4つの組み合わせがあります。望む組み合わせは制御B(SPIn.CTRLB)レジスタの動作形態(MODE)とットに書くことによって選ばれます。

SPIデータ転送形式は以下で示されます。データビットはSCK信号の逆端で移動出力されてラッチされ、データ信号を安定にするための充分な時間を保証します。

先行端はクロック周期の最初のクロック端です。後行端はクロック周期の最終クロック端です。





25.3.2.4. 事象

SPIは以下の事象を生成することができます。

表25-4. SPIでの事家生成部								
生	成部名	説明	事象型	生成クロック領域	車 名 目			
周辺機能	事象		争豕空	主成ゲロジジ頃攻	事象長			
SPIn	SCK	SPI主装置クロック	レヘッル	CLK_PER	最小2 CLK_PER周期			

SPIは事象使用部を持ちません。

事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

25.3.2.5. 割り込み

表25-5.利用可能な割り込みベクタと供給元

名称	へ゛クタ説明	条件				
石小	ハリメ記切	標準動作	緩衝動作			
SPI	SPI割り込み	 IF : 割り込み要求割り込み WRCOL : 書き込み衝突割り込み 	 SSI: 従装置選択起動割り込み DRE: データレジスタ空割り込み TXC: 転送完了割り込み RXC: 受信完了割り込み 			

割り込み条件が起こると、周辺機能の割り込み要求フラグ(SPIn.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(SPIn.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細についてはSPIn.INTFLAGSレジスタをご覧く ださい。

25.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
+\$00	CTRLA	7~0		DORD	MASTER	CLK2X		PRES	SC1,0	ENABLE
+\$01	CTRLB	7~0	BUFEN	BUFWR				SSD	MOE	DE1,0
+\$02	INTCTRL	7~0	RXCIE	TXCIE	DREIE	SSIE				IE
+\$03		7~0	IF	WRCOL						
+\$03	INTFLAGS	1,00	RXCIF	TXCIF	DREIF	SSIF				BUFOVF
+\$04	DATA	7~0		DATA7~0						

25.5. レシ スタ説明

25.5.1. CTRLA - 制御A (Control A)

名称	:	CTRLA

変位 : +\$00

リセット : \$00

特質:-

<u>ـــــــــــــــــــــــــــــــــــ</u>	7	6	5	4	3	2	1	0
		DORD	MASTER	CLK2X		PRES	SC1,0	ENABLE
アクセス種別	R	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット6 - DORD : データ順(Data Order)

値	0	1
説明	語のMSBが先に送信されます。	語のLSBが先に送信されます。

● ビット5 - MASTER : 主/従装置選択 (Master/Slave Select)

このビットは望む動作形態を選びます。

SSが入力として構成設定され、このビットが'1'の間にLowへ駆動される場合、このビットが解除(0)され、割り込み要求フラグ(SPIn.INTFL AGS)レジスタの割り込み要求フラグ(IF)が設定(1)されます。使用者はSPI主装置動作を再び許可するためにMASTER='1'を再び書かなければなりません。

この動きは制御B(SPIn.CTRLB)レジスタの従装置選択禁止(SSD)ビットによって制御されます。

値	0	1		
説明	SPI従装置動作選択	SPI主装置動作選択		

ビット4 - CLK2X: クロック倍速 (Clock Double)

このビットが'1'を書かれると、SPI速度(内部前置分周された後のSCK周波数)が主装置動作で2倍にされます。

值	0	1
説明	SPI速度(SCK周波数)は2倍にされません。	SPI速度(SCK周波数)は主装置動作で倍にされます。

● ビット2,1 - PRESC1,0 : 前置分周器 (Prescaler)

このビット領域は主装置動作で構成設定されるSCK速度を制御します。これらのビットは従装置動作で無効です。SCKと周辺機能クロック 周波数(fCLK_PER)間の関連は下で示されます。

SPI前置分周器の出力はクロック倍速(CLK2X)ビットに'1'を書くことによって2倍にすることができます。

値	0 0	0 1	1 0	11	
名称 DIV4		DIV16	DIV64	DIV128	
説明 CLK_PER/4		CLK_PER/16	CLK_PER/64	CLK_PER/128	

• ビット0 - ENABLE : SPI許可 (SPI Enable)

値	0	1
説明	SPI禁止	SPI許可

25.5.2. CTRLB - 制御B (Control B)

名称	: CTRL	В
亦位	.+\$01	

変位 : +\$01 リセット : \$00

特質:-

1寸頁 ·

ビット	7	6	5	4	3	2	1	0
	BUFEN	BUFWR				SSD	MODE1,0	
アクセス種別	R/W	R/W	R	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - BUFEN : 緩衝動作許可 (Buffer Mode Enable)

このビットに'1'を書くことが緩衝動作を許可します。これは2つの受信緩衝部と1つの送信緩衝部を許可します。両方とも送信完了と 受信完了の独立した割り込み要求フラグを持ちます。

● ビット6 - BUFWR : 緩衝動作受信待機 (Buffer Mode Wait for Receive)

このビットに'0'を書くと、最初に転送されるデータは偽装採取です。

値	0	1
説明	データが移動レジスタに複写される前に 1つのSPI転送が完了されなければなりません。	SPIが許可され、SSがHighの時にデータレジスタへ書かれると、 最初の書き込みは移動レジスタへ直接行きます。

● ビット2 - SSD : 従装置選択禁止 (Slave Select Disable)

SPI主装置(制御A(SPIn.CTRLA)レジスタの主/従装置選択(MASTER)=1)として動く時にこのビットが設定(1)される場合、SS(のLow)は主装置動作を禁止しません。

値	0	1	
説明	SPI主装置としての動作時、従	É装置選択線を許可 SPI主装置としての動作時、従装置選択線を禁	禁止

● ビット1,0 - MODE1,0 : 動作形態 (Mode)

これらのビットは転送動作形態を選びます。直列データに関してSCKの位相と極性の4つの組み合わせが下で示されます。これらのビットはクロック周期の先頭端(先行端)が上昇または下降のどちらか、データの設定と採取が先行端または後行端のどちらで起こるかを決めます。先行端が上昇の時のSCK信号はアイドル時にLowで、先行端が下降の時のSCK信号はアイドル時にHighです。

	値	0 0	01	10	11	
ſ	名称	0	1	2	3	
	説明			先行端:下降、入力採取 後行端:上昇、出力設定		

25.5.3. INTCTRL - 割り込み制御 (Interrupt Control)

名称: INTCTRL

変位:+\$02

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	RXCIE	TXCIE	DREIE	SSIE				IE
アクセス種別	R/W	R/W	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXCIE : 受信完了割り込み許可 (Receive Complete Interrupt Enable)

緩衝動作ではこのビット(=1)が受信完了割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタの受信完了割り込み要求フラグ(RXCIF)が設定(1)される時に起動されます。非緩衝動作ではこのビットが、0、です。

● ビット6 - TXCIE : 転送完了割り込み許可 (Transter Complete Interrupt Enable)

緩衝動作ではこのビット(=1)が転送完了割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタの転送完了割り込み要求フラグ(TXCIF)が設定(1)される時に起動されます。非緩衝動作ではこのビットが、0、です。

• ビット5 - DREIE : データ レジスタ空割り込み許可 (Data Register Empty Interrupt Enable)

緩衝動作ではこのビット(=1)がデータレジスタ空割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタのデータレジスタ空割り込み要求フラグ(DREIF)が設定(1)される時に起動されます。非緩衝動作ではこのビットが、0、です。

● ビット4 - SSIE : 従装置選択割り込み許可 (Slave Select trigger Interrupt Enable)

緩衝動作ではこのビット(=1)が従装置選択割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタの 従装置選択割り込み要求フラグ(SSIF)が設定(1)される時に起動されます。非緩衝動作ではこのビットが'0'です。

● ビット0 - IE : 割り込み許可 (Interrupt Enable)

このビット(=1)はSPIが緩衝動作でない時のSPI割り込みを許可します。許可した割り込みは割り込み要求フラグ(SPIn.INTFLAGS)レジスタでRXCIF/IFが設定(1)される時に起動されます。

25.5.4. INTFLAGS - 割り込み要求フラグ - 標準動作 (Interrupt Flags - Normal Mode)

名称 : INTFLAGS

変位 : +\$03

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	IF	WRCOL						
アクセス種別	R/W	R/W	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

ビット7 - IF:割り込み要求フラク (Interrupt Flag)

このフラグは直列転送が完了して1ハイトがデータ(SPIn.DATA)レジスタで完全に移動入出力された時に設定(1)されます。SPIが主装置動作の時にSSが入力として構成設定されてLowに駆動される場合、これもこのフラグを設定(1)します。IFはそれに'1'を書くことによって解除(0)されます。代わりに、IFはIFが設定(1)の時に最初にSPIn.INTFLAGSレジスタを読み、その後にSPIn. DATAレジスタをアクセスすることによって解除(0)することができます。

ビット6 - WRCOL : 書き込み衝突フラグ (Write Collision Flag)

WRCOLフラグはバイトが完全に送り出される前にデータ(SPIn.DATA)レジスタが書かれた場合に設定(1)されます。このフラグはWRCOLが 設定(1)の時に最初にSPIn.INTFLAGSレジスタを読み、SPIn.DATAレジスタをアクセスすることによって解除(0)されます。

25.5.5. INTFLAGS - 割り込み要求フラグ - 緩衝動作 (Interrupt Flags - Buffer Mode)

名称 : INTFLAGS

変位 : +\$03

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
	RXCIF	TXCIF	DREIF	SSIF				BUFOVF
アクセス種別	R/W	R/W	R/W	R/W	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - RXCIF : 受信完了割り込み要求フラグ(Receive Complete Interrupt Flag)

このフラグは受信データ緩衝レジスタに未読データがある時に設定(1)され、受信データ緩衝レジスタが空(即ち、どの未読データも含まない)時に解除(0)されます。

割り込み駆動データ受信が使われると、受信完了割り込みルーチンはRXCIFを解除(0)するためにデータ(SPIn.DATA)レジスタから受信した データを読まなければなりません。そうしなければ、現在の割り込みから戻った直後に新しい割り込みが起きます。このフラグはこのビット 位置へ'1'を書くことによっても解除(0)することができます。

● ビット6 - TXCIF : 転送完了割り込み要求フラグ(Transfer Complete Interrupt Flag)

このフラグは送信移動レジスタ内の全データが移動出力されてしまい、送信緩衝(SPIn.DATA)レジスタに新しいデータがない時に設定(1)されます。このフラグはこのビット位置へ'1'を書くことによって解除(0)されます。

• ビット5 - DREIF : データ レジスタ空割り込み要求フラグ(Data Register Empty Interrupt Flag)

このフラグは送信データ緩衝レジスタが新しいデータを受け取る準備が整っているかどうかを示します。このフラグは送信緩衝部が空の時 に'1'で、送信緩衝部が未だ移動レジスタに移動されてしまっていない送信されるべきデータを含む時に'0'です。DREIFは送信部が準 備可なことを示すためにリセット後に解除(0)されます。

DREIFはDATAレジスタ書き込みによって解除(0)されます。割り込み駆動データ送信が使われると、データレジスタ空割り込みルーチンは DREIFを解除(0)するためにDATAレジスタに新しいデータを書くか、またはデータレジスタ空割り込みを禁止するかのどちらかを行わなけ ればなりません。そうしなければ、現在の割り込みから戻った直後に新しい割り込みが起きます。

● ビット4 - SSIF : 従装置選択割り込み要求フラグ(Slave Select Trigger Interrupt Flag)

このフラグはSPIが主装置動作でSSビンが外部的にLowへ引かれ、故にSPIが今や従装置動作で動くことを示します。このフラグは従装 置選択禁止(SSD)が'1'でない場合にだけ設定(1)されます。このフラグはこのビット位置へ'1'を書くことによって解除(0)されます。

• ビット0 - BUFOVF:緩衝部溢れフラグ(Buffer Overflow)

このフラグは受信データ緩衝部満杯状態のためのデータ消失を示します。このフラグは緩衝部溢れ状態が検出された場合に設定(1)されます。緩衝部溢れは受信緩衝部が満杯(2⁻¹/1)で移動レジスタで3つ目のハイトが受信される時に起きます。送信データがなければ、緩衝部溢れは新しい直列転送の開始前に設定(1)されません。このフラグはDATAレジスタが読まれる時か、またはこのビット位置に'1'を書くことによって解除(0)されます。

25.5.6. DATA − **7**[•]−**9** (Data)

- **変位** : +\$04
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
	DATA7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - DATA7~0 : データ (SPI Data)

DATAレジスタはデータの送受信に使われます。このレジスタへの書き込みは主装置動作の時にデータ送信を開始し、従装置動作では送るデータを準備します。このレジスタに書かれたバイトは処理が開始された時にSPI出力線へ移動出力されます。

SPIn.DATAレジスタは物理的なレジスタではありません。構成設定された動作形態に応じて、下で記述されるように他のレジスタに割り当てられます。

・標準動作:

- DATAレジスタ書き込みは移動レジスタを書きます。
- DATAレジスタからの読み込みは受信データレジスタから読みます。
- ・緩衝動作:
 - DATAレジスタ書き込みは送信データ緩衝レジスタを書きます。
 - DATAレジスタからの読み込みは受信データ緩衝レジスタから読みます。その後に受信データレジスタの内容が受信データ緩衝レジスタ に移動されます。

26. TWI - 2線インターフェース

26.1. 特徴

- ・双方向、2線通信インターフェース
- Phillips社I²C適合 (注)
 - 標準動作
 - 高速動作
 - 高速動作+
- ・システム管理バス(SMBus)2.0適合
 - 開始条件/再送開始条件とデータビット間での調停を支援
 - アドレス解決規約(ARP)に対する支援を許す従装置調停
 - 構成設定可能なハードウェアでのSMBus階層1制限時間
- ・独立した主装置と従装置の動作
- 完全な調停支援での単一または複数の主装置バス動作
- ・従装置アドレス一致に対するハードウェア支援
 - 7ビットと一斉呼び出しのアトレス認識
 - ソフトウェアと共同で10ビット アドレス指定を支援
 - アドレス範囲遮蔽または第2アドレス一致に対する支援
 - 無制限数のアドレスに対する任意選択のソフトウェア アドレス認証(無差別動作)
- ・バス雑音消去用入力濾波器
- ·簡便動作支援

26.2. 概要


2線インターフェース(TWI)は直列データ(SDA)線と直列クロック(SCL)線を持つ双方向2線通信インターフェース(ハ、ス)です。

TWIベスは1つまたは複数の従装置を1つまたは複数の主装置に接続します。ベスに接続されたどの装置も主装置、従装置、または両方として働くことができます。主装置はボーレート発生器(BRG)を使ってSCLを生成し、1つの従装置をアドレス指定してデータを送るまたは受け取るのどちらを望むかを告げることによってデータ処理を始めます。BRGは100kHzから1MHzまでの標準動作(Sm)と高速動作(Fm、Fm+)ベス周波数を生成することができます。

TWIは開始条件、停止条件、ハス衝突、ハス異常を検出します。協調損失、異常、衝突、クロック保持も検出され、主装置と従装置の両動作で利用可能な独立した状態フラクで示されます。

TWIは複数主装置のハス動作と調停を支援します。調停の仕組みは複数の主装置が同時にデータを送信しようとする場合を処理します。TWIは自動起動操作ができ、故にソフトウェアの複雑さを減らすことができる簡便動作も支援します。TWIはデータ交換なしに主装置が従装置をアドレス指定することができる迅速指令動作を支援します。

26.2.1. 構成図



26.2.2. 信号説明

信号	形式	説明
SCL	デジタル入出力	直列クロック線
SDA	デジタル入出力	直列データ線

注: I2C規格は用語"Master"と"Slave"を使います。この文書で使った等価なMicrochip用語は各々、"Host"と"Client"です。(訳注: 本書は常識と元規格に従って"主装置"と"従装置"を使います。

26.3. 機能的な説明

26.3.1. 一般的なTWIバスの概念

TWIは以下から成る簡素な双方向2線通信バスを提供します。

・パケット転送用の直列データ(SDA)線

・ バス クロック用の直列クロック(SCL)線

2つの線は開放コレクタ(ドレイン)線(ワイヤードAND)です。


TWIベス形態は直列ベスで複数装置を接続する簡単で効率的な方法です。ベスに接続された装置は主装置または従装置にできます。主装置だけがベスとベス通信を制御できます。

ハネに接続した各従装置に固有のアドレスが割り当てられ、主装置は従装置を制御して処理を始めるのにこれを使います。複数の主装置を同じハネに接続することができ、複数主装置環境と呼ばれます。何時でも1つの主装置だけがハネを自身のものにできるので、主装置間でハネ所有権を解決するために調停機構が提供されます。

主装置はベス上に開始条件(S)を発行することによって転送処理の開始を指示します。主装置は転送処理用のクロック信号を提供します。7ビット従装置アドレス(ADDRESS)と、主装置がデータを読みまたは書きどちらをしたいのかを表す方向(R/W)ビットを持つアドレス ペケットがその後に送られます。

アドレス指定されたI²C従装置はその後にアドレスを確認応答(ACK)し、データ パケット転送処理を始めることができます。毎回の9ビット デー タ パケットは8つのデータ ビットとそれに続き、受信側によってデータが受け取られたか否かのどちらかを示す1ビット応答から成ります。

全てのデータパケット(DATA)転送後、主装置は転送処理を終わるためにバス上で停止条件(P)を発行します。



26.3.2. TWI基本動作

26.3.2.1. 初期化

使われるなら、TWI周辺機能を許可する前に以下のビットを構成設定してください。

- ・制御A(TWIn.CTRLA)レジスタのSDA保持時間(SDAHOLD)ビット領域
- ・制御A(TWIn.CTRLA)レジスタの高速動作+(FMPEN)ビット

26.3.2.1.1. 主装置初期化

有効なTWIバス クロック周波数になる値を主装置ボーレート(TWIn.MBAUD)レジスタに書いてください。主装置制御A(TWIn.MCTRLA)レジス タのTWI主装置許可(ENABLE)ビットに'1'を書くことがTWI主装置を開始します。 バス状態をアイドル(IDLE)に強制するために主装置状態(TWIn.MSTATUS)レジスタのバス状態(BUSSTATE)ビット領域が'01'に設定されなければなりません。

26.3.2.1.2. 従装置初期化

従装置を初期化するには以下のこれらに従ってください。

1. TWI従装置を許可する前に制御A(TWIn.CTRLA)レジスタのSDA準備時間(SDASETUP)ビットを構成設定してください。

2. 従装置アドレスを従装置アドレス(TWIn.SADDR)レジスタに書いてください。

3. TWI従装置を許可するため、従装置制御A(TWIn.SCTRLA)レジスタの従装置許可(ENABLE)ビットに'1'を書いてください。 TWI従装置は主装置が開始条件を発行して従装置アドレスと一致するのを待ちます。

26.3.2.2. TWI主装置動作

TWI主装置は各ハイト後の任意選択の割り込みを持つハイト志向です。主装置の書き込みと読み込みの操作に対して独立した割り込み要求フラグがあります。割り込み要求フラグはポーリング操作にも使うことができます。専用の状態フラグが受信した(ACK)確認応答/(NA CK)否認応答(RXACK)、バス異常(BUSERR)、調停敗退(ARBLOST)、クロック保持(CLKHOLD)、バス状態(BUSSTATE)を示します。 割り込み要求フラグが、1、に設定されると、SCLはLowを強制され、応答または何れかのデータを扱う時間を主装置に与え、殆どの場合でソフトウェアの介在を必要とするでしょう。割り込み要求フラグの解除(0)がSCLを開放します。生成された割り込み数は殆どの条件を自

26.3.2.2.1. クロック生成

TWIは次のような異なる周波数制限を持ついくつかの送信動作形態を支援します。


・100kHzまでの標準動作(Sm)

動的に処理することによって最小に留められます。

- ・400kHzまでの高速動作(Fm)
- ・1MHzまでの高速動作+(Fm+)

主装置ボーレート(TWIn.MBAUD)レシ^{*}スタは送信動作形態に応じてそれらの周波数制限以下のTWI^{x*}スクロック周波数になる値を書かれなければなりません。

Low(t_{LOW})とHigh(t_{HIGH})の時間は主装置ボーレート(TWIn.MBAUD)レジスタによって決められる一方で、上昇(t_R)と下降(t_{OF})の時間はハ^{*} ス形態によって決められます。




- ・tLOWはSCLクロックのLow期間です。
- ・tHIGHはSCLクロックのHigh期間です。
- ・tRは内部プルアップに対するバス インピーダンスによって決められます。詳細については「電気的特性」を参照してください。
- ・toFはオープントレイン電流制限とバスインピーダンスによって決められます。詳細については「電気的特性」を参照してください。

SCLクロックの特性

SCL周波数は右式によって与えられます。

SCL/ロックは50/50のデューティサイクルを持つように設計され、デューティサイクルのLow 部分はtoFとtLOWから成ります。 t_{HIGH} はSCLのHigh状態が検出されるまで始ま りません。TWIn.MBAUDレジスタのホーレート(BAUD)ビット領域とSCL周波数は右式 (式1)によって関連付けられます。



式1はBAUDを表すように変形(式2)することができます。

BAUD値の計算

望む速度動作(Sm、Fm、Fm+)の仕様内での動作を保証するため、これらの手順に従ってください。

- 1. 式2を使ってBAUDビット領域用の値を計算してください。
- 2. 手順1.からのBAUD値を使ってtLOWを計算してください。

$t_{LOW Fm} = t_{LOW Fm^+} = \frac{1}{2}$	BAUD + 6 + min(SCLDUTY, BAUD)	(3.1)	$t_{LOW Sm} = \frac{BAUD + 6}{6} - t_{OF}$ (3.2)	
LOW_Fm - LOW_Fm+ -	fclk_per - lof	(3.1)	$t_{\rm LOW_Sm} = \frac{f_{\rm CLK_PER}}{f_{\rm CLK_PER}} - t_{\rm OF} (3.2)$	

3. 式3.からのt_{LOW}が望む動作形態で指定された最小(t_{LOW_Sm}=4700ns、t_{LOW_Fm}=1300ns、t_{LOW_Fm+}=500ns)を超えるか調べてください。

- 計算されたtLOWが限度を超える場合、式2からのBAUDを使ってください。
- 限度に合わない場合、右の式4を使って新しいBAUD値を計算してください。ここでのt_{LOW_mode}は動作仕様からのt_{LOW_Sm}、t_{LOW_Fm}、t_{LOW_Fm}+のどれかです。


 $BAUD = f_{CLK_PER} \times (T_{LOW_mode} + t_{OF}) - 3 \quad (4)$

26.3.2.2.2. TWIバス状態論理

バス状態論理回路は主装置動作が許可された時にTWIバス 上の動きを継続的に監視します。それはパワーダウンを含む全 ての休止動作形態で動作を続けます。

ハネ状態論理回路は開始条件と停止条件の検出器、衝突検 出、不活性パス時間超過検出、ビット計数器を含みます。これ らはハネ状態を決めるのに使われます。ソフトウェアは主装置状 態(TWIn.MSTATUS)レジ^{*}スタのハ^{*}ス状態(BUSSTATE)ヒ^{*}ット領域 を読むことによって現在のハ^{*}ス状態を得ることができます。

バス状態は未知、アイドル、使用中、所有者になることができ、 右で示される状態遷移図に従って決められます。




- 1. 未知: バス状態機構はTWI主装置が許可される時に有効です。TWI主装置許可、システム リセット実行、またはTWI主装置禁止後、 パス状態は未知です。
- 2. 71・ル: ハス状態(BUSSTATE)ビット領域に'01'を書くことによってハス状態機構をアイトル状態に入ることを強制することができます。 パス状態論理回路を他のどの状態にも強制することはできません。最初の停止条件が検出される時に応用ソフトウェアによっ て状態が設定されなければ、バス状態はアイトルになります。主装置制御A(TWIn.MCTRLA)レジスタの主装置不活性ハス時 間制限(TIMEOUT)ビット領域が0以外の値に構成設定される場合、バス状態は時間超過の発生でアイトルに変わります。
- 3. 使用中: バスがアイドルの時に外部的に生成された開始条件が検出された場合、バス状態が使用中になります。 バス状態は停止条 件が検出されるか、または構成設定されている場合に制限時間超過が設定される時にアイドルへ変わります。
- 4. 所有者: バスがアイドルの時に内部的に開始条件が生成される場合、バス状態が所有者になります。妨害なしで完全な転送処理が 実行された場合、主装置は停止条件を発行し、バス状態がアイドルに戻ります。衝突が検出されて調停に敗れた場合、バ ス状態は停止条件が検出されるまで使用中になります。

26.3.2.2.3. アドレス パケット送信

主装置は7ビット従装置アドレスとR/W方向ビットと共に主装置アドレス(TWIn.MADDR)レジスタが書かれる時にハス転送処理の実行を開始します。MADDRレジスタの値がその後に主装置データ(TWIn.MDATA)レジスタへ複写されます。ハス状態が使用中の場合、TWI主装置は開始条件を発行する前にハス状態がアイドルになるまで待ちます。TWIは開始条件を発行し、移動レジスタがハス上でハイト送信動作を実行します。

調停とR/W方向ビットに依存して、アドレス パケットの送信後に4つの事例(M1~M4)の1つが起きます。



26.3.2.2.3.1. 事例M1 : アドレス パケット送信完了 - 方向ビット=0

従装置がアドレス パケットに対して確認応答(ACK)で応答する場合、TWIn.MSTATUSレジスタで書き込み割り込み要求フラグ(WIF)が'1' に設定され、受信応答(RXACK)フラグが'0'に設定され、クロック保持(CLKHOLD)フラグが'1'に設定されます。WIF、RXACK、CLKHO LDのフラグは主装置状態(TWIn.MSTATUS)レジスタに配置されます。

この時点でクロック保持が有効で、SCLにLowを強制し、クロック周波数全体を低下するようにクロックのLow期間を引き延ばし、データを処理 するのに必要とされる遅延を強制してバスでの更なる活動を防ぎます。 ソフトウェアは以下の準備をすることができます。

・従装置へデータパケット送信

26.3.2.2.3.2. 事例M2 : アドレス パケット送信完了 - 方向ビット=1

従装置がアドレス ペケットに対して確認応答(ACK)で応答する場合、受信応答(RXACK)フラグが'0'に設定され、この時点で従装置がベ スを所有するため、従装置はどんな遅延もなしに主装置へのデータ送出を開始することができます。この時点でクロック保持が有効で、 SCLにLowを強制します。

ソフトウェアは以下の準備をすることができます。

・従装置から受け取ったデータパケットの読み込み

26.3.2.2.3.3. 事例M3: アト・レス パケット送信完了 - 従装置によるアト・レス否認応答

従装置がアドレス パケットに応答しない場合、書き込み割り込み要求フラグ(WIF)と受信応答(RXACK)フラグが'1'に設定されます。この時 点でクロック保持が有効で、SCLにLowを強制します。

確認応答(ACK)欠落はI²C従装置が他の作業で多忙か、または休止動作で応答できないことを示し得ます。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- ・アドレスパケットの再送信
- 主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域で停止条件を発行することによって転送処理を完了、これが推奨 される活動です。

26.3.2.2.3.4. 事例M4:調停敗退またはバス異常

調停で敗れた場合、主装置状態(TWIn.MSTATUS)レジスタで書き込み割り込み要求フラグ(WIF)と調停敗退(ARBLOST)のフラグが '1' に 設定されます。SDAは禁止されてSCLが開放されます。 ハス状態が使用中に変わり、主装置はハ、ス状態がアイドルに戻るまで、もはやハ スでどの操作も実行することを許されません。

バス異常は調停敗退状態と同じように振舞います。この場合、WIFとARBLOSTのフラグに加えて、TWIn.MSTATUSレジスタでバス異常(BUSERR)フラグが'1'に設定されます。

ソフトウェアは以下の準備をすることができます。

・TWIn.MSTATUSレジスタのハス状態(BUSSTATE)ビット領域を読むことによってバス状態がアイドルに変わるまで操作を中止して待機

26.3.2.2.4. データ パケット送信

上の事例M1と仮定し、TWI主装置は主装置データ(TWIn.MDATA)レジスタへ書くことによってデータ送信を開始することができ、それは 書き込み割り込み要求フラグ(WIF)も解除(0)します。データ転送の間、主装置は衝突と異常に関してバスを継続的に監視します。データ パケット転送完了後、WIFフラグが'1'に設定されます。

送信が成功して主装置が従装置からACKビットを受け取る場合、受信応答(RXACK)フラグが'1'に設定され、従装置が新しいデータハ[®] ケットを受け取る準備が整っていることを意味します。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- ・新しいデータ パケットの送信
- ・新しいアドレスパケットの送信
- ・主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域で停止条件を発行することによって転送処理を完了

送信が成功して主装置が従装置から否認応答(NACK)ビットを受け取る場合、RXACKフラグが'1'に設定され、従装置がもっとデータを 受け取ることができないか、または必要でないことを意味します。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

・新しいアドレスパケットの送信

・主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域で停止条件を発行することによって転送処理を完了

受信応答(RXACK)フラグの状態はWIFフラグが'1'に設定され場合にだけ有効で、調停敗退(ARBLOST)とバス異常(BUSERR)のフラグ は'0'に設定されます。

送信は衝突が検出される場合、不成功になり得ます。その後、主装置は調停に敗れ、調停敗退(ARBLOST)フラグが'1'に設定されハ゛ ス状態が使用中に変わります。データ パケット転送中の調停敗退は上の事例M4と同じように扱われます。

WIF、ARBLOST、BUSERR、RXACKのフラグは全て主装置状態(TWIn.MSTATUS)レジズタに配置されます。

26.3.2.2.5. データパケット受信

上の事例M2と仮定し、クロックが1ハイや間開放され。従装置がバス上に1ハイトのデータを出すのを許します。主装置は従装置から1ハイトの データを受け取り、クロック保持(CLKHOLD)フラグと共に読み込み割り込み要求フラグ(RIF)が'1'に設定されます。指令が主装置制御B (TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域に書かれる時に、TWIn.MCTRLBレジスタの応答動作(ACKACT)ビットによって選ばれ た活動が自動的にバス上で送られます。 ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- 主装置制御B(TWIn.MCTRLB)レジスタの応答動作(ACKACT)ビットに'0'を書くことによって確認応答(ACK)で応答し、新しいデータ パケットを受け取る準備
- ・ACKACTビットに'1'を書くことによって否認応答(NACK)で応答し、その後に新しいアドレス パケットを送信
- ACKACTビットに'1'を書くことによってNACKで応答し、その後にTWIn.MCTRLBレジスタの指令(MCMD)ビット領域で停止条件を発行することによって転送処理を完了

NACK応答はその送信中に調停が失われ得るため、成功裏に実行しないかもしれません。衝突が検出される場合、主装置は調停を 失い、調停敗退(ARBLOST)フラグが'1'に設定され、パス状態が使用中に変わります。NACK送出時に調停が失われた場合、またはこ の手順中にパス異常が起きた場合に主装置書き込み割り込み要求フラグ(WIF)が設定(1)されます。データパケット転送中の調停敗退は 前の事例M4のように扱われます。

RIF、CLKHOLD、ARBLOST、WIFのフラグは全て主装置状態(TWIn.MSTATUS)レジスタに配置されます。

注: RIFとWIFのフラグは相互排他で、同時に設定(1)され得ません。

26.3.2.3. TWI従装置動作

TWI従装置は各バイト後の任意選択の割り込みを持つバイト志向です。従装置データ用とアドレス/停止認識用に独立した割り込みフラグがあります。割り込みフラグはポーリング操作に使うこともできます。専用の状態フラグが受信した確認応答(ACK)/否認応答(NACK)、クロック保持、衝突、バス異常、R/W方向を示します。

割り込み要求フラグが、1'に設定されると、SCLはLowを強制され、応答または何かのデータを扱う時間を従装置に与え、殆どの場合でソ フトウェアの介在を必要とするでしょう。生成された割り込み数は殆どの条件の自動処理によって最小に留められます。

従装置制御A(TWIn.SCTRLA)レシブスタの無差別動作許可(PMEN)ビットは受信した全てのアトレスに応答することを従装置に許すように 構成設定することができます。


26.3.2.3.1. アドレス パケット受信

TWIが従装置として構成設定されると、検出されるべき開始条件を待ちます。これが起こると、継続してアトレス パケットが受信されてアトレス 一致論理回路によって調べられます。従装置は正しいアトレスに確認応答(ACK)し、従装置データ(TWIn.SDATA)レシ スタにアトレスを保存します。受信したアトレスが一致しなければ、従装置は応答やアトレスの保存をせず、新しい開始条件を待ちます。

開始条件が以下によって後続されると、従装置状態(TWIn.SSTATUS)レジスタの従装置アドレス/停止割り込み要求フラグ(APIF)が'1'に 設定されます。

- ・有効なアドレスが従装置アドレス(TWIn.SADDR)レジスタのアドレス(ADDR7~1)ビット領域に格納されたアドレスと一致
- ・一斉呼び出しアドレス(\$00)で従装置アドレス(TWIn.SADDR)レジスタのアドレス(ADDR0)ビットが'1'に設定
- ・従装置アドレス遮蔽(TWIn.SADDRMASK)レシブスタでアドレス許可(ADDREN)ビットが'1'に設定され、有効なアドレスがアドレス遮蔽(ADDR MASK)ビット領域に格納されたアドレスと一致
- ・従装置制御A(TWIn.SCTRLA)レジスタの無差別動作許可(PMEN)ビットが'1'に設定された場合の全てのアドレス

従装置状態(TWIn.SSTATUS)レジスタの読み/書き方向(DIR)ビットとハンス状況に応じて、アトレス パケットの受信後に続いて4つの事例(S1 ~S4)の1つが起きます。



26.3.2.3.1.1. 事例S1: アドレス パケット受け入れ - 方向ビット=0

アドレス パケット受信後に従装置によって確認応答(ACK)が送られ、従装置状態(TWIn.SSTATUS)レジスタの読み/書き方向(DIR)ビットが '0'に設定される場合、主装置が書き込み操作を指示します。

この時点でクロック保持が有効で、SCLにLowを強制し、クロック周波数全体を低下するようにクロックのLow期間を引き延ばし、データを処理 するのに必要とされる遅延を強制してバスでの更なる活動を防ぎます。 ソフトウェアは以下の準備をすることができます。

・主装置から受け取ったデータパケットの読み込み

26.3.2.3.1.2. 事例S2 : アドレス パケット受け入れ - 方向ビット=1

アドレス パケット受信後に従装置によって確認応答(ACK)が送られ、従装置状態(TWIn.SSTATUS)レジスタで読み/書き方向(DIR)ビットが '1'に設定される場合、主装置が読み込み操作を指示し、データ割り込み要求フラグ(DIF)が'1'に設定されます。

この時点でクロック保持が有効で、SCLにLowを強制します。

ソフトウェアは以下の準備をすることができます。

・主装置へデータパケット送信

26.3.2.3.1.3. 事例S3:停止条件受信

停止条件が受信されると、アドレス/停止条件フラグ(AP)が'0'に設定され、アドレス一致ではなく停止条件を示し、アドレス/停止割り込み要 求フラグ(APIF)が有効(1)にされます。

APとAPIFのフラグは従装置状態(TWIn.SSTATUS)レジスタに配置されます。

ソフトウェアは以下の準備をすることができます。

・新しいアドレスパケットがアドレス指定するまで待機

26.3.2.3.1.4. 事例S4 : 衝突

従装置がHighレベルのデータビットまたは否認応答(NACK)を送ることができない場合、従装置状態(TWIn.SSTATUS)レジスタの衝突(CO LL)フラグが'1'に設定されます。従装置はSDAでLow値が移動出力されないことを除き、通常動作を始めます。従装置論理回路から のデータと応答の出力が禁止されます。クロック保持は開放されます。開始条件と再送開始条件は受け入れられます。

COLLE^{*}ットはアト^{*}レス解決規約(ARP)が使われるシステムに対して意図されています。非ARP状況で検出した衝突は規約違反があってハ^{*} ス異常として扱われなければならないことを示します。

26.3.2.3.2. データ パケット受信

前の**事例S1**と仮定し、従装置はデータを受信する準備を整えなければなりません。データ パケットが受信されると、従装置状態(TWIn.SS TATUS)レジスタのデータ割り込み要求フラグ(DIF)が'1'に設定されます。指令が従装置制御B(TWIn.SCTRLB)レジスタの指令(SCMD)ビット領域に書かれる時に、TWIn.SCTRLBレジスタの応答動作(ACKACT)ビットによって選ばれた活動が自動的にバス上で送られます。 ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- TWIn.SCTRLBレジスタのACKACTビットに'0'を書くことによって確認応答(ACK)で応答、従装置がもっとデータを受け取る準備が 整っていることを示します。
- ・ACKACTビットに'1'を書くことによって否認応答(NACK)で応答、従装置がこれ以上データを受け取ることができず、主装置が停止 条件または再送開始条件を発行しなければならないことを示します。

26.3.2.3.3. データ パケット送信

上の事例S2と仮定し、従装置は従装置データ(TWIn.SDATA)レジスタへ書くことによってデータ送信を開始することができます。データハ[®] ケット送信が完了されると、従装置状態(TWIn.SSTATUS)レジスタのデータ割り込み要求フラグ(DIF)が'1'に設定されます。

ソフトウェアは以下の活動の1つを取るための準備をすることができます。

- ・TWIn.SSTATUSレジスタの受信応答(RXACK)ビットを読むことによって主装置が確認応答(ACK)で応答したかを調べ、新しいデータ パケット送信を開始
- ・RXACKを読むことによって主装置が否認応答(NACK)で応答したかを調べ、データパケット送信を停止。主装置はNACK後に停止 条件または再送開始条件を送らなければなりません。

26.3.3. 付加機能

26.3.3.1. SMBus

TWIをSMBus環境で使う場合、主装置制御A(TWIn.MCTRLA)レジスタの不活性ハス制限時間(TIMEOUT)ビット領域が構成設定されなければなりません。これがホーレート設定に依存するため、この制限時間を設定する前に主装置ホーレート(TWIn.MBAUD)レジスタを書くことが推奨されます。

SMBus環境に対して100kHzの周波数を使うことができます。標準動作(Sm)と高速動作(Fm)に対して動作周波数はスリューレート制限された出力を持つ一方で、高速動作+(Fm+)に対しては10倍の出力駆動能力を持ちます。

TWIは制御A(TWIn.CTRLA)レジスタのSDA保持時間(SDAHOLD)ビット領域で構成設定されるSMBus互換SDA保持時間も許します。

26.3.3.1.1. SMBus仕様への適合性

ハート・ウェア仕様制限

SMBus 2.0仕様の第2章は電力断の装置は接地への漏れ経路を提供してはならないと述べられています。このデバイスに於いてSCL とSDAに使われるパッドとVDD間に置かれたESDダイオードがあります。電力断の時にVDDが接地と等価と仮定すると、それらのESDダイオードが接地への経路を提供します。

ソフトウェアでの実装

SMBus 2.0仕様の以下の要素はハードウェアで実装されません。


- ・SMBus 2.0仕様の表1は25~35msの最大クロックLow制限時間(Ttimeout)を与え、これは事象システムを使ってSCLピンをTCB周辺機能 に接続することによって実装することができます。望む制限時間値と共に制限時間検査動作でTCBを構成設定してください。
- ・第3層(網(Network)層)はパケット誤り検査(PEC:Packet Error Check)、アドレス解決規約(ARP:Address Resolution Protocol)などが特徴です。これらは必要とされる場合にソフトウェアで実装することができます。

26.3.3.2. 複数主装置

主装置はベスがアイドルなことを検出した場合にだけベス転送処理を開始することができます。複数の主装置がベス上にある場合、他の装置が同時に転送処理を始めようとするかもしれず、結果的に複数の主装置がベスを所有することになります。TWIはSDAでHighレベルのデータ ビットを送信することができず、主装置状態(TWIn.MSTATUS)レジ゙スタのベス状態(BUSSTATE)ビット領域が使用中に変わる場

合に主装置がバスの制御を失うような調停の仕組みを使う ことによってこの問題を解決します。調停で敗れた主装置 はバス所有権の再取得を試みる前にバスがアイドルになるま で待たなければなりません。

(図で)両装置は開始条件を発行することができますが、主装置1は主装置2がLowレヘルを送信している間にHighレヘベルとビット5)の送信を試みる時、調停に敗れます。



26.3.3.3. 簡便動作

TWIインターフェースは応用コードを簡単化してI²C規約を守るのに必要とされる使用者関係処理を最小にする簡便動作を持ちます。

TWI主装置に対し、簡便動作は主装置データ(TWIn.MDATA)レジスタが読まれると直ぐに確認応答(ACK)活動を自動的に送ります。この機能は主装置制御B(TWIn.MCTRLB)レシ、スタの応答動作(ACKACT)ビットが確認応答(ACK)に設定(=0)される時にだけ有効です。 TWI主装置はACKACTが否認応答(NACK)に設定(=1)される場合にデータレシ、スタ読み込み後に否認応答(NACK)ビットを生成しません。この機能は主装置制御A(TWIn.MCTRLA)レシ、スタの簡便動作許可(SMEN)ビットが'1'に設定される時に許可されます。

TWI従装置に対し、簡便動作は従装置データ(TWIn.SDATA)レジスタが読まれると直ぐに確認応答(ACK)活動を自動的に送ります。簡 便動作はTWInSDATAレジタが読み書きされた場合に従装置状態(TWIn.SSTATUS)レジスタのデータ割り込み要求フラグ(DIF)を自動的 に'0'に設定します。この機能は従装置制御A(TWIn.SCTRLA)レジスタの簡便動作許可(SMEN)ビットが'1'に設定される時に許可され ます。

26.3.3.4. 迅速指令動作

迅速動作でのアドレス パケットのR/Wビットが指令を示します。この動作は主装置制御A(TWIn.MCTRLA)レジスタの迅速指令許可(QCEN) ビットに'1'を書くことによって許可されます。データの送受信はありません。

迅速指令はSMBus仕様で、R/Wビットを装置機能のON/OFF切り替え、または低電力待機動作の許可/禁止に使います。この動作は 自動起動操作を許してソフトウェアの複雑さ減らすことができます。

主装置が従装置から確認応答(ACK)を受け取った後、R/Wビットの値に応じて主装置読み割り込み要求フラグ(RIF)または主装置書き 割り込み要求フラグ(WIF)のどちらかが設定(1)されます。迅速指令発行後にRIFまたはWIFのフラグが設定(1)されると、TWIは主装置制 御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域を書くことによって停止(停止条件)指令を受け入れます。最後の受信応答(RXA CK)フラグと共にRIFとWIFのフラグは全て主装置状態(TWIn.MSTATUS)レジスタに配置されます。

図26-8. 迅速指令の流れ → 使用中 主装置がバス上にデータを供給 使用中→P→P・アイドル→S→7ドレス→R/W→→所有者→A→P アドレス指定された従装置がバス上にデータを供給

26.3.3.5. 10ビット アトレス

転送処理が読みか書きかに関わらず、主装置はR/W方向ビットを'0'に設定して10ビットアトレスを送ることによって開始されなければなりません。

従装置アドレス一致論理回路はアビット アドレスと一斉呼び出しアドレスの認識を支援するだけです。主装置がTWI従装置をアドレス指定した かを決めるため、従装置アドレス一致論理回路によって従装置アドレス(TWIn.SADDR)レジスタが使われます。

TWI従装置アドレス一致論理回路は10ビットアドレスの最初のバイトの認識を支援するだけで、第2パイトはソフトェアで処理されなければなりません。10ビットアドレスの最初のバイトは従装置アドレス(TWIn.SADDR)レジスタの上位5ビットが、11110、の場合に認識されます。従って、最初のパイトは5つの指示ビット、10ビットアドレスの上位2ビット(MSb)、R/W方向ビットから成ります。それに続く主装置からの下位側バイト(LSB)はデータパケットの形式で来ます。

図26-9. 10ビット アト・レス転送処	见理				
S + 1 1 1 1 0 A9 A8 W + A + A7 A6 A5 A4 A3 A2 A1 A0 + A + SW					
SW> ソフトウェア関連処理	主装置がバス上にデータを供給	アドレス指定された従装置がバス上にデータを供給			

26.3.4. 割り込み

表26-1.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
Slave	TWI従装置割り込み	 DIF : TWIn.SSTATUSのデータ割り込み要求フラグを'1'に設定 APIF : TWIn.SSTATUSのアドレス/停止割り込み要求フラグを'1'に設定
Master	TWI主装置割り込み	 RIF : TWIn.MSTATUSの読み込み割り込み要求フラグを'1'に設定 WIF : TWIn.MSTATUSの書き込み割り込み要求フラグを'1'に設定

割り込み条件が起こると、主装置状態(TWIn.MSTATUS)レジスタまたは従装置状態(TWIn.SSTATUS)レジスタで対応する割り込み要求フ ラグが設定(1)されます。

いくつかの割り込み要求条件が割り込みベクタによって支援される時に、割り込み要求は割り込み制御器に対して1つの結合された割り込み要求へ共に論理和(OR)されます。使用者はどの割り込み条件が存在するかを決めるのにTWIn.MSTATUSまたはTWIn.SSTATUSのレジスタから割り込み要求フラグを読まなければなりません。

26.3.5. 休止形態動作

ハネ状態論理回路とアドレス認識ハードウェアは全ての休止動作形態で動作を続けます。TWI従装置が休止動作で開始条件に続いて従 装置アドレスが検出された場合、主クロックが利用可能になるまでの起き上がり期間の間、クロック伸長が有効です。TWI主装置は全ての 休止動作で動作を停止します。二元動作が有効な時は、開始条件がTWI従装置によって受信された時にだけTWI周辺機能が起き 上がります。

26.3.6. デバッグ操作

走行時デバッグの間、TWIはそれの通常動作を続けます。デバッグ動作でのCPU停止はTWIの通常動作を停止します。TWIはデバッグ 制御(TWIn.DBGCTRL)レジスタのデバッグ時走行(DBGRUN)ビットに'1'を書くことによって停止されたCPUでの動作を強制することがで きます。デバッグ動作でCPUが停止され、DBGRUNビットが'1'の時に、主装置データ(TWIn.MDATA)レジスタと従装置データ(TWIn.SDAT A)レジスタの読み書きは決してバス操作を起動したり、送信を引き起こしてフラグを解除(0)しません。TWIが割り込みや同様のものを通し てCPUによって定期的な処理を必要とするように構成設定される場合、停止されたデバッグの間に不正な動作やデータ損失になるかも しれません。

26.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0				SDASETUP	SDAH	OLD1,0	FMPEN	
+\$01	予約									
+\$02	DBGCTRL	$7 \sim 0$								DBGRUN
+\$03	MCTRLA	$7 \sim 0$	RIEN	WIEN		QCEN	TIMEOUT1,0		SMEN	ENABLE
+\$04	MCTRLB	$7 \sim 0$					FLUSH	ACKACT	MCN	1D1,0
+\$05	MSTATUS	$7 \sim 0$	RIF	WIF	CLKHOLD	RXACK	ARBLOST	BUSERR	BUSST	ATE1,0
+\$06	MBAUD	$7 \sim 0$		BAUD7~0						
+\$07	MADDR	$7 \sim 0$			1	ADD	R7~0			
+\$08	MDATA	$7 \sim 0$			1	DAT	A7~0			
+\$09	SCTRLA	$7 \sim 0$	DIEN	APIEN	PIEN			PMEN	SMEN	ENABLE
+\$0A	SCTRLB	$7 \sim 0$						ACKACT	SCM	D1,0
+\$0B	SSTATUS	$7 \sim 0$	DIF	APIF	CLKHOLD	RXACK	COLL	BUSERR	DIR	AP
+\$0C	SADDR	7~0		ADDR7~0						
+\$0D	SDATA	7~0				DAT	A7~0			
+\$0E	SADDRMASK	$7 \sim 0$			Al	DDRMASK6	~0			ADDREN

26.5. レシ スタ説明

26.5.1. CTRLA - 制御A (Control A)

名称	:	CTRLA
<u> </u>		* ~ ~

変位 : +\$00

リセット : \$00

特質:-

ヒット	7	6	5	4	3	2	1	0
				SDASETUP	SDAH	OLD1,0	FMPEN	
アクセス種別	R	R	R	R/W	R/W	R/W	R/W	R
リセット値	0	0	0	0	0	0	0	0

• ビット4 - SDASETUP : SDA準備時間 (SDA Setup Time)

このビットはSDA出力信号での充分な準備時間を保証するためにSCLが伸長されるクロック数を制御します。このビットは従装置動作で 動作する時に使われます。

	値	0	1		
4	名称 4CYC		8CYC		
	説明	SDA準備時間は4クロック周期です。	SDA準備時間は8クロック周期です。		

• ビット3,2 - SDAHOLD1,0 : SDA保持時間 (SDA Hold Time)

このビット領域はTWIに対するSDA保持時間を選びます。詳細については「電気的特性」章をご覧ください。

値	0 0	01	1 0	11
名称	OFF	50NS	300NS	500NS
説明	保持時間OFF	短保持時間	代表的条件下の SMBus 2.0仕様に合致	全方面に渡って SMBus 2.0仕様に合致

• ビット1 - FMPEN : 高速動作+許可 (Fast Mode Plus Enable)

このビットへの'1'書き込みはTWI既定構成設定でのTWIに対して1MHzバス速度(高速動作+、FM+)を選びます。

值	0	1
名称	OFF	ON
説明	標準動作または高速動作で動作	高速動作+(Fm+)で動作

26.5.2. DBGCTRL - デバッグ制御 (Debug Control)

名称	: DBGCTRL
----	-----------

変位 : +\$02

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット0 - DBGRUN : デバック時走行 (Debug Run)

詳細については「デバッグ操作」項を参照してください。

値	0	1
説明	TWIはデバッグ動作中断で停止し、事象を無視	TWIはCPU停止中のデバッグ動作中断で走行継続

26.5.3. MCTRLA - 主装置制御A (Host Control A)

名称	: MCTRLA	4
変位	: +\$03	

- リセット : \$00
- 特質:-

ビット	7	6	5	4	3	2	1	0
	RIEN	WIEN		QCEN	TIMEC)UT1,0	SMEN	ENABLE
アクセス種別	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RIEN : 読み込み割り込み許可 (Read Interrupt Enable)

TWI主装置読み込み割り込みはこのビットとステータスレジスタ(CPU.SREG)の全体割り込み許可(I)ビットが'1'に設定される場合にだけ生成されます。

このビットへの'1'書き込みは主装置状態(TWIn.MSTATUS)レジスタの主装置読み込み割り込み要求フラグ(RIF)での割り込みを許可します。RIFフラグは主装置読み込み割り込みが起きた時に'1'に設定されます。

● ビット6 - WIEN : 書き込み割り込み許可 (Write Interrupt Enable)

TWI主装置書き込み割り込みはこのビットとステータスレジスタ(CPU.SREG)の全体割り込み許可(I)ビットが'1'に設定される場合にだけ生成されます。

このビットへの'1'書き込みは主装置状態(TWIn.MSTATUS)レジスタの主装置書き込み割り込み要求フラグ(WIF)での割り込みを許可します。WIFフラグは主装置書き込み割り込みが起きた時に'1'に設定されます。

• ビット4 - QCEN : 迅速指令許可 (Quick Command Enable)

このビットへの'1'書き込みが迅速指令動作を許可します。迅速指令が許可されて従装置がアトレスに応答する場合、R/Wビットの値に応じて対応する読み込み割り込み要求フラグ(RIF)または書き込み割り込み要求フラグ(WIF)が設定(1)されます

ソフトウェアは主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域に(STOPを)書くことで停止条件を発行せねばなりません。

● ビット3,2 - TIMEOUT1,0: 不活性バス制限時間 (Inactive Bus Timeout)

このビット領域に0以外の値を設定することが不活性バス制限時間監視を許可します。バスがTIMEOUT設定よりも長い間不活性の場合、バス状態論理回路はアイドル状態に移行します。

値	0 0	0 0 0 1		11	
名称	DISABLED	50US	100US	200US	
説明	バス制限時間禁止:I ² C	50µs : SMBus	100µs	200µs	

● ビット1 - SMEN : 簡便動作許可 (Smart Mode Enable)

このビットへの'1'書き込みが主装置簡便動作を許可します。簡便動作が許可されると、主装置データ(TWIn.MDATA)レジスタ読み込み 直後に主装置制御B(TWIn.MCTRLB)レジスタの応答動作(ACKACT)ビットに存在する値が送られます。

● ビット0 - ENABLE : 主装置許可 (Enable TWI Host)

このビットへの'1'書き込みがTWIを主装置として許可します。

26.5.4. MCTRLB - 主装置制御B (Host Control B)

名称 : MCTRLB **変位** : +\$04

Jtyh : \$00

特質:-

ビット _	7	6	5	4	3	2	1	0
					FLUSH	ACKACT	MCN	/D1,0
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• L'ット3 - FLUSH : 解消 (Flush)

このビットは主装置の内部状態を解消してバス状態をアイドルに変えます。TWIは主装置アドレス(TWIn.MADDR)レジスタに先立って主装置 データ(TWIn.MDATA)レジスタが書かれる場合に無効なデータを送信します。解消後の主装置アドレス(TWIn.MADDR)と主装置データ(TWI n.MDATA)への書き込みはハートウェアがSCLバス空きを検出すると直ぐに処理を開始させます。

このビットへの'1'書き込みは主装置を禁止する1クロック周期間の瞬発(ストローブ)信号を生成し、その後に主装置を再許可します。このビットへの'0'書き込みは無効です。

● ビット2 - ACKACT : 応答動作 (Acknowledge Action)

ACKACT(注)ビットはハネ状態とソフトウェア相互作用によって定義された或る条件下の主装置での動きを表します。主装置制御A(TWIn. MCTRLA)レジスタの簡便動作許可(SMEN)ビットが(1)に設定される場合、応答動作は主装置データ(TWIn.MDATA)レジスタが読まれる時に実行されます。さもなければ指令が主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット領域に書かれなければなりません。 主装置データ(TWIn.MDATA)レジスタが書かれる時は主装置がデータを送っているため、応答動作は実行されません。

値	0	1
名称	ACK	NACK
説明	確認応答(ACK)送出	否認応答(NACK)送出

ビット1,0 - MCMD1,0 : 指令 (Command)

MCMD(注)ビット領域は瞬発(ストローブ)信号です。このビット領域は常に'0'として読みます。

このビット領域への書き込みは下表によって定義されるような主装置動作を起動します。

WE0 5 10 1								
MCMD1,0	群構成設定	データ方向	説明					
0 0	NOACT	×	(予約)					
01	REPSTART	×	再送開始条件が後続する応答動作を実行					
1.0	RECVTRANS	W	バ小書き込み操作が後続する応答動作(活動なし)を実行 (<mark>注</mark>)					
10	RECVIRANS	R R	バイ読み込み操作が後続する応答動作を実行					
11	STOP	×	停止条件発行が後続する応答動作を実行					

注: 主装置書き込み操作に対して、TWIは主装置データ(TWIn.MDATA)レジスタに書かれる新しいデータを待ちます。

注: ACKACTビットとMCMDビット領域は同時に書くことができます。

26.5.5. MSTATUS - 主装置状態 (Host Status)

名称:MSTATUS

変位:+\$05

リセット : \$00

特質 :-

正常なTWI操作はこのレジスタが純粋に読み込み専用レジスタと見做されることが必要とされます。状態フラグの何れかの解除(0)は主装 置送信アドレス(TWIn.MADDR)レジスタ、主装置データ(TWIn.MDATA)レジスタ、主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビット をアクセスすることによって間接的に行われます。

ビット	7	6	5	4	3	2	1	0
	RIF	WIF	CLKHOLD	RXACK	ARBLOST	BUSERR	BUSST	ATE1,0
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RIF : 読み込み割り込み要求フラグ(Read Interrupt Flag)

このフラグは主装置バイト読み込み動作が完了された時に'1'に設定されます。

RIFフラグは主装置読み込み割り込みを生成することができます。主装置制御A(TWIn.MCTRLA)レジスタの読み込み割り込み許可(RIE N)ビットの記述でより多くの情報を見つけてください。

このフラグは他のいくつかのTWIレジスタがアクセスされる時に自動的に解除(0)します。RIFフラグを解除(0)するのに以下の方法のどれをも 使うことができます。

- ・これへの'l'書き込み
- ・主装置アドレス(TWIn.MADDR)レジスタへの書き込み
- ・主装置データ(TWIn.MDATA)レジスタの読み書き
- ・主装置制御B(TWIn.MCTRLB)レジスタの指令(MCMD)ビットへの書き込み

• ビット6 - WIF:書き込み割り込み要求フラグ(Write Interrupt Flag)

このフラグはどのバス異常の発生や調停敗退状況とも無関係に主装置のアドレス送信またはバイトの書き込みが完了された時に'1'に設定されます。

WIF7ラグは主装置書き込み割り込みを生成することができます。主装置制御A(TWIn.MCTRLA)レジスタの書き込み割り込み許可(WIE N)ビットの記述でより多くの情報を見つけてください。

このフラグはRIFフラグに対して上で記述された方法のどれかを使って解除(0)することができます。

• ビット5 - CLKHOLD : クロック保持 (Clock Hold)

このビットが'1'として読まれると、それは主装置がTWIクロック(SCL)を現在Lowに保持してTWIクロック周期を引き延ばしていることを示します。

このフラグはRIFフラグに対して前で記述された方法のどれかを使って解除(0)することができます。

● ビット4 - RXACK : 受信応答 (Received Acknowledge)

このビットが'0'として読まれると、それは従装置からの最新応答ビットが確認応答(ACK)で従装置がより多くのデータの準備が整っていることを示します。

このビットが'1'として読まれると、それは従装置からの最新応答ビットが否認応答(NACK)で従装置がより多くのデータの受信ができないかまたは必要でないことを示します。

● ビット3 - ARBLOST : 調停敗退 (Arbitration Lost)

このビットが'1'として読まれると、それは主装置が調停で敗れたことを示します。これは以下の場合の1つで起き得ます。

- ・Highデータビットを送信している間
- ・ 否認応答(NACK)を送信している間
- ・開始条件(S)を発行している間
- ・再送開始条件(Sr)を発行している間

このフラグはRIFフラグに対して記述される方法の1つを選ぶことによって解除(0)することができます。

ビット2 - BUSERR : バス異常 (Bus Error)

BUSERR7ラグは不正なバス状態が起きたことを示します。不正なバス操作はTWIバス線で規約違反の開始条件(S)、再送開始条件 (Sr)、停止条件(P)が検出された場合に検知されます。開始条件直後に続く停止条件が規約違反の一例です。 BUSERR7ラグは以下の方法の1つを選ぶことによって解除(0)することができます。

- ・これへの'1'書き込み
- ・主装置アドレス(TWIn.MADDR)レジスタへの書き込み

TWIバス異常検出部はTWI主装置回路の一部です。バス異常が検出されるには、TWI主装置が許可(主装置制御A(TWIn.MCTRLA) レジ゙スタのTWI主装置許可(ENABLE)どットが、1、に)されて、主クロック周波数がSCL周波数の最低4倍でなければなりません。

• ビット1,0 - BUSSTATE1,0 : バス状態フラク (Bus State)

このビット領域は現在のTWIバス状態を示します。このビット領域への'01'書き込みはバス状態をアイドルに強制します。他の全ての値は 無視されます。

値	0 0	0 1	10	11
名称	UNKNOWN	IDLE	OWNER	BUSY
説明	未知のバス状態(未知)	アイドルのハス状態(アイドル)	このTWIがバスを制御(所有者)	多忙なバス状態(使用中)

26.5.6. MBAUD - 主装置ボーレート (Host Baud Rate)

名称:MBAUD

変位 : +\$06

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
				BAU	D7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - BAUD7~0 : ボーレート (Baud Rate)

このビット領域はSCLのHighとLowの時間を得るのに使われます。主装置が禁止されている間に書かれなければなりません。主装置は 主装置制御A(TWIn.MCTRLA)レジスタのTWI主装置許可(ENABLE)ビットに'0'を書くことによって禁止されます。

SCLの周波数を計算する方法のより多くの情報については「クロック生成」項を参照してください。

26.5.7. MADDR - 主装置アドレス (Host Address)

名称 : MADDR 変位 : +\$07 リセット : \$00 特質 : -								
ビット	7	6	5	4	3	2	1	0
				ADD	R7~0		1	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~0 - ADDR7~0 : アドレス (Address)

このレジスタは外部従装置のアドレスを含みます。このビット領域が書かれると、TWIは開始条件を発行し、移動レジスタがバス状態に応じて バス上でバ小送信動作を実行します。

このレジスタは、読み込みアクセスがバス規約に関連するどれかの操作を実行するために主装置論理回路を起動しないため、進行中の バス活動での妨害を除いて何時でも読むことができます。

主装置制御論理回路は読み書き(R/W)方向ビットとしてこのレジスタのビット0を使います。

26.5.8. MDATA - 主装置データ (Host Data)

名称 : MDATA 変位 : +\$08 リセット : \$00

特質 :-

Ľ"ット 7	6	5	4	3	2	1	0
			DA	TA7~0			
アクセス種別 R/	W R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値() 0	0	0	0	0	0	0

Ε΄ット7~0 - DATA7~0 : τ̄΄-タ (Data)

このビット領域はバスでのデータ移動出力(送信)とバスから受け取るデータの移動入力(受信)に使われる主装置の物理的な移動レジスタへの直接アクセスを提供します。直接アクセスはバイト送信中にMDATAレジスタをアクセスすることができないことを意味します。

有効なデータの読み込みまたは送信されるべきデータの書き込みはクロック保持(CLKHOLD)ビットが'1'として読まれる時、または割り込み発生時にだけ成功することができます。

MDATAレジネタへの書き込みは主装置にバスでのバイド送信動作の実行を命じ、直後に従装置からの応答ビットを受け取ります。これは 主装置制御B(TWIn.MCTRLB)レジスタの応答動作(ACKACT)ビットと無関係です。書き込み操作は主装置書き込み割り込み要求フラグ (WIF)が'1'に設定されるのに先立って調停に勝つか負けるかに関わらず実行されます。

主装置制御A(TWIn.MCTRLA)レジスタの簡便動作許可(SMEN)ビットが'1'に設定され場合、MDATAレジスタへの読み込みアクセスは主装置に応答動作の実行を命じます。これは主装置制御B(TWIn.MCTRLB)レジスタの応答動作(ACKACT)ビットの設定に依存します。

- 注: ・WIFとRIFのフラグはACKACTが'1'に設定されている間にMDATAレジスタが読まれる場合、自動的に解除(0)されます。
 - ・調停敗退(ARBLOST)とバス異常(BUSERR)のフラグは無変化のままです。
 - ・WIF、RIF、ARBLOST、BUSERRのフラグはCLKHOLDビットと共に全て主装置状態(TWIn.MSTATUS)レジスタに配置されます。

26.5.9. SCTRLA - 従装置制御A (Client Control A)

名称:SCTRLA

変位 : +\$09

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	DIEN	APIEN	PIEN			PMEN	SMEN	ENABLE
アクセス種別	R/W	R/W	R/W	R	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - DIEN : データ割り込み許可 (Data Interrupt Enable)

このビットに'1'を書くことは従装置状態(TWIn.SSTATUS)レジスタのデータ割り込み要求フラグ(DIF)での割り込みを許可します。 TWI従装置データ割り込みは、このビット、DIFフラグ、ステータスレジスタ(CPU.SREG)の全体割り込み許可(I)ビットが全て'1'の場合にだけ生成されます。

● ビット6 - APIEN : アドレス/停止条件割り込み許可 (Address or Stop Interrupt Enable)

このビットに'1'を書くことは従装置状態(TWIn.SSTATUS)レジスタのアドレス/停止条件割り込み要求フラグ(APIF)での割り込みを許可します。

TWI従装置アドレス/停止条件割り込みは、このビット、APIFフラグ、ステータス レジスタ(CPU.SREG)の全体割り込み許可(I)ビットが全て'1'の場合にだけ生成されます。

注:・従装置停止条件割り込みは割り込みフラグとベクタを従装置アドレス割り込みと共有します。

- ・従装置制御A(TWIn.SCTRLA)レジスタの停止条件割り込み許可(PIEN)ビットは停止条件でAPIFが設定されるために'1'を書かれなければなりません。
- ・割り込み発生時、TWI従装置状態(TWIn.SSTATUS)レジスタのアドレス/停止条件(AP)ビットはアドレス一致か停止条件かのどちらが 割り込みを起こしたかを決めます。

● ビット5 - PIEN : 停止条件割り込み許可 (Stop Interrupt Enable)

このビットに'1'を書くことは停止条件発生時にTWI従装置状態(TWIn.SSTATUS)レジスタのアドレス/停止条件割り込み要求フラグ(APIF) が設定(1)されることを許します。主クロック周波数はこの機能を使うためにSCL周波数の最低4倍でなければなりません。

● ビット2 - PMEN : 無差別動作許可 (Permissive Mode Enable)

このビットが'1'を書かれるなら、従装置アドレス一致論理回路は全ての受信アドレスに応答します。

このビットが'0'を書かれるなら、アトレス一致論理回路はどのアトレスを従装置のアトレスとして認識するかを決めるのに従装置アトレス(TWI n.SADDR)レジスタを使います。

● ビット1 - SMEN : 簡便動作許可 (Smart Mode Enable)

このビットに'1'を書くことが従装置簡便動作を許可します。簡便動作が許可されると、従装置制御B(TWIn.SCTRLB)レジスタの指令 (SCMD)ビット領域への書き込みによる指令発行または従装置データ(TWIn.SDATA)レジスタのアクセスは割り込みをリセットして動作を続けます。簡便動作が禁止される場合、従装置は続けるのに先立って常に新しい従装置指令を待ちます。

● ビット0 - ENABLE : 従装置許可 (Enable TWI Client)

このビットに'1'を書くことがTWI従装置を許可します。

26.5.10. SCTRLB - 従装置制御B (Client Control B)

名称:SCTRLB 変位:+\$0A リセット:\$00 特質:-

ビット 7 6 5 2 4 3 0 ACKACT SCMD1 R/W アクセス種別 R R R R R R/W R/W リセット値 0 0 0 0 0 0 0 0

● ビット2 - ACKACT : 応答動作 (Acknowledge Action)

ACKACT(注)ビットはハス規約状態とソフトウェア相互作用によって定義される或る条件下でのTWI従装置の動きを示します。従装置制御 A(TWIn.SCTRLA)レジスタの簡便動作許可(SMEN)ビットが、1、に設定される場合、応答動作は従装置データ(TWIn.SDATA)レジスタが読まれる時に実行されます、さもなければ従装置制御B(TWIn.SCTRLB)レジスタの指令(SCMD)ビット領域に指令が書かれなければなりません。

従装置データ(TWIn.SDATA)レジスタが書かれる時は従装置がデータを送っているため、応答動作は実行されません。

値	0	1
名称	АСК	NACK
説明	確認応答(ACK)送出	否認応答(NACK)送出

ビット1,0 - SCMD1,0 : 指令 (Command)

SCMD(注)ビット領域は瞬発(ストローブ)信号です。このビット領域は常に'0'として読みます。 このビット領域への書き込みは次表によって定義されるような従装置動作を起動します。

注: ACKACTビットとSCMDビット領域は同時に書くことができます。ACKACTは指令が起動されるのに先立って更新されます。

表26-3. 指令設定									
SCMD1,0	群構成設定	DIR(方向)	説明						
0 0	NOACT	×	活動なし						
01	-	×	(予約)						
1.0	COMPTRANS	$\overline{\mathrm{W}}$	何れかの開始条件/再送開始条件(S/Sr)待機に先行する応答動作を実行						
10	COMPTINANS	R	何れかの開始条件/再送開始条件(S/Sr)待機	完了に使用					
		$\overline{\mathrm{W}}$	次バ小の受信に先行する応答動作を実行						
11	RESPONSE	R	アドレス割り込み要求フラク(APIF)に対する応答で使用:従装置データ割り込み(DIF)に先行する応答動作を実行						
		Λ	データ割り込み要求フラグ(DIF)に対する応答で使用:応答動作が後続するバイト読み取り 操作を実行						

26.5.11. SSTATUS - 従装置状態 (Client Status)

名称:SSTATUS

変位 : +\$0B

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	DIF	APIF	CLKHOLD	RXACK	COLL	BUSERR	DIR	AP
アクセス種別	R/W	R/W	R	R	R/W	R/W	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット7 - DIF : データ割り込み要求フラク (Data Interrupt Flag)

このフラグはバス異常なしで従装置のバイト送信またはバイト受信の操作が完了された時に'1'に設定されます。このフラグは衝突検出の 場合での不成功転送処理で'1'に設定され得ます。 衝突(COLL)ビットの記述でより多くの情報を見つけてください。

DIFフラグは従装置データ割り込みを生成することができます。従装置制御A(TWIn.SCTRLA)レジスタのデータ割り込み許可(DIEN)ビットの 記述でより多くの情報を見つけてください。

このフラグは他のいくつかのTWIレジスタがアクセスされる時に自動的に解除(0)します。以下の方法のどれもDIFフラグを解除(0)するのに使うことができます。

- ・従装置データ(TWIn.SDATA)レジスタへの読み書き
- ・従装置制御B(TWIn.SCTRLB)レジスタの指令(SCMD)ビット領域への書き込み
- ビット6 APIF : アドレス/停止条件割り込み要求フラグ (Address or Stop Interrupt Flag)

このフラグは従装置アドレスが受信された時、または停止条件によって、1'に設定されます。

APIFフラグは従装置アドレス/停止条件割り込みを生成することができます。従装置制御A(TWIn.SCTRLA)レジスタのアドレス/停止条件割り込み許可(APIEN)ビットの記述でより多くの情報を見つけてください。

このフラグはDIFフラグに対して記述される方法のどれを使っても解除(0)することができます。

ビット5 - CLKHOLD: クロック保持 (Clock Hold)

このビットが'1'として読まれると、それは従装置がTWIクロック(SCL)を現在Lowに保持してTWIクロック周期を引き延ばしていることを示します。

このビットはアドレス(APIF)またはデータ(DIF)の割り込みが起こる時に'1'に設定されます。対応する割り込みのリセットが間接的にこのビット を'0'に設定します。

● ビット4 - RXACK : 受信応答 (Received Acknowledge)

このビットが'0'として読まれると、それは主装置からの最新応答ビットが確認応答(ACK)だったことを示します。 このビットが'1'として読まれると、それは主装置からの最新応答ビットが否認応答(NACK)だったことを示します。

ビット3 - COLL : 衝突 (Collision)

このビットが'1'として読まれると、それは従装置が以下の1つを行うことができなかったことを示します。

- ・SDAでのHight'ット送信。不成功転送処理の内部完了のため、その最後でデータ割り込み要求フラグ(DIF)が'1'に設定されます。
- ・ 否認応答(NACK)ビット送信。従装置アトレス一致が既に起こされたために衝突が起き、結果としてアトレス/停止条件割り込み要求フラ グ(APIF)が'1'に設定されます。

このビットへの'1'書き込みはCOLLフラグを解除(0)します。このフラグは何れかの開始条件(S)または再送開始条件(Sr)が検出される場合に自動的に解除(0)されます。

注: APIFとDIFのフラグは衝突を調べるのに使われ得る処理部の割り込みしか生成することができません。

● ビット2 - BUSERR : バス異常 (Bus Error)

BUSERR7ラグは不正なバス状態が起きたことを示します。不正なバス操作はTWIバス線で規約違反の開始条件(S)、再送開始条件 (Sr)、停止条件(P)が検出された場合に検知されます。開始条件直後に続く停止条件が規約違反の一例です。

BUSERRフラグは以下の方法の1つを選ぶことによって解除(0)することができます。

- ・これへの'1'書き込み
- ・主装置アドレス(TWIn.MADDR)レジスタへの書き込み

TWIベス異常検出部はTWI主装置回路の一部です。ベス異常が検出されるには、TWI主装置が許可(主装置制御A(TWIn.MCTRLA) レジ゙スタのTWI主装置許可(ENABLE)どットが'1'に)されて、主クロック周波数がSCL周波数の最低4倍でなければなりません。

• ビット1 - DIR : 読み/書き方向 (Rwad/Write Direction)

このビットは現在のTWIベス方向を示します。DIRビットはTWI主装置から受信した最後のアトレス ペケットからの方向ビット値を反映します。 このビットが'1'として読まれると、それは主装置読み込み操作が進行中です。

このビットが'0'として読まれると、それは主装置書き込み操作が進行中です。

● ビット0 - AP : アドレス/停止条件 (Address or Stop)

TWI従装置状態(TWIn.SSTATUS)レジスタのTWI従装置アドレス/停止条件割り込み要求フラグ(APIF)が'1'に設定されると、このビットは割り込みがアドレス検出のためかそれとも停止条件のためかを決めます。

值	0	1				
名称	STOP	ADR				
説明	停止条件がAPIF7ラグでの割り込みを生成	アドレス検出がAPIFフラグでの割り込みを生成				

26.5.12. SADDR - 従装置アドレス (Client Address)

名称 : SADDR **変位** : +\$0C

- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0			
	ADDR7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

• ビット7~0 - ADDR7~0 : アドレス (Address)

従装置アドレス(TWIn.ADDR)レジスタはTWI主装置がTWI従装置をアドレス指定したかを判断する従装置アドレス一致論理回路によって使われます。アドレス パケットが受信された場合、従装置状態(TWIn.SSTATUS)レジスタのアドレス/停止条件割り込み要求フラグ(APIF)とアドレス /停止条件(AP)ビットが'1'に設定されます。

TWIn.SADDRレジスタの上位7ビット(ADDR7~1)は基本従装置アドレスを表します。

TWIn.SADDRレジネタの最下位ビット(ADDR0)はI²C規約の一斉呼び出しアトレス(\$00)の認識に使われます。この機能はこのビットが'1'に 設定される時に許可されます。

26.5.13. SDATA - 従装置データ (Client Data)

名称 : SDATA 変位 : +\$0D リセット : \$00 特質 : -									
	ビット	7	6	5	4	3	2	1	0
					DAT	A7~0			
	アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	リセット値	0	0	0	0	0	0	0	0

ビット7~0 - DATA7~0 : データ (Data)

このビット領域は従装置データレジスタへのアクセスを提供します。

有効なデータの読み込みまたは送信されるべきデータの書き込みは従装置によってSCLがLowに保持される時(即ち、CLKHOLDビットが'1'に設定される時)にだけ達成することができます。割り込みの使用または割り込み要求フラグの監視によってソフトウェアが現在の規約状態の経緯を保つ場合、SDATAレジスタをアクセスするのに先だって、ソフトウェアで従装置状態(TWIn.SSTATUS)レジスタのクロック保持(CLKHOLD)ビットを調べることは不要です。

従装置制御A(TWIn.SCTRLA)レシ^{*}スタの簡便動作許可(SMEN)ビットが'1'に設定される場合、クロック保持が有効の時のSDATAレシ^{*}スタ 読み込みは従装置にハ^{*}ス操作を自動起動して応答動作を実行することを命じます。これは従装置制御B(TWIn.SCTRLB)レシ^{*}スタの応 答動作(ACKACT)ビットの設定に依存します。

26.5.14. SADDRMASK - 従装置アドレス遮蔽 (Client Address Mask)

名称: SADDRMASK

- **変位**:+\$0E
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
	ADDRMASK6~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7~1 - ADDRMASK6~0 : アトレス遮蔽 (Address Mask)

ADDRMASKビット領域はアドレス許可(ADDREN)ビットに依存して第2アドレス一致またはアドレス遮蔽のレシ、スタとして働きます。

ADDRENビットが'0'を書かれる場合、ADDRMASKビット領域は7ビット従装置アドレス遮蔽値を設定することができます。従装置アドレス遮蔽(TWIn.SADDRMASK)レシ、スタ内の各ビットはTWI従装置アドレス(TWIn.SADDR)レシ、スタ内の対応するアドレスビットを遮蔽(禁止)することができます。この遮蔽のビットが'1'を書かれるなら、アドレス一致論理回路は着信アドレスビットと従装置アドレス(TWIn.SADDR)レシ、スタ内の対応すると、変蔽されたビットは常に一致し、アドレスの範囲の認識を可能にします。

ADDRENが'1'を書かれる場合、従装置アドレス遮蔽(TWIn.SADDRMASK)レジスタは従装置アドレス(TWIn.SADDR)レジスタに加えて第2 従装置アドレスを設定することができます。この動作では従装置が2つの独自のアドレス、従装置アドレス(TWIn.SADDR)レジスタでの1つと 従装置アドレス遮蔽(TWIn.SADDRMASK)レジスタでの別の1つを持ちます。

• ビット0 - ADDREN : アトレス許可 (Address Mask Enable)

このビットが'0'を書かれる場合、TWIn.SADDRMASKレジスタはTWIn.SADDRレジスタに対する遮蔽として働きます。 このビットが'1'を書かれる場合、従装置アドレス一致論理回路は従装置のTWIn.SADDRとTWIn.SADDRMASKのレジスタでの2つの独自 のアドレスに応答します。

27. CRCSCAN - 巡回冗長検査メモリ走査

27.1. 特徴

- CRC-16-CCITT
- ・全フラッシュメモリ、応用コードと/またはブート領域の検査
- ・選択可能な不成功でのNMI起動
- ・使用者構成設定可能な内部リセット初期化中の検査

27.2. 概要

巡回冗長検査(CRC)はNVM(フラッシュ メモリ全体、ブート領域のみ、ブート領域と応用コード領域の両方)からベイトのデータの流れを取って チェックサムを生成します。CRC周辺機能(CRCSCAN)はプログラム メモリ内の異常を検出するのに使うことができます。

調べる領域の最終位置は比較のために予め計算された正しい16ビットチェックサム値を含まなければなりません。CRCSCANによって計算されたチェックサムと予め計算されたチェックサムが一致する場合、状態(OK)ビットが設定(1)されます。それらが一致しない場合、状態(CR CSCAN.STATUS)レジスタは失敗したことを示します。使用者はチェックサムが一致しない場合にCRCSCANに遮蔽不可割り込み(NMI)を 生成させるように選ぶことができます。


任意長のデータ塊に適用されるnt゙ットCRCは長さでnt゙ットまでのどんな単一改変(連続誤り)も検出します。より長い連続誤りについては 1-2⁻ⁿ分の1が検出されます。

CRC生成部はCRC-16-CCITT)を支援します。


多項式:

• CRC-16-CCITT : $X^{16}+X^{12}+X^{5}+1$

CRCは検査に対して構成設定された領域の内容をハイトのから始めてハイト単位で読み、ハイト毎に新しいチェックサムを生成します。ハイト は最上位ビットから始めて下で描かれるような移動レジスタを通して送られます。領域の最後のハイトが正しいチェックサムを含む場合、CRC は(検査に)合格します。チェックサムがどう配置されるかについては「27.3.2.1. チェックサム」をご覧ください。チェックサムレジスタの初期値は \$FFFFです。



27.2.1. 構成図



27.3. 機能的な説明

27.3.1. 初期化

ソフトウェア(またはデバッガ経由)でCRCを許可するには、

- 1. 望む供給元設定を選ぶために制御B(CRCSCAN.CTRLB)レジスタの供給元(SRC)ビット領域を書いてください。
- 2. 制御A(CRCSCAN.CTRLA)レジスタの許可(ENABLE)ビットに'1'を書くことによってCRCSCANを許可してください。
- 3. CRCは3周期後に開始します。CPUはこれらの3周期の間も実行を続けます。

CRCSCANはデバイスがリセットを去る前にコート、メモリ走査を実行するように構成設定することができます。この検査が失敗の場合、CPU は通常のコート、実行を許されません。この機能はシステム構成設定0(FUSE.SYSCFG0)ヒュース、のCRC供給元(CRCSRC)領域によって許可 されて制御されます。より多くの情報については「ヒュース」」項をご覧ください。 この機能が許可された場合、成功したCRC検査は以下の結果を持ちます。

- ・通常コード実行開始
- ・CRCSCAN.CTRLAレジスタのENABLEビットが'1'です。
- ・CRCSCAN.CTRLBレジスタのSRCビット領域は検査した領域を反映します。
- ・状態(CRCSCAN.STATUS)レジスタのCRC OK(OK)フラグが'1'です。
- この機能が許可された場合、不成功のCRC検査は以下の結果を持ちます。
- ・通常コート、実行は開始せず、CPUはコート、実行を停止します。
- ・CRCSCAN.CTRLAレジスタのENABLEビットが'1'です。
- ・CRCSCAN.CTRLBレジスタのSRCビット領域は検査した領域を反映します。
- ・状態(CRCSCAN.STATUS)レジスタのOKフラグが'0'です。
- ・この状況はデバッグインターフェースを用いて観察することができるかもしれません。

27.3.2. 動作

CRCが優先動作で動いている時は、CRC周辺機能がフラッシュ メモリへのアクセス優先権を持ち、完了されるまでCPUを停止します。 優先動作で、またはCRC単位部が始動から走査を行うように設定される時に、CRCは第3主クロック周期毎に新しい語(16ビット)を取得し ます。

27.3.2.1. チェックサム

検査される領域の最後の位置に予め計算されたチェックサムが存在しなければなりません。フート(BOOT)領域が検査されるべきなら、 チェックサムはフート領域の最後の(2)ハイトに保存されなければならず、応用(APPLICATION)とフラッシュ全体に対しても同様です。表27-1. は各種領域に対してチェックサムがどう格納されなければならないかを明確に示します。また、どの領域を検査するかを構成設定する方 法については制御B(CRCSCAN.CTRLB)レジスタ記述を、フートの最後(BOOTEND)と応用の最後(APPEND)のヒュース、を構成設定する 方法についてはデバイスのヒューズ記述をご覧ください。

表27-1. フラッシュ メモリ内に予め計算された16ビット チェックサムを配置する方法

検査する領域	チェックサム上位バイト(ビット15~8)	チェックサム下位バイト(ビットフ~0)	
ブート領域 (BOOT)	FUSE_BOOTEND $\times 256-2$	FUSE_BOOTEND $\times 256-1$	
ブート領域(BOOT)と応用領域(APLICATION)	FUSE_APPEND $\times 256 - 2$	FUSE_APPEND $\times 256-1$	
全フラッシュ メモリ	FLASHEND-1	FLASHEND	

27.3.3. 割り込み

表27-2.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
NMI	遮蔽不可割り込み	CRC誤り

割り込み条件が起こると、状態(CRCSCAN.STATUS)レジスタのCRC OK(OK)フラグが'0'に解除されます。

遮蔽不可割り込み(NMI)は制御A(CRCSCAN.CTRLA)レジスタの対応する許可(NMIEN)ビットに'1'を書くことによって許可されますが、 システムリセットでだけ禁止することができます。NMIはCRCSCAN.STATUSレジスタのOKフラグが解除(0)され、NMIENビットが'1'の時に生 成されます。NMI要求はシステムリセットまで活性に留まり、禁止することができません。

NMIは例え割り込みが全体的に許可されなくても起動することができます。

27.3.4. 休止形態動作

CRCSCANは全ての休止動作で停止されます。全てのCPU休止動作に於いて、CRCSCAN周辺機能は停止され、CPUが起き上がる時に動作を再開します。

CRCSCANは制御A(CRCSCAN.CTRLA)レジスタのCRCSCAN許可(ENABLE)ビット書き込み後3周期で動作を開始します。これらの3周期の間に休止動作へ移行することが可能です。この場合、

1. CRCSCANはCPUが起き上がるまで開始しません。

2. CRCSCANが終了された後に何れかの割り込み処理部を実行します。

27.3.5. デバッグ操作

デ゙゙゙゙゙゙゙゙デ゙ゕガが周辺機能やメモリ位置を読み書きする時は必ずCRCSCAN周辺機能が禁止されます。

デバッガがデバイスをアクセスする時にCRCSCANが多忙の場合、CRCSCANはデバッガが内部レジスタをアクセスする時、またはデバッガ切断時に進行中の動作を再始動します。

状態(CRCSCAN.STATUS)レジスタの多忙(BUSY)どットはディ゙ッカがこれを禁止にさせた時にCRCSCANが多忙だった場合に'1'を読み ますが、ディ゙ッカがこれの禁止を保つ限りどの領域も能動的に検査しません。CRCSCANを禁止することなくディ゙ッカによって読むこと ができる同期したCRC状態ビットがディ゙ッガの内部レジスタ空間にあります。ディ゙ッカの内部CRC状態ビット読み込みはCRCSCANが許可 されることを確実にします。

デバッガから直接CRCSCAN.STATUSレジスタ書き込みが可能なら、

- ・CRCSCAN.STATUSレジスタ内のBUSYビット
 - BUSYビットに'0'を書くことは(デバッガがそれを許す時にその動作を再始動しないように)進行中のCRC動作を止めます。
 - BUSYビットに'1'を書くことは制御B(CRCSCAN.CTRLB)レジスタの設定で単一検査をCRCに始めさせますが、デバッガがそれを 許すまで動きません。

CRCSCAN.STATUSレジスタのBUSYビットが'1'である限り、制御A(CRCSCAN.CTRLA)レジスタの遮蔽不可割り込み許可(NMIEN)ビットと CRCSCAN.CTRLBレジスタは変えることができません。

- ・CRCSCAN.STATUSレシブスタ内のOKビット
 - OKビットに'0'を書くことはCRCSCAN.CTRLAレジスタのNMIENビットが'1'の場合に遮蔽不可割り込み(NMI)を起動することができます。NMIが起動された場合、CRCSCANへの書き込みが全く許されません。
- OKビットに'1'を書くことはCRCSCAN.STATUSレジスタのBUSYビットが'0'の時にOKビットを'1'として読ませます。

デバッガからCRCSCAN.CTRLAとCRCSCAN.CTRLBのレジスタ書き込みはCPUからの書き込みと同様に扱われます。

27.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RESET						NMIEN	ENABLE
+\$01	CTRLB	7~0			MOE	DE1,0			SRO	21,0
+\$02	STATUS	7~0							OK	BUSY

27.5. レジスタ説明

27.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位:+\$00

リセット : \$00

特質:-

NMIが起動されてしまった場合、このレジスタは書き込み不可です。

ビット	7	6	5	4	3	2	1	0
	RESET						NMIEN	ENABLE
アクセス種別	R/W	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RESET : CRCSCANリセット (Reset CRCSCAN)

このビットに'1'を書くことはCRCSCAN周辺機能をリセットします。CRCSCANの制御レジスタと状態レジスタ(CRCSCAN.CTRLA,CRCSCA N.CTRLB,CRCSCAN.STATUS)はRESETビットが'1'を書かれた後の1クロック周期で解除されます。

NMI起動許可(NMIEN)が'0'なら、このビットはCRCSCANが多忙(CRCSCAN.STATUSレシ[、]スタの多忙(BUSY)ビットが'1')と多忙でない (BUSYビットが'0')の両方の時に書き込み可能で、直ちに有効になります。

NMIENが'1'なら、このビットはCRCSCANが多忙でない(CRCSCAN.STATUSレジスタの多忙(BUSY)ビットが'0'の)時にだけ書き込み可能です。

RESETビットは瞬発(ストローフ)ビットです。

● ビット1 - NMIEN : NMI起動許可 (Enable NMI Trigger)

このビットが'1'を書かれると、どのCRC不成功もNMIを起動します。

このビットはシステム リセットによってのみ解除(0)することができ、リセット(RESET)ビットへの書き込みによって解除(0)されません。

このビットはCRCSCANが多忙でない(CRCSCAN.STATUSレジスタの多忙(BUSY)ビットが'0'の)時に'1'へ書くことだけができます。

• ビット0 - ENABLE : CRCSCAN許可 (Enable CRCSCAN)

このビットに'1'を書くことは現在の設定でCRCSCAN周辺機能を許可します。これはCRC検査が完了した後も'1'に留まりますが、再びこれに'1'を書くことが新しい検査を開始します。

このビットに'0'を書くことは無効です。

CPUに通常のコート、実行を始めさせる前にフラッシュメモリ領域を確認するため、MCU始動手順中に走査を走行するようにCRCSCANを 構成設定することができます(「27.3.1. 初期化」項をご覧ください)。この機能が許可された場合、通常のコート、実行が始まると、ENABL EL「ットは'1'として読みます。

CRCSCAN周辺機能が進行中の検査で多忙かどうかを知るには、状態(CRCSCAN.STATUS)レジスタの多忙(BUSY)ビットをポーリングして ください。

27.5.2. CTRLB - 制御B (Control B)

名称:CTRLB

変位 : +\$01

リセット : \$00

特質 :-

CTRLBレジスタはCRCに関する動作形態と供給元の設定を含みます。これはCRCが多忙の時、またはNMIが起動されてしまった時に書き込み不可です。

ビット	7	6	5	4	3	2	1	0
			MODE1,0				SRĊ1,0	
アクセス種別	R	R	R/W	R/W	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット5,4 - MODE1,0 : 動作形態 (CRC Flash Access Mode)

CPUに通常のコート・実行を始めさせる前にフラッシュメモリ領域を確認するために、内部リセット初期化中にCRCを許可することができます (ヒューズの記述をご覧ください)。CRCが内部リセット初期化中に許可された場合、通常のコート・実行が始まると、MODEビット領域は非0を 読み出されます。コート・実行下でCRCの正しい動作を保証するため、MODEビットに再び'00'を書いてください。

值	0 0	その他
名称	PRIORITY	-
説明	CRC単位部はフラッシュメモリへの優先権で単一検査を走ります。CPUはCRC完了まで停止されます。	(予約)

• ビット1,0 - SRC1,0 : CRC供給元 (CRC Source)

SRCビット領域はCRC単位部が検査するフラッシュ メモリの領域を選びます。領域の大きさを構成設定するにはヒューズ記述を参照してください。

CPUを開始させる前にフラッシュメモリ領域を確認するために、内部リセット初期化中にCRCを許可することができます(「ヒュース」」項をご覧ください)。CRCが内部リセット初期化中に許可された場合、通常のコート、実行が始まると、(構成設定に依存して)FLASH、BOOTAPP、BOOTとして読み出されます。

值	0 0	01	10	11
名称	FLASH	BOOTAPP	BOOT	-
説明	CRCはフラッシュ メモリ全体(ブート、応用 コード、応用データの領域)で実行されます。	CRCはフラッシュのブートと応用 コードの領域で実行されます。	CRCはフラッシュのブート 領域で実行されます。	(予約)

27.5.3. STATUS - 状態 (Status)

名称:STATUS

変位 : +\$02

リセット : \$02

特質 :-

状態(STATUS)レジスタは多忙とOKの情報を含みます。これは書き込み不可で読み込みのみ可能です。

ビット	7	6	5	4	3	2	1	0
							OK	BUSY
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	1	0

• ٤ ישא - OK : CRC OK (CRC OK)

このビットが'1'として読まれると、直前のCRCは成功裏に完了しました。このビットはCRC走査が走るのに先立って既定で'1'に設定されます。このビットはCRC多忙(BUSY)が'0'でない限り有効ではありません。

ビット0 - BUSY : CRC多忙 (CRC Busy)

このビットが'1'として読まれると、CRCSCANは多忙です。単位部が多忙である限り、制御レジスタへのアクセスは制限されます。

28. CCL - 構成設定可能な注文論理回路

28.1. 特徴

- ・汎用PCB設計用接続用論理回路(glue logic)
- ・4つの設定可能な参照表(LUT)
- ・組み合わせ論理回路機能:3入力までの機能の全ての論理式
- 逐次制御器論理回路機能
 - 門付きDフリップフロップ
 - JKフリッフ°フロッフ°
 - 門付きDラッチ
 - RSラッチ
- ・柔軟な参照表(LUT)入力選択
 - 入出力
 - 事象
 - 後続LUT出力
 - 内部周辺機能
 - ・アナログ比較器
 - ・タイマ/カウンタ
 - USART
 - SPI
- ・ システム クロックまたは他の周辺機能によるクロック駆動
- ・入出力ピンまたは事象システムへ接続可能な出力
- ・各LUT出力で利用可能な任意選択の同期化器、濾波器、端検出器
- ・各LUT出力からの任意選択割り込み生成
 - 上昇端
 - 下降端
 - 両端

28.2. 概要

構成設定可能な注文論理回路(CCL:Configurable Custom Logic)はデバイスのピン、事象、他の内部周辺機能に接続することができる 設定可能な論理回路周辺機能です。CCLはデバイスの周辺機能と外部デバイス間の'接続用論理回路(glue logic)'として扱うことがで きます。CCLは外部の論理回路部品の必要を無くすことができ、CPUと無関係に応用の最も時間が重要な部分を処理するためにコア から独立した周辺機能と組み合わせることによって実時間制限を克服することで設計者を手助けすることもできます。

CCL周辺機能はいくつかの参照表(LUT:LookUp Table)を提供します。各LUTは3つの入力、真理値表、同期部/濾波器、端検出器 から成ります。各LUTは3つの入力を持つ使用者設定可能な論理式として出力を生成することができます。出力は組み合わせ的な論 理回路を用いて入力から生成され、スパイクを取り除くために濾波することができます。CCLはLUT出力での変化で割り込み要求を生 成するように構成設定することができます。

隣接LUTは特定動作を実行するように結合することができます。逐次制御器は複雑な波形を生成するのに使うことができます。

28.2.1. 構成図




表28-1. 逐次制御器とLUTの接続			
逐次制御器	偶数と奇数のLUT		
SEQ0	LUT0とLUT1		
SEQ1	LUT2とLUT3		

28.2.2. 信号説明

信号	形式	説明
LUTn-OUT	デジタル出力	参照表からの出力
LUTn-IN2~0	デジタル入力	参照表への入力。LUTn-IN2はCLK_LUTnとして取り扱うことができます。

この周辺機能に対するピン割り当ての詳細については「入出力多重化と考察」を参照してください。1つの信号を様々なピンに割り当て ることができます。

28.2.2.1. CCL入力選択多重器

CCL LUTへの入力として以下の周辺機能出力が利用可能です。

値	入力元	INSEL03~0	INSEL03~0 INSEL13~0 INSE				
0 0 0 0 (\$0)	MASK	なし(遮蔽された入力)					
0 0 0 1 (\$1)	FEEDBACK		LUTn (帰還入力)				
0 0 1 0 (\$2)	LINK		LUTn+1 (連結)				
0 0 1 1 (\$3)	EVENTA		事象入力元A				
0 1 0 0 (\$4)	EVENTB		事象入力元B				
0 1 0 1 (\$5)	IO	LUTn-IN0	LUTn-IN1	LUTn-IN2			
0 1 1 0 (\$6)	AC0	AC0のOUT					
0 1 1 1 (\$7)	-	(予約)					
1 0 0 0 (\$8)	USARTn (<mark>注1</mark>)	USART0のTXD USART1のTXD (予約)					
1 0 0 1 (\$9)	SPIO (<mark>注2</mark>)	SPIODMOSI SPIODMOSI SPIODSC		SPI0のSCK			
1010(\$A)	TCA0	ТСА0 <i>Ф</i> WO0 ТСА0 <i>Ф</i> WO1 ТСА0 <i>Ф</i> WO		TCA0のWO2			
1011(\$B)	-	(予約)					
1 1 0 0 (\$C)	TCBn	TCB0のWO TCB1のWO (予約)					
その他	_		(予約)				

注1: CCLへのUSART接続は非同期/同期USART主装置動作でだけ動きます。

注2: CCLへのSPI接続は主装置SPI動作でだけ動きます。

28.3. 機能的な説明

28.3.1. 動作

28.3.1.1. 許可保護される構成設定

LUTと逐次制御器の構成設定は許可保護され、対応する偶数LUTが禁止(LUTn制御A(CCL.LUTnCTRLA)レジスタのLUT許可(ENA BLE)=0、n=0,2)される時にだけそれらを構成設定することができることを意味します。これは(再)構成設定下でCCLからの望まれない 出力を抑えるための機構です。

以下のビットとレジスタが許可保護されます。

- ・逐次制御器制御n(CCL.SEQCTRLn)レジスタの逐次制御器選択(SEQSELn)
- ・CCL.LUTnCTRLAレジスタのENABLEビットを除くLUTn制御x(CCL.LUTnCTRLx)レシブスタ
- ・真理値表n(CCL.TRUTHn)レジスタ

CCL.LUTnCTRLxレジスタの許可保護されたビットはCCL.LUTnCTRLAレジスタのENABLEが'1'を書かれるのと同じ時に書くことができますが、ENABLEが'0'を書かれるのと同じ時ではありません。

許可保護はレジスタ説明で許可保護された特質によって示されます。

28.3.1.2. 許可、禁止、リセット

CCLは制御A(CCL.CTRLA)レジスタの許可(ENABLE)ビットに'1'を書くことによって許可されます。CCLはそのENABLEビットに'0'を書 くことによって禁止されます。

各LUTはLUT制御A(CCL.LUTnCTRLA)レジスタのLUT許可(ENABLE)ビットに'1'を書くことによって許可されます。各LUTはCCL.LU TnCTRLAレジスタのENABLEビットに'0'を書くことによって禁止されます。

28.3.1.3. 真理值表論理回路

各LUTの真理値表は3つの入力(LUTn-TRUTHSEL2~0)までの関数として組み合わせ 論理出力を生成することができます。1つのLUTを使ってどの3入力プール論理関数の実 現も可能です。

真理値表入力(LUTn-TRUTHSEL2~0)は以下のようにLUT制御レジスタの入力供給元選択ビット領域を書くことによって構成設定してください。

- ・LUTn制御B(CCL.LUTnCTRLB)レジスタの入力0供給元選択(INSEL0)
- ・CCL.LUTnCTRLBレジスタの入力1供給元選択(INSEL1)
- ・LUTn制御C(CCL.LUTnCTRLC)レジスタの入力2供給元選択(INSEL2)

入力(LUTn-TRUTHSEL2~0)ビットの各組み合わせは下表で示されるように、真理値表 (CCL.TRUTHn)レシ[、]スタ内の1ビットに対応します。

図28-2. LUTの真理値表出力値選択




表28-2. LUTの真理値表								
LUTn-TRUTHSEL2	0	0	0	0	1	1	1	1
LUTn-TRUTHSEL1	0	0	1	1	0	0	1	1
LUTn-TRUTHSEL0	0	1	0	1	0	1	0	1
OUT	TRUTHn0	TRUTHn1	TRUTHn2	TRUTHn3	TRUTHn4	TRUTHn5	TRUTHn6	TRUTHn7



重要:論理関数が作成される時にOFFに (Lowに結合)される未使用入力を考慮 してください。

例28-1. CCL.TRUTHn=\$42に対するLUT出力

CCL.TRUTHnが\$42に構成設定される場合、LUT出力は入力が'001'または'110'の時に'1'で、他のどの組み合わせの入力に対しても'0'です。

28.3.1.4. 真理值表入力選択

入力概要


入力は個別に以下のようにすることができます。

- OFF
- ・周辺機能による駆動
- ・事象システムからの内部事象による駆動
- ・入出力ピン入力による駆動
- 他のLUTによる駆動

内部帰還入力 (FEEDBACK)


逐次制御器からの出力はそれが接続される2つのLUTに対する入力元として使うことができます。

選択(LUTnCTRLxレシ、スタのINSELy='0001'(FEEDBACK))されると、逐次制 御器(SEQ)出力が対応するLUTに対する入力として使われます。 図28-3. 帰還入力選択



連結LUT(LINK)

LINK入力任意選択(INSELy='0010')選択時、次のLUTの直接出力がLUTの入力として使われます。一般的に、LUT[n+1]がLUT[n] の入力に連結されます。LUT0は最後のLUTの入力に連結されます。



事象入力選択(EVENTx)

事象システムからの事象はLUTn制御B/C(CCL.LUTnCTRLBとCCL.LUTnCTRLC)レシ[、]スタのINSELyビット群へ書くことによってLUTへの入力として使うことができます。

I/Oピン入力 (IO)

IO(INSELy='0101')任意選択選択時、LUT入力は対応するI/Oピンに接続されます。LUTn-INyピンが配置される場所についてのより 多くの詳細に関しては「入出力多重化と考察」章を参照してください。

周辺機能

各LUTの3つの入力線での各種周辺機能はLUTn制御B/C(CCL.LUTnCTRLBとCCL.LUTnCTRLC)レジスタの入力選択y(INSELy) ビットへ書くことによって選ばれます。


28.3.1.5. 濾波器

既定によって、LUT出力はLUT入力の組み合わせ関数です。これは入力が値を変える時にいくつかの短い不具合を起こし得ます。 これらの不具合は応用の要求によって求められた場合に濾波器を通してクロック駆動することで取り除くことができます。

LUTn制御A(CCL.LUTnCTRLA)レジスタの濾 波器選択(FILTSEL)ビットはデジタル濾波器任 意選択を定義します。

FILTSEL='10'(FILTER)時、2つを超えるCL K_LUTn正端間を持続する入力だけが門付 きフリッププロップを通って出力へ渡されます。こ の出力は4 CLK_LUTn正端によって遅らされ ます。

対応するLUTが禁止された後の1クロック周期 後に全ての内部濾波器論理回路が解消さ れます。




28.3.1.6. 端検出器

端検出器はそれの入力で上昇端を検出する時にパルスを生成するのに使う ことができます。下降端を検出するため、反転する出力を提供するように真 理値表(CCL.TRUTHnレジスタ)を設定することができます。

端検出器はLUTn制御A(CCL.LUTnCTRLA)レジスタの端検出(EDGEDET) ビットに'1'を書くことによって許可されます。予測不能な動きを避けるため、 更に有効な濾波器任意選択が許可されなければなりません。

端検出はCCL.LUTnCTRLAレシ[、]スタのEDGEDETに^{'0}'を書くことによって禁止されます。LUT禁止後、対応する内部端検出器論理回路は1クロック周期後に解消されます。



28.3.1.7. 逐次制御器論理回路

各LUT対は逐次制御器に接続することができます。逐次制御器はDフリップフロップ、JKフリップフロップ、門付きDラッチ、RSラッチのどれかとして機能することができます。この機能は逐次制御器制御n(CCL.SEQCTRLn)レジスタの逐次制御器選択(SEQSELn)ビット群を書くことによって選ばれます。

逐次制御器は構成設定に依存して、LUT、濾波器、端検出器のどれかから入力を受け取ります。

逐次制御器は対応する偶数LUTと同じクロック元によってクロック駆動されます。このクロック元はLUTn制御A(CCL.LUTnCTRLA)レジスタのクロック元選択(CLKSRC)ビット群によって選ばれます。

フリッププロップ出力(OUT)はクロックの上昇端で更新されます。偶数LUTが禁止されると、ラッチは非同期に解消されます。フリップフロップリ セット信号(R)は1クロック周期間許可され続けます。

門付きDフリップフロップ(DFF)

D入力は偶数LUT出力によって駆動され、G入力 は奇数LUT出力によって駆動されます。




表28-	表28−3. DFF特性					
R	G	D	OUT			
1	Х	Х	解除(<mark>0</mark>)			
0	1	1	設定(1)			
0	1	0	解除(<mark>0</mark>)			
0	0	Х	状態保持(無変化)			

JKDフリップフロップ(JK)

J入力は偶数LUT出力によって駆動され、K入力は 奇数LUT出力によって駆動されます。

図28-8. JKフリッフ [°] フロッフ [°]			
【偶数LUT J Q→OU	Т		
CLK_LUTn ->			

表28-	表28−4. JK特性				
R	J	К	OUT		
1	Х	Х	解除(<mark>0</mark>)		
0	0	0	状態保持(無変化)		
0	0	1	解除(<mark>0</mark>)		
0	1	0	設定(1)		
0	1	1	逆へ切り替え		

門付きDラッチ(DLATCH)

D入力は偶数LUT出力によって駆動され、G入力 は奇数LUT出力によって駆動されます。

図28-9. Dラッチ			
偶数LUT	D Q	→ OUT	
奇数LUT	G		

表28-5. Dラッチ特性

1

1

- MEG					
G	D	OUT			
0	Х	状態保持(無変化)			
1	0	解除(<mark>0</mark>)			
1	1	設定(1)			

RSラッチ(RS)

S入力は偶数LUT出力によって駆動され、R入力は 奇数LUT出力によって駆動されます。

I	図28-10. RSラッチ				
	【偶数LUT S Q → OUT				
	奇数LUT R				

表28-6. RSラッチ特性				
S	R	OUT		
0	0	状態保持(無変化)		
0	1	解除(<mark>0</mark>)		
1	0	設定(1)		

禁止状態

28.3.1.8. クロック元設定

濾波器、端検出器、逐次制御器は既定で周辺機能クロック(CLK_PER) によってクロック駆動されます。それらの区部をクロック(下図のCLK_LUT n)駆動するのに他のクロック入力を使うことも可能です。これはLUTn制 御A(CCL.LUTnCTRLA)レジスタのクロック元選択(CLKSRC)ビットを書く ことによって構成設定されます。

クロック元選択(CLKSRC)ビットが'001'を書かれると、対応する濾波器 と端検出器をクロック(CLK_LUTn)駆動するのにLUTn-TRUTHSEL2が 使われます。逐次制御器は対の偶数LUTのCLK_LUTnによってクロッ ク駆動されます。CLKSRCビットが'001'を書かれると、真理値(TRUT H)表でLUTn-TRUTHSEL2はOFF(='0')として扱われます。

CCL周辺機能は周辺機能からの未定義出力を避けるためにクロック 元を変更する間は禁止されなければなりません。

28.3.2. 割り込み

表28-7.利用可能な割り込みベクタと供給元

名称	ベクタ説明	条件
CCL		CCL.INTCTRLnレジスタの割り込み動作形態(INTMODEn)ビットによって構成設定されたように INTFLAGSのINTnが掲げられる。

割り込み条件が起こると、周辺機能の割り込み要求フラグ(CCL.INTFLAGS)レジスタで対応する割り込み要求フラグが設定(1)されます。 割り込み元は周辺機能の割り込み制御(CCL.INTCTRL0)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細については周辺機能のINTFLAGSレジスタを ご覧ください。

いくつかの割り込み要求条件が割り込みベクタによって支援される時に、割り込み要求は割り込み制御器に対して1つの結合された割り込み要求へ共に論理和(OR)されます。使用者はどの割り込み条件が存在するかを決めるために周辺機能のINTFLAGSレジスタを読まなければなりません。

28.3.3. 事象

CCLは下表で示される事象を生成することができます。

生	成部名	説明	事象型	生成クロック領域	事象長	
周辺機能	事象	音兀ツイ	争豕空	主成フロッフ隕攻		
CCL	LUTn	LUT出力レヘブル	レヘッル	非同期	CCL構成設定に依存	

CCLは入力事象での検出と活動のために下の事象使用部を持ちます。

表28−9. CCLでの事象使用部									
使用	部名								
周辺機能	入力	a元 499	入力検出	同期/非同期					
CCL	LUTn	LUT入力xまたはクロック信号	検出なし	非同期					

事象信号は同期化または入力検出の論理回路なしに直接LUTに渡されます。

各LUTに対して2つの事象使用部が利用可能です。それらはLUTnの制御Bと制御C(CCL.LUTnCTRLBまたはCCL.LUTnCTRLC)レ ジスタのINSELnビット群を書くことによってLUTn入力として選ぶことができます。


事象型とEVSYS構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

28.3.4. 休止形態動作

制御A(CCL.CTRLA)レジスタのスタンハイ時走行(RUNSTDBY)ビットに'1'を書くことは選んだクロック元にスタンハイ休止動作で許可されることを許します。

RUNSTDBYビットが'0'の場合、周辺機能クロックはスタンハイ休止動作で禁止されます。濾波器、端検出器、または逐次制御器が許可される場合、スタンハイ休止動作でLUT出力は'0'を強制されます。アイドル休止動作では、RUNSTDBYビットと関係なく、真理値(TRUTH) 表復号部は動作を続け、それによってLUT出力が更新されます。

LUTn制御A(CCL.LUTnCTRLA)レジスタのクロック元選択(CLKSRC)が'001'を書かれる場合、LUTn-TRUTHSEL2が常に濾波器、端検 出器、逐次制御器をクロック駆動します。休止動作形態でのLUTn-TRUTHSEL2クロックの有効性は使う周辺機能の休止設定に依存しま す。



28.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット 5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	$7 \sim 0$		RUNSTDBY						ENABLE
+\$01	SEQCTRL0	$7 \sim 0$						SEQSE	EL03~0	
+\$02	SEQCTRL1	$7 \sim 0$						SEQSE	EL13~0	
+\$03	予約									
+\$04	1. 小0									
+\$05	INTCTRL0	7~0	INTMO	DE31,0	INTMO	DE21,0	INTMC	DE11,0	INTMO	DE01,0
+\$06	予約									
+\$07	INTFLAGS	7~0					INT3	INT2	INT1	INT0
+\$08	LUT0CTRLA	7~0	EDGEDET	OUTEN	FILTS	EL1,0		CLKSRC2~0)	ENABLE
+\$09	LUT0CTRLB	$7 \sim 0$		INSEI	.13~0	·		INSEI	_03~0	
+\$0A	LUT0CTRLC	$7 \sim 0$						INSEI	23~0	
+\$0B	TRUTH0	7~0					H07~0	+		
	LUT1CTRLA	$7 \sim 0$	EDGEDET	OUTEN	FILTS	EL1,0		CLKSRC2~0)	ENABLE
	LUT1CTRLB	7~0		INSEI	213~0			INSEI	_03~0	
+\$0E	LUT1CTRLC	$7 \sim 0$						INSEI	23~0	
+\$0F	TRUTH1	7~0					H17~0		1	
	LUT2CTRLA	$7 \sim 0$	EDGEDET	OUTEN	FILTS	EL1,0		CLKSRC2~0)	ENABLE
1. A 1.	LUT2CTRLB	7~0		INSEI	.13~0			INSEI	_03~0	
+\$12	LUT2CTRLC	$7 \sim 0$				1	1	INSEI	23~0	-
+\$13	TRUTH2	7~0					H27~0		1	
100 C	LUT3CTRLA	$7 \sim 0$	EDGEDET	OUTEN	FILTS	EL1,0		CLKSRC2~0		ENABLE
	LUT3CTRLB	7~0		INSEL	.13~0			INSEI	_03~0	
	LUT3CTRLC	$7 \sim 0$						INSEI	23~0	
+\$17	TRUTH3	$7 \sim 0$				TRUT	H37~0	1		

28.5. レジスタ説明

28.5.1. CTRLA - 制御A (Control A)

名称	: CTRLA

変位:+\$00

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
		RUNSTDBY						ENABLE
アクセス種別	R	R/W	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット6 - RUNSTDBY : スタンハイ時走行 (Run in Standby)

このビットに'1'を書くことがこの周辺機能にスタンバイ休止動作での走行を許可します。

值	0	1
説明	CCLはスタンバイ休止動作で動きません。	CCLはスタンバイ休止動作で動きます。

ビット0 - ENABLE : 許可 (Enable)

值	0	1
説明	周辺機能禁止	周辺機能許可

28.5.2. SEQCTRLn - 逐次制御器制御n (Sequencer Control n)

名称 : SEQCTRL0 : SEQCTRL1 変位 : +\$01 : +\$02 リセット : \$00

特質:許可保護

Ľ'ット	7	6	5	4	3	2	1	0
						SEQSE		
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

● ビット7~4,3~0 - SEQSELn3~0: 逐次制御器選択(Sequencer Selection)

このビット群はLUT2nとLUT2n+1(SEQCTRL0がLUT0/1、SEQCTRL1がLUT2/3)に対する逐次制御器構成を選びます。

值	0 0 0	001	010	011	100	101	110	111
名称	DISABLE	DFF	JK	DLATCH	RS		-	
説明	逐次制御器禁止	Dフリッフ°フロッフ°	JKフリッフ°フロッフ°	Dラッチ	RSラッチ	(予約)		

28.5.3. INTCTRL0 - 割り込み制御0 (Interrupt Control 0)

名称: INTCTRL0

変位 : +\$05

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	INTMO	DDE31,0 INTMODE21		DE21,0	INTMODE11,0		INTMODE01,0	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7,6、5,4、3,2、1,0 - INTMODEn1,0 : 割り込み動作形態 (Interrupt Mode)

INTMODEnのビットはLUTn-OUTに対する割り込み感知構成設定を選びます。次頁の表参照。

(訳注) 原書での28.5.2. SEQCTRL0と28.5.3. SEQCTRL1は28.5.2. SEQCTRLnとして纏めました。

ATtiny424/426/427/824/826/827

値	0 0	01	1 0	11
名称	INTDISABLE	RISING	FALLING	BOTH
説明	割り込み禁止	上昇端感知	下降端感知	両端感知

28.5.4. INTFLAGS - 割り込み要求フラグ(Interrupt Flags)

名称 : INTFLAGS

変位:+\$07

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
					INT3	INT2	INT1	INT0
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3,2,1,0 - INTn : 割り込みn要求フラグ (Interrupt Flag)

INTn7ラケはLUTnの出力が割り込み制御n(CCL.INTCTRL0)レジスタで定義されるような割り込み感知動作形態と一致する時に設定(1)されます。このフラケのビット位置への'1'書き込みがこのフラケを解除(0)します。

28.5.5. LUTnCTRLA - LUTn制御A (LUT n Control A)

名称:LUT0CTRLA:LUT1CTRLA:LUT2CTRLA:LUT3CTRLA 変位:+\$08:+\$0C:+\$10:+\$14 リセット:\$00

特質:許可保護

ビット	7	6	5	4	3	2	1	0
	EDGEDET	OUTEN	FILTS	EL1,0		CLKSRC2~0		ENABLE
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - EDGEDET : 端検出 (Edge Detection)

値	0	1
説明	端検出器禁止	端検出器許可

● ビット6 - OUTEN : 出力許可 (Output Enable)

このビットはLUTnOUTピンへのLUT出力を許可します。'1'を書かれると、ポート制御器のピン構成設定が無効にされます。

値	0	1
説明	ピンへの出力禁止	ピンへの出力許可

● ビット5,4 - FILTSEL1,0 : 濾波器選択 (Filter Selection)

これらのビットはLUT出力濾波器任意選択を選びます。

値	0 0	01	1 0	11
名称	DISABLE	SYNCH	FILTER	-
説明	濾波器禁止	同期化器許可	濾波器許可	(予約)

● ビット3~1 - CLKSRC2~0: クロック元選択 (Clock Source Selection)

これらのビットはLUT用のクロック(CLK_LUTn)として使われる様々なクロック元を選びます。

偶数LUTのCLK_LUTnはLUT対の逐次制御器をクロック駆動するのに使われます。

值	0 0 0	001	100	101	110	その他
名称	CLKPER	IN2	OSC20M	OSCULP32K	OSCULP1K	-
<mark>説明</mark> (LUT駆動クロック)	CLK_PER (周辺機能クロック)	LUTn-TRUTHSEL[2]	前置分周前の 16/20MHz 内部発振器	32.768kHz 内部発振器	1.024kHz (OSCULP32Kの DIV32後)	(予約)

● ビット0 - ENABLE : LUT許可 (LUT Enable)

値	0	1
説明	LUT禁止	LUT許可

28.5.6. LUTnCTRLB - LUTn制御B (LUT n Control B)

名称:LUT0CTRLB:LUT1CTRLB:LUT2CTRLB:LUT3CTRLB

変位:+\$09 :+\$0D :+\$11 :+\$15

リセット : \$00

特質:許可保護

注:・CCLへのSPI接続は主装置SPI動作でだけ動きます。

- ・CCLへのUSART接続は以下の動作の1つの時にだけ動きます。
 - 非同期USART
 - 同期USART主装置

ビット	7	6	5	4	3	2	1	0
		INSEL	.13~0			INSEI	_03~0	
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~4 - INSEL13~0: LUTn入力1供給元選択 (LUT n Input 1 Selection)

これらのビットはLUTnの入力1(IN1)に対する供給元を選びます。

値	名称	説明	値	名称	説明
0000 (\$0)	MASK	なし(入力遮蔽)	0111 (\$7)	-	(予約)
0001 (\$1)	FEEDBACK	LUTn出力(帰還入力)	1000 (\$8)	USART1	USART1のTXD
0010 (\$2)	LINK	LUTn+1出力(連結)	1001 (\$9)	SPI0	SPI0のMOSI
0011 (\$3)	EVENTA	事象入力元A	1010 (\$A)	TCA0	TCA0のWO1
0100 (\$4)	EVENTB	事象入力元B	1011 (\$B)	-	(予約)
0101 (\$5)	IO	LUTn-IN1	1100 (\$C)	TCB1	TCB1のWO
0110 (\$6)	AC0	AC0のOUT	その他	-	(予約)

● ビット3~0 - INSEL03~0: LUTn入力0供給元選択 (LUT n Input 0 Selection)

これらのビットはLUTnの入力0(IN0)に対する供給元を選びます。

値	名称	説明	値	名称	説明
0000 (\$0)	MASK	なし(入力遮蔽)	0111 (\$7)	-	(予約)
0001 (\$1)	FEEDBACK	LUTn出力(帰還入力)	1000 (\$8)	USART0	USART0のTXD
0010 (\$2)	LINK	LUTn+1出力(連結)	1001 (\$9)	SPI0	SPI0のMOSI
0011 (\$3)	EVENTA	事象入力元A	1010 (\$A)	TCA0	TCA0のWO0
0100 (\$4)	EVENTB	事象入力元B	1011 (\$B)	-	(予約)
0101 (\$5)	IO	LUTn-IN0	1100 (\$C)	TCB0	TCB0のWO
0110 (\$6)	AC0	ACOのOUT	その他	_	(予約)

28.5.7. LUTnCTRLC - LUTn制御C (LUT n Control C)

- 名称 : LUT0CTRLC : LUT1CTRLC : LUT2CTRLC : LUT3CTRLC
- **変位**:+\$0A :+\$0E :+\$12 :+\$16
- リセット : \$00

特質:許可保護

- <u>注</u>:・CCLへのSPI接続は主装置SPI動作でだけ動きます。
 - ・CCLへのUSART接続は以下の動作の1つの時にだけ動きます。
 - 非同期USART
 - 同期USART主装置

ビット	7	6	5	4	3	2	1	0
						INSEI	23~0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット3~0 - INSEL23~0: LUTn入力2供給元選択 (LUT n Input 2 Selection)

これらのビットはLUTnの入力2(IN2)に対する供給元を選びます。

值	名称	説明	値	名称	説明
0000 (\$0)	MASK	なし(入力遮蔽)	0110 (\$6)	AC0	AC0のOUT
0001 (\$1)	FEEDBACK	LUTn出力(帰還入力)	0111 (\$7)	-	(予約)
0010 (\$2)	LINK	LUTn+1出力(連結)	1000 (\$8)	-	(予約)
0011 (\$3)	EVENTA	事象入力元A	1001 (\$9)	SPI0	SPI0のSCK
0100 (\$4)	EVENTB	事象入力元B	1010 (\$A)	TCA0	TCA0のWO2
0101 (\$5)	IO	LUTn-IN2	その他	-	(予約)

28.5.8. TRUTHn - 真理值表n (TRUTHn)

名称:TRUTH0	: TRUTH1	: TRUTH2	: TRUTH3
変位 :+\$0B	:+\$0F	: +\$13	: +\$17
リセット : \$00			

特質:許可保護

ビット	7	6	5	4	3	2	1	0
	TRUTHn7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - TRUTHn7~0 : 真理値表 (Truth n Table)

これらのビットはLUTn-TRUTHSEL2~0入力に従ってLUTnの出力を決めます。

ビット名	TRU	THn7	TRƯ	THn6	TRU	THn5	TRU	ΓHn4	TRƯ	THn3	TRU	THn2	TRU	THn1	TRU	THn0
値	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
説明 (<mark>注</mark>)	1 1	11	1 1	10	1 () 1	1 (0 (0 1	l 1	0 1	10	0 (01	0 (0 0

注:入力が説明行の値の時にLUTnの出力が設定した値(値行の値(0または1))になります。

29. AC - アナロク 比較器

29.1. 特徴

- ・選択可能な応答時間
- ・選択可能なヒステリシス
- ・ピンで利用可能なアナログ比較器出力
- •比較器出力反転利用可能
- ・柔軟な入力選択
 - 最大4つの正入力ピン
 - 最大3つの負入力ピン
 - 内部基準電圧生成部(DACREF)
- ・以下での割り込み生成
 - 上昇端
 - 下降端
 - 両端
- 事象生成
- 比較器出力

29.2. 概要


アナログ比較器(AC)は2つの入力の電圧水準を比較してその比較に基いたデジタル出力を与えます。ACは様々な異なる入力変化の組み合わせで割り込み要求や事象を生成するように構成設定することができます。

ACの動的な動きはヒステリシス機能によって調節することができます。ヒステリシスは各応用に対する動作を最適化するために独自設定することができます。

入力選択はアナログ ポート ピンと内部的に生成された入力を含みます。アナログ比較器出力の状態は外部デバイスによって使うためにピン 上に出力することもできます。

ACは1つの正入力と1つの負入力を持ちます。比較器からのデジタル出力は正と負の入力電圧間の差が正の時に'1'で、さもなければ'0'です。

29.2.1. 構成図



29.2.2. 信号説明

信号	形式	説明
AINNn	アナログ入力	負入力n
AINPn	アナログ入力	正入力n
OUT	デジタル出力	ACの比較器出力

29.3. 機能的な説明

29.3.1. 初期化

基本的な操作については以下のこれらの手順に従ってください。

- ・PORT周辺機能で望む入力ピンを構成設定してください。
- 多重器制御A(ACn.MUXCTRLA)レジ^{*}スタで正と負の入力多重器選択(MUXPOSとMUXNEG)のビット領域を書くことによって正と負の入力元を選んでください。
- ・任意選択:制御A(ACn.CTRLA)レジスタの出力パット、許可(OUTEN)ビットに'1'を書くことによって出力を許可してください。
- ・ACn.CTRLAレジスタのAC許可(ENABLE)ビットに'1'を書くことによってACを許可してください。

AC許可後のAC始動時間の間、ACの出力は無効かもしれません。

ACそれ自体の始動時間は最大でも2.5µsです。内部参照基準が使われる場合、参照基準始動時間は通常AC始動時間よりも長くなります。

ACが禁止される時にピンがHi-Zにされつつあるのを避けるため、OUTピンはポートのデータ方向(PORTx.DIR)レシスタで出力として構成 設定されなければなりません。

29.3.2. 動作

29.3.2.1. 入力ヒステリシス

入力ヒステリシスの印加は雑音に悩んでいる入力信号がお互いに近い時に出力の定常的な切り替わりを防ぐのを助けます。

入力ヒステリシスは禁止されるか、または3つのレベルの1つを持つかのどれかにすることができます。ヒステリシスは制御A(ACn.CTRLA)レシス タのヒステリシス動作選択(HYSMODE)ビット領域に書くことによって構成設定することができます。

29.3.2.2. 入力元

ACは1つの正と1つの負の入力を持ちます。入力はピンと、基準電圧のような内部供給元にすることができます。 各入力は多重器制御A(ACn.MUXCTRLA)レジスタで正と負の入力多重器選択(MUXPOSとMUXNEG)のビット領域を書くことによって 選ばれます。

29.3.2.2.1. ピン入力

ポート上の以下のアナログ入力ピンをアナログ比較器への入力として選ぶことができます。

- AINNO AINN1 AINN2
- AINP0 AINP1 AINP2 AINP3

29.3.2.2.2. 内部入力

ACは以下の内部入力を持ちます。

・内部基準電圧生成部(DACREF)

29.3.2.3. 電力動作

電力を気にする応用に対して、ACはより低い消費電力と増された伝搬遅延を持つ低電力動作を提供します。低電力動作は制御A (ACn.CTRLA)レシブスタの低電力動作(LPMODE)ビットに'1'を書くことによって選ばれます。

29.3.2.4. 信号比較と割り込み

ACの初期化成功後で望む特性の構成設定後、比較の結果は継続的に更新され、応用ソフトウェア、事象システム、またはピンに対して利用可能です。

ACは比較器割り込み(CMP)を生成することができ、交互に切り替わる比較器出力の上昇、下降、両端のどれかでこの割り込みを要求することができます。これは制御A(ACn.CTRLA)レジスタの割り込み動作(INTMODE)ビット領域に書くことによって構成設定されます。

割り込みは割り込み制御(ACn.INTCTRL)レジスタのアナログ比較器割り込み許可(CMP)ビットに'1'を書くことによって許可されます。

29.3.3. 事象

ACは下表で記述される事象を生成することができます。

表29-1. ACでの事象生成部							
生成部名		説明	市名刑		事象長		
周辺機能	事象		事象型 生成2ロッ2領域				
ACn	OUT	比較器出力レベル	レヘッル	非同期	AC出力レベルで与えられる		

ACは事象入力を持ちません。

29.3.4. 割り込み

表29-2.利用可能な割り込みベクタと供給元

ALCO L.		
名称	ベクタ説明	条件
COMP	アナログ比較器割り込み	AC出力は割り込み制御(ACn.INTCTRL)レジスタの割り込み動作(INTMODE)によって構成設定されるように切り替わります。

割り込み条件が起こると、状態(ACn.STATUS)レジスタで対応する割り込み要求フラグが設定(1)されます。

割り込み元は周辺機能の割り込み制御(ACn.INTCTRL)レジスタで対応する許可ビットを書くことによって許可または禁止にされます。 割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性に留まります。割り込み要求フラグを解除する方法の詳細についてはACn.STATUSレジスタをご覧くだ さい。

29.3.5. 休止形態動作

アイドル休止動作でACは通常として動作を続けます。

スタンハイ休止動作では、既定によってACが禁止されます。制御A(ACn.CTRLA)レジスタのスタンハイ休止動作時走行(RUNSTDBY)ビット が'1'を書かれる場合、例えスタンハイ休止動作でCLK_PERが走行しなくても、ACは事象、割り込み、それとパットでのAC出力で通常よ うに動作を続けます。

パワーダウン休止動作では、ACとパッドへの出力が禁止されます。

29.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY	OUTEN	INTMO	DE1,0	LPMODE	HYSM	ODE1,0	ENABLE
+\$01	予約									
+\$02	MUXCTRLA	7~0	INVERT			MUXF	OS1,0		MUXN	IEG1,0
+\$03	予約									
+\$04	DACREF	7~0				DACR	EF7~0	1	1	
+\$05	予約									
+\$06	INTCTRL	7~0								CMP
+\$07	STATUS	7~0				STATE				CMP

29.5. レジスタ説明

29.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位:+\$00

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY	OUTEN	INTMO	DDE1,0	LPMODE	HYSM	ODE1,0	ENABLE
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY : スタンバイ動作時走行 (Run in Standby Mode)

このビットに'1'を書くことはスタンハイ休止動作でACに動作を続けることを許します。クロックが停止されるため、割り込みと状態のフラグは 更新されません。

值	0	1
説明	スタンハイ休止動作でACは停止されます。	スタンバイ休止動作でACは動作を続けます。

• ビット6 - OUTEN : アナロヴ比較器出力パッド許可 (Analog Comparator Output Pad Enable)

このビットに'1'を書くことはOUT信号をピンで利用可能にします。

• ビット5,4 - INTMODE1,0 : 割り込み動作 (Interrupt Modes)

これらのビットへの書き込みはAC出力のどの端が割り込み要求を起動するかを選びます。

値	0 0	0 0 0 1 1 0		11
名称	BOTHEDGE	_	NEGEDGE	POSEDGE
説明	正負両端	(予約)	負端	正端

● ビット3 - LPMODE : 低電力動作 (Low Power Mode)

このビットへの'1'書き込みは比較器を通る電流を減らします。これは消費電力を減らしますが、ACの応答時間を増します。

値	0	1
説明	低電力動作禁止	低電力動作許可

• ビット2,1 - HYSMODE1,0 : ヒステリシス動作選択 (Hysteresys Mode Select)

これらのビットを書くことはAC入力に対するヒステリシスを選びます。

值	0 0	0 1	10	11
名称	NONE	SMALL	MEDIUM	LARGE
説明	ヒステリシスなし	ヒステリシス小	ヒステリシス中	ヒステリシス大

● ビット0 - ENABLE : AC許可 (Enable AC)

このビットに'1'を書くことがACを許可します。

29.5.2. MUXCTRLA - 多重器制御A (Mux Control)

名称	: MUXCTRLA
変位	: +\$02
السطال	. 000

リセット: \$00 性好

特質:-

ビット	7	6	5	4	3	2	1	0
	INVERT			MUXPOS1,0			MUXN	EG1,0
アクセス種別	R/W	R	R	R/W	R/W	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - INVERT : AC出力反転 (Invert AC Output)

このビットに'1'を書くことはACの出力の反転を許可します。この反転は他の周辺機能やシステムの部分への入力信号としてAC出力を 使う時に考慮されなければなりません。

• ビット4,3 - MUXPOS1,0: 正入力多重器選択 (Positive Input Mux Selection)

このビット領域を書くことはACの正入力への入力信号を選びます。

値	0 0	01	10	11
名称	AINP0	AINP1	AINP2	AINP3
説明	正入力ピン0	正入力ピン1	正入力ピン2	正入力ピン3

● ビット1,0 - MUXNEG1,0: 負入力多重器選択 (Negative Input Mux Selection)

このビット領域を書くことはACの負入力への入力信号を選びます。

値	0 0	01	10	11
名称	AINN0	AINN1	AINN2	DACREF
説明	負入力ピン0	負入力ピン1	負入力ピン2	内部基準電圧

29.5.3. DACREF - DAC基準電圧 (DAC Voltage Reference)

名称: DACREF

変位 : +\$04

リセット : \$FF

特質:-

ビット	7	6	5	4	3	2	1	0
	DACREF7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	1	1	1	1	1	1	1	1

• ビット7~0 - DACREF7~0 : DACREFデータ値 (DACREF Data Value)

これらのビットは内部分圧器からの出力電圧を定義します。DAC基準電圧はDACREF値とVREF単位部で選ばれた参照基準電圧に 依存し、次のように計算されます。

 $V_{DACREF} = \frac{DACREF}{256} \times V_{REF}$

28.5.4. INTCTRL - 割り込み制御 (Interrupt Control)

名称:	INTCTRI
-----	---------

変位 : +\$06

リセット : \$00

特質 :-

ヒット	7	6	5	4	3	2	1	0
								CMP
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - CMP: アナログ比較器割り込み許可 (Analog Comparator Interrupt Enable)
 このビットに'1'を書くことがアナログ比較器割り込みを許可します。

29.5.5. STATUS - 状態 (Status) 名称:STATUS **変位**:+\$07 リセット : \$00 特質 :-ビット 0 7 6 5 3 2 4 1 CMP STATE アクセス種別 R R R R R R R R/W 0 0 0 0 0 0 0 リセット値 0

• ビット4 - STATE : アナログ比較器状態 (Analog Comparator State)

これはACからのOUT信号の現在の状態を示します。これはI/Oレジスタで更新されるのに(3周期の)同期化遅延を持ちます。

• ビット0 - CMP : アナログ比較器割り込み要求フラグ (Analog Comparator Interrupt Flag)

これはACに対する割り込み要求フラグです。このビットへの'1'書き込みはこの割り込み要求フラグを解除(0)します。

30. ADC - A/D変換器

30.1. 特徴

- ・12ビット分解能
 過採取で最大17ビット
- ・12ビット分解能で最大375kspsの変換速度
- 15個までの入力
- ・差動とシングルエントの変換
- ・1倍~16倍の設定可能な利得増幅器(PGA: Programmable Gain Amplifier)
- ・-1100mV~VDD+100mVの入力電圧範囲
- ・複数の内部ADC参照基準電圧
 - VDD
 - 1.024V
 - 2.048V
 - 2.500V
 - **-** 4.096V
- 外部参照基準入力
- ・単独と自由走行の変換
- ・継続と集中の累積動作
- ・1024変換までの累積
- ・左または右に揃えられた結果
- ・変換完了での割り込み
- 任意選択の事象起動変換
- ・構成設定可能な窓比較器

30.2. 概要

A/D変換器(ADC)は12ビット分解能で最大375kspsの変換速度で設定可能な利得増幅器(PGA)を持つ12ビットの差動とシングルエント、の ADCです。ADCは多数のシングルエントと差動の入力間の選択用アナログ入力多重器に接続されます。シングルエント、変換ではADCが選 んだ入力と0V(GND)間の電圧を測定します。差動変換ではADCが選んだ2つの入力間の電圧を測定します。ADC入力は内部(例え ば、基準電圧)または外部アナログ入力ピンのどれかにすることができます。


ADC変換はソフトウェアによって、または他の周辺機能から事象を配線するのに事象システム(EVSYS)を使うことによって開始することができます。これは入力信号の周期的な採取、特別な条件でのADC変換の起動、スタンバイ休止動作でのADC変換の起動も可能にします。デジタル窓比較機能は入力信号を監視するのに利用可能で、必要とされる最小のソフトウェア介在で、採取が使用者定義された閾値未満または越え、または使用者定義された窓の内側または外側の場合にだけ割り込みを起動するように構成設定することができます。

ADC入力信号は変換中にADCへの入力電圧が一定水準で保たれることを保証する採取/保持(S/H)回路を通して供給されます。

ADCは構成設定可能な変換結果数が単一ADC結果内に累積される集中での採取(採取累積)を支援します。

ADC電圧参照基準は内部または外部アナログ参照基準(VREFA)ピンからの供給のどちらにすることができます。

30.2.1. 構成図



30.2.2. 信号説明

信号	形式	説明
AINn~0	アナログ入力	アナログ入力ピン
VREFA	アナログ入力	外部参照基準電圧ピン

30.3. 機能的な説明

30.3.1. 定義

- ・変換: 選んだADC入力上のアナロク値がデジタル表現に変換される動作
- ・採取(試料):採取(ADCn.SAMPLE)レジスタに置かれた値、即ち、変換動作の結果(訳補:一部で採取/保持(S/H)部の採取部分)
- ・結果:結果(ADCn.RES)レジスタに置かれた値。ADC構成設定に応じての値は単一採取または複数累積した採取の合計です。

30.3.2. 基本操作

基本動作でADC初期化して動かすには以下の手順が推奨されます。

- 1. 制御A(ADCn.CTRLA)レジスタのADC許可(ENABLE)ビットに'1'を書くことによってADCを許可してください。
- 2. 制御B(ADCn.CTRLB)レシブスタの前置分周器(PRESC)ビット領域を構成設定してください。
- 3. 制御C(ADCn.CTRLC)レジスタの時間基準(TIMEBASE)と参照基準選択(REFSEL)のビット領域を構成設定してください。
- 4. 制御E(ADCn.CTRLE)レジスタの採取持続時間(SAMPDUR)ビット領域を構成設定してください。
- 5. 任意選択: 制御F(ADCn.CTRLF)レジスタの採取累積数選択(SAMPNUM)ビット領域を書くことによって累積される採取数を構成設 定してください。
- 6. 任意選択: 制御Fレジスタの自由走行(FREERUN)ビットに'1'を書くことによって自由走行動作を許可してください。
- 7. 正入力多重器(ADCn.MUXPOS)レジスタの正入力多重器(MUXPOS)ビット領域に書くことによって正入力を構成設定してください。
- 8. 任意選択: 負入力多重器(ADCn.MUXNEG)レジスタの負入力多重器(MUXNEG)ビット領域に書くことによって負入力を構成設定してください。
- 9. 任意選択:指令(ADCn.COMMAND)レジスタの差動(DIFF)ビットに'1'を書くことによって差動ADC変換を選んでください。
- 10. 指令レジスタの動作形態(MODE)ビット領域に書くことによってADCに対する動作形態を構成設定してください。
- 11. 指令レジスタの変換開始(START)ビット領域を書くことによってADC変換がどう始まるかを構成設定してください。IMMEDIATE指令が書かれた場合、直ちに変換が開始します。
- 12. 更新された結果(RESULT)レジスタを読む前に、割り込み要求フラク(ADCn.INTFLAGS)レジスタの結果準備可(RESRDY)ビットが'1'になるまで待ってください。

30.3.3. 動作

30.3.3.1. 動作形態

ADCは6つの異なる動作形態を支援すると共に各動作に対して差動とシングルエンドの変換が可能です。これは指令(ADCn.COMMA ND)レジスタで構成設定されます。

動作形態は次のように3つの群に分けることができます。

- ・単独動作 8または12ビット変換出力で起動毎に単一変換
- ・継続累積動作 n採取の累積で起動毎に1変換
- ・集中累積動作 単一起動後に可能な限り速く累積したn採取での集中

継続と集中の動作は12ビット変換を利用し、累積結果の尺度調整有りまたはなしで構成設定することができます。累積する採取数は 制御F(ADCn.CTRLF)レジスタの採取累積数選択(SAMPNUM)ビット領域によって制御されます。累積器は常に新しい継続または集中 の累積が開始される時に0〜リセットされます。

下表は利用可能な動作形態の概要を示します。

表30-1. 動作形態				
動作形態	指令 - MODE	起動毎の変換数	累積形式	結果更新
単独8ビット	0 (0 0 0)		利用不可	変換毎
単独12ビット	1 (0 0 1)	1	们用个时间	<u> </u>
継続累積	2 (0 1 0)	1	全体	
尺度調整付き継続累積	3 (0 1 1)		尺度調整	CAMDNUM粉亦始必
集中累積	4 (1 0 0)		全体	SAMPNUM数変換後
尺度調整付き集中累積	5 (1 0 1)	SAMPNUM	尺度調整	

30.3.3.2. 変換起動

変換は指令(ADCn.COMMAND)レジスタの変換開始(START)ビット領域の構成設定に応じて以下の起動の1つによって開始されます。

・指令レジスタのSTARTビット領域へのIMMEDIATE値書き込み

・事象入力受け取り

・入力多重器(正入力多重器(ADCn.MUXPOS)または負入力多重器(ADCn.MUXNEG))レジスタの1つへの書き込み

最初の変換を開始する前に制御F(ADCn.CTRLF)レジスタの自由走行(FREERUN)ビットに'1'を書くことによって単独変換や集中累積を継続的に繰り返すことができます。このビットは継続累積に対して無効です。

進行中の変換は指令レジスタのSTARTビット領域にSTOP値を書くことによって中断され、新しい変換を直ちに開始することができます。 進行中の変換が終わる前に新しい変換を起動すると、割り込み要求フラグ(ADCn.INTFLAGS)レジスタの起動超過割り込み要求(TRIG OVR)フラグが設定(1)され、その起動は無視されます。

割り込み要求フラグレジスタの結果準備可(RESRDY)と採取(試料)準備可(SAMPRDY)の割り込み要求フラグは変換または累積が終了したかを示します。これらのフラグは割り込み制御(ADCn.INTCTRL)レジスタで許可されていれば対応する割り込みも起動します。

30.3.3.3. 出力形式

ADC変換からの出力は次式によって与えられます。

ここでのVINPとVINNはADCへの正と負の入力で、VREFは選んだ電圧参照基準です。利得はPGAで構成設定されるように1倍から64 倍の間で、PGAが使われない場合は1倍です。

ADCは採取(ADCn.SAMPLE)と結果(ADCn.RESULT)の2つのレジスタを持ちます。16ビット採取レジスタは常に最新のADC変換出力(1 採取)で更新されます。全ての累積動作は制御F(ADCn.CTRLF)レジスタの採取累積数選択(SAMPNUM)ビット領域によって構成設定さ れる内部採取累積器で採取を累積します。採取累積器は支援される累積構成設定に対して溢れを避けるのに充分な幅で、累積さ れた結果は集中動作または継続動作の累積の最後で自動的に32ビット結果レジスタに転送されます。単独変換動作では、結果レジスタ が最新の採取で更新され、採取レジスタと同じです。

尺度調整を持つ動作形態は16採取を超える採取が累積される場合に累積された結果を16ビット分解能に制限するように選ぶことができます。尺度調整は集中動作と継続動作で最後の採取を累積した後、常に適用され、累積された結果をSAMPNUM-4ビット右移動することによって実行されます。

制御Fレジスタの左揃え(LEFTADJ)ビットはこれが支援される動作に於いて出力データの左移動を許可します。許可される場合、これは結果と採取の両レジスタの出力を左移動します。

シングル エンド動作での採取に対するデータ形式は\$0000が0を表し、\$0FFFが最大数(全尺)を表す符号なし数です。アナログ入力がADC の参照基準よりも高い場合、12ビットADC出力は\$0FFFの最大値に等しくなります。同様に、入力が0V未満の場合、ADC出力は\$000 0です。差動動作について、データ形式は符号拡張を持つ2の補数です。

以降の表は動作形態と左揃えによるシングルエンドと差動の変換に対する結果レジスタ出力形式を示します。

衣30-2. RESULT 1/2 スジー 227 ル エンド 到作									
MODE	LEFTADJ	RESULT31~24	RESULT23~16	RESULT15~12	RESULT11~8	RESULT7~0			
0 0 0	x (<mark>注1</mark>)	\$00				変換7~0			
0 0 1	0		\$00		変換	11~0			
001	1	\$0)0	変換11~0<<4					
010,100	x (<mark>注1</mark>)	\$00	累積23~0						
011101	0	\$0)0	尺度調整した累積15~0					
011,101	1	\$0)0	尺度調整した累積15~0(<mark>注2</mark>)					

注1: 左揃えは8ビット動作や尺度調整なし累積動作で利用できません。

注2: SAMPNUM<4の場合、ビット15が最上位ビットになるように結果が4-SAMPNUMビット左移動されます。

表30-3. RESULTレジスター差動動作

MODE	LEFTADJ	RESULT31~24	RESULT23~16	RESULT15~12	RESULT11~8	RESULT7~0	
0 0 0	x (<mark>注1</mark>)		符号付き変換7~0				
0 符号拡張					符号付き	変換11~0	
001	1	符号	拡張	符	符号付き変換11~0 << 4		
010,100	x (注1)	符号拡張	符号付き累積23~0				
011101	0	符号	符号拡張		尺度調整した符号付き累積15~0		
011,101	1	符号	拡張	尺度調整した符号付き累積15~0 (注2)			

注1: 左揃えは8ビット動作や尺度調整なし累積動作で利用できません。

注2: SAMPNUM<4の場合、ビット15が最上位ビットになるように結果が4-SAMPNUMビット左移動されます。

下表は動作形態、左揃え、差動またはシングルエンドの変換による採取レジスタ出力形式を示します。

表30-4. SAMPLEレジスタ						
MODE	LEFTADJ	DIFF	SAMPLE15~12 SAMPLE11~8		SAMPLE7~0	
0 0 0		0	\$00		変換7~0	
000	Х	1	符号拡張		符号付き変換7~0	
	0	0	\$00	変換11~0		
その他	0	1	符号拡張	符号付き変換11~0		
	1	0	変換11~0<<4			
	1 符号付き変換11~0<<4				< 4	

30.3.3.4. ADCクロック

ADCクロック(CLK_ADC)は周辺機能クロック(CLK_PER)から下げられます。これは制御B(ADCn.CTRLB)レジ、スタの前置分周器(PRESC)ビット領域によって構成設定することができます。PGA制御(ADCn.PGACTRL)レジ、スタのPGAハ・イアス選択(PGABIASSEL)ビット領域はADCクロック周波数に応じてPGA消費電力を減らすように構成設定することができます。

ADCとPGAの内部タイミングのいくつかはCLK_ADCと無関係です。ADCクロック周波数に関わらずに正しい内部タイミングを保証するため、制御C(ADCn.CTRLC)レジスタの時間基準(TIMEBASE)ビット領域に(CLK_PER周期で与えられる)1µs時間基準が書かれなければなりません。

時間基準は最も近い整数値に丸められなければなりません。以下のコード断片はceil関数を使ってこれがどう行われ得るかを示します。

30.3.3.5. 入力と参照基準の選択

ADCへの入力選択は正と負の入力多重器(ADCn.MUXPOSとADCn.MUXNEG)のレシ[、]スタによって制御されます。ADCがシングルェント 変換を走行している場合、MUXPOSだけが使われる一方で、差動変換では両方が使われます。

ADC用の参照基準電圧(VREF)はADCの変換範囲を制御します。VREFは制御C(ADCn.CTRLC)レジスタの参照基準選択(REFSEL) ビット領域に書くことによって選ぶことができます。VDDを除き、内部参照基準電圧は内部ハントギャップ参照基準から生成されます。 VDDは選んだハントギャップ参照基準電圧よりも最低0.5V高くなければなりません。

入力と参照基準の選択は緩衝されません。変換進行中のそれらのどの変更も出力を不正にします。自由走行動作使用時の安全な 入力または参照基準の変更のため、何れかの変更を行うのに先立って、自由走行動作を禁止して変換完了を待ってください。次の 変換を始める前に再び自由走行動作を許可してください。

入力または参照基準の切り替え後、ADCは安定のための時間を必要とします。更なる詳細については「電気的特性」章を参照してください。

30.3.3.5.1. 設定可能な利得増幅器

設定可能な利得増幅器(PGA:Programmable Gain Amplifier)はADCへの入力信号を増幅するのに使うことができます。利用可能な 範囲は1~16倍利得です。PGAは全ての動作形態で使うことができます。

既定構成設定ではPGAが禁止され、入力信号は変換段で直接、即ち、内部増幅器なしで採取されます。入力信号特性に応じて、 信号を増幅するように内部PGA段を構成設定するのが望ましい場合があります。

内部PGAは特に外部増幅器との比較に於いて次のようないくつかの望まれる特性を持ちます。

・少ない部品

- ・必要とされる少ないピン数
- ・入力多重化と共にファームウェア選択可能な利得が柔軟で機能豊富な応用を許可
- ・応用がPGAをON/OFFする動作を必要とする時に非反転増幅が符号/論理構造を維持
- 変換段への直接入力に代わるPGA使用は考慮すべき次の影響を持ちます。
- ・入力信号は増幅され、追加の増幅段(入力雑音、変位、利得誤差)の当然の有害反応と飽和の可能性があります。
- ・ADCがPGA採取を必要とするため、最大変換速度がより低くなります。
- ・消費電力が僅かに増されます。
- ・採取動作形態に応じて、変換の相対的なタイミングが変えられます。


PGAはPGA制御(ADCn.PGACTRL)レジスタでPGA許可(PGAEN)ビットに'1'を書いて利得(GAIN)ビット領域を構成設定することによって 許可されます。

正と負の入力多重器(ADCn.MUXPOSとADCn.MUXNEG)のレジスタの経由(VIA)ビット領域は入力信号がPGA経由で接続されるかどう かを決めます。VIAビットは共有され、故にMUXPOSとMUXNEGのVIAビット領域に書かれた値は両レジスタで更新されます。従って、1 つの入力にPGAを使って他方にPGAを使わないことはできません。

30.3.3.5.2. アナログ入力回路

アナログ入力回路が右図で図解されます。アナログ入力(AINn)に接続されたアナログ源はピン容量 と(IHとILで表現される)そのピン入力漏れに依存します。入力が選ばれると、その供給元は入 力経路の(RINによって表される)結合抵抗を通して採取/保持コンデンサ(CIN)も駆動しなけれ ばなりません。ADCの入力特性の詳細については「電気的特性」章を参照してください。

高インピーダンスを持つ供給元が使われる場合、採取時間を増すことができます。必要とされる 採取時間はCINコンデンサを充電するのに供給元がどれ位の長さが必要かに依存し、制御E(A DCn.CTRLE)レシ、スタの採取持続時間(SAMPDUR)ビット領域を使って構成設定することができ ます。



30.3.3.6. 変換タイミング

ADCのアナログ単位部のいくつかは変換間に禁止され、 変換開始前に初期化する時間を必要とします。現在の ADC構成設定によって使われる単位部だけが許可され、初期化が並列で動くため、制限する要素は最も遅い初期化時間を持つ単位部です。右表はアナログ単位 部によって必要とされる各種初期化時間を示します。

表30-5. ADC初期化時間

アナログ単位部	初期化時間		
ADC	10µs(<mark>注</mark>)		
PGA	20µs		
内部参照基準の安定	60µs		
内部温度感知器入力	35µs		
内部DAC入力	35µs		

注: CLK_PER<2MHzの場合、ADC初期化時間は20 CLK_PER周期です。

例:入力として温度感知を選び、参照基準としてVDDを使うと、35µsの初期化時間を与えます。1.024V内部参照基準での温度感知の 使用は60µsの初期化時間になります。

ADCは制御A(ADCn.CTRLA)レジスタの低遅延(LOWLAT)ビットに'1'を書くことによって低遅延動作に置くことができます。これは構成 設定された単位部を継続的に許可し続け、変換開始での全ての初期化時間を効果的に取り去ります。初回にADCを許可する時と、 初期化を必要とする入力または参照基準の使用に対するADC再構成設定の場合に、初期化時間は未だ上の表で示されるように必 要とされます。状態(ADCn.STATUS)レジスタのADC多忙(ADCBUSY)ビットは初期化が進行中かを調べるのに使うことができます。

PGAなしでのADCへの入力の採取期間は制御E(ADCn.CTRLE)レシ[、]スタの採取持続時間(SAMPDUR)ビット領域を通して(SAMPDUR +½)CLK_ADC周期として構成設定されます。入力信号特性は採取期間がどの位長くなければならないかに影響を及ぼします。

PGAが使われると、継続的に採取してADCがPGAを採取する時にだけ保持状態になります。このADC PGA採取持続時間(ADCPGA SAMPDUR)はfCLK_ADCに依存し、PGA制御(ADCn.PGACTRL)レジスタで構成設定されます。採取持続時間(SAMPDUR)は未だPGA への入力の最小採取期間を(SAMPDUR+1)CLK_ADC周期として構成設定します。集中動作ではSAMPDURが≧12でなければならず、変換状態の長さによって制限されます。

継続と集中の累積動作は適切な入力信号と採取周波数を与えられると、5ビットまでのより高い分解能を達成するための過採取に使う ことができます。nビットによる分解能増加は4°採取の累積と2°による累積結果除算によって達成することができます。制御F(ADCn.CT RLF)レシ、スタの採取累積数(SAMPNUM)ビット領域は45=1024採取までに構成設定することができ、最大17ビット分解能になります。

次の2つの表はfcLK_ADCと採取持続時間の可能な組み合わせの一部に対して計算された変換速度(fconv)を示します。より多くの詳細については以降の頁の関連タイミング図をご覧ください。

表30-6. fcLK_ADC=5MHzとADCPGASAMPDUR=20に対する変換速度(fconv)例					
SAMPDUR	PGA	f_{conv}(注)単一8ビット (sps)	fconv(注)単一12ビット(sps) fconv集中累積(sps)		
2		384615	294118	312500	
12	OFF	217391	185185	192308	
48	OFF	84746	79365	80645	
255		18797	18519	18587	
2		149254	133333	利用不可	
12	ON	114943	105263	147059	
48		62893	59880	71429	
255		17452	17212	18051	


表30-7. fCLK_ADC=333kHzとADCPGASAMPDUR=6に対する変換速度(fconv)例

SAMPDUR	PGA	fconv(注)単一8ビット (sps)	ƒ_{conv}(注)単一12ビット (sps)	fconv集中累積 (sps)
2		25641	19608	20833
12	OFF	14493	12346	12821
48	UN	5650	5291	5376
255		1253	1235	1239
2		17094	14184	利用不可
12	ON	11299	9950	16667
48		5089	4796	5952
255		1223	1206	1267

注: 制御F(ADCn.CTRLF)レジスタで'1'に設定された自由走行(FREERUN)ビットでの変換速度、新しい変換は結果がADCで利用可能 になった後直ちに開始されます。

30.3.3.6.1. 単独変換

下図はPGAを使わずに単独の8または12ビット動作で動く時のADCに対するタイジング図を示します。



注2: 制御A(ADCn.CTRLA)レジスタで低遅延(LOWLAT)ビットが'1'に設定される場合、ADC内のアナログ単位部は変換の最後で OFFに切り替わらず、次の変換の起動時の初期化時間をなくします。

注3: 変換が終わってから出力がレジスタで利用可能になる時間は0.5 CLK_ADC周期と後続する1 CLK_MAIN周期です。最小前置 分周で、これは合計で1 CLK_ADC周期になります。

単独結果に対する総変換時間(tconv)は次によってµsで計算されます。

 $t_{\text{conv}}(12 \texttt{L}^{'} \texttt{y}) = 初期化時間 + \frac{\text{SAMPDUR} + 15}{f_{\text{CLK}} \text{ADC}}$


 $t_{\text{conv}}(8t') = 初期化時間 + \frac{\text{SAMPDUR} + 11}{f_{\text{CLK}} + 11}$

制御F(ADCn.CTRLF)レジスタで自由走行(FREERUN)ビットが'1'に設定される場合、新しい変換は結果(ADCn.RESULT)レジスタで結 果が利用可能になる直後に開始されます。自由走行変換速度(fconv)は次によって計算されます。

 $f_{\text{conv}} (12 \texttt{t'yh}) = \frac{f_{\text{CLK_ADC}}}{\text{SAMPDUR} + 15}$ $f_{\text{conv}} (8 \texttt{t'yh}) = \frac{f_{\text{CLK_ADC}}}{\text{SAMPDUR} + 11}$

30.3.3.6.2. 継続累積

下図はPGAを使わずに継続累積動作で動く時のADCに対するタイシング図を示します。



注1: 制御A(ADCn.CTRLA)レシ[、]スタで低遅延(LOWLAT)ビットが'1'に設定される場合、ADC内のアナログ単位部は変換の最後で OFFに切り替わらず、次の変換の起動時の初期化時間をなくします。

注2: 変換が終わってから出力がレジスタで利用可能になる時間は0.5 CLK_ADC周期と後続する1 CLK_MAIN周期です。最後の変換と累積は追加のCLK_MAIN周期を必要とします。最小前置分周で、これは最終出力が利用可能になる前に合計で1.5 CL K_ADC周期になります。


累積する採取数は制御F(ADCn.CTRLF)レジズタの採取数(SAMPNUM)ビット領域によって設定されます。

各独立した採取に対する総変換時間(tconv)は次によってµsで計算されます。

 $t_{\text{conv}} = 初期化時間 + \frac{\text{SAMPDUR} + 15}{f_{\text{CLK} \text{ ADC}}}$

30.3.3.6.3. 集中累積

下図はPGAを使わずに集中累積動作で動く時のADCに対するタイシング図を示します。



注1: 制御A(ADCn.CTRLA)レジスタで低遅延(LOWLAT)ヒットが'1'に設定される場合、ADC内のアナログ単位部は変換の最後で OFFに切り替わらず、次の変換の起動時の初期化時間をなくします。

注2: 変換が終わってから出力がレジスタで利用可能になる時間は0.5 CLK_ADC周期と後続する1 CLK_MAIN周期です。最後の変換と累積は追加のCLK_MAIN周期を必要とします。最小前置分周で、これは最終出力が利用可能になる前に合計で1.5 CL K_ADC周期になります。

累積する採取数は制御F(ADCn.CTRLF)レジズタの採取数(SAMPNUM)ビット領域によって設定されます。

集中累積に対する総変換時間(tconv)は次によってµsで計算されます。


 $t_{\text{conv}} = 初期化時間 + \frac{(\text{SAMPDUR} + 14) \times \text{SAMPNUM} + 1.5}{f_{\text{CLK}ADC}}$

集中累積変換速度(fconv)は次によって計算されます。

 $f_{\rm conv} = \frac{f_{\rm CLK_ADC}}{{\rm SAMPDUR} + 14}$

30.3.3.6.4. PGAを含む単独累積

下図はPGAと共に単独8または12ビット動作で動く時のADCに対するタイジング図を示します。



注4: 変換が終わってから出力がレジスタで利用可能になる時間は0.5 CLK_ADC周期と後続する1 CLK_MAIN周期です。最小前置 分周で、これは合計で1 CLK_ADC周期になります。

単独結果に対する総変換時間(tconv)は次によってµsで計算されます。

 $t_{\text{conv}}(12 \texttt{L'yh}) = 初期化時間 + \frac{\text{SAMPDUR + ADCPGASAMPDUR + 15.5}}{f_{\text{CLK}ADC}}$


 $t_{\text{conv}}(8t') = 初期化時間 + \frac{SAMPDUR + ADCPGASAMPDUR + 11.5}{f_{CLK_ADC}}$

制御F(ADCn.CTRLF)レジスタで自由走行(FREERUN)ビットが'1'に設定される場合、新しい変換は結果(ADCn.RESULT)レジスタで結果が利用可能になる直後に開始されます。自由走行変換速度(fconv)は次によって計算されます。

$f_{\text{conv}}(12t^*yh) = \frac{f_{\text{CLK}ADC}}{f_{\text{CONV}}(12t^*yh)} = \frac{f_{\text{CLK}ADC}}{f_{\text{CONV}}(12t^*yh)}$	$f_{\text{conv}}(8t^{\circ}y) = \frac{f_{\text{CLK}}ADC}{(ADC)}$
SAMPDUR + ADCPGASAMPDUR + 15.5	SAMPDUR + ADCPGASAMPDUR + 11.5

30.3.3.6.5. PGAを含む継続累積

下図はPGAと共に継続累積動作で動く時のADCに対するタイング図を示します。



注2と注3は次頁へ

- 注2: 制御A(ADCn.CTRLA)レジスタで低遅延(LOWLAT)ビットが'1'に設定される場合、ADC内のアナログ単位部は変換の最後で OFFに切り替わらず、次の変換の起動時の初期化時間をなくします。PGAは新しいPGA採取が起きるまで入力採取状態に 留まります。
- 注3: 変換が終わってから出力がレジスタで利用可能になる時間は0.5 CLK_ADC周期と後続する1 CLK_MAIN周期です。最後の変換と累積は追加のCLK_MAIN周期を必要とします。最小前置分周で、これは最終出力が利用可能になる前に合計で1.5 CLK_ ADC周期になります。


累積する採取数は制御F(ADCn.CTRLF)レジズタの採取数(SAMPNUM)ビット領域によって設定されます。

各独立した採取に対する総変換時間(*t*conv)は次によってµsで計算されます。

 $t_{\text{conv}} = 初期化時間 + \frac{\text{SAMPDUR} + \text{ADCPGASAMPDUR} + 15.5}{f_{\text{CLK}_ADC}}$

30.3.3.6.6. PGAを含む集中累積

下図はPGAと共に集中累積動作で動く時のADCに対するタイシング図を示します。



注1: PGAは一旦PGA初期化が終わると、例えADC初期化が未だ進行中でも入力の採取を始めます。この場合、最初の採取時間は採取持続時間(SAMPDUR)によって構成設定されるよりも長くなります。

- 注2: 制御A(ADCn.CTRLA)レジスタで低遅延(LOWLAT)ビットが'1'に設定される場合、ADC内のアナログ単位部は変換の最後で OFFに切り替わらず、次の変換の起動時の初期化時間をなくします。PGAは新しいPGA採取が起きるまで入力採取状態に 留まります。
- 注3: 変換が終わってから出力がレジスタで利用可能になる時間は0.5 CLK_ADC周期と後続する1 CLK_MAIN周期です。最後の変換と累積は追加のCLK_MAIN周期を必要とします。最小前置分周で、これは最終出力が利用可能になる前に合計で1.5 CLK_ADC周期になります。

累積する採取数は制御F(ADCn.CTRLF)レジズタの採取数(SAMPNUM)ビット領域によって設定されます。

PGAを含む集中累積についてはSAMPDURが≧11でなければなりません。総変換時間(tconv)は次によってµsで計算されます。

<i>t</i> conv = 初期化時間 +	(SAMPDUR + ADCPGASAMPDUR + 2) × SAMPNUM + 14
COIIV - 初期任时间 -	fci k adc

集中変換速度(fconv)は次によって計算されます。

f _	fclk_adc
$f_{\rm conv} =$	SAMPDUR + ADCPGASAMPDUR + 2

30.3.3.7. 温度測定

チップ上の温度感知器が利用可能です。温度測定を行うには以下のこれらの手順に従ってください。

- 1. 制御C(ADCn.CTRLC)レジスタの参照基準選択(REFSEL)ビット領域を書くことによって参照基準電圧を内部1.024Vに構成設定して ください。
- 2. 正入力多重器(ADCn.MUXPOS)レジスタで入力として温度感知器を選んでください。
- 3. 制御E(ADCn.CTRLE)レジスタの採取持続時間(SAMPDUR)ビット領域に32µs×f_{CLK_ADC}以上(訳補:脚注参照)の値を書くことに よってADC採取持続時間を構成設定してください。
- 4.12ビット シングル エント 変換を走らせて温度感知器出力電圧を採取してください。
- 5. 次に記述されるように測定結果を処理してください。

(訳補) SAMPDURがCLK_ADC周期数で設定するため、32µs以上になるCLK_ADC周期数の意味です。

測定した電圧は温度に対して直線的関係を持ちます。製法変化のため、温度感知器出力電圧は同じ温度に於いて個別デバイス間 で変わります。製造検査の間に測定された個別補償係数は識票列で次のように格納されます。

- ・SIGROW.TEMPSENSE0は温度感知器の利得/傾斜補正です。
- ・SIGROW.TEMPSENSE1は温度感知器の変位(オフセット)補正です。

もっと正確な結果を達成するため、温度感知器測定の結果はデベイス製造または使用者校正からの補償値を用いて応用ソフトウェアで 処理されなければなりません。更なる詳細については「電気的特性」章を参照してください。

次式は(ケルビンでの)温度を与えます。

T = (ADC結果 - 変位補正) × 利得補正

256

識票列からの補償値を使う時は応用コートで以下のこれらの手順に従うことが推奨されます。

<pre>int8_t sigrow_offset = SIGROW. TEMPSENSE1; uint8_t sigrow_gain = SIGROW. TEMPSENSE0; uint16_t adc_reading = ADCO. RESULT >> 2;</pre>	 // 識票列から符号付変位(オフセット)読み込み // 識票列から符号なし利得/傾斜読み込み // 1.024V内部参照基準でのADC結果の上位10ビット
<pre>uint32_t temp = adc_reading - sigrow_offset; temp *= sigrow_gain; temp += 0x80; temp >>= 8; uint16_t temperature_in_K = temp;</pre>	// 結果(10ビット×8ビット)は16ビット変数を溢れるかもしれません。 // 次の除算で正しい丸めを得るために256/2を加算 // 処理されたケルビンでの温度を得るために結果を256で除算

30.3.3.8. 窓比較器

ADCは変換または累積の出力が或る閾値越えと/または未満の時に割り込み要求フラグ(ADCn.INTFLAGS)レジスタの窓比較器割り込み要求(WCMP)フラグを立てることができます。利用可能な動作形態は次のとおりです。

- ・結果が閾値超え
- ・結果が閾値未満
- ・結果が窓の内側(下側閾値以上で上側閾値以下)
- ・結果が窓の外側(下側閾値未満または上側閾値越えのどちらか)

閾値は窓比較器下側/上側閾値(ADCn.WINLTとADCn.WINHT)レジスタに書くことによって設定されます。使う窓動作は制御D(ADC n.CTRLD)レジスタの窓比較器動作(WINCM)とット領域によって選ばれます。

制御D(ADCn.CTRLD)レジスタの窓動作元(WINSRC)ビットは比較が結果(ADCn.RESULT)レジスタの下位16ビットまたは採取(ADCn.SAM PLE)レジスタのどちらで行われるかを選びます。WCMPフラグに対して割り込み要求が許可される場合、WINSRCはRESRDYまたはSAM PRDYのどちらの割り込みへブクタを要求するか選びます。

複数採取累積時、窓比較元が結果レジスタの場合、結果と閾値間の比較は最後の変換完了後に起きます。供給元が採取レジスタの場合、比較は毎回の変換後に起きます。

ADCが既に動くように構成設定されるとの仮定で、窓比較器を使うには以下のこれらの手順に従ってください。

- 1. 窓比較器下側/上側閾値(ADCn.WINLTとADCn.WINHT)レジスタを書くことによって必要とされる閾値を設定してください。
- 2. 任意選択:割り込み制御(ADCn.INTCTRL)レジスタの窓比較器割り込み許可(WCMP)ビットに'1'を書くことによって割り込み要求を 許可してください。

3. 制御D(ADCn.CTRLD)レジスタでWINSRCビットへとWINCMビット領域に0以外の値を書くことによって窓比較器を許可してください。 累積採取時、窓比較器閾値は各採取ではなく累積された値に対して適用されます。結果の左揃えを使うことが採取数と無関係な比 較値にします。

30.3.4. 事象

ADCは以下の事象を生成することができます。

表30-8. ADC事象生成部						
生成部名		100 100 100 100 100 100 100 100 100 100	事象型	生成クロック領域	事象長	
周辺機能	事象	説明				
	RES	結果準備可				
ADCn	SAMP	採取準備可	パルス	CLK_PER	1 CLK_PER周期	
	WCMP	窓比較一致				

事象を生成する条件は割り込み要求フラグ(ADCn.INTFLAGS)レンジスタで対応するフラグを掲げるそれらと同じです。

ADCは入力事象を検出して働くための1つの事象使用部を持ちます。下表は事象使用部と関連する機能を記述します。

	表30-9. AD	{30-9. ADC事象使用部と利用可能な事象活動							
	使用部名 周辺機能 入力		説明	入力検出	同期/非同期				
			5元19 7	入力使出	问册/ 开问册				
	ADCn	START	事象でADC開始	端	非同期				

START事象活動は指令(ADCn.COMMAND)レジスタの変換開始(START)ビット領域にEVENT_TRIGGER設定が書かれる場合に起動 することができます。

30.3.5. 割り込み

表30-10.利用可能な割り込みベクタと供給元

名前	ベクタ説明	割り込み要求フラグ	条件
		TRIGOVR	別のものが進行中に新しい変換が起動される。
ERROR	異常割り込み	SAMPOVR	新しい変換がADCn.SAMPLEで未読試料を上書き
		RESOVR	新しい変換または累積がADCn.RESULTで未読結果を上書き
SAMPRDY	採取準備可割り込み	SAMPRDY	ADCn.SAMPLEで試料が利用可能
SAMPRDY	休取毕佣り討り込み	WCMP	ADCn.CTRLDのWINSRCとWINCMによって定義されたとおりの時
RESRDY	結果準備可割り込み	RESRDY	ADCn.RESULTで結果が利用可能
RESKDY	和木平圃り割り込み	WCMP	ADCn.CTRLDのWINSRCとWINCMによって定義されたとおりの時

割り込み条件が起こると、割り込み要求フラク(ADCn.INTFLAGS)レジスタで対応する割り込み要求フラクが設定(1)されます。

割り込み元は割り込み制御(ADCn.INTCTRL)レジスタで対応する許可ビットに書くことによって許可または禁止されます。

割り込み要求は対応する割り込み元が許可され、割り込み要求フラグが設定(1)される時に生成されます。割り込み要求は割り込み要 求フラグが解除(0)されるまで活性(1)に留まります。割り込み要求フラグを解除(0)する方法の詳細についてはADCn.INTFLAGSレジスタを ご覧ください。

30.3.6. 休止形態動作

ADCはアイトル/スタンハイの休止動作へ行く前に変換を終えます。ADCは指令(ADCn.COMMAND)レシ、スタの変換開始(START)ヒット領域が事象起動での変換開始に構成設定されていれば、アイトル休止動作で変換を開始することができます。これは制御A(ADCn.CTR LA)レシ、スタのスタンハイ時走行(RUNSTDBY)ヒットが設定(1)される場合にスタンハイ休止動作でも可能です。

制御Aレジ゙スタで低遅延(LOWLAT)とRUNSTDBYの両ビットが設定(1)される場合、休止中の消費電力増加を犠牲にして、より速く変換 を開始するためにスタンバイ休止動作中に必要とされる全ての単位部をONに保ちます。

システムがパワータウン休止動作に入ると、ADCは進行中の変換を中断して直ちに休止動作に入ります。パワーダウン休止動作に移行するのに先立って変換が完了しているのを確実にしてください。

30.3.7. デバッグ操作

デバッグ制御(ADCn.DBGCTRL)レジスタのデバッグ時走行(DBGRUN)ビットが'1'を書かれる場合、ADCはCPUがデバッグ動作で停止される時に動作を続けます。

CPUが停止する時にDBGRUNが'0'の場合、ADCが停止するまでに進行中の変換が終わります。

30.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ヒット3	ビット2	ビット1	ビットロ
+\$00	CTRLA	7~0	RUNSTDBY		LOWLAT					ENABLE
+\$01	CTRLB	7~0						PRES	C3~0	
+\$02	CTRLC	7~0		Т	, IMEBASE4~	-0	1		REFSEL2~0	
+\$03	CTRLD	7~0					WINSRC		WINCM2~0	
+\$04	INTCTRL	7~0			TRIGOVR	SAMPOVR	RESOVR	WCMP	SAMPRDY	RESRDY
+\$05	INTFLAGS	7~0			TRIGOVR	SAMPOVR	RESOVR	WCMP	SAMPRDY	RESRDY
+\$06	STATUS	7~0								ADCBUSY
+\$07	DBGCTRL	7~0								DBGRUN
+\$08	CTRLE	7~0				SAMPE	UR7~0			
+\$09	CTRLF	7~0			FREERUN	LEFTADJ		SAMPN	UM3~0	-
+\$0A	COMMAND	7~0	DIFF		MODE2~0				START2~0	
+\$0B	PGACTRL	$7 \sim 0$		GAIN2~0		PGABIS	ASEL1,0	ADCPGASA	AMPDUR1,0	PGAEN
+\$0C	MUXPOS	7~0	VIA	1,0		I	MUXP	OS5~0		
+\$0D	MUXNEG	$7 \sim 0$	VIA	1,0		I	MUXN	EG5~0		
+\$0E	予約									
+\$0F	1, 34,0									
+\$10		7~0			1	RESU	LT7~0	1	1	
+\$11	RESULT	$15 \sim 8$			1	RESUL	T15~8	1	1	
+\$12	KESUL I	$23 \sim 16$		1	1	RESUL	T23~16	1	1	
+\$13		$31 \sim 24$			1	RESUL	T31~24	1	1	
+\$14	SAMPLE	$7 \sim 0$			1	SAMP	LE7~0	1	1	
+\$15	SAMPLE	$15 \sim 8$			1	SAMPI	_E15~8	1	1	
+\$16	又 . 約									
+\$17	予約									
+\$18	TEMP0	7~0				TEM	P7~0			
+\$19	TEMP1	7~0				TEM	P7~0			
+\$1A	TEMP2	7~0				TEM	P7~0	1		
+\$1B	予約									
+\$1C		7~0				WINL	T7~0		1	
+\$1D	WINLT	15~8				WINL	T15~8			
+\$1E		7~0				WINH	IT7~0			
+\$1F	WINHT	15~8					T15~8			

30.5. レジスタ説明

30.5.1. CTRLA - 制御A (Control A)

名称:CTRLA

変位 : +\$00

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
	RUNSTDBY		LOWLAT					ENABLE
アクセス種別	R/W	R	R/W	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7 - RUNSTDBY: スタンハイ時走行 (Run in Standby)

このビットはスタンバイ休止動作でADCが動くか否かを制御します。

值	0	1
=		ADCはスタンバイ休止動作で動きます。ADCが変換実 行を起動されると、主クロックが要求されます。

● ビット5 - LOWLAT : 低遅延 (Low Latency)

このビットはADCによって必要とされるアナログ単位部が継続的に許可されるかそれとも必要とされる時にだけかを制御します。

值	0	1
	だけ必要とされるアナログ単位	

• ビット0 - ENABLE : ADC許可 (ADC Enable)

このビットはADCが許可されるか否かを制御します。

值	0	1
説明	ADCは禁止されます。	ADCは許可されます。

30.5.2. CTRLB - 制御B (Control B)

名称 : CTRLF 変位 : +\$01 リセット : \$00 特質 : -	3							
ビット	7	6	5	4	3	2	1	0
						PRES	C3~0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット3~0 - PRESC3~0:前置分周器 (Prescaler)

このビット領域は周辺機能クロック(CLK_PER)からADCクロック(CLK_ADC)への分周係数を制御します。

値	0000	0001	0010	0011	0100	0101	0110	0111
名称	DIV2	DIV4	DIV6	DIV8	DIV10	DIV12	DIV14	DIV16
説明	CLK_PER/2	CLK_PER/4	CLK_PER/6	CLK_PER/8	CLK_PER/10	CLK_PER/12	CLK_PER/14	CLK_PER/16
値	1000	$1 \ 0 \ 0 \ 1$	1010	1011	1 1 0 0	$1\ 1\ 0\ 1$	1110	1111
名称	DIV20	DIV24	DIV28	DIV32	DIV40	DIV48	DIV56	DIV64
説明	CLK_PER/20	CLK_PER/24	CLK_PER/28	CLK_PER/32	CLK_PER/40	CLK_PER/48	CLK_PER/56	CLK_PER/64

30.5.3. CTRLC - 制御C (Control C)

名称	: CTRLO
亦位	+\$02

変位:+\$02

リセット:\$00

特質 :-

ヒ [*] ット	7	6	5	4	3	2	1	0
			FIMEBASE4~0			REFSEL2~0		
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~3 - TIMEBASE4~0:時間基準(Timebase)

このビット領域は1µsと等しいかより大きい期間を得るためのCLK_PER周期数を制御します。これは入力参照基準やPGA利得設定の変更間の保護時間のような変換を開始する前にADCでの内部遅延タイミングに使われます。

● ビット2~0 - REFSEL2~0:参照基準選択 (Reference Selection)

このビット領域はADCに対する参照基準電圧を制御します。内部参照基準の1つへの変更は60µs初期化時間を必要とします。

値	000	001	010	011	100	101	110	111
名称	VDD	-	VREFA	-	1024MV	2048MV	2500MV	4096MV
説明	VDD	(予約)	外部VREFA 参照基準	(予約)	内部1.024V 参照基準	内部2.048V 参照基準	内部2.500V 参照基準	内部4.096V 参照基準

注: 内部参照基準はVDD-0.5Vよりも低い場合にだけ使うことができます。

30.5.4. CTRLD - 制御D (Control D)

名称 : CTRLD

- **変位** : +\$03
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
					WINSRC		WINCM2~0	
アクセス種別	R	R	R	R	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット3 - WINSRC : 窓動作供給元 (Window Mode Source)

このビットは窓比較器によってどの供給元が使われるかを制御します。

值	0	1
名称	RESULT	SAMPLE
説明	窓比較器供給元としてADCn.RESULT15~0が 使われます。	窓比較器供給元としてADCn.SAMPLE15~0が 使われます。

● ビット2~0 - WINCM2~0: 窓比較器動作 (Window Comparator Mode)

このビット領域は窓比較器を許可するかどうかとどの閾値が割り込み要求フラグ(ADCn.INTFLAGS)レジスタの窓比較器割り込み要求(WCMP)フラグを設定(1)するかを制御します。

下表に於いて"出力"は窓動作供給元(WINSRC)によって選ばれた結果または採取です。WINLTとWINHTは各々、16ビット下側閾値と16ビット上側閾値です。

	値	000	001	010	011	100	その他
Γ	名称	NONE	BELOW	ABOVE	INSIDE	OUTSIDE	-
	説明	窓比較器禁止	出力 <winlt< th=""><th>出力>WINHT</th><th>WINLT≦出力≦WINHT</th><th>出力<winltまたは出力>WINHT</winltまたは出力></th><th>(予約)</th></winlt<>	出力>WINHT	WINLT≦出力≦WINHT	出力 <winltまたは出力>WINHT</winltまたは出力>	(予約)

30.5.5. INTCTRL - 割り込み制御 (Interrupt Control)

名称	: INTCTRL

変位 : +\$04

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
			TRIGOVR	SAMPOVR	RESOVR	WCMP	SAMPRDY	RESRDY
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット5 - TRIGOVR : 起動超過割り込み許可 (Ttigger Overrun Interrupt Enable)

このビットは起動超過に対する割り込みが許可されるか否かを制御します。

値	0	1
説明	起動超過割り込みが禁止されます。	起動超過割り込みが許可されます。

● ビット4 - SAMPOVR : 採取上書き割り込み許可 (Sample Overwrite Interrupt Enable)

このビットは採取上書きに対する割り込みが許可されるか否かを制御します。

值	0	1
説明	採取上書き割り込みが禁止されます。	採取上書き割り込みが許可されます。

● ビット3 - RESOVR : 結果上書き割り込み許可 (Result Overwrite Interrupt Enable)

このビットは結果上書きに対する割り込みが許可されるか否かを制御します。

値	0	1
説明	結果上書き割り込みが禁止されます。	結果上書き割り込みが許可されます。

● ビット2 - WCMP : 窓比較器割り込み許可 (Window Comparator Interrupt Enable)

このビットは窓比較器に対する割り込みが許可されるか否かを制御します。

値	0	1
説明	窓比較器割り込みが禁止されます。	窓比較器割り込みが許可されます。

● ビット1 - SAMPRDY:採取準備可割り込み許可(Sample Ready Interrupt Enable)

このビットは採取準備可割り込みが許可されるか否かを制御します。

值	0	1
説明	採取準備可割り込みが禁止されます。	採取準備可割り込みが許可されます。

● ビットO - RESRDY : 結果準備可割り込み許可 (Result Ready Interrupt Enable)

このビットは結果準備可割り込みが許可されるか否かを制御します。

	値	0	1
記明 結果準備可割り込みか祭正されます。 結果準備可割り込みか許可されます。	説明	結果準備可割り込みが禁止されます。	

30.5.6. INTFLAGS - 割り込み要求フラグ (Interrupt Flags)

ビット	7

ビット	7	6	5	4	3	2	1	0
			TRIGOVR	SAMPOVR	RESOVR	WCMP	SAMPRDY	RESRDY
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット5 - TRIGOVR : 起動超過割り込み要求フラグ (Ttigger Overrun Interrupt Flag)

これに'1'を書くことによってこのフラグを解除(0)してください。このフラグは変換が進行中に開始起動を受け取った時に設定(1)されます。このビットへの'0'書き込みは無効です。このビットへの'1'書き込みは起動超過割り込み要求フラグを解除(0)します。

● ビット4 - SAMPOVR : 採取上書き割り込み要求フラグ (Sample Overwrite Interrupt Flag)

これに'1'を書くことによってこのフラグを解除(0)してください。このフラグは採取(ADCn.SAMPLE)レジスタで未読採取(試料)が上書きされる時に設定(1)されます。このビットへの'0'書き込みは無効です。このビットへの'1'書き込みは採取上書き割り込み要求フラグを解除(0)します。

● ビット3 - RESOVR : 結果上書き割り込み要求フラグ(Result Overwrite Interrupt Flag)

これに'1'を書くことによってこのフラグを解除(0)してください。このフラグは結果(ADCn.RESULT)レジスタで未読採取(試料)が上書きされ る時に設定(1)されます。このビットへの'0'書き込みは無効です。このビットへの'1'書き込みは結果上書き割り込み要求フラグを解除(0) します。

● ビット2 - WCMP : 窓比較器割り込み要求フラグ(Window Comparator Interrupt Flag)

これに'1'を書くことによってこのフラク'を解除(0)してください。このフラク'は変換または累積が完了し、閾値が制御D(ADCn.CTRLD)レシ スタの窓動作供給元(WINSRC)と窓比較器動作(WINCM)によって設定される、選んだ窓比較器の供給元と動作に一致する時に設定 (1)されます。このビットへの'0'書き込みは無効です。このビットへの'1'書き込みは窓比較器割り込み要求フラク'を解除(0)します。

● ビット1 - SAMPRDY : 採取準備可割り込み要求フラグ(Sample Ready Interrupt Flag)

これに'1'を書くこと、または採取(ADCn.SAMPLE)レジスタを読むことによってこのフラグを解除(0)してください。このフラグは変換が完了して新しい採取(試料)の準備が整った時に設定(1)されます。このビットへの'0'書き込みは無効です。このビットへの'1'書き込みは採取準備可割り込み要求フラグを解除(0)します。

● ビット0 - RESRDY : 結果準備可割り込み要求フラグ(Result Ready Interrupt Flag)

これに'1'を書くこと、または結果(ADCn.RESULT)レジスタを読むことによってこのフラグを解除(0)してください。このフラグは変換または 累積が完了して新しい結果の準備が整った時に設定(1)されます。このビットへの'0'書き込みは無効です。このビットへの'1'書き込み は結果準備可割り込み要求フラグを解除(0)します。

30.5.7. STATUS - 状態 (Status)

名称:STATUS

変位 : +\$06

リセット : \$00

特質 :-

ビット _	7	6	5	4	3	2	1	0
								ADCBUSY
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット0 - ADCBUSY : ADC多忙 (ADC Busy)

このビットはADC変換が完了し、構成設定変更に関連する安定時間が終えられた時に解除(0)します。このビットはADCが変換を行っている、または構成設定変更に関連する安定時間を待っている時にに設定(1)されます。

30.5.8. DBGCTRL - デバッグ制御 (Debug Control)

名称	: DBGCTRL
+ 1-	

変位:+\$07

リセット : \$00

特質:-

ビット	7	6	5	4	3	2	1	0
								DBGRUN
アクセス種別	R	R	R	R	R	R	R	R/W
リセット値	0	0	0	0	0	0	0	0

ビット0 - DBGRUN : デバッグ時走行 (Debug Run)

このビットはデベッグ動作でCPUが停止される時にADCが動作を続けるか否かを制御します。

值	0	1
= C HH	ADCはCPUが停止される時のデバッグ動作で動作を続けません。 進行中の変換や集中累積はADCが止まる前に終わります。	ADCはCPUが停止される時のデバッグ動作 で動作を続けます。

30.5.9. CTRLE - 制御E (Control E)

名称	: CTRLE
変位	: +\$08
リセット	: \$00
特質	: -

ビット	7	6	5	4	3	2	1	0
	SAMPDUR7~0							
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7~0 - SAMPDUR7~0:採取持続時間(Sample Duration)

このビット領域はADCクロック(CLK_ADC)周期数で入力採取持続時間を制御します。PGAなしでの採取持続時間は(SAMPDUR+½)CLK _ADC周期です。

PGAを使う場合、入力採取持続時間は(SAMPDUR+1)CLK_ADC周期で、同時にPGA制御(ADCn.PGACTRL)レジスタのADC PGA採 取持続時間(ADCPGASAMPDUR)ビット領域がADCがどの位の長さPGAを採取するかを制御します。

30.5.10. CTRLF - 制御F (Control F)

名称	:	CTRLF

- **変位** : +\$09
- リセット : \$00

特質 :-

۲ [*] ット			5	4	3	2	2 1 0			
			FREERUN LEFTADJ		SAMPNUM3~0					
アクセス種別	R	R	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

● ビット5 - FREERUN : 自由走行 (Free Running)

このビットはADC自由走行動作が許可されるか否かを制御します。

継続累積動作は自由走行動作を支援しません。

値	0	1
名称	DISABLE	ENABLE
説明		ADC自由走行動作が許可されます。直前の変換また は累積が完了すると直ぐに新しい変換が開始します。

● ビット4 - LEFTADJ : 左揃え (Left Adjust)

このビットはADC出力が左揃えされるか否かを制御します。

値	0	1
名称	DISABLE	ENABLE
説明	ADC出力左揃えが禁止されます。	ADC出力左揃えが許可されます。

● ビット3~0 - SAMPNUM3~0:採取累積数選択 (Sample Accumulation Number Select)

このビット領域は自動的に結果(ADCn.RESULT)レジスタに累積される連続するADC採取数を制御します。ADC採取(ADCn.SAMPLE)レジスタで最新の採取が利用可能です。

値	0 0 0 0				0 0 0 1	(0 0 1 0	C	0 0 1 1	0	0 1 0 0
名称	NONE				ACC2 ACC4		ACC8		ACC16		
説明	累積なし、変換結果毎に単一採取			2拶	2採取累積 4採取累積		取累積	8採取累積		16≹	采取累積
値	0101	0110	0111	1 1 0 0 0 1 0 0 1		l	101()	その他		
名称	ACC32	ACC64	ACC12	8	ACC25	i6	6 ACC51		ACC10	24	-
説明	32採取累積	64採取累積	128採取	累積	256採取專	累積	512採取專	x累積 1024採取		累積	(予約)

30.5.11. COMMAND - 指令 (Command)

- 名称:COMMAND
- **変位** : +\$0A
- リセット : \$00
- 特質:-

ビット	7	6	5	4	3	2	1	0
	DIFF		MODE2~0				START2~0	
アクセス種別	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7 - DIFF: 差動 (Differential)

このビットはADC変換がシングルエントまたは差動のどちらかを制御します。

值	0	1
= 2 10		符号付き差動変換。正入力多重器(ADCn.MUXPOS)と負入力多重器(ADCn.MUXNEG)の両レジスタが使われます。

● ビット6~4 - MODE2~0 : 動作形態 (Mode)

このビット領域はADCに対する変換動作を制御します。累積動作の1つから単独動作への切り替えは累積器をリセットします。

値	名称	説明
000	SINGLE_8BIT	8ビット分解能での単独変換
001	SINGLE_12BIT	12ビット分解能での単独変換
010	SERIES	継続累積、毎回の12ビット変換に対して独立した起動
011	SERIES_SCALING	継続累積と尺度調整、毎回の12ビット変換に対して独立した起動
100	BURST	集中累積。1回の起動が一続きで採取数(SAMPNUM)回の12ビット変換を実行
101	BURST_SCALING	集中累積と尺度調整。1回の起動が一続きで採取数(SAMPNUM)回の12ビット変換を実行
その他	_	(予約)

● ビット2~0 - START2~0:変換開始(Start Conversion)

このビット領域はADC変換を開始または停止するか、またはADC変換をどう開始するかを制御します。

値	名称	説明
000	STOP	進行中の変換を停止
001	IMMEDIATE	直ちに変換開始。これは自由走行動作が許可されていない限り、変換終了時にSTOPに戻します。
010	MUXPOS_WRITE	正入力多重器(MUXPOS)レジスタ書き込み終了時に開始
011	MUXNEG_WRITE	負入力多重器(MUXNEG)レジスタ書き込み終了時に開始
100	EVENT_TRIGGER	事象がADCによって受け取られる時に開始
その他	-	(予約)

注:制御A(ADCn.CTRLA)レジスタのADC許可(ENABLE)ビットが'0'なら、STARTビット領域にIMMEDIATEを書くと、自動的にSTOP を設定します。

30.5.12. PGACTRL - PGA制御 (PGA Control)

名称: PGACTRL

- **変位** : +\$0B
- **リセット** : \$04

特質 :-

ビット	7	6	5	4	3	2	1	0
[GAIN2~0			PGABIASSEL1,0		ADCPGASAMPDUR1,0		PGAEN
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	1	0	0

ビット7~5 - GAIN2~0:利得 (Gain)

このビット領域はPGA利得設定を制御します。

值	000	001	010	011	100	101	110	111
名称	1X	2X	4X	8X	16X	_	_	-
説明	1倍利得	2倍利得	4倍利得	8倍利得	16倍利得	(予約)	(予約)	(予約)

• ビット4,3 - PGABIASSEL1,0 : PGAハイアス選択 (PGA Bias Select)

このビット領域はPGAへ供給されるバイアス電流を制御します。

値	0 0	01	10	11
名称	1X	3_4X	1_2X	1_4X
説明	100%ハイアス電流 f _{CLK_ADC} ≦6MHzで使用可	75%ハ [・] イアス電流 f _{CLK_ADC} ≦4MHzで使用可	50%ハイアス電流 f _{CLK_ADC} ≦2.5MHzで使用可	25%バイアス電流 ƒ _{CLK_ADC} ≦1.25MHzで使用可

• ビット2,1 - ADCPGASAMPDUR1,0: ADC PGA採取持続時間 (ADC PGA Sample Duration)

このビット領域はPGAを採取するADC用採取持続時間を制御します。

	値	0 0	01	10	11
ſ	名称	6CLK	15CLK	20CLK	-
	説明	6 CLK_ADC周期 f _{CLK_ADC} ≦1.25MHzで使用可	15 CLK_ADC周期 f _{CLK_ADC} ≦5MHzで使用可	20 CLK_ADC周期 f _{CLK_ADC} ≦6MHzで使用可	(予約)

• ビット0 - PGAEN : PGA許可 (PGA Enable)

このビットは窓比較器によってどの供給元が使われるかを制御します。入力多重器(ADCn.MUXPOSまたはADCn.MUXNEG)レジスタの経由(VIA)ビット領域によって選ばれた時にPGAが許可されるか否かを制御します。

値	0	1
説明	PGAが禁止されます。	PGAが許可されます。

注: 例えVIAビット領域によって選ばれていなくても、制御A(ADCn.CTRLA)レジスタの低遅延(LOWLAT)とPGAENの両方が'1'の場合、PGAは継続的にONです。これはADCがPGAを使うように構成設定する場合に初期化時間をなくします。

30.5.13. MUXPOS - 正入力多重器 (Positive Input Multiplexer)

名称: MUXPOS

変位:+\$0C

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0	
	VIA1,0			MUXPOS5~0					
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リセット値	0	0	0	0	0	0	0	0	

• ビット7,6 - VIA1,0 : 経由 (Via PGA)

このビット領域はアナログ入力がどうADCに接続されるかを制御します。

值	0 0	0 1	その他
名称	DIRECT	PGA	-
説明	ADCへ直接接続される入力	PGA経由でADCへ接続される入力	(予約)

注: MUXPOSとMUXNEGのVIAビット領域は共有され、故に2つのレジスタの1つのVIAビット領域に書かれた値は両方で更新されます。 従って、PGAを使う一方の入力とPGAを使わない他方を持つことはできません。

● ビット5~0 - MUXPOS5~0:正入力多重器 (Positive Input Multiplexer)

このビット領域はどのアナログ入力がADC/PGAの正入力に接続されるかを制御します。この設定の変更は幾らかの安定時間を必要とします。更なる詳細については「電気的特性」章を参照してください。

値	\$00	\$01~\$0F	\$30	\$31	\$32	\$33	その他
名称	DEFAULT	AIN1~AIN15	GND	VDDDIV10	TEMPSENSE	DACREF0	_
説明	内部接地	ADC入力1~15ピン	内部接地	VDD/10	温度感知器	AC0からのDACREF	(予約)

30.5.14. MUXNEG - 負入力多重器 (Negative Input Multiplexer)

名称	: MUXNEG
変位	:+\$0D
リセット	: \$00
11 66	

特質 :-

ビット	7	6	5	4	3	2	1	0
	VIA1,0			MUXNEG5~0				
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

• ビット7,6 - VIA1,0 : 経由 (Via PGA)

このビット領域はアナログ入力がどうADCに接続されるかを制御します。

値	0 0	0 1	その他
名称	DIRECT	PGA	-
説明	ADCへ直接接続される入力	PGA経由でADCへ接続される入力	(予約)

注: MUXPOSとMUXNEGのVIAE^{*}ット領域は共有され、故に2つのレジ^{*}スタの1つのVIAE^{*}ット領域に書かれた値は両方で更新されます。 従って、PGAを使う一方の入力とPGAを使わない他方を持つことはできません。

● ビット5~0 - MUXNEG5~0: 負入力多重器 (Negative Input Multiplexer)

このビット領域はどのアナログ入力がADC/PGAの負入力に接続されるかを制御します。この設定の変更は幾らかの安定時間を必要とします。更なる詳細については「電気的特性」章を参照してください。

值	\$00	\$01~\$07	\$30	\$31	\$33	その他
名称	DEFAULT	AIN1~AIN7	GND	VDDDIV10	DACREF0	-
説明	内部接地	ADC入力1~7ピン	内部接地	VDD/10	AC0からのDACREF	(予約)

30.5.15. RESULT - 結果 (Result)

名称: RESULT (RESULT3, RESULT2, RESULT1, RESULT0)

変位 : +\$10

リセット : \$00000000

特質 :-

ADCn.RESULT0~ADCn.RESULT3のレジスタは32ビット値のADCn.RESULTを表します。最下位ハイト(ビット7~0、接尾辞0)は変位原点でアクセスできます。n高レハイト(ビット31~8)は変位+nでアクスセすることができます。

このレジスタからの出力の詳細については「出力形式」項を参照してください。

ビット	31	30	29	28	27	26	25	24
				RESUL	T31~24			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0
ビット	23	22	21	20	19	18	17	16
				RESUL	T23~16			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0
۲ ۲ با	15	14	13	12	11	10	9	8
				RESUL	T15~8			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0
۲ ۲ ۳	7	6	5	4	3	2	1	0
				RESU	LT7~0			
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット31~24 - RESULT31~24 : 結果バイト3 (Result byte 3)

このビット領域はADCn.RESULTレジスタの最上位バイトを構成します。

- ビット23~16 RESULT23~16 : 結果バイト2 (Result byte 2)
- このビット領域はADCn.RESULTレジスタの第3バイトを構成します。
- ビット15~8 RESULT15~8 : 結果バイト1 (Result byte 1)
- このビット領域はADCn.RESULTレジスタの第2バイトを構成します。
- ビット7~0 RESULT7~0: 結果バイト0 (Result byte 0)

このビット領域はADCn.RESULTレジスタの最下位バイトを構成します。

30.5.16. SAMPLE - 採取 (Sample)

名称:SAMPLE (SAMPLEH,SAMPLEL)

変位 : +\$14

リセット : \$0000

特質 :-

ADCn.SAMPLEHとADCn.SAMPLELのレシブスタ対は16ビット値のADCn.SAMPLEを表します。下位ハイト(ビット7~0、接尾辞L)は変位原 点でアクセスできます。上位ハイト(ビット15~8、接尾辞H)は変位+1でアクセスすることができます。 このレジブスタからの出力の詳細については「出力形式」項を参照してください。

10	9	8
R	R	R
0	0	0
2	1	0
R	R	R
0	0	0

● ビット15~8 - SAMPLE15~8 : 採取上位バ仆 (Sample high byte)

このビット領域はこの16ビットレジスタの上位バイトを構成します。

• ビット7~0 - SAMPLE7~0: 採取下位バ仆 (Sample low byte)

このビット領域はこの16ビットレジスタのの下位バイトを構成します。

30.5.17. **TEMPn - 一時n** (Temporary n)

名称:TEMP0:TEMP1:TEMP2 変位:+\$18:+\$19:+\$1A リセット:\$00

特質 :-

一時レジスタはこの周辺機能の16ビットと32ビットのレジスタへの単一周期アクセスのためにCPUによって使われます。このレジスタはこの周辺 機能の全ての16ビットと32ビットのレジスタに対して共通で、ソフトウェアによって読み書きすることができます。16ビットと32ビットのレジスタの読 み書きのより多くの詳細については「メモリ」章の「16ビットレジスタのアクセス」と「32ビットレジスタのアクセス」を参照してください。

ビット	7	6	5	4	3	2	1	0
				TEM	P7~0			
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

ビット7~0 - TEMP7~0:一時値 (Temporary)

16ビットと32ビットのレジスタに対する読み書き用の一時的なビット領域。

30.5.18. WINLT - 窓比較器下側閾値 (Window Comparator Low Threshold)

名称:WINLT (WINLTH,WINLTL)

変位:+\$1C

リセット: \$0000

特質 :-

このレジスタはADCの結果または採取(ADCn.RESULTまたはADCn.SAMPLE)のレジスタを監視するデジタル比較器用の16ビット下側閾値 です。データ形式は変換動作形態と左揃え設定に従わなければなりません。

ADCn.WINLTHとADCn.WINLTLのレジスタ対は16ビット値のADCn.WINLTを表します。下位ハイト(ビット7~0、接尾辞L)は変位原点でア クセスできます。上位ハイト(ビット15~8、接尾辞H)は変位+1でアクセスすることができます。

累積動作でADC結果レジスタ監視時、窓比較器閾値は全ての累積と任意選択の尺度調整が済んだ後の結果に対して適用されます。

ビット	15	14	13	12	11	10	9	8			
				WINL	T15~8						
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			
ビット	7	6	5	4	3	2	1	0			
	WINLT7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

● ビット15~8 - WINLT15~8 : 窓比較器下側閾値上位バル (Window Comparator Low Threshold high byte)

このビット領域は16ビットレジスタの上位バイトを保持します。

● ビット7~0 - WINLT7~0:窓比較器下側閾値下位ハイ (Window Comparator Low Threshold low byte) このビット領域は16ビットレジスタの下位バイトを保持します。

30.5.19. WINHT - 窓比較器上側閾値 (Window Comparator High Threshold)

名称:WINHT (WINHTH,WINHTL)

変位 : +\$14

リセット : \$0000

特質 :-

このレジスタはADCの結果または採取(ADCn.RESULTまたはADCn.SAMPLE)のレジスタを監視するデジタル比較器用の16ビット上側閾値です。データ形式は変換動作形態と左揃え設定に従わなければなりません。

ADCn.WINHTHとADCn.WINHTLのレジスタ対は16ビット値のADCn.WINHTを表します。下位ハイト(ビット7~0、接尾辞L)は変位原点で アクセスできます。上位ハイト(ビット15~8、接尾辞H)は変位+1でアクセスすることができます。

累積動作でADC結果レジスタ監視時、窓比較器閾値は全ての累積と任意選択の尺度調整が済んだ後の結果に対して適用されます。

ヒット	15	14	13	12	11	10	9	8		
				WINH	T15~8					
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		
ビット	7	6	5	4	3	2	1	0		
	WINHT7~0									
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
リセット値	0	0	0	0	0	0	0	0		

● ビット15~8 - WINHT15~8:窓比較器上側閾値上位バイト(Window Comparator High Threshold high byte) このビット領域は16ビットレジスタの上位バイトを保持します。

● ビット7~0 - WINHT7~0:窓比較器上側閾値下位バイト (Window Comparator High Threshold low byte) このビット領域は16ビットレジスタの下位バイトを保持します。

31. UPDI - 統一プログラム/デバッグ インターフェース

31.1. 特徴

- ・外部プログラミングとチップ上デバッグ(OCD)用UPDI単線インターフェース
- 高電圧またはヒューズによるプログラミング許可
- プログラミングに対してデバイスのRESETピンを使用
- 操作中に汎用入出力(GPIO)ピン占有なし
- 書き込み器に対する非同期半二重UART規約
- プログラミンク゛
 - 組み込み誤り検出と誤り識票生成
 - より速いプログミングのための応答生成無効
- ・デバッグ
 - デバイスのアドレス空間(NVM,RAM,I/O)に対するメモリ割り当てアクセス
 - デバイスのクロック周波数での制限なし
 - -制限なしの使用者プログラム中断点(ブレークポイント)
 - 2つのハート・ウェア中断点
 - 高度なOCD機能に対する支援
 - ・コード鑑定のためのCPUプログラムカウンタ(PC)、スタックホインタ(SP)、ステータスレジスタ(SREG)の走行時読み出し
 - ・CRCでの中断/停止状況の検出と合図
 - ・実行、停止、リセットのデバッグ命令用プログラムの流れ制御
 - システムレジスタのアクセスなしでの非干渉走行時チップ監視
 - 施錠されたデバイスでのフラッシュメモリのCRC検査結果を読むためのインターフェース

31.2. 概要

統一プログラム/デバッグ インターフェース(UPDI)は外部書き込み器とデバイスのOCD用の専用インターフェースです。

UPDIは不揮発性メモリ(NVM)空間のフラッシュ メモリ、EEPROM、ヒュース、施錠ビット、そして使用者列のプログラミングを支援します。いくつかのメモリ割り当てレジスタは許可された正しいアクセス特権(鍵、施錠ビット)でだけ、そしてOCD停止動作または特定のプログラミング動作でだけアクセス可能です。これらの動作はUPDIに正しい鍵を送ることによって解錠されます。NVM制御器経由のプログラミングとNVM制御器指令の実行については「NVMCTRL - 不揮発性メモリ制御器」章をご覧ください。


UPDIは3つの分離された規約層、UPDI物理(PHY)層、UPDIデータリンク(DL)層、UPDIアクセス(ACC)層に分割されます。既定PHY層は 接続された書き込み器/デバッガに対してUPDIピン線を渡る双方向UART通信を扱い、単線通信動作で到着データフレームでのデータ再 生とクロック再生を提供します。受け取った命令と対応するデータはDL層によって処理され、復号された命令に基づいてACC層との通 信の準備をします。システム バスとメモリ割り当てレジスタへのアクセスはACC層を通して許されます。

プログラミングとデバッグはデータの受信と送信にRESETピンを使う半二重インターフェースに基づく単線UARTです。PHY層のクロック駆動は専用 内部発振器によって行われます。

ACC層はUPDIと接続されたバス配列間のインターフェースです。この層はメモリ、NVM、周辺機能のようなシステム部へのメモリ割り当てアクセスを 持つバス配列に対してUPDI経由でのアクセスを許します。


非同期システム インターフェース(ASI:Asynchronous System Interface)はOCD、NVM、システム管理系で機能を選ぶための直接インターフェース アクセスを提供し、これはバス アクセスを要求することなく、システム情報への直接アクセスをデバッガに与えます。

31.2.1. 構成図



31.2.2. クロック

PHY層とACC層は違うクロック領域で動くことができます。PHY層クロックは専用内部発振器から得られ、ACC層クロックは周辺機能クロックと同じです。PHY層とACC層間にはクロック領域間の正しい動作を保証する同期境界があります。UPDIクロック出力周波数はASIを通して 選ばれ、UPDI許可またはリセット後の既定UPDIクロック始動周波数は4MHzです。UPDIクロック周波数はASI制御A(UPDI,ASI_CTRLA)レジ スタのUPDIクロック分周器選択(UPDICLKSEL)ビット領域を書くことによって変更することができます。



31.2.3. 物理層

PHY層は接続された書き込み器/デベッガとデベイス間の通信インターフェースです。PHY層の主な機能は次のように要約することができます。

- ・UPDIピンで非同期半二重UART通信を使い、UPDI単線動作を支援
- ・内部ボーレート検出、UARTフレームでのクロックとデータの再生
- ・異常検出(パリティ、クロック再生、フレーム、システム異常)
- ・送信応答生成(ACK)
- ・動作中の異常識票の生成
- ・保護時間制御


31.2.4. I/O線と接続

UPDIを操作するには、RESETピンがUPDI動作に設定されなければなりません。これは通常のI/Oピン用としてPORT I/Oピン構成設定 を通してではなく、「RESETピンのヒューズ無効化でのUPDI許可」で記述されるようにシステム構成設定0(FUSE.SYSCFG0)ヒューズのRESET ピン構成設定(RSTPINCFG)ビットを('01'に)設定することを通して、または「RESETピンの高電圧無効化でのUPDI許可」からのUPDI高 電圧許可手順に従うことによって行われます。プルアップ許可、入力許可、出力許可の設定は活性の時にUPDIによって自動的に制御 されます。

31.3. 機能的な説明

31.3.1. 動作の原理

UPDIを通す通信は固定フレーム形式、クロックとデータの再生 に対する自動ボーレート検出を用いる標準USART通信に 基づきます。データフレームに加えて、通信のためにいくつ かの制御フレーム(DATA、IDLE、BREAK、SYNCH、ACK) が重要です。



フレーム	説明						
DATA7レームは常にLowの1開始(St)ビット、8データビット、偶数パリティ用の1パリティ(P)ビット、常にHighの2停止(S から成ります。パリティビットまたは停止ビットが不正な値を持つ場合、誤りが検出されてUPDIによって合図され DIでのパリティビット検査は制御A(UPDI.CTRLA)レジスタのパリティ禁止(PARD)ビットに('1'を)書くことによって禁 ができ、その場合、デバッガからのパリティ生成は無視されます。							
IDLE	これは最小12個のHightットから成る特別なフレームです。これは送信線をアイドル(IDLE)状態で維持するのと同じです。						
BREAK	最小12個のLowt [*] ットから成る特別なフレームです。UPDIを既定状態に戻してリセットするのに使われ、代表的に異常回復 に使われます。						
SYNCH	SYNCHフレームは到着する伝送に対してボーレートを設定するため、ボーレート生成部によって使われます。SYNCH文字は 毎回の新しい命令の前とBREAKが成功裏に送信された後でUPDIによって常に期待されます。						
ACK	ACKフレームはSTまたはSTSの命令が成功裏に同期境界を渡ってバス アクセスを得られた時に必ずUPDIから送信されま す。デ゙ベッガによってACKが受信されると、次の送信を開始することができます。						

31.3.1.1. UPDI UART

通信はデベッガ/書き込み器側から開始されます。毎回の送信はSYNCH文字で開始しなければならず、これはUPDIが送信ボーレートを 再生して到着データ用にこの設定を格納するのに使うことができます。SYNCH文字によって設定されるボーレートは後続する命令とデータ のバイの受信と送信の両方に使われます。次のSYNCH文字が命令の流れで予期される時の詳細については「UPDI命令一式」項を ご覧ください。

UPDIには書き込み可能なボーレート レジスタがなく、故にデータ バイトを採取する時のデータ再生にSYNCH文字から採取されたボーレートが 使われます。

PHY層の送信ボーレートは選んだUPDIクロックに関連付けされ、ASI制 表31-1, UPDICLKSEL設定に基づく推奨UARTボーレート 御A(UPDI.ASI_CTRLA)レシブスタのUPDIクロック分周器選択(UPDICLK SEL)ビット領域を書くことによって調整することができます。送受信の ボーレートは自動ボーレートの精度内で常に同じです。

UPDIボーレート生成部は送信誤差を最小にするため、分数ボーレート計 数を利用します。UPDIによって使われる固定フレーム形式での最大と 推奨される受信部転送誤差限度は表31-2.で見ることができます。

UPDICLKSEL1,0	最小推奨ボーレート	
0 1 (16MHz)	0.9Mbps	300 bps
1 0 (8MHz)	450 kbps	150 bps
11(4MHz)-既定	225 kbps	75 bps

1	表31-2. 受信部ボーレート誤差									
	テ゛ータ+ハ゜リティ ヒ゛ット	R _{slow} (%)	Rfast(%)	最大総合許容誤差(%)	推奨最大受信許容誤差(%)					
	9	96.39	104.76	-3.61~+4.76	± 1.5					

31.3.1.2. BREAK文字

中断(BREAK)文字はUPDIの内部状態を既定設定にリセットするのに用いられます。これは通信異常のためにUPDIが異常状態に入っ た場合、またはデバッガとUPDI間の同期が失われた時に有用です。

全ての場合でBREAKがUPDIによって成功裏に受信されるのを保証するため、デバッガは2つの連続するBREAK文字を送らなければ なりません。最初のBREAKはUPDIがアイドル状態の場合に検出され、(非常に低いボーレートで)UPDIが受信または送信している間にそ れが送られた場合に検出されません。けれども、これは受信(RX)に対するフレーム異常または送信(TX)に対する衝突異常を引き起こ し、進行中の操作を中止します。その後、UPDIは次のBREAKを成功裏に検出します。

BREAK受信で、ASI制御A(UPDI.ASI CTRLA)レジスタのUPDI発振器設定が4MHzの既定UPDIクロック選択にリセットされます。これは表 31-1.に従ってUPDIのボーレート範囲を変更します。

31.3.1.2.1. 単線動作でのBREAK

単線動作で、書き込み器/デバッガとUPDIは完全に同期が外れることがあり、 UPDIがそれを検出できることを保証するためにBREAK文字の最悪長を必要 とします。4MHz(250ns)の最低UPDIクロック速度と仮定し、16ビットに含まれ得る 8ビットSYNCH様式値の最大長は、65535×250ns=16.4ms/バイト=16.4ms/8ビッ ト=2.05ms/ビットです。

これは最低の前置分周器設定に対して2.05ms×12ビット⇒24.6msの最悪 BREAKフレーム持続時間を与えます。前置分周器設定が既知なら、BREAKフ レームの時間は表31-3.からの値に従って緩和されます。

表31-3. 推奨中断(BREAK)文字持続時間					
UPDICLKSEL1,0	推奨BREAK文字持続時間				
0 1 (16MHz)	6.15ms				
1 0 (8MHz)	12.30ms				
1 1 (4MHz)	24.60 ms				

31.3.1.3. SYNCH文字

同期(SYNCH)文字は8ビットを持ち、通常のUPDIフレーム形式に従います。これは'\$55'の固定値を持ちます。SYNCH文字は以下の2つの主な目的を持ちます。

- 1. 禁止後にUPDIに対する許可文字として働きます。
- 2. 後続する伝送用にボーレートを設定するため、ボーレート生成部によって使われます。無効なSYNCH文字が送られた場合、次の伝送 は正しく採取されません。

31.3.1.3.1. 単線動作でのSYNCH

SYNCH文字は各新規命令の前に使われます。REPEAT命令を使う時に、SYNCH文字はREPEAT後の最初の命令の前でだけ期待 されます。

SYNCHは既知の文字で、各ビットに対する交互切り替わりの特性を通して、8ビットSYNCH様式を採取するのにどの位のUPDI/ロック周期が必要とされるかの測定をUPDIに許します。この採取を通して得られた情報は受信での非同期/ロック再生と非同期データ再生を提供するのと送信動作を行う時に接続された書き込み器のボーレートを保つのに使われます。

31.3.2. 操作

UPDIはUART通信が開始され得るのに先立って許可されなければなりません。

31.3.2.1. UPDI許可

UPDI用許可手順はデバイスと無関係で以下の項で記述されます。

31.3.2.1.1. 単線許可

UPDIピンは内部プルアップ抵抗を持ち、200nsを超える間UPDIピンをLowに駆動することにより、接続された書き込み器が始動手順を始めます。

負端遷移が(複数電圧システムの場合に、高電圧領域に置かれた)端検出器にUPDIヒンのLow駆動を始めさせ、故に書き込み器が線を 開放した時に要求したUPDI発振器の準備が整うまでLowに留まります。クロックに対して期待される到来時間は精度、行き過ぎ、発振 器校正の読み出しに関する発振器実装に依存します。複数電圧システムについて、線は調整器が正しい水準になるまでLowに駆動さ れ、システムは選んだ発振器の準備が整って安定な状態で通電されます。書き込み器はピンが再びHighに遷移する時を検出するため にそれを開放した後、最初にUPDIピンをポーリングしなければなりません。この遷移は端検出器がピン(プルアップ)を開放し、UPDIがSYNC H文字を受信することができることを意味します。SYNCH文字の成功裏の検出で、UPDIは許可され、最初の命令の受信に対して準 備します。

伝送許可手順は次の図で示され、書き込み器と端検出器に対する駆動活動期間が含まれます。"UPDIピン"波形は常にピン値を示します。

端検出器駆動活動期間に対して与えられる遅延は代表的に16MHz発振器での256周期間の始動時間待ち+校正読み出しです。予 測される始動時間の詳細については「電気的特性」章を参照してください。


注: 許可手順のSYNCHが最初の命令に対してボーレート生成部を準備するため、最初の許可SYNCH後に発行される最初の命令は余分なSYNCHが不要です。

端検出器の予期せぬ起動が起きた場合に許可され続けるUPDIを避けるため、UPDIは自身を自動的に禁止してそれのクロック要求を 下げます。より多くの詳細については「31.3.2.2.1. 始動中の禁止」項をご覧ください。

<u>31.3.2.1.2.</u> RESETビンのヒュース 無効化でのUPDI許可

システム構成設定0(FUSE.SYSCFG0)ヒュースでのRESETビン構成設定(RSTPINCFG)ビットが'01'の時に、RESETビンは無効にされ、UPDIが このピンの制御を取ってプルアップ付き入力として構成設定します。

プルアップが検出されると、図31-4.で示されるように、デバッガは線をtDeb0間Lowに駆動することによって許可手順を始めます。



負端が検出されると、UPDI/ロックが開始します。UPDIはクロックが安定するまで線をLowに駆動し続け、UPDIが使う準備が整います。 tUPDIの持続時間はUPDIが許可される時の発振器の状態に依存して変わります。この持続時間後、データ線がUPDIによって解放され、Highにプルアップされます。

線がHighであることをデバッガが検出すると、UPDI通信データ速度と同期するために最初の同期(SYNCH)文字(\$55)が送信されなけれ ばなりません。同期(SYNCH)文字の開始ビットが最大tDebZ以内に送られなければ、UPDIは自身を禁止し、UPDI許可手順は再び開 始されなければなりません。タイミング違反の場合、UPDIの予期せぬ許可を避けるため、UPDIが禁止されます。

同期(SYNCH)文字送信成功後、最初の命令フレームを送信することができます。


31.3.2.1.3. RESETビンの高電圧無効化でのUPDI許可

RESETピンの汎用入出力(GPIO)またはリセットの機能は高電圧(HV)プログラミングを使うことでUPDIによって無効にすることができます。 RESETピンにHVパルスを印加すると、ピンの機能をUPDIに切り替えます。これはシステム構成設定0(FUSE.SYSCFG0)ヒューズのRESETピン 構成設定(RSTPINCFG)と無関係です。ピン機能を無効化するには以下のこれらの手順に従ってください。

- 1. 推奨: HV許可手順を開始する前にデバイスをリセットしてください。
- 2. 図31-5.で記述されるようにHV信号を印加してください。
- 3. 書き込みを開始するため、最初の同期(SYNCH)文字後にKEY命令を使ってNVMPROG鍵を送ってください。施錠されたデバイス はCHIPERASE鍵だけを受け入れます。「チップ消去」項もご覧ください。
- 4. プログラミング終了後、STCS命令を使って制御B(UPDI.CTRLB)レジスタのUPDI禁止(UPDIDIS)ビットに'1'を書くことによってUPDIをリ セットしてください。

電源投入中、RESET信号はHVハ^ルルスが印加され得る前に開放されなければなりません。ハ^ルスの持続時間はHi-Zになる前に100µsから1msの範囲が推奨されます。HVハ^ルルスの上昇端印加時、UPDIはリセットになります。Hi-Z後、UPDIはデバッカーによってRESETビンがLow に駆動されるまでリセットに留まります。これはUPDIリセットを開放し、「RESETビンのヒュース、無効化でのUPDI許可」での説明と同じ許可手順を始めます。

図31-5. 高電圧(HV)プログラミングよるUPDI許可手順



HVパルスによって許可されると、電源ONリセット(POR)はRESETビンでのUPDI構成設定を禁止して既定設定に復元するだけです。制御 B(UPDI.CTRLB)レシ、スタのUPDI禁止(UPDIDIS)ビットを通してUPDI禁止指令を発行する場合、UPDIはリセットしてクロック要求が取り消され ますが、RESETビンはUPDI構成設定に留まります。

注: 1. UPDIピンに加えられる外部保護が不充分な場合、ESDパルスがデバイスによってHV上書きとして解釈されてUPDIを許可し得ま す。

2. UPDI HV活性化に対する実際の閾値電圧はVDDに依存します。より多くの詳細については「電気的特性」章をご覧ください。

31.3.2.1.4. 汎用入出力(GPIO)に対する出力許可計時器保護

システム構成設定の(FUSE.SYSCFG0)ヒューズのRESETビン構成設定(RSTPINCFG)ビットが'00'の時に、RESETビンは汎用入出力(GPIO)として構成設定されます。GPIOが出力を活動的に駆動するのとUPDI高電圧(HV)許可手順開始の間での潜在的な衝突を避けるため、GPIO出力駆動部はシステムリセット後に最小8.8ms間禁止されます。

HVプログラミング手順に入るのに先立って常に電源ONリセット(POR)を発行することが推奨されます。

31.3.2.2. UPDI禁止

31.3.2.2.1. 始動中の禁止

許可手順中、UPDIは無効な許可手順の場合に自身を禁止することができます。UPDIが電源管理に与えたどの要求もリセットしてUDP Iを禁止状態に設定するために実装された2つの機構があります。新しい許可手順はその後にUPDIを許可することから始めなければ なりません。

制限時間超過禁止

UPDIがそれのクロックを受け取った後に始動負端検出器がピンを開放する時、または複数電圧システムで調整器が安定でシステムが電力を持つ時、既定プルアップはPUDIピンをHighに駆動します。ピンがHighであることを書き込み器が検出せず、UPDIがピンを開放した後の4MHz UPDIクロックでの164ms内にSYNCH文字の送信を始めない場合、UPDIは自身を禁止します。

注: 始動発振周波数はデバイス依存です。UPDIは制限時間超過を発行するのに先立ってUPDIクロックで65536周期間計数します。

不正なSYNCH様式

不正なSYNCH様式は、SYNCH文字長がUPDIボーレートレジスタが含むことができる採取数よりも長い(溢れ)、または各ビットの採取長に対して扱うことができる最小分数計数よりも短い場合に検出されます。それらのどんな異常が検出された場合も、UPDIは自身を禁止します。

31.3.2.2.2. UPDI正常禁止

書き込み器切断後にUPDIからのどの特定操作も必要としないどのプログラミングまたはデベッグの作業も制御B(UPDI.CTRLB)レジスタの UPDI禁止(UPDIDIS)ビットに('1'を)書くことによって終了されなければならず、そこでUPDIはシステム リセットを発行して自身を禁止しま す。このリセットは直前の状態と無関係にCPUを走行状態に戻します。システムに対するUPDIクロック要求も下げて全てのUPDI鍵と設定もリ セットします。

禁止操作が実行されない場合、UPDIと発振器の要求は許可に留まります。これは応用に対して消費電力増加を引き起こします。

31.3.2.3. UPDI通信異常処理


UPDIは異常の筋書きから回復する時にデバッガへ情報を提供する包括的な異常検出システムを含みます。この異常検出はパリティ誤り、 衝突異常、フレーム異常のような物理転送異常から、アクセス制限時間超過異常のようなもっと上位の異常に至る検出から成ります。利用 可能な異常識票の概要については状態B(UPDI.STATUSB)レジスタのUPDI異常識票(PESIG)ビット領域をご覧ください。

望まれないシステム通信を避けるため、UPDIは異常を検出する度、直ちに内部異常状態へ移行します。異常状態でUPDIはBREAK文 字が受信される時を除き、全ての着信データ要求を無視します。異常状態から回復する時は常に以下の手続きが適用されなければ なりません。

- 1. BREAK文字を送ってください。推奨されるBREAK文字の扱いについては「BREAK文字」をご覧ください。
- 2. 次のデータ転送に対して望むボーレートでSYNCH文字を送ってください。
- **3**. 状態B(UPDI.STATUSB)レジスタのUPDI異常識票(PESIG)ビット領域を読んで発生した異常についての情報を得るために制御/状態取得(LDCS)命令を実行してください。
- 4. UPDIは今や異常状態から回復され、次のSYNCH文字と命令を受け取る準備が整います。

31.3.2.4. 方向変更

半二重UART動作に対して正しいタイシングを保証するため、UPDIはRX動作からTX動作へ方向を変更する時のタイシングを緩和するための組み込み保護時間機構を持ちます。保護時間は次の最初の応答ハイトの開始ビットが送出される前に複数のアイトル(IDLE)ビットが挿入されることによって表されます。アイトルビット数は制御A(UPDI.CTRLA)レジスタの保護時間値(GTVAL)ビット領域を通して構成設定することができます。各アイトルビットの持続時間は現在の送信で使われるボーレートによって与えられます。



UPDI保護時間は接続されたデバッガがUPDIからのデータを待っている時に経験する最小アイドル時間です。最大アイドル時間は制限時間と同じです。送信前のアイドル時間は同期時間+データバスアクセス時間が保護時間よりも長い時に意図した保護時間を超えるでしょう。

常にUPDI側で最小2保護時間ビットの挿入、デバッガ側で1保護時間周期挿入を使うことが推奨されます。

31.3.3. UPDI命令一式


UPDIを通す通信は小さな命令一式に基づきます。これらの命令はUPDIデータリンク(DL)層の一部です。UPDIレジスタがメモリ割り当てシステム空間だけでなく、"ASIの制御と状態(CS)空間"と呼ばれる内部メモリ空間にも割り当てられるため、命令はUPDIレジスタをアクセスするのにも使われます。全ての命令はハート命令で、通信に対するボーレートを決めるためにSYNCH文字が先行されなければなりません。送信に対するボーレート設定についての情報に関しては「UPDI UART」項をご覧ください。次図はUPDI命令一式の概要を与えます。

図31-7. UPDI命令一式概要	図31-7. UPDI命令一式概要				
	A量 D量 0 0 x 0 x 0 0 x 0 x	指令 0 0 0 LDS (直接アドレス指定データ取得)			
LD 0 0 1 0	0 0 x 0 x PTR種別 A/D量 0 x x 0 x 0 x x 0 x CSTトレス	0 0 1 LD (間接アドレス指定データ取得) 0 1 0 STS (直接アドレス指定データ設定) 0 1 1 ST (間接アドレス指定データ設定) 1 0 LDCS (LDS 制御/状態レジスタ)			
STCS 1 1 0 0	0 x x x x 0 x x x x 0 x x x x 0 0 0 0 0 0 0 0 0 0 SIB K量 0 0 x 0	1 0 1 REPEAT (繰り返し指定) 1 1 0 STCS (STS 制御/状態レジ スタ) 1 1 1 KEY (作動鍵) SIB (システム情報部選択) 0 鍵受信 1 SIB送出			
A量 (アドレス長) 0 0 1ハベイト 0 1 2ハベイト (語) ≦64KBメモ 1 0 3ハベイト >64KBメモ 1 1 (予約)	EU 1 0 (予約) 1 1 (予約)	K量(鍵長) PTR種別 0 0 64比ット(8ベイト) 0 0 *(ptr)(ポインタ間接データ) 0 1 128比ット(16ベイト) 0 1 *(ptr)(ポインタ間接データ) 1 0 (予約) 1 0 ptr (ポインタレジスタ) 1 1 (予約) 1 1 (予約)			
0 0 0 1 STATUSB 0	9 1 0 0 (予約) (ASI) 1 0 1 (予約) (ASI) 1 1 0 (予約) (ASI) 1 1 1 ASI_KEY_STATUS	1 0 0 0 ASI_RESET_REQ 1 1 0 0 ASI_CRC_STATUS 1 0 0 1 ASI_CTRLA 1 1 0 1 (7約) 1 0 1 0 ASI_SYS_CTRLA 1 1 1 0 (7約) 1 0 1 1 ASI_SYS_CTRLA 1 1 1 0 (予約) 1 0 1 1 ASI_SYS_STATUS 1 1 1 (予約)			

31.3.3.1. LDS - 直接アドレス指定を使うデータ空間からのデータ取得

LDS命令は直列読み出しのためにシステム バスからPHY層移動レジスタ内へデータを取得するのに使われます。LDS命令は直接アトレス指定に基き、アトレスはデータ転送を開始するために命令の引数として与えられなければなりません。アトレスとデータに対して支援される最大の大きさは32ビットです。LDS命令はREPERT命令と組み合わせた時に繰り返しメモリアクセスを支援します。

LDS命令発行後、A量領域によって示されるような望むアドレス バイト数、続いてD量領域によって選ばれる出力データの大きさが送信さればければなりません。出力データは指定された保護時間(GT)後に発行されます。REPERT命令と組み合わせると、繰り返しの反復毎にアドレスが送られなければならず、毎回の出力データ採取後に行われることを意味します。LDSでのREPERT使用時、直接アドレス指定の規約を使うため、自動アドレス進行はありません。




命令が復号され、復号された命令によって指示されるようにアドレス バイトが受信されると、DL層は要求された全情報をACC層に同期 し、これはバス要求を処理してバスから緩衝されたデータを再びDL層に戻して同期します。これはUPDIからのデータ受信で考慮されなけ ればならない同期化遅延を引き起こします。

31.3.3.2. STS - 直接アドレス指定を使うデータ空間へのデータ格納

STS命令はPHY層へ直列に移動されたデータをシステム バス アドレス空間へ格納するのに使われます。STS命令は直接アドレス指定に基づき、アドレスはデータ転送を開始するための命令に対する被演算子として与えられなければなりません。アドレスは被演算子の最初の組で データが次の組です。アドレスとデータの被演算子の大きさは図31-9.で提示される大きさ(量)領域で与えられます。アドレスとデータの両方 の最大の大きさは32ビットです。

STS命令はREPERT命令と組み合わせた時に繰り返しメモリ アクセスを支援します。




STS命令に関する転送規約は図31-9.で描かれ、以下のこの手順に従ってください。

- 1. アドレスを送られます。
- 2. 転送が成功した場合にUPDIから応答(ACK)が送り返されます。
- 3. STS命令で指定されるバイト数が送られます。
- 4. データが成功裏に送信されてしまった後に応答(ACK)が受信されます。

31.3.3.3. LD - 間接アドレス指定を使うデータ空間からのデータ取得

LD命令は直列読み出しのためにデータ空間からPHY層移動レジスタ内ヘデータを取得するのに使われます。LD命令は間接アドレス指定 に基き、UPDIのアドレスポインタがデータ空間読み込みアクセスに先立って書かれる必要があることを意味します。自動ポインタ事後増加動 作が支援され、LD命令がREPERT命令と共に使われる時に有用です。それはUPDIポインタレジスタからLDを行うことも可能です。アドレ スとデータの取得に対して支援される最大の大きさは32ビットです。




上図は保護時間区間後にデータが受信される代表的なLD手順の例を示します。UPDIポインタ レジスタからのデータ取得は同じ転送処理 規約に従います。

データ空間からのLD命令に対し、ポインタレジスタはST命令を使うことによってUPDIポインタレジスタを設定しなければなりません。ポインタレ ジスタ書き込み成功でACKが受信された後、LD命令は望むデータ量被演算子で設定しなければなりません。UPDIポインタレジスタに対 する取得はLD命令で直接行われます。

31.3.3.4. ST - 間接アドレス指定を使うデータ空間へのデータ格納

ST命令はUPDI PHY移動レジスタからのデータをデータ空間へ格納するのに使われます。ST命令はPHY層へ直列に移動されるデータを 格納するのに使われます。ST命令は間接アドレス指定に基き、UPDIのアドレスポインタがデータ空間に先立って書かれる必要があることを 意味します。自動ポインタ事後増加動作が支援され、ST命令がREPERT命令と共に使われる時に有用です。ST命令はポインタレジスタ にUPDIアドレスポインタを格納するのにも使われます。アドレスとデータを格納することに対して支援される最大の大きさは32ビットです。



上図はUPDIポインタレジスタへのST命令と通常のデータの格納の例を与えます。各命令の前に同期(SYNCH)文字が送られます。両方の場合でST命令が成功した場合にUPDIによって応答(ACK)が送り返されます。

UPDIポインタ レジスタを書くには、以下の手順に従わなければなりません。

- 1. ST命令内のPTR種別領域を識別符'10'に設定してください。
- 2. アドレス量(A量)領域を望むアドレス量(長)に設定してください。
- 3. ST命令発行後、A量のバイト数のアドレスデータを送ってください。
- 4. アドレス レジスタへの書き込み成功を意味するACK文字を待ってください。

アドレス レジスタが書かれた後、データ送出が同様に行われます。

- 1. UPDIポインタ レジスタによって指定されるアドレスに書くために、ST命令内のPTR種別領域を定義'00'に設定してください。PTR種別 領域が'01'に設定されるなら、PUDIポインタは書き込みが実行された後で命令のデータ量(D量)領域に従って次のアドレスへ自動的 に更新されます。
- 2. 命令内のデータ量(D量)領域を望むデータ量(長)に設定してください。
- 3. ST命令送出後、D量のバイ教のデータを送ってください。
- 4. バス配列への書き込み成功を意味するACK文字を待ってください。

REPERT命令と共に使われる時は、アドレスレジスタを書かれるべき塊の開始アドレスで設定して、各繰り返し周回に対してアドレスを自動 的に増加するためにポインタ事後増加レジスタを使うことが推奨されます。REPERT命令使用時、各ACK受信後にデータ量(D量)バイトの データ フレームを送ることができます。

31.3.3.5. LDCS - 制御/状態レシズタ空間からのデータ取得

LDCS命令はDL層に置かれたUPDI制御/状態(CS)レジスタ空間からの直列読み出しデータをPHY層移動レジスタに取得するのに使われます。LDCS命令はアドレスが命令被演算子の一部である直接アドレス指定に基づきます。LDCS命令はUPDI CSレジスタ空間だけをアクセスすることができます。この命令はハイトアクセスだけを支援し、データ量(長)は構成設定不可です。

図31-12. LDCS命令操	31−12. LDCS命令操作						
指令 LDCS <u>1</u> 0	指令 CSアドレス LDCS 1 0 0 x x						
CSアドレス(制御/状態	ミレシェスタ)						
0000 STATUSA	0100(予約)(ASI)	1 0 0 0 ASI_RESET_REQ 1 1 0 0 ASI_CRC_STAT	TUS				
0 0 0 1 STATUSB	0 1 0 1 (予約) (ASI)	1 0 0 1 ASI_CTRLA 1 1 0 1 (予約)					
0 0 1 0 CTRLA	0 1 1 0 (予約) (ASI)	1 0 1 0 ASI_SYS_CTRLA 1 1 1 0 (予約)					
0 0 1 1 CTRLB	0 1 1 1 ASI_KEY_STATUS	1 0 1 1 ASI_SYS_STATUS 1 1 1 1 (予約)					
UPDI受信 SYNCH LDCS LDCS							
UPDI送信	Data						
⊿GT(保言	獲時間) → ↓ ←						

図31-12.はLDCSデータ送信の代表的な例を示します。CS空間からのデータハイトは保護時間が完了した後にUPDIから送信されます。

30.3.3.6. STCS - 制御/状態レジスタ空間へのデータ格納

STCS命令はUPDI制御/状態(CS)レジスタ空間ヘデータを格納するのに使われます。データはPHY層移動レジスタに直列で移動され、選んだCSレジスタに完全なハイトとして書かれます。STCS命令はアトレスが命令被演算子の一部である直接アトレス指定に基づきます。 STCS命令は内部UPDIレジスタ空間だけをアクセスすることができます。この命令はハイトアクセスだけを支援し、データ量(長)は構成設定不可です。

2	☑31-13. STCS命令操作	作				
指令 CSTドレス STCS 1 0 0 x x						
	CS7ドレス (制御/状態レ	<i>/</i> シ`スタ)				
	0000 STATUSA	0100(予約)(ASI)	1 0 0 0 ASI_RESET_REQ 1 1 0 0 ASI_CRC_STATUS			
	0 0 0 1 STATUSB	0 1 0 1 (予約) (ASI)	1 0 0 1 ASI_CTRLA 1 1 0 1 (予約)			
	0010CTRLA	0 1 1 0 (予約) (ASI)	1 0 1 0 ASI_SYS_CTRLA 1 1 1 0 (予約)			
	0 0 1 1 CTRLB	0 1 1 1 ASI_KEY_STATUS	1 0 1 1 ASI_SYS_STATUS 1 1 1 1 (予約)			
UPDI受信 SYNCH STCS Data						
	UPDI送信					

図31-13.はSYNCH文字と命令フレーム後に送信されるデータフレームを示します。STCS命令は直ちにデータハイトを続けることができます。 CS空間からのデータハイトは保護時間が完了した後にUPDIから送信されます。STとSTSと同様に、STCS命令から生成される応答はありません。

31.3.3.7. REPEAT - 命令繰り返し計数器設定

REPEAT命令はDL層でUPDI繰り返し計数器レジスタに繰り返し計数値を格納するのに使われます。命令がREPEATと共に使われると、REPEATが発行された後の最初の命令を除いて全ての命令でSYNCHと命令のフレームに対する規約付随作業を省略することができます。REPEATはメモリ命令(LD,ST,LDS,STS)に対して最も有用で、REPEAT命令自身を除き、全ての命令を繰り返すことができます。

データ量(D量)被演算子領域は繰り返し値の大きさを示します。256までの繰り返しだけが支援されます。REPEAT命令直後に設定さ れる命令はRPT_0(の値)+1回発行されます。繰り返し計数器レジスタが'0'の場合、命令は1度だけ動きます。進行中の繰り返しはBRE AK文字を送ることによってのみ中止することができます。





図31-14.はホインタ事後増加操作を用いるST命令での繰り返し操作の例を与えます。REPEAT命令がRPT_0=nで送られた後、最初のST命令はSYNCHと命令のフレームで発行される一方で、次からのn回のST命令はST被演算子のデータ量に従ってデータバイトだけを送って応答(ACK)ハントジェーク規約を維持することによって実行されます。



LDに対して、データはLD命令後、継続的に出て来ます。最初のデータ塊での保護時間に注意してください。

間接アドレス指定(LD/ST)命令を使う場合、REPEATと組み合わされる時は常にポインタ事後増加任意選択を使うことが推奨されます。 LD/ST命令は最初の(データ量によって決められるデータバイ教の)データ塊の前にだけ必要です。さもなければ、繰り返される全てのア クセス操作で同じアドレスがアクセスされます。直接アドレス指定(LDS/STS)命令については、データが受け取られ(LDS)または送られ(STS)得 るのに先立って、命令規約で指定されるようにアドレスが常に送信されなければなりません。

31.3.3.8. KEY - 活性化鍵設定またはシステム情報部送出

KEY命令はデバイスで保護された機能を実行するために開くUPDIへの鍵(KEY)バイト通信、またはシステム情報部(SIB:System Informati on Block)を書き込み器に提供するのに使われます。鍵(KEY)によって有効にされる機能の概要ついて「表31-4. 鍵認証概要」をご覧 ください。KEY命令に対しては64ビット鍵(KEY)の大きさだけが支援されます。SIBに対して支援される最大量は128ビットです。




図31-16.は鍵(KEY)の送信とSIBの受信を示します。両方の場合で、被演算子のK量領域は送受信されるフレーム数を決めます。UPDI への鍵(KEY)送出後に応答(ACK)は有りません。SIB要求時、現在の保護時間設定に従ってデータがUPDIから送信されます。


31.3.4. ブート間でのフラッシュ メモリのCRC検査

いくかのデバイスはブート処理の一部としてフラッシュメモリ内容のCRC検査走行を支援します。この検査は例えデバイスが施錠されていても 実行することができます。このCRC検査の結果はASI CRC状態(ASI_CRC_STATUS)レジスタで読むことができます。この機能のより多く の情報については「CRCSCAN」章を参照してください。

31.3.5. UPDIでのシステム クロック測定

入力捕獲機能を持つTCBへ接続されたUPDI事象を利用することにより、システム クロック周波数の正確な測定を得るのにUPDIを使うことが可能です。この機能のための推奨される構成の流れは以下の手順によって与えられます。

- ・計時器動作(CNTMODE)='011'(計数捕獲周波数測定動作)設定でTCB制御B(TCBn.CTRLB)レジスタを構成設定してください。
- ・事象割り込みを許可するためにTCB事象制御(TCBn.EVCTRL)レジスタで捕獲事象入力許可(CAPTEI)='1'を書いてください。TC Bn.EVCTRLレジスタの事象端選択(EDGE)='0'を保ってください。
- ・UPDI SYNCH事象(生成部)をTCB(使用部)に配線するように事象システムを構成設定してください。
- ・UPDI事象を生成するのに使われる同期(SYNCH)文字については、各UPDI事象間で計時器によって捕獲される値でのもっと正確な測定を得るために10~50kbpsの範囲の低いボーレートを使うことが推奨されます。1つの特別なことは、捕獲が割り込みを起動するように構成設定される場合、最初の捕獲値は無視されなければなりません。入力事象に基づいて次に捕獲された値が測定に使われなければなりません。計時器に対して200µsの捕獲窓を与える10kbpsのUPDI同期(SYNCH)文字を使う例については図31-17.をご覧ください。
- ・TCB比較/捕獲(TCBn.CCMP)レシ[、]スタを読むことによって同期(SYNCH)文字直後の捕獲値を読み出すことが可能で、また、値は一 旦捕獲が行われると、CPUによってメモリに書くこともできます。より多くの詳細については「TCB - 16ビットタイマ/カウンタB型」章を参 照してください。




31.3.6. バ 仆間遅延

複数バイト転送(REPEATと組み合わせたLD)実行またはシステム情報部(SIB)読み出し時、出力データは継続的な流れで出て来ます。応用に依存して、受信側ではデータが早過ぎで送り出されるかもしれず、次の開始ビット到着の前に処理されるべきデータに対して充分な時間がないかもしれません。

ヾイト間遅延は複数ヾイト転送間に固定数のアイドルビットを挿入することによって動きます。ヾイト間遅延を追加する理由は全てのデータ が同じ方向で進んでいる時に挿入される保護時間がないからです。

ハイト間遅延機能は制御A(UPDI.CTRLA)レジスタのハイト間遅延許可(IBDLY)ビットに'1'を書くことによって許可することができます。結果として、デバッガに対して採取時間を緩和するために各ハイト間で2つの余分なアイドルビットが挿入されます。



注: 1. ⊿GTは保護時間挿入を表します。

2. SBは停止ビット用です。

3. IBは挿入されたバ仆間遅延です。

4. フレームの残りは命令とデータです。

31.3.7. システム情報部

システム情報部(SIB:System Information Block)は「31.3.3.8. KEY - 活性化 鍵設定またはシステム情報部送出」からKEY命令に従ってSIBビットを設定(1) することによって何時でも読み出すことができます。SIBは施錠ビット設定に 関わらず、常にデバッガのためにアクセス可能で、デバイスとデバッガ用のシステム 要素についての情報提供の簡潔な形式を提供します。この情報はデバイス との正しい通信チャネルを認識して準備することに於いて重要です。SIBの出 力はASCII符号として解釈されます。K量領域は完全なSIBを読み出す時 に16バイトに設定されなければならず、8バイトの大きさは系統IDだけを読み 出すのに使うことができます。SIB形式記述とどのデータが異なる読み出し量 で利用可能かについては図31-19.をご覧ください。

図31-19. システム情報部形式

K 量(バイト)	バイト	ビット	領域名			
16	8	MAR	L	限以名			
0	0	$6 \sim 0$	55~0	系統ID			
0	0	7	7~0	(予約)			
0	×	$10 \sim 8$	23~0	NVM版番号			
0	×	$13 \sim 11$	23~0	OCD版番号			
0	×	14	7~0	(予約)			
0	×	15	7~0	デバッグ発振周波数			

31.3.8. 鍵保護されたインターフェースの許可

いくつかの内部インターフェースと機能へのアクセスはUPDI鍵機構によって保護されます。鍵を認証するには、「31.3.3.8. KEY - 活性化鍵 設定またはシステム情報部送出」で記述されるように、KEY命令を用いることによって正しい鍵データが送信されなければなりません。表 31-4.は利用可能な鍵と鍵有効で操作を行う時に必要とされる条件を記述します。

表31-4. 鍵認	証概要		
鍵名	説明	動作の必要条件	リセット
	NVMチップ消去開始。 施錠ビット解除	なし	UPDI禁止/UPDIリセット
NVMPROG	NVMプログラミング活性	施錠ビット解除。ASIシステム状態(ASI_SYS_STATUS)レシ [、] スタのNVMプ [。] ログラミング開始(NVMPROG)を設定(1)。	プログラミング終了/ UPDIリセット
		施錠ビット設定。ASIシステム状態(ASI_SYS_STATUS)レジスタの使用者 列プログラミング開始(UROWPROG)を設定(1)。	鍵状態ビット書き込み/ UPDIリセット

表31-5.はインターフェースを活性にするために移動入力され 表31-5. 鍵認証符号 なければならない利用可能な鍵符号の概要を与えます。

鍵	名	鍵符号(LSB先行で書かれています。)	大きさ
チップネ	俏去	\$4E564D4572617365	
NVMP	ROG	\$4E564D50726F6720	64ビット
使用者列	書き込み	\$4E564D5573267465	

31.3.8.1. チップ 消去

チップ消去を発行するには次の手順に従わなければなりません。

- 1. KEY命令を使うことによってチップ消去鍵を入力してください。チップ消去符号については「鍵認証符号」表をご覧ください。
- 2. KEY命令を使うことによってNVMプログラミング鍵を入力してください。NVMPROG識票については「鍵認証符号」表を御覧くださ い。これは新たに消去されたデバイスを(有効にされている場合の)CRC失敗から守ります。
- 3. チップ消去鍵状態(CHIPERASE)ビットとNVMプログラミング鍵状態(NVMPROG)ビットの両方が設定(1)されているのを確認するために ASI鍵状態(UPDI.ASI_KEY_STATUS)レジスタを読んでください。
- 4. ASIリセット要求(UPDI.ASI_RESET_REQ)レジスタのリセット要求(RESREQ)ビット領域に識票を書いてください。これはシステムリセットを発行 します。
- 5. システム リセットを解除するためにUPDI/ASI_RESET_REQレシブスタに\$00を書いてください。
- 6. ASIシステム状態(UPDI.ASI_SYS_STATUS)レジスタのNVM施錠状態(LOCKSTATUS)ビットを読んでください。
- 7. チップ消去はUPDI.ASI SYS STATUSレジスタのLOCKSTATUSビットが、0、の時に終わります。LOCKSTATUSビットが、1、なら、手順5. に戻ってください。

チップ消去成功後、施錠ビットが解除され、UPDIはシステムに対して完全なアクセス(権)を持ちます。施錠ビットが解除されるまで、UPDIはシス テム バスをアクセスすることができず、制御/状態(CS)空間操作だけを実行することができます。

チップ。消去中、BODは制御A(BOD.CTRLA)レジスタの活動/アイトル時動作(ACTIVE)ビット領域に書くことによってONを強制さ ⚠注意 れ、BOD構成設定(FUSE.BODCFG)ヒュースのBOD基準(LVL)ビット領域と制御B(BOD.CTRLB)レジスタのBOD基準(LVL)ビット 領域を使います。供給電圧(VDD)がその閾値基準未満の場合、デバイスはVDDが充分に増されるまで使用不能です。より多 くの詳細については「BOD - 低電圧検出器」章をご覧ください。

31.3.8.2. NVMフ[°]ロク^{*}ラミンク^{*}

デバイスが解錠されているなら、UPDIを用いてNVM制御器またはフラッシュ メモリに直接書くことが可能です。これはNVMプログラミング中に CPUが活性の場合に予測不能なコード実行になるでしょう。これを避けるため、以下のNVMプログラミング手順が実行されなければなりま せん。

- 1. 「チップ消去」で記述されるようにチップ消去手順に従ってください。デバイスが既に解錠されているなら、この点(1.)を飛ばすことができます。
- 2. KEY命令を使うことによってNVMPROG鍵を入力してください。NVMPROG符号については表31-5.をご覧ください。
- 3. 任意選択: 鍵が認証されたかを知るためにASI鍵状態(UPDI.ASI_KEY_STATUS)レジスタのNVMプログラミング鍵状態(NVMPROG)ヒッ トを読んでください。
- 4. ASIJセット要求(UPDI.ASI_RESET_REQ)レジズタのリセット要求(RESREQ)ビット領域に識票を書いてください。これはシステム リセットを発行 します。
- 5. システム リセットを解除するためにUPDI.ASI_RESET_REQレジスタに\$00を書いてください。
- 6. ASIシステム状態(UPDI.ASI_SYS_STATUS)レシブスタのNVMプログラミング開始(NVMPROG)ビットを読んでください。
- 7. NVMプログラミングはNVMPROGが'1'の時に開始することができます。NVMPROGが'0'なら、手順6.に戻ってください。
- 8. UPDIを通してNVMにデータを書いてください。
- 9. UPDI.ASI_RESET_REQレジスタのRESREQビット領域に識票を書いてください。これはシステム リセットを発行します。
- 10. システム リセットを解除するためにUPDI.ASI_RESET_REQレシブスタに\$00を書いてください。
- 11. プログラミングは完了です。

31.3.8.3. 使用者列プログラミング

使用者列プログラミング機能は施錠されたデバイスで使用者列(USERROW)に新しい値を書くことを許します。許可されたこの機能で書き 込むには、以下の手順に従わなければなりません。

- 1. KEY命令を使うことによって表31-5.で示される使用者列書き込み(UROWWRITE)鍵を入力してください。UROWWRITE符号については表31-5.をご覧ください。
- 2. 任意選択: 鍵が認証されたかを知るためにASI鍵状態(UPDI.ASI_KEY_STATUS)レジスタの使用者列書き込み鍵状態(UROWWRIT E)とットを読んでください。
- 3. ASIJセット要求(UPDI.ASI_RESET_REQ)レジスタのリセット要求(RESREQ)ビット領域に識票を書いてください。これはシステム リセットを発行 します。
- 4. システム リセットを解除するためにUPDI.ASI_RESET_REQレシ、スタに\$00を書いてください。
- 5. ASIシステム状態(UPDI.ASI_SYS_STATUS)レシ、スタの使用者列プログラミング開始(UROWPROG)ビットを読んでください。
- 6. 使用者列プログラミングはUROWPROGが'1'の時に開始することができます。UROWPROGが'0'なら、手順5.に戻ってください。
- 7. 使用者列に書かれるデータは最初にRAM内の緩衝部に書かれなければなりません。RAMの書き込み可能な領域は32パイで、 SRAMの最初の32パイトのアトレスにだけ使用者列データを書くことが可能です。このメモリ範囲外のアトレス指定は実行されない書き込みに終わります。書き込み手順の完了でデータが使用者列データに複写される時に、このデータが使用者列空間と1対1で割り当てら れます。
- 8. 全ての使用者列データがSRAMに書かれると、ASIシステム制御A(UPDI.ASI_SYS_CTRLA)レジスタの使用者列書き込み終了(URO WWRITE_FINAL)ビットに('1'を)書いてください。
- 9. UPDI.ASI_SYS_STATUSレシブスタのUROWPROGビットを読んでください。
- 10. 使用者列プログラミングはUROWPROGが'0'の時に完了されます。UROWPROGが'1'なら、手順9.に戻ってください。
- 11. ASI鍵状態(UPDI.ASI_KEY_STATUS)レジスタの使用者列書き込み鍵状態(UROWWRITE)ビットを書いてください。
- 12. ASIJセット要求(UPDI.ASI_RESET_REQ)レシ^{*}スタのリセット要求(RESREQ)ビット領域に識票を書いてください。これはシステム リセットを発行 します。
- 13. システム リセットを解除するためにUPDI.ASI_RESET_REQレシ スタに \$00を書いてください。
- 14. 使用者列プログラミングは完了です。
- この動作形態でSRAMからデータを読み戻すことはできません。SRAMの最初の32バ小への書き込みだけが許されます。

31.3.9. 事象

UPDIは以下の事象を生成することができます。

表31-6. UPDIでの事象生成部

生	成部名	説明	市名刑	生成クロック領域	市 4 E	
周辺機能	事象	市たり分	争 豕空	主成フロッフ頃域	事象長	
UPDI	SYNCH	同期(SYNC)文字	レヘッル	CLK_UPDI	CLK_UPDIに同期した UPDIピン入力でのSYNC文字	

この事象はSYNCH文字で検出される各正端に対してUPDIクロックで設定され、UPDIからこの事象を禁止することはできません。 UPDIに事象使用部はありません。

事象型と事象システム構成設定に関するより多くの詳細については「EVSYS - 事象システム」章を参照してください。

31.3.10. 休止形態動作

UPDI PHY層は全ての休止動作と無関係に動き、UPDIはデバイスの休止状態と無関係に接続したデバッガに対して常にアクセス可能です。システムがシステム クロックをOFFにする休止動作へ入る場合、UPDIはシステム バスのアクセス及びメモリと周辺機能の読み込みができません。許可されると、UPDIはUPDIが常にデバイスの残りとの接触を持つようにシステム クロックを要求します。従って、UPDI PHY層クロックは休止動作の設定によって影響を及ぼされません。ASIシステム状態(UPDI.ASI_SYS_STATUS)レジスタのシステム領域休止中(INSLEEP)ビットを読むことにより、システム領域が休止動作かを監視することが可能です。

ASIシステム制御A(UPDI.ASI_SYS_CTRLA)レジスタのシステム クロック要求(CLKREQ)ビットを書くことにより、休止動作へ行く時に停止することからシステム クロックを守ることが可能です。このビットが設定(1)される場合、システム休止動作状態が模倣され、例え最も深い休止動作でも、UPDIはシステム ハ、スをアクセスして周辺機能レジスタを読むことができます。

CLKREQビットはUPDIが許可される時に既定で'1'で、これは既定操作が休止動作中にシステム クロックをON状態に保つことを意味します。

31.4. レジスタ要約

変位	略称	ビット位置	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビットロ
+\$00	STATUSA	$7 \sim 0$		UPDIR	EV3~0					
+\$01	STATUSB	$7 \sim 0$							PESIG2~0	
+\$02	CTRLA	$7 \sim 0$	IBDLY		PARD	DTD	RSD		GTVAL2~0	
+\$03	CTRLB	$7 \sim 0$				NACKDIS	CCDETDIS	UPDIDIS		
$\overset{+\$04}{\sim}$	予約									
+\$06	1. 10									
+\$07	ASI_KEY_STATUS	7~0			UROWWRITE	NVMPROG	CHIPERASE			
+\$08	ASI_RESET_REQ	$7 \sim 0$				RSTRI	EQ7~0		1	
+\$09	ASI_CTRLA	$7 \sim 0$							UPDICL	KSEL1,0
+\$0A	ASI_SYS_CTRLA	7~0							UROWWRITE _FINAL	CLKREQ
+\$0B	ASI_SYS_STATUS	$7 \sim 0$			RSTSYS	INSLEEP	NVMPROG	UROWPROG		LOCKSTATUS
+\$0C	ASI_CRC_STATUS	$7 \sim 0$						CF	C_STATUS2	~ 0

31.5. レジスタ説明

これらのレジスタは特別な命令でUPDIを通してだけ読み込み可能で、CPUを通して読み込み可能ではありません。

31.5.1. STATUSA - 状態A (Status A)

名称 : STATUSA

変位 : +\$00

リセット : \$40

特質:-

ビット	7	6	5	4	3	2	1	0
		UPDIR	EV3~0					
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	1	0	0	0	0	0	0

• ビット7~4 - UPDIREV3~0: UPDI改訂 (UPDI Revision)

このビット領域は現在のUPDI実装の改訂(番号)を含みます。

31.5.2. STATUSB - 状態B (Status B)

- 名称:STATUSB
- **変位**:+\$01
- リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
							PESIG2~0	
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

• ビット2~0 - PESIG2~0: UPDI異常識票 (UPDI Error Signature)

このビット領域はUPDI異常識票を記述し、内部UPDI異常状態発生時に設定されます。PESIGビット領域はデベッガからの読み込みで 解消されます。

表31-7. 有効な異常識票

PESIG2~0	異常形式	異常説明
0 0 0	異常なし	検出された異常なし(既定)
001	パリティ誤り	パリティビットの不正な採取
010	フレーム異常	停止ビットの不正な採取
011	アクセス層制限時間超過異常	UPDIはアクセス層からデータや応答を得られないことが有り得ます。
100	クロック再生異常	開始ビットの不正な採取
101	_	(予約)
110	バス異常	アドレス異常またはアクセス優先権異常
111	競合異常	UPDIピンでの駆動競合を示します。

31.5.3. CTRLA - 制御A (Contorl A)

名称:CTRLA

- **変位** : +\$02
- リセット : \$00
- 特質 :-

ビット	7	6	5	4	3	2	1	0
[IBDLY		PARD	DTD	RSD		GTVAL2~0	
アクセス種別	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット7 - IBDLY : バイト間遅延許可 (Inter-Byte Delay Enable)

このビットへの'1'書き込みが複数バイトLD(S)命令を行う時にUPDIから送信される各データバイト間に固定長のバイト間遅延を許可します。固定長は2つのアイドルビットです。

ビット5 - PARD : パリティ禁止 (Parity Disable)

このビットに'1'を書くことがハッリティビットを無視することによってUPDIでのハッリティ検出を禁止します。この機能は試験中にだけ使うことが 推奨されます。

● ビット4 - DTD : 制限時間検出禁止 (Disable Time-Out Detection)

このビットに'1'を書くことがPHY層での制限時間検出を禁止し、これは指定された時間(65536 UPDIクロック周期)内にACC層からの応答を要求します。

• ビット3 - RSD : 応答符号禁止 (Response Signature Disable)

このビットに'1'を書くことがUPDIによって生成されるどの応答符号も禁止します。これはNVM空間に大きな塊のデータを書く時に規約の付随処理を最小に減らします。システムバスをアクセスする時にUPDIは遅れを経験するかもしれません。遅れが予測可能な場合、応答符号を禁止することができ、さもなければ、データの消失が起こるかもしれません。

● ビット2~0 - GTVAL2~0 : 保護時間値 (Guard Time Value)

このビット領域は転送方向が受信から送信に切り替わる時にUPDIによって使われる保護時間値を選びます。

值	000	001	010	011	100	101	110	111
説明(保護時間:追加ビット周期数)	128(既定)	64	32	16	8	4	2	(予約)

31.5.4. CTRLB - 制御B (Contorl B)

名称 : CTRLB

変位 : +\$03

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
				NACKDIS	CCDETDIS	UPDIDIS		
アクセス種別	R	R	R	R/W	R/W	R/W	R	R
リセット値	0	0	0	0	0	0	0	0

ビット4 - NACKDIS : NACK応答禁止 (Disable NACK Response)

このビットに'1'を書くことがLD(S)またはST(S)操作進行中にシステム リセットが発行される時にUPDIによって送られるNACK符号を禁止します。

● ビット3 - CCDETDIS : 衝突/競合検出禁止 (Collision and Contention Detection Disable)

このビットに'1'を書くことが競合検出を禁止します。このビットへ'0'を書くことが競合検出を許可します。

ビット2 - UPDIDIS : UPDI禁止 (UPDI Disable)

このビットに'1'を書くことがUPDI PHYインターフェースを禁止します。UPDIからのクロック要求は下げられ、UPDIはリセットされます。UPDIが禁止されると、全てのUPDI PHY層構成設定と鍵がリセットされます。

31.5.5. ASI_KEY_STATUS - ASI鍵状態 (ASI Key Status)

名称 : ASI_KEY_STATUS 変位 : +\$07 リセット : \$00 特質 : -

ビット	7	6	5	4	3	2	1	0
			UROWWRITE	NVMPROG	CHIPERASE			
アクセス種別	R	R	R/W	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット5 - UROWWRITE : 使用者列書き込み鍵状態 (User Row Write Key Status)

このビットは使用者列書き込み(UROWWRITE)鍵が成功裏に復号された場合に'1'に設定されます。このビットはプログラミング作業を正しくリセットするために使用者列書き込み手順の最後の部分として書かれなければなりません。

ビット4 - NVMPROG: NVMプログラミング鍵状態 (NVM Programming Key Status)

このビットはNVMPROG鍵が成功裏に復号された場合に'1'に設定されます。このビットはNVMプログラミング手順が開始される時に解除 (0)され、ASIシステム状態(ASI_SYS_STATUS)レシブスタのNVMプログラミング開始(NVMPROG)ビットが設定(1)されます。

● ビット3 - CHIPERASE : チッフ゜消去鍵状態 (Chip Erase Key Status)

このビットはチップ消去(CHIPERASE)鍵が成功裏に復号された場合に'1'に設定されます。このビットは「チップ消去」項で記述されるチップ 消去手順の一部として発行されるリセット要求によって解除(0)されます。

31.5.6. ASI_RESET_REQ - ASIリセット要求 (ASI Reset Request)

名称: ASI_RESET_REQ

変位:+\$08

リセット : \$00

特質:-

このアドレスにリセット識票を書く時にシステムへリセットが合図されます。

ビット	7	6	5	4	3	2	1	0			
	RSTREQ7~0										
アクセス種別	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
リセット値	0	0	0	0	0	0	0	0			

● ビット7~0 - RSTREQ7~0 : リセット要求 (Reset Request)

UPDIはこのレジスタからシステムリセットを発行する時にリセットされません。

値	\$00	\$59	その他
名称	RUN	RESET	-
説明	リセット条件解除	標準リセット	(予約)

31.5.7. ASI_CTRLA - ASI制御A (ASI Control A)

名称:ASI_CTRLA

<u>変位</u>:+\$09

リセット : \$03

特質 :-

ビット	7	6	5	4	3	2	1	0
							UPDICL	KSEL1,0
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	1	1

• ビット1,0 - UPDICLKSEL1,0 : UPDIクロック選択 (UPDI Clock Divider Select)

これらのビット書き込みはUPDIクロック出力周波数を選びます。リセット後の既定設定は4MHzで許可されます。他の何れかのクロック出力選択はBODが最高レヘブルの時にだけ推奨されます。他の全てのBOD設定に対しては、既定の4MHz選択が推奨されます。

値	0 0	0 1	10	11
説明	(予約)	16MHz UPDIクロック	8MHz UPDIクロック	4MHz UPDIクロック (既定)

31.5.8. ASI_SYS_CTRLA - ASIシステム制御A (ASI System Control A)

名称:ASI_SYS_CTRLA 変位:+\$0A リセット:\$00 特質:-ビット 7 6 5 4 3

L 71	(0	J	4	J	2	1	0
							UROWWRITE _FINAL	CLKREQ
アクセス種別	R	R	R	R	R	R	R/W	R/W
リセット値	0	0	0	0	0	0	0	0

● ビット1 - UROWWRITE_FINAL : 使用者列書き込み終了 (User Row Programming Done)

このビットは使用者列データがSRAMに書かれてしまった時に書かれなければなりません。このビットへの'1'書き込みはフラッシュ メモリへの 使用者列データ書き込みの処理を開始します。

UPDIによって使用者列データがSRAMに書かれる前にこのビットが('1'を)書かれた場合、CPUは書かれるデータなしで進行します。 このビットは使用者列書き込み鍵が成功裏に復号された場合にだけ書き込み可能です。

• ビット0 - CLKREQ : システム クロック要求 (Request System Clock)

このビットが'1'を書かれた場合、ASIはシステムの休止動作と無関係にシステム クロックを要求します。これはUPDIに対してシステムが休止動作の場合でもアクセス(ACC)層をアクセスすることを可能にします。

このビットへの'0'書き込みはクロック要求を降ろします。

このビットはUPDIが禁止される時にリセットされます。

このビットはUPDIがどのプログラミング動作形態(ヒューズまたは高電圧)で許可された時でも既定によって設定(1)されます。

31.5.9. ASI_SYS_STATUS - ASIシステム状態 (ASI System Status)

名称:ASI_SYS_STATUS

変位 : +\$0B

リセット : \$01

特質:-

ビット	7	6	5	4	3	2	1	0
			RSTSYS	INSLEEP	NVMPROG	UROWPROG		LOCKSTATUS
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	1

• ビット5 - RSTSYS : システム リセット活性 (System Reset Active)

このビットが'1'に設定されると、システム領域で有効なリセットがあります。このビットが'0'に設定されると、システムはリセット状態ではありません。

このビットは読み込みで'0'に設定されます。

ASIリセット要求(UPDI.ASI_RESET_REQ)レジスタで保持されるリセットもこのビットに影響を及ぼします。

• ビット4 - INSLEEP : システム領域休止中 (System Domain in Sleep)

このビットが'1'に設定されると、システム領域はアイドルまたはより深い休止動作です。このビットが'0'に設定されると、システムはどの休止 動作でもありません。

ビット3 - NVMPROG : NVMフ[°]ログラミング開始 (Start NVM Programming)

このビットが'1'に設定されると、UPDIからNVMプログラミングを開始することができます。

UPDIが終了される時にシステムはUPDIリセット要求(ASI_RESET_REQ)レシ、スタを通してリセットされなければなりません。

• ビット2 - UROWPROG : 使用者列プログラミング開始 (Start User Row Programming)

このビットが'1'に設定されると、UPDIから使用者列プログラミングを開始することができます。

使用者列データがRAMに書かれてしまうと、ASIシステム制御A(UPDI.ASI_SYS_CTRLA)レジスタの使用者列書き込み終了(UROWWRITE_FINAL)ビットは('1'を)書かなければなりません。

• ビット0 - LOCKSTATUS : NVM施錠状態 (NVM Lock Status)

このビットが'1'に設定されると、デバイスは施錠されています。チップ消去が行われて施錠ビットが'0'に設定された場合、このビットは'0' として読みます。

31.5.10. ASI_CRC_STATUS - ASI CRC状態 (ASI CRC Status)

名称:ASI_CRC_STATUS

変位:+\$0C

リセット : \$00

特質 :-

ビット	7	6	5	4	3	2	1	0
[С	RC_STATUS2 ⁻	~0
アクセス種別	R	R	R	R	R	R	R	R
リセット値	0	0	0	0	0	0	0	0

● ビット2~0 - CRC_STATUS2~0 : CRC実行状況 (CRC Execution Status)

このビット領域はCRC換算の状態を示します。このビット領域は(どれか1つのビットだけが'1'の)単一ビット活性符号化されます。

値	000	001	0 1 0	100	その他
説明	不許可	CRC許可、多忙	CRC許可、成功(OK)符号で終了	CRC許可、失敗(FAILED)符号で終了	(予約)

32. 命令一式要約

命令一式要約はwww/microchip.com/DS40002198に置かれた「AVR命令一式手引書」の一部として見つけることができます。この データシートで文書化されたデバイスに関する詳細についてはAVRxtと呼ばれるCPU版を参照してください。

33. 電気的特性

<u>33.1.</u>お断り

代表値は別に指定がなければ、T=25℃とVDD=3Vで測定されます。全ての最小と最大の値は別に指定がなければ、動作温度と動作 電圧に渡って有効です。

与えられた代表値は設計指針に対してだけ考慮されるべきで、これらの値周辺の実部品変動が予想されます。

33.2. 絶対最大定格

本項で一覧にされるこれらを超える負荷はデバイスに定常的な損傷を引き起こすかもしれません。これは負荷定格だけで、本仕様の 動作部分で示されるこれらを超える他の条件やそれらでのデバイスの機能的な動作は含まれません。長時間絶対最大定格状態に晒 すことはデバイスの信頼性に影響を及ぼすかもしれません。

表33-1. 絶対最大定格

シンホール	説明	条件	最小	最大	単位
VDD	電源電圧		-0.5	6	V
Iver	VDDピンへの電流	T=-40~85°C		200	
I _{VDD}		T=85~125°C		100	mA
IOND	GNDピンの電流出力	T=-40~85°C		200	
Ignd		T=85~125°C		100	
Vrst	GNDに対するRESETピン電圧		-0.5	13	V
VPIN	GNDに対するピン電圧		-0.5	VDD+0.5	V
Ipin	入出力ピン吸い込み/吐き出し電流		-40	40	
Ic1 (注)	RESETピンを除く入出力ピン注入電流	Vpin <gnd-0.6vまたは 5.5V<vpin≦6.1v、4.9v<vdd≦5.5v< td=""><td>-1</td><td>1</td><td>mA</td></vpin≦6.1v、4.9v<vdd≦5.5v<></gnd-0.6vまたは 	-1	1	mA
Ic2 (<mark>注</mark>)	RESETピンを除く入出力ピン注入電流	Vpin <gnd-0.6vまたはvpin≦5.5v VDD≦4.9V</gnd-0.6vまたはvpin≦5.5v 	-15	15	111/4
Ictot	RESETピンを除く入出力ピン総注入電流		-45	45	
Tstorage	保存温度		-65	150	°C

注: - VpinがGND-0.6Vよりも低い場合、電流制限抵抗が必要とされます。負DC注入電流制限抵抗はR=(GND-0.6V-Vpin)/Icnとして計算されます。

<u>∧注意</u> VRSTMAX=13V

RESETピンを12V供給元に接続する時に行き過ぎ(過電圧)を避けるために注意が払われるべきです。ピンを絶対最大定格 を超える電圧に晒すことはピンのESD保護回路を活性にし得て、それは電圧が概ね10V以下に持ってこられるまで活性に 留まります。12V駆動部は(過電圧状態によって活動にされているなら、)活動状態でESD保護を保ち、同時にそれを通して 電流を駆動し、潜在的にデバイスへ恒久的な損傷を引き起こし得ます。

33.3. 全般動作定格

デバイスは有効であるべきデバイスの他の全ての電気的特性と代表特性のために、本項で一覧にされる定格内で動作しなければなりません。

表33-2. 全般動作条件

シンプ	ホル	説明	条件	最小	最大	単位
VD	VDD	電源電圧	工業	1.8 (注1,2)	5.5	V
V L			VAO - 車載品質等級と拡張温度範囲	2.7 (注2,3)	5.5	
т	ТА	動作温度範囲	工業	-40	85	°C
1.			拡張	-40	125	

注1:動作は1.8VまたはBODが有効な時はBOD起動基準(VBOD)に至るまで保証されます。

注2: チップ消去の間、BODはONを強制されます。供給電圧(VDD)が構成設定したVBOD未満の場合、消去の試みは失敗するでしょう。

注3:動作は2.7VまたはBODが有効な時はBOD起動基準(VBOD)に至るまで保証されます。

⁻ VpinがVDD+0.6Vよりも高い場合、電流制限抵抗が必要とされます。正DC注入電流制限抵抗はR=(Vpin-(VDD+0.6V))/Icn として計算されます。

表33-3.動作電圧と周波数

シンホ゛ル	説明	条件		最小	最大	単位
			VDD=1.8~2.7V (注1,4)	0	5	
		TA=−40~85°C	VDD=2.7~4.5V (注2)	0	10	
<i>f</i> clk_cpu	公称動作システムクロック周波数		VDD=4.5~5.5V (注3)	0	20	MHz
	Г	TA=85~125°C	VDD=2.7~4.5V (注2)	0	8	
			VDD=4.5~5.5V (注3)	0	16	


注1: 動作はBODLEVEL0でのBOD起動基準(VBOD)に至るまで保証されます。

注2: 動作はBODLEVEL2でのBOD起動基準(VBOD)に至るまで保証されます。

注3: 動作はBODLEVEL7でのBOD起動基準(VBOD)に至るまで保証されます。

注4: これらの仕様は車載範囲部品(-VAO)に適用されません。

最高動作周波数はVDDに依存します。下図で示されるように、最高周波数対VDDは1.8<VDD<2.7Vと2.7<VDD<4.5V間で直線です。





33.4. 電力の考察

℃での平均チップ接合部温度のT」は次式から得ることができます。

- 例1. TJ=TA+(PD× θ JA)
- **例2**. TJ=TA+(PD×(θ HEATSINK+ θ JC))

ここで、

- ・ θJA = 接合部/周囲間の外囲器熱抵抗(℃/W)、下表をご覧ください。
- ・ θJC = 接合部/ケース間熱抵抗の外囲器熱抵抗(℃/W)、下表をご覧ください。
- ・ θHEATSINK = 外部冷却装置の熱抵抗(℃/W)特性
- PD = デバイス消費電力(W)
- ・TA = 周囲温度(℃)

最初の式から、チップの推定寿命を得て、冷却装置が必要か否かを決めることができます。冷却装置がチップに取り付けられなければならない場合、℃での平均チップ接合部温度のT」の結果を計算するのに2つ目の式が使われなければなりません。

使用電力はシステム消費電力とI/O単位部消費電力を共に加算することによって計算することができます。 容量性負荷でピンから引き 出される電流は(1つのピンに対して)次のように推測することができます。

$ICP = VDD \times Cload \times fSW$

ここでCload=ピンの負荷容量、fsw=I/Oピンの平均切り替え周波数です。

	表33-4. 許容損失と接合部温度 対 温度					
	ピン数	外囲器形式	R $ heta$ ja (°C/W)	RθJC (°C/W)		
	14	SOIC	58	26		
		TSSOP	95	20		
		SOIC	44	21		
	20	SSOP	60.6	25		
		VQFN	79.7	36		
	24	VQFIN	60.6	25		

33.5. 消費電力

動作条件:

- VDD=3V
- T=25°C
- ・別の指定を除き、システム クロック元としてOSC20Mを使用

・禁止された周辺機能、I/O駆動無しで測定されたシステム消費電力

動作	説明	条件		最小	代表	最大	単位
		CLK_CPU=20MHz (OSC20M)	VDD=5V	-	9.1	-	
		CLK_CPU=10MHz	VDD=5V	_	4.9	_	
		(2分周OSC20M)	VDD=3V	-	2.8	-	
			VDD=5V	-	2.8	-	mA
活動	活動動作消費電力	CLK_CPU=5MHz (4分周OSC20M)	VDD=3V	-	1.6	-	
			VDD=2V	-	1.1	-	
			VDD=5V	-	18	-	
		CLK_CPU=32.768kHz (OSCULP32K)	VDD=3V	-	10	-	μA
			VDD=2V	-	7.2	-	
		CLK_CPU=20MHz (OSC20M)	VDD=5V	-	2.4	3.6 (注)	
		CLK_CPU=10MHz	VDD=5V	-	1.4	2.1 (注)	
		(2分周OSC20M)	VDD=3V	-	0.8	1.2 (注)	mA
			VDD=5V	-	1.0	1.5 (注)	IIIA
アイドル	アイドル動作消費電力	CLK_CPU=5MHz (4分周OSC20M)	VDD=3V	-	0.6	0.9	
			VDD=2V	-	0.4	-	
			VDD=5V	-	4.8	15 (注)	
		CLK_CPU=32.768kHz (OSCULP32K)	VDD=3V	-	2.4	10 (注)	
			VDD=2V	-	1.5	-	
		外部XOSC32Kからの1.024kHzで RTC走行 (CL=7.5pF)		-	0.7	-	
スタンバイ	スタンバイ動作消費電力		T=25℃	-	0.7	2.0	
		内部OSCULP32Kからの 1.024kHzでRTC走行	T=85℃	-	-	6.0 (注)	μA
		1.024KHZ CKTC/E1	T=125℃	-	-	8.0	
on 63.L.	全ての周辺機能が停止される		T=25℃	-	0.1	1.5	
ヽ゚゚゚゚゚゚゚゚゚゚ヷータ゛ウン /スタンハ゛イ	時のパワーダウンとスタンバイの消費		T=85℃	-	-	4.0 (注)	
	電力は同じです。		T=125℃	_	-	7.0	
リセット	リセット消費電力	リセット線プルダウン		_	100	-	

33.6. 起き上がり時間

下表は様々なシステム クロック元で様々な休止動作からの起き上がり時間を示します。統一プログラム/デバック インターフェース(UPDI)接続活動なしで0ms始動時間(SUT)設定でのリセットからの始動時間も示します。

表33-6. 如	冶動時間と起き上がり時間								
シンホル	説明	クロック元	分周(PDIV)	fclk_cpu	VDD	最小	代表	最大	単位
tstartup	どれかのリセット元の開放からの始 動時間。最初の命令の実行。 (CRCSCANを除く)	全て	全て	全て	全て	-	200	Ι	
	アイドルからの起き上がり	000000	1	20MHz	5V		1		
		OSC20M, FREQSEL='10'	2	10MHz	3V		2		
		INEQUEL IV	4	5MHz	2V	-	4		
		OSC20M,	1	16MHz	5V	_	1.2	—	
		FREQSEL='01'	2	8MHz	3V	_	2.4	—	μs
twakeup		OSCULP32K	1	32.768kHz	3V	-	700	—	
twakeup		000000	1	20MHz	5V		12		
		OSC20M, FREQSEL='10'	2	10MHz	3V	-	13		
	クロック元が停止されている時のスタ ンハ・イまたはパワータ・ウンからの起き	INEQUEL IV	4	5MHz	2V	-	15	—	
	シハイまたはハリータリンからの起き上がり	OSC20M,	1	16MHz	5V	-	16	_	
		FREQSEL='01'	2	8MHz	3V	_	15	_	
		OSCULP32K	1	32.768kHz	3V	-	750	-	

注: 起き上がり時間は起き上がり要求が与えられてから周辺機能クロックが クロック出力(CLKOUT)ピンで利用可能になるまでの時間です。プログラ ム実行が開始される前に4クロック周期停止されるCPUを除き、全ての 周辺機能と単位部が最初のクロック周期から実行を開始します。

図33-3. 起き上がり時間定義

起き上がり要求	
	← 起き上がり時間 →
CLKOUI	

33.7. 周辺機能消費電力

下表は様々な動作形態で各種入出力周辺機能に対して追加消費電流を計算するのに使うことができます。 いくつかの周辺機能はスタンバイで動作する時にクロックの許可を求めます。更なる情報については周辺機能章をご覧ください。 動作条件:

- VDD=3V
- T=25°C
- ・別の指定を除き、システム クロック元としてOSC20Mを1MHzで使用
- ・別の指定を除き、アイドル休止動作に於いて

表33-7. 周辺機能消費電力

周辺機能	条件	代表(<u>注</u> 1)	単位
BOD	継続動作	19	
BOD	1kHzでの採取動作	1.2	
ТСА	1MHzでの16ビット計数	13	
ТСВ	1MHzでの16ビット計数	7.4	
RTC	OSCULP32Kの32.768kHzでの16ビット計数	1.2	
WDT (OSCULP32Kを含む)		0.7	
OSC20M		130	
AC	低電力動作禁止 (<mark>注2</mark>)	92	
AC	低電力動作許可(注2)		μA
ADC (注3)	CLK_ADC=1MHz、VREF=内部2.048V	380	
XOSC32K	CL=7.5pF	0.5	
OSCULP32K		0.4	
USART	9600bpsで許可	13	
SPI (主装置)	100kHzで許可	2.1	
TWI (主装置)	100kHzで許可	24	
TWI (従装置)	100kHzで許可	17	
フラッシュ メモリ プログラミング	消去動作	1.5	mA
ファッシュ メモリ フ ロク フミンク	書き込み動作	3.0	mA

注1:単位部の消費電流のみです。マイクロコントローラの内部総消費電力を計算するには、使われる全ての周辺機能とクロック元の消費 電力値が「電気的特性」内の「消費電力」項で与えられる基礎消費電力に加えられなければなりません。

注2: スタンバイ休止動作でのCPU

注3: 自由走行動作でADC活動での平均消費電力

33.8. BODとPORの特性

表33-8. 電源特性

シンホ゛ル	説明	条件	最小	代表	最大	単位
SRON	電源ON傾斜		_	_	100 (注1,2)	V/ms

注1: 設計の指針用のみ、製造で検査されません。

注2: 最大速度よりも速い傾斜は初期通電後に電圧水準を変える場合にデバイスのリセットを起動し得ます。

表33-9. 電源ONリセット(POR)特性

シンホ゛ル	説明	条件	最小	代表	最大	単位
VIDOD	DD下降でのPOR閾値電圧	0.5V/msまたはより遅い	0.8 (<mark>注</mark>)	_	1.6 (注)	V
VPOR VI	DD上昇でのPOR閾値電圧	VDD下降/上昇	1.4 (注)	-	1.8	V

注: 設計の指針用だけです。 製造で検査されません。

表33-10. 低	電圧検出(BOD)特性					
シンホル	説明	条件	最小	代表	最大	単位
		BODLEVEL0	1.7	1.8	2.0	
VBOD	BOD起動レベル(下降/上昇)	BODLEVEL2	2.4	2.6	2.9	V
		BODLEVEL7	3.9	4.3	4.5	
		BODLEVEL0	-	25	-	
VHYS	ヒステリシス	BODLEVEL2	-	40	-	mV
		BODLEVEL7	-	80	-	
		継続動作	-	7	-	μs
t _{BOD}	検出時間	1kHzでの採取動作	-	1	-	
		125kHzでの採取動作	-	8	-	ms
t _{startup}	始動時間	許可から準備可までの時間	-	40	-	μs
	割り込みレベル0 (VLMLVL='00')		-	4	-	
VINT	割り込みレヘブル1 (VLMLVL='01')	選ばれたBOD基準を超える%	-	13	-	%
	割り込みレヘール2 (VLMLVL='10')		_	25	_	

33.9. 外部リセット特性

表33-11. 外部リセット特性

シンホール	説明	条件	最小	代表	最大	単位
VVIH_RST	RESET用High入力電圧		$0.7 \times VDD$	-	VDD+0.2	V
VVIL_RST	RESET用Low入力電圧		-0.2	-	$0.3 \times \text{VDD}$	V
t _{MIN_RST}	RESETピン最小ハ゜ルス幅		2.5 (<mark>注</mark>)	-	-	μs
Rp_RST	RESETプルアップ抵抗	V _{Reset} =0V	20	35	50	kΩ

注:この要素は設計の指針用のみ、製造で検査されません。

33.10. 発振器とクロック

動作条件:

・別の指定を除き、VDD=3V

・速度仕様を超える発振器周波数はCPUクロックが常に仕様内であるように分周されなければなりません。

表33-12. 20MHz内部発振器(OSC20M)特性

シンホール	項目		最小	代表	最大	単位	
fosc20M	工場校正周波数	FREQSEL='01'	TA=25°C,VDD=3.0V		16		
J 03020101	工场仪正问仮效	FREQSEL='10'	1A-25 C, VDD-3.0V		20		MHz
<i>f</i> CAL	使用者校正範囲	DSC20M FREQSEL='01'		14.5	_	17.5	MITZ
JCAL	使用有仪正範囲	OSC20M FREQSEL='10'		18.5	_	21.5	
	16MHzと20MHzの 周波数選択での総誤差	日毎日沖粉からの	TA=25°C,VDD=3.0V	-1.5	_	1.5	
Etotal		目標周波数からの 誤差	TA=0~70°C,VDD=1.8~3.6V	-2.0 (注)	—	2.0 (注)	
			全動作範囲	-3.5	-	3.5	%
<i>∆f</i> osc20M	校正段階量			-	0.75	-	
DOSC20M	デューティ サイクル		-	50	_		
t _{startup}	始動時間	2%精度内	-	12	_	μs	

注: これらの値は特性付けに基づき、製造限度検査によって含まれません。

表33-13. 32.768kHz内部発振器(OSCULP32K)特性


シンホール	項目	条件	最小	代表	最大	単位
fosculp32k	工場校正周波数			32.768		kHz
	工場校正精度	TA=25°C,VDD=3.0V	-3	_	3	
ETOTAL	目標周波数からの総誤差	TA=0~70°C,VDD=1.8~3.6V	-10 (注)	_	10 (注)	%
		全動作範囲	-20	-	20	70
DOSCULP32K	デューティ サイクル		-	50	-	
t _{startup}	始動時間		_	250	_	μs

注:これらの値は特性付けに基づき、製造限度検査によって含まれません。

表34-14. 32.768kHz外部発振器(XOSC32K)特性

シンホル	項目	条件	最小	代表	最大	単位
fout	周波数		_	32.768	_	kHz
t _{startup}	始動時間	CL=7.5pF	-	300	-	ms
C _L (注)	クリスタル負荷容量		7.5	-	12.5	pF
ECD (>+)	等価直列抵抗	CL=7.5pF	_	_	80	kΩ
ESR (注)	(安全係数=3)	CL=12.5pF	_	_	40	K 52

注:この要素は設計の指針用だけです。製造で検査されません。






表33-15. 外部クロック特性

シンホ゛ル	項目	VDD=1.8~5.5V		VDD=2.7~5.5V		VDD=4.5~5.5V		単位
シンホ ル	項日	最小	最大	最小	最大	最小	最大	単位
<i>f</i> clcl	クロック周波数	0	5.0	0	10.0	0	20.0	MHz
t _{CLCL}	クロック周期	200		100		50		
tchcx	Highレヘブル時間 (<mark>注</mark>)	80		40		20		
tclcx	Lowレヘブル時間 (<mark>注</mark>)	80		40		20		ns
tclch	(最大周波数に対する)上昇時間 (<mark>注</mark>)		40		20		10	
tchcl	(最大周波数に対する)下降時間(注)		40		20		10	
⊿tclcl	隣接クロック周期間の変化率 (注)		20		20		20	%

注:これらの要素は設計の指針用だけです。製造で検査されません。

33.11. 入出力ピン特性

動作条件:

- TA=-40~125°C
- ・別の指定を除き、VDD=1.8~5.5V

表33-16.入	出力ピン特性					
シンホール	説明	条件	最小	代表	最大	単位
VIL	Lowレヘ・ル入力電圧(RESETピンを除く)		-0.2	-	$0.3 \times VDD$	
VIL2	Lowレヘベル入力電圧 (RESETピン)		-0.2	-	$0.3 \times VDD$	
VIH	Highレヘル入力電圧(RESETピンを除く)		$0.7 \times VDD$	-	VDD+0.2	
VIH2	Highレヘル入力電圧 (RESETビン)		$0.7 \times VDD$	-	VDD+0.2	
	口、加山土委官	VDD=1.8V,IOL=1.5mA	-	-	0.36	
Vol	Lレベル出力電圧 (I/OとしてのRESETピンを除く)	VDD=3V,IOL=7.5mA	-	-	0.6	
		VDD=5V,IOL=15mA	-	-	1	
	19.33日上帝亡	VDD=1.8V,IOH=1.5mA	1.44	-	-	V
Voh	Hレヘブル出力電圧 (I/OとしてのRESETピンを除く)	VDD=3V,IOH=7.5mA	2.4	-	-	V
		VDD=5V,IOH=15mA	4	-	-	
		VDD=1.8V,IOL=0.1mA	-	-	0.36	
Vol2	Lレヘブル出力電圧 (I/OとしてのRESETピン)	VDD=3V,IOL=0.25mA	-	-	0.6	
	(I/OZC CORESETED)	VDD=5V,IOL=0.5mA	-	-	1	
		VDD=1.8V,IOH=0.1mA	1.44	-	-	
VOH2	Hレヘブル出力電圧 (I/OとしてのRESETピン)	VDD=3V,IOH=0.25mA	2.4	-	-	
		VDD=5V,IOH=0.5mA	4	_	-	
I.v. v /I.v.		VDD=5.5V,High入力	-	< 0.05	-	4
IIH/IIL	(I/OとしてのRESETピンを除く)	VDD=5.5V,Low入力	_	< 0.05	-	μA
Ι.	ピン群毎の最大結合吸い込み電流 (注1)		-	-	100	4
I _{total}	ピン群毎の最大結合吐き出し電流 (注1)		-	_	100	mA
		VDD=3V,負荷=20pF	-	2.5	-	
t _{RISE}	上昇時間	VDD=5V,負荷=20pF	-	1.5	-	
		VDD=3V,負荷=20pF	-	2.0	-	ns
tfall	下降時間	VDD=5V,負荷=20pF	-	1.3	-	
C _{PIN}	別の指定を除くI/Oピン容量		-	4	-	
C _{PIN_TOSC}	TOSCピン容量 (<mark>注2</mark>)		-	5	-	
C _{PIN_TWI}	TWIピン容量 (<mark>注2</mark>)		-	12	-	pF
		PB0とPB1	-	12	-	
CPIN_AC	ACピン容量 (<mark>注2</mark>)	他のACピン	-	4	-	
CPIN_VREFA	ADC VREFAピン容量(<mark>注2</mark>)		-	14	-	
RP	プルアップ抵抗		20	35	60	kΩ
<u>汁1. とい来</u>	(Pv7~0) 全ての入出力ポートに対1 て結合1 た	■ 結めた3 m いえ 7 / 叶 キ 山	しの電法は	アの阻底を	切ってべき	でけなり

注1: ピン群x(Px7~0)。全ての入出力ポートに対して結合した連続的な吸い込み/吐き出しの電流はこの限度を超えるべきではありません。

注2: この容量は例えその機能が使われない時にもこの機能を持つピンに対して有効です。

33.12. USART




表33-17. 主装置SPI動作でのUSART - タイミング特性 (注)

シンホル	説明	条件	最小	代表	最大	単位
<i>f</i> sck	SCK周波数	主装置	-	-	10	MHz
t _{SCK}	SCK周期	主装置	100	-	-	
t _{SCKW}	SCK High/Low期間	主装置	-	$0.5 imes t_{ m SCK}$	-	
t _{SCKR}	SCK上昇時間	主装置	-	2.7	-	
t _{SCKF}	SCK下降時間	主装置	-	2.7	-	
t _{MIS}	入力データ 準備時間	主装置	-	10	-	ns
t _{MIH}	入力データ保持時間	主装置	-	10	-	
t _{MOS}	SCK先行端対、出力データ 準備時間	主装置	-	$0.5 imes t_{ m SCK}$	-	
t _{MOH}	SCKからの出力遅延時間	主装置	-	1.0	-	

注:これらの要素は設計の指針用のみ、製造で検査されません。

33.13. SPI




図33-7. SPI - 従装置動作でのタイミング必要条件





表33-18. SPI - タイミング特性 (注)

シンホール	説明	条件	最小	代表	最大	単位
<i>f</i> sck	SCKクロック周波数	主装置	-	-	10	MHz
t _{SCK}	SCK周期	主装置	100	-	-	
t _{SCKW}	SCK High/Low期間	主装置	-	$0.5 imes t_{ m SCK}$	-	
t _{SCKR}	SCK上昇時間	主装置	-	2.7	-	
t _{SCKF}	SCK下降時間	主装置	-	2.7	-	
t _{MIS}	入力データ準備時間	主装置	-	10	-	ns
t _{MIH}	入力データ保持時間	主装置	-	10	-	
t _{MOS}	SCK先行端対、出力データ準備時間	主装置	-	$0.5 imes t_{ m SCK}$	-	
t _{MOH}	SCKからの出力遅延時間	主装置	-	1.0	-	
<i>f</i> ssck	従装置SCKクロック周波数	従装置	-	-	5	MHz
t _{SSCK}	従装置SCK周期	従装置	6×t _{CLK_PER}	-	-	
t _{SSCKW}	SCK High/Low期間	従装置	3×t _{CLK_PER}	-	-	
t _{SSCKR}	SCK上昇時間	従装置	-	-	1600	
t _{SSCKF}	SCK下降時間	従装置	-	-	1600	
t _{SIS}	入力データ準備時間	従装置	0	-	-	
t _{SIH}	入力データ保持時間	従装置	3×t _{CLK_PER}	-	-	
t _{SSS}	SCK先行端に対するSS↓準備時間	従装置	-	t _{CLK_PER}	-	ns
t _{SSH}	SCK後行端からのSS Low保持時間	従装置	-	t _{CLK_PER}	-	
t _{SOS}	SCKからの出力遅延時間	従装置	-	8.0	-	
t _{SOH}	SCKからの出力保持時間	従装置	-	13	-	
t _{SOSS}	SS↓からの出力準備時間	従装置	-	11	_	
t _{SOSH}	SS↑からの出力保持時間	従装置	-	8.0	-	

注:これらの要素は設計の指針用のみ、製造で検査されません。

(訳注)表33-18.の^tSOHは図33-7.で対応するシンボル記載がありません。

33.14. TWI



シンボル	説明		条件	最小	代表	最大	単
<i>f</i> scl	SCLクロック周波数	最大周波数は1 クを必要としまで	0MHzのシステム クロッ す。	0	-	1000	kH
VIH	Highレベル入力電圧			0.7×VDD	-	-	
VIL	Lowレベル入力電圧			-	-	0.3×VDD	1
VHYS	シュミットトリガ入力ヒステリシス電圧			0.1×VDD	_	0.4×VDD	1
1110		IOL=20mA,高词		-	_	$0.2 \times \text{VDD}$	V
Vol	Lowレベル出力電圧		動作,VDD>2V	_	_	0.4	1
·OL			動作,VDD≦2V	_	_	0.2×VDD	
			$f_{SCL} \leq 400 \text{kHz}$	3	_	-	
Iol	Lowレベル出力電流	VOL=0.4V	$f_{SCL} \le 100 \text{km}$	20	_	_	n
		$f_{\rm SCL} \leq 100 \text{kHz}$		-	_	400	
CB	各バス線に対する容量性負荷	$f_{SCL} \le 100 \text{kHz}$		_	_	400	p
CB	谷八へ脉に対する谷里性貝恂		<u>L</u>	_	_		-1
		$f_{\text{SCL}} \leq 1 \text{MHz}$				550	
		$f_{\rm SCL} \leq 100 \rm kHz$		-	-	1000	_
t _R	SDAとSCL両方の出力上昇時間	$f_{\rm SCL} \leq 400 \text{kHz}$	Z	20	-	300	
		$f_{\rm SCL} \leq 1 \rm MHz$	1	-	-	120	I
t _{OF}	出力下降時間(V _{IHmin} →V _{ILmax})		$f_{\rm SCL} \leq 400 \rm kHz$	$20 \times (VDD/5.5V)$	-	300	, î
UUL		量<400pF	$f_{\rm SCL} \leq 1 {\rm MHz}$	$20 \times (VDD/5.5V)$	-	120	
t _{SP}	入力濾波による尖頭雑音消去			0	-	50	
II	入力電流(ピン単位)	$0.1 \times VDD < VD$	$< 0.9 \times VDD$	-	-	1	μ
CI	ピン入力容量			-	-	10	ŗ
		$f_{\rm SCL} \leq 100 \text{kHz}$	Z	(VDD-VOL(max))/IOL	-	1000ns/(0.8473×CB)	
Rp	プルアップ抵抗値	$f_{\rm SCL} \leq 400 \text{kHz}$				$300 \text{ns}/(0.8473 \times \text{CB})$	1
		$f_{SCL} \le 100 \text{MHz}$		_	-	$120 \text{ns}/(0.8473 \times \text{CB})$	
		$f_{\rm SCL} \leq 100 \text{kHz}$	7.	4.0	_	-	
		$f_{SCL} \leq 400 \text{kHz}$		0.6	_	_	1
	(再送)開始条件保持時間	$f_{SCL} \le 1 \text{MHz}$		0.26	_	_	
ID:STA		JSCL = IMIIZ 開始条件		-	2.1	_	-
		再送開始条件			3.1		Ts
		f _{SCL} ≦100kH	7	4.7	-	_	-
trau	COL hawhI and a 礼時間				_	_	
tlow	SCLクロックLowレヘル時間	$f_{SCL} \leq 400 \text{kHz}$	2	1.3			-
		$f_{\text{SCL}} \leq 1 \text{MHz}$		0.5	-	-	
L		$f_{\rm SCL} \leq 100 \text{kHz}$		4.0	-	-	
t _{HIGH}	SCLクロックHighレヘブル時間	$f_{\rm SCL} \leq 400 \text{kHz}$	Z	0.6	-	-	1
		f _{SCL} ≦1MHz		0.26	-	-	
		$f_{\rm SCL} \leq 100 \text{kHz}$		4.7	-	-	
SU:STA	再送開始条件準備時間	$f_{\rm SCL} \leq 400 \text{kHz}$	Z	0.6	-	-	
50.51A	门芝的和米什华佛科制	$f_{\rm SCL} \leq 1 \text{MHz}$		0.26	-	-	
		-		-	3	-	Ts
		$f_{\rm SCL} \leq 100 \text{kHz}$	Z	0	-	3.45	
HD:DAT	データ保持時間	$f_{\rm SCL} \leq 400 \text{kHz}$	Z	0	-	0.9	1
		$f_{\rm SCL} \leq 1 \text{MHz}$		0	-	0.45	
		$f_{\rm SCL} \leq 100 \text{kHz}$	Z	250	_	-	
SU:DAT	データ準備時間	$f_{\rm SCL} \leq 400 \text{kHz}$		100	-	-	r
		$f_{\rm SCL} \leq 1 \text{MHz}$		50	-	-	
		$f_{SCL} \leq 100 \text{kHz}$	7.	4	_	_	
		$f_{SCL} \leq 400 \text{kHz}$		0.6	_	_	1
SU:STO	停止条件準備時間	$f_{SCL} \le 1 MHz$		0.26	_	_	
		J SCL = INH 1Z		0.20			

次頁へ続く

表33-19 (続き). TWI - タイミング特性 (注)

シンホール	説明	条件	最小	代表	最大	単位
		$f_{\rm SCL} \leq 100 \rm kHz$	4.7	-	-	
taun	停止条件→開始条件間	$f_{\rm SCL} \leq 400 \rm kHz$	1.3	-	-	μs
CBOE	T _{BUF} パス開放時間	$f_{\rm SCL} \leq 1 {\rm MHz}$	0.5	-	-	
		1	-	2	-	T _{SCL}

注:これらのパラメータは設計指針のためだけで製造に於いて検査されていません。

表33-20. SDA保持時間 (注1,2)

シンホール	説明		条件		最小	代表	最大	単位
				SDAHOLD='00'	-	800	-	
			fclk_per=5MHz	SDAHOLD='01'	830	850	950	
			JULK_PEK-5IVII IZ	SDAHOLD='02'	830	850	950	
				SDAHOLD='03'	830	850	1270	
				SDAHOLD='00'	-	400	-	
		大壮男(大切)	folk ded-10MU	SDAHOLD='01'	430	450	550	
		SDAHOLD='02'	430	450	580			
tup p m	データ保持時間			SDAHOLD='03'	430	550	1270	
thd:dat	/ 一/水村时间			SDAHOLD='00'	-	200	220	ns
				SDAHOLD='01'	230	250	350	
			fclk_per=20MHz	SDAHOLD='02'	260	450	580	
				SDAHOLD='03'	380	600	1270	
				SDAHOLD='00'	90	150	220	
		谷壮罢 (注4)	今 国	SDAHOLD='01'	130	200	350	
		従装置(注4) 全周波数	土川仅数	SDAHOLD='02'	260	400	580	
				SDAHOLD='03'	390	550	1270	

注1: これらの要素は設計指針用だけで、製造限度検査によって含まれません。

注2: SDAHOLDはSCL信号がLowとして検出された後のデータ保持時間です。実際の保持時間は、従って、構成設定された保持時間よりも長くなります。

注3: 主装置動作について、データ保持時間は以下の最大のものです。

- 4×t_{CLK_PER}+50ns(代表)

- SDAHOLD構成設定+SCL濾波遅延

注4: 従装置動作について、保持時間は以下によって与えられます。 - SDAHOLD構成設定+SCL濾波遅延

33.15. VREF

表33-21. 内部基準電圧特性(注)

シンホ゛ル	説明	条件	最小	代表	最大	単位
t _{start}	始動時間		_	25	-	μs
	1V024に対する電源電圧範囲		1.8	-	5.5	
VDD	2V048に対する電源電圧範囲		2.6	-	5.5	V
VDD	2V500に対する電源電圧範囲		3.0	-	5.5	v
	4V096に対する電源電圧範囲		4.6	_	5.5	

注: これらの要素は設計の指針用のみ、製造で検査されません。

表33-22. ADCの内部基準電圧特性(注1)

シンホ [*] ル (<u>注2</u>)	説明	条件	最小	代表	最大	単位
2V048	内部2.048V基準電圧	VDD=1.8~5.5V,	-2.0	_	2.0	
1V024,2V500,4V096	内部1.024/2.500/4.096V基準電圧	T=0∼85°C	-3.0	-	3.0	%
1V024,2V048, 2V500,4V096	内部1.024/2.048/2.500/4.096V 基準電圧	VDD=1.8∼5.5V, T=-40~125℃	-5.0	_	5.0	70

注1: これらの値は特性付けに基づき、製造限度検査によって含まれません。

注2: シンボルのxVxxxはADC制御C(ADCn.CTRLC)レジスタの基準選択選択(REFSEL)ビット領域の各々の値を参照します。

表33-23. ACの内部基準電圧特性 (注1)

<u>シンボル (注2)</u> 説明		条件	最小	代表	最大	単位
1V024,2V048, 2V500,4V096	内部1.024/2.048/2.500/4.096V 基準電圧	VDD=1.8∼5.5V, T=-40~125℃	-4.5	-	4.5	%

注1:これらの値は特性付けに基づき、製造検査限度によって含まれません。

注2: シンボルのxVxxxはVREF制御A(VREF.CTRLA)レジスタのアナログ比較器0基準選択(ACnREFSEL)ビット領域の各々の値を参照します。

33.16. ADC

動作条件:

• TA=-40~125°C

・自由走行動作でのADCで採取持続時間(SAMPDUR)=\$02に定義される採取速度

- ・特記無き限り、VREF選択と採取速度の許された全ての組み合わせに対して適用
- ・特記無き限り、PGAの許可有りとなしで特性は同じです。

表33-24. 電源、基準電圧、入力範囲										
シンホル	説明	条件	最小	代表	最大	単位				
VDD	供給電圧		1.8	_	5.5					
		REFSEL=内部基準電圧	1.024	-	VDD-0.5	V				
VREF	基準電圧	REFSEL=外部基準電圧(VREFA)	1	-	5.5	v				
		REFSEL=VDD	1.8	-	5.5					
CDI	入力容量	PGA禁止	-	8	-	pF				
C _{IN}	八刀谷里	PGA許可	-	7	-	рг				
R _{IN}	入力抵抗		-	14	-	kΩ				
Var	7. 力雷口签囲	シングル エンド動作	0	-	VREF	V				
VIN	入力電圧範囲	差動動作	-0.1	_	VDD+0.1	V				

表33-25. クロックとタイミングの特性

シンホル	説明		条件	最小	代表	最大	単位
		DCA	REFSEL=内部参照基準	-	-	187	
	変換速度	PGA 禁止	REFSEL=外部参照基準	-	-	375	
fclk_adc		示止	REFSEL=VDD	-	-	375	1
JULK_ADU		DOA	REFSEL=内部参照基準	Ι	-	107	ksps
		PGA 許可	REFSEL=外部参照基準	I	-	181	
		С. I Н	REFSEL=VDD	-	-	181	
		REFSEL	,=内部参照基準	300	-	3000	
CLK_ADC	ADCクロック周波数	REFSEL=外部参照基準		300	-	6000	kHz
		REFSEL=VDD		300	-	6000	
Ts	校 形 世 即 PC		Ŀ	0.5	-	255.5	CLK_ADC
15	採取時間	PGA許可	ग	1	_	256	周期

表33-26. 精度特性 - 外部参照基準 (注)

シンホル	説明	条件	最小	代表	最大	単位
Res	分解能		-	_	12	ビット
EINL	積分非直線性誤差		-2.0	0.5	2.0	
Ednl	微分非直線性誤差	VDD=3.0V, VREF=2.048V, CLK_ADC=2.5MHz,差動動作	-0.9	0.8	1.4	
Eoff	変位(オフセット)誤差		-28	1.5	28	LSb
Egain	利得誤差	CER_ADC=2.5Wi IZ,	-2.1	0.6	2.1	
ET	総未調整誤差		-	5	21	

注: これらの値は特性付けに基づき、製造限度検査によって含まれません。

表33-27. 精度特性 - 内部参照基準(注)

シンホル	説明	条件	最小	代表	最大	単位
Res	分解能		-	_	12	ビット
EINL	積分非直線性誤差		-2.3	1	2.3	
Ednl	微分非直線性誤差		-0.9	1	1.6	
Eoff	変位(オフセット)誤差	VDD=3.0V, VREF=2.048V, CLK_ADC=2.5MHz,差動動作	-28	1.5	28	LSb
Egain	利得誤差	CEN_ADC-2.5Wi IZ,	-81	7	81	
ET	総未調整誤差		_	10	42	

注:これらの値は特性付けに基づき、製造限度検査によって含まれません。

表33-28. PGA許可での精度特性

シンホ゛ル	説明		条件	最小	代表	最大	単位
			PGA利得=1倍	-	32	-	
			PGA利得=2倍	-	63	-	
NRMS	入力雑音		PGA利得=4倍	-	125	-	μVRMS
			PGA利得=8倍	-	250	-	
			PGA利得=16倍	-	500	-	
			PGA利得=1倍	-0.4	-0.2	0.4	
			PGA利得=2倍	-0.5	-0.2	0.5	
Egain	利得誤差	VDD=3.0V	PGA利得=4倍	-0.7	-0.3	0.7	%
			PGA利得=8倍	-1.2	-0.6	1.2	
			PGA利得=16倍	-1.7	-0.8	1.7	

注:これらの値は特性付けに基づき、製造限度検査によって含まれません。

33.17. TEMPSENSE

動作条件:

- VDD=3V
- ・別の言及を除き、TA=25℃

表33-29. 温度感知器、精度特性

シンホール	説明	条件	最小	代表	最大	単位
VDD	供給電圧		1.8	_	5.5	V
TACC	感知器精度 (<mark>注1,2</mark>)	TA=25℃	-	+4.5	-	°C
T _{RES}	変換分解能	10ביֹשָ	-	0.55	-	C
t _{CNV}	変換時間	1MHz ADCクロック	-	13	-	μs

注1: これらの値は特性付けに基づき、製造限度検査によって含まれません。

注2: 温度に渡る特性は「代表特性」章で見つけることができます。

33.18. AC

表33-30.7+ログ比較器特性、低電力動作禁止

シンホ゛ル	説明	条件	最小	代表	最大	単位
VIN	入力電圧		-0.2	-	VDD	V
Vord	入力変位(オフセット)電圧	$0.7V \leq V_{IN} \leq (V_{DD} - 0.7V)$	-20	2.0	20	mV
Voff	八刀爱位(4) 巴州电庄	VIN=-0.2V~VDD	-40	5.0	40	III V
IL	入力漏れ電流		-	5	-	nA
T _{START}	始動時間		-	1.3	-	μs
		HYSMODE='00' (OFF)	-	0	-	
Vinic	ヒステリシス	HYSMODE='01'	-	10	-	mV
Vhys		HYSMODE='10'	-	30	-	
		HYSMODE='11'	_	55	-	
t _{PD}	伝搬遅延	VDD≧2.7V,25mV過駆動	_	50	-	ns

表33-3	表33-31. アナログ比較器特性、低電力動作許可							
シンプ	ホル	説明	条件	最小	代表	最大	単位	
VI	IN	入力電圧		-0.2	—	VDD	V	
Vo		入力変位(オフセット)電圧	$0.7V < V_{IN} < (V_{DD} - 0.7V)$	-30	2.5	30	mV	
v0)FF	八刀发位(4/ビッド)电上	$V_{IN}=0V \sim V_{DD}$	-50	8.0	50	111 V	
II	L	入力漏れ電流		-	5	_	nA	
T _{ST.}	ART	始動時間		-	1.3	_	μs	
			HYSMODE='00' (OFF)	_	0			
VH	IV C	ヒステリシス	HYSMODE='01'	_	10		mV	
VН	175		HYSMODE='10'	-	40	-	111 V	
			HYSMODE='11'	_	80	_		
tP	PD	伝搬遅延	VDD≧2.7V,25mV過駆動	_	150	_	ns	

33.19. UPDI




表33-32. UPDIタイミング特性 (<u>注</u>)

説明	最小	最大	単位
RESET でのハンドシェーク/BREAKの持続時間	10	200	
UPDI.txd=0の持続時間	10	200	
デベッガ.txd= <mark>0</mark> の持続時間	0.2	1	μs
デベッガ.txd=z(Hi-Z)の持続時間	200	14000	
1	RESETでのハンドシェーク/BREAKの持続時間 UPDI.txd= <mark>0</mark> の持続時間 デベッガ.txd=0の持続時間	RESETでのハンドシェーク/BREAKの持続時間 10 UPDI.txd=0の持続時間 10 デバッカ .txd=0の持続時間 0.2	RESETでのハンドシェーク/BREAKの持続時間 10 200 UPDI.txd=0の持続時間 10 200 デバッカ .txd=0の持続時間 0.2 1

注:これらの要素は設計指針用だけで、製造限度検査によって含まれません。

表33-33. UPDI最大ビット速度対VDD (注)

シンホ゛ル	説明	条	最大	単位	
			VDD1.8~5.5V	225	
<i>f</i> updi u	UPDIホーレート	TA=0∼50°C	VDD2.2 \sim 5.5V	450	kbps
			VDD2.7 \sim 5.5V	900	

注:これらの要素は設計指針用だけで、製造限度検査によって含まれません。

33.20. プログラミング時間

フラッシュ メモリとEEPROMに対する代表的なプログラミング時間については下表をご覧ください。

表33-34. メモリ プログラミング仕様

シンボル	説明	最小	代表 (†)	最大	単位	条件
データ用EEP	ROMメモリ仕様	-				
EEE(*)	データEEPROMバイト耐久性	100000	-	-	消去/書き回数	$-40^{\circ}C \leq TA \leq +105^{\circ}C$
tee_ret	保持特性	-	40	-	年	TA=55℃
tee_pbc	ページ緩衝部解消時間 (PBC)	_	7	_	CLKCPU数	
tee_eeer	EEPROM全体消去時間 (EEER)	-	4	_		
tee_wp	ページ書き込み時間 (WP)	-	2	-	ma	
tee_er	~゚ージ消去時間 (ER)	-	2	-	ms	
tee_erwp	ページ消去/書き込み時間(ERWP)	-	4	-		
プログラム用フ	ラッシュ メモリ仕様					
EFL(*)	フラッシュ メモリ セル耐久性	10000		_	消去/書き回数	$-40^{\circ}\mathrm{C} \leq \mathrm{TA} \leq +105^{\circ}\mathrm{C}$
tfl_ret	保持特性	-	40	-	年	TA=55℃
VFL_UPDI	チップ消去操作用VDD	VBODLEVEL0(注1)	-	VDDMAX	V	
tfl_pbc	ページ緩衝部解消時間 (PBC)	-	7	-	CLKCPU数	
tfl_cher	チップ消去時間(CHER)	-	4	-		
tfl_wp	ページ書き込み時間 (WP)	-	2	-		
tfl_er	ページ消去時間 (ER)	_	2	_	me	
tfl_erwp	ページ消去/書き込み時間(ERWP)	_	4	_	ms	
	UPDIでのチップ消去時間	_	20	_		8Kバイト フラッシュ メモリ
TL_OPDI	01 D1 (07) 9/ 伯五时间	_	15	_		4Kバイト フラッシュ メモリ

+: "代表"列のデータは別の定めがない限り、TA=25℃とVDD=3.0Vです。これらの要素は設計指針用だけで検査されません。


*: これらの要素は特性付けされますが、製造で検査されません。


注1: チップ消去の間、BODLEVEL0で構成設定された低電圧検出器(BOD)がONを強制されます。VDD供給電圧がBODLEVEL0 に対するVBOD未満の場合、消去の試みは失敗するでしょう。

34. 代表特性

34.1. 消費電力

34.1.1. 活動動作消費電流








図34-4. 活動動作消費電流 対 温度 (OSC20M, *f*=16MHz)







図34-5. 活動動作消費電流 対 動作電圧 (OSC20M, f=1.25~20MHz) T=25℃





34.1.2. アイト ル動作消費電流










図34-10. 7化ル動作消費電流 対 温度 (OSC20M, *f*=20MHz)

















図34-14. 71・ル動作消費電流 対 動作電圧 (OSCULP32K, f=32.768kHz)



34.1.3. スタンバイ動作消費電流











図34-17. スタンパイ動作消費電流対動作電圧(1kHzで採取動作BOD走行)







34.1.4. パワーダウン動作消費電流









34.1.5. 電源ON消費電流



34.2. GPIO (汎用入出力)










図34-25. I/Oピン入力閾値(スレッショールト)電圧対動作電圧(VIL,0読み値)



34.2.2. GPIO出力特性






図34-28. I/Oピン出力電圧 対 吸い込み電流(VDD=5V)





図34-29. I/Oピン出力電圧 対 吸い込み電流 (T=25℃)










図34-31. I/Oピン出力電圧 対 吐き出し電流 (VDD=3V)









34.2.3. GPIOプルアップ特性






図34-35. I/Oピン プルアップ抵抗電流 対 入力電圧 (VDD=3V)











図34-38. VREF精度 対 動作電圧 (T=25℃, 内部参照基準)



34.4. BOD特性

34.4.1. BOD電流 対 動作電圧






図34-40. 低電圧検出器(BOD)電流 対 動作温度 (125Hzでの採取動作)





34.4.2. BOD閾値 対 動作温度




図34-43. 低電圧検出器(BOD)閾値 対 動作温度(BOD基準2.6V)







図34-44. 低電圧検出器(BOD)閾値 対 動作温度(BOD基準4.3V)




34.5. ADC特性


34.5.1. 絶対精度











34.5.2. 微分性誤差 (DNL)








図34-50. 微分性誤差(DNL) 对 動作温度 (VDD=5V, fADC=145ksps, 差動動作, REFSEL=外部参照基準)








34.5.3. 利得誤差



20

0



40 動作温度: T (℃)

60


80

100


120

-25-30 -40


-20




34.5.4. 積分性誤差 (INL)











34.5.5. 変位(オフセット)誤差










図34-65. 変位(オフセット)誤差 対 動作電圧 (fADC=145ksps, T=25℃, 差動動作, REFSEL=外部参照基準)





34.5.6. PGA特性







図34-68. 利得誤差 対 動作電圧 (T=25℃, VCM=最小)






34.6. TMPSENSE特性




34.7. AC特性

ヒステリシス 対 VCMとHYSMODE



ヒステリシス 対 VCMと温度






図34-76. ヒステリシス電圧対同相入力電圧と温度(VDD=5V, HYSMODE=2, 低電力動作禁止)







図34-77. ヒステリシス電圧対同相入力電圧と温度 (VDD=5V, HYSMODE=2, 低電力動作許可)





変位(オフセット)対同相入力電圧






図34-82. 変位(オフセット)電圧対同相入力電圧と温度(VDD=5V, HYSMODE=1, 低電力動作禁止)





図34-83. 変位(オフセット)電圧対同相入力電圧と温度(VDD=5V, HYSMODE=1,低電力動作許可)



34.8. OSC20M特性




図34-85. OSC20M内部発振器: 周波数 対 校正値 (VDD=3V)






図34-86. OSC20M内部発振器: 周波数 対 動作温度





34.9. OSCULP32K特性





図34-89. OSCULP32K内部発振器 : 周波数 対 動作電圧



35. 注文情報

利用可能な注文任意選択は以下によって見つけることができます。

- ・以下の製品頁リンクの1つでのクリック
 - ATtiny427製品頁
 - ATtiny426製品頁
 - ATtiny424製品頁
 - ATtiny827製品頁
 - ATtiny826製品頁
 - ATtiny824製品頁
- ・microchipdirect.comで製品名による検索
- ・最寄りの販売代理店へのお問い合わせ
- 注: 車載級注文符号(VAO接尾辞)は要請によって設定され、下表で一覧にされません。各々の製品頁に存在しないVAO注文符号 を要請するには最寄りのMicrochip営業担当者にお問い合わせください。

表35-1.入手可能な製品番	号						
注文符号	(<u>注</u> 1)	フラッシ ュ/SRAM	ピン数	外囲器形式 (注2)	供給電圧	温度範囲	搬送形式
ATtiny424-SSF						-40°C∼125°C	チューブ
ATtiny424-SSFR				SOIC		$-40 C^{\prime} \sim 125 C$	テーフ°&リール
ATtiny424-SSU				SOIC		-40°C∼85°C	チューブ
ATtiny424-SSUR						-40 C/ ~85 C	テーフ°&リール
ATtiny424-XF			14			-40°C∼125°C	チューブ
ATtiny424-XFR			14	TSSOP		-40 C/~125 C	テーフ°&リール
ATtiny424-XU				10001		-40℃~85℃	チューブ
ATtiny424-XUR						400 -050	テーフ°&リール
ATtiny426-MF						-40°C∼125°C	トレイ
ATtiny426-MFR				VQFN		-40 C* -125 C	テーフ°&リール
ATtiny426-MU				V QI'IN		-40℃~85℃	トレイ
ATtiny426-MUR		4KB/512B			$1.8 \sim 5.5 V$	400 2000	テーフ°&リール
ATtiny426-SF		HID/ J12D			1.0 0.00	-40℃~125℃	チューブ
ATtiny426-SFR			20	SOIC		40 C + 125 C	テーフ°&リール
ATtiny426-SU			20	5010		-40℃~85℃	チューブ
ATtiny426-SUR						400 0000	テーフ°&リール
ATtiny426-XF						-40℃~125℃	チューフ゛
ATtiny426-XFR				SSOP		10 0 120 0	テーフ°&リール
ATtiny426-XU				5501		-40°C∼85°C	チューブ
ATtiny426-XUR						10 0 00 0	テーフ。&リール
ATtiny427-MF						-40°C∼125°C	トレイ
ATtiny427-MFR			24	VQFN		100 1200	テーフ。&リール
ATtiny427-MU				, qui i		-40°C∼85°C	<u>トレイ</u>
ATtiny427-MUR							テーフ [®] &リール
ATtiny824-SSF						-40°C∼125°C	チューフ゛
ATtiny824-SSFR				SOIC		100 1200	テーフ°&リール
ATtiny824-SSU				2010		-40°C∼85°C	チューフ
ATtiny824-SSUR							テーフ。&リール
ATtiny824-XF			14			-40°C∼125°C	チューフ
ATtiny824-XFR		8KB/1KB		TSSOP	$1.8 \sim 5.5 V$		テーフ [®] &リール
ATtiny824-XU						-40°C∼85°C	チューフ
ATtiny824-XUR							テーフ。&リール
ATtiny826-MF						-40°C∼125°C	hV1
ATtiny826-MFR			20	VQFN			テーフ。&リール
ATtiny826-MU						-40°C∼85°C	トレイ
ATtiny826-MUR							テーフ。&リール
次頁へ続く							


© 2021 Microchip Technology Inc.とその子会社

表35-1 (続き). 入手可能な	製品番号	7					
注文符号	(<u>注</u> 1)	フラッシュ/SRAM	ピン数	外囲器形式 (<mark>注2</mark>)	供給電圧	温度範囲	搬送形式
ATtiny826-SF						-40°C∼125°C	チューフ゛
ATtiny826-SFR				SOIC		-40 C/~125 C	テーフ°&リール
ATtiny826-SU				3010		-40°C∼85°C	チューフ゛
ATtiny826-SUR			20			-40 C/ ~85 C	テープ&リール
ATtiny826-XF			20			-40°C∼125°C	チューフ゛
ATtiny826-XFR		8KB/1KB		SSOP	$1.8 \sim 5.5 V$	-40 C/~125 C	テーフ°&リール
ATtiny86-XU		OND/ IND		220F	1.0,~0.00	-40°C∼85°C	チューフ゛
ATtiny826-XUR						-40 C/ ~85 C	テープ&リール
ATtiny827-MF						-40°C∼125°C	トレイ
ATtiny827-MFR			24	VOEN		-40 C ~ 125 C	テーフ°&リール
ATtiny827-MU			24	VQFN		-40°C∼85°C	トレイ
ATtiny827-MUR						$-40 C \sim 85 C$	テーフ°&リール

注1: 有害物質使用制限に関する欧州指令(RoHS指令)適合の鉛フリー製品。またハロケン化合物フリーで完全に安全。

注2:外囲器外形図は「36.外囲器図」章で見つけることができます。

製品識別システム



注: テープとリールの識別子は目録部品番号記述でだけ現れます。注文目的にこの識別子を使ってください。テープとリール任意選択での外囲器入手可能性についてはMicrochip営業所で調べてください。

注: VAO変種は車載応用に対するAEC-Q100要件用に設計、製造、検査、認定されています。これらの製品は非VAO部品と違う 外囲器を使うかもしれず、それらの電気的特性で追加の仕様を持ちます。

36. 外囲器図

36.1. オンライン外囲器図

最新の外囲器図については、

- 1. www.microchip.com/packagingへ行ってください。
- 2. 外囲器形式特定頁、例えばVQFNへ行ってください。
- 3. 最新の外囲器図を見つけるために図番号と型式を探してください。

表36-1. 🛛	四番号		
ピン数	外囲器型式	図番号	型式
14	SOIC	C04-00065	SL
14	TSSOP	C04-00087	ST
	SOIC	C04-00094	SO
20	SSOP	C04-00072	SS
20	VQFN	C04-21380	REB
	VQFN (注)	C04-00476	2LX
24	VQFN	C04-21386	RLB
24	VQFN (<mark>注</mark>)	C04-21483	U3B


注:この外囲器形式は濡れ性側面で、車載用(VAO)注文符号に対してだけ 利用可能です。

36.2. 外囲器表示情報

凡例 : XX~X	お客様指定情報またはMicrochip部品番号
Y	年符号(暦年の最終桁)
YY	年符号(暦年の最後の2桁)
WW	週符号(1月第1週が'01'週です。)
NNN	英数字追跡可能性符号
(e3)	無光沢錫(Sn)用鉛なしJEDEC [®] 指示子
<u>注</u> : 結果的に	完全なMicrochip部品番号は1行で記すこと 次の行に持ち越され、従ってお客様指定

情報に利用可能な文字数を制限します。


36.2.1. 14リート SOIC




36.2.2. 14リート TSSOP

図36-3. 一般形	図36-4. 例
XXXXXXX	TINY824
S YYWW	\$ 2114
O NNN	○ 321


36.2.3. 20リート SOIC




36.2.4. 20IJ-ŀŠSSOP



36.2.5. 20∧ໍッドVQFN







36.2.6. 20パット VQFN濡れ性側面



36.2.7. 24/\°ຶ୬トັVQFN




36.2.8. 24パット VQFN濡れ性側面




36.3. 14リ−ト^{*}SOIC

14リート、フ[°]ラスティック小型外形(SL) - 狭幅3.90mm本体 [SOIC]




36.4. 14リート^{*}TSSOP

14リート^{*} 薄型縮小小型外形(ST) - 4.4mm本体 [TSSOP]



36.5. 20リート SOIC


20リート プラスティック小型外形(SO) - 広幅7.50mm本体 [SOIC]



36.6. 201-1 SSOP

20リート、プラスティック縮小小型外形(SS) - 5.30mm本体 [SSOP]


注: 最新の外囲器図についてはhttp://www.microchip.com/packagingに置かれたMicrochip外囲器仕様をご覧ください。



Microchip Technology作図番号C04-2072改訂C


36.7. 20∧°ットັVQFN

20パッド極薄プラスティック4方向平板リードなし外囲器(REB) - 3×3mm本体 [VQFN] 1.7mm露出パッド付き(Atmel伝承全般外囲器符号ZCJ)



36.8. 20パッドVQFN 濡れ性側面


20パッド極薄プラスティック4方向平板リードなし外囲器(2LX) - 3 × 3mm本体 [VQFN] 1.7mm露出パッドと段付き濡れ性側面付き






36.9. 24∧°ット໌VQFN

24パッド極薄プラスティック4方向平板リードなし外囲器(RLB) - 4×4mm本体 [VQFN] (Atmel伝承全般外囲器符号ZHA)



36.10. 24パッドVQFN 濡れ性側面

24パッド極薄プラスティック4方向平板リードなし外囲器(RLB) - 4×4mm本体 [VQFN] (Atmel伝承全般外囲器符号ZHA)



37. 障害情報

37.1. 障害 - ATtiny424/426/427/824/826/827

障害情報はATtiny424/426/427/824/826/827シリコン障害とデータシート説明(www.microchip.com/DS80000955)で見つけることができます。

(訳注)本書では上記文書の内容も含みます。

37.2. シリコン問題要約

凡例

- 障害は適用されません。
- ※ 障害が適用されます。

周辺機能	簡単な説明		シリコ	ン改	訂の	有效	加性
同边饿肥	ーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーー	改訂	Α				
デバイス	37.3.1. 校正値の自動設定を妨げるFUSE.OSCCFGのOSCLOCKヒューズの'1'書き込み		×				
ADC	37.4.1. 低遅延動作と自由走行動作に対して休止動作で活動に留まるADC		×				
CCL	37.5.1. 単一LUT構成変更にCCLの禁止が必要		×				
NVMCTRL	37.6.1. NVMCTRL.CTRLAレジスタの不正なリセット値		×				
TCA	37.7.1. NORMALとFRQの動作で計数方向をリセットする再始動		×				
TCB	37.8.1. 8ビットPWM動作で16ビットレジスタとして機能するCCMPとCNTのレジスタ		×				
USART	37.9.1. 活動動作で意図せず許可され得るフレーム開始検出		×				
USARI	37.9.2. 矛盾する同期領域検出後に機能しない受信部		×				

37.3. デバイス

37.3.1. 校正値の自動設定を妨げるFUSE.OSCCFGのOSCLOCKヒュース の'1'書き込み

発振器構成設定(FUSE.OSCCFG)の発振器施錠(OSCLOCK)ヒューズの'1'書き込みは識票列からの自動校正値設定を妨げます。デ バイスは未校正のOSC20M発振器で動きます。

対策/対処:

発振器校正値を施錠するのにOSCLOCKを使わないでください。発振器校正値はOSC20M発振器が主クロック元として使われる時に 主クロック施錠(CLKCTRL.MCLKLOCK)の施錠許可(LOCKEN)に'1'を書くことによって施錠することができます。

影響を及ぼされるシリコン改訂

改訂	А														
影響	×														

37.4. ADC - A/D変換器

37.4.1. 低遅延動作と自由走行動作に対して休止動作で活動に留まるADC

低遅延(制御A(ADCn.CTRLA)のLOWLAT)ビットが'1'の場合、ADCはデバイスがパワーダウンまたはスタンバイの休止動作へ移行する時 に活動に留まります。自由走行(制御F(ADCn.CTRLF)のFREERUN)ビットが'1'の場合、ADCは例えスタンバイ時走行(ADCn.CTRLAの RUNSTDBY)ビットが'0'でもスタンバイ休止動作で動作し続けます。両方の場合で、デバイスがパワーダウンまたはスタンバイの休止動作へ移 行すると、割り込みが起動しません。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	А													
影響	\times													

37.5. CCL - 構成設定可能な注文論理回路

37.5.1. 単一LUT構成変更にCCLの禁止が必要

LUTを再構成設定するには初めにCCL周辺機能が禁止(制御A(CCL.CTRLA)レジスタの許可(ENABLE)に'0'書き込み)されなければなりません。ENABLEへの'0'書き込みは全てのLUTを禁止し、再構成設定下でないLUTに影響を及ぼします。

対策/対処:

ありません。

影響を及ぼされるシリコン改訂

改訂	А													
影響	X													

37.6. NVMCTRL - 不揮発性メモリ制御器

37.6.1. NVMCTRL.CTRLAレジスタの不正なリセット値

或る場合に制御A(NVMCTRL.CTRLA)のリセット値が'\$00'でありません。予約ビットでさえリセット後に'1'として読むことが有り得ます。 対策/対処:

初期値を無視してください。

影響を及ぼされるシリコン改訂

改訂	А														
影響	×														

37.7. TCA - 16ビット タイマ/カウンタA型

37.7.1. NORMALとFRQの動作で計数方向をリセットする再始動

TCAが標準(NORMAL)または周波数(FRQ)の動作(制御B(TCAn.CTRLB)の波形生成動作(WGMODE)が'000'または'001')に構成 設定されると、強制再始動(RESTART)指令や再始動事象は方向を既定にリセットします。既定は上昇計数です。 対策/対処: ありません。

影響を及ぼされるシリコン改訂

改訂	А														
影響	×														

37.8. TCB - 16ビット タイマ/カウンタB型

37.8.1. 8ビットPWM動作で16ビットレジスタとして機能するCCMPとCNTのレジスタ

TCBが8ビットPWM動作(制御B(TCBn.CTRLB)の計時器動作(CNTMODE)が'111')で動く時に、計数(CNT)と比較/捕獲(CCMP)のレジスタに対する下位と上位のハーイトは読み書きに関して16ビットレジスタとして機能します。これらは独立して読み書きすることができません。

対策/対処:

16ビットレジスタアクセスを使ってください。更なる情報についてはデータシートを参照してください。

影響を及ぼされるシリコン改訂

改訂	А													
影響	X													

37.9. USART - 万能同期/非同期送受信器

37.9.1. 活動動作で意図せず許可され得るフレーム開始検出

フレーム開始検出機能はデータ受信でスタンハイ休止動作から起こすためにUSARTを許可します。フレーム開始検出器はデハイスが活動動 作で制御B(USARTn.CTRLB)レジスタのフレーム開始検出許可(SFDEN)ビットが設定(1)される時に意図せず起動され得ます。新しいデータ を受信している間に受信データ(RXDATA)レジスタが読まれる場合、状態(USARTn.STATUS)レジスタの受信完了割り込み要求フラグ(RXC IF)が解除(0)されます。これはフレーム開始検出器を起動して後続する下降端を誤って開始ビットとして検出します。フレーム開始検出器が 開始条件を検出すると、フレーム受信が再始動され、不正な受信データに帰着します。活動動作時にUSART受信開始割り込み要求フラ グ(RXSIF)は常に、0°であることに注意してください。割り込みは起動されません。

対策/対処:

デバイスが活動動作の時はUSART制御B(USARTn.CTRLB)レジスタのフレーム開始検出許可(SFDEN)ビットに'0'を書くことによってフレーム 開始検出器を禁止してください。スタンバイ休止動作へ遷移する前にこのビットに'1'を書くことによって再びそれを許可してください。こ の対策はフレーム開始検出を再許可する時に新しくやって来るフレームを防ぐ規約に依存します。新しいフレームが既にやって来ている間 でのフレーム開始検出再許可は不正な受信データに帰着します。

影響を及ぼされるシリコン改訂

改訂	А														
影響	\times														

37.9.2. 矛盾する同期領域検出後に機能しない受信部

USART受信部は状態(USARTn.STATUS)レジスタで矛盾同期領域割り込み要求フラク(ISFIF)が設定(1)されると、機能しなくなります。 ISFIF割り込み要求フラク'は制御B(USARTn.CTRLB)レジスタの受信動作(RXMODE)と'ット領域が標準自動ボーレート動作(GENAUTO)また はLIN制限自動ボーレート動作(LINAUTO)に構成設定され、受信した同期フレームがデータシートで記述されたような条件に準拠していない 時に設定(1)されます。このフラク'の解除'0'はUSART受信部を再許可しません。

対策/対処:

ISFIF割り込み要求フラグが設定'1'された時は制御B(USARTn.CTRLB)レジスタの受信許可(RXEN)ビットへ最初に'0'その後に'1'を書くことによってUSART受信部を禁止して再許可してください。

影響を及ぼされるシリコン改訂

改訂	А														
影響	×														

38. データシート改訂履歴

注: データシートの改訂はダイ改訂とデバイス変種(注文番号の最後の文字)と無関係です。

38.1. 改訂A - 2021年3月

章	変更
文書	暫定データシートの初版公開

38.2. 改訂B - 2021年12月

章	変更
文書全体	 ・データシート状況を"完全"に変更:「電気的特性」に最終限度を追加、「代表特性」拡充、外囲器上部刻印追加 ・文書全体を通して編集上の更新
CPUINT	CTRLAレジスタのIVSELビットの記述を改善: フラッシュメモリ全体がBOOT領域として構成設定される時にCTRLAレジスタのIVSELビットは無視されます。
PORT	スリューレート制限機能を追加: ポート制御(PORTCTRL)レジスタのスリューレート制限許可(SLR)ビット
USART	EVCTRLレジスタのIREIビットの記述を修正
TWI	CTRLA.SDASETUPは従装置動作で最小準備時間を保証するためのクロック保持時間選択に使われます。
ADC	PGA初期化時間は20µsです。
電気的特性	 表33-5.: 代表値変更と最小/最大の値を追加 表33-6.: 完成 表33-7.: ADC更新 表33-12.: 注を追加 表33-13.: 注を追加 表33-22.: シンボル列更新 表33-23.:値一式を減少と更新 ADCの表33-26.: 値更新 ADCの表33-28.: 値更新 TEMPSENSEの表33-29.: 精度値更新 33-18. AC: 全ての表で代表値追加と最小/最大の値を追加
代表特性	図を追加

Microchipウェフ゛サイト

Microchipはwww.microchip.com/で当社のウェブサイト経由でのオンライン支援を提供します。このウェブサイトはお客様がファイルや情報を容易に利用可能にするのに使われます。利用可能な情報のいくつかは以下を含みます。

- ・製品支援 データシートと障害情報、応用記述と試供プログラム、設計資源、使用者の手引きとハートウェア支援資料、最新ソフトウェア配布と 保管されたソフトウェア
- ・全般的な技術支援 良くある質問(FAQ)、技術支援要求、オンライン検討グループ、Microchip設計協力課程会員一覧
- ・Microchipの事業 製品選択器と注文の手引き、最新Microchip報道発表、セミナーとイベントの一覧、Microchip営業所の一覧、代理 店と代表する工場

製品変更通知サービス

Microchipの製品変更通知サービスはMicrochip製品を最新に保つのに役立ちます。加入者は指定した製品系統や興味のある開発ツー ルに関連する変更、更新、改訂、障害情報がある場合に必ず電子メール通知を受け取ります。 登録するにはwww.microchip.com/pcnへ行って登録指示に従ってください。

お客様支援

Microchip製品の使用者は以下のいくつかのチャネルを通して支援を受け取ることができます。


- ・代理店または販売会社
- ・最寄りの営業所
- ・組み込み解決技術者(ESE:Embedded Solutions Engineer)
- ・技術支援

お客様は支援に関してこれらの代理店、販売会社、またはESEに連絡を取るべきです。最寄りの営業所もお客様の手助けに利用できます。営業所と位置の一覧はこの資料の後ろに含まれます。

技術支援はwww.microchip.com/supportでのウェブサイトを通して利用できます。

製品識別システム

注文する、または例えば、価格や納品の情報を得るには工場または一覧にされた販売代理店にお問い合わせください。



- 注: テープとリールの識別子は目録部品番号記述でだけ現れます。注文目的にはこの識別子を使ってください。テープとリール任意選択での外囲器入手可能性についてはMicrochip営業所で調べてください。
- 注: VAO変種は車載応用に対するAEC-Q100要件によって設計、製造、検査、認定されています。これらの製品は非VAO部品と違う外囲器を使うかもしれず、それらの電気的特性で追加仕様を持ちます。

Microchipデバイスコード保護機能

Microchip製品での以下のコード保護機能の詳細に注意してください。

- ・Microchip製品はそれら特定のMicrochipデータシートに含まれる仕様に合致します。
- ・Microchipは動作仕様内で意図した方法と通常条件下で使われる時に、その製品系統が安全であると考えます。
- ・Microchipはその知的所有権を尊重し、積極的に保護します。Microchip製品のコード保護機能を侵害する試みは固く禁じられ、デジ タルミレニアム著作権法に違反するかもしれません。
- ・Microchipや他のどの半導体製造業者もそれのコートの安全を保証することはできません。コート、保護は製品が"破ることができない" ことを当社が保証すると言うことを意味しません。コート、保護は常に進化しています。Microchipは当社製品のコート、保護機能を継続的 に改善することを約束します。

法的通知

この刊行物と契約での情報は設計、試験、応用とのMicrochip製品の統合を含め、Microchip製品でだけ使えます。他の何れの方法 でのこの情報の使用はこれらの条件に違反します。デバイス応用などに関する情報は皆さまの便宜のためにだけ提供され、更新に よって取り換えられるかもしれません。皆さまの応用が皆さまの仕様に合致するのを保証するのは皆さまの責任です。追加支援につ いては最寄りのMicrochip営業所にお問い合わせ頂くか、www.microchip.com/en-us/support/design-help/client-support-services で追加支援を得てください。

この情報はMicrochipによって「現状そのまま」で提供されます。Microchipは非侵害、商品性、特定目的に対する適合性の何れの黙 示的保証やその条件、品質、性能に関する保証を含め、明示的にも黙示的にもその情報に関連して書面または表記された書面ま たは黙示の如何なる表明や保証もしません。

如何なる場合においても、Microchipは情報またはその使用に関連するあらゆる種類の間接的、特別的、懲罰的、偶発的または結果的な損失、損害、費用または経費に対して責任を負わないものとします。法律で認められている最大限の範囲で、情報またはその使用に関連する全ての請求に対するMicrochipの全責任は、もしあれば、情報のためにMicrochipへ直接支払った料金を超えないものとします。生命維持や安全応用でのMicrochipデバイスの使用は完全に購入者の危険性で、購入者はそのような使用に起因する全ての損害、請求、訴訟、費用からMicrochipを擁護し、補償し、免責にすることに同意します。他に言及されない限り、Microchipのどの知的財産権下でも暗黙的または違う方法で許認可は譲渡されません。

商標

Microchipの名前とロゴ、Mcicrochipロゴ、Adaptec、AnyRate、AVR、AVRロゴ、AVR Freaks、BesTime、BitCloud、CryptoMemory、Cryp toRF、dsPIC、flexPWR、HELDO、IGLOO、JukeBlox、KeeLoq、Kleer、LANCheck、LinkMD、maXStylus、maXTouch、MediaLB、meg aAVR、Microsemi、Microsemiロゴ、MOST、MOSTロゴ、MPLAB、OptoLyzer、PIC、picoPower、PICSTART、PIC32ロゴ、PolarFire、Pro chip Designer、QTouch、SAM-BA、SenGenuity、SpyNIC、SST、SSTロゴ、Super Flash、Symmetricom、SyncServer、Tachyon、TimeSo urce、tinyAVR、UNI/O、Vectron、XMEGAは米国と他の国に於けるMicrochip Technology Incor poratedの登録商標です。

AgileSwitch、APT、ClockWorks、The Embedded Control Solutions Company、EtherSynch、Flashtec、Hyper Speed Control、Hyper Light Load、IntelliMOS、Libero、motorBench、mTouch、Powermite 3、Precision Edge、ProASIC、ProASIC Plus、ProASIC Plusロゴ、 Quiet-Wire、SmartFusion、SyncWorld、Temux、TimeCesium、TimeHub、TimePictra、TimeProvider、TrueTime、WinPath、ZLは米国 に於けるMicrochip Technology Incorporatedの登録商標です。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、Augmented Switching、BlueSky、Bo dyCom、CodeGuard、CryptoAuthentication、CryptoAutomotive、CryptoCompanion、CryptoController、dsPICDEM、dsPICDE M.net、Dynamic Average Matching、DAM、ECAN、Espresso T1S、EtherGREEN、GridTime、IdealBridge、In-Circuit Serial Program ming、ICSP、INICnet、Intelligent Paralleling、Inter-Chip Connectivity、JitterBlocker、Knob-on-Display、maxCrypto、maxView、me mBrain、Mindi、MiWi、MPASM、MPF、MPLAB Certifiedロゴ、MPLIB、MPLINK、MultiTRAK、NetDetach、NVM Express、NVMe、Om niscient Code Generation、PICDEM、PICDEM.net、PICkit、PICtail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocke r、RTAX、RTG4、SAM-ICE、Serial Quad I/O、simpleMAP、SimpliPHY、SmartBuffer、SmartHLS、SMART-I.S.、storClad、SQI、Supe rSwitcher、SuperSwitcher II、Switchtec、SynchroPHY、Total Endu rance、TSHARC、USBCheck、VariSense、VectorBlox、VeriPHY、 ViewSpan、WiperLock、XpressConnect、ZENAは米国と他の国に於けるMicrochip Technology Incorporatedの商標です。

SQTPは米国に於けるMicrochip Technology Incorporatedの役務標章です。

Adaptecロゴ、Frequency on Demand、Silicon Storage Technology、Symmcom、Trusted Timeは他の国に於けるMicrochip Technology Inc.の登録商標です。

GestICは他の国に於けるMicrochip Technology Inc.の子会社であるMicrochip Technology Germany II GmbH & Co. KGの登録商 標です。

ここで言及した以外の全ての商標はそれら各々の会社の所有物です。

© 2021年、Microchip Technology Incorporatedとその子会社、不許複製

品質管理システム

Microchipの品質管理システムに関する情報についてはwww.microchip.com/qualityを訪ねてください。

日本語© HERO 2024.

本データシートはMicrochipのATtiny424/426/427/824/826/827英語版データシート(DS40002311B-2021年12月)の翻訳日本語版です。 日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている 部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データレジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されています。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。 原書に対して若干構成が異なるため、一部の節/項番号が異なります。



米国

世界的な販売とサービス

本社 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 技術支援: www.microchip.com/support ウェブ アトレス: www.microchip.com アトランタ Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 **オースチン** TX Tel: 512-257-3370 ボストン Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 シカゴ Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 ダラス Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 デトロイト Novi, MI Tel: 248-848-4000 ヒューストン TX Tel: 281-894-5983 インデアナポリス Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 ロサンセルス Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 D-J-NC Tel: 919-844-7510 ニュ**ーヨーク** NY Tel: 631-435-6000 サンホセ CA Tel: 408-735-9110 Tel: 408-436-4270 カナダ – トロント Tel: 905-695-1980 Fax: 905-695-2078

オーストラリア - シト・ニー Tel: 61-2-9868-6733 中国 - 北京 Tel: 86-10-8569-7000 中国 - 成都 Tel: 86-28-8665-5511 中国 - 重慶 Tel: 86-23-8980-9588 中国 - 東莞 Tel: 86-769-8702-9880 中国 – 広州 Tel: 86-20-8755-8029 中国 – 杭州 Tel: 86-571-8792-8115 中国 - 香港特別行政区 Tel: 852–2943–5100 中国 - 南京 Tel: 86-25-8473-2460 中国 - 青島 Tel: 86-532-8502-7355 中国 - 上海 Tel: 86-21-3326-8000 中国 - 瀋陽 Tel: 86-24-2334-2829 中国 - 深圳 Tel: 86-755-8864-2200 中国 – 蘇州 Tel: 86-186-6233-1526 中国 - 武漢 Tel: 86-27-5980-5300 中国 - 西安 Tel: 86-29-8833-7252 中国 - 廈門 Tel: 86-592-2388138 中国 - 珠海 Tel: 86-756-3210040

亜細亜/太平洋

イント - ハンガロール Tel: 91-80-3090-4444 イント - ニューデリー Tel: 91-11-4160-8631 イント・フネー Tel: 91-20-4121-0141 日本 - 大阪 Tel: 81-6-6152-7160 日本 - 東京 Tel: 81-3-6880-3770 韓国 - 大邱 Tel: 82-53-744-4301 韓国 - ソウル Tel: 82-2-554-7200 マレーシア – クアラルンプール Tel: 60-3-7651-7906 マレーシア ー ヘ・ナン Tel: 60-4-227-8870 フィリピン ー マニラ Tel: 63-2-634-9065 シンガポール Tel: 65-6334-8870 台湾 - 新竹 Tel: 886-3-577-8366 台湾 - 高雄 Tel: 886-7-213-7830 台湾 - 台北 Tel: 886-2-2508-8600 タイ ー バンコク Tel: 66-2-694-1351 ベトナム ー ホーチミン Tel: 84-28-5448-2100

亜細亜/太平洋

欧州

オーストリア – ウェルス Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 テンマーク - コヘンハーケン Tel: 45-4485-5910 Fax: 45-4485-2829 フィンラント – エスホー Tel: 358-9-4520-820 フランス – パリ Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 トイツ – ガルヒング Tel: 49-8931-9700 ドイツ – ハーン Tel: 49-2129-3766400 トイツ - ハイルブロン Tel: 49-7131-72400 ドイツ – カールスルーエ Tel: 49-721-625370 ドイツ - ミュンヘン Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 ドイツ - ローセンハイム Tel: 49-8031-354-560 イスラエル - ラーナナ Tel: 972-9-744-7705 イタリア ー ミラノ Tel: 39-0331-742611 Fax: 39-0331-466781 イタリア ー パドバ Tel: 39-049-7625286 オランダーデルーネン Tel: 31-416-690399 Fax: 31-416-690340 ノルウェー - トロンハイム Tel: 47-72884388 ポーラント゛ー ワルシャワ Tel: 48-22-3325737 ルーマニア – ブカレスト Tel: 40-21-407-87-50 スペイン - マドリート Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 スウェーデン – イェーテホリ Tel: 46-31-704-60-40 スウェーデン – ストックホルム Tel: 46-8-5090-4654 イキ・リス – ウォーキンガム Tel: 44-118-921-5800 Fax: 44-118-921-5820