

8/16ビット Atmel XMEGA A3BU マイクロ コントローラ

ATxmega256A3BU

特徴

- 高性能、低消費8/16ビット Atmel® AVR® XMEGA® マイクロ コントローラ
- データ メモリと不揮発性プログラム メモリ
 - 実装自己書き換え(ISP)可能な256Kハイト(128K語)フラッシュ メモリ
 - 独立した施錠ビットを持つ8Kバイト(4K語)ブート コード領域
 - 4KバイトのEEPROM
 - 16Kバイトの内部SRAM
- 内蔵周辺機能
 - 外部要求支援付き、4チャネルのDMA制御器
 - 8チャネルの事象システム
 - ▼ 7つの16ビットタイマ/カウンタ
 - 4つの比較チャネルまたは捕獲チャネルを持つ、4つのタイマ/カウンタ
 - 2つの比較チャネルまたは捕獲チャネルを持つ、3つのタイマ/カウンタ
 - 全てののタイマ/カウンタでの高分解能拡張
 - 1つのタイマ/カウンタでの新波形拡張
 - 1つのUSB装置インターフェース
 - USB2.0全速(Full-Speed,12Mbps)と低速(Low-speed,1.5Mbps)装置適合
 - 完全な構成設定柔軟性を持つ32個のエント゛ポイント
 - 1つのUSARTに対するIrDA(赤外線通信)支援を持つ、6つのUSART
 - 2重アドレス一致を持つ、2つの2線インターフェース (I²CとSMBus適合)
 - 2つの直列周辺インターフェース(SPI:Serial Peripheral Interface)周辺機能
 - AESとDESの暗号エンシン
 - CRC-16(CRC-CCITT)とCRC-32(IEEE 802.3)生成器
 - 独立した発振器と電池代替支援を持つ、32ビット実時間計数器
 - 8チャネル、12ビット、2M採取/秒の2つのA/D変換器
 - 2チャネル、12ビット、1M採取/秒の1つのD/A変換器
 - 窓比較機能を持つ、4つのアナログ比較器
 - 全ての汎用I/Oピンでの外部割り込み
 - チップ上の独立した超低電力発振器付きの設定可能なウォッチドッグ タイマ
 - QTouch® ライフ ラリ支援
 - 容量性接触釦、滑動部、輪
- 特殊マイクロ コントローラ機能
 - 電源ONリセットと設定可能な低電圧検出(BOD)
 - PLLと前置分周器を持つ、内部及び外部のクロック任意選択
 - 設定可能な多段割り込み制御器
 - 5つの休止形態動作
 - 増強されたプログラミング、検査、デバッグ用インターフェース
 - プログラミング、検査、デバッグ用のJTAG(IEEE 1149.1適合)インターフェース
 - プログラミング、検査、デバッグ用のPDI(Program and Debug Interface)
- I/Oと外囲器
 - 設定可能な47本のI/O線
 - 64リート TQFP、64ハ ット QFN
- 動作電圧
 - 1.6~3.6V
- 速度性能
 - $0 \sim 12 MHz/1.6 \sim V$
 - 0~32MHz/2.7~V

本書は一般の方々の便宜のため有志により作成されたもので、Atmel社とは無関係であることを御承知ください。しおりの[はじめに]での内容にご注意ください。

1. 注文情報

注文符号	フラッシュ	EEPROM	SRAM	外囲器 (注1,2,3)	速度(MHz)	電源電圧	温度
ATxmega256A3BU-AU	256KB+8KB	4KB	16KB	64A			
ATxmega256A3BU-AUR (注4)	200NDTOND	4ND	TOND	04A	32	1.6~3.6V	-40°C∼85°C
ATxmega256A3BU-MH	OECUD LOUD	ALZ D	1.GVD	64149	34	1.0°~3.0V	-40 C ~ 85 C
ATxmega256A3BU-MHR (注4)	256KB+8KB	4KB	16KB	64M2			

注1: このデバイスはウェハー(チップ単体)形状でも供給できます。 詳細な注文情報については最寄のAtmel営業所へお問い合わせく ださい。

注2: 有害物質使用制限に関する欧州指令(RoHS指令)適合の鉛フリー製品。またハロゲン化合物フリーで完全に安全です。

注3: 外囲器情報については53頁の「外囲器情報」をご覧ください。

注4: テープとリール。

Г	外囲器形式				
	64A	64リート、14×14×1.0mm厚 0.8mmピッチ 薄型プラスティック4方向平板外囲器 (TQFP)			
	64M2	64パッド9×9×1.0mm 0.5mmピッチ 7.65mm露出パッド 小リード枠外囲器 (QFN)			

代表的な応用


• 工業制御 ·工場自動化

• 建築制御

- 環境制御
- RF\(\geq \text{ZigBee}^\text{\text{\$\emptyset}}\)
- ·USB接続性 • 感知器制御
- 基板制御 • 白物家電
- 光学

- · 低電力電池応用
- 電力ツール
- ・室内環境制御(HVAC)
- 実用計器
- 医療応用

2. ピン配置/構成図



3. 概要

Atmel AVR XMEGAはAVR強化型RISC構造に基いた、低電力、高性能、豊富な周辺機能の8/16ビット マイクロ コントローラ系列です。単一クロック周期で実行する命令によって、AVR XMEGAデバイスはシステム設計者に対して電力消費対処理速度の最適化を可能とするMHz当たり100万命令に達するCPU単位時間処理能力を達成します。

AVR CPUは32個の汎用作業レジスタを豊富な命令一式に結合します。32個全てのレジスタが算術論理演算器(ALU)へ直接接続され、単一命令でのアクセスを2つの独立したレジスタに許し、単一クロック周期で実行されます。この構造はより大きなコート、効率と同時に伝統的な単一累積器やCISCに基くマイクロコントローラよりも何倍も速い単位時間処理能力達成に帰着します。

AVR XMEGA A3BUデバイスは次の機能、実装書き込み可能な書き中の読み(Read-While-Write)能力を持つフラッシュメモリ、内部のEEPROMとSRAM、4チャネルのDMA制御器、8チャネルの事象システム、設定可能な多段割り込み制御器、47本の汎用入出力線、電池代替支援システムを持つ32ビット実時間計数器、比較動作とPWM付きの7つの柔軟な16ビット タイマ/カウンタ、1つのUSB 2.0全速(Full-speed)装置インターフェース、6つのUSART、2つの2線直列インターフェース(TWI)、2つの直列周辺インターフェース(SPI)、AESとDESの暗号エンジン、設定可能な利得付きの任意選択差動入力を持つ2つの8チャネル 12ビットA/D変換器、1つの2チャネル 12ビットD/A変換器、窓動作を持つ4つのアナログ比較器(AC)、独立した内部発振器を持つ設定可能なウォッチドッグタイマ、PLLと前置分周器付きの正確な内部発振器、設定可能な低電圧検出(Brown-Out Detection)を提供します。

プログラミングとディッグ用の高速2ピン インターフェースのプログラミングとディッグ インターフェース(PDI)が利用可能です。ディイスはIEEE規格1149.1 適合JTAGインターフェースも持ち、これは境界走査、チップ上ディッグとプログラミングにも使うことができます。

全てのXMEGAデバイスはソフトウェアで選択可能な5つの節電動作を持っています。アイドル動作はCPUを停止する一方で、SRAM、DMA制御器、事象システム、割り込み制御器と全ての周辺機能に機能の継続を許します。パワーダウン動作はSRAMとレジスタの内容を保存しますが、発振器を停止し、次のTWI、USB再開(resume)またはピン変化の割り込み、またはリセットまで他の全ての機能を禁止します。パワーセーブ動作では非同期実時間計数器が走行を続けて時間の維持を応用に許す一方、デバイスの残りは休止します。スタンバイ動作ではクリスタル発振子/セラミック振動子用発振器が走行を保つ一方、デバイスの残りは休止します。これは低電力消費と組み合わせた外部クリスタルからの非常に速い始動を可能にします。拡張スタンバイ動作では主発振器と非同期計時器の両方が走行を続けます。更なる消費電力低減のため、各個別周辺機能への周辺機能クロックは活動動作とアイドル動作に於いて任意で停止することができます。


AtmelはAVRマイクロ コントローラへ容量性接触釦、滑動部、輪を組み込むためのQTouch®ライブラリを提供します。

デバイスはAtmelの高密度不揮発性メモリ技術を使って製造されています。プログラム用フラッシュメモリはPDIを通して実装書き換えをすることができます。デバイス内で走行するブートローダはフラッシュメモリに応用プログラムを取得格納するのにどんなインターフェースをも用いることができます。ブートフラッシュ領域内のブートローダ、ソフトウェアは応用フラッシュ領域が更新されている間も走行を続ける、真の「書き中の読み(Read-While-Write)」動作を提供します。実装自己書き換え可能なフラッシュと8/16ビットRISC CPUの結合により、AVR XMEGAは多くの組み込み応用に対して高い柔軟性と費用効率の解決策を提供する強力なマイクロコントローラ系列です。

全てのAtmel AVR XMEGAデバイスはCコンパイラ、マクロアセンブラ、プログラムデバッカブシミュレータ、書き込み器、評価キットを含む、プログラムとシステム開発ツールの完全な揃えで支援されます。



3.1. 構成図





4. 資料

開発ツール、応用記述、データシートの包括的な1式はhttp://www.atmel.com/avrでのダウンロードに関して利用可能です。

4.1. 推奨読物

- Atmel AVR XMEGA AU手引書
- XMEGA応用記述

このデバイス データシートは各単位部と周辺機能の短い記述と共にデバイス固有情報だけを含みます。 XMEGA AU手引書は単位部と周辺機能を広く深く記述します。 XMEGA応用記述はコート・例を含み、単位部と周辺機能を適用する使い方を示します。

全ての資料は www.atmel.com/avr から利用可能です。

5. 容量性接触感知

AtmelのQTouchライブラリはAtmelの殆どのAVRマイクロコントローラ上の接触感知インターフェース実現の解決策を使うための単一物を提供します。特許権を持つ充電転移信号採取は強力な感知を提供し、接触キーの完全な反発運動報告を含み、そしてキー事象の明白な検出のための隣接キー抑制 TM (AKS TM)技術を含みます。QTouchライブラリはQTouchとQMatrix採取法に関する支援を含みます。

接触感知はAVRマイクロ コントローラ用の適切なAtmel QTouchライブラリをリンクすることによってどの応用にも追加することができます。これは接触チャネルと感知器を定義するために簡単なAPIの組を用いて行われ、そしてチャネル情報を取得して接触感知器の状態を決めるために接触感知APIを呼び出します。

QTouchライブラリは無料で以下の場所のAtmelのウェブサイトからダウンロードすることができます。www.atmel.com/qtouchlibrary 実装の詳細とその他の情報についてはAtmelのウェブサイトからも入手可能な「QTouchライブラリ使用者の手引き」を参照してください。



6. AVR CPU

6.1. 要点

- 8/16ビット高性能Atmel AVR RISC CPU
 - 142命令
 - ハート・ウェア乗算器
- ALUに直結された32個の8ビットレジスタ
- SRAM内のスタック
- I/Oメモリ空間内でアクセス可能なスタック ポインタ
- 16Mハーイトまでのプログラムと16Mハーイトのデータのメモリを直接アトレス指定
- 16/24ビットレジスタへの真の16/24ビット入出力
- 8、16、32演算に対する効率的な支援
- システム重要特性の構成設定変更保護

6.2. 概要

Atmel AVR XMEGAデバイスは8/16ビットAVR CPUを使います。CPUの主な機能は、コードを実行して全ての計算を実行することです。CPUはメモリ入出力、計算実行、周辺制御、そしてフラッシュメモリ内のプログラムを実行することができます。割り込みの扱いは独立した章で記述され、22頁の「割り込みと設定可能な多段割り込み制御器」を参照してください。

6.3. 構造概要

最大性能と並列化のためにAVR CPUはプログラムとデータに対して独立したメモリとハスを持つハーハート、構造を使います。プログラム メモリ内の命令は単一段のパイプラインで実行されます。1つの命令が実行されつつあると同時に、次の命令がプログラム メモリから予め取得されます。これは毎クロック周期で実行される命令を可能にします。全AVR命令の詳細についてはhttp://atmel.com/avrを参照してください。

算術論理演算部(ALU:Arithmetic Logic Unit)はレジスタ間または定数とレジスタ間の算術と論理の操作を支援します。単一レジスタ操作をALUで実行することもできます。算術操作後、操作の結果についての情報を反映するためにステータスレジスタが更新されます。

ALUは高速入出力レジスタ ファイルに直接的に接続されます。32 ×8ビット汎用作業レジスタの全てがレジスタ間またはレジスタと即値間での単一周期算術論理部(ALU)操作を許す単一クロック周期アクセス時間を持ちます。32個中の6つのレジスタは効率的なアドレス計算を許す、プログラムとデータの空間をアドレス指定するための3つの16ビット アドレスポインタとして使うことができます。


メモリ空間は直線状です。データ メモリ空間とプログラム メモリ空間は2つの異なるメモリ空間です。

データ メモリ空間はI/Oレジスタ、SRAM、外部RAMに分けられます。 加えて、データ メモリ内にEEPROMをメモリ割り当てすることができます。

全てのI/Oの状態と制御のレジスタはデータメモリの最下位4Kバイのアドレスに属します。これはI/Oメモリ空間として参照されます。最下位60アドレスは直接、または\$00~\$3Fのデータ空間位置としてアクセスすることができます。残りは\$0040~\$0FFFに連なる拡張I/Oメモリ区間です。ここのI/Oレジスタは取得(LD/LDS/LDD)と格納(ST/STS/STD)の命令を用いてデータ空間位置としてアクセスされなければなりません。

SRAMはデータを保持します。SRAMからのコード実行は支援されません。SRAMはAVR構造で支援される5つの異なるアドレス指定形態を通して容易にアクセスすることができます。

\$1000~\$1FFFのデータアドレスはメモリ割り当てEEPROM用に予約されています。



プログラム メモリは応用プログラム領域とブート プログラム領域の2つの領域に分けられます。両領域は書き込みと読み書きの保護のための専用の施錠ビットを持ちます。応用フラッシュ メモリの自己プログラミングに使われるSPM命令はブート プログラム領域に属さなければなりません。応用領域は書き込みと読み書きの保護のための独立した施錠ビットを持つ応用表領域を含みます。応用表領域はプログラム メモリ内での不揮発性データの格納を減らすのに使うことができます。



6.4. 算術論理演算器 (ALU)

算術論理演算器(ALU)はレシ、スタ間またはレシ、スタと定数間の演算と論理操作を支援します。単一レシ、スタ操作の実行もできます。ALUは32個の汎用レシ、スタ全てとの直接接続で動作します。単一クロック周期内で、汎用レシ、スタ間、またはレシ、スタと即値間の算術操作が実行されて結果がレシ、スタファイルに書き戻されます。算術または論理の操作後、操作結果についての情報を反映するためにステータスレシ、スタが更新されます。

ALU操作は、演算、論理、ビット操作の、3つの主な分野に分けられます。8ビットと16ビットの両方の算術演算が支援され、命令一式は 効率的な32ビット演算の実装を可能にします。ハードウェア乗算器は符号付きと符号なしの両方と固定小数点形式を支援します。

6.4.1. ハート・ウェア乗算器

乗算器は2つの8ビット数値を16ビットの結果に乗算する能力です。ハードウェア乗算器は符号付と符号なしの整数と固定小数点数の種々の変種を支援します。

- 符号なし整数の乗算
- 符号付き整数の乗算
- 符号付き整数と符号なし整数の乗算
- 符号なし固定小数点数の乗算
- 符号付き固定小数点数の乗算
- 符号付き固定小数点数と符号なし固定小数点数の乗算

乗算は2CPUクロック周期かかります。

6.5. プログラムの流れ

リセット後、CPUはプログラム用フラッシュ メモリ内の最下位アトレス'\$000000'から命令の実行を始めます。プログラム カウンタ(PC)は取得されるべき次の命令を指示します。

プログラムの流れはアドレス空間全体を直接位置指定できる条件付きと条件なしの分岐(Jump)と呼び出し(Call)命令によって提供されます。殆どのAVR命令は16ビット語形式を用い、一方限られた若干が32ビット形式を使います。

割り込みとサブルーチン呼び出しの間、復帰アドレスのPC(値)がスタックに格納されます。スタックは一般的なデータ用SRAM内に割り当てられ、結果としてスタック容量は総SRAM容量とSRAMの使い方だけによって制限されます。リセット後のスタック ポインタ(SP)は内部SRAM内の最上位アドレスを指し示します。SPはI/Oメモリ空間で読み書きアクセスが可能で、スタックまたはスタック領域の容易な複数実装を可能にします。データ用SRAMはAVR CPUで支援される5つの異なる位置指定種別を通して容易にアクセスすることができます。

6.6. ステータス レジスタ

ステータスレジスタ(SREG)は最も直前に実行した演算または論理命令の結果についての情報を含みます。この情報は条件付き操作を実行するためにプログラムの流れを変えるのに使えます。ステータスレジスタは「命令一式手引書」で詳述されるように、全てのALU操作後に更新されることに注目してください。これは多くの場合でそれ用の比較命令使用の必要をなくし、高速でより簡潔なコート、に帰着します。

ステータス レジスタは割り込み処理ルーチン移行時の保存と割り込みからの復帰時の回復が自動的に行われません。これはソフトウェアによって扱われなければなりません。

ステータス レシ、スタはI/Oメモリ空間でアクセスできます。

6.7. スタックとスタック ホ°インタ

スタックは割り込みとサブルーチン呼び出し後の復帰アトンスの格納に使われます。一時データの格納にも使えます。スタック ポインタ(SP)レジスタ は常にスタックの先頭(訳注:次に使われるべき位置)を指し示します。これはI/Oメモリ空間でアクセス可能な2つの8ビットレジスタとして実装されます。データはPUSH命令とPOP命令を使ってスタックへ格納とスタックから取得されます。スタックは上位メモリ位置から下位メモリ位置へ増えます。これはスタックへのデータ格納がSPを減らし、スタックからのデータ取得がSPを増すことを意味します。SPはリセット後に自動的に設定され、その初期値は内部SRAMの最上位アトンスです。SPが変更されるなら、それは\$2000番地以上を指し示すように設定されなければならず、そして何れかのサブルーチン呼び出しが実行される前、または割り込みが許可される前に定義されなければなりません。

割り込みまたはサブルーチン呼び出しの間、自動的に復帰アトンスがスタックへ格納されます。復帰アトンスはデバイスのプログラム メモリ量に依存して2または3バイトで有り得ます。128Kバイト以下のプログラム メモリを持つデバイスについては復帰アトンスが2バイトで、故にスタック ポインタは +2/-2されます。128Kバイトを越えるプログラム メモリを持つデバイスについては復帰アトンスが3バイトで、故にSPは+3/-3されます。復帰アトンスはRETI命令を使って割り込みから、またはRET命令を使ってサブルーチン呼び出しから戻る時にスタックから取得されます。

データがPUSH命令でスタックに格納される時にSPは-1され、POP命令を使ってスタックからデータを取得する時に+1されます。

ソフトウェアからのスタック ポインタ更新時の改変を防ぐため、SPL書き込みは4命令までに対して、または次のI/Oメモリ書き込みまで割り込みを自動的に禁止します。

リセット後、スタックポインタはSRAMの最高アトレスに初期化されます。10頁の図7-2.をご覧ください。



6.8. レジスタ ファイル

レシ、スタ ファイルは単一クロック周期アクセス時間を持つ32個の8ビット汎用作業レシ、スタから成ります。レシ、スタ ファイルは以下の入出力機構を支援します。

- 1つの8ビット出力オペランドと1つの8ビットの結果入力
- 2つの8ビット出力オペラントと1つの8ビットの結果入力
- 2つの8ビット出力オペランドと1つの16ビットの結果入力
- 1つの16ビット出力オペランドと1つの16ビットの結果入力

32個のレシ、スタの6つはデータ空間のアト・レス指定用の3つの16ビットアト・レスレシ、スタ ポインタとして用いることができ、効率的なアト・レス計算を 許します。3つのアト・レス ポインタの1つはプログラム用フラッシュ メモリ内の参照表用のアト・レス ポインタとしても用いることができます。



7. メモリ

7.1. 要点

- フラッシュ プログラム メモリ
 - 1つの直線的なアドレス空間
 - 実装書き換え可能(In-System Reprogrammable)
 - 自己プログラミングとブートローダ支援
 - 応用コート・用応用領域
 - 応用コート」またはデータ記憶用応用表領域
 - 応用コート、またはフートロータ、コート、用フートロータ、領域
 - 全領域に対する独立した読み/書き保護施錠ビット
 - 選択可能なフラッシュプログラム メモリ領域の組み込み高速CRC検査
- データ メモリ
 - 1つの直線的なアドレス空間
 - CPUからの単一周期アクセス
 - SRAM
 - EEPROM
 - バ小またはページでのアクセスが可能
 - 直接取得/格納に対する任意のメモリ配置割り当て
 - I/Oメモリ
 - ◆全ての単位部と周辺機能に対する構成設定と状態のレジスタ
 - 全体変数またはフラグ用にビットアクセス可能な16個の汎用I/Oレジスタ
 - バス調停
 - CPU、DMA制御器、他のバス所有者間の決定論的な優先順処理
 - SRAM、EPROM、I/Oメモリのアクセスに対する独立バス
 - CPUとDMA制御器の同時バスアクセス
- 工場書き込みデータ用製品識票列メモリ
 - 各マイクロ コートローラに対するID
 - 各デバイスに対する通番
 - 工場較正された周辺機能用の較正バイト
- 使用者識票列
 - 1つのフラッシュ ページ 容量
 - ソフトウェアから読み書き可能
 - チップ消去後も内容保持

7.2. 概要

Atmel AVR構造はプログラム メモリとデータ メモリの主な2つのメモリ空間を持ちます。実行可能コードはプログラム用メモリにだけ属し、一方データはプログラム用メモリとデータ用メモリに格納することができます。データ用メモリはSRAMと不揮発性データ記憶用のEEPROMを含みます。全てのメモリ空間は直線状でメモリ ハンク切り換えを必要としません。不揮発性メモリ(NVM:Non-Volatile Memory)空間は更なる書き込みと読み書きの操作に対して施錠することができます。これは応用ソフトウェアの無制限なアクセスを防ぎます。

独立したメモリ領域がヒューズバイトを含みます。これらは重要なシステム機能の構成設定に使われ、外部書き込み器によってのみ書くことができます。

利用可能なメモリ容量形態は2頁の「**注文情報**」で示されます。加えて、各デバイスは校正データ、デバイス識別、通番などに関するフラッシュ メモリ識票列を持っています。


7.3. フラッシュ プログラム メモリ

Atmel AVR XMEGAデバイスはチップ上にプログラム記憶用の実装書き換え可能なフラッシュメモリを含みます。フラッシュメモリはPDIを通す外部書き込み器またはデバイスで走行する応用ソフトウェアから読み書きアクセスができます。

全てのAVR CPU命令は16または32ビット幅、フラッシュの各アトレス位置は16ビットです。フラッシュメモリは応用領域とブートローダ領域の2つの主な領域で構成されます。各領域の容量は固定ですが、デバイス依存です。これら2つの領域は独立した施錠ビットを持ち、異なる保護段階を持てます。応用ソフトウェアからフラッシュを書くのに使われるSPM(Store Program Memory)命令はブートローダ領域から実行される時にだけ動作します。

応用領域は独立した施錠設定を持つ応用表領域を含みます。これはプログラム メモリ内の不揮発性データの安全な記憶を許します。

応用表領域とブート領域は一般的な応用ソフトウェアにも使えます。





7.3.1. 応用領域 (Application Section)

応用領域は実行可能な応用コートを格納するのに使われるフラッシュの領域です。応用領域に対する保護段階はこの領域用のブート施錠ビット(ブート施錠ビットA)によって選択できます。SPM命令は応用領域から実行することができないので、応用領域はどんなブートロータでコートも格納できません。

7.3.2. 応用表領域 (Application Table Section)

応用表領域はデータの格納に使えるフラッシュの応用領域の一部です。容量はブートローダ領域と同じです。応用表に対する保護段階はこの領域用のブート施錠ビット(ブート施錠ビットT)によって選択できます。応用領域と応用表領域で異なる保護段階にできることはプログラムメモリの安全なパラメータ記憶を可能にします。この領域がデータ用に使われないなら、ここに応用コートが存在できます。

7.3.3. ブートローダ 領域 (Boot Loader Section)

応用領域が応用コート・の格納に使われる一方、SPM命令がこの領域から実行する時にだけプログラミングを始められるので、ブートローダ、ソフトウェアはブートローダ、領域に配置されなければなりません。SPM命令はブートローダ、領域とれ自身を含むフラッシュ全体をアクセスできます。ブートローダ、領域に対する保護段階はブートローダ・施錠ビット(ブート施錠ビットB)によって選択できます。この領域がブートローダ・ソフトウェア用に使われないなら、ここに応用コート・を格納することができます。

7.3.4. 製品識票列 (Production Signature Row)

製品識票列は工場書き込みデータ用の独立したメモリ領域です。これは発振器やアナログ部のような機能用の構成データを含みます。いくつかの校正値はリセット中に対応する単位部または周辺機能部へ自動的に格納されます。その他の値はソフトウェアで識票列から取得されて対応する周辺機能レジスタに書かれなければなりません。校正条件の詳細については54頁の「**電気的特性**」を参照してください。

製品識票列は各マイクロコントローラ型式を識別するIDと製造された各デバイスに対する通番も含みます。通番はそのデバイスに対する製品ロット番号、ウェハー番号、ウェハー座標から成ります。利用可能なデバイスに対するデバイスIDは表7-1.で示されます。

製品識票列は消去や書き込みができませんが、応用ソフトウェアと外部書き込み器から読むことができます。

表7-1. XMEGA A3BUデバイス用デバイスIDバイト					
テ゛ハ゛イス	内容				
7 / 1 / 1	第1バイト	第2バイト	第3バイト		
ATxmega256A3BU	1E	98	13		

7.3.5. 使用者識票列 (User Signature Row)

使用者識票列は応用ソフトウェアと外部の書き込み器から完全にアクセス(読み書き)可能な独立したメモリ領域です。これは1つのフラッシュ へーシ 容量で、校正データ、独自の通番や識別番号、乱数の種(素)などのような静的な使用者パラメータ記憶を予定されています。この領域はフラッシュ メモリを消去するチップ 消去指令によって消去されず、専用の消去指令を必要とします。これは多数回の消去/書き込み操作とチップ 上デバッグ 作業中のパラメータ記憶を保証します。

7.4. Lュース と施錠(Lock)ビット

ヒュース、は重要なシステム機能を構成設定するのに使われ、外部プログラミンク、インターフェースから書くことができます。応用ソフトウェアはヒュース、を読むことができます。ヒュース、は低電圧検出器(BOD:Brown-out Detector)やウォッチト、ック、のようなリセット元構成設定や、始動構成設定、JTAG許可とJTAG使用者IDに使われます。

施錠ビットは各種フラッシュ領域の保護段階設定に使われます(換言すると、読み(と/または)書きのアクセスが防止されるべき場合に)。施錠ビットは外部書き込み器と応用ソフトュアから書けますが、より厳しい保護へだけです。チップ消去が施錠ビットを消去する唯一の方法です。例えチップ消去中でもフラッシュ内容が保護されることを保証するため、施錠ビットはフラッシュメモリの残りの部分が(完全に)消去された後に消去されます。

非プログラムにされたヒュース、と施錠のビットは値1を持ち、一方プログラムにされたヒュース、と施錠のビットは値0を持ちます。 ヒュース、と施錠ビットの両方はプログラム用フラッシュ メモリのように書き換え可能です。

7.5. データ メモリ

データメモリはI/Oメモリ、内部SRAM、任意選択のメモリ配置割り当てEEPROMを含みます。 データメモリは1つの続いたメモリ領域として構成されます。図7-2.をご覧ください。 開発を簡単化するため、全てのAtmel AVR XMEGAデバイスでI/Oメモリ、EEPROM、SRAMは常に同じ開始アドレスを持ちます。



7.6. EEPROM

XMEGA AUデバイスは不揮発性データ記憶用にEEPROMを持っています。それは独立したデータ空間(既定)でのアドレス指定、または通常のデータ空間にメモリ配置割り当てしてアクセスする、のどちらかにできます。EEPROMはバイトとページの両アクセスを支援します。メモリ配置割り当てEEPROMは高い効率のEEPROM読み込みとEEPROM緩衝部格納を許します。これを行うと、EEPROMは取得と格納の命令を使ってアクセスできます。メモリ配置割り当てEEPROMは常に16進アドレス\$1000で始まります。

7.7. I/Oメモリ

CPUを含む単位部と周辺機能に関する状態と構成設定のレシ、スタはI/Oメモリ位置を通してアトンス指定できます。全てのI/O位置は取得 (LD/LDD/LDS)と格納(ST/STD/STS)命令によってアクセスでき、そしてそれはレシ、スタファイル内の32個のレシ、スタとI/Oメモリ間でデータを転送するのに使われます。IN命令とOUT命令は\$0000~\$003F範囲のI/Oメモリ位置を直接アトンス指定できます。アトンス範囲\$0000~\$001Fでは個別ビットの操作と検査の命令が利用できます。

XMEGA A3BUでの全ての周辺機能と単位部に対するI/Oメモリ アドレスは49頁の「周辺機能単位部アドレス割り当て」で示されます。

7.7.1. 汎用I/Oレジスタ

最下位16個のI/Oメモリ アドレスは汎用I/Oレジスタ用に予約されています。これらのレジスタは、それらがSBI,CBI,SBIS,SBIC命令を使って直接ビット アクセスが可能なため、全体変数とフラグの格納に使うことができます。

7.8. データ メモリとバス調停

データ メモリが4つの独立したメモリの組として構成されるため、異なるバス主権部(CPU、DMA制御器読み、DMA制御器書き、など)が同時に異なるメモリをアクセスし得ます。

7.9. メモリ タイミング

I/Oメモリへの読み書きアクセスは1CPUクロック周期かかります。SRAMへの書き込みは1周期かかり、SRAMからの読み込みは2周期かかります。(DMA)集中読み込みについては新しいデータが毎周期で利用可能です。EEPROMぺージ設定(書き込み)は1周期かかり、読み込みに対して3周期が必要です。集中読み込みについては新しいデータが毎2周期で利用可能です。命令と命令タイミングのより多くの詳細については命令要約を参照してください。

7.10. デバイスIDと改訂

各々のデバイスは3バイトのデバイスIDを持ちます。このIDはデバイスの製造業者としてのAtmelとデバイス型式を明らかにします。独立した改訂版ID(REVID)レジスタはデバイスの改訂版番号を含みます。

7.11. JTAG禁止

応用ソフトウェアからJTAGインターフェースを禁止することができます。これは次のデバイスリセットまたはJTAGが応用ソフトウェアから再び許可されるまで、デバイスへの全ての外部JTAGアクセスを防ぎます。JTAGが禁止されている限り、JTAGで必要とされるI/Oピンとは標準I/Oピンとして使えます。

7.12. I/Oメモリ保護

デバイス内のいくつかの機能はいくつかの応用での安全性に大いに関係します。このため、クロック系、事象システム、新波形拡張に関連するI/Oレジスタの施錠が可能です。施錠が許可されている限り、全ての関連I/Oレジスタが施錠され、それらは応用ソフトウェアから書くことができません。それら自身の施錠レジスタは構成設定変更保護機構によって保護されます。



7.13. フラッシュ メモリとEEPROMのページ容量

プログラム用フラッシュ メモリとデータ用EEPROMはヘージで構成されています。 ヘージはフラッシュ メモリに対して語アクセス可能で、EEPROMに対してバイトアクセス可能です。

表7-2.はプログラム用フラッシュメモリ構成とプログラム カウンタ(PC)の大きさを示します。フラッシュの消去と書きこみの操作は1ページ毎に実行され、一方フラッシュ読み込みは1バイト毎に行われます。フラッシュアクセスに関してはアトレス指定にZポインタ(Zn~0)が使われます。アトレスの上位側(FPAGE)がページ番号を与え、下位側アトレス ビット(FWORD)がページ内の語(位置)を与えます。

表7-2	フラッシュ	なこれの	ページ数と語数
<i>ব</i> ⊽ /⁻∠.	ノファンユ	グエンハイロン	ハーン女【こ言女】

デバイ ス	フラッシュ容量	ページ容量	FPAGE	FWORD	応用	領域	ブート	領域	PC大きさ
	(バイト)	(語)			容量	ページ数	容量	ページ数	(ビット)
ATxmega256A3BU	256KB+8KB	256	Z17~9	Z8~1	256KB	512	8KB	16	18

表7-3.はEEPROM構成を示します。EEPROMの消去と書きこみの操作は1ページまたは1パイト毎に実行され、一方EEPROM読み込みは1パイト毎に行われます。EEPROMアクセスに関してはアドレス指定にNVMアドレスレジスタ(ADDRn~0)が使われます。アドレスの上位側(E2PAGE)がページ番号を与え、下位側アドレス ビット(E2BYTE)がページ内のバイト(位置)を与えます。

表7-3. EEPROM内のページ数とバイト数

テ゛ハ゛イス	EEPROM容量	ページ容量	E2PAGE	E2BYTE	ページ数
	(バイト)	(バイト)			
ATxmega256A3BU	4KB	32	ADDR11~5	ADDR4∼0	128

(訳補) フラッシュ メモリは応用領域とブート領域が\$000000番地から連続的に配置されています。このため、例えば応用領域が64KBの場合の領域内に於けるZポインタのMSBはZ15ですが、ブート領域分まで含めた全領域に対してはZ16になります。またSPM命令ではフラッシュ メモリをヘ゜ージ単位で扱い、ヘ゜ージ内は語単位で扱います。このため、ZポインタのLSB(Z0)は常に無視されます。(E)LPM命令はバイト単位で扱うのでLSB(Z0)も使われます。表7-2.のFPAGE及びFWORDのZポインタはSPM命令に対するものです。



8. DMAC - 直接メモリ入出力制御器 (Direct Memory Access Controller)

8.1. 要点

- 最小CPU介在での高速転送を許容
 - データ メモリからデータ メモリへ
 - データ メモリから周辺機能へ
 - 周辺機能からデータ メモリへ
 - 周辺機能から周辺機能へ
- 独立した4つのDMAチャネル
 - 転送起動元
 - 割り込みべりタ
 - アドレス指示種別
- ・設定可能なチャネル優先順
- 単一転送処理で1バイトから16Mバイトまでのデータ
- 複数のアドレス指示種別
 - 静止
 - 増加
 - 減少
- 各終了での転送元と転送先の再設定任意選択
 - 集中
 - 塊
 - 単位処理
- 転送終了での割り込み任意選択
- DMAデータ上のCRCに対するCRC発生器への接続任意選択

8.2. 概要

4チャネル直接メモリ入出力(DMA)制御器はメモリと周辺機能間でデータを転送することができ、従ってCPUからそれらの作業の負担を取り除きます。それは最小CPU介在での高いデータ転送速度を許し、CPU時間を自由にします。4つのDMAチャネルは4つまでの独立した平行転送を許します。

DMA制御器はSRAMと周辺機能間、SRAM位置間、周辺機能レシ、スタ間のデータを直接移動することができます。全ての周辺機能へのアクセスとで、DMA制御器は通信単位部との自動的なデータ転送を扱うことができます。DMA制御器はメモリ配置割り当てEEPROMから読むこともできます。

データ転送は1,2,4,8バイトの継続集中で行われます。それらは1バイトから64Kバイトまでの構成設定可能な量の塊転送を構築します。繰り返し計数器は単一転送処理に対して最大16Mバイトまで各塊転送を繰り返すのに使うことができます。転送元と転送先のアドレス指示は静止、増加、減少にすることができます。転送元と/または転送先のアドレスの自動再設定は、各集中転送または塊転送後、転送完了時に行うことができます。応用ソフトウェア、周辺機能と事象がDMA転送を起動することができます。

4つのDMAチャネルは個別の構成設定と制御設定を持ちます。これには転送元、転送先、転送起動元、転送単位処理量を含みます。 それらは個別の割り込み設定を持ちます。割り込み要求は転送単位処理完了時、またはDMA制御器がDMAチャネルで異常を検出し た時に生成することができます。

継続的な転送を許すため、1つ目が終了された時に2つ目が転送を引き継ぐ、それとその逆のように2つのチャネルを内部接続することができます。



9. 事象システム

9.1. 要点

- 周辺機能から周辺機能への直接的な通信と合図のためのシステム
- 周辺機能は周辺機能事象へ直接的に送る、受ける、反応が可能
 - CPUとDMAの個別動作
 - 100%予測可能な信号タイミング
 - 短く保証された応答時間
- CPUとDMAの個別動作
- •8つまでの異なる平行信号経路と構成設定の8つの事象チャネル
- 事象は殆どの周辺機能、クロック系、ソフトウェアによって送出、そして/または使うことが可能
- 以下の付加機能
 - 直交復号
 - 入出力ピン変化のデジタル濾波
- 活動動作とアイ・ル動作で作動


9.2. 概要

事象システムは周辺機能から周辺機能への直接的な通信と合図のためのシステムです。それは或る周辺機能の変化に別の周辺機能の自動起動活動を許します。これは周辺機能間の短くて予測可能な応答時間のために予測可能な系を提供するように設計されています。それは割り込み、CPU、またはDMA制御器の資源なしで自律の周辺機能制御と相互作用を許し、従って応用コートの複雑さ、大きさ、実行時間を減らすための強力なツールです。それはまた、多数の周辺機能単位部での同期した活動タイングを許します。

周辺機能の状態変化は事象として参照され、通常、周辺機能に対する割り込み条件に対応します。事象は事象経路網と呼ばれる専用の配線網を用いて他の周辺機能へ直接渡すことができます。周辺機能によって事象がどう配線され、どう使われるかはソフトウェアで構成設定されます。

図9-1.は接続された全ての周辺機能の基本構成図を示します。事象システムはA/D変換器、アナログ比較器、入出力ポート ピン、実時間計数器、タイマ/カウンタ、IR通信単位部(IRCOM)、USBインターフェースを共に直接的に接続することができます。これは単位転送処理起動(DMA制御器)に使うこともできます。事象はソフトウェアと周辺機能クロックからも生成することができます。

事象配線網は事象がどう配線され、どう使われるかを制御する、ソフトウェアで構成設定可能な8つの多重器から成ります。これらは事象チャネルと呼ばれ、8つまでの並列事象配線構成設定を許します。最大配線遅れは2周辺機能クロック周期です。事象システムは活動動作とアイバル休止動作の両形態で動きます。



10. システム クロックとクロック選択

10.1. 要点


- 高速な始動時間
- 安全な走行時クロック切り替え
- 内部発振器:
 - 32MHz走行時校正付き調整可能な発振器
 - 2MHz走行時校正付き発振器
 - 32.768kHz校正付き発振器
 - 1kHz出力を持つ32kHz超低電力(ULP)発振器
- 外部クロック任意選択
 - 0.4~16MHzクリスタル用発振器
 - 32.768kHzクリスタル用発振器
 - 外部クロック信号
- 20~128MHz出力周波数を持つPLL
 - 内部及び外部クロック任意選択と1~31逓倍
 - 固定化検出器
- 1~2048分周のクロック前置分周器
- CPUクロック周波数の2倍と4倍で走行する高速周辺機能クロック
- 内部発振器の走行時自動校正
- 任意選択遮蔽不可割り込みを持つ、外部発振器とPLL固定化失敗検出

10.2. 概要

Atmel AVR XMEGA A3BUデバイスは多数のクロック元を支援する柔軟なクロック システムを持ちます。これは正確な内部発振器と外部のクリスタル発振子とセラミック振動子の支援の両方を結合します。高周波数の位相固定閉路(PLL:Phase Locked Loop)とクロック前置分周器が広い範囲のクロック周波数生成に使えます。校正機能(DFLL)が利用可能で、電圧と温度に渡る周波数変動を取り去るための内部発振器の走行時自動校正に使えます。クリスタル用発振器停止監視器は外部発振器やPLLが停止した場合に遮蔽不可割り込みの発行と内部発振器の切り替えを許可することができます。

リセット発生時、32kHz超低電力を除く全ての発振器が禁止されます。リセット後、デバイスは常に2MHz内部発振器からの走行で始動します。標準動作の間はシステム クロック元と前置分周器はソフトウェアによって何時でも変更することができます。

図10-1.はXMEGA A3BU系デバイスの原則的なクロック システムを表します。クロックの全てが与えられた時間での活動を必要とする訳ではありません。CPUと周辺機能用用のクロックは17頁の「電力管理と休止形態動作」で記述されるように、休止形態動作と電力削減レジスタを使って停止することができます。





10.3. クロック元

クロック元は2つの主な群、内部発振器と外部クロック元に分けられます。クロック元の殆どはソフトウェアから直接的に許可と禁止ができ、一方その他は周辺機能設定に依存して自動的に許可または禁止されます。リセット後にデバイスは2MHz内部発振器からの走行で始動します。既定での他のクロック元、DFLL、PLLはOFFされます。

内部発振器は動作のためにどんな外部部品も必要としません。内部発振器の特性と精度の詳細についてはデバイスのデータシートを参照してください。

10.3.1. 32kHz超低電力発振器

この発振器は概ね32kHzのクロックを提供します。32kHz超低電力(ULP)内部発振器は非常に低い電力のクロック元で、高い精度用には設計されていません。この発振器は1KHz出力を提供する組み込み前置分周器を使います。この発振器はデバイスのどれかの部分に対してクロック元として使われる時に自動的に許可/禁止が行われます。

10.3.2. 32.768kHz校正付き内部発振器

この発振器は概ね32.768kHzのクロックを提供します。これは公称周波数に近い既定周波数を提供するため、製造中に較正されます。32.768kHz発振器校正(RC32KCAL)レジスタは発振器周波数の走行時校正のためにソフトウェアからも書けます。発振器は32.768kHz出力と1.024kHz出力の両方を提供する組み込み前置分周器を使います。この発振器はシステム クロック、RTC、LCD、DFLL基準クロックに対するクロック元として使うことができます。

10.3.3. 32.768kHzクリスタル用発振器

32.768kHzクリスタル用発振器はTOSC1とTOSC2のピン間に接続することができ、専用の低周波数発振器入力回路を許します。TOSC2での低減された電圧振れ幅を持つ低電力動作形態が利用可能です。この発振器はシステム クロック、RTC、DFLL基準クロックに対するクロック元として使うことができます。

10.3.4. 0.4~16MHzクリスタル用発振器

この発振器は0.4~16MHz内全てを含む各周波数範囲に最適化された4つの異なる動作で働けます。

10.3.5. 2MHz走行時校正付き内部発振器

2MHz走行時校正付き内部発振器はリセット後の既定システム クロック元です。これは公称周波数に近い既定周波数を提供するため、製造中に校正されます。温度と電圧の変動に対する補償と発振器精度最適化のため、走行時自動校正にデジタル周波数固定化閉路 (DFLL:Digital Frequency Locked Loop)を許可することができます。

10.3.6. 32MHz走行時校正付き内部発振器

32MHz走行時校正付き内部発振器は高周波数発振器です。これは公称周波数に近い既定周波数を提供するため、製造中に校正されます。発振器精度の最適化のための温度と電圧の変動に対する補償のため、走行時自動校正にDFLLを許可することができます。この発振器は30~55MHz間のどの周波数にも調整、校正することができます。製品識票列は発振器が全速(Full-speed)USBクロック元に使われる時に使用を意図される48MHz校正値を含みます。

10.3.7. 外部クロック入力

XTAL1とXTAL2ピンは水晶クリスタルまたはセラミック振動子のどちらに対しても、外部発振器を駆動するのに使えます。XTAL1は外部クロック信号に対する入力としても使えます。TOSC1とTOSC2ピンは32.768kHzクリスタル用発振器駆動専用です。

10.3.8. 1~31の倍率を持つPLL

組み込み位相固定化閉路(PLL)は高周波数システム クロックを生成するのに使うことができます。PLLは使用者選択可能な1~31の倍率を持ちます。前置分周器との組み合わせで、これは全てのクロック元から広範囲の出力周波数を与えます。



11. 電力管理と休止形態動作

11.1. 要点

- 消費電力と機能を調節するための電力管理
- 5つの休止形態動作種別
 - アイドル
 - n°ワータ・ウン
 - ・パワーセーブ
 - スタンバイ
 - 拡張スタンバイ
- 活性とアイ・「ルの動作形態でクロックを禁止して未使用周辺機能をOFFにするための電力削減レシ、スタ

11.2. 概要

電力消費を応用の必要条件に仕立てるために様々な休止形態動作とクロック開閉が提供されます。これは節電のための未使用単位部の停止をAtmel AVR XMEGAマイクロコントローラに許します。

全ての休止形態が利用可能で、活動動作から移行することができます。活動動作ではCPUが応用コートを実行します。デバイスが休止 形態動作に移行すると、プログラム実行が停止され、再びデバイスを起動するのに割り込みまたはリセットが使われます。応用コートは何 時、どの休止動作形態へ移行するかを決めます。許可された周辺機能からの割り込みと許可された全てのリセット元がマイクロコントローラ を休止から活動動作に回復することができます。

加えて、電力削減レジスタはソフトウェアから個別周辺機能へのクロックを停止する方法を提供します。これが行われると、周辺機能の現在の状態は凍結され、その周辺機能からの電力消費はありません。これは活動動作とアイドル動作での消費電力を減らし、休止形態動作だけよりも遥かに細かく調整された電力管理を可能にします。

11.3. 休止形態動作

休止形態動作は節電のためにマイクロコントローラ内の単位部とクロック範囲を停止するのに使われます。XMEGAマイクロコントローラは応用実行中の代表的な機能段に合うように調整された5つの異なる休止形態動作を持ちます。休止形態へ移行するための専用休止命令(SLEEP)が利用できます。休止からデバイスを起動するのに割り込みが使われ、利用可能な割り込み起動元は構成設定された休止形態種別に依存します。許可された割り込みが起こると、デバイスは起動し、SLEEP命令の後の最初の命令から通常のプログラム実行を継続する前に、割り込み処理ルーチンを実行します。起動が起きた時により高い優先権の他の割り込みが保留中の場合、起動割り込みに対する割り込み処理ルーチンが実行される前に、それらの割り込み処理ルーチンがそれらの優先権に従って実行されます。起動後、CPUは実行を開始する前に4クロック周期停止します。

レジスタファイル、SRAM、I/Oレジスタの内容は休止中も維持されます。休止の間にリセットが起きた場合、デバイスはリセットし、リセット ベクタから 始動して実行します。

11.3.1. アイドル動作

アイドル動作ではCPUと不揮発性メモリが停止されますが(進行中のどのプログラミングも完了されることに注意)、割り込み制御器、事象システムとDMA制御器を含む全ての周辺機能は動作を維持されます。許可されたどの割り込みもデバイスを起動します。

11.3.2. パワーダウン動作

ハプワーダウン動作では実時間計数器クロック元を含む全てのクロック元が停止されます。これは走行しているクロックを必要としない非同期単位部だけの動作を許します。MCUを起動できる割り込みは2線インターフェースアトレス一致割り込み、非同期ポート割り込み、USB再開割り込みだけです。

11.3.3. パワーセーブ動作

パワーセーブ動作は1つの例外(以下)を除いてパワーダウン動作と同じです。実時間計数器が許可されているなら、それは休止中も動作を維持され、デバイスはRTCの上昇溢れまたは比較一致の割り込みのどちらからでも起動することできます。

11.3.4. スタンバイ動作

スタンハーイ動作は許可されているシステム クロック元が動作を維持され、一方CPU、周辺機能、RTCのクロックが停止される例外を除いてハーターク・ウン動作と同じです。これは起動時間を減らします。

11.3.5. 拡張スタンバイ動作

拡張スタンバイ動作は許可されているシステム クロック元が動作を維持され、一方CPUと周辺機能のクロックが停止される例外を除いてパワー
セーブ動作と同じです。これは起動時間を減らします。



12. システム制御とリセット

12.1. 要点

- リセット元が活性になる時にマイクロ コントローラをリセットして初期状態に設定
- 各種状況を網羅する多数のリセット元
 - 電源ONリセット
 - 外部リセット
 - ウォッチト・ック リセット
 - 低電圧(Brown-out)リセット
 - PDIリセット
 - ソフトウェア リセット
- 非同期動作
 - リセットにデバイス内のシステム クロックの走行が全く不要
- 応用コート、からリセット元を読み取るためのリセット状態レシ、スタ

12.2. 概要

リセット システムはマイクロ コントローラ リセットを発行してデバイスをその初期状態に設定します。これはマイクロ コントローラがそれの電源定格以下で動作するような時に動作が開始または継続しない状況のためです。リセット元が活性(有効)になった場合、デバイスは全てのリセット元がそれらのリセットを開放するまでリセットに移行して保持されます。I/Oピンは直ちにHi-Zにされます。プログラム カウンタはリセット ベクタ位置に設定され、全てのI/Oレシ、スタがそれらの初期値に設定されます。SRAM内容は保持されます。けれども、リセット発生時にデバイスがSRAMをアクセスする場合、アクセスされた位置の内容を保証することはできません。

リセットが全てのリセット元から開放された後、デバイスがリセット ベクタ アドレスから走行を始める前に、既定発振器が始動され、そして校正されます。既定により、これは最低プログラム アドレス(0)ですが、リセット ベクタをブート領域の最低アドレスへ移動することが可能です。

リセット機能は非同期で、故にデバイスをリセットするのにシステム クロックの走行が全く必要とされません。ソフトウェア リセット機能は使用者ソフトウェアからの制御されたシステム リセットの発行を可能にします。

リセット状態(STATUS)レシ、スタは各リセット元に対する個別の状態フラケ、を持ちます。これは電源ONリセットで解除(0)され、最後の電源ONからどのリセット元がリセットを発行したかを示します。

12.3. リセットの流れ

何れかのリセット元からのリセット要求は直ちにデバイスをリセットし、その要求が活性(有効)である限り、リセットを維持します。全てのリセット要求が開放されると、再びデバイスが走行を始める前にデバイスは3つの段階を通って行きます。

- ・リセット計数器遅延
- 発振器始動
- 発振器校正

この処理中に別のリセット要求が起きると、リセットの流れは最初から始まります。

12.4. リセット元

12.4.1. 電源ONリセット

電源ONリセット(POR)はチップ。上の検出回路によって生成されます。PORはVCCが上昇してPOR閾値電圧(VPOT)に達した時に活性にされ、リセット手順を開始します。

PORはVCCが下降してVPOTレヘル以下に落ちた時にデバイスの電力を正しく落とすのにも活性にされます。

VPOTレベルはVCC上昇の方がVCC下降よりも高くなります。

12.4.2. 低電圧検出(Brown-Out)リセット

チップ上の低電圧検出(BOD)回路はBODLEVELヒューズによって選択される設定可能なレベルの固定値と比較することにより、動作中の VCCレベルを監視します。禁止されると、BODはチップ消去中とPDIが許可されている時に最低レベルを強制されます。

12.4.3. 外部リセット

外部リセット回路は外部RESETピンに接続されています。RESETピンが最小パルス時間textより長くRESETピン閾値電圧VRST未満に駆動された時に外部リセットが起動されます。リセットはピンがLowに保たれる限り保持されます。リセット ピンは内部プルアップ 抵抗を内包します。

12.4.4. ウォッチト・ック・リセット

ウォッチト、ック、タイマ(WDT)は正しいプログラム動作を監視するためのシステム機能です。WDTが設定された時間経過周期内にソフトウェアからリセットされない場合、ウォッチト、ック、リセットが起されます。ウォッチト、ック、リセットは2MHz内部発振器で1~2クロック周期の間、活性(有効)です。より多くの詳細については20頁の「WDT - ウォッチト、ック、タイマ」をご覧ください。



12.4.5. ソフトウェア リセット

ソフトウェア リセットはリセット制御(CTRL)レシ、スタのソフトウェア リセット(SWRST)ヒ、ットへの書き込みによってソフトウェアからシステム リセットを発行することを可能にします。 リセットはそのヒ、ット書き込み後、2 CPUクロック周期内で発行されます。 ソフトウェア リセットが要求される時からそれが発行されるまではどの命令も実行できません。

12.4.6. プログラミングとデブッグ用インターフェース リセット

プログラミングとデバッグ用インターフェースリセットは外部のプログラミングとデバッグの間中のデバイスリセットに使われる独立したリセット元を含みます。このリセット元はデバッガと書き込み器からだけアクセス可能です。



13. WDT - ウォッチト、ック、タイマ

13.1. 要点

- 計時経過時間前に計時器がリセットされない場合にデバイス リセットを発行
- 専用発振器からの非同期動作
- 32kHz超低電力発振器の1kHz出力
- 8msから8sまで11種の選択可能な時間経過周期
- 2つの動作種別
 - 標準動作
 - 窓動作
- 望まれない変更を防ぐための構成設定施錠

13.2. 概要

ウォッチト、ック、タイマ(WDT)は正しいプログラム動作を監視するシステム機能です。暴走や停滞コート、のような異常状況からの回復を可能にします。WDTはタイマで、予め定義された時間経過周期に構成設定され、許可された時に定常的に走行します。WDTが時間経過周期内にリセットされない場合、WDTはマイクロコントローラリセットを発行します。WDTは応用コート、からのWDR(Watchdog Timer Reset)命令を実行することによってリセットされます。

窓動作はWDTがリセットされなければならない総時間経過期間内の時間幅または窓の定義を可能にします。WDTが速すぎまたは遅すぎでこの窓の外側でリセットされると、システム リセットが発行されます。標準動作に比べ、これはコート、異常が一定のWDR実行を引き起こす状況を捕らえることもできます。

許可されていれば、WDTは活動動作と全ての電力(休止形態)動作で作動します。これは非同期で、CPUと無関係なクロック元で動作し、例え主クロックが停止したとしても、システム リセットを発行するための動作を継続します。

構成設定変更保護機構はWDT設定が事故によって変更され得ないことを保証します。安全性を増すため、WDT設定を固定化するためのヒュースも利用可能です。



14. 電池代替支援システム

14.1. 要点

- ・以下に対する専用VBATピンからの電池代替電圧供給
 - 1つの超低電力32ビット実時間計数器(RTC)
 - •1つの停止検出監視器付き32.768kHzクリスタル用発振器
 - 2つの支援レジスタ
- 実時間計数器走行込みで500nAの代表的な電力消費
- 以下の条件での主電力から電池代替電力への自動的な切り換え
 - 低電圧検出(BOD:Brown-Out Detection)リセット
- 電池代替電力から主電力への自動的な切り換え
 - 低電圧検出リセット(BOR)開放後のデバイス リセット
 - 電源ONリセット(POR)とBOR解放後のデバイス リセット


14.2. 概要

Atmel AVR XMEGA系統は実時間計数器(RTC)、低電圧検出器(BOD)とウォッチト、ック、タイマ許可で2μA以下の節電消費電流を持つ極端に低い漏れの製法で既に動いています。それでも、時間を保ち続けることが重要ないくつかの応用に関して、システムは日々の作業に使われる1つの主電池または電源と、時間を保ち続ける機能用に1つの代替電池を持ちます。電池代替システムは主電力と電池代替電力間の自動電力切り換えを可能にする機能を含みます。図14-1.はこのシステムの概要を示します。

電池代替支援単位部は専用のVBAT電力ピンへの代替電池接続を支援します。これは主電池または電源が利用不能の時に、32ビット実時間計数器、停止検出監視器付き32.768kHzクリスタル用発振器と2つの支援レジスタへの電力を保証します。

主電力喪失で、デバイスはこれを自動的に検知し、電池代替支援単位部がVBATピンからの給電に切り換えます。主電力が回復されてしまい、そして電源ONリセット(POR)と低電圧検出リセット(BOR)の両方の元が開放された後で、電池代替支援単位部は再び主電量からの給電に切り換え戻します。

32ビット実時間計数器(RTC)はVBATから動いている時に、TOSC1とTOSC2のピン間に接続される32.768kHzクリスタル用発振器の1Hz出力からクロック駆動されなければなりません。32ビットRTCのより多くの詳細については32頁の「RTC32 - 32ビット実時間計数器」を参照してください。



15. 設定可能な多段割り込み制御器

15.1. 要点

- 短くて予想可能な割り込み応答時間
- 各割り込みに対して独立した構成設定と独立した割り込みへ、クタ
- 設定可能な多段割り込み制御器
 - 段位と割り込みへづタアトレスに従った割り込み優先順化
 - 全ての割り込みに対して選択可能な3つの割り込み段位:下位、中位、上位
 - 低位割り込み内での選択可能なラウンドロビン優先権の仕組み
 - 重大な機能用の遮蔽不可割り込み
- 応用領域またはブートローダ領域に任意選択で配置される割り込みへりタ

15.2. 概要

割り込みは周辺機能の状態変化を合図し、これはプログラム実行の切り換えに使えます。周辺機能は1つ以上の割り込みを持つことができ、その全てが個別に許可され、構成設定されます。割り込みが構成設定されて許可される時に割り込み条件が存在すると、割り込み要求を生成します。設定可能な多段割り込み制御器(PMIC)は割り込み要求の処理と優先順化を制御します。割り込み要求がPMICによって応答されると、プログラムカウンタが割り込みへ、クタを指示するように設定され、割り込み処理ルーチンを実行できます。

全ての周辺機能はそれらの割り込みに対して、低、中、高の3つの異なる優先レベルを選択できます。割り込みはそれらの段位とそれらのペックタアドレスに従って優先順化されます。中位割り込みは低位割り込み処理に割り込みます。高位割り込みは中位と低位の両方の割り込み処理に割り込みます。各レベル内では割り込み優先権が割り込みベックタアドレスから決められ、それは最下位割り込みベックタアドレスが最高割り込み優先権を持ちます。全ての割り込みが或る一定時間内に処理されるのを保証するために、低位割り込みは任意選択のラウンドロビン計画機構を持ちます。

遮蔽不可割り込み(NMI)も支援され、システムの重大な機能に使うことができます。

15.3. 割り込みべりタ

割り込みへ、クタは周辺機能の基準割り込みアトンスと各周辺機能内の特定割り込みに対する変位アトンスの合計です。Atmel AVR XME GA A3BUデバイスに関する基準アトンスは表15-1.で示されます。周辺機能で利用可能な各割り込みに対する変位アトンスはXMEGA AU手引書内で各周辺機能に対して記述されます。割り込みを1つだけ持つ周辺機能または単位部については表15-1.で割り込みベクタが示されます。プログラムアトンスは語アトンスです。



表15-1 リセットと割り込みのべっな

プログラム アトレス (基準アトレス)	供給元	割り込み内容	
\$000000	RESET		
\$000002	OSCF_INT_vect	クリスタル用発振器停止割り込みベクタ (NMI)	
\$000004	PORTC_INT_base	ポートC割り込み基準	
\$000008	PORTR_INT_base	ポートR割り込み基準	
\$00000C	DMA_INT_base	DMA制御器割り込み基準	
\$000014	RTC32_INT_base	32ビット実時間計数器割り込み基準	
\$000018	TWIC_INT_base	ポートC上の2線インターフェース割り込み基準	
\$00001C	TCC0_INT_base	ポートC上のタイマ/カウンタ0割り込み基準	
\$000028	TCC1_INT_base	ポートC上のタイマ/カウンタ1割り込み基準	
\$000030	SPIC_INT_vect	ポートC上の直列周辺インターフェース(SPI)割り込みへ、クタ	
\$000032	USARTC0_INT_base	ポートC上のUSART0割り込み基準	
\$000038	USARTC1_INT_base	ポートC上のUSART1割り込み基準	
\$00003E	AES_INT_vect	AES割り込みベクタ	
\$000040	NVM_INT_base	不揮発性メモリ割ウ込み基準	
\$000044	PORTB_INT_base	ポートB割り込み基準	
\$000048	ACB_INT_base	ポートB上のアナログ比較器割り込み基準	
\$00004E	ADCB_INT_base	ポートB上のA/D変換器割り込み基準	
\$000056	PORTE_INT_base	ポートE割り込み基準	
\$00005A	TWIE_INT_base	ポートE上の2線インターフェース割り込み基準	
\$00005E	TCE0_INT_base	ポートE上のタイマ/カウンタ0割り込み基準	
\$00006A	TCE1_INT_base	ポートE上のタイマ/カウンタ1割り込み基準	
\$000074	USARTE0_INT_base	ポートE上のUSARTO割り込み基準	
\$000080	PORTD_INT_base	ポートD割り込み基準	
\$000084	PORTA_INT_base	ポートA割り込み基準	
\$000088	ACA_INT_base	ポートA上のアナログ比較器割り込み基準	
\$00008E	ADCA_INT_base	ポートA上のA/D変換器割り込み基準	
\$00009A	TCD0_INT_base	ポートD上のタイマ/カウンタ0割り込み基準	
\$0000A6	TCD1_INT_base	ポートD上のタイマ/カウンタ1割り込み基準	
\$0000AE	SPID_INT_vect	ポートD上の直列周辺インターフェース(SPI)割り込みへ、クタ	
\$0000B0	USARTD0_INT_base	ポートD上のUSART0割り込み基準	
\$0000B6	USARTD1_INT_base	ポートD上のUSART1割り込み基準	
\$0000D0	PORTF_INT_base	ポートF割り込み基準	
\$0000D8	TCF0_INT_base	ポートF上のタイマ/カウンタ0割り込み基準	
\$0000EE	USARTF0_INT_base	ポートF上のUSART0割り込み基準	
\$0000FA	USB_INT_base	ポートD上のUSB割り込み基準	



16. 入出力ポート

16.1. 要点

- 個別構成設定を持つ47本の汎用入出力ピン
- 構成設定可能な駆動部と引き込み設定を持つ出力駆動部
 - コンプリメンタリ
 - ワイヤード AND
 - ワイヤート OR
 - バス保持
 - 反転入出力
- 割り込みと事象を持つ同期と/または非同期の感知付き入力
 - 両端感知
 - 上昇端感知
 - 下降端感知
 - Lowレヘール感知
- 入力とワイヤート、OR/AND構成設定での任意選択のプルアップとプルタ・ウンの抵抗
- 任意選択のスリューレート制御
- 全休止形態からデバイスを起動できる非同期ピン変化感知
- 入出力ポート毎でピン遮蔽を持つ2つのポート割り込み
- ポート ピンへの効率的で安全なアクセス
 - 専用の切り換え、解除(0)、設定(1)用レジスタ通すハートウェア読み−変更−書き
 - 単一操作で複数ピンの構成設定
 - ビット アクセス可能なI/Oメモリ空間へポート レジスタの割り当て
- ポート ピンでの周辺機能クロック出力
- ま゚ート ピンでの実時間計数器クロック出力
- 事象チャネルがポート ピンで出力可能
- デジタル周辺機能ピンの再割り当て
 - 選択可能なUSART、SPI、タイマ/カウンタの入出力ピン位置

16.2. 概要

1つのポートはピン0~7で最大8つのポート ピンから成ります。各ポート ピンは構成設定可能な駆動部と引き込み設定を持つ入力または出力として構成設定することができます。それらは選択可能なピン変化条件用の割り込みと事象を持つ同期と非同期の入力感知も実装します。非同期ピン変化感知はクロックが全く動かない形態を含む全ての休止形態からピン変化がデバイスを起こせることを意味します。

全ての機能はピン毎に個別で構成設定可能ですが、単一操作で多数のピンを構成設定することができます。ピンは駆動値と/または引き込み抵抗の構成設定の安全で正しい変更のためのハードウェア読みー変更ー書き(RMW)機能を持ちます。1つのポート ピンの方向は他のどのピンの方向をも予期せず変更することなく変えることができます。


ポート ピン構成設定は他のデバイス機能の入出力選択も制御します。それはポート ピンへの周辺機能クロックと実時間クロックの両出力を持つことが可能で、それは外部使用に利用可能です。同じことが外部機能の同期と制御に使える、事象システムからの事象に適用されます。応用の必要性に対するピン配置の最適化のため、USART、SPI、タイマ/カウンタのような他のデジタル周辺機能は選択可能なピン位置に再割り当てすることができます。

ポートの表記は、PORTA、PORTB、PORTC、PORTD、PORTE、PORTF、PORTRです。

16.3. 出力駆動部

全てのポート ピン(Pn)は設定可能な出力構成設定を持ちます。電磁放射を減らすため、ポート ピンは構成設定可能なスリューレート制限も持ちます。

16.3.1. コンプリメンタリ (プッシュプル)






16.3.2. プルダウン

図16-2. I/Oピン形態 - 入力プルダウン付きコンプリメンタリ DIRn OUTn INn

16.3.3. プルアップ[°]





16.3.4. バス保持

ハ、ス保持の弱い出力は最後の出力値と同じ論理値を生成します。最後の値が1だったならプルアップとして、最後の値が0だったなら、プルダウンとして働きます。

図16-4. I/Oピン形態 - バス保持付きコンプリメンタリ DIRn OUTn INn


16.3.5. その他





16.4. 入力感知

入力感知はポートに対して許可されたクロックに依存して同期または非同期で、この形態は図16-7.で示されます。



ピンが反転I/Oで構成設定されると、ピン値は入力感知前に反転されます。

16.5. 交換ポート機能

殆どのポート ピンは汎用I/Oピンであることに加えて交換ピン機能を持ちます。機能交換が許可されると、それは通常ポート ピン機能またはピン値を無効にするかもしれません。これは他の周辺機能で必要とするピンが許可または使用ピンに構成設定される時に起きます。周辺機能がどう無効にして、ピンをどう使うかはその周辺機能に関する章で記述されます。46頁の「ピン配置とピン機能」は周辺機能でどの単位部がピンでの交換機能を許可するのかと、どの交換機能がピンで利用可能かを示します。



17. TC0/1 - 16ビット タイマ/カウンタ0型と1型

17.1. 要点

- 7つの16ビットタイマ/カウンタ
 - 4つの0型タイマ/カウンタ
 - 3つの1型タイマ/カウンタ
 - 各0型タイマ/カウンタから2つの8ビットタイマ/カウンタを許す分割動作形態
- 2つのタイマ/カウンタの縦列接続によって支援される32ビット タイマ/カウンタ
- 4つまでの組み合わせた比較と捕獲(CC)チャネル
 - 0型のタイマ/カウンタに対して4つのCCチャネル
 - 1型のタイマ/カウンタに対して2つのCCチャネル
- 2重緩衝されたタイマ定期間設定
- 2重緩衝された比較と捕獲のチャネル
- 波形生成:
 - 周波数生成
 - 単一傾斜パルス幅変調
 - 2傾斜パルス幅変調
- 捕獲:
 - 雑音消去付き捕獲入力
 - 周波数捕獲
 - パルス幅捕獲
 - 32ビット捕獲入力
- タイマ経過溢れとタイマ異常の割り込み/事象
- CCチャネル当たり1つの比較一致または捕獲の割り込み/事象
- 事象システムと共に以下が使用可能:
 - 直交復号
 - 計数と方向の制御
 - 捕獲
- DMAと共にDMA転送単位処理起動に使用可能
- Hi-Res 高分解能拡張
 - 周波数と波形の分解能を2ビット(×4)または3ビット(×8)増加
- AWeX 新波形拡張
 - 設定可能な沈黙時間挿入(DTI)を持つLow側とHigh側の出力
 - 駆動部の安全な禁止のための事象制御された障害保護

17.2. 概要

Atmel AVR XMEGAデバイスは7つの柔軟な16ビット タイマ/カウンタ(TC)の組を持ちます。それらの能力には、正確なプログラム実行タイミンク、周波数と波形の生成、事象管理、デジタル信号の時間と周波数の測定付きの捕獲入力を含みます。2つのタイマ/カウンタは任意選択の32ビット捕獲を持つ32ビット タイマ/カウンタを作成するために縦列接続することができます。

タイマ/カウンタは基本計数器と比較または捕獲(CC)チャネルの組から成ります。基本計数器はクロック周期または事象を計数するのに使えます。これは方向制御とタイミングに使うことができる定期設定を持ちます。CCチャネルは基本計数器と共に、比較一致制御、周波数生成、パルス幅波形変調は勿論、様々な入力捕獲動作を行うのにも使うことができます。タイマ/カウンタは比較または捕獲のどちらの機能にも構成設定できますが、同時に両方を実行することはできません。

タイマ/カウンタは任意選択の前置分周付きの周辺機能クロックまたは事象システムからクロック駆動と計時を行うことができます。 事象システムは 方向制御と捕獲起動、または動作の同期にも使うことができます。


タイマ/カウンタの0型と1型間には2つの違いがあります。タイマ/カウンタ0は4つのCCチャネルを持ち、タイマ/カウンタ1は2つのCCチャネルを持ちます。CCチャネルCとCCチャネルDに関連する全ての情報はタイマ/カウンタ0に対してだけ有効です。タイマ/カウンタ0だけが各々4つの比較チャネルを持つ2つ8ビット タイマ/カウンタに分割する分割動作機能を持ちます。

いくつかのタイマ/カウンタはもっと特殊化された波形と周波数の生成を許すための拡張を持ちます。新波形拡張(AWeX)は電動機制御や他の電力制御応用を意図されています。それは沈黙時間挿入付きのLow側とHigh側の出力は勿論、禁止用の障害保護や外部駆動部切断も許します。ポート ピンの向こう側への同期したビット様式を生成することもできます。

新波形拡張はタイマ/カウンタに対して追加のもっと進化した機能の提供を許します。これはタイマ/カウンタ0でだけ利用可能です。より多くの詳細については30頁の「AWeX - 新波形拡張」をご覧ください。

高分解能(Hi-Res)拡張は周辺機能クロックよりも最大4倍速く走行する内部クロック元を使うことによって、波形出力分解能を4または8倍に増すのに使うことができます。より多くの詳細については31頁の「Hi-Res - 高分解能拡張」をご覧ください。





ポートC、ポートD、ポートEは各々、1つのタイマ/カウンタ0と1つのタイマ/カウンタ1を持ち、ポートFは1つのタイマ/カウンタ0を持ちます。これらの表記は各々、TCC0(タイマ/カウンタC0)、TCC1、TCD0、TCD1、TCE0、TCE1、TCF0です。



18. TC2 - 16ビット タイマ/カウンタ2型

18.1. 要点

- 8つの8ビットタイマ/カウンタ
 - 4つの下位バイト タイマ/カウンタ
 - 4つの上位バイト タイマ/カウンタ
- 各タイマ/カウンタ2で最大8つの比較チャネル
 - 下位バイト タイマ/カウンタ用の4つの比較チャネル
 - 上位バイトタイマ/カウンタ用の4つの比較チャネル
- 波形生成
 - 単一傾斜パルス幅変調
- 計時器漏れ(アンダーフロー)割り込み/事象
- 下位バイト タイマ/カウンタ用の比較チャネル当たり1つの比較一致割り込み/事象
- 計数制御に対して事象システムとで使用可
- DMA転送単位処理起動に使用可

18.2. 概要

3つのタイマ/カウンタ2があります。これらはタイマ/カウンタ0が分割動作に設定される時に実現されます。これは各々4つの比較チャネルを持つ2つの8ビット タイマ/カウンタのシステムです。これは個別に制御されるデューティサイクルを持つ8つの構成設定可能なパルス幅変調(PWM:Pulse Width Modulation)を与え、多くのPWMチャネルが必要な応用に意図されています。

2つの8ビット タイマ/カウンタはこのシステムに於いて各々、下位バイトタイマ/カウンタと上位バイトタイマ/カウンタとして参照されます。それらの違いは下位バイト タイマ/カウンタだけが比較一致割り込み、事象、DMA起動を生成するのに使えることです。2つの8ビット タイマ/カウンタは共用されるクロック元と、独立した定期と比較の設定を持ちます。それらは任意選択の前置分周を周辺機能クロックから、または事象システムからク ロック駆動と計時をすることができます。計数器は常に下降計数です。

ポートC、ポートD、ポートE、ポートFは各々1つのタイマ/カウンタ2を持ちます。これらの表記は各々、TCC2(タイマ/カウンタC2)、TCD2、TCE2、TCF2です。



19. AWeX - 新波形生成拡張

19.1. 要点

- 各比較チャネルからの補完出力を持つ波形出力
- 4つの沈黙時間挿入(DTI)部
 - 8ビット分解能
 - 独立したHigh側とLow側の沈黙時間設定
 - 2重緩衝された沈黙時間
 - 任意選択の沈黙時間中の停止計時器
- ホートピンに渡って同期したビット様式を生成する模様型生成部
 - 2重緩衝された模様型生成
 - 任意選択のポート ピンに渡る1つの比較チャネル出力の分配
- 瞬時と予め予測可能な障害起動に対する事象制御された障害保護

19.2. 概要

新波形拡張(AWeX)は波形生成(WG)動作でのタイマ/カウンタに追加の機能を提供します。これは主として各種形式の電動機や他の電力制御応用での使用が意図されています。これは外部駆動部の禁止と停止に対して沈黙時間挿入と障害保護を持つLow側とHigh側の出力を許します。ポート ピンに渡る同期されたビット模様を生成することもできます。

タイマ/カウンタのからの波形生成器出力の各々は何れかのAWeX機能が許可される時に出力の補完対に分けられます。これらの出力対はLow側(LS)とHigh側(HS)切り換え間の沈黙時間挿入を持つ、WG出力の非反転LSと反転HSを生成する沈黙時間挿入(DTI)部を通って行きます。DTI出力はポート無効化設定に従って標準ポート値を無効にします。

模様型生成部はそれが接続されたポートで同期したビット模様の生成に使うことができます。加えて、比較チャネルAからのWG出力は全てのポート ピンを無効にして、(そこへ)配給することができます。 模様型生成器部が許可されている時はDTI部が迂回されます。

障害保護部は事象システムに接続され、AWeX出力を禁止する障害条件を起動するのをどの事象でも可能にします。事象システムは予測可能で即時の障害反応を保証し、障害起動の選択に於ける柔軟性を与えます。

AWeXはTCC0に対して利用可能です。これの表記はAWEXCです。



20. Hi-Res - 高分解能拡張

20.1. 要点

- •波形生成器分解能を最大8倍(3ビット)増加
- 周波数、単一傾斜PWM、2傾斜PWMの生成を支援
- これが同じタイマ/カウンタに使われる時にAWeXを支援

20.2. 概要

高分解能(Hi-Res)拡張はタイマ/カウンタからの波形生成出力の分解能を4または8倍に増やすのに使うことができます。これはタイマ/カウンタに対して周波数、単一傾斜PWM、2傾斜PWMの生成を行うのに使うことができます。これが同じタイマ/カウンタに使われる場合、AWeXと共に使うこともできます。

Hi-Res拡張は4倍周辺機能クロック(clkper4)を使います。システム クロック前置分周器はHi-Res拡張が許可される時に4倍周辺機能クロックがCPUと周辺機能のクロック周波数よりも4倍高くなるように構成設定されなければなりません。

ポートC、ポートD、ポートE、ポートFの各タイマ/カウンタ対に対して各々が許可することができる4つのHi-Res拡張があります。これらの表記は各々、HIRESC、HIRESD、HIRESFです。



21. RTC32 - 32上ット実時間計数器

21.1. 要点

- 32ビット分解能
- 1つの比較レジスタ
- 1つの定期レジスタ
- 上昇溢れでの計時器解除
- 上昇溢れと比較一致での任意選択の割り込み/事象
- 選択可能な基準クロック
 - 1.024kHz
 - 1Hz
- VCC電力領域との動的切り換えを持つ絶縁されたVBAT電力領域


21.2. 概要

32ビット実時間計数器(RTC)は時間の経緯を保つために低電力休止動作形態を含んで、代表的に継続して走行する計数器です。それは休止動作形態からデバイスを起き上がらせて、そして/または周期的な間隔でデバイスに割り込むことができます。

基準クロックは高精度32.768kHzクリスタルから生成され、その設計は低電力消費に最適化されています。RTCは代表的に低電力休止形態動作で動き、時間の経緯を保ち、定期的な間隔でデバイスを起動します。

RTCの入力クロックは32.768kHz基準クロックから前置分周された1.024kHzまたは1Hzから取ることができます。RTCは計数値が比較(CO MP)レジスタ値と等しい時に比較割り込み要求や事象を生じます。RTCは計数値が定期(PER)レジスタ値と等しい時に溢れ割り込み要求や事象を生じます。計数器溢れは計数器値を0にもリセットします。

32ビット実時間計数器(RTC)はVBATから動いている時に、TOSC1とTOSC2のピン間に接続される32.768kHzクリスタル用発振器の1Hz出力からクロック駆動されなければなりません。





22. USB - 万能直列バス インターフェース

22.1. 要点

- 1つのUSB2.0全速(Full-speed:12Mbps)と低速(Low-speed:1.5Mbps)装置適合インターフェース
- 統合されたチップ上USB送受信部、外部部品不要
- 31までのエント゛ホーイントに対する完全なエント゛ホーイント柔軟性を持つ16のエント゛ホーイントアト・レス
 - エント、オペント当たり1つの入力エント、オペノト
 - エント゛ポイント当たり1つの出力エント゛ポイント
- 選択可能なエント゛ポイント アト・レス転送形式
 - 制御(Control)転送
 - 割り込み(Interrupt)転送
 - 大量(Bulk)転送
 - 等時(Isochronous)転送
- 設定可能なエント、オイント当たりのデータ本体量、最大1023小・イト
- 内部SRAM内に配置されたエント、ポイント構成設定とデータ緩衝部
 - エント、オイント構成設定データに対する構成設定可能な位置
 - ◆各エント、ホーイントのデータ緩衝部に対する構成設定可能な位置
- 以下のための内部SRAMとの組み込み直接メモリ入出力(DMA)
 - ●エント゛ホ゜イント構成設定
 - エンドぉ゚イント テータ読み書き
- •より高い単位処理量のためのピンポン動作と2重緩衝動作
 - 単一方向で使われる入力と出力のエント、ポイント データ緩衝部
 - 転送中にCPU/DMA制御器がデータ緩衝部を更新可
- 割り込み負荷とソフトウェア介在を減らすための複数パケット転送
 - ●1つの継続する転送で転送される最大パケット量を超えるデータ本体
 - パケット転送段階での割り込みまたはソフトウェアの相互作用なし
- 複数エント゛ポイント使用時の作業の流れ用の転送単位処理完了FIFO
 - 到着先行、処理作業待ち行列先行での完了された全ての転送単位処理の経緯
- システム クロック元と選択に無関係なクロック選択
- 低速USB動作に必要とされる最小1.5MHzのCPUクロック
- 全速動作に必要とされる最小12MHzのCPUクロック
- 事象システムへの接続
- USB転送単位処理中のチップ上デバッグの可能性

22.2. 概要

USBインターフェースはUSB2.0全速(Full speed:12Mbps)と低速(Low-speed:1.5Mbps)の装置の適合インターフェースです。

これは16のエンド、オペイントアドレスを支援します。全てのエンド、オペイントアドレスは1つの入力と1つの出力のエンド、オペイント、計32のエンド、オペイントを持ちます。各エンド、オペイトアドレスは完全に構成設定可能で、制御(Control)、割り込み(Interrupt)、大量(Bulk)、等時(Iso-chronous)の4つの転送形式のどれにも構成設定することができます。データ本体量も選択可能で、1023パイトまでのデータ本体を支援します。

専用メモリはUSB単位部に全く配置または含まれません。各エント、ポイントアトレスに対する構成設定を保つのと、各エント、ポイント用のデータ 緩衝部に内部SRAMが使われます。エント、ポイント構成設定とデータ緩衝部に使われるメモリ位置は完全に構成設定可能です。割り当てら れたメモリの量は使うエント、ポイントの数とそれらの構成設定に応じて完全に動的です。USB単位部は組み込み直接メモリ入出力(DMA)を 持ちUSB転送単位処理が起こる時にSRAMとデータを読み書きします。

最大単位処理量のため、エント・オペイントアト・レスはピッンポン動作に構成設定することができます。これが行われると、入力と出力のエント・オペイントが両方共同じ方向で使われます。そしてCPUやDMA制御器が1つのデータ緩衝部を読み/書きすると同時にUSB単位部が他方を読み/書きすることができ、その逆もです。これは2重緩衝通信を与えます。

複数パケット転送はソフトウェア介在なしの複数パケットとして転送されるべきエンドポイントの最大パケット容量を超えるデータ本体を許します。これはUSB転送に必要とされるCPU介在と割り込みを減らします。

低電力動作のため、USB単位部はUSBバスがアイドルで休止条件が与えられた時にマイクロ コントローラをどれかの休止形態に置くことができます。バス再開で、USB単位部はどの休止形態からもマイクロ コントローラを起こすことができます。

ポートDは1つのUSBを持ちます。これの表記はUSBです。



23. TWI - 2線インターフェース

23.1. 要点

- 2つの同様のTWI周辺機能
- 双方向2線インターフェース
 - Phillips社I²C適合
 - システム管理ハンス(SMBus)適合
- バス権利者(主装置)と従装置を支援
 - 従装置動作
 - 単一バス権利者(主装置)動作
 - 複数バス権利者(主装置)環境でのバス権利者(主装置)
 - 複数バス権利者(主装置)調停
- 柔軟な従装置アドレス一致機能
 - ハート・ウェアでの7ビットと一斉呼び出しのアトレス認証
 - 10ビット アトレス指定支援
 - 2重アト・レス一致またはアト・レス範囲遮蔽用のアト・レス遮蔽レシ・スタ
 - 無制限のアドレス数のための任意選択ソフトウェア アドレス認証
- パワーダウン動作を含む全休止形態動作で動作可能な従装置動作
- 全休止形態からデバイスを起こすことができる従装置アドレス一致
- 100kHzと400kHzのバス周波数支援
- スリューレート制限された出力駆動部
- バスの雑音とスパイクを消去するための入力濾波器
- 開始条件/再送開始条件とデータ ビット間の調停を支援(SMBus)
- アドレス解決規約(ARP)に対する支援を許す従装置調停(SMBus)

23.2. 概要

2線インターフェース(TWI)は双方向2線インターフェースです。これはI²Cとシステム管理バス(SMBus)適合です。バス実装に必要な外部ハートウェアは各バス線上の1つのプルアップ抵抗だけです。

ハスに接続されたデバイスは主装置または従装置として動作しなければなりません。主装置はバス上の従装置をアドレス指定することによってデータ転送処理を始め、データの送信または受信のどちらを望むかを知らせます。1つのバスは多くの従装置と、バスの制御を取ることができる1つまたは多数の主装置を持つことができます。調停手順は1つよりも多い主装置が同時に送信を試みる場合の優先権を取り扱います。バス衝突を解決するための手法は本質的に規約です。

TWI単位部は主装置と従装置の機能を支援します。主装置と従装置の機能はお互いに分離されており、個別に許可と構成設定ができます。主装置単位部は複数主装置バス動作と調停を支援します。それはボーレート発生器を含みます。100kHzと400kHzの両バス周波数が支援されます。自動起動操作のために迅速指令と簡便動作を許可することができ、ソフトウェアの複雑さを低減します。

従装置単位部はハート・ウェアでの7ビット アドレス一致と一斉アドレス呼び出しを実装します。10ビット アドレスも支援されます。専用のアドレス遮蔽レジスタは第2のアドレス一致レジスタまたはアドレス範囲遮蔽用のレジスタとして働くことができます。従装置はパワーダウン動作を含む全ての休止形態動作で動作を継続します。これはTWIアドレス一致での全休止形態からのデバイス起動を従装置に許します。代わりにソフトウェアでこれを扱うために、アドレス一致を禁止することが可能です。

TWI単位部は開始条件、停止条件、バス衝突、バス異常を検出します。バス上の協調損失、異常、衝突、クロック保持も検出され、主装置と従装置の両動作で利用可能な独立した状態フラグで示されます。

デバイスの内部TWI駆動部を禁止して、外部TWIバス駆動部接続に対する4線インターフェースを許可することが可能です。これはデバイスがTWIバスによって使われるのと違うVCC電圧で動作する応用に使うことができます。

ポートCとポートEは各々1つのTWIを持ちます。これらの周辺機能の表記はTWICとTWIEです。



24. SPI - 直列周辺インターフェース

24.1. 要点

- 2つの同様なSPI周辺機能
- 全二重、3線同期データ転送
- 主装置または従装置の動作
- LSB先行またはMSB先行のデータ転送
- 設定可能な7つのビット速度
- 送信終了での割り込み要求フラグ
- データ衝突を示すための上書き発生フラグ
- アイドル休止動作からの起動
- 倍速主装置動作

24.2. 概要

直列周辺インターフェース(SPI)は3線または4線を使う高速同期データ転送インターフェースです。それはAtmel AVR XMEGAデバイスと周辺装置間、または多数のマイクロコントローラ間での高速通信を許します。SPIは全二重通信を支援します。

バスに接続する装置は主装置または従装置として動作しなければなりません。主装置が全てのデータ転送処理を始め、そして制御します。

ポートCとポートDは各々1つのSPIを持ちます。これらの周辺機能の表記はSPICとSPIDです。



25. USART

25.1. 要点

- •6つの同様なUSART周辺機能
- 全二重動作
- 非同期と同期での動作
 - デバイス クロック周波数の1/2までの同期クロック速度
 - デバイス クロック周波数の1/8までの非同期クロック速度
- 5,6,7,8,9データ ビットと1,2停止ビットの直列フレーム支援
- 分数ボーレート発生器
 - どのシステム クロック周波数からも望むボーレートを生成可
 - 一定の周波数で外部発振器不要
- 組み込みの誤り検出と修正の仕組み
 - 奇数/偶数パリティ生成器とパリティ検査
 - データ オーバランとフレーミング 異常の検出
 - 不正開始ビット検出とデジタル低域通過濾波器を含む雑音濾波
- 以下の独立した割り込み
 - 送信完了
 - 送信データ レジスタ空
 - 受信完了
- 複数プロセッサ通信動作
 - 複数デバイスのバス上で特定デバイスをアドレス指定するためのアドレス指定の仕組み
 - アドレス指定されないデバイスで全てのフレームを自動的に無視することが可
- 主装置SPI動作
 - 2重緩衝された動作
 - 構成設定可能なデータ順
 - 周辺機能クロック周波数の1/2までの動作
- IrDA適合パルス変調/復調用赤外線通信(IRCOM)単位部

25.2. 概要

USART(Universal Synchronous and Asynchronuos serial Receiver and Transmitter)は高速で柔軟な直列通信単位部です。USART は非同期と同期の動作と全二重通信を支援します。USARTはSPI主装置での動作形態に構成設定してSPI通信に使うことができます。

通信はフレームに基き、その構造形式は広範囲の規格を支援するように独自設定することができます。USARTは両方向於いて緩衝され、フレーム間のどんな遅延もなしに継続するデータ送信を可能にします。受信と送信の完了に対する独立した割り込みは完全な割り込み駆動通信を許します。フレーミング異常と緩衝部溢れはハートヴェアで検知され、独立した状態フラグで示されます。奇数または偶数のハッリティ生成とハッリティ検査も許可することができます。

クロック生成部はどのシステム クロック周波数からでも広範囲のUSARTボーレートを発生できる分数ボーレート発生器を含みます。これは必要とされるボーレートを達成するために特定周波数を持つ外部クリスタル発振器を使うことの必要を取り去ります。これは同期従装置動作での外部クロック入力も支援します。

USARTが主装置SPI動作に設定されると、全てのUSART特有論理回路は禁止され、送受信緩衝部、移動レジスタ、ボーレート発生器を許可のままにします。 ピン制御と割り込み生成は両動作で同じです。 レシ、スタは両動作で使われますが、いくつかの制御設定について機能が異なります。

赤外線通信(IRCOM)単位部は115.2kbpsまでのボーレートに対してIrDA 1.4物理適合パルスの変調と復調の支援を1つのUSARTに対して許可することができます。

ポートCとポートDは各々2つのUSARTを持ちます。ポートEとポートFは1つのUSARTを持ちます。これらの周辺機能の表記は各々、USARTC0、USARTC1、USARTD0、USARTD1、USARTE0、USARTF0です。



26. IRCOM - 赤外線通信単位部

26.1. 要点

- 赤外線通信用パルス変調/復調
- 115.2kbpsまでのボーレートに対してIrDA適合
- ・選択可能なパルス変調方式
 - 3/16ボーレート周期
 - 固定パルス周期、設定可能な8ビット
 - パルス変調禁止
- ・組み込み濾波
- 何れかのUSARTへ接続可能(USARTによる使用)

26.2. 概要

Atmel AVR XMEGAデバイスは115.2kbpsまでのボーレートに対してIrDA適合の赤外線通信単位部です。これはUSARTに対して赤外線パルスの符号化と復号を可能とするためにUSARTに接続することができます。



27. AESとDESの暗号エンシン

27.1. 要点

- データ暗号化規格(DES)CPU命令
- 新暗号化規格(AES)暗号部
- DES命令
 - 暗号化と解読
 - DES支援
 - 8小小の塊当たり16CPUクロック周期の暗号化/解読
- AES暗号部
 - 暗号化と解読
 - 128ビット鍵支援
 - 状態メモリへのXORデータ設定支援
 - 16バイトの塊当たり375クロック周期の暗号化/解読

27.2. 概要

新暗号化規格(AES)とデータ暗号化規格(DES)は暗号化に使われる主な2つの規格です。これらはAES周辺単位部とDES CPU命令を通して支援され、通信インターフェースとCPUはこれらを高速で暗号化された通信と安全なデータ記憶に使うことができます。

DESはAVR CPUの命令によって支援されます。8バイトの鍵と8バイトのデータ塊がレジスタ ファイルに格納され、そしてそのデータ塊を暗号化/解読するためにDES命令が16回実行されなければなりません。

AES暗号単位部は128ビット鍵を使う128ビット データ塊の暗号化と解読を行います。鍵とデータは暗号化/解読が開始される前に単位部内の鍵と状態のメモリに格納されていなければなりません。暗号化/解読が行われる前に375周辺機能クロック周期かかります。その後に暗号化/解読されたデータが読み出すことができ、任意選択の割り込みを生成することができます。AES暗号単位部は暗号化/解読が行われた時の転送起動付きのDMA支援と、状態配列メモリが完全に設定された時の任意選択の暗号化/解読の自動開始も持ちます。



28. CRC - 巡回冗長検査(Cyclic Redundancy Check)生成器

28.1. 要点

- 以下に対する巡回冗長検査(CRC)生成と検査
 - 通信データ
 - フラッシュメモリ内のプログラムまたはデータ
 - SRAMとI/Oメモリ空間内のデータ
- フラッシュメモリ、DMA制御器、CPUとの統合
 - DMAチャネルを通して行うデータでの継続的なCRC
 - フラッシュ メモリの全体または選択可能な範囲の自動CRC
 - CPUはI/Oインターフェースを通してデータをCRC生成器に設定可
- ・以下にソフトウェア選択可能なCRC生成多項式
 - CRC-16 (CRC-CCITT)
 - CRC-32 (IEEE 802.3)
- 0剰余検出

28.2. 概要

巡回冗長検査(CRC)はデータ内の偶然の誤りを見つけるのに使われる誤り検出技術調査算法で、これは一般的にデータ送信の正しさを決めるのに使われ、データはデータとプログラムのメモリ内に存在します。CRCは入力としてデータの流れまたはデータの塊を取り、データに追加してチェックサムとして使うことができる16ビットまたは32ビットの出力を生成します。同じデータが後で受信される、または読まれる時に、デバイスまたは応用が計算を繰り返します。新しいCRCの結果が先に計算されたものと一致しなければ、その塊はデータ誤りを含みます。そして応用はこれを検知し、再び送るべきデータの要求または単純に不正なデータを不使用のように、調整的な活動を取るかもしれません。

代表的に、任意長のデータ塊に適用されるnビットCRCはnビットよりも長くないどんな単一の連続誤り(データのnビットよりも多くに及ばないどんな単一の改変)も検出し、より長い全ての連続誤り分の1-2⁻ⁿを検出します。Atmel AVR XMEGAデバイスのCRC単位部は一般的に使われる2つのCRC生成多項式、CRC-16(CRC=CCITT)とCRC-32(IEEE 802.3)を支援します。

• CRC-16:

生成多項式: $X^{16}+X^{12}+X^{5}+1$

16進値 : \$1021

• CRC-32:

生成多項式: $X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^{8}+X^{7}+X^{5}+X^{4}+X^{2}+X+1$

16進値 : \$04C11DB7



29. ADC - 12t yh A/D変換器

29.1. 要点

- 2つのA/D変換器
- 12ビット分解能
- 1秒当たり最大200万採取
 - ADCと1倍利得段を使って同時に2つの入力を採取可
 - 1.5µs内で4入力の採取可
 - 8ビット分解能で最小2.5µsの変換時間
 - 12tinh分解能で最小3.5usの変換時間
- 差動とシングルエンドの入力
 - 最大16のシングルエント、入力
 - 16×4種の利得なし差動入力
 - 8×4種の利得付き差動入力
- 組み込み差動利得段
 - 1/2倍、1倍、2倍、4倍、8倍、16倍、32倍、64倍の利得任意選択
- 単発、連続、走査の変換任意選択
- 4つの内部入力
 - 内部温度感知器
 - D/A変換器(DAC)出力
 - AVCCの1/10の電圧
 - 1.1Vハントギャップ電圧
- 個別の入力制御と結果レジスタを持つ4つの変換チャネル
 - 4つの並列構成設定と結果を許可
- 内部及び外部の基準電圧任意選択
- 使用者定義閾値の正確な監視用の比較機能
- 任意選択の正確なタイミング用事象起動変換
- 任意選択の変換結果DMA転送
- 任意選択の比較結果での割り込み/事象

29.2. 概要

A/D変換器(ADC)はアナログ信号をデジタル値に変換します。ADCは12ビット分解能と秒当たり200万採取(Msps)までの変換能力を持ちます。入力選択は柔軟で、シングルエントと差動の両方の測定を実行することができます。差動測定に対しては動態範囲を拡大するために任意選択の利得段が利用可能です。加えて多数の内部信号入力が利用可能です。ADCは符号付と符号なしの結果を提供できます。


これは多くの連続段から成るパイプラインADCです。パイプライン設計は低いシステム クロック周波数での高い採取速度を許します。それは他のADC変換が未だ実行中と同時に新しい入力が採取され、新規のADC変換が始められることも意味します。これは採取速度と伝播遅延間の依存性を取り去ります。

ADC個別の入力選択、結果レジスタ、変換開始制御を持つ4つの変換チャネル(0~3)を持ちます。そしてADCは4つの並列構成設定と結果を維持して使うことができ、これは高いデータ単位処理能力またはADC依存性を用いる複数単位部での応用に対する使用を容易にします。変換が行われる時にADCの結果を直接、メモリまたは周辺機能へ移動するのにDMAを使うことが可能です。

内部と外部の両方の基準電圧が使えます。統合された温度感知器がADCとで利用可能です。D/A変換器、AVCC/10、バンドギャップ電圧からの出力もADCによって測定することができます。

ADCは必要とされる最小のソフトウェア介在で使用者定義された閾値の正確な監視のための比較機能を持ちます。





ADCと採取&保持回路を含む利得段の両方と利得段が1倍の利得を持つと時に2つの入力を同時に採取することができます。4つの入力は応用によるどんな介在もなしに1.5µs以内で採取することができます。

ADCは8または12ビットの結果に構成設定することができ、最小変換時間(伝播遅延)を12ビットに対する3.5μsから8ビットの結果に対する2.5μsに減らします。

ADCの変換結果は任意選択の'1'または'0'穴埋め付きの左または右揃えが提供されます。これは結果が符号付き整数(符号付き16 ビット数値)として表される時の計算が容易です。

ポートAとポートBは各々1つのADCを持ちます。これらの周辺機能の表記はADCAとADCBです。




30. DAC - 12t yh D/A変換器

30.1. 要点

- 1つの12ビット分解能D/A変換器
- 12ビット分解能
- DAC当たり2つの独立で継続駆動のチャネル
- DACチャネル当たり100万採取/秒までの変換速度
- 以下を取り去る組み込み校正
 - 変位(オフセット)誤差
 - 利得誤差
- 複数の変換起動元
 - 利用可能な新データで
 - 事象システムからの事象
- 高い駆動能力と以下を支援
 - 抵抗性負荷
 - 容量性負荷
 - 抵抗性と容量性の組み合わせ負荷
- 内部と外部の基準電圧任意選択
- アナログ比較器とA/D変換器(ADC)への入力として利用可能なDAC出力
- 低減された駆動力を持つ低電力動作形態
- 任意選択のDMAデータ転送

30.2. 概要

D/A変換器(DAC)はデンダル値を電圧に変換します。DACは各々が12ビット分解能を持つ2つのチャネルを持ち、各チャネルでの秒当たり100万採取(MSPS)の変換能力を持ちます。組み込み校正システムはソフトウェアで校正値を設定した時に変位(オフセット)と利得の誤差を取り去ることができます。



DAC変換は変換されるべき新しいデータが利用可能な時に自動的に開始されます。事象システムからの事象も変換を起動するのに使うことができ、これはタイマ/カウンタのような他の周辺機能とDAC間での時間を定めて同期した変換を許します。DMA制御器はDACへデータを転送するのに使うことができます。

DACは高い駆動力を持ち、抵抗性と容量性の両方だけでなくこれを組み合わせた負荷の駆動能力もあります。低電力動作が利用可能で、これは出力の駆動能力を減らします。内部と外部の両方の基準電圧を使うことができます。DAC出力は内部的にアナログ比較器やA/D変換器(ADC)への入力としての使用にも利用可能です。

ポートBは1つのDACを持ちます。この周辺機能の表記はDACBです。



31. AC - アナログ比較器

31.1. 要点

- 4つのアナログ比較器
- 選択可能な伝播遅延対消費電流
- 選択可能なヒステリシス
 - ・なし
 - 小
 - 大
- ピンで利用可能なアナログ比較器出力
- 柔軟な入力選択
 - まート上の全ピン
 - D/A変換器(DAC)からの出力
 - バンドギャップ基準電圧
 - 内部AVCC電圧の64段階に設定可能な分圧器
- 以下での割り込みと事象の生成
 - 上昇端
 - 下降端
 - 切り替わり
- 以下での窓機能割り込みと事象の生成
 - 窓以上の信号
 - 窓内側の信号
 - 窓以下の信号
- 構成設定可能な出力ピン選択を持つ定電流源

31.2. 概要

アナログ比較器(AC)は2つの入力の電圧レベルを比較してその比較に基いたデジタル出力を与えます。アナログ比較器は多数の異なる入力変化の組み合わせで割り込み要求や事象を生成するように構成設定できます。

アナログ比較器の動的な動きの2つの重要な特性はヒステリシスと伝播遅延です。これらのパラメータの両方は各応用に対して最適な動作を達成するために調節することができます。

入力選択はアナログ ポート ピン、多数の内部信号、64段階の設定可能な分圧器を含みます。アナログ 比較器出力の状態は外部デバイス によって使うためにピン上に出力することもできます。

定電流源を許可することができ、選択可能なピン上に出力することができます。これは例えば容量性接触感知応用でコンデンサを充電するのに使われる外部抵抗を置き換えるのに使うことができます。

アナログ・比較器は常に各ポート上の対で分類されます。それらはアナログ・比較器0(AC0)とアナログ・比較器1(AC1)と呼ばれます。それらは同様の動きを持ちますが、独立した制御レジスタを持ちます。対として使うと、それらは電圧レベルの代わりに電圧範囲と信号を比較するように窓動作で設定することができます。

ポートAとポートBは各々1つのAC対を持ちます。表記は各々、ACAとACBです。







図31-2.で示されるように、窓機能は2つのアナログ比較器の外部入 力を接続することによって実現されます。





32. プログラミングとデバッグ

32.1. 要点

- プログラミング
 - PDIまたはJTAGインターフェースを通す外部プログラミング
 - 高速動作のための最小の規約付随負荷
 - 確かな動作のための組み込みの異常検出と処理
 - 何れかの通信インターフェースを通すプログラミング用のブート ローダ支援
- ・デバッグ
 - 不干渉、実時間、チップ・上ディブッグ システム
 - ピン接続を除き、デバイスから必要とされるソフトウェアまたはハードウェアなし
 - プログラムの流れ制御
 - 実行、停止、リセット、1行実行、内側実行、外側実行、カーソルまで実行
 - 無制限数の使用者プログラム中断点(ブレークポイント)
 - 無制限数の使用者データ中断点、以下で中断
 - ずータ位置読み、書き、または読み書き両方
 - ずータ位置内容が値と等しいまたは等しくない
 - ずータ位置内容が値よりも大きいまたは小さい
 - データ位置内容が範囲の内側または外側
 - デバイス クロック周波数での制限なし
- プログラミングとディッグ用インターフェース(PDI)
 - 外部のプログラミングとデバッグ用の2ピン インターフェース
 - リセット ピンと専用ピンを使用
 - プログラミングまたはデバッグ中にI/Oピンの必要なし
- JTAGインターフェース
 - プログラミングとデバッグ用の4ピン、IEEE規格1149.1適合インターフェース
 - IEEE規格149.1(JTAG)に従った境界走査能力

32.2. 概要

プログラミングとディバッグ用インターフェース(PDI)はディバイスの外部プログラミングとチップ上ディバッグ用のAtmel専有インターフェースです。

PDIはフラッシュ、EEPROM、ヒュース、施錠ビット、使用者識票列の不揮発性メモリ(NVM)の高速プログラミングを支援します。

デバッグは不干渉、実時間のデバッグを提供するチップ上デバッグ・システムを通して支援されます。これはデバイス ピン接続を除いてどんなソフトウェアまたはハート・ウェアも必要としません。Atmelのツール チェーン使用は完全なプログラムの流れ制御を提供し、プログラムと複雑なデータの無制限数の中断点(ブレークポイント)を支援します。応用デバッグはアセンブラと逆アセンブラ レベルからだけでなく、Cまたは他の高位言語ソースコート・のレベルからも行うことができます。

プログラミングとディックがは2つの物理インターフェースを通して行えます。基本は全てのディイスで利用可能なPDI物理層です。これはクロック入力用のリセット ピン(PDI_CLK)とデータ入出力用の他の1つの専用検査ピン(PDI_DATA)を使う2ピン インターフェースです。殆どのディイスでJTAGインターフェースも利用可能で、これは4ピンのJTAGインターフェースを通してプログラミングとディックがに使うことができます。JTAGインターフェースはIEEE規格1149.1適合で境界走査を支援します。何れかの外部書き込み器またはチップ上ディッカ/エミュレータがこれらインターフェースのどちらかへ直接的に接続することができます。他に言及がなければ、PDIへの全ての参照はPDI物理層を通すアクセスと仮定します。



33. ピン配置とピン機能

デバイスのピン配置は2頁の「ピン配置/構成図」で示されます。汎用I/O機能に加え、各ピンは様々な交換機能を持ち得ます。これはどの周辺機能が許可され、そして現実のピンに接続されるかに依存します。ピン機能は同時に1つだけを使うことができます。

33.1. 交換ピン機能の種類

下表は利用可能な全てのピン機能に対する表記とその機能の種類を示します。

33.1.1. 活動/電力供給

VCC	デジタル供給電圧
AVCC	アナログ供給電圧
VBAT	電池代替支援単位部供給電圧
GND	接地

33.1.2. ポート割り込み機能

SYNC	完全な同期と制限された非同期の割り込み機能を持つポートピン
ASYNC	完全な同期と完全な非同期の割り込み機能を持つポートピン

33.1.3. アナログ機能

ACn	アナログ比較器入力ピンn
ACnOUT	アナログ比較器n出力
ADCn	A/D変換器入力ピンn
DACn	D/A変換器出力ピンn
AREF	アナログ基準電圧入力ピン

33.1.4. タイマ/カウンタとAWeX機能

OCnx	タイマ/カウンタn用比較チャネルx出力
OCnx	タイマ/カウンタn用比較チャネルx反転出力
OCnxLS	タイマ/カウンタn用比較チャネルx Low側出力
OCnxHS	タイマ/カウンタn用比較チャネルx High側出力

33.1.5. 通信機能

SCL	TWI用直列クロック
SDA	TWI用直列データ
SCLIN	外部駆動インターフェース許可時のTWI用直列クロック入力
SCLOUT	外部駆動インターフェース許可時のTWI用直列クロック出力
SDAIN	外部駆動インターフェース許可時のTWI用直列データ入力
SDAOUT	外部駆動インターフェース許可時のTWI用直列データ出力
XCKn	USARTn用転送クロック
RXDn	USARTn用受信データ
TXDn	USARTn用送信データ
SS	SPI用従装置選択
MOSI	SPI用主装置出力従装置入力
MISO	SPI用主装置入力従装置出力
SCK	SPI用直列クロック
D-	USB用Data-
D+	USB用Data+

33.1.6. 発振器、クロック、事象

TOSCn	計時器用発振器ピンn
XTALn	発振器用入出力ピンn
CLKOUT	周辺機能クロック出力
EVOUT	事象チャネルn出力
RTCOUT	RTCクロック元出力

33.1.7. デバッグ/システム機能

RESET	リセット ピン
PDI_CLK	プログラミングとデバッグ用インターフェース クロック ピン
PDI_DATA	プログラミングとデバックブ用インターフェース データ ピン
TCK	JTAG検査クロック
TDI	JTAG検査データ入力
TDO	JTAG検査データ出力
TMS	JTAG検査動作種別選択



33.2. 交換ピン機能

下表は最初の列でポートの各ピンに対する主/既定の機能、第2列でピン番号、そして残りの列で全ての交換ピン機能を示します。先頭行は何の周辺機能が交換ピン機能を許可して使うかを示します。

より良い柔軟性のため、いくつかの交換機能はそれらの機能に対して選択可能なピン位置も持ち、これはこれが適用される最初の表の下で注記されます。

表33-1. ポ-トA - 交換機能

PORTA	ピン 番号	割り込み	ADCA 利得有/無 正入力	ADCB 利得なし 正入力	ADCA 利得なし 負入力	ADCA 利得付き 負入力	ACA 正入力	ACA 負入力	ACA 出力	REFA	
GND	60										
AVCC	61										
PA0	62	SYNC	ADC0	ADC8	ADC0		AC0	AC0		AREF	
PA1	63	SYNC	ADC1	ADC9	ADC1		AC1	AC1			
PA2	64	SYNC/ASYNC	ADC2	ADC10	ADC2		AC2				
PA3	1	SYNC	ADC3	ADC11	ADC3		AC3	AC3			
PA4	2	SYNC	ADC4	ADC12		ADC4	AC4				
PA5	3	SYNC	ADC5	ADC13		ADC5	AC5	AC5			
PA6	4	SYNC	ADC6	ADC14	·	ADC6	AC6		AC1OUT		
PA7	5	SYNC	ADC7	ADC15		ADC7		AC7	AC0OUT		

表33-2. ポ-トB - 交換機能

PORTB	ピン 番号	割り込み	ADCA 利得なし 正入力	ADCB 利得有/無 正入力	ADCB 利得なし 負入力	ADCB 利得付き 負入力	ACB 正入力	ACB 負入力	ACB 出力	DACB	REFB	JTAG
PB0	6	SYNC	ADC8	ADC0	ADC0		AC0	AC0			AREF	
PB1	7	SYNC	ADC9	ADC1	ADC1		AC1	AC1				
PB2	8	SYNC/ASYNC	ADC10	ADC2	ADC2		AC2			DAC0		
PB3	9	SYNC	ADC11	ADC3	ADC3		AC3	AC3		DAC1		
PB4	10	SYNC	ADC12	ADC4		ADC4	AC4					TMS
PB5	11	SYNC	ADC13	ADC5		ADC5	AC5	AC5				TDI
PB6	12	SYNC	ADC14	ADC6		ADC6	AC6	·	AC1OUT			TCK
PB7	13	SYNC	ADC15	ADC7		ADC7	·	AC7	AC0OUT			TDO

表33-3. ポ-トC - 交換機能

PORTC	ピン 番号	割り込み	TCC0 (注1,2)	AWEXC	TCC1	USARTC0 (注3)	USARTC1	SPIC (注4)	TWIC	クロック出力 (<u>注5</u>)	事象出力
GND	14										
VCC	15										
PC0	16	SYNC	OC0A	OC0ALS					SDA/SDA_IN		
PC1	17	SYNC	OC0B	OC0AHS		XCK0			SCL/SCL_IN		
PC2	18	SYNC/ASYNC	OC0C	OC0BLS		RXD0			SDA_OUT		
PC3	19	SYNC	OC0D	OC0BHS		TXD0			SCL_OUT		
PC4	20	SYNC		OC0CLS	OC1A			SS			
PC5	21	SYNC		OC0CHS	OC1B		XCK1	MOSI			
PC6	22	SYNC		OC0DLS			RXD1	MISO		RTCOUT	
PC7	23	SYNC		OC0DHS			TXD1	SCK		CLKOUT	EVOUT

注1:全てのTCOのピン割り当ては任意選択でポートの上位ニブルに移動することができます。

注2: TC0がTC2として構成設定された場合、8つ全てのピンがPWM出力として使うことができます。

注3: 全てのUSART0のピン割り当ては任意選択でポートの上位ニブルに移動することができます。

注4: 全てのSPIに対してMOSIとSCKのピンは任意選択で交換することができます。

注5: CLKOUTは任意選択でポートC,D,E間とピン4~7間で移動することができます。

注6: EVOUTは任意選択でポートC,D,E間とピン4~7間で移動することができます。



表33-4. ポートD - 交換機能

PORTD	ピン 番号	割り込み	TCD0	TCD1	USARTD0	USARTD1	SPID	USB	クロック出力	事象出力
GND	24									
VCC	25									
PD0	26	SYNC	OC0A							
PD1	27	SYNC	OC0B		XCK0					
PD2	28	SYNC/ASYNC	OC0C		RXD0					
PD3	29	SYNC	OC0D		TXD0					
PD4	30	SYNC		OC1A			SS			
PD5	31	SYNC		OC1B		XCK1	MOSI			
PD6	32	SYNC				RXD1	MISO	D-		
PD7	33	SYNC				TXD1	SCK	D+	CLKOUT	EVOUT

表33-5. ポ-トE - 交換機能

200 0. 1	反33 ⁻ 5. ホーFE - 文揆版形											
PORTE	ピン 番号	割り込み	TCE0		TCE1	USARTE0			TWIE			
GND	34											
VCC	35											
PE0	36	SYNC	OC0A						SDA/SDA_IN			
PE1	37	SYNC	ОС0В			XCK0			SCL/SCL_IN			
PE2	38	SYNC/ASYNC	OC0C			RXD0			SDA_OUT			
PE3	39	SYNC	OC0D			TXD0			SCL_OUT			
PE4	40	SYNC			OC1A							
PE5	41	SYNC			OC1B							
TOSC1	42		·		·						·	
TOSC2	43											

表33-6. ポ-トF - 交換機能

PORTF	ピン 番号	割り込み	TCF0		USARTF0			
GND	44							
VCC	45							
PF0	46	SYNC	OC0A					
PF1	47	SYNC	ОС0В		XCK0			
PF2	48	SYNC/ASYNC	OC0C		RXD0			
PF3	49	SYNC	OC0D		TXD0			
PF4	50	SYNC						
VBAT	51							
GND	52							
VCC	53							
PF6	54	SYNC						
PF7	55	SYNC						

表33-7. ポートR - 交換機能

	PORTR	ピン 番号	割り込み	XTAL	PDI		
I	PDI	56			PDI_DATA		
I	RESET	57			PDI_CLOCK		
I	PR0	58	SYNC	XTAL2			
I	PR1	59	SYNC	XTAL1			



34. 周辺機能単位部アドレス割り当て

アトンス割り当て表はAtmel AVR XMEGA A3BU内の各周辺機能と単位部に対する基準アトンスを示します。各周辺機能単位部に対する一覧と完全なレシ、スタ記述についてはXMEGA AU手引書を参照してください。

表34-1 周辺機能単位部アドレス割り当て

基準アドレス	名称	意味	基準アドレス	名称	意味
\$0000	GPIO	汎用I/Oレシブスタ	\$04C0	USB	USB装置
\$0010	VPORT0	仮想ポート0	\$0600	PORTA	ボ°ートA
\$0014	VPORT1	仮想ポート1	\$0620	PORTB	ポートB
\$0018	VPORT2	仮想ポート2	\$0640	PORTC	ポートC
\$001C	VPORT3	仮想ポート3	\$0660	PORTD	ポートD
\$0030	CPU	CPU	\$0680	PORTE	ポートE
\$0040	CLK	クロック制御	\$06A0	PORTF	ポートF
\$0048	SLEEP	休止制御器	\$07E0	PORTR	ポートR
\$0050	OSC	発振器制御	\$0800	TCC0	ポートCのタイマ/カウンタ0
\$0060	DFLLRC32M	32MHz内部RC発振器用DFLL	\$0840	TCC1	ポートCのタイマ/カウンタ1
\$0068	DFLLRC2M	2MHz内部RC発振器用DFLL	\$0880	AWEXC	ポートCの新波形拡張
\$0070	PR	電力削減	\$0890	HIRESC	ポートCの高分解能拡張
\$0078	RST	リセット制御器	\$08A0	USARTC0	ポートCのUSART0
\$0080	WDT	ウォッチト゛ック゛タイマ	\$08B0	USARTC1	ポートCのUSART1
\$0090	MCU	MCU制御	\$08C0	SPIC	ポートCの直列周辺インターフェース
\$00A0	PMIC	設定可能な多段割り込み制御器	\$08F8	IRCOM	赤外線通信単位部
\$00B0	PORTCFG	ポート構成設定	\$0900	TCD0	ポートDのタイマ/カウンタ0
\$00C0	AES	AES暗号単位部	\$0940	TCD1	ポートDのタイマ/カウンタ1
\$00D0	CRC	CRC単位部	\$0990	HIRESD	ポートDの高分解能拡張
\$00F0	VBAT	VBAT電池代替支援単位部	\$09A0	USARTD0	ポートDのUSART0
\$0100	DMA	DMA制御器	\$09B0	USARTD1	ポートDのUSART1
\$0180	EVSYS	事象システム	\$09C0	SPID	ポートDの直列周辺インターフェース
\$01C0	NVM	不揮発性メモリ(NVM)制御器	\$0A00	TCE0	ポートEのタイマ/カウンタO
\$0200	ADCA	ポートAのA/D変換器	\$0A40	TCE1	ポートEのタイマ/カウンタ1
\$0240	ADCB	ポートBのA/D変換器	\$0A80	AWEXE	ポートEの新波形拡張
\$0320	DACB	ポートBのD/A変換器	\$0A90	HIRESE	ポートEの高分解能拡張
\$0380	ACA	ポートAのアナログ比較器	\$0AA0	USARTE0	ポートEのUSART0
\$0390	ACB	ポートBのアナログ比較器	\$0B00	TCF0	ポートFのタイマ/カウンタ0
\$0420	RTC32	32ビット実時間計数器	\$0B90	HIRESF	ポートFの高分解能拡張
\$0480	TWIC	ポートCの2線インターフェース	\$0BA0	USARTF0	ポートFのUSART0
\$04A0	TWIE	ポートEの2線インターフェース			

(<mark>訳注</mark>) 本表に於いて\$0A80,AWEXEが定義され、AWeXがTCE0に対しても存在することを示唆していますが、本書内の他の記述でこれは存在しません。これは本表のみが誤っているものと思われます。



35. 命令一式要約

三・モニック オペラント 意味 動作 算術、論理演算命令 ADD Rd,Rr 汎用レジスタ間の加算 Rd ← Rd + Rr ADC Rd,Rr キャリーを含めた汎用レジスタ間の加算 Rd ← Rd + Rr + C ADIW Rd,K6 即値の語(ワート)長加算 Rd ← Rd - Rr SUB Rd,R 汎用レジスタから即値の減算 Rd ← Rd - K SBIW Rd,K6 即値の語(ワート)長減算 Rd ← Rd - Rr - C SBC Rd,Rr キャリーを含めた汎用レジスタ間の減算 Rd ← Rd - Rr - C SBCI Rd,K 汎用レジスタからキャリーと即値の減算 Rd ← Rd - K - C AND Rd,Rr 汎用レジスタ間の論理積(AND) Rd ← Rd AND Rr ANDI Rd,K 汎用レジスタ目の論理和(OR) Rd ← Rd OR Rr	777° I,T,H,S,V,N,Z,C	プロック 1 1 2 1 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1
ADC Rd,Rr キャリーを含めた汎用レジスタ間の加算 Rd ← Rd + Rr + C ADIW Rd,K6 即値の語(ワード)長加算 RdH:RdL ← RdH:RdL + K SUB Rd,Rr 汎用レジスタ間の減算 Rd ← Rd − Rr SUBI Rd,K 汎用レジスタから即値の減算 Rd ← Rd − K SBIW Rd,K6 即値の語(ワード)長減算 RdH:RdL ← RdH:RdL − K SBC Rd,Rr キャリーを含めた汎用レジスタ間の減算 Rd ← Rd − Rr − C SBCI Rd,K 汎用レジスタからキャリーと即値の減算 Rd ← Rd − K − C AND Rd,Rr 汎用レジスタ間の論理積(AND) Rd ← Rd AND Rr ANDI Rd,K 汎用レジスタと即値の論理積(AND) Rd ← Rd AND K OR Rd,Rr 汎用レジスタ間の論理和(OR) Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd ← Rd OR Rr Rd ← Rd ← Rd OR Rr Rd ← Rd	I,T,H,S,V,N,Z,C	1 2 1 1 2 1 1
ADIW Rd,K6 即値の語(ワート・)長加算 RdH:RdL ← RdH:RdL + K SUB Rd,Rr 汎用レジスタ間の減算 Rd ← Rd − Rr SUBI Rd,K 汎用レジスタから即値の減算 Rd ← Rd − K SBIW Rd,K6 即値の語(ワート・)長減算 RdH:RdL ← RdH:RdL − K SBC Rd,Rr キャリーを含めた汎用レジスタ間の減算 Rd ← Rd − Rr − C SBCI Rd,K 汎用レジスタからキャリーと即値の減算 Rd ← Rd − K − C AND Rd,Rr 汎用レジスタ間の論理積(AND) Rd ← Rd AND Rr ANDI Rd,K 汎用レジスタと即値の論理積(AND) Rd ← Rd AND K OR Rd,Rr 汎用レジスタ間の論理和(OR) Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd ← Rd OR Rr Rd ← Rd OR Rr Rd ← Rd ← Rd OR Rr Rd ← Rd ← Rd OR Rr Rd ← Rd	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	2 1 1 2 1 1
SUB Rd,Rr 汎用レジスタ間の減算 Rd ← Rd − Rr SUBI Rd,K 汎用レジスタから即値の減算 Rd ← Rd − K SBIW Rd,K6 即値の語(ワート")長減算 RdH:RdL ← RdH:RdL − K SBC Rd,Rr キャリーを含めた汎用レジスタ間の減算 Rd ← Rd − Rr − C SBCI Rd,K 汎用レジスタからキャリーと即値の減算 Rd ← Rd − K − C AND Rd,Rr 汎用レジスタ間の論理積(AND) Rd ← Rd AND Rr ANDI Rd,K 汎用レジスタと即値の論理積(AND) Rd ← Rd AND K OR Rd,Rr 汎用レジスタ間の論理和(OR) Rd ← Rd OR Rr	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	1 2 1 1
SUBI Rd,K 汎用レジスタから即値の減算 Rd ← Rd − K SBIW Rd,K6 即値の語(ワート)・長減算 RdH:RdL ← RdH:RdL − K SBC Rd,Rr キャリーを含めた汎用レジスタ間の減算 Rd ← Rd − Rr − C SBCI Rd,K 汎用レジスタからキャリーと即値の減算 Rd ← Rd − K − C AND Rd,Rr 汎用レジスタ間の論理積(AND) Rd ← Rd AND Rr ANDI Rd,K 汎用レジスタと即値の論理積(AND) Rd ← Rd AND K OR Rd,Rr 汎用レジスタ間の論理和(OR) Rd ← Rd OR Rr	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,0,N,Z,C I,T,H,S,0,N,Z,C	1 2 1 1
SBIW Rd,K6 即値の語(ワート)長減算 RdH:RdL ← RdH:RdL − K SBC Rd,Rr キャリーを含めた汎用レシ、スタ間の減算 Rd ← Rd − Rr − C SBCI Rd,K 汎用レシ、スタからキャリーと即値の減算 Rd ← Rd − K − C AND Rd,Rr 汎用レシ、スタ間の論理積(AND) Rd ← Rd AND Rr ANDI Rd,K 汎用レシ、スタと即値の論理積(AND) Rd ← Rd AND K OR Rd,Rr 汎用レシ、スタ間の論理和(OR) Rd ← Rd OR Rr	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,0,N,Z,C I,T,H,S,0,N,Z,C	2 1 1
SBC Rd,Rr キャリーを含めた汎用レジ、スタ間の減算 Rd ← Rd − Rr − C SBCI Rd,K 汎用レジ、スタからキャリーと即値の減算 Rd ← Rd − K − C AND Rd,Rr 汎用レジ、スタ間の論理積(AND) Rd ← Rd AND Rr ANDI Rd,K 汎用レジ、スタ世値の論理積(AND) Rd ← Rd AND K OR Rd,Rr 汎用レジ、スタ間の論理和(OR) Rd ← Rd OR Rr	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C I,T,H,S,0,N,Z,C I,T,H,S,0,N,Z,C	1
AND Rd,Rr 汎用レジスタ間の論理積(AND) Rd ← Rd AND Rr ANDI Rd,K 汎用レジスタと即値の論理積(AND) Rd ← Rd AND K OR Rd,Rr 汎用レジスタ間の論理和(OR) Rd ← Rd OR Rr	I,T,H,S,0,N,Z,C I,T,H,S,0,N,Z,C	1
ANDI Rd,K 汎用レジスタと即値の論理積(AND) Rd ← Rd AND K OR Rd,Rr 汎用レジスタ間の論理和(OR) Rd ← Rd OR Rr	I,T,H, S ,0',N, Z ,C	1
OR Rd,Rr 汎用レジスタ間の論理和(OR) Rd ← Rd OR Rr		
		1
ORI Rd,K 汎用レジスタと即値の論理和(OR) Rd ← Rd OR K	I,T,H,S,0,N,Z,C	1
EOR Rd,Rr 汎用レジスタ間の排他的論理和(Ex-OR) Rd ← Rd EOR Rr	I,T,H,S,0,N,Z,C	1
COM Rd 1の補数(論理反転) Rd ← \$FF - Rd	$I,T,H,S,0,N,Z,\mathbb{C}$	1
NEG Rd 2の補数 Rd ← \$00 - Rd	I,T,H,S,V,N,Z,C	1
SBR Rd,K 汎用レジスタの(複数)ビット設定(1) Rd ← Rd OR K	I,T,H,S,0,N,Z,C	1
CBR Rd,K 汎用レジスタの(複数)ピット解除(0) Rd ← Rd AND (\$FF - K) INC Rd 汎用レジスタの増加(+1) Rd ← Rd + 1	I,T,H,S,0,N,Z,C I,T,H,S,V,N,Z,C	1
DEC Rd 汎用レジスタの減少(-1) Rd ← Rd - 1	I,T,H,S,V,N,Z,C	1
TST Rd 汎用レジスタのゼロとマイナス検査 Rd ← Rd AND Rd	I,T,H,S,0,N,Z,C	1
CLR Rd 汎用レジスタの全0設定(=\$00) Rd ← Rd EOR Rd	I,T,H,0,0,0,1,C	1
SER Rd 汎用レジスタの全1設定(=\$FF) Rd ← \$FF	I,T,H,S,V,N,Z,C	1
MUL Rd,Rr 符号なし間の乗算 R1:R0 ← Rd×Rr (U×U		2
MULS Rd,Rr 符号付き間の乗算 R1:R0 \leftarrow Rd \times Rr (S \times S) MULSU Rd,Rr 符号付きと符号なしの乗算 R1:R0 \leftarrow Rd \times Rr (S \times U)		2 2
MOLSO Rd,Rr 符号なし間の固定小数点乗算 R1:R0 \leftarrow (Rd×Rr) $<$ 1 (U×U		2
FMULS Rd,Rr 符号付き間の固定小数点乗算 R1:R0 ← (Rd×Rr)<<1 (S×S)		2
FMULSU Rd,Rr 符号付きと符号なしの固定小数点乗算 R1:R0 ← (Rd×Rr)<<1 (S×U)		2
DES K4 データ暗号化/解読 H=0なら、R15~R0 ← 暗号化(R15~R	(0,K4) I,T,H,S,V,N,Z,C	1,2
H=1なら、R15~R0 ← 解読(R15~R0, 分岐命令	K4)	-,-
RJMP k 相対無条件分岐 PC ← PC + k + 1	I,T,H,S,V,N,Z,C	2
IJMP Zレジスタ間接無条件分岐 PC ← Z	I,T,H,S,V,N,Z,C	2
ELJMP 拡張Zレジスタ間接無条件分岐 PC ← EIND:Z	I,T,H,S,V,N,Z,C	2
JMP k 絶対無条件分岐 PC ← k	I,T,H,S,V,N,Z,C	3
RCALL k 相対サブルーチン呼び出し STACK \leftarrow PC, PC \leftarrow PC + k + 1 ICALL Zレジスタ間接サブルーチン呼び出し STACK \leftarrow PC, PC \leftarrow Z	I,T,H,S,V,N,Z,C I.T.H.S.V.N.Z.C	2,3(注1) 2,3(注1)
EICALL 拡張Zレジスタ間接サブルーチン呼び出し STACK ← PC, PC ← EIND:Z	I,T,H,S,V,N,Z,C	3(注1)
CALL k 絶対サブルーチン呼び出し STACK ← PC, PC ← k	I,T,H,S,V,N,Z,C	3,4(注1)
RET サブルーチンからの復帰 PC ← STACK	I,T,H,S,V,N,Z,C	4,5(注1)
RETI 割り込みからの復帰 PC ← STACK	I,T,H,S,V,N,Z,C	4,5(注1)
CPSE Rd,Rr 汎用レジスタ間比較、一致でスキップ Rd=Rrなら、PC ← PC + 2or3	I,T,H,S,V,N,Z,C	1/2,3
CP Rd,Rr 汎用レジスタ間の比較 Rd - Rr CPC Rd,Rr キャリーを含めた汎用レジスタ間の比較 Rd - Rr - C	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	1
CPI Rd,K 汎用レジスタと即値の比較 Rd - K	I,T,H,S,V,N,Z,C	1
SBRC Rr,b 汎用レジスタのビットが解除(0)でスキップ Rr(b)=0なら, PC ← PC + 2or3	I,T,H,S,V,N,Z,C	1/2,3
SBRS Rr,b 汎用レシ、スタのヒットが設定(1)でスキップ Rr(b)=1なら、PC ← PC + 2or3	I,T,H,S,V,N,Z,C	1/2,3
SBIC P,b I/Oレジスタのビットが解除(0)でスキップ P(b)=0なら、PC ← PC + 2or3	I,T,H,S,V,N,Z,C	2/3,4
SBIS P,b I/Oレジスタのヒットが設定(1)でスキップ P(b)=1なら、PC ← PC + 2or3	I,T,H,S,V,N,Z,C	2/3,4
BRBS s,k ステータス フラグ が設定(1)で分岐 SREG(s)=1なら, PC ← PC + K + 1 BRBC s,k ステータス フラグ が解除(0)で分岐 SREG(s)=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BREQ k 一致で分岐 Z=1なら、PC ← PC + K + 1	I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BRNE k 不一致で分岐 Z=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRCS k キャリー フラグが設定(1)で分岐 C=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRCC k キャリー フラグが解除(0)で分岐 C=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRSH k 符号なしの≥で分岐 C=0なら、PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRLO k 符号なしの<で分岐 C=1なら, PC ← PC + K + 1 BRMI k -(マイカンで分岐 N=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BRPL k +(プラス)で分岐 N=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRGE k 符号付きの≧で分岐 (N EOR V)=0なら, PC ← PC + K + 1		1/2
BRLT k 符号付きの<で分岐 (N EOR V)=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRHS k ハーフキャリー フラケ が設定(1)で分岐 H=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRHC k ハーフキャリー フラグ が解除(0)で分岐 H=0なら, PC ← PC + K + 1 BRTS k 一時フラグ が設定(1)で分岐 T=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	$\frac{1/2}{1/2}$
BRTC k 一時777 が散走(1) で分岐 1=1なら, PC ← PC + K + 1 T=0なら, PC ← PC + K + 1	I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C	1/2
BRVS k 2の補数溢れフラグが設定(1)で分岐 V=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRVC k 2の補数溢れフラグが解除(0)で分岐 V=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRIE k 割り込み許可で分岐 I=1なら、PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRID k 割り込み禁止で分岐 I=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2



ニーモニック	オペラント゛	意味	動作	フラク゛	クロック
_ 	177 //	<u> 忠怀</u>	<u>│ </u>	777	グロググ
MOV	Rd,Rr	汎用レシブスタ間の複写	到问节 Rd ← Rr	I,T,H,S,V,N,Z,C	1
MOVW	Rd,Rr	汎用レジスタ対間の複写	Rd+1:Rd ← Rr+1:Rr	I,T,H,S,V,N,Z,C	1
LDI	Rd,K	即値の取得	Rd ← K	I.T.H.S.V.N.Z.C	1
LDI	Rd,X	Xレジスタ間接での取得	$Rd \leftarrow (X)$	ITHSVN7.C	1 (注1,2)
LD	Rd,X+	事後増加付きXレジスタ間接での取得	$Rd \leftarrow (X), X \leftarrow X + 1$	I.T.H.S.V.N.Z.C	1(注1,2)
LD	Rd,-X	事前減少付きXレジスタ間接での取得	$X \leftarrow X - 1$, $Rd \leftarrow (X)$	I.T.H.S.V.N.Z.C	2(注1, 2)
LD	Rd, Y	Yレジスタ間接での取得	$Rd \leftarrow (Y)$	I,T,H,S,V,N,Z,C	1(注1,2)
LD	Rd,Y+	事後増加付きソレジスタ間接での取得	$Rd \leftarrow (Y), Y \leftarrow Y + 1$	I.T.H.S.V.N.Z.C	1(注1,2)
LD	Rd,-Y	事前減少付きソレジスタ間接での取得	$Y \leftarrow Y - 1, Rd \leftarrow (Y)$	I.T.H.S.V.N.Z.C	2 (注1, 2)
LDD	Rd,Y+q	変位付きYレジスタ間接での取得	$Rd \leftarrow (Y + q)$	I.T.H.S.V.N.Z.C	2 (注1, 2)
LD	Rd,Z	Zレジスタ間接での取得	$Rd \leftarrow (7)$	I.T.H.S.V.N.Z.C	1(注1,2)
LD	Rd,Z+	事後増加付きZレジスタ間接での取得	$Rd \leftarrow (Z)$ $Rd \leftarrow (Z), Z \leftarrow Z + 1$	I.T.H.S.V.N.Z.C	1(注1,2)
LD	Rd,-Z	事前減少付きZレジスタ間接での取得	$Z \leftarrow Z - 1$, $Rd \leftarrow (Z)$	I.T.H.S.V.N.Z.C	2(注1, 2)
LDD	Rd,Z+q	変位付きZレジスタ間接での取得	$Rd \leftarrow (Z + q)$	ITHSVN7C	2(注1, 2)
LDS	Rd,k	データ空間(SRAM)から直接取得	$Rd \leftarrow (k)$	I.T.H.S.V.N.Z.C	2 (注1, 2)
ST	X,Rr	Xレシ、スタ間接での設定	$(X) \leftarrow Rr$	I.T.H.S.V.N.Z.C	1(注1)
ST	X+,Rr	事後増加付きXレジスタ間接での設定	$(X) \leftarrow Rr, X \leftarrow X + 1$	1, 1, 1, 1, 0, 1, 1, 1, 0, 0	1(注1)
ST	-X,Rr	事前減少付きXレジスタ間接での設定	$(X) \leftarrow Rr, X \leftarrow X + 1$ $X \leftarrow X - 1, (X) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2(注1)
				2) 2)2 2)0) 1)2 1)0)	
ST	Y,Rr	Yレジスタ間接での設定	$(Y) \leftarrow Rr$	I,T,H,S,V,N,Z,C	1(注1)
ST	Y+,Rr	事後増加付きYレジスタ間接での設定	$(Y) \leftarrow Rr, Y \leftarrow Y + 1$	I,T,H,S,V,N,Z,C	1(注1)
ST	-Y,Rr	事前減少付きYレジスタ間接での設定	$Y \leftarrow Y - 1, (Y) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2(注1)
STD	Y+q,Rr	変位付きYレジスタ間接での設定	$(Y + q) \leftarrow Rr$	I, I, H, S, V, N, Z, C	2(注1)
ST	Z,Rr	Zレジスタ間接での設定	$(Z) \leftarrow Rr$	I,T,H,S,V,N,Z,C	1(注1)
ST	Z+,Rr	事後増加付きZレジスタ間接での設定	$(Z) \leftarrow \operatorname{Rr}, Z \leftarrow Z + 1$	I,T,H,S,V,N,Z,C	1(注1)
ST	−Z,Rr	事前減少付きZレジスタ間接での設定	$Z \leftarrow Z - 1, (Z) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2(注1)
STD	Z+q,Rr	変位付きZレジスタ間接での設定	$(Z + q) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2(注1)
STS	k,Rr	データ空間(SRAM)へ直接設定	(k) ← Rr	I,T,H,S,V,N,Z,C	2(注1)
LPM		プログラム領域からZレジスタ間接での取得	$R0 \leftarrow (Z)$	I,T,H,S,V,N,Z,C	3
LPM	Rd,Z	同上(任意のレジスタ〜)	$Rd \leftarrow (Z)$	I,T,H,S,V,N,Z,C	3
LPM	Rd,Z+	同上(事後増加付き)	$Rd \leftarrow (Z), Z \leftarrow Z + 1$	I,T,H,S,V,N,Z,C	3
ELPM		プログラム領域から拡張Zレジスタ間接で取得	$R0 \leftarrow (RAMPZ:Z)$	I,T,H,S,V,N,Z,C	3
ELPM	Rd,Z	同上(任意のレジスタへ)	$Rd \leftarrow (RAMPZ:Z)$	I,T,H,S,V,N,Z,C	3
ELPM	Rd,Z+	同上(事後増加付き)	$Rd \leftarrow (RAMPZ:Z), RAMPZ:Z \leftarrow RAMPZ:Z + 1$	I,T,H,S,V,N,Z,C	3
SPM		プログラム領域へZレジスタ間接での設定	(Z) ← R1:R0	I,T,H,S,V,N,Z,C	-
SPM	Z+	同上 (事後増加(+2)付き)	$(Z) \leftarrow R1:R0, RAMPZ:Z \leftarrow RAMPZ:Z + 2$	I,T,H,S,V,N,Z,C	-
IN	Rd,P	I/Oレジスタからの入力	Rd ← P	I,T,H,S,V,N,Z,C	1
OUT	P,Rr	I/Oレジスタへの出力	P ← Rr	I,T,H,S,V,N,Z,C	1
PUSH	Rr	汎用レジスタをスタックへ保存	STACK ← Rr	I,T,H,S,V,N,Z,C	1(注1)
POP	Rd	スタックから汎用レジスタへ復帰	Rd ← STACK	I,T,H,S,V,N,Z,C	2(注1)
XCH	Z,Rd	RAM位置交換	$Temp \leftarrow Rd, Rd \leftarrow (Z), (Z) \leftarrow Temp$	I,T,H,S,V,N,Z,C	2
LAS	Z,Rd	RAM位置取得&ビット設定(1)	$Temp \leftarrow Rd, Rd \leftarrow (Z), (Z) \leftarrow Temp OR (Z)$	I,T,H,S,V,N,Z,C	2
LAC	Z,Rd	RAM位置取得&ビット解除(0)	$Temp \leftarrow Rd, Rd \leftarrow (Z), (Z) \leftarrow (\$FF-Temp) AND (Z)$	I,T,H,S,V,N,Z,C	2
LAT	Z,Rd	RAM位置取得&ビット反転	Temp \leftarrow Rd, Rd \leftarrow (Z), (Z) \leftarrow Temp EOR (Z)	I,T,H,S,V,N,Z,C	2
	,,_,	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		, , , ,, - , , , , - , - , - , - ,	



ニーモニック	オペラント゛	意味	動作	フラク゛	クロック
		Linh関	係命令		
SBI	P,b	I/Oレジスタのビット設定(1)	$I/O(P,b) \leftarrow 1$	I,T,H,S,V,N,Z,C	1
CBI	P,b	I/Oレジスタのビット解除(0)	$I/O(P,b) \leftarrow 0$	I,T,H,S,V,N,Z,C	1
LSL	Rd	論理的左ビット移動	$Rd(n+1) \leftarrow Rd(n), Rd(0) \leftarrow 0$	I,T,H,S,V,N,Z,C	1
LSR	Rd	論理的右ビット移動	$Rd(n) \leftarrow Rd(n+1), Rd(7) \leftarrow 0$	I,T,H,S,V,0,Z,C	1
ROL	Rd	キャリーを含めた左回転	$Rd(0) \leftarrow C$, $Rd(n+1) \leftarrow Rd(n)$, $C \leftarrow Rd(7)$	I,T,H,S,V,N,Z,C	1
ROR	Rd	キャリーを含めた右回転	$Rd(7) \leftarrow C, Rd(n) \leftarrow Rd(n+1), C \leftarrow Rd(0)$	I,T,H,S,V,N,Z,C	1
ASR	Rd	算術的右ビット移動	$Rd(n) \leftarrow Rd(n+1), n=0 \sim 6$	I,T,H,S,V,N,Z,C	1
SWAP	Rd	ニブル(4ビット)上位/下位交換	$Rd(7\sim4) \Leftrightarrow Rd(3\sim0)$	I,T,H,S,V,N,Z,C	1
BSET	S	ステータス レジスタのビット設定(1)	$SREG(s) \leftarrow 1$	$1,T,H,\$,\Psi,N,\mathcal{I},\mathbb{C}$	1
BCLR	S	ステータス レシ スタのヒット解除(0)	$SREG(s) \leftarrow 0$	0,0,0,0,0,0,0,0	1
BST	Rr,b	汎用レジスタのビットを一時フラグへ移動	$T \leftarrow Rr(b)$	I, T ,H,S,V,N,Z,C	1
BLD	Rd,b	一時フラグを汎用レジスタのビットへ移動	$Rd(b) \leftarrow T$	I,T,H,S,V,N,Z,C	1
SEC		キャリー フラグを設定(<u>1</u>)	C ← 1	I,T,H,S,V,N,Z,C	1
CLC		キャリー フラケ を解除(0)	C ← 0	I,T,H,S,V,N,Z, 0	1
SEN		負フラグを設定(<u>1</u>)	N ← 1	I,T,H,S,V,N,Z,C	1
CLN		負フラグを解除(0)	$N \leftarrow 0$	I,T,H,S,V, 0 ,Z,C	1
SEZ		t in フラケ を設定(1)	Z ← 1	I,T,H,S,V,N,1,C	1
CLZ		セ [゛] ロ フラケ [゛] を解除(<mark>0</mark>)	Z ← 0	I,T,H,S,V,N,Ø,C	1
SEI		全割り込み許可	[← 1	1 ,T,H,S,V,N,Z,C	1
CLI		全割り込み禁止	[← 0	0 ,T,H,S,V,N,Z,C	1
SES		符号フラグを設定(1)	S ← 1	I,T,H,\$,V,N,Z,C	1
CLS		符号フラグを解除(0)	S ← 0	I,T,H, 0 ,V,N,Z,C	1
SEV		2の補数溢れフラグを設定(1)	V ← 1	I,T,H,S,¥,N,Z,C	1
CLV		2の補数溢れフラグを解除(0)	$V \leftarrow 0$	I,T,H,S, 0 ,N,Z,C	1
SET		一時フラグを設定(1)	T ← 1	I,T,H,S,V,N,Z,C	1
CLT		一時フラグを解除(0)	$T \leftarrow 0$	I, 0 ,H,S,V,N,Z,C	1
SEH		ハーフキャリー フラグを設定(1)	H ← 1	I,T,H,S,V,N,Z,C	1
CLH		ハーフキャリー フラク・を解除(0)	$H \leftarrow 0$	I,T, 0 ,S,V,N,Z,C	1
	•	MCU制	御命令		
NOP		無操作	II I and block II I S HT	I,T,H,S,V,N,Z,C	1
SLEEP		休止形態動作開始	休止形態動作参照	I,T,H,S,V,N,Z,C	1
WDR		ウォッチト゛ック゛タイマ リセット	ウォッチドッグ・タイマ参照	I,T,H,S,V,N,Z,C	1
BREAK		一時停止	チップ上デバッグ機能専用(デバッガが使用)	I,T,H,S,V,N,Z,C	1

K4, K6, K : 4, 6, 8t ット定数 P:I/Oレジスタ Rd, Rr : 汎用レジスタ(R0~R31) X, Y, Z : X, Y, Zレジスタ b : ビット(0~7) k:アドレス定数(7,12,16ビット)

q:符号なし6ビット定数(変位) s : ステータス フラク (C,Z,N,V,X,H,T,I)

注1: データ メモリ アクセスに対する周期数は内部メモリ アクセスを仮定し、外部メモリ インターフェース経由のアクセスに対しては有効ではありませ ん。。(訳補:XMEGA A3BU系に外部メモリ インターフェースはありません。)

注2: 内部SRAMアクセス時に1つの付加周期が追加されなければなりません。




36. 外囲器情報

36.1. 64A

64リート、0.8mmt。ッチ プラスティック4方向平板外囲器 (TQFP) 寸法: mm JEDEC規格 MS-026 AEB 0.80 Typ 0.80 Typ 1100±0.05 0.70 14.00±0.10□ 1.20 Max 0.09~0.20 0.05~0.15

36.2. 64M2





37. 電気的特性

全ての代表値は他の温度条件が与えられていない限り、T=25℃で測定されています。全ての最小と最大の値は他の条件が与えられていない限り、動作温度と動作電圧に渡って有効です。

注: 未だ利用できないデバイスについて、このデータシート内の暫定値はシミュレーションや同じAVR XMEGAマイクロコントローラの特性付けに基づきます。そのデバイスが特性付けされた後で最終的な値が利用可能で、従って既存の値は変更され得ます。有るべき処にない最小と最大の値はデバイスが特性付けされた後で利用可能になります。

37.1. 絶対最大定格

下の表37-1.で一覧にされるそれらを超える負担はデバイスに定常的な損傷を与えます。絶対最大定格は負担の定格を示すためだけのもので、この値または、この仕様書の動作特性で示された値を超える条件で動作することを示すものではありません。長時間の最大定格での使用はデバイスの信頼性を損なう場合があります。

表37-1. 絶	対最大定格					
シンホ゛ル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		-0.3		4	V
IVCC	VCCピンへの電流				200	Λ
IGND	GNDピンの電流出力				200	mA
VPIN	GNDとVCCに対するピン電圧		-0.5		VCC+0.5	V
IPIN	入出力ピン吸い込み/吐き出し電流		-25		25	mA
TA	保存温度		-65		150	°C

37.2. 全般動作定格

接合部温度

デバイスは保証されて有効であるべきデバイスの他の全ての電気的特性と代表特性のために、表37-2.で一覧にされる定格内で動作しなければなりません。

表37-2. 全	表37-2. 全般動作条件									
シンホ゛ル	項目	条件	最小	代表	最大	単位				
VCC	電源電圧		1.60		3.6	V 7				
AVCC	アナログ供給電圧		1.60		3.6	V				
TA	保存温度		-40		85	°C				
Tj	接合部温度		-40		105	C				

表37-3. 動作電圧と周波数									
シンホ゛ル	項目	条件	最小	代表	最大	単位			
		VCC=1.6V	0		12				
${ m clk}_{ m CPU}$	CPUクロック周波数	VCC=1.8V	0		12	MHz			
CIKCPU	CFU/19//问仮剱	VCC=2.7V	0		32	MITZ			
		VCC=3.6V	0		32				

最高システム周波数は動作電圧に依存します。**図37-1**.で示されるように周波数対VCC曲線は1.8V<VCC<2.7V間で直線です。



 $^{\circ}$ C

150

37.3. 消費電流

表37-4. 活動動作と休止動作の消費電流

シンホ゛ル	項目	条件			最小	代表	最大	単位
		32kHz外部クロック		VCC=1.8V		120		
		32KI 12/FBB/ 14//		VCC=3.0V		270		
		1MHz外部クロック		VCC=1.8V		350		μA
	活動動作消費電流 (注1)	11VII 1Z2 F F F F F F F F F	11VII 127			697		
		2MHz外部クロック		VCC=1.8V		658	700	
		ZIVII IZZF pp/ Py/	VCC=3.0V		1.1	1.4	mA	
		32MHz外部クロック		VCC=3.0V		10.6	15	ША
		32kHz外部クロック		VCC=1.8V		4.3		
		32K円Zグト市Bグロツグ 		VCC=3.0V		4.8		
		1MHz外部クロック		VCC=1.8V		78		μA
	アイドル動作消費電流 (注1)	11VII 1Z2 FB 7 P P P P P P P P P		VCC=3.0V		150		μΑ
ICC		2MHz外部クロック		VCC=1.8V		150	350	
				VCC=3.0V		290	600	
		32MHz外部クロック		VCC=3.0V		4.7	7.0	mA
		T=25°C				0.1	1.0	
	パワーダウン動作消費電流	T=85°C		VCC=3.0V		1.8	5.0	
	アクラクリン野川下付負 电弧	採取動作BODと	T=25℃	VCC-3.0V		1.3	3.0	
		WDTを許可	T=85℃			3.1	7.0	
		低電力32.768kHz TOSCの1.024	kHzで	VCC=1.8V		0.6	2	μA
	ハプワーセーブ動作消費電流 (注2)	ORTC, T=25°C		VCC=3.0V		0.7	2	
		低電力32.768kHz TOSCからのRTC、		VCC=1.8V		0.8	3	
		T=25°C		VCC=3.0V		1.0	3	
	リセット消費電流	基台のRESETt°ンを通る電流		VCC=3.0V		250		

注1:全ての電力削減レジスタは設定(1)。

注2: 最大限度は特性付けに基づき、製造に於いて検査されません。



表37-5. 単位部と周辺機能に関する消費電流

シンボル	項目		条件	(注1)	最小	代表	最大	単位
	超低電力(ULP)発振器					1.0		
	32.768kHz内部発振器					27		
	2MHz内部発振器					85		
	ZMITZP,自步光1灰石6	基準として32.768kl	Hz内部発振器	でDFLL許可		115		
	32MHz内部発振器				270			
	32WH 127 1日17七1次有6	基準として32.768kl	基準として32.768kHz内部発振器でDFLL許可			460		μA
	PLL	逓倍率=20倍,32MI	逓倍率=20倍,32MHz内部,基準としてDIV4			220		μΑ
	ウォッチト゛ック゛タイマ	継続動作				1.0		
	低電圧検出器(BOD)					138		
	区电压/火口布(DOD)	採取動作,ULP発振	採取動作,ULP発振器を含む			1.2		
	1.00V内部基準電圧				100			
ICC	温度感知器					95		
100						3.0		
	A/D変換器(ADC)	250k採取/秒,	電流制限(CU	RRLIMIT)=低		2.6		
	A/D发换版(ADC)	VREF=外部基準	電流制限(CU	RRLIMIT)=中		2.1		mA
			電流制限(CU	RRLIMIT)=高		1.6		ША
	D/A変換器(DAC)	250k採取/秒,VREI	F=外部基準,	標準動作		1.9		
	D/A发换船(DAC)	無負荷		低電力動作		1.1		
	アナログ比較器(AC)	高速動作				330		
	/ / ド/ ルロギ文有的(ハロ)	低電力動作 I/OレジスタとSRAM間、615Kバイト/s			130			
	DMA				115		μA	
	タイマ/カウンタ					16		
	USART	9600bps,送受信許	可			2.5		
	フラッシュ メモリ/EEPROMプロクブラミンクブ					4		mA

注1: 全ての項目は周辺機能/単位部の許可/禁止間の消費電力差として測定。他の条件が与えられない限り、全てがVCC=3.0 V、前置分周なしでのclksys=外部1MHzクロック、T=25℃でのデータです。

37.4. 休止形態からの起動時間

表37-6. 様々なシステムクロック元での休止形態からのデバイス起動時間

シンホ゛ル	項目	条件	最小	代表	最大	単位
		外部2MHzクロック		2.0		
	アイドル、スタンバイ、拡張スタンバイ	32.768KHz内部発振器		120		
	からの起動時間	2MHz内部発振器		.02		
+ ,		32MHz内部発振器		0.2		110
t _{wakeup}		外部2MHzクロック		4.5		μs
	ハ゜ワーセーフ゛、ハ゜ワータ゛ウン	32.768KHz内部発振器		320		
	からの起動時間	2MHz内部発振器		9.0		
		32MHz内部発振器		5.0		

注: 起動時間は起動要求が与えられてからピンで周辺機能クロックが利用可能になるまでで、図37-2.をご覧ください。全ての周辺機 能と単位部はプログラム実行開始に先立って4クロック周期間停止されるCPUを除き、最初のクロック周期から実行を開始します。





37.5. 入出力ピン特性

入出力ピンはJEDEC LVTTLとLVCSMOS仕様に従い、HレベルとLレベルの入力と出力の電圧限度はこの仕様を反映または超えます。

表37-7. 入出力ピン特性

シンホ゛ル	項目	条件		最小	代表	最大	単位
I _{OH} (注1) I _{OL} (注2)	I/Oピン吐き出し/吸い込み電流			-20		20	mA
		VCC=2.7∼3.6V		2.0		VCC+0.3	
VIH	Highレベル入力電圧	VCC=2.0∼2.7V		0.7VCC		VCC+0.3	
		VCC=1.6∼2.0V		0.7VCC		VCC+0.3	
		VCC=3.0∼3.6V		-0.3		0.3VCC	
VIL	Lowレベル入力電圧	VCC=2.3~2.7V		-0.3		0.3VCC	
		VCC=1.6∼2.3V		-0.3		0.3VCC	
		VCC=3.0∼3.6V	I _{OH} =-2mA	2.4	0.94VCC		
		VCC=2.3~2.7V	I _{OH} =-1mA	2.0	0.96VCC		
Vou	TOH Highレヘ・ル出力電圧	VCC-2.5′~2.7V	I _{OH} =-2mA	1.7	0.92VCC		V
VOH		VCC=3.3V	I _{OH} =-8mA	2.6	2.8		V
		VCC=3.0V	IOH=-6mA	2.1	2.6		
		VCC=1.8V	I _{OH} =-2mA	1.4	1.6		
		VCC=3.0∼3.6V	I _{OL} =2mA		0.05VCC	0.4	
		VCC=2.3~2.7V	I _{OL} =1mA		0.03VCC	0.4	
Vol	Lowレベル出力電圧	VCC-2.5′~2.7V	I _{OL} =2mA		0.06VCC	0.7	
VOL	LOWVへル山刀竜圧	VCC=3.3V	IOL=15mA		0.4	0.76	
		VCC=3.0V	IOL=10mA		0.3	0.64	
		VCC=1.8V	I _{OL} =5mA		0.3	0.46	
IIN	I/Oピン入力漏れ電流				<0.001	0.1	μA
RP	I/Oピン プル/バス保持 抵抗				25		1-0
RRST	リセット ピン プルアップ抵抗				25		kΩ
$t_{ m r}$:昇時間 無負荷			4		ng	
ιr	土・尹・寸 町	無具彻	スリューレート制限		7		ns

注1: ポートAとポートBに対する全てのIOHの合計は100mAを超えてはなりません。

ポートC、ポートD、ポートEに対する全てのIOHの合計は200mAを超えてはなりません。

ポートFのPF4~0に対する全てのIOHの合計は200mAを超えてはなりません。

ポートFのPF7,6とポートRとPDIに対する全てのIOHの合計は100mAを超えてはなりません。

注2: ポートAとポートBに対する全てのIOLの合計は100mAを超えてはなりません。

ポートC、ポートD、ポートEに対する全てのIOLの合計は200mAを超えてはなりません。

ポートFのPF4~0に対する全てのIOLの合計は200mAを超えてはなりません。

ポートFのPF7,6とポートRとPDIに対する全てのIOLの合計は100mAを超えてはなりません。

37.6. A/D変換器特性

表37-8. 電源、基準電圧と入力範囲

シンホ゛ル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
VREF	基準電圧		1		AVCC-0.6	V
Rin	入力抵抗	切り替え		4.0		$k\Omega$
Csample	入力容量	切り替え		4.4		рF
RAREF	基準電圧入力抵抗	(漏れのみ)		>10		$M\Omega$
CAREF	基準電圧入力容量	静止負荷		7		рF
	入力範囲		-0.1		AVCC+0.1	
Vin	変換範囲	差動動作、Vinp-Vinn	-VREF		VREF	V
	変換靶囲	符号なしシンケ゛ルエント、動作、Vinp	- ∠ V		VREF-⊿V	
∠V	固定変位(オフセット)電圧			190		LSB



表37-9. クロックとタイミング

シンホ゛ル	項目	条件	最小	代表	最大	単位
clk _{ADC}	A/D変換クロック周波数	最大は周辺機能クロック周波数の1/4	100		2000	kHz
CIKADC		内部信号測定	100		125	KIIZ
		電流制限(CURRLIMIT)OFF	100		2000	
fADC	OC 採取(変換)速度	電流制限(CURRLIMIT)=低(LOW)	100		1500	Irana
IADC	休収(変換)歴及	電流制限(CURRLIMIT)=中(MEDIUM)	100		1000	ksps
		電流制限(CURRLIMIT)=高(HIGH)	100		500	
	採取時間	1/2clk _{ADC} 周期	0.25		5	μs
	変換時間(伝播遅延)	(RES+2)÷2+GAIN・・・計算式 (RES=8または12,GAIN=0以外)	5		8	
	始動時間	A/D変換クロック周期		12	24	clkadc
	ADC安定時間	基準電圧または入力形態変更後		7	7	周期
	ADC女是时间	ADC破棄後		1	1	

表37-10. 精度特性

シンホ゛ル	項目		条件 (<u>注2</u>)	最小	代表	最大	単位
RES	分解能	8または1	2ビット設定可能	8	12	12	ピット
		E001	VCC-1.0V <vref<vcc-0.6v< td=""><th></th><td>±1.2</td><td>±2</td><td></td></vref<vcc-0.6v<>		±1.2	±2	
INL	積分非直線性誤差 (注1)	500ksps	全VREF		±1.5	±3	
IINL	個刀升但脉性缺左 (注1)	2) /	VCC-1.0V <vref<vcc-0.6v< td=""><th></th><td>±1.0</td><td>±2</td><td>LSB</td></vref<vcc-0.6v<>		±1.0	±2	LSB
		2Msps	全VREF		±1.5	±3	
DNL	微分非直線性誤差 (注1)	単調性係	· · · · · · · · · · · · · · · · · · ·		<±0.8	<±1	
					-1		mV
	変位(オフセット)誤差	温度変動			<0.01		mV/K
		動作電圧変動			<0.6		mV/V
			外部基準電圧		-1		
		 差動動作	AVCC/1.6		10		mV
	利得誤差	左則則们 	AVCC/2.0		8		III V
			ハントギャップ		±5		
		温度変動			<0.02		mV/K
		動作電圧変動			<0.5		mV/V
	雑音		F,短絡入力,2Msps,		0.4		mV
	不正 日	VCC=3.6	V,clk _{PER} =16MHz		0.4		(RMS)

注1: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の入力範囲に対して有効です。

注2: 他の注記を除き、全ての直線性、変位、利得の誤差値は外部VREFが使われる条件下で有効です。



表37-11. 利得段特性

シンホ゛ル	項目	条件		最小	代表	最大	単位
Rin	入力抵抗	標準動作での切り替え			4.0		kΩ
Csample	入力容量	標準動作での切り替え			4.4		рF
	信号範囲	利得段出力		0		VCC-0.6	V
	伝播遅延	A/D変換速度	A/D変換速度		1		clk _{ADC} 周期
	採取速度	ADCと同じ	DCと同じ 1			1000	kHz
INL	積分非直線性誤差 (注)	500ksps,全利得設定	500ksps,全利得設定		±1.5	±4	LSB
		1倍、標準動作	倍、標準動作		-0.8		
	利得誤差	8倍、標準動作			-2.5		%
		64倍、標準動作			-3.5		
		1倍、標準動作			-2		
	(入力基準での)変位(オフセット)誤差	8倍、標準動作			-5		mV
		64倍、標準動作			-4		
		1倍、標準動作	Mag a cu		0.5		
	雑音	8倍、標準動作	VCC=3.6V, 外部VREF		1.5		mV
		64倍、標準動作	フト市D V KEF		11		(RMS)

注: 最大値は特性付けに基づき、製造で検査されず、5~95%の入力電圧範囲に対して有効です。

37.7. D/A変換器特性

表37-12. 電源、基準電圧と出力範囲

シンホ゛ル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
VREF	基準電圧		1.0		VCC-0.6	V
Rchannel	DC出力インピーダンス				50	Ω
	直線出力電圧範囲		0.15		AVCC-0.15	V
RAREF	基準電圧入力抵抗			>10		МΩ
CAREF	基準電圧入力容量			7		рF
	最小抵抗性負荷		1			kΩ
	最大容量性負荷				100	E
	取入谷里性貝何	1kΩ直列抵抗			1000	pF
	出力吐き出し/引き込み電流	仕様内での動作			AVCC/1000	mΛ
	四万里で四レ/ 列さ込み 电弧	安全動作			10	mA

表37-13. クロックとタイミング

シンホ゛ル	項目	条件	最小	代表	最大	単位
Fclk	変換速度	Fout=Fclk/4,Cload=100pF,最大段階量	0		1000	ksps



表37-14. 精度特性

シンホ゛ル	項目	条件		最小	代表	最大	単位
RES	入力分解能					12	ピット
		VREF=外部1.0V	VCC=1.6V		±2.0	±3	
		VICE - 7 P p 1.0 V	VCC=3.6V		±1.5	± 2.5	
INL	┃ 積分非直線性誤差 (<u>注</u>)	VREF=AVCC	VCC=1.6V		±2.0	±4	
INL	[情力升旦脉性缺左 (<u>注</u>)	VKEF-AVCC	VCC=3.6V		±1.5	±4	
		VREF=内部1.0V	VCC=1.6V		±5.0		
		V KCロート 1 旦り 1.0 V	VCC=3.6V		±5.0		
		VREF=外部1.0V,	VCC=1.6V		±1.5	3	LSB
		単調性保証	VCC=3.6V		±0.6	1.5	LSD
DNL	微分非直線性誤差 (<mark>注</mark>)	VREF=AVCC,	VCC=1.6V		±1.0	3.5	
DNL	微分非直線性誤差(注)	単調性保証	VCC=3.6V		±0.6	1.5	
		VREF=内部1.0V	VCC=1.6V		± 4.5		
		V NEL-4 1 当り1.0 V	VCC=3.6V		± 4.5		
	利得誤差	校正後			<4		
	利得校正段階量				4		
	利得校正変動	VREF=外部1.0V			<0.2		mV/K
	変位(オフセット)誤差	校正後			<1		LSB
	変位(オフセット)校正段階量				1		LSD

注: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の出力電圧範囲に対して有効です。

37.8. アナログ 比較器特性

表37-15. アナログ比較器特性

シンホ゛ル	項目	<u></u>	条件	最小	代表	最大	単位
Voff	入力変位(オフセット)電圧				<±10		mV
Ilk	入力漏れ電流				<1000		pА
	入力電圧範囲			-0.1		AVCC	V
	始動時間				100		μs
Vhyst1	ヒステリシス(なし設定時)				0		
Vhyst2	ヒステリシス(小設定時)	高速動作(HS)			13		
v nyst2	[[1]] (1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	低電力動作(LP)			30		mV
Vhyst3	ヒステリシス(大設定時)	高速動作(HS)			30		
vilysta	にバリック(人政定時)	低電力動作(LP)			60		
		高速動作(HS)	VCC=3.0V,T=85℃		30	90	
+ 1 1	伝播遅延	同处到下(113)			30		ns
t _{delay}		低電力動作(LP)	VCC=3.0V,T=85°C		130	500	115
					130		
	64レベル分圧器積分非直線性(INL)				0.3	0.5	LSB

37.9. バンドギャップと内部1.0V基準電圧特性

表37-16. バンドキャップと内部1.0V基準電圧特性

シンホ゛	↓ 項目	条件	最小	代表	最大	単位				
	始動時間	ADCまたはDACの基準電圧として	10	1clk _{PER} +2.5μs		110				
	次只到144月1	ADCまたはACの入力電圧として		1.5		μs				
	ハントギャップ電圧			1.1		V				
INT1	✓ 内部1.00V基準電圧	校正後,T=85℃	0.99	1	1.01	V				
	電圧と温度での変動	T=85℃,VCC=3.0Vに対する相対		±1.0		%				



37.10. 低電圧検出(Brownout Detection)特性

表37-17. 低電圧検出特性

シンホ゛ル	項目	条件	最小	代表	最大	単位
	VCC降下検出レベル0		1.60	1.62	1.72	
	VCC降下検出レベル1			1.8		
	VCC降下検出レベル2			2.0		
	VCC降下検出レベル3			2.2		V
	VCC降下検出レベル4			2.4		V
	VCC降下検出レヘブル5			2.6		
	VCC降下検出レベル6			2.8		
	VCC降下検出レヘブル7			3.0		
tnon	検出時間	継続動作		0.4		110
t _{BOD}	快口时间	採取動作		1000		μs
VHYST	ヒステリシス			1.6		%

37.11. 外部リセット特性

表37-18. 外部リセット特件

シンホ゛ル	項目	条件	最小	代表	最大	単位
t _{EXT}	最小リセットハペルス幅			95	1000	ns
	114 1811年帝宁(1777)	VCC=2.7~3.6V		0.60VCC		
	リセット閾値電圧(VIH)	VCC=1.6~2.7V		0.70VCC		V
Vrst	リセット閾値電圧(VIL)	VCC=2.7~3.6V		0.40VCC		V
		VCC=1.6~2.7V		0.30VCC		
RRST	リセット ピン プルアップ抵抗			25		kΩ

37.12. 電源ONリセット特性

表37-19. 電源ONJセット(POR)特性

シンホ゛ル	項目	条件	最小	代表	最大	単位
VPOT-	VCC下降POR閾値電圧 (注)	1V/msよりも速いVCC下降	0.4	1.0		
VPOI-		1V/msまたはより遅いVCC下降	0.8	1.0		V
VPOT+	VCC上昇POR閾値電圧			1.3	1.59	

注: VPOT-値は低電圧検出(BOD)が禁止される時にだけ有効です。BOD許可時はVPOT-=VPOT+です。

37.13. フラッシュ メモリとEEPROMの特性

表37-20. 耐久性とデータ保持力

シンホ゛ル	項目	条件		最小	代表	最大	単位
			25℃	10,000			
	フラッシュ メモリ耐久性能	書き込み/消去繰り返し	85℃	10,000			回
			105℃	2000			
			25℃	100			
	フラッシュ メモリ データ保持力		85℃	25			年
			105℃	10			
			25℃	100,000			
	EEPROM耐久性能	書き込み/消去繰り返し	85℃	100,000			口
			105℃	30,000			
			25℃	100			
	EEPROMデータ保持力		85℃	25			年
			105℃	10			



表37-21. プログラミング時間

シンホ゛ル	項目	条件	最小	代表(注1)	最大	単位
	チップ消去時間	256KBフラッシュとEEPROM(注2)の消去		105		
	応用領域消去時間	領域消去		6		
		ページ消去		4		
	フラッシュ メモリ プログラミング時間	ページ書き込み		4		
		非分断ページ消去/ページ書き込み		8		ms
		ページ消去		4		
	EEPROMプログラミング時間	ページ書き込み		4		
		非分断ページ消去/ページ書き込み		8		

注1: プログラミングは内部2MHz発振器から計時されます。

注2: EESAVEヒューズがプログラム(0)されている場合、EEPROMは消去されません。

37.14. VBATと電池代替支援の特性

表37-22 VBATと雷池代替支援の特性

シンホ゛ル	項目	条件	最小	代表	最大	単位
	VBAT供給電圧範囲		Vbbbod		3.6	V
	VCC電力断傾斜率	単調降下			0.1	V/ms
	主BOD閾値電圧		1.8			V
Vbbbod	BBBOD閾値電圧			1.7	2.1	V
	BB(電池代替支援)BOD検出速度			1	2	S
	電池代替支援単位部消費電流	VBATピンからの給電、 低電力32.768kHz TOSCからのRTC、 XOSC停止監視器許可		0.6		μА
	VBATピン漏れ電流	VCCからの電池代替支援単位部給電			50	nA

37.15. クロックと発振器の特性

37.15.1. 校正付き32.768kHz内部発振器特性

表37-23. 校正付き32.768kHz内部発振器特性

シンホ゛ル	項目	条件	最小	代表	最大	単位
	周波数			32.768		kHz
	工場校正精度	VCC=3.0V,T=85℃	-0.5		0.5	%
	使用者校正精度		-0.5		0.5	70

37.15.2. 校正付き2MHz内部発振器特性

表37-24. 2MHz内部発振器特性

シンホ゛ル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLが この周波数を調整可能	1.8		2.2	MHz
	工場校正周波数			2.0		
	工場校正精度	VCC=3.0V,T=85℃	-1.5		1.5	
	使用者校正精度		-0.2		0.2	%
	DFLL校正段階量			0.22		



37.15.3. 校正付き32MHz内部発振器特性

表37-25. 32MHz内部発振器特性

シンホ゛ル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLが この周波数を調整可能	30		55	MHz
	工場校正周波数			32		
	工場校正精度	VCC=3.0V,T=85℃	-1.5		1.5	
	使用者校正精度		-0.2		0.2	%
	DFLL校正段階量			0.23		

37.15.4. 32kHz内部ULP発振器特性

表37-26. 32kHz内部ULP発振器特件

五07 20. 0						
シンホ゛ル	項目	条件	最小	代表	最大	単位
	出力周波数			32		kHz
	精度		-30		30	%

37.15.5. 内部位相固定化閉路(PLL)特性

表37-27. 内部PLL特性

-										
	シンボル	項目	条件	最小	代表	最大	単位			
I	$f_{ m IN}$	入力周波数	出力周波数はfout以内	0.4		64				
I	form	出力周波数 (注)	VCC=1.6~1.8V	20		48	MHz			
ı	JOUT		VCC=2.7~3.6V	20		128				
I		始動時間			25		110			
I		再固定化時間			25		μs			

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、最大CPU周波数の4倍よりも決して高くすることはでません。

37.15.6. 外部クロック特性




表37-28. 前置分周なしでシステム クロックとして使われる外部クロック

シンホ゛ル	項目	条件	最小	代表	最大	単位
1/tck	クロック周波数 (注)	VCC=1.6~1.8V	0		12	MHz
1/ tCK	グロックには数	VCC=2.7~3.6V	0		32	IVII IZ
tev	クロック周期	VCC=1.6∼1.8V	83.3			
tck	7 - 7 7 1 7 9 1	VCC=2.7~3.6V	31.5			
t_{CH}	クロックHigh時間	VCC=1.6∼1.8V	30.0			
иСН	フェクフI IIgII中寸 [申]	VCC=2.7~3.6V	12.5			
tcL	クロックLow時間	VCC=1.6∼1.8V	30.0			ns
(CL	フェック COM h社 [日]	VCC=2.7~3.6V	12.5			115
tcr	 (最大周波数に対する)上昇時間	VCC=1.6∼1.8V			10	
ıck	(取入河仮数に対する)工井時间	VCC=2.7~3.6V			3	
top	(最大周波数に対する)ト降時間 ト	VCC=1.6~1.8V			10	
tcf		VCC=2.7~3.6V			3	
⊿tcĸ	次周期への周期内変化率				10	%

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

表37-29. システム クロック用に前置分周器(注1)を持つ外部クロック

シンホ゛ル	項目	条件	最小	代表	最大	単位
1/tck	クロック周波数 (注2)	VCC=1.6~1.8V	0		90	MHz
1/tCK	7 ¹	VCC=2.7~3.6V	0		142	MITZ
t_{CK}	クロック周期	VCC=1.6~1.8V	11			
ıck	7 E 7 7 PO 79]	VCC=2.7~3.6V	7			
tch	クロックHigh時間	VCC=1.6∼1.8V	4.5			
ιCH		VCC=2.7~3.6V	2.4			
t_{CL}	クロックLow時間	VCC=1.6~1.8V	4.5			na
tCL	クロック LOW H寸 [日]	VCC=2.7~3.6V	2.4			ns
top	(最大周波数に対する)上昇時間	VCC=1.6~1.8V			1.5	
tcr	(取入川仮数に刈りる)工弁時间	VCC=2.7~3.6V			1.0	
tcf	(最大周波数に対する)下降時間	VCC=1.6~1.8V			1.5	
tCF	(取八川仮数に刈りの川障时间	VCC=2.7~3.6V			1.0	
⊿tcĸ	次周期への周期内変化率				10	%

注1: システム クロック前置分周器はデバイスに対する最大CPUクロック周波数を超えないように設定されなければなりません。

注2: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。



37.15.7. 外部16MHzクリスタル用発振器とXOSCの特性

表37-30. 外部16MHzクリスタル用発振器とXOSCの特性

シンホ゛ル	項目			条件		最小	代表	最大	単位
			XOSCPWR=0,FF	RQRANGE:	=0		<10		
	周期間微動		XOSCPWR=0,FF	RQRANGE:	=1,2,3		<1		
			XOSCPWR=1				<1		
			XOSCPWR=0,FF	RQRANGE:	=0		<6		ns
	長期間微動		XOSCPWR=0,FF	RQRANGE:	=1,2,3		<0.5		
			XOSCPWR=1				<0.5		
			XOSCPWR=0,FF	RQRANGE:	=0		<0.1		
	国外状部关		XOSCPWR=0,FF	RQRANGE:	=1		<0.05		
	周波数誤差		XOSCPWR=0,FF	RQRANGE:	=2,3		<0.005		
			XOSCPWR=1				<0.005		0/
			XOSCPWR=0,FF	RQRANGE:	=0		40		%
	11 / 2 ,		XOSCPWR=0,FF	RQRANGE:	=1		42		
	デューティ サイクル		XOSCPWR=0,FF	RQRANGE:	=2,3		45		
			XOSCPWR=1				48		
				0.4MHzt	ラミック,CL=100pF	2.4k			
			XOSCPWR=0,		タル,CL=20pF	8.7k			
			FRQRANGE=0	2MHzクリスタル,CL=20pF		2.1k			
			XOSCPWR=0,	2MHzクリス		4.2k			
			FRQRANGE=1,			250			
			CL=20pF	9MHzクリス		195			
			- 01/11	8MHzクリス		360			
			FRQRANGE=2,	9MHzクリス		285			
			CL=20pF	12MHzクリ		155			
			XOSCPWR=0, FRORANGE=3	9MHzクリス		365			
				12MHzクリスタル		200			
RQ	負インピーダンス	(注)		16MHzクリスタル		105			Ω
			XOSCPWR=1,	9MHzクリスタル		435			
			FRQRANGE=0,	12MHzクリスタル		235			
			CL=20pF	16MHzクリ		125			
			XOSCPWR=1,	9MHzクリス		495			
			FRQRANGE=1,	12MHzクリ		270			
			CL=20pF	16MHzクリ		145			
			XOSCPWR=1,	, ,	12MHzクリスタル	305			
			FRQRANGE=2,0	CL=20pF	16MHzクリスタル	160			
			XOSCPWR=1,	P*	12MHzクリスタル	380			
			FRQRANGE=3,0	CL=20pF	16MHzクリスタル	205			
	等価直列抵抗(ESR)		SF=安全係数					min(RQ)/SF	kΩ
CXTAL1	XTAL1ピン寄生容量		J J.				5.2	(1.02)/ 51	
CXTAL2	XTAL2t°ン寄生容量						6.8		рF
C/11/11/2	寄生容量性負荷						2.95		PI

注: 負インピーダンスの数値は検査されませんが、設計と特性付けから保証されます。




37.15.8. 外部32.768kHzクリスタル用発振器とTOSCの特性

表37-31. 外部32.768kHzクリスタル用発振器とTOSCの特性

シンホ゛ル	項目	条件	最小	代表	最大	単位
ESR/R1	1H: 1世/リスタル/美/曲/目 別/H: 1世 (FCR) 1	クリスタル負荷容量6.5pF			60	kΩ
		クリスタル負荷容量9.0pF			35	
CTOSC1	TOSC1ピン寄生容量			3.0		
CTOSC2	TOSC2ピン寄生容量			2.9		рF
CL	寄生容量性負荷			2.0		
	推奨安全係数	クリスタル特性に合わせた容量性負荷	3.0			

注: 定義については図37-4.をご覧ください。

図37-4. TOSC入力容量



TOSCピン間の寄生容量は、外部容量なし発振時にクリスタルから見えるように直列でCL1+CL2です。



37.16. SPIタイミング 特性

図37-5. 主装置動作でのSPI タイミング必要条件 SS (従装置選択) \leftarrow t_{MOS} \rightarrow $t_{SCKR} \rightarrow \leftarrow t_{SCKF} \rightarrow \leftarrow$ SCK (MODE1=0) +t_{SCKW} → t_{SCKW} → $t_{ m MIH}$ SCK (MODE1=1) t_{MIS} t_{SCK} MISO (データ入力) -LSB \rightarrow \leftarrow t_{MOH} t_{MOH}→ ← MOSI (データ出力) MSB




表37-32. SPI タイミング特性と必要条件								
シンホ゛ル	項目	動作種別	最小	代表	最大	単位		
t_{SCK}	SCK周期	主装置	XMEGA AU手	引書の表22-3.を	とご覧ください。			
t_{SCKW}	SCK High/Low期間	主装置		0.5×SCK				
$t_{ m SCKR}$	SCK上昇時間	主装置		2.7				
$t_{ m SCKF}$	SCK下降時間	主装置		2.7				
t _{MIS}	入力データ 準備時間	主装置		10				
t _{MIH}	入力データ 保持時間	主装置		10				
$t_{ m MOS}$	SCK先行端対、出力データ 準備時間	主装置		0.5×SCK				
t _{MOH}	SCKからの出力遅延時間	主装置		1.0				
$t_{ m SSCK}$	SCK周期	従装置	4×t clk₽ER					
$t_{\rm SSCKW}$	SCK High/Low期間	従装置	2×t clk _{PER}			ns		
${ m t}_{ m SSCKR}$	SCK上昇時間	従装置			1600			
$t_{ m SSCKF}$	SCK下降時間	従装置			1600			
t_{SIS}	入力データ 準備時間	従装置	3					
t_{SIH}	入力データ 保持時間	従装置	t clk _{PER}					
t_{SSS}	SCK先行端に対するSS↓準備時間	従装置	21					
t_{SSH}	SCK後行端からのSS Low保持時間	従装置	20					
t_{SOS}	SCKからの出力遅延時間	従装置		8.0				
t _{SOH}	SCKからの出力保持時間	従装置		13				
$t_{ m SOSS}$	SS↓からの出力準備時間	従装置		11				
t _{SOSH}	SS↑からの出力保持時間	従装置		8.0				


(訳注) 表37-32.のtSOHは図37-6.で対応するシンボル記載がありません。



37.17. 2線インターフェース特性

表37-33. 2線直列バス特性

表37-33.は2線直列バスに接続した装置に対する必要条件を記述します。Atmel AVR XMEGAの2線インターフェースは記載条件下に於いて、これらの必要条件を越えるか、または合致します。タイシク・シンボルは図37-7.を参照してください。



項目条件		最小	代表	最大	単位
Highレヘール入力電圧		0.7VCC		VCC+0.5	
Lowレヘブル入力電圧		-0.5		0.3VCC	V
シュミット トリカ・入力ヒステリシス電圧		1 0.05 VCC			V
Lowレヘブル出力電圧	IOL=3mA	0		0.4	
SDAとSCL両方の出力上昇時間		1 20+0.1Cb2		300	
出力下降時間(V _{IHmin} →V _{ILmax})	10pF <cb2<400pf< td=""><td>1 20+0.1Cb2</td><td></td><td>250</td><td>ns</td></cb2<400pf<>	1 20+0.1Cb2		250	ns
入力濾波による尖頭雑音消去		0		50	
入力電流(ピン単位)	0.1VCC <vi<0.9vcc< td=""><td>-10</td><td></td><td>10</td><td>μА</td></vi<0.9vcc<>	-10		10	μА
ピン入力容量				10	pF
SCLクロック周波数	f_{PER} max (16 f_{SCL} ,250kHz)	0		400	kHz
プルアップ抵抗値	f _{SCL} ≤100kHz	(VCC-0.4V)		100ns Cb	Ω
	$f_{ m SCL}{>}100{ m kHz}$	3mA		300ns Cb	52
(五兴)則从冬州州共時間	$f_{\text{SCL}} \leq 100 \text{kHz}$	4.0			
(丹达)用如米什体行时间	$f_{\rm SCL} > 100 {\rm kHz}$	0.6			
SCLクロックLowレヘ・ル時間	$f_{SCL} \leq 100 \text{kHz}$	4.7			
	$f_{\rm SCL} > 100 {\rm kHz}$	1.3			
SCLクロックHighレヘ・ル時間	f _{SCL} ≤100kHz	4.0			
	$f_{\rm SCL} > 100 {\rm kHz}$	0.6			μs
再送開始条件準備時間	f _{SCL} ≤100kHz	4.7			
	$f_{\rm SCL} > 100 {\rm kHz}$	0.6			
- 1/11 tt nt 18	f _{SCL} ≤100kHz	0		3.5	
/ 一/7 木	$f_{\rm SCL} > 100 {\rm kHz}$	0		0.9	
データ准/皓時間	f _{SCL} ≤100kHz	250			nc
	Highレヘ・ル入力電圧 Lowレヘ・ル入力電圧 シュミットトリカ・入力セステリシス電圧 Lowレヘ・ル出力電圧 SDAとSCL両方の出力上昇時間 出力下降時間(VIHmin→VILmax) 入力竈液による尖頭雑音消去 入力電流(ピン単位) ピン入力容量 SCLクロック周波数 プルアップ・抵抗値 (再送)開始条件保持時間 SCLクロックLowレヘ・ル時間 SCLクロックHighレヘ・ル時間 再送開始条件準備時間 データ保持時間	Highレヘ・ル入力電圧	Highレベル入力電圧	Highレベル入力電圧	Highレベル入力電圧

 $f_{\rm SCL} > 100 {\rm kHz}$

 $f_{SCL} \leq 100 \text{kHz}$

 $f_{\rm SCL} > 100 \rm kHz$

 $f_{SCL} \leq 100 \text{kHz}$

 $f_{\rm SCL} > 100 {\rm kHz}$

100

4.0

0.6

4.7

1.3

① $f_{SCL} > 100 kHz$ についてのみ必要とされます。

停止条件→開始条件間バス開放時間

② Cbは1つのバス信号線の容量(pF)です。

データ準備時間

停止条件準備時間

③ fperは周辺機能クロック周波数です。



tsu:DAT

tsu:sto

tBUF


ns


μs


38. 代表特性

38.1. 消費電流


38.1.1. 活動動作消費電流


























38.1.2. アイ ル動作消費電流

























38.1.3. パワーダウン動作消費電流









38.1.4. パワーセーブ動作消費電流



38.1.5. スタンバイ動作消費電流










38.2. 入出力ピン特性

38.2.1. プルアップ













38.2.2. 出力電圧 対 吸い込み/吐き出し電流































38.2.3. 閾値とヒステリシス















38.3. A/D変換器(ADC)特性














































38.4. D/A変換器(DAC)特性













38.5. アナログ比較器特性



























38.6. 内部1.0V基準電圧特性




38.7. 低電圧検出器(BOD)特性










38.8. 外部リセット特性





















38.9. 電源ONリセット特性




38.10. 発振器特性


38.10.1. 超低電力内部発振器




38.10.2. 32.768kHz内部発振器









38.10.3. 2MHz内部発振器













38.10.4. 32MHz内部発振器














38.10.5. 48MHzに校正された32MHz内部発振器












38.11. 2線インターフェース特性







38.12. PDI特性





39. 障害情報

39.1. ATxmega256A3BU改訂A~C,EF

試供されていません。

39.2. ATxmega256A3BU改訂D,G

● A/D変換器の符号なし動作形態が機能しない	
● A/D変換器は低温で内部1.0V基準電圧使用時に雑音が増加	
● D/A変換器は基準電圧としてAVCC使用時に小さすぎる変位(オフセット)校正範囲	
• ANAINITレシ、スタが常に0として読める	
24MHzに制限されるCPUクロック周波数	
● 応用領域とブート領域の両方を使う場合に20MHzに制限されるCPUクロック周波数	
• 低い周波数での高い活動消費電流	
● 複数パケット動作形態で各INパケットに対して生成されるUSB転送完了割り込み	
● USART送信禁止がTxDピンの方向を自動的に入力へ設定しない	
● 不正な値で再開される障害後のAWeX PWM出力	
● TWIでバス多忙状態からのバス時間経過が不活性	
● 機能しないRTC32クロック出力としてのTOSC32	
● 保留中の非同期RTC32割り込みがデバイスを起こさない	
● 保留中の全ての非同期ピン変化割り込みがデバイスを起こさない	
AWeX障害保護回復が模様型生成動作で正しく行われない	(



1. A/D変換器の符号なし動作形態が機能しない(D)

A/D変換器(ADC)の符号なし動作形態は機能しません。

対策/対処

なし、シングルェント変換に対しても符号付きでADCを使ってください。

2. A/D変換器は低温で内部1.0V基準電圧使用時に雑音が増加(D)

-40℃での動作で内部1.0V基準電圧使用時、RMS雑音が4LSB上昇するでしょう。

対策/対処

雑音を取り除くために多数採取の平均を使ってください。

3. D/A変換器は基準電圧としてAVCC使用時に小さすぎる変位(オフセット)校正範囲(D)

基準電圧としてAVCCを使う場合、D/A変換器の変位(オフセット)校正は全体的に変位誤差を取り除かないでしょう。変位は校正後最大100 LSBになり得ます。

対策/対処

変位補正は部分的にソフトウェアで処理されなければなりません。

4. ANAINITレジスタが常に0として読める(D)

例え違う値を書かれても、ANAINITレジスタは常に0として読みます。このレジスタの実際の内容は正確です。

対策/対処

アナログ初期化構成設定を得るのに、このレジスタを読むソフトウェアを使わないでください。

5. 24MHzに制限されるCPUクロック周波数(D)

CPUクロックはどの供給レヘルに対しても24MHzを決して超えてはなりません。

対策/対処

なし。

6. 応用領域とブート領域の両方を使う場合に20MHzに制限されるCPUクロック周波数(D)

CPUクロックはフラッシュ メモリの応用領域とプート領域間を飛ぶ、または或る領域からのコード実行と他方からの読み込み(LPM)時に20MHzを決して超えてはなりません。この周波数を超えた場合、最初の命令/読み込みはNOP/\$00として読めます。これらの状況は以下の時に起きます。

- ・或る領域でコートを実行して他の領域へ飛ぶ(JMP,CALL,RET,分岐系命令)
- ・コートが実行されているのと違うフラッシュ領域に置かれた割り込み表
- ・コートが実行されている以外のフラッシュ領域のLPM読み込みの使用
- ・ 識票列読み込み
- ・CRC走行と2つの領域間の境界を渡るアドレス

対策/対処


領域間の境界を渡るCRCを除く状況については、フラッシュ メモリ電力削減動作形態を許可して全てのLPM命令の後にNOPを追加してください。CRCについての対策はありません。

7. 低い周波数での高い活動消費電流(D)

活動動作形態での消費電流は12MHz未満の全ての周波数に対して指定されたよりも高くなります。追加の消費電流は供給レベルとより低い周波数と共に増加します(図39-1.をご覧ください)。

対策/対処

なし、低い周波数での走行を避けて可能な場所での休止動作形態との組み合わせでより高い周波数を使ってください。





8. 複数パケット動作形態で各INパケットに対して生成されるUSB転送完了割り込み(D)

複数パ゚ケットが使われる時に、複数パ゚ケット転送の終わりの代わりに、USB線で転送された各INパ゚ケットに対して転送完了割り込みが生成されます。

対策/対処

複数パケットが完了するまで割り込みを無視してください。

9. USART送信禁止がTxDピンの方向を自動的に入力へ設定しない(D)

送信するためのデータなしでUSART送信部がアイドルの場合、TXENの0設定は自動的にTxDピンの方向を入力に設定しません。

対策/対処

TxDピンの方向はポート方向(DIR)レジスタを使って入力に設定することができます。方向を入力に設定するためだけにポートDIRレジスタを使うことは直ちに行われ、進行中の送信は断ち切られます。

10. 不正な値で再開される障害後のAWeX PWM出力(D)

障害状態からの回復時に、最大2×clkper+1×clkper4周期間、ポートに不正な値を駆動します。

対策/対処

この瞬間的な不具合が許容できない、または外部部品によって濾波されない場合、不具合なしでの再開のためにラッチ動作形態で以下の手順を使うことができます。

- 1. DTI出力を禁止してください(DTICCxENの0書き込み)。
- 2. 障害フラグを解除(0)してください。
- 3. 溢れを待ってください。
- 4. DTIを再許可してください(DTICCxENの1書き込み)。
- 5. ピン方向を出力に設定してください。

これはこの不具合を取り除きますが、後続する区間がより短くなります。

周期単位動作形態に於いて、模様型生成動作形態が許可されない限り、同じ手順に従うことができます。

模様型生成動作形態について、対策はありません。

11. TWIでバス多忙状態からのバス時間経過が不活性(D)

バス時間超過が許可されて、開始条件が検出されるのと同じ周辺機能クロック周期で時間超過が起こる場合、その単位転送は落とされます。

対策/対処

なし。

12. 機能しないRTC32クロック出力としてのTOSC32(D)

クロック出力としてのTOSC32選択は機能しません。

対策/対処

32kHzクロック出力が必要とされるなら、RTC32用の供給元として内部32.768kHz発振器を選択してピンへ出力することができます。

13. 保留中の非同期RTC32割り込みがデバイスを起こさない(D)

休止命令が実行されている時に保留中の実時間計数器からの非同期割り込みは、別の供給元から、または供給元が再び起動することでデバイスが起きるまで無視されます。

対策/対処

ソフトウェアで、SLEEP命令を実行する前にRTC32のCNT値を読んで、SLEEP命令が実行される前の最後の命令中に溢れまたは比較一致の割り込みを生成しないことを調べてください。また、直前のRTC割り込みが保留中でないことも調べてください。

14. 保留中の全ての非同期ピン変化割り込みがデバイスを起こさない(D)

休止命令が実行されている時に保留中のどれかのピンに於ける、どのピン2からの完全な非同期ピン変化割り込みも、別の供給元からか、または供給元が再び起動することでデバイスが起きるまで無視されます。これは全ての休止動作形態移行時でシステムクロックが停止される場所に適用します。

対策/対処

代わりに、制限された非同期ピン変化割り込みを使ってください。



15. AWeX障害保護回復が模様型生成動作で正しく行われない(G)

障害が検出されると、出力無効化許可(OUTOVEN)レジスタが解除され、障害条件が解消される時に対応する許可されたDTIチャネ ルに従ってOUOVENが回復されます。共通波形チャネル動作(CWCM:Common Waveform Channel Mode)に関しては、障害から回 復した後にOUTOVENが正しいので、これは無効です。模様型生成動作(PGM:Pattern Generation Mode)については、 OUTOVENが代わりに沈黙時間Low側緩衝(DTLSBUF)レジスタに従って回復されてしまいます。

対策/対処

CWCMに関しては対策の必要がありません。

ラッチ動作でのPGMについては障害状態から戻る前にDTIチャネルを禁止してください。そして、正しい出力を再び許可するために 方向(DIR)レジスタが書かれる前に、正しいOUTOVEN値を設定してDTIチャネルを許可してください。

周期単位動作でのPGMについては対策がありません。



40. データシート改訂履歴

本章での頁番号参照が本資料を参照されることに注意してください。本章での改訂の参照は資料改訂を参照しています。

40.1. 8362A - 2009年10月

1. 初版

40.2. 8362B - 2009年11月

1. 2頁の「注文情報」を更新

40.3. 8362C - 2011年2月

- 1. 54頁の「電気的特性」を更新
- 2. 69頁の「代表特性」を追加
- 3. 97頁の「障害情報」を追加
- 4. 編集上の更新

40.4. 8362D - 2011年3月

- 1. 表紙頁から暫定を削除
- 2. 新しいAtmelの品質様式指針に従ってデータシートを更新
- 3. 編集上の更新

40.5. 8362E - 2011年12月

- 1. 2頁の「注文情報」でテープとリールを追加
- 2. 48頁の表33-4.(本書では表33-5.)でGNDとVCCに対するピン番号を修正
- 3. 49頁の「命令一式要約」を更新
- **4**. 54頁の「**電気的特性**」を更新
- 5. 69頁の「代表特性」を更新
- 6. 97頁で「障害情報」を追加
- 7. 編集上と図を更新

40.6. 8362F - 2013年2月

- 1. 更新された雛形(Atmel新ロゴ、表タグ、節タグ)で内容全体を更新
- 2. 2頁の図2-1.を更新。15と25の番号ピンはVDDではなくVCCです。
- 3. 26頁の図16-7.を更新。「入力感知システム概要」
- **4**. 44頁の**図31-1**.を更新。「**アナログ比較器概要**」
- 5. 48頁の表33-4.からTWIDを除去。「ポートD 交換機能」
- **6.** 65頁の表37-30.を更新。「外部16MHzウリスタル用発振器とXOSCの特性」にESRパラメータを追加

40.7. 8362G - 2014年7月

- 1. 40頁の「29. ADC 12ビットA/D変換器」と43頁の「31. AC アナログ比較器」でVCCをAVCCに変更
- 2. 2014年5月2日の雛形で下部表題と裏頁を更新(訳注:本書では下部表題を無視)



目次

	特徴 ・・・・・・・ 1	15.	設定可能な多段割り込み制御器・・・・・・ 22	
1.	注文情報 · · · · · · · · · · · · · · · · · · 2		15.1. 要点	2
2.	ピン配置/構成図 ・・・・・・・・・ 2		15.2. 概要 ・・・・・・・・・・・・・・・・・ 25	2
3	概要 ••••• 3		15.3. 割り込みペクタ ・・・・・・・・・・・・・・・・・・・・・・・・・ 25	2
٥.	3.1. 構成図	16.	入出力ポート ・・・・・・・・・・・・・・・・・・・・・・ 23	3
1	資料5		16.1. 要点 ・・・・・・・・・・・・ 2:	
٦.	4.1. 推奨読み物 ······· 5		16.2. 概要 ・・・・・・・・・・・ 23	
_			16.3. 出力駆動部 ・・・・・・・・・・ 23	
ე.	容量性接触感知・・・・・・・5		16.4. 入力感知 29	
6.	AVR CPU · · · · · 6		16.5. 交換ポート機能 ・・・・・・・・・・ 25	
	6.1. 要点 · · · · · · · · 6	17.	TCO/1 - 16ビット タイマ/カウンタ0型と1型・・・・・ 27	
	6.2. 概要		17.1. 要点	7
	6.3. 構造概要		17.2. 概要 ・・・・・・・・・・・・ 2′	
	6.4. 算術論理演算器 (ALU) ・・・・・・・・・ 7 6.5. プログラムの流れ・・・・・・・・ 7	18.	TC2 - 16ビット タイマ/カウンタ2型 ・・・・・・・ 29)
	6.5. フログラムの流れ・・・・・・・・・・・・・・・・・ 7 6.6. ステータス レジスタ・・・・・・・・・・・・・・・・・・・・ 7		18.1. 要点 ・・・・・・・・・・・・・・29	9
	6.7. スタックとスタック ホ°インタ ・・・・・・・・・・・・ 7		18.2. 概要 ・・・・・・・・・・・ 29	
	6.8. レジスタファイル ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	19.	AWeX - 新波形拡張 ******* 30)
7			19.1. 要点 ・・・・・・・・・・ 30	0
7.	· • · • · • · · · · · · · · · · · · · ·		19.2. 概要 ・・・・・・・・・・・ 30	
	7.1. 要点 ···································	20.	Hi-Res - 高分解能拡張 ******** 31	1
	7.2. 似安 7.3. フラッシュ プログラム メモリ ・・・・・・・・・・・ 9		20.1. 要点	1
	7.4. ヒュース と施錠ビット・・・・・・・・・・・・・・・・・・10		20.2. 概要	1
	7.5. データメモリ ····································	21.	RTC32 - 32ビット実時間計数器 ・・・・・・・ 32	2
	7.6. EEPROM		21.1. 要点 ······ 32	2
	7.7. I/Oメモリ・・・・・・・・・・ 11		21.2. 概要 33	2
	7.8. データ メモリとハブス調停 ・・・・・・・・・・・・・ 11	22.	USB - 万能直列バス インターフェース ・・・・・・・ 33	3
	7.9. メモリ タイミング・・・・・・・・・・・・11		22.1. 要点 ***********************************	3
	7.10. デバイスIDと改訂 ・・・・・・・・・ 11		22.2. 概要 ・・・・・・・・・・・・ 33	
	7.11. JTAG禁止 ······ 11	23.	TWI - 2線インターフェース ・・・・・・・・ 34	1
	7.12. I/Oメモリ保護・・・・・・・・・・・11		23.1. 要点	
	7.13. フラッシュ メモリとEEPROMの ペーシ 容量 ······ 12		23.2 . 概要 ······· 3/2	
8.	DMAC - 直接メモリ入出力制御器 ・・・・・・・・・ 13	24.	SPI - 直列周辺インターフェース ・・・・・・・ 35	5
	8.1. 要点 · · · · · · · 13		24.1 . 要点 ······ 3!	5
	8.2. 概要 · · · · · · · 13		24.2 . 概要 ······ 38	
9.	事象システム・・・・・・・14	25.	USART 36	3
	9.1. 要点 · · · · · · · · · · · · · · · · · ·		25.1. 要点	
	9.2. 概要 · · · · · · · · · · · · · · · · · ·		25.2. 概要 ・・・・・・・・・・・・・・・・・36	
10.	システム クロックとクロック選択 ・・・・・・・・・ 15	26.	IRCOM - 赤外線通信単位部 · · · · · · 37	7
	10.1. 要点 · · · · · · · · · · · · · · · · · ·		26.1. 要点 3° 26.2. 概要 3°	7
	10.2. 概要			
	10.3. クロック元 16	27.	AESとDESの暗号エンジン・・・・・・・・・・ 38	3
11.	電力管理と休止形態動作・・・・・・・・ 17		27.1. 要点 ······ 38	8
	11.1. 要点		27.2. 概要	
	11.2. 概要 17 11.3. 休止形態動作 17	28.	CRC - 巡回冗長検査 · · · · · · 39)
4.0			28.1. 要点	9
12.	システム制御とリセット・・・・・・・・・・・18		28.2. 概要	
	12.1 . 要点 ···································	29.	ADC - 12t ット A/D変換器 ・・・・・・・・ 40)
	12.3. リセットの流れ ・・・・・・・・・・・18		29.1. 要点	0
	12.3. リセットの		29.2. 概要	
12	WDT - ウォッチトック タイマ · · · · · · · · 20	30.	DAC - 12ビット D/A変換器 ・・・・・・・・・・ 42	2
ı٥.	13.1. 要点 ···································		30.1. 要点 · · · · · · · · 4	2
	13.2. 概要		30.2. 概要	
1/	電池代替支援システム・・・・・・・・・・21	31.	AC - アナログ比較器 ······ 43	3
14.	14.1. 要点		31.1. 要点	3
	14.1. 安点 ···································		31.2. 概要	
	170 🗴	32.	プ [°] ロク [*] ラミンク [*] とテ [*] ハ [*] ック [*] ・・・・・・・・・・・・・・45	5



		要点4
	32.2.	概要
33.	ピン配	置とピン機能 ・・・・・・ 46
	33.1.	交換ピン機能の種類・・・・・・・・・・・・・・・・・ 46
	33.2.	交換ピン機能 ・・・・・・・・ 4′
34.	周辺ホ	終能単位部アドレス実 り当て・・・・・・ 40
35	命令-	- 式要約 · · · · · · · · · · · · · · · · · · ·
26	M HIE	见桂耙 F
30.	グト世る	61月 年 以 0.5
	30.1.	64M2 · · · · · 5
07	36.2.	o4M2・・・・・・・・・・・・・・・・・・・・・・・54
37.		り付任 54 絶対最大定格 5
	37.1.	2 会般動作定格 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	37.2.	全般動作定格 · · · · · · · · · · · · · · · · · · ·
	37.3.	休止形態からの起動時間・・・・・・・・ 56
	37.4.	休止形態からの起動時間・・・・・・・・・ 50 入出力ピン特性・・・・・・ 57
	37.5.	A/D変換器特性 ····································
	37.6.	D/A変換器特性 · · · · · · · · · · · · · · · · · · ·
	37.7.	7プログ比較器特性 ・・・・・・・・・・・・・・ 60
	37.8.	ププログル 製
	37.9.	n'ンドギャップと内部1.0V基準電圧特性 ・・・・・ 60
	37.10.	低電圧検出(Brownout Detection)特性 ・・・・ 6: 外部リセット特性 ・・・・・・ 6:
	37.11. 27.12	電源ONUセット特性 ····································
	37.12. 27.12	フラッシュメモリとEEPROMの特性・・・・・・・・・・6
	37.13. 27.1 <i>1</i>	ファフェアにJCLCFNOMの特性・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	37.14.	VBATと電池代替支援の特性・・・・・・・・・・62 クロックと発振器の特性・・・・・・・・・62
	37.16	SPIタイミング 特性 ・・・・・・・・・・・・・・・・・・・・・・・・ 67
	37.17	2線インターフェース特性 ・・・・・・・・・・・・・・・・・・・・・・・・68
38.	代表生	寺性 ····· 69
50.	38.1.	消費電流 ······ 69
	38.2.	. 入出力ピン特性 ······ 75
	38.3.	A/D変換器(ADC)特性 ······ 80
	38.4.	D/A変換器(DAC)特性 ······ 8 ²
	38.5.	アナログ比較器特性 ・・・・・・・・・・・・・・・ 85
	38.6.	内部1.0V基準電圧特性 · · · · · · · · · · · · · · · · 88
	38.7.	低電圧検出器(BOD)特性 · · · · · · · · · · · · · · · · · · ·
	20.0	対立7114…[性・性・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	38.9.	電源ONリセット特性 ・・・・・・・・・・・・・ 9:
	38.10.	発振器特性 ********* 9:
	38.11.	2線インターフェース特性 ・・・・・・・・・・・・ 95
	38.12.	PDI特性 · · · · · · 96
39.	障害性	### ### ### ### ### #################
	39.1.	ATxmega256A3BU改訂A~C.E.F ······ 97
	39.2.	ATxmega256A3BU改訂D,G · · · · · · 9%
40.	データ	/─ト改訂履歴 ・・・・・・・・ 101
	40.1.	8362A - 2009年10月 · · · · · · · · · · · · · · · · · · ·
	40.2.	8362B - 2009年11月 · · · · · · · · · 101
	40.3.	8362C - 2011年2月 · · · · · · · · · · · · · · · · · · ·
	40.4.	8362D - 2011年3月 · · · · · · · · · · · · · 1 03
	40.5.	8362E - 2011年12月 ······· 103
	40.6.	8362F - 2013年2月 · · · · · · · · · · · · · · · · · · ·
	40.7.	8362G - 2014年7月 · · · · · · · · · · · · · · · · · · ·













Atmel Corporation 1600 Technology Drive, San Jose, CA 95110 USA TEL:(+1)(408) 441-0311 FAX: (+1)(408) 436-4200 www.atmel.com

© 2014 Atmel Corporation. / 改訂:Atmel-8362 G-AVR-ATxmega-Datasheet_07/2014

Atmel®、Atmelロゴとそれらの組み合わせ、Enabling Unlimited Possibilities®とその他は米国と他国に於けるAtmel Corporationの登録商標また は商標です。他の用語と製品名は一般的に他の商標です。

お断り: 本資料内の情報はAtmel製品と関連して提供されています。本資料またはAtmel製品の販売と関連して承諾される何れの知的所有権も禁 反言あるいはその逆によって明示的または暗示的に承諾されるものではありません。Atmelのウェブサイトに位置する販売の条件とAtmelの定義での 詳しい説明を除いて、商品性、特定目的に関する適合性、または適法性の暗黙保証に制限せず、Atmelはそれらを含むその製品に関連する暗示 的、明示的または法令による如何なる保証も否認し、何ら責任がないと認識します。たとえAtmelがそのような損害賠償の可能性を進言されたとし ても、本資料を使用できない、または使用以外で発生する(情報の損失、事業中断、または利益と損失に関する制限なしの損害賠償を含み)直 接、間接、必然、偶然、特別、または付随して起こる如何なる損害賠償に対しても決してAtmelに責任がないでしょう。Atmelは本資料の内容の正 確さまたは完全性に関して断言または保証を行わず、予告なしでいつでも製品内容と仕様の変更を行う権利を保留します。Atmelはここに含まれた 情報を更新することに対してどんな公約も行いません。特に別の方法で提供されなければ、Atmel製品は車載応用に対して適当ではなく、使用さ れるべきではありません。Atmel製品は延命または生命維持を意図した応用での部品としての使用に対して意図、認定、または保証されません。

安全重視、軍用、車載応用のお断り: Atmel製品はAtmelが提供する特別に書かれた承諾を除き、そのような製品の機能不全が著しく人に危害を 加えたり死に至らしめることがかなり予期されるどんな応用("安全重視応用")に対しても設計されず、またそれらとの接続にも使用されません。安全 重視応用は限定なしで、生命維持装置とシステム、核施設と武器システムの操作用の装置やシステムを含みます。Atmelによって軍用等級として特に明確 に示される以外、Atmel製品は軍用や航空宇宙の応用や環境のために設計も意図もされていません。Atmelによって車載等級として特に明確に示 される以外、Atmel製品は車載応用での使用のために設計も意図もされていません。

© HERO 2022.

本データシートはAtmelのATxmega A3BU系英語版データシート(改訂8362G-07/2014)の翻訳日本語版です。日本語では不自然となる重 複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている部分もあります。必要に応じ て一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データ レジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されていま す。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には()内に英語表記や略称などを残す形で表 記しています。

青字の部分はリンクとなっています。一般的に<mark>赤字の0,1</mark>は論理0,1を表します。その他の赤字は重要な部分を表します。