ATxmega128A4U/64A4U/ 32A4U/16A4U

AVR® XMEGA® データシート

序説

Microchip AVR® XMEGA®はAVR強化RISC構造に基づく低電力、高性能、周辺機能が豊富な8/16ビットマイクロコントローラの系統です。単一クロック周期で命令を実行することにより、AVR XMEGAデバイスではMHz当たり1MIPS(100万命令/秒)近くのCPU単位処理量を達成し、電力消費対処理速度の最適化をシステム設計者に許します。

本書は一般の方々の便宜のため有志により作成されたもので、Microchip社とは無関係であることを御承知ください。しおりの[はじめに]での内容にご注意ください。

特徴

- 高性能、低消費Microchip AVR® XMEGA® 8/16ビット マイクロ コントローラ
- データ メモリと不揮発性プログラム メモリ
 - 実装自己書き換え(ISP)可能な16~128Kバイト(8~64K語)フラッシュ メモリ
 - 4~8Kバイト(2~4K語)ブート コード領域
 - 1~2KバイトのEEPROM
 - 2~8Kバイトの内部SRAM
- 内蔵周辺機能
 - 4チャンネルのDMA制御器
 - 8チャンネルの事象システム
 - 5つの16ビット タイマ/カウンタ
 - 4つの比較チャンネルまたは捕獲チャンネルを持つ、3つのタイマ/カウンタ
 - 2つの比較チャンネルまたは捕獲チャンネルを持つ、2つのタイマ/カウンタ
 - 全てのタイマ/カウンタでの高分解能拡張
 - 1つのタイマ/カウンタでの新波形拡張
 - 1つのUSB装置インターフェース
 - USB2.0全速(Full-Speed,12Mbps)と低速(Low-speed,1.5Mbps)装置適合
 - 完全な構成設定柔軟性を持つ32個のエントポイント
 - 1つのUSARTに対するIrDA(赤外線通信)支援を持つ、5つのUSART
 - 2重アドレス一致を持つ、2つの2線インターフェース (I²CとSMBus適合)
 - 2つの直列周辺インターフェース(SPI:Serial Peripheral Interface)周辺機能
 - AESとDESの暗号エンジン
 - CRC-16(CRC-CCITT)とCRC-32(IEEE® 802.3)生成器
 - 独立した発振器を持つ、16ビット実時間計数器
 - 12チャンネル、12ビット、2M採取/秒の1つのA/D変換器
 - 2チャンネル、12ビット、1M採取/秒の1つのD/A変換器
 - 窓比較機能と電流源を持つ、2つのアナログ比較器
 - 全ての汎用I/Oピンでの外部割り込み
 - チップ上の独立した超低電力発振器付きの設定可能なウォッチドッグ タイマ
 - QTouch® ライブラリ支援
 - 容量性接触釦、摺動子、輪
- 特殊マイクロ コントローラ機能
 - 電源ONリセットと設定可能な低電圧検出(BOD)
 - PLLと前置分周器を持つ、内部及び外部のクロック任意選択
 - 設定可能な多段割り込み制御器
 - 5つの休止形態動作
 - プログラミングとデバッグ用インターフェース
 - PDI(Program and Debug Interface)
- I/Oと外圍器
 - 設定可能な34本のI/O線
 - 44リードTQFP、44ピンVQFN、49球VFBGA
- 動作電圧
 - 1.6~3.6V
- 動作周波数
 - 0~12MHz/1.6~V
 - 0~32MHz/2.7~V

目次

1. 注文情報	5	15.1. 要点	27
2. ピン配置/構成図	6	15.2. 概要	27
3. 概要	7	15.3. 出力駆動部	27
3.1. 構成図	8	15.4. 入力感知	29
4. 資料	9	15.5. 交換ポート機能	29
4.1. 推奨読み物	9	16. TC0/1 – 16ビット タイマ/カウンタ0型と1型	30
5. 容量性接触感知	9	16.1. 要点	30
6. AVR® CPU	10	16.2. 概要	30
6.1. 要点	10	17. TC2 – 16ビット タイマ/カウンタ2型	32
6.2. 概要	10	17.1. 要点	32
6.3. 構造概要	10	17.2. 概要	32
6.4. 算術論理演算器 (ALU)	11	18. AWeX – 新波形拡張	33
6.5. プログラムの流れ	11	18.1. 要点	33
6.6. ステータス レジスタ	11	18.2. 概要	33
6.7. スタックとスタック ポインタ	11	19. Hi-Res – 高分解能拡張	34
6.8. レジスタ ファイル	12	19.1. 要点	34
7. メモリ	13	19.2. 概要	34
7.1. 要点	13	20. RTC – 16ビット実時間計数器	35
7.2. 概要	13	20.1. 要点	35
7.3. フラッシュプログラム メモリ	13	20.2. 概要	35
7.4. ヒューズと施錠ビット	14	21. USB – 万能直列バス インターフェース	36
7.5. データ メモリ	14	21.1. 要点	36
7.6. EEPROM	15	21.2. 概要	36
7.7. I/Oメモリ	15	22. TWI – 2線インターフェース	37
7.8. データ メモリとバス調停	15	22.1. 要点	37
7.9. メモリ タイミング	15	22.2. 概要	37
7.10. デバイスIDと改訂	15	23. SPI – 直列周辺インターフェース	38
7.11. I/Oメモリ保護	15	23.1. 要点	38
7.12. フラッシュ メモリとEEPROMのページ容量	16	23.2. 概要	38
8. DMAC – 直接メモリ入出力制御器	17	24. USART	39
8.1. 要点	17	24.1. 要点	39
8.2. 概要	17	24.2. 概要	39
9. 事象システム	18	25. IRCOM – 赤外線通信単位部	40
9.1. 要点	18	25.1. 要点	40
9.2. 概要	18	25.2. 概要	40
10. システム クロックとクロック選択	19	26. AESとDESの暗号エンジン	41
10.1. 要点	19	26.1. 要点	41
10.2. 概要	19	26.2. 概要	41
10.3. クロック元	20	27. CRC – 巡回冗長検査生成器	42
11. 電力管理と休止形態動作	21	27.1. 要点	42
11.1. 要点	21	27.2. 概要	42
11.2. 概要	21	28. ADC – 12ビット A/D変換器	43
11.3. 休止形態動作	21	28.1. 要点	43
12. システム制御とリセット	22	28.2. 概要	43
12.1. 要点	22	29. DAC – 12ビット D/A変換器	45
12.2. 概要	22	29.1. 要点	45
12.3. リセットの流れ	22	29.2. 概要	45
12.4. リセット元	22	30. AC – アナログ比較器	46
13. WDT – ウォッチドッグ タイマ	24	30.1. 要点	46
13.1. 要点	24	30.2. 概要	46
13.2. 概要	24	31. プログラミングとデバッグ	48
14. 割り込みと設定可能な多段割り込み制御器	25	31.1. 要点	48
14.1. 要点	25	31.2. 概要	48
14.2. 概要	25	32. ピン配置とピン機能	49
14.3. 割り込みベクタ	25	32.1. 交換ピン機能の種類	49
15. 入出力ポート	27	32.2. 交換ピン機能	50

33. 周辺機能単位部アドレス割り当て	52
34. 命令一式要約	53
35. 外圍器情報	56
35.1. 44A	56
35.2. 44PW	57
35.3. 44M1	58
35.4. 49C2	59
36. 電氣的特性	60
36.1. ATmega16A4U	60
36.2. ATmega32A4U	74
36.3. ATmega64A4U	88
36.4. ATmega128A4U	102
37. 代表特性	116
37.1. ATmega16A4U	116
37.2. ATmega32A4U	144
37.3. ATmega64A4U	172
37.4. ATmega128A4U	200
38. 障害情報	228
39. データシート改訂履歴	230
39.9. 改訂A – 2020年4月	231

1. 注文情報

注文符号	フラッシュ	EEPROM	SRAM	外圍器 (注1,2,3)	速度(MHz)	電源電圧	温度
ATxmega16A4U-AU	16KB+4KB	1KB	2KB	44A	32	1.6~3.6V	-40°C~85°C
ATxmega16A4U-AUR (注4)							
ATxmega32A4U-AU	32KB+4KB	1KB	4KB				
ATxmega32A4U-AUR (注4)							
ATxmega64A4U-AU	64KB+4KB	2KB	4KB				
ATxmega64A4U-AUR (注4)							
ATxmega128A4U-AU	128KB+8KB	2KB	8KB				
ATxmega128A4U-AUR (注4)							
ATxmega16A4U-MH	16KB+4KB	1KB	2KB	44M1			
ATxmega16A4U-MHR (注4)							
ATxmega32A4U-MH	32KB+4KB	1KB	4KB				
ATxmega32A4U-MHR (注4)							
ATxmega64A4U-MH	64KB+4KB	2KB	4KB	44PW			
ATxmega64A4U-MHR (注4)							
ATxmega128A4U-MH	128KB+8KB	2KB	8KB				
ATxmega128A4U-MHR (注4)							
ATxmega16A4U-CU	16KB+4KB	1KB	2KB	49C2			
ATxmega16A4U-CUR (注4)							
ATxmega32A4U-CU	32KB+4KB	1KB	4KB				
ATxmega32A4U-CUR (注4)							
ATxmega64A4U-CU	64KB+4KB	2KB	4KB				
ATxmega64A4U-CUR (注4)							
ATxmega128A4U-CU	128KB+8KB	2KB	8KB				
ATxmega128A4U-CUR (注4)							
ATxmega16A4U-AN	16KB+4KB	1KB	2KB	44A	32	1.6~3.6V	-40°C~105°C
ATxmega16A4U-ANR (注4)							
ATxmega32A4U-AN	32KB+4KB	1KB	4KB				
ATxmega32A4U-ANR (注4)							

注1: このデバイスはウェハー(チップ単体)形状でも供給できます。詳細な注文情報については最寄のMicrochip営業所へお問い合わせください。

注2: 有害物質使用制限に関する欧州指令(RoHS指令)適合の鉛フリー製品。またハロゲン化合物フリーで完全に安全です。

注3: 外圍器情報については56頁の「外圍器情報」をご覧ください。

注4: テープとリール。

外圍器形式

44A	44リード 10×10×1.0mm厚 0.8mmピッチ 薄型プラスチック4方向平板外圍器 (TQFP)
44M1	44パッド 7×7×1.0mm 0.50mmピッチ 5.20mm露出パッド 耐熱プラスチック極薄4方向平板リードなし外圍器 (VQFN)
44PW	44パッド 7×7×1.0mm 0.50mmピッチ 5.20mm露出パッド 耐熱プラスチック極薄4方向平板リードなし外圍器 (VQFN)
49C2	49球(7×7配列) 5×5×1.0mm 0.65mmピッチ 極薄密ピッチ球格子配列外圍器 (VFBGA)

代表的な応用

- 工業制御
- 工場自動化
- 建築制御
- 基板制御
- 白物家電
- 環境制御
- RFとZigBee®
- USB接続性
- 感知器制御
- 光学
- 低電力電池応用
- 電力ツール
- 室内環境制御(HVAC)
- 実用計器
- 医療応用

2. ピン配置/構成図

図2-1. 構成図とVQFN/TQFPピン配置

- 電源
- 接地
- デジタル機能
- アナログ機能
- プログラミング、デバッグ、検査
- 外部クロック/クリスタル用ピン
- 汎用入出力

- 注: 1. ピン配置とピン機能の完全な詳細については49頁の「ピン配置とピン機能」を参照してください。
2. VQFN外周器下の大きな中央パッドは良い機械的な安定性を保証するために基板の接地に半田付けされるべきです。

図2-2. VFBGAピン配置

表2-1. VFBGAピン配列

	1	2	3	4	5	6	7
A	PA3	AVCC	GND	PR1	PR0	PDI_DATA	PE3
B	PA4	PA1	PA0	GND	RESET/PDI_CLK	PE2	VCC
C	PA5	PA2	PA6	PA7	GND	PE1	GND
D	PB1	PB2	PB3	PB0	GND	PD7	PE0
E	GND	GND	PC3	GND	PD4	PD5	PD6
F	VCC	PC0	PC4	PC6	PD0	PD1	PD3
G	PC1	PC2	PC5	PC7	GND	VCC	PD2

3. 概要

Microchip AVR XMEGAはAVR強化型RISC構造に基いた、低電力、高性能、豊富な周辺機能の8/16ビットマイクロコントローラ系列です。単一クロック周期で実行する命令によって、AVR XMEGAデバイスではシステム設計者に対して電力消費対処理速度の最適化を可能とするMHz当たり100万命令に達するCPU単位時間処理能力を達成します。

AVR CPUは32個の汎用作業レジスタを豊富な命令一式に結合します。32個全てのレジスタが算術論理演算器(ALU)へ直接接続され、単一命令でのアクセスを2つの独立したレジスタに許し、単一クロック周期で実行されます。この構造はより大きなコード効率と同時に伝統的な単一累積器やCISCに基づくマイクロコントローラよりも何倍も速い単位時間処理能力達成に帰着します。

AVR XMEGA A4Uデバイスは次の機能、実装書き込み可能な書き中の読み(Read-While-Write)能力を持つフラッシュメモリ、内部のEEPROMとSRAM、4チャンネルのDMA制御器、8チャンネルの事象システム、設定可能な多段割り込み制御器、34本の汎用入出力線、16ビット実時間計数器(RTC)、比較動作とPWM付きの5つの柔軟な16ビットタイマ/カウンタ、1つのUSB2.0全速(Full-speed)装置インターフェース、5つのUSART、2つの2線直列インターフェース(TWI)、2つの直列周辺インターフェース(SPI)、AESとDESの暗号エンジン、設定可能な利得を持つ1つの12チャンネル12ビットA/D変換器、1つの2チャンネル12ビットD/A変換器、窓動作を持つ2つのアナログ比較器(AC)、独立した内部発振器を持つ設定可能なウォッチドッグタイマ、PLLと前置分周器付きの正確な内部発振器、設定可能な低電圧検出(Brown-Out Detection)を提供します。

プログラミングとデバッグ用の高速2ピンインターフェースのプログラミングとデバッグインターフェース(PDI)が利用可能です。

XMEGAデバイスはソフトウェアで選択可能な5つの節電動作を持ちます。アイドル動作はCPUを停止する一方で、SRAM、DMA制御器、事象システム、割り込み制御器と全ての周辺機能に機能の継続を許します。パワーダウン動作はSRAMとレジスタの内容を保存しますが、発振器を停止し、次のTWI、USB再開(resume)またはピン変化の割り込み、またはリセットまで他の全ての機能を禁止します。パワーセーブ動作では非同期実時間計数器が走行を続けて時間の維持を応用に許す一方、デバイスの残りは休止します。スタンバイ動作ではクリスタル発振子/セラミック振動子用発振器が走行を保つ一方、デバイスの残りは休止します。これは低電力消費と組み合わせた外部クリスタルからの非常に速い始動を可能にします。拡張スタンバイ動作では主発振器と非同期計時器の両方が走行を続けます。更なる消費電力低減のため、各個別周辺機能への周辺機能クロックは活動動作とアイドル動作に於いて任意で停止することができます。

MicrochipはAVRマイクロコントローラへ容量性接触釦、滑動部、輪を組み込むためのQTouchライブラリを提供します。

デバイスはMicrochipの高密度不揮発性メモリ技術を使って製造されています。プログラム用フラッシュメモリはPDIを通して実装書き換えをすることができます。デバイス内で走行するブートローダはフラッシュメモリに 응용プログラムを取得格納するのにどんなインターフェースをも用いることができます。ブートフラッシュ領域内のブートローダソフトウェアは 응용フラッシュ領域が更新されている間も走行を続ける、真の「書き中の読み(Read-While-Write)」動作を提供します。実装自己書き換え可能なフラッシュと8/16ビットRISC CPUの結合により、AVR XMEGAは多くの組み込み応用に対して高い柔軟性と費用効率の解決策を提供する強力なマイクロコントローラ系列です。

全てのMicrochip AVR XMEGAデバイスはCコンパイラ、マクロアセンブラ、プログラムデバッガ/シミュレータ、書き込み器、評価キットを含む、プログラムとシステム開発ツールの完全な揃いで支援されます。

3.1. 構成図

図3-1. XMEGA® A4U構成図

4. 資料

開発ツール、応用記述、データシートの包括的な1式は<http://www.microchip.com>でのダウンロードに関して利用可能です。

4.1. 推奨読物

- Microchip AVR XMEGA AU手引書
- XMEGA応用記述

このデバイス データシートは各単位部と周辺機能の短い記述と共にデバイス固有情報だけを含みます。XMEGA AU手引書は単位部と周辺機能を広く深く記述します。XMEGA応用記述はコード例を含み、単位部と周辺機能を適用する使い方を示します。

全ての資料は<http://www.microchip.com>から利用可能です。

5. 容量性接触感知

MicrochipのQTouchライブラリはMicrochipの殆どのAVRマイクロ コントローラ上の接触感知インターフェース実現の解決策を使うための単一物を提供します。特許権を持つ充電転移信号採取は強力な感知を提供し、接触キーの完全な反発運動報告を含み、そしてキー事象の明白な検出のための隣接キー抑制™(AKS™)技術を含みます。QTouchライブラリはQTouchとQMatrix™採取法に関する支援を含みます。

接触感知はAVRマイクロ コントローラ用の適切なMicrochip QTouchライブラリをリンクすることによってどの応用にも追加することができます。これは接触チャンネルと感知器を定義するために簡単なAPIの組を用いて行われ、そしてチャンネル情報を取得して接触感知器の状態を決めるために接触感知APIを呼び出します。

QTouchライブラリは無料で以下の場所のMicrochipのウェブサイトからダウンロードすることができます。 <http://www.microchip.com> 実装の詳細とその他の情報についてはMicrochipのウェブサイトからも入手可能な「[QTouchライブラリ使用者の手引き](#)」を参照してください。

6. AVR® CPU

6.1. 要点

- 8/16ビット高性能Microchip AVR RISC CPU
 - 142命令
 - ハードウェア乗算器
- ALUに直結された32個の8ビットレジスタ
- SRAM内のスタック
- I/Oメモリ空間内でアクセス可能なスタック ポインタ
- 16Mバイトまでのプログラムと16Mバイトのデータのメモリを直接アドレス指定
- 16/24ビットレジスタへの真の16/24ビット入出力
- 8、16、32演算に対する効率的な支援
- システム重要特性の構成設定変更保護

6.2. 概要

Microchip AVR XMEGAデバイスは8/16ビットAVR CPUを使います。CPUの主な機能は、コードを実行して全ての計算を実行することです。CPUはメモリ入出力、計算実行、周辺制御、そしてフラッシュメモリ内のプログラムを実行することができます。割り込みの扱いは独立した章で記述され、25頁の「割り込みと設定可能な多段割り込み制御器」を参照してください。

6.3. 構造概要

最大性能と並列化のためにAVR CPUはプログラムとデータに対して独立したメモリとバスを持つハーバート構造を使います。プログラムメモリ内の命令は単一段のパイプラインで実行されます。1つの命令が実行されつつあると同時に、次の命令がプログラムメモリから予め取得されます。これは毎クロック周期で実行される命令を可能にします。全AVR命令の詳細については<http://www.microchip.com>を参照してください。

算術論理演算部(ALU:Arithmetic Logic Unit)はレジスタ間または定数とレジスタ間の算術と論理の操作を支援します。単一レジスタ操作をALUで実行することもできます。算術操作後、操作の結果についての情報を反映するためにステータスレジスタが更新されます。

ALUは高速入出力レジスタファイルに直接的に接続されます。32×8ビット汎用作業レジスタの全てがレジスタ間またはレジスタと即値間での単一周期算術論理部(ALU)操作を許す単一周期アクセス時間を持ちます。32個中の6つのレジスタは効率的なアドレス計算を許す、プログラムとデータの空間をアドレス指定するための3つの16ビットアドレスポインタとして使うことができます。

メモリ空間は直線状です。データメモリ空間とプログラムメモリ空間は2つの異なるメモリ空間です。

データメモリ空間はI/Oレジスタ、SRAM、外部RAMに分けられます。加えて、データメモリ内にEEPROMをメモリ割り当てすることができます。

全てのI/Oの状態と制御のレジスタはデータメモリの最下位4Kバイトのアドレスに属します。これはI/Oメモリ空間として参照されます。最下位60アドレスは直接、または\$00~\$3Fのデータ空間位置としてアクセスすることができます。残りは\$0040~\$0FFFに連なる拡張I/Oメモリ区間です。このI/Oレジスタは取得(LD/LDS/LDD)と格納(ST/STS/STD)の命令を用いてデータ空間位置としてアクセスされなければなりません。

SRAMはデータを保持します。SRAMからのコード実行は支援されません。SRAMはAVR構造で支援される5つの異なるアドレス指定形態を通して容易にアクセスすることができます。

\$1000~\$1FFFのデータアドレスはメモリ割り当てEEPROM用に予約されています。

プログラムメモリは応用プログラム領域とブートプログラム領域の2つの領域に分けられます。両領域は書き込みと読み書きの保護のための専用の施錠ビットを持ちます。応用フラッシュメモリの自己プログラミングに使われるSPM命令はブートプログラム領域に属さなければなりません。応用領域は書き込みと読み書きの保護のための独立した施錠ビットを持つ応用表領域を含みます。応用表領域はプログラムメモリ内の不揮発性データの格納を減らすのに使うことができます。

図6-1. AVR® CPU構造の構成図

6.4. 算術論理演算器 (ALU)

算術論理演算器(ALU)はレジスタ間またはレジスタと定数間の演算と論理操作を支援します。単一レジスタ操作の実行もできます。ALUは32個の汎用レジスタ全てとの直接接続で動作します。単一クロック周期内で、汎用レジスタ間、またはレジスタと即値間の算術操作が実行されて結果がレジスタ ファイルに書き戻されます。算術または論理の操作後、操作結果についての情報を反映するためにステータスレジスタが更新されます。

ALU操作は、演算、論理、ビット操作の、3つの主な分野に分けられます。8ビットと16ビットの両方の算術演算が支援され、**命令一式**は効率的な32ビット演算の実装を可能にします。ハードウェア乗算器は符号付きと符号なしの両方と固定小数点形式を支援します。

6.4.1. ハードウェア乗算器

乗算器は2つの8ビット数値を16ビットの結果に乗算する能力です。ハードウェア乗算器は符号付と符号なしの整数と固定小数点数の種々の変種を支援します。

- 符号なし整数の乗算
- 符号付き整数の乗算
- 符号付き整数と符号なし整数の乗算
- 符号なし固定小数点数の乗算
- 符号付き固定小数点数の乗算
- 符号付き固定小数点数と符号なし固定小数点数の乗算

乗算は2CPUクロック周期かかります。

6.5. プログラムの流れ

リセット後、CPUはプログラム用フラッシュ メモリ内の最下位アドレス'000000'から命令の実行を始めます。プログラム カウンタ(PC)は取得されるべき次の命令を指示します。

プログラムの流れはアドレス空間全体を直接位置指定できる条件付きと条件なしの分岐(Jump)と呼び出し(Call)命令によって提供されます。殆どのAVR命令は16ビット語形式を用い、一方限られた若干が32ビット形式を使います。

割り込みとサブルーチン呼び出しの間、復帰アドレスのPC(値)がスタックに格納されます。スタックは一般的なデータ用SRAM内に割り当てられ、結果としてスタック容量は総SRAM容量とSRAMの使い方だけによって制限されます。リセット後のスタック ポインタ(SP)は内部SRAM内の最上位アドレスを指し示します。SPはI/Oメモリ空間で読み書きアクセスが可能で、スタックまたはスタック領域の容易な複数実装を可能にします。データ用SRAMはAVR CPUで支援される5つの異なる位置指定種別を通して容易にアクセスすることができます。

6.6. ステータス レジスタ

ステータスレジスタ(SREG)は最も直前に実行した演算または論理命令の結果についての情報を含みます。この情報は条件付き操作を実行するためにプログラムの流れを変えるのに使えます。ステータスレジスタは「**命令一式手引書**」で詳述されるように、全てのALU操作後に更新されることに注目してください。これは多くの場合でそれ用の比較命令使用の必要をなくし、高速でより簡潔なコードに帰着します。

ステータスレジスタは割り込み処理ルーチン移行時の保存と割り込みからの復帰時の回復が自動的に行われません。これはソフトウェアによって扱われなければなりません。

ステータスレジスタはI/Oメモリ空間でアクセスできます。

6.7. スタックとスタック ポインタ

スタックは割り込みとサブルーチン呼び出し後の復帰アドレスの格納に使われます。一時データの格納にも使えます。スタック ポインタ(SP)レジスタは常にスタックの先頭(訳注:次に使われるべき位置)を指し示します。これはI/Oメモリ空間でアクセス可能な2つの8ビットレジスタとして実装されます。データは**PUSH**命令と**POP**命令を使ってスタックへ格納とスタックから取得されます。スタックは上位メモリ位置から下位メモリ位置へ増えます。これはスタックへのデータ格納がSPを減らし、スタックからのデータ取得がSPを増すことを意味します。SPはリセット後に自動的に設定され、その初期値は内部SRAMの最上位アドレスです。SPが変更されるなら、それは\$2000番地以上を指し示すように設定されなければならない、そして何れかのサブルーチン呼び出しが実行される前、または割り込みが許可される前に定義されなければなりません。

割り込みまたはサブルーチン呼び出しの間、自動的に復帰アドレスがスタックへ格納されます。復帰アドレスはデバイスのプログラム メモリ量に依存して2または3バイトで有り得ます。128Kバイト以下のプログラム メモリを持つデバイスについては復帰アドレスが2バイトで、故にスタック ポインタは+2/-2されます。128Kバイトを越えるプログラム メモリを持つデバイスについては復帰アドレスが3バイトで、故にSPは+3/-3されます。復帰アドレスは**RETI**命令を使って割り込みから、または**RET**命令を使ってサブルーチン呼び出しから戻る時にスタックから取得されます。

データが**PUSH**命令でスタックに格納される時にSPは-1され、**POP**命令を使ってスタックからデータを取得する時に+1されます。

ソフトウェアからのスタック ポインタ更新時の改変を防ぐため、SPL書き込みは4命令までに対して、または次のI/Oメモリ書き込みまで割り込みを自動的に禁止します。

リセット後、スタック ポインタはSRAMの最高アドレスに初期化されます。15ページの図7-2をご覧ください。

6.8. レジスタ ファイル

レジスタ ファイルは単一クロック周期アクセス時間を持つ32個の8ビット汎用作業レジスタから成ります。レジスタ ファイルは以下の入出力機構を支援します。

- 1つの8ビット出力オペラントと1つの8ビットの結果入力
- 2つの8ビット出力オペラントと1つの8ビットの結果入力
- 2つの8ビット出力オペラントと1つの16ビットの結果入力
- 1つの16ビット出力オペラントと1つの16ビットの結果入力

32個のレジスタの6つはデータ空間のアドレス指定用の3つの16ビット アドレスレジスタ ポインタとして用いることができ、効率的なアドレス計算を許します。3つのアドレス ポインタの1つはプログラム用フラッシュ メモリ内の参照表用のアドレス ポインタとしても用いることができます。

7. メモリ

7.1. 要点

- フラッシュ プログラム メモリ
 - 1つの直線的なアドレス空間
 - 実装書き換え可能(In-System Reprogrammable)
 - 自己プログラミングとブートローダ支援
 - 応用コード用応用領域
 - 応用コードまたはデータ記憶用応用表領域
 - 応用コードまたはブートローダコード用ブートローダ領域
 - 全領域に対する独立した読み/書き保護施錠ビット
 - 選択可能なフラッシュ プログラム メモリ領域の組み込み高速CRC検査
- データ メモリ
 - 1つの直線的なアドレス空間
 - CPUからの単一周期アクセス
 - SRAM
 - EEPROM
 - バイトまたはページでのアクセスが可能
 - 直接取得/格納に対する任意のメモリ配置割り当て
 - I/Oメモリ
 - 全ての単位部と周辺機能に対する構成設定と状態のレジスタ
 - 全体変数またはフラグ用にビット アクセス可能な16個の汎用I/Oレジスタ
 - バス調停
 - CPU、DMA制御器、他のバス所有者間の決定論的な優先順処理
 - SRAM、EPROM、I/Oメモリのアクセスに対する独立バス
 - CPUとDMA制御器の同時バス アクセス
- 工場書き込みデータ用製品識別票列メモリ
 - 各マイクロ コントローラに対するID
 - 各デバイスに対する通番
 - 工場較正された周辺機能用の較正バイト
- 使用者識別票列
 - 1つのフラッシュ ページ容量
 - ソフトウェアから読み書き可能
 - チップ消去後も内容保持

7.2. 概要

Microchip AVR構造はプログラム メモリとデータ メモリの主な2つのメモリ空間を持ちます。実行可能コードはプログラム用メモリにだけ属し、一方データはプログラム用メモリとデータ用メモリに格納することができます。データ用メモリはSRAMと不揮発性データ記憶用のEEPROMを含みます。全てのメモリ空間は直線状でメモリ バンク切り換えを必要としません。不揮発性メモリ(NVM:Non-Volatile Memory)空間は更なる書き込みと読み書きの操作に対して施錠することができます。これは応用ソフトウェアの無制限なアクセスを防ぎます。

独立したメモリ領域がヒューズ バイトを含みます。これらは重要なシステム機能の構成設定に使われ、外部書き込み器によってのみ書くことができます。

利用可能なメモリ容量形態は5頁の「[注文情報](#)」で示されます。加えて、各デバイスは校正データ、デバイス識別、通番などに関する[フラッシュメモリ識別票列](#)を持っています。

7.3. フラッシュ プログラム メモリ

Microchip AVR XMEGAデバイスはチップ上にプログラム記憶用の実装書き換え可能なフラッシュ メモリを含みます。フラッシュ メモリはPDIを通ず外部書き込み器またはデバイスで走行する応用ソフトウェアから読み書きアクセスができます。

全てのAVR CPU命令は16または32ビット幅、フラッシュの各アドレス位置は16ビットです。フラッシュ メモリは応用領域とブートローダ領域の2つの主な領域で構成されます。各領域の容量は固定ですが、デバイス依存です。これら2つの領域は独立した施錠ビットを持ち、異なる保護段階を持っています。応用ソフトウェアからフラッシュを書くのに使われるSPM(Store Program Memory)命令はブートローダ領域から実行される時にだけ動作します。

応用領域は独立した施錠設定を持つ応用表領域を含みます。これはプログラムメモリ内の不揮発性データの安全な記憶を許します。

応用表領域とブート領域は一般的な応用ソフトウェアにも使うことができます。

図7-1. フラッシュ プログラム メモリ (16進アドレス)

語アドレス				
ATxmega128A4U	ATxmega64A4U	ATxmega32A4U	ATxmega16A4U	
00000	0000	0000	0000	応用領域 (128/64/32/16Kバイト)
0EFFF	77FF	37FF	17FF	
0F000	7800	3800	1800	応用表領域 (8/4/4/4Kバイト)
0FFFF	7FFF	3FFF	1FFF	
10000	8000	4000	2000	ブート領域 (8/4/4/4Kバイト)
10FFF	87FF	47FF	27FF	

7.3.1. 応用領域 (Application Section)

応用領域は実行可能な応用コードを格納するのに使われるフラッシュの領域です。応用領域に対する保護段階はこの領域用のブート施錠ビット(ブート施錠ビットA)によって選択できます。SPM命令は応用領域から実行することができないので、応用領域はどんなブートローダコードも格納できません。

7.3.2. 応用表領域 (Application Table Section)

応用表領域はデータの格納に使えるフラッシュの応用領域の一部です。容量はブートローダ領域と同じです。応用表に対する保護段階はこの領域用のブート施錠ビット(ブート施錠ビットT)によって選択できます。応用領域と応用表領域で異なる保護段階にできることはプログラムメモリの安全なパラメータ記憶を可能にします。この領域がデータ用に使われないなら、ここに応用コードが存在できます。

7.3.3. ブートローダ領域 (Boot Loader Section)

応用領域が応用コードの格納に使われる一方、SPM命令がこの領域から実行する時にだけプログラミングを始められるので、ブートローダソフトウェアはブートローダ領域に配置されなければなりません。SPM命令はブートローダ領域それ自身を含むフラッシュ全体をアクセスできます。ブートローダ領域に対する保護段階はブートローダ施錠ビット(ブート施錠ビットB)によって選択できます。この領域がブートローダソフトウェア用に使われないなら、ここに応用コードを格納することができます。

7.3.4. 製品識票列 (Production Signature Row)

製品識票列は工場書き込みデータ用の独立したメモリ領域です。これは発振器やアナログ部のような機能用の構成データを含みます。いくつかの校正値はリセット中に対応する単位部または周辺機能部へ自動的に格納されます。その他の値はソフトウェアで識票列から取得されて対応する周辺機能レジスタに書かれなければなりません。校正条件の詳細については60頁の「電気的特性」を参照してください。

製品識票列は各マイクロコントローラ型式を識別するIDと製造された各デバイスに対する通番も含みます。通番はそのデバイスに対する製品ロット番号、ウェハ番号、ウェハ座標から成ります。利用可能なデバイスに対するデバイスIDは表7-1. で示されます。

製品識票列は消去や書き込みができませんが、応用ソフトウェアと外部書き込み器から読むことができます。

表7-1. XMEGA® A4Uデバイス用デバイスIDバイト

デバイス	内容		
	第1バイト	第2バイト	第3バイト
ATxmega16A4U	1E	94	41
ATxmega32A4U	1E	95	41
ATxmega64A4U	1E	96	46
ATxmega128A4U	1E	97	46

7.3.5. 使用者識票列 (User Signature Row)

使用者識票列は応用ソフトウェアと外部の書き込み器から完全にアクセス(読み書き)可能な独立したメモリ領域です。これは1つのフラッシュページ容量で、校正データ、独自の通番や識別番号、乱数の種(素)などのような静的な使用者パラメータ記憶を予定されています。この領域はフラッシュメモリを消去するチップ消去指令によって消去されず、専用の消去指令を必要とします。これは多数回の消去/書き込み操作とチップ上デバッグ作業中のパラメータ記憶を保証します。

7.4. ヒューズと施錠(Lock)ビット

ヒューズは重要なシステム機能を構成設定するのに使われ、外部プログラミングインターフェースから書くことができます。応用ソフトウェアはヒューズを読むことができます。ヒューズは低電圧検出器(BOD:Brown-out Detector)やウォッチドッグのようなリセット元構成設定や始動構成設定に使われます。

施錠ビットは各種フラッシュ領域の保護段階設定に使われます(換言すると、読み(と/または)書きのアクセスが防止されるべき場合に)。施錠ビットは外部書き込み器と応用ソフトウェアから書けますが、より厳しい保護へだけです。チップ消去が施錠ビットを消去する唯一の方法です。例えばチップ消去中でもフラッシュ内容が保護されることを保証するため、施錠ビットはフラッシュメモリの残りの部分が(完全に)消去された後に消去されます。

非プログラムにされたヒューズと施錠のビットは値1を持ち、一方プログラムにされたヒューズと施錠のビットは値0を持ちます。

ヒューズと施錠ビットの両方はプログラム用フラッシュメモリのように書き換え可能です。

7.5. データメモリ

データメモリはI/Oメモリ、内部SRAM、任意選択のメモリ配置割り当てEEPROMを含みます。データメモリは1つの続いたメモリ領域として構成されます。図7-2をご覧ください。開発を簡単化するため、全てのMicrochip AVR XMEGAデバイスでI/Oメモリ、EEPROMとSRAMは常に同じ開始アドレスを持ちます。

図7-2. データメモリ割り当て (16進アドレス)

バイトアドレス				
ATxmega128A4U	ATxmega64A4U	ATxmega32A4U	ATxmega16A4U	
0000	0000	0000	0000	I/Oメモリ (4/4/4/4Kバイト)
0FFF	0FFF	0FFF	0FFF	
1000	1000	1000	1000	EEPROM (2/2/1/1Kバイト)
17FF	17FF	13FF	13FF	
				(予約)
2000	2000	2000	2000	内部SRAM (8/4/4/2Kバイト)
3FFF	2FFF	2FFF	27FF	

7.6. EEPROM

全てのデバイスは不揮発性データ記憶用にEEPROMを持っています。それは独立したデータ空間(既定)でのアドレス指定、または通常のデータ空間にメモリ配置割り当てしてアクセスする、のどちらかにできます。EEPROMはバイトとページの両アクセスを支援します。メモリ配置割り当てEEPROMは高い効率のEEPROM読み込みとEEPROM緩衝部格納を許します。これを行うと、EEPROMは取得と格納の命令を使ってアクセスできます。メモリ配置割り当てEEPROMは常に16進アドレス\$1000で始まります。

7.7. I/Oメモリ

CPUを含む単位部と周辺機能に関する状態と構成設定のレジスタはI/Oメモリ位置を通してアドレス指定できます。全てのI/O位置は取得(LD/LDD/LDS)と格納(ST/STD/STS)命令によってアクセスでき、そしてそれはレジスタファイル内の32個のレジスタとI/Oメモリ間でデータを転送するのに使われます。IN命令とOUT命令は\$0000~\$003F範囲のI/Oメモリ位置を直接アドレス指定できます。アドレス範囲\$0000~\$001Fでは個別ビットの操作と検査の命令が利用できます。

XMEGA® A4Uでの全ての周辺機能と単位部に対するI/Oメモリアドレスは52頁の「周辺機能単位部アドレス割り当て」で示されます。

7.7.1. 汎用I/Oレジスタ

最下位16個のI/Oメモリアドレスは汎用I/Oレジスタ用に予約されています。これらのレジスタは、それらがSBI,CBI,SBIS,SBIC命令を使って直接ビットアクセスが可能のため、全体変数とフラグの格納に使うことができます。

7.8. データメモリとバス調停

データメモリが4つの独立したメモリの組として構成されるため、異なるバス主権部(CPU、DMA制御器読み、DMA制御器書き、など)が同時に異なるメモリをアクセスし得ます。

7.9. メモリタイミング

I/Oメモリへの読み書きアクセスは1CPUクロック周期かかります。SRAMへの書き込みは1周期かかり、SRAMからの読み込みは2周期かかります。(DMA)集中読み込みについては新しいデータが毎周期で利用可能です。EEPROMページ設定(書き込み)は1周期かかり、読み込みに対して3周期が必要です。集中読み込みについては新しいデータが毎2周期で利用可能です。命令と命令タイミングのより多くの詳細については命令要約を参照してください。

7.10. デバイスIDと改訂

各々のデバイスは3バイトのデバイスIDを持ちます。このIDはデバイスの製造業者としてのMicrochipとデバイス型式を明らかにします。独立した改訂版ID(REVID)レジスタはデバイスの改訂版番号を含みます。

7.11. I/Oメモリ保護

デバイス内のいくつかの機能はいくつかの応用での安全性に大いに関係します。このため、クロック系、事象システム、新波形拡張に関連するI/Oレジスタの施錠が可能です。施錠が許可されている限り、全ての関連I/Oレジスタが施錠され、それらはアプリケーションソフトウェアから書くことができません。それら自身の施錠レジスタは構成設定変更保護機構によって保護されます。

7.12. フラッシュ メモリとEEPROMのページ容量

プログラム用フラッシュ メモリとデータ用EEPROMはページで構成されています。ページはフラッシュ メモリに対して語アクセス可能で、EEPROMに対してバイト アクセス可能です。

表7-2.はプログラム用フラッシュ メモリ構成とプログラム カウンタ(PC)の大きさを示します。フラッシュの消去と書きこみの操作は1ページ毎に実行され、一方フラッシュ読み込みは1バイト毎に行われます。フラッシュ アクセスに関してはアドレス指定にZポインタ(Zn~0)が使われます。アドレスの上位側(FPAGE)がページ番号を与え、下位側アドレス ビット(FWORD)がページ内の語(位置)を与えます。

表7-2. フラッシュ メモリ内のページ数と語数

デバイス	フラッシュ容量 (バイト)	ページ容量 (語)	FPAGE	FWORD	応用領域		ブート領域		PC大きさ (ビット)
					容量	ページ数	容量	ページ数	
ATxmega16A4U	16K+4K	128	Z14~8	Z7~1	16KB	64	4KB	16	14
ATxmega32A4U	32K+4K	128	Z15~8	Z7~1	32KB	128	4KB	16	15
ATxmega64A4U	64K+4K	128	Z16~8	Z7~1	64KB	256	4KB	16	16
ATxmega128A4U	128K+8K	128	Z17~8	Z7~1	128KB	512	8KB	32	17

表7-3.はXMEGA® A4Uデバイスに対するEEPROM構成を示します。EEPROMの消去と書きこみの操作は1ページまたは1バイト毎に実行され、一方EEPROM読み込みは1バイト毎に行われます。EEPROMアクセスに関してはアドレス指定にNVMアドレス レジスタ(ADDRn~0)が使われます。アドレスの上位側(E2PAGE)がページ番号を与え、下位側アドレス ビット(E2BYTE)がページ内のバイト(位置)を与えます。

表7-3. EEPROM内のページ数とバイト数

デバイス	EEPROM容量 (バイト)	ページ容量 (バイト)	E2PAGE	E2BYTE	ページ数
ATxmega16A4U	1K	32	ADDR9~5	ADDR4~0	32
ATxmega32A4U	1K	32	ADDR9~5	ADDR4~0	32
ATxmega64A4U	2K	32	ADDR10~5	ADDR4~0	64
ATxmega128A4U	2K	32	ADDR10~5	ADDR4~0	64

(訳補) フラッシュ メモリは応用領域とブート領域が\$000000番地から連続的に配置されています。このため、例えば応用領域が64KBの場合の領域内に於けるZポインタのMSBはZ15ですが、ブート領域分まで含めた全領域に対してはZ16になります。またSPM命令ではフラッシュ メモリをページ単位で扱い、ページ内は語単位で扱います。このため、ZポインタのLSB(Z0)は常に無視されます。(E)LPM命令はバイト単位で扱うのでLSB(Z0)も使われます。表7-2.のFPAGE及びFWORDのZポインタはSPM命令に対するものです。

8. DMAC – 直接メモリ入出力制御器 (Direct Memory Access Controller)

8.1. 要点

- 最小CPU介在での高速転送を許容
 - データメモリからデータメモリへ
 - データメモリから周辺機能へ
 - 周辺機能からデータメモリへ
 - 周辺機能から周辺機能へ
- 独立した4つのDMAチャンネル
 - 転送起動元
 - 割り込みベクタ
 - アドレス指示種別
- 設定可能なチャンネル優先順
- 単一転送処理で1バイトから16Mバイトまでのデータ
- 複数のアドレス指示種別
 - 静止
 - 増加
 - 減少
- 各終了での転送元と転送先の再設定任意選択
 - 集中
 - 塊
 - 単位処理
- 転送終了での割り込み任意選択
- DMAデータ上のCRCに対するCRC発生器への接続任意選択

8.2. 概要

4チャンネル直接メモリ入出力(DMA)制御器はメモリと周辺機能間でデータを転送することができ、従ってCPUからそれらの作業の負担を取り除きます。それは最小CPU介在での高いデータ転送速度を許し、CPU時間を自由にします。4つのDMAチャンネルは4つまでの独立した平行転送を許します。

DMA制御器はSRAMと周辺機能間、SRAM位置間、周辺機能レジスタ間のデータを直接移動することができます。全ての周辺機能へのアクセスとで、DMA制御器は通信単位部との自動的なデータ転送を扱うことができます。DMA制御器はメモリ配置割り当てEEPROMから読むこともできます。

データ転送は1,2,4,8バイトの継続集中で行われます。それらは1バイトから64Kバイトまでの構成設定可能な量の塊転送を構築します。繰り返しカウンタは単一転送処理に対して最大16Mバイトまで各塊転送を繰り返すのに使うことができます。転送元と転送先のアドレス指示は静止、増加、減少にすることができます。転送元と/または転送先のアドレスの自動再設定は、各集中転送または塊転送後、転送完了時に行うことができます。応用ソフトウェア、周辺機能と事象がDMA転送を起動することができます。

4つのDMAチャンネルは個別の構成設定と制御設定を持ちます。これには転送元、転送先、転送起動元、転送単位処理量を含みます。それらは個別の割り込み設定を持ちます。割り込み要求は転送単位処理完了時、またはDMA制御器がDMAチャンネルで異常を検出した時に生成することができます。

継続的な転送を許すため、1つ目が終了された時に2つ目が転送を引き継ぐ、それとその逆のように2つのチャンネルを内部接続することができます。

9. 事象システム

9.1. 要点

- 周辺機能から周辺機能への直接的な通信と合図のためのシステム
- 周辺機能は周辺機能事象へ直接的に送る、受ける、反応が可能
 - CPUとDMAの個別動作
 - 100%予測可能な信号タイミング
 - 短く保証された応答時間
- CPUとDMAの個別動作
- 8つまでの異なる平行信号経路と構成設定の8つの事象チャネル
- 事象は殆どの周辺機能、クロック系、ソフトウェアによって送出、そして/または使うことが可能
- 以下の付加機能
 - 直交復号
 - 入出力ピン変化のデジタル濾波
- 活動動作とアイドル動作で作動

9.2. 概要

事象システムは周辺機能から周辺機能への直接的な通信と合図のためのシステムです。それは或る周辺機能の変化に別の周辺機能の自動起動活動を許します。これは周辺機能間の短くて予測可能な応答時間のために予測可能な系を提供するように設計されています。それは割り込み、CPU、またはDMA制御器の資源なしで自律の周辺機能制御と相互作用を許し、従って応用コードの複雑さ、大きさ、実行時間を減らすための強力なツールです。それはまた、多数の周辺機能単位部での同期した活動タイミングを許します。

周辺機能の状態変化は事象として参照され、通常、周辺機能に対する割り込み条件に対応します。事象は事象経路網と呼ばれる専用の配線網を用いて他の周辺機能へ直接渡すことができます。周辺機能によって事象がどう配線され、どう使われるかはソフトウェアで構成設定されます。

図9-1は接続された全ての周辺機能の基本構成図を示します。事象システムはA/D変換器、アナログ比較器、入出力ポートピン、実時間計数器、タイマ/カウンタ、IR通信単位部(IRCOM)、USBインターフェースを共に直接的に接続することができます。これは単位転送処理起動(DMA制御器)に使うこともできます。事象はソフトウェアと周辺機能クロックからも生成することができます。

事象配線網は事象がどう配線され、どう使われるかを制御する、ソフトウェアで構成設定可能な8つの多重器から成ります。これらは事象チャネルと呼ばれ、8つまでの並列事象配線構成設定を許します。最大配線遅れは2周辺機能クロック周期です。事象システムは活動動作とアイドル休止動作の両形態で動きます。

図9-1. 事象システム構成図

10. システム クロックとクロック選択

10.1. 要点

- 高速な始動時間
- 安全な走行時クロック切り替え
- 内部発振器:
 - 32MHz走行時校正付き調整可能な発振器
 - 2MHz走行時校正付き発振器
 - 32.768kHz校正付き発振器
 - 1kHz出力を持つ32kHz超低電力(ULP)発振器
- 外部クロック任意選択
 - 0.4~16MHzクリスタル用発振器
 - 32.768kHzクリスタル用発振器
 - 外部クロック信号
- 20~128MHz出力周波数を持つPLL
 - 内部及び外部クロック任意選択と1~31通倍
 - 固定化検出器
- 1~2048分周のクロック前置分周器
- CPUクロック周波数の2倍と4倍で走行する高速周辺機能クロック
- 内部発振器の走行時自動校正
- 任意選択遮蔽不可割り込みを持つ、外部発振器とPLL固定化失敗検出

10.2. 概要

Microchip AVR XMEGA[®] A4Uデバイスは多数のクロック元を支援する柔軟なクロックシステムを持ちます。これは正確な内部発振器と外部のクリスタル発振子とセラミック振動子の支援の両方を結合します。高周波数の位相固定閉路(PLL:Phase Locked Loop)とクロック前置分周器が広い範囲のクロック周波数生成に使えます。校正機能(DFLL)が利用可能で、電圧と温度に渡る周波数変動を取り去るための内部発振器の走行時自動校正に使えます。クリスタル用発振器停止監視器は外部発振器やPLLが停止した場合に遮蔽不可割り込みの発行と内部発振器の切り替えを許可することができます。

リセット発生時、32kHz超低電力を除く全ての発振器が禁止されます。リセット後、デバイスは常に2MHz内部発振器からの走行で始動します。標準動作の間はシステムクロック元と前置分周器はソフトウェアによって何時でも変更することができます。

図10-1.はXMEGA[®] A4U系デバイスの原則的なクロックシステムを表します。クロックの全てが与えられた時間で活動を必要とする訳ではありません。CPUと周辺機能用のクロックは21頁の「電力管理と休止形態動作」で記述されるように、休止形態動作と電力削減レジスタを使って停止することができます。

図10-1. クロックシステム、クロック元とクロック配給

10.3. クロック元

クロック元は2つの主な群、内部発振器と外部クロック元に分けられます。クロック元の殆どはソフトウェアから直接的に許可と禁止ができ、一方その他は周辺機能設定に依存して自動的に許可または禁止されます。リセット後にデバイスは2MHz内部発振器からの走行で始動します。既定での他のクロック元、DFLL、PLLはOFFされます。

内部発振器は動作のためにどんな外部部品も必要としません。内部発振器の特性と精度の詳細についてはデバイスのデータシートを参照してください。

10.3.1. 32kHz超低電力発振器

この発振器は概ね32kHzのクロックを提供します。32kHz超低電力(ULP)内部発振器は非常に低い電力のクロック元で、高い精度用には設計されていません。この発振器は1kHz出力を提供する組み込み前置分周器を使います。この発振器はデバイスのどれかの部分に対してクロック元として使われる時に自動的に許可/禁止が行われます。この発振器は**実時間計数器(RTC)**に対するクロック元として選択することができます。

10.3.2. 32.768kHz校正付き内部発振器

この発振器は概ね32.768kHzのクロックを提供します。これは公称周波数に近い既定周波数を提供するため、製造中に校正されます。32.768kHz発振器校正(RC32KCAL)レジスタは発振器周波数の走行時校正のためにソフトウェアからも書けます。発振器は32.768kHz出力と1.024kHz出力の両方を提供する組み込み前置分周器を使います。この発振器はシステムクロック、RTC、DFLL基準クロックに対するクロック元として使うことができます。

10.3.3. 32.768kHzクリスタル用発振器

32.768kHzクリスタル用発振器はTOSC1とTOSC2のピン間に接続することができ、専用の低周波数発振器入力回路を許します。TOSC2での低減された電圧振れ幅を持つ低電力動作形態が利用可能です。この発振器はシステムクロック、RTC、DFLL基準クロックに対するクロック元として使うことができます。

10.3.4. 0.4~16MHzクリスタル用発振器

この発振器は0.4~16MHz内全てを含む各周波数範囲に最適化された4つの異なる動作で働けます。

10.3.5. 2MHz走行時校正付き内部発振器

2MHz走行時校正付き内部発振器はリセット後の既定システムクロック元です。これは公称周波数に近い既定周波数を提供するため、製造中に校正されます。温度と電圧の変動に対する補償と発振器精度最適化のため、走行時自動校正にデジタル周波数固定化閉路(DFLL:Digital Frequency Locked Loop)を許可することができます。

10.3.6. 32MHz走行時校正付き内部発振器

32MHz走行時校正付き内部発振器は高周波数発振器です。これは公称周波数に近い既定周波数を提供するため、製造中に校正されます。発振器精度の最適化のための温度と電圧の変動に対する補償のため、走行時自動校正にDFLLを許可することができます。この発振器は30~55MHz間のどの周波数にも調整、校正することができます。製品識別列は発振器が全速(Full-speed)USBクロック元に使われる時に使用を意図される48MHz校正値を含みます。

10.3.7. 外部クロック入力

XTAL1とXTAL2ピンは水晶クリスタルまたはセラミック振動子のどちらに対しても、外部発振器を駆動するのに使えます。XTAL1は外部クロック信号に対する入力としても使えます。TOSC1とTOSC2ピンは32.768kHzクリスタル用発振器駆動専用です。

10.3.8. 1~31の倍率を持つPLL

組み込み位相固定化閉路(PLL)は高周波数システムクロックを生成するのに使うことができます。PLLは使用者選択可能な1~31の倍率を持ちます。前置分周器との組み合わせで、これは全てのクロック元から広範囲の出力周波数を与えます。

11. 電力管理と休止形態動作

11.1. 要点

- 消費電力と機能を調節するための電力管理
- 5つの休止形態動作種別
 - アイドル
 - パワーダウン
 - パワーセーブ
 - スタンバイ
 - 拡張スタンバイ
- 活性とアイドルの動作形態でクロックを禁止して未使用周辺機能をOFFにするための電力削減レジスタ

11.2. 概要

電力消費を応用の必要条件に仕立てるために様々な休止形態動作とクロック開閉が提供されます。これは節電のための未使用単位の停止をMicrochip AVR XMEGAマイクロコントローラに許します。

全ての休止形態が利用可能で、活動動作から移行することができます。活動動作ではCPUが応用コードを実行します。デバイスが休止形態動作に移行すると、プログラム実行が停止され、再びデバイスを起動するのに割り込みまたはリセットが使われます。応用コードは何時、どの休止動作形態へ移行するかを決めます。許可された周辺機能からの割り込みと許可された全てのリセット元がマイクロコントローラを休止から活動動作に回復することができます。

加えて、電力削減レジスタはソフトウェアから個別周辺機能へのクロックを停止する方法を提供します。これが行われると、周辺機能の現在の状態は凍結され、その周辺機能からの電力消費はありません。これは活動動作とアイドル動作での消費電力を減らし、休止形態動作だけよりも遥かに細かく調整された電力管理を可能にします。

11.3. 休止形態動作

休止形態動作は節電のためにマイクロコントローラ内の単位部とクロック範囲を停止するのに使われます。XMEGAマイクロコントローラは応用実行中の代表的な機能段に合うように調整された5つの異なる休止形態動作を持ちます。休止形態へ移行するための専用休止命令(SLEEP)が利用できます。休止からデバイスを起動するのに割り込みが使われ、利用可能な割り込み起動元は構成設定された休止形態種別に依存します。許可された割り込みが起こると、デバイスは起動し、SLEEP命令の後の最初の命令から通常のプログラム実行を継続する前に、割り込み処理ルーチンを実行します。起動が起きた時により高い優先権の他の割り込みが保留中の場合、起動割り込みに対する割り込み処理ルーチンが実行される前に、それらの割り込み処理ルーチンがそれらの優先権に従って実行されます。起動後、CPUは実行を開始する前に4クロック周期停止します。

レジスタファイル、SRAM、I/Oレジスタの内容は休止中も維持されます。休止の間にリセットが起きた場合、デバイスはリセットし、リセットベクタから始動して実行します。

11.3.1. アイドル動作

アイドル動作ではCPUと不揮発性メモリが停止されますが(進行中のどのプログラミングも完了されることに注意)、**割り込み制御器**、**事象システム**と**DMA制御器**を含む全ての周辺機能は動作を維持されます。許可されたどの割り込みもデバイスを起動します。

11.3.2. パワーダウン動作

パワーダウン動作では**実時間計数器**クロック元を含む全てのクロック元が停止されます。これは走行しているクロックを必要としない非同期単位の動作を許します。MCUを起動できる割り込みは**2線インターフェース**アドレス一致割り込み、**非同期ポート割り込み**、USB再開割り込みだけです。

11.3.3. パワーセーブ動作

パワーセーブ動作は1つの例外(以下)を除いて**パワーダウン動作**と同じです。実時間計数器が許可されているなら、それは休止中も動作を維持され、デバイスはRTCの上昇溢れまたは比較一致の割り込みのどちらからでも起動することができます。

11.3.4. スタンバイ動作

スタンバイ動作は許可されているシステムクロック元が動作を維持され、一方CPU、周辺機能、RTCのクロックが停止される例外を除いて**パワーダウン動作**と同じです。これは起動時間を減らします。

11.3.5. 拡張スタンバイ動作

拡張スタンバイ動作は許可されているシステムクロック元が動作を維持され、一方CPUと周辺機能のクロックが停止される例外を除いて**パワーセーブ動作**と同じです。これは起動時間を減らします。

12. システム制御とリセット

12.1. 要点

- リセット元が活性になる時にマイクロ コントローラをリセットして初期状態に設定
- 各種状況を網羅する多数のリセット元
 - 電源ONリセット
 - 外部リセット
 - ウォッチドッグ リセット
 - 低電圧(Brown-out)リセット
 - PDIリセット
 - ソフトウェア リセット
- 非同期動作
 - リセットにデバイス内のシステム クロックの走行が全く不要
- 応用コードからリセット元を読み取るためのリセット状態レジスタ

12.2. 概要

リセットシステムはマイクロ コントローラ リセットを発行してデバイスをその初期状態に設定します。これはマイクロ コントローラがその電源定格以下で動作するような時に動作が開始または継続しない状況のためです。リセット元が活性(有効)になった場合、デバイスは全てのリセット元がそれらのリセットを開放するまでリセットに移行して保持されます。I/Oピンは直ちにHi-Zにされます。プログラム カウンタはリセット ベクタ位置に設定され、全てのI/Oレジスタがそれらの初期値に設定されます。SRAM内容は保持されます。けれども、リセット発生時にデバイスがSRAMをアクセスする場合、アクセスされた位置の内容を保証することはできません。

リセットが全てのリセット元から開放された後、デバイスがリセット ベクタ アドレスから走行を始める前に、既定発振器が始動され、そして校正されます。既定により、これは最低プログラム アドレス(0)ですが、リセット ベクタをブート領域の最低アドレスへ移動することが可能です。

リセット機能は非同期で、故にデバイスをリセットするのにシステム クロックの走行が全く必要とされません。ソフトウェア リセット機能は使用者ソフトウェアからの制御されたシステム リセットの発行を可能にします。

リセット状態(STATUS)レジスタは各リセット元に対する個別の状態フラグを持ちます。これは電源ONリセットで解除(0)され、最後の電源ONからどのリセット元がリセットを発行したかを示します。

12.3. リセットの流れ

何れかのリセット元からのリセット要求は直ちにデバイスをリセットし、その要求が活性(有効)である限り、リセットを維持します。全てのリセット要求が開放されると、再びデバイスが走行を始める前にデバイスは3つの段階を通過して行きます。

- リセット計数器遅延
- 発振器始動
- 発振器校正

この処理中に別のリセット要求が起きると、リセットの流れは最初から始まります。

12.4. リセット元

12.4.1. 電源ONリセット

電源ONリセット(POR)はチップ上の検出回路によって生成されます。PORはVCCが上昇してPOR閾値電圧(V_{POR})に達した時に活性にされ、リセット手順を開始します。

PORはVCCが下降して V_{POR} レベル以下に落ちた時にデバイスの電力を正しく落とすのにも活性にされます。

V_{POR} レベルはVCC上昇の方がVCC下降よりも高くなります。

12.4.2. 低電圧検出(Brown-Out)リセット

チップ上の低電圧検出(BOD)回路はBODLEVELヒューズ¹によって選択される設定可能なレベルの固定値と比較することにより、動作中のVCCレベルを監視します。禁止されると、BODはチップ消去中とPDIが許可されている時に最低レベルを強制されます。

12.4.3. 外部リセット

外部リセット回路は外部RESETピンに接続されています。RESETピンが最小パルス時間 t_{EXT} より長くRESETピン閾値電圧 V_{RST} 未満に駆動された時に外部リセットが起動されます。リセットはピンがLowに保たれる限り保持されます。リセットピンは内部プルアップ抵抗を内包します。

12.4.4. ウォッチドッグ リセット

ウォッチドッグ タイマ(WDT)は正しいプログラム動作を監視するためのシステム機能です。WDTが設定された時間経過周期内にソフトウェアからリセットされない場合、ウォッチドッグ リセットが起されます。ウォッチドッグ リセットは2MHz内部発振器で1~2クロック周期の間、活性(有効)です。より多くの詳細については24頁の「WDT - ウォッチドッグ タイマ」をご覧ください。

12.4.5. ソフトウェア リセット

ソフトウェア リセットはリセット制御(CTRL)レジスタのソフトウェア リセット(SWRST)ビットへの書き込みによってソフトウェアからシステム リセットを発行することを可能にします。リセットはそのビット書き込み後、2 CPUクロック周期内で発行されます。ソフトウェア リセットが要求される時からそれが発行されるまではどの命令も実行できません。

12.4.6. プログラミングとデバッグ用インターフェース リセット

[プログラミングとデバッグ用インターフェース](#) リセットは外部のプログラミングとデバッグの間中のデバイス リセットに使われる独立したリセット元を含みます。このリセット元はデバッグと書き込み器からだけアクセス可能です。

13. WDT – ウォッチドッグ タイマ

13.1. 要点

- 計時経過時間前に計時器がリセットされない場合にデバイス リセットを発行
- 専用発振器からの非同期動作
- 32kHz超低電力発振器の1kHz出力
- 8msから8sまで11種の選択可能な時間経過周期
- 2つの動作種別
 - 標準動作
 - 窓動作
- 望まれない変更を防ぐための構成設定施錠

13.2. 概要

ウォッチドッグ タイマ(WDT)は正しいプログラム動作を監視するシステム機能です。暴走や停滞コードのような異常状況からの回復を可能にします。WDTはタイマで、予め定義された時間経過周期に構成設定され、許可された時に定常的に走行します。WDTが時間経過周期内にリセットされない場合、WDTはマイクロ コントローラ リセットを発行します。WDTは応用コードからのWDR(Watchdog Timer Reset)命令を実行することによってリセットされます。

窓動作はWDTがリセットされなければならない総時間経過期間内の時間幅または窓の定義を可能にします。WDTが速すぎまたは遅すぎでこの窓の外側でリセットされると、システム リセットが発行されます。標準動作に比べ、これはコード異常が一定のWDR実行を引き起こす状況を捕らえることもできます。

許可されていれば、WDTは活動動作と全ての電力(休止形態)動作で作動します。これは非同期で、CPUと無関係なクロック元で動作し、例えば主クロックが停止したとしても、システム リセットを発行するための動作を継続します。

構成設定変更保護機構はWDT設定が事故によって変更され得ないことを保証します。安全性を増すため、WDT設定を固定化するためのヒューズも利用可能です。

14. 割り込みと設定可能な多段割り込み制御器

14.1. 要点

- 短くて予想可能な割り込み応答時間
- 各割り込みに対して独立した構成設定と独立した割り込みベクタ
- 設定可能な多段割り込み制御器
 - 段位と割り込みベクタ アドレスに従った割り込み優先順化
 - 全ての割り込みに対して選択可能な3つの割り込み段位：下位、中位、上位
 - 低位割り込み内での選択可能なラウンド ロビン優先権の仕組み
 - 重大な機能用の遮蔽不可割り込み
- 応用領域またはブート ロード領域に任意選択で配置される割り込みベクタ

14.2. 概要

割り込みは周辺機能の状態変化を合図し、これはプログラム実行の切り換えに使えます。周辺機能は1つ以上の割り込みを持つことができ、その全てが個別に許可され、構成設定されます。割り込みが構成設定されて許可される時に割り込み条件が存在すると、割り込み要求を生成します。設定可能な多段割り込み制御器(PMIC)は割り込み要求の処理と優先順化を制御します。割り込み要求がPMICによって応答されると、プログラム カウンタが割り込みベクタを指示するように設定され、割り込み処理ルーチンを実行できます。

全ての周辺機能はそれらの割り込みに対して、低、中、高の3つの異なる優先レベルを選択できます。割り込みはそれらの段位とそれらのベクタ アドレスに従って優先順化されます。中位割り込みは低位割り込み処理に割り込みます。高位割り込みは中位と低位の両方の割り込み処理に割り込みます。各レベル内では割り込み優先権が割り込みベクタ アドレスから決められ、それは最下位割り込みベクタ アドレスが最高割り込み優先権を持ちます。全ての割り込みが或る一定時間内に処理されるのを保証するために、低位割り込みは任意選択のラウンド ロビン計画機構を持ちます。

遮蔽不可割り込み(NMI)も支援され、システムの重大な機能に使うことができます。

14.3. 割り込みベクタ

割り込みベクタは周辺機能の基準割り込みアドレスと各周辺機能内の特定割り込みに対する変位アドレスの合計です。Microchip AVR XMEGA[®] A4Uデバイスに関する基準アドレスは表14-1.で示されます。周辺機能で利用可能な各割り込みに対する変位アドレスはXMEGA AU手引書内で各周辺機能に対して記述されます。割り込みを1つだけ持つ周辺機能または単位部については表14-1.で割り込みベクタが示されます。プログラム アドレスは語アドレスです。

表14-1. リセットと割り込みのベクタ

プログラム アドレス (基準アドレス)	供給元	割り込み内容
\$000000	RESET	
\$000002	OSCF_INT_vect	クリスタル用発振器停止割り込みベクタ (NMI)
\$000004	PORTC_INT_base	ポートC割り込み基準
\$000008	PORTR_INT_base	ポートR割り込み基準
\$00000C	DMA_INT_base	DMA制御器割り込み基準
\$000014	RTC_INT_base	実時間計数器割り込み基準
\$000018	TWIC_INT_base	ポートC上の2線インターフェース割り込み基準
\$00001C	TCC0_INT_base	ポートC上のタイマ/カウンタ0割り込み基準
\$000028	TCC1_INT_base	ポートC上のタイマ/カウンタ1割り込み基準
\$000030	SPIC_INT_vect	ポートC上の直列周辺インターフェース(SPI)割り込みベクタ
\$000032	USARTC0_INT_base	ポートC上のUSART0割り込み基準
\$000038	USARTC1_INT_base	ポートC上のUSART1割り込み基準
\$00003E	AES_INT_vect	AES割り込みベクタ
\$000040	NVM_INT_base	不揮発性メモリ割り込み基準
\$000044	PORTB_INT_base	ポートB割り込み基準
\$000056	PORTE_INT_base	ポートE割り込み基準
\$00005A	TWIE_INT_base	ポートE上の2線インターフェース割り込み基準
\$00005E	TCE0_INT_base	ポートE上のタイマ/カウンタ0割り込み基準
\$00006A	TCE1_INT_base	ポートE上のタイマ/カウンタ1割り込み基準
\$000074	USARTE0_INT_base	ポートE上のUSART0割り込み基準
\$000080	PORTD_INT_base	ポートD割り込み基準
\$000084	PORTA_INT_base	ポートA割り込み基準
\$000088	ACA_INT_base	ポートA上のアナログ比較器割り込み基準
\$00008E	ADCA_INT_base	ポートA上のA/D変換器割り込み基準
\$00009A	TCD0_INT_base	ポートD上のタイマ/カウンタ0割り込み基準
\$0000A6	TCD1_INT_base	ポートD上のタイマ/カウンタ1割り込み基準
\$0000AE	SPID_INT_vect	ポートD上の直列周辺インターフェース(SPI)割り込みベクタ
\$0000B0	USARTE0_INT_base	ポートD上のUSART0割り込み基準
\$0000B6	USARTE1_INT_base	ポートD上のUSART1割り込み基準
\$0000FA	USB_INT_base	ポートD上のUSB割り込み基準

15. 入出力ポート

15.1. 要点

- 個別構成設定を持つ34本の汎用入出力ピン
- 構成設定可能な駆動部と引き込み設定を持つ出力駆動部
 - コンプリメンタリ
 - ワイヤードAND
 - ワイヤードOR
 - バス保持
 - 反転入出力
- 割り込みと事象を持つ同期と/または非同期の感知付き入力
 - 両端感知
 - 上昇端感知
 - 下降端感知
 - Lowレベル感知
- 入力とワイヤードOR/AND構成設定での任意選択のプルアップとプルダウンの抵抗
- 任意選択のスレーブ制御
- 全休止形態からデバイスを起動できる非同期ピン変化感知
- 入出力ポート毎でピン遮蔽を持つ2つのポート割り込み
- ポートピンへの効率的で安全なアクセス
 - 専用の切り換え、解除(0)、設定(1)用レジスタ通すハードウェア読み-変更-書き
 - 単一操作で複数ピンの構成設定
 - ビットアクセス可能なI/Oメモリ空間へポートレジスタの割り当て
- ポートピンでの周辺機能クロック出力
- ポートピンでの実時間計数器クロック出力
- 事象チャンネルがポートピンで出力可能
- デジタル周辺機能ピンの再割り当て
 - 選択可能なUSART、SPI、タイマ/カウンタの入出力ピン位置

15.2. 概要

1つのポートはピン0~7で最大8つのポートピンから成ります。各ポートピンは構成設定可能な駆動部と引き込み設定を持つ入力または出力として構成設定することができます。それらは選択可能なピン変化条件用の割り込みと事象を持つ同期と非同期の入力感知も実装します。非同期ピン変化感知はクロックが全く動かない形態を含む全ての休止形態からピン変化がデバイスを起こせることを意味します。

全ての機能はピン毎に個別で構成設定可能ですが、単一操作で多数のピンを構成設定することができます。ピンは駆動値と/または引き込み抵抗の構成設定の安全で正しい変更のためのハードウェア読み-変更-書き(RMW)機能を持ちます。1つのポートピンの方向は他のどのピンの方向をも予期せず変更することなく変えることができます。

ポートピン構成設定は他のデバイス機能の入出力選択も制御します。それはポートピンへの周辺機能クロックと実時間クロックの両出力を持つことが可能で、それは外部使用に利用可能です。同じことが外部機能の同期と制御に使える、事象システムからの事象に適用されます。応用の必要性に対するピン配置の最適化のため、USART、SPI、タイマ/カウンタのような他のデジタル周辺機能は選択可能なピン位置に再割り当てすることができます。

ポートの表記は、PORTA、PORTB、PORTC、PORTD、PORTE、PORTRです。

15.3. 出力駆動部

全てのポートピン(Pn)は設定可能な出力構成設定を持ちます。電磁放射を減らすため、ポートピンは構成設定可能なスレーブ制限も持ちます。

15.3.1. コンプリメンタリ (プッシュプル)

図15-1. I/Oピン形態 - コンプリメンタリ (プッシュプル)

15.3.2. プルダウン

図15-2. I/Oピン形態 - 入力プルダウン付きコンプリメンタリ

15.3.3. プルアップ

図15-3. I/Oピン形態 - 入力プルアップ付きコンプリメンタリ

15.3.4. バス保持

バス保持の弱い出力は最後の出力値と同じ論理値を生成します。最後の値が'1'だったならプルアップとして、最後の値が'0'だったなら、プルダウンとして働きます。

図15-4. I/Oピン形態 - バス保持付きコンプリメンタリ

15.3.5. その他

図15-5. 出力形態 - 任意選択プルダウン付きワイヤードOR

図15-6. 出力形態 - 任意選択プルアップ付きワイヤードAND

15.4. 入力感知

入力感知はポートに対して許可されたクロックに依存して同期または非同期で、この形態は図15-7.で示されます。

図15-7. 入力感知システム概要

ピンが反転I/Oで構成設定されると、ピン値は入力感知前に反転されます。

15.5. 交換ポート機能

殆どのポートピンは汎用I/Oピンであることに加えて交換ピン機能を持ちます。機能交換が許可されると、それは通常ポートピン機能またはピン値を無効にするかもしれません。これは他の周辺機能で必要とするピンが許可または使用ピンに構成設定される時に起きます。周辺機能がどう無効にして、ピンをどう使うかはその周辺機能に関する章で記述されます。49頁の「[ピン配置とピン機能](#)」は周辺機能でどの単位部がピンでの交換機能を許可するのかと、どの交換機能がピンで利用可能かを示します。

16. TC0/1 – 16ビット タイマ/カウンタ0型と1型

16.1. 要点

- 5つの16ビット タイマ/カウンタ
 - 3つの0型タイマ/カウンタ
 - 2つの1型タイマ/カウンタ
 - 各0型タイマ/カウンタから2つの8ビット タイマ/カウンタを許す分割動作形態
- 2つのタイマ/カウンタの縦列接続によって支援される32ビット タイマ/カウンタ
- 4つまでの組み合わせた比較と捕獲(CC)チャンネル
 - 0型のタイマ/カウンタに対して4つのCCチャンネル
 - 1型のタイマ/カウンタに対して2つのCCチャンネル
- 2重緩衝されたタイマ定期間設定
- 2重緩衝された比較と捕獲のチャンネル
- 波形生成:
 - 周波数生成
 - 単一傾斜パルス幅変調
 - 2傾斜パルス幅変調
- 捕獲:
 - 雑音消去付き捕獲入力
 - 周波数捕獲
 - パルス幅捕獲
 - 32ビット捕獲入力
- タイマ経過溢れとタイマ異常の割り込み/事象
- CCチャンネル当たり1つの比較一致または捕獲の割り込み/事象
- 事象システムと共に以下が使用可能:
 - 直交復号
 - 計数と方向の制御
 - 捕獲
- DMAと共にDMA転送単位処理起動に使用可能
- Hi-Res – 高分解能拡張
 - 周波数と波形の分解能を2ビット(×4)または3ビット(×8)増加
- AWeX – 新波形拡張
 - 設定可能な沈黙時間挿入(DTI)を持つLow側とHigh側の出力
 - 駆動部の安全な禁止のための事象制御された障害保護

16.2. 概要

Microchip AVR XMEGA A4Uデバイスには5つの柔軟な16ビット タイマ/カウンタ(TC)の組を持ちます。それらの能力には正確なプログラム実行タイミング、周波数と波形の生成、事象管理、デジタル信号の時間と周波数の測定付きの捕獲入力を含みます。2つのタイマ/カウンタは任意選択の32ビット捕獲を持つ32ビット タイマ/カウンタを作成するために縦列接続することができます。

タイマ/カウンタは基本計数器と比較または捕獲(CC)チャンネルの組から成ります。基本計数器はクロック周期または事象を計数するのに使えます。これは方向制御とタイミングに使うことができる定期設定を持ちます。CCチャンネルは基本計数器と共に、比較一致制御、周波数生成、パルス幅波形変調は勿論、様々な入力捕獲動作を行うのにも使うことができます。タイマ/カウンタは比較または捕獲のどちらの機能にも構成設定できますが、同時に両方を実行することはできません。

タイマ/カウンタは任意選択の前置分周付きの周辺機能クロックまたは事象システムからクロック駆動と計時を行うことができます。事象システムは方向制御と捕獲起動、または動作の同期にも使うことができます。

タイマ/カウンタの0型と1型間には2つの違いがあります。タイマ/カウンタ0は4つのCCチャンネルを持ち、タイマ/カウンタ1は2つのCCチャンネルを持ちます。CCチャンネルCとCCチャンネルDに関連する全ての情報はタイマ/カウンタ0に対してだけ有効です。タイマ/カウンタ0だけが各々4つの比較チャンネルを持つ2つ8ビット タイマ/カウンタに分割する分割動作機能を持ちます。

いくつかのタイマ/カウンタはもっと特殊化された波形と周波数の生成を許すための拡張を持ちます。新波形拡張(AWeX)は電動機制御や他の電力制御応用を意図されています。それは沈黙時間挿入付きのLow側とHigh側の出力は勿論、禁止用の障害保護や外部駆動部切断も許します。ポートピンの向こう側への同期したビット様式を生成することもできます。

新波形拡張はタイマ/カウンタに対して追加のもっと進化した機能の提供を許します。これはタイマ/カウンタ0でだけ利用可能です。より多くの詳細については33頁の「[AWeX – 新波形拡張](#)」をご覧ください。

高分解能(Hi-Res)拡張は周辺機能クロックよりも最大4倍速く走行する内部クロック元を使うことによって、波形出力分解能を4または8倍に増すのに使うことができます。より多くの詳細については34頁の「[Hi-Res – 高分解能拡張](#)」をご覧ください。

図16-1. タイマ/カウンタと密接に関連する周辺機能の概要

ポートCとポートDは各々、1つのタイマ/カウンタ0と1つのタイマ/カウンタ1を持ち、ポートEは1つのタイマ/カウンタ0を持ちます。これらの表記は各々、TCC0(タイマ/カウンタC0)、TCC1、TCD0、TCD1、TCE0です。

17. TC2 – 16ビット タイマ/カウンタ2型

17.1. 要点

- 6つの8ビット タイマ/カウンタ
 - 3つの下位バイト タイマ/カウンタ
 - 3つの上位バイト タイマ/カウンタ
- 各タイマ/カウンタ2で最大8つの比較チャネル
 - 下位バイト タイマ/カウンタ用の4つの比較チャネル
 - 上位バイト タイマ/カウンタ用の4つの比較チャネル
- 波形生成
 - 単一傾斜パルス幅変調
- 計時器漏れ(アンダーフロー)割り込み/事象
- 下位バイト タイマ/カウンタ用の比較チャネル当たり1つの比較一致割り込み/事象
- 計数制御に対して事象システムとで使用可
- DMA転送単位処理起動に使用可

17.2. 概要

3つのタイマ/カウンタ2があります。これらは**タイマ/カウンタ0**が分割動作に設定される時に実現されます。これは各々4つの比較チャネルを持つ2つの8ビット タイマ/カウンタのシステムです。これは個別に制御されるデューティ サイクルを持つ8つの構成設定可能なパルス幅変調(PWM:Pulse Width Modulation)を与え、多くのPWMチャネルが必要な応用に意図されています。

2つの8ビット タイマ/カウンタはこのシステムに於いて各々、下位バイトタイマ/カウンタと上位バイトタイマ/カウンタとして参照されます。それらの違いは下位バイト タイマ/カウンタだけが比較一致割り込み、事象、DMA起動を生成するのに使えることです。2つの8ビット タイマ/カウンタは共用されるクロック元と、独立した定期と比較の設定を持ちます。それらは任意選択の前置分周を周辺機能クロックから、または事象システムからクロック駆動と計時をすることができます。計数器は常に下降計数です。

ポートC、ポートD、ポートEは各々1つのタイマ/カウンタ2を持ちます。

これらの表記は各々、TCC2(タイマ/カウンタC2)、TCD2、TCE2です。

18. AWeX – 新波形生成拡張

18.1. 要点

- 各比較チャネルからの補完出力を持つ波形出力
- 4つの沈黙時間挿入(DTI)部
 - 8ビット分解能
 - 独立したHigh側とLow側の沈黙時間設定
 - 2重緩衝された沈黙時間
 - 任意選択の沈黙時間中の停止計時器
- ポートピンに渡って同期したビット様式を生成する模様型生成部
 - 2重緩衝された模様型生成
 - 任意選択のポートピンに渡る1つの比較チャネル出力の分配
- 瞬時と予め予測可能な障害起動に対する事象制御された障害保護

18.2. 概要

新波形拡張(AWeX)は波形生成(WG)動作でのタイマ/カウンタに追加の機能を提供します。これは主として各種形式の電動機や他の電力制御応用での使用が意図されています。これは外部駆動部の禁止と停止に対して沈黙時間挿入と障害保護を持つLow側とHigh側の出力を許します。ポートピンに渡る同期されたビット模様を生成することもできます。

タイマ/カウンタ0からの波形生成器出力の各々は何れかのAWeX機能が許可される時に出力の補完対に分けられます。これらの出力対はLow側(LS)とHigh側(HS)切り換え間の沈黙時間挿入を持つ、WG出力の非反転LSと反転HSを生成する沈黙時間挿入(DTI)部を通過して行きます。DTI出力はポート無効化設定に従って標準ポート値を無効にします。

模様型生成部はそれが接続されたポートで同期したビット模様の生成に使うことができます。加えて、比較チャネルAからのWG出力は全てのポートピンを無効にして、(そこへ)配給することができます。模様型生成器部が許可されている時はDTI部が迂回されます。

障害保護部は事象システムに接続され、AWeX出力を禁止する障害条件を起動するのをどの事象でも可能にします。事象システムは予測可能で即時の障害反応を保証し、障害起動の選択に於ける柔軟性を与えます。

AWeXはTCC0に対して利用可能です。この表記はAWEXCです。

19. Hi-Res – 高分解能拡張

19.1. 要点

- 波形生成器分解能を最大8倍(3ビット)増加
- 周波数、単一傾斜PWM、2傾斜PWMの生成を支援
- これが同じタイマ/カウンタに使われる時にAWeXを支援

19.2. 概要

高分解能(Hi-Res)拡張はタイマ/カウンタからの波形生成出力の分解能を4または8倍に増やすのに使うことができます。これはタイマ/カウンタに対して周波数、単一傾斜PWM、2傾斜PWMの生成を行うのに使うことができます。これが同じタイマ/カウンタに使われる場合、AWeXと共に使うこともできます。

Hi-Res拡張は4倍周辺機能クロック(clk_{PER4})を使います。システムクロック前置分周器はHi-Res拡張が許可される時に4倍周辺機能クロックがCPUと周辺機能のクロック周波数よりも4倍高くなるように構成設定されなければなりません。

ポートC、ポートD、ポートEの各タイマ/カウンタに対して各々が許可することができる3つのHi-Res拡張があります。これらの表記は各々、HIRESA、HIRESB、HIRESAです。

20. RTC – 16ビット実時間計数器

20.1. 要点

- 16ビット分解能
- 選択可能なクロック元
 - 32.768kHz外部クリスタル
 - 外部クロック信号
 - 32.768kHz内部発振器
 - 32kHz内部ULP発振器
- 設定可能な前置分周器
- 1つの比較レジスタ
- 1つの定期レジスタ
- 定期上昇溢れでの計数器解除
- 任意選択の上昇溢れと比較一致での割り込み/事象

20.2. 概要

16ビット実時間計数器(RTC)は時間の経緯を保つために、低電力休止形態を含み、代表的に継続して走行する計数器です。これは規則的な間隔で休止形態からデバイスを起こしたり、デバイスに割り込むことができます。

基準クロックは代表的に32.768kHzの高精度クリスタルからの1.024kHzで、これは殆ど低電力消費用に最適化された構成設定です。RTCが1msよりも高い分解能を必要とするなら、より速い32.768kHz出力を選択することができます。RTCは外部クロック信号、32.768kHz内部発振器、または32kHz内部ULP発振器からもクロック駆動することができます。

RTCは計数器へ至る前に基準クロックを下げる設定可能な10ビットの前置分周器を含みます。広範囲の分解能と時間経過期間を構成設定することができます。32.768kHzのクロック元とで、最大分解能は30.5 μ s、時間経過期間は2000sまでに行えます。1sの分解能とで、最大時間経過期間は18時間よりも多くなります(65536s)。RTCは計数器が比較レジスタ値と等しい時に比較割り込みや事象、定期レジスタ値と等しい時に上昇溢れ割り込みや事象を生じることができます。

図20-1. 実時間計数器概要

21. USB – 万能直列バス インターフェース

21.1. 要点

- 1つのUSB2.0全速(Full-speed:12Mbps)と低速(Low-speed:1.5Mbps)装置適合インターフェース
- 統合されたチップ上USB送受信部、外部部品不要
- 31までのエンドポイントに対する完全なエンドポイント柔軟性を持つ16のエンドポイントアドレス
 - エンドポイント当たり1つの入力エンドポイント
 - エンドポイント当たり1つの出力エンドポイント
- 選択可能なエンドポイントアドレス転送形式
 - 制御(Control)転送
 - 割り込み(Interrupt)転送
 - 大量(Bulk)転送
 - 等時(Isochronous)転送
- 設定可能なエンドポイント当たりのデータ本体量、最大1023バイト
- 内部SRAM内に配置されたエンドポイント構成設定とデータ緩衝部
 - エンドポイント構成設定データに対する構成設定可能な位置
 - 各エンドポイントのデータ緩衝部に対する構成設定可能な位置
- 以下のための内部SRAMとの組み込み直接メモリ入出力(DMA)
 - エンドポイント構成設定
 - エンドポイントデータ読み書き
- より高い単位処理量のためのピンポン動作と2重緩衝動作
 - 単一方向で使われる入力と出力のエンドポイントデータ緩衝部
 - 転送中にCPU/DMA制御器がデータ緩衝部を更新可
- 割り込み負荷とソフトウェア介入を減らすための複数パケット転送
 - 1つの継続する転送で転送される最大パケット量を超えるデータ本体
 - パケット転送段階での割り込みまたはソフトウェアの相互作用なし
- 複数エンドポイント使用時の作業の流れ用の転送単位処理完了FIFO
 - 到着先行、処理作業待ち行列先行での完了された全ての転送単位処理の経緯
- システムクロック元と選択に無関係なクロック選択
- 低速USB動作に必要とされる最小1.5MHzのCPUクロック
- 全速動作に必要とされる最小12MHzのCPUクロック
- 事象システムへの接続
- USB転送単位処理中のチップ上デバッグの可能性

21.2. 概要

USBインターフェースはUSB2.0全速(Full-speed:12Mbps)と低速(Low-speed:1.5Mbps)の装置の適合インターフェースです。

これは16のエンドポイントアドレスを支援します。全てのエンドポイントアドレスは1つの入力と1つの出力のエンドポイント、計32のエンドポイントを持ちます。各エンドポイントアドレスは完全に構成設定可能で、制御(Control)、割り込み(Interrupt)、大量(Bulk)、等時(Iso-chronous)の4つの転送形式のどれにも構成設定することができます。データ本体量も選択可能で、1023バイトまでのデータ本体を支援します。

専用メモリはUSB単位部に全く配置または含まれません。各エンドポイントアドレスに対する構成設定を保つのと、各エンドポイント用のデータ緩衝部に内部SRAMが使われます。エンドポイント構成設定とデータ緩衝部に使われるメモリ位置は完全に構成設定可能です。割り当てられたメモリの量は使うエンドポイントの数とそれらの構成設定に応じて完全に動的で、USB単位部は組み込み直接メモリ入出力(DMA)を持ちUSB転送単位処理が起こる時にSRAMとデータを読み書きします。

最大単位処理量のため、エンドポイントアドレスはピンポン動作に構成設定することができます。これが行われると、入力と出力のエンドポイントが両方共同方向で使われます。そしてCPUやDMA制御器が1つのデータ緩衝部を読み/書きすると同時にUSB単位部が他方を読み/書きすることができます、その逆もです。これは2重緩衝通信を与えます。

複数パケット転送はソフトウェア介入なしの複数パケットとして転送されるべきエンドポイントの最大パケット容量を超えるデータ本体を許します。これはUSB転送に必要とされるCPU介入と割り込みを減らします。

低電力動作のため、USB単位部はUSBバスがアイドルで休止条件が与えられた時にマイクロコントローラをどれかの休止形態に置くことができます。バス再開で、USB単位部はどの休止形態からもマイクロコントローラを起こすことができます。

ポートDは1つのUSBを持ちます。この表記はUSBです。

22. TWI – 2線インターフェース

22.1. 要点

- 2つの同様のTWI周辺機能
- 双方向2線インターフェース
 - Phillips社I²C適合
 - システム管理バス(SMBus)適合
- バス権利者(主装置)と従装置を支援
 - 従装置動作
 - 単一バス権利者(主装置)動作
 - 複数バス権利者(主装置)環境でのバス権利者(主装置)
 - 複数バス権利者(主装置)調停
- 柔軟な従装置アドレス一致機能
 - ハードウェアでの7ビットと一斉呼び出しのアドレス認証
 - 10ビット アドレス指定支援
 - 2重アドレス一致またはアドレス範囲遮蔽用のアドレス遮蔽レジスタ
 - 無制限のアドレス数のための任意選択ソフトウェア アドレス認証
- パワーダウン動作を含む全休止形態動作で動作可能な従装置動作
- 全休止形態からデバイスを起こすことができる従装置アドレス一致
- 100kHzと400kHzのバス周波数支援
- スレーブ制限された出力駆動部
- バスの雑音とスパイクを消去するための入力濾波器
- 開始条件/再送開始条件とデータビット間の調停を支援(SMBus)
- アドレス解決規約(ARP)に対する支援を許す従装置調停(SMBus)

22.2. 概要

2線インターフェース(TWI)は双方向2線インターフェースです。これはI²Cとシステム管理バス(SMBus)適合です。バス実装に必要な外部ハードウェアは各バス線上の1つのプルアップ抵抗だけです。

バスに接続されたデバイスは主装置または従装置として動作しなければなりません。主装置はバス上の従装置をアドレス指定することによってデータ転送処理を始め、データの送信または受信のどちらを望むかを知らせます。1つのバスは多くの従装置と、バスの制御を取ることができる1つまたは多数の主装置を持つことができます。調停手順は1つよりも多い主装置が同時に送信を試みる場合の優先権を取り扱います。バス衝突を解決するための手法は本質的に規約です。

TWI単位部は主装置と従装置の機能を支援します。主装置と従装置の機能はお互いに分離されており、個別に許可と構成設定ができます。主装置単位部は複数主装置バス動作と調停を支援します。それはホーレト発生器を含みます。100kHzと400kHzの両バス周波数が支援されます。自動起動操作のために迅速指令と簡便動作を許可することができ、ソフトウェアの複雑さを低減します。

従装置単位部はハードウェアでの7ビットアドレス一致と一斉アドレス呼び出しを実装します。10ビット アドレスも支援されます。専用のアドレス遮蔽レジスタは第2のアドレス一致レジスタまたはアドレス範囲遮蔽用のレジスタとして働くことができます。従装置はパワーダウン動作を含む全ての休止形態動作で動作を継続します。これはTWIアドレス一致での全休止形態からのデバイス起動を従装置に許します。代わりにソフトウェアでこれを扱うために、アドレス一致を禁止することが可能です。

TWI単位部は**開始条件**、**停止条件**、バス衝突、バス異常を検出します。バス上の協調損失、異常、衝突、クロック保持も検出され、主装置と従装置の両動作で利用可能な独立した状態フラグで示されます。

デバイスの内部TWI駆動部を禁止して、外部TWIバス駆動部接続に対する4線インターフェースを許可することが可能です。これはデバイスがTWIバスによって使われるのと違うVCC電圧で動作する応用に使うことができます。

ポートCとポートEは各々1つのTWIを持ちます。これらの周辺機能の表記はTWICとTWIEです。

23. SPI – 直列周辺インターフェース

23.1. 要点

- 2つの同様なSPI周辺機能
- 全二重、3線同期データ転送
- 主装置または従装置の動作
- LSB先行またはMSB先行のデータ転送
- 設定可能な7つのビット速度
- 送信終了での割り込み要求フラグ
- データ衝突を示すための上書き発生フラグ
- アイドル休止動作からの起動
- 倍速主装置動作

23.2. 概要

直列周辺インターフェース(SPI)は3線または4線を使う高速同期データ転送インターフェースです。それはMicrochip AVR XMEGAデバイスと周辺装置間、または多数のマイクロコントローラ間での高速通信を許します。SPIは全二重通信を支援します。

バスに接続する装置は主装置または従装置として動作しなければなりません。主装置が全てのデータ転送処理を始め、そして制御します。

ポートCとポートDは各々1つのSPIを持ちます。これらの周辺機能の表記はSPICとSPIDです。

24. USART

24.1. 要点

- 5つの同様なUSART周辺機能
- 全二重動作
- 非同期と同期での動作
 - デバイス クロック周波数の1/2までの同期クロック速度
 - デバイス クロック周波数の1/8までの非同期クロック速度
- 5,6,7,8,9データビットと1,2停止ビットの直列フレーム支援
- 分数ボーレート発生器
 - どのシステム クロック周波数からも望むボーレートを生成可
 - 一定の周波数で外部発振器不要
- 組み込みの誤り検出と修正の仕組み
 - 奇数/偶数パリティ生成器とパリティ検査
 - データ オーバランとフレーミング異常の検出
 - 不正開始ビット検出とデジタル低域通過濾波器を含む雑音濾波
- 以下の独立した割り込み
 - 送信完了
 - 送信データレジスタ空
 - 受信完了
- 複数プロセッサ通信動作
 - 複数デバイスのバス上で特定デバイスをアドレス指定するためのアドレス指定の仕組み
 - アドレス指定されないデバイスで全てのフレームを自動的に無視することが可
- 主装置SPI動作
 - 2重緩衝された動作
 - 構成設定可能なデータ順
 - 周辺機能クロック周波数の1/2までの動作
- IrDA適合パルス変調/復調用赤外線通信(IRCOM)単位部

24.2. 概要

USART(Universal Synchronous and Asynchronous serial Receiver and Transmitter)は高速で柔軟な直列通信単位部です。USARTは非同期と同期の動作と全二重通信を支援します。USARTはSPI主装置での動作形態に構成設定してSPI通信に使うことができます。

通信はフレームに基き、その構造形式は広範囲の規格を支援するように独自設定することができます。USARTは両方向於いて緩衝され、フレーム間のどんな遅延もなしに継続するデータ送信を可能にします。受信と送信の完了に対する独立した割り込みは完全な割り込み駆動通信を許します。フレーミング異常と緩衝部溢れはハードウェアで検知され、独立した状態フラグで示されます。奇数または偶数のパリティ生成とパリティ検査も許可することができます。

クロック生成部はどのシステム クロック周波数からでも広範囲のUSARTボーレートを発生できる分数ボーレート発生器を含みます。これは必要とされるボーレートを達成するために特定周波数を持つ外部クリスタル発振器を使うことの必要を取り去ります。これは同期従装置動作での外部クロック入力も支援します。

USARTが主装置SPI動作に設定されると、全てのUSART特有論理回路は禁止され、送受信緩衝部、移動レジスタ、ボーレート発生器を許可のままにします。ピン制御と割り込み生成は両動作で同じです。レジスタは両動作で使われますが、いくつかの制御設定について機能が異なります。

赤外線通信(IRCOM)単位部は115.2kbpsまでのボーレートに対してIrDA 1.4物理適合パルスの変調と復調の支援を1つのUSARTに対して許可することができます。

ポートCとポートDは各々2つのUSARTを持ちます。ポートEは1つのUSARTを持ちます。これらの周辺機能の表記は各々、USARTC0、USARTC1、USARTD0、USARTD1、USARTE0です。

25. IRCOM – 赤外線通信単位部

25.1. 要点

- 赤外線通信用パルス変調/復調
- 115.2kbpsまでのボーレートに対してIrDA適合
- 選択可能なパルス変調方式
 - 3/16ボーレート周期
 - 固定パルス周期、設定可能な8ビット
 - パルス変調禁止
- 組み込み濾波
- 何れかのUSARTへ接続可能(USARTによる使用)

25.2. 概要

Microchip AVR XMEGAデバイスには115.2kbpsまでのボーレートに対してIrDA適合の赤外線通信単位部です。これはUSARTに対して赤外線パルスの符号化と復号を可能とするためにUSARTに接続することができます。

26. AESとDESの暗号エンジン

26.1. 要点

- データ暗号化規格(DES)CPU命令
- 新暗号化規格(AES)暗号部
- DES命令
 - 暗号化と解読
 - DES支援
 - 8バイトの塊当たり16CPUクロック周期の暗号化/解読
- AES暗号部
 - 暗号化と解読
 - 128ビット鍵支援
 - 状態メモリへのXORデータ設定支援
 - 16バイトの塊当たり375クロック周期の暗号化/解読

26.2. 概要

新暗号化規格(AES)とデータ暗号化規格(DES)は暗号化に用いられる主な2つの規格です。これらはAES周辺単位部と**DES** CPU命令を通して支援され、通信インターフェースとCPUはこれらを高速で暗号化された通信と安全なデータ記憶に使うことができます。

DESはAVR CPUの命令によって支援されます。8バイトの鍵と8バイトのデータ塊がレジスタファイルに格納され、そしてそのデータ塊を暗号化/解読するために**DES**命令が16回実行されなければなりません。

AES暗号単位部は128ビット鍵を使う128ビットデータ塊の暗号化と解読を行います。鍵とデータは暗号化/解読が開始される前に単位部内の鍵と状態のメモリに格納されていなければなりません。暗号化/解読が行われる前に375周辺機能クロック周期かかります。その後暗号化/解読されたデータが読み出すことができ、任意選択の割り込みを生成することができます。AES暗号単位部は暗号化/解読が行われた時の転送起動付きのDMA支援と、状態配列メモリが完全に設定された時の任意選択の暗号化/解読の自動開始も持ちます。

27. CRC – 巡回冗長検査(Cyclic Redundancy Check)生成器

27.1. 要点

- 以下に対する巡回冗長検査(CRC)生成と検査
 - 通信データ
 - フラッシュメモリ内のプログラムまたはデータ
 - SRAMとI/Oメモリ空間内のデータ
- フラッシュメモリ、DMA制御器、CPUとの統合
 - DMAチャネルを通して行うデータでの継続的なCRC
 - フラッシュメモリの全体または選択可能な範囲の自動CRC
 - CPUはI/Oインターフェースを通してデータをCRC生成器に設定可
- 以下にソフトウェア選択可能なCRC生成多項式
 - CRC-16 (CRC-CCITT)
 - CRC-32 (IEEE 802.3)
- 0剰余検出

27.2. 概要

巡回冗長検査(CRC)はデータ内の偶然の誤りを見つけるのに使われる誤り検出技術調査算法で、これは一般的にデータ送信の正しさを決めるのに使われ、データはデータとプログラムのメモリ内に存在します。CRCは入力としてデータの流れまたはデータの塊を取り、データに追加してチェックサムとして使うことができる16ビットまたは32ビットの出力を生成します。同じデータが後で受信される、または読まれる時に、デバイスまたは応用が計算を繰り返します。新しいCRCの結果が先に計算されたものと一致しなければ、その塊はデータ誤りを含みます。そして応用はこれを検知し、再び送るべきデータの要求または単純に不正なデータを不使用のように、調整的な活動を取るかもしれません。

代表的に、任意長のデータ塊に適用されるnビットCRCはnビットよりも長くないどんな単一の連続誤り(データのnビットよりも多くに及ばないどんな単一の改変)も検出し、より長い全ての連続誤り分の $1-2^{-n}$ を検出します。Microchip AVR XMEGAデバイスのCRC単位部は一般的に使われる2つのCRC生成多項式、CRC-16(CRC=CCITT)とCRC-32(IEEE 802.3)を支援します。

- **CRC-16:**

生成多項式 : $X^{16}+X^{12}+X^5+1$

16進値 : \$1021

- **CRC-32:**

生成多項式 : $X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$

16進値 : \$04C11DB7

28. ADC – 12ビット A/D変換器

28.1. 要点

- 1つのA/D変換器
- 12ビット分解能
- 1秒当たり最大200万採取
 - ADCと1倍利得段を使って同時に2つの入力を選択可
 - 1.5 μ s内で4入力の採取可
 - 8ビット分解能で最小2.5 μ sの変換時間
 - 12ビット分解能で最小3.5 μ sの変換時間
- 差動とシングルエンドの入力
 - 最大12のシングルエンド入力
 - 12 $\times$ 4種の利得なし差動入力
 - 8 $\times$ 4種の利得付き差動入力
- 組み込み差動利得段
 - 1/2倍、1倍、2倍、4倍、8倍、16倍、32倍、64倍の利得任意選択
- 単発、連続、走査の変換任意選択
- 4つの内部入力
 - 内部温度感知器
 - D/A変換器(DAC)出力
 - AVCCの1/10の電圧
 - 1.1Vバンドギャップ電圧
- 個別の入力制御と結果レジスタを持つ4つの変換チャネル
 - 4つの並列構成設定と結果を許可
- 内部及び外部の基準電圧任意選択
- 使用者定義閾値の正確な監視用の比較機能
- 任意選択の正確なタイミング用事象起動変換
- 任意選択の変換結果DMA転送
- 任意選択の比較結果での割り込み/事象

28.2. 概要

A/D変換器(ADC)はアナログ信号をデジタル値に変換します。ADCは12ビット分解能と秒当たり200万採取(Msps)までの変換能力を持ちます。入力選択は柔軟で、シングルエンドと差動の両方の測定を実行することができます。差動測定に対しては動態範囲を拡大するために任意選択の利得段が利用可能です。加えて多数の内部信号入力が利用可能です。ADCは符号付と符号なしの結果を提供できます。

これは多くの連続段から成るパイプラインADCです。パイプライン設計は低いシステムクロック周波数での高い採取速度を許します。それは他のADC変換が未だ実行中と同時に新しい入力が採取され、新規のADC変換が始められることも意味します。これは採取速度と伝播遅延間の依存性を取り去ります。

ADC個別の入力選択、結果レジスタ、変換開始制御を持つ4つの変換チャネル(0~3)を持ちます。そしてADCは4つの並列構成設定と結果を維持して使うことができ、これは高いデータ単位処理能力またはADC依存性を用いる複数単位部での応用に対する使用を容易にします。変換が行われる時にADCの結果を直接、メモリまたは周辺機能へ移動するのにDMAを使うことが可能です。

内部と外部の両方の基準電圧が使えます。統合された温度感知器がADCとで利用可能です。D/A変換器、AVCC/10、バンドギャップ電圧からの出力もADCによって測定することができます。

ADCは必要とされる最小のソフトウェア介在で使用者定義された閾値の正確な監視のための比較機能を持ちます。

図28-1. ADC概要

ADCと採取&保持回路を含む利得段の両方と利得段が1倍の利得を持つときに2つの入力を同時に採取することができます。4つの入力は応用によるどんな介入もなしに1.5 μ s以内で採取することができます。

ADCは8または12ビットの結果に構成設定することができます、最小変換時間(伝播遅延)を12ビットに対する3.5 μ sから8ビットの結果に対する2.5 μ sに減らします。

ADCの変換結果は任意選択の'1'または'0'穴埋め付きの左または右揃えが提供されます。これは結果が符号付き整数(符号付き16ビット数値)として表される時の計算が容易です。

ポートAは1つのADCを持ちます。この周辺機能の表記はADCAです。

29. DAC – 12ビット D/A変換器

29.1. 要点

- 1つの12ビット分解能D/A変換器
- 12ビット分解能
- DAC当たり2つの独立で継続駆動のチャンネル
- DACチャンネル当たり100万採取/秒までの変換速度
- 以下を取り去る組み込み校正
 - 変位(オフセット)誤差
 - 利得誤差
- 複数の変換起動元
 - 利用可能な新データで
 - 事象システムからの事象
- 高い駆動能力と以下を支援
 - 抵抗性負荷
 - 容量性負荷
 - 抵抗性と容量性の組み合わせ負荷
- 内部と外部の基準電圧任意選択
- アナログ比較器とA/D変換器(ADC)への入力として利用可能なDAC出力
- 低減された駆動能力を持つ低電力動作形態
- 任意選択のDMAデータ転送

29.2. 概要

D/A変換器(DAC)はデジタル値を電圧に変換します。DACは各々が12ビット分解能を持つ2つのチャンネルを持ち、各チャンネルでの秒当たり100万採取(MSPS)の変換能力を持ちます。組み込み校正システムはソフトウェアで校正値を設定した時に変位(オフセット)と利得の誤差を取り去ることができます。

DAC変換は変換されるべき新しいデータが利用可能な時に自動的に開始されます。事象システムからの事象も変換を起動するのに使うことができ、これはタイマ/カウンタのような他の周辺機能とDAC間での時間を定めて同期した変換を許します。DMA制御器はDACへデータを転送するのに使うことができます。

DACは高い駆動能力を持ち、抵抗性と容量性の両方だけでなくこれを組み合わせた負荷の駆動能力もあります。低電力動作が利用可能で、これは出力の駆動能力を減らします。内部と外部の両方の基準電圧を使うことができます。DAC出力は内部的にアナログ比較器やA/D変換器(ADC)への入力としての使用にも利用可能です。

ポートBは1つのDACを持ちます。この周辺機能の表記はDACBです。

30. AC – アナログ比較器

30.1. 要点

- 2つのアナログ比較器
- 選択可能な伝播遅延対消費電流
- 選択可能なヒステリシス
 - なし
 - 小
 - 大
- ピンで利用可能なアナログ比較器出力
- 柔軟な入力選択
 - ポート上の全ピン
 - D/A変換器(DAC)からの出力
 - ハントギャップ基準電圧
 - 内部AVCC電圧の64段階に設定可能な分圧器
- 以下での割り込みと事象の生成
 - 上昇端
 - 下降端
 - 切り替わり
- 以下での窓機能割り込みと事象の生成
 - 窓以上の信号
 - 窓内側の信号
 - 窓以下の信号
- 構成設定可能な出力ピン選択を持つ定電流源

30.2. 概要

アナログ比較器(AC)は2つの入力の電圧レベルを比較してその比較に基いたデジタル出力を与えます。アナログ比較器は多数の異なる入力変化の組み合わせで割り込み要求や事象を生成するように構成設定できます。

アナログ比較器の動的な動きの2つの重要な特性はヒステリシスと伝播遅延です。これらのパラメータの両方は各応用に対して最適な動作を達成するために調節することができます。

入力選択はアナログポートピン、多数の内部信号、64段階の設定可能な分圧器を含みます。アナログ比較器出力の状態は外部デバイスによって使うためにピン上に出力することもできます。

定電流源を許可することができ、選択可能なピン上に出力することができます。これは例えば容量性接触感知応用でコンデンサを充電するのに使われる外部抵抗を置き換えるのに使うことができます。

アナログ比較器は常に各ポート上の対で分類されます。それらはアナログ比較器0(AC0)とアナログ比較器1(AC1)と呼ばれます。それらは同様の動きを持ちますが、独立した制御レジスタを持ちます。対として使うと、それらは電圧レベルの代わりに電圧範囲と信号を比較するように窓動作で設定することができます。

ポートAは1つのAC対を持ちます。表記はACAです。

図30-2.で示されるように、窓機能は2つのアナログ比較器の外部入力を接続することによって実現されます。

図30-2. アナログ比較器窓機能

31. プログラミングとデバッグ

31.1. 要点

- プログラミング
 - PDIインターフェースを通す外部プログラミング
 - 高速動作のための最小の規約付随負荷
 - 確かな動作のための組み込みの異常検出と処理
 - 何れかの通信インターフェースを通すプログラミング用のフートローダ支援
- デバッグ
 - 不干涉、実時間、チップ上デバッグシステム
 - ピン接続を除き、デバイスから必要とされるソフトウェアまたはハードウェアなし
 - プログラムの流れ制御
 - 実行、停止、リセット、1行実行、内側実行、外側実行、カーソルまで実行
 - 無制限数の使用者プログラム中断点(ブレークポイント)
 - 無制限数の使用者データ中断点、以下で中断
 - データ位置読み、書き、または読み書き両方
 - データ位置内容が値と等しいまたは等しくない
 - データ位置内容が値よりも大きいまたは小さい
 - データ位置内容が範囲の内側または外側
 - デバイスクロック周波数での制限なし
- プログラミングとデバッグ用インターフェース(PDI)
 - 外部のプログラミングとデバッグ用の2ピンインターフェース
 - リセットピンと専用ピンを使用
 - プログラミングまたはデバッグ中にI/Oピンの必要なし

31.2. 概要

プログラミングとデバッグ用インターフェース(PDI)はデバイスの外部プログラミングとチップ上デバッグ用のMicrochip専有インターフェースです。

PDIはフラッシュ、EEPROM、ヒューズ、施錠ビット、使用者識別列の不揮発性メモリ(NVM)の高速プログラミングを支援します。

デバッグは不干涉、実時間のデバッグを提供するチップ上デバッグシステムを通して支援されます。これはデバイスピン接続を除いてどんなソフトウェアまたはハードウェアも必要としません。Microchipのツールチェーン使用は完全なプログラムの流れ制御を提供し、プログラムと複雑なデータの無制限数の中断点(ブレークポイント)を支援します。応用デバッグはアセンブラと逆アセンブラレベルからだけでなく、Cまたは他の高位言語ソースコードのレベルからも行うことができます。

プログラミングとデバッグはPDI物理層を通して行えます。これはクロック入力用のリセットピン(PDI_CLK)とデータ入出力用の他の1つの専用検査ピン(PDI_DATA)を使う2ピンインターフェースです。何れかの外部書き込み器またはチップ上デバッグ/エミュレータは、このインターフェースへ直接的に接続することができます。

32. ピン配置とピン機能

デバイスのピン配置は6頁の「[ピン配置/構成図](#)」で示されます。汎用I/O機能に加え、各ピンは様々な交換機能を持ち得ます。これほどの周辺機能が許可され、そして現実のピンに接続されるかに依存します。ピン機能は同時に1つだけを使うことができます。

32.1. 交換ピン機能の種類

下表は利用可能な全てのピン機能に対する表記とその機能の内容を示します。

32.1.1. 活動/電力供給

VCC	デジタル供給電圧
AVCC	アナログ供給電圧
GND	接地

32.1.2. ポート割り込み機能

SYNC	完全な同期と制限された非同期の割り込み機能を持つポートピン
ASYN	完全な同期と完全な非同期の割り込み機能を持つポートピン

32.1.3. アナログ機能

ACn	アナログ比較器入力ピンn
ACnOUT	アナログ比較器n出力
ADCn	A/D変換器入力ピンn
DACn	D/A変換器出力ピンn
AREF	アナログ基準電圧入力ピン

32.1.4. タイマ/カウンタとAWeX機能

OCnx	タイマ/カウンタn用比較チャンネルx出力
OCnx	タイマ/カウンタn用比較チャンネルx反転出力
OCnxLS	タイマ/カウンタn用比較チャンネルx Low側出力
OCnxHS	タイマ/カウンタn用比較チャンネルx High側出力

32.1.5. 通信機能

SCL	TWI用直列クロック
SDA	TWI用直列データ
SCLIN	外部駆動インターフェース許可時のTWI用直列クロック入力
SCLOUT	外部駆動インターフェース許可時のTWI用直列クロック出力
SDAIN	外部駆動インターフェース許可時のTWI用直列データ入力
SDAOUT	外部駆動インターフェース許可時のTWI用直列データ出力
XCKn	USARTn用転送クロック
RXDn	USARTn用受信データ
TXDn	USARTn用送信データ
SS	SPI用従装置選択
MOSI	SPI用主装置出力従装置入力
MISO	SPI用主装置入力従装置出力
SCK	SPI用直列クロック
D-	USB用Data-
D+	USB用Data+

32.1.6. 発振器、クロック、事象

TOSCn	計時器用発振器ピンn
XTALn	発振器用入出力ピンn
CLKOUT	周辺機能クロック出力
EVOUT	事象チャンネルn出力
RTCOUT	RTCクロック元出力

32.1.7. デバッグ/システム機能

RESET	リセットピン
PDI_CLK	プログラミングとデバッグ用インターフェースクロックピン
PDI_DATA	プログラミングとデバッグ用インターフェースデータピン

32.2. 交換ピン機能

下表は最初の列でポートの各ピンに対する主/既定の機能、第2列でピン番号、そして残りの列で全ての交換ピン機能を示します。先頭行は何の周辺機能が交換ピン機能を許可して使うかを示します。

より良い柔軟性のため、いくつかの交換機能はそれらの機能に対して選択可能なピン位置も持ち、これはこれが適用される最初の表の下で注記されます。

表32-1. ポートA - 交換機能

PORTA	ピン番号	割り込み	ADCA 利得有/無 正入力		ADCA 利得なし 負入力	ADCA 利得付き 負入力	ACA 正入力	ACA 負入力	ACA 出力		REFA	
GND	38											
AVCC	39											
PA0	40	SYNC	ADC0		ADC0		AC0	AC0			AREF	
PA1	41	SYNC	ADC1		ADC1		AC1	AC1				
PA2	42	SYNC/ASYN	ADC2		ADC2		AC2					
PA3	43	SYNC	ADC3		ADC3		AC3	AC3				
PA4	44	SYNC	ADC4			ADC4	AC4					
PA5	1	SYNC	ADC5			ADC5	AC5	AC5				
PA6	2	SYNC	ADC6			ADC6	AC6		AC1OUT			
PA7	3	SYNC	ADC7			ADC7		AC7	AC0OUT			

表32-2. ポートB - 交換機能

PORTB	ピン番号	割り込み	ADCA 利得なし 正入力				DACB	REFB	
PB0	4	SYNC	ADC8					AREF	
PB1	5	SYNC	ADC9						
PB2	6	SYNC/ASYN	ADC10				DAC0		
PB3	7	SYNC	ADC11				DAC1		

表32-3. ポートC - 交換機能

PORTC	ピン番号	割り込み	TCC0 (注1,2)	AWEXC	TCC1	USARTC0 (注3)	USARTC1	SPIC (注4)	TWIC	クロック出力 (注5)	事象出力 (注6)
GND	8										
VCC	9										
PC0	10	SYNC	OC0A	OC0ALS					SDA/SDA_IN		
PC1	11	SYNC	OC0B	OC0AHS		XCK0			SCL/SCL_IN		
PC2	12	SYNC/ASYN	OC0C	OC0BLS		RXD0			SDA_OUT		
PC3	13	SYNC	OC0D	OC0BHS		TXD0			SCL_OUT		
PC4	14	SYNC		OC0CLS	OC1A			SS			
PC5	15	SYNC		OC0CHS	OC1B		XCK1	MOSI			
PC6	16	SYNC		OC0DLS			RXD1	MISO		RTCOUT	
PC7	17	SYNC		OC0DHS			TXD1	SCK		CLKOUT	EVOUT

注1: 全てのTC0のピン割り当ては任意選択でポートの上位ニブルに移動することができます。

注2: TC0がTC2として構成設定された場合、8つ全てのピンがPWM出力として使うことができます。

注3: 全てのUSART0のピン割り当ては任意選択でポートの上位ニブルに移動することができます。

注4: 全てのSPIに対してMOSIとSCKのピンは任意選択で交換することができます。

注5: CLKOUTは任意選択でポートC,D,E間とピン4~7間で移動することができます。

注6: EVOUTは任意選択でポートC,D,E間とピン4~7間で移動することができます。

表32-4. ポートD - 交換機能

PORTD	ピン番号	割り込み	TCD0		TCD1	USARTD0	USARTD1	SPID	USB	クロック出力	事象出力
GND	18										
VCC	19										
PD0	20	SYNC	OC0A								
PD1	21	SYNC	OC0B			XCK0					
PD2	22	SYNC/ASYNC	OC0C			RXD0					
PD3	23	SYNC	OC0D			TXD0					
PD4	24	SYNC			OC1A			$\overline{SS}$			
PD5	25	SYNC			OC1B		XCK1	MOSI			
PD6	26	SYNC					RXD1	MISO	D-		
PD7	27	SYNC					TXD1	SCK	D+	CLKOUT	EVOUT

表32-5. ポートE - 交換機能

PORTE	ピン番号	割り込み	TCE0		USARTE0		TWIE	
PE0	28	SYNC	OC0A				SDA/SDA_IN	
PE1	29	SYNC	OC0B		XCK0		SCL/SCL_IN	
GND	30							
VCC	31							
PE2	32	SYNC/ASYNC	OC0C		RXD0		SDA_OUT	
PE3	33	SYNC	OC0D		TXD0		SCL_OUT	

表32-6. ポートR - 交換機能

PORTR	ピン番号	割り込み	XTAL	TOSC (注)	PDI
PDI	34				PDI_DATA
$\overline{RESET}$	35				PDI_CLOCK
PR0	36	SYNC	XTAL2	TOSC2	
PR1	37	SYNC	XTAL1	TOSC1	

注: TOSCピンは任意選択でPE2/PE3へ移動することができます。

33. 周辺機能単位部アドレス割り当て

アドレス割り当て表はMicrochip AVR XMEGA® A4U内の各周辺機能と単位部に対する基準アドレスを示します。各周辺機能単位部に対する一覧と完全なレジスタ記述についてはXMEGA AU手引書を参照してください。

表33-1. 周辺機能単位部アドレス割り当て

基準アドレス	名称	意味	基準アドレス	名称	意味
\$0000	GPIO	汎用I/Oレジスタ	\$0480	TWIC	ポートCの2線インターフェース
\$0010	VPORT0	仮想ポート0	\$04A0	TWIE	ポートEの2線インターフェース
\$0014	VPORT1	仮想ポート1	\$04C0	USB	万能直列バス インターフェース
\$0018	VPORT2	仮想ポート2	\$0600	PORTA	ポートA
\$001C	VPORT3	仮想ポート3	\$0620	PORTB	ポートB
\$0030	CPU	CPU	\$0640	PORTC	ポートC
\$0040	CLK	クロック制御	\$0660	PORTD	ポートD
\$0048	SLEEP	休止制御器	\$0680	PORTE	ポートE
\$0050	OSC	発振器制御	\$07E0	PORTR	ポートR
\$0060	DFLLRC32M	32MHz内部RC発振器用DFLL	\$0800	TCC0	ポートCのタイマ/カウンタ0
\$0068	DFLLRC2M	2MHz内部RC発振器用DFLL	\$0840	TCC1	ポートCのタイマ/カウンタ1
\$0070	PR	電力削減	\$0880	AWEXC	ポートCの新波形拡張
\$0078	RST	リセット制御器	\$0890	HIRESC	ポートCの高分解能拡張
\$0080	WDT	ウォッチドッグ タイマ	\$08A0	USARTC0	ポートCのUSART0
\$0090	MCU	MCU制御	\$08B0	USARTC1	ポートCのUSART1
\$00A0	PMIC	設定可能な多段割り込み制御器	\$08C0	SPIC	ポートCの直列周辺インターフェース
\$00B0	PORTCFG	ポート構成設定	\$08F8	IRCOM	赤外線通信単位部
\$00C0	AES	AES暗号単位部	\$0900	TCD0	ポートDのタイマ/カウンタ0
\$00D0	CRC	CRC単位部	\$0940	TCD1	ポートDのタイマ/カウンタ1
\$0100	DMA	DMA単位部	\$0990	HIRESD	ポートDの高分解能拡張
\$0180	EVSYS	事象システム	\$09A0	USARTD0	ポートDのUSART0
\$01C0	NVM	不揮発性メモリ(NVM)制御器	\$09B0	USARTD1	ポートDのUSART1
\$0200	ADCA	ポートAのA/D変換器	\$09C0	SPID	ポートDの直列周辺インターフェース
\$0320	DACB	ポートBのD/A変換器	\$0A00	TCE0	ポートEのタイマ/カウンタ0
\$0380	ACA	ポートAのアナログ比較器	\$0A90	HIRESE	ポートEの高分解能拡張
\$0400	RTC	実時間計数器	\$0AA0	USARTE0	ポートEのUSART0

34. 命令一式要約

ニーモニック	オペランド	意味	動作	フラグ	クロック
算術、論理演算命令					
ADD	Rd,Rr	汎用レジスタ間の加算	$Rd \leftarrow Rd + Rr$	I,T,H,S,V,N,Z,C	1
ADC	Rd,Rr	キャリーを含めた汎用レジスタ間の加算	$Rd \leftarrow Rd + Rr + C$	I,T,H,S,V,N,Z,C	1
ADIW	Rd,K6	即値の語(ワード)長加算	$RdH:RdL \leftarrow RdH:RdL + K$	I,T,H,S,V,N,Z,C	2
SUB	Rd,Rr	汎用レジスタ間の減算	$Rd \leftarrow Rd - Rr$	I,T,H,S,V,N,Z,C	1
SUBI	Rd,K	汎用レジスタから即値の減算	$Rd \leftarrow Rd - K$	I,T,H,S,V,N,Z,C	1
SBIW	Rd,K6	即値の語(ワード)長減算	$RdH:RdL \leftarrow RdH:RdL - K$	I,T,H,S,V,N,Z,C	2
SBC	Rd,Rr	キャリーを含めた汎用レジスタ間の減算	$Rd \leftarrow Rd - Rr - C$	I,T,H,S,V,N,Z,C	1
SBCI	Rd,K	汎用レジスタからキャリーと即値の減算	$Rd \leftarrow Rd - K - C$	I,T,H,S,V,N,Z,C	1
AND	Rd,Rr	汎用レジスタ間の論理積(AND)	$Rd \leftarrow Rd \text{ AND } Rr$	I,T,H,S,0,N,Z,C	1
ANDI	Rd,K	汎用レジスタと即値の論理積(AND)	$Rd \leftarrow Rd \text{ AND } K$	I,T,H,S,0,N,Z,C	1
OR	Rd,Rr	汎用レジスタ間の論理和(OR)	$Rd \leftarrow Rd \text{ OR } Rr$	I,T,H,S,0,N,Z,C	1
ORI	Rd,K	汎用レジスタと即値の論理和(OR)	$Rd \leftarrow Rd \text{ OR } K$	I,T,H,S,0,N,Z,C	1
EOR	Rd,Rr	汎用レジスタ間の排他的論理和(Ex-OR)	$Rd \leftarrow Rd \text{ EOR } Rr$	I,T,H,S,0,N,Z,C	1
COM	Rd	1の補数(論理反転)	$Rd \leftarrow \$FF - Rd$	I,T,H,S,0,N,Z,1	1
NEG	Rd	2の補数	$Rd \leftarrow \$00 - Rd$	I,T,H,S,V,N,Z,C	1
SBR	Rd,K	汎用レジスタの(複数)ビット設定(1)	$Rd \leftarrow Rd \text{ OR } K$	I,T,H,S,0,N,Z,C	1
CBR	Rd,K	汎用レジスタの(複数)ビット解除(0)	$Rd \leftarrow Rd \text{ AND } (\$FF - K)$	I,T,H,S,0,N,Z,C	1
INC	Rd	汎用レジスタの増加(+1)	$Rd \leftarrow Rd + 1$	I,T,H,S,V,N,Z,C	1
DEC	Rd	汎用レジスタの減少(-1)	$Rd \leftarrow Rd - 1$	I,T,H,S,V,N,Z,C	1
TST	Rd	汎用レジスタのゼロとマイナス検査	$Rd \leftarrow Rd \text{ AND } Rd$	I,T,H,S,0,N,Z,C	1
CLR	Rd	汎用レジスタの全0設定(=\$00)	$Rd \leftarrow Rd \text{ EOR } Rd$	I,T,H,0,0,0,I,C	1
SER	Rd	汎用レジスタの全1設定(=\$FF)	$Rd \leftarrow \$FF$	I,T,H,S,V,N,Z,C	1
MUL	Rd,Rr	符号なし間の乗算	$R1:R0 \leftarrow Rd \times Rr$ (U×U)	I,T,H,S,V,N,Z,C	2
MULS	Rd,Rr	符号付き間の乗算	$R1:R0 \leftarrow Rd \times Rr$ (S×S)	I,T,H,S,V,N,Z,C	2
MULSU	Rd,Rr	符号付きと符号なしの乗算	$R1:R0 \leftarrow Rd \times Rr$ (S×U)	I,T,H,S,V,N,Z,C	2
FMUL	Rd,Rr	符号なし間の固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$ (U×U)	I,T,H,S,V,N,Z,C	2
FMULS	Rd,Rr	符号付き間の固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$ (S×S)	I,T,H,S,V,N,Z,C	2
FMULSU	Rd,Rr	符号付きと符号なしの固定小数点乗算	$R1:R0 \leftarrow (Rd \times Rr) \ll 1$ (S×U)	I,T,H,S,V,N,Z,C	2
DES	K4	データ暗号化/解読	H=0なら、R15~R0 ← 暗号化(R15~R0,K4) H=1なら、R15~R0 ← 解読(R15~R0,K4)	I,T,H,S,V,N,Z,C	1,2
分岐命令					
RJMP	k	相対無条件分岐	$PC \leftarrow PC + k + 1$	I,T,H,S,V,N,Z,C	2
IJMP		Zレジスタ間接無条件分岐	$PC \leftarrow Z$	I,T,H,S,V,N,Z,C	2
EIJMP		拡張Zレジスタ間接無条件分岐	$PC \leftarrow \text{EIND}:Z$	I,T,H,S,V,N,Z,C	2
JMP	k	絶対無条件分岐	$PC \leftarrow k$	I,T,H,S,V,N,Z,C	3
RCALL	k	相対サブルーチン呼び出し	$\text{STACK} \leftarrow PC, PC \leftarrow PC + k + 1$	I,T,H,S,V,N,Z,C	2,3 (注1)
ICALL		Zレジスタ間接サブルーチン呼び出し	$\text{STACK} \leftarrow PC, PC \leftarrow Z$	I,T,H,S,V,N,Z,C	2,3 (注1)
EICALL		拡張Zレジスタ間接サブルーチン呼び出し	$\text{STACK} \leftarrow PC, PC \leftarrow \text{EIND}:Z$	I,T,H,S,V,N,Z,C	3 (注1)
CALL	k	絶対サブルーチン呼び出し	$\text{STACK} \leftarrow PC, PC \leftarrow k$	I,T,H,S,V,N,Z,C	3,4 (注1)
RET		サブルーチンからの復帰	$PC \leftarrow \text{STACK}$	I,T,H,S,V,N,Z,C	4,5 (注1)
RETI		割り込みからの復帰	$PC \leftarrow \text{STACK}$	I,T,H,S,V,N,Z,C	4,5 (注1)
CPSE	Rd,Rr	汎用レジスタ間比較、一致でスキップ	Rd=Rrなら、 $PC \leftarrow PC + 2or3$	I,T,H,S,V,N,Z,C	1/2,3
CP	Rd,Rr	汎用レジスタ間の比較	$Rd - Rr$	I,T,H,S,V,N,Z,C	1
CPC	Rd,Rr	キャリーを含めた汎用レジスタ間の比較	$Rd - Rr - C$	I,T,H,S,V,N,Z,C	1
CPI	Rd,K	汎用レジスタと即値の比較	$Rd - K$	I,T,H,S,V,N,Z,C	1
SBRC	Rr,b	汎用レジスタのビットが解除(0)でスキップ	Rr(b)=0なら、 $PC \leftarrow PC + 2or3$	I,T,H,S,V,N,Z,C	1/2,3
SBRS	Rr,b	汎用レジスタのビットが設定(1)でスキップ	Rr(b)=1なら、 $PC \leftarrow PC + 2or3$	I,T,H,S,V,N,Z,C	1/2,3
SBIC	P,b	I/Oレジスタのビットが解除(0)でスキップ	P(b)=0なら、 $PC \leftarrow PC + 2or3$	I,T,H,S,V,N,Z,C	2/3,4
SBIS	P,b	I/Oレジスタのビットが設定(1)でスキップ	P(b)=1なら、 $PC \leftarrow PC + 2or3$	I,T,H,S,V,N,Z,C	2/3,4
BRBS	s,k	ステータスフラグが設定(1)で分岐	SREG(s)=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRBC	s,k	ステータスフラグが解除(0)で分岐	SREG(s)=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BREQ	k	一致で分岐	Z=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRNE	k	不一致で分岐	Z=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRCS	k	キャリーフラグが設定(1)で分岐	C=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRCC	k	キャリーフラグが解除(0)で分岐	C=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRSH	k	符号なしの≥で分岐	C=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRLO	k	符号なしの<で分岐	C=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRMI	k	-(マイナス)で分岐	N=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRPL	k	+(プラス)で分岐	N=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRGE	k	符号付きの≥で分岐	(N EOR V)=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRLT	k	符号付きの<で分岐	(N EOR V)=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRHS	k	ハーフキャリーフラグが設定(1)で分岐	H=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRHC	k	ハーフキャリーフラグが解除(0)で分岐	H=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRTS	k	一時フラグが設定(1)で分岐	T=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRTC	k	一時フラグが解除(0)で分岐	T=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRVS	k	2の補数溢れフラグが設定(1)で分岐	V=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRVC	k	2の補数溢れフラグが解除(0)で分岐	V=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRIE	k	割り込み許可で分岐	I=1なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2
BRID	k	割り込み禁止で分岐	I=0なら、 $PC \leftarrow PC + K + 1$	I,T,H,S,V,N,Z,C	1/2

ニーモニック	オペラント	意味	動作	フラグ	クロック
データ移動命令					
MOV	Rd,Rr	汎用レジスタ間の複写	$Rd \leftarrow Rr$	I,T,H,S,V,N,Z,C	1
MOVW	Rd,Rr	汎用レジスタ対間の複写	$Rd+1:Rd \leftarrow Rr+1:Rr$	I,T,H,S,V,N,Z,C	1
LDI	Rd,K	即値の取得	$Rd \leftarrow K$	I,T,H,S,V,N,Z,C	1
LD	Rd,X	Xレジスタ間接での取得	$Rd \leftarrow (X)$	I,T,H,S,V,N,Z,C	1 (注1,2)
LD	Rd,X+	事後増加付きXレジスタ間接での取得	$Rd \leftarrow (X), X \leftarrow X + 1$	I,T,H,S,V,N,Z,C	1 (注1,2)
LD	Rd,-X	事前減少付きXレジスタ間接での取得	$X \leftarrow X - 1, Rd \leftarrow (X)$	I,T,H,S,V,N,Z,C	2 (注1,2)
LD	Rd,Y	Yレジスタ間接での取得	$Rd \leftarrow (Y)$	I,T,H,S,V,N,Z,C	1 (注1,2)
LD	Rd,Y+	事後増加付きYレジスタ間接での取得	$Rd \leftarrow (Y), Y \leftarrow Y + 1$	I,T,H,S,V,N,Z,C	1 (注1,2)
LD	Rd,-Y	事前減少付きYレジスタ間接での取得	$Y \leftarrow Y - 1, Rd \leftarrow (Y)$	I,T,H,S,V,N,Z,C	2 (注1,2)
LDD	Rd,Y+q	変位付きYレジスタ間接での取得	$Rd \leftarrow (Y + q)$	I,T,H,S,V,N,Z,C	2 (注1,2)
LD	Rd,Z	Zレジスタ間接での取得	$Rd \leftarrow (Z)$	I,T,H,S,V,N,Z,C	1 (注1,2)
LD	Rd,Z+	事後増加付きZレジスタ間接での取得	$Rd \leftarrow (Z), Z \leftarrow Z + 1$	I,T,H,S,V,N,Z,C	1 (注1,2)
LD	Rd,-Z	事前減少付きZレジスタ間接での取得	$Z \leftarrow Z - 1, Rd \leftarrow (Z)$	I,T,H,S,V,N,Z,C	2 (注1,2)
LDD	Rd,Z+q	変位付きZレジスタ間接での取得	$Rd \leftarrow (Z + q)$	I,T,H,S,V,N,Z,C	2 (注1,2)
LDS	Rd,k	データ空間(SRAM)から直接取得	$Rd \leftarrow (k)$	I,T,H,S,V,N,Z,C	2 (注1,2)
ST	X,Rr	Xレジスタ間接での設定	$(X) \leftarrow Rr$	I,T,H,S,V,N,Z,C	1 (注1)
ST	X+,Rr	事後増加付きXレジスタ間接での設定	$(X) \leftarrow Rr, X \leftarrow X + 1$	I,T,H,S,V,N,Z,C	1 (注1)
ST	-X,Rr	事前減少付きXレジスタ間接での設定	$X \leftarrow X - 1, (X) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2 (注1)
ST	Y,Rr	Yレジスタ間接での設定	$(Y) \leftarrow Rr$	I,T,H,S,V,N,Z,C	1 (注1)
ST	Y+,Rr	事後増加付きYレジスタ間接での設定	$(Y) \leftarrow Rr, Y \leftarrow Y + 1$	I,T,H,S,V,N,Z,C	1 (注1)
ST	-Y,Rr	事前減少付きYレジスタ間接での設定	$Y \leftarrow Y - 1, (Y) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2 (注1)
STD	Y+q,Rr	変位付きYレジスタ間接での設定	$(Y + q) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2 (注1)
ST	Z,Rr	Zレジスタ間接での設定	$(Z) \leftarrow Rr$	I,T,H,S,V,N,Z,C	1 (注1)
ST	Z+,Rr	事後増加付きZレジスタ間接での設定	$(Z) \leftarrow Rr, Z \leftarrow Z + 1$	I,T,H,S,V,N,Z,C	1 (注1)
ST	-Z,Rr	事前減少付きZレジスタ間接での設定	$Z \leftarrow Z - 1, (Z) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2 (注1)
STD	Z+q,Rr	変位付きZレジスタ間接での設定	$(Z + q) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2 (注1)
STS	k,Rr	データ空間(SRAM)へ直接設定	$(k) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2 (注1)
LPM		プログラム領域からZレジスタ間接での取得	$R0 \leftarrow (Z)$	I,T,H,S,V,N,Z,C	3
LPM	Rd,Z	同上 (任意のレジスタへ)	$Rd \leftarrow (Z)$	I,T,H,S,V,N,Z,C	3
LPM	Rd,Z+	同上 (事後増加付き)	$Rd \leftarrow (Z), Z \leftarrow Z + 1$	I,T,H,S,V,N,Z,C	3
ELPM		プログラム領域から拡張Zレジスタ間接で取得	$R0 \leftarrow (RAMPZ:Z)$	I,T,H,S,V,N,Z,C	3
ELPM	Rd,Z	同上 (任意のレジスタへ)	$Rd \leftarrow (RAMPZ:Z)$	I,T,H,S,V,N,Z,C	3
ELPM	Rd,Z+	同上 (事後増加付き)	$Rd \leftarrow (RAMPZ:Z), RAMPZ:Z \leftarrow RAMPZ:Z + 1$	I,T,H,S,V,N,Z,C	3
SPM		プログラム領域へZレジスタ間接での設定	$(Z) \leftarrow R1:R0$	I,T,H,S,V,N,Z,C	-
SPM	Z+	同上 (事後増加(+2)付き)	$(Z) \leftarrow R1:R0, RAMPZ:Z \leftarrow RAMPZ:Z + 2$	I,T,H,S,V,N,Z,C	-
IN	Rd,P	I/Oレジスタからの入力	$Rd \leftarrow P$	I,T,H,S,V,N,Z,C	1
OUT	P,Rr	I/Oレジスタへの出力	$P \leftarrow Rr$	I,T,H,S,V,N,Z,C	1
PUSH	Rr	汎用レジスタをスタックへ保存	$STACK \leftarrow Rr$	I,T,H,S,V,N,Z,C	1 (注1)
POP	Rd	スタックから汎用レジスタへ復帰	$Rd \leftarrow STACK$	I,T,H,S,V,N,Z,C	2 (注1)
XCH	Z,Rd	RAM位置交換	$Temp \leftarrow Rd, Rd \leftarrow (Z), (Z) \leftarrow Temp$	I,T,H,S,V,N,Z,C	2
LAS	Z,Rd	RAM位置取得&ビット設定(1)	$Temp \leftarrow Rd, Rd \leftarrow (Z), (Z) \leftarrow Temp \text{ OR } (Z)$	I,T,H,S,V,N,Z,C	2
LAC	Z,Rd	RAM位置取得&ビット解除(0)	$Temp \leftarrow Rd, Rd \leftarrow (Z), (Z) \leftarrow (\$FF - Temp) \text{ AND } (Z)$	I,T,H,S,V,N,Z,C	2
LAT	Z,Rd	RAM位置取得&ビット反転	$Temp \leftarrow Rd, Rd \leftarrow (Z), (Z) \leftarrow Temp \text{ EOR } (Z)$	I,T,H,S,V,N,Z,C	2

35. 外圍器図

注: 最新の外圍器図については<http://www.microchip.com/packaging>に置かれたMicrochip外圍器仕様をご覧ください。

35.1. 44A

44リード プラスティック薄型四角平板外圍器(PT) - 10×10×1.0mm本体 [TQFP]

注1: 1番ピン視覚指標機能は変わるかもしれませんが、斜線領域内に配置されなければなりません。

注2: 角の正確な形状は任意選択です。

注3: ASME Y14.5Mによる寸法と公差

BSC: 基本寸法。公差なしで示される理論的に正確な値。

REF: 参照基準寸法。通常は公差なし、情報目的専用。

35.2. 44PW

44パッド極薄プラスチック四角平板、リットなし外囲器(SXB) - 5.2×5.2mm露出パッドと0.55mm端子の7×7本体 [VQFN] (Atmel旧ZCP)

35.3. 44M1

44パッド極薄プラスチック四角平板、リードなし外圍器(STB) - 5.2×5.2mm露出パッドと0.64mm端子の7×7mm本体 [VQFN] (Atmel旧ZWS)

35.4. 49C2

49球極薄微細球格子配列(C7B) - 5×5×1.0mm本体 [VFBGA] (Atmel旧一般外圍器符号CBD)

注1: 1番ピン視覚指標機能は変わるかもしれませんが、斜線領域内に配置されなければなりません。

注2: ASME Y14.5Mによる寸法と公差

BSC: 基本寸法。公差なしで示される理論的に正確な値。

REF: 参照基準寸法。通常は公差なし、情報目的専用。

Microchip Technology作図C04-21168-C7B改訂A

注1: ASME Y14.5Mによる寸法と公差

BSC: 基本寸法。公差なしで示される理論的に正確な値。

Microchip Technology作図C04-23168-C7B改訂A

36. 電気的特性

全ての代表値は他の温度条件が与えられていない限り、T=25°Cで測定されています。全ての最小と最大の値は他の条件が与えられていない限り、動作温度と動作電圧に渡って有効です。

36.1. ATxmega16A4U

36.1.1. 絶対最大定格

下の表36-1.で一覧にされるそれらを超える負担はデバイスに定常的な損傷を与えます。絶対最大定格は負担の定格を示すためだけのものです、この値または、この仕様書の動作特性で示された値を超える条件で動作することを示すものではありません。長時間の最大定格での使用はデバイスの信頼性を損なう場合があります。

表36-1. 絶対最大定格

シンボル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		-0.3		4	V
IVCC	VCCピンへの電流				200	mA
IGND	GNDピンの電流出力				200	
VPIN	GNDとVCCに対するピン電圧		-0.5		VCC+0.5	V
IPIN	入出力ピン吸い込み/吐き出し電流		-25		25	mA
TA	保存温度		-65		150	°C
Tj	接合部温度				150	

36.1.2. 全般動作定格

デバイスは保証されて有効であるべきデバイスの他の全ての電気的特性と代表特性のために、表36-2.で一覧にされる定格内で動作しなければなりません。

表36-2. 全般動作条件

シンボル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		1.60		3.6	V
AVCC	アナログ供給電圧		1.60		3.6	
TA	保存温度		-40		85	°C
Tj	接合部温度		-40		105	

表36-3. 動作電圧と周波数

シンボル	項目	条件	最小	代表	最大	単位
clkCPU	CPUクロック周波数	VCC=1.6V	0		12	MHz
		VCC=1.8V	0		12	
		VCC=2.7V	0		32	
		VCC=3.6V	0		32	

最高システム周波数は動作電圧に依存します。図36-1.で示されるように周波数対VCC曲線は1.8V<VCC<2.7V間で直線です。

図36-1. 最高周波数 対 VCC

36.1.3. 消費電流

表36-4. 活動動作と休止動作の消費電流

シンボル	項目	条件		最小	代表	最大	単位		
I _{CC}	活動動作消費電流 (注1)	32kHz外部クロック		VCC=1.8V	40		μA		
				VCC=3.0V	80				
		1MHz外部クロック		VCC=1.8V	230				
				VCC=3.0V	480				
		2MHz外部クロック		VCC=1.8V	430	600		mA	
				VCC=3.0V	0.9	1.4			
	32MHz外部クロック	VCC=3.0V	9.6	12					
	アイドル動作消費電流 (注1)	32kHz外部クロック		VCC=1.8V	2.4		μA		
				VCC=3.0V	3.9				
		1MHz外部クロック		VCC=1.8V	62				
				VCC=3.0V	118				
		2MHz外部クロック		VCC=1.8V	125	225			
				VCC=3.0V	240	350			
	32MHz外部クロック	VCC=3.0V	3.8	5.5	mA				
	パワーダウン動作消費電流	T=25°C		VCC=3.0V		0.1	1.0		
T=85°C						1.2	4.5		
T=105°C						3.5	6.0		
採取動作BODとWDTを許可		T=25°C	1.3		3.0				
		T=85°C	2.4		6.0				
		T=105°C	4.5		8.0				
パワーセーブ動作消費電流 (注2)	ULPクロックでのRTC、採取動作BODとWDTを許可、T=25°C		VCC=1.8V	1.2		μA			
			VCC=3.0V	1.3					
	低電力32.768kHz TOSCの1.024kHzでのRTC、T=25°C		VCC=1.8V	0.6	2.0				
			VCC=3.0V	0.7	2.0				
	低電力32.768kHz TOSCからのRTC、T=25°C		VCC=1.8V	0.8	3.0				
			VCC=3.0V	1.0	3.0				
リセット消費電流	基台のRESETピンを通る電流		VCC=3.0V		320				

注1: 全ての電力削減レジスタは設定(1)。

注2: 最大限度は特性付けに基づき、製造に於いて検査されません。

表36-5. 単位部と周辺機能に関する消費電流

シンボル	項目	条件	(注1)	最小	代表	最大	単位		
I _{CC}	超低電力(ULP)発振器				1.0		μA		
	32.768kHz内部発振器				27				
	2MHz内部発振器				85				
			基準として32.768kHz内部発振器でDFLL許可		115				
	32MHz内部発振器				270				
			基準として32.768kHz内部発振器でDFLL許可		460				
	PLL		通倍率=20倍,32MHz内部,基準としてDIV4		220				
	ウォッチドッグ タイマ				1.0				
	低電圧検出器(BOD)		継続動作			138			
			採取動作,ULP発振器を含む			1.2			
	1.00V内部基準電圧					100			
	温度感知器					95			
	A/D変換器(ADC)		250k採取/秒, VREF=外部基準	電流制限(CURRLIMIT)=低		3.0			mA
				電流制限(CURRLIMIT)=中		2.6			
				電流制限(CURRLIMIT)=高		2.1			
D/A変換器(DAC)		250k採取/秒,VREF=外部基準, 無負荷	標準動作		1.9		mA		
			低電力動作		1.6				
アナログ比較器(AC)			高速動作		1.9		μA		
			低電力動作		330				
DMA		I/OレジスタとSRAM間、615Kバイト/s			130				
タイマ/カウンタ					108				
USART		9600bps,送受信許可			16				
フラッシュメモリ/EEPROMプログラミング					2.5				
					4.0	8.0	mA		

注1: 全ての項目は周辺機能/単位部の許可/禁止間の消費電力差として測定。他の条件が与えられない限り、全てがV_{CC}=3.0V、前置分周なしでのclk_{sys}=外部1MHzクロック、T=25°Cでのデータです。

36.1.4. 休止形態からの起動時間

表36-6. 様々なシステムクロック元での休止形態からのデバイス起動時間

シンボル	項目	条件	最小	代表	最大	単位
t _{wakeup}	アイドル、スタンバイ、拡張スタンバイからの起動時間	外部2MHzクロック		2.0		μs
		32.768kHz内部発振器		120		
		2MHz内部発振器		2.0		
	パワーセーブ、パワーダウンからの起動時間	32MHz内部発振器		0.2		
		外部2MHzクロック		4.5		
		32.768kHz内部発振器		320		
		2MHz内部発振器		9.0		
		32MHz内部発振器		5.0		

注: 起動時間は起動要求が与えられてからピンで周辺機能クロックが利用可能になるまでで、図36-2をご覧ください。全ての周辺機能と単位部はプログラム実行開始に先立って4クロック周期間停止されるCPUを除き、最初のクロック周期から実行を開始します。

図36-2. 起動時間定義

36.1.5. 入出力ピン特性

入出力ピンはJEDEC LVTTTLとLVCMOS仕様に従い、HiレベルとLレベルの入力と出力の電圧限度はこの仕様を反映または超えます。

表36-7. 入出力ピン特性

シンボル	項目	条件	最小	代表	最大	単位
IOH (注1) IOL (注2)	I/Oピン吐き出し/吸い込み電流		-20		20	mA
VIH	Highレベル入力電圧	VCC=2.7~3.6V	2.0		VCC+0.3	
		VCC=2.0~2.7V	0.7VCC		VCC+0.3	
		VCC=1.6~2.0V	0.8VCC		VCC+0.3	
VIL	Lowレベル入力電圧	VCC=3.0~3.6V	-0.3		0.8	
		VCC=2.3~2.7V	-0.3		0.3VCC	
		VCC=1.6~2.3V	-0.3		0.2VCC	
VOH	Highレベル出力電圧	VCC=3.0~3.6V	IOH=-2mA	2.4	0.94VCC	
		VCC=2.3~2.7V	IOH=-1mA	2.0	0.96VCC	
			IOH=-2mA	1.7	0.92VCC	
		VCC=3.3V	IOH=-8mA	2.6	2.8	
		VCC=3.0V	IOH=-6mA	2.1	2.6	
VOL	Lowレベル出力電圧	VCC=3.0~3.6V	IOL=2mA		0.05VCC	0.4
		VCC=2.3~2.7V	IOL=1mA		0.03VCC	0.4
			IOL=2mA		0.06VCC	0.7
		VCC=3.3V	IOL=15mA		0.4	0.76
		VCC=3.0V	IOL=10mA		0.3	0.64
	VCC=1.8V	IOL=5mA		0.2	0.46	
IIN	I/Oピン入力漏れ電流	T=25°C		<0.01	0.1	μA
RP	I/Oピンプル/バス保持 抵抗			24		kΩ
tr	上昇時間	無負荷		4.0		ns
			スルーレート制限		7.0	

- 注1:** ポートAとポートBに対する全てのIOHの合計は100mAを超えてはなりません。
 ポートCに対する全てのIOHの合計は200mAを超えてはなりません。
 ポートDとポートEのPE1,0に対する全てのIOHの合計は200mAを超えてはなりません。
 ポートEのPE2,3とポートRとPDIに対する全てのIOHの合計は100mAを超えてはなりません。
- 注2:** ポートAとポートBに対する全てのIOLの合計は100mAを超えてはなりません。
 ポートCに対する全てのIOLの合計は200mAを超えてはなりません。
 ポートDとポートEのPE1,0に対する全てのIOLの合計は200mAを超えてはなりません。
 ポートEのPE2,3とポートRとPDIに対する全てのIOLの合計は100mAを超えてはなりません。

36.1.6. A/D変換器特性

表36-8. 電源、基準電圧と入力範囲

シンボル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
VREF	基準電圧		1.0		AVCC-0.6	
Rin	入力抵抗	切り替え		4.0		kΩ
Csample	入力容量	切り替え		4.4		pF
RAREF	基準電圧入力抵抗	(漏れのみ)		>10		MΩ
CAREF	基準電圧入力容量	静止負荷		7.0		pF
Vin	入力範囲		-0.1		AVCC+0.1	
	変換範囲	差動動作、Vinp-Vinn	-VREF		VREF	V
		符号なしシングル エント'動作、Vinp	-ΔV		VREF-ΔV	
ΔV	固定変位(オフセット)電圧			190		LSB

表36-9. クロックとタイミング

シンボル	項目	条件	最小	代表	最大	単位
clk _{ADC}	A/D変換クロック周波数	最大は周辺機能クロック周波数の1/4	100		2000	kHz
		内部信号測定	100		125	
f _{ADC}	採取(変換)速度	電流制限(CURRLIMIT)OFF	100		2000	ksps
		電流制限(CURRLIMIT)=低(Low)	100		1500	
		電流制限(CURRLIMIT)=中(MEDIUM)	100		1000	
		電流制限(CURRLIMIT)=高(HIGH)	100		500	
	採取時間	1/2 clk _{ADC} 周期	0.25		5	μs
	変換時間(伝播遅延)	(RES+2) ÷ 2 + GAIN... 計算式 (RES=8または12, GAIN=0以外)	5		8	clk _{ADC} 周期
	始動時間	A/D変換クロック周期		12	24	
	ADC安定時間	基準電圧または入力形態変更後		7	7	
		ADC破棄後		1	1	

表36-10. 精度特性

シンボル	項目	条件 (注2)	最小	代表	最大	単位	
RES	分解能	8または12ビット設定可能	8	12	12	ビット	
INL	積分非直線性誤差 (注1)	500ksps	VCC-1.0V < VREF < VCC-0.6V		±1.2	±2.0	LSB
			全VREF		±1.5	±3.0	
		2Msps	VCC-1.0V < VREF < VCC-0.6V		±1.0	±2.0	
			全VREF		±1.5	±3.0	
DNL	微分非直線性誤差 (注1)	単調性保証		<±0.8	<±1.0		
	変位(オフセット)誤差			-1.0		mV	
		温度変動		<0.01		mV/K	
		動作電圧変動		<0.6		mV/V	
	利得誤差	差動動作	外部基準電圧		-1.0		mV
			AVCC/1.6		10		
		AVCC/2.0		8.0			
		バンドギャップ		±5.0			
		温度変動		<0.02		mV/K	
	動作電圧変動			<0.5		mV/V	
	雑音	差動動作, 短絡入力, 2Msps, VCC=3.6V, clk _{PER} =16MHz		0.4		mV (RMS)	

注1: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の入力範囲に対して有効です。

注2: 他の注記を除き、全ての直線性、変位、利得の誤差値は外部VREFが使われる条件下で有効です。

表36-11. 利得段特性

シンボル	項目	条件	最小	代表	最大	単位
Rin	入力抵抗	標準動作での切り替え		4.0		kΩ
Csample	入力容量	標準動作での切り替え		4.4		pF
	信号範囲	利得段出力	0		VCC-0.6	V
	伝播遅延	A/D変換速度		1.0		clk _{ADC} 周期
	採取速度	ADCと同じ	100		1000	kHz
INL	積分非直線性誤差 (注)	500ksps, 全利得設定		±1.5	±4	LSB
	利得誤差	1倍、標準動作		-0.8		%
		8倍、標準動作		-2.5		
		64倍、標準動作		-3.5		
	(入力基準での)変位(オフセット)誤差	1倍、標準動作		-2		mV
		8倍、標準動作		-5		
		64倍、標準動作		-4		
	雑音	1倍、標準動作	VCC=3.6V, 外部VREF	0.5		mV (RMS)
		8倍、標準動作		1.5		
		64倍、標準動作		11		

注: 最大値は特性付けに基づき、製造で検査されず、5~95%の入力電圧範囲に対して有効です。

36.1.7. D/A変換器特性

表36-12. 電源、基準電圧と出力範囲

シンボル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
AVREF	外部基準電圧		1.0		VCC-0.6	V
Rchannel	DC出力インピーダンス				50	Ω
	直線出力電圧範囲		0.15		AVCC-0.15	V
RAREF	基準電圧入力抵抗			>10		MΩ
CAREF	基準電圧入力容量			7		pF
	最小抵抗性負荷		1.0			kΩ
	最大容量性負荷				100	pF
		1kΩ直列抵抗			1000	
	出力吐き出し/引き込み電流	仕様内での動作			AVCC/1000	mA
		安全動作			10	

表36-13. クロックとタイミング

シンボル	項目	条件	最小	代表	最大	単位
Fclk	変換速度	Cl _{oad} =100pF, 最大段階量				ksps
		標準動作	0		1000	
		低電力動作			500	

表36-14. 精度特性

シンボル	項目	条件	最小	代表	最大	単位
RES	入力分解能				12	ビット
INL	積分非直線性誤差 (注)	VREF=外部1.0V	VCC=1.6V	±2.0	±3	
			VCC=3.6V	±1.5	±2.5	
		VREF=AVCC	VCC=1.6V	±2.0	±4	
			VCC=3.6V	±1.5	±4	
VREF=内部1.0V	VCC=1.6V	±5.0				
	VCC=3.6V	±5.0				
DNL	微分非直線性誤差 (注)	VREF=外部1.0V, 単調性保証	VCC=1.6V	±1.5	3.0	LSB
			VCC=3.6V	±0.6	1.5	
		VREF=AVCC, 単調性保証	VCC=1.6V	±1.0	3.5	
			VCC=3.6V	±0.6	1.5	
VREF=内部1.0V	VCC=1.6V	±4.5				
	VCC=3.6V	±4.5				
	利得誤差	校正後		<4.0		
	利得校正段階量			4.0		
	利得校正変動	VREF=外部1.0V		<0.2		mV/K
	変位(オフセット)誤差	校正後		<1.0		LSB
	変位(オフセット)校正段階量			1.0		

注: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の出力電圧範囲に対して有効です。

36.1.8. アナログ比較器特性

表36-15. アナログ比較器特性

シンボル	項目	条件	最小	代表	最大	単位
V _{off}	入力変位(オフセット)電圧			<±10		mV
I _{lk}	入力漏れ電流			<1.0		nA
	入力電圧範囲		-0.1		AVCC	V
	始動時間			100		µs
V _{hyst1}	ヒステリシス(なし設定時)			0		
V _{hyst2}	ヒステリシス(小設定時)	高速動作(HS)		13		mV
		低電力動作(LP)		30		
V _{hyst3}	ヒステリシス(大設定時)	高速動作(HS)		30		
		低電力動作(LP)		60		
t _{delay}	伝播遅延	高速動作(HS) VCC=3.0V, T=85°C		30	90	ns
		低電力動作(LP) VCC=3.0V, T=85°C		130	500	
	64レベル分圧器積分非直線性(INL)			0.3	0.5	LSB

36.1.9. バンドギャップと内部1.0V基準電圧特性

表36-16. バンドギャップと内部1.0V基準電圧特性

シンボル	項目	条件	最小	代表	最大	単位
	始動時間	ADCまたはDACの基準電圧として	1clk _{PER} +2.5µs			µs
		ADCまたはACの入力電圧として		1.5		
	バンドギャップ電圧			1.1		V
INT1V	内部1.00V基準電圧	校正後, T=85°C	0.99	1.0	1.01	
	電圧と温度での変動	T=85°C, VCC=3.0Vに対する相対		±1.5		%

36.1.10. 低電圧検出(Brownout Detection)特性

表36-17. 低電圧検出特性

シンボル	項目	条件	最小	代表	最大	単位
	VCC降下検出レベル0		1.60	1.62	1.72	V
	VCC降下検出レベル1			1.8		
	VCC降下検出レベル2			2.0		
	VCC降下検出レベル3			2.2		
	VCC降下検出レベル4			2.4		
	VCC降下検出レベル5			2.6		
	VCC降下検出レベル6			2.8		
	VCC降下検出レベル7			3.0		
tBOD	検出時間	継続動作		0.4		μs
		採取動作		1000		
VHYST	ヒステリシス			1.2		%

36.1.11. 外部リセット特性

表36-18. 外部リセット特性

シンボル	項目	条件	最小	代表	最大	単位
tEXT	最小リセットパルス幅			95	1000	ns
VRST	リセット閾値電圧 (VIH)	VCC=2.7~3.6V		0.60VCC		V
		VCC=1.6~2.7V		0.60VCC		
	リセット閾値電圧 (VIL)	VCC=2.7~3.6V		0.50VCC		
		VCC=1.6~2.7V		0.40VCC		
RRST	リセットピンプルアップ抵抗			25	kΩ	

36.1.12. 電源ONリセット特性

表36-19. 電源ONリセット(POR)特性

シンボル	項目	条件	最小	代表	最大	単位
VPOT-	VCC下降POR閾値電圧 (注)	1V/msよりも速いVCC下降	0.4	1.0		V
		1V/msまたはより遅いVCC下降	0.8	1.0		
VPOT+	VCC上昇POR閾値電圧			1.3	1.59	

注: VPOT-値は低電圧検出(BOD)が禁止される時にだけ有効です。BOD許可時はVPOT-=VPOT+です。

36.1.13. フラッシュメモリとEEPROMの特性

表36-20. 耐久性とデータ保持力

シンボル	項目	条件	最小	代表	最大	単位
フラッシュメモリ	耐久性	書き込み/消去繰り返し	25°C	10,000		回
			85°C	10,000		
			105°C	2000		
フラッシュメモリ	データ保持力		25°C	100		年
			85°C	25		
			105°C	10		
EEPROM	耐久性	書き込み/消去繰り返し	25°C	100,000		回
			85°C	100,000		
			105°C	30,000		
EEPROM	データ保持力		25°C	100		年
			85°C	25		
			105°C	10		

表36-21. プログラミング時間

シンボル	項目	条件	最小	代表(注1)	最大	単位
	チップ消去時間	16KBフラッシュとEEPROM(注2)の消去		45		ms
	応用領域消去時間	領域消去		6		
	フラッシュメモリプログラミング時間	ページ消去		4		
		ページ書き込み		4		
	EEPROMプログラミング時間	非分断ページ消去/ページ書き込み		8		
		ページ消去		4		
		ページ書き込み		4		
		非分断ページ消去/ページ書き込み		8		

注1: プログラミングは内部2MHz発振器から計時されます。

注2: EESAVEヒューズがプログラム(0)されている場合、EEPROMは消去されません。

36.1.14. クロックと発振器の特性

36.1.14.1. 校正付き32.768kHz内部発振器特性

表36-22. 校正付き32.768kHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数			32.768		kHz
	工場校正精度	VCC=3.0V, T=85°C	-0.5		0.5	%
	使用者校正精度		-0.5		0.5	

36.1.14.2. 校正付き2MHz内部発振器特性

表36-23. 2MHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLがこの周波数を調整可能	1.8		2.2	MHz
	工場校正周波数			2.0		
	工場校正精度	VCC=3.0V, T=85°C	-1.5		1.5	%
	使用者校正精度		-0.2		0.2	
	DFLL校正段階量			0.21		

36.1.14.3. 校正付き32MHz内部発振器特性

表36-24. 32MHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLがこの周波数を調整可能	30		55	MHz
	工場校正周波数			32		
	工場校正精度	VCC=3.0V, T=85°C	-1.5		1.5	%
	使用者校正精度		-0.2		0.2	
	DFLL校正段階量			0.22		

36.1.14.4. 32kHz内部ULP発振器特性

表36-25. 32kHz内部ULP発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	出力周波数			32		kHz
	精度		-30		30	%

36.1.14.5. 内部位相固定化閉路(PLL)特性

表36-26. 内部PLL特性

シンボル	項目	条件	最小	代表	最大	単位
f_{IN}	入力周波数	出力周波数は f_{OUT} 以内	0.4		64	MHz
f_{OUT}	出力周波数 (注)	VCC=1.6~1.8V VCC=2.7~3.6V	20		48 128	
	始動時間			25		μs
	再固定化時間			25		

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、最大CPU周波数の4倍よりも決して高くすることはできません。

36.1.14.6. 外部クロック特性

図36-3. 外部クロック駆動波形

表36-27. 前置分周なしでシステム クロックとして使われる外部クロック

シンボル	項目	条件	最小	代表	最大	単位
$1/t_{CK}$	クロック周波数 (注)	VCC=1.6~1.8V VCC=2.7~3.6V	0		12 32	MHz
t_{CK}	クロック周期	VCC=1.6~1.8V VCC=2.7~3.6V	83.3			
t_{CH}	クロックHigh時間	VCC=1.6~1.8V VCC=2.7~3.6V	30.0			ns
t_{CL}	クロックLow時間	VCC=1.6~1.8V VCC=2.7~3.6V	30.0			
t_{CR}	(最大周波数に対する)上昇時間	VCC=1.6~1.8V VCC=2.7~3.6V			10 3	
t_{CF}	(最大周波数に対する)下降時間	VCC=1.6~1.8V VCC=2.7~3.6V			10 3	
Δt_{CK}	次周期への周期内変化率				10	%

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

表36-28. システム クロック用に前置分周器(注1)を持つ外部クロック

シンボル	項目	条件	最小	代表	最大	単位
$1/t_{CK}$	クロック周波数 (注2)	VCC=1.6~1.8V VCC=2.7~3.6V	0		90 142	MHz
t_{CK}	クロック周期	VCC=1.6~1.8V VCC=2.7~3.6V	11			
t_{CH}	クロックHigh時間	VCC=1.6~1.8V VCC=2.7~3.6V	4.5			ns
t_{CL}	クロックLow時間	VCC=1.6~1.8V VCC=2.7~3.6V	4.5			
t_{CR}	(最大周波数に対する)上昇時間	VCC=1.6~1.8V VCC=2.7~3.6V			1.5 1.0	
t_{CF}	(最大周波数に対する)下降時間	VCC=1.6~1.8V VCC=2.7~3.6V			1.5 1.0	
Δt_{CK}	次周期への周期内変化率				10	%

注1: システムクロック前置分周器はデバイスに対する最大CPUクロック周波数を超えないように設定されなければなりません。

注2: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

36.1.14.7. 外部16MHzクリスタル用発振器とXOSCの特性

表36-29. 外部16MHzクリスタル用発振器とXOSCの特性

シンボル	項目	条件	最小	代表	最大	単位
	周期間微動	XOSCPWR=0,FRQRANGE=0		<10		ns
		XOSCPWR=0,FRQRANGE=1,2,3		<1.0		
		XOSCPWR=1		<1.0		
	長期間微動	XOSCPWR=0,FRQRANGE=0		<6.0		ns
		XOSCPWR=0,FRQRANGE=1,2,3		<0.5		
		XOSCPWR=1		<0.5		
	周波数誤差	XOSCPWR=0,FRQRANGE=0		<0.1		%
		XOSCPWR=0,FRQRANGE=1		<0.05		
		XOSCPWR=0,FRQRANGE=2,3		<0.005		
		XOSCPWR=1		<0.005		
	デューティサイクル	XOSCPWR=0,FRQRANGE=0		40		%
		XOSCPWR=0,FRQRANGE=1		42		
		XOSCPWR=0,FRQRANGE=2,3		45		
		XOSCPWR=1		48		
RQ	負インピーダンス (注)	XOSCPWR=0, FRQRANGE=0	0.4MHzセラミック,CL=100pF	2.4k		Ω
			1MHzクリスタル,CL=20pF	8.7k		
			2MHzクリスタル,CL=20pF	2.1k		
		XOSCPWR=0, FRQRANGE=1, CL=20pF	2MHzクリスタル	4.2k		
			8MHzクリスタル	250		
		XOSCPWR=0, FRQRANGE=2, CL=20pF	9MHzクリスタル	195		
			8MHzクリスタル	360		
		XOSCPWR=0, FRQRANGE=2, CL=20pF	9MHzクリスタル	285		
			12MHzクリスタル	155		
		XOSCPWR=0, FRQRANGE=3, CL=20pF	9MHzクリスタル	365		
			12MHzクリスタル	200		
		XOSCPWR=1, FRQRANGE=0, CL=20pF	16MHzクリスタル	105		
			9MHzクリスタル	435		
		XOSCPWR=1, FRQRANGE=0, CL=20pF	12MHzクリスタル	235		
			16MHzクリスタル	125		
		XOSCPWR=1, FRQRANGE=1, CL=20pF	9MHzクリスタル	495		
12MHzクリスタル	270					
XOSCPWR=1, FRQRANGE=1, CL=20pF	16MHzクリスタル	145				
	XOSCPWR=1, FRQRANGE=2, CL=20pF	12MHzクリスタル	305			
XOSCPWR=1, FRQRANGE=2, CL=20pF		16MHzクリスタル	160			
	XOSCPWR=1, FRQRANGE=3, CL=20pF	12MHzクリスタル	380			
XOSCPWR=1, FRQRANGE=3, CL=20pF		16MHzクリスタル	205			
		等価直列抵抗(ESR)	SF=安全係数			min(RQ)/SF
CXTAL1	XTAL1ピン寄生容量			5.4		pF
CXTAL2	XTAL2ピン寄生容量			7.1		
CLOAD	寄生容量性負荷			3.07		

注: 負インピーダンスの数値は検査されませんが、設計と特性付けから保証されます。

36.1.14.8. 外部32.768kHzクリスタル用発振器とTOSCの特性

表36-30. 外部32.768kHzクリスタル用発振器とTOSCの特性

シンボル	項目	条件	最小	代表	最大	単位
ESR/R1	推奨クリスタル等価直列抵抗(ESR)	クリスタル負荷容量6.5pF			60	kΩ
		クリスタル負荷容量9.0pF			35	
CTOSC1	TOSC1ピン寄生容量			5.4		pF
		代替TOSC位置		4.0		
CTOSC2	TOSC2ピン寄生容量			7.1		pF
		代替TOSC位置		4.0		
	推奨安全係数	クリスタル特性に合わせた容量性負荷	3			

注: 定義については図36-4をご覧ください。

図36-4. TOSC入力容量

TOSCピン間の寄生容量は、外部容量なし発振時にクリスタルから見えるように直列で $CL1+CL2$ です。

36.1.15. SPIタイミング特性

図36-5. 主装置動作でのSPI タイミング必要条件

図36-6. 従装置動作でのSPI タイミング必要条件

表36-31. SPI タイミング特性と必要条件

シンボル	項目	動作種別	最小	代表	最大	単位
t_{SCK}	SCK周期	主装置	XMEGA AU手引書の表22-3をご覧ください。			
t_{SCKW}	SCK High/Low期間	主装置		$0.5 \times SCK$		
t_{SCKR}	SCK 上昇時間	主装置		2.7		
t_{SCKF}	SCK 下降時間	主装置		2.7		
t_{MIS}	入力データ 準備時間	主装置		10		
t_{MIH}	入力データ 保持時間	主装置		10		
t_{MOS}	SCK 先行端対、出力データ 準備時間	主装置		$0.5 \times SCK$		
t_{MOH}	SCKからの出力遅延時間	主装置		1		
t_{SSCK}	SCK周期	従装置	$4 \times t_{clk_{PER}}$			
t_{SSCKW}	SCK High/Low期間	従装置	$2 \times t_{clk_{PER}}$			ns
t_{SSCKR}	SCK 上昇時間	従装置			1600	
t_{SSCKF}	SCK 下降時間	従装置			1600	
t_{SIS}	入力データ 準備時間	従装置	3			
t_{SIH}	入力データ 保持時間	従装置	$t_{clk_{PER}}$			
t_{SSS}	SCK 先行端に対する $\overline{SS}$ ↓ 準備時間	従装置	21			
t_{SSH}	SCK 後行端からの $\overline{SS}$ Low 保持時間	従装置	20			
t_{SOS}	SCKからの出力遅延時間	従装置		8		
t_{SOH}	SCKからの出力保持時間	従装置		13		
t_{SOSS}	$\overline{SS}$ ↓ からの出力準備時間	従装置		11		
t_{SOSH}	$\overline{SS}$ ↑ からの出力保持時間	従装置		8		

(訳注) 表36-31.の t_{SOH} は図36-6.で対応するシンボル記載がありません。

36.1.16. 2線インターフェース特性

表36-32.は2線直列バスに接続した装置に対する必要条件を記述します。Microchip AVR XMEGAの2線インターフェースは記載条件下に於いて、これらの必要条件を越えるか、または合致します。タイミング シンボルは図36-7.を参照してください。

図36-7. 2線インターフェース バス タイミング

表36-32. 2線直列バス特性

シンボル	項目	条件	最小	代表	最大	単位
V_{IH}	Highレベル入力電圧		0.7VCC		VCC+0.5	V
V_{IL}	Lowレベル入力電圧		-0.5		0.3VCC	
V_{hys}	シュミットトリガ入力ヒステリシス電圧		① 0.05VCC			
V_{OL}	Lowレベル出力電圧	$I_{OL}=3mA$	0		0.4	
t_r	SDAとSCL両方の出力上昇時間		① 20+0.1Cb②		300	
t_{of}	出力下降時間($V_{IHmin} \rightarrow V_{ILmax}$)	$10pF < C_b < 400pF$	① 20+0.1Cb②		250	ns
t_{SP}	入力濾波による尖頭雑音消去		0		50	
I_i	入力電流(ピン単位)	$0.1VCC < V_i < 0.9VCC$	-10		10	
C_i	ピン入力容量				10	pF
f_{SCL}	SCLクロック周波数	$f_{PER}③ > max(16f_{SCL}, 250kHz)$	0		400	kHz
R_p	プルアップ抵抗値	$f_{SCL} \leq 100kHz$	(VCC-0.4V)		$\frac{100ns}{C_b}$	
		$f_{SCL} > 100kHz$	3mA		$\frac{300ns}{C_b}$	
$t_{HD:STA}$	(再送)開始条件保持時間	$f_{SCL} \leq 100kHz$	4.0			
		$f_{SCL} > 100kHz$	0.6			
t_{LOW}	SCLクロックLowレベル時間	$f_{SCL} \leq 100kHz$	4.7			
		$f_{SCL} > 100kHz$	1.3			
t_{HIGH}	SCLクロックHighレベル時間	$f_{SCL} \leq 100kHz$	4.0			μs
		$f_{SCL} > 100kHz$	0.6			
$t_{SU:STA}$	再送開始条件準備時間	$f_{SCL} \leq 100kHz$	4.7			
		$f_{SCL} > 100kHz$	0.6			
$t_{HD:DAT}$	データ保持時間	$f_{SCL} \leq 100kHz$	0		3.45	
		$f_{SCL} > 100kHz$	0		0.9	
$t_{SU:DAT}$	データ準備時間	$f_{SCL} \leq 100kHz$	250			ns
		$f_{SCL} > 100kHz$	100			
$t_{SU:STO}$	停止条件準備時間	$f_{SCL} \leq 100kHz$	4.0			
		$f_{SCL} > 100kHz$	0.6			
t_{BUF}	停止条件→開始条件間バス開放時間	$f_{SCL} \leq 100kHz$	4.7			μs
		$f_{SCL} > 100kHz$	1.3			

- ① $f_{SCL} > 100kHz$ についてのみ必要とされます。
- ② C_b は1つのバス信号線の容量(pF)です。
- ③ f_{PER} は周辺機能クロック周波数です。

36.2. ATxmega32A4U

36.2.1. 絶対最大定格

下の表36-33.で一覧にされるそれらを超える負担はデバイスに定常的な損傷を与えます。絶対最大定格は負担の定格を示すためだけのものです、この値または、この仕様書の動作特性で示された値を超える条件で動作することを示すものではありません。長時間の最大定格での使用はデバイスの信頼性を損なう場合があります。

表36-33. 絶対最大定格

シンボル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		-0.3		4	V
IVCC	VCCピンへの電流				200	mA
IGND	GNDピンの電流出力				200	
VPIN	GNDとVCCに対するピン電圧		-0.5		VCC+0.5	V
IPIN	入出力ピン吸い込み/吐き出し電流		-25		25	mA
TA	保存温度		-65		150	°C
Tj	接合部温度				150	

36.2.2. 全般動作定格

デバイスは保証されて有効であるべきデバイスの他の全ての電気的特性と代表特性のために、表36-34.で一覧にされる定格内で動作しなければなりません。

表36-34. 全般動作条件

シンボル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		1.60		3.6	V
AVCC	アナログ供給電圧		1.60		3.6	
TA	保存温度		-40		85	°C
Tj	接合部温度		-40		105	

表36-35. 動作電圧と周波数

シンボル	項目	条件	最小	代表	最大	単位
clk _{CPU}	CPUクロック周波数	VCC=1.6V	0		12	MHz
		VCC=1.8V	0		12	
		VCC=2.7V	0		32	
		VCC=3.6V	0		32	

最高システム周波数は動作電圧に依存します。図36-8.で示されるように周波数対VCC曲線は1.8V<VCC<2.7V間で直線です。

図36-8. 最高周波数 対 VCC

36.2.3. 消費電流

表36-36. 活動動作と休止動作の消費電流

シンボル	項目	条件		最小	代表	最大	単位
I _{CC}	活動動作消費電流 (注1)	32kHz外部クロック	VCC=1.8V		40		μA
			VCC=3.0V		80		
		1MHz外部クロック	VCC=1.8V		230		
			VCC=3.0V		480		
		2MHz外部クロック	VCC=1.8V		430	600	
			VCC=3.0V		0.9	1.4	
	32MHz外部クロック	VCC=3.0V		9.6	12	mA	
	アイドル動作消費電流 (注1)	32kHz外部クロック	VCC=1.8V		2.4		μA
			VCC=3.0V		3.9		
		1MHz外部クロック	VCC=1.8V		62		
			VCC=3.0V		118		
		2MHz外部クロック	VCC=1.8V		125	225	
			VCC=3.0V		240	350	
	32MHz外部クロック	VCC=3.0V		3.8	5.5	mA	
	パワーダウン動作消費電流	採取動作BODとWDTを許可	VCC=3.0V	T=25°C		0.1	1.0
T=85°C					1.2	4.5	
T=105°C					3.5	6.0	
T=25°C					1.3	3.0	
T=85°C					2.4	6.0	
T=105°C					4.5	8.0	
パワーセーブ動作消費電流 (注2)	ULPクロックでのRTC、採取動作BODとWDTを許可、T=25°C	VCC=1.8V		1.2		μA	
		VCC=3.0V		1.3			
	低電力32.768kHz TOSCの1.024kHzでのRTC、T=25°C	VCC=1.8V		0.6	2.0		
		VCC=3.0V		0.7	2.0		
	低電力32.768kHz TOSCからのRTC、T=25°C	VCC=1.8V		0.8	3.0		
		VCC=3.0V		1.0	3.0		
リセット消費電流	基台のRESETピンを通る電流	VCC=3.0V		320			

注1: 全ての電力削減レジスタは設定(1)。

注2: 最大限度は特性付けに基づき、製造に於いて検査されません。

表36-37. 単位部と周辺機能に関する消費電流

シンボル	項目	条件	(注1)	最小	代表	最大	単位		
I _{CC}	超低電力(ULP)発振器				1.0		μA		
	32.768kHz内部発振器				27				
	2MHz内部発振器					85			
			基準として32.768kHz内部発振器でDFLL許可			115			
	32MHz内部発振器					270			
			基準として32.768kHz内部発振器でDFLL許可			460			
	PLL		通倍率=20倍,32MHz内部,基準としてDIV4			220			
	ウォッチドッグ タイマ				1.0				
	低電圧検出器(BOD)		継続動作			138			
			採取動作,ULP発振器を含む			1.2			
	1.00V内部基準電圧					100			
	温度感知器					95			
	A/D変換器(ADC)		250k採取/秒, VREF=外部基準	電流制限(CURRLIMIT)=低		3.0			mA
				電流制限(CURRLIMIT)=中		2.6			
				電流制限(CURRLIMIT)=高		2.1			
	D/A変換器(DAC)	250k採取/秒,VREF=外部基準, 無負荷	標準動作			1.9			
低電力動作					1.1				
アナログ比較器(AC)		高速動作			330				
		低電力動作			130				
DMA		I/OレジスタとSRAM間、615Kバイト/s			108				
タイマ/カウンタ					16				
USART		9600bps,送受信許可			2.5				
	フラッシュ メモリ/EEPROMプログラミング				4.0	8.0	mA		

注1: 全て項目は周辺機能/単位部の許可/禁止間の消費電力差としての測定です。他の条件が与えられない限り、全てはVCC=3.0V、前置分周なしでのclk_{SYS}=外部1MHzクロック、T=25°Cでのデータです。

36.2.4. 休止形態からの起動時間

表36-38. 様々なシステムクロック元での休止形態からのデバイス起動時間

シンボル	項目	条件	最小	代表	最大	単位
t _{wakeup}	アイドル、スタンバイ、拡張スタンバイからの起動時間	外部2MHzクロック		2.0		μs
		32.768kHz内部発振器		120		
		2MHz内部発振器		2.0		
		32MHz内部発振器		0.2		
	パワーセーブ、パワーダウンからの起動時間	外部2MHzクロック		4.5		
		32.768kHz内部発振器		320		
		2MHz内部発振器		9.0		
		32MHz内部発振器		5.0		

注: 起動時間は起動要求が与えられてからピンで周辺機能クロックが利用可能になるまでで、図36-9をご覧ください。全ての周辺機能と単位部はプログラム実行開始に先立って4クロック周期間停止されるCPUを除き、最初のクロック周期から実行を開始します。

図36-9. 起動時間定義

36.2.5. 入出力ピン特性

入出力ピンはJEDEC LVTTTLとLVCMOS仕様に従い、HレベルとLレベルの入力と出力の電圧限度はこの仕様を反映または超えます。

表36-39. 入出力ピン特性

シンボル	項目	条件	最小	代表	最大	単位
IOH (注1) IOL (注2)	I/Oピン吐き出し/吸い込み電流		-20		20	mA
VIH	Highレベル入力電圧	VCC=2.7~3.6V	2.0		VCC+0.3	
		VCC=2.0~2.7V	0.7VCC		VCC+0.3	
		VCC=1.6~2.0V	0.8VCC		VCC+0.3	
VIL	Lowレベル入力電圧	VCC=3.0~3.6V	-0.3		0.8	
		VCC=2.3~2.7V	-0.3		0.3VCC	
		VCC=1.6~2.3V	-0.3		0.2VCC	
VOH	Highレベル出力電圧	VCC=3.0~3.6V	IOH=-2mA	2.4	0.94VCC	
		VCC=2.3~2.7V	IOH=-1mA	2.0	0.96VCC	
			IOH=-2mA	1.7	0.92VCC	
		VCC=3.3V	IOH=-8mA	2.6	2.8	
		VCC=3.0V	IOH=-6mA	2.1	2.6	
VOL	Lowレベル出力電圧	VCC=3.0~3.6V	IOL=2mA		0.05VCC	0.4
		VCC=2.3~2.7V	IOL=1mA		0.03VCC	0.4
			IOL=2mA		0.06VCC	0.7
		VCC=3.3V	IOL=15mA		0.4	0.76
		VCC=3.0V	IOL=10mA		0.3	0.64
	VCC=1.8V	IOL=5mA		0.2	0.46	
IIN	I/Oピン入力漏れ電流	T=25°C		<0.01	0.1	μA
RP	I/Oピンプル/バス保持 抵抗			24		kΩ
tr	上昇時間	無負荷		4.0		ns
			スローレート制限		7.0	

注1: ポートAとポートBに対する全てのIOHの合計は100mAを超えてはなりません。
 ポートCに対する全てのIOHの合計は200mAを超えてはなりません。
 ポートDとポートEのPE1,0に対する全てのIOHの合計は200mAを超えてはなりません。
 ポートEのPE2,3とポートRとPDIに対する全てのIOHの合計は100mAを超えてはなりません。

注2: ポートAとポートBに対する全てのIOLの合計は100mAを超えてはなりません。
 ポートCに対する全てのIOLの合計は200mAを超えてはなりません。
 ポートDとポートEのPE1,0に対する全てのIOLの合計は200mAを超えてはなりません。
 ポートEのPE2,3とポートRとPDIに対する全てのIOLの合計は100mAを超えてはなりません。

36.2.6. A/D変換器特性

表36-40. 電源、基準電圧と入力範囲

シンボル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
VREF	基準電圧		1.0		AVCC-0.6	
Rin	入力抵抗	切り替え		4.0		kΩ
Csample	入力容量	切り替え		4.4		pF
RAREF	基準電圧入力抵抗	(漏れのみ)		>10		MΩ
CAREF	基準電圧入力容量	静止負荷		7.0		pF
Vin	入力範囲		-0.1		AVCC+0.1	
	変換範囲	差動動作、Vinp-Vinn	-VREF		VREF	V
		符号なしシングル エント'動作、Vinp	-ΔV		VREF-ΔV	
ΔV	固定変位(オフセット)電圧			190		LSB

表36-41. クロックとタイミング

シンボル	項目	条件	最小	代表	最大	単位
clk _{ADC}	A/D変換クロック周波数	最大は周辺機能クロック周波数の1/4	100		2000	kHz
		内部信号測定	100		125	
f _{ADC}	採取(変換)速度	電流制限(CURRLIMIT)OFF	100		2000	ksps
		電流制限(CURRLIMIT)=低(Low)	100		1500	
		電流制限(CURRLIMIT)=中(MEDIUM)	100		1000	
		電流制限(CURRLIMIT)=高(HIGH)	100		500	
	採取時間	1/2 clk _{ADC} 周期	0.25		5	μs
	変換時間(伝播遅延)	(RES+2) ÷ 2 + GAIN... 計算式 (RES=8または12, GAIN=0以外)	5		8	clk _{ADC} 周期
	始動時間	A/D変換クロック周期		12	24	
	ADC安定時間	基準電圧または入力形態変更後		7	7	
		ADC破棄後		1	1	

表36-42. 精度特性

シンボル	項目	条件 (注2)	最小	代表	最大	単位	
RES	分解能	8または12ビット設定可能	8	12	12	ビット	
INL	積分非直線性誤差 (注1)	500ksps	VCC-1.0V < VREF < VCC-0.6V		±1.2	±2.0	LSB
			全VREF		±1.5	±3.0	
		2Msps	VCC-1.0V < VREF < VCC-0.6V		±1.0	±2.0	
			全VREF		±1.5	±3.0	
DNL	微分非直線性誤差 (注1)	単調性保証		<±0.8	<±1.0		
	変位(オフセット)誤差			-1.0		mV	
		温度変動		<0.01		mV/K	
		動作電圧変動		<0.6		mV/V	
	利得誤差	差動動作	外部基準電圧		-1.0		mV
			AVCC/1.6		10		
			AVCC/2.0		8.0		
		バンドギャップ		±5.0			
		温度変動		<0.02		mV/K	
	動作電圧変動			<0.5		mV/V	
	雑音	差動動作, 短絡入力, 2Msps, VCC=3.6V, clk _{PER} =16MHz		0.4		mV (RMS)	

注1: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の入力範囲に対して有効です。

注2: 他の注記を除き、全ての直線性、変位、利得の誤差値は外部VREFが使われる条件下で有効です。

表36-43. 利得段特性

シンボル	項目	条件	最小	代表	最大	単位
Rin	入力抵抗	標準動作での切り替え		4.0		kΩ
Csample	入力容量	標準動作での切り替え		4.4		pF
	信号範囲	利得段出力	0		VCC-0.6	V
	伝播遅延	A/D変換速度		1.0		clk _{ADC} 周期
	採取速度	ADCと同じ	100		1000	kHz
INL	積分非直線性誤差 (注)	500ksps, 全利得設定		±1.5	±4	LSB
	利得誤差	1倍、標準動作		-0.8		%
		8倍、標準動作		-2.5		
		64倍、標準動作		-3.5		
	(入力基準での)変位(オフセット)誤差	1倍、標準動作		-2.0		mV
		8倍、標準動作		-5.0		
		64倍、標準動作		-4.0		
	雑音	1倍、標準動作	VCC=3.6V, 外部VREF	0.5		mV (RMS)
		8倍、標準動作		1.5		
		64倍、標準動作		11		

注: 最大値は特性付けに基づき、製造で検査されず、5~95%の入力電圧範囲に対して有効です。

36.2.7. D/A変換器特性

表36-44. 電源、基準電圧と出力範囲

シンボル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
AVREF	外部基準電圧		1.0		VCC-0.6	V
Rchannel	DC出力インピーダンス				50	Ω
	直線出力電圧範囲		0.15		AVCC-0.15	V
RAREF	基準電圧入力抵抗			>10		MΩ
CAREF	基準電圧入力容量			7.0		pF
	最小抵抗性負荷		1.0			kΩ
	最大容量性負荷				100	pF
		1kΩ直列抵抗			1000	
	出力吐き出し/引き込み電流	仕様内での動作			AVCC/1000	mA
		安全動作			10	

表36-45. クロックとタイミング

シンボル	項目	条件	最小	代表	最大	単位
Fclk	変換速度	Cl _{oad} =100pF, 最大段階量				ksps
		標準動作	0		1000	
		低電力動作			500	

表36-46. 精度特性

シンボル	項目	条件	最小	代表	最大	単位
RES	入力分解能				12	ビット
INL	積分非直線性誤差 (注)	VREF=外部1.0V	VCC=1.6V	±2.0	±3.0	
			VCC=3.6V	±1.5	±2.5	
		VREF=AVCC	VCC=1.6V	±2.0	±4.0	
			VCC=3.6V	±1.5	±4.0	
VREF=内部1.0V	VCC=1.6V	±5.0				
	VCC=3.6V	±5.0				
DNL	微分非直線性誤差 (注)	VREF=外部1.0V, 単調性保証	VCC=1.6V	±1.5	3.0	LSB
			VCC=3.6V	±0.6	1.5	
		VREF=AVCC, 単調性保証	VCC=1.6V	±1.0	3.5	
			VCC=3.6V	±0.6	1.5	
VREF=内部1.0V	VCC=1.6V	±4.5				
	VCC=3.6V	±4.5				
	利得誤差	校正後		<4.0		
	利得校正段階量			4.0		
	利得校正変動	VREF=外部1.0V		<0.2		mV/K
	変位(オフセット)誤差	校正後		<1.0		LSB
	変位(オフセット)校正段階量			1.0		

注: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の出力電圧範囲に対して有効です。

36.2.8. アナログ比較器特性

表36-47. アナログ比較器特性

シンボル	項目	条件	最小	代表	最大	単位
V _{off}	入力変位(オフセット)電圧			<±10		mV
I _{lk}	入力漏れ電流			<1.0		nA
	入力電圧範囲		-0.1		AVCC	V
	始動時間			100		µs
V _{hyst1}	ヒステリシス(なし設定時)			0		
V _{hyst2}	ヒステリシス(小設定時)	高速動作(HS)		13		mV
		低電力動作(LP)		30		
V _{hyst3}	ヒステリシス(大設定時)	高速動作(HS)		30		
		低電力動作(LP)		60		
t _{delay}	伝播遅延	高速動作(HS) VCC=3.0V, T=85°C		30	90	ns
		低電力動作(LP) VCC=3.0V, T=85°C		130	500	
	64レベル分圧器積分非直線性(INL)			0.3	0.5	LSB

36.2.9. バンドギャップと内部1.0V基準電圧特性

表36-48. バンドギャップと内部1.0V基準電圧特性

シンボル	項目	条件	最小	代表	最大	単位
	始動時間	ADCまたはDACの基準電圧として	1clk _{PER} +2.5µs			µs
		ADCまたはACの入力電圧として		1.5		
	バンドギャップ電圧			1.1		V
INT1V	内部1.00V基準電圧	校正後, T=85°C	0.99	1.0	1.01	
	電圧と温度での変動	T=85°C, VCC=3.0Vに対する相対		±1.5		%

36.2.10. 低電圧検出(Brownout Detection)特性

表36-49. 低電圧検出特性

シンボル	項目	条件	最小	代表	最大	単位
	VCC降下検出レベル0		1.60	1.62	1.72	V
	VCC降下検出レベル1			1.8		
	VCC降下検出レベル2			2.0		
	VCC降下検出レベル3			2.2		
	VCC降下検出レベル4			2.4		
	VCC降下検出レベル5			2.6		
	VCC降下検出レベル6			2.8		
	VCC降下検出レベル7			3.0		
tBOD	検出時間	継続動作		0.4		μs
		採取動作		1000		
VHYST	ヒステリシス			1.2		%

36.2.11. 外部リセット特性

表36-50. 外部リセット特性

シンボル	項目	条件	最小	代表	最大	単位
tEXT	最小リセットパルス幅			95	1000	ns
VRST	リセット閾値電圧 (VIH)	VCC=2.7~3.6V		0.60VCC		V
		VCC=1.6~2.7V		0.60VCC		
	リセット閾値電圧 (VIL)	VCC=2.7~3.6V		0.50VCC		
		VCC=1.6~2.7V		0.40VCC		
RRST	リセットピンプルアップ抵抗			25		kΩ

36.2.12. 電源ONリセット特性

表36-51. 電源ONリセット(POR)特性

シンボル	項目	条件	最小	代表	最大	単位
VPOT-	VCC下降POR閾値電圧 (注)	1V/msよりも速いVCC下降	0.4	1.0		V
		1V/msまたはより遅いVCC下降	0.8	1.0		
VPOT+	VCC上昇POR閾値電圧			1.3	1.59	

注: VPOT-値は低電圧検出(BOD)が禁止される時にだけ有効です。BOD許可時はVPOT-=VPOT+です。

36.2.13. フラッシュメモリとEEPROMの特性

表36-52. 耐久性とデータ保持力

シンボル	項目	条件	最小	代表	最大	単位
フラッシュメモリ	耐久性	書き込み/消去繰り返し	25°C	10,000		回
			85°C	10,000		
			105°C	2000		
フラッシュメモリ	データ保持力		25°C	100		年
			85°C	25		
			105°C	10		
EEPROM	耐久性	書き込み/消去繰り返し	25°C	100,000		回
			85°C	100,000		
			105°C	30,000		
EEPROM	データ保持力		25°C	100		年
			85°C	25		
			105°C	10		

表36-53. プログラミング時間

シンボル	項目	条件	最小	代表(注1)	最大	単位
	チップ消去時間	32KBフラッシュとEEPROM(注2)の消去		50		ms
	応用領域消去時間	領域消去		6		
	フラッシュメモリプログラミング時間	ページ消去		4		
		ページ書き込み		4		
	EEPROMプログラミング時間	非分断ページ消去/ページ書き込み		8		
		ページ消去		4		
		ページ書き込み		4		
		非分断ページ消去/ページ書き込み		8		

注1: プログラミングは内部2MHz発振器から計時されます。

注2: EESAVEヒューズがプログラム(0)されている場合、EEPROMは消去されません。

36.2.14. クロックと発振器の特性

36.2.14.1. 校正付き32.768kHz内部発振器特性

表36-54. 校正付き32.768kHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数			32.768		kHz
	工場校正精度	VCC=3.0V, T=85°C	-0.5		0.5	%
	使用者校正精度		-0.5		0.5	

36.2.14.2. 校正付き2MHz内部発振器特性

表36-55. 2MHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLがこの周波数を調整可能	1.8		2.2	MHz
	工場校正周波数			2.0		
	工場校正精度	VCC=3.0V, T=85°C	-1.5		1.5	%
	使用者校正精度		-0.2		0.2	
	DFLL校正段階量			0.21		

36.2.14.3. 校正付き32MHz内部発振器特性

表36-56. 32MHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLがこの周波数を調整可能	30		55	MHz
	工場校正周波数			32		
	工場校正精度	VCC=3.0V, T=85°C	-1.5		1.5	%
	使用者校正精度		-0.2		0.2	
	DFLL校正段階量			0.22		

36.2.14.4. 32kHz内部ULP発振器特性

表36-57. 32kHz内部ULP発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	出力周波数			32		kHz
	精度		-30		30	%

36.2.14.5. 内部位相固定化閉路(PLL)特性

表36-58. 内部PLL特性

シンボル	項目	条件	最小	代表	最大	単位
f_{IN}	入力周波数	出力周波数は f_{OUT} 以内	0.4		64	MHz
f_{OUT}	出力周波数 (注)	VCC=1.6~1.8V VCC=2.7~3.6V	20		48 128	
	始動時間			25		μs
	再固定化時間			25		

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、最大CPU周波数の4倍よりも決して高くすることはできません。

36.2.14.6. 外部クロック特性

図36-10. 外部クロック駆動波形

表36-59. 前置分周なしでシステム クロックとして使われる外部クロック

シンボル	項目	条件	最小	代表	最大	単位
$1/t_{CK}$	クロック周波数 (注)	VCC=1.6~1.8V VCC=2.7~3.6V	0		12 32	MHz
t_{CK}	クロック周期	VCC=1.6~1.8V VCC=2.7~3.6V	83.3			
t_{CH}	クロックHigh時間	VCC=1.6~1.8V VCC=2.7~3.6V	30.0			ns
t_{CL}	クロックLow時間	VCC=1.6~1.8V VCC=2.7~3.6V	30.0			
t_{CR}	(最大周波数に対する)上昇時間	VCC=1.6~1.8V VCC=2.7~3.6V			10 3	
t_{CF}	(最大周波数に対する)下降時間	VCC=1.6~1.8V VCC=2.7~3.6V			10 3	
Δt_{CK}	次周期への周期内変化率				10	%

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

表36-60. システム クロック用に前置分周器(注1)を持つ外部クロック

シンボル	項目	条件	最小	代表	最大	単位
$1/t_{CK}$	クロック周波数 (注2)	VCC=1.6~1.8V VCC=2.7~3.6V	0		90 142	MHz
t_{CK}	クロック周期	VCC=1.6~1.8V VCC=2.7~3.6V	11			
t_{CH}	クロックHigh時間	VCC=1.6~1.8V VCC=2.7~3.6V	4.5			ns
t_{CL}	クロックLow時間	VCC=1.6~1.8V VCC=2.7~3.6V	4.5			
t_{CR}	(最大周波数に対する)上昇時間	VCC=1.6~1.8V VCC=2.7~3.6V			1.5 1.0	
t_{CF}	(最大周波数に対する)下降時間	VCC=1.6~1.8V VCC=2.7~3.6V			1.5 1.0	
Δt_{CK}	次周期への周期内変化率				10	%

注1: システムクロック前置分周器はデバイスに対する最大CPUクロック周波数を超えないように設定されなければなりません。

注2: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

36.2.14.7. 外部16MHzクリスタル用発振器とXOSCの特性

表36-61. 外部16MHzクリスタル用発振器とXOSCの特性

シンボル	項目	条件	最小	代表	最大	単位
	周期間微動	XOSCPWR=0,FRQRANGE=0		<10		ns
		XOSCPWR=0,FRQRANGE=1,2,3		<1.0		
		XOSCPWR=1		<1.0		
	長期間微動	XOSCPWR=0,FRQRANGE=0		<6.0		ns
		XOSCPWR=0,FRQRANGE=1,2,3		<0.5		
		XOSCPWR=1		<0.5		
	周波数誤差	XOSCPWR=0,FRQRANGE=0		<0.1		%
		XOSCPWR=0,FRQRANGE=1		<0.05		
		XOSCPWR=0,FRQRANGE=2,3		<0.005		
		XOSCPWR=1		<0.005		
	デューティサイクル	XOSCPWR=0,FRQRANGE=0		40		%
		XOSCPWR=0,FRQRANGE=1		42		
		XOSCPWR=0,FRQRANGE=2,3		45		
		XOSCPWR=1		48		
RQ	負インピーダンス (注)	XOSCPWR=0, FRQRANGE=0	0.4MHzセラミック,CL=100pF	2.4k		Ω
			1MHzクリスタル,CL=20pF	8.7k		
			2MHzクリスタル,CL=20pF	2.1k		
		XOSCPWR=0, FRQRANGE=1, CL=20pF	2MHzクリスタル	4.2k		
			8MHzクリスタル	250		
		XOSCPWR=0, FRQRANGE=2, CL=20pF	9MHzクリスタル	195		
			8MHzクリスタル	360		
		XOSCPWR=0, FRQRANGE=3, CL=20pF	9MHzクリスタル	285		
			12MHzクリスタル	155		
		XOSCPWR=0, FRQRANGE=3, CL=20pF	9MHzクリスタル	365		
			12MHzクリスタル	200		
		XOSCPWR=1, FRQRANGE=0, CL=20pF	16MHzクリスタル	105		
			9MHzクリスタル	435		
		XOSCPWR=1, FRQRANGE=1, CL=20pF	12MHzクリスタル	235		
			16MHzクリスタル	125		
		XOSCPWR=1, FRQRANGE=1, CL=20pF	9MHzクリスタル	495		
12MHzクリスタル	270					
XOSCPWR=1, FRQRANGE=1, CL=20pF	16MHzクリスタル	145				
	XOSCPWR=1, FRQRANGE=2, CL=20pF	12MHzクリスタル	305			
XOSCPWR=1, FRQRANGE=2, CL=20pF		16MHzクリスタル	160			
	XOSCPWR=1, FRQRANGE=3, CL=20pF	12MHzクリスタル	380			
XOSCPWR=1, FRQRANGE=3, CL=20pF		16MHzクリスタル	205			
		等価直列抵抗(ESR)	SF=安全係数			min(RQ)/SF
CXTAL1	XTAL1ピン寄生容量			5.4		pF
CXTAL2	XTAL2ピン寄生容量			7.1		
CLOAD	寄生容量性負荷			3.07		

注: 負インピーダンスの数値は検査されませんが、設計と特性付けから保証されます。

36.2.14.8. 外部32.768kHzクリスタル用発振器とTOSCの特性

表36-62. 外部32.768kHzクリスタル用発振器とTOSCの特性

シンボル	項目	条件	最小	代表	最大	単位
ESR/R1	推奨クリスタル等価直列抵抗(ESR)	クリスタル負荷容量6.5pF			60	kΩ
		クリスタル負荷容量9.0pF			35	
CTOSC1	TOSC1ピン寄生容量			5.4		pF
		代替TOSC位置		4.0		
CTOSC2	TOSC2ピン寄生容量			7.1		pF
		代替TOSC位置		4.0		
	推奨安全係数	クリスタル特性に合わせた容量性負荷	3.0			

注: 定義については図36-11をご覧ください。

図36-11. TOSC入力容量

TOSCピン間の寄生容量は、外部容量なし発振時にクリスタルから見えるように直列で $CL1+CL2$ です。

36.2.15. SPIタイミング特性

図36-12. 主装置動作でのSPI タイミング必要条件

図36-13. 従装置動作でのSPI タイミング必要条件

表36-63. SPI タイミング特性と必要条件

シンボル	項目	動作種別	最小	代表	最大	単位
t_{SCK}	SCK周期	主装置	XMEGA AU手引書の表22-3をご覧ください。			
t_{SCKW}	SCK High/Low期間	主装置		$0.5 \times SCK$		
t_{SCKR}	SCK 上昇時間	主装置		2.7		
t_{SCKF}	SCK 下降時間	主装置		2.7		
t_{MIS}	入力データ セットアップ時間	主装置		10		
t_{MIH}	入力データ 保持時間	主装置		10		
t_{MOS}	SCK 先行端対、出力データ セットアップ時間	主装置		$0.5 \times SCK$		
t_{MOH}	SCKからの出力遅延時間	主装置		1.0		
t_{SSCK}	SCK周期	従装置	$4 \times t_{clk_{PER}}$			
t_{SSCKW}	SCK High/Low期間	従装置	$2 \times t_{clk_{PER}}$			ns
t_{SSCKR}	SCK 上昇時間	従装置			1600	
t_{SSCKF}	SCK 下降時間	従装置			1600	
t_{SIS}	入力データ セットアップ時間	従装置	3.0			
t_{SIH}	入力データ 保持時間	従装置	$t_{clk_{PER}}$			
t_{SSS}	SCK 先行端に対する $\overline{SS}$ ↓ セットアップ時間	従装置	21			
t_{SSH}	SCK 後行端からの $\overline{SS}$ Low 保持時間	従装置	20			
t_{SOS}	SCKからの出力遅延時間	従装置		8.0		
t_{SOH}	SCKからの出力保持時間	従装置		13		
t_{SOSS}	$\overline{SS}$ ↓ からの出力セットアップ時間	従装置		11		
t_{SOSH}	$\overline{SS}$ ↑ からの出力保持時間	従装置		8.0		

(訳注) 表36-63.の t_{SOH} は図36-13.で対応するシンボル記載がありません。

36.2.16. 2線インターフェース特性

表36-64.は2線直列バスに接続した装置に対する必要条件を記述します。Microchip AVR XMEGAの2線インターフェースは記載条件下に於いて、これらの必要条件を越えるか、または合致します。タイミング シンボルは図36-14.を参照してください。

図36-14. 2線インターフェース バス タイミング

表36-64. 2線直列バス特性

シンボル	項目	条件	最小	代表	最大	単位
V _{IH}	Highレベル入力電圧		0.7V _{CC}		V _{CC} +0.5	V
V _{IL}	Lowレベル入力電圧		-0.5		0.3V _{CC}	
V _{hys}	シュミットトリガ入力ヒステリシス電圧		① 0.05V _{CC}			
V _{OL}	Lowレベル出力電圧	I _{OL} =3mA	0		0.4	ns
t _r	SDAとSCL両方の出力上昇時間		① 20+0.1Cb②		300	
t _{of}	出力下降時間(V _{IHmin} →V _{ILmax})	10pF<Cb②<400pF	① 20+0.1Cb②		250	
t _{SP}	入力濾波による尖頭雑音消去		0		50	μA
I _i	入力電流(ピン単位)	0.1V _{CC} <V _i <0.9V _{CC}	-10		10	
C _i	ピン入力容量				10	pF
f _{SCL}	SCLクロック周波数	f _{PER} ③>max (16f _{SCL} ,250kHz)	0		400	kHz
R _p	プルアップ抵抗値	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	(V _{CC} -0.4V) 3mA		100ns Cb 300ns Cb	
t _{HD:STA}	(再送)開始条件保持時間	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	4.0 0.6			μs
t _{LOW}	SCLクロックLowレベル時間	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	4.7 1.3			
t _{HIGH}	SCLクロックHighレベル時間	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	4.0 0.6			ns
t _{SU:STA}	再送開始条件セットアップ時間	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	4.7 0.6			
t _{HD:DAT}	データ保持時間	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	0 0		3.5 0.9	μs
t _{SU:DAT}	データ セットアップ時間	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	250 100			
t _{SU:STO}	停止条件セットアップ時間	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	4.0 0.6			ns
t _{BUF}	停止条件→開始条件間バス開放時間	f _{SCL} ≤ 100kHz f _{SCL} > 100kHz	4.7 1.3			

- ① f_{SCL} > 100kHzについてのみ必要とされます。
- ② Cbは1つのバス信号線の容量(pF)です。
- ③ f_{PER}は周辺機能クロック周波数です。

36.3. ATxmega64A4U

36.3.1. 絶対最大定格

下の表36-65.で一覧にされるそれらを超える負担はデバイスに定常的な損傷を与えます。絶対最大定格は負担の定格を示すためだけのものです、この値または、この仕様書の動作特性で示された値を超える条件で動作することを示すものではありません。長時間の最大定格での使用はデバイスの信頼性を損なう場合があります。

表36-65. 絶対最大定格

シンボル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		-0.3		4.0	V
IVCC	VCCピンへの電流				200	mA
IGND	GNDピンの電流出力				200	
VPIN	GNDとVCCに対するピン電圧		-0.5		VCC+0.5	V
IPIN	入出力ピン吸い込み/吐き出し電流		-25		25	mA
TA	保存温度		-65		150	°C
Tj	接合部温度				150	

36.3.2. 全般動作定格

デバイスは保証されて有効であるべきデバイスの他の全ての電気的特性と代表特性のために、表36-66.で一覧にされる定格内で動作しなければなりません。

表36-66. 全般動作条件

シンボル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		1.60		3.6	V
AVCC	アナログ供給電圧		1.60		3.6	
TA	保存温度		-40		85	°C
Tj	接合部温度		-40		105	

表36-67. 動作電圧と周波数

シンボル	項目	条件	最小	代表	最大	単位
clk _{CPU}	CPUクロック周波数	VCC=1.6V	0		12	MHz
		VCC=1.8V	0		12	
		VCC=2.7V	0		32	
		VCC=3.6V	0		32	

最高システム周波数は動作電圧に依存します。図36-15.で示されるように周波数対VCC曲線は1.8V<VCC<2.7V間で直線です。

図36-15. 最高周波数 対 VCC

36.3.3. 消費電流

表36-68. 活動動作と休止動作の消費電流

シンボル	項目	条件		最小	代表	最大	単位		
I _{CC}	活動動作消費電流 (注1)	32kHz外部クロック	VCC=1.8V		52		μA		
			VCC=3.0V		132				
		1MHz外部クロック	VCC=1.8V		223				
			VCC=3.0V		476				
		2MHz外部クロック	VCC=1.8V		400	600			
			VCC=3.0V		0.8	1.4			
	32MHz外部クロック	VCC=3.0V		8.2	12	mA			
	アイドル動作消費電流 (注1)	32kHz外部クロック	VCC=1.8V		2.4		μA		
			VCC=3.0V		3.5				
		1MHz外部クロック	VCC=1.8V		57				
			VCC=3.0V		110				
		2MHz外部クロック	VCC=1.8V		115	225			
			VCC=3.0V		216	350			
	32MHz外部クロック	VCC=3.0V		3.5	5.5	mA			
	パワーダウン動作消費電流	採取動作BODとWDTを許可	T=25°C	VCC=3.0V		0.1	1.0	μA	
T=85°C						1.2	4.5		
					T=105°C		2.4		6.0
			採取動作BODとWDTを許可			T=25°C			1.4
T=85°C							2.4		6.0
T=105°C						3.5	8.0		
パワーセーブ動作消費電流 (注2)	ULPクロックでのRTC、採取動作BODとWDTを許可、T=25°C	VCC=1.8V		1.2		μA			
		VCC=3.0V		1.5					
	低電力32.768kHz TOSCの1.024kHzでのRTC、T=25°C	VCC=1.8V		0.6	2.0				
		VCC=3.0V		0.7	2.0				
	低電力32.768kHz TOSCからのRTC、T=25°C	VCC=1.8V		0.8	3.0				
		VCC=3.0V		1.0	3.0				
リセット消費電流	基台のRESETピンを通る電流	VCC=3.0V		140					

注1: 全ての電力削減レジスタは設定(1)。

注2: 最大限度は特性付けに基づき、製造に於いて検査されません。

表36-69. 単位部と周辺機能に関する消費電流

シンボル	項目	条件	(注1)	最小	代表	最大	単位		
I _{CC}	超低電力(ULP)発振器				1.0		μA		
	32.768kHz内部発振器				29				
	2MHz内部発振器					85			
			基準として32.768kHz内部発振器でDFLL許可			120			
	32MHz内部発振器					300			
			基準として32.768kHz内部発振器でDFLL許可			465			
	PLL		通倍率=20倍,32MHz内部,基準としてDIV4		320				
	ウォッチドッグ タイマ				1.0				
	低電圧検出器(BOD)		継続動作			138			
			採取動作,ULP発振器を含む			1.0			
	1.00V内部基準電圧					103			
	温度感知器					100			
	A/D変換器(ADC)		250k採取/秒, VREF=外部基準	電流制限(CURRLIMIT)=低		2.6			mA
				電流制限(CURRLIMIT)=中		2.1			
				電流制限(CURRLIMIT)=高		1.6			
D/A変換器(DAC)	250k採取/秒,VREF=外部基準, 無負荷	標準動作			1.9				
		低電力動作			1.1				
アナログ比較器(AC)		高速動作			330				
		低電力動作			130				
DMA		I/OレジスタとSRAM間、615Kバイト/s			108		μA		
タイマ/カウンタ				16					
USART		9600bps,送受信許可			2.5				
フラッシュ メモリ/EEPROMプログラミング					8.0			mA	

注1: 全て項目は周辺機能/単位部の許可/禁止間の消費電力差としての測定です。他の条件が与えられない限り、全てはVCC=3.0V、前置分周なしでのclk_{sys}=外部1MHzクロック、T=25°Cでのデータです。

36.3.4. 休止形態からの起動時間

表36-70. 様々なシステムクロック元での休止形態からのデバイス起動時間

シンボル	項目	条件	最小	代表	最大	単位
t _{wakeup}	アイドル、スタンバイ、拡張スタンバイからの起動時間	外部2MHzクロック		2.0		μs
		32.768kHz内部発振器		120		
		2MHz内部発振器		2.0		
		32MHz内部発振器		0.2		
	パワーセーブ、パワーダウンからの起動時間	外部2MHzクロック		4.5		
		32.768kHz内部発振器		320		
		2MHz内部発振器		9.0		
		32MHz内部発振器		4.0		

注: 起動時間は起動要求が与えられてからピンで周辺機能クロックが利用可能になるまでで、図36-16をご覧ください。全ての周辺機能と単位部はプログラム実行開始に先立って4クロック周期間停止されるCPUを除き、最初のクロック周期から実行を開始します。

図36-16. 起動時間定義

36.3.5. 入出力ピン特性

入出力ピンはJEDEC LVTTTLとLVCMOS仕様に従い、HレベルとLレベルの入力と出力の電圧限度はこの仕様を反映または超えます。

表36-71. 入出力ピン特性

シンボル	項目	条件		最小	代表	最大	単位
IOH (注1) IOL (注2)	I/Oピン吐き出し/吸い込み電流			-20		20	mA
VIH	Highレベル入力電圧	VCC=2.7~3.6V		2.0		VCC+0.3	
		VCC=2.0~2.7V		0.7VCC		VCC+0.3	
		VCC=1.6~2.0V		0.8VCC		VCC+0.3	
VIL	Lowレベル入力電圧	VCC=3.0~3.6V		-0.3		0.8	
		VCC=2.3~2.7V		-0.3		0.3VCC	
		VCC=1.6~2.3V		-0.3		0.2VCC	
VOH	Highレベル出力電圧	VCC=3.0~3.6V	IOH=-2mA	2.4	0.94VCC		V
		VCC=2.3~2.7V	IOH=-1mA	2.0	0.96VCC		
			IOH=-2mA	1.7	0.92VCC		
		VCC=3.3V	IOH=-8mA	2.6	2.9		
		VCC=3.0V	IOH=-6mA	2.1	2.6		
VOL	Lowレベル出力電圧	VCC=3.0~3.6V	IOL=2mA		0.02VCC	0.4	
		VCC=2.3~2.7V	IOL=1mA		0.01VCC	0.4	
			IOL=2mA		0.02VCC	0.7	
		VCC=3.3V	IOL=15mA		0.4	0.76	
		VCC=3.0V	IOL=10mA		0.3	0.64	
IN	I/Oピン入力漏れ電流	T=25°C			<0.01	0.1	μA
		XOSCとTOSCピン			<0.02	1.1	
RP	I/Oピンプル/バス保持 抵抗				24		kΩ
tr	上昇時間	無負荷			4.0		ns
		スリューレート制限			7.0		

- 注1:** ポートAとポートBに対する全てのIOHの合計は100mAを超えてはなりません。
 ポートCに対する全てのIOHの合計は200mAを超えてはなりません。
 ポートDとポートEのPE1,0に対する全てのIOHの合計は200mAを超えてはなりません。
 ポートEのPE2,3とポートRとPDIに対する全てのIOHの合計は100mAを超えてはなりません。
- 注2:** ポートAとポートBに対する全てのIOLの合計は100mAを超えてはなりません。
 ポートCに対する全てのIOLの合計は200mAを超えてはなりません。
 ポートDとポートEのPE1,0に対する全てのIOLの合計は200mAを超えてはなりません。
 ポートEのPE2,3とポートRとPDIに対する全てのIOLの合計は100mAを超えてはなりません。

36.3.6. A/D変換器特性

表36-72. 電源、基準電圧と入力範囲

シンボル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
VREF	基準電圧		1.0		AVCC-0.6	
Rin	入力抵抗	切り替え		4.0		kΩ
Csample	入力容量	切り替え		4.4		pF
RAREF	基準電圧入力抵抗	(漏れのみ)		>10		MΩ
CAREF	基準電圧入力容量	静止負荷		7.0		pF
Vin	入力範囲		-0.1		AVCC+0.1	
	変換範囲	差動動作、Vinp-Vinn	-VREF		VREF	V
		符号なしシングル エント'動作、Vinp	-ΔV		VREF-ΔV	
ΔV	固定変位(オフセット)電圧			190		LSB

表36-73. クロックとタイミング

シンボル	項目	条件	最小	代表	最大	単位
clk _{ADC}	A/D変換クロック周波数	最大は周辺機能クロック周波数の1/4	100		2000	kHz
		内部信号測定	100		125	
f _{ADC}	採取(変換)速度	電流制限(CURRLIMIT)OFF	100		2000	ksps
		電流制限(CURRLIMIT)=低(Low)	100		1500	
		電流制限(CURRLIMIT)=中(MEDIUM)	100		1000	
		電流制限(CURRLIMIT)=高(HIGH)	100		500	
	採取時間	1/2 clk _{ADC} 周期	0.25		5	μs
	変換時間(伝播遅延)	(RES+2) ÷ 2 + GAIN... 計算式 (RES=8または12, GAIN=0以外)	5		8	clk _{ADC} 周期
	始動時間	A/D変換クロック周期		12	24	
	ADC安定時間	基準電圧または入力形態変更後		7	7	
		ADC破棄後		1	1	

表36-74. 精度特性

シンボル	項目	条件 (注2)	最小	代表	最大	単位	
RES	分解能	8または12ビット設定可能	8	12	12	ビット	
INL	積分非直線性誤差 (注1)	500ksps	VCC-1.0V < VREF < VCC-0.6V		±1.2	±2.0	LSB
			全VREF		±1.5	±3.0	
		2Msps	VCC-1.0V < VREF < VCC-0.6V		±1.0	±2.0	
			全VREF		±1.5	±3.0	
DNL	微分非直線性誤差 (注1)	単調性保証		<±0.8	<±1.0		
	変位(オフセット)誤差			-1.0		mV	
		温度変動		<0.01		mV/K	
		動作電圧変動		<0.6		mV/V	
	利得誤差	差動動作	外部基準電圧		-1.0		mV
			AVCC/1.6		10		
			AVCC/2.0		8.0		
		バンドギャップ		±5.0			
		温度変動		<0.02		mV/K	
	動作電圧変動			<0.5		mV/V	
	雑音	差動動作, 短絡入力, 2Msps, VCC=3.6V, clk _{PER} =16MHz		0.4		mV (RMS)	

注1: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の入力範囲に対して有効です。

注2: 他の注記を除き、全ての直線性、変位、利得の誤差値は外部VREFが使われる条件下で有効です。

表36-75. 利得段特性

シンボル	項目	条件	最小	代表	最大	単位
Rin	入力抵抗	標準動作での切り替え		4.0		kΩ
Csample	入力容量	標準動作での切り替え		4.4		pF
	信号範囲	利得段出力	0		VCC-0.6	V
	伝播遅延	A/D変換速度		1.0		clk _{ADC} 周期
	採取速度	ADCと同じ	100		1000	kHz
INL	積分非直線性誤差 (注)	500ksps, 全利得設定		±1.5	±4	LSB
	利得誤差	1倍、標準動作		-0.8		%
		8倍、標準動作		-2.5		
		64倍、標準動作		-3.5		
	(入力基準での)変位(オフセット)誤差	1倍、標準動作		-2.0		mV
		8倍、標準動作		-5.0		
		64倍、標準動作		-4.0		
	雑音	1倍、標準動作	VCC=3.6V, 外部VREF	0.5		mV (RMS)
		8倍、標準動作		1.5		
		64倍、標準動作		11		

注: 最大値は特性付けに基づき、製造で検査されず、5~95%の入力電圧範囲に対して有効です。

36.3.7. D/A変換器特性

表36-76. 電源、基準電圧と出力範囲

シンボル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
AVREF	外部基準電圧		1.0		VCC-0.6	V
Rchannel	DC出力インピーダンス				50	Ω
	直線出力電圧範囲		0.15		AVCC-0.15	V
RAREF	基準電圧入力抵抗			>10		MΩ
CAREF	基準電圧入力容量			7.0		pF
	最小抵抗性負荷		1.0			kΩ
	最大容量性負荷				100	pF
		1kΩ直列抵抗			1000	
	出力吐き出し/引き込み電流	仕様内での動作			AVCC/1000	mA
		安全動作			10	

表36-77. 32kHz内部ULP発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	出力周波数			32		kHz
	精度		-30		30	%

表36-78. 精度特性

シンボル	項目	条件	最小	代表	最大	単位
RES	入力分解能				12	ビット
INL	積分非直線性誤差 (注)	VREF=外部1.0V	VCC=1.6V	±2.0	±3.0	
			VCC=3.6V	±1.5	±2.5	
		VREF=AVCC	VCC=1.6V	±2.0	±4.0	
			VCC=3.6V	±1.5	±4.0	
VREF=内部1.0V	VCC=1.6V	±5.0				
	VCC=3.6V	±5.0				
DNL	微分非直線性誤差 (注)	VREF=外部1.0V, 単調性保証	VCC=1.6V	±1.5	3.0	LSB
			VCC=3.6V	±0.6	1.5	
		VREF=AVCC, 単調性保証	VCC=1.6V	±1.0	3.5	
			VCC=3.6V	±0.6	1.5	
VREF=内部1.0V	VCC=1.6V	±4.5				
	VCC=3.6V	±4.5				
	利得誤差	校正後		<4.0		
	利得校正段階量			4.0		
	利得校正変動	VREF=外部1.0V		<0.2		mV/K
	変位(オフセット)誤差	校正後		<1.0		LSB
	変位(オフセット)校正段階量			1.0		

注: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の出力電圧範囲に対して有効です。

36.3.8. アナログ比較器特性

表36-79. アナログ比較器特性

シンボル	項目	条件	最小	代表	最大	単位
V _{off}	入力変位(オフセット)電圧			<±10		mV
I _{lk}	入力漏れ電流			<1.0		nA
	入力電圧範囲		-0.1		AVCC	V
	始動時間			100		µs
V _{hyst1}	ヒステリシス(なし設定時)			0		
V _{hyst2}	ヒステリシス(小設定時)	高速動作(HS)		20		mV
		低電力動作(LP)		30		
V _{hyst3}	ヒステリシス(大設定時)	高速動作(HS)		35		
		低電力動作(LP)		60		
t _{delay}	伝播遅延	高速動作(HS) VCC=3.0V, T=85°C		30	90	ns
		低電力動作(LP) VCC=3.0V, T=85°C		130	500	
	64レベル分圧器積分非直線性(INL)			0.3	0.5	LSB

36.3.9. ハンドキャップと内部1.0V基準電圧特性

表36-80. ハンドキャップと内部1.0V基準電圧特性

シンボル	項目	条件	最小	代表	最大	単位
	始動時間	ADCまたはDACの基準電圧として	1clk _{PER} +2.5µs			µs
		ADCまたはACの入力電圧として		1.5		
	ハンドキャップ電圧			1.1		V
INT1V	内部1.00V基準電圧	校正後, T=85°C	0.99	1.0	1.01	
	電圧と温度での変動	T=85°C, VCC=3.0Vに対する相対		±1.5		%

36.3.10. 低電圧検出(Brownout Detection)特性

表36-81. 低電圧検出特性

シンボル	項目	条件	最小	代表	最大	単位
	VCC降下検出レベル0		1.50	1.62	1.72	V
	VCC降下検出レベル1			1.8		
	VCC降下検出レベル2			2.0		
	VCC降下検出レベル3			2.2		
	VCC降下検出レベル4			2.4		
	VCC降下検出レベル5			2.6		
	VCC降下検出レベル6			2.8		
	VCC降下検出レベル7			3.0		
tBOD	検出時間	継続動作		0.4		μs
		採取動作		1000		
VHYST	ヒステリシス			1.2		%

36.3.11. 外部リセット特性

表36-82. 外部リセット特性

シンボル	項目	条件	最小	代表	最大	単位
tEXT	最小リセットパルス幅			95	1000	ns
VRST	リセット閾値電圧 (VIH)	VCC=2.7~3.6V		0.60VCC		V
		VCC=1.6~2.7V		0.60VCC		
	リセット閾値電圧 (VIL)	VCC=2.7~3.6V		0.50VCC		
		VCC=1.6~2.7V		0.40VCC		
RRST	リセットピンプルアップ抵抗			25		kΩ

36.3.12. 電源ONリセット特性

表36-83. 電源ONリセット(POR)特性

シンボル	項目	条件	最小	代表	最大	単位
VPOT-	VCC下降POR閾値電圧 (注)	1V/msよりも速いVCC下降	0.4	1.0		V
		1V/msまたはより遅いVCC下降	0.8	1.0		
VPOT+	VCC上昇POR閾値電圧			1.3	1.59	

注: VPOT-値は低電圧検出(BOD)が禁止される時にだけ有効です。BOD許可時はVPOT-=VPOT+です。

36.3.13. フラッシュメモリとEEPROMの特性

表36-84. 耐久性とデータ保持力

シンボル	項目	条件	最小	代表	最大	単位
フラッシュメモリ	耐久性	書き込み/消去繰り返し	25°C	10,000		回
			85°C	10,000		
			105°C	2000		
フラッシュメモリ	データ保持力		25°C	100		年
			85°C	25		
			105°C	10		
EEPROM	耐久性	書き込み/消去繰り返し	25°C	100,000		回
			85°C	100,000		
			105°C	30,000		
EEPROM	データ保持力		25°C	100		年
			85°C	25		
			105°C	10		

表36-85. プログラミング時間

シンボル	項目	条件	最小	代表(注1)	最大	単位
	チップ消去時間	64KBフラッシュとEEPROM(注2)の消去		55		ms
	応用領域消去時間	領域消去		6		
	フラッシュメモリプログラミング時間	ページ消去		4		
		ページ書き込み		4		
		非分断ページ消去/ページ書き込み		8		
	EEPROMプログラミング時間	ページ消去		4		
		ページ書き込み		4		
		非分断ページ消去/ページ書き込み		8		

注1: プログラミングは内部2MHz発振器から計時されます。

注2: EESAVEヒューズがプログラム(0)されている場合、EEPROMは消去されません。

36.3.14. クロックと発振器の特性

36.3.14.1. 校正付き32.768kHz内部発振器特性

表36-86. 校正付き32.768kHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数			32.768		kHz
	工場校正精度	VCC=3.0V, T=85°C	-0.5		0.5	%
	使用者校正精度		-0.5		0.5	

36.3.14.2. 校正付き2MHz内部発振器特性

表36-87. 2MHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLがこの周波数を調整可能	1.8		2.2	MHz
	工場校正周波数			2.0		
	工場校正精度	VCC=3.0V, T=85°C	-1.5		1.5	%
	使用者校正精度		-0.2		0.2	
	DFLL校正段階量			0.21		

36.3.14.3. 校正付き32MHz内部発振器特性

表36-88. 32MHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLがこの周波数を調整可能	30		55	MHz
	工場校正周波数			32		
	工場校正精度	VCC=3.0V, T=85°C	-1.5		1.5	%
	使用者校正精度		-0.2		0.2	
	DFLL校正段階量			0.22		

36.3.14.4. 32kHz内部ULP発振器特性

表36-89. 32kHz内部ULP発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	工場校正周波数			32		kHz
	工場校正精度	VCC=3.0V, T=85°C	-12		12	%
	精度		-30		30	

36.3.14.5. 内部位相固定化閉路(PLL)特性

表36-90. 内部PLL特性

シンボル	項目	条件	最小	代表	最大	単位
f_{IN}	入力周波数	出力周波数は f_{OUT} 以内	0.4		64	MHz
f_{OUT}	出力周波数 (注)	VCC=1.6~1.8V VCC=2.7~3.6V	20		48 128	
	始動時間			25		μs
	再固定化時間			25		

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、最大CPU周波数の4倍よりも決して高くすることはできません。

36.3.14.6. 外部クロック特性

図36-17. 外部クロック駆動波形

表36-91. 前置分周なしでシステム クロックとして使われる外部クロック

シンボル	項目	条件	最小	代表	最大	単位
$1/t_{CK}$	クロック周波数 (注)	VCC=1.6~1.8V VCC=2.7~3.6V	0		12 32	MHz
t_{CK}	クロック周期	VCC=1.6~1.8V VCC=2.7~3.6V	83.3			
t_{CH}	クロックHigh時間	VCC=1.6~1.8V VCC=2.7~3.6V	30.0			ns
t_{CL}	クロックLow時間	VCC=1.6~1.8V VCC=2.7~3.6V	30.0			
t_{CR}	(最大周波数に対する)上昇時間	VCC=1.6~1.8V VCC=2.7~3.6V			10 3	
t_{CF}	(最大周波数に対する)下降時間	VCC=1.6~1.8V VCC=2.7~3.6V			10 3	
Δt_{CK}	次周期への周期内変化率				10	%

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

表36-92. システム クロック用に前置分周器(注1)を持つ外部クロック

シンボル	項目	条件	最小	代表	最大	単位
$1/t_{CK}$	クロック周波数 (注2)	VCC=1.6~1.8V VCC=2.7~3.6V	0		90 142	MHz
t_{CK}	クロック周期	VCC=1.6~1.8V VCC=2.7~3.6V	11			
t_{CH}	クロックHigh時間	VCC=1.6~1.8V VCC=2.7~3.6V	4.5			ns
t_{CL}	クロックLow時間	VCC=1.6~1.8V VCC=2.7~3.6V	4.5			
t_{CR}	(最大周波数に対する)上昇時間	VCC=1.6~1.8V VCC=2.7~3.6V			1.5 1.0	
t_{CF}	(最大周波数に対する)下降時間	VCC=1.6~1.8V VCC=2.7~3.6V			1.5 1.0	
Δt_{CK}	次周期への周期内変化率				10	%

注1: システムクロック前置分周器はデバイスに対する最大CPUクロック周波数を超えないように設定されなければなりません。

注2: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

36.3.14.7. 外部16MHzクリスタル用発振器とXOSCの特性

表36-93. 外部16MHzクリスタル用発振器とXOSCの特性

シンボル	項目	条件	最小	代表	最大	単位
	周期間微動	XOSCPWR=0,FRQRANGE=0		<10		ns
		XOSCPWR=0,FRQRANGE=1,2,3		<1.0		
		XOSCPWR=1		<1.0		
	長期間微動	XOSCPWR=0,FRQRANGE=0		<6.0		ns
		XOSCPWR=0,FRQRANGE=1,2,3		<0.5		
		XOSCPWR=1		<0.5		
	周波数誤差	XOSCPWR=0,FRQRANGE=0		<0.1		%
		XOSCPWR=0,FRQRANGE=1		<0.05		
		XOSCPWR=0,FRQRANGE=2,3		<0.005		
		XOSCPWR=1		<0.005		
	デューティサイクル	XOSCPWR=0,FRQRANGE=0		40		%
		XOSCPWR=0,FRQRANGE=1		42		
		XOSCPWR=0,FRQRANGE=2,3		45		
		XOSCPWR=1		48		
RQ	負インピーダンス (注)	XOSCPWR=0, FRQRANGE=0	0.4MHzセラミック,CL=100pF	2.4k		Ω
			1MHzクリスタル,CL=20pF	8.7k		
			2MHzクリスタル,CL=20pF	2.1k		
		XOSCPWR=0, FRQRANGE=1, CL=20pF	2MHzクリスタル	4.2k		
			8MHzクリスタル	250		
		XOSCPWR=0, FRQRANGE=2, CL=20pF	9MHzクリスタル	195		
			8MHzクリスタル	360		
		XOSCPWR=0, FRQRANGE=3, CL=20pF	9MHzクリスタル	285		
			12MHzクリスタル	155		
		XOSCPWR=0, FRQRANGE=3, CL=20pF	9MHzクリスタル	365		
			12MHzクリスタル	200		
		XOSCPWR=1, FRQRANGE=0, CL=20pF	16MHzクリスタル	105		
			9MHzクリスタル	435		
		XOSCPWR=1, FRQRANGE=1, CL=20pF	12MHzクリスタル	235		
			16MHzクリスタル	125		
		XOSCPWR=1, FRQRANGE=1, CL=20pF	9MHzクリスタル	495		
12MHzクリスタル	270					
XOSCPWR=1, FRQRANGE=1, CL=20pF	16MHzクリスタル	145				
	XOSCPWR=1, FRQRANGE=2, CL=20pF	12MHzクリスタル	305			
16MHzクリスタル		160				
XOSCPWR=1, FRQRANGE=3, CL=20pF	12MHzクリスタル	380				
	16MHzクリスタル	205				
	等価直列抵抗(ESR)	SF=安全係数			min(RQ)/SF	kΩ
CXTAL1	XTAL1ピン寄生容量			5.45		pF
CXTAL2	XTAL2ピン寄生容量			7.51		
CLOAD	寄生容量性負荷			3.16		

注: 負インピーダンスの数値は検査されませんが、設計と特性付けから保証されます。

36.3.14.8. 外部32.768kHzクリスタル用発振器とTOSCの特性

表36-94. 外部32.768kHzクリスタル用発振器とTOSCの特性

シンボル	項目	条件	最小	代表	最大	単位
ESR/R1	推奨クリスタル等価直列抵抗(ESR)	クリスタル負荷容量6.5pF			60	kΩ
		クリスタル負荷容量9.0pF			35	
CTOSC1	TOSC1ピン寄生容量	代替TOSC位置		5.4		pF
				4.0		
CTOSC2	TOSC2ピン寄生容量	代替TOSC位置		7.1		pF
				4.0		
	推奨安全係数	クリスタル特性に合わせた容量性負荷	3.0			

注: 定義については図36-18をご覧ください。

図36-18. TOSC入力容量

TOSCピン間の寄生容量は、外部容量なし発振時にクリスタルから見えるように直列で $CL1+CL2$ です。

36.3.15. SPIタイミング特性

図36-19. 主装置動作でのSPI タイミング必要条件

図36-20. 従装置動作でのSPI タイミング必要条件

表36-95. SPI タイミング特性と必要条件

シンボル	項目	動作種別	最小	代表	最大	単位
t_{SCK}	SCK周期	主装置	XMEGA AU手引書の表22-3をご覧ください。			
t_{SCKW}	SCK High/Low期間	主装置		$0.5 \times SCK$		
t_{SCKR}	SCK 上昇時間	主装置		2.7		
t_{SCKF}	SCK 下降時間	主装置		2.7		
t_{MIS}	入力データ セットアップ時間	主装置		11		
t_{MIH}	入力データ 保持時間	主装置		0		
t_{MOS}	SCK 先行端対、出力データ セットアップ時間	主装置		$0.5 \times SCK$		
t_{MOH}	SCKからの出力遅延時間	主装置		1.0		
t_{SSCK}	SCK周期	従装置	$4 \times t_{clk_{PER}}$			
t_{SSCKW}	SCK High/Low期間	従装置	$2 \times t_{clk_{PER}}$			ns
t_{SSCKR}	SCK 上昇時間	従装置			1600	
t_{SSCKF}	SCK 下降時間	従装置			1600	
t_{SIS}	入力データ セットアップ時間	従装置	3.0			
t_{SIH}	入力データ 保持時間	従装置	$t_{clk_{PER}}$			
t_{SSS}	SCK 先行端に対する $\overline{SS}$ ↓ セットアップ時間	従装置	20			
t_{SSH}	SCK 後行端からの $\overline{SS}$ Low 保持時間	従装置	20			
t_{SOS}	SCKからの出力遅延時間	従装置		8.0		
t_{SOH}	SCKからの出力保持時間	従装置		13.0		
t_{SOSS}	$\overline{SS}$ ↓ からの出力セットアップ時間	従装置		11.0		
t_{SOSH}	$\overline{SS}$ ↑ からの出力保持時間	従装置		8.0		

(訳注) 表36-95.の t_{SOH} は図36-20.で対応するシンボル記載がありません。

36.3.16. 2線インターフェース特性

表36-96.は2線直列バスに接続した装置に対する必要条件を記述します。Microchip AVR XMEGAの2線インターフェースは記載条件下に於いて、これらの必要条件を越えるか、または合致します。タイミング シンボルは図36-21.を参照してください。

図36-21. 2線インターフェース バス タイミング

表36-96. 2線直列バス特性

シンボル	項目	条件	最小	代表	最大	単位
V_{IH}	Highレベル入力電圧		0.7VCC		VCC+0.5	V
V_{IL}	Lowレベル入力電圧		-0.5		0.3VCC	
V_{hys}	シュミットトリガ入力ヒステリシス電圧		① 0.05VCC			
V_{OL}	Lowレベル出力電圧	$I_{OL}=3mA$	0		0.4	
t_r	SDAとSCL両方の出力上昇時間		① 20+0.1Cb②		0	
t_{of}	出力下降時間($V_{IHmin} \rightarrow V_{ILmax}$)	$10pF < C_b < 400pF$	① 20+0.1Cb②		300	ns
t_{SP}	入力濾波による尖頭雑音消去		0		50	
I_i	入力電流(ピン単位)	$0.1VCC < V_i < 0.9VCC$	-10		10	
C_i	ピン入力容量		0		10	pF
f_{SCL}	SCLクロック周波数	$f_{PER}③ > max(16f_{SCL}, 250kHz)$	0		400	kHz
R_p	プルアップ抵抗値	$f_{SCL} \leq 100kHz$	(VCC-0.4V)		$\frac{100ns}{C_b}$	
		$f_{SCL} > 100kHz$	3mA		$\frac{300ns}{C_b}$	
$t_{HD:STA}$	(再送)開始条件保持時間	$f_{SCL} \leq 100kHz$	4.0			
		$f_{SCL} > 100kHz$	0.6			
t_{LOW}	SCLクロックLowレベル時間	$f_{SCL} \leq 100kHz$	4.7			
		$f_{SCL} > 100kHz$	1.3			
t_{HIGH}	SCLクロックHighレベル時間	$f_{SCL} \leq 100kHz$	4.0			μs
		$f_{SCL} > 100kHz$	0.6			
$t_{SU:STA}$	再送開始条件セットアップ時間	$f_{SCL} \leq 100kHz$	4.7			
		$f_{SCL} > 100kHz$	0.6			
$t_{HD:DAT}$	データ保持時間	$f_{SCL} \leq 100kHz$	0		3.5	
		$f_{SCL} > 100kHz$	0		0.9	
$t_{SU:DAT}$	データ セットアップ時間	$f_{SCL} \leq 100kHz$	250			ns
		$f_{SCL} > 100kHz$	100			
$t_{SU:STO}$	停止条件セットアップ時間	$f_{SCL} \leq 100kHz$	4.0			
		$f_{SCL} > 100kHz$	0.6			
t_{BUF}	停止条件→開始条件間バス開放時間	$f_{SCL} \leq 100kHz$	4.7			μs
		$f_{SCL} > 100kHz$	1.3			

- ① $f_{SCL} > 100kHz$ についてのみ必要とされます。
- ② C_b は1つのバス信号線の容量(pF)です。
- ③ f_{PER} は周辺機能クロック周波数です。

36.4. ATxmega128A4U

36.4.1. 絶対最大定格

下の表36-97.で一覧にされるそれらを超える負担はデバイスに定常的な損傷を与えます。絶対最大定格は負担の定格を示すためだけのものです、この値または、この仕様書の動作特性で示された値を超える条件で動作することを示すものではありません。長時間の最大定格での使用はデバイスの信頼性を損なう場合があります。

表36-97. 絶対最大定格

シンボル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		-0.3		4.0	V
IVCC	VCCピンへの電流				200	mA
IGND	GNDピンの電流出力				200	
VPIN	GNDとVCCに対するピン電圧		-0.5		VCC+0.5	V
IPIN	入出力ピン吸い込み/吐き出し電流		-25		25	mA
TA	保存温度		-65		150	°C
Tj	接合部温度				150	

36.4.2. 全般動作定格

デバイスは保証されて有効であるべきデバイスの他の全ての電気的特性と代表特性のために、表36-98.で一覧にされる定格内で動作しなければなりません。

表36-98. 全般動作条件

シンボル	項目	条件	最小	代表	最大	単位
VCC	電源電圧		1.60		3.6	V
AVCC	アナログ供給電圧		1.60		3.6	
TA	保存温度		-40		85	°C
Tj	接合部温度		-40		105	

表36-99. 動作電圧と周波数

シンボル	項目	条件	最小	代表	最大	単位
clk _{CPU}	CPUクロック周波数	VCC=1.6V	0		12	MHz
		VCC=1.8V	0		12	
		VCC=2.7V	0		32	
		VCC=3.6V	0		32	

最高システム周波数は動作電圧に依存します。図36-22.で示されるように周波数対VCC曲線は1.8V<VCC<2.7V間で直線です。

図36-22. 最高周波数 対 VCC

36.4.3. 消費電流

表36-100. 活動動作と休止動作の消費電流

シンボル	項目	条件		最小	代表	最大	単位	
I _{CC}	活動動作消費電流 (注1)	32kHz外部クロック	VCC=1.8V		55		μA	
			VCC=3.0V		135			
		1MHz外部クロック	VCC=1.8V		255			
			VCC=3.0V		535			
		2MHz外部クロック	VCC=1.8V		480	600		
			VCC=3.0V		1.0	1.4		
	32MHz外部クロック	VCC=3.0V		9.5	12	mA		
	アイドル動作消費電流 (注1)	32kHz外部クロック	VCC=1.8V		2.9		μA	
			VCC=3.0V		3.9			
		1MHz外部クロック	VCC=1.8V		62			
			VCC=3.0V		118			
		2MHz外部クロック	VCC=1.8V		125	225		
			VCC=3.0V		240	350		
	32MHz外部クロック	VCC=3.0V		3.8	5.5	mA		
パワーダウン動作消費電流	採取動作BODとWDTを許可	T=25°C	VCC=3.0V		0.1	1.0		
				T=85°C		1.5		4.5
				T=105°C		0.1		8.6
		T=25°C			1.4	3.0		
				T=85°C		2.8		6.0
				T=105°C		1.4		8.8
パワーセーブ動作消費電流 (注2)	ULPクロックでのRTC、採取動作BODとWDTを許可、T=25°C	VCC=1.8V		1.2		μA		
		VCC=3.0V		1.5				
	低電力32.768kHz TOSCの1.024kHzでのRTC、T=25°C	VCC=1.8V		0.6	2.0			
		VCC=3.0V		0.7	2.0			
	低電力32.768kHz TOSCからのRTC、T=25°C	VCC=1.8V		0.8	3.0			
		VCC=3.0V		1.0	3.0			
リセット消費電流	基台のRESETピンを通る電流	VCC=3.0V		300				

注1: 全ての電力削減レジスタは設定(1)。

注2: 最大限度は特性付けに基づき、製造に於いて検査されません。

表36-101. 単位部と周辺機能に関する消費電流

シンボル	項目	条件	(注1)	最小	代表	最大	単位		
I _{CC}	超低電力(ULP)発振器				1.0		μA		
	32.768kHz内部発振器				29				
	2MHz内部発振器					85			
			基準として32.768kHz内部発振器でDFLL許可			115			
	32MHz内部発振器					270			
			基準として32.768kHz内部発振器でDFLL許可			440			
	PLL		通倍率=20倍,32MHz内部,基準としてDIV4			320			
	ウォッチドッグ タイマ				1.0				
	低電圧検出器(BOD)		継続動作			138			
			採取動作,ULP発振器を含む			1.2			
	1.00V内部基準電圧					260			
	温度感知器					250			
	A/D変換器(ADC)		250k採取/秒, VREF=外部基準	電流制限(CURRLIMIT)=低		2.6			mA
				電流制限(CURRLIMIT)=中		2.1			
				電流制限(CURRLIMIT)=高		1.6			
D/A変換器(DAC)	250k採取/秒,VREF=外部基準, 無負荷	標準動作			1.9				
		低電力動作			1.1				
アナログ比較器(AC)		高速動作			330				
		低電力動作			130				
DMA		I/OレジスタとSRAM間、615Kバイト/s			108		μA		
タイマ/カウンタ				16					
USART		9600bps,送受信許可			2.5				
フラッシュ メモリ/EEPROMプログラミング					4.0	8.0		mA	

注1: 全て項目は周辺機能/単位部の許可/禁止間の消費電力差としての測定です。他の条件が与えられない限り、全てはVCC=3.0V、前置分周なしでのclk_{sys}=外部1MHzクロック、T=25°Cでのデータです。

36.4.4. 休止形態からの起動時間

表36-102. 様々なシステムクロック元での休止形態からのデバイス起動時間

シンボル	項目	条件	最小	代表	最大	単位
t _{wakeup}	アイドル、スタンバイ、拡張スタンバイからの起動時間	外部2MHzクロック		2.0		μs
		32.768kHz内部発振器		120		
		2MHz内部発振器		2.0		
		32MHz内部発振器		0.2		
	パワーセーブ、パワーダウンからの起動時間	外部2MHzクロック		4.5		
		32.768kHz内部発振器		320		
		2MHz内部発振器		9.0		
		32MHz内部発振器		5.0		

注: 起動時間は起動要求が与えられてからピンで周辺機能クロックが利用可能になるまでで、図36-23をご覧ください。全ての周辺機能と単位部はプログラム実行開始に先立って4クロック周期間停止されるCPUを除き、最初のクロック周期から実行を開始します。

図36-23. 起動時間定義

36.4.5. 入出力ピン特性

入出力ピンはJEDEC LVTTTLとLVCMOS仕様に従い、HレベルとLレベルの入力と出力の電圧限度はこの仕様を反映または超えます。

表36-103. 入出力ピン特性

シンボル	項目	条件	最小	代表	最大	単位
IOH (注1) IOL (注2)	I/Oピン吐き出し/吸い込み電流		-20		20	mA
VIH	Highレベル入力電圧	VCC=2.7~3.6V	2.0		VCC+0.3	
		VCC=2.0~2.7V	0.7VCC		VCC+0.3	
		VCC=1.6~2.0V	0.8VCC		VCC+0.3	
VIL	Lowレベル入力電圧	VCC=3.0~3.6V	-0.3		0.8	
		VCC=2.3~2.7V	-0.3		0.3VCC	
		VCC=1.6~2.3V	-0.3		0.2VCC	
VOH	Highレベル出力電圧	VCC=3.0~3.6V	IOH=-2mA	2.4	0.94VCC	
		VCC=2.3~2.7V	IOH=-1mA	2.0	0.96VCC	
			IOH=-2mA	1.7	0.92VCC	
		VCC=3.3V	IOH=-8mA	2.6	2.8	
		VCC=3.0V	IOH=-6mA	2.1	2.6	
VOL	Lowレベル出力電圧	VCC=3.0~3.6V	IOL=2mA		0.05VCC	0.4
		VCC=2.3~2.7V	IOL=1mA		0.03VCC	0.4
			IOL=2mA		0.06VCC	0.7
		VCC=3.3V	IOL=15mA		0.4	0.76
		VCC=3.0V	IOL=10mA		0.3	0.64
	VCC=1.8V	IOL=5mA		0.2	0.46	
IIN	I/Oピン入力漏れ電流	T=25°C		<0.01	0.1	μA
RP	I/Oピンプル/バス保持 抵抗			24		kΩ
tr	上昇時間	無負荷		4.0		ns
			スローレート制限		7.0	

- 注1:** ポートAとポートBに対する全てのIOHの合計は100mAを超えてはなりません。
 ポートCに対する全てのIOHの合計は200mAを超えてはなりません。
 ポートDとポートEのPE1,0に対する全てのIOHの合計は200mAを超えてはなりません。
 ポートEのPE2,3とポートRとPDIに対する全てのIOHの合計は100mAを超えてはなりません。
- 注2:** ポートAとポートBに対する全てのIOLの合計は100mAを超えてはなりません。
 ポートCに対する全てのIOLの合計は200mAを超えてはなりません。
 ポートDとポートEのPE1,0に対する全てのIOLの合計は200mAを超えてはなりません。
 ポートEのPE2,3とポートRとPDIに対する全てのIOLの合計は100mAを超えてはなりません。

36.4.6. A/D変換器特性

表36-104. 電源、基準電圧と入力範囲

シンボル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
VREF	基準電圧		1.0		AVCC-0.6	
Rin	入力抵抗	切り替え		4.0		kΩ
Csample	入力容量	切り替え		4.4		pF
RAREF	基準電圧入力抵抗	(漏れのみ)		>10		MΩ
CAREF	基準電圧入力容量	静止負荷		7.0		pF
Vin	入力範囲		-0.1		AVCC+0.1	
	変換範囲	差動動作、Vinp-Vinn	-VREF		VREF	V
		符号なしシングル エント'動作、Vinp	-ΔV		VREF-ΔV	
ΔV	固定変位(オフセット)電圧			190		LSB

表36-105. クロックとタイミング

シンボル	項目	条件	最小	代表	最大	単位
clk _{ADC}	A/D変換クロック周波数	最大は周辺機能クロック周波数の1/4	100		2000	kHz
		内部信号測定	100		125	
f _{ADC}	採取(変換)速度	電流制限(CURRLIMIT)OFF	100		2000	ksps
		電流制限(CURRLIMIT)=低(Low)	100		1500	
		電流制限(CURRLIMIT)=中(MEDIUM)	100		1000	
		電流制限(CURRLIMIT)=高(HIGH)	100		500	
	採取時間	1/2 clk _{ADC} 周期	0.25		5	μs
	変換時間(伝播遅延)	(RES+2) ÷ 2 + GAIN... 計算式 (RES=8または12, GAIN=0以外)	5		8	clk _{ADC} 周期
	始動時間	A/D変換クロック周期		12	24	
	ADC安定時間	基準電圧または入力形態変更後		7	7	
		ADC破棄後		1	1	

表36-106. 精度特性

シンボル	項目	条件 (注2)	最小	代表	最大	単位	
RES	分解能	8または12ビット設定可能	8	12	12	ビット	
INL	積分非直線性誤差 (注1)	500ksps	VCC-1.0V < VREF < VCC-0.6V		±1.2	±2.0	LSB
			全VREF		±1.5	±3.0	
		2Msps	VCC-1.0V < VREF < VCC-0.6V		±1.0	±2.0	
			全VREF		±1.5	±3.0	
DNL	微分非直線性誤差 (注1)	単調性保証		<±0.8	<±1.0		
	変位(オフセット)誤差			-1.0		mV	
		温度変動		<0.01		mV/K	
		動作電圧変動		<0.6		mV/V	
	利得誤差	差動動作	外部基準電圧		-1.0		mV
			AVCC/1.6		10		
		AVCC/2.0		8.0			
		バンドギャップ		±5.0			
		温度変動		<0.02		mV/K	
	動作電圧変動			<0.5		mV/V	
	雑音	差動動作, 短絡入力, 2Msps, VCC=3.6V, clk _{PER} =16MHz		0.4		mV (RMS)	

注1: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の入力範囲に対して有効です。

注2: 他の注記を除き、全ての直線性、変位、利得の誤差値は外部VREFが使われる条件下で有効です。

表36-107. 利得段特性

シンボル	項目	条件	最小	代表	最大	単位
Rin	入力抵抗	標準動作での切り替え		4.0		kΩ
Csample	入力容量	標準動作での切り替え		4.4		pF
	信号範囲	利得段出力	0		VCC-0.6	V
	伝播遅延	A/D変換速度		1.0		clk _{ADC} 周期
	採取速度	ADCと同じ	100		1000	kHz
INL	積分非直線性誤差 (注)	500ksps, 全利得設定		±1.5	±4	LSB
	利得誤差	1倍、標準動作		-0.8		%
		8倍、標準動作		-2.5		
		64倍、標準動作		-3.5		
	(入力基準での)変位(オフセット)誤差	1倍、標準動作		-2.0		mV
		8倍、標準動作		-5.0		
		64倍、標準動作		-4.0		
	雑音	1倍、標準動作	VCC=3.6V, 外部VREF	0.5		mV (RMS)
		8倍、標準動作		1.5		
		64倍、標準動作		11		

注: 最大値は特性付けに基づき、製造で検査されず、5~95%の入力電圧範囲に対して有効です。

36.4.7. D/A変換器特性

表36-108. 電源、基準電圧と出力範囲

シンボル	項目	条件	最小	代表	最大	単位
AVCC	アナログ供給電圧		VCC-0.3		VCC+0.3	V
AVREF	外部基準電圧		1.0		VCC-0.6	V
Rchannel	DC出力インピーダンス				50	Ω
	直線出力電圧範囲		0.15		AVCC-0.15	V
RAREF	基準電圧入力抵抗			>10		MΩ
CAREF	基準電圧入力容量			7.0		pF
	最小抵抗性負荷		1.0			kΩ
	最大容量性負荷				100	pF
		1kΩ直列抵抗			1000	
	出力吐き出し/引き込み電流	仕様内での動作			AVCC/1000	mA
		安全動作			10	

表36-109. クロックとタイミング

シンボル	項目	条件	最小	代表	最大	単位
Fclk	変換速度	Cload=100pF, 最大段階量				ksps
		標準動作	0		1000	
		低電力動作			500	

表36-110. 精度特性

シンボル	項目	条件	最小	代表	最大	単位
RES	入力分解能				12	ビット
INL	積分非直線性誤差 (注)	VREF=外部1.0V	VCC=1.6V	±2.0	±3.0	
			VCC=3.6V	±1.5	±2.5	
		VREF=AVCC	VCC=1.6V	±2.0	±4.0	
			VCC=3.6V	±1.5	±4.0	
VREF=内部1.0V	VCC=1.6V	±5.0				
	VCC=3.6V	±5.0				
DNL	微分非直線性誤差 (注)	VREF=外部1.0V, 単調性保証	VCC=1.6V	±1.5	3.0	LSB
			VCC=3.6V	±0.6	1.5	
		VREF=AVCC, 単調性保証	VCC=1.6V	±1.0	3.5	
			VCC=3.6V	±0.6	1.5	
VREF=内部1.0V	VCC=1.6V	±4.5				
	VCC=3.6V	±4.5				
	利得誤差	校正後		<4.0		
	利得校正段階量			4.0		
	利得校正変動	VREF=外部1.0V		<0.2		mV/K
	変位(オフセット)誤差	校正後		<1.0		LSB
	変位(オフセット)校正段階量			1.0		

注: 最大値は特性付けに基づき、製造に於いて検査されず、5~95%の出力電圧範囲に対して有効です。

36.4.8. アナログ比較器特性

表36-111. アナログ比較器特性

シンボル	項目	条件	最小	代表	最大	単位
V _{off}	入力変位(オフセット)電圧			<±10		mV
I _{lk}	入力漏れ電流			<1.0		nA
	入力電圧範囲		-0.1		AVCC	V
	始動時間			100		µs
V _{hyst1}	ヒステリシス(なし設定時)			0		
V _{hyst2}	ヒステリシス(小設定時)	高速動作(HS)		13		mV
		低電力動作(LP)		30		
V _{hyst3}	ヒステリシス(大設定時)	高速動作(HS)		30		
		低電力動作(LP)		60		
t _{delay}	伝播遅延	高速動作(HS) VCC=3.0V, T=85°C		30	90	ns
		低電力動作(LP) VCC=3.0V, T=85°C		130	500	
	64レベル分圧器積分非直線性(INL)			0.3	0.5	LSB

36.4.9. バンドギャップと内部1.0V基準電圧特性

表36-112. バンドギャップと内部1.0V基準電圧特性

シンボル	項目	条件	最小	代表	最大	単位
	始動時間	ADCまたはDACの基準電圧として	1clk _{PER} +2.5µs			µs
		ADCまたはACの入力電圧として		1.5		
	バンドギャップ電圧			1.1		V
INT1V	内部1.00V基準電圧	校正後, T=85°C	0.99	1.0	1.01	
	電圧と温度での変動	T=85°C, VCC=3.0Vに対する相対		±1.5		%

36.4.10. 低電圧検出(Brownout Detection)特性

表36-113. 低電圧検出特性

シンボル	項目	条件	最小	代表	最大	単位
	VCC降下検出レベル0		1.50	1.62	1.72	V
	VCC降下検出レベル1			1.8		
	VCC降下検出レベル2			2.0		
	VCC降下検出レベル3			2.2		
	VCC降下検出レベル4			2.4		
	VCC降下検出レベル5			2.6		
	VCC降下検出レベル6			2.8		
	VCC降下検出レベル7			3.0		
tBOD	検出時間	継続動作		0.4		μs
		採取動作		1000		
VHYST	ヒステリシス			1.2		%

36.4.11. 外部リセット特性

表36-114. 外部リセット特性

シンボル	項目	条件	最小	代表	最大	単位
tEXT	最小リセットパルス幅			95	1000	ns
VRST	リセット閾値電圧 (VIH)	VCC=2.7~3.6V	0.60VCC			V
		VCC=1.6~2.7V	0.60VCC			
	リセット閾値電圧 (VIL)	VCC=2.7~3.6V			0.50VCC	
		VCC=1.6~2.7V			0.40VCC	
RRST	リセットピンプルアップ抵抗			25		kΩ

36.4.12. 電源ONリセット特性

表36-115. 電源ONリセット(POR)特性

シンボル	項目	条件	最小	代表	最大	単位
VPOT-	VCC下降POR閾値電圧 (注)	1V/msよりも速いVCC下降	0.4	1.0		V
		1V/msまたはより遅いVCC下降	0.8	1.0		
VPOT+	VCC上昇POR閾値電圧			1.3	1.59	

注: VPOT-値は低電圧検出(BOD)が禁止される時にだけ有効です。BOD許可時はVPOT-=VPOT+です。

36.4.13. フラッシュメモリとEEPROMの特性

表36-116. 耐久性とデータ保持力

シンボル	項目	条件	最小	代表	最大	単位
フラッシュメモリ	メモリ耐久性性能	書き込み/消去繰り返し	25°C	10,000		回
			85°C	10,000		
			105°C	2000		
フラッシュメモリ	データ保持力		25°C	100		年
			85°C	25		
			105°C	10		
EEPROM	メモリ耐久性性能	書き込み/消去繰り返し	25°C	100,000		回
			85°C	100,000		
			105°C	30,000		
EEPROM	データ保持力		25°C	100		年
			85°C	25		
			105°C	10		

表36-85. プログラミング時間

シンボル	項目	条件	最小	代表(注1)	最大	単位
	チップ消去時間	128KBフラッシュとEEPROM(注2)の消去		75		ms
	応用領域消去時間	領域消去		6		
	フラッシュメモリプログラミング時間	ページ消去		4		
		ページ書き込み		4		
	EEPROMプログラミング時間	非分断ページ消去/ページ書き込み		8		
		ページ消去		4		
		ページ書き込み		4		
		非分断ページ消去/ページ書き込み		8		

注1: プログラミングは内部2MHz発振器から計時されます。

注2: EESAVEヒューズがプログラム(0)されている場合、EEPROMは消去されません。

36.4.14. クロックと発振器の特性

36.4.14.1. 校正付き32.768kHz内部発振器特性

表36-118. 校正付き32.768kHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数			32.768		kHz
	工場校正精度	VCC=3.0V, T=85°C	-0.5		0.5	%
	使用者校正精度		-0.5		0.5	

36.4.14.2. 校正付き2MHz内部発振器特性

表36-119. 2MHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLがこの周波数を調整可能	1.8		2.2	MHz
	工場校正周波数			2.0		
	工場校正精度	VCC=3.0V, T=85°C	-1.5		1.5	%
	使用者校正精度		-0.2		0.2	
	DFLL校正段階量			0.21		

36.4.14.3. 校正付き32MHz内部発振器特性

表36-120. 32MHz内部発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	周波数範囲	電圧と温度に対してDFLLがこの周波数を調整可能	30		55	MHz
	工場校正周波数			32		
	工場校正精度	VCC=3.0V, T=85°C	-1.5		1.5	%
	使用者校正精度		-0.2		0.2	
	DFLL校正段階量			0.22		

36.4.14.4. 32kHz内部ULP発振器特性

表36-121. 32kHz内部ULP発振器特性

シンボル	項目	条件	最小	代表	最大	単位
	出力周波数			32		kHz
	精度		-30		30	%

36.4.14.5. 内部位相固定化閉路(PLL)特性

表36-122. 内部PLL特性

シンボル	項目	条件	最小	代表	最大	単位
f_{IN}	入力周波数	出力周波数は f_{OUT} 以内	0.4		64	MHz
f_{OUT}	出力周波数 (注)	VCC=1.6~1.8V VCC=2.7~3.6V	20		48 128	
	始動時間			25		μs
	再固定化時間			25		

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、最大CPU周波数の4倍よりも決して高くすることはできません。

36.4.14.6. 外部クロック特性

図36-24. 外部クロック駆動波形

表36-123. 前置分周なしでシステムクロックとして使われる外部クロック

シンボル	項目	条件	最小	代表	最大	単位
$1/t_{CK}$	クロック周波数 (注)	VCC=1.6~1.8V VCC=2.7~3.6V	0		12 32	MHz
t_{CK}	クロック周期	VCC=1.6~1.8V VCC=2.7~3.6V	83.3			
t_{CH}	クロックHigh時間	VCC=1.6~1.8V VCC=2.7~3.6V	30.0			ns
t_{CL}	クロックLow時間	VCC=1.6~1.8V VCC=2.7~3.6V	30.0			
t_{CR}	(最大周波数に対する)上昇時間	VCC=1.6~1.8V VCC=2.7~3.6V			10 3	
t_{CF}	(最大周波数に対する)下降時間	VCC=1.6~1.8V VCC=2.7~3.6V			10 3	
Δt_{CK}	次周期への周期内変化率				10	%

注: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

表36-124. システムクロック用に前置分周器(注1)を持つ外部クロック

シンボル	項目	条件	最小	代表	最大	単位
$1/t_{CK}$	クロック周波数 (注2)	VCC=1.6~1.8V VCC=2.7~3.6V	0		90 142	MHz
t_{CK}	クロック周期	VCC=1.6~1.8V VCC=2.7~3.6V	11			
t_{CH}	クロックHigh時間	VCC=1.6~1.8V VCC=2.7~3.6V	4.5			ns
t_{CL}	クロックLow時間	VCC=1.6~1.8V VCC=2.7~3.6V	4.5			
t_{CR}	(最大周波数に対する)上昇時間	VCC=1.6~1.8V VCC=2.7~3.6V			1.5 1.0	
t_{CF}	(最大周波数に対する)下降時間	VCC=1.6~1.8V VCC=2.7~3.6V			1.5 1.0	
Δt_{CK}	次周期への周期内変化率				10	%

注1: システムクロック前置分周器はデバイスに対する最大CPUクロック周波数を超えないように設定されなければなりません。

注2: 最大出力周波数対供給電圧は1.8~2.7V間で直線状で、供給電圧条件を伴う他の全てのパラメータにも同じく適用します。

36.4.14.7. 外部16MHzクリスタル用発振器とXOSCの特性

表36-125. 外部16MHzクリスタル用発振器とXOSCの特性

シンボル	項目	条件	最小	代表	最大	単位
	周期間微動	XOSCPWR=0,FRQRANGE=0		<10		ns
		XOSCPWR=0,FRQRANGE=1,2,3		<1.0		
		XOSCPWR=1		<1.0		
	長期間微動	XOSCPWR=0,FRQRANGE=0		<6.0		ns
		XOSCPWR=0,FRQRANGE=1,2,3		<0.5		
		XOSCPWR=1		<0.5		
	周波数誤差	XOSCPWR=0,FRQRANGE=0		<0.1		%
		XOSCPWR=0,FRQRANGE=1		<0.05		
		XOSCPWR=0,FRQRANGE=2,3		<0.005		
		XOSCPWR=1		<0.005		
	デューティサイクル	XOSCPWR=0,FRQRANGE=0		40		%
		XOSCPWR=0,FRQRANGE=1		42		
		XOSCPWR=0,FRQRANGE=2,3		45		
		XOSCPWR=1		48		
RQ	負インピーダンス (注)	XOSCPWR=0, FRQRANGE=0	0.4MHzセラミック,CL=100pF	2.4k		Ω
			1MHzクリスタル,CL=20pF	8.7k		
			2MHzクリスタル,CL=20pF	2.1k		
		XOSCPWR=0, FRQRANGE=1, CL=20pF	2MHzクリスタル	4.2k		
			8MHzクリスタル	250		
		XOSCPWR=0, FRQRANGE=2, CL=20pF	9MHzクリスタル	195		
			8MHzクリスタル	360		
		XOSCPWR=0, FRQRANGE=3, CL=20pF	9MHzクリスタル	285		
			12MHzクリスタル	155		
		XOSCPWR=0, FRQRANGE=3, CL=20pF	9MHzクリスタル	365		
			12MHzクリスタル	200		
		XOSCPWR=1, FRQRANGE=0, CL=20pF	16MHzクリスタル	105		
			9MHzクリスタル	435		
		XOSCPWR=1, FRQRANGE=1, CL=20pF	12MHzクリスタル	235		
			16MHzクリスタル	125		
		XOSCPWR=1, FRQRANGE=1, CL=20pF	9MHzクリスタル	495		
12MHzクリスタル	270					
XOSCPWR=1, FRQRANGE=1, CL=20pF	16MHzクリスタル	145				
	XOSCPWR=1, FRQRANGE=2, CL=20pF	12MHzクリスタル	305			
16MHzクリスタル		160				
XOSCPWR=1, FRQRANGE=3, CL=20pF	12MHzクリスタル	380				
	16MHzクリスタル	205				
	等価直列抵抗(ESR)	SF=安全係数			min(RQ)/SF	kΩ
CXTAL1	XTAL1ピン寄生容量			5.45		pF
CXTAL2	XTAL2ピン寄生容量			7.51		
CLOAD	寄生容量性負荷			3.16		

注: 負インピーダンスの数値は検査されませんが、設計と特性付けから保証されます。

36.4.14.8. 外部32.768kHzクリスタル用発振器とTOSCの特性

表36-126. 外部32.768kHzクリスタル用発振器とTOSCの特性

シンボル	項目	条件	最小	代表	最大	単位
ESR/R1	推奨クリスタル等価直列抵抗(ESR)	クリスタル負荷容量6.5pF			60	kΩ
		クリスタル負荷容量9.0pF			35	
CTOSC1	TOSC1ピン寄生容量			5.4		pF
		代替TOSC位置		4.0		
CTOSC2	TOSC2ピン寄生容量			7.1		pF
		代替TOSC位置		4.0		
	推奨安全係数	クリスタル特性に合わせた容量性負荷	3.0			

注: 定義については図36-25をご覧ください。

図36-25. TOSC入力容量

TOSCピン間の寄生容量は、外部容量なし発振時にクリスタルから見えるように直列で $CL1+CL2$ です。

36.4.15. SPIタイミング特性

図36-26. 主装置動作でのSPI タイミング必要条件

図36-27. 従装置動作でのSPI タイミング必要条件

表36-127. SPI タイミング特性と必要条件

シンボル	項目	動作種別	最小	代表	最大	単位
t_{SCK}	SCK周期	主装置	XMEGA AU手引書の表22-3をご覧ください。			
t_{SCKW}	SCK High/Low期間	主装置		$0.5 \times SCK$		
t_{SCKR}	SCK 上昇時間	主装置		2.7		
t_{SCKF}	SCK 下降時間	主装置		2.7		
t_{MIS}	入力データ セットアップ時間	主装置		10		
t_{MIH}	入力データ 保持時間	主装置		10		
t_{MOS}	SCK 先行端対、出力データ セットアップ時間	主装置		$0.5 \times SCK$		
t_{MOH}	SCKからの出力遅延時間	主装置		1.0		
t_{SSCK}	SCK周期	従装置	$4 \times t_{clk_{PER}}$			
t_{SSCKW}	SCK High/Low期間	従装置	$2 \times t_{clk_{PER}}$			ns
t_{SSCKR}	SCK 上昇時間	従装置			1600	
t_{SSCKF}	SCK 下降時間	従装置			1600	
t_{SIS}	入力データ セットアップ時間	従装置	3.0			
t_{SIH}	入力データ 保持時間	従装置	$t_{clk_{PER}}$			
t_{SSS}	SCK 先行端に対する $\overline{SS}$ ↓ セットアップ時間	従装置	21			
t_{SSH}	SCK 後行端からの $\overline{SS}$ Low 保持時間	従装置	20			
t_{SOS}	SCKからの出力遅延時間	従装置		8.0		
t_{SOH}	SCKからの出力保持時間	従装置		13		
t_{SOSS}	$\overline{SS}$ ↓ からの出力セットアップ時間	従装置		11		
t_{SOSH}	$\overline{SS}$ ↑ からの出力保持時間	従装置		8.0		

(訳注) 表36-127.の t_{SOH} は図36-27.で対応するシンボル記載がありません。

36.4.16. 2線インターフェース特性

表36-128は2線直列バスに接続した装置に対する必要条件を記述します。Microchip AVR XMEGAの2線インターフェースは記載条件下に於いて、これらの必要条件を越えるか、または合致します。タイミング シンボルは図36-28を参照してください。

図36-28. 2線インターフェース バス タイミング

表36-128. 2線直列バス特性

シンボル	項目	条件	最小	代表	最大	単位
V_{IH}	Highレベル入力電圧		0.7VCC		VCC+0.5	V
V_{IL}	Lowレベル入力電圧		-0.5		0.3VCC	
V_{hys}	シュミットトリガ入力ヒステリシス電圧		① 0.05VCC			
V_{OL}	Lowレベル出力電圧	$I_{OL}=3mA$	0		0.4	
t_r	SDAとSCL両方の出力上昇時間		① 20+0.1Cb②		300	
t_{of}	出力下降時間($V_{IHmin} \rightarrow V_{ILmax}$)	$10pF < C_b < 400pF$	① 20+0.1Cb②		250	ns
t_{SP}	入力濾波による尖頭雑音消去		0		50	
I_i	入力電流(ピン単位)	$0.1VCC < V_i < 0.9VCC$	-10		10	
C_i	ピン入力容量				10	pF
f_{SCL}	SCLクロック周波数	$f_{PER}③ > max(16f_{SCL}, 250kHz)$	0		400	kHz
R_p	プルアップ抵抗値	$f_{SCL} \leq 100kHz$	(VCC-0.4V)		$\frac{100ns}{C_b}$	
		$f_{SCL} > 100kHz$	3mA		$\frac{300ns}{C_b}$	
$t_{HD:STA}$	(再送)開始条件保持時間	$f_{SCL} \leq 100kHz$	4.0			
		$f_{SCL} > 100kHz$	0.6			
t_{LOW}	SCLクロックLowレベル時間	$f_{SCL} \leq 100kHz$	4.7			
		$f_{SCL} > 100kHz$	1.3			
t_{HIGH}	SCLクロックHighレベル時間	$f_{SCL} \leq 100kHz$	4.0			μs
		$f_{SCL} > 100kHz$	0.6			
$t_{SU:STA}$	再送開始条件セットアップ時間	$f_{SCL} \leq 100kHz$	4.7			
		$f_{SCL} > 100kHz$	0.6			
$t_{HD:DAT}$	データ保持時間	$f_{SCL} \leq 100kHz$	0		3.5	
		$f_{SCL} > 100kHz$	0		0.9	
$t_{SU:DAT}$	データ セットアップ時間	$f_{SCL} \leq 100kHz$	250			ns
		$f_{SCL} > 100kHz$	100			
$t_{SU:STO}$	停止条件セットアップ時間	$f_{SCL} \leq 100kHz$	4.0			
		$f_{SCL} > 100kHz$	0.6			
t_{BUF}	停止条件→開始条件間バス開放時間	$f_{SCL} \leq 100kHz$	4.7			μs
		$f_{SCL} > 100kHz$	1.3			

- ① $f_{SCL} > 100kHz$ についてのみ必要とされます。
- ② C_b は1つのバス信号線の容量(pF)です。
- ③ f_{PER} は周辺機能クロック周波数です。

37. 代表特性

37.1. ATxmega16A4U

37.1.1. 消費電流

37.1.1.1. 活動動作消費電流

図37-1. 活動動作消費電流 対 周波数 ($f_{SYS}=0\sim 1.0\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-2. 活動動作消費電流 対 周波数 ($f_{SYS}=1\sim 32\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-3. 活動動作消費電流 対 動作電圧 ($f_{SYS}=32.768\text{kHz}$ 内部発振器)

図37-4. 活動動作消費電流 対 動作電圧 ($f_{SYS}=1\text{MHz}$ 外部クロック)

図37-5. 活動動作消費電流 対 動作電圧 ($f_{SYS}=2\text{MHz}$ 内部発振器)

図37-6. 活動動作消費電流 対 動作電圧 ($f_{SYS}=8\text{MHz}$ に前置分周した32MHz内部発振器)

図37-7. 活動動作消費電流 対 動作電圧 ($f_{SYS}=32\text{MHz}$ 内部発振器)

37.1.1.2. アイドル動作消費電流

図37-8. アイドル動作消費電流 対 周波数 ($f_{SYS}=0\sim 1.0\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-9. アイドル動作消費電流 対 周波数 ($f_{SYS}=1\sim 32\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

(訳注) 原書の図37-7は誤って図37-14が使われているため、参考用にATxmega64A4Uの同図(図37-175.)に差し替えました。

図37-10. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=32.768\text{kHz}$ 内部発振器)

図37-11. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=1\text{MHz}$ 外部クロック)

図37-12. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=2\text{MHz}$ 内部発振器)

図37-13. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=8MHz$ へ前置分周された32MHz内部発振器)

図37-14. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=32MHz$ 内部発振器)

37.1.1.3. パワーダウン動作消費電流

図37-15. パワーダウン動作消費電流 対 動作温度 (全機能禁止)

図37-16. パワーダウン動作消費電流 対 動作電圧 (全機能禁止)

図37-17. パワーダウン動作消費電流 対 動作電圧 (採取動作BOD,WDT許可)

37.1.1.4. パワーセーブ動作消費電流

図37-18. パワーセーブ動作消費電流 対 動作電圧 (32.768kHz TOSCの1.024kHz出力で走行する実時間計数器許可)

37.1.1.5. スタンバイ動作消費電流

図37-19. スタンバイ動作消費電流 対 動作電圧 ($f_{SYS}=1MHz$)

図37-20. スタンバイ動作消費電流 対 動作電圧 (各種クリスタル用発振器での走行, T=25°C)

37.1.2. 入出力ピン特性

37.1.2.1. フルアップ

図37-21. I/Oピンフルアップ抵抗電流 対 入力電圧 (VCC=1.8V)

図37-22. I/Oピンプルアップ抵抗電流 対 入力電圧 (VCC=3.0V)

図37-23. I/Oピンプルアップ抵抗電流 対 入力電圧 (VCC=3.3V)

37.1.2.2. 出力電圧 対 吸い込み/吐き出し電流

図37-24. I/Oピン出力電圧 対 吐き出し電流 (VCC=1.8V)

図37-25. I/Oピン出力電圧 対 吐き出し電流 (VCC=3.0V)

図37-26. I/Oピン出力電圧 対 吐き出し電流 (VCC=3.3V)

図37-27. I/Oピン出力電圧 対 吐き出し電流 (T=25°C)

図37-28. I/Oピン出力電圧 対 吸い込み電流 (VCC=1.8V)

図37-29. I/Oピン出力電圧 対 吸い込み電流 (VCC=3.0V)

図37-30. I/Oピン出力電圧 対 吸い込み電流 (VCC=3.3V)

図37-31. I/Oピン出力電圧 対 吸い込み電流 (T=25°C)

37.1.2.3. 閾値とヒステリシス

図37-32. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (T=25°C)

図37-33. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (VIH,1読み値)

図37-34. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (VIL,0読み値)

図37-35. I/Oピン入力ヒステリシス電圧 対 動作電圧

37.1.3. A/D変換器(ADC)特性

図37-36. ADC積分性誤差(INL) 対 外部VREF (T=25°C、VCC=3.6V)

図37-37. ADC積分性誤差(INL) 対 採取速度 (T=25°C、VCC=3.6V、VREF=外部3.0V)

図37-38. ADC積分性誤差(INL) 対 入力符号

図37-39. ADC微分性誤差(DNL) 対 外部VREF (T=25°C、VCC=3.6V)

図37-40. ADC微分性誤差(DNL) 対 採取速度 (T=25°C、VCC=3.6V、VREF=外部3.0V)

図37-41. ADC微分性誤差(DNL) 対 入力符号

図37-42. ADC利得誤差 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-43. ADC利得誤差 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

図37-44. ADC変位(オフセット)誤差 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-45. ADC利得誤差 対 動作温度 (VCC=3.6V、VREF=外部2.0V)

図37-46. ADC変位(オフセット)誤差 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

図37-47. ADC雑音 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-48. ADC雑音 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

37.1.4. D/A変換器(DAC)特性

図37-49. DAC積分性誤差(INL) 対 外部VREF (VCC=3.6V)

図37-50. DAC微分性誤差(DNL) 対 外部VREF (VCC=3.6V)

図37-51. DAC雑音 対 動作温度 (VCC=3.0V、VREF=2.4V)

37.1.5. アナログ比較器特性

図37-52. アナログ比較器(AC)ヒステリシス 対 動作電圧 (高速動作、ヒステリシス=小)

図37-53. アナログ比較器(AC)ヒステリシス 対 動作電圧 (低電力動作、ヒステリシス=小)

図37-54. アナログ比較器(AC)ヒステリシス 対 動作電圧 (高速動作、ヒステリシス=大)

図37-55. アナログ比較器(AC)ヒステリシス 対 動作電圧 (低電力動作、ヒステリシス=大)

図37-56. アナログ比較器(AC)電流源 対 校正値 (T=25°C)

図37-57. アナログ比較器(AC)電流源 対 校正値 (VCC=3.0V)

図37-58. 分圧器積分直線性(INL) 対 SCALEFAC (T=25°C、VCC=3.0V)

37.1.6. 内部1.0V基準電圧特性

図37-59. ADC/DAC内部1.0V基準電圧 対 動作温度

37.1.7. 低電圧検出器(BOD)特性

図37-60. 低電圧検出器(BOD)閾値(スレッシュホールド)電圧 対 動作温度 (検出電圧=1.6V)

図37-61. 低電圧検出器(BOD)閾値(スレッシュホールド)電圧 対 動作温度 (検出電圧=3.0V)

37.1.8. 外部リセット特性

図37-62. 最小リセットパルス幅 対 動作電圧

図37-63. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=1.8V)

図37-64. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=3.0V)

図37-65. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=3.3V)

図37-66. RESET入力閾値(スレッシュホールド)電圧 対 動作電圧 (VIH,1読み値)

図37-67. RESET入力閾値(スレッシュホールド)電圧 対 動作電圧 (VIL,0読み値)

37.1.9. 電源ONリセット特性

図37-68. 電源ONリセット消費電流 対 動作電圧 (BODレベル=3.0Vの継続動作で許可)

図37-69. 電源ONリセット消費電流 対 動作電圧 (BODレベル=3.0Vの採取動作で許可)

37.1.10. 発振器特性

37.1.10.1. 超低電力内部発振器

図37-70. 超低電力内部発振器周波数 対 動作温度

37.1.10.2. 32.768kHz内部発振器

図37-71. 32.768kHz内部発振器周波数 対 動作温度

図37-72. 32.768kHz内部発振器周波数 対 校正値 (T=25°C、VCC=3.0V)

37.1.10.3. 2MHz内部発振器

図37-73. 2MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-74. 2MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-75. 2MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.1.10.4. 32MHz内部発振器

図37-76. 32MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-77. 32MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-78. 32MHz内部発振器CALA校正段階変量 (VCC=3.0V)

図37-79. 32MHz内部発振器周波数 対 CALB校正値 (VCC=3.0V)

37.1.10.5. 48MHzに校正された32MHz内部発振器

図37-80. 48MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-81. 48MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からDFLL許可)

図37-82. 48MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.1.11. 2線インターフェース特性

図37-83. SDA保持時間 対 動作電圧

37.1.12. PDI特性

図37-84. 最大PDI周波数 対 動作電圧

37.2. ATxmega32A4U

37.2.1. 消費電流

37.2.1.1. 活動動作消費電流

図37-85. 活動動作消費電流 対 周波数 ($f_{SYS}=0\sim 1.0\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-86. 活動動作消費電流 対 周波数 ($f_{SYS}=1\sim 32\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-87. 活動動作消費電流 対 動作電圧 ($f_{SYS}=32.768\text{kHz}$ 内部発振器)

図37-88. 活動動作消費電流 対 動作電圧 ($f_{SYS}=1\text{MHz}$ 外部クロック)

図37-89. 活動動作消費電流 対 動作電圧 ($f_{SYS}=2\text{MHz}$ 内部発振器)

図37-90. 活動動作消費電流 対 動作電圧 ($f_{SYS}=8\text{MHz}$ に前置分周した32MHz内部発振器)

図37-91. 活動動作消費電流 対 動作電圧 ($f_{SYS}=32\text{MHz}$ 内部発振器)

37.2.1.2. アイドル動作消費電流

図37-92. アイドル動作消費電流 対 周波数 ($f_{SYS}=0\sim 1.0\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-93. アイドル動作消費電流 対 周波数 ($f_{SYS}=1\sim 32\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

(訳注) 原書の図37-91.は誤って図37-98.が使われているため、参考用にATxmega64A4Uの同図(図37-175.)に差し替えました。

図37-94. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=32.768kHz$ 内部発振器)

図37-95. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=1MHz$ 外部クロック)

図37-96. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=2MHz$ 内部発振器)

図37-97. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=8\text{MHz}$ へ前置分周された32MHz内部発振器)

図37-98. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=32\text{MHz}$ 内部発振器)

37.2.1.3. パワーダウン動作消費電流

図37-99. パワーダウン動作消費電流 対 動作温度 (全機能禁止)

図37-100. パワーダウン動作消費電流 対 動作電圧 (全機能禁止)

図37-101. パワーダウン動作消費電流 対 動作電圧 (採取動作BOD,WDT許可)

37.2.1.4. パワーセーブ動作消費電流

図37-102. パワーセーブ動作消費電流 対 動作電圧 (32.768kHz TOSCの1.024kHz出力で走行する実時間計数器許可)

37.2.1.5. スタンバイ動作消費電流

図37-103. スタンバイ動作消費電流 対 動作電圧 ($f_{SYS}=1MHz$)

図37-104. スタンバイ動作消費電流 対 動作電圧 (各種クリスタル用発振器での走行, T=25°C)

37.2.2. 入出力ピン特性

37.2.2.1. フルアップ

図37-105. I/Oピンフルアップ抵抗電流 対 入力電圧 (VCC=1.8V)

図37-106. I/Oピンプルアップ抵抗電流 対 入力電圧 (VCC=3.0V)

図37-107. I/Oピンプルアップ抵抗電流 対 入力電圧 (VCC=3.3V)

37.2.2.2. 出力電圧 対 吸い込み/吐き出し電流

図37-108. I/Oピン出力電圧 対 吐き出し電流 (VCC=1.8V)

図37-109. I/Oピン出力電圧 対 吐き出し電流 (VCC=3.0V)

図37-110. I/Oピン出力電圧 対 吐き出し電流 (VCC=3.3V)

図37-111. I/Oピン出力電圧 対 吐き出し電流 (T=25°C)

図37-112. I/Oピン出力電圧 対 吸い込み電流 (VCC=1.8V)

図37-113. I/Oピン出力電圧 対 吸い込み電流 (VCC=3.0V)

図37-114. I/Oピン出力電圧 対 吸い込み電流 (VCC=3.3V)

図37-115. I/Oピン出力電圧 対 吸い込み電流 (T=25°C)

37.2.2.3. 閾値とヒステリシス

図37-116. I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 (T=25°C)

図37-117. I/Oピン入力閾値(スレッショールト)電圧 対 動作電圧 (VIH,1読み値)

図37-118. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (VIL,0読み値)

図37-119. I/Oピン入力ヒステリシス電圧 対 動作電圧

37.2.3. A/D変換器(ADC)特性

図37-120. ADC積分性誤差(INL) 対 外部VREF (T=25°C、VCC=3.6V)

図37-121. ADC積分性誤差(INL) 対 採取速度 (T=25°C、VCC=3.6V、VREF=外部3.0V)

図37-122. ADC積分性誤差(INL) 対 入力符号

図37-123. ADC微分性誤差(DNL) 対 外部VREF (T=25°C、VCC=3.6V)

図37-124. ADC微分性誤差(DNL) 対 採取速度 (T=25°C、VCC=3.6V、VREF=外部3.0V)

図37-125. ADC微分性誤差(DNL) 対 入力符号

図37-126. ADC利得誤差 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500kps)

図37-127. ADC利得誤差 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

図37-128. ADC変位(オフセット)誤差 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-129. ADC利得誤差 対 動作温度 (VCC=3.6V、VREF=外部2.0V)

図37-130. ADC変位(オフセット)誤差 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

図37-131. ADC雑音 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-132. ADC雑音 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

37.2.4. D/A変換器(DAC)特性

図37-133. DAC積分性誤差(INL) 対 外部VREF (VCC=3.6V)

図37-134. DAC微分性誤差(DNL) 対 外部VREF (VCC=3.6V)

図37-135. DAC雑音 対 動作温度 (VCC=3.0V、VREF=2.4V)

37.2.5. アナログ比較器特性

図37-136. アナログ比較器(AC)ヒステリシス 対 動作電圧 (高速動作、ヒステリシス=小)

図37-137. アナログ比較器(AC)ヒステリシス 対 動作電圧 (低電力動作、ヒステリシス=小)

図37-138. アナログ比較器(AC)ヒステリシス 対 動作電圧 (高速動作、ヒステリシス=大)

図37-139. アナログ比較器(AC)ヒステリシス 対 動作電圧 (低電力動作、ヒステリシス=大)

図37-140. アナログ比較器(AC)電流源 対 校正値 ($T=25^{\circ}\text{C}$)

図37-141. アナログ比較器(AC)電流源 対 校正値 ($V_{CC}=3.0\text{V}$)

図37-142. 分圧器積分直線性(INL) 対 SCALEFAC (T=25°C、VCC=3.0V)

37.2.6. 内部1.0V基準電圧特性

図37-143. ADC/DAC内部1.0V基準電圧 対 動作温度

37.2.7. 低電圧検出器(BOD)特性

図37-144. 低電圧検出器(BOD)閾値(スレッシュホールド)電圧 対 動作温度 (検出電圧=1.6V)

図37-145. 低電圧検出器(BOD)閾値(スレッシュホールド)電圧 対 動作温度 (検出電圧=3.0V)

37.2.8. 外部リセット特性

図37-146. 最小リセットパルス幅 対 動作電圧

図37-147. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=1.8V)

図37-148 リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=3.0V)

図37-149. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=3.3V)

図37-150. RESET入力閾値(スレッショルド)電圧 対 動作電圧 (VIH,1読み値)

図37-151. RESET入力閾値(スレッシュホールド)電圧 対 動作電圧 (VIL,0読み値)

37.2.9. 電源ONリセット特性

図37-152. 電源ONリセット消費電流 対 動作電圧 (BODレベル=3.0Vの継続動作で許可)

図37-153. 電源ONリセット消費電流 対 動作電圧 (BODレベル=3.0Vの採取動作で許可)

37.2.10. 発振器特性

37.2.10.1. 超低電力内部発振器

図37-154. 超低電力内部発振器周波数 対 動作温度

37.2.10.2. 32.768kHz内部発振器

図37-155. 32.768kHz内部発振器周波数 対 動作温度

図37-156. 32.768kHz内部発振器周波数 対 校正值 (T=25°C、VCC=3.0V)

37.2.10.3. 2MHz内部発振器

図37-157. 2MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-158. 2MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-159. 2MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.2.10.4. 32MHz内部発振器

図37-160. 32MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-161. 32MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-162. 32MHz内部発振器CALA校正段階変量 (VCC=3.0V)

図37-163. 32MHz内部発振器周波数 対 CALB校正值 (VCC=3.0V)

37.2.10.5. 48MHzに校正された32MHz内部発振器

図37-164. 48MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-165. 48MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-166. 48MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.2.11. 2線インターフェース特性

図37-167. SDA保持時間 対 動作電圧

37.2.12. PDI特性

図37-168. 最大PDI周波数 対 動作電圧

37.3. ATxmega64A4U

37.3.1. 消費電流

37.3.1.1. 活動動作消費電流

図37-169. 活動動作消費電流 対 周波数 ($f_{SYS}=0\sim 1.0\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-170. 活動動作消費電流 対 周波数 ($f_{SYS}=1\sim 32\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-171. 活動動作消費電流 対 動作電圧 ($f_{SYS}=32.768\text{kHz}$ 内部発振器)

図37-172. 活動動作消費電流 対 動作電圧 ($f_{SYS}=1\text{MHz}$ 外部クロック)

図37-173. 活動動作消費電流 対 動作電圧 ($f_{SYS}=2\text{MHz}$ 内部発振器)

図37-174. 活動動作消費電流 対 動作電圧 ($f_{SYS}=8\text{MHz}$ に前置分周した32MHz内部発振器)

図37-175. 活動動作消費電流 対 動作電圧 ($f_{SYS}=32\text{MHz}$ 内部発振器)

37.3.1.2. アイドル動作消費電流

図37-176. アイドル動作消費電流 対 周波数 ($f_{SYS}=0\sim 1.0\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-177. アイドル動作消費電流 対 周波数 ($f_{SYS}=1\sim 32\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-178. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=32.768\text{kHz}$ 内部発振器)

図37-179. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=1\text{MHz}$ 外部クロック)

図37-180. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=2\text{MHz}$ 内部発振器)

図37-181. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=8\text{MHz}$ へ前置分周された32MHz内部発振器)

図37-182. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=32\text{MHz}$ 内部発振器)

37.3.1.3. パワーダウン動作消費電流

図37-183. パワーダウン動作消費電流 対 動作温度 (全機能禁止)

図37-184. パワーダウン動作消費電流 対 動作電圧 (全機能禁止)

図37-185. パワーダウン動作消費電流 対 動作電圧 (採取動作BOD,WDT許可)

37.3.1.4. パワーセーブ動作消費電流

図37-186. パワーセーブ動作消費電流 対 動作電圧 (32.768kHz TOSCの1.024kHz出力で走行する実時間計数器許可)

37.3.1.5. スタンバイ動作消費電流

図37-187. スタンバイ動作消費電流 対 動作電圧 ($f_{SYS}=1MHz$)

図37-188. スタンバイ動作消費電流 対 動作電圧 (各種クリスタル用発振器での走行, T=25°C)

37.3.2. 入出力ピン特性

37.3.2.1. フルアップ

図37-189. I/Oピンフルアップ抵抗電流 対 入力電圧 (VCC=1.8V)

図37-190. I/Oピンプルアップ抵抗電流 対 入力電圧 (VCC=3.0V)

図37-191. I/Oピンプルアップ抵抗電流 対 入力電圧 (VCC=3.3V)

37.3.2.2. 出力電圧 対 吸い込み/吐き出し電流

図37-192. I/Oピン出力電圧 対 吐き出し電流 (VCC=1.8V)

図37-193. I/Oピン出力電圧 対 吐き出し電流 (VCC=3.0V)

図37-194. I/Oピン出力電圧 対 吐き出し電流 (VCC=3.3V)

図37-195. I/Oピン出力電圧 対 吐き出し電流 (T=25°C)

図37-196. I/Oピン出力電圧 対 吸い込み電流 (VCC=1.8V)

図37-197. I/Oピン出力電圧 対 吸い込み電流 (VCC=3.0V)

図37-198. I/Oピン出力電圧 対 吸い込み電流 (VCC=3.3V)

図37-199. I/Oピン出力電圧 対 吸い込み電流 (T=25°C)

37.3.2.3. 閾値とヒステリシス

図37-200. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (T=25°C)

図37-201. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (VIH,1読み値)

図37-202. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (VIL,0読み値)

図37-203. I/Oピン入力ヒステリシス電圧 対 動作電圧

37.3.3. A/D変換器(ADC)特性

図37-204. ADC積分性誤差(INL) 対 外部VREF (T=25°C、VCC=3.6V)

図37-205. ADC積分性誤差(INL) 対 採取速度 (T=25°C、VCC=2.7V、VREF=外部1.0V)

図37-206. ADC積分性誤差(INL) 対 入力符号

図37-207. ADC微分性誤差(DNL) 対 外部VREF (T=25°C、VCC=3.6V)

図37-208. ADC微分性誤差(DNL) 対 採取速度 (T=25°C、VCC=2.7V、VREF=外部1.0V)

図37-209. ADC微分性誤差(DNL) 対 入力符号

図37-210. ADC利得誤差 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500kSps)

図37-211. ADC利得誤差 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

図37-212. ADC変位(オフセット)誤差 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-213. ADC利得誤差 対 動作温度 (VCC=2.7V、VREF=外部1.0V)

図37-214. ADC変位(オフセット)誤差 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

図37-215. ADC雑音 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-216. ADC雑音 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

37.3.4. D/A変換器(DAC)特性

図37-217. DAC積分性誤差(INL) 対 外部VREF (VCC=3.6V)

図37-218. DAC微分性誤差(DNL) 対 外部VREF (VCC=3.6V)

図37-219. DAC雑音 対 動作温度 (VCC=2.7V、VREF=1.0V)

37.3.5. アナログ比較器特性

図37-220. アナログ比較器(AC)ヒステリシス 対 動作電圧 (高速動作、ヒステリシス=小)

図37-221. アナログ比較器(AC)ヒステリシス 対 動作電圧 (低電力動作、ヒステリシス=小)

図37-222. アナログ比較器(AC)ヒステリシス 対 動作電圧 (高速動作、ヒステリシス=大)

図37-223. アナログ比較器(AC)ヒステリシス 対 動作電圧 (低電力動作、ヒステリシス=大)

図37-224. アナログ比較器(AC)電流源 対 校正値 (T=25°C)

図37-225. アナログ比較器(AC)電流源 対 校正値 (VCC=3.0V)

図37-226. 分圧器積分直線性(INL) 対 SCALEFAC (T=25°C、VCC=3.0V)

37.3.6. 内部1.0V基準電圧特性

図37-227. ADC/DAC内部1.0V基準電圧 対 動作温度

37.3.7. 低電圧検出器(BOD)特性

図37-228. 低電圧検出器(BOD)閾値(スレッシュホールド)電圧 対 動作温度 (検出電圧=1.6V)

図37-229. 低電圧検出器(BOD)閾値(スレッシュホールド)電圧 対 動作温度 (検出電圧=3.0V)

37.3.8. 外部リセット特性

図37-230. 最小リセットパルス幅 対 動作電圧

図37-231. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=1.8V)

図37-232. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=3.0V)

図37-233. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=3.3V)

図37-234. RESET入力閾値(スレッシュホールド)電圧 対 動作電圧 ($V_{IH,1}$ 読み値)

図37-235. RESET入力閾値(スレッシュホールド)電圧 対 動作電圧 (VIL,0読み値)

37.3.9. 電源ONリセット特性

図37-236. 電源ONリセット消費電流 対 動作電圧 (BODレベル=3.0Vの継続動作で許可)

図37-237. 電源ONリセット消費電流 対 動作電圧 (BODレベル=3.0Vの採取動作で許可)

37.3.10. 発振器特性

37.3.10.1. 超低電力内部発振器

図37-238. 超低電力内部発振器周波数 対 動作温度

37.3.10.2. 32.768kHz内部発振器

図37-239. 32.768kHz内部発振器周波数 対 動作温度

図37-240. 32.768kHz内部発振器周波数 対 校正值 (T=25°C、VCC=3.0V)

37.3.10.3. 2MHz内部発振器

図37-241. 2MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-242. 2MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-243. 2MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.3.10.4. 32MHz内部発振器

図37-244. 32MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-245. 32MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-246. 32MHz内部発振器CALA校正段階変量 (VCC=3.0V)

図37-247. 32MHz内部発振器CALB校正段階変量 (VCC=3.0V)

37.3.10.5. 48MHzに校正された32MHz内部発振器

図37-248. 48MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-249. 48MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からDFLL許可)

図37-250. 48MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.3.11. 2線インターフェース特性

図37-251. SDA保持時間 対 動作電圧

37.3.12. PDI特性

図37-252. 最大PDI周波数 対 動作電圧

37.4. ATxmega128A4U

37.4.1. 消費電流

37.4.1.1. 活動動作消費電流

図37-253. 活動動作消費電流 対 周波数 ($f_{SYS}=0\sim 1.0\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-254. 活動動作消費電流 対 周波数 ($f_{SYS}=1\sim 32\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-255 活動動作消費電流 対 動作電圧 ($f_{SYS}=32.768\text{kHz}$ 内部発振器)

図37-256. 活動動作消費電流 対 動作電圧 ($f_{SYS}=1\text{MHz}$ 外部クロック)

図37-257. 活動動作消費電流 対 動作電圧 ($f_{SYS}=2\text{MHz}$ 内部発振器)

図37-258. 活動動作消費電流 対 動作電圧 ($f_{SYS}=8\text{MHz}$ に前置分周した32MHz内部発振器)

図37-259. 活動動作消費電流 対 動作電圧 ($f_{SYS}=32\text{MHz}$ 内部発振器)

37.4.1.2. アイドル動作消費電流

図37-260. アイドル動作消費電流 対 周波数 ($f_{SYS}=0\sim 1.0\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-261. アイドル動作消費電流 対 周波数 ($f_{SYS}=1\sim 32\text{MHz}$ 外部クロック, $T=25^\circ\text{C}$)

図37-262. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=32.768\text{kHz}$ 内部発振器)

図37-263. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=1\text{MHz}$ 外部クロック)

図37-264. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=2\text{MHz}$ 内部発振器)

図37-265. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=8\text{MHz}$ へ前置分周された32MHz内部発振器)

図37-266. アイドル動作消費電流 対 動作電圧 ($f_{SYS}=32\text{MHz}$ 内部発振器)

37.4.1.3. パワーダウン動作消費電流

図37-267. パワーダウン動作消費電流 対 動作温度 (全機能禁止)

図37-268. パワーダウン動作消費電流 対 動作電圧 (全機能禁止)

図37-269. パワーダウン動作消費電流 対 動作電圧 (採取動作BOD,WDT許可)

37.4.1.4. パワーセーブ動作消費電流

図37-270. パワーセーブ動作消費電流 対 動作電圧 (32.768kHz TOSCの1.024kHz出力で走行する実時間計数器許可)

37.4.1.5. スタンバイ動作消費電流

図37-271. スタンバイ動作消費電流 対 動作電圧 ($f_{SYS}=1MHz$)

図37-272. スタンバイ動作消費電流 対 動作電圧 (各種クリスタル用発振器での走行, T=25°C)

37.4.2. 入出力ピン特性

37.4.2.1. フルアップ

図37-273. I/Oピンフルアップ抵抗電流 対 入力電圧 (VCC=1.8V)

図37-274. I/Oピンプルアップ抵抗電流 対 入力電圧 (VCC=3.0V)

図37-275. I/Oピンプルアップ抵抗電流 対 入力電圧 (VCC=3.3V)

37.4.2.2. 出力電圧 対 吸い込み/吐き出し電流

図37-276. I/Oピン出力電圧 対 吐き出し電流 (VCC=1.8V)

図37-277. I/Oピン出力電圧 対 吐き出し電流 (VCC=3.0V)

図37-278. I/Oピン出力電圧 対 吐き出し電流 (VCC=3.3V)

図37-279. I/Oピン出力電圧 対 吐き出し電流 (T=25°C)

図37-280. I/Oピン出力電圧 対 吸い込み電流 (VCC=1.8V)

図37-281. I/Oピン出力電圧 対 吸い込み電流 (VCC=3.0V)

図37-282. I/Oピン出力電圧 対 吸い込み電流 (VCC=3.3V)

図37-283. I/Oピン出力電圧 対 吸い込み電流 (T=25°C)

37.4.2.3. 閾値とヒステリシス

図37-284. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (T=25°C)

図37-285. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (VIH,1読み値)

図37-286. I/Oピン入力閾値(スレッショルド)電圧 対 動作電圧 (VIL,0読み値)

図37-287. I/Oピン入力ヒステリシス電圧 対 動作電圧

37.4.3. A/D変換器(ADC)特性

図37-288. ADC積分性誤差(INL) 対 外部VREF (T=25°C、VCC=3.6V)

図37-289. ADC積分性誤差(INL) 対 採取速度 (T=25°C、VCC=3.6V、VREF=外部3.0V)

図37-290. ADC積分性誤差(INL) 対 入力符号

図37-291. ADC微分性誤差(DNL) 対 外部VREF (T=25°C、VCC=3.6V)

図37-292. ADC微分性誤差(DNL) 対 採取速度 (T=25°C、VCC=3.6V、VREF=外部3.0V)

図37-293. ADC微分性誤差(DNL) 対 入力符号

図37-294. ADC利得誤差 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500kps)

図37-295. ADC利得誤差 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

図37-296. ADC変位(オフセット)誤差 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-297. ADC利得誤差 対 動作温度 (VCC=3.6V、VREF=外部2.0V)

図37-298. ADC変位(オフセット)誤差 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

図37-299. ADC雑音 対 外部VREF (T=25°C、VCC=3.6V、A/D変換速度=500ksps)

図37-300. ADC雑音 対 動作電圧 (T=25°C、VREF=外部1.0V、A/D変換速度=500ksps)

37.4.4. D/A変換器(DAC)特性

図37-301. DAC積分性誤差(INL) 対 外部VREF (VCC=3.6V)

図37-302. DAC微分性誤差(DNL) 対 外部VREF (VCC=3.6V)

図37-303. DAC雑音 対 動作温度 (VCC=3.0V、VREF=2.4V)

37.4.5. アナログ比較器特性

図37-304. アナログ比較器(AC)ヒステリシス 対 動作電圧 (高速動作、ヒステリシス=小)

図37-305. アナログ比較器(AC)ヒステリシス 対 動作電圧 (低電力動作、ヒステリシス=小)

図37-306. アナログ比較器(AC)ヒステリシス 対 動作電圧 (高速動作、ヒステリシス=大)

図37-307. アナログ比較器(AC)ヒステリシス 対 動作電圧 (低電力動作、ヒステリシス=大)

図37-308. アナログ比較器(AC)電流源 対 校正值 (T=25°C)

図37-309. アナログ比較器(AC)電流源 対 校正值 (VCC=3.0V)

図37-310. 分圧器積分直線性(INL) 対 SCALEFAC (T=25°C、VCC=3.0V)

37.4.6. 内部1.0V基準電圧特性

図37-311. ADC/DAC内部1.0V基準電圧 対 動作温度

37.4.7. 低電圧検出器(BOD)特性

図37-312. 低電圧検出器(BOD)閾値(スレッショルド)電圧 対 動作温度 (検出電圧=1.6V)

図37-313. 低電圧検出器(BOD)閾値(スレッシュホールド)電圧 対 動作温度 (検出電圧=3.0V)

37.4.8. 外部リセット特性

図37-314. 最小リセットパルス幅 対 動作電圧

図37-315. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=1.8V)

図37-316. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=3.0V)

図37-317. リセットピンプルアップ抵抗電流 対 RESETピン入力電圧 (VCC=3.3V)

図37-318. RESET入力閾値(スレッシュホールド)電圧 対 動作電圧 (V_{IH}, 1読み値)

図37-319. RESET入力閾値(スレッショルド)電圧 対 動作電圧 (VIL,0読み値)

37.4.9. 電源ONリセット特性

図37-320. 電源ONリセット消費電流 対 動作電圧 (BODレベル=3.0Vの継続動作で許可)

図37-321. 電源ONリセット消費電流 対 動作電圧 (BODレベル=3.0Vの採取動作で許可)

37.4.10. 発振器特性

37.4.10.1. 超低電力内部発振器

図37-322. 超低電力内部発振器周波数 対 動作温度

37.4.10.2. 32.768kHz内部発振器

図37-323. 32.768kHz内部発振器周波数 対 動作温度

図37-324. 32.768kHz内部発振器周波数 対 校正值 (T=25°C、VCC=3.0V)

37.4.10.3. 2MHz内部発振器

図37-325. 2MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-326. 2MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-327. 2MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.4.10.4. 32MHz内部発振器

図37-328. 32MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-329. 32MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-330. 32MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.4.10.5. 48MHzに校正された32MHz内部発振器

図37-331. 48MHz内部発振器周波数 対 動作温度 (DFLL禁止)

図37-332. 48MHz内部発振器周波数 対 動作温度 (32.768kHz内部発振器からでDFLL許可)

図37-333. 48MHz内部発振器CALA校正段階変量 (VCC=3.0V)

37.4.11. 2線インターフェース特性

図37-334. SDA保持時間 対 動作温度

37.4.12. PDI特性

図37-335. 最大PDI周波数 対 動作電圧

38. 障害情報

障害内容はwww.microchip.com/DS80000852で見つかる独立した文書の「ATxmega128A4U/64A4U/32A4U/16A4Uシリコン障害情報とデータシート説明」に移動されました。(訳注:本書では便宜のためこの文書の障害情報も含みます。)

38.1. シリコン問題要約

凡例

- 障害は適用されません。
- × 障害が適用されます。
- * このシリコン改訂は製品に関して一度も公開されませんでした。

周辺機能	簡単な説明	シリコン改訂に対する有効性									
		デバイス		ATxmega 16A4U		ATxmega 32A4U		ATxmega 64A4U			ATxmega 128A4U
		改訂	A~D	E	A~D	E	A,B	C	D	A	
ADC	ADCは低温且つ低VCCでの符号なしシングルエンド動作で符号抜けがあるかもしれません。	*	×	*	×	*	×	×		×	
CRC	CRCは最終アドレスがフラッシュ領域の最終語アドレスの時の範囲CRCに対して失敗します。	*	×	*	×	*	×	×		-	
AWeX	AWeX障害保護回復が模様型生成動作で正しく行われません。	*	×	*	×	*	×	-		-	
Hi-Res	Hi-Res拡張はTC0/1のCCBとCCDに対して動きません。	*	×	×	×	*	×	×		×	

38.2. ADC – A/D変換器

38.2.1. ADCは低温且つ低VCCでのシングルエンド動作で符号抜けがあるかもしれません。

ADCはVCCが1.8V未満の時に0°C未満に於いて符号なしシングル エンド(SE)動作形態で符号抜けがあるかもしれません。

対策/対処:

符号付きSE動作形態を使ってください。

影響を及ぼされるシリコン改訂

デバイス	ATmega16A4U					ATmega32A4U					ATmega64A4U					ATmega128A4U					
改訂	A~D	E				A~D	E				A,B	C	D				A				
影響	*	×				*	×				*	×	×				×				

38.3. CRC – 巡回冗長検査

38.3.1. CRCは最終アドレスがフラッシュ領域の最終語アドレスの時の範囲CRCに対して失敗します。

ブート読み込み施錠が許可される場合、範囲CRCは応用領域の最終アドレスで終わることができません。応用表読み込み施錠が許可される場合、範囲CRCは応用表前の最終アドレスで終わることができません。

対策/対処:

範囲CRCで使われる最終アドレスが許可された読み込み施錠を持つ領域手前の最終アドレスで終わらないことを保証してください。代わりに、完全(全体的)な応用領域に対する専用CRC指令を用いてください。

影響を及ぼされるシリコン改訂

デバイス	ATmega16A4U					ATmega32A4U					ATmega64A4U					ATmega128A4U					
改訂	A~D	E				A~D	E				A,B	C	D				A				
影響	*	×				*	×				*	×	×				-				

38.4. AWeX – 新波形生成拡張

38.4.1. AWeX障害保護回復が模様型生成動作で正しく行われません。

障害が検出されると、出力無効化許可(OUTOVEN)レジスタが解除され、障害条件が解消される時に対応する許可されたDTIチャネルに従ってOUTOVENが回復されます。共通波形チャネル動作(CWCM:Common Waveform Channel Mode)に関しては、障害から回復した後にOUTOVENが正しいので、これは無効です。模様型生成動作(PGM:Pattern Generation Mode)については、OUTOVENが代わりに沈黙時間Low側緩衝(DTLSBUF)レジスタに従って回復されてしまいます。

対策/対処:

CWCMに関しては対策が必要とされません。

ラッチ動作でのPGMについては障害状態から戻る前にDTIチャネルを禁止してください。そして、再び正しい出力を許可するために方向(DIR)レジスタが書かれる前に、正しいOUTOVEN値を設定してDTIチャネルを許可してください。

影響を及ぼされるシリコン改訂

デバイス	ATmega16A4U					ATmega32A4U					ATmega64A4U					ATmega128A4U					
改訂	A~D	E				A~D	E				A,B	C	D				A				
影響	*	×				*	×				*	×	-				-				

38.5. Hi-Res – 高分解能拡張

38.5.1. Hi-Res拡張はTC0/1のCCBとCCDに対して動きません。

Hi-Resと共にTC0/1のCCBとCCDを許可すると、どの波形生成動作でもチャネル出力にあるべき値を不正にします。

対策/対処:

ありません。

デバイス	ATmega16A4U					ATmega32A4U					ATmega64A4U					ATmega128A4U					
改訂	A~D	E				A~D	E				A,B	C	D				A				
影響	*	×				*	×				*	×	×				×				

39. データシート改訂履歴

本章での頁番号参照が本資料を参照されることに注意してください。本章での改訂の参照は資料改訂を参照しています。

39.1. 8387A – 2011年7月

1. 初版

39.2. 8387B – 2011年12月

1. 6頁の図2-1.「構成図とTQFP/QFNピン配置」を更新
2. 8頁の図3-1.「XMEGA A4U構成図」を更新
3. 13頁の「概要」を更新
4. 43頁の「ADC – 12ビットA/D変換器」を更新
5. 44頁の図28-1.「ADC概要」を更新
6. 50頁の表32-2.を修正
7. 51頁の表32-4.を修正
8. 53頁の「命令一式要約」を更新
9. 60頁の「電気的特性」を更新
10. 70頁の表36-29.を修正
11. 71頁の表36-30.を修正
12. 116頁の「代表特性」を更新
13. 80頁の「入出力ピン特性」で表題を修正(文字「リセット」を削除)
14. 「代表特性」章内の多くの図の順番を変更
15. 「代表特性」章で多数の図を追加、いくつかの図を削除
16. 文章と図で多数の些細な変更/修正を実行

39.3. 8387C – 2012年3月

1. 5頁の「注文情報」を更新。新外囲器44PWを追加
2. 56頁の「外囲器情報」を更新。新外囲器44PWを追加
3. ICC活動消費電力に対して新しい値で61頁の表36-4.を更新
4. 113頁の「活動動作消費電流」内の代表的な特性を更新
5. 120頁の「パワーダウン動作消費電流」内の代表的な特性を更新
6. 74頁に「ATxmega32A4U」用の電気的特性を追加
7. 88頁に「ATxmega64A4U」用の電気的特性を追加
8. 102頁に「ATxmega128A4U」用の電気的特性を追加
9. 144頁に「ATxmega32A4U」用の代表特性を追加
10. 172頁に「ATxmega64A4U」用の代表特性を追加
11. 200頁に「ATxmega128A4U」用の代表特性を追加
12. 228頁の「障害情報」を更新
13. 最終頁でのAtmel新住所を含むAtmelの新しいデータシート雛形を使用

39.4. 8387D – 2013年2月

1. 5頁の「注文情報」で誤植を更新
2. これらのピンがTOSCピンとして使えることを示すために6頁の「ピン配置/構成図」でPE2とPE3のピンを更新
3. 6頁の図2-1.で19番ピンをVDDからVCCに改名
4. 16頁の表7-1.でATxmega128A4Uに対するページ容量を更新
5. 50頁の表32-2.で外部駆動部インターフェースを使うTWIに対する列を追加
6. VIHとVILに対する限度を更新:
 - ATxmega16A4U : 63頁の表36-7.
 - ATxmega32A4U : 77頁の表36-39.
 - ATxmega64A4U : 91頁の表36-71.
 - ATxmega128A4U : 105頁の表36-103.
7. 63頁の表36-7.でATxmega16A4Uの漏れ電流を更新

8. DACのクロックとタイミングの特性を更新:
ATxmega16A4U : 65頁の表36-13.
ATxmega32A4U : 79頁の表36-45.
ATxmega64A4U : 93頁の表36-77.
ATxmega128A4U : 107頁の表36-109.
9. 68頁の表36-21.でATxmega16A4Uに対する応用消去時間を追加
10. 69頁でATxmega16A4Uの「外部クロック特性」を更新
11. 「外部16MHzクリスタル用発振器とXOSCの特性」にESRパラメータを追加:
ATxmega16A4U : 70頁の表36-29.
ATxmega32A4U : 84頁の表36-61.
ATxmega64A4U : 98頁の表36-93.
ATxmega128A4U : 112頁の表36-125.
12. 77頁の表36-39.でATxmega32A4Uの漏れ電流を更新
13. 82頁の表36-53.でATxmega32A4Uに対する応用消去時間を追加
14. 83頁でATxmega32A4Uの「外部クロック特性」を更新
15. 88頁からのATxmega64A4U用の「電気的特性」を更新
16. 110頁の表36-117.でATxmega128A4Uに対する応用消去時間を追加
17. 111頁でATxmega128A4Uの「外部クロック特性」を更新
18. 「代表特性」章でATxmega32A4U消費電流を更新。144頁の「消費電流」をご覧ください。
19. 200頁からのATxmega128A4U用の「代表特性」を更新

39.5. 8387E – 2013年11月

1. 5頁の「注文情報」でATxmega128A4Uの-AU,-AUR,-MH,-MHRに対してフラッシュ容量欄を更新

39.6. 8387F – 2014年1月

1. データシートからJTAG参照を削除
2. 46頁の図30-1.を更新。正多重器は2つの”入力”を持ち、一方負多重器は4つの”入力”を持ちます。

39.7. 8387G – 2014年3月

1. データシートから「暫定」を削除
2. 228頁の「障害情報」を更新。ATxmega64A4Uに改訂CとDの障害情報を追加

39.8. 8387H – 2014年9月

1. 5頁の「注文情報」を更新。ATxmega16A4U/32A4U/64A4U/128A4Uの105°C品の注文情報を追加
2. 14頁の図7-1.で応用表領域を4K/4K/4K/4Kから8K/4K/4K/4Kに更新
3. 16頁の表7-2.でATxmega128A4Uに対する値をページ容量=128、FWORK=Z7~1に変更
4. 44頁の図28-1.と43頁の「ADC – 12ビットA/D変換器」、46頁の「AC – アナログ比較器」の文章でVCCをAVCCに変更
5. 61頁の表36-4.、75頁の表36-36.、89頁の表36-68.、103頁の表36-100.を更新。全機能禁止と、WDTと採取BOD許可に対するT=105°C用パワーダウン消費電流(ICC)を追加
6. 67頁の表36-20.、81頁の表36-52.、94頁の表36-84.、109頁の表36-116.を更新。T=55°Cを削除してT=85°CとT=105°Cを含むように全ての表を更新
7. 73頁の表36-32.、87頁の表36-64.、115頁の表36-128.でts_{SU};DATパラメータ用単位表記を変更
8. ATxmega16A4U/32A4U/64A4U/128A4Uに対して105°C代表特性曲線を追加

39.9. 改訂A – 2020年4月

1. 新しいMicrochip文書番号。以前版はAtmelデータシート改訂8387Hでした。
2. 外圍器情報をMicrochip形式に更新
3. 注文情報を更新
4. 障害情報は独立した文書に移動されました。
5. 「構成図とVQFN/TQFP」図に注を追加

開発支援

Microchipの受賞歴のある開発ツールで設計を構想から製造へ記録的な速さで行動してください。Microchipのツールはどの計画に対しても最新のデバッグを提供するために無料のMPLAB®XおよびAtmel Studio統合開発環境 (IDE) での使い易い画像使用者インターフェース (GUI) とコード生成ツールと共に動きます。究極に使い易い体験を提供するMicrochipの書き込み器、デバッグ、エミュレータは当社のソフトウェア ツールと共に継ぎ目なく動きます。Microchipの開発基板は応用に最適なシリコン デバイスの評価に役立ち、同時に当社の第三者のツール群は包括的な開発ツール解決策を完成させます。

MicrochipのMPLAB XとAtmel Studio協業系はPIC® MCU、AVR® MCU、SAM MCU、dsPIC® DSCのような多数のデバイスを支援する、考慮すべき様々な組み込み設計ツールを提供します。MPLAB XツールはWindows®、Linux®、Mac®オペレーティング システムに適合し、一方でAtmel StudioツールはWindowsに適合します。

より多くの情報と詳細については次のウェブサイトへ行ってください。

<https://www.microchip.com/development-tools/>

Microchipウェブサイト

Microchipはwww.microchip.comで当社のウェブサイト経由でのオンライン支援を提供します。このウェブサイトはお客様がファイルや情報を容易に利用可能にする手段として使われます。お気に入りのインターネット ブラウザを用いてアクセスすることができ、ウェブサイトは以下の情報を含みます。

- **製品支援** – データシートと障害情報、応用記述と試供プログラム、設計資源、使用者の手引きとハードウェア支援資料、最新ソフトウェア配布と保管されたソフトウェア
- **全般的な技術支援** – 良くある質問 (FAQ)、技術支援要求、オンライン検討グループ、Microchip相談役プログラム員一覧
- **Microchipの事業** – 製品選択器と注文の手引き、最新Microchip報道発表、セミナーとイベントの一覧、Microchip営業所の一覧、代理店と代表する工場

お客様支援

Microchip製品の使用者は以下のいくつかのチャネルを通して支援を受け取ることができます。

- 代理店または販売会社
- 最寄りの営業所
- 現場応用技術者 (FAE: Field Application Engineer)
- 技術支援

お客様は支援に関してこれらの代理店、販売会社、または現場応用技術者 (FAE) に連絡を取るべきです。最寄りの営業所もお客様の手助けに利用できます。営業所と位置の一覧はこの資料の後ろに含まれます。

技術支援は<http://microchip.com/support>でのウェブサイトを通して利用できます。

お客様への変更通知サービス

Microchipのお客様通知サービスはMicrochip製品を最新に保つのに役立ちます。加入者は指定した製品系統や興味のある開発ツールに関連する変更、更新、改訂、障害情報がある場合に必ず電子メール通知を受け取ります。

登録するにはwww.microchip.comでMicrochipのウェブサイトアクセスしてください。"Support" 下で "Customer Change Notification" をクリックして登録指示に従ってください。

Microchipデバイスでの以下のコード保護機能の以下の詳細に注意してください。

- Microchip製品はそれら特定のMicrochipデータシートに含まれる仕様に合致します。
- Microchipは意図した方法と通常条件下で使われる時に、その製品系統が今日の市場でその種類の最も安全な系統の1つであると考えます。
- コード保護機能を破るのに使われる不正でおそらく違法な方法があります。当社の知る限りこれらの方法の全てはMicrochipのデータシートに含まれた動作仕様外の方法でMicrochip製品を使うことが必要です。おそらく、それを行う人は知的財産の窃盗に関与しています。
- Microchipはそれらのコードの完全性について心配されているお客様と共に働きたいと思えます。
- Microchipや他のどの半導体製造業者もそれらのコードの安全を保証することはできません。コード保護は当社が製品を "破ることができない" として保証すると言うことを意味しません。

コード保護は常に進化しています。Microchipは当社製品のコード保護機能を継続的に改善することを約束します。Microchipのコード保護機能を破る試みはデジタル ミレニアム著作権法に違反するかもしれません。そのような行為があなたのソフトウェアや他の著作物に不正なアクセスを許す場合、その法律下の救済のために訴権を持つかもしれません。

デバイス応用などに関してこの刊行物に含まれる情報は皆さまの便宜のためにだけ提供され、更新によって取り換えられるかもしれません。皆さまの応用が皆さまの仕様に合致するのを保証するのは皆さまの責任です。Microchipはその条件、品質、性能、商品性、目的適合性を含め、明示的にも黙示的にもその情報に関連して書面または表記された書面または黙示の如何なる表明や保証もしません。Microchipはこの情報とそれの使用から生じる全責任を否認します。生命維持や安全応用でのMicrochipデバイスの使用は完全に購入者の危険性で、購入者はそのような使用に起因する全ての損害、請求、訴訟、費用からMicrochipを擁護し、補償し、免責にすることに同意します。他に言及されない限り、Microchipのどの知的財産権下でも暗黙的または違う方法で許認可は譲渡されません。

商標

Microchipの名前とロゴ、Microchipロゴ、Adaptec、AnyRate、AVR、AVRロゴ、AVR Freaks、BesTime、BitCloud、chipKIT、chipKITロゴ、CryptoMemory、CryptoRF、dsPIC、FlashFlex、flexPWR、HELDO、IGLOO、JukeBlox、KeeLoq、Kleer、LANCheck、LinkMD、maXStylus、maXTouch、MediaLB、megaAVR、Microsemi、Microsemiロゴ、MOST、MOSTロゴ、MPLAB、OptoLyzer、PackTime、PIC、picoPower、PICSTART、PIC32ロゴ、PolarFire、Prochip Designer、QTouch、SAM-BA、SenGenuity、SpyNIC、SST、SSTロゴ、SuperFlash、Symmetricom、SyncServer、Tachyon、TempTrackr、TimeSource、tinyAVR、UNI/O、Vectron、XMEGAは米国と他の国に於けるMicrochip Technology Incorporatedの登録商標です。

APT、ClockWorks、The Embedded Control Solutions Company、EtherSynch、FlashTec、Hyper Speed Control、HyperLight Load、IntelliMOS、Libero、motorBench、mTouch、Powermite 3、Precision Edge、ProASIC、ProASIC Plus、ProASIC Plusロゴ、Quiet-Wire、SmartFusion、SyncWorld、Temux、TimeCesium、TimeHub、TimePictra、TimeProvider、Vite、WinPath、ZLは米国に於けるMicrochip Technology Incorporatedの登録商標です。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、BlueSky、BodyCom、CodeGuard、CryptoAuthentication、CryptoCompanion、CryptoController、dsPICDEM、dsPICDEM.net、Dynamic Average Matching、DAM、ECAN、EtherGREEN、In-Circuit Serial Programming、ICSP、INICnet、Inter-Chip Connectivity、JitterBlocker、KleerNet、KleerNetロゴ、memBrain、Mindi、MiWi、MPASM、MPF、MPLAB Certifiedロゴ、MPLAB、MPLINK、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICkit、Pictail、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocker、SAM-ICE、Serial Quad I/O、SMART-I.S.、SQI、SuperSwitcher、SuperSwitcher II、Total Endurance、TSHARC、USBCheck、VariSense、ViewSense、WiperLock、Wireless DNA、ZENAは米国と他の国に於けるMicrochip Technology Incorporatedの商標です。

SQTPは米国に於けるMicrochip Technology Incorporatedの役務標章です。

Adaptecロゴ、Frequency on Demand、Silicon Storage Technology、Symcomは他の国に於けるMicrochip Technology Inc.の登録商標です。

GestICは他の国に於けるMicrochip Technology Inc.の子会社であるMicrochip Technology Germany II GmbH & Co. KGの登録商標です。

ここで言及した以外の全ての商標はそれら各々の会社の所有物です。

© 2020年、Microchip Technology Incorporated、米国印刷、不許複製

Microchipの品質管理システムに関する情報についてはwww.microchip.com/qualityを訪ねてください。

日本語© HERO 2022.

本データシートはMicrochipのATxmega128A4U/64A4U/32A4U/16A4U英語版データシート(DS40002166A-2020年4月)の翻訳日本語版です。日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意識されている部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データレジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されています。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。

原書に対して若干構成が異なるため、一部の節/項番号が異なります。

MICROCHIP

世界的な販売とサービス

米国

本社

2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 480-792-7200

Fax: 480-792-7277

技術支援:

[http://www.microchip.com/
support](http://www.microchip.com/support)

ウェブアドレス:

www.microchip.com

アトランタ

Duluth, GA
Tel: 678-957-9614
Fax: 678-957-1455

オースチン TX

Tel: 512-257-3370

ボストン

Westborough, MA
Tel: 774-760-0087
Fax: 774-760-0088

シカゴ

Itasca, IL
Tel: 630-285-0071
Fax: 630-285-0075

ダラス

Addison, TX
Tel: 972-818-7423
Fax: 972-818-2924

デトロイト

Novi, MI
Tel: 248-848-4000

ヒューストン TX

Tel: 281-894-5983

インディアナポリス

Noblesville, IN
Tel: 317-773-8323
Fax: 317-773-5453
Tel: 317-536-2380

ロサンゼルス

Mission Viejo, CA
Tel: 949-462-9523
Fax: 949-462-9608
Tel: 951-273-7800

ローリー NC

Tel: 919-844-7510

ニューヨーク NY

Tel: 631-435-6000

サンホセ CA

Tel: 408-735-9110
Tel: 408-436-4270

カナダ - トロント

Tel: 905-695-1980
Fax: 905-695-2078

亜細亜/太平洋

オーストラリア - シドニー

Tel: 61-2-9868-6733

中国 - 北京

Tel: 86-10-8569-7000

中国 - 成都

Tel: 86-28-8665-5511

中国 - 重慶

Tel: 86-23-8980-9588

中国 - 東莞

Tel: 86-769-8702-9880

中国 - 広州

Tel: 86-20-8755-8029

中国 - 杭州

Tel: 86-571-8792-8115

中国 - 香港特别行政区

Tel: 852-2943-5100

中国 - 南京

Tel: 86-25-8473-2460

中国 - 青島

Tel: 86-532-8502-7355

中国 - 上海

Tel: 86-21-3326-8000

中国 - 瀋陽

Tel: 86-24-2334-2829

中国 - 深圳

Tel: 86-755-8864-2200

中国 - 蘇州

Tel: 86-186-6233-1526

中国 - 武漢

Tel: 86-27-5980-5300

中国 - 西安

Tel: 86-29-8833-7252

中国 - 廈門

Tel: 86-592-2388138

中国 - 珠海

Tel: 86-756-3210040

亜細亜/太平洋

インド - ハンガロール

Tel: 91-80-3090-4444

インド - ニューデリー

Tel: 91-11-4160-8631

インド - プネー

Tel: 91-20-4121-0141

日本 - 大阪

Tel: 81-6-6152-7160

日本 - 東京

Tel: 81-3-6880-3770

韓国 - 大邱

Tel: 82-53-744-4301

韓国 - ソウル

Tel: 82-2-554-7200

マレーシア - クアラルンプール

Tel: 60-3-7651-7906

マレーシア - ペナン

Tel: 60-4-227-8870

フィリピン - マニラ

Tel: 63-2-634-9065

シンガポール

Tel: 65-6334-8870

台湾 - 新竹

Tel: 886-3-577-8366

台湾 - 高雄

Tel: 886-7-213-7830

台湾 - 台北

Tel: 886-2-2508-8600

タイ - バンコク

Tel: 66-2-694-1351

ベトナム - ホーチミン

Tel: 84-28-5448-2100

欧州

オーストリア - ウェルス

Tel: 43-7242-2244-39
Fax: 43-7242-2244-393

デンマーク - コペンハーゲン

Tel: 45-4485-5910
Fax: 45-4485-2829

フィンランド - エスポー

Tel: 358-9-4520-820

フランス - パリ

Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

ドイツ - ガルピング

Tel: 49-8931-9700

ドイツ - ハーン

Tel: 49-2129-3766400

ドイツ - ハイムブロン

Tel: 49-7131-72400

ドイツ - カールスルーエ

Tel: 49-721-625370

ドイツ - ミュンヘン

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

ドイツ - ローゼンハイム

Tel: 49-8031-354-560

イスラエル - ラーナナ

Tel: 972-9-744-7705

イタリア - ミラノ

Tel: 39-0331-742611

Fax: 39-0331-466781

イタリア - ハドバ

Tel: 39-049-7625286

オランダ - デルフト

Tel: 31-416-690399

Fax: 31-416-690340

ノルウェー - トロンハイム

Tel: 47-72884388

ポーランド - ワルシャワ

Tel: 48-22-3325737

ルーマニア - ブカレスト

Tel: 40-21-407-87-50

スペイン - マドリード

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

スウェーデン - イェテボリ

Tel: 46-31-704-60-40

スウェーデン - ストックホルム

Tel: 46-8-5090-4654

イギリス - ウォーキングム

Tel: 44-118-921-5800

Fax: 44-118-921-5820